【課題】プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路（検査部位）の修理もしくは交換を容易にできる劣化検査装置を提供する。
【解決手段】プリント基板劣化検査装置は、パルス波を出力するパルス発生器５１と、プローブ３２と、オシロスコープ５３と、コンピュータ６０とを備える。プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。オシロスコープ５３は、パルス波がプリント基板から反射された反射波を、プローブ３２を介して測定する。コンピュータ６０は、プリント基板または検査部位に対して測定された反射波と比較のための参照用波形に基づいて、プリント基板あるいは検査部位の劣化を判定する。 （もっと読む）

【課題】半導体試験装置のシステム周波数よりも高い周波数の論理信号を低コストで生成出力することができ、リアルタイムにエッジや周波数を変更でき、高精度のタイミング精度が得られる半導体試験装置を提供すること。
【解決手段】半導体試験装置に内蔵されている信号発生部から出力される複数系統の論理信号を加算する加算器とこの加算器の出力をリタイミングクロックにしたがって取り込むラッチとこのラッチ出力を選択的に出力するスイッチとで構成された複数のパターン信号発生ユニットと、これら複数のパターン信号発生ユニットからスイッチを介して出力される出力信号間のスキューを補正する校正経路が設けられた半導体試験装置において、
前記リタイミングクロックは少なくとも２系統の論理信号を加算することにより生成され、前記校正経路は、前記各パターン信号発生ユニットのスイッチに連動して駆動され択一的に所定の出力信号を選択するロジックゲートを含むことを特徴とするもの。 （もっと読む）

【課題】フリップフロップを備える半導体集積回路において、エラーフリップフロップを効率的に検出する。
【解決手段】半導体集積回路は、冗長フリップフロップを含む複数のフリップフロップと、セレクタ部と、エラー検出部とを備える。セレクタ部は、再構成情報に応じて選択フリップフロップを選択し、入力端子に入力されたデータが選択フリップフロップのそれぞれによって出力端子に出力されるようにデータの流れを切り替える。テストモード時、フリップフロップはスキャンチェーンを構成し、そのスキャンチェーンにはスキャンデータが入力される。そして、エラー検出部は、それぞれのフリップフロップの入出力に基づいてエラーフリップフロップを検出し、当該エラーフリップフロップが選択フリップフロップから除外されるように再構成情報を作成する。 （もっと読む）

【課題】スキャンテスト時間を短縮する半導体集積回路のスキャンテスト回路、スキャンテスト回路設計方法を提供する。
【解決手段】スキャンフリップフロップを示すセル間を接続するシフトパスを生成するステップと、信号伝達の制約条件を満たすようにリピータセルをシフトパスに挿入するステップと、スキャンフリップフロップを示すセル及びリピータセルの間のセル間遅延時間を求めるステップと、リピータセルをフリップフロップを示すセルに置換してシフトパスを分割したときのシフトパスの遅延時間を示すシフトパス遅延時間を算出するステップと、シフトパスを分割したときの、スキャンチェーンにテストデータをシフトさせて供給するスキャンシフト時間を算出するステップと、スキャンシフト時間が最短になるシフトパスの分割位置を求めるステップと、シフトパスの分割位置のリピータセルをフリップフロップを示すセルに置換した回路データを生成するステップとを具備する。 （もっと読む）

【課題】光信号に効率的で簡単な構成でジッタを印加する。
【解決手段】ジッタを有する光パルスパターン信号を出力する光信号出力装置であって、周波数制御信号に応じた光周波数の光信号を出力する光源部と、光源部が出力した光信号を、指定されたパルスパターンに応じて変調する光変調部と、光変調部を通過した光信号を光周波数に応じて遅延させて、光信号にジッタを印加する光ジッタ発生部と、を備える光信号出力装置を提供する。 （もっと読む）

【課題】機器内で発生する電磁ノイズと同じ周波数の試験信号を注入した場合の近似的な分布を得ることのできる電磁ノイズ分布検出装置を得る。
【解決手段】信号発生器１は、供試機器１００内で発生する電磁ノイズの周波数から僅かにずらした周波数の信号を出力し、注入プローブ３によって供試機器１００に注入する。検出プローブ４は可動部７により供試機器１００上を走査し、供試機器１００の電磁界分布を検出し、電磁界強度計６によって電磁界強度の分布を測定する。ノイズ分布検出手段１１は、電磁界強度計６で測定された電磁界強度の分布を、供試機器１００内で発生する電磁ノイズの近似的な分布として検出する。 （もっと読む）

【課題】発生できるパルスパターンの種類を増やす。
【解決手段】差動クロック発生部４は、所定周期の正相クロックと、正相クロックと位相が反転した反転クロックとを発生する。クロック選択部５は、差動クロック発生部４が発生する正相クロック又は反転クロックの何れかのクロックを選択する。データ保持部３は、クロック選択部５で選択された正相クロック又は反転クロックにより、１ビット又は半ビットずつ位相の異なる複数の同じパターンのデータを保持出力する。パルスパターン発生部７は、データ保持部３から保持出力される１ビット又は半ビットずつ位相の異なる複数の同じパターンのデータの振幅方向が１ビット又は半ビット単位で強調又は抑制されたパルスパターンを発生する。 （もっと読む）

【課題】ウエハの表面および裏面の両方からコンタクトする。
【解決手段】ウエハに形成された電子デバイスを試験する試験装置であって、ウエハが載置される弾性層と、弾性層上に設けられウエハの裏面に形成された電極パットに電気的に接続される複数の凸部とを有するステージと、ウエハをステージ上に固定する固定部材と、を備え、弾性層は、ウエハが固定部材により固定された場合に、複数の凸部のそれぞれを沈み込ませて、複数の凸部の周囲の面がウエハの裏面に接触する試験装置を提供する。 （もっと読む）

【課題】僅かな不良であっても確実に品質不良を発見することができるＲＦＩＤタグの検査ラインシステムを提供する。
【解決手段】検査ラインシステム１は、アンテナ回路が形成された基板２１が巻き取られ、基板２１を下流側に供給する基板供給ロール装置１１と、基板供給ロール装置１１から供給された基板２１を巻き取る基板巻取りロール装置１７からなるロール・ツー・ロール方式であって、基板供給ロール装置１１と基板巻取りロール装置１７との間に配置され、アンテナ回路の電気的導通検査を行う回路抵抗測定検査手段１３と、アンテナ回路の外観検査を行う外観画像処理検査手段１４と、アンテナ回路の共振周波数の測定検査を行う共振周波数測定検査手段１５と、各検査の結果に応じてアンテナ回路の正常或いは異常の判定を行う合否判定手段と、を備える。 （もっと読む）

【課題】セット優先とリセット優先を切りかえ可能なＳＲフリップフロップを提供する。
【解決手段】入力優先順位決定回路２０は、（i）セット信号Ｓがアサートされ、リセット信号Ｒがネゲートされるとき、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（ii）セット信号Ｓがネゲートされ、リセット信号Ｒがアサートされるとき、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートし、（iii）制御信号Ｐがセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（iv）制御信号Ｐがリセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートする。 （もっと読む）

【課題】期待値パターンを用いることなく、不良となる半導体回路を特定することのできる検査を短時間に低コストで行なう。
【解決手段】半導体回路に所定のテストパターンを入力することにより出力される信号に基づき前記半導体回路の良否を判断する半導体回路の検査装置において、３以上の前記半導体回路から出力された信号が入力されており、３以上の前記半導体回路から出力された信号のうち多数となる信号を出力する多数決回路と、前記多数決回路からの出力信号と、前記半導体回路からの出力信号のうちいずれかが入力している第１の排他的論理和回路と、を有することを特徴とする半導体回路の検査装置により上記課題を解決する。 （もっと読む）

【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）

【課題】短時間で効率的に回路設計を行う。
【解決手段】階層設計データの各階層（図１の例では、トップ階層と下位階層）の回路ブロックに含まれる試験回路モデル４，５，９，１０を、階層内及び階層間でシリアル接続し、自身の階層の試験回路モデル４，５，９，１０を経由した試験データ（試験結果）か、自身の階層の試験回路モデル４，５，９，１０を経由しない試験データの何れかを選択して出力する選択部６，１１を各階層に設ける。 （もっと読む）

【課題】波形に影響を与えることなく、波形出力停止時から波形出力開始前までの間に安定的な値を出力することを目的とする。
【解決手段】本発明の波形発生装置は、波形を発生する波形発生装置であって、波形の複数のデータをパラレルに出力する波形制御部１３と、波形制御部１３が出力する複数のデータを入力して順番に出力する波形制御部１３よりも高速に動作する波形出力制御部１５と、波形の出力を停止する波形停止信号に基づいて、波形制御部１３から並列的に出力される全てのデータの各値を１つの値に固定して波形出力制御部１５に出力する波形停止制御部１４と、を備えていることを特徴としている。 （もっと読む）

【課題】誘導負荷部に蓄積されたエネルギーが放出されたかを検出する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部を少なくとも含む基板を収容する収容部と、基板における予め定められた箇所の電圧が設定電圧よりも大きい場合、収容部内の基板にオペレータをアクセスさせるための開閉部のロック状態を維持するロック維持部と、を備える試験装置を提供する。 （もっと読む）

【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。 （もっと読む）

【課題】半導体装置を検査する場合、検査に用いるテスタパターンの記述を容易にする半導体装置を提供する。
【解決手段】半導体装置は、正論理でデータを記憶する第１のメモリセル領域と、負論理でデータを記憶する第２のメモリセル領域（メモリセルアレイ１０１）と、第２のメモリセル領域のメモリセルが選択されたとき、書き込み動作においては当該メモリセルへの外部から入力されたデータを論理反転して当該メモリセルに書き込み、読み出し動作においては当該メモリセルから読み出されたデータを論理反転して外部へ読み出すテスト回路（アドレス検知回路１０９、リードライトアンプ１０５）と、を備える。 （もっと読む）

【課題】実チップの遅延試験の際に信号が伝播した活性化パスを高速に抽出する。
【解決手段】遅延試験の際のテストパターンと実チップのネットリストとに基づき遅延試験のシミュレーションを行なうことにより遅延試験の際に信号値が変化した信号値変化ピンを特定するシミュレーション部１１と、このシミュレーション部１１によって特定された信号値変化ピンと実チップのネットリストとに基づき信号値変化ピンを辿ることにより活性化パスのトレースを行なうパストレース部１２とがそなえられる。 （もっと読む）

【課題】テスト信号毎の専用配線を不要とし、配線領域を削減できるテスト回路を備えた半導体装置を提供する。
【解決手段】外部から供給されるテスト情報をデコーディングし、複数の信号を生成するＤＦＴデコーダ２０２と、互いに従属接続した複数のＤＦＴレジスタＤＦＴｒ０〜ＤＦＴｒｎと、複数のＤＦＴレジスタにそれぞれ対応する複数の制御回路（制御回路ＣＫＴ０〜ＣＫＴｎ）と、複数のレジスタのうちの第１のレジスタ（ＤＦＴレジスタＤＦＴｒ０）に複数の信号（シフトデータＴＳＣＡＮＤＡＴＡ）を供給するセレクタ（セレクタ１１３）と、セレクタのセレクティング回数を規定するカウンタ（９ｂｉｔカウンタ１１２）と、複数の制御回路の数に対応するクロック周期の回数を、複数のレジスタ及びカウンタに供給するシフトクロック生成回路（シフトＣＫ制御回路１１１）と、を備える。 （もっと読む）

【課題】簡略なハードウェア制御によってホールド解除時の高速側パターンデータと低速側パターンデータのタイミングを揃えることが可能な半導体試験装置を提供する。
【解決手段】ホールド状態となるコマンドを含むテストプログラムを相対的に高速なレート信号に則って実行してパターンデータを生成する高速ブロック１２０と、ホールド状態となるコマンドを含むテストプログラムを相対的に低速なレート信号に則って実行してパターンデータを生成する低速ブロック１３０と、ホールド状態を解除する信号を低速ブロック１３０のみに送信するテスタコントローラ１１２と、低速ブロック１３０にホールド状態を解除する信号が伝達されたタイミングから、所定のタイミングを遅延させて、高速ブロックにホールド状態を解除する信号を伝達するホールド制御回路１４０を備えたことを特徴とする。 （もっと読む）