【課題】論理検証結果の漏れを低減するための論理検証装置を提供する。
【解決手段】論理検証装置１０は、検証対象回路の策定動作の第１前提記述と第１前提に基づく策定動作の第１仕様記述とを含む第１アサーション９２と、検証対象回路の策定動作を検証するための第１テストパタンと、を受け付ける入力部１１と、第１アサーション９２を解析することにより、検証対象回路の信号の値の確定条件を示す確定ルールアサーションと、検証対象回路の信号の値の保持条件を示す保持ルールアサーションと、を抽出する抽出部１２と、抽出された確定ルールアサーション及び保持ルールアサーションに基づいて、確定条件と検証対象回路の信号との関係を示すテーブル生成部１３と、これに基づいて、第１アサーション９２及び第１テストパタンに含まれていない検証対象回路の非策定動作を検証するための検証情報を生成する検証情報生成部１４と、を備える。 （もっと読む）

【課題】 プリント基板と半導体集積回路の接続不良を検出すること。
【解決手段】 バウンダリスキャン対応の半導体集積回路が実装されたプリント基板を熱衝撃室２を通過させて熱衝撃を与え、半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンに対してプローブ３７を押し当てる。制御装置４は、入力端子に対応するプローブ３７に対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、前記シフト動作によりデータを出力端子のスキャンセル与えて、当該出力端子から出力させてこれに対応するプローブ３７から読み出し、半導体集積回路１００に与えたデータと、半導体集積回路１０１から読み出したデータを比較して、半導体集積回路１００１とプリント基板１００の接続を判定する。 （もっと読む）

【課題】正電圧専用のテスタにより、高電圧生成回路、負電圧生成回路の出力をテストすること。
【解決手段】本発明のテスト回路１０は、第１分圧回路１１と、第２分圧回路１２とを具備している。第１分圧回路１１は、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続され、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第１正電圧Ｖ１を出力するバッファＢＦとを備えている。第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。 （もっと読む）

【課題】検査工程の複雑化を招くことなく、半導体チップの消費電力の低減を図ることのできる電圧制御回路及びこの電圧制御回路を備える電圧制御システムを提供する。
【解決手段】
電圧制御システム１は、定電圧回路１０と、半導体パッケージ２０と、電源パッケージ３０とを備えて構成されている。電源パッケージ３０の電源チップ３１は、半導体パッケージ２０への入力電圧ＦＢ１と、半導体デバイスの動作電圧ＦＢ２とに基づいて、これら入力電圧ＦＢ１と動作電圧ＦＢ２との電圧差が大きいほど入力電圧ＦＢ１が低くなるように、定電圧回路１０を制御する。 （もっと読む）

【課題】シリアルパス上のレジスタへの設定、レジスタ値のモニタに必要なシフト数を減らし、テスト時間の短縮が可能なテスト回路を提供する。
【解決手段】本発明のテスト回路は、複数のレジスタがシリアル接続されたシフトレジスタと、バイパス回路７１ａ（７１ｂ）と、を備える。シフトレジスタは、回路ユニットに接続される。バイパス回路７１ａ（７１ｂ）は、第１のレジスタ７１１ａ（７１１ｂ）の出力が入力される第２のレジスタ７１２ａ（７１２ｂ）と、連続する２つのレジスタ４１６と４２５ｂ（４１５と４２４ｂ）の間に設けられ、第２のレジスタの出力に応じて、連続する２つのレジスタのうち前段のレジスタの出力、あるいは第１のレジスタの出力、のいずれか一方を選択して、連続する２つのレジスタのうち後段のレジスタに出力する第１のセレクタ７１３ａ（７１３ｂ）と、を備える。 （もっと読む）

【課題】テストパタンの準備を行うことなく論理検証を実行できる論理回路設計検証装置及び論理回路設計検証方法を提供すること
【解決手段】検証モデル生成部１１０は検証基準回路ＲＴＬ２１０と、検証対象回路ＲＴＬ２２０と、に基づいて検証基準回路と検証対象回路に同一信号を入力し、かつ各々の回路から異なる出力信号を出力する検証モデル１４０を生成する。アサーション生成部１２０は、検証基準回路と前記検証対象回路との等価性検証に用いる条件を含む情報が記述された設計ファイルに基づいて、検証基準回路からの出力信号と、検証対象回路からの出力信号と、が一致することを検証するためのアサーションを生成する。プロパティ検証部１３０は検証モデル１４０と、アサーション１５０と、を用いて検証対象回路が検証基準回路と論理的に等価であるか否かを検証する。 （もっと読む）

【課題】変調信号を用いて試験可能にするとともに、出力レベルを所望レベルに短時間に精度良く追い込み、その後に所望の測定ができる技術を提供する。
【解決手段】信号発生部１０が、周期Ｔａのベースバンド信号を生成してＲＦ信号で変調し、いずれの周期Ｔａでも、ベースバンド信号のレベルの変化が同一の変化を示すバースト信号を生成して通信用デバイスに入力させる。レベル測定部３０は、通信用デバイスから出力される変調信号の各周期Ｔａにおける同一タイミングにおける出力レベルを測定し、判定部４０及びレベル制御部５０は、測定された出力レベルが、目標値内になるように、通信用デバイスに入力する変調信号のレベルを制御する構成とした。 （もっと読む）

【課題】非接触インタフェースを備えた半導体装置において、異なる種類の半導体装置を検査する際のコストが増大する。
【解決手段】
検査用半導体装置は、検査用ＬＳＩを備え、その検査用ＬＳＩは検査対象半導体装置との間で非接触で信号を通信するための複数の非接触インタフェースと、非接触インタフェースに接続された通信部と、通信部を制御する通信制御部と、を有する。通信制御部は、検査対象半導体装置の構成に応じて通信部の動作状態を制御する。 （もっと読む）

【課題】積層チップにおいて、転送データを折り返すエンドチップを自己認識させる。
【解決手段】各半導体チップ（１，２）に共通なＳＥ信号の入力端子（ＳＥ）と、ＳＥ信号が１つ上のチップで分岐されて戻されたＳＥ２信号の入力端子（ＳＥ２）と、ＳＥ２信号入力の有無でエンドチップであることを検出するＳＯ制御回路２４とを有する。 （もっと読む）

【課題】テスト出力端子数を増大させることなく、テストの信頼性を向上させる。
【解決手段】同一の機能を有し、スキャン入力信号１０を入力可能とするＩＰ回路１１１〜１１３と、ＩＰ回路１１１〜１１３のそれぞれに対し、スキャンクロック信号２０を選択的に供給する選択回路１００と、ＩＰ回路１１１〜１１３のそれぞれから出力されるスキャンテスト結果信号を通過させるか遮断するかを決定するマスク回路１２０と、マスク回路１２０から出力されるそれぞれの出力信号の論理積を求めるＡＮＤ回路１４０と、マスク回路１２０から出力されるそれぞれの出力信号の論理和を求めるＯＲ回路１５０と、ＡＮＤ回路１４０の出力に接続される第１のテスト出力端子と、ＯＲ回路１５０の出力に接続される第２のテスト出力端子と、を備える。 （もっと読む）

スキャン可能なパルスダイナミックロジックゲートは、評価パルスのアサーションに応答してダイナミック入力を評価する評価ネットワークを備えている。評価パルスは、クロック信号より幅が短くなるようにクロック信号から発生される。通常の動作モード中に、評価パルスがアサートされたとき、評価ネットワークは、ダイナミック入力の状態に基づいてダイナミックノードをディスチャージする。それにより生じるダイナミックノードの状態は、出力記憶素子内にラッチされる。評価パルスがデアサートされると、ダイナミックノードがプリチャージされる。スキャン動作モード中に、ダイナミックノードは、プリチャージされたままとなる。スキャンデータは、スキャン関連コントロール信号のコントロールのもとで出力記憶素子へ転送される。 （もっと読む）

【課題】半導体集積回路の回路規模を増大させずにスキャン試験の試験時間を短縮する。
【解決手段】半導体集積回路は、スキャンチェーン回路（２０）と、結果評価回路（３０／３１，４０，５０）とを具備する。スキャンチェーン回路（２０）は、スキャンインデータ（ＳＩ）に含まれるテストデータ（Ｓ１−１，２…）を取り込んでスキャンテストを行う。結果評価回路（３０／３１，４０，５０）は、テストデータと同じデータ量を有してスキャンインデータに含まれるスキャンテストの期待値（Ｄ１，Ｄ２…）を取り込んでスキャンテストの結果を評価する。 （もっと読む）

【課題】半導体集積回路のテストパタンの作成において、クリティカルパス上のインスタンスの接続関係を考慮し、かつ、誤テストを回避するテストパタンの生成を効率的に行う。
【解決手段】テストパタン生成装置は、レイアウト情報と回路情報とを使用して、半導体集積回路に配置されるインスタンスを抽出し、インスタンス情報を生成するインスタンス情報生成部１０と、回路情報を参照して、テストパタンを使用して半導体集積回路を動作させたときに、クロックの印加に応じて変化するインスタンスを抽出した動作情報を生成する動作情報抽出部４０と、クリティカルパス情報、インスタンス情報、及び動作情報を使用して、レイアウト情報に含まれるインスタンスのうち、クリティカルパスを構成するパス上インスタンスより前に変化する注目インスタンスを抽出し、注目インスタンスを用いて、テストパタンの適否を判定する判定部９０と、を備える。 （もっと読む）

【課題】非スキャンセルの試験において、検出率低下、回路規模の増大を防止でき、マルチサイクルパスの影響を低減でき、不具合箇所を的確に特定でき、異周波数の試験対象があっても高速側の周波数で試験をすることが可能な、クロック生成回路、半導体集積回路およびその試験装置を提供する。
【解決手段】外部クロックより周波数が高く高速動作を可能とする内部クロックを発生する発振セル２３０と、クロック選択信号に応じて発振セルによる内部クロックから１または２パルスを抜き出し抽出内部クロックを出力可能なクロック抽出部２４１と、クロック選択信号ＳＥＬ ＣＬＫに応じて外部クロックと抽出内部クロックのいずれかを選択して切り替えて出力可能なクロック選択部２４２とを有し、クロック抽出部２４１は、クロック選択信号が外部クロック側から抽出内部クロック側に切り替えられたことをトリガとして、１ないしは２パルスを抜き出した抽出内部クロックを発生する。 （もっと読む）

【課題】ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する。
【解決手段】ＣＰＵ６０は、表示器５６にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する。これらパラメータを用いて波形記録ファイルを発生し、偏差クレスト・ファクタ・エミュレーション欠陥が欠陥シリアル・データ・パターン内に選択的に位置決めされる。波形発生回路７０は、 これらに基づいて、欠陥のあるシリアル・データ・パターン・アナログ出力信号を発生する。欠陥のあるシリアル・データ・パターン・アナログ出力信号に変位クレスト・ファクタ・エミュレーション欠陥を選択的に位置決めする。 （もっと読む）

【課題】被測定信号のジッタを容易に測定する。
【解決手段】被測定信号の良否を判定する試験装置であって、周期が既知の基準信号のパルス数と、被測定信号のパルス数とを、同一の測定期間内で並行して計数する計数ステップを複数回繰り返す周波数カウンタと、同一の測定期間内で計数した基準信号および被測定信号のパルス数の比、および、基準信号の周期に基づいて、測定期間における被測定信号の平均周期を、それぞれの計数ステップについて算出する平均周期算出部と、平均周期算出部が算出した平均周期のばらつきを算出するノイズ算出部と、平均周期のばらつきに基づいて、被測定信号の良否を判定する判定部とを備える試験装置を提供する。 （もっと読む）

【課題】ＤＵＴに入出力される信号間の遅延の検査を短時間で行うことを目的とする。
【解決手段】ＤＵＴ１から出力された応答信号ＳＢ、ＳＣに基づいて良否判定を行う複数のコンパレータ装置３０、４０を備えた半導体試験装置１であって、コンパレータ装置３０は、基準となるストローブ基準信号に対して遅延を与えてストローブ信号ＳＴＢを発生するストローブ信号発生部３４と、コンパレータ装置４０に入力された応答信号ＳＣをストローブ信号発生部３４に入力するための装置間接続経路Ｌ２と、ストローブ信号発生部３４が発生したストローブ信号ＳＴＢのタイミングでＤＵＴ１から入力した応答信号ＳＢを判定する判定部３５と、を備えている。 （もっと読む）

【課題】多様な試験を実行できる試験装置
【解決手段】被試験デバイスとの間で信号を伝送して被試験デバイスを試験するテストモジュールと、プロセッサおよびメモリを有し、テストモジュールを制御するテストコントローラと、テストモジュールおよびテストコントローラの間の通信パケットを転送するネットワークと、を備え、テストコントローラは、テストモジュールからテストコントローラへの割り込みを要求する割込パケットをネットワークを介して受け取る受信部と、割込パケットに含まれる割込情報をメモリに書き込むメモリ書込部と、プロセッサに割り込みを通知して、メモリに書き込んだ割込情報を参照させる割込通知部と、を有する試験装置提供する。 （もっと読む）

【課題】半導体装置内部で発生するパルス信号のパルス幅を精度高く簡単に検出する。
【解決手段】ＩＣチップ２０に設けられた内部パルス波形変換回路１１は、第１のイネーブル信号PLS_RISE_ENが有効で第２のイネーブル信号PLS_FALL_ENBが無効な期間において内部パルス信号PLSが立ち上がるタイミングで予め定められた方向に変化し且つ該変化した後はその状態が予め定められた時間以上継続する内部パルスモニター信号PLSMONを生成すると共に、第１イネーブル信号PLS_RISE_ENが無効で第２イネーブル信号PLS_FALL_ENBが有効な期間において内部パルス信号PLSが立ち下がるタイミングで上記予め定められた方向に変化し且つ該変化した後はその状態が前記予め定められた時間以上継続する内部パルスモニター信号PLSMONを生成する。生成された内部パルスモニター信号PLSMONは、内部パルス信号PLSのパルス幅を検出するテスタ２２に対して出力される。 （もっと読む）

【課題】半導体チップのテスト所要時間を短縮する方法を提供すること。
【解決手段】複数の半導体集積回路装置それぞれに、複数のテストの内から互いに異なるいずれかを割り当てる第１のステップと、複数のテストの内、複数の半導体集積回路装置それぞれに割り当てられたテストをそれぞれ実行する第２のステップと、複数のテストの内の特定テストにおいて複数の半導体集積回路装置の内から不良品を検出した場合に、複数の半導体集積回路装置から不良品を除いた残りの半導体集積回路装置に特定テストを次のテストとして割り当てる第３のステップと、残りの半導体集積回路装置に割り当てられた特定テストをそれぞれ実行する第４のステップとを備える。 （もっと読む）