【課題】電源端子または接地端子の接続不良を容易に検出する。
【解決手段】半導体装置の電源端子ＴＣと第１の入出力端子Ｔ１との間には、電源端子ＴＣがカソード側となり、第１の入出力端子Ｔ１がアノード側となるようにダイオードＤ１１が設けられる。判定部１０Ａは、電源電圧Ｖｃｃに等しいハイレベルの信号が第１の入出力端子Ｔ１に入力されたとき、電源端子ＴＣの電圧が第１の入出力端子Ｔ１の電圧よりも低いか否かを判定する。 （もっと読む）

【課題】ウェハに含まれる半導体集積回路の電気的特性の測定には、測定対象となる全ての半導体集積回路が専用の測定回路を備えている必要があるが、全ての半導体集積回路に対して専用の測定回路を配設すると、半導体集積回路の面積が増加してしまう問題がある。そのため、半導体集積回路の面積を増加させることなく、半導体集積回路の電気的特性の測定を可能とする半導体試験装置が望まれる。
【解決手段】半導体試験装置は、第１の半導体集積回路と、電気的特性を測定するための測定回路及び測定端子と、前記測定回路に近接する第２の半導体集積回路と、を含むウェハの特性の測定を行う測定部と、第２の半導体集積回路に対して実施するウェハテストから得られる第１の電気的特性と、測定端子から測定した第２の半導体集積回路についての第２の電気的特性と、の相関に基づいて第１の半導体集積回路について第２の電気的特性を推定する制御部と、を備えている。 （もっと読む）

【課題】被試験デバイスから出力されるクロック信号を取得して試験する。
【解決手段】被試験デバイスが出力するデータ信号を被試験デバイスが出力するクロック信号に応じたサンプリングクロックに応じたタイミングまたは当該試験装置の試験周期に応じたタイミング信号のタイミングで取得するデータ取得部と、データ取得部が取得したデータ信号を期待値と比較した比較結果に基づいて被試験デバイスの良否を判定する判定部と、データ取得部がサンプリングクロックに応じたタイミングまたはタイミング信号に応じたタイミングの何れによりデータ信号を取得するかを指定する指定部と、を備える試験装置を提供する。 （もっと読む）

【課題】試験対象の周波数範囲全体にわたって位相特性を推定して位相特性の平坦化に資することができる位相特性推定装置並びにそれを備えた位相補正装置及び信号発生装置並びに位相特性推定方法を提供する。
【解決手段】信号発生装置１は、互いに異なる周波数の２つのＣＷを合成した合成ＣＷを出力する信号出力部１０と、合成ＣＷを直交変調して直交変調信号を出力する直交変調器１６と、直交変調信号の電力レベルを調整するレベル調整器２０と、位相特性を推定する位相特性推定器３０とを備え、位相特性推定器３０は、合成ＣＷの振幅値に基づいて隣接間位相差を算出する位相差算出部３１と、隣接間位相差のデータに基づいて所定の周波数帯域における位相特性を推定する位相特性推定部３３とを備える。 （もっと読む）

【課題】精度良く試験をする。
【解決手段】データ信号とデータ信号をサンプルするタイミングを示すクロック信号とを出力する被試験デバイスを試験する試験装置であって、被試験デバイスが出力するデータ信号を、被試験デバイスが出力するクロック信号に応じたタイミングで取得するデータ取得部と、被試験デバイスがクロック信号を出力しない期間において、データ取得部によるデータ取得をマスクするマスク部と、データ取得部が取得したデータ信号を期待値と比較した結果に基づいて、被試験デバイスの良否を判定する判定部と、を備える試験装置を提供する。 （もっと読む）

【課題】確実にデータを取り込んで試験する。
【解決手段】データ信号とデータ信号をサンプルするタイミングを示すクロック信号とを出力する被試験デバイスを試験する試験装置であって、被試験デバイスが出力するデータ信号をクロック信号に応じたタイミングで取得する取得部と、複数のエントリを有し、クロック信号に応じたタイミングにおいて取得部により取得されたデータ信号を順次各エントリにバッファリングし、当該試験装置の試験周期に応じて発生されるタイミング信号のタイミングで各エントリにバッファリングしたデータ信号を出力するバッファ部と、バッファ部から出力されたデータ信号を期待値と比較する判定部とを備える試験装置を提供する。 （もっと読む）

【課題】ＪＴＡＧ-ＩＣＥにおいて、ＬＳＩの入出力状態をトリガとするエミュレーションのブレークを実現する「エミュレータ及びデバッグ方法」を提供する。
【解決手段】エミュレーション処理部２３は、ＬＳＩ３１のＩＣＥ制御ブロック３１４に命令を発行し、所定のプログラムをコアロジック３１１に実行させ、スキャン処理部２４は、ＬＳＩ３１のコアロジック３１１のプログラムの１ステップ実行毎のスキャン動作を、ＬＳＩ３１のバウンダリスキャン制御ブロック３１５に行わせ、ＬＳＩ３１の各入出力端子３１２の状態をスキャンデータメモリ２５に格納する。エミュレーション処理部２３は、スキャンデータメモリ２５からＬＳＩ３１の各入出力端子３１２の状態を読み出し、読み出した各入出力端子３１２の状態が、予めブレーク条件メモリ２６に設定されているブレーク条件にマッチするかどうかを調べ、マッチしていればプログラムの実行をブレークする。 （もっと読む）

【課題】剛性を高めつつ、物理的な破壊を防いだアクチュエータを提供する。
【解決手段】スイッチ装置は、第１接点１２２が設けられた基体１１０と、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、を備え、アクチュエータは、支持層１５０と、支持層１５０上に形成され、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に絶縁材料で形成され、第１圧電膜１３６の端部の少なくとも一部において支持層１５０と接して端部を覆う第１保護膜１５２と、を有する。 （もっと読む）

【課題】ジッタ耐性検査における検査コストの低減を図りつつ、入力される主信号の特性劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、主信号にジッタ信号が付加されてなる検査信号を生成する機能を有し、ジッタ信号の基となる信号を生成するジッタ信号生成部５０と、電源線Ｖｃｃと接地線ＧＮＤとの間に介在し、電源線Ｖｃｃからの電力供給を受けて外部からの主信号を増幅して出力するバッファ回路１０と、電源線Ｖｃｃとバッファ回路１０との間およびバッファ回路１０と接地線ＧＮＤとの間に介在し電源線Ｖｃｃからバッファ回路１０への供給電力をジッタ信号の基となる信号の大きさに基づいて変化させることにより主信号にジッタ信号を付加するジッタ信号付加部３０とを備える。 （もっと読む）

【課題】被試験電子部品の品種切替時における作業性の向上を図ることが可能な電子部品試験装置を提供する。
【解決手段】電子部品試験装置１は、ＤＵＴ９０が電気的に接続されるＤＳＡ１０と、ＤＳＡ１０が着脱可能に装着されるハイフィックス３０と、ハイフィックス３０が着脱可能に装着されるテストヘッド６０と、を備えており、ハイフィックス３０は、ＤＳＡ１０に係合するフック４３１を有し、ＤＳＡ１０は、フック４３１が係合するフック受け部２２２と、ハイフィックス３０に向かって進退可能なプッシュピン２４と、を有し、フック４３１には、プッシュピン２４が当接するピン受け部４３３が形成されており、プッシュピン２４がピン受け部４３３を押圧することで、フック４３１の係合が解除される。 （もっと読む）

【課題】圧電膜の変位を大きくして動作させるスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２が設けられた接点部１２０と、第２接点１３４を有し、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、第１駆動電圧を制御する制御部２００と、を備え、アクチュエータは、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に設けられる支持層と１５０、を有し、制御部２００は、第１圧電膜１３６に第１の抗電界以下の電界を印加する電圧から、第１圧電膜１３６に第１の抗電界以上の電界を印加する電圧まで変化させて第１圧電膜１３６を縮ませ、第１圧電膜１３６に第２の抗電界未満の電界を印加する電圧を出力して第１圧電膜１３６を伸ばす。 （もっと読む）

【課題】 回路面積の増大が少なくコスト増を抑えることが可能な検査システムの提供。
【解決手段】 検査回路３は、第１の回路１と第２の回路２の間に介在する。また、検査回路３は、信号伝達制御機能４と検査出力機能５とを含んでいる。信号伝達制御機能４は、第１の回路１と第２の回路２の間の信号伝達を制御する。また、検査出力機能５は、検査回路３を介し、第１の回路１の出力を検査用に出力する。本発明では、信号伝達制御機能４と検査出力機能５は、互いの機能を実現する回路の一部を共有している。また、第１の回路１と第２の回路２と検査回路３は、同一の基板上に設けられている。検査回路３は信号伝達制御機能４と検査出力機能５とを切り替えて使用する。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】高耐圧リレーを用いることなく全体構成を簡略化して、規格に適合した電流波形（または電圧波形）で高電圧印加試験を行う。
【解決手段】一または複数の検査対象デバイスに対してＥＳＤ耐性を検査する本実施形態３のＥＳＤ試験装置１Ｄにおいて、一または複数の検査対象デバイス５４を搭載したコンタクトステージ５３の上下動作により、スイッチ手段としてのスイッチ５２がオン／オフして、一または複数の検査対象デバイス５４に１対１に対応する各高電圧容量手段としての高圧コンデンサ５６の高電圧を充電／放電し、各高圧コンデンサ５６からの放電により当該一または複数の検査対象デバイス５４のＥＳＤ検査を行う。 （もっと読む）

【課題】画像表示装置において、テスト画像を表示させるための画素駆動信号の出力波形をテストパッドを介して取り出せるようにする。
【解決手段】画像表示装置の水平走査用（ソース駆動用）の画素駆動部４は、画素駆動信号を出力するソースドライバＩＣチップ３１、ソースドライバＩＣチップ３１から出力される画素駆動信号をディスプレイの画素に供給する出力ライン３２、及びテストパッド３３がフィルム３４上に設けられたチップオンフィルム組立体である。テストパッド３３−１、３３−２、３３−３、３３−４は、出力ライン３２−１、３２−４、３２−６８１、３２−６８４に設けられている。出力ライン３２−１〜３２−３は、ディスプレイの画素に接続されず、出力ライン３２−４〜３２−６８４は、ディスプレイの第１〜第６８１列目の画素列の各画素に接続される。テスト画像として、ディスプレイの最端の画素列を発光させることによる画像を表示する。 （もっと読む）

【課題】半導体試験装置のネストにプリント基板の挿抜する作業中に隣接する他のプリント基板に接触することを防止できるようにする。
【解決手段】ネスト開口部から開口部奥の装着位置までプリント基板を案内する複数のガイドレールを備えた半導体試験装置であって、ガイドレールが開口部外部方向に伸びる機構を備えた半導体試験装置。ネスト開口部から開口部奥の装着位置までプリント基板を案内する複数のガイドレールを備えた半導体試験装置であって、ガイドレールが開口部外部方向にスライドする機構を備えるようにしてもよい。 （もっと読む）

【課題】ドライバの故障による出力異常を救済することが可能な故障検出救済回路を含んだ半導体装置を提供すること。
【解決手段】故障検知部１は、ドライバ１０の出力の期待電位の逆電位となるようにドライバ１０の出力にプルアップ抵抗１５またはプルダウン抵抗１８を接続し、ドライバ１０の入力電位と出力電位とを比較することによりドライバ１０の故障を検出する。故障救済部２は、故障検知部１によってドライバ１０の故障が検出された場合に、期待電位と同電位となるようにドライバ１０の出力にプルアップ抵抗２６またはプルダウン抵抗２９を接続してドライバ１０の故障を救済する。したがって、ドライバ１０の故障による出力異常を救済することが可能となる。 （もっと読む）

【課題】実システム動作中に電源状態を監視できる手段を提供する。
【解決手段】半導体集積回路は、発振器１４と、電源電圧に応じて発振周波数が変化するリング発振器１１と、発振器１４の信号に基づいて、所定の判定期間を計測するインターバルタイマ１３と、判定期間にリング発振器１１が発振する発振周波数を測定する周波数測定用カウンタ１２と、発振周波数の上限値と下限値とを保持する不揮発性メモリ１５と、カウンタが測定した発振周波数が、不揮発性メモリ１５が保持する上限電圧／下限電圧の判定コードの範囲内であるかを判定し、判定結果を出力する電圧判定回路１６と、を備える。 （もっと読む）

【課題】アプリケーションプログラムの完成前に、システム全体の電源回路の最適化が可能なマイクロコンピュータを提供すること。
【解決手段】本発明に係るマイクロコンピュータ１００は、ＣＰＵ１０１と、ＣＰＵ１０１に接続されたバス１０７と、バス１０７に接続される通常動作モードと、バス１０７と遮断される擬似動作モードと、を備える機能ブロック１０３Ａ〜１０３Ｃと、通常動作モードと前記擬似動作モードとのいずれかを選択するための制御信号を出力する選択回路１０２と、を備え、機能ブロック１０３Ａ〜１０３Ｃが、擬似動作モードにおいて消費電流を生成する擬似動作回路１０５Ａ〜１０５Ｃと、を備えるものである。 （もっと読む）

【課題】基板に形成された凹部の深度を、非破壊、非接触で検査できるとともに、高速に検査できるようにする技術を提供する。
【解決手段】基板検査装置１００は、ポンプ光の照射に応じて、基板Ｗに向けてテラヘルツ波を照射する照射部１２と、プローブ光の照射に応じて、基板Ｗを透過したテラヘルツ波の電場強度を検出する検出部１３と、テラヘルツ波が検出部１３に到達する時間と、検出部１３における検出タイミングを遅延させる遅延部１４とを備える。また、基板検査装置１００は、基板Ｗの第１領域を透過した第１テラヘルツ波の時間波形を構築する時間波形構築部２１と、基板Ｗの第２領域を透過した第２テラヘルツ波について、特定の検出タイミングで検出される電場強度と、前記時間波形とを比較することにより、第１テラヘルツ波と第２テラヘルツ波の位相差を取得する位相差取得部２４とを備える。 （もっと読む）