アクティブマトリクス型有機ＥＬ表示装置およびその駆動方法
【課題】アクティブマトリクス型有機ＥＬ表示装置の表示領域にある薄膜トランジスタの信頼性を高めることにある。
【解決手段】
アクティブマトリクス型有機ＥＬ表示装置は、マトリクス状に配置された複数の画素を有する表示領域と、駆動回路を有する周辺領域と、を備える。さらに、アクティブマトリクス型有機ＥＬ表示装置の前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有する。前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低い。
【解決手段】
アクティブマトリクス型有機ＥＬ表示装置は、マトリクス状に配置された複数の画素を有する表示領域と、駆動回路を有する周辺領域と、を備える。さらに、アクティブマトリクス型有機ＥＬ表示装置の前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有する。前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アクティブマトリクス型有機ＥＬ表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、平面型の表示装置として、自己有機ＥＬ素子である有機エレクトロルミネセンス(ＥＬ)表示装置が注目され、盛んに研究が行われている。画素回路を含む液晶セルによってバックライトからの透過光強度を制御する液晶表示装置に比べて、有機ＥＬ表示装置は自有機ＥＬ素子を用いているため、バックライトが不要であり、画像の視野角が広く、高速な応答性を有するために動画再生に適する、などの特徴を持っている。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採用することができる。アクティブマトリクス方式は、有機ＥＬ素子に流れる電流を、この有機ＥＬ素子と同じ画素回路内に設けた能動素子、例えば薄膜トランジスタ(ＴＦＴ)などによって制御する。アクティブマトリクス方式の表示装置は、大型でかつ高精細な表示を行うことができる。
【０００４】
アクティブマトリクス型有機ＥＬ表示装置には、表示領域と、表示領域の周辺に駆動用に設けられた周辺駆動回路それぞれにトランジスタが設けられている。表示領域の各画素には通常、画像信号に応じた電圧を画素に書き込む書き込みトランジスタと、書き込まれた信号電圧に応じた電流を有機ＥＬ素子に流す駆動トランジスタ(第１トランジスタ)の２種類が設けられている。
【０００５】
表示領域および周辺駆動回路のトランジスタは、一般的にエンハンスメント形の特性に制御されて利用される。これは、周辺駆動回路においてロジック動作を行うにはオフ電流Ｉｏｆｆが低いことが求められるためである。しかしながら、このようなトランジスタは常時正のストレスが印加されるため、特性が劣化する課題があった。特に有機ＥＬにおいて駆動トランジスタは電流の階調制御に用いられるため、特性劣化に対する要求は厳しい。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｎａｔｈａｎ ｅｔ ａｌ．，‘ＳＩＤ’０６ Ｄｉｇｅｓｔ ｐｐ．１５４３
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発明が解決しようとする課題は、アクティブマトリクス型有機ＥＬ表示装置の表示領域にある薄膜トランジスタの信頼性を高めることにある。
【課題を解決するための手段】
【０００８】
アクティブマトリクス型有機ＥＬ表示装置は、マトリクス状に配置された複数の画素を有する表示領域と、駆動回路を有する周辺領域と、を備える。さらに、アクティブマトリクス型有機ＥＬ表示装置の前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有する。前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低い。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る有機ＥＬ表示装置を示す平面図。
【図２】第１の実施形態に係る有機ＥＬ表示装置の一部断面を示す拡大図。
【図３】第１の実施形態に係る第１トランジスタのゲート電圧とドレイン電流の関係を示す図。
【図４】第１の実施形態に係る第２トランジスタのゲート電圧とドレイン電流の関係を示す図。
【図５】トランジスタのストレス時間（横軸；単位は秒）と閾値電圧Ｖｔｈ（縦軸；単位はＶ）の関係を示す図。
【図６】上部にカソード電極を有するトランジスタの、カソード電極の電圧とトランジスタの特性の関係を示す図。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
第１の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置について説明する。
【００１１】
図１にアクティブマトリクス型有機ＥＬ表示装置の平面図を示す。有機ＥＬ表示装置は表示領域にマトリクス状に配置された複数の画素を有するが、図１では１つの画素を拡大して表している。有機ＥＬ表示装置は画像を表示する表示領域１００と、表示領域以外の領域である周辺領域２００とを有する。
【００１２】
表示領域１００には画素部１が設けられている。周辺領域２００には、信号線駆動回路２、制御線駆動回路３、およびコントローラ４が設けられている。コントローラ４は信号線駆動回路２と制御線駆動回路３とに接続されている。コントローラ４は、信号線駆動回路２と制御線駆動回路３の動作のタイミング制御を行う。
【００１３】
また、信号線駆動回路２と画素１とは、図中列方向に沿って設けられた複数の信号線ＤＬで接続されている。制御線駆動回路３と画素１とは、図中行方向に沿って設けられた複数の制御線ＣＬを備える。信号線駆動回路２は、信号線ＤＬを通して画素部１に映像信号に対応する信号電圧を供給する。制御線駆動回路３は、制御線ＣＬを通して画素部１に走査線駆動信号を供給する。
【００１４】
画素部１は、供給される電流に応じて発光する有機ＥＬ素子１１と、書き込みトランジスタ１２１、駆動トランジスタ（第１トランジスタ）１２２、及びキャパシタ１２３を有する。書き込みトランジスタ１２１と駆動ドランジスタ１２２は、バックゲート型の薄膜トランジスタである。すなわち、ソース電極、ドレイン電極よりも基板側（下層）にゲート電極が設けられている。信号線ＤＬは書き込みトランジスタ１２１のソース電極に、制御線ＣＬは書き込みトランジスタ１２１のゲート電極に接続されている。書き込みトランジスタ１２１のドレイン電極は、駆動トランジスタ１２２のゲート電極に接続されている。
【００１５】
駆動トランジスタ１２２のソース電極は有機ＥＬ素子１１のアノード電極に接続されている。駆動トランジスタ１２２のドレイン電極には、電源線１２４が接続されており、正電源電圧Ｖｄｄが供給される。書き込みトランジスタ１２１のドレイン電極と駆動トランジスタ１２２のドレイン電極との間にはキャパシタ１２３が接続されている。有機ＥＬ素子１１のカソード電極の電圧をＶｓｓとする。なお、書き込みトランジスタ１２１も駆動トランジスタ１２２も、構成は同じである。有機ＥＬ素子は、有機ＥＬ層とアノード電極とカソード電極を有する。
【００１６】
周辺領域２００の信号線駆動回路２および制御線駆動回路３にもトランジスタ（第２トランジスタ）が設けられている。この第２トランジスタも、バックゲート型の薄膜トランジスタである。また、周辺領域２００の第２トランジスタはエンハンスメント型の特性を有する。すなわち、ソース電極とゲート電極の電圧が同じときに電流が流れる。一方、表示領域１００のトランジスタ１２（書き込みトランジスタ１２１および駆動トランジスタ１２２）は、ディプレッション型の特性を有する。すなわち、ソース電極とゲート電極の電圧が同じときに電流が流れない。
【００１７】
表示領域１００に設けられた第１トランジスタ１２２と、周辺駆動領域２００に設けられた第２トランジスタ２１２について、図２を使って説明する。図２は、有機ＥＬ表示装置の一部断面を示す拡大図である。
【００１８】
第１トランジスタ１２２は、基板１０１と、基板１０１上の一部に配置されたゲート電極１０２と、ゲート電極１０２を覆うゲート絶縁膜１０３と、ゲート絶縁膜１０３上の一部に配置された半導体層１０４と、半導体層１０４上に設けられたチャネル保護層１０５と、チャネル保護層１０５及び半導体層１０４に一部が重なるように設けられ、半導体１０４層を挟んで対向して配置されるソース電極１０６およびドレイン電極１０７と、を備える。ソース電極１０６とドレイン電極１０７の他の部分は、ゲート絶縁膜１０３上に設けられている。
【００１９】
第２トランジスタ２１２についても、同様に、基板１０１と、基板１０１上の一部に配置されたゲート電極２０２と、ゲート電極２０２を覆うゲート絶縁膜１０３と、ゲート絶縁膜１０３上の一部に配置された半導体層２０４と、半導体層２０４上に設けられたチャネル保護層２０５と、チャネル保護層２０５及び半導体層２０４に一部が重なるように設けられ、半導体２０４層を挟んで対向して配置されるソース電極２０６およびドレイン電極２０７と、を備える。ソース電極２０６とドレイン電極２０７の他の部分は、ゲート絶縁膜上に設けられている。
【００２０】
第１トランジスタ１２２と第２トランジスタ２１２は、いずれもＴＦＴ保護膜１０８で覆われている。第１トランジスタ１２２のゲート電極１０２上のＴＦＴ保護膜１０８には開口ＯＰ１が設けられている。ＴＦＴ保護膜１０８上には、第１薄膜トランジスタ１２それぞれに対応して１つずつアノード電極が設けられている。アノード電極１０９の一部はＴＦＴ保護膜１０８の開口ＯＰ１を覆っており、この開口ＯＰ１を通してアノード電極１０９と第１薄膜トランジスタ１２のドレイン電極１０７とが接触している。
【００２１】
ＴＦＴ保護膜１０８とアノード電極１０９の上には、パッシベーション膜１１０が設けられている。アノード電極１０９上のパッシベーション膜１１０には開口ＯＰ２が設けられている。パッシベーション膜１１０の上には、開口ＯＰ２、および第１トランジスタ１２２を覆うようにして有機ＥＬ層２０が設けられている。有機ＥＬ層２０は、開口ＯＰ２を通してアノード電極１０９と接触する。有機ＥＬ層２０の上には第１カソード電極１３０が設けられている。また、パッシベーション膜１１０の上には第２トランジスタ２１２が設けられた位置に対応して、第２カソード電極２３０（バックゲート電極）が配置されている。
【００２２】
開口ＯＰ２上の、アノード電極１０９、有機ＥＬ層２０、第１カソード電極１３０が積層された部分において、図２に矢印で示すように、光を放出することができる。
【００２３】
基板１０１には、例えば、透光性のガラス基板やプラスチックフィルムなどの表面絶縁性の材料が用いられる。ただし、これに限らず、例えば、シリコンやステンレスのような非透光性の基板の上に絶縁層を設けたものを用いても良い。
【００２４】
ゲート電極１０２、２０２には導電性の材料を用いる。導電性の材料としては、例えば、ＭｏＷ、Ｔａ、Ｗのような高融点金属を用いることができ、また、ヒロック対策を施したＡｌを主成分とするＡｌ合金を用いても良く、Ａｌと高融点金属の積層としてもよい。
【００２５】
ゲート絶縁膜１０３には、例えば、酸化シリコン（ＳｉＯｘ）などの絶縁性の材料を用いることができる。酸化シリコンの他には、窒化シリコン（ＳｉＮｘ）や酸窒化シリコンなども用いることができ、さらには、これらの膜の積層膜を用いても良い。
【００２６】
半導体層１０４、２０４には、例えば、反応性スパッタリング法で形成されるＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体を用いる。本実施形態においては、アモルファス酸化物半導体で半導体層を形成することとする。半導体層１０４、２０４としては、他の組成を有するものでも良く、多結晶半導体を用いても良い。またｐ型、ｎ型、ＣＭＯＳなどを用いても良い。なお、アモルファス酸化物半導体層においては、例えば、透過電子顕微鏡やＸ線回折で観察しても回折パターン等は観察されない。
半導体層１０４、２０４としてアモルファス酸化物半導体を用いる場合には、その膜厚は、１０ｎｍ〜１００ｎｍ程度とすることができる。電気的特性を考慮すると、半導体層１０４、２０４の膜厚は１０ｎｍ程度であることが好ましい。
【００２７】
チャネル保護層１０５、２０５には、絶縁性の材料を用いる。半導体層１０４、２０４としてアモルファス酸化物半導体を用いる場合には、半導体層１０４、２０４よりも耐酸性の強い、酸化シリコンを用いることができる。他に、窒化シリコンや酸窒化シリコン等をチャネル保護層１０５、２０５として用いることができる。
【００２８】
ソース電極１０６、２０６とドレイン電極１０７、２０７には、例えば、Ｔｉ／Ａｌ／ＴｉやＭｏ／Ａｌ／Ｍｏ積層膜等の各種の導電性材料を用いることができる。
【００２９】
ＴＦＴ保護膜１０８には、例えば酸化膜(ＳｉＯｘ)、窒化膜(ＳｉＮｘ；Ｘは任意の正の値)、酸窒化膜(ＳｉＯＮ)、酸化アルミナ(Ａｌ２Ｏ３)を用いることができる。
【００３０】
アノード電極１０９には、インジウムティンオキサイド（ＩＴＯ）、ＩＴＯ／Ａｇ／ＩＴＯの積層構造、ＡｌがドープされたＺｎＯであるＡＺＯなどを用いることができる。
【００３１】
パッシベーション膜１０９には、感光性アクリル樹脂(ＪＳＲ製ＰＣ４０１)、感光性ポリイミド(東レ製ＤＬ１０００)などを用いることができる。
【００３２】
有機ＥＬ層２０には、電圧を印加されて発光する材料を用いることができる。
【００３３】
第１カソード電極１３０、第２カソード電極２３０には、ＡｌやＭｇＡｇを用いることができる。
【００３４】
図３は、エンハンスメント型の特性を有する第２トランジスタ２１２のゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。図４は、ディプレッション型の特性を有する第１トランジスタ１２２のゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。ゲート電圧Ｖｇが閾値電圧Ｖｔｈよりも小さい場合には、ドレイン電流Ｉｄは流れないが、閾値電圧Ｖｔｈよりも大きい場合には、ゲート電圧Ｖｇの大きさに比例したドレイン電流Ｉｄが流れる。この閾値電圧Ｖｔｈが正の値であるトランジスタがエンハンスメント型と呼ばれる。一方、閾値電圧Ｖｔｈが負の値であるトランジスタはディプレッション型と呼ばれる。
【００３５】
第１トランジスタ１２２はディプレッション型であるため、図４において両矢印で示すようにＶｔｈと印加する任意の最大電圧Ｖgmaxの間の電圧が供給される。すなわち、第１トランジスタ１２２には、正の電圧と負の電圧と両方が印加される。第１トランジスタは、画素が最低輝度（黒）を表示する際のゲート電位がカソード電極の電位よりも低い。
【００３６】
閾値電圧Ｖｔｈは、トランジスタのストレス時間（総駆動時間）と共に、初期の値からシフトする虞がある。
【００３７】
図５は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を用いたトランジスタを８０度の温度環境において、ゲート電極に＋１５Ｖ、−１５Ｖの電圧Ｖｇを供給した場合のストレス時間（横軸；単位は秒）と閾値電圧Ｖｔｈ（縦軸；単位はＶ）の関係を示す図である。ゲート電極に＋１５Ｖの電圧Ｖｇを供給する場合は、ストレス時間と共に閾値電圧Ｖｔｈのシフトが大きくなる。ゲート電極に−１５Ｖの電圧Ｖｇを供給する場合は、ストレス時間と共に閾値電圧Ｖｔｈのシフトが小さくなる。
【００３８】
このように、ゲート電極１０２に常に正の電圧が供給される場合には、閾値電圧Ｖｔｈの値はストレス時間と共に設計値よりも大きくなる虞がある。ストレス時間と共に閾値電圧Ｖｔｈが変化するため、すなわち、ストレス時間に依存してトランジスタは劣化するため、ストレス時間によっては、例えばゲート電極に＋１５Ｖの電圧Ｖｇを供給しても電流が流れなくなる場合がある。
【００３９】
しかしながら、ディプレッション型のトランジスタにおいては、正負両方の電圧が供給され得る。表示領域１００の画素１を構成する第１トランジスタ１２２は、ゲート電圧Ｖｇが最低輝度(黒)に相当する信号電圧が第１カソード電極の電位より低くなる。低輝度表示の際にはゲート電圧Ｖｇを負とすることができ、高輝度（白）表示の際には正とすることができるため、高輝度側の電圧ストレスと低輝度側の電圧ストレスとを相殺する効果が得られる。さらに、電圧振幅自身を小さくできるため駆動による第１トランジスタ１２２の電圧ストレスを低減することができる。第１トランジスタ１２２は、好ましくは閾値電圧Ｖｔｈが−５〜０Ｖの範囲である。従って、常に正の電圧が供給される場合よりもストレスが緩和されるため、ストレス時間に対する閾値電圧Ｖｔｈがシフトを起こりにくくすることができる。
【００４０】
一方、第２トランジスタ２１２は画素１の駆動用に設けられたものであり、ロジック動作を行うためにオフ電流Ｉoffが小さいことが求められる。すなわち、第２トランジスタ２１２はエンハンスメント型であることが求められる。
【００４１】
本実施形態に置いては、第２カソード電極２３０は第１カソード電極３０と独立して設けられているため、それぞれに異なる電圧を印加することができる。第２カソード電極２３０の電位を、第２トランジスタが設けられた信号線駆動回路２または制御線駆動回路３の基準電位（負電源電位Voff）より低くする場合、第２トランジスタ２１２のゲート電極に印加される電圧を正にシフトさせることができる。
【００４２】
図６は、上部にカソード電極を有するディプレッション型のトランジスタゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。カソード電極に印加する電圧を０Ｖ、−１５Ｖ、−３０Ｖに変えて示している。カソード電圧が小さくなるほど、ゲート電圧Ｖｇが正にシフトしていることが分かる。
【００４３】
周辺領域２００を構成する第２トランジスタ２１２については、第２カソード電極２３０に、周辺領域２００の回路のＬｏｗレベル（基準電位）より低い電位を与えることによって、閾値電圧Ｖｔｈを正(エンハンスメント型)に制御して動作させることが確認された。
【００４４】
有機ＥＬ表示装置において、表示領域に設けられた第１トランジスタ１２２は定電流源として機能する。トランジスタの特性変化は、有機ＥＬ表示装置の輝度としてアナログ的に人に視認される。第１トランジスタが劣化すると有機ＥＬ表示装置の輝度が低下し、その低下の度合いは人に認識され得る程度である。従って、駆動による特性の経時劣化(閾値電圧Ｖｔｈシフト)は非常に小さい程度に抑えることが要求される。第１トランジスタ１２２をディプレッション型にすることにより、第１トランジスタへの劣化を防止することができ、信頼性を高めることができる。
【００４５】
また、第２トランジスタ２１２は、第１トランジスタ１２２と同じ構成としながら、第２カソード電極２３０を用いることによりエンハンスメント型にすることができる。従って、第１トランジスタ１２２と第２トランジスタ２１２を同時に形成することができる。さらに、第２カソード電極２３０を第１カソード電極１３０と同じ材料で同時に形成するか、あるいは第２カソード電極２３０をアノード電極１０９と同じ材料で同時に形成することができる。従って、本実施形態の有機ＥＬ表示装置は、表示領域のトランジスタも周辺領域のトランジスタもエンハンスメント型とする有機ＥＬ表示装置と同じ工程数で製造することができる。
【００４６】
なお前記説明では第２カソード電極２３０にはＭｇＡｇを用いたが、ＩＴＯ/Ａｌ/ＩＴＯの積層構造を用いることもできる。この場合、第２トランジスタ２１２を遮光できるためＴＦＴ素子の信頼性を向上できるだけでなく、フォトリソグラフィーによりパターニング精度が向上してバックゲート電極のみ形成できるため、周辺回路部に不要な寄生容量が発生するのを抑制することができる。工程数の増加を避けるため、周辺領域２００を形成する第２トランジスタ２１２の閾値電圧Ｖｔｈを制御するための第２カソード電極には、有機ＥＬの下部電極や上部電極を利用することができる。
【００４７】
次に、有機ＥＬ表示装置の具体的な作製方法を説明する。
【００４８】
まず、ガラス基板上に走査線およびゲート電極となるＡｌ、Ｔｉをそれぞれ２００ｎｍ、３０ｎｍスパッタリングにより成膜し、所定のパターンに加工する。パターニングはフォトリソグラフィーを用い、エッチングは塩素を用いたＲＩＥを利用した。その後、ゲート絶縁膜としてＳｉＯ２をＴＥＯＳのＰＥ−ＣＶＤ法で２００ｎｍ堆積する。さらに、ゲート絶縁膜上にＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物をリアクティブＤＣスパッタリング法で３０ｎｍ成膜した。このとき、酸素の割合はアルゴンに対して５％とし、酸化物ターゲットの金属組成比は、それぞれ４０％、４０％、２０％とした。Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物は希塩酸を用いてエッチングし、更にエッチングストッパー層としてＳｉＯ２を２００ｎｍ、ＴＥＯＳのＰＥ−ＣＶＤ法で堆積する。然る後に、エッチングストッパー層を所定のパターンに加工する。このときのエッチングはＣＦ４を用いたＲＩＥにより行う。ここで、ゲート電極取り出し用のコンタクトホールを形成する。その後、ソースおよびドレイン電極となるＴｉ、Ａｌ、Ｔｉを２０ｎｍ、３０ｎｍ、３００ｎｍ、３０ｎｍ スパッタリング法により成膜する。
【００４９】
ソース電極およびドレイン電極を、塩素を用いたＲＩＥにより所定のパターンに加工し、トランジスタの形状を完成させる。
【００５０】
この後、プロセス中の素子ダメージをとるために、窒素雰囲気中３００℃で１時間程度のアニールを行った。得られたトランジスタはディプレッション型の特性を示した。更にトランジスタの信頼性を向上させるために、ＰＥ−ＣＶＤによりＳｉＯ２を１００ｎｍ堆積し、更にアクリル系の感光性透明樹脂を用いて、所定の場所に開口部を設け、その開口部を用いて、下部のＳｉＯ２も開口する。ＳｉＯ２の開口はＣＦ４を用いたＲＩＥで行った。
【００５１】
その後、有機ＥＬ層の下部電極（アノード電極）として、ＩＴＯ、Ａｌ、ＩＴＯをそれぞれ１０ｎｍ、１００ｎｍ、１０ｎｍスパッタリング法で堆積し、燐酸・酢酸・硝酸の混酸で所定のパターンにエッチングする。更に、バンクをアクリル系の感光性透明樹脂を用いて形成する。
【００５２】
この上に低分子有機ＥＬ層を真空蒸着法で蒸着する。メタルマスクを用い、ＲＧＢの画素毎に、ホール輸送層、発光層、電子輸送層を蒸着したのち、上部電極として、ＭｇＡｇ合金を半透過膜となるように、３０ｎｍ程度蒸着し 素子を完成する。ＭｇＡｇ膜は表示エリア部だけでなく、周辺のロジック回路を形成するトランジスタ群上にも形成し、バックゲート電極として用いる。
【００５３】
その後、空気中の湿気や酸素から有機ＥＬ素子を守るために、ＳｉＮと有機樹脂による積層膜で封止を行い、有機ＥＬ表示装置を完成する。
【００５４】
なお、本発明は、これらの上述の実施形態に限定されるものではない。例えば、トランジスタ及びアクティブマトリクス型表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した薄膜トランジスタ及びアクティブマトリクス型表示装置を基にして、当業者が適宜設計変更して実施し得る全ての薄膜トランジスタ及びアクティブマトリクス型表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００５５】
１ 画素、２ 信号線駆動回路、３ 制御線駆動回路、４ コントローラ、１１ 有機ＥＬ素子、１２ 第１トランジスタ、２０ 有機ＥＬ層、１００ 表示領域、１２１ 書き込み用トランジスタ、１２２ 駆動用トランジスタ、１２３ キャパシタ、１２４ 電源線、２００ 周辺領域、１０１ 基板、１０２ ゲート電極、１０３ ゲート絶縁膜、１０４ 半導体層、１０５ チャネル保護層、１０６ソース電極、１０７ ドレイン電極、１０８ ＴＦＴ保護膜、１０９ アノード電極、１１０ パッシベーション膜、１３０ 第１カソード電極、２０２ ゲート電極、２０４ 半導体層、２０５ チャネル保護層、２０６ソース電極、２０７ ドレイン電極、２３０ 第１カソード電極、ＤＬ 信号線、ＣＬ 制御線、ＯＰ１ 開口、ＯＰ２ 開口
【技術分野】
【０００１】
本発明の実施形態は、アクティブマトリクス型有機ＥＬ表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、平面型の表示装置として、自己有機ＥＬ素子である有機エレクトロルミネセンス(ＥＬ)表示装置が注目され、盛んに研究が行われている。画素回路を含む液晶セルによってバックライトからの透過光強度を制御する液晶表示装置に比べて、有機ＥＬ表示装置は自有機ＥＬ素子を用いているため、バックライトが不要であり、画像の視野角が広く、高速な応答性を有するために動画再生に適する、などの特徴を持っている。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採用することができる。アクティブマトリクス方式は、有機ＥＬ素子に流れる電流を、この有機ＥＬ素子と同じ画素回路内に設けた能動素子、例えば薄膜トランジスタ(ＴＦＴ)などによって制御する。アクティブマトリクス方式の表示装置は、大型でかつ高精細な表示を行うことができる。
【０００４】
アクティブマトリクス型有機ＥＬ表示装置には、表示領域と、表示領域の周辺に駆動用に設けられた周辺駆動回路それぞれにトランジスタが設けられている。表示領域の各画素には通常、画像信号に応じた電圧を画素に書き込む書き込みトランジスタと、書き込まれた信号電圧に応じた電流を有機ＥＬ素子に流す駆動トランジスタ(第１トランジスタ)の２種類が設けられている。
【０００５】
表示領域および周辺駆動回路のトランジスタは、一般的にエンハンスメント形の特性に制御されて利用される。これは、周辺駆動回路においてロジック動作を行うにはオフ電流Ｉｏｆｆが低いことが求められるためである。しかしながら、このようなトランジスタは常時正のストレスが印加されるため、特性が劣化する課題があった。特に有機ＥＬにおいて駆動トランジスタは電流の階調制御に用いられるため、特性劣化に対する要求は厳しい。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｎａｔｈａｎ ｅｔ ａｌ．，‘ＳＩＤ’０６ Ｄｉｇｅｓｔ ｐｐ．１５４３
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発明が解決しようとする課題は、アクティブマトリクス型有機ＥＬ表示装置の表示領域にある薄膜トランジスタの信頼性を高めることにある。
【課題を解決するための手段】
【０００８】
アクティブマトリクス型有機ＥＬ表示装置は、マトリクス状に配置された複数の画素を有する表示領域と、駆動回路を有する周辺領域と、を備える。さらに、アクティブマトリクス型有機ＥＬ表示装置の前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有する。前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低い。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る有機ＥＬ表示装置を示す平面図。
【図２】第１の実施形態に係る有機ＥＬ表示装置の一部断面を示す拡大図。
【図３】第１の実施形態に係る第１トランジスタのゲート電圧とドレイン電流の関係を示す図。
【図４】第１の実施形態に係る第２トランジスタのゲート電圧とドレイン電流の関係を示す図。
【図５】トランジスタのストレス時間（横軸；単位は秒）と閾値電圧Ｖｔｈ（縦軸；単位はＶ）の関係を示す図。
【図６】上部にカソード電極を有するトランジスタの、カソード電極の電圧とトランジスタの特性の関係を示す図。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
第１の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置について説明する。
【００１１】
図１にアクティブマトリクス型有機ＥＬ表示装置の平面図を示す。有機ＥＬ表示装置は表示領域にマトリクス状に配置された複数の画素を有するが、図１では１つの画素を拡大して表している。有機ＥＬ表示装置は画像を表示する表示領域１００と、表示領域以外の領域である周辺領域２００とを有する。
【００１２】
表示領域１００には画素部１が設けられている。周辺領域２００には、信号線駆動回路２、制御線駆動回路３、およびコントローラ４が設けられている。コントローラ４は信号線駆動回路２と制御線駆動回路３とに接続されている。コントローラ４は、信号線駆動回路２と制御線駆動回路３の動作のタイミング制御を行う。
【００１３】
また、信号線駆動回路２と画素１とは、図中列方向に沿って設けられた複数の信号線ＤＬで接続されている。制御線駆動回路３と画素１とは、図中行方向に沿って設けられた複数の制御線ＣＬを備える。信号線駆動回路２は、信号線ＤＬを通して画素部１に映像信号に対応する信号電圧を供給する。制御線駆動回路３は、制御線ＣＬを通して画素部１に走査線駆動信号を供給する。
【００１４】
画素部１は、供給される電流に応じて発光する有機ＥＬ素子１１と、書き込みトランジスタ１２１、駆動トランジスタ（第１トランジスタ）１２２、及びキャパシタ１２３を有する。書き込みトランジスタ１２１と駆動ドランジスタ１２２は、バックゲート型の薄膜トランジスタである。すなわち、ソース電極、ドレイン電極よりも基板側（下層）にゲート電極が設けられている。信号線ＤＬは書き込みトランジスタ１２１のソース電極に、制御線ＣＬは書き込みトランジスタ１２１のゲート電極に接続されている。書き込みトランジスタ１２１のドレイン電極は、駆動トランジスタ１２２のゲート電極に接続されている。
【００１５】
駆動トランジスタ１２２のソース電極は有機ＥＬ素子１１のアノード電極に接続されている。駆動トランジスタ１２２のドレイン電極には、電源線１２４が接続されており、正電源電圧Ｖｄｄが供給される。書き込みトランジスタ１２１のドレイン電極と駆動トランジスタ１２２のドレイン電極との間にはキャパシタ１２３が接続されている。有機ＥＬ素子１１のカソード電極の電圧をＶｓｓとする。なお、書き込みトランジスタ１２１も駆動トランジスタ１２２も、構成は同じである。有機ＥＬ素子は、有機ＥＬ層とアノード電極とカソード電極を有する。
【００１６】
周辺領域２００の信号線駆動回路２および制御線駆動回路３にもトランジスタ（第２トランジスタ）が設けられている。この第２トランジスタも、バックゲート型の薄膜トランジスタである。また、周辺領域２００の第２トランジスタはエンハンスメント型の特性を有する。すなわち、ソース電極とゲート電極の電圧が同じときに電流が流れる。一方、表示領域１００のトランジスタ１２（書き込みトランジスタ１２１および駆動トランジスタ１２２）は、ディプレッション型の特性を有する。すなわち、ソース電極とゲート電極の電圧が同じときに電流が流れない。
【００１７】
表示領域１００に設けられた第１トランジスタ１２２と、周辺駆動領域２００に設けられた第２トランジスタ２１２について、図２を使って説明する。図２は、有機ＥＬ表示装置の一部断面を示す拡大図である。
【００１８】
第１トランジスタ１２２は、基板１０１と、基板１０１上の一部に配置されたゲート電極１０２と、ゲート電極１０２を覆うゲート絶縁膜１０３と、ゲート絶縁膜１０３上の一部に配置された半導体層１０４と、半導体層１０４上に設けられたチャネル保護層１０５と、チャネル保護層１０５及び半導体層１０４に一部が重なるように設けられ、半導体１０４層を挟んで対向して配置されるソース電極１０６およびドレイン電極１０７と、を備える。ソース電極１０６とドレイン電極１０７の他の部分は、ゲート絶縁膜１０３上に設けられている。
【００１９】
第２トランジスタ２１２についても、同様に、基板１０１と、基板１０１上の一部に配置されたゲート電極２０２と、ゲート電極２０２を覆うゲート絶縁膜１０３と、ゲート絶縁膜１０３上の一部に配置された半導体層２０４と、半導体層２０４上に設けられたチャネル保護層２０５と、チャネル保護層２０５及び半導体層２０４に一部が重なるように設けられ、半導体２０４層を挟んで対向して配置されるソース電極２０６およびドレイン電極２０７と、を備える。ソース電極２０６とドレイン電極２０７の他の部分は、ゲート絶縁膜上に設けられている。
【００２０】
第１トランジスタ１２２と第２トランジスタ２１２は、いずれもＴＦＴ保護膜１０８で覆われている。第１トランジスタ１２２のゲート電極１０２上のＴＦＴ保護膜１０８には開口ＯＰ１が設けられている。ＴＦＴ保護膜１０８上には、第１薄膜トランジスタ１２それぞれに対応して１つずつアノード電極が設けられている。アノード電極１０９の一部はＴＦＴ保護膜１０８の開口ＯＰ１を覆っており、この開口ＯＰ１を通してアノード電極１０９と第１薄膜トランジスタ１２のドレイン電極１０７とが接触している。
【００２１】
ＴＦＴ保護膜１０８とアノード電極１０９の上には、パッシベーション膜１１０が設けられている。アノード電極１０９上のパッシベーション膜１１０には開口ＯＰ２が設けられている。パッシベーション膜１１０の上には、開口ＯＰ２、および第１トランジスタ１２２を覆うようにして有機ＥＬ層２０が設けられている。有機ＥＬ層２０は、開口ＯＰ２を通してアノード電極１０９と接触する。有機ＥＬ層２０の上には第１カソード電極１３０が設けられている。また、パッシベーション膜１１０の上には第２トランジスタ２１２が設けられた位置に対応して、第２カソード電極２３０（バックゲート電極）が配置されている。
【００２２】
開口ＯＰ２上の、アノード電極１０９、有機ＥＬ層２０、第１カソード電極１３０が積層された部分において、図２に矢印で示すように、光を放出することができる。
【００２３】
基板１０１には、例えば、透光性のガラス基板やプラスチックフィルムなどの表面絶縁性の材料が用いられる。ただし、これに限らず、例えば、シリコンやステンレスのような非透光性の基板の上に絶縁層を設けたものを用いても良い。
【００２４】
ゲート電極１０２、２０２には導電性の材料を用いる。導電性の材料としては、例えば、ＭｏＷ、Ｔａ、Ｗのような高融点金属を用いることができ、また、ヒロック対策を施したＡｌを主成分とするＡｌ合金を用いても良く、Ａｌと高融点金属の積層としてもよい。
【００２５】
ゲート絶縁膜１０３には、例えば、酸化シリコン（ＳｉＯｘ）などの絶縁性の材料を用いることができる。酸化シリコンの他には、窒化シリコン（ＳｉＮｘ）や酸窒化シリコンなども用いることができ、さらには、これらの膜の積層膜を用いても良い。
【００２６】
半導体層１０４、２０４には、例えば、反応性スパッタリング法で形成されるＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体を用いる。本実施形態においては、アモルファス酸化物半導体で半導体層を形成することとする。半導体層１０４、２０４としては、他の組成を有するものでも良く、多結晶半導体を用いても良い。またｐ型、ｎ型、ＣＭＯＳなどを用いても良い。なお、アモルファス酸化物半導体層においては、例えば、透過電子顕微鏡やＸ線回折で観察しても回折パターン等は観察されない。
半導体層１０４、２０４としてアモルファス酸化物半導体を用いる場合には、その膜厚は、１０ｎｍ〜１００ｎｍ程度とすることができる。電気的特性を考慮すると、半導体層１０４、２０４の膜厚は１０ｎｍ程度であることが好ましい。
【００２７】
チャネル保護層１０５、２０５には、絶縁性の材料を用いる。半導体層１０４、２０４としてアモルファス酸化物半導体を用いる場合には、半導体層１０４、２０４よりも耐酸性の強い、酸化シリコンを用いることができる。他に、窒化シリコンや酸窒化シリコン等をチャネル保護層１０５、２０５として用いることができる。
【００２８】
ソース電極１０６、２０６とドレイン電極１０７、２０７には、例えば、Ｔｉ／Ａｌ／ＴｉやＭｏ／Ａｌ／Ｍｏ積層膜等の各種の導電性材料を用いることができる。
【００２９】
ＴＦＴ保護膜１０８には、例えば酸化膜(ＳｉＯｘ)、窒化膜(ＳｉＮｘ；Ｘは任意の正の値)、酸窒化膜(ＳｉＯＮ)、酸化アルミナ(Ａｌ２Ｏ３)を用いることができる。
【００３０】
アノード電極１０９には、インジウムティンオキサイド（ＩＴＯ）、ＩＴＯ／Ａｇ／ＩＴＯの積層構造、ＡｌがドープされたＺｎＯであるＡＺＯなどを用いることができる。
【００３１】
パッシベーション膜１０９には、感光性アクリル樹脂(ＪＳＲ製ＰＣ４０１)、感光性ポリイミド(東レ製ＤＬ１０００)などを用いることができる。
【００３２】
有機ＥＬ層２０には、電圧を印加されて発光する材料を用いることができる。
【００３３】
第１カソード電極１３０、第２カソード電極２３０には、ＡｌやＭｇＡｇを用いることができる。
【００３４】
図３は、エンハンスメント型の特性を有する第２トランジスタ２１２のゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。図４は、ディプレッション型の特性を有する第１トランジスタ１２２のゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。ゲート電圧Ｖｇが閾値電圧Ｖｔｈよりも小さい場合には、ドレイン電流Ｉｄは流れないが、閾値電圧Ｖｔｈよりも大きい場合には、ゲート電圧Ｖｇの大きさに比例したドレイン電流Ｉｄが流れる。この閾値電圧Ｖｔｈが正の値であるトランジスタがエンハンスメント型と呼ばれる。一方、閾値電圧Ｖｔｈが負の値であるトランジスタはディプレッション型と呼ばれる。
【００３５】
第１トランジスタ１２２はディプレッション型であるため、図４において両矢印で示すようにＶｔｈと印加する任意の最大電圧Ｖgmaxの間の電圧が供給される。すなわち、第１トランジスタ１２２には、正の電圧と負の電圧と両方が印加される。第１トランジスタは、画素が最低輝度（黒）を表示する際のゲート電位がカソード電極の電位よりも低い。
【００３６】
閾値電圧Ｖｔｈは、トランジスタのストレス時間（総駆動時間）と共に、初期の値からシフトする虞がある。
【００３７】
図５は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を用いたトランジスタを８０度の温度環境において、ゲート電極に＋１５Ｖ、−１５Ｖの電圧Ｖｇを供給した場合のストレス時間（横軸；単位は秒）と閾値電圧Ｖｔｈ（縦軸；単位はＶ）の関係を示す図である。ゲート電極に＋１５Ｖの電圧Ｖｇを供給する場合は、ストレス時間と共に閾値電圧Ｖｔｈのシフトが大きくなる。ゲート電極に−１５Ｖの電圧Ｖｇを供給する場合は、ストレス時間と共に閾値電圧Ｖｔｈのシフトが小さくなる。
【００３８】
このように、ゲート電極１０２に常に正の電圧が供給される場合には、閾値電圧Ｖｔｈの値はストレス時間と共に設計値よりも大きくなる虞がある。ストレス時間と共に閾値電圧Ｖｔｈが変化するため、すなわち、ストレス時間に依存してトランジスタは劣化するため、ストレス時間によっては、例えばゲート電極に＋１５Ｖの電圧Ｖｇを供給しても電流が流れなくなる場合がある。
【００３９】
しかしながら、ディプレッション型のトランジスタにおいては、正負両方の電圧が供給され得る。表示領域１００の画素１を構成する第１トランジスタ１２２は、ゲート電圧Ｖｇが最低輝度(黒)に相当する信号電圧が第１カソード電極の電位より低くなる。低輝度表示の際にはゲート電圧Ｖｇを負とすることができ、高輝度（白）表示の際には正とすることができるため、高輝度側の電圧ストレスと低輝度側の電圧ストレスとを相殺する効果が得られる。さらに、電圧振幅自身を小さくできるため駆動による第１トランジスタ１２２の電圧ストレスを低減することができる。第１トランジスタ１２２は、好ましくは閾値電圧Ｖｔｈが−５〜０Ｖの範囲である。従って、常に正の電圧が供給される場合よりもストレスが緩和されるため、ストレス時間に対する閾値電圧Ｖｔｈがシフトを起こりにくくすることができる。
【００４０】
一方、第２トランジスタ２１２は画素１の駆動用に設けられたものであり、ロジック動作を行うためにオフ電流Ｉoffが小さいことが求められる。すなわち、第２トランジスタ２１２はエンハンスメント型であることが求められる。
【００４１】
本実施形態に置いては、第２カソード電極２３０は第１カソード電極３０と独立して設けられているため、それぞれに異なる電圧を印加することができる。第２カソード電極２３０の電位を、第２トランジスタが設けられた信号線駆動回路２または制御線駆動回路３の基準電位（負電源電位Voff）より低くする場合、第２トランジスタ２１２のゲート電極に印加される電圧を正にシフトさせることができる。
【００４２】
図６は、上部にカソード電極を有するディプレッション型のトランジスタゲート電圧Ｖｇ（横軸）とドレイン電流Ｉｄ（横軸）との関係を示す図である。カソード電極に印加する電圧を０Ｖ、−１５Ｖ、−３０Ｖに変えて示している。カソード電圧が小さくなるほど、ゲート電圧Ｖｇが正にシフトしていることが分かる。
【００４３】
周辺領域２００を構成する第２トランジスタ２１２については、第２カソード電極２３０に、周辺領域２００の回路のＬｏｗレベル（基準電位）より低い電位を与えることによって、閾値電圧Ｖｔｈを正(エンハンスメント型)に制御して動作させることが確認された。
【００４４】
有機ＥＬ表示装置において、表示領域に設けられた第１トランジスタ１２２は定電流源として機能する。トランジスタの特性変化は、有機ＥＬ表示装置の輝度としてアナログ的に人に視認される。第１トランジスタが劣化すると有機ＥＬ表示装置の輝度が低下し、その低下の度合いは人に認識され得る程度である。従って、駆動による特性の経時劣化(閾値電圧Ｖｔｈシフト)は非常に小さい程度に抑えることが要求される。第１トランジスタ１２２をディプレッション型にすることにより、第１トランジスタへの劣化を防止することができ、信頼性を高めることができる。
【００４５】
また、第２トランジスタ２１２は、第１トランジスタ１２２と同じ構成としながら、第２カソード電極２３０を用いることによりエンハンスメント型にすることができる。従って、第１トランジスタ１２２と第２トランジスタ２１２を同時に形成することができる。さらに、第２カソード電極２３０を第１カソード電極１３０と同じ材料で同時に形成するか、あるいは第２カソード電極２３０をアノード電極１０９と同じ材料で同時に形成することができる。従って、本実施形態の有機ＥＬ表示装置は、表示領域のトランジスタも周辺領域のトランジスタもエンハンスメント型とする有機ＥＬ表示装置と同じ工程数で製造することができる。
【００４６】
なお前記説明では第２カソード電極２３０にはＭｇＡｇを用いたが、ＩＴＯ/Ａｌ/ＩＴＯの積層構造を用いることもできる。この場合、第２トランジスタ２１２を遮光できるためＴＦＴ素子の信頼性を向上できるだけでなく、フォトリソグラフィーによりパターニング精度が向上してバックゲート電極のみ形成できるため、周辺回路部に不要な寄生容量が発生するのを抑制することができる。工程数の増加を避けるため、周辺領域２００を形成する第２トランジスタ２１２の閾値電圧Ｖｔｈを制御するための第２カソード電極には、有機ＥＬの下部電極や上部電極を利用することができる。
【００４７】
次に、有機ＥＬ表示装置の具体的な作製方法を説明する。
【００４８】
まず、ガラス基板上に走査線およびゲート電極となるＡｌ、Ｔｉをそれぞれ２００ｎｍ、３０ｎｍスパッタリングにより成膜し、所定のパターンに加工する。パターニングはフォトリソグラフィーを用い、エッチングは塩素を用いたＲＩＥを利用した。その後、ゲート絶縁膜としてＳｉＯ２をＴＥＯＳのＰＥ−ＣＶＤ法で２００ｎｍ堆積する。さらに、ゲート絶縁膜上にＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物をリアクティブＤＣスパッタリング法で３０ｎｍ成膜した。このとき、酸素の割合はアルゴンに対して５％とし、酸化物ターゲットの金属組成比は、それぞれ４０％、４０％、２０％とした。Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物は希塩酸を用いてエッチングし、更にエッチングストッパー層としてＳｉＯ２を２００ｎｍ、ＴＥＯＳのＰＥ−ＣＶＤ法で堆積する。然る後に、エッチングストッパー層を所定のパターンに加工する。このときのエッチングはＣＦ４を用いたＲＩＥにより行う。ここで、ゲート電極取り出し用のコンタクトホールを形成する。その後、ソースおよびドレイン電極となるＴｉ、Ａｌ、Ｔｉを２０ｎｍ、３０ｎｍ、３００ｎｍ、３０ｎｍ スパッタリング法により成膜する。
【００４９】
ソース電極およびドレイン電極を、塩素を用いたＲＩＥにより所定のパターンに加工し、トランジスタの形状を完成させる。
【００５０】
この後、プロセス中の素子ダメージをとるために、窒素雰囲気中３００℃で１時間程度のアニールを行った。得られたトランジスタはディプレッション型の特性を示した。更にトランジスタの信頼性を向上させるために、ＰＥ−ＣＶＤによりＳｉＯ２を１００ｎｍ堆積し、更にアクリル系の感光性透明樹脂を用いて、所定の場所に開口部を設け、その開口部を用いて、下部のＳｉＯ２も開口する。ＳｉＯ２の開口はＣＦ４を用いたＲＩＥで行った。
【００５１】
その後、有機ＥＬ層の下部電極（アノード電極）として、ＩＴＯ、Ａｌ、ＩＴＯをそれぞれ１０ｎｍ、１００ｎｍ、１０ｎｍスパッタリング法で堆積し、燐酸・酢酸・硝酸の混酸で所定のパターンにエッチングする。更に、バンクをアクリル系の感光性透明樹脂を用いて形成する。
【００５２】
この上に低分子有機ＥＬ層を真空蒸着法で蒸着する。メタルマスクを用い、ＲＧＢの画素毎に、ホール輸送層、発光層、電子輸送層を蒸着したのち、上部電極として、ＭｇＡｇ合金を半透過膜となるように、３０ｎｍ程度蒸着し 素子を完成する。ＭｇＡｇ膜は表示エリア部だけでなく、周辺のロジック回路を形成するトランジスタ群上にも形成し、バックゲート電極として用いる。
【００５３】
その後、空気中の湿気や酸素から有機ＥＬ素子を守るために、ＳｉＮと有機樹脂による積層膜で封止を行い、有機ＥＬ表示装置を完成する。
【００５４】
なお、本発明は、これらの上述の実施形態に限定されるものではない。例えば、トランジスタ及びアクティブマトリクス型表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した薄膜トランジスタ及びアクティブマトリクス型表示装置を基にして、当業者が適宜設計変更して実施し得る全ての薄膜トランジスタ及びアクティブマトリクス型表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００５５】
１ 画素、２ 信号線駆動回路、３ 制御線駆動回路、４ コントローラ、１１ 有機ＥＬ素子、１２ 第１トランジスタ、２０ 有機ＥＬ層、１００ 表示領域、１２１ 書き込み用トランジスタ、１２２ 駆動用トランジスタ、１２３ キャパシタ、１２４ 電源線、２００ 周辺領域、１０１ 基板、１０２ ゲート電極、１０３ ゲート絶縁膜、１０４ 半導体層、１０５ チャネル保護層、１０６ソース電極、１０７ ドレイン電極、１０８ ＴＦＴ保護膜、１０９ アノード電極、１１０ パッシベーション膜、１３０ 第１カソード電極、２０２ ゲート電極、２０４ 半導体層、２０５ チャネル保護層、２０６ソース電極、２０７ ドレイン電極、２３０ 第１カソード電極、ＤＬ 信号線、ＣＬ 制御線、ＯＰ１ 開口、ＯＰ２ 開口
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を有する表示領域と、
駆動回路を有する周辺領域と、
を備え、
前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、
前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有し、
前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低いアクティブマトリクス型有機ＥＬ表示装置。
【請求項２】
前記第２トランジスタは半導体層を有し、
前記半導体層は酸化物半導体で構成される請求項１に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項３】
前記バックゲート電極と前記カソード電極それぞれに電圧が供給される請求項２に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項４】
前記バックゲート電極は、前記カソード電極と同一材料で形成される請求項３に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項５】
前記バックゲート電極は、前記アノード電極と同一材料で形成される請求項３に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項６】
前記バックゲート電極の電位は前記第２トランジスタの基準電位より低い請求項１に記載のアクティブマトリクス型有機ＥＬ表示装置の駆動方法。
【請求項１】
マトリクス状に配置された複数の画素を有する表示領域と、
駆動回路を有する周辺領域と、
を備え、
前記画素は、ボトムゲート型の第１トランジスタと、カソード電極と、アノード電極と、カソード電極およびアノード電極の間に設けられた有機ＥＬ層と、を有し、
前記駆動回路は、ボトムゲート型の第２トランジスタと前記第２トランジスタ上に設けられたバックゲート電極とを有し、
前記画素が最低輝度を表示する際に、前記第１トランジスタのゲート電位は前記カソード電極の電位よりも低いアクティブマトリクス型有機ＥＬ表示装置。
【請求項２】
前記第２トランジスタは半導体層を有し、
前記半導体層は酸化物半導体で構成される請求項１に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項３】
前記バックゲート電極と前記カソード電極それぞれに電圧が供給される請求項２に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項４】
前記バックゲート電極は、前記カソード電極と同一材料で形成される請求項３に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項５】
前記バックゲート電極は、前記アノード電極と同一材料で形成される請求項３に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項６】
前記バックゲート電極の電位は前記第２トランジスタの基準電位より低い請求項１に記載のアクティブマトリクス型有機ＥＬ表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−６８５９７（Ｐ２０１２−６８５９７Ａ）
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願番号】特願２０１０−２１５６９５（Ｐ２０１０−２１５６９５）
【出願日】平成２２年９月２７日（２０１０．９．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年４月５日（２０１２．４．５）
【国際特許分類】
【出願日】平成２２年９月２７日（２０１０．９．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]