ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の形成方法
【課題】本発明は、酸化ケイ素層によって支持されたＳｉＧｅ層のゲルマニウム濃縮によって少なくとも１つのＧｅＯＩ構造を形成する方法に関する。
【解決手段】酸化ケイ素層は、ゲルマニウムでドープされ、酸化ケイ素層中のゲルマニウム濃度は、ＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に酸化ケイ素層のフロー温度を下げる濃度である。
【解決手段】酸化ケイ素層は、ゲルマニウムでドープされ、酸化ケイ素層中のゲルマニウム濃度は、ＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に酸化ケイ素層のフロー温度を下げる濃度である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の形成方法に関する。
【背景技術】
【０００２】
シリコンマイクロエレクトロニクスにおける性能競争（電流値、速度、等）は、継続的にトランジスタのサイズを小型化することを目指している（ムーアの法則）。この小型化方法と平行して、新規の材料（例えばゲルマニウム等の高移動度を有する材料）の導入及び機械的制約（圧縮制約が正孔を介した輸送に有利に働くのに対して、張力制約は電子輸送に有利に働く）が、研究されている。
【０００３】
Ｃ−ＭＯＳ（“Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ”）マイクロエレクトロニクスの主要素は、Ｎ−ＭＯＳ（電子伝導トランジスタ）及びＰ−ＭＯＳ（正孔伝導トランジスタ）である。論理関数（ＯＲ、ＡＮＤ、ＮＯＲ、ＮＡＮＤゲート、等）またはメモリ点（例えばＳＲＡＭ−６Ｔ）を実現するために、これら２種類のトランジスタが組み合わせられる。現在、マイクロエレクトロニクス市場のあらゆる構成要素は、シリコン基板上に形成されている。
【０００４】
シリコン中の電子及び正孔の間の体積移動率（それぞれ１５００及び５００ｃｍ２／Ｖ／ｓ）のために、Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタの電気特性は不均整を示し、Ｐ−ＭＯＳは、（電流出力及びその結果の速度に関して）Ｎ−ＭＯＳよりもかなり効果が低い。
【０００５】
同一の基板上へのＮ−ＭＯＳシリコン及びＰ−ＭＯＳゲルマニウムの共集積は、Ｃ−ＭＯＳ回路においてＰ−ＭＯＳの性能を向上させるだけでなく、利用可能な空間を失うことなく、電流値及び時定数に関するトランジスタＮ及びＰのバランスを取るための方法である。実際に、ゲルマニウム中の正孔の体積移動度は、１９００ｃｍ２／Ｖ／ｓ程度であり、シリコン中の電子ではほぼ１５００ｃｍ２／Ｖ／ｓであり、同一規模及び同程度の電気特性を有するＮ及びＰトランジスタを作製することが可能となる。
【０００６】
性能向上の観点において、ゲルマニウム中の電子の体積移動度はほぼ４０００ｃｍ２／Ｖ／ｓであるため（シリコンでの１５００ｃｍ２／Ｖ／ｓに対して）、Ｎ−ＭＯＳにゲルマニウムを使用することが考えられる。しかしながら今日、誤解された物理現象によって、ゲルマニウム上のＮ−ＭＯＳの性能が制限されている。現在のところ、ゲルマニウムＮ−ＭＯＳの電気特性は、シリコンＮ−ＭＯＳほど優れていないため、（その未完成度を考慮して）ゲルマニウムＮ−ＭＯＳへの関心は低く、Ｓｉ／Ｇｅ共集積への関心が高い。
【０００７】
ゲルマニウムベースの構成要素（狭いギャップ）特有の大きな電気リークのために、この材料は、論理的には絶縁体上に“ポーズ”としてのみ使用することができる。そのため、ＧｅＯＩ（ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板は、基板経由のリークを制限し、得られる部材の特性を大幅に向上させる。
【０００８】
局所領域のゲルマニウムオンインシュレータは、前記ゲルマニウム濃縮技術によって形成され得る。この題材は、非特許文献１において述べられている。
【０００９】
本技術の第１段階は、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上のＳｉＧｅ層のエピタキシーから成る。エピタキシャル成長したＳｉＧｅ層の濃度及び厚さは、ＳｉＧｅ層がシュードモルフィック制約状態になるように選択されると好適である。第２段階は、形成エンタルピー（負）がＧｅＯ２よりも高いため、酸化ＳｉＯ２が唯一形成される、高温（９００℃超）でのドライ酸化である。酸化の間に、ゲルマニウムは２つの障壁の間に捕捉される。埋め込み酸化層（ＢＯＸ）との界面は固定され、酸化界面は移動する。酸化温度が高いため、ゲルマニウムは、これら２つの障壁によって画定されたＳｉＧｅ層中に拡散し、その結果ＳｉＧｅ合金を均質化する。ＳｉＧｅの厚さが減少するにつれて、酸化の間にゲルマニウム濃度が高くなり、その結果、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−ｇｅｒｍａｎｉｕｍ ｏｎ ｉｎｓｕｌａｔｏｒ）基板が形成される。適切な酸化時間で純粋なＧｅＯＩ基板を形成するための本技術によって、Ｇｅ濃度は１００％に到達し得る。
【００１０】
第１実施形態は、シリコンオンインシュレータ基板上へのＳｉＧｅの非選択的堆積と、耐酸化性層を利用した濃縮されるべきでない領域のマスキングとから成る。従って、マスクされていない領域が濃縮される。マスク領域は、窒化ケイ素から成る。マスクされていない領域（例えば“チャネル”トランジスタ領域）は、酸化の間にＧｅで濃縮され、マスクされた領域（例えば“ソース及びドレイン”トランジスタ領域）は、低濃度ＳｉＧｅ（濃度を均一化するためにＳｉＧｅ層からＳｉ層へとＧｅが拡散する）から成る。本第１実施形態は、特許文献１に対応する特許文献２に記載されている。図１は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層２を支持するシリコン支持材１と、薄型シリコン層３と、ＳｉＧｅ層４とを備える。参照符号５は、Ｓｉ３Ｎ４のマスクを表す。マスクされていない領域（１箇所のみ示す）は、局所的に濃縮される。マスクされていない領域は、ゲルマニウムが濃縮されたＳｉＧｅ層、またはゲルマニウム層となり、埋め込み酸化層上の酸化ケイ素層上に位置する。
【００１１】
第２実施形態は、耐酸化性材料の層中に形成され、ＳＯＩ基板上に画定された空洞中への選択的なＳｉＧｅの堆積から成る。“チャネル”領域は、酸化の間にＧｅで濃縮され、“ソース及びドレイン”領域はシリコンのままである。図２は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層１２を支持するシリコン支持材１１と、薄型シリコン層１３と、窒化ケイ素層１５とを備える。空洞１６（１箇所のみ示す）は、薄型シリコン層１３の表面が現れるまで、窒化物層１５の層中に形成される。ＳｉＧｅ１４は、空洞１６中に堆積される。従って、ゲルマニウムの濃縮が達成される。結果としてゲルマニウムで濃縮されたＳｉＧｅ層またはゲルマニウム層が、埋め込み酸化層上の酸化ケイ素層上に得られる。
【００１２】
第３実施形態は、ＳＯＩ基板上に非選択的に堆積されたＳｉＧｅ層からのメサ領域の画定から成る。その後、ＳｉＧｅ領域が濃縮される。この場合、“チャネル”及び“ソース及びドレイン”領域は、ゲルマニウムで濃縮されるかまたはゲルマニウムから成る。図３は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層２２を支持するシリコン支持材２１と、薄型シリコン層２３と、ＳｉＧｅ層２４とを備える。薄型シリコン層２３及びＳｉＧｅ層２４からメサ領域が画定される。従って、ゲルマニウム濃縮が達成される。結果としてゲルマニウムで濃縮されたＳｉＧｅ層またはゲルマニウム層が、埋め込み酸化層上の酸化ケイ素層上に得られる。
【００１３】
これらの実施形態は、欠点を有する可能性がある。第１及び第２実施形態では、ＳｉＧｅの濃度及び厚さに変動があり、バードビークが明らかである。第３実施形態では、ＬＯＣＯＳ型の埋め込み酸化層の酸化が、酸化及び側方濃縮を有することが明らかである。
【００１４】
結果としてパターンのサイズによって基板上に濃縮むらが生じるため、メサの濃縮の間に観察されるこれらの側方濃縮現象は、問題を有する。酸化／濃縮段階後に、２００ｍｍ基板上においてゲルマニウムで濃縮された異なるサイズのパターンのラマン測定から、最小のパターンはゲルマニウムで１００％濃縮されているが、最大のパターンは中心部で７３％しか濃縮されておらず、かなりのむらがあることが明らかとなった。異なるパターン上に現れたこのむらは、数マイクロメートルにわたって広がっており、一箇所のみの側方濃縮現象ではなかった。実際、Ｇｅ原子の拡散距離は、数百ナノメートル程度であるが、これらの現象は数マイクロメートルにわたって広がる。
【００１５】
第３実施形態を集約した図４Ａは、エッチング後で濃縮前のメサ構造のラマンスペクトルを示し、メサのエッジにおける傾斜の制約が非常に明白に識別される。この現象は周知であり、パターンのエッジに沿った弾性緩和に関連する。この緩和は約３μｍの距離にわたって広がる。濃縮の後（図４Ｂ参照）、同じメサの濃度におけるむらは、濃縮の前と同等の距離にわたって見られた。図４Ｂにおいて、参照符号２５は、得られたゲルマニウム層を示し、その上には酸化ケイ素層２６がある。結論として、エッジに沿った弾性緩和によって、酸化速度及びそれに応じた最終的な濃縮が局部的に変更される。パターンのサイズによって与える影響が異なり、本パターンによって構成された２００ｍｍ板上での最終的な濃縮に相違を生じさせ得るため、この現象は問題を有する。
【００１６】
リン及びホウ素でドープされた酸化ケイ素層（ＢＰＳＧ）における制約を弾性緩和することも周知である。この制約の緩和現象は、既に研究されており、コンプライアント基板が製造された。この題材は、非特許文献２において述べられている。
【００１７】
非特許文献３には、ドーパントが特定の酸化物のフロー温度に与える影響が記載されている。以下に再現したこの文献の表１は、ドープされていない酸化ケイ素と比較して、リン、ホウ素及びゲルマニウムによる酸化ケイ素のドーピングがフロー温度（粘度１０１３ポアズに対応）に与える影響を示す。この表において、記号ｍ／ｏは、ドープされたＳｉＯ２の組成に対する化合物のモル百分率を示す。
【００１８】
【表１】
【００１９】
この表から明らかなように、標準酸化ケイ素がドープされた場合、そのフロー温度Ｔｇを低下させる可能性がある。ドープされていない酸化ケイ素のフロー温度は１１６０℃である。４．４×１０２０ａｔｏｍｓ／ｃｍ３のホウ素（５ｍ／ｏ Ｂ２Ｏ３に相当）をドープした場合、フロー温度は８１５℃に低下する。ゲルマニウム４．１から７ｍ／ｏＧｅＯ２の原子を酸化ケイ素にドープすると、フロー温度は１１６０℃からそれぞれ８００℃及び７５０℃に低下し得る。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】米国特許出願公開第２００７／２８４６２５号明細書
【特許文献２】仏国特許出願公開２９０２２３４号明細書
【非特許文献】
【００２１】
【非特許文献１】Ｔ．ＴＥＺＵＫＡ、“Ａ Ｎｏｖｅｌ Ｆａｂｒｉｃａｔｉｏｎ Ｔｅｃｈｎｉｚｕｅ ｏｆ Ｕｌｔｒａｔｈｉｎ ａｎｄ Ｒｅｌａｘｅｄ ＳｉＧｅ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ ｗｉｔｈ Ｈｉｇｈ Ｇｅ Ｆｒａｃｔｉｏｎ ｆｏｒ Ｓｕｂ−１００ ｎｍ Ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ＭＯＳＦＥＴＳ”、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００１年、第４０巻、ｐ．２８６６−２８７４
【非特許文献２】Ｙ．Ｈ．ＬＯ、“Ｎｅｗ Ａｐｐｒｏａｃｈ ｔｏ Ｇｒｏｗ Ｐｓｅｕｄｏｍｏｒｐｈｉｃ Ｓｔｒｕｃｔｕｒｅｓ ｏｖｅｒ ｔｈｅ Ｃｒｉｔｉｃａｌ Ｔｈｉｃｋｎｅｓｓ”、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、１９９１年１０月２８日、５９（１８）、ｐ．２３１１−２３１３
【非特許文献３】Ｋ．ＮＡＳＳＡＵ、“Ｍｏｄｉｆｉｅｄ Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓｅｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：Ｓｏｌｉｄ−Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ、１９８５年、第１３２巻、Ｎｏ．２、ｐ．４０９−４１５
【非特許文献４】４Ｒ．Ｌ．Ｓｍｉｔｈ、“Ｐｒｏｕｓ ｓｉｌｉｃｏｎ ｆｏｒｍａｔｉｏｎ ｍｅｃｈａｎｉｍｓ”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、１９９２年４月１５日、７１（８）、ｐ．Ｒ１−Ｒ２２
【非特許文献５】ＦＥＮＯＵＩＬＬＥＴ−ＢＥＲＡＮＧＥＲ“Ｒｅｑｕｉｒｅｍｅｎｔｓ ｆｏｒ ｕｌｔｒａ−ｔｈｉｎ−ｆｉｌｍ ｄｅｖｉｃｅｓ ａｎｄ ｎｅｗ ｍａｔｅｒｉａｌｓ ｆｏｒ ｔｈｅ ＣＭＯＳ ｒｏａｄｍａｐ”、Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ４８、２００４年、ｐ．９６１−９６７Ｃ
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明は、低温で流動性を有する酸化物を使用することで、制約を弾性緩和することによって（欠陥を形成することなく）、上記で明らかにした問題を解決する方法を提案する。
【００２３】
従って、低温で流動性を有する酸化物上での局所ゲルマニウム濃縮の実施を提案する。標準ＳｉＯ２酸化物の代わりにこのような酸化物を使用することで、濃縮の間に制約が蓄積されることを防止し、その結果構造欠陥の形成が回避される。
【００２４】
濃縮の間、リンと同様に、ホウ素は濃縮された酸化層中に拡散され得、その結果汚染物質となる。コンプライアントＳＯＩと称され、進行する濃縮の間に制約を緩和する結果、構造欠陥の無いＧｅＯＩを形成するＧｅでドープされたＳｉＯ２層上に局所ＧｅＯＩを形成することが提案されている。さらに、これらの制約を緩和することによって、あらゆる明らかな酸化のむらが制限される。本発明によると、堆積は、ゲルマニウムが１から４５％程度であり、好適には４から１３ｍ／ｏＧｅ程度であるゲルマニウム濃度を有する多孔性ＳｉＧｅから成る。ホウ素またはリンでドープされた単結晶ＳｉＧｅ層を、フッ化水素酸ベースの溶液において電気化学的攻撃することによって、多孔性ＳｉＧｅが得られる。
【課題を解決するための手段】
【００２５】
本発明の目的は、酸化ケイ素層によって支持されているＳｉＧｅ層のゲルマニウム濃縮によって、少なくとも１つのＧｅＯＩ構造を形成するための方法であって、酸化ケイ素層がゲルマニウムでドープされ、酸化ケイ素層中のゲルマニウム濃度が、酸化ケイ素層のフロー温度をＳｉＧｅ層のゲルマニウム濃縮を可能にする酸化温度以下に下げる濃度であることを特徴とする。
【００２６】
好適には、酸化ケイ素層中のゲルマニウム濃度は、ドープされた酸化ケイ素層の組成に対するＧｅＯ２のモル百分率が４から１３ｍ／ｏとなる濃度である。
【００２７】
好適には、ゲルマニウムでドープされた酸化ケイ素層は、多孔性ＳｉＧｅ層の酸化によって得られる。
【００２８】
この方法は、
−支持基板上にドープされた単結晶ＳｉＧｅの初期層を形成する段階と、
−ドープされたＳｉＧｅ初期層中に細孔を形成する段階と、
−多孔性ＳｉＧｅ層上に第１連続単結晶シリコン層を形成する段階と、
−シリコン層上にゲルマニウムで濃縮されるべき単結晶ＳｉＧｅ層を形成する段階と、
−ゲルマニウムで濃縮されるべきＳｉＧｅ層上に第２単結晶シリコン層を形成する段階と、
−第１シリコン層と、ゲルマニウムで濃縮されるべきＳｉＧｅ層と、第２シリコン層とによって構成される積層体中に少なくとも１つのメサを画定する段階と、
−メサの側面に保護スペーサーを堆積する段階と、
−ゲルマニウムでドープされた酸化ケイ素層を形成するために、多孔性ＳｉＧｅ層を酸化する段階と、
−ゲルマニウムで濃縮されるべきＳｉＧｅ層のゲルマニウムを濃縮する段階と、
を含むことができる。
【００２９】
本発明の別の目的は、
−基板と、
−基板上に形成された酸化ケイ素層と、
−酸化ケイ素層より上に形成されたＳｉＧｅ領域と、
を備えた半導体構造であって、
酸化ケイ素層がゲルマニウムでドープされた層であり、酸化ケイ素層中のゲルマニウム濃度が、酸化ケイ素層のフロー温度をＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に下げる濃度であることを特徴とする。
【００３０】
このような構造は、本発明による方法を活用する。
【００３１】
好ましい実施形態によると、メサの部分を形成するＳｉＧｅ領域は、ゲルマニウムでドープされた酸化ケイ素層とＳｉＧｅ領域との間に交互配置された第１シリコン層を備え、メサは同様にＳｉＧｅ領域上に第２シリコン層を備える。
【００３２】
メサの側面は、例えば窒化ケイ素から成る保護スペーサーで被覆され得る。
【図面の簡単な説明】
【００３３】
【図１】局所ゲルマニウム濃縮の第１実施形態を示す。
【図２】局所ゲルマニウム濃縮の第２実施形態を示す。
【図３】局所ゲルマニウム濃縮の第３実施形態を示す。
【図４Ａ】エッチング後であり濃縮前のメサ構造のラマンスペクトルを示す。
【図４Ｂ】エッチング後であり濃縮後のメサ構造のラマンスペクトルを示す。
【図５Ａ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｂ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｃ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｄ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｅ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｆ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【発明を実施するための形態】
【００３４】
添付の図面と共に非限定的な例によって与えられる以下の説明から本発明はより深く理解され、その他の利点及び特定の特徴が明らかとなるであろう。
【００３５】
本発明の特定の実施形態についてここで説明する。本実施形態は、横断面図である図５Ａから５Ｆに図示されている。
【００３６】
図５Ａは、本発明による工程を実行するための支持材として作用する、シリコンから成る基板３１を示す。
【００３７】
当業者に周知の方法で、基板３１上に、エピタキシーによって、ゲルマニウムの濃縮を有するホウ素またはリンでドープされた単結晶ＳｉｘＧｅ１−ｘ層３２が形成され、その結果、ゲルマニウム濃度は、その後形成される酸化ケイ素中で４から７ｍ／ｏＧｅＯ２に相当する（図５Ｂ参照）。
【００３８】
ＳｉＧｅ層３２は、フッ化水素酸溶液における電気化学攻撃によって多孔性に形成される。特定の時間（多孔性層の好ましい厚さ、ＳｉＧｅ層のドーピング速度及び使用するドーパントの性質によって数秒から数十分）にわたって連続的に電流を流すことによって、深さ方向へのＳｉＧｅのドープが生じ、その多孔率（細孔の容積パーセント）が９０％に達し得る多孔性材料の均質層が層３２の自由表面の下に形成される。形成される多孔性ＳｉＧｅの多孔率及び厚さは、ＳｉＧｅ層のドーピング、ＨＦ濃度及びその他のパラメータにも依存するが、電流密度に応じて増加する。この方法によって、異なる厚さ（１ｎｍから数百ｎｍ）の多孔性ＳｉＧｅ層が形成され得、酸化の後に、異なる厚さ（薄いＢＯＸから厚いＢＯＸ）の埋め込み酸化膜が形成され得る。有効性のために、１４５ｎｍの多孔性ＳｉＧｅ層を選択することができる。
【００３９】
ドーピングの型、ドーピングの速度及び形態上に印加される電流、並びに単結晶シリコン中に得られる細孔のサイズが及ぼす影響に関して、非特許文献に述べられている。
【００４０】
非特許文献５には、埋め込み酸化層の厚さが短チャネル効果に及ぼす影響について記載されている。これは、例えば閾電圧（Ｖｔｈ）、オフ電流（Ｉｏｆｆ）等、トランジスタの性能を低下させる、ゲートの静電的制御を低下させるあらゆるパラメータである“短チャネル効果”として周知の事項である。
【００４１】
数ｎｍの厚さを有する単結晶シリコン層３３は、当業者に周知の方法で、多孔性ＳｉＧｅ層３２上に、エピタキシーによって堆積される（図５Ｃ参照）。この層はさらに、多孔性ＳｉＧｅ層３２の酸化の間にマスクとして作用するだろう。単結晶シリコン層３３は、連続的に多孔性ＳｉＧｅ層３２上に堆積され、ゲルマニウム濃縮に不可欠な単結晶ＳｉｘＧｅ１−ｘ層３４の成長を促進する（図５Ｃ参照）。
【００４２】
理想的には２ｎｍである、数ｎｍの厚さを有する薄いシリコン層３５が、エピタキシーによって、ＳｉｘＧｅ１−ｘ層３４上に形成される（図５Ｃ参照）。
【００４３】
局所ゲルマニウム領域となるであろう領域は、リソエッチング工程によって画定される。簡略化のために、図５Ｄはこれらの領域の１つを示す。積層されたシリコン層３３、ＳｉｘＧｅ１−ｘ層３４及びシリコン層３５は、プラズマエッチングを使用してエッチングされ、多孔性ＳｉＧｅ層３２上で停止する。その後、エッチングされた構造体の側面に、誘電材料から成るスペーサー３６が堆積される。これらのスペーサーは、例えば窒化ケイ素から成る。スペーサーの目的は、構造体の側面を保護することである。
【００４４】
この方法で明らかとなった多孔性ＳｉＧｅ層３２は、ＧｅでドープされたＳｉＯ２層を形成するためのこの層３２の酸化開始通路となるだろう。酸化温度は４００℃から７００℃の間であってよく、理想的には６００℃である。多孔性ＳｉＧｅ及び単結晶シリコン層３３の酸化速度の違いのために、シリコン層３３は、酸化停止層として作用する。その結果、ＧｅでドープされたＳｉＯ２層３７が形成される（図５Ｅ参照）。
【００４５】
ゲルマニウム濃縮は、当業者に周知の方法である、９００℃を超える温度でのドライ酸化を使用して実施されることができる。この温度は、ＧｅでドープされたＳｉＯ２層のフロー温度より高温である。従って、結果として層３７上に、ゲルマニウムが強化されたＳｉＧｅ層３８、またはゲルマニウム層が形成される。その後、層３８上に、酸化ケイ素層３９が配置される。
【符号の説明】
【００４６】
１、１１、２１ シリコン支持材
２、１２、２２ 埋め込み酸化層
３、１３、２３ 薄型シリコン層
４、２４、３２ ＳｉＧｅ層
５、１５、 マスク
１４ ＳｉＧｅ
１６ 空洞
２５ ゲルマニウム層
２６、３９ 酸化ケイ素層
３３、３５ シリコン層
３４ ＳｉｘＧｅ１−ｘ層
３６ 保護スペーサー
３７ ＧｅでドープされたＳｉＯ２層
３８ ゲルマニウム濃縮ＳｉＧｅ層
【技術分野】
【０００１】
本発明は、ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の形成方法に関する。
【背景技術】
【０００２】
シリコンマイクロエレクトロニクスにおける性能競争（電流値、速度、等）は、継続的にトランジスタのサイズを小型化することを目指している（ムーアの法則）。この小型化方法と平行して、新規の材料（例えばゲルマニウム等の高移動度を有する材料）の導入及び機械的制約（圧縮制約が正孔を介した輸送に有利に働くのに対して、張力制約は電子輸送に有利に働く）が、研究されている。
【０００３】
Ｃ−ＭＯＳ（“Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ”）マイクロエレクトロニクスの主要素は、Ｎ−ＭＯＳ（電子伝導トランジスタ）及びＰ−ＭＯＳ（正孔伝導トランジスタ）である。論理関数（ＯＲ、ＡＮＤ、ＮＯＲ、ＮＡＮＤゲート、等）またはメモリ点（例えばＳＲＡＭ−６Ｔ）を実現するために、これら２種類のトランジスタが組み合わせられる。現在、マイクロエレクトロニクス市場のあらゆる構成要素は、シリコン基板上に形成されている。
【０００４】
シリコン中の電子及び正孔の間の体積移動率（それぞれ１５００及び５００ｃｍ２／Ｖ／ｓ）のために、Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタの電気特性は不均整を示し、Ｐ−ＭＯＳは、（電流出力及びその結果の速度に関して）Ｎ−ＭＯＳよりもかなり効果が低い。
【０００５】
同一の基板上へのＮ−ＭＯＳシリコン及びＰ−ＭＯＳゲルマニウムの共集積は、Ｃ−ＭＯＳ回路においてＰ−ＭＯＳの性能を向上させるだけでなく、利用可能な空間を失うことなく、電流値及び時定数に関するトランジスタＮ及びＰのバランスを取るための方法である。実際に、ゲルマニウム中の正孔の体積移動度は、１９００ｃｍ２／Ｖ／ｓ程度であり、シリコン中の電子ではほぼ１５００ｃｍ２／Ｖ／ｓであり、同一規模及び同程度の電気特性を有するＮ及びＰトランジスタを作製することが可能となる。
【０００６】
性能向上の観点において、ゲルマニウム中の電子の体積移動度はほぼ４０００ｃｍ２／Ｖ／ｓであるため（シリコンでの１５００ｃｍ２／Ｖ／ｓに対して）、Ｎ−ＭＯＳにゲルマニウムを使用することが考えられる。しかしながら今日、誤解された物理現象によって、ゲルマニウム上のＮ−ＭＯＳの性能が制限されている。現在のところ、ゲルマニウムＮ−ＭＯＳの電気特性は、シリコンＮ−ＭＯＳほど優れていないため、（その未完成度を考慮して）ゲルマニウムＮ−ＭＯＳへの関心は低く、Ｓｉ／Ｇｅ共集積への関心が高い。
【０００７】
ゲルマニウムベースの構成要素（狭いギャップ）特有の大きな電気リークのために、この材料は、論理的には絶縁体上に“ポーズ”としてのみ使用することができる。そのため、ＧｅＯＩ（ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板は、基板経由のリークを制限し、得られる部材の特性を大幅に向上させる。
【０００８】
局所領域のゲルマニウムオンインシュレータは、前記ゲルマニウム濃縮技術によって形成され得る。この題材は、非特許文献１において述べられている。
【０００９】
本技術の第１段階は、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上のＳｉＧｅ層のエピタキシーから成る。エピタキシャル成長したＳｉＧｅ層の濃度及び厚さは、ＳｉＧｅ層がシュードモルフィック制約状態になるように選択されると好適である。第２段階は、形成エンタルピー（負）がＧｅＯ２よりも高いため、酸化ＳｉＯ２が唯一形成される、高温（９００℃超）でのドライ酸化である。酸化の間に、ゲルマニウムは２つの障壁の間に捕捉される。埋め込み酸化層（ＢＯＸ）との界面は固定され、酸化界面は移動する。酸化温度が高いため、ゲルマニウムは、これら２つの障壁によって画定されたＳｉＧｅ層中に拡散し、その結果ＳｉＧｅ合金を均質化する。ＳｉＧｅの厚さが減少するにつれて、酸化の間にゲルマニウム濃度が高くなり、その結果、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−ｇｅｒｍａｎｉｕｍ ｏｎ ｉｎｓｕｌａｔｏｒ）基板が形成される。適切な酸化時間で純粋なＧｅＯＩ基板を形成するための本技術によって、Ｇｅ濃度は１００％に到達し得る。
【００１０】
第１実施形態は、シリコンオンインシュレータ基板上へのＳｉＧｅの非選択的堆積と、耐酸化性層を利用した濃縮されるべきでない領域のマスキングとから成る。従って、マスクされていない領域が濃縮される。マスク領域は、窒化ケイ素から成る。マスクされていない領域（例えば“チャネル”トランジスタ領域）は、酸化の間にＧｅで濃縮され、マスクされた領域（例えば“ソース及びドレイン”トランジスタ領域）は、低濃度ＳｉＧｅ（濃度を均一化するためにＳｉＧｅ層からＳｉ層へとＧｅが拡散する）から成る。本第１実施形態は、特許文献１に対応する特許文献２に記載されている。図１は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層２を支持するシリコン支持材１と、薄型シリコン層３と、ＳｉＧｅ層４とを備える。参照符号５は、Ｓｉ３Ｎ４のマスクを表す。マスクされていない領域（１箇所のみ示す）は、局所的に濃縮される。マスクされていない領域は、ゲルマニウムが濃縮されたＳｉＧｅ層、またはゲルマニウム層となり、埋め込み酸化層上の酸化ケイ素層上に位置する。
【００１１】
第２実施形態は、耐酸化性材料の層中に形成され、ＳＯＩ基板上に画定された空洞中への選択的なＳｉＧｅの堆積から成る。“チャネル”領域は、酸化の間にＧｅで濃縮され、“ソース及びドレイン”領域はシリコンのままである。図２は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層１２を支持するシリコン支持材１１と、薄型シリコン層１３と、窒化ケイ素層１５とを備える。空洞１６（１箇所のみ示す）は、薄型シリコン層１３の表面が現れるまで、窒化物層１５の層中に形成される。ＳｉＧｅ１４は、空洞１６中に堆積される。従って、ゲルマニウムの濃縮が達成される。結果としてゲルマニウムで濃縮されたＳｉＧｅ層またはゲルマニウム層が、埋め込み酸化層上の酸化ケイ素層上に得られる。
【００１２】
第３実施形態は、ＳＯＩ基板上に非選択的に堆積されたＳｉＧｅ層からのメサ領域の画定から成る。その後、ＳｉＧｅ領域が濃縮される。この場合、“チャネル”及び“ソース及びドレイン”領域は、ゲルマニウムで濃縮されるかまたはゲルマニウムから成る。図３は、本実施形態を表す縦断面図である。基板は、連続して埋め込み酸化層２２を支持するシリコン支持材２１と、薄型シリコン層２３と、ＳｉＧｅ層２４とを備える。薄型シリコン層２３及びＳｉＧｅ層２４からメサ領域が画定される。従って、ゲルマニウム濃縮が達成される。結果としてゲルマニウムで濃縮されたＳｉＧｅ層またはゲルマニウム層が、埋め込み酸化層上の酸化ケイ素層上に得られる。
【００１３】
これらの実施形態は、欠点を有する可能性がある。第１及び第２実施形態では、ＳｉＧｅの濃度及び厚さに変動があり、バードビークが明らかである。第３実施形態では、ＬＯＣＯＳ型の埋め込み酸化層の酸化が、酸化及び側方濃縮を有することが明らかである。
【００１４】
結果としてパターンのサイズによって基板上に濃縮むらが生じるため、メサの濃縮の間に観察されるこれらの側方濃縮現象は、問題を有する。酸化／濃縮段階後に、２００ｍｍ基板上においてゲルマニウムで濃縮された異なるサイズのパターンのラマン測定から、最小のパターンはゲルマニウムで１００％濃縮されているが、最大のパターンは中心部で７３％しか濃縮されておらず、かなりのむらがあることが明らかとなった。異なるパターン上に現れたこのむらは、数マイクロメートルにわたって広がっており、一箇所のみの側方濃縮現象ではなかった。実際、Ｇｅ原子の拡散距離は、数百ナノメートル程度であるが、これらの現象は数マイクロメートルにわたって広がる。
【００１５】
第３実施形態を集約した図４Ａは、エッチング後で濃縮前のメサ構造のラマンスペクトルを示し、メサのエッジにおける傾斜の制約が非常に明白に識別される。この現象は周知であり、パターンのエッジに沿った弾性緩和に関連する。この緩和は約３μｍの距離にわたって広がる。濃縮の後（図４Ｂ参照）、同じメサの濃度におけるむらは、濃縮の前と同等の距離にわたって見られた。図４Ｂにおいて、参照符号２５は、得られたゲルマニウム層を示し、その上には酸化ケイ素層２６がある。結論として、エッジに沿った弾性緩和によって、酸化速度及びそれに応じた最終的な濃縮が局部的に変更される。パターンのサイズによって与える影響が異なり、本パターンによって構成された２００ｍｍ板上での最終的な濃縮に相違を生じさせ得るため、この現象は問題を有する。
【００１６】
リン及びホウ素でドープされた酸化ケイ素層（ＢＰＳＧ）における制約を弾性緩和することも周知である。この制約の緩和現象は、既に研究されており、コンプライアント基板が製造された。この題材は、非特許文献２において述べられている。
【００１７】
非特許文献３には、ドーパントが特定の酸化物のフロー温度に与える影響が記載されている。以下に再現したこの文献の表１は、ドープされていない酸化ケイ素と比較して、リン、ホウ素及びゲルマニウムによる酸化ケイ素のドーピングがフロー温度（粘度１０１３ポアズに対応）に与える影響を示す。この表において、記号ｍ／ｏは、ドープされたＳｉＯ２の組成に対する化合物のモル百分率を示す。
【００１８】
【表１】
【００１９】
この表から明らかなように、標準酸化ケイ素がドープされた場合、そのフロー温度Ｔｇを低下させる可能性がある。ドープされていない酸化ケイ素のフロー温度は１１６０℃である。４．４×１０２０ａｔｏｍｓ／ｃｍ３のホウ素（５ｍ／ｏ Ｂ２Ｏ３に相当）をドープした場合、フロー温度は８１５℃に低下する。ゲルマニウム４．１から７ｍ／ｏＧｅＯ２の原子を酸化ケイ素にドープすると、フロー温度は１１６０℃からそれぞれ８００℃及び７５０℃に低下し得る。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】米国特許出願公開第２００７／２８４６２５号明細書
【特許文献２】仏国特許出願公開２９０２２３４号明細書
【非特許文献】
【００２１】
【非特許文献１】Ｔ．ＴＥＺＵＫＡ、“Ａ Ｎｏｖｅｌ Ｆａｂｒｉｃａｔｉｏｎ Ｔｅｃｈｎｉｚｕｅ ｏｆ Ｕｌｔｒａｔｈｉｎ ａｎｄ Ｒｅｌａｘｅｄ ＳｉＧｅ Ｂｕｆｆｅｒ Ｌａｙｅｒｓ ｗｉｔｈ Ｈｉｇｈ Ｇｅ Ｆｒａｃｔｉｏｎ ｆｏｒ Ｓｕｂ−１００ ｎｍ Ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ ＭＯＳＦＥＴＳ”、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００１年、第４０巻、ｐ．２８６６−２８７４
【非特許文献２】Ｙ．Ｈ．ＬＯ、“Ｎｅｗ Ａｐｐｒｏａｃｈ ｔｏ Ｇｒｏｗ Ｐｓｅｕｄｏｍｏｒｐｈｉｃ Ｓｔｒｕｃｔｕｒｅｓ ｏｖｅｒ ｔｈｅ Ｃｒｉｔｉｃａｌ Ｔｈｉｃｋｎｅｓｓ”、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、１９９１年１０月２８日、５９（１８）、ｐ．２３１１−２３１３
【非特許文献３】Ｋ．ＮＡＳＳＡＵ、“Ｍｏｄｉｆｉｅｄ Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓｅｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：Ｓｏｌｉｄ−Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ、１９８５年、第１３２巻、Ｎｏ．２、ｐ．４０９−４１５
【非特許文献４】４Ｒ．Ｌ．Ｓｍｉｔｈ、“Ｐｒｏｕｓ ｓｉｌｉｃｏｎ ｆｏｒｍａｔｉｏｎ ｍｅｃｈａｎｉｍｓ”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、１９９２年４月１５日、７１（８）、ｐ．Ｒ１−Ｒ２２
【非特許文献５】ＦＥＮＯＵＩＬＬＥＴ−ＢＥＲＡＮＧＥＲ“Ｒｅｑｕｉｒｅｍｅｎｔｓ ｆｏｒ ｕｌｔｒａ−ｔｈｉｎ−ｆｉｌｍ ｄｅｖｉｃｅｓ ａｎｄ ｎｅｗ ｍａｔｅｒｉａｌｓ ｆｏｒ ｔｈｅ ＣＭＯＳ ｒｏａｄｍａｐ”、Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ４８、２００４年、ｐ．９６１−９６７Ｃ
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明は、低温で流動性を有する酸化物を使用することで、制約を弾性緩和することによって（欠陥を形成することなく）、上記で明らかにした問題を解決する方法を提案する。
【００２３】
従って、低温で流動性を有する酸化物上での局所ゲルマニウム濃縮の実施を提案する。標準ＳｉＯ２酸化物の代わりにこのような酸化物を使用することで、濃縮の間に制約が蓄積されることを防止し、その結果構造欠陥の形成が回避される。
【００２４】
濃縮の間、リンと同様に、ホウ素は濃縮された酸化層中に拡散され得、その結果汚染物質となる。コンプライアントＳＯＩと称され、進行する濃縮の間に制約を緩和する結果、構造欠陥の無いＧｅＯＩを形成するＧｅでドープされたＳｉＯ２層上に局所ＧｅＯＩを形成することが提案されている。さらに、これらの制約を緩和することによって、あらゆる明らかな酸化のむらが制限される。本発明によると、堆積は、ゲルマニウムが１から４５％程度であり、好適には４から１３ｍ／ｏＧｅ程度であるゲルマニウム濃度を有する多孔性ＳｉＧｅから成る。ホウ素またはリンでドープされた単結晶ＳｉＧｅ層を、フッ化水素酸ベースの溶液において電気化学的攻撃することによって、多孔性ＳｉＧｅが得られる。
【課題を解決するための手段】
【００２５】
本発明の目的は、酸化ケイ素層によって支持されているＳｉＧｅ層のゲルマニウム濃縮によって、少なくとも１つのＧｅＯＩ構造を形成するための方法であって、酸化ケイ素層がゲルマニウムでドープされ、酸化ケイ素層中のゲルマニウム濃度が、酸化ケイ素層のフロー温度をＳｉＧｅ層のゲルマニウム濃縮を可能にする酸化温度以下に下げる濃度であることを特徴とする。
【００２６】
好適には、酸化ケイ素層中のゲルマニウム濃度は、ドープされた酸化ケイ素層の組成に対するＧｅＯ２のモル百分率が４から１３ｍ／ｏとなる濃度である。
【００２７】
好適には、ゲルマニウムでドープされた酸化ケイ素層は、多孔性ＳｉＧｅ層の酸化によって得られる。
【００２８】
この方法は、
−支持基板上にドープされた単結晶ＳｉＧｅの初期層を形成する段階と、
−ドープされたＳｉＧｅ初期層中に細孔を形成する段階と、
−多孔性ＳｉＧｅ層上に第１連続単結晶シリコン層を形成する段階と、
−シリコン層上にゲルマニウムで濃縮されるべき単結晶ＳｉＧｅ層を形成する段階と、
−ゲルマニウムで濃縮されるべきＳｉＧｅ層上に第２単結晶シリコン層を形成する段階と、
−第１シリコン層と、ゲルマニウムで濃縮されるべきＳｉＧｅ層と、第２シリコン層とによって構成される積層体中に少なくとも１つのメサを画定する段階と、
−メサの側面に保護スペーサーを堆積する段階と、
−ゲルマニウムでドープされた酸化ケイ素層を形成するために、多孔性ＳｉＧｅ層を酸化する段階と、
−ゲルマニウムで濃縮されるべきＳｉＧｅ層のゲルマニウムを濃縮する段階と、
を含むことができる。
【００２９】
本発明の別の目的は、
−基板と、
−基板上に形成された酸化ケイ素層と、
−酸化ケイ素層より上に形成されたＳｉＧｅ領域と、
を備えた半導体構造であって、
酸化ケイ素層がゲルマニウムでドープされた層であり、酸化ケイ素層中のゲルマニウム濃度が、酸化ケイ素層のフロー温度をＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に下げる濃度であることを特徴とする。
【００３０】
このような構造は、本発明による方法を活用する。
【００３１】
好ましい実施形態によると、メサの部分を形成するＳｉＧｅ領域は、ゲルマニウムでドープされた酸化ケイ素層とＳｉＧｅ領域との間に交互配置された第１シリコン層を備え、メサは同様にＳｉＧｅ領域上に第２シリコン層を備える。
【００３２】
メサの側面は、例えば窒化ケイ素から成る保護スペーサーで被覆され得る。
【図面の簡単な説明】
【００３３】
【図１】局所ゲルマニウム濃縮の第１実施形態を示す。
【図２】局所ゲルマニウム濃縮の第２実施形態を示す。
【図３】局所ゲルマニウム濃縮の第３実施形態を示す。
【図４Ａ】エッチング後であり濃縮前のメサ構造のラマンスペクトルを示す。
【図４Ｂ】エッチング後であり濃縮後のメサ構造のラマンスペクトルを示す。
【図５Ａ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｂ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｃ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｄ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｅ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【図５Ｆ】ゲルマニウム濃縮によって得られる局所ＧｅＯＩ構造の製造工程を示す。
【発明を実施するための形態】
【００３４】
添付の図面と共に非限定的な例によって与えられる以下の説明から本発明はより深く理解され、その他の利点及び特定の特徴が明らかとなるであろう。
【００３５】
本発明の特定の実施形態についてここで説明する。本実施形態は、横断面図である図５Ａから５Ｆに図示されている。
【００３６】
図５Ａは、本発明による工程を実行するための支持材として作用する、シリコンから成る基板３１を示す。
【００３７】
当業者に周知の方法で、基板３１上に、エピタキシーによって、ゲルマニウムの濃縮を有するホウ素またはリンでドープされた単結晶ＳｉｘＧｅ１−ｘ層３２が形成され、その結果、ゲルマニウム濃度は、その後形成される酸化ケイ素中で４から７ｍ／ｏＧｅＯ２に相当する（図５Ｂ参照）。
【００３８】
ＳｉＧｅ層３２は、フッ化水素酸溶液における電気化学攻撃によって多孔性に形成される。特定の時間（多孔性層の好ましい厚さ、ＳｉＧｅ層のドーピング速度及び使用するドーパントの性質によって数秒から数十分）にわたって連続的に電流を流すことによって、深さ方向へのＳｉＧｅのドープが生じ、その多孔率（細孔の容積パーセント）が９０％に達し得る多孔性材料の均質層が層３２の自由表面の下に形成される。形成される多孔性ＳｉＧｅの多孔率及び厚さは、ＳｉＧｅ層のドーピング、ＨＦ濃度及びその他のパラメータにも依存するが、電流密度に応じて増加する。この方法によって、異なる厚さ（１ｎｍから数百ｎｍ）の多孔性ＳｉＧｅ層が形成され得、酸化の後に、異なる厚さ（薄いＢＯＸから厚いＢＯＸ）の埋め込み酸化膜が形成され得る。有効性のために、１４５ｎｍの多孔性ＳｉＧｅ層を選択することができる。
【００３９】
ドーピングの型、ドーピングの速度及び形態上に印加される電流、並びに単結晶シリコン中に得られる細孔のサイズが及ぼす影響に関して、非特許文献に述べられている。
【００４０】
非特許文献５には、埋め込み酸化層の厚さが短チャネル効果に及ぼす影響について記載されている。これは、例えば閾電圧（Ｖｔｈ）、オフ電流（Ｉｏｆｆ）等、トランジスタの性能を低下させる、ゲートの静電的制御を低下させるあらゆるパラメータである“短チャネル効果”として周知の事項である。
【００４１】
数ｎｍの厚さを有する単結晶シリコン層３３は、当業者に周知の方法で、多孔性ＳｉＧｅ層３２上に、エピタキシーによって堆積される（図５Ｃ参照）。この層はさらに、多孔性ＳｉＧｅ層３２の酸化の間にマスクとして作用するだろう。単結晶シリコン層３３は、連続的に多孔性ＳｉＧｅ層３２上に堆積され、ゲルマニウム濃縮に不可欠な単結晶ＳｉｘＧｅ１−ｘ層３４の成長を促進する（図５Ｃ参照）。
【００４２】
理想的には２ｎｍである、数ｎｍの厚さを有する薄いシリコン層３５が、エピタキシーによって、ＳｉｘＧｅ１−ｘ層３４上に形成される（図５Ｃ参照）。
【００４３】
局所ゲルマニウム領域となるであろう領域は、リソエッチング工程によって画定される。簡略化のために、図５Ｄはこれらの領域の１つを示す。積層されたシリコン層３３、ＳｉｘＧｅ１−ｘ層３４及びシリコン層３５は、プラズマエッチングを使用してエッチングされ、多孔性ＳｉＧｅ層３２上で停止する。その後、エッチングされた構造体の側面に、誘電材料から成るスペーサー３６が堆積される。これらのスペーサーは、例えば窒化ケイ素から成る。スペーサーの目的は、構造体の側面を保護することである。
【００４４】
この方法で明らかとなった多孔性ＳｉＧｅ層３２は、ＧｅでドープされたＳｉＯ２層を形成するためのこの層３２の酸化開始通路となるだろう。酸化温度は４００℃から７００℃の間であってよく、理想的には６００℃である。多孔性ＳｉＧｅ及び単結晶シリコン層３３の酸化速度の違いのために、シリコン層３３は、酸化停止層として作用する。その結果、ＧｅでドープされたＳｉＯ２層３７が形成される（図５Ｅ参照）。
【００４５】
ゲルマニウム濃縮は、当業者に周知の方法である、９００℃を超える温度でのドライ酸化を使用して実施されることができる。この温度は、ＧｅでドープされたＳｉＯ２層のフロー温度より高温である。従って、結果として層３７上に、ゲルマニウムが強化されたＳｉＧｅ層３８、またはゲルマニウム層が形成される。その後、層３８上に、酸化ケイ素層３９が配置される。
【符号の説明】
【００４６】
１、１１、２１ シリコン支持材
２、１２、２２ 埋め込み酸化層
３、１３、２３ 薄型シリコン層
４、２４、３２ ＳｉＧｅ層
５、１５、 マスク
１４ ＳｉＧｅ
１６ 空洞
２５ ゲルマニウム層
２６、３９ 酸化ケイ素層
３３、３５ シリコン層
３４ ＳｉｘＧｅ１−ｘ層
３６ 保護スペーサー
３７ ＧｅでドープされたＳｉＯ２層
３８ ゲルマニウム濃縮ＳｉＧｅ層
【特許請求の範囲】
【請求項１】
酸化ケイ素層（３７）によって支持されているＳｉＧｅ層（３４）のゲルマニウム濃縮によって、少なくとも１つのＧｅＯＩ構造を形成するための方法であって、前記酸化ケイ素層（３７）がゲルマニウムでドープされ、ゲルマニウムによる前記酸化ケイ素層のドーピングが、多孔性ＳｉＧｅ層（３２）の酸化によって得られ、前記酸化ケイ素層（３７）中のゲルマニウム濃度が、前記ＳｉＧｅ層（３４）のゲルマニウム濃縮を可能にする酸化温度以下に前記酸化ケイ素層のフロー温度を下げる濃度であることを特徴とする方法。
【請求項２】
前記酸化ケイ素層（３７）中のゲルマニウム濃度が、ドープされた前記酸化ケイ素層の組成に対するＧｅＯ２のモル百分率が４から１３ｍ／ｏであるような濃度であることを特徴とする請求項１に記載の方法。
【請求項３】
前記多孔性ＳｉＧｅ層（３２）が、フッ化水素酸溶液における電気化学攻撃によって得られることを特徴とする請求項１または２に記載の方法。
【請求項４】
支持基板（３１）上にドープされた初期単結晶ＳｉＧｅ層（３２）を形成する段階と、
ドープされた初期ＳｉＧｅ層（３２）中に細孔を形成する段階と、
多孔性ＳｉＧｅ層（３２）上に第１連続単結晶シリコン層（３３）を形成する段階と、
前記シリコン層（３３）上にゲルマニウムで濃縮されるべき単結晶ＳｉＧｅ層（３４）を形成する段階と、
ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）上に第２単結晶シリコン層（３５）を形成する段階と、
前記第１シリコン層（３３）と、ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）と、前記第２シリコン層（３５）とによって構成される積層体中に少なくとも１つのメサを画定する段階と、
前記メサの側面に保護スペーサー（３６）を堆積する段階と、
ゲルマニウムでドープされた酸化ケイ素層（３７）を形成するために、前記多孔性ＳｉＧｅ層（３２）を酸化する段階と、
ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）のゲルマニウムを濃縮する段階と、
を含むことを特徴とする請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記保護スペーサー（３６）が、窒化ケイ素から成ることを特徴とする請求項４に記載の方法。
【請求項６】
基板と、
前記基板上に形成された酸化ケイ素層と、
前記酸化ケイ素層より上に形成されたＳｉＧｅ領域と、
を備えた半導体構造であって、
前記酸化ケイ素層がゲルマニウムでドープされた層であり、前記酸化ケイ素層中のゲルマニウム濃度がＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に酸化ケイ素層のフロー温度を下げる濃度であることを特徴とする半導体構造。
【請求項７】
メサの部分を形成する前記ＳｉＧｅ領域が、ゲルマニウムでドープされた前記酸化ケイ素層（３７）と前記ＳｉＧｅ領域（３４）との間に交互配置された第１シリコン層（３３）を備え、前記メサは同様にＳｉＧｅ領域（３４）上に第２シリコン層（３５）を備えることを特徴とする請求項６に記載の半導体構造。
【請求項８】
前記メサの側面が、保護スペーサー（３６）によって被覆されていることを特徴とする請求項７に記載の半導体構造。
【請求項９】
前記保護スペーサー（３６）が、窒化ケイ素から成ることを特徴とする請求項８に記載の半導体構造。
【請求項１】
酸化ケイ素層（３７）によって支持されているＳｉＧｅ層（３４）のゲルマニウム濃縮によって、少なくとも１つのＧｅＯＩ構造を形成するための方法であって、前記酸化ケイ素層（３７）がゲルマニウムでドープされ、ゲルマニウムによる前記酸化ケイ素層のドーピングが、多孔性ＳｉＧｅ層（３２）の酸化によって得られ、前記酸化ケイ素層（３７）中のゲルマニウム濃度が、前記ＳｉＧｅ層（３４）のゲルマニウム濃縮を可能にする酸化温度以下に前記酸化ケイ素層のフロー温度を下げる濃度であることを特徴とする方法。
【請求項２】
前記酸化ケイ素層（３７）中のゲルマニウム濃度が、ドープされた前記酸化ケイ素層の組成に対するＧｅＯ２のモル百分率が４から１３ｍ／ｏであるような濃度であることを特徴とする請求項１に記載の方法。
【請求項３】
前記多孔性ＳｉＧｅ層（３２）が、フッ化水素酸溶液における電気化学攻撃によって得られることを特徴とする請求項１または２に記載の方法。
【請求項４】
支持基板（３１）上にドープされた初期単結晶ＳｉＧｅ層（３２）を形成する段階と、
ドープされた初期ＳｉＧｅ層（３２）中に細孔を形成する段階と、
多孔性ＳｉＧｅ層（３２）上に第１連続単結晶シリコン層（３３）を形成する段階と、
前記シリコン層（３３）上にゲルマニウムで濃縮されるべき単結晶ＳｉＧｅ層（３４）を形成する段階と、
ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）上に第２単結晶シリコン層（３５）を形成する段階と、
前記第１シリコン層（３３）と、ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）と、前記第２シリコン層（３５）とによって構成される積層体中に少なくとも１つのメサを画定する段階と、
前記メサの側面に保護スペーサー（３６）を堆積する段階と、
ゲルマニウムでドープされた酸化ケイ素層（３７）を形成するために、前記多孔性ＳｉＧｅ層（３２）を酸化する段階と、
ゲルマニウムで濃縮されるべき前記ＳｉＧｅ層（３４）のゲルマニウムを濃縮する段階と、
を含むことを特徴とする請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記保護スペーサー（３６）が、窒化ケイ素から成ることを特徴とする請求項４に記載の方法。
【請求項６】
基板と、
前記基板上に形成された酸化ケイ素層と、
前記酸化ケイ素層より上に形成されたＳｉＧｅ領域と、
を備えた半導体構造であって、
前記酸化ケイ素層がゲルマニウムでドープされた層であり、前記酸化ケイ素層中のゲルマニウム濃度がＳｉＧｅ領域のゲルマニウム濃縮を可能にする酸化温度以下に酸化ケイ素層のフロー温度を下げる濃度であることを特徴とする半導体構造。
【請求項７】
メサの部分を形成する前記ＳｉＧｅ領域が、ゲルマニウムでドープされた前記酸化ケイ素層（３７）と前記ＳｉＧｅ領域（３４）との間に交互配置された第１シリコン層（３３）を備え、前記メサは同様にＳｉＧｅ領域（３４）上に第２シリコン層（３５）を備えることを特徴とする請求項６に記載の半導体構造。
【請求項８】
前記メサの側面が、保護スペーサー（３６）によって被覆されていることを特徴とする請求項７に記載の半導体構造。
【請求項９】
前記保護スペーサー（３６）が、窒化ケイ素から成ることを特徴とする請求項８に記載の半導体構造。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【公開番号】特開２０１０−５０４５９（Ｐ２０１０−５０４５９Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−１９１９００（Ｐ２００９−１９１９００）
【出願日】平成２１年８月２１日（２００９．８．２１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００９−１９１９００（Ｐ２００９−１９１９００）
【出願日】平成２１年８月２１日（２００９．８．２１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
[ Back to top ]