スキャナー、電気光学パネル、電気光学表示装置及び電子機器
【課題】双方向転送機能を有したスキャナーで信号数を削減するとともに出力電位を安定化させる。
【解決手段】同一導電型のトランジスターで構成された複数の単位回路５１０からなる双方向転送可能なスキャナーであって、前記スキャナーを構成する前記単位回路５１０は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路５１０の出力端子である第１の端子に電気的に接続され、前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路５１０の出力端子である第２の端子にも電気的に接続される。
【解決手段】同一導電型のトランジスターで構成された複数の単位回路５１０からなる双方向転送可能なスキャナーであって、前記スキャナーを構成する前記単位回路５１０は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路５１０の出力端子である第１の端子に電気的に接続され、前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路５１０の出力端子である第２の端子にも電気的に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャナー、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス装置を用いた電気光学パネルを低コスト化する手法として、アクティブマトリクス装置と同一基板上に駆動回路を内蔵する技術が知られている。特に駆動回路をｎ型もしくはｐ型どちらかの同一導電型のトランジスターのみで回路構成すればコスト削減効果は高い。この場合、駆動回路の出力信号の電位振幅を十分得るためにブートストラップを用いたスキャナーを走査線駆動回路として用いる構成が一般的であり、数多くの回路構成が提案されている（例えば特許文献１）。
【０００３】
ここで走査線駆動回路にはスキャン方向を反転する双方向機能が要求されることがある。例えば表示装置に用いる場合、走査線のスキャン方向を反転すれば表示も容易かつ低コストで反転表示が可能となる。
【０００４】
このような双方向機能つき走査線駆動回路を同一導電型のトランジスターのみで回路構成した提案として特許文献２などがあげられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６５８３４９号公報
【特許文献２】特許第３８５８１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２で提案されているような回路構成では外部から供給する必要のあるタイミング信号の数が多くなり、駆動するＩＣのコストや電気光学パネルのサイズ、消費電力において不利となる。
【課題を解決するための手段】
【０００７】
本発明は、同一導電型のトランジスターで構成された複数の単位回路からなる双方向転送可能なスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路の出力端子である第１の端子に電気的に接続され、前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路の出力端子である第２の端子にも電気的に接続され、前記第１の方向スイッチはトランジスターであって、そのゲート電極は第１の方向信号が供給され、前記第２の方向スイッチはトランジスターであって、そのゲート電極は第２の方向信号が供給されることを特徴とするスキャナーである。
【０００８】
このように構成することで、双方向転送を可能としつつ、消費電力も低減することができる。
【０００９】
また、さらに本発明では、前記第１の方向信号は同一方向に転送中に一定の電位を保つ信号であり、前記第２の方向信号は前記第１の方向信号の電位とは異なる一定電位を同一に方向転送中に保つ信号であることを提案する。
【００１０】
このように構成することで、双方向転送を可能としつつ、外部より入力する駆動信号の数を減らすことができ、消費電力も低減することができる。
【００１１】
また、さらに本発明では、第１の整流素子が前記第１の方向スイッチと前記第１の端子との間に配置され、第２の整流素子が前記第２の方向スイッチと前記第２の端子との間に配置されることも提案する。
【００１２】
このように構成することで、出力トランジスターのゲート電極のブートストラップされた電位が前段又は次段の出力端子に逆流することを防止でき、また前記第１の方向信号または前記第２の方向信号に印加する電位を高くせずとも、前記出力トランジスターのゲート電極にかかる電位を高くすることができる。このため、スキャナーからの出力信号の駆動能力を容易に高めることができ、またトランジスター特性の変動に対して強いため、特にポリシリコン薄膜やアモルファスシリコン薄膜を用いたトランジスターで回路を構成する場合に歩留まりが高く、信頼性に優れる。
【００１３】
また、さらに第１の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第１の端子に電気的に接続され、第２の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第２の端子に電気的に接続されることも提案する。
【００１４】
このように構成することで、方向スイッチと端子との間に配置される整流素子を容易に形成できる。
【００１５】
また、さらに本発明はこれらのスキャナーを走査線駆動回路として基板上に形成した電気光学パネルとそれを用いた電気光学表示装置および電子機器を提案する。表示等を容易に反転する機能を有しつつ、コストやサイズを抑えた電気光学表示装置および電子機器が実現可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例に係る液晶表示装置９１０の斜視図。
【図２】本発明の実施例に係るアクティブマトリクス基板１０１の構成図。
【図３】本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。
【図４】本発明の電子機器１０００の実施例を示すブロック図。
【図５】本発明の走査線駆動回路３０１の実施例を示すブロック図。
【図６】本発明の単位走査線駆動回路５１０−ｎの実施例を示す回路図。
【図７】本発明の変形例に関わる単位走査線駆動回路５１０’−ｎの回路図。
【図８】本発明の実施例に関わる走査線駆動回路３０１の順方向動作を説明するためのタイミングチャート。
【図９】本発明の実施例に関わる走査線駆動回路３０１の逆方向動作を説明するためのタイミングチャート。
【図１０】本発明のデータ線駆動回路３０２の実施例を示す回路図。
【図１１】本発明の実施例に関わるデータ線駆動回路３０２の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１７】
以下、本発明を具体化した実施形態について図面に基づいて説明する。
【００１８】
［実施の形態］
【００１９】
図１は本実施形態に係る電気光学パネルとしての液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス装置としてのアクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料９２２と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。
【００２０】
さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施形態ではＬＥＤユニットであるが、冷陰極管（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクター９２９を通じて電子機器本体に接続され、電源を供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【００２１】
また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１１０が設けられ、その張り出し部１１０には、可撓性基板としてのＦＰＣ９２８及び駆動ＩＣ９２１が実装され張り出し部１１０上に設けられた信号入力端子３２０（図２参照）を通じて電気的に接続されている。駆動ＩＣ９２１はアクティブマトリクス基板１０１の駆動に必要な信号と電源を供給し、ＦＰＣ９２８は電子機器１０００を構成する外部電源回路７８４及び映像処理回路７８０（図４参照）から必要な信号と電源を駆動ＩＣ９２１及びアクティブマトリクス基板１０１に供給する。なお、本実施形態では、張り出し部１１０に駆動ＩＣ９２１を実装するＣＯＧ（Chip On Glass）実装としたが、張り出し部１１０にはＦＰＣ９２８のみを実装し、駆動ＩＣ９２１はＦＰＣ９２８に実装するＣＯＦ（Chip On Film）実装としてもよい。
【００２２】
図２はアクティブマトリクス基板１０１の構成図である。アクティブマトリクス基板１０１上には４８０本の複数の走査線２０１（２０１−１〜２０１−４８０）と１９２０本の複数のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されている。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続されて駆動される。また、データ線２０２（２０２−１〜２０２−１９２０）はデータ線駆動回路３０２に接続されて駆動される。ここで走査線駆動回路３０１、データ線駆動回路３０２を構成する薄膜トランジスターは後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。
【００２３】
図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。電気光学パネルとしての液晶表示装置９１０は複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子を備えてなる。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２（４０２−ｎ−ｍ）に接続されている。画素電極４０２−ｎ−ｍは共通電極（ＣＯＭ）９３０と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極（ＣＯＭ）９３０とやはりコンデンサーを形成する。ここで共通電極（ＣＯＭ）９３０はアクティブマトリクス基板１０１上の表示領域３１０全体に配置された透明な共通電極であって、各画素電極４０２−ｎ−ｍとアクティブマトリクス基板１０１上でコンデンサーを形成し、電界がアクティブマトリクス基板１０１と平行な方向に印加されるいわゆるＩＰＳ（In Plane Switching）モードの液晶表示装置となるように構成されている。共通電極（ＣＯＭ）９３０は本実施形態では一定周期で反転するＡＣ駆動を行なわれるが、常に一定電位を保つＤＣ駆動であっても差し支えない。
【００２４】
図４は本実施例での電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した電気光学パネルとしての液晶表示装置９１０であって、外部電源回路７８４、映像処理回路７８０が可撓性基板としてのＦＰＣ９２８およびコネクター９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。ここで電子機器１０００とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、ＤＶＤプレイヤー、オーディオプレイヤーなどである。また、本実施形態は、電気光学パネルとしての液晶表示装置９１０を用いた種々の電気光学表示装置にも同様に適用することができる。更に、本発明は本発明の電気光学パネルとしての液晶表示装置９１０を含む他の電子機器にも適用することができる。
【００２５】
図５は第１の実施例におけるスキャナーとしての走査線駆動回路３０１のブロック図である。走査線駆動回路３０１は同一導電型のトランジスターで構成された４８０個の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０よりなり、各単位走査線駆動回路５１０−ｎの複数の単位回路の出力端子は各走査線２０１−ｎに接続される（ｎ＝１〜４８０）。また、単位走査線駆動回路５１０−ｎは走査線２０１−ｎ−１及び走査線２０１−ｎ−１にも接続される。ただし、単位走査線駆動回路５１０−１及び単位走査線駆動回路５１０−４８０は信号ＧＳＰに接続される。スキャナーとしての走査線駆動回路３０１を構成する複数の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０は、外部から与えられる信号を選択的に複数の単位回路の出力端子に出力する出力トランジスターとしての第１のトランジスター４１１−ｎを備えている。
【００２６】
図６はｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１０−ｎの回路図である。ｎ番目の走査線２０１−ｎには出力トランジスターとしての第１のトランジスター４１１−ｎの一端と第２のトランジスター４１２−ｎの一端と、第１のコンデンサー４４１−ｎの一端が接続される。出力トランジスターとしての第１のトランジスター４１１−ｎの他端は信号ＧＥＮ１（ｎが奇数の場合）または信号ＧＥＮ２（ｎが偶数の場合）に接続される。出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極はブートストラップノード５２１−ｎに接続され、第１のコンデンサー４４１−ｎの他端と、第２のコンデンサー４４２−ｎの一端と、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、第５のトランジスター４１５−ｎの一端が接続される。第２のトランジスター４１２−ｎのゲート電極は第３のコンデンサー４４３−ｎの一端と、リセットスイッチとしての画素スイッチング素子４０１−ｎの一端と、第３のトランジスター４１３−ｎの一端と、第４のトランジスター４１４−ｎの一端と、第５のトランジスター４１５−ｎのゲート電極に接続され、第４のトランジスター４１４−ｎのゲート電極は第３の方向スイッチ４３３−ｎの一端と第４の方向スイッチ４３４−ｎの一端に接続される。第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎのゲート電極は同一方向に転送中に一定の電位を保つ信号である第１の方向信号ＵＤに接続され、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎのゲート電極は第１の方向信号の電位とは異なる一定電位を同一方向転送中に保つ信号である第２の方向信号ＸＵＤが接続され、第１の方向スイッチ４３１−ｎの他端は第１の整流素子４２１−ｎの一端に接続され、第２の方向スイッチ４３２−ｎの他端は第２の整流素子４２２−ｎの一端に接続され、第１の整流素子４２１−ｎの他端およびゲート電極と第３の方向スイッチ４３３−ｎの他端は第１の端子としての前段の単位回路の出力端子もしくは信号ＧＳＰ（ｎ＝１の場合）に接続され、第２の整流素子４２２−ｎの他端とゲート電極と第４の方向スイッチ４３４−ｎの他端は第２の端子としての次段の単位回路の出力端子もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続される。第１の端子としての前段の出力端子は、走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）に接続し、第２の端子としての次段の出力端子は、走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）に接続している。第２のトランジスター４１２−ｎと第４のトランジスター４１４−ｎと第５のトランジスター４１５−ｎと第２のコンデンサー４４２−ｎと第３のコンデンサー４４３−ｎの各他端は電位ＶＧＬに接続され、リセットスイッチとしての画素スイッチング素子４０１−ｎの他端とゲート電極は信号ＲＳＴに接続され、第３のトランジスター４１３−ｎの他端とゲート電極は信号ＧＥＮ２（ｎが奇数の場合）もしくは信号ＧＥＮ１（ｎが偶数の場合）に接続される。
要するに、第１の整流素子４２１−ｎはトランジスターであって、その一端とゲート電極とが短絡されて第１の端子としての前段の出力端子に電気的に接続され、第２の整流素子４２２−ｎはトランジスターであって、その一端とゲート電極とが短絡されて第２の端子としての次段の出力端子に電気的に接続されている。
【００２７】
ここで信号ＧＥＮ１、信号ＧＥＮ２、信号ＧＳＰ、信号ＲＳＴは駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給されるタイミング信号であり、電位ＶＧＬは駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖで供給されるＤＣ電源である。また第１の方向信号ＵＤならびに第２の方向信号ＸＵＤは駆動ＩＣ９２１から信号入力端子３２０を介して入力される電位であって、転送（スキャン）方向に応じて１５Ｖもしくは０ＶのＤＣ電位に設定される（後述）。また、第１のトランジスター４１１−ｎ、第２のトランジスター４１２−ｎ、第３のトランジスター４１３−ｎ、第４のトランジスター４１４−ｎ、第５のトランジスター４１５−ｎ、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎ、リセットスイッチとしての画素スイッチング素子４０１−ｎはいずれもｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、画素スイッチング素子４０１−ｎ−ｍと同一工程でアクティブマトリクス基板１０１上に形成される。これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施例ではその閾値電圧Ｖｔｈは＋４Ｖであった。また本実施例では第１のコンデンサー４４１−ｎと第２のコンデンサー４４２−ｎは安定した素子耐圧を超えないブートストラップ電圧を得るために設けているが、トランジスターの設計パラメーターによっては不要である。
【００２８】
図７は図６との変形例として示す単位走査線駆動回路５１０’−ｎの回路図である。変形例は第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎにかわって第３の整流素子４２３−ｎの一端がブートストラップノード５２１−ｎに接続され、第３の整流素子４２３−ｎの他端とゲート電極は第５の方向スイッチ４３５−ｎの一端と第６の方向スイッチ４３６−ｎの一端と第４のトランジスター４１４−ｎのゲート電極に接続される。第５の方向スイッチ４３５−ｎのゲート電極は第１の方向信号ＵＤに供給され、第６の方向スイッチ４３６−ｎのゲート電極は第２の方向信号ＸＵＤが供給され、第５の方向スイッチ４３５−ｎの他端は前段の走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）もしくは信号ＧＳＰ（ｎ＝１の場合）に接続され、第６の方向スイッチ４３６−ｎの他端は前段の走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続される。その他の構成は図６と同じであるので、同じ番号を付与することで説明を省略する。
【００２９】
図８は走査線駆動回路３０１の順方向動作時のタイミングチャートである。なお、順方向動作か逆方向動作かは図４の中央演算回路７８１によって判断され、映像処理回路７８０と可撓性基板としてのＦＰＣ９２８を介して駆動ＩＣ９２１に設定コマンドを送ることで決定されるものであり、順方向動作時は第１の方向信号ＵＤは１５Ｖ、第２の方向信号ＸＵＤは０ＶのＤＣ電位が駆動ＩＣ９２１より与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。信号ＲＳＴは電源立ち上げ後、最初の信号ＧＳＰがＨｉｇｈ（１５Ｖ）になる前に一回だけ４０μ秒間Ｈｉｇｈ（１５Ｖ）このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。となるリセット信号であり、信号ＧＳＰは１６．６６７ｍ秒周期（フレーム周期）で一回、２８μ秒間Ｈｉｇｈとなる信号であり、信号ＧＥＮ１は信号ＧＳＰがＨｉｇｈになってから３４．６μ秒後にＨｉｇｈ（１５Ｖ）となって、以下６９．２μ秒毎に２８μ秒間Ｈｉｇｈ（１５Ｖ）となるのを２４０回繰り返す信号であり、信号ＧＥＮ２は信号ＧＥＮ１と同様で３４．６μ秒位相が遅れた信号である。
【００３０】
最初に信号ＲＳＴが一定期間（本実施例では４０μ秒）Ｈｉｇｈ（＝１５Ｖ）になると、全段のリセットスイッチとしての画素スイッチング素子４０１−ｎがＯＮし、第３のコンデンサー４４３−ｎに充電が行われて第５のトランジスター４１５−ｎと第２のトランジスター４１２−ｎがＯＮし、全走査線２０１−１〜２０１−４８０とブートストラップノード５２１−１〜５２１−４８０は全て電位ＶＧＬ（＝０Ｖ）にリセットされる。なお、本実施例では前記リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間に毎回行ってもよい。
【００３１】
次に信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると、初段（ｎ＝１）の第１の整流素子４２１−１はＯＮし、第１の方向スイッチ４３１−１を介してブートストラップノード５２１−１に充電が行われる。このとき、第１の整流素子４２１−１から第１の方向スイッチ４３１−１に印加される電位は閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下して１１Ｖとなる。ここで、第１の方向スイッチ４３１−１のゲート電位は１５Ｖ（第１の方向信号ＵＤの電位）であるので、ゲート電位は印加された電位（１１Ｖ）＋閾値電圧（４Ｖ）ちょうどとなって第１の方向スイッチ４３１−１による電位低下はほぼ生じず、ブートストラップノード５２１−１の電位はＶＡ１＝１１Ｖとなって出力トランジスターとしての第１のトランジスター４１１−１は導通状態となる。同時に第４のトランジスター４１４−１のゲート電極も第３の方向スイッチ４３３−１を介して充電されて１１Ｖになり、第４のトランジスター４１４−１は導通状態となって、第３のコンデンサー４４３−ｎは電位ＶＧＬになり第２のトランジスター４１２−１は非導通状態になる。
【００３２】
次に信号ＧＳＰがＬｏｗ（＝０Ｖ）になると第１の整流素子４２１−１はＯＦＦするからブートストラップノード５２１−１は１１Ｖを保つ。次に信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転すると、第１のコンデンサー４４１−１と第１のトランジスター４１１−１のゲート容量の結合により、ブートストラップノード５２１−１の電位は上昇する（ブートストラップ）。ストラップされる電位量は第１のコンデンサー４４１−１の容量値と第１のトランジスター４１１−１のゲート容量値と第２のコンデンサー４４２−１の容量値によって決まるが本実施例では１１Ｖであり、ブートストラップノード５２１−１の電位はＶＡ２＝２２Ｖにストラップされる。ブートストラップノード５２１−１の電位ＶＡ２はこのときの信号ＧＥＮ１の電位（１５Ｖ）＋第１のトランジスター４１１−ｎの閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）より高くなるから、出力トランジスターとしての第１のトランジスター４１１−ｎによる電位低下は生じず、走査線２０１−１には１５Ｖが書き込まれ、２８μ秒後に信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になると走査線２０１−１も０Ｖに戻り、ブートストラップノード５２１−１の電位もＶＡ１（＝１３Ｖ）に戻る。
【００３３】
次段（ｎ＝２）は前段の走査線２０１−１が１５Ｖとなるタイミングで、第１の整流素子４２１−２がＯＮし、第１の方向スイッチ４３１−２を介してブートストラップノード５２１−２にＶＡ１＝１１Ｖの充電が行われる。３４．６μ秒後に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−２はＶＡ２＝２２Ｖにストラップされて走査線２０１−２には１５Ｖが書き込まれる。
【００３４】
このとき、１段目（ｎ＝１）の第３のトランジスター４１３−１も導通状態となって第２のトランジスター４１２−１のゲート電極、第５のトランジスター４１５−１のゲート電極および第３のコンデンサー４４３−ｎの一端には高電位が書き込まれ、第２のトランジスター４１２−１がＯＮするとともに第１のトランジスター４１１−１はＯＦＦし、以降、次のフレームまで信号ＧＥＮ１と走査線２０１−１の間は遮蔽される。以下同様にして走査線２０１−ｎがｎ＝１，２，３，４，５…の順に順次選択されることになる。
【００３５】
図９は走査線駆動回路３０１の逆方向動作時のタイミングチャートである。逆方向動作時は、第１の方向信号ＵＤは０Ｖ、第２の方向信号ＸＵＤは１５ＶのＤＣ電位が与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時非導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時導通状態である。信号ＧＥＮ２と信号ＧＥＮ１は図８と比較して入れ替わっており、信号ＧＥＮ１は信号ＧＥＮ２より３４．６μ秒位相が遅れた信号となっているが、それ以外は図８と同様のタイミング信号が入力される。信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると終段（ｎ＝４８０）の第１の整流素子４２１−４８０がＯＮし、第１の方向スイッチ４３１−４８０を介してブートストラップノード５２１−４８０に充電が行われ、次に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−４８０の電位はＶＡ２＝２２Ｖとなって走査線２０１−４８０には１５Ｖが書き込まれる。このとき、前段（ｎ＝４７９）の第１の整流素子４２１−４７９がＯＮし、第１の方向スイッチ４３１−４７９を介してブートストラップノード５２１−４７９にＶＡ１＝１３Ｖの充電が行われ、以下同様にして走査線２０１−ｎがｎ＝４８０，４７９，４７８，４７７，４７６…の順に順次選択されることになる。以上のように逆方向に順次選択される他は図８の順方向スキャンと全く同様の動作である。
【００３６】
一方、変形例である図７の構成では信号ＧＳＰあるいは前段の走査線２０１−ｎ−１信号はまず第５の方向スイッチ４３５−ｎに入力される。第５の方向スイッチ４３５−ｎのゲート電位は１５Ｖ（第１の方向信号ＵＤの電位）であるから、閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下して１１Ｖが第３の整流素子４２３−ｎの一端およびゲート電極に印加され、第３の整流素子４２３−ｎの閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下してブートストラップノード５２１−ｎに印加される電位ＶＡ１は７Ｖとなる。ここで第１のコンデンサー４４１−１の容量値と第１のトランジスター４１１−１のゲート容量値と第２のコンデンサー４４２−１の容量値は図６の実施例と同じであるとすれば、次に信号ＧＥＮ１がＨｉｇｈになってブートストラップノード５２１−ｎがストラップされる電位ＶＡ２＝１８Ｖとなる。これは信号ＧＥＮ１のＨｉｇｈ電位（１５Ｖ）＋閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）より低くなるから、出力トランジスターとしての第１のトランジスター４１１−ｎは１４Ｖまで走査線２０１−ｎに書き込んだところで非導通状態になってしまい、走査線駆動回路３０１から走査線２０１−ｎに出力される電位振幅は１４Ｖとなってしまうため、図６の実施例に比べ画素スイッチング素子４０１−ｎ−ｍのＯＮ抵抗が高くなり、充電不足が生じやすい。
【００３７】
以上のように、図６で示した実施例では図７の変形例に対し、ブートストラップノード５２１−ｎで最終的に印加される電位ＶＡ２がトランジスターの閾値電圧Ｖｔｈ分高くなる。これにより、閾値電圧Ｖｔｈが大きいプロセスであってもより高い電位振幅で走査線駆動回路３０１から走査線２０１−１〜２０１−４８０に出力が可能である。また、プロセス上の問題でトランジスターの閾値電圧Ｖｔｈがばらつく場合、図７の変形例ではブートストラップノード５２１−ｎの到達電位（ＶＡ２）が閾値電圧Ｖｔｈばらつきの２倍ばらついてしまうが、図６の本発明では閾値電圧Ｖｔｈばらつきの１倍に抑えられる。従って、マージンが確保しやすく、歩留まり・信頼性に優れたスキャナーを製造できる。
【００３８】
なお、本発明は図６で示す回路構成に限定されるものではなく、前段もしくは次段の出力で出力トランジスターのゲート電極を方向スイッチを介して充電した後、ブートストラップを用いて電位をストラップする回路構成の双方向スキャナーであれば適用可能である。
【００３９】
図１０はデータ線駆動回路３０２の回路図であり、１：３のデマルチプレクサー回路構成となっている。１９２０本のデータ線２０２−１〜２０２−１９２０にｎチャネル型トランジスターであるデータ線スイッチ４５１−１〜４５１−１９２０のドレイン電極がそれぞれ接続される。データ線スイッチ４５１−１〜４５１−３のソース電極は信号ＶＩＤＥＯ１に接続され、データ線スイッチ４５１−４〜４５１−６のソース電極は信号ＶＩＤＥＯ２に接続され、以下同様にデータ線スイッチ４５１−（ｎ×３−２）〜４５１−（ｎ×３）のソース電極は信号ＶＩＤＥＯｎに接続される（ｎ＝１〜６４０）。またデータ線スイッチ４５１−１，４５１−４，４５１−７，…，４５１−１９１８のゲート電極は信号ＲＥＮＢに、データ線スイッチ４５１−２，４５１−５，４５１−８，…，４５１−１９１９のゲート電極は信号ＧＥＮＢに、データ線スイッチ４５１−３，４５１−６，４５１−９，…，４５１−１９２０のゲート電極は信号ＢＥＮＢに、それぞれ接続される。
【００４０】
図１１はデータ線駆動回路３０２の動作を説明するためのタイミングチャートである。信号ＲＥＮＢは、各走査線２０１−ｎ（ｎ＝１〜４８０）が選択された（Ｈｉｇｈ：＋１５Ｖになった）タイミングから２μ秒後にＨｉｇｈ（＋１５Ｖ）になり、７μ秒後にＬｏｗ（０Ｖ）に戻る信号である。信号ＧＥＮＢは信号ＲＥＮＢから９μ秒、信号ＢＥＮＢは信号ＲＥＮＢから１８μ秒、それぞれ位相がずれている他は信号ＲＥＮＢと同一の信号である。ここで信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢは、いずれも駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給され、信号ＶＩＤＥＯ１〜ＶＩＤＥＯ６４０は駆動ＩＣ９２１から信号入力端子３２０を介して供給される５Ｖ〜９Ｖのアナログ電位信号であり、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢに同期したタイミングで画像に対応した適切な電位が供給される。
【００４１】
なお、本発明におけるデータ線駆動回路は本実施形態の回路構成に限定されるものではなく、例えばアナログ順次駆動回路やＤＡＣ内蔵駆動回路など既知のあらゆるデータ線駆動回路を用いてもよいことはもちろんであるし、データ線駆動回路は内蔵せず、駆動ＩＣから直接データ線を駆動しても良い。
【００４２】
本発明のスキャナーは双方向転送機能を可能としつつ、方向スイッチ素子に印加する方向信号（第１の方向信号ＵＤと第２の方向信号ＸＵＤ）がＤＣ電位でよいため、タイミング信号系は３系統（信号ＧＳＰ、信号ＧＥＮ１、信号ＧＥＮ２）のみとなり駆動ＩＣ９２１のタイミング回路と出力端子面積を小さくすることができるのでより安価に製造できる。また、タイミング信号が少ないので信号配線の充放電による消費電力も少ない。また、前段の信号を入力する際に整流素子を先に、方向スイッチ素子を後段にしているため、出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極に十分な、かつ安定した電位を印加することができる。このため、信頼性に優れたスキャナーを歩留まりがよく安価に製造できる。
【００４３】
また、本実施例はｎチャネル型トランジスターを用いたスキャナーで構成したが、極性を反転させてｐチャネル型トランジスターで同様の回路を構成しても良いことはもちろんである。
【産業上の利用可能性】
【００４４】
本発明は実施例の形態に限定されるものではなく、ＴＮモードや垂直配向モード（ＶＡモード）などの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置のみならず、ＯＬＥＤなどのアクティブマトリクス型表示装置全般に応用可能であるし、画像撮像素子、メモリー回路、カウンター回路などのスキャナーとしても利用可能である。
【符号の説明】
【００４５】
１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、４０１…画素スイッチング素子、４０２…画素電極、９１０…液晶表示装置、９２１…駆動ＩＣ、９２８…可撓性基板としてのＦＰＣ。
【技術分野】
【０００１】
本発明は、スキャナー、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス装置を用いた電気光学パネルを低コスト化する手法として、アクティブマトリクス装置と同一基板上に駆動回路を内蔵する技術が知られている。特に駆動回路をｎ型もしくはｐ型どちらかの同一導電型のトランジスターのみで回路構成すればコスト削減効果は高い。この場合、駆動回路の出力信号の電位振幅を十分得るためにブートストラップを用いたスキャナーを走査線駆動回路として用いる構成が一般的であり、数多くの回路構成が提案されている（例えば特許文献１）。
【０００３】
ここで走査線駆動回路にはスキャン方向を反転する双方向機能が要求されることがある。例えば表示装置に用いる場合、走査線のスキャン方向を反転すれば表示も容易かつ低コストで反転表示が可能となる。
【０００４】
このような双方向機能つき走査線駆動回路を同一導電型のトランジスターのみで回路構成した提案として特許文献２などがあげられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６５８３４９号公報
【特許文献２】特許第３８５８１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２で提案されているような回路構成では外部から供給する必要のあるタイミング信号の数が多くなり、駆動するＩＣのコストや電気光学パネルのサイズ、消費電力において不利となる。
【課題を解決するための手段】
【０００７】
本発明は、同一導電型のトランジスターで構成された複数の単位回路からなる双方向転送可能なスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路の出力端子である第１の端子に電気的に接続され、前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路の出力端子である第２の端子にも電気的に接続され、前記第１の方向スイッチはトランジスターであって、そのゲート電極は第１の方向信号が供給され、前記第２の方向スイッチはトランジスターであって、そのゲート電極は第２の方向信号が供給されることを特徴とするスキャナーである。
【０００８】
このように構成することで、双方向転送を可能としつつ、消費電力も低減することができる。
【０００９】
また、さらに本発明では、前記第１の方向信号は同一方向に転送中に一定の電位を保つ信号であり、前記第２の方向信号は前記第１の方向信号の電位とは異なる一定電位を同一に方向転送中に保つ信号であることを提案する。
【００１０】
このように構成することで、双方向転送を可能としつつ、外部より入力する駆動信号の数を減らすことができ、消費電力も低減することができる。
【００１１】
また、さらに本発明では、第１の整流素子が前記第１の方向スイッチと前記第１の端子との間に配置され、第２の整流素子が前記第２の方向スイッチと前記第２の端子との間に配置されることも提案する。
【００１２】
このように構成することで、出力トランジスターのゲート電極のブートストラップされた電位が前段又は次段の出力端子に逆流することを防止でき、また前記第１の方向信号または前記第２の方向信号に印加する電位を高くせずとも、前記出力トランジスターのゲート電極にかかる電位を高くすることができる。このため、スキャナーからの出力信号の駆動能力を容易に高めることができ、またトランジスター特性の変動に対して強いため、特にポリシリコン薄膜やアモルファスシリコン薄膜を用いたトランジスターで回路を構成する場合に歩留まりが高く、信頼性に優れる。
【００１３】
また、さらに第１の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第１の端子に電気的に接続され、第２の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第２の端子に電気的に接続されることも提案する。
【００１４】
このように構成することで、方向スイッチと端子との間に配置される整流素子を容易に形成できる。
【００１５】
また、さらに本発明はこれらのスキャナーを走査線駆動回路として基板上に形成した電気光学パネルとそれを用いた電気光学表示装置および電子機器を提案する。表示等を容易に反転する機能を有しつつ、コストやサイズを抑えた電気光学表示装置および電子機器が実現可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例に係る液晶表示装置９１０の斜視図。
【図２】本発明の実施例に係るアクティブマトリクス基板１０１の構成図。
【図３】本発明の実施例に係るアクティブマトリクス基板１０１の画素回路図。
【図４】本発明の電子機器１０００の実施例を示すブロック図。
【図５】本発明の走査線駆動回路３０１の実施例を示すブロック図。
【図６】本発明の単位走査線駆動回路５１０−ｎの実施例を示す回路図。
【図７】本発明の変形例に関わる単位走査線駆動回路５１０’−ｎの回路図。
【図８】本発明の実施例に関わる走査線駆動回路３０１の順方向動作を説明するためのタイミングチャート。
【図９】本発明の実施例に関わる走査線駆動回路３０１の逆方向動作を説明するためのタイミングチャート。
【図１０】本発明のデータ線駆動回路３０２の実施例を示す回路図。
【図１１】本発明の実施例に関わるデータ線駆動回路３０２の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１７】
以下、本発明を具体化した実施形態について図面に基づいて説明する。
【００１８】
［実施の形態］
【００１９】
図１は本実施形態に係る電気光学パネルとしての液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリクス装置としてのアクティブマトリクス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、ネマティック相液晶材料９２２を挟持してなる。アクティブマトリクス基板１０１上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料９２２と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板１０１の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。
【００２０】
さらに対向基板９１２の外側には、上偏光板９２４を、アクティブマトリクス基板１０１の外側には、下偏光板９２５を各々配置し、互いの偏光方向が直交するよう（クロスニコル状）に配置する。さらに下偏光板９２５下には、バックライトユニット９２６と導光板９２７が配置され、バックライトユニット９２６から導光板９２７に向かって光が照射され、導光板９２７はバックライトユニット９２６からの光をアクティブマトリクス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０の光源として機能する。バックライトユニット９２６は、本実施形態ではＬＥＤユニットであるが、冷陰極管（ＣＣＦＬ）であってもよい。バックライトユニット９２６はコネクター９２９を通じて電子機器本体に接続され、電源を供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板９２４のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【００２１】
また、アクティブマトリクス基板１０１は、対向基板９１２から張り出す張り出し部１１０が設けられ、その張り出し部１１０には、可撓性基板としてのＦＰＣ９２８及び駆動ＩＣ９２１が実装され張り出し部１１０上に設けられた信号入力端子３２０（図２参照）を通じて電気的に接続されている。駆動ＩＣ９２１はアクティブマトリクス基板１０１の駆動に必要な信号と電源を供給し、ＦＰＣ９２８は電子機器１０００を構成する外部電源回路７８４及び映像処理回路７８０（図４参照）から必要な信号と電源を駆動ＩＣ９２１及びアクティブマトリクス基板１０１に供給する。なお、本実施形態では、張り出し部１１０に駆動ＩＣ９２１を実装するＣＯＧ（Chip On Glass）実装としたが、張り出し部１１０にはＦＰＣ９２８のみを実装し、駆動ＩＣ９２１はＦＰＣ９２８に実装するＣＯＦ（Chip On Film）実装としてもよい。
【００２２】
図２はアクティブマトリクス基板１０１の構成図である。アクティブマトリクス基板１０１上には４８０本の複数の走査線２０１（２０１−１〜２０１−４８０）と１９２０本の複数のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されている。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続されて駆動される。また、データ線２０２（２０２−１〜２０２−１９２０）はデータ線駆動回路３０２に接続されて駆動される。ここで走査線駆動回路３０１、データ線駆動回路３０２を構成する薄膜トランジスターは後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。
【００２３】
図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の回路図である。電気光学パネルとしての液晶表示装置９１０は複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子を備えてなる。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２（４０２−ｎ−ｍ）に接続されている。画素電極４０２−ｎ−ｍは共通電極（ＣＯＭ）９３０と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極（ＣＯＭ）９３０とやはりコンデンサーを形成する。ここで共通電極（ＣＯＭ）９３０はアクティブマトリクス基板１０１上の表示領域３１０全体に配置された透明な共通電極であって、各画素電極４０２−ｎ−ｍとアクティブマトリクス基板１０１上でコンデンサーを形成し、電界がアクティブマトリクス基板１０１と平行な方向に印加されるいわゆるＩＰＳ（In Plane Switching）モードの液晶表示装置となるように構成されている。共通電極（ＣＯＭ）９３０は本実施形態では一定周期で反転するＡＣ駆動を行なわれるが、常に一定電位を保つＤＣ駆動であっても差し支えない。
【００２４】
図４は本実施例での電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した電気光学パネルとしての液晶表示装置９１０であって、外部電源回路７８４、映像処理回路７８０が可撓性基板としてのＦＰＣ９２８およびコネクター９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示映像が変化する。ここで電子機器１０００とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、ＤＶＤプレイヤー、オーディオプレイヤーなどである。また、本実施形態は、電気光学パネルとしての液晶表示装置９１０を用いた種々の電気光学表示装置にも同様に適用することができる。更に、本発明は本発明の電気光学パネルとしての液晶表示装置９１０を含む他の電子機器にも適用することができる。
【００２５】
図５は第１の実施例におけるスキャナーとしての走査線駆動回路３０１のブロック図である。走査線駆動回路３０１は同一導電型のトランジスターで構成された４８０個の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０よりなり、各単位走査線駆動回路５１０−ｎの複数の単位回路の出力端子は各走査線２０１−ｎに接続される（ｎ＝１〜４８０）。また、単位走査線駆動回路５１０−ｎは走査線２０１−ｎ−１及び走査線２０１−ｎ−１にも接続される。ただし、単位走査線駆動回路５１０−１及び単位走査線駆動回路５１０−４８０は信号ＧＳＰに接続される。スキャナーとしての走査線駆動回路３０１を構成する複数の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０は、外部から与えられる信号を選択的に複数の単位回路の出力端子に出力する出力トランジスターとしての第１のトランジスター４１１−ｎを備えている。
【００２６】
図６はｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１０−ｎの回路図である。ｎ番目の走査線２０１−ｎには出力トランジスターとしての第１のトランジスター４１１−ｎの一端と第２のトランジスター４１２−ｎの一端と、第１のコンデンサー４４１−ｎの一端が接続される。出力トランジスターとしての第１のトランジスター４１１−ｎの他端は信号ＧＥＮ１（ｎが奇数の場合）または信号ＧＥＮ２（ｎが偶数の場合）に接続される。出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極はブートストラップノード５２１−ｎに接続され、第１のコンデンサー４４１−ｎの他端と、第２のコンデンサー４４２−ｎの一端と、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端と、第５のトランジスター４１５−ｎの一端が接続される。第２のトランジスター４１２−ｎのゲート電極は第３のコンデンサー４４３−ｎの一端と、リセットスイッチとしての画素スイッチング素子４０１−ｎの一端と、第３のトランジスター４１３−ｎの一端と、第４のトランジスター４１４−ｎの一端と、第５のトランジスター４１５−ｎのゲート電極に接続され、第４のトランジスター４１４−ｎのゲート電極は第３の方向スイッチ４３３−ｎの一端と第４の方向スイッチ４３４−ｎの一端に接続される。第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎのゲート電極は同一方向に転送中に一定の電位を保つ信号である第１の方向信号ＵＤに接続され、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎのゲート電極は第１の方向信号の電位とは異なる一定電位を同一方向転送中に保つ信号である第２の方向信号ＸＵＤが接続され、第１の方向スイッチ４３１−ｎの他端は第１の整流素子４２１−ｎの一端に接続され、第２の方向スイッチ４３２−ｎの他端は第２の整流素子４２２−ｎの一端に接続され、第１の整流素子４２１−ｎの他端およびゲート電極と第３の方向スイッチ４３３−ｎの他端は第１の端子としての前段の単位回路の出力端子もしくは信号ＧＳＰ（ｎ＝１の場合）に接続され、第２の整流素子４２２−ｎの他端とゲート電極と第４の方向スイッチ４３４−ｎの他端は第２の端子としての次段の単位回路の出力端子もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続される。第１の端子としての前段の出力端子は、走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）に接続し、第２の端子としての次段の出力端子は、走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）に接続している。第２のトランジスター４１２−ｎと第４のトランジスター４１４−ｎと第５のトランジスター４１５−ｎと第２のコンデンサー４４２−ｎと第３のコンデンサー４４３−ｎの各他端は電位ＶＧＬに接続され、リセットスイッチとしての画素スイッチング素子４０１−ｎの他端とゲート電極は信号ＲＳＴに接続され、第３のトランジスター４１３−ｎの他端とゲート電極は信号ＧＥＮ２（ｎが奇数の場合）もしくは信号ＧＥＮ１（ｎが偶数の場合）に接続される。
要するに、第１の整流素子４２１−ｎはトランジスターであって、その一端とゲート電極とが短絡されて第１の端子としての前段の出力端子に電気的に接続され、第２の整流素子４２２−ｎはトランジスターであって、その一端とゲート電極とが短絡されて第２の端子としての次段の出力端子に電気的に接続されている。
【００２７】
ここで信号ＧＥＮ１、信号ＧＥＮ２、信号ＧＳＰ、信号ＲＳＴは駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給されるタイミング信号であり、電位ＶＧＬは駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖで供給されるＤＣ電源である。また第１の方向信号ＵＤならびに第２の方向信号ＸＵＤは駆動ＩＣ９２１から信号入力端子３２０を介して入力される電位であって、転送（スキャン）方向に応じて１５Ｖもしくは０ＶのＤＣ電位に設定される（後述）。また、第１のトランジスター４１１−ｎ、第２のトランジスター４１２−ｎ、第３のトランジスター４１３−ｎ、第４のトランジスター４１４−ｎ、第５のトランジスター４１５−ｎ、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎ、リセットスイッチとしての画素スイッチング素子４０１−ｎはいずれもｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、画素スイッチング素子４０１−ｎ−ｍと同一工程でアクティブマトリクス基板１０１上に形成される。これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施例ではその閾値電圧Ｖｔｈは＋４Ｖであった。また本実施例では第１のコンデンサー４４１−ｎと第２のコンデンサー４４２−ｎは安定した素子耐圧を超えないブートストラップ電圧を得るために設けているが、トランジスターの設計パラメーターによっては不要である。
【００２８】
図７は図６との変形例として示す単位走査線駆動回路５１０’−ｎの回路図である。変形例は第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎにかわって第３の整流素子４２３−ｎの一端がブートストラップノード５２１−ｎに接続され、第３の整流素子４２３−ｎの他端とゲート電極は第５の方向スイッチ４３５−ｎの一端と第６の方向スイッチ４３６−ｎの一端と第４のトランジスター４１４−ｎのゲート電極に接続される。第５の方向スイッチ４３５−ｎのゲート電極は第１の方向信号ＵＤに供給され、第６の方向スイッチ４３６−ｎのゲート電極は第２の方向信号ＸＵＤが供給され、第５の方向スイッチ４３５−ｎの他端は前段の走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）もしくは信号ＧＳＰ（ｎ＝１の場合）に接続され、第６の方向スイッチ４３６−ｎの他端は前段の走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続される。その他の構成は図６と同じであるので、同じ番号を付与することで説明を省略する。
【００２９】
図８は走査線駆動回路３０１の順方向動作時のタイミングチャートである。なお、順方向動作か逆方向動作かは図４の中央演算回路７８１によって判断され、映像処理回路７８０と可撓性基板としてのＦＰＣ９２８を介して駆動ＩＣ９２１に設定コマンドを送ることで決定されるものであり、順方向動作時は第１の方向信号ＵＤは１５Ｖ、第２の方向信号ＸＵＤは０ＶのＤＣ電位が駆動ＩＣ９２１より与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。信号ＲＳＴは電源立ち上げ後、最初の信号ＧＳＰがＨｉｇｈ（１５Ｖ）になる前に一回だけ４０μ秒間Ｈｉｇｈ（１５Ｖ）このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。となるリセット信号であり、信号ＧＳＰは１６．６６７ｍ秒周期（フレーム周期）で一回、２８μ秒間Ｈｉｇｈとなる信号であり、信号ＧＥＮ１は信号ＧＳＰがＨｉｇｈになってから３４．６μ秒後にＨｉｇｈ（１５Ｖ）となって、以下６９．２μ秒毎に２８μ秒間Ｈｉｇｈ（１５Ｖ）となるのを２４０回繰り返す信号であり、信号ＧＥＮ２は信号ＧＥＮ１と同様で３４．６μ秒位相が遅れた信号である。
【００３０】
最初に信号ＲＳＴが一定期間（本実施例では４０μ秒）Ｈｉｇｈ（＝１５Ｖ）になると、全段のリセットスイッチとしての画素スイッチング素子４０１−ｎがＯＮし、第３のコンデンサー４４３−ｎに充電が行われて第５のトランジスター４１５−ｎと第２のトランジスター４１２−ｎがＯＮし、全走査線２０１−１〜２０１−４８０とブートストラップノード５２１−１〜５２１−４８０は全て電位ＶＧＬ（＝０Ｖ）にリセットされる。なお、本実施例では前記リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間に毎回行ってもよい。
【００３１】
次に信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると、初段（ｎ＝１）の第１の整流素子４２１−１はＯＮし、第１の方向スイッチ４３１−１を介してブートストラップノード５２１−１に充電が行われる。このとき、第１の整流素子４２１−１から第１の方向スイッチ４３１−１に印加される電位は閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下して１１Ｖとなる。ここで、第１の方向スイッチ４３１−１のゲート電位は１５Ｖ（第１の方向信号ＵＤの電位）であるので、ゲート電位は印加された電位（１１Ｖ）＋閾値電圧（４Ｖ）ちょうどとなって第１の方向スイッチ４３１−１による電位低下はほぼ生じず、ブートストラップノード５２１−１の電位はＶＡ１＝１１Ｖとなって出力トランジスターとしての第１のトランジスター４１１−１は導通状態となる。同時に第４のトランジスター４１４−１のゲート電極も第３の方向スイッチ４３３−１を介して充電されて１１Ｖになり、第４のトランジスター４１４−１は導通状態となって、第３のコンデンサー４４３−ｎは電位ＶＧＬになり第２のトランジスター４１２−１は非導通状態になる。
【００３２】
次に信号ＧＳＰがＬｏｗ（＝０Ｖ）になると第１の整流素子４２１−１はＯＦＦするからブートストラップノード５２１−１は１１Ｖを保つ。次に信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転すると、第１のコンデンサー４４１−１と第１のトランジスター４１１−１のゲート容量の結合により、ブートストラップノード５２１−１の電位は上昇する（ブートストラップ）。ストラップされる電位量は第１のコンデンサー４４１−１の容量値と第１のトランジスター４１１−１のゲート容量値と第２のコンデンサー４４２−１の容量値によって決まるが本実施例では１１Ｖであり、ブートストラップノード５２１−１の電位はＶＡ２＝２２Ｖにストラップされる。ブートストラップノード５２１−１の電位ＶＡ２はこのときの信号ＧＥＮ１の電位（１５Ｖ）＋第１のトランジスター４１１−ｎの閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）より高くなるから、出力トランジスターとしての第１のトランジスター４１１−ｎによる電位低下は生じず、走査線２０１−１には１５Ｖが書き込まれ、２８μ秒後に信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になると走査線２０１−１も０Ｖに戻り、ブートストラップノード５２１−１の電位もＶＡ１（＝１３Ｖ）に戻る。
【００３３】
次段（ｎ＝２）は前段の走査線２０１−１が１５Ｖとなるタイミングで、第１の整流素子４２１−２がＯＮし、第１の方向スイッチ４３１−２を介してブートストラップノード５２１−２にＶＡ１＝１１Ｖの充電が行われる。３４．６μ秒後に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−２はＶＡ２＝２２Ｖにストラップされて走査線２０１−２には１５Ｖが書き込まれる。
【００３４】
このとき、１段目（ｎ＝１）の第３のトランジスター４１３−１も導通状態となって第２のトランジスター４１２−１のゲート電極、第５のトランジスター４１５−１のゲート電極および第３のコンデンサー４４３−ｎの一端には高電位が書き込まれ、第２のトランジスター４１２−１がＯＮするとともに第１のトランジスター４１１−１はＯＦＦし、以降、次のフレームまで信号ＧＥＮ１と走査線２０１−１の間は遮蔽される。以下同様にして走査線２０１−ｎがｎ＝１，２，３，４，５…の順に順次選択されることになる。
【００３５】
図９は走査線駆動回路３０１の逆方向動作時のタイミングチャートである。逆方向動作時は、第１の方向信号ＵＤは０Ｖ、第２の方向信号ＸＵＤは１５ＶのＤＣ電位が与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時非導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時導通状態である。信号ＧＥＮ２と信号ＧＥＮ１は図８と比較して入れ替わっており、信号ＧＥＮ１は信号ＧＥＮ２より３４．６μ秒位相が遅れた信号となっているが、それ以外は図８と同様のタイミング信号が入力される。信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると終段（ｎ＝４８０）の第１の整流素子４２１−４８０がＯＮし、第１の方向スイッチ４３１−４８０を介してブートストラップノード５２１−４８０に充電が行われ、次に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−４８０の電位はＶＡ２＝２２Ｖとなって走査線２０１−４８０には１５Ｖが書き込まれる。このとき、前段（ｎ＝４７９）の第１の整流素子４２１−４７９がＯＮし、第１の方向スイッチ４３１−４７９を介してブートストラップノード５２１−４７９にＶＡ１＝１３Ｖの充電が行われ、以下同様にして走査線２０１−ｎがｎ＝４８０，４７９，４７８，４７７，４７６…の順に順次選択されることになる。以上のように逆方向に順次選択される他は図８の順方向スキャンと全く同様の動作である。
【００３６】
一方、変形例である図７の構成では信号ＧＳＰあるいは前段の走査線２０１−ｎ−１信号はまず第５の方向スイッチ４３５−ｎに入力される。第５の方向スイッチ４３５−ｎのゲート電位は１５Ｖ（第１の方向信号ＵＤの電位）であるから、閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下して１１Ｖが第３の整流素子４２３−ｎの一端およびゲート電極に印加され、第３の整流素子４２３−ｎの閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）分低下してブートストラップノード５２１−ｎに印加される電位ＶＡ１は７Ｖとなる。ここで第１のコンデンサー４４１−１の容量値と第１のトランジスター４１１−１のゲート容量値と第２のコンデンサー４４２−１の容量値は図６の実施例と同じであるとすれば、次に信号ＧＥＮ１がＨｉｇｈになってブートストラップノード５２１−ｎがストラップされる電位ＶＡ２＝１８Ｖとなる。これは信号ＧＥＮ１のＨｉｇｈ電位（１５Ｖ）＋閾値電圧Ｖｔｈ（Ｖｔｈ＝４Ｖ）より低くなるから、出力トランジスターとしての第１のトランジスター４１１−ｎは１４Ｖまで走査線２０１−ｎに書き込んだところで非導通状態になってしまい、走査線駆動回路３０１から走査線２０１−ｎに出力される電位振幅は１４Ｖとなってしまうため、図６の実施例に比べ画素スイッチング素子４０１−ｎ−ｍのＯＮ抵抗が高くなり、充電不足が生じやすい。
【００３７】
以上のように、図６で示した実施例では図７の変形例に対し、ブートストラップノード５２１−ｎで最終的に印加される電位ＶＡ２がトランジスターの閾値電圧Ｖｔｈ分高くなる。これにより、閾値電圧Ｖｔｈが大きいプロセスであってもより高い電位振幅で走査線駆動回路３０１から走査線２０１−１〜２０１−４８０に出力が可能である。また、プロセス上の問題でトランジスターの閾値電圧Ｖｔｈがばらつく場合、図７の変形例ではブートストラップノード５２１−ｎの到達電位（ＶＡ２）が閾値電圧Ｖｔｈばらつきの２倍ばらついてしまうが、図６の本発明では閾値電圧Ｖｔｈばらつきの１倍に抑えられる。従って、マージンが確保しやすく、歩留まり・信頼性に優れたスキャナーを製造できる。
【００３８】
なお、本発明は図６で示す回路構成に限定されるものではなく、前段もしくは次段の出力で出力トランジスターのゲート電極を方向スイッチを介して充電した後、ブートストラップを用いて電位をストラップする回路構成の双方向スキャナーであれば適用可能である。
【００３９】
図１０はデータ線駆動回路３０２の回路図であり、１：３のデマルチプレクサー回路構成となっている。１９２０本のデータ線２０２−１〜２０２−１９２０にｎチャネル型トランジスターであるデータ線スイッチ４５１−１〜４５１−１９２０のドレイン電極がそれぞれ接続される。データ線スイッチ４５１−１〜４５１−３のソース電極は信号ＶＩＤＥＯ１に接続され、データ線スイッチ４５１−４〜４５１−６のソース電極は信号ＶＩＤＥＯ２に接続され、以下同様にデータ線スイッチ４５１−（ｎ×３−２）〜４５１−（ｎ×３）のソース電極は信号ＶＩＤＥＯｎに接続される（ｎ＝１〜６４０）。またデータ線スイッチ４５１−１，４５１−４，４５１−７，…，４５１−１９１８のゲート電極は信号ＲＥＮＢに、データ線スイッチ４５１−２，４５１−５，４５１−８，…，４５１−１９１９のゲート電極は信号ＧＥＮＢに、データ線スイッチ４５１−３，４５１−６，４５１−９，…，４５１−１９２０のゲート電極は信号ＢＥＮＢに、それぞれ接続される。
【００４０】
図１１はデータ線駆動回路３０２の動作を説明するためのタイミングチャートである。信号ＲＥＮＢは、各走査線２０１−ｎ（ｎ＝１〜４８０）が選択された（Ｈｉｇｈ：＋１５Ｖになった）タイミングから２μ秒後にＨｉｇｈ（＋１５Ｖ）になり、７μ秒後にＬｏｗ（０Ｖ）に戻る信号である。信号ＧＥＮＢは信号ＲＥＮＢから９μ秒、信号ＢＥＮＢは信号ＲＥＮＢから１８μ秒、それぞれ位相がずれている他は信号ＲＥＮＢと同一の信号である。ここで信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢは、いずれも駆動ＩＣ９２１から信号入力端子３２０を介して０Ｖ／＋１５Ｖ振幅で供給され、信号ＶＩＤＥＯ１〜ＶＩＤＥＯ６４０は駆動ＩＣ９２１から信号入力端子３２０を介して供給される５Ｖ〜９Ｖのアナログ電位信号であり、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢに同期したタイミングで画像に対応した適切な電位が供給される。
【００４１】
なお、本発明におけるデータ線駆動回路は本実施形態の回路構成に限定されるものではなく、例えばアナログ順次駆動回路やＤＡＣ内蔵駆動回路など既知のあらゆるデータ線駆動回路を用いてもよいことはもちろんであるし、データ線駆動回路は内蔵せず、駆動ＩＣから直接データ線を駆動しても良い。
【００４２】
本発明のスキャナーは双方向転送機能を可能としつつ、方向スイッチ素子に印加する方向信号（第１の方向信号ＵＤと第２の方向信号ＸＵＤ）がＤＣ電位でよいため、タイミング信号系は３系統（信号ＧＳＰ、信号ＧＥＮ１、信号ＧＥＮ２）のみとなり駆動ＩＣ９２１のタイミング回路と出力端子面積を小さくすることができるのでより安価に製造できる。また、タイミング信号が少ないので信号配線の充放電による消費電力も少ない。また、前段の信号を入力する際に整流素子を先に、方向スイッチ素子を後段にしているため、出力トランジスターとしての第１のトランジスター４１１−ｎのゲート電極に十分な、かつ安定した電位を印加することができる。このため、信頼性に優れたスキャナーを歩留まりがよく安価に製造できる。
【００４３】
また、本実施例はｎチャネル型トランジスターを用いたスキャナーで構成したが、極性を反転させてｐチャネル型トランジスターで同様の回路を構成しても良いことはもちろんである。
【産業上の利用可能性】
【００４４】
本発明は実施例の形態に限定されるものではなく、ＴＮモードや垂直配向モード（ＶＡモード）などの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置のみならず、ＯＬＥＤなどのアクティブマトリクス型表示装置全般に応用可能であるし、画像撮像素子、メモリー回路、カウンター回路などのスキャナーとしても利用可能である。
【符号の説明】
【００４５】
１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、４０１…画素スイッチング素子、４０２…画素電極、９１０…液晶表示装置、９２１…駆動ＩＣ、９２８…可撓性基板としてのＦＰＣ。
【特許請求の範囲】
【請求項１】
同一導電型のトランジスターで構成された複数の単位回路からなる双方向転送可能なスキャナーであって、
前記スキャナーを構成する前記単位回路は、
外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、
前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路の出力端子である第１の端子に電気的に接続され、
前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路の出力端子である第２の端子にも電気的に接続される
ことを特徴とするスキャナー。
【請求項２】
前記第１の方向スイッチはトランジスターであって、そのゲート電極は第１の方向信号が供給され、
前記第２の方向スイッチはトランジスターであって、そのゲート電極は第２の方向信号が供給され、
前記第１の方向信号は同一方向に転送中に一定の電位を保つ信号であり、
前記第２の方向信号は前記第１の方向信号の電位とは異なる一定電位を同一方向転送中に保つ信号である
ことを特徴とする請求項１に記載のスキャナー。
【請求項３】
第１の整流素子が前記第１の方向スイッチと前記第１の端子との間に配置され、
第２の整流素子が前記第２の方向スイッチと前記第２の端子との間に配置される
ことを特徴とする請求項１または請求項２に記載のスキャナー。
【請求項４】
第１の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第１の端子に電気的に接続され、
第２の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第２の端子に電気的に接続される
ことを特徴とする請求項３に記載のスキャナー。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載のスキャナーと、
複数の走査線と、
前記複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子と、を備えてなる電気光学パネルであって、
前記スキャナーを構成する前記複数の単位回路の出力端子は前記複数の走査線に接続されてなることを特徴とする電気光学パネル。
【請求項６】
請求項５に記載の電気光学パネルを用いたことを特徴とする電気光学表示装置。
【請求項７】
請求項６に記載の電気光学表示装置を用いたことを特徴とする電子機器。
【請求項１】
同一導電型のトランジスターで構成された複数の単位回路からなる双方向転送可能なスキャナーであって、
前記スキャナーを構成する前記単位回路は、
外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、
前記出力トランジスターのゲート電極は第１の方向スイッチを介して他の単位回路の出力端子である第１の端子に電気的に接続され、
前記出力トランジスターのゲート電極は第２の方向スイッチを介してさらに他の単位回路の出力端子である第２の端子にも電気的に接続される
ことを特徴とするスキャナー。
【請求項２】
前記第１の方向スイッチはトランジスターであって、そのゲート電極は第１の方向信号が供給され、
前記第２の方向スイッチはトランジスターであって、そのゲート電極は第２の方向信号が供給され、
前記第１の方向信号は同一方向に転送中に一定の電位を保つ信号であり、
前記第２の方向信号は前記第１の方向信号の電位とは異なる一定電位を同一方向転送中に保つ信号である
ことを特徴とする請求項１に記載のスキャナー。
【請求項３】
第１の整流素子が前記第１の方向スイッチと前記第１の端子との間に配置され、
第２の整流素子が前記第２の方向スイッチと前記第２の端子との間に配置される
ことを特徴とする請求項１または請求項２に記載のスキャナー。
【請求項４】
第１の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第１の端子に電気的に接続され、
第２の整流素子はトランジスターであって、その一端とゲート電極とが短絡されて前記第２の端子に電気的に接続される
ことを特徴とする請求項３に記載のスキャナー。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載のスキャナーと、
複数の走査線と、
前記複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子と、を備えてなる電気光学パネルであって、
前記スキャナーを構成する前記複数の単位回路の出力端子は前記複数の走査線に接続されてなることを特徴とする電気光学パネル。
【請求項６】
請求項５に記載の電気光学パネルを用いたことを特徴とする電気光学表示装置。
【請求項７】
請求項６に記載の電気光学表示装置を用いたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２０６７５０（Ｐ２０１０−２０６７５０Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５３０３０（Ｐ２００９−５３０３０）
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]