ファイバーを基にした電界放射型ディスプレイ
電界放射デバイスの形成方法、及び得られた、ファイバーセグメントによって形成されたエミッタを有するデバイス。相当小さな半径を有するチップは、チップを反応液にある期間さらすことによってファイバーセグメント上に形成される。チップは、低い仕事関数を有する伝導性材料でコーティングされてエミッタを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、共有されている２００４年１月８日に出願したシリアル番号10/754,365の出願の一部継続出願である。その先願は、すべての目的のために参照によって本願に組込まれる。
【０００２】
本発明は、主に電界放射デバイスに関し、より具体的には、導体でコーティングされ、電子を放出するファイバーチップを備える電界放射デバイスを形成する方法に関する。
【背景技術】
【０００３】
電界放射デバイスは、一般に、平面パネルディスプレー（ＦＰＤ）、イオン銃、電子線リソグラフィー、高エネルギー加速器、自由電子レーザー、電子顕微鏡、及びその他同類の様々な適用に見出される。典型的な電界放射デバイスは、カソード及び複数の電界エミッタチップ、並びにエミッタチップに近接して配置されるグリッド及びカソードからさらに離れて配置されるアノードを備える。電圧は、チップからの電子がグリッドを通してアノードへ放出するのを引き起こす。
【０００４】
図１は、電子を放出するエミッタ１０２、エミッタ１０２から生成された電子の量をコントロールするゲート電極１０４、及びゲート電極１０４上に位置するアノード１０６を有する従来の三極管タイプの電界放射デバイス１００の概略構成を示す図である。トランジスターのゲート電極１１０に印加された電圧に依存する電流は、ソース電極１０８からエミッタ１０２に選択的に印加される。エミッタ１０２からの電子を放出するための高電圧はゲート電極１０４に印加される。
【０００５】
カソード材料の特性はパフォーマンスの予測において重要である。カソード材料は、典型的にＭｏ及びその他同類の金属、或いはＳｉ及びその他同類の半導体である。金属及び半導体材料の場合、放射に必要な制御電圧は比較的高い。高い制御電圧は、カソードチップ上のイオン衝撃及び表面拡散により損害を増大させ、また必要な放出電流密度を生成するのに高出力密度を必要とする。このため、今まで均一な尖ったチップの製造は、特に大きな領域上では、困難で、煩雑、且つ高価であった。
【０００６】
ナノスケールコンダクタとして知られている別のタイプのエミッタが、将来的に有用な電子電界エミッタとして最近浮上してきた。ナノスケールコンダクタは、伝導性の微細ナノチューブ（中空）あるいは微細ナノワイヤ（中空でない）である。典型的には、ナノスケールコンダクタは、向きがランダムの、針状あるいはスパゲッティ状のパウダの形をして成長し、容易に或いは都合よく電界エミッタデバイスに組み込まれることができない。このランダムの構成により、電子放出特性は完全には利用されなく、あるいは最適化されていない。多くのナノスケールコンダクタチップは塊の中に埋め込まれているであろう。
【０００７】
従って、電界放射デバイスに使用されるエミッタを形成する方法を改善する必要がある。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、電界放射デバイス用のエミッタを製造する方法、及び、この方法によって製造された、平面パネルディスプレー並びにその他同種のものに使用される電界放射デバイスを提供する。
【０００９】
本発明の一側面によれば、エミッタを有するデバイスを形成する方法が提供される。このデバイスの形成は、共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成するステップを含む。導電性材料、通常は仕事関数の低い材料が前記チップアレイ上に成長させられる。誘電体層が前記コーティングされた前記チップアレイ上に成長させられ、前記誘電体層上にはパターン化された電極が形成される。前記誘電体層の一部が除去されて、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させる。
【００１０】
本発明の別の側面によれば、カソードプレート及びアノードプレートを備える電界放射デバイスが提供される。カソードプレートは、共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成し、前記チップアレイ上に導電性材料を成長させ、コーティングされた前記チップアレイ上に誘電体層を成長させ、前記誘電体層上にゲート電極を形成し、前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させることによって形成される。
【００１１】
前記アノードプレートは、上に透明な導電性材料が成長した透明な基板を提供し、前記透明な基板上に誘電性スペーサーを形成し、前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成することによって形成される。前記アノードプレート及び前記カソードプレートは、エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、エミッタセルを形成するように、共に結合される。
【００１２】
前記エミッタセルは真空となるように排気され、そしてシーリングされることができる。得られた電界放射デバイスは周知のコントロール用電子機器と共に使用されて、電界放射デバイスを基にした平面パネルディスプレーを形成することができる。
【００１３】
本発明に係る電界エミッタを製造するプロセスは、単純で、複雑でないので、典型的なエミッタ製造プロセスより容易である。本発明のプロセスは、エミッタの形成のために如何なる構造の個別的なパターニングを要求しない。
【００１４】
さらに、本発明に係るエミッタを製造するプロセスは、よりよいチップコントロールを提供する。有益なことに、チップは、１μｍ未満のチップ半径を有するように製作されることができる。本発明の方法を使用して形成されることができる相当小さな半径のチップは、従来の製造法を使用する場合よりもより低い動作電圧で電子が放射されることを可能にする。
【００１５】
製造過程において、クリーンルームあるいは他の専門の設備は必要ではない。さらに、本発明のプロセスは、特に大きな単独ピース、７０インチ×７０インチ級、あるいはさらに大きなサイズの電界エミッタの製造に適している。
【発明を実施するための最良の形態】
【００１６】
図２は、本発明の一実施の形態に係るエミッタアレイのカソードプレート部分を形成するプロセス２００を示すフローチャートである。プロセス２００は、ガラス（ＳｉＯ２）、プラスチック及びその他同種のもので作られた、円筒状のロッドあるいはファイバーのような円筒状の部材の束を形成し、又は提供するステップ（Ｓ２０２）を含む。円筒状の部材の束は、それぞれ第１面及び第２面を有する、円筒状部材セグメントのシートにカットされ、又はスライスされる（Ｓ２０４）。
【００１７】
各シートの個々の円筒状部材セグメントは研摩されて滑らかな端部を形成することができる（Ｓ２０６）。一実施の形態では、プロセス２００はさらにシートの一面あるいは両面を少々変えて、フラットな表面から、より丸い、あるいは曲がった表面に変化する面にシートの表面を形成する。
【００１８】
シート内の各部材セグメントの端部はエッチングされてチップを形成する（Ｓ２０８）。円筒状部材セグメントの各シートの１面は、液体浴あるいは液体スプレーの形で反応的な液体にさらされる。一実施の形態では、円筒状部材セグメントのシートは、エッチング液を含む液体槽に少なくとも部分的に浸される。別の実施の形態では、適切なエッチング液は円筒状部材セグメントのシート上にスプレーされる。以下で詳しく説明されるように、エッチング液は各部材セグメント上にチップを形成することを可能にする。さらに、チップが形成された部材セグメントのアレイは、統合電界放出（ＦＥ）チップを有するカソード電極を形成するように、金属／導電層でコーティングされることができる（Ｓ２１０）。
【００１９】
以下でより詳しく説明されるように、ＦＥチップは、誘電材料の保護膜で覆われることができる（Ｓ２１２）。その後、ゲート電極は誘電体層上に成長させられてパターン化されることができる（Ｓ２１４）。そして、ＦＥチップの一部は、ゲート電極をエッチングマスクとして使用して（即ち、自己整合エッチング）、選択された領域で露出される（Ｓ２１６）。それらの露出されたＦＥチップは本発明に係るエミッタである。
【００２０】
図３は、本発明の一実施の形態に係る円筒状部材３０２の束３００の概略構成を示す図である。一実施の形態では、各円筒状部材３０２はそれぞれ、ロッド、シリンダー、ファイバーあるいは他の類似の形に作られた部材でありえる。代替的に、円筒状部材は非円形の断面、例えば正方形や、他の多角形の断面を有することができる。
【００２１】
複数の円筒状部材３０２は、各部材の長手軸に沿って共に束ねられる。一実施の形態では、円筒状部材３０２の束の断面は、ハチの巣のような構成を有することができる。他の実施の形態では、ファイバーの束の断面は正方形か、長方形か、或いは他の適切な断面の構成を有しうる。
【００２２】
一実施の形態では、円筒状部材３０２は、紫外線硬化可能な接着剤及びその他同種の任意の適切な接着剤を使用して束ねられて、束３００を形成することができる。有益なことに、円筒状部材３０２の束３００を形成するために、紫外線硬化可能な接着剤を使用する場合、接着剤が硬化される前に、各部材間に存在しうるギャップは接着剤で充填される。束３００を構成する個々の円筒状部材３０２の直径及び長さは、適用によって決定される。
【００２３】
図３に示しているように、適切な厚さを保証するために、束３００は、一枚または複数枚のシート３００ａにカットされて、厚さｔを有する円筒状部材セグメント３０２のアレイを形成することができる。発明を制限する意図はないが、一実施の形態では、円筒状部材セグメント３０２の各シート３００ａの厚さが、約１００μｍと数ミリメートルとの間にあり得る。束３００は、ダイシングソー及び切断ホイールのような従来の切断技術を使用して、シート３００ａにカットされることができる。
【００２４】
一実施の形態では、シート３００ａ内の個々の円筒状部材セグメント３０２の直径ｄは、約９μｍのコアサイズ及び約１２５μｍの外径を有する標準のシングルモードファイバーでありえる。一般に、個々の円筒状部材３０２の直径は、適用に応じて約１ｍｍ未満から数ミリメートルの間にある。別の実施の形態では、円筒状部材セグメント３０２はマルチモードファイバーでありえる。
【００２５】
図４Ａ及び図４Ｂに示すように、円筒状部材セグメント３０２のシート３００ａの端部、即ち面３０４は、本発明の一実施の形態に係るエッチングプロセスを使用して変更されうる。図４Ａに示すように、一実施の形態では、変更は、液体槽４０６を備える液体槽コンテナ４００に、シート３００ａの端部３０４を入れることにより遂行されることができる。液体槽４０６は、ファイバーのエッチングに適した任意の所望の化学薬品の配合を含むことができる。一実施の形態では、液体槽４０６はＨＦ酸４０８を含むことができる。液体槽４０６に薄いオイル層が、加えられて、ＨＦ酸４０８の表面に油膜４１０を形成する。ＨＦ酸４０８の表面上の油膜４１０の追加は、酸の表面上にバリアを生成してエッチングの深さをコントロールする。一般に、エッチングの深さは端部３０４の液浸の深さによってコントロールされるが、ＨＦ酸は一部の状況ではＨＦ酸に液浸された部分を超えて部材セグメントを「上り」、その結果液浸されていない部分の好ましくないエッチングを引き起こしてしまう。油膜４１０は、ＨＦ酸が油膜を越えて上るのを防ぐことができる。
【００２６】
シート３００ａの端部３０４は、所望の量のエッチングを行うほどの、特定の持続時間だけ液体槽４０６に置かれる。望ましいエッチング時間は、シート３００ａの各部材セグメント３０２の材質、液体槽４０６の成分構成及びその濃度の関数である。
【００２７】
図５に示すように、一実施の形態では、シート３００ａの各部材セグメント３０２（単一の部材セグメント３０２が明瞭さのために示されている）はそれぞれ、コア領域Ａ１、及びコア領域Ａ１を囲む周辺領域Ａ２を含む。動作中、周辺領域Ａ２がＨＦ酸４０８と直接にコンタクトし、且つ、ＨＦ酸４０８に対してより多くの露出表面面積を有するため、液体槽４０６は、コア領域Ａ１に影響する前に周辺領域Ａ２にまず影響する。これは特にコーナー領域５０６においてその通りである。それは、コーナー領域の上面及び側面が同時に露出されているためである。部材セグメントを形成するのに使用されているファイバーのタイプも、エッチングされる領域が如何に形成されるかを影響する。一部のファイバーのコア領域Ａ１は周辺領域Ａ２よりももっと高純度に作られており、したがって、比較的低純度の領域はエッチング液の影響を受けやすい。円筒状部材セグメント３０２が液体槽４０６中に保持される時間は長いほど、エッチングされた領域の傾斜Ｓが急であり、チップ５０２が鋭い。
【００２８】
チップ５０２の長さは、油膜４１０下のＨＦ酸４０８での、部材セグメント３０２の液浸の深さによってコントロールされる。しかしながら、チップ５０２の端部チップ５０４の鋭さ或いは半径は、部材セグメント３０２が液体槽４０６中に保持される時間の長さにコントロールされる。
【００２９】
例えば、一実施の形態では、約９μｍのコア直径及び１２５μｍの外径を有する部材セグメント３０２からなるシート３００ａは、油膜４１０を有する純粋なＨＦ酸４０８を含む液体槽４０６に約１０ｍｍの深さで約２時間置かれる。得られたエミッタ構造４０２は、１μｍを大きく下回る半径を有する端部チップ５０４を有することができる。有益なことに、本発明のエッチングプロセスは製作者が絶えずエッチングプロセスの進行具合をチェックすることができるほど十分に遅いプロセスであり、また所望のサイズの端部チップ５０４が形成された任意の時点でエッチング槽からシート３００ａを取り出すことができる。
【００３０】
図４Ｂに示すように、エッチングプロセスを通じて得られた構造はエミッタ４０２のアレイ４０４である。アレイ４０４のサイズは、元々提供されたファイバーの束のサイズにのみ制約されるので、アレイ４０４は実質的に任意のアレイサイズに設計されることができる。
【００３１】
図６Ａ及び図６Ｂに示しているように、得られたエミッタアレイ４０４は、蒸着、スパッタリング及びその他同類の周知の成膜技術によって、各エミッタチップ５０２上に伝導性コーティング６０４を形成されることができる。
【００３２】
伝導性コーティング６０４は、特定用途に必要な機能性を提供する任意の適切なコーティングでありえる。一実施の形態では、チップ５０２は、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質炭素及びその他同類の仕事関数の低い金属／導体コーティング６０４でコーティングされる。仕事関数の低いコーティング６０４の使用は、低い電圧バイアスでも伝導性の端部チップ５０４から電子を引き出すことができることを意味する。低い仕事関数のコーティングと鋭いチップとの組み合わせは、電子を放出するための低コスト及びエネルギー効率の可能性を提供する。
【００３３】
図７Ａ〜図７Ｄは、カソードプレート７００の形成を完成するプロセスを説明するための図である。エミッタアレイ４０４をコーティングした後に、誘電体層７０２はエミッタアレイ４０４上で形成される。誘電体層７０２は、重合体、スピン−オン−ガラス（ＳＯＧ）、ＳｉＯ２、Ｓｉ３Ｎ４及びその他同類の任意の適切な誘電材料でありえる。誘電体層７０２は、周知の蒸着、スピン−オン或いはスプレー技術を使用して、コーティングされたエミッタチップ５０２間のスペースを充填して、エミッタアレイ４０４上に形成されることができる。
【００３４】
図７Ｂに示しているように、ゲート電極７０４は誘電体層７０２上に形成される。そして、ゲート電極７０４はパターン化されエッチングされる。一実施の形態では、ゲート電極７０４は、ゲート電極が各エミッタチップ５０２の周りに形成されるように誘電体層７０２上にパターン化され、これにより、エミッタセル７１０内に位置する単列のエミッタを形成する。
【００３５】
図７Ｃに示すように、代替の一実施の形態では、ゲート電極７０４は誘電体７０２上に形成され、パターン化され、エッチングされる。この代替の実施の形態では、ゲート電極７０４は、ゲート電極７０４が複数のエミッタチップ５０２の周りに形成されるように誘電体層７０２上にパターン化され、よって、セル７１２内に複数列のエミッタを位置させることを可能にする。セル７１２内に位置するエミッタ４０２の数は任意な数であり得、所望の適用によってのみ制約される。
【００３６】
一実施の形態では、ゲート電極７０４は自己整合エッチングマスクを提供して、露出領域７１６を形成するための誘電材料７０２の除去を可能にする。露出領域７１６は、所望のエミッタチップ５０２が誘電材料の下から露出されることを可能にする。露出領域７１６における材料除去の深さは、少なくとも端部チップ５０４が誘電材料によってカバーされないような深さである。
【００３７】
図８は、本発明の一実施の形態に係るアノードプレートの形成を説明するための図である。アノードプレートの形成は清潔なガラス基板８０２を提供することを含む。望まれる場合、ガラス基板８０２上にインジウムスズ酸化物（ＩＴＯ）及びその他同類の透明伝導性材料８０４が成長させられパターン化される。次に、ＳｉＯ２、ＳＯＧ、重合体及びその他同類の適切な誘電性スペーサー８０６は、透明伝導性材料８０４上に成膜される。誘電性スペーサー８０６は、蒸着、スパッタリング、ＣＶＤ及びその他の同種の様々な成膜技術を使用して形成されることができる。
【００３８】
その後、結果として得られた構造８０８は、例えばオプティカルリソグラフィ技術あるいは他の類似のパターンニング技術を使用してパターン化されることができる。一実施の形態では、パターンは、例えば図７Ｄに示しているように形成されたセル７１２内のＦＥチップ５０２のアレイのパターンと一致するように形成される。
【００３９】
誘電性スペーサー８０６における選択的な領域はエッチバックされてチャンバー８１０を形成する。その後、各チャンバー８１０はそれぞれ着色蛍光体８１２で充填されることができる。蛍光体８１２は赤、緑及び青（ＲＧＢ）色の蛍光体を含む。その後、得られたアノードプレート８１４は、以下に説明されるようにカソードプレートと結合されることができる。
【００４０】
図９は、本発明の一実施の形態に係る電界放射デバイス（ＦＥＤ）９００の構成を示す図である。一旦カソードプレート７００及びアノードプレート８１４を形成すると、２枚のプレートはアライン（align）されることができる。誘電性スペーサー８０６のエッチングされなかった残り部分は、アノードプレート８１４上の蛍光体を格納する各チャンバー８１０がそれぞれ、カソードプレート７００上の露出領域７１６と対応するようにゲート電極７０４上に位置され、これにより、エミッタセル９０２を形成する。カソード接点９０４は、エミッタチップ５０２のコーティング６０４とコンタクトし、コーティングされたエミッタチップ５０２全体が電気的にコンタクトするのをもたらすように、形成され位置される。
【００４１】
シールまたはガスケット９０６は、エミッタセル９０２をシーリングすることができるように、アノードプレート８１４とカソードプレート７００との間に位置される。その後、エミッタセル９０２は排気されて真空になりシーリングされる。
【００４２】
この構成では、露出されているエミッタチップ５０２から放出された電子は、加速されてチャンバー８１０内のＲＧＢ蛍光体にぶつかり、着色光の放射を提供することができる。
【００４３】
図１０は、ＦＥＤ９００を採用した実質的に完全なディスプレイシステムの概略構成を示すブロック図である。例えば、レシーバ／アンテナ１００２、ビデオコントロール１００４、オーディオコントロール１００６、デジタルカラー情報１００８、スピーカーシステム１０１０、スキャンニングコントロール１０１２、チューニングコントロール１０１４、及び駆動回路１０１６のような様々なコントロール用電子機器がＦＥＤ９００に加えられ、共にＦＥＤを基にした平面パネルディスプレー装置１０００を形成することができる。
【００４４】
上記で説明された実施の形態は本発明を例示するが、制限しない。また、当然のことながら、本発明の原理に従って多数の修正及び変更が可能である。従って、本発明の範囲は特許請求の範囲によってのみ決められる。
【図面の簡単な説明】
【００４５】
【図１】典型的な電界放射デバイスの概略構成を示す図である。
【図２】本発明の一実施の形態に係るエミッタアレイを形成するプロセスを示すフローチャートである。
【図３】本発明の一実施の形態に係る円筒状部材シートの概略構成を示す図である。
【図４Ａ】本発明の一実施の形態に係るエッチング浴の概略図である。
【図４Ｂ】本発明の一実施の形態に係るエミッタアレイの概略構成を示す図である。
【図５】本発明の一実施の形態に係る個別部材セグメントのエッチングプロセスの前後の構成を示す図である。
【図６Ａ】本発明の一実施の形態に係る、コーティングされたエミッタ及びコーティングされたエミッタアレイの概略構成を示す図である。
【図６Ｂ】本発明の一実施の形態に係る、コーティングされたエミッタ及びコーティングされたエミッタアレイの概略構成を示す図である。
【図７Ａ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｂ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｃ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｄ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図８】本発明の一実施の形態に係る、リソグラフィパターニングによって形成された、ＲＧＢ着色蛍光体を収容するために形成されたチャンバーを有するアノード構造の概略構成を示す図である。
【図９】本発明の一実施の形態に係る、電界放射デバイスの概略構成を示す図である。
【図１０】本発明の一実施の形態に係る、図９のＦＥＤを使用したシステムの構成を示すブロック図である。
【技術分野】
【０００１】
本願は、共有されている２００４年１月８日に出願したシリアル番号10/754,365の出願の一部継続出願である。その先願は、すべての目的のために参照によって本願に組込まれる。
【０００２】
本発明は、主に電界放射デバイスに関し、より具体的には、導体でコーティングされ、電子を放出するファイバーチップを備える電界放射デバイスを形成する方法に関する。
【背景技術】
【０００３】
電界放射デバイスは、一般に、平面パネルディスプレー（ＦＰＤ）、イオン銃、電子線リソグラフィー、高エネルギー加速器、自由電子レーザー、電子顕微鏡、及びその他同類の様々な適用に見出される。典型的な電界放射デバイスは、カソード及び複数の電界エミッタチップ、並びにエミッタチップに近接して配置されるグリッド及びカソードからさらに離れて配置されるアノードを備える。電圧は、チップからの電子がグリッドを通してアノードへ放出するのを引き起こす。
【０００４】
図１は、電子を放出するエミッタ１０２、エミッタ１０２から生成された電子の量をコントロールするゲート電極１０４、及びゲート電極１０４上に位置するアノード１０６を有する従来の三極管タイプの電界放射デバイス１００の概略構成を示す図である。トランジスターのゲート電極１１０に印加された電圧に依存する電流は、ソース電極１０８からエミッタ１０２に選択的に印加される。エミッタ１０２からの電子を放出するための高電圧はゲート電極１０４に印加される。
【０００５】
カソード材料の特性はパフォーマンスの予測において重要である。カソード材料は、典型的にＭｏ及びその他同類の金属、或いはＳｉ及びその他同類の半導体である。金属及び半導体材料の場合、放射に必要な制御電圧は比較的高い。高い制御電圧は、カソードチップ上のイオン衝撃及び表面拡散により損害を増大させ、また必要な放出電流密度を生成するのに高出力密度を必要とする。このため、今まで均一な尖ったチップの製造は、特に大きな領域上では、困難で、煩雑、且つ高価であった。
【０００６】
ナノスケールコンダクタとして知られている別のタイプのエミッタが、将来的に有用な電子電界エミッタとして最近浮上してきた。ナノスケールコンダクタは、伝導性の微細ナノチューブ（中空）あるいは微細ナノワイヤ（中空でない）である。典型的には、ナノスケールコンダクタは、向きがランダムの、針状あるいはスパゲッティ状のパウダの形をして成長し、容易に或いは都合よく電界エミッタデバイスに組み込まれることができない。このランダムの構成により、電子放出特性は完全には利用されなく、あるいは最適化されていない。多くのナノスケールコンダクタチップは塊の中に埋め込まれているであろう。
【０００７】
従って、電界放射デバイスに使用されるエミッタを形成する方法を改善する必要がある。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明は、電界放射デバイス用のエミッタを製造する方法、及び、この方法によって製造された、平面パネルディスプレー並びにその他同種のものに使用される電界放射デバイスを提供する。
【０００９】
本発明の一側面によれば、エミッタを有するデバイスを形成する方法が提供される。このデバイスの形成は、共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成するステップを含む。導電性材料、通常は仕事関数の低い材料が前記チップアレイ上に成長させられる。誘電体層が前記コーティングされた前記チップアレイ上に成長させられ、前記誘電体層上にはパターン化された電極が形成される。前記誘電体層の一部が除去されて、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させる。
【００１０】
本発明の別の側面によれば、カソードプレート及びアノードプレートを備える電界放射デバイスが提供される。カソードプレートは、共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成し、前記チップアレイ上に導電性材料を成長させ、コーティングされた前記チップアレイ上に誘電体層を成長させ、前記誘電体層上にゲート電極を形成し、前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させることによって形成される。
【００１１】
前記アノードプレートは、上に透明な導電性材料が成長した透明な基板を提供し、前記透明な基板上に誘電性スペーサーを形成し、前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成することによって形成される。前記アノードプレート及び前記カソードプレートは、エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、エミッタセルを形成するように、共に結合される。
【００１２】
前記エミッタセルは真空となるように排気され、そしてシーリングされることができる。得られた電界放射デバイスは周知のコントロール用電子機器と共に使用されて、電界放射デバイスを基にした平面パネルディスプレーを形成することができる。
【００１３】
本発明に係る電界エミッタを製造するプロセスは、単純で、複雑でないので、典型的なエミッタ製造プロセスより容易である。本発明のプロセスは、エミッタの形成のために如何なる構造の個別的なパターニングを要求しない。
【００１４】
さらに、本発明に係るエミッタを製造するプロセスは、よりよいチップコントロールを提供する。有益なことに、チップは、１μｍ未満のチップ半径を有するように製作されることができる。本発明の方法を使用して形成されることができる相当小さな半径のチップは、従来の製造法を使用する場合よりもより低い動作電圧で電子が放射されることを可能にする。
【００１５】
製造過程において、クリーンルームあるいは他の専門の設備は必要ではない。さらに、本発明のプロセスは、特に大きな単独ピース、７０インチ×７０インチ級、あるいはさらに大きなサイズの電界エミッタの製造に適している。
【発明を実施するための最良の形態】
【００１６】
図２は、本発明の一実施の形態に係るエミッタアレイのカソードプレート部分を形成するプロセス２００を示すフローチャートである。プロセス２００は、ガラス（ＳｉＯ２）、プラスチック及びその他同種のもので作られた、円筒状のロッドあるいはファイバーのような円筒状の部材の束を形成し、又は提供するステップ（Ｓ２０２）を含む。円筒状の部材の束は、それぞれ第１面及び第２面を有する、円筒状部材セグメントのシートにカットされ、又はスライスされる（Ｓ２０４）。
【００１７】
各シートの個々の円筒状部材セグメントは研摩されて滑らかな端部を形成することができる（Ｓ２０６）。一実施の形態では、プロセス２００はさらにシートの一面あるいは両面を少々変えて、フラットな表面から、より丸い、あるいは曲がった表面に変化する面にシートの表面を形成する。
【００１８】
シート内の各部材セグメントの端部はエッチングされてチップを形成する（Ｓ２０８）。円筒状部材セグメントの各シートの１面は、液体浴あるいは液体スプレーの形で反応的な液体にさらされる。一実施の形態では、円筒状部材セグメントのシートは、エッチング液を含む液体槽に少なくとも部分的に浸される。別の実施の形態では、適切なエッチング液は円筒状部材セグメントのシート上にスプレーされる。以下で詳しく説明されるように、エッチング液は各部材セグメント上にチップを形成することを可能にする。さらに、チップが形成された部材セグメントのアレイは、統合電界放出（ＦＥ）チップを有するカソード電極を形成するように、金属／導電層でコーティングされることができる（Ｓ２１０）。
【００１９】
以下でより詳しく説明されるように、ＦＥチップは、誘電材料の保護膜で覆われることができる（Ｓ２１２）。その後、ゲート電極は誘電体層上に成長させられてパターン化されることができる（Ｓ２１４）。そして、ＦＥチップの一部は、ゲート電極をエッチングマスクとして使用して（即ち、自己整合エッチング）、選択された領域で露出される（Ｓ２１６）。それらの露出されたＦＥチップは本発明に係るエミッタである。
【００２０】
図３は、本発明の一実施の形態に係る円筒状部材３０２の束３００の概略構成を示す図である。一実施の形態では、各円筒状部材３０２はそれぞれ、ロッド、シリンダー、ファイバーあるいは他の類似の形に作られた部材でありえる。代替的に、円筒状部材は非円形の断面、例えば正方形や、他の多角形の断面を有することができる。
【００２１】
複数の円筒状部材３０２は、各部材の長手軸に沿って共に束ねられる。一実施の形態では、円筒状部材３０２の束の断面は、ハチの巣のような構成を有することができる。他の実施の形態では、ファイバーの束の断面は正方形か、長方形か、或いは他の適切な断面の構成を有しうる。
【００２２】
一実施の形態では、円筒状部材３０２は、紫外線硬化可能な接着剤及びその他同種の任意の適切な接着剤を使用して束ねられて、束３００を形成することができる。有益なことに、円筒状部材３０２の束３００を形成するために、紫外線硬化可能な接着剤を使用する場合、接着剤が硬化される前に、各部材間に存在しうるギャップは接着剤で充填される。束３００を構成する個々の円筒状部材３０２の直径及び長さは、適用によって決定される。
【００２３】
図３に示しているように、適切な厚さを保証するために、束３００は、一枚または複数枚のシート３００ａにカットされて、厚さｔを有する円筒状部材セグメント３０２のアレイを形成することができる。発明を制限する意図はないが、一実施の形態では、円筒状部材セグメント３０２の各シート３００ａの厚さが、約１００μｍと数ミリメートルとの間にあり得る。束３００は、ダイシングソー及び切断ホイールのような従来の切断技術を使用して、シート３００ａにカットされることができる。
【００２４】
一実施の形態では、シート３００ａ内の個々の円筒状部材セグメント３０２の直径ｄは、約９μｍのコアサイズ及び約１２５μｍの外径を有する標準のシングルモードファイバーでありえる。一般に、個々の円筒状部材３０２の直径は、適用に応じて約１ｍｍ未満から数ミリメートルの間にある。別の実施の形態では、円筒状部材セグメント３０２はマルチモードファイバーでありえる。
【００２５】
図４Ａ及び図４Ｂに示すように、円筒状部材セグメント３０２のシート３００ａの端部、即ち面３０４は、本発明の一実施の形態に係るエッチングプロセスを使用して変更されうる。図４Ａに示すように、一実施の形態では、変更は、液体槽４０６を備える液体槽コンテナ４００に、シート３００ａの端部３０４を入れることにより遂行されることができる。液体槽４０６は、ファイバーのエッチングに適した任意の所望の化学薬品の配合を含むことができる。一実施の形態では、液体槽４０６はＨＦ酸４０８を含むことができる。液体槽４０６に薄いオイル層が、加えられて、ＨＦ酸４０８の表面に油膜４１０を形成する。ＨＦ酸４０８の表面上の油膜４１０の追加は、酸の表面上にバリアを生成してエッチングの深さをコントロールする。一般に、エッチングの深さは端部３０４の液浸の深さによってコントロールされるが、ＨＦ酸は一部の状況ではＨＦ酸に液浸された部分を超えて部材セグメントを「上り」、その結果液浸されていない部分の好ましくないエッチングを引き起こしてしまう。油膜４１０は、ＨＦ酸が油膜を越えて上るのを防ぐことができる。
【００２６】
シート３００ａの端部３０４は、所望の量のエッチングを行うほどの、特定の持続時間だけ液体槽４０６に置かれる。望ましいエッチング時間は、シート３００ａの各部材セグメント３０２の材質、液体槽４０６の成分構成及びその濃度の関数である。
【００２７】
図５に示すように、一実施の形態では、シート３００ａの各部材セグメント３０２（単一の部材セグメント３０２が明瞭さのために示されている）はそれぞれ、コア領域Ａ１、及びコア領域Ａ１を囲む周辺領域Ａ２を含む。動作中、周辺領域Ａ２がＨＦ酸４０８と直接にコンタクトし、且つ、ＨＦ酸４０８に対してより多くの露出表面面積を有するため、液体槽４０６は、コア領域Ａ１に影響する前に周辺領域Ａ２にまず影響する。これは特にコーナー領域５０６においてその通りである。それは、コーナー領域の上面及び側面が同時に露出されているためである。部材セグメントを形成するのに使用されているファイバーのタイプも、エッチングされる領域が如何に形成されるかを影響する。一部のファイバーのコア領域Ａ１は周辺領域Ａ２よりももっと高純度に作られており、したがって、比較的低純度の領域はエッチング液の影響を受けやすい。円筒状部材セグメント３０２が液体槽４０６中に保持される時間は長いほど、エッチングされた領域の傾斜Ｓが急であり、チップ５０２が鋭い。
【００２８】
チップ５０２の長さは、油膜４１０下のＨＦ酸４０８での、部材セグメント３０２の液浸の深さによってコントロールされる。しかしながら、チップ５０２の端部チップ５０４の鋭さ或いは半径は、部材セグメント３０２が液体槽４０６中に保持される時間の長さにコントロールされる。
【００２９】
例えば、一実施の形態では、約９μｍのコア直径及び１２５μｍの外径を有する部材セグメント３０２からなるシート３００ａは、油膜４１０を有する純粋なＨＦ酸４０８を含む液体槽４０６に約１０ｍｍの深さで約２時間置かれる。得られたエミッタ構造４０２は、１μｍを大きく下回る半径を有する端部チップ５０４を有することができる。有益なことに、本発明のエッチングプロセスは製作者が絶えずエッチングプロセスの進行具合をチェックすることができるほど十分に遅いプロセスであり、また所望のサイズの端部チップ５０４が形成された任意の時点でエッチング槽からシート３００ａを取り出すことができる。
【００３０】
図４Ｂに示すように、エッチングプロセスを通じて得られた構造はエミッタ４０２のアレイ４０４である。アレイ４０４のサイズは、元々提供されたファイバーの束のサイズにのみ制約されるので、アレイ４０４は実質的に任意のアレイサイズに設計されることができる。
【００３１】
図６Ａ及び図６Ｂに示しているように、得られたエミッタアレイ４０４は、蒸着、スパッタリング及びその他同類の周知の成膜技術によって、各エミッタチップ５０２上に伝導性コーティング６０４を形成されることができる。
【００３２】
伝導性コーティング６０４は、特定用途に必要な機能性を提供する任意の適切なコーティングでありえる。一実施の形態では、チップ５０２は、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質炭素及びその他同類の仕事関数の低い金属／導体コーティング６０４でコーティングされる。仕事関数の低いコーティング６０４の使用は、低い電圧バイアスでも伝導性の端部チップ５０４から電子を引き出すことができることを意味する。低い仕事関数のコーティングと鋭いチップとの組み合わせは、電子を放出するための低コスト及びエネルギー効率の可能性を提供する。
【００３３】
図７Ａ〜図７Ｄは、カソードプレート７００の形成を完成するプロセスを説明するための図である。エミッタアレイ４０４をコーティングした後に、誘電体層７０２はエミッタアレイ４０４上で形成される。誘電体層７０２は、重合体、スピン−オン−ガラス（ＳＯＧ）、ＳｉＯ２、Ｓｉ３Ｎ４及びその他同類の任意の適切な誘電材料でありえる。誘電体層７０２は、周知の蒸着、スピン−オン或いはスプレー技術を使用して、コーティングされたエミッタチップ５０２間のスペースを充填して、エミッタアレイ４０４上に形成されることができる。
【００３４】
図７Ｂに示しているように、ゲート電極７０４は誘電体層７０２上に形成される。そして、ゲート電極７０４はパターン化されエッチングされる。一実施の形態では、ゲート電極７０４は、ゲート電極が各エミッタチップ５０２の周りに形成されるように誘電体層７０２上にパターン化され、これにより、エミッタセル７１０内に位置する単列のエミッタを形成する。
【００３５】
図７Ｃに示すように、代替の一実施の形態では、ゲート電極７０４は誘電体７０２上に形成され、パターン化され、エッチングされる。この代替の実施の形態では、ゲート電極７０４は、ゲート電極７０４が複数のエミッタチップ５０２の周りに形成されるように誘電体層７０２上にパターン化され、よって、セル７１２内に複数列のエミッタを位置させることを可能にする。セル７１２内に位置するエミッタ４０２の数は任意な数であり得、所望の適用によってのみ制約される。
【００３６】
一実施の形態では、ゲート電極７０４は自己整合エッチングマスクを提供して、露出領域７１６を形成するための誘電材料７０２の除去を可能にする。露出領域７１６は、所望のエミッタチップ５０２が誘電材料の下から露出されることを可能にする。露出領域７１６における材料除去の深さは、少なくとも端部チップ５０４が誘電材料によってカバーされないような深さである。
【００３７】
図８は、本発明の一実施の形態に係るアノードプレートの形成を説明するための図である。アノードプレートの形成は清潔なガラス基板８０２を提供することを含む。望まれる場合、ガラス基板８０２上にインジウムスズ酸化物（ＩＴＯ）及びその他同類の透明伝導性材料８０４が成長させられパターン化される。次に、ＳｉＯ２、ＳＯＧ、重合体及びその他同類の適切な誘電性スペーサー８０６は、透明伝導性材料８０４上に成膜される。誘電性スペーサー８０６は、蒸着、スパッタリング、ＣＶＤ及びその他の同種の様々な成膜技術を使用して形成されることができる。
【００３８】
その後、結果として得られた構造８０８は、例えばオプティカルリソグラフィ技術あるいは他の類似のパターンニング技術を使用してパターン化されることができる。一実施の形態では、パターンは、例えば図７Ｄに示しているように形成されたセル７１２内のＦＥチップ５０２のアレイのパターンと一致するように形成される。
【００３９】
誘電性スペーサー８０６における選択的な領域はエッチバックされてチャンバー８１０を形成する。その後、各チャンバー８１０はそれぞれ着色蛍光体８１２で充填されることができる。蛍光体８１２は赤、緑及び青（ＲＧＢ）色の蛍光体を含む。その後、得られたアノードプレート８１４は、以下に説明されるようにカソードプレートと結合されることができる。
【００４０】
図９は、本発明の一実施の形態に係る電界放射デバイス（ＦＥＤ）９００の構成を示す図である。一旦カソードプレート７００及びアノードプレート８１４を形成すると、２枚のプレートはアライン（align）されることができる。誘電性スペーサー８０６のエッチングされなかった残り部分は、アノードプレート８１４上の蛍光体を格納する各チャンバー８１０がそれぞれ、カソードプレート７００上の露出領域７１６と対応するようにゲート電極７０４上に位置され、これにより、エミッタセル９０２を形成する。カソード接点９０４は、エミッタチップ５０２のコーティング６０４とコンタクトし、コーティングされたエミッタチップ５０２全体が電気的にコンタクトするのをもたらすように、形成され位置される。
【００４１】
シールまたはガスケット９０６は、エミッタセル９０２をシーリングすることができるように、アノードプレート８１４とカソードプレート７００との間に位置される。その後、エミッタセル９０２は排気されて真空になりシーリングされる。
【００４２】
この構成では、露出されているエミッタチップ５０２から放出された電子は、加速されてチャンバー８１０内のＲＧＢ蛍光体にぶつかり、着色光の放射を提供することができる。
【００４３】
図１０は、ＦＥＤ９００を採用した実質的に完全なディスプレイシステムの概略構成を示すブロック図である。例えば、レシーバ／アンテナ１００２、ビデオコントロール１００４、オーディオコントロール１００６、デジタルカラー情報１００８、スピーカーシステム１０１０、スキャンニングコントロール１０１２、チューニングコントロール１０１４、及び駆動回路１０１６のような様々なコントロール用電子機器がＦＥＤ９００に加えられ、共にＦＥＤを基にした平面パネルディスプレー装置１０００を形成することができる。
【００４４】
上記で説明された実施の形態は本発明を例示するが、制限しない。また、当然のことながら、本発明の原理に従って多数の修正及び変更が可能である。従って、本発明の範囲は特許請求の範囲によってのみ決められる。
【図面の簡単な説明】
【００４５】
【図１】典型的な電界放射デバイスの概略構成を示す図である。
【図２】本発明の一実施の形態に係るエミッタアレイを形成するプロセスを示すフローチャートである。
【図３】本発明の一実施の形態に係る円筒状部材シートの概略構成を示す図である。
【図４Ａ】本発明の一実施の形態に係るエッチング浴の概略図である。
【図４Ｂ】本発明の一実施の形態に係るエミッタアレイの概略構成を示す図である。
【図５】本発明の一実施の形態に係る個別部材セグメントのエッチングプロセスの前後の構成を示す図である。
【図６Ａ】本発明の一実施の形態に係る、コーティングされたエミッタ及びコーティングされたエミッタアレイの概略構成を示す図である。
【図６Ｂ】本発明の一実施の形態に係る、コーティングされたエミッタ及びコーティングされたエミッタアレイの概略構成を示す図である。
【図７Ａ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｂ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｃ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図７Ｄ】本発明の一実施の形態に係るカソードプレートを形成するプロセスを概略的に説明する図である。
【図８】本発明の一実施の形態に係る、リソグラフィパターニングによって形成された、ＲＧＢ着色蛍光体を収容するために形成されたチャンバーを有するアノード構造の概略構成を示す図である。
【図９】本発明の一実施の形態に係る、電界放射デバイスの概略構成を示す図である。
【図１０】本発明の一実施の形態に係る、図９のＦＥＤを使用したシステムの構成を示すブロック図である。
【特許請求の範囲】
【請求項１】
共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成するステップと、
前記チップアレイ上に導電性材料を成長させるステップと、
コーティングされた前記チップアレイ上に誘電体層を成長させるステップと、
前記誘電体層上にゲート電極を形成するステップと、
前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させるステップと、を含むエミッタを有するデバイスの形成方法。
【請求項２】
前記反応液が、ＨＦ酸の浴を含む請求項１に記載の方法。
【請求項３】
前記反応液が、ＨＦ酸のスプレーを含む請求項１に記載の方法。
【請求項４】
共に束ねられた前記ファイバーセグメントが、ファイバーセグメントのシートを備える請求項１に記載の方法。
【請求項５】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１に記載の方法。
【請求項６】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１に記載の方法。
【請求項７】
上に透明な導電性材料が成長した透明な基板を提供するステップと、
前記透明な基板上に誘電性スペーサーを形成するステップと、
前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成するステップと、
エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、チップセルアレイ構造を形成するステップと、をさらに含む請求項１に記載の方法。
【請求項８】
前記透明な導電性材料が、パターン化された透明な導電性材料を含む請求項７に記載の方法。
【請求項９】
前記チップセルアレイ構造を排気して真空にした後に該チップセルアレイ構造をシーリングするステップをさらに含む請求項７に記載の方法。
【請求項１０】
共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成し、
前記チップアレイ上に導電性材料を成長させ、
コーティングされた前記チップアレイ上に誘電体層を成長させ、
前記誘電体層上にゲート電極を形成し、
前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させることによって形成されたカソードプレートと、
上に透明な導電性材料が成長した透明な基板を提供し、
前記透明な基板上に誘電性スペーサーを形成し、
前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成することによって形成されたアノードプレートと、を備え、
前記アノードプレート及び前記カソードプレートは、エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、チップセルアレイ構造を形成するように、一緒に結合される電界放射デバイス。
【請求項１１】
前記チップセルアレイ構造が、該チップセルアレイ構造が真空となるように排気されることを可能にするためのシールを備える請求項１０に記載の電界放射デバイス。
【請求項１２】
前記反応液が、ＨＦ酸の浴を含む請求項１０に記載の電界放射デバイス。
【請求項１３】
前記反応液が、ＨＦ酸のスプレーを含む請求項１０に記載の電界放射デバイス。
【請求項１４】
共に束ねられた前記ファイバーセグメントが、ファイバーセグメントのシートを備える請求項１０に記載の電界放射デバイス。
【請求項１５】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１０に記載の電界放射デバイス。
【請求項１６】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１０に記載の電界放射デバイス。
【請求項１７】
前記透明な導電性材料が、パターン化された透明な導電性材料を含む請求項１０に記載の電界放射デバイス。
【請求項１８】
１枚の、それぞれ第１の端部を有する複数のファイバーセグメントを提供するステップと、
前記ファイバーセグメントの前記第１の端部を反応液にさらし、該反応液と反応させて、各前記第１の端部にチップを形成するステップと、
前記チップ上に導電性材料を成長させるステップと、
コーティングされた前記チップ上に誘電体層を成長させるステップと、
前記誘電体層上にゲート電極を形成するステップと、
前記誘電体層の一部を除去して、コーティングされた前記チップの少なくとも一部を露出させるステップと、
着色蛍光体を収容するチャンバーを有するアノードプレートを提供するステップと、
前記チャンバーを、露出され、コーティングされた前記チップと整列させて、エミッタセルを形成するステップと、を含むエミッタを有するデバイスの製造方法。
【請求項１９】
前記反応液が、ＨＦ酸の浴を含む請求項１８に記載の方法。
【請求項２０】
前記反応液が、ＨＦ酸のスプレーを含む請求項１８に記載の方法。
【請求項２１】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１８に記載の方法。
【請求項２２】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１８に記載の方法。
【請求項１】
共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成するステップと、
前記チップアレイ上に導電性材料を成長させるステップと、
コーティングされた前記チップアレイ上に誘電体層を成長させるステップと、
前記誘電体層上にゲート電極を形成するステップと、
前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させるステップと、を含むエミッタを有するデバイスの形成方法。
【請求項２】
前記反応液が、ＨＦ酸の浴を含む請求項１に記載の方法。
【請求項３】
前記反応液が、ＨＦ酸のスプレーを含む請求項１に記載の方法。
【請求項４】
共に束ねられた前記ファイバーセグメントが、ファイバーセグメントのシートを備える請求項１に記載の方法。
【請求項５】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１に記載の方法。
【請求項６】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１に記載の方法。
【請求項７】
上に透明な導電性材料が成長した透明な基板を提供するステップと、
前記透明な基板上に誘電性スペーサーを形成するステップと、
前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成するステップと、
エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、チップセルアレイ構造を形成するステップと、をさらに含む請求項１に記載の方法。
【請求項８】
前記透明な導電性材料が、パターン化された透明な導電性材料を含む請求項７に記載の方法。
【請求項９】
前記チップセルアレイ構造を排気して真空にした後に該チップセルアレイ構造をシーリングするステップをさらに含む請求項７に記載の方法。
【請求項１０】
共に束ねられたファイバーセグメントの一端を反応液にさらし、該反応液と反応させて、共に束ねられたチップアレイを形成し、
前記チップアレイ上に導電性材料を成長させ、
コーティングされた前記チップアレイ上に誘電体層を成長させ、
前記誘電体層上にゲート電極を形成し、
前記誘電体層の一部を除去して、コーティングされた前記チップアレイからコーティングされたチップの少なくとも一部を露出させることによって形成されたカソードプレートと、
上に透明な導電性材料が成長した透明な基板を提供し、
前記透明な基板上に誘電性スペーサーを形成し、
前記誘電性スペーサーの選択的な領域をエッチングして、着色蛍光体を収容するチャンバーを形成することによって形成されたアノードプレートと、を備え、
前記アノードプレート及び前記カソードプレートは、エッチングされた前記選択的な領域を、露出され、コーティングされた前記チップと整列させて、チップセルアレイ構造を形成するように、一緒に結合される電界放射デバイス。
【請求項１１】
前記チップセルアレイ構造が、該チップセルアレイ構造が真空となるように排気されることを可能にするためのシールを備える請求項１０に記載の電界放射デバイス。
【請求項１２】
前記反応液が、ＨＦ酸の浴を含む請求項１０に記載の電界放射デバイス。
【請求項１３】
前記反応液が、ＨＦ酸のスプレーを含む請求項１０に記載の電界放射デバイス。
【請求項１４】
共に束ねられた前記ファイバーセグメントが、ファイバーセグメントのシートを備える請求項１０に記載の電界放射デバイス。
【請求項１５】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１０に記載の電界放射デバイス。
【請求項１６】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１０に記載の電界放射デバイス。
【請求項１７】
前記透明な導電性材料が、パターン化された透明な導電性材料を含む請求項１０に記載の電界放射デバイス。
【請求項１８】
１枚の、それぞれ第１の端部を有する複数のファイバーセグメントを提供するステップと、
前記ファイバーセグメントの前記第１の端部を反応液にさらし、該反応液と反応させて、各前記第１の端部にチップを形成するステップと、
前記チップ上に導電性材料を成長させるステップと、
コーティングされた前記チップ上に誘電体層を成長させるステップと、
前記誘電体層上にゲート電極を形成するステップと、
前記誘電体層の一部を除去して、コーティングされた前記チップの少なくとも一部を露出させるステップと、
着色蛍光体を収容するチャンバーを有するアノードプレートを提供するステップと、
前記チャンバーを、露出され、コーティングされた前記チップと整列させて、エミッタセルを形成するステップと、を含むエミッタを有するデバイスの製造方法。
【請求項１９】
前記反応液が、ＨＦ酸の浴を含む請求項１８に記載の方法。
【請求項２０】
前記反応液が、ＨＦ酸のスプレーを含む請求項１８に記載の方法。
【請求項２１】
前記導電性材料が、Ｍｏ、Ｎｉ、Ｃｒ、Ｃｕ、Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｔｉ、Ａｌ、Ｗ、非晶質カーボン、及びこれらの混合物からなる群の中から選択されるいずれか１つの仕事関数の低い導体を含む請求項１８に記載の方法。
【請求項２２】
前記チップが、各々１μｍ未満のチップ半径を有する請求項１８に記載の方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図８】
【図９】
【図１０】
【公表番号】特表２００７−５１８２４１（Ｐ２００７−５１８２４１Ａ）
【公表日】平成１９年７月５日（２００７．７．５）
【国際特許分類】
【出願番号】特願２００６−５４９２８０（Ｐ２００６−５４９２８０）
【出願日】平成１６年１２月１０日（２００４．１２．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４１５５８
【国際公開番号】ＷＯ２００５／０６９７８１
【国際公開日】平成１７年８月４日（２００５．８．４）
【出願人】（５０６２０７４６２）
【Ｆターム（参考）】
【公表日】平成１９年７月５日（２００７．７．５）
【国際特許分類】
【出願日】平成１６年１２月１０日（２００４．１２．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０４１５５８
【国際公開番号】ＷＯ２００５／０６９７８１
【国際公開日】平成１７年８月４日（２００５．８．４）
【出願人】（５０６２０７４６２）
【Ｆターム（参考）】
[ Back to top ]