位相同期ループ回路の制御方法及び位相同期ループ回路
【課題】ロックアップ時間を短縮すること。
【解決手段】ＰＬＬ回路２０の位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相を比較し、両信号ｆｒ，ｆｐの位相差に応じた信号を出力する。ループフィルタ２５は強誘電体容量Ｃ１を含み、位相比較器２３の出力信号に応じたチャージポンプ２４から出力される位相差電流ＩＰにより直流電圧を生成するとともに、その直流電圧を平滑化して制御電圧ＶＣを生成する。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。カウンタ３１は、入力信号ｆｉをカウントし、カウント値と第１の設定値，第２の設定値とを比較し、第１の期間、強誘電体容量Ｃ１を高電位電源ＶDDの電源線に接続し、第２の期間、強誘電体容量Ｃ１と低電位電源ＶSSの電源線を接続する。
【解決手段】ＰＬＬ回路２０の位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相を比較し、両信号ｆｒ，ｆｐの位相差に応じた信号を出力する。ループフィルタ２５は強誘電体容量Ｃ１を含み、位相比較器２３の出力信号に応じたチャージポンプ２４から出力される位相差電流ＩＰにより直流電圧を生成するとともに、その直流電圧を平滑化して制御電圧ＶＣを生成する。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。カウンタ３１は、入力信号ｆｉをカウントし、カウント値と第１の設定値，第２の設定値とを比較し、第１の期間、強誘電体容量Ｃ１を高電位電源ＶDDの電源線に接続し、第２の期間、強誘電体容量Ｃ１と低電位電源ＶSSの電源線を接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
位相同期ループ回路の制御方法及び位相同期ループ回路に関する。
【背景技術】
【０００２】
図５に示すように、位相同期ループ（Phase Locked Loop:ＰＬＬ）回路１０の分周器１１は、入力されるクロック信号（原振）ｆｉを分周した基準信号ｆｒを生成し、分周器１２は、出力信号ｆｏを分周した比較信号ｆｐを生成する。位相比較器１３は、基準信号ｆｒと比較信号ｆｐを比較し、両信号の位相差に応じた位相差信号を出力する。チャージポンプ１４は位相差信号に応じた電流を出力する。ループフィルタ１５は直列接続された抵抗とコンデンサとから構成され、チャージポンプ１４の出力電流を積分して制御電圧を生成する。ＶＣＯ１６は、制御電圧に応じた周波数の出力信号ｆｏを生成する。
【０００３】
このように構成されたＰＬＬ回路１０は、出力信号ｆｏの周波数と、所望の周波数との差に応じてチャージポンプ１４から出力される電流量を変更する。ＶＣＯ１６は、この電流量に対応する制御電圧により出力信号ｆｏを生成する。従って、ＰＬＬ回路１０は、出力信号ｆｏの周波数と、所望の周波数との差に応じて、出力信号ｆｏの周波数を増減することで、出力信号ｆｏの周波数を所望の周波数に一致させる、所謂ロック状態とする。
【０００４】
上記したように、ＰＬＬ回路１０は、制御電圧に応じた周波数の出力信号ｆｏを生成する。従って、安定した周波数の出力信号ｆｏを得るためには、制御電圧の変動を少なくする必用がある。このため、ループフィルタ１５の時定数を大きく設定する、例えば、コンデンサの容量値を大きくする方法がある。このような容量の大きなコンデンサには、例えば強誘電体容量がある（例えば、特許文献１参照）。強誘電体容量を用いることにより、ＰＬＬ回路１０を形成したチップの面積増大を抑えつつ、ループフィルタ１５に大きな値の時定数を設定することができる。
【特許文献１】特開２００２−１０９８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ループフィルタ１５の時定数を大きく設定すると、制御電圧の電圧値を変更するのに時間を要する。例えば、電源の投入時、即ち電源電圧の供給開始時に、ＶＣＯ１６の入力電圧（制御電圧）を、０ボルトから所望の周波数に応じた電圧まで上昇させる。この制御電圧を所定の周波数に応じた電圧まで上昇させるまでに要する時間、所謂ロックアップ時間は、チャージポンプ１４の駆動能力を高くする、即ちチャージポンプ１４の出力電流量を多くすることで、短縮することができる。しかし、チャージポンプ１４の駆動能力を高くすると、出力信号ｆｏの周波数と所望の周波数の差が小さくなった場合においても電流量が大きい、即ち制御電圧の変化が大きいため過応答となり易い。
【０００６】
この位相同期ループ回路で、ロックアップ時間を短縮することを目的とする。
【課題を解決するための手段】
【０００７】
この位相同期ループ回路は、基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループを有し、前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続するものである。
【０００８】
この構成によれば、前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを第２の期間電気的に接続することで、そのノードの電位を前記制御電圧に応じた電位に設定する。電圧制御発振器は、この制御電圧に応じた周波数の出力信号を生成するため、所望の周波数の出力信号を生成するまでに要するロックアップ時間を短縮することができる。
【発明の効果】
【０００９】
開示の位相同期ループ回路は、ロックアップ時間を短縮することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、一実施形態を図１〜図３に従って説明する。
図１に示すように、位相同期ループ（Phase Locked Loop:ＰＬＬ）回路２０の基準分周器２１には、このＰＬＬ回路２０のクロック信号（原振信号）としての入力信号ｆｉが入力される。入力信号ｆｉは、例えば、水晶振動子の発振に基づく固有周波数の水晶発振信号である。基準分周器２１は、入力信号ｆｉを設定値に従って分周した基準信号ｆｒを生成し、この基準信号ｆｒを位相比較器２３に出力する。この位相比較器２３には、比較分周器２２から出力される比較信号ｆｐが入力される。比較分周器２２は、ＰＬＬ回路２０の出力信号ｆｏを設定値に従って分周した比較信号ｆｐを生成する。
【００１１】
位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相差を検出し、その位相差に応じたパルス幅の位相差信号ＵＰ、ＤＮを生成する。例えば、位相比較器２３は、位相差として、基準信号ｆｒの立ち上がりエッジと比較信号ｆｐの立ち上がりエッジの時間差を検出する。そして、位相比較器２３は、基準信号ｆｒよりも比較信号ｆｐの立ち上りエッジが遅れる場合には、各立ち上りエッジの時間差に応じたパルス幅の位相差信号ＵＰを出力する。また、この逆の場合には、各立ち上りエッジの時間差に応じたパルス幅の位相差信号ＤＮを出力する。
【００１２】
チャージポンプ２４は、位相差信号ＵＰ、ＤＮに応答して、ループフィルタ２５に対して正または負の位相差電流ＩＰを供給する。正の位相差電流ＩＰは、チャージポンプ２４からループフィルタ２５に向かって流れる電流であり、負の位相差電流ＩＰはループフィルタ２５からチャージポンプ２４に向かって流れる電流である。例えば、チャージポンプ２４は、位相差信号ＵＰのパルス幅に応じた期間、ループフィルタ２５に正の位相差電流ＩＰを供給し、位相差信号ＤＮのパルス幅に応じた期間、ループフィルタ２５に負の位相差電流ＩＰを供給する。位相比較部は分周器２１，２２、位相比較器２３、チャージポンプ２４を含む。尚、チャージポンプ２４を、位相差信号ＵＰ、ＤＮに応答して、ループフィルタ２５に対して正，負の位相差電流ＩＰを供給するとともに、その電流量を変更するように構成してもよい。
【００１３】
ループフィルタ２５は、チャージポンプ２４が出力する位相差電流ＩＰに応じた制御電圧ＶＣを生成する。その制御電圧ＶＣは、電圧制御発振器（Voltage Controlled Oscillator ：ＶＣＯ）２６に供給される。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。従って、分周器２２、位相比較器２３、チャージポンプ２４、ループフィルタ２５、及びＶＣＯ２６により制御ループが構成される。
【００１４】
本実施形態において、ループフィルタ２５は、抵抗Ｒ１と強誘電体容量Ｃ１とから構成されている。抵抗Ｒ１の第１端子はチャージポンプ２４とＶＣＯ２５との間のノードＮ１に接続され、抵抗Ｒ１の第２端子は強誘電体容量Ｃ１の第１端子に接続され、強誘電体容量Ｃ１の第２端子は低電位電源（例えばグランド）に接続されている。
【００１５】
このように接続された抵抗Ｒ１及び強誘電体容量Ｃ１は積分回路を構成する。即ち、ループフィルタ２５は、チャージポンプ２４が出力する位相差電流ＩＰを積分して制御電圧ＶＣを生成する。この制御電圧ＶＣは、抵抗Ｒ１の抵抗値と強誘電体容量Ｃ１の容量値とにより設定される時定数に応じて変化する。強誘電体容量Ｃ１の容量値は、通常の誘電体を有する通常の容量の容量値に比べて大きい。従って、ループフィルタ２５の時定数は通常の容量を有したループフィルタに比べて大きいため、制御電圧ＶＣの変動は緩やかになる、つまり、より平滑化される。
【００１６】
強誘電体容量Ｃ１は、データを保持するレジスタなどに用いられ、電源電圧の供給を停止した後も電荷を保持する。このため、強誘電体容量Ｃ１は、強誘電体容量Ｃ１に蓄積する電荷量を初期化する初期化回路３０を備えている。
【００１７】
接続制御回路としての初期化回路３０は、信号生成回路としてのカウンタ３１とスイッチ回路３２とを含む。
カウンタ３１には、入力信号ｆｉが入力される。また、カウンタ３１は、スイッチ回路３２、チャージポンプ２４及びＶＣＯ２６と接続されている。カウンタ３１は、入力信号ｆｉのパルスをカウントし、そのカウント値に応じて制御信号ＳＣ１〜ＳＣ３を生成する。そして、カウンタ３１は、第１の制御信号ＳＣ１と第２の制御信号ＳＣ２をスイッチ回路３２に出力し、第３の制御信号ＳＣ３をチャージポンプ２４及びＶＣＯ２６に出力する。スイッチ回路３２は、第１及び第２の制御信号ＳＣ１，ＳＣ２に応答して動作する。チャージポンプ２４及びＶＣＯ２６は、第３の制御信号ＳＣ３に応答して動作／停止する。
【００１８】
スイッチ回路３２は、２つのスイッチＳＷ１，ＳＷ２を含む。両スイッチＳＷ１，ＳＷ２は、例えばＭＯＳトランジスタにより構成される。両スイッチＳＷ１，ＳＷ２は、高電位電源ＶDDの第１の電源線と低電位電源ＶSSの第２の電源線との間に直列に接続されている。即ち、第１のスイッチＳＷ１の第１端子は高電位電源ＶDDに接続され、第１のスイッチＳＷ１の第２端子は第２のスイッチＳＷ２の第１端子に接続され、第２のスイッチＳＷ２の第２端子は低電位電源ＶSSに接続されている。そして、第１のスイッチＳＷ１及び第２のスイッチＳＷ２との間のノードＮ２は、ループフィルタ２５の抵抗Ｒ１と強誘電体容量Ｃ１の間のノードＮ３、つまり強誘電体容量Ｃ１の第１端子であって高電位側の電極に接続されている。
【００１９】
第１のスイッチＳＷ１は、カウンタ３１から供給される第１の制御信号ＳＣ１に応答してオンオフし、第２のスイッチＳＷ２はカウンタ３１から供給される第２の制御信号ＳＣ２に応答してオンオフする。オンした第１のスイッチＳＷ１は、強誘電体容量Ｃ１の第１端子を高電位電源ＶDDに接続する。従って、第１のスイッチＳＷ１を介して、高電位電源ＶDDから強誘電体容量Ｃ１に向かって電流が流れる。強誘電体容量Ｃ１は、第１のスイッチＳＷ１を介して高電位電源ＶDDから供給される充電電流によって電荷を蓄積する。一方、オンした第２のスイッチＳＷ２は、強誘電体容量Ｃ１の第１端子を低電位電源ＶSSに接続する。従って、第２のスイッチＳＷ２を介して、強誘電体容量Ｃ１から低電位電源ＶSSに向かって電流が流れる。従って、強誘電体容量Ｃ１に蓄積された電荷量は、第２のスイッチＳＷ２を介して低電位電源ＶSSに向かって流れる放電電流によって減少する。従って、強誘電体容量Ｃ１が保持する電荷量は、充電電流と放電電流によって制御される、即ち第１のスイッチＳＷ１と第２のスイッチＳＷ２をそれぞれ制御する制御信号ＳＣ１，ＳＣ２、つまりカウンタ３１により制御される。
【００２０】
カウンタ３１は、入力信号ｆｉのパルスをカウントする。例えば、カウンタ３１は、入力信号ｆｉの立ち上がりエッジのタイミングで、カウント値をカウントアップ（＋１）する。カウンタ３１は、レジスタ３１ａ，３１ｂを有し、レジスタ３１ａ，３１ｂにはそれぞれ設定値が記憶されている。
【００２１】
カウンタ３１は、レジスタ３１ａに格納された第１の設定値とカウント値とを比較し、その比較結果に応じて第１の制御信号ＳＣ１を出力する。また、カウンタ３１は、レジスタ３１ｂに格納された第２の設定値とカウント値とを比較し、その比較結果に応じて第２の制御信号ＳＣ２を出力する。上記したように、スイッチ回路３２のスイッチＳＷ１，ＳＷ２は、制御信号ＳＣ１，ＳＣ２に応答してオンオフする。つまり、カウンタ３１は、カウント値に応じてスイッチＳＷ１，ＳＷ２のオンオフを制御する。
【００２２】
カウンタ３１の動作の一例を、図３に従って説明する。
高電位電源ＶDDが供給されて所定電圧になると、カウンタ３１はカウント動作を開始し、Ｈレベルの制御信号ＳＣ１を出力し、Ｌレベルの制御信号ＳＣ２，ＳＣ３を出力する。図１の第１のスイッチＳＷ１は、Ｈレベルの制御信号ＳＣ１に応答してオンする。
【００２３】
次に、カウンタ３１は、カウント値（ｍ）が第１の設定値と等しくなると、Ｌレベルの制御信号ＳＣ１を出力し、第１のスイッチＳＷ１はＬレベルの制御信号ＳＣ１に応答してオフする。次に、カウンタ３１は、カウントアップすると、Ｈレベルの第２の制御信号ＳＣ２を出力する。図１の第２のスイッチＳＷ２は、Ｈレベルの制御信号ＳＣ２に応答してオンする。
【００２４】
次に、カウンタ３１は、カウント値が第２の設定値ｎと等しくなると、Ｌレベルの制御信号ＳＣ２を出力し、第２のスイッチＳＷ２はＬレベルの制御信号ＳＣ２に応答してオフする。次に、カウンタ３１は、カウントアップすると、Ｈレベルの第３の制御信号ＳＣ３を出力する。図１のチャージポンプ２４及びＶＣＯ２６は、Ｌレベルの制御信号ＳＣ３に応答して動作を停止し、Ｈレベルの制御信号ＳＣ３に応答して動作を開始する。
【００２５】
即ち、初期化回路３０は、高電位電源ＶDDが供給されたＰＬＬ回路２０の動作開始時において、第１のスイッチＳＷ１をオンして強誘電体容量Ｃ１に充電電流を供給した後、第２のスイッチＳＷ２をオンして強誘電体容量Ｃ１から放電電流を流す。本実施形態において、充電電流と放電電流の単位時間当たりの電流量は同じに設定されている。従って、強誘電体容量Ｃ１に蓄積される電荷量は、強誘電体容量Ｃ１のヒステリシス特性と、充電電流及び放電電流を流す時間、即ち第１及び第２のスイッチＳＷ１，ＳＷ２をオンする時間によって制御される。
【００２６】
第１のスイッチＳＷ１をオンする時間は第１の設定値（＝ｍ）に対応し、第２のスイッチＳＷ２がオンする時間は第２の設定値（＝ｎ）に対応する。そして、本実施形態において、第１の設定値は、強誘電体容量Ｃ１に蓄積された電荷による電位、つまりノードＮ３の電位が高電位電源ＶDDレベルとなるまでに十分な時間に対応して設定されている。十分な時間とは、ＰＬＬ回路２０を構成する素子における製造上のバラツキや、ＰＬＬ回路２０の使用環境の違いがあっても、ノードＮ３の電位を高電位電源ＶDDにするのに必用な時間である。そして、第１の設定値は、この時間に対して、入力信号ｆｉの周波数に応じて設定されている。
【００２７】
また、第２の設定値は、ノードＮ３の電位が出力信号ｆｏの周波数に対応する電位となるように設定されている。ＶＣＯ２６が接続されたノードＮ１の電位はＶＣＯ２６の電気的特性により出力信号ｆｏの周波数に対応し、このノードＮ１の電位からノードＮ３の電位が決定される。そして、第２のスイッチＳＷ２を介して流れる放電電流は、スイッチＳＷ２のオン抵抗値により決まるため、入力信号ｆｉの周波数からカウント値、つまり第２の設定値が決定される。
【００２８】
上記のようにしてノードＮ３の電位を設定するのは、強誘電体容量Ｃ１が、図２に示すように、印加電圧Ｖに対する電荷量Ｐの特性がヒステリシス特性を持つためである。強誘電体容量Ｃ１の第１端子の電位を一定のレベル（高電位電源ＶDDレベル）とすることにより、毎回、ノードＮ３（ノードＮ１）の電位を所望の電位に設定することができる。
【００２９】
そして、カウンタ３１は、Ｌレベルの制御信号ＳＣ２を出力して第２のスイッチＳＷ２をオフした後、Ｈレベルの第３の制御信号ＳＣ３を出力する。このＨレベルの制御信号ＳＣ３に応答してチャージポンプ２４及びＶＣＯ２６は動作する。この時、ノードＮ３の電位は、強誘電体容量Ｃ１が保持する電荷の量に応じて設定され，ノードＮ３の電位によりノードＮ１の電位が決定される。そして、ノードＮ３の電位は、出力信号ｆｏの周波数に応じて設定されている。従って、ＶＣＯ２６は、その動作の開始時から、所望の周波数の出力信号ｆｏを生成する。
【００３０】
初期化回路３０は、強誘電体容量Ｃ１に対して、高電位電源ＶDDに接続された第１のスイッチＳＷ１を介して充電電流を供給し、低電位電源ＶSSに接続された第２のスイッチＳＷ２を介して放電電流を流す。従って、本実施形態において、ノードＮ１の電位を所望の周波数に応じた電位まで上昇させる時間は、チャージポンプ２４により強誘電体容量Ｃ１を充放電する場合に比べて短い。また、チャージポンプ２４は、位相比較器２３から出力されるパルス波形の出力信号ＵＰ，ＤＮにより、間欠的に強誘電体容量Ｃ１を充放電する。従って、スイッチＳＷ１，ＳＷ２をオンして連続的に充電電流と放電電流を流す場合の方が、短い時間でノードＮ１の電位を所望の周波数に応じた電位まで上昇する。従って、本実施形態のＰＬＬ回路２０は、初期化回路３０を備えていないＰＬＬ回路と比べて、短い時間で出力信号ｆｏの周波数を所望の周波数とするロックアップ時間が短い。
【００３１】
尚、スイッチＳＷ１，ＳＷ２を構成するトランジスタの特性にバラツキが生じている場合、ノードＮ３（ノードＮ１）の電位は、出力信号ｆｏの周波数に応じた電位に近い電位に設定される。そして、ＶＣＯ２６は、その設定電位に応じた周波数の出力信号ｆｏを生成する。この時に生成される出力信号ｆｏの周波数は、ノードＮ１の電位がグランドレベルによる出力信号の周波数と比べて、極めて所望の周波数に近い。従って、出力信号ｆｏの周波数が所望の周波数となるまでのロックアップ時間は、極めて短くなる。
【００３２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＰＬＬ回路２０の位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相を比較し、両信号ｆｒ，ｆｐの位相差に応じた信号を出力する。ループフィルタ２５は強誘電体容量Ｃ１を含み、位相比較器２３の出力信号に応じたチャージポンプ２４から出力される位相差電流ＩＰにより直流電圧を生成するとともに、その直流電圧を平滑化して制御電圧ＶＣを生成する。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。
【００３３】
強誘電体容量Ｃ１に接続されたスイッチ回路３２は、強誘電体容量Ｃ１と高電位電源ＶDDの電源線とを接離する第１のスイッチＳＷ１と、強誘電体容量Ｃ１と低電位電源ＶSSの電源線とを接離する第２のスイッチＳＷ２とを有する。カウンタ３１は、入力信号ｆｉをカウントし、カウント値と第１の設定値，第２の設定値とを比較し、第１の期間、強誘電体容量Ｃ１を高電位電源ＶDDの電源線に接続し、第２の期間、強誘電体容量Ｃ１と低電位電源ＶSSの電源線を接続するようにした。
【００３４】
従って、強誘電体容量Ｃ１とＶＣＯ２６との間のノードＮ３は、第１の期間接続された高電位電源ＶDDレベルとなった後、第２の期間、低電位電源ＶSSに接続されることで、その第２の期間に応じた電位となる。ＶＣＯ２６は、この電位の制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。つまり、ＶＣＯ２６の制御電圧ＶＣを設定することで、出力信号ｆｏの周波数を所望の周波数にするまでに要するロックアップ時間を短縮することができる。
【００３５】
（２）強誘電体容量Ｃ１を用いてループフィルタ２５を構成した。強誘電体容量Ｃ１を安定した特性で使用するためには初期化動作が必用である。ＰＬＬ回路２０は、強誘電体容量Ｃ１の初期化動作において、容量Ｃ１の電位をＶＣＯ２６の出力信号ｆｏの周波数に応じた制御電圧ＶＣとなるようにした。従って、強誘電体容量Ｃ１の初期化動作を行うことによってＶＣＯ２６に供給する制御電圧ＶＣを設定する、つまりＰＬＬ回路２０のロックアップ時間を短縮するために使用する。これにより、強誘電体容量Ｃ１を用いることにより初期化動作によって特性を安定化するとともにその初期化動作によってロックアップ時間の短縮を図ることができる。
【００３６】
（３）スイッチ回路３２は、ノードＮ３と高電位電源ＶDDの電源線とを接離する第１のスイッチＳＷ１と、ノードＮ３と低電位電源ＶSSの電源線とを接離する第２のスイッチＳＷ２とを有する。カウンタ３１は、入力信号ｆｉをカウントし、クロック信号をカウントし、第１の期間に応じた第１の設定値とカウント値とを比較して第１のスイッチを制御する第１の制御信号ＳＣ１と、第２の期間に応じた第２の設定値とカウント値とを比較して第２のスイッチを制御する第２の制御信号ＳＣ２とを生成する。
【００３７】
従って、第１の設定値と第２の設定値とを設定することで、強誘電体容量Ｃ１が保持する電荷量を設定し、制御電圧ＶＣの電位を設定することができる。
（４）第１の設定値と第２の設定値とを変更することにより、強誘電体容量Ｃ１が保持する電荷量を変更し、制御電圧ＶＣの電位を変更することが可能となる。
【００３８】
（５）カウンタ３１は、第３の制御信号ＳＣ３を生成し、強誘電体容量Ｃ１の電位を設定する期間、チャージポンプ２４の動作を停止するようにした。従って、チャージポンプ２４から出力される負の位相差電流ＩＰが強誘電体容量Ｃ１に加わらないので、短時間で強誘電体容量Ｃ１のノードＮ３の電位を設定することができる。
【００３９】
（６）カウンタ３１は、第３の制御信号ＳＣ３を生成し、強誘電体容量Ｃ１の電位を設定する期間、ＶＣＯ２６の動作を停止するようにした。ＶＣＯ２６を停止させない場合、強誘電体容量Ｃ１の電位を設定する電圧によって目的とする周波数よりも高い周波数の信号ｆｏが出力され、この信号ｆｏが供給されて動作する回路（ＩＣ）が誤動作等の影響を与えるおそれがある。従って、ＶＣＯ２６を停止させることにより、出力信号ｆｏが供給される回路の誤動作等の影響を防ぐことができる。また、ＶＣＯ２６を停止することにより、初期設定における消費電流を低減することができる。
【００４０】
（７）カウンタ３１は、分周器２１に入力される入力信号ｆｉをカウントして第１及び第２の制御信号ＳＣ１，ＳＣ２を生成する。入力信号ｆｉは、ＰＬＬ回路２０が生成する出力信号ｆｏの基準となる信号である。従って、カウンタ３１を動作させるためだけの余分な信号を供給する必用がない。
【００４１】
（８）カウンタ３１は、Ｌレベルの制御信号ＳＣ１を出力した後、カウントアップでＨレベルの制御信号ＳＣ２を出力するようにした。つまり、カウンタ３１（初期化回路３０）は、強誘電体容量Ｃ１を充電する第１のスイッチＳＷ１をオフした後、カウントアップしてから第２のスイッチＳＷ２をオンするようにした。従って、第１のスイッチＳＷ１と第２のスイッチＳＷ２が同時にオンしないため、高電位電源ＶDDと低電位電源ＶSSとの間に直列にスイッチＳＷ１，ＳＷ２を接続しても、両スイッチＳＷ１，ＳＷ２を介して高電位電源ＶDDから低電位電源ＶSSに流れる所謂貫通電流が発生しないため、消費電流の増加を抑制することができる。
【００４２】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態におけるスイッチ回路３２の構成を適宜変更してもよい。
例えば、図４（ａ）に示すスイッチ回路４１を用いる。このスイッチ回路４１は、第１のスイッチＳＷ１と第２のスイッチＳＷ２との間に抵抗Ｒ１１が接続されている。そして、第１のスイッチＳＷ１と抵抗Ｒ１１との間のノードＮ１１が図１のノードＮ３（強誘電体容量Ｃ１の第１端子）に接続されている。上記したように、オンした第２のスイッチＳＷ２は、強誘電体容量Ｃ１の第１端子を低電位電源ＶSSに接続して放電電流を流す。従って、抵抗Ｒ１１は、放電電流を流す経路に接続されている。このように接続された抵抗Ｒ１１は、第２のスイッチＳＷ２のオン抵抗のバラツキ（トランジスタのバラツキ）による放電電流の変化を低減する。この構成により、強誘電体容量Ｃ１が保持する電荷量、即ち、ノードＮ３の電位のバラツキを抑える、即ちループフィルタ２５の電位を精度良く設定することができる。
【００４３】
また、図４（ｂ）に示すスイッチ回路４２を用いる。このスイッチ回路４２は、図４（ｂ）に示すスイッチ回路４１の抵抗Ｒ１１を電流源４３に変更したものである。電流源４３が流す電流量は、抵抗Ｒ１１に流れる電流量に比べて、製造バラツキの影響が少ない。従って、このスイッチ回路４２を用いることにより、よりループフィルタ２５の電位を精度良く設定することができる。
【００４４】
・上記実施形態では、スイッチ回路３２を抵抗Ｒ１と強誘電体容量Ｃ１との間のノードＮ３に接続したが、強誘電体容量Ｃ１が保持する電荷量を設定することによりＶＣＯ２６の制御電圧ＶＣの電位を設定可能であれば、接続箇所は適宜変更してもよい。
【００４５】
・上記実施形態において、分周器２１，２２の分周比を変更するようにしてもよい。例えば、分周器２１，２２にレジスタを接続し、これらのレジスタに分周比を記憶する。そして、レジスタの分周比を変更する。レジスタとして強誘電体容量を用いたメモリを用いることもできる。
【００４６】
・上記実施形態において、カウンタ３１のレジスタ３１ａ，３１ｂに記憶した第１及び第２の設定値を変更可能としてもよい。例えば、複数の端子をカウンタに接続し、端子を高電位電源ＶDD又は低電位電源ＶSSに接続して各端子のレベルを設定する。カウンタは、各端子の状態に応じた設定値を選択し、選択した設定値によるタイミングで第１及び第２のスイッチＳＷ１，ＳＷ２をオンオフする。また、レジスタの内容、即ち設定値を外部から書換え可能としてもよい。入力信号ｆｉの周波数、分周器２１，２２の分周比、出力信号ｆｏの周波数、等に応じて設定値を変更する。
【００４７】
・上記実施形態では、カウンタ３１の設定値をレジスタ３１ａ，３１ｂに記憶するようにしたが、信号によりカウンタ３１に与える構成としてもよい。
【図面の簡単な説明】
【００４８】
【図１】ＰＬＬ回路の回路図である。
【図２】強誘電体容量の特性図である。
【図３】カウンタの動作波形図である。
【図４】（ａ）（ｂ） 別のスイッチ回路の回路図である。
【図５】ＰＬＬ回路の回路図である。
【符号の説明】
【００４９】
２１，２２ 分周器
２３ 位相比較器
２５ ループフィルタ
２６ 電圧制御発振器（ＶＣＯ）
Ｃ１ 強誘電体容量
ＶＣ 制御電圧
【技術分野】
【０００１】
位相同期ループ回路の制御方法及び位相同期ループ回路に関する。
【背景技術】
【０００２】
図５に示すように、位相同期ループ（Phase Locked Loop:ＰＬＬ）回路１０の分周器１１は、入力されるクロック信号（原振）ｆｉを分周した基準信号ｆｒを生成し、分周器１２は、出力信号ｆｏを分周した比較信号ｆｐを生成する。位相比較器１３は、基準信号ｆｒと比較信号ｆｐを比較し、両信号の位相差に応じた位相差信号を出力する。チャージポンプ１４は位相差信号に応じた電流を出力する。ループフィルタ１５は直列接続された抵抗とコンデンサとから構成され、チャージポンプ１４の出力電流を積分して制御電圧を生成する。ＶＣＯ１６は、制御電圧に応じた周波数の出力信号ｆｏを生成する。
【０００３】
このように構成されたＰＬＬ回路１０は、出力信号ｆｏの周波数と、所望の周波数との差に応じてチャージポンプ１４から出力される電流量を変更する。ＶＣＯ１６は、この電流量に対応する制御電圧により出力信号ｆｏを生成する。従って、ＰＬＬ回路１０は、出力信号ｆｏの周波数と、所望の周波数との差に応じて、出力信号ｆｏの周波数を増減することで、出力信号ｆｏの周波数を所望の周波数に一致させる、所謂ロック状態とする。
【０００４】
上記したように、ＰＬＬ回路１０は、制御電圧に応じた周波数の出力信号ｆｏを生成する。従って、安定した周波数の出力信号ｆｏを得るためには、制御電圧の変動を少なくする必用がある。このため、ループフィルタ１５の時定数を大きく設定する、例えば、コンデンサの容量値を大きくする方法がある。このような容量の大きなコンデンサには、例えば強誘電体容量がある（例えば、特許文献１参照）。強誘電体容量を用いることにより、ＰＬＬ回路１０を形成したチップの面積増大を抑えつつ、ループフィルタ１５に大きな値の時定数を設定することができる。
【特許文献１】特開２００２−１０９８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ループフィルタ１５の時定数を大きく設定すると、制御電圧の電圧値を変更するのに時間を要する。例えば、電源の投入時、即ち電源電圧の供給開始時に、ＶＣＯ１６の入力電圧（制御電圧）を、０ボルトから所望の周波数に応じた電圧まで上昇させる。この制御電圧を所定の周波数に応じた電圧まで上昇させるまでに要する時間、所謂ロックアップ時間は、チャージポンプ１４の駆動能力を高くする、即ちチャージポンプ１４の出力電流量を多くすることで、短縮することができる。しかし、チャージポンプ１４の駆動能力を高くすると、出力信号ｆｏの周波数と所望の周波数の差が小さくなった場合においても電流量が大きい、即ち制御電圧の変化が大きいため過応答となり易い。
【０００６】
この位相同期ループ回路で、ロックアップ時間を短縮することを目的とする。
【課題を解決するための手段】
【０００７】
この位相同期ループ回路は、基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループを有し、前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続するものである。
【０００８】
この構成によれば、前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを第２の期間電気的に接続することで、そのノードの電位を前記制御電圧に応じた電位に設定する。電圧制御発振器は、この制御電圧に応じた周波数の出力信号を生成するため、所望の周波数の出力信号を生成するまでに要するロックアップ時間を短縮することができる。
【発明の効果】
【０００９】
開示の位相同期ループ回路は、ロックアップ時間を短縮することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、一実施形態を図１〜図３に従って説明する。
図１に示すように、位相同期ループ（Phase Locked Loop:ＰＬＬ）回路２０の基準分周器２１には、このＰＬＬ回路２０のクロック信号（原振信号）としての入力信号ｆｉが入力される。入力信号ｆｉは、例えば、水晶振動子の発振に基づく固有周波数の水晶発振信号である。基準分周器２１は、入力信号ｆｉを設定値に従って分周した基準信号ｆｒを生成し、この基準信号ｆｒを位相比較器２３に出力する。この位相比較器２３には、比較分周器２２から出力される比較信号ｆｐが入力される。比較分周器２２は、ＰＬＬ回路２０の出力信号ｆｏを設定値に従って分周した比較信号ｆｐを生成する。
【００１１】
位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相差を検出し、その位相差に応じたパルス幅の位相差信号ＵＰ、ＤＮを生成する。例えば、位相比較器２３は、位相差として、基準信号ｆｒの立ち上がりエッジと比較信号ｆｐの立ち上がりエッジの時間差を検出する。そして、位相比較器２３は、基準信号ｆｒよりも比較信号ｆｐの立ち上りエッジが遅れる場合には、各立ち上りエッジの時間差に応じたパルス幅の位相差信号ＵＰを出力する。また、この逆の場合には、各立ち上りエッジの時間差に応じたパルス幅の位相差信号ＤＮを出力する。
【００１２】
チャージポンプ２４は、位相差信号ＵＰ、ＤＮに応答して、ループフィルタ２５に対して正または負の位相差電流ＩＰを供給する。正の位相差電流ＩＰは、チャージポンプ２４からループフィルタ２５に向かって流れる電流であり、負の位相差電流ＩＰはループフィルタ２５からチャージポンプ２４に向かって流れる電流である。例えば、チャージポンプ２４は、位相差信号ＵＰのパルス幅に応じた期間、ループフィルタ２５に正の位相差電流ＩＰを供給し、位相差信号ＤＮのパルス幅に応じた期間、ループフィルタ２５に負の位相差電流ＩＰを供給する。位相比較部は分周器２１，２２、位相比較器２３、チャージポンプ２４を含む。尚、チャージポンプ２４を、位相差信号ＵＰ、ＤＮに応答して、ループフィルタ２５に対して正，負の位相差電流ＩＰを供給するとともに、その電流量を変更するように構成してもよい。
【００１３】
ループフィルタ２５は、チャージポンプ２４が出力する位相差電流ＩＰに応じた制御電圧ＶＣを生成する。その制御電圧ＶＣは、電圧制御発振器（Voltage Controlled Oscillator ：ＶＣＯ）２６に供給される。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。従って、分周器２２、位相比較器２３、チャージポンプ２４、ループフィルタ２５、及びＶＣＯ２６により制御ループが構成される。
【００１４】
本実施形態において、ループフィルタ２５は、抵抗Ｒ１と強誘電体容量Ｃ１とから構成されている。抵抗Ｒ１の第１端子はチャージポンプ２４とＶＣＯ２５との間のノードＮ１に接続され、抵抗Ｒ１の第２端子は強誘電体容量Ｃ１の第１端子に接続され、強誘電体容量Ｃ１の第２端子は低電位電源（例えばグランド）に接続されている。
【００１５】
このように接続された抵抗Ｒ１及び強誘電体容量Ｃ１は積分回路を構成する。即ち、ループフィルタ２５は、チャージポンプ２４が出力する位相差電流ＩＰを積分して制御電圧ＶＣを生成する。この制御電圧ＶＣは、抵抗Ｒ１の抵抗値と強誘電体容量Ｃ１の容量値とにより設定される時定数に応じて変化する。強誘電体容量Ｃ１の容量値は、通常の誘電体を有する通常の容量の容量値に比べて大きい。従って、ループフィルタ２５の時定数は通常の容量を有したループフィルタに比べて大きいため、制御電圧ＶＣの変動は緩やかになる、つまり、より平滑化される。
【００１６】
強誘電体容量Ｃ１は、データを保持するレジスタなどに用いられ、電源電圧の供給を停止した後も電荷を保持する。このため、強誘電体容量Ｃ１は、強誘電体容量Ｃ１に蓄積する電荷量を初期化する初期化回路３０を備えている。
【００１７】
接続制御回路としての初期化回路３０は、信号生成回路としてのカウンタ３１とスイッチ回路３２とを含む。
カウンタ３１には、入力信号ｆｉが入力される。また、カウンタ３１は、スイッチ回路３２、チャージポンプ２４及びＶＣＯ２６と接続されている。カウンタ３１は、入力信号ｆｉのパルスをカウントし、そのカウント値に応じて制御信号ＳＣ１〜ＳＣ３を生成する。そして、カウンタ３１は、第１の制御信号ＳＣ１と第２の制御信号ＳＣ２をスイッチ回路３２に出力し、第３の制御信号ＳＣ３をチャージポンプ２４及びＶＣＯ２６に出力する。スイッチ回路３２は、第１及び第２の制御信号ＳＣ１，ＳＣ２に応答して動作する。チャージポンプ２４及びＶＣＯ２６は、第３の制御信号ＳＣ３に応答して動作／停止する。
【００１８】
スイッチ回路３２は、２つのスイッチＳＷ１，ＳＷ２を含む。両スイッチＳＷ１，ＳＷ２は、例えばＭＯＳトランジスタにより構成される。両スイッチＳＷ１，ＳＷ２は、高電位電源ＶDDの第１の電源線と低電位電源ＶSSの第２の電源線との間に直列に接続されている。即ち、第１のスイッチＳＷ１の第１端子は高電位電源ＶDDに接続され、第１のスイッチＳＷ１の第２端子は第２のスイッチＳＷ２の第１端子に接続され、第２のスイッチＳＷ２の第２端子は低電位電源ＶSSに接続されている。そして、第１のスイッチＳＷ１及び第２のスイッチＳＷ２との間のノードＮ２は、ループフィルタ２５の抵抗Ｒ１と強誘電体容量Ｃ１の間のノードＮ３、つまり強誘電体容量Ｃ１の第１端子であって高電位側の電極に接続されている。
【００１９】
第１のスイッチＳＷ１は、カウンタ３１から供給される第１の制御信号ＳＣ１に応答してオンオフし、第２のスイッチＳＷ２はカウンタ３１から供給される第２の制御信号ＳＣ２に応答してオンオフする。オンした第１のスイッチＳＷ１は、強誘電体容量Ｃ１の第１端子を高電位電源ＶDDに接続する。従って、第１のスイッチＳＷ１を介して、高電位電源ＶDDから強誘電体容量Ｃ１に向かって電流が流れる。強誘電体容量Ｃ１は、第１のスイッチＳＷ１を介して高電位電源ＶDDから供給される充電電流によって電荷を蓄積する。一方、オンした第２のスイッチＳＷ２は、強誘電体容量Ｃ１の第１端子を低電位電源ＶSSに接続する。従って、第２のスイッチＳＷ２を介して、強誘電体容量Ｃ１から低電位電源ＶSSに向かって電流が流れる。従って、強誘電体容量Ｃ１に蓄積された電荷量は、第２のスイッチＳＷ２を介して低電位電源ＶSSに向かって流れる放電電流によって減少する。従って、強誘電体容量Ｃ１が保持する電荷量は、充電電流と放電電流によって制御される、即ち第１のスイッチＳＷ１と第２のスイッチＳＷ２をそれぞれ制御する制御信号ＳＣ１，ＳＣ２、つまりカウンタ３１により制御される。
【００２０】
カウンタ３１は、入力信号ｆｉのパルスをカウントする。例えば、カウンタ３１は、入力信号ｆｉの立ち上がりエッジのタイミングで、カウント値をカウントアップ（＋１）する。カウンタ３１は、レジスタ３１ａ，３１ｂを有し、レジスタ３１ａ，３１ｂにはそれぞれ設定値が記憶されている。
【００２１】
カウンタ３１は、レジスタ３１ａに格納された第１の設定値とカウント値とを比較し、その比較結果に応じて第１の制御信号ＳＣ１を出力する。また、カウンタ３１は、レジスタ３１ｂに格納された第２の設定値とカウント値とを比較し、その比較結果に応じて第２の制御信号ＳＣ２を出力する。上記したように、スイッチ回路３２のスイッチＳＷ１，ＳＷ２は、制御信号ＳＣ１，ＳＣ２に応答してオンオフする。つまり、カウンタ３１は、カウント値に応じてスイッチＳＷ１，ＳＷ２のオンオフを制御する。
【００２２】
カウンタ３１の動作の一例を、図３に従って説明する。
高電位電源ＶDDが供給されて所定電圧になると、カウンタ３１はカウント動作を開始し、Ｈレベルの制御信号ＳＣ１を出力し、Ｌレベルの制御信号ＳＣ２，ＳＣ３を出力する。図１の第１のスイッチＳＷ１は、Ｈレベルの制御信号ＳＣ１に応答してオンする。
【００２３】
次に、カウンタ３１は、カウント値（ｍ）が第１の設定値と等しくなると、Ｌレベルの制御信号ＳＣ１を出力し、第１のスイッチＳＷ１はＬレベルの制御信号ＳＣ１に応答してオフする。次に、カウンタ３１は、カウントアップすると、Ｈレベルの第２の制御信号ＳＣ２を出力する。図１の第２のスイッチＳＷ２は、Ｈレベルの制御信号ＳＣ２に応答してオンする。
【００２４】
次に、カウンタ３１は、カウント値が第２の設定値ｎと等しくなると、Ｌレベルの制御信号ＳＣ２を出力し、第２のスイッチＳＷ２はＬレベルの制御信号ＳＣ２に応答してオフする。次に、カウンタ３１は、カウントアップすると、Ｈレベルの第３の制御信号ＳＣ３を出力する。図１のチャージポンプ２４及びＶＣＯ２６は、Ｌレベルの制御信号ＳＣ３に応答して動作を停止し、Ｈレベルの制御信号ＳＣ３に応答して動作を開始する。
【００２５】
即ち、初期化回路３０は、高電位電源ＶDDが供給されたＰＬＬ回路２０の動作開始時において、第１のスイッチＳＷ１をオンして強誘電体容量Ｃ１に充電電流を供給した後、第２のスイッチＳＷ２をオンして強誘電体容量Ｃ１から放電電流を流す。本実施形態において、充電電流と放電電流の単位時間当たりの電流量は同じに設定されている。従って、強誘電体容量Ｃ１に蓄積される電荷量は、強誘電体容量Ｃ１のヒステリシス特性と、充電電流及び放電電流を流す時間、即ち第１及び第２のスイッチＳＷ１，ＳＷ２をオンする時間によって制御される。
【００２６】
第１のスイッチＳＷ１をオンする時間は第１の設定値（＝ｍ）に対応し、第２のスイッチＳＷ２がオンする時間は第２の設定値（＝ｎ）に対応する。そして、本実施形態において、第１の設定値は、強誘電体容量Ｃ１に蓄積された電荷による電位、つまりノードＮ３の電位が高電位電源ＶDDレベルとなるまでに十分な時間に対応して設定されている。十分な時間とは、ＰＬＬ回路２０を構成する素子における製造上のバラツキや、ＰＬＬ回路２０の使用環境の違いがあっても、ノードＮ３の電位を高電位電源ＶDDにするのに必用な時間である。そして、第１の設定値は、この時間に対して、入力信号ｆｉの周波数に応じて設定されている。
【００２７】
また、第２の設定値は、ノードＮ３の電位が出力信号ｆｏの周波数に対応する電位となるように設定されている。ＶＣＯ２６が接続されたノードＮ１の電位はＶＣＯ２６の電気的特性により出力信号ｆｏの周波数に対応し、このノードＮ１の電位からノードＮ３の電位が決定される。そして、第２のスイッチＳＷ２を介して流れる放電電流は、スイッチＳＷ２のオン抵抗値により決まるため、入力信号ｆｉの周波数からカウント値、つまり第２の設定値が決定される。
【００２８】
上記のようにしてノードＮ３の電位を設定するのは、強誘電体容量Ｃ１が、図２に示すように、印加電圧Ｖに対する電荷量Ｐの特性がヒステリシス特性を持つためである。強誘電体容量Ｃ１の第１端子の電位を一定のレベル（高電位電源ＶDDレベル）とすることにより、毎回、ノードＮ３（ノードＮ１）の電位を所望の電位に設定することができる。
【００２９】
そして、カウンタ３１は、Ｌレベルの制御信号ＳＣ２を出力して第２のスイッチＳＷ２をオフした後、Ｈレベルの第３の制御信号ＳＣ３を出力する。このＨレベルの制御信号ＳＣ３に応答してチャージポンプ２４及びＶＣＯ２６は動作する。この時、ノードＮ３の電位は、強誘電体容量Ｃ１が保持する電荷の量に応じて設定され，ノードＮ３の電位によりノードＮ１の電位が決定される。そして、ノードＮ３の電位は、出力信号ｆｏの周波数に応じて設定されている。従って、ＶＣＯ２６は、その動作の開始時から、所望の周波数の出力信号ｆｏを生成する。
【００３０】
初期化回路３０は、強誘電体容量Ｃ１に対して、高電位電源ＶDDに接続された第１のスイッチＳＷ１を介して充電電流を供給し、低電位電源ＶSSに接続された第２のスイッチＳＷ２を介して放電電流を流す。従って、本実施形態において、ノードＮ１の電位を所望の周波数に応じた電位まで上昇させる時間は、チャージポンプ２４により強誘電体容量Ｃ１を充放電する場合に比べて短い。また、チャージポンプ２４は、位相比較器２３から出力されるパルス波形の出力信号ＵＰ，ＤＮにより、間欠的に強誘電体容量Ｃ１を充放電する。従って、スイッチＳＷ１，ＳＷ２をオンして連続的に充電電流と放電電流を流す場合の方が、短い時間でノードＮ１の電位を所望の周波数に応じた電位まで上昇する。従って、本実施形態のＰＬＬ回路２０は、初期化回路３０を備えていないＰＬＬ回路と比べて、短い時間で出力信号ｆｏの周波数を所望の周波数とするロックアップ時間が短い。
【００３１】
尚、スイッチＳＷ１，ＳＷ２を構成するトランジスタの特性にバラツキが生じている場合、ノードＮ３（ノードＮ１）の電位は、出力信号ｆｏの周波数に応じた電位に近い電位に設定される。そして、ＶＣＯ２６は、その設定電位に応じた周波数の出力信号ｆｏを生成する。この時に生成される出力信号ｆｏの周波数は、ノードＮ１の電位がグランドレベルによる出力信号の周波数と比べて、極めて所望の周波数に近い。従って、出力信号ｆｏの周波数が所望の周波数となるまでのロックアップ時間は、極めて短くなる。
【００３２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＰＬＬ回路２０の位相比較器２３は、基準信号ｆｒと比較信号ｆｐの位相を比較し、両信号ｆｒ，ｆｐの位相差に応じた信号を出力する。ループフィルタ２５は強誘電体容量Ｃ１を含み、位相比較器２３の出力信号に応じたチャージポンプ２４から出力される位相差電流ＩＰにより直流電圧を生成するとともに、その直流電圧を平滑化して制御電圧ＶＣを生成する。ＶＣＯ２６は、制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。
【００３３】
強誘電体容量Ｃ１に接続されたスイッチ回路３２は、強誘電体容量Ｃ１と高電位電源ＶDDの電源線とを接離する第１のスイッチＳＷ１と、強誘電体容量Ｃ１と低電位電源ＶSSの電源線とを接離する第２のスイッチＳＷ２とを有する。カウンタ３１は、入力信号ｆｉをカウントし、カウント値と第１の設定値，第２の設定値とを比較し、第１の期間、強誘電体容量Ｃ１を高電位電源ＶDDの電源線に接続し、第２の期間、強誘電体容量Ｃ１と低電位電源ＶSSの電源線を接続するようにした。
【００３４】
従って、強誘電体容量Ｃ１とＶＣＯ２６との間のノードＮ３は、第１の期間接続された高電位電源ＶDDレベルとなった後、第２の期間、低電位電源ＶSSに接続されることで、その第２の期間に応じた電位となる。ＶＣＯ２６は、この電位の制御電圧ＶＣに応じた周波数の出力信号ｆｏを生成する。つまり、ＶＣＯ２６の制御電圧ＶＣを設定することで、出力信号ｆｏの周波数を所望の周波数にするまでに要するロックアップ時間を短縮することができる。
【００３５】
（２）強誘電体容量Ｃ１を用いてループフィルタ２５を構成した。強誘電体容量Ｃ１を安定した特性で使用するためには初期化動作が必用である。ＰＬＬ回路２０は、強誘電体容量Ｃ１の初期化動作において、容量Ｃ１の電位をＶＣＯ２６の出力信号ｆｏの周波数に応じた制御電圧ＶＣとなるようにした。従って、強誘電体容量Ｃ１の初期化動作を行うことによってＶＣＯ２６に供給する制御電圧ＶＣを設定する、つまりＰＬＬ回路２０のロックアップ時間を短縮するために使用する。これにより、強誘電体容量Ｃ１を用いることにより初期化動作によって特性を安定化するとともにその初期化動作によってロックアップ時間の短縮を図ることができる。
【００３６】
（３）スイッチ回路３２は、ノードＮ３と高電位電源ＶDDの電源線とを接離する第１のスイッチＳＷ１と、ノードＮ３と低電位電源ＶSSの電源線とを接離する第２のスイッチＳＷ２とを有する。カウンタ３１は、入力信号ｆｉをカウントし、クロック信号をカウントし、第１の期間に応じた第１の設定値とカウント値とを比較して第１のスイッチを制御する第１の制御信号ＳＣ１と、第２の期間に応じた第２の設定値とカウント値とを比較して第２のスイッチを制御する第２の制御信号ＳＣ２とを生成する。
【００３７】
従って、第１の設定値と第２の設定値とを設定することで、強誘電体容量Ｃ１が保持する電荷量を設定し、制御電圧ＶＣの電位を設定することができる。
（４）第１の設定値と第２の設定値とを変更することにより、強誘電体容量Ｃ１が保持する電荷量を変更し、制御電圧ＶＣの電位を変更することが可能となる。
【００３８】
（５）カウンタ３１は、第３の制御信号ＳＣ３を生成し、強誘電体容量Ｃ１の電位を設定する期間、チャージポンプ２４の動作を停止するようにした。従って、チャージポンプ２４から出力される負の位相差電流ＩＰが強誘電体容量Ｃ１に加わらないので、短時間で強誘電体容量Ｃ１のノードＮ３の電位を設定することができる。
【００３９】
（６）カウンタ３１は、第３の制御信号ＳＣ３を生成し、強誘電体容量Ｃ１の電位を設定する期間、ＶＣＯ２６の動作を停止するようにした。ＶＣＯ２６を停止させない場合、強誘電体容量Ｃ１の電位を設定する電圧によって目的とする周波数よりも高い周波数の信号ｆｏが出力され、この信号ｆｏが供給されて動作する回路（ＩＣ）が誤動作等の影響を与えるおそれがある。従って、ＶＣＯ２６を停止させることにより、出力信号ｆｏが供給される回路の誤動作等の影響を防ぐことができる。また、ＶＣＯ２６を停止することにより、初期設定における消費電流を低減することができる。
【００４０】
（７）カウンタ３１は、分周器２１に入力される入力信号ｆｉをカウントして第１及び第２の制御信号ＳＣ１，ＳＣ２を生成する。入力信号ｆｉは、ＰＬＬ回路２０が生成する出力信号ｆｏの基準となる信号である。従って、カウンタ３１を動作させるためだけの余分な信号を供給する必用がない。
【００４１】
（８）カウンタ３１は、Ｌレベルの制御信号ＳＣ１を出力した後、カウントアップでＨレベルの制御信号ＳＣ２を出力するようにした。つまり、カウンタ３１（初期化回路３０）は、強誘電体容量Ｃ１を充電する第１のスイッチＳＷ１をオフした後、カウントアップしてから第２のスイッチＳＷ２をオンするようにした。従って、第１のスイッチＳＷ１と第２のスイッチＳＷ２が同時にオンしないため、高電位電源ＶDDと低電位電源ＶSSとの間に直列にスイッチＳＷ１，ＳＷ２を接続しても、両スイッチＳＷ１，ＳＷ２を介して高電位電源ＶDDから低電位電源ＶSSに流れる所謂貫通電流が発生しないため、消費電流の増加を抑制することができる。
【００４２】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態におけるスイッチ回路３２の構成を適宜変更してもよい。
例えば、図４（ａ）に示すスイッチ回路４１を用いる。このスイッチ回路４１は、第１のスイッチＳＷ１と第２のスイッチＳＷ２との間に抵抗Ｒ１１が接続されている。そして、第１のスイッチＳＷ１と抵抗Ｒ１１との間のノードＮ１１が図１のノードＮ３（強誘電体容量Ｃ１の第１端子）に接続されている。上記したように、オンした第２のスイッチＳＷ２は、強誘電体容量Ｃ１の第１端子を低電位電源ＶSSに接続して放電電流を流す。従って、抵抗Ｒ１１は、放電電流を流す経路に接続されている。このように接続された抵抗Ｒ１１は、第２のスイッチＳＷ２のオン抵抗のバラツキ（トランジスタのバラツキ）による放電電流の変化を低減する。この構成により、強誘電体容量Ｃ１が保持する電荷量、即ち、ノードＮ３の電位のバラツキを抑える、即ちループフィルタ２５の電位を精度良く設定することができる。
【００４３】
また、図４（ｂ）に示すスイッチ回路４２を用いる。このスイッチ回路４２は、図４（ｂ）に示すスイッチ回路４１の抵抗Ｒ１１を電流源４３に変更したものである。電流源４３が流す電流量は、抵抗Ｒ１１に流れる電流量に比べて、製造バラツキの影響が少ない。従って、このスイッチ回路４２を用いることにより、よりループフィルタ２５の電位を精度良く設定することができる。
【００４４】
・上記実施形態では、スイッチ回路３２を抵抗Ｒ１と強誘電体容量Ｃ１との間のノードＮ３に接続したが、強誘電体容量Ｃ１が保持する電荷量を設定することによりＶＣＯ２６の制御電圧ＶＣの電位を設定可能であれば、接続箇所は適宜変更してもよい。
【００４５】
・上記実施形態において、分周器２１，２２の分周比を変更するようにしてもよい。例えば、分周器２１，２２にレジスタを接続し、これらのレジスタに分周比を記憶する。そして、レジスタの分周比を変更する。レジスタとして強誘電体容量を用いたメモリを用いることもできる。
【００４６】
・上記実施形態において、カウンタ３１のレジスタ３１ａ，３１ｂに記憶した第１及び第２の設定値を変更可能としてもよい。例えば、複数の端子をカウンタに接続し、端子を高電位電源ＶDD又は低電位電源ＶSSに接続して各端子のレベルを設定する。カウンタは、各端子の状態に応じた設定値を選択し、選択した設定値によるタイミングで第１及び第２のスイッチＳＷ１，ＳＷ２をオンオフする。また、レジスタの内容、即ち設定値を外部から書換え可能としてもよい。入力信号ｆｉの周波数、分周器２１，２２の分周比、出力信号ｆｏの周波数、等に応じて設定値を変更する。
【００４７】
・上記実施形態では、カウンタ３１の設定値をレジスタ３１ａ，３１ｂに記憶するようにしたが、信号によりカウンタ３１に与える構成としてもよい。
【図面の簡単な説明】
【００４８】
【図１】ＰＬＬ回路の回路図である。
【図２】強誘電体容量の特性図である。
【図３】カウンタの動作波形図である。
【図４】（ａ）（ｂ） 別のスイッチ回路の回路図である。
【図５】ＰＬＬ回路の回路図である。
【符号の説明】
【００４９】
２１，２２ 分周器
２３ 位相比較器
２５ ループフィルタ
２６ 電圧制御発振器（ＶＣＯ）
Ｃ１ 強誘電体容量
ＶＣ 制御電圧
【特許請求の範囲】
【請求項１】
基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループを有し、
前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続する、
ことを特徴とする位相同期ループ回路の制御方法。
【請求項２】
前記ノードと前記第１の電源線とを接離する第１のスイッチと、
前記ノードと前記第２の電源線とを接離する第２のスイッチと、
を有し、
クロック信号をカウントし、前記第１の期間に応じた第１の設定値とカウント値とを比較して前記第１のスイッチを制御する第１の制御信号と、前記第２の期間に応じた第２の設定値とカウント値とを比較して前記第２のスイッチを制御する第２の制御信号とを生成する、
ことを特徴とする請求項１に記載の位相同期ループ回路の制御方法。
【請求項３】
前記第１の期間と前記第２の期間、前記電圧制御発振器の動作を停止する、ことを特徴とする請求項１又は２に記載の位相同期ループ回路の制御方法。
【請求項４】
基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループと、
前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続する接続制御回路と、
を有することを特徴とする位相同期ループ回路。
【請求項５】
前記接続制御回路は、
前記ノードと前記第１の電源線とを接離する第１のスイッチと、
前記ノードと前記第２の電源線とを接離する第２のスイッチと、
クロック信号をカウントし、前記第１の期間に応じた第１の設定値とカウント値とを比較して前記第１のスイッチを制御する第１の制御信号と、前記第２の期間に応じた第２の設定値とカウント値とを比較して前記第２のスイッチを制御する第２の制御信号とを生成する信号生成回路と、
を有することを特徴とする請求項４に記載の位相同期ループ回路。
【請求項６】
前記信号生成回路は、前記第１の期間と前記第２の期間、前記電圧制御発振器の動作を停止する第３の制御信号を生成する、ことを特徴とする請求項５に記載の位相同期ループ回路。
【請求項７】
前記制御ループは、前記クロック信号を分周して前記基準信号を生成する分周器を含む、ことを特徴とする請求項５又は６に記載の位相同期ループ回路。
【請求項１】
基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループを有し、
前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続する、
ことを特徴とする位相同期ループ回路の制御方法。
【請求項２】
前記ノードと前記第１の電源線とを接離する第１のスイッチと、
前記ノードと前記第２の電源線とを接離する第２のスイッチと、
を有し、
クロック信号をカウントし、前記第１の期間に応じた第１の設定値とカウント値とを比較して前記第１のスイッチを制御する第１の制御信号と、前記第２の期間に応じた第２の設定値とカウント値とを比較して前記第２のスイッチを制御する第２の制御信号とを生成する、
ことを特徴とする請求項１に記載の位相同期ループ回路の制御方法。
【請求項３】
前記第１の期間と前記第２の期間、前記電圧制御発振器の動作を停止する、ことを特徴とする請求項１又は２に記載の位相同期ループ回路の制御方法。
【請求項４】
基準信号と比較信号の位相を比較し、前記基準信号と前記比較信号の位相差に応じた信号を出力する位相比較部と、強誘電体容量により前記位相比較部の出力信号を平滑化して制御電圧を生成するループフィルタと、前記制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、を含む制御ループと、
前記強誘電体容量と前記電圧制御発振器との間のノードと第１の電源線とを第１の期間電気的に接続した後、前記ノードと第２の電源線とを前記制御電圧に応じた第２の期間電気的に接続する接続制御回路と、
を有することを特徴とする位相同期ループ回路。
【請求項５】
前記接続制御回路は、
前記ノードと前記第１の電源線とを接離する第１のスイッチと、
前記ノードと前記第２の電源線とを接離する第２のスイッチと、
クロック信号をカウントし、前記第１の期間に応じた第１の設定値とカウント値とを比較して前記第１のスイッチを制御する第１の制御信号と、前記第２の期間に応じた第２の設定値とカウント値とを比較して前記第２のスイッチを制御する第２の制御信号とを生成する信号生成回路と、
を有することを特徴とする請求項４に記載の位相同期ループ回路。
【請求項６】
前記信号生成回路は、前記第１の期間と前記第２の期間、前記電圧制御発振器の動作を停止する第３の制御信号を生成する、ことを特徴とする請求項５に記載の位相同期ループ回路。
【請求項７】
前記制御ループは、前記クロック信号を分周して前記基準信号を生成する分周器を含む、ことを特徴とする請求項５又は６に記載の位相同期ループ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−２８４４２８（Ｐ２００９−２８４４２８Ａ）
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願番号】特願２００８−１３６９２７（Ｐ２００８−１３６９２７）
【出願日】平成２０年５月２６日（２００８．５．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願日】平成２０年５月２６日（２００８．５．２６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]