信頼性の向上した銅被膜のための接続パッド構造およびその製造方法
１つの例示的な実施例に従って、半導体ダイにおける構造は、相互接続金属層内に配置される金属パッド（２２６）を含み、金属パッド（２２６）は銅を含む。当該構造はさらに、金属パッド（２２６）の上に配置される層間誘電体層（２１４）を含む。当該構造はさらに、層間誘電体層（２１４）内に規定される端子ビア（２２８）を含み、端子ビア（２２８）は、金属パッド（２２６）の上に配置される。端子ビア（２２８）は、金属パッド（２２６）の１つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）のみに沿って延在する。当該構造はさらに、層間誘電体層（２１４）の上および端子ビア（２２８）内に配置される端子金属層（２２０）を含む。当該構造はさらに、端子金属層（２２０）の上に配置される誘電体ライナー（２１６）を含み、接続パッド開口部２３４は、誘電体ライナー（２１６）内に規定され、接続パッド開口部（２３４）は、端子金属層（２２０）の一部分（２３６）を露出させる。層間誘電体層（２１４）は、端子金属層（２２０）の露出部分（２３６）と金属パッド（２２６）との間に配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般に、半導体製造の分野に属する。より具体的には、この発明は、銅相互接続線の製造の分野に属する。
【背景技術】
【０００２】
フラッシュメモリ素子およびその他のタイプのメモリ素子などの半導体素子は、素子密度および速度においては増大を続ける一方で、サイズおよび消費電力においては減少している。しかしながら、密度および速度が増大し、サイズおよび消費電力が減少した、フラッシュメモリ素子などの半導体素子はまた、高度な導電性および信頼性を備えた相互接続線を必要とする。その結果、（「Ａｌ」）ベースの被膜の代替として、銅（「Ｃｕ」）被膜がより望ましいものとなっており、それは、銅が、アルミニウムに比べて抵抗が低い、すなわち、導電性に優れているためである。銅の抵抗がより低いことで、素子の相互接続線におけるＲＣ遅延を低減して、半導体素子の信号をより速く移動させることが可能になる。さらに、銅はアルミニウムに比べてエレクトロマイグレーション抵抗が高いので、銅の相互接続線は、確実に、より細い線でより高い電流密度を取扱うことが可能である。しかしながら、銅は半導体製造での使用が難しく、それは、それ、すなわち銅は、シリコン内で極めて急速に拡散するので、半導体ダイの活性領域に達した場合、能動素子を損傷するおそれがあるためである。結果として、銅の相互接続線を拡散バリア層で覆って、銅の望ましくない拡散を阻止する必要がある。さらに、酸化しやすいなどの銅の特性のために、銅への接合は、アルミニウムまたは金への接合に比べて困難となる。結果として、半導体の製造者は、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のための効果的な銅接続パッド構造を提供する上で苦慮している。
【０００３】
銅被膜で用いられる従来の接続パッド構造では、アルミニウムの層を含む端子金属構造が拡散バリア層の上に配置され、拡散バリア層は、典型的には、タンタル（「Ｔａ」）を含み、銅金属パッドの上に形成される。アルミニウムの層が、ワイヤ接続を容易に受け入れる確実な面を設ける一方、拡散バリア層が、銅がアルミニウム層へ拡散するのを効果的に防止する。しかしながら、ワイヤボンディングの応力がかかっている間、拡散バリア層に亀裂が生じる場合があり、それによって、銅がアルミニウム層に拡散し、接続不良が生じさせるおそれがある。
【０００４】
よって、当該技術においては、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のためのより信頼性の高い接続パッド構造が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００５】
概要
この発明は、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法に向けられている。この発明は、当該技術における、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のためのより信頼性の高い接続パッド構造の必要性に対応し、かつ、それを解決するものである。
【０００６】
１つの例示的な実施例に従って、半導体ダイにおける構造は、相互接続金属層内に配置される金属パッドを含み、金属パッドは銅を含む。当該構造はさらに、金属パッドの上に配置される層間誘電体層を含む。層間誘電体層は、たとえば、ＴＥＯＳ酸化物であってもよい。当該構造はさらに、層間誘電体層内に規定される端子ビアを含み、端子ビアは、金属パッドの上に配置され、かつ、端子ビアは、金属パッドの１つの側面のみに沿って延在
する。当該構造はさらに、層間誘電体層の上および端子ビア内に配置される端子金属層を含む。端子金属層は、コンタクト金属層とバリア層とを含み、バリア層は、層間誘電体層の上に配置される。たとえば、コンタクト金属層はアルミニウムを含んでいてもよく、バリア層はタンタルを含んでいてもよい。
【０００７】
この例示的な実施例に従って、当該構造はさらに、端子金属層の上に配置される誘電体ライナーを含む。当該構造はさらに、誘電体ライナー内に規定される接続パッド開口部を含み、接続パッド開口部は、端子金属層の一部分を露出させ、層間誘電体層は、端子金属層の露出部分と金属パッドとの間に配置される。一実施例に従って、端子ビアは、金属パッドの４つの側面に沿って延在してもよい。一実施例に従って、この発明は、上記の相互接続構造を実現するための方法である。この発明のその他の特徴および利点は、以下の詳細な説明および添付の図面を参照することで、当業者にはより容易に明らかとなるであろう。
【発明を実施するための最良の形態】
【０００８】
発明の詳細な説明
この発明は、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法に向けられている。以下の説明には、この発明の実現化に関する特定の情報が含まれている。当業者であれば、この発明が本願で特に述べたものと異なる態様で実現可能であることを認識できるであろう。さらに、この発明の特定の詳細の一部は、この発明が不明瞭となるのを避けるため、ここでは論じていない。
【０００９】
本願における図面およびそれに伴う詳細な説明は、この発明の単に例示的な実施例に向けられたものである。簡潔さを保つために、この発明の他の実施例は、本願では特に記載しておらず、かつ、この発明の図面において特に図示していない。図面に示す各種の要素および寸法は、説明しやすくするため、原寸に比例していない旨留意されたい。
【００１０】
図１Ａは、例示的な従来の接続パッド構造を含む例示的な構造の断面図を示す。構造１００は、従来の接続パッド構造１０２と、中間誘電体層１０４、１０６および１０８と、層間誘電体（「ＩＬＤ」）層１１０、１１２および１１４と、誘電体ライナー１１６と、バリア層１１８と、上層誘電体層１３２とを含む。従来の接続パッド構造１０２は、端子金属層１２０と金属パッド１２６とを含み、該端子金属層は、コンタクト金属層１２２と、バリア層１２４とを含む。構造１００は、フラッシュメモリ素子またはその他のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続金属構造の一部であってもよい。
【００１１】
図１Ａに示すように、ＩＬＤ層１１０は、中間誘電体層１０４の上に配置される。中間誘電体層１０４は、窒化ケイ素を含んでいてもよく、かつ、化学気相成長（「ＣＶＤ」）プロセスを用いて形成されてもよい。ＩＬＤ層１１０は、テトラエチルオルソシリケート（「ＴＥＯＳ」）酸化物を含んでいてもよく、かつ、ＣＶＤプロセスを用いて、中間誘電体層１０４の上に形成されてもよい。図１Ａにさらに示すように、中間誘電体層１０６はＩＬＤ層１１０の上に配置され、ＩＬＤ層１１２は中間誘電体層１０６の上に配置される。中間誘電体層１０６およびＩＬＤ層１１２は、組成、厚さおよび形成において、中間誘電体層１０４およびＩＬＤ層１１０とそれぞれ実質的に同様である。図１Ａにさらに示すように、バリア層１１８は、トレンチ１２６の側壁および底面の上に配置され、該トレンチは、ＩＬＤ層１１２および中間誘電体層１０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層１１８は、タンタルを含んでいてもよく、かつ、物理的気相成長（「ＰＶＤ」）プロセスを用いて、トレンチ１２７の側壁および底面の上に形成されてもよい。図１Ａにさらに示すように、金属パッド１２６は、トレンチ１２７内のバリア層１１８の上に配置され、かつ、銅を含む。金属パッド１２６は、ＣＶＤプロセ
スまたはその他の適切なプロセスを用いて、トレンチ１２７内に銅を蒸着することで形成されてもよい。金属パッド１２６は、「Ｍ３」とも呼ばれる第３相互接続金属層内に形成されてもよい。
【００１２】
図１Ａにさらに示すように、中間誘電体層１０８はＩＬＤ層１１２の上に配置され、ＩＬＤ層１１４は中間誘電体層１０８の上に配置される。中間誘電体層１０８は、組成、厚さおよび形成において、中間誘電体層１０４および１０６と実質的に同様である。ＩＬＤ層１１４は、組成および形成において、ＩＬＤ層１１０および１１２と実質的に同様である。図１Ａにさらに示すように、端子金属層１２０は、ＩＬＤ層１１４の上および端子ビア１２８内に配置され、該端子ビアは、金属パッド１２６の上に配置される。端子ビア１２８は、ＩＬＤ層１１４および中間誘電体層１０８内に孔をパターニングおよびエッチングすることで形成されてもよい。端子金属層１２０は、端子ビア１２８の側壁および底面の上に配置されるバリア層１２４と、バリア層１２４の上に配置されるコンタクト金属層１２２とを含む。バリア層１２４は、タンタルを含んでいてもよく、かつ、ＰＶＤプロセスによって形成されてもよい。コンタクト金属層１２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスによって形成されてもよい。
【００１３】
図１Ａにさらに示すように、誘電体ライナー１１６は、ＩＬＤ１１４および端子金属層１２０の上に配置される。誘電体ライナー１１６は、ＴＥＯＳ酸化物を含んでいてもよく、かつ、ＣＶＤプロセスを用いて蒸着されてもよい。図１Ａにさらに示すように、上層誘電体層１３２は、誘電体ライナー１１６の上に配置され、窒化ケイ素を含んでいてもよく、ＣＶＤプロセスを用いて形成されてもよい。図１Ａにさらに示すように、接続パッド開口部１３４は、上層誘電体層１３２および誘電体ライナー１１６内に配置され、かつ、端子金属層１２０の部分１３６を露出させ、該部分は、接続パッド開口部１３４の側壁１５２の間に配置される。接続パッド開口部１３４は、上層誘電体層１３２と誘電体ライナー１１６内に孔をパターニングおよびエッチングすることで形成されてもよく、かつ、幅１３８を有し、該幅は、約７６．０ミクロンであってもよい。
【００１４】
接続パッド構造１０２に接続ワイヤを装着するために行なわれるワイヤボンディング工程の間に、端子金属層１２０の露出部分１３６に、矢印１４０で示す下向きの力が加えられる。端子金属層１２０の露出部分、すなわち、部分１３６に加えられる下向きの力で生じる応力によって、バリア層１２４を含む端子金属層１２０に亀裂が生じる可能性がある。よって、端子金属層１２０の露出部分は、従来の接続パッド構造１０２の金属パッド１２６の上に直接配置されているので、金属パッド１２６内の銅が、端子金属層１２０に拡散し、ワイヤ接続不良を起こすおそれがある。
【００１５】
図１Ｂは、構造１００の上面図を示し、図１Ａの構造１００の断面図は、図１Ｂの線Ａ−Ａに沿ったものである。特に、金属パッド１２６、端子ビア１２８、端子金属層１２０の部分１３６および接続パッド開口部１３４の幅１３８は、図１Ａおよび図１Ｂにおける同一の要素に対応している。図１Ｂに示すように、端子ビア１２８は幅１４２を有し、該幅は約８０．０オングストロームであってもよく、金属パッド１２６は幅１４４を有し、該幅は約８２．０オングストロームであってもよい。よって、図１Ｂに示すように、端子ビア１２８は、金属パッド１２６の本質的部分の上に配置される。
【００１６】
図２Ａは、この発明の一実施例に従って、例示的な接続パッド構造を含む例示的な構造の断面図を示す。構造２００は、接続パッド構造２０２と、中間誘電体層２０４、２０６および２０８と、ＩＬＤ層２１０、２１２および２１４と、誘電体ライナー２１６と、バリア層２１８と、端子ビア２２８と、上層誘電体層２３２とを含む。接続パッド構造２０２は端子金属層２２０と金属パッド２２６とを含み、該端子金属層は、コンタクト金属層２２２と、バリア層２２４とを含む。構造２００は、フラッシュメモリ素子またはその他
のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続構造の一部であってもよい。
【００１７】
図２Ａに示すように、ＩＬＤ層２１０は、中間誘電体層２０４の上に配置される。中間誘電体層２０４は、半導体ダイにおける相互接続金属層（図２Ａには図示せず）または誘電体層の上に配置されてもよく、かつ、窒化ケイ素またはその他の適切な誘電体を含んでいてもよい。中間誘電体層２０４は、ＣＶＤプロセスまたはその他の適切なプロセスを用いて形成されてもよく、かつ、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。ＩＬＤ層２１０は、ＴＥＯＳ酸化物またはその他の適切な誘電体を含んでいてもよく、かつ、ＣＶＤプロセスまたはその他の適切なプロセスを用いて、中間誘電体層１０４の上に形成されてもよい。図２Ａにさらに示すように、中間誘電体層２０６はＩＬＤ層２１０の上に配置され、ＩＬＤ層２１２は中間誘電体層２０６の上に配置される。中間誘電体層２０６は、組成、厚さおよび形成において、中間誘電体層２０４と実質的に同様であり、ＩＬＤ層２１２は、組成、厚さおよび形成において、ＩＬＤ層２１０と実質的に同様である。
【００１８】
図２Ａにさらに示すように、バリア層２１８は、トレンチ２２７の側壁および底面の上に配置され、該トレンチは、適切なエッチングプロセスを用いて、ＩＬＤ層２１２および中間誘電体層２０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層２１８は、タンタルまたはその他の適切な銅拡散バリア材料を含んでいてもよく、かつ、約２５０．０オングストローム±２５．０オングストロームの厚さを有していてもよい。バリア層２１８は、ＰＶＤプロセスまたはその他の適切なプロセスを用いて、トレンチ２２７の側壁および底面の上に形成されてもよい。図２Ａにさらに示すように、金属パッド２２６は、トレンチ２２７内のバリア層２１８の上に配置され、かつ、銅を含む。金属パッド２２６は、ＣＶＤプロセス、電気めっきプロセスまたはその他の適切なプロセスを用いて、トレンチ２２７内に銅を蒸着することで形成されてもよい。例として、金属パッド２２６は、約２５００．０オングストローム±３７５．０オングストロームの厚さを有していてもよい。金属パッド２２６は、半導体ダイの上層相互接続金属層内に配置される。例として、金属パッド２２６は、第３相互接続金属層、すなわち、「Ｍ３」内に配置されてもよい。
【００１９】
図２Ａにさらに示すように、中間誘電体層２０８はＩＬＤ層２１２および金属パッド２２６の上に配置され、ＩＬＤ層２１４は中間誘電体層２０８の上に配置される。中間誘電体層２０８は、組成、厚さおよび形成において、中間誘電体層２０４および２０６と実質的に同様である。ＩＬＤ層２１４は、組成および形成において、ＩＬＤ層２１０および２１２と実質的に同様である。例として、ＩＬＤ層２１４は、約５５００．０オングストローム±５５０．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、端子ビア２２８は、ＩＬＤ層２１４および中間誘電体層２０８内ならびに金属パッド２２６の上に配置される。図２Ａのこの発明の実施例では、端子ビア２２８は、金属パッド２２６の側面２４２ａに近接して配置されるが、金属パッド２２６の対向する側面２４２ｂには近接しない。よって、端子ビア２２８は、金属パッド２２６の上面２４８に対して垂直な方向に延在する金属パッド２２６の中心線２４６から「オフセット」されている。他の実施例では、端子ビア２２８は、金属パッド２２６の２つ以上の側面に沿って配置されてもよい。端子ビア２２８は、当該技術において知られているエッチングプロセスを用いて、ＩＬＤ層２１４および中間誘電体層２０８内に孔を適切にパターニングおよびエッチングすることで形成されてもよい。例として、端子ビア２２８の幅２５０は、約３．０ミクロンであってもよい。
【００２０】
図２Ａにさらに示すように、端子金属層２２０は、端子ビア２２８内およびＩＬＤ層２１４の上に配置される。端子金属層２２０は、端子ビア２２８の側壁および底面の上なら
びにＩＬＤ層２１４の上に配置されるバリア層２２４と、バリア層２２４の上に配置されるコンタクト金属層２２２とを含む。バリア層２２４は、タンタルまたはその他の適切な材料を含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、端子ビア２２８の側壁および底面の上ならびにＩＬＤ層２１４の上に形成されてもよい。例として、バリア層２２４は、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。コンタクト金属層２２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、バリア層２２４の上に形成されてもよい。他の実施例では、コンタクト金属層２２２は、０．５％と異なる割合の銅を有するアルミニウムを含んでいてもよい。例として、コンタクト金属層２２２は、約６５００．０オングストローム±６５０．０オングストロームの厚さを有していてもよい。バリア層およびコンタクト金属層が端子ビア２２８内およびＩＬＤ層２１４の上に蒸着された後、それら、すなわち、バリア層およびコンタクト金属層は、適切にパターニングおよびエッチングされて、端子金属層２２０を形成してもよい。端子金属層２２０は、端子ビア２２８によって、金属パッド２２６に電気的に接続される。
【００２１】
図２Ａにさらに示すように、誘電体ライナー２１６は、ＩＬＤ層２１４および端子金属層２２０の上に配置される。誘電体ライナー２１６は、ＴＥＯＳ酸化物またはその他の適切な誘電体を含んでいてもよく、かつ、ＣＶＤプロセスまたはその他の適切なプロセスを用いて蒸着されてもよい。例として、誘電体ライナー２１６は、約５０００．０オングストローム±５００．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、上層誘電体層２３２は、誘電体ライナー２１６の上に配置され、窒化ケイ素またはその他の適切な誘電体を含んでいてもよく、ＣＶＤプロセスを用いて形成されてもよい。例として、上層誘電体層２３２は、約１０，０００．０オングストローム±１０００．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、接続パッド開口部２３４は、上層誘電体層２３２および誘電体ライナー２１６内に配置され、かつ、端子金属層２２０の部分２３６を露出させ、該部分は、接続パッド開口部２３４の側壁２５２の間に配置される。接続パッド開口部２３４は、上層誘電体層２３２および誘電体ライナー２１６内に孔を適切にパターニングおよびエッチングすることで形成してもよい。例として、接続パッド開口部２３４の幅２３８は、約７６．０ミクロンであってもよい。
【００２２】
図２Ｂは、構造２００の上面図を示し、図２Ａの構造２００の断面図は、図２Ｂの線２Ａ−２Ａに沿ったものである。特に、金属パッド２２６、端子ビア２２８、上層誘電体層２３２、端子金属層２２０の部分２３６、接続パッド開口部２３４の幅２３８ならびに金属パッド２２６の側面２４２および２４４は、図２Ａおよび図２Ｂの同一の要素に対応している。図２Ｂに示すように、端子ビア１２８は幅１４２を有し、該幅は約８０．０オングストロームであってもよく、金属パッド１２６は幅２５４および深さ２５６を有する。例として、幅２５４は約８５．０オングストロームであってもよく、深さ２５６は約８０．０オングストロームであってもよい。図２Ｂにさらに示すように、端子ビア２２８は、金属パッド２２６の一側面、すなわち、側面２４２ａのみに沿って延在し、該金属パッドは、別の側面２４２ｂ、２４２ｃおよび２４２ｄを有する。
【００２３】
よって、図２Ａおよび図２Ｂのこの発明の実施例では、端子ビア２２８をオフセットすることによって、すなわち、端子ビア２２８を金属パッド２２６の側面２４２ａに隣接して配置することによって、この発明は、接続パッド構造、すなわち、端子金属層２２０の部分２３６と金属パッド２２６との間に配置されるＩＬＤ層２１４とバリア層２０８とを有する接続パッド構造２０２を実現する。結果として、端子金属層２２０の露出部分、すなわち、部分２３６が、ワイヤボンディング工程の間に部分２３６に加えられる、図２Ａの矢印２４０で示す下方向の力で生じる亀裂によって損傷した場合、ＩＬＤ層２１４およびバリア層２０８が、金属パッド２２６内の銅が端子金属層２２０に拡散してワイヤ接続
不良を起こすのを防止する。対照的に、図１Ａの従来の接続パッド構造１０２では、端子金属層１２０の露出部分、すなわち、部分１３６は金属パッド１２６と直接接触しているので、ワイヤボンディング工程の間に端子金属層１２０に亀裂が生じると、金属パッド１２６内の銅が端子金属層１２０に拡散し、それによって接続不良を起こす可能性がある。よって、図２Ａおよび図２Ｂのこの発明の実施例では、オフセットされた端子ビアを用いることで、この発明は、信頼性の向上した銅被膜のための接続パッド構造を有利に実現する。
【００２４】
図３Ａは、この発明の一実施例に従って、例示的な接続パッド構造を含む例示的な構造の断面図を示す。図３Ａでは、構造３００における中間誘電体層３０４、３０６および３０８、ＩＬＤ層３１０、３１２および３１４、誘電体ライナー３１６、バリア層３１８および３２４、金属パッド３２６、トレンチ３２７、上層誘電体層３３２、幅３３８ならびに側面３４２および３４４はそれぞれ、図２Ａの構造２００における中間誘電体層２０４、２０６および２０８、ＩＬＤ層２１０、２１２および２１４、誘電体ライナー２１６、バリア層２１８および２２４、金属パッド２２６、トレンチ２２７、上層誘電体層２３２、幅２３８ならびに側面２４２および２４４と対応する。構造３００は、接続パッド構造３０２を含み、該接続パッド構造は、端子金属層３２０と金属パッド３２６とを含む。端子金属層３２０は、コンタクト金属層３２２とバリア層３２４とを含む。構造３００は、フラッシュメモリ素子またはその他のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続金属構造の一部であってもよい。
【００２５】
図３Ａに示すように、ＩＬＤ層３１０は、中間誘電体層３０４の上に配置される。中間誘電体層３０４は、半導体ダイにおける相互接続金属層（図３Ａには図示せず）または誘電体層の上に配置されてもよい。中間誘電体層３０４およびＩＬＤ層３１０は、組成、厚さおよび形成において、図２Ａの中間誘電体層２０４およびＩＬＤ層２１０とそれぞれ実質的に同様である。図３Ａにさらに示すように、中間誘電体層３０６はＩＬＤ層３１０の上に配置され、ＩＬＤ層３１２は中間誘電体層３０６の上に配置される。中間誘電体層３０６およびＩＬＤ層３１２は、組成、厚さおよび形成において、中間誘電体層３０４およびＩＬＤ層３１０とそれぞれ実質的に同様である。
【００２６】
図３Ａにさらに示すように、バリア層３１８は、トレンチ３２７の側壁および底面の上に配置され、該トレンチは、適切なエッチングプロセスを用いて、ＩＬＤ層３１２および中間誘電体層３０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層３１８は、組成、厚さおよび形成において、図２Ａのバリア層２１８と実質的に同様である。図３Ａにさらに示すように、金属パッド３２６は、トレンチ３２７内のバリア層３１８の上に配置され、かつ、銅を含む。金属パッド３２６は、厚さおよび形成において、金属パッド２２６と実質的に同様である。金属パッド３２６は、半導体ダイの上層相互接続金属層内に配置される。例として、金属パッド３２６は、第３相互接続金属層、すなわち、「Ｍ３」に配置されてもよい。
【００２７】
図３Ａにさらに示すように、中間誘電体層３０８は、ＩＬＤ層３１２および金属パッド３２６の上に配置され、ＩＬＤ層３１４は、中間誘電体層３０８の上に配置される。中間誘電体層３０８は、組成、厚さおよび形成において、中間誘電体層３０４および３０６と実質的に同様であり、ＩＬＤ層３１４は、組成および形成において、ＩＬＤ層３１０および３１２と実質的に同様である。図３Ａにさらに示すように、端子ビア３２８の部分３５４ａおよび３５４ｂは、ＩＬＤ層３１４および中間誘電体層３０８内ならびに金属パッド３２６の上に配置される。端子ビア３２８の部分３５４ａおよび３５４ｂはさらに、金属パッド３２６のそれぞれの側面３４２および３４４にも隣接して配置される。端子ビア３２８の部分３５４ａおよび３５４ｂは、適切なエッチングプロセスを用いて、ＩＬＤ層３１４および中間誘電体層３０８内に孔を適切にパターニングおよびエッチングすることで
形成してもよい。例として、部分３５４ａおよび３５４ｂの幅３５６は約３．０ミクロンであってもよい。端子ビア３２８については、図３Ｂに関連してさらに説明する。
【００２８】
図３Ａにさらに示すように、端子金属層３２０は、端子ビア３２８の部分３５４ａおよび３５４ｂ内ならびにＩＬＤ層３１４の上に配置される。端子金属層３２０は、端子ビア３２８の部分３５４ａおよび３５４ｂの側壁および底面の上ならびにＩＬＤ層３１４の上に配置されるバリア層３２４と、バリア層３２４の上に配置されるコンタクト金属層３２２とを含む。バリア層３２４は、タンタルまたはその他の適切な材料を含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、端子ビア３２８の部分３５４ａおよび３５４ｂの側壁および底面の上ならびにＩＬＤ層３１４の上に形成されてもよい。例として、バリア層３２４は、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。コンタクト金属層３２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、バリア層３２４の上に形成されてもよい。他の実施例では、コンタクト金属層３２２は、０．５％と異なる割合の銅を有するアルミニウムを含んでいてもよい。例として、コンタクト金属層３２２は、約６５００．０オングストローム±６５０．０オングストロームの厚さを有していてもよい。バリア層およびコンタクト金属層が端子ビア３２８の部分３５４ａおよび３５４ｂ内ならびにＩＬＤ層３１４の上に蒸着された後、それら、すなわち、バリア層およびコンタクト金属層を、適切にパターニングおよびエッチングして、端子金属層３２０を形成してもよい。端子金属層３２０は、端子ビア３２８によって、金属パッド３２６に電気的に接続される。
【００２９】
図３Ａにさらに示すように、誘電体ライナー３１６は、ＩＬＤ３１４および端子金属層３２０の上に配置される。誘電体ライナー３１６は、組成、厚さおよび形成において、図２Ａの誘電体ライナー２１６と実質的に同様である。図３Ａにさらに示すように、上層誘電体層３３２は、誘電体ライナー３１６の上に配置され、かつ、組成、厚さおよび形成において、図２Ａの上層誘電体層２３２と実質的に同様である。図３Ａにさらに示すように、接続パッド開口部３３４は、上層誘電体層３３２および誘電体ライナー３１６内に配置され、かつ、端子金属層３２０の部分３３６を露出させ、該部分は、接続パッド開口部３３４の側壁３５２の間に配置される。接続パッド開口部２３４は、上層誘電体層３３２および誘電体ライナー３１６内に孔を適切にパターニングおよびエッチングすることで形成されてもよい。例として、接続パッド開口部３３４の幅３３８は、約７６．０ミクロンであってもよい。
【００３０】
図３Ｂは、構造３００の上面図を示し、図３Ａの構造３００の断面図は、図３Ｂの線３Ａ−３Ａに沿ったものである。特に、金属パッド３２６、端子ビア３２８、上層誘電体層３３２、端子金属層３２０の部分３３６、接続パッド開口部３３４の幅３３８、金属パッド３２６の側面３４２および３４４ならびに部分３５４ａおよび３５４ｂは、図３Ａおよび図３Ｂにおける同一の要素に対応する。図３Ｂに示すように、端子ビア３２８は、部分３５４ａ、３５４ｂ、３５４ｃおよび３５４ｄを含み、該部分はそれぞれ、金属パッド３２６の側面３４２ａ、３４２ｂ、３４２ｃおよび３４２ｄに沿って、すなわち、隣接して配置される。よって、図３Ａおよび図３Ｂのこの発明の実施例では、端子ビア３２８は、金属パッド３２６の側面に沿って延在し、かつ、端子金属層３２０の部分３３６を囲み、該部分は、接続パッド開口部３３４において露出される。図３Ｂにさらに示すように、金属パッド３２６は幅３５８を有し、該幅は、たとえば、約８８．０ミクロンであってもよい。
【００３１】
よって、図３Ａおよび図３Ｂのこの発明の実施例では、金属パッド３２６の側面に沿って端子ビア３２８を形成することで、この発明は、接続パッド構造、すなわち、端子金属層３２０の露出部分３３６と金属パッド３２６との間に配置されたＩＬＤ層３１４とバリ
ア層３０８とを有する接続パッド構造３０２を実現する。よって、図２Ａおよび図２Ｂのこの発明の実施例と同様、端子金属層３２０の露出部分、すなわち露出部分３３６が、ワイヤボンディング工程の間に端子金属層３２０の部分３３６に加えられる、矢印３４０で表わす下方向の力で生じる亀裂によって損傷した場合、露出部分３３６の下に配置されるＩＬＤ層３１４およびバリア層３０８が、金属パッド３２６内の銅が端子金属層３２０に拡散し、それによってワイヤ接続不良を起こすのを防止する。よって、図２Ａおよび図２Ｂのこの発明の実施例と同様、図３Ａおよび図３Ｂのこの発明の実施例も、信頼性の向上した銅被膜のための接続パッド構造を有利に実現する。
【００３２】
さらに、図２Ａおよび図２Ｂの端子ビア２２８は、金属パッド２２６の１つの側面に沿って配置され、その一方で、図３Ａおよび図３Ｂの端子ビア３３８は、金属パッド３２６の４つの側面すべてに沿って配置されるので、端子ビア３３８は、端子ビア２２８より相当大きくなる。同様の材料で満たされた場合、より大きいビアは、より小さいビアより抵抗が低くなるので、図３Ａおよび図３Ｂのこの発明の実施例は、図２Ａおよび図２Ｂのこの発明の実施例の接続パッド構造に比べて、抵抗が減少した接続パッド構造を実現する。
【００３３】
よって、上述したように、図２Ａ、図２Ｂ、図３Ａおよび図３Ｂのこの発明の実施例では、この発明は、端子金属層の露出部分と銅パッドとの間に配置されるＩＬＤ層と中間誘電体層とを有する接続パッド構造を提供し、ＩＬＤ層および中間誘電体層は、銅が端子金属層に拡散し、ワイヤ接続不良を起こすのを防止することができる。結果として、この発明は、信頼性の向上した接続パッド構造の銅被膜を有利に実現する。
【００３４】
この発明の例示的な実施例の上記の記載から、この発明の範囲から逸脱することなく、この発明の概念を実現化するのにさまざまな手法を用いることができることは明らかである。さらに、特定の実施例を特に参照してこの発明を記載してきたが、当業者であれば、この発明の精神および範囲から逸脱することなく、態様および詳細において変更が可能であることは認識できるであろう。説明した例示的な実施例は、いかなる点においても、例示的なものであると見なされるべきであり、限定的なものであるとは見なされない。さらに、この発明は、ここに記載される特定の例示的な実施例に限定されず、この発明の範囲から逸脱することなく、数多くの再構成、変形および代用が可能であると理解されるべきである。
【００３５】
このようにして、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法について記載した。
【図面の簡単な説明】
【００３６】
【図１Ａ】例示的な従来の接続パッド構造を含む例示的な構造の断面図である。
【図１Ｂ】図１Ａの例示的な構造の上面図である。
【図２Ａ】この発明の一実施例に従った、例示的な接続パッド構造を含む例示的な構造の断面図である。
【図２Ｂ】図２Ａの例示的な構造の上面図である。
【図３Ａ】この発明の一実施例に従った、例示的な接続パッド構造を含む例示的な構造の断面図である。
【図３Ｂ】図３Ａの例示的な構造の上面図である。
【技術分野】
【０００１】
この発明は、一般に、半導体製造の分野に属する。より具体的には、この発明は、銅相互接続線の製造の分野に属する。
【背景技術】
【０００２】
フラッシュメモリ素子およびその他のタイプのメモリ素子などの半導体素子は、素子密度および速度においては増大を続ける一方で、サイズおよび消費電力においては減少している。しかしながら、密度および速度が増大し、サイズおよび消費電力が減少した、フラッシュメモリ素子などの半導体素子はまた、高度な導電性および信頼性を備えた相互接続線を必要とする。その結果、（「Ａｌ」）ベースの被膜の代替として、銅（「Ｃｕ」）被膜がより望ましいものとなっており、それは、銅が、アルミニウムに比べて抵抗が低い、すなわち、導電性に優れているためである。銅の抵抗がより低いことで、素子の相互接続線におけるＲＣ遅延を低減して、半導体素子の信号をより速く移動させることが可能になる。さらに、銅はアルミニウムに比べてエレクトロマイグレーション抵抗が高いので、銅の相互接続線は、確実に、より細い線でより高い電流密度を取扱うことが可能である。しかしながら、銅は半導体製造での使用が難しく、それは、それ、すなわち銅は、シリコン内で極めて急速に拡散するので、半導体ダイの活性領域に達した場合、能動素子を損傷するおそれがあるためである。結果として、銅の相互接続線を拡散バリア層で覆って、銅の望ましくない拡散を阻止する必要がある。さらに、酸化しやすいなどの銅の特性のために、銅への接合は、アルミニウムまたは金への接合に比べて困難となる。結果として、半導体の製造者は、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のための効果的な銅接続パッド構造を提供する上で苦慮している。
【０００３】
銅被膜で用いられる従来の接続パッド構造では、アルミニウムの層を含む端子金属構造が拡散バリア層の上に配置され、拡散バリア層は、典型的には、タンタル（「Ｔａ」）を含み、銅金属パッドの上に形成される。アルミニウムの層が、ワイヤ接続を容易に受け入れる確実な面を設ける一方、拡散バリア層が、銅がアルミニウム層へ拡散するのを効果的に防止する。しかしながら、ワイヤボンディングの応力がかかっている間、拡散バリア層に亀裂が生じる場合があり、それによって、銅がアルミニウム層に拡散し、接続不良が生じさせるおそれがある。
【０００４】
よって、当該技術においては、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のためのより信頼性の高い接続パッド構造が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００５】
概要
この発明は、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法に向けられている。この発明は、当該技術における、フラッシュメモリ素子などの、銅被膜を用いる半導体素子のためのより信頼性の高い接続パッド構造の必要性に対応し、かつ、それを解決するものである。
【０００６】
１つの例示的な実施例に従って、半導体ダイにおける構造は、相互接続金属層内に配置される金属パッドを含み、金属パッドは銅を含む。当該構造はさらに、金属パッドの上に配置される層間誘電体層を含む。層間誘電体層は、たとえば、ＴＥＯＳ酸化物であってもよい。当該構造はさらに、層間誘電体層内に規定される端子ビアを含み、端子ビアは、金属パッドの上に配置され、かつ、端子ビアは、金属パッドの１つの側面のみに沿って延在
する。当該構造はさらに、層間誘電体層の上および端子ビア内に配置される端子金属層を含む。端子金属層は、コンタクト金属層とバリア層とを含み、バリア層は、層間誘電体層の上に配置される。たとえば、コンタクト金属層はアルミニウムを含んでいてもよく、バリア層はタンタルを含んでいてもよい。
【０００７】
この例示的な実施例に従って、当該構造はさらに、端子金属層の上に配置される誘電体ライナーを含む。当該構造はさらに、誘電体ライナー内に規定される接続パッド開口部を含み、接続パッド開口部は、端子金属層の一部分を露出させ、層間誘電体層は、端子金属層の露出部分と金属パッドとの間に配置される。一実施例に従って、端子ビアは、金属パッドの４つの側面に沿って延在してもよい。一実施例に従って、この発明は、上記の相互接続構造を実現するための方法である。この発明のその他の特徴および利点は、以下の詳細な説明および添付の図面を参照することで、当業者にはより容易に明らかとなるであろう。
【発明を実施するための最良の形態】
【０００８】
発明の詳細な説明
この発明は、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法に向けられている。以下の説明には、この発明の実現化に関する特定の情報が含まれている。当業者であれば、この発明が本願で特に述べたものと異なる態様で実現可能であることを認識できるであろう。さらに、この発明の特定の詳細の一部は、この発明が不明瞭となるのを避けるため、ここでは論じていない。
【０００９】
本願における図面およびそれに伴う詳細な説明は、この発明の単に例示的な実施例に向けられたものである。簡潔さを保つために、この発明の他の実施例は、本願では特に記載しておらず、かつ、この発明の図面において特に図示していない。図面に示す各種の要素および寸法は、説明しやすくするため、原寸に比例していない旨留意されたい。
【００１０】
図１Ａは、例示的な従来の接続パッド構造を含む例示的な構造の断面図を示す。構造１００は、従来の接続パッド構造１０２と、中間誘電体層１０４、１０６および１０８と、層間誘電体（「ＩＬＤ」）層１１０、１１２および１１４と、誘電体ライナー１１６と、バリア層１１８と、上層誘電体層１３２とを含む。従来の接続パッド構造１０２は、端子金属層１２０と金属パッド１２６とを含み、該端子金属層は、コンタクト金属層１２２と、バリア層１２４とを含む。構造１００は、フラッシュメモリ素子またはその他のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続金属構造の一部であってもよい。
【００１１】
図１Ａに示すように、ＩＬＤ層１１０は、中間誘電体層１０４の上に配置される。中間誘電体層１０４は、窒化ケイ素を含んでいてもよく、かつ、化学気相成長（「ＣＶＤ」）プロセスを用いて形成されてもよい。ＩＬＤ層１１０は、テトラエチルオルソシリケート（「ＴＥＯＳ」）酸化物を含んでいてもよく、かつ、ＣＶＤプロセスを用いて、中間誘電体層１０４の上に形成されてもよい。図１Ａにさらに示すように、中間誘電体層１０６はＩＬＤ層１１０の上に配置され、ＩＬＤ層１１２は中間誘電体層１０６の上に配置される。中間誘電体層１０６およびＩＬＤ層１１２は、組成、厚さおよび形成において、中間誘電体層１０４およびＩＬＤ層１１０とそれぞれ実質的に同様である。図１Ａにさらに示すように、バリア層１１８は、トレンチ１２６の側壁および底面の上に配置され、該トレンチは、ＩＬＤ層１１２および中間誘電体層１０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層１１８は、タンタルを含んでいてもよく、かつ、物理的気相成長（「ＰＶＤ」）プロセスを用いて、トレンチ１２７の側壁および底面の上に形成されてもよい。図１Ａにさらに示すように、金属パッド１２６は、トレンチ１２７内のバリア層１１８の上に配置され、かつ、銅を含む。金属パッド１２６は、ＣＶＤプロセ
スまたはその他の適切なプロセスを用いて、トレンチ１２７内に銅を蒸着することで形成されてもよい。金属パッド１２６は、「Ｍ３」とも呼ばれる第３相互接続金属層内に形成されてもよい。
【００１２】
図１Ａにさらに示すように、中間誘電体層１０８はＩＬＤ層１１２の上に配置され、ＩＬＤ層１１４は中間誘電体層１０８の上に配置される。中間誘電体層１０８は、組成、厚さおよび形成において、中間誘電体層１０４および１０６と実質的に同様である。ＩＬＤ層１１４は、組成および形成において、ＩＬＤ層１１０および１１２と実質的に同様である。図１Ａにさらに示すように、端子金属層１２０は、ＩＬＤ層１１４の上および端子ビア１２８内に配置され、該端子ビアは、金属パッド１２６の上に配置される。端子ビア１２８は、ＩＬＤ層１１４および中間誘電体層１０８内に孔をパターニングおよびエッチングすることで形成されてもよい。端子金属層１２０は、端子ビア１２８の側壁および底面の上に配置されるバリア層１２４と、バリア層１２４の上に配置されるコンタクト金属層１２２とを含む。バリア層１２４は、タンタルを含んでいてもよく、かつ、ＰＶＤプロセスによって形成されてもよい。コンタクト金属層１２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスによって形成されてもよい。
【００１３】
図１Ａにさらに示すように、誘電体ライナー１１６は、ＩＬＤ１１４および端子金属層１２０の上に配置される。誘電体ライナー１１６は、ＴＥＯＳ酸化物を含んでいてもよく、かつ、ＣＶＤプロセスを用いて蒸着されてもよい。図１Ａにさらに示すように、上層誘電体層１３２は、誘電体ライナー１１６の上に配置され、窒化ケイ素を含んでいてもよく、ＣＶＤプロセスを用いて形成されてもよい。図１Ａにさらに示すように、接続パッド開口部１３４は、上層誘電体層１３２および誘電体ライナー１１６内に配置され、かつ、端子金属層１２０の部分１３６を露出させ、該部分は、接続パッド開口部１３４の側壁１５２の間に配置される。接続パッド開口部１３４は、上層誘電体層１３２と誘電体ライナー１１６内に孔をパターニングおよびエッチングすることで形成されてもよく、かつ、幅１３８を有し、該幅は、約７６．０ミクロンであってもよい。
【００１４】
接続パッド構造１０２に接続ワイヤを装着するために行なわれるワイヤボンディング工程の間に、端子金属層１２０の露出部分１３６に、矢印１４０で示す下向きの力が加えられる。端子金属層１２０の露出部分、すなわち、部分１３６に加えられる下向きの力で生じる応力によって、バリア層１２４を含む端子金属層１２０に亀裂が生じる可能性がある。よって、端子金属層１２０の露出部分は、従来の接続パッド構造１０２の金属パッド１２６の上に直接配置されているので、金属パッド１２６内の銅が、端子金属層１２０に拡散し、ワイヤ接続不良を起こすおそれがある。
【００１５】
図１Ｂは、構造１００の上面図を示し、図１Ａの構造１００の断面図は、図１Ｂの線Ａ−Ａに沿ったものである。特に、金属パッド１２６、端子ビア１２８、端子金属層１２０の部分１３６および接続パッド開口部１３４の幅１３８は、図１Ａおよび図１Ｂにおける同一の要素に対応している。図１Ｂに示すように、端子ビア１２８は幅１４２を有し、該幅は約８０．０オングストロームであってもよく、金属パッド１２６は幅１４４を有し、該幅は約８２．０オングストロームであってもよい。よって、図１Ｂに示すように、端子ビア１２８は、金属パッド１２６の本質的部分の上に配置される。
【００１６】
図２Ａは、この発明の一実施例に従って、例示的な接続パッド構造を含む例示的な構造の断面図を示す。構造２００は、接続パッド構造２０２と、中間誘電体層２０４、２０６および２０８と、ＩＬＤ層２１０、２１２および２１４と、誘電体ライナー２１６と、バリア層２１８と、端子ビア２２８と、上層誘電体層２３２とを含む。接続パッド構造２０２は端子金属層２２０と金属パッド２２６とを含み、該端子金属層は、コンタクト金属層２２２と、バリア層２２４とを含む。構造２００は、フラッシュメモリ素子またはその他
のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続構造の一部であってもよい。
【００１７】
図２Ａに示すように、ＩＬＤ層２１０は、中間誘電体層２０４の上に配置される。中間誘電体層２０４は、半導体ダイにおける相互接続金属層（図２Ａには図示せず）または誘電体層の上に配置されてもよく、かつ、窒化ケイ素またはその他の適切な誘電体を含んでいてもよい。中間誘電体層２０４は、ＣＶＤプロセスまたはその他の適切なプロセスを用いて形成されてもよく、かつ、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。ＩＬＤ層２１０は、ＴＥＯＳ酸化物またはその他の適切な誘電体を含んでいてもよく、かつ、ＣＶＤプロセスまたはその他の適切なプロセスを用いて、中間誘電体層１０４の上に形成されてもよい。図２Ａにさらに示すように、中間誘電体層２０６はＩＬＤ層２１０の上に配置され、ＩＬＤ層２１２は中間誘電体層２０６の上に配置される。中間誘電体層２０６は、組成、厚さおよび形成において、中間誘電体層２０４と実質的に同様であり、ＩＬＤ層２１２は、組成、厚さおよび形成において、ＩＬＤ層２１０と実質的に同様である。
【００１８】
図２Ａにさらに示すように、バリア層２１８は、トレンチ２２７の側壁および底面の上に配置され、該トレンチは、適切なエッチングプロセスを用いて、ＩＬＤ層２１２および中間誘電体層２０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層２１８は、タンタルまたはその他の適切な銅拡散バリア材料を含んでいてもよく、かつ、約２５０．０オングストローム±２５．０オングストロームの厚さを有していてもよい。バリア層２１８は、ＰＶＤプロセスまたはその他の適切なプロセスを用いて、トレンチ２２７の側壁および底面の上に形成されてもよい。図２Ａにさらに示すように、金属パッド２２６は、トレンチ２２７内のバリア層２１８の上に配置され、かつ、銅を含む。金属パッド２２６は、ＣＶＤプロセス、電気めっきプロセスまたはその他の適切なプロセスを用いて、トレンチ２２７内に銅を蒸着することで形成されてもよい。例として、金属パッド２２６は、約２５００．０オングストローム±３７５．０オングストロームの厚さを有していてもよい。金属パッド２２６は、半導体ダイの上層相互接続金属層内に配置される。例として、金属パッド２２６は、第３相互接続金属層、すなわち、「Ｍ３」内に配置されてもよい。
【００１９】
図２Ａにさらに示すように、中間誘電体層２０８はＩＬＤ層２１２および金属パッド２２６の上に配置され、ＩＬＤ層２１４は中間誘電体層２０８の上に配置される。中間誘電体層２０８は、組成、厚さおよび形成において、中間誘電体層２０４および２０６と実質的に同様である。ＩＬＤ層２１４は、組成および形成において、ＩＬＤ層２１０および２１２と実質的に同様である。例として、ＩＬＤ層２１４は、約５５００．０オングストローム±５５０．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、端子ビア２２８は、ＩＬＤ層２１４および中間誘電体層２０８内ならびに金属パッド２２６の上に配置される。図２Ａのこの発明の実施例では、端子ビア２２８は、金属パッド２２６の側面２４２ａに近接して配置されるが、金属パッド２２６の対向する側面２４２ｂには近接しない。よって、端子ビア２２８は、金属パッド２２６の上面２４８に対して垂直な方向に延在する金属パッド２２６の中心線２４６から「オフセット」されている。他の実施例では、端子ビア２２８は、金属パッド２２６の２つ以上の側面に沿って配置されてもよい。端子ビア２２８は、当該技術において知られているエッチングプロセスを用いて、ＩＬＤ層２１４および中間誘電体層２０８内に孔を適切にパターニングおよびエッチングすることで形成されてもよい。例として、端子ビア２２８の幅２５０は、約３．０ミクロンであってもよい。
【００２０】
図２Ａにさらに示すように、端子金属層２２０は、端子ビア２２８内およびＩＬＤ層２１４の上に配置される。端子金属層２２０は、端子ビア２２８の側壁および底面の上なら
びにＩＬＤ層２１４の上に配置されるバリア層２２４と、バリア層２２４の上に配置されるコンタクト金属層２２２とを含む。バリア層２２４は、タンタルまたはその他の適切な材料を含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、端子ビア２２８の側壁および底面の上ならびにＩＬＤ層２１４の上に形成されてもよい。例として、バリア層２２４は、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。コンタクト金属層２２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、バリア層２２４の上に形成されてもよい。他の実施例では、コンタクト金属層２２２は、０．５％と異なる割合の銅を有するアルミニウムを含んでいてもよい。例として、コンタクト金属層２２２は、約６５００．０オングストローム±６５０．０オングストロームの厚さを有していてもよい。バリア層およびコンタクト金属層が端子ビア２２８内およびＩＬＤ層２１４の上に蒸着された後、それら、すなわち、バリア層およびコンタクト金属層は、適切にパターニングおよびエッチングされて、端子金属層２２０を形成してもよい。端子金属層２２０は、端子ビア２２８によって、金属パッド２２６に電気的に接続される。
【００２１】
図２Ａにさらに示すように、誘電体ライナー２１６は、ＩＬＤ層２１４および端子金属層２２０の上に配置される。誘電体ライナー２１６は、ＴＥＯＳ酸化物またはその他の適切な誘電体を含んでいてもよく、かつ、ＣＶＤプロセスまたはその他の適切なプロセスを用いて蒸着されてもよい。例として、誘電体ライナー２１６は、約５０００．０オングストローム±５００．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、上層誘電体層２３２は、誘電体ライナー２１６の上に配置され、窒化ケイ素またはその他の適切な誘電体を含んでいてもよく、ＣＶＤプロセスを用いて形成されてもよい。例として、上層誘電体層２３２は、約１０，０００．０オングストローム±１０００．０オングストロームの厚さを有していてもよい。図２Ａにさらに示すように、接続パッド開口部２３４は、上層誘電体層２３２および誘電体ライナー２１６内に配置され、かつ、端子金属層２２０の部分２３６を露出させ、該部分は、接続パッド開口部２３４の側壁２５２の間に配置される。接続パッド開口部２３４は、上層誘電体層２３２および誘電体ライナー２１６内に孔を適切にパターニングおよびエッチングすることで形成してもよい。例として、接続パッド開口部２３４の幅２３８は、約７６．０ミクロンであってもよい。
【００２２】
図２Ｂは、構造２００の上面図を示し、図２Ａの構造２００の断面図は、図２Ｂの線２Ａ−２Ａに沿ったものである。特に、金属パッド２２６、端子ビア２２８、上層誘電体層２３２、端子金属層２２０の部分２３６、接続パッド開口部２３４の幅２３８ならびに金属パッド２２６の側面２４２および２４４は、図２Ａおよび図２Ｂの同一の要素に対応している。図２Ｂに示すように、端子ビア１２８は幅１４２を有し、該幅は約８０．０オングストロームであってもよく、金属パッド１２６は幅２５４および深さ２５６を有する。例として、幅２５４は約８５．０オングストロームであってもよく、深さ２５６は約８０．０オングストロームであってもよい。図２Ｂにさらに示すように、端子ビア２２８は、金属パッド２２６の一側面、すなわち、側面２４２ａのみに沿って延在し、該金属パッドは、別の側面２４２ｂ、２４２ｃおよび２４２ｄを有する。
【００２３】
よって、図２Ａおよび図２Ｂのこの発明の実施例では、端子ビア２２８をオフセットすることによって、すなわち、端子ビア２２８を金属パッド２２６の側面２４２ａに隣接して配置することによって、この発明は、接続パッド構造、すなわち、端子金属層２２０の部分２３６と金属パッド２２６との間に配置されるＩＬＤ層２１４とバリア層２０８とを有する接続パッド構造２０２を実現する。結果として、端子金属層２２０の露出部分、すなわち、部分２３６が、ワイヤボンディング工程の間に部分２３６に加えられる、図２Ａの矢印２４０で示す下方向の力で生じる亀裂によって損傷した場合、ＩＬＤ層２１４およびバリア層２０８が、金属パッド２２６内の銅が端子金属層２２０に拡散してワイヤ接続
不良を起こすのを防止する。対照的に、図１Ａの従来の接続パッド構造１０２では、端子金属層１２０の露出部分、すなわち、部分１３６は金属パッド１２６と直接接触しているので、ワイヤボンディング工程の間に端子金属層１２０に亀裂が生じると、金属パッド１２６内の銅が端子金属層１２０に拡散し、それによって接続不良を起こす可能性がある。よって、図２Ａおよび図２Ｂのこの発明の実施例では、オフセットされた端子ビアを用いることで、この発明は、信頼性の向上した銅被膜のための接続パッド構造を有利に実現する。
【００２４】
図３Ａは、この発明の一実施例に従って、例示的な接続パッド構造を含む例示的な構造の断面図を示す。図３Ａでは、構造３００における中間誘電体層３０４、３０６および３０８、ＩＬＤ層３１０、３１２および３１４、誘電体ライナー３１６、バリア層３１８および３２４、金属パッド３２６、トレンチ３２７、上層誘電体層３３２、幅３３８ならびに側面３４２および３４４はそれぞれ、図２Ａの構造２００における中間誘電体層２０４、２０６および２０８、ＩＬＤ層２１０、２１２および２１４、誘電体ライナー２１６、バリア層２１８および２２４、金属パッド２２６、トレンチ２２７、上層誘電体層２３２、幅２３８ならびに側面２４２および２４４と対応する。構造３００は、接続パッド構造３０２を含み、該接続パッド構造は、端子金属層３２０と金属パッド３２６とを含む。端子金属層３２０は、コンタクト金属層３２２とバリア層３２４とを含む。構造３００は、フラッシュメモリ素子またはその他のタイプのメモリ素子などの、銅被膜を用いる半導体素子における相互接続金属構造の一部であってもよい。
【００２５】
図３Ａに示すように、ＩＬＤ層３１０は、中間誘電体層３０４の上に配置される。中間誘電体層３０４は、半導体ダイにおける相互接続金属層（図３Ａには図示せず）または誘電体層の上に配置されてもよい。中間誘電体層３０４およびＩＬＤ層３１０は、組成、厚さおよび形成において、図２Ａの中間誘電体層２０４およびＩＬＤ層２１０とそれぞれ実質的に同様である。図３Ａにさらに示すように、中間誘電体層３０６はＩＬＤ層３１０の上に配置され、ＩＬＤ層３１２は中間誘電体層３０６の上に配置される。中間誘電体層３０６およびＩＬＤ層３１２は、組成、厚さおよび形成において、中間誘電体層３０４およびＩＬＤ層３１０とそれぞれ実質的に同様である。
【００２６】
図３Ａにさらに示すように、バリア層３１８は、トレンチ３２７の側壁および底面の上に配置され、該トレンチは、適切なエッチングプロセスを用いて、ＩＬＤ層３１２および中間誘電体層３０６内に開口部をパターニングおよびエッチングすることで形成される。バリア層３１８は、組成、厚さおよび形成において、図２Ａのバリア層２１８と実質的に同様である。図３Ａにさらに示すように、金属パッド３２６は、トレンチ３２７内のバリア層３１８の上に配置され、かつ、銅を含む。金属パッド３２６は、厚さおよび形成において、金属パッド２２６と実質的に同様である。金属パッド３２６は、半導体ダイの上層相互接続金属層内に配置される。例として、金属パッド３２６は、第３相互接続金属層、すなわち、「Ｍ３」に配置されてもよい。
【００２７】
図３Ａにさらに示すように、中間誘電体層３０８は、ＩＬＤ層３１２および金属パッド３２６の上に配置され、ＩＬＤ層３１４は、中間誘電体層３０８の上に配置される。中間誘電体層３０８は、組成、厚さおよび形成において、中間誘電体層３０４および３０６と実質的に同様であり、ＩＬＤ層３１４は、組成および形成において、ＩＬＤ層３１０および３１２と実質的に同様である。図３Ａにさらに示すように、端子ビア３２８の部分３５４ａおよび３５４ｂは、ＩＬＤ層３１４および中間誘電体層３０８内ならびに金属パッド３２６の上に配置される。端子ビア３２８の部分３５４ａおよび３５４ｂはさらに、金属パッド３２６のそれぞれの側面３４２および３４４にも隣接して配置される。端子ビア３２８の部分３５４ａおよび３５４ｂは、適切なエッチングプロセスを用いて、ＩＬＤ層３１４および中間誘電体層３０８内に孔を適切にパターニングおよびエッチングすることで
形成してもよい。例として、部分３５４ａおよび３５４ｂの幅３５６は約３．０ミクロンであってもよい。端子ビア３２８については、図３Ｂに関連してさらに説明する。
【００２８】
図３Ａにさらに示すように、端子金属層３２０は、端子ビア３２８の部分３５４ａおよび３５４ｂ内ならびにＩＬＤ層３１４の上に配置される。端子金属層３２０は、端子ビア３２８の部分３５４ａおよび３５４ｂの側壁および底面の上ならびにＩＬＤ層３１４の上に配置されるバリア層３２４と、バリア層３２４の上に配置されるコンタクト金属層３２２とを含む。バリア層３２４は、タンタルまたはその他の適切な材料を含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、端子ビア３２８の部分３５４ａおよび３５４ｂの側壁および底面の上ならびにＩＬＤ層３１４の上に形成されてもよい。例として、バリア層３２４は、約５００．０オングストローム±５０．０オングストロームの厚さを有していてもよい。コンタクト金属層３２２は、０．５％の銅を有するアルミニウムを含んでいてもよく、かつ、ＰＶＤプロセスまたはその他の適切なプロセスによって、バリア層３２４の上に形成されてもよい。他の実施例では、コンタクト金属層３２２は、０．５％と異なる割合の銅を有するアルミニウムを含んでいてもよい。例として、コンタクト金属層３２２は、約６５００．０オングストローム±６５０．０オングストロームの厚さを有していてもよい。バリア層およびコンタクト金属層が端子ビア３２８の部分３５４ａおよび３５４ｂ内ならびにＩＬＤ層３１４の上に蒸着された後、それら、すなわち、バリア層およびコンタクト金属層を、適切にパターニングおよびエッチングして、端子金属層３２０を形成してもよい。端子金属層３２０は、端子ビア３２８によって、金属パッド３２６に電気的に接続される。
【００２９】
図３Ａにさらに示すように、誘電体ライナー３１６は、ＩＬＤ３１４および端子金属層３２０の上に配置される。誘電体ライナー３１６は、組成、厚さおよび形成において、図２Ａの誘電体ライナー２１６と実質的に同様である。図３Ａにさらに示すように、上層誘電体層３３２は、誘電体ライナー３１６の上に配置され、かつ、組成、厚さおよび形成において、図２Ａの上層誘電体層２３２と実質的に同様である。図３Ａにさらに示すように、接続パッド開口部３３４は、上層誘電体層３３２および誘電体ライナー３１６内に配置され、かつ、端子金属層３２０の部分３３６を露出させ、該部分は、接続パッド開口部３３４の側壁３５２の間に配置される。接続パッド開口部２３４は、上層誘電体層３３２および誘電体ライナー３１６内に孔を適切にパターニングおよびエッチングすることで形成されてもよい。例として、接続パッド開口部３３４の幅３３８は、約７６．０ミクロンであってもよい。
【００３０】
図３Ｂは、構造３００の上面図を示し、図３Ａの構造３００の断面図は、図３Ｂの線３Ａ−３Ａに沿ったものである。特に、金属パッド３２６、端子ビア３２８、上層誘電体層３３２、端子金属層３２０の部分３３６、接続パッド開口部３３４の幅３３８、金属パッド３２６の側面３４２および３４４ならびに部分３５４ａおよび３５４ｂは、図３Ａおよび図３Ｂにおける同一の要素に対応する。図３Ｂに示すように、端子ビア３２８は、部分３５４ａ、３５４ｂ、３５４ｃおよび３５４ｄを含み、該部分はそれぞれ、金属パッド３２６の側面３４２ａ、３４２ｂ、３４２ｃおよび３４２ｄに沿って、すなわち、隣接して配置される。よって、図３Ａおよび図３Ｂのこの発明の実施例では、端子ビア３２８は、金属パッド３２６の側面に沿って延在し、かつ、端子金属層３２０の部分３３６を囲み、該部分は、接続パッド開口部３３４において露出される。図３Ｂにさらに示すように、金属パッド３２６は幅３５８を有し、該幅は、たとえば、約８８．０ミクロンであってもよい。
【００３１】
よって、図３Ａおよび図３Ｂのこの発明の実施例では、金属パッド３２６の側面に沿って端子ビア３２８を形成することで、この発明は、接続パッド構造、すなわち、端子金属層３２０の露出部分３３６と金属パッド３２６との間に配置されたＩＬＤ層３１４とバリ
ア層３０８とを有する接続パッド構造３０２を実現する。よって、図２Ａおよび図２Ｂのこの発明の実施例と同様、端子金属層３２０の露出部分、すなわち露出部分３３６が、ワイヤボンディング工程の間に端子金属層３２０の部分３３６に加えられる、矢印３４０で表わす下方向の力で生じる亀裂によって損傷した場合、露出部分３３６の下に配置されるＩＬＤ層３１４およびバリア層３０８が、金属パッド３２６内の銅が端子金属層３２０に拡散し、それによってワイヤ接続不良を起こすのを防止する。よって、図２Ａおよび図２Ｂのこの発明の実施例と同様、図３Ａおよび図３Ｂのこの発明の実施例も、信頼性の向上した銅被膜のための接続パッド構造を有利に実現する。
【００３２】
さらに、図２Ａおよび図２Ｂの端子ビア２２８は、金属パッド２２６の１つの側面に沿って配置され、その一方で、図３Ａおよび図３Ｂの端子ビア３３８は、金属パッド３２６の４つの側面すべてに沿って配置されるので、端子ビア３３８は、端子ビア２２８より相当大きくなる。同様の材料で満たされた場合、より大きいビアは、より小さいビアより抵抗が低くなるので、図３Ａおよび図３Ｂのこの発明の実施例は、図２Ａおよび図２Ｂのこの発明の実施例の接続パッド構造に比べて、抵抗が減少した接続パッド構造を実現する。
【００３３】
よって、上述したように、図２Ａ、図２Ｂ、図３Ａおよび図３Ｂのこの発明の実施例では、この発明は、端子金属層の露出部分と銅パッドとの間に配置されるＩＬＤ層と中間誘電体層とを有する接続パッド構造を提供し、ＩＬＤ層および中間誘電体層は、銅が端子金属層に拡散し、ワイヤ接続不良を起こすのを防止することができる。結果として、この発明は、信頼性の向上した接続パッド構造の銅被膜を有利に実現する。
【００３４】
この発明の例示的な実施例の上記の記載から、この発明の範囲から逸脱することなく、この発明の概念を実現化するのにさまざまな手法を用いることができることは明らかである。さらに、特定の実施例を特に参照してこの発明を記載してきたが、当業者であれば、この発明の精神および範囲から逸脱することなく、態様および詳細において変更が可能であることは認識できるであろう。説明した例示的な実施例は、いかなる点においても、例示的なものであると見なされるべきであり、限定的なものであるとは見なされない。さらに、この発明は、ここに記載される特定の例示的な実施例に限定されず、この発明の範囲から逸脱することなく、数多くの再構成、変形および代用が可能であると理解されるべきである。
【００３５】
このようにして、信頼性の向上した銅被膜のための接続パッド構造およびその製造方法について記載した。
【図面の簡単な説明】
【００３６】
【図１Ａ】例示的な従来の接続パッド構造を含む例示的な構造の断面図である。
【図１Ｂ】図１Ａの例示的な構造の上面図である。
【図２Ａ】この発明の一実施例に従った、例示的な接続パッド構造を含む例示的な構造の断面図である。
【図２Ｂ】図２Ａの例示的な構造の上面図である。
【図３Ａ】この発明の一実施例に従った、例示的な接続パッド構造を含む例示的な構造の断面図である。
【図３Ｂ】図３Ａの例示的な構造の上面図である。
【特許請求の範囲】
【請求項１】
半導体ダイにおける構造であって、前記構造は、
相互接続金属層内に配置される金属パッド（２２６）を含み、前記金属パッド（２２６）は銅を含み、前記構造はさらに、
前記金属パッド（２２６）の上に配置される層間誘電体層（２１４）と、
前記層間誘電体層（２１４）内に規定される端子ビア（２２８）とを含み、前記端子ビア（２２８）は、前記金属パッド（２２６）の上に配置され、前記構造はさらに、
前記層間誘電体層（２１４）の上および前記端子ビア（２２８）内に配置される端子金属層（２２０）と、
前記端子金属層（２２０）の上に配置される誘電体ライナー（２１６）と、
前記誘電体ライナー（２１６）内に規定される接続パッド開口部（２３４）とを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記層間誘電体層（２１４）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、構造。
【請求項２】
前記端子ビア（２２８）は、前記金属パッド（２２６）の１つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）のみに沿って延在する、請求項１に記載の構造。
【請求項３】
前記端子ビア（２２８）は、前記金属パッド（２２６）の４つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）に沿って延在する、請求項１に記載の構造。
【請求項４】
前記端子金属層（２２０）は、コンタクト金属層（２２２）とバリア層（２２４）とを含み、前記バリア層（２２４）は、前記層間誘電体層（２１４）の上に配置される、請求項１に記載の構造。
【請求項５】
半導体ダイにおいて接続パッド構造を製造する方法であって、前記方法は、
第１の層間誘電体層（２１２）内に金属パッド（２２６）を形成するステップを含み、前記金属パッド（２２６）は銅を含み、前記方法はさらに、
前記金属パッド（２２６）の上に第２の層間誘電体層（２１４）を形成するステップと、
前記第２の層間誘電体層（２１４）内に端子ビア（２２８）を形成するステップとを含み、前記端子ビア（２２８）は、前記金属パッド（２２６）の上に配置され、前記方法はさらに、
前記端子ビア（２２８）内および前記第２の層間誘電体層（２１４）の上に端子金属層（２２０）を形成するステップと、
前記端子金属層（２２０）の上に誘電体ライナー（２１６）を形成するステップと、
前記誘電体ライナー（２１６）内に接続パッド開口部（２３４）を形成するステップとを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記第２の層間誘電体層（２１４）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、方法。
【請求項６】
前記端子金属層（２２０）を形成する前記ステップは、
前記端子ビア（２２８）の側壁および底面の上ならびに前記第２の層間誘電体層（２１４）の上にバリア層（２２４）を形成するステップと、
前記バリア層（２２４）の上にコンタクト金属層（２２２）を形成するステップとを含む、請求項５に記載の方法。
【請求項７】
前記金属パッド（２２６）を形成する前記ステップの後、かつ、前記第２の層間誘電体層（２１４）を形成する前記ステップの前に、前記金属パッド（２２６）の上に中間誘電体層（２０８）を形成するステップをさらに含む、請求項５に記載の方法。
【請求項８】
半導体ダイ内に配置される構造であって、前記構造は、
相互接続金属層内に配置される金属パッド（２２６）を含み、前記金属パッド（２２６）は銅を含み、前記構造はさらに、
前記金属パッド（２２６）の上に配置される層間誘電体層（２１４）と、
前記層間誘電体層（２１４）の上に配置される中間誘電体層（２０８）と、
前記層間誘電体層（２１４）および前記中間誘電体層（２０８）内に規定される端子ビア（２２８）とを含み、前記端子ビア（２２８）は前記金属パッド（２２６）の上に配置され、前記構造はさらに、
前記層間誘電体層（２１４）の上および前記端子ビア（２２８）内に配置される端子金属層（２２０）と、
前記端子金属層（２２０）の上に配置される誘電体ライナー（２１６）と、
前記誘電体ライナー（２１６）内に定められる接続パッド開口部（２３４）とを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記層間誘電体層（２１４）および前記中間誘電体層（２０８）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、構造。
【請求項９】
前記端子ビア（２２８）は、前記金属パッド（２２６）の１つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）のみに沿って延在する、請求項８に記載の構造。
【請求項１０】
前記端子ビア（２２８）は、前記金属パッド（２２６）の４つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）に沿って延在する、請求項８に記載の構造。
【請求項１】
半導体ダイにおける構造であって、前記構造は、
相互接続金属層内に配置される金属パッド（２２６）を含み、前記金属パッド（２２６）は銅を含み、前記構造はさらに、
前記金属パッド（２２６）の上に配置される層間誘電体層（２１４）と、
前記層間誘電体層（２１４）内に規定される端子ビア（２２８）とを含み、前記端子ビア（２２８）は、前記金属パッド（２２６）の上に配置され、前記構造はさらに、
前記層間誘電体層（２１４）の上および前記端子ビア（２２８）内に配置される端子金属層（２２０）と、
前記端子金属層（２２０）の上に配置される誘電体ライナー（２１６）と、
前記誘電体ライナー（２１６）内に規定される接続パッド開口部（２３４）とを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記層間誘電体層（２１４）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、構造。
【請求項２】
前記端子ビア（２２８）は、前記金属パッド（２２６）の１つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）のみに沿って延在する、請求項１に記載の構造。
【請求項３】
前記端子ビア（２２８）は、前記金属パッド（２２６）の４つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）に沿って延在する、請求項１に記載の構造。
【請求項４】
前記端子金属層（２２０）は、コンタクト金属層（２２２）とバリア層（２２４）とを含み、前記バリア層（２２４）は、前記層間誘電体層（２１４）の上に配置される、請求項１に記載の構造。
【請求項５】
半導体ダイにおいて接続パッド構造を製造する方法であって、前記方法は、
第１の層間誘電体層（２１２）内に金属パッド（２２６）を形成するステップを含み、前記金属パッド（２２６）は銅を含み、前記方法はさらに、
前記金属パッド（２２６）の上に第２の層間誘電体層（２１４）を形成するステップと、
前記第２の層間誘電体層（２１４）内に端子ビア（２２８）を形成するステップとを含み、前記端子ビア（２２８）は、前記金属パッド（２２６）の上に配置され、前記方法はさらに、
前記端子ビア（２２８）内および前記第２の層間誘電体層（２１４）の上に端子金属層（２２０）を形成するステップと、
前記端子金属層（２２０）の上に誘電体ライナー（２１６）を形成するステップと、
前記誘電体ライナー（２１６）内に接続パッド開口部（２３４）を形成するステップとを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記第２の層間誘電体層（２１４）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、方法。
【請求項６】
前記端子金属層（２２０）を形成する前記ステップは、
前記端子ビア（２２８）の側壁および底面の上ならびに前記第２の層間誘電体層（２１４）の上にバリア層（２２４）を形成するステップと、
前記バリア層（２２４）の上にコンタクト金属層（２２２）を形成するステップとを含む、請求項５に記載の方法。
【請求項７】
前記金属パッド（２２６）を形成する前記ステップの後、かつ、前記第２の層間誘電体層（２１４）を形成する前記ステップの前に、前記金属パッド（２２６）の上に中間誘電体層（２０８）を形成するステップをさらに含む、請求項５に記載の方法。
【請求項８】
半導体ダイ内に配置される構造であって、前記構造は、
相互接続金属層内に配置される金属パッド（２２６）を含み、前記金属パッド（２２６）は銅を含み、前記構造はさらに、
前記金属パッド（２２６）の上に配置される層間誘電体層（２１４）と、
前記層間誘電体層（２１４）の上に配置される中間誘電体層（２０８）と、
前記層間誘電体層（２１４）および前記中間誘電体層（２０８）内に規定される端子ビア（２２８）とを含み、前記端子ビア（２２８）は前記金属パッド（２２６）の上に配置され、前記構造はさらに、
前記層間誘電体層（２１４）の上および前記端子ビア（２２８）内に配置される端子金属層（２２０）と、
前記端子金属層（２２０）の上に配置される誘電体ライナー（２１６）と、
前記誘電体ライナー（２１６）内に定められる接続パッド開口部（２３４）とを含み、前記接続パッド開口部（２３４）は、前記端子金属層（２２０）の一部分（２３６）を露出させ、
前記層間誘電体層（２１４）および前記中間誘電体層（２０８）は、前記端子金属層（２２０）の前記一部分（２３６）と前記金属パッド（２２６）との間に配置される、構造。
【請求項９】
前記端子ビア（２２８）は、前記金属パッド（２２６）の１つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）のみに沿って延在する、請求項８に記載の構造。
【請求項１０】
前記端子ビア（２２８）は、前記金属パッド（２２６）の４つの側面（２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ）に沿って延在する、請求項８に記載の構造。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【公表番号】特表２００８−５０５５０６（Ｐ２００８−５０５５０６Ａ）
【公表日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００７−５２０２９９（Ｐ２００７−５２０２９９）
【出願日】平成１７年４月２９日（２００５．４．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１５３２０
【国際公開番号】ＷＯ２００６／０１６９１８
【国際公開日】平成１８年２月１６日（２００６．２．１６）
【出願人】（５０６４０８７９３）スパンジョン・リミテッド・ライアビリティ・カンパニー (37)
【氏名又は名称原語表記】ＳＰＡＮＳＩＯＮ ＬＬＣ
【Ｆターム（参考）】
【公表日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１７年４月２９日（２００５．４．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１５３２０
【国際公開番号】ＷＯ２００６／０１６９１８
【国際公開日】平成１８年２月１６日（２００６．２．１６）
【出願人】（５０６４０８７９３）スパンジョン・リミテッド・ライアビリティ・カンパニー (37)
【氏名又は名称原語表記】ＳＰＡＮＳＩＯＮ ＬＬＣ
【Ｆターム（参考）】
[ Back to top ]