半導体基板
【課題】単結晶構造を有するSiCから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供する。
【解決手段】支持部30は炭化珪素から作られている。少なくとも1つの層11の各々は第1および第2の面B1、F1を有する。第1の面B1は支持部30に支持されている。少なくとも1つの層11の各々は第1および第2の領域61、62を有する。第1の領域61は単結晶構造の炭化珪素から作られている。第2の領域62はグラファイトから作られている。第2の面F1は第1の領域61によって形成された面を有する。第1の面B1は、第1の領域61によって形成された面と、第2の領域62によって形成された面との各々を有する。
【解決手段】支持部30は炭化珪素から作られている。少なくとも1つの層11の各々は第1および第2の面B1、F1を有する。第1の面B1は支持部30に支持されている。少なくとも1つの層11の各々は第1および第2の領域61、62を有する。第1の領域61は単結晶構造の炭化珪素から作られている。第2の領域62はグラファイトから作られている。第2の面F1は第1の領域61によって形成された面を有する。第1の面B1は、第1の領域61によって形成された面と、第2の領域62によって形成された面との各々を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体基板に関し、特に、単結晶構造を有する炭化珪素から作られた領域を含む半導体基板に関するものである。
【背景技術】
【0002】
近年、半導体装置の製造に用いられる半導体基板としてSiC(炭化珪素)基板の採用が進められつつある。SiCは、より一般的に用いられているSi(シリコン)に比べて大きなバンドギャップを有する。そのためSiC基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【0003】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第7314520号明細書(特許文献1)によれば、76mm(3インチ)以上のSiC基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第7314520号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiC単結晶基板の大きさは工業的には100mm(4インチ)程度にとどまっており、このため大型の単結晶基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のSiCにおいて、(0001)面以外の面の特性が利用される場合、上記の問題が特に深刻である。このことについて、以下に説明する。
【0006】
欠陥の少ないSiC単結晶基板は、通常、積層欠陥の生じにくい(0001)面成長で得られたSiCインゴットから切り出されることで製造される。このため(0001)面以外の面方位を有する単結晶基板は、成長面に対して非平行に切り出されることになる。このため単結晶基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、SiCの(0001)面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【0007】
このように困難をともなうSiC単結晶基板の大型化に代わって、支持部と、この上に接合された複数の小さな単結晶SiC層とを有する炭化珪素基板を用いることが考えられる。各単結晶SiC層は、最低限、製造されることになる半導体装置のチップの大きさよりも大きければよい。この炭化珪素基板は、単結晶SiC層の枚数を増やすことで、必要に応じて大型化することができる。しかしこのように支持部と単結晶SiCとが接合される場合、両者の界面の電気抵抗が高くなることがあることを本願発明者らは見出した。
【0008】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶構造を有するSiCから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することである。
【課題を解決するための手段】
【0009】
本発明の半導体基板は支持部および少なくとも1つの層を有する。支持部は炭化珪素から作られている。少なくとも1つの層の各々は第1および第2の面を有する。第1の面は支持部に支持されている。第2の面は第1の面に対向している。少なくとも1つの層の各々は第1および第2の領域を有する。第1の領域は単結晶構造の炭化珪素から作られている。第2の領域はグラファイトから作られている。第2の面は第1の領域によって形成された面を有する。第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面との各々を有する。
【0010】
本発明によれば、少なくとも1つの層の各々の第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面とを有する。つまり第1の面は、炭化珪素から作られた面と、グラファイトから作られた面とを有する。第1の面が炭化珪素から作られた面を有することで、第1の面は、同じく炭化珪素から作られた支持部に対して強固に接合される。また第1の面が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、第1の面と支持部との界面の電気抵抗が低減される。つまり本発明によれば、少なくとも1つの層の各々と支持部との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【0011】
好ましくは、第1の領域の転位密度は支持部の転位密度よりも低い。これにより第1の領域によって形成された第2の面の結晶の品質を高くすることができる。よって第2の面の上に、より高品質のエピタキシャル層を形成することができる。
【0012】
好ましくは、支持部の不純物濃度は第1の領域の不純物濃度よりも高い。これにより支持部の抵抗率を低減することができる。
【0013】
好ましくは、少なくとも1つの層は複数の層であって、複数の層は平面視において異なる位置に配置されている。これにより半導体基板の面積を大きくすることができる。
【0014】
好ましくは、第1の面は{0001}面に対して50°以上65°以下のオフ角を有する。また好ましくは、第1の面は{03−38}面の面方位を有する。
【発明の効果】
【0015】
以上の説明から明らかなように、本発明によれば、単結晶構造を有するSiCから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することができる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施の形態1における半導体基板の構成を概略的に示す平面図である。
【図2】図1の線II−IIに沿う概略断面図である。
【図3】図2の一部拡大図である。
【図4】本発明の実施の形態1における半導体基板の製造方法の第1工程を概略的に示す断面図である。
【図5】本発明の実施の形態1における半導体基板の製造方法の第2工程を概略的に示す部分上面図である。
【図6】本発明の実施の形態1における半導体基板の製造方法の第3工程を概略的に示す断面図である。
【図7】本発明の実施の形態1における半導体基板の製造方法の第4工程を概略的に示す断面図である。
【図8】図8の一部拡大図である。
【図9】本発明の実施の形態1における半導体基板の製造方法の第5工程における、昇華による物質の移動方向を概略的に示す部分断面図である。
【図10】図9に対応する工程における、昇華による空隙の移動方向を概略的に示す部分断面図である。
【図11】本発明の実施の形態1における半導体基板の製造方法の第6工程における、昇華によるボイドの移動方向を概略的に示す部分断面図である。
【図12】本発明の実施の形態2における半導体装置の構成を概略的に示す部分断面図である。
【図13】本発明の実施の形態2における半導体装置の製造方法の概略的なフロー図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す部分断面図である。
【図15】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す部分断面図である。
【図16】本発明の実施の形態5における半導体装置の製造方法の第3工程を概略的に示す部分断面図である。
【図17】本発明の実施の形態5における半導体装置の製造方法の第4工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【0017】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1〜図3を参照して、はじめに本実施の形態の炭化珪素基板81(半導体基板)の構成について概略的に説明する。炭化珪素基板81は、支持部30と、単結晶基板11〜19(層)とを有する。支持部30はSiCから作られており、また主面F0を有する。単結晶基板11〜19の各々は、主な領域としてSiC領域61を有するが、支持部30の主面F0に面する面の一部にさらにグラファイト領域62を有する。このグラファイト領域62の抵抗率が小さいことによって、単結晶基板11〜19の各々と支持部30との界面の抵抗が低減される。
【0018】
次に炭化珪素基板81の構成について詳細に説明する。炭化珪素基板81は、それを用いた半導体装置の製造工程における取り扱いの便宜上、ある程度以上の厚さ(図2における縦方向の寸法)を有することが好ましく、たとえば300μm以上であることが好ましい。また炭化珪素基板81の平面形状は、たとえば60mmの辺を有する正方形である。
【0019】
単結晶基板11〜19の各々は、主にSiCから作られており、図1に示すように、マトリックス状に配置されている。単結晶基板11〜19の各々は、互いに対向する裏面(第1の面)および表面(第2の面)を有する。たとえば、単結晶基板11は裏面B1および表面F1を有し、単結晶基板12は裏面B2および表面F2を有する。単結晶基板11〜19の各々の裏面は、支持部30の主面F0に支持されており、かつ主面F0に接合されている。
【0020】
また単結晶基板11〜19の各々は、SiC領域61(第1の領域)と、グラファイト領域62(第2の領域)とを有する。SiC領域61は単結晶構造のSiCから作られており、グラファイト領域62はグラファイトから作られている。単結晶基板11〜19の各々の表面(たとえば表面F1およびF2)は、SiC領域61によって形成された面を有する。
【0021】
単結晶基板11〜19の各々の裏面(たとえば裏面B1およびB2)は、SiC領域61によって形成された面と、グラファイト領域62によって形成された面との各々を有する。単結晶基板11〜19の各々の裏面上においてSiC領域61は高抵抗層69を有する。つまりSiC領域61は、支持部30との界面上において、自身において特に抵抗率の高い部分である高抵抗層69を有する。単結晶基板11〜19の各々において高抵抗層69の領域の抵抗率が特に高い理由は、この領域がグラファイトに比して抵抗率の高いSiCから作られており、かつこの領域が、支持部30との界面上に位置するために多くの欠陥を有するためと考えられる。
【0022】
好ましくは、単結晶基板11〜19の各々は、六方晶の結晶構造を有し、より好ましくは{0001}面に対して50°以上65°以下のオフ角を有し、さらに好ましくは面方位{03−38}を有する。ただし面方位として、{0001}、{11−20}、または{1−100}も、好ましい面方位として用いることができる。また上記の各面方位から数度オフした面を用いることもできる。また六方晶における各種ポリタイプの中では、ポリタイプ4Hが特に好ましい。
【0023】
単結晶基板11〜19の各々におけるSiC領域61は、たとえば、20×20mmの平面形状と、300μmの厚さと、4Hのポリタイプと、{03−38}の面方位と、1×1019cm-3のn型不純物濃度と、5mΩ・cmの抵抗率と、0.2cm-2のマイクロパイプ密度と、1cm-1未満の積層欠陥密度とを有する。また単結晶基板11〜19の各々におけるグラファイト領域62は、たとえば、1mΩ・cmの抵抗率を有し、また単結晶基板11〜19の各々の裏面上において、ほぼ周期的に形成されており、この周期は好ましくは、炭化珪素基板81を用いた半導体装置の製造工程に依存して決定される。通常、1つの炭化珪素基板81上の複数の領域の各々にチップが形成され、各チップが切り出されることによって複数の半導体装置が製造される。この複数の領域が配置される周期と同じか、またはそれ以下の周期で、グラファイト領域62は形成される。これにより各半導体装置に少なくとも1つのグラファイト領域62を設けることができる。たとえば、グラファイト領域62が形成される周期は2mm未満である。
【0024】
支持部30は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶基板11〜19と同様の結晶構造を有する。ただし、一般に、支持部30の欠陥量は単結晶基板11〜19の欠陥量に比して大きくてもよい。このように支持部30に関しては欠陥量の基準が緩やかであるために、支持部30の不純物濃度は単結晶基板11〜19の不純物濃度に比して容易に高めることができ、また単結晶基板11〜19の各々に比して大きな支持部30を容易に作製することができる。支持部30は、たとえば、60×60mmの平面形状と、300μmの厚さと、4Hのポリタイプと、{03−38}の面方位と、1×1020cm-3のn型不純物濃度と、1×104cm-2のマイクロパイプ密度と、1×105cm-1の積層欠陥密度とを有する。
【0025】
次に炭化珪素基板81の製造方法について説明する。なお以下において、説明を簡略化するために単結晶基板11〜19のうち一部のものに関して説明する場合があるが、単結晶基板11〜19の各々は同様に扱われる。
【0026】
図4を参照して、まずSiC領域61からなる単結晶基板11が準備される。次に単結晶基板11の裏面B1上に、開口部を有するマスク71が形成される。
【0027】
図5を参照して、マスク71の開口部を露出させた状態で単結晶基板11が加熱炉72内に収められる。次に加熱炉72内の温度が、SiC領域61の表面からSi原子が脱離し得るような温度まで高められる。これにより、単結晶基板11の裏面B1上のうちマスク71の開口部によって露出された部分において、所望の厚さのグラファイト領域62が形成される。たとえば、加熱炉72内の温度が2200℃とされ、圧力が10kPaとされ、加熱時間が10分とされることで、厚さ10μm程度のグラファイト領域62が形成される。
【0028】
さらに図6を参照して、上記のマスク71が除去されることで、裏面B1上にグラファイト領域62が設けられた単結晶基板11が形成される。
【0029】
図7を参照して、支持部30が準備される。この準備は、たとえば、SiCからつくられた塊をスライスすることによってSiCの板を得ること、言い換えれば、この塊に主面F0を形成することによって行われる。支持部30の結晶構造は、単結晶構造、多結晶構造、およびアモルファス構造のいずれであってもよい。また支持部30の材料は、結晶成長によって形成されたもの、および焼結によって形成されたもののいずれも用いることができる。支持部30は、たとえば、60mm×60mm程度の正方形状の主面F0と、300μmの厚さとを有する。
【0030】
図7および図8を参照して、単結晶基板11および12などの単結晶基板(総称して単結晶基板群10ともいう)と、加熱装置とが準備される。加熱装置は、第1および第2の加熱体91、92と、断熱容器40と、ヒータ50と、ヒータ電源150とを有する。断熱容器40は、断熱性の高い材料から形成されている。ヒータ50は、たとえば電気抵抗ヒータである。第1および第2の加熱体91、92は、ヒータ50からの放射熱を吸収して得た熱を再放射することによって、支持部30および単結晶基板群10を加熱する機能を有する。第1および第2の加熱体91、92は、たとえば、空隙率の小さいグラファイトから形成されている。
【0031】
次に、第1の加熱体91、単結晶基板群10、支持部30、第2の加熱体92が、この順に積み重なるように配置される。具体的には、まず第1の加熱体91上に、単結晶基板11〜19(図1)がマトリクス状に配置される。次に、単結晶基板群10の各々の裏面に支持部30の主面F0が接触するように、単結晶基板群10と支持部30とが積み重ねられる。次に支持部30上に第2の加熱体92が載置される。次に、互いに積層された第1の加熱体91と単結晶基板群10と支持部30と第2の加熱体92とが、ヒータ50が設けられた断熱容器40内に収められる。
【0032】
次に断熱容器40内の雰囲気が不活性ガスとされる。不活性ガスとしては、たとえば、He、Arなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また断熱容器40内の圧力は、好ましくは50kPa以下とされ、より好ましくは10kPa以下とされる。
【0033】
さらに図9を参照して、この時点では、支持部30の主面F0は、単結晶基板11および12の裏面B1およびB2の上に単に載せられているだけであって、まだ接合はされていない。このためミクロ的にみれば、裏面B1およびB2の各々と、主面F0との間に、微小な空隙GQが生じている。
【0034】
次にヒータ50によって、第1および第2の加熱体91、92のそれぞれを介して、単結晶基板11および12を含む単結晶基板群10と、支持部30とが加熱される。この加熱は、支持部30の温度がSiCの昇華温度を超え、かつ、単結晶基板群10の各々の温度が支持部30の温度未満となるように行われる。すなわち、図9における上から下に向かって、温度が低下するような温度勾配が形成される。この温度勾配は、単結晶基板11および12の各々と、支持部30との間において、好ましくは1℃/cm以上200℃/cm以下であり、より好ましくは10℃/cm以上50℃/cm以下とされる。このように厚さ方向(図9における縦方向)に温度勾配が設けられると、単結晶基板11および12の各々と支持部30とが空隙GQによって分離されている領域において、支持部30の温度に比して、単結晶基板11および12の温度が低くなる。この結果、空隙GQ内へのSiCの昇華反応は単結晶基板11および12に比して支持部30から生じ易くなり、また空隙GQ内からのSiC材料の供給による再結晶反応は支持部30上に比して単結晶基板11および12上に生じ易くなる。この結果、空隙GQ中で、図中矢印M2に示すような、昇華による物質移動が生じる。
【0035】
図9の矢印M2に示す物質移動は、逆に言えば、空隙GQに存在する空間の、矢印H2(図10)に示すような移動に対応する。この移動にともなって、支持部30と、単結晶基板11および12の各々との間が接合される。またこの移動にともなって支持部30は、最初に準備されたものから、単結晶基板11および12の裏面B1およびB2上に再成長することによって形成し直されたものへと置換されていく。この置換は単結晶基板11および12に近い領域から徐々に進んでいく。
【0036】
支持部30は、上記の再成長によって、単結晶基板11および12の裏面B1およびB2の結晶構造に対応した結晶構造を有するものへと変化する。また空隙GQ(図10)に対応する空間は、支持部30中のボイドVD(図11)となる。さらに加熱が継続されると、ボイドVDは、矢印H3(図11)に示すように主面F0から離れていく。これにより接合強度がさらに高められる。また支持部30のうち、裏面B1およびB2の結晶構造に対応する部分がより拡大していく。以上により炭化珪素基板81(図2)が得られる。
【0037】
本実施の形態によれば、複数の単結晶基板11〜19(図1)が支持部30によって一体化されるので、単結晶基板11〜19の各々が独立して用いられる場合に比して、炭化珪素基板81の面積を大きくすることができる。よって炭化珪素基板81を用いた半導体装置の製造をより効率的に行うことができる。
【0038】
また本実施の形態によれば、単結晶基板(たとえば単結晶基板11および12:図2)の各々の裏面は、SiC領域61によって形成された面と、グラファイト領域62によって形成された面とを有する。つまり裏面(たとえば裏面B1およびB2:図2)は、SiCから作られた面と、グラファイトから作られた面とを有する。
【0039】
裏面B1およびB2の各々がSiCから作られた面を有することで、裏面B1およびB2の各々は、同じくSiCから作られた支持部30に対して強固に接合される。言い換えれば、裏面B1およびB2の各々において、SiCから作られた面は、グラファイトから作られた面に比して、より強固に接合される。
【0040】
また裏面B1およびB2の各々が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、裏面B1およびB2の各々と支持部30との界面の電気抵抗が低減される。具体的には、たとえば単結晶基板11と支持部30との間の電流経路について考えると、その電流経路は、主に抵抗率の比較的小さいグラファイト領域62を経由するものとなるため、抵抗率の比較的大きい高抵抗層69(図3)の影響が低減される。また本実施の形態においては、グラファイト領域62は、単結晶SiCからSi原子を加熱によって脱離させることによって形成されている。このような方法によって得られたグラファイト領域62は、結晶欠陥が少ないため、その抵抗率がより小さくなる。よって上述した電気抵抗の低減の効果がより高められる。
【0041】
つまり本実施の形態によれば、単結晶基板(たとえば単結晶基板11および12:図2)の各々と支持部30との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【0042】
好ましくは、SiC領域61(図2)の転位密度は支持部30の転位密度よりも低い。これによりSiC領域によって形成された表面(たとえば表面F1およびF2:図2)の結晶の品質を高くすることができる。よってこの表面の上に、より高品質のエピタキシャル層を形成することができる。
【0043】
好ましくは、支持部30(図2)の不純物濃度はSiC領域61の不純物濃度よりも高い。これにより支持部30の電気抵抗率を低減することができる。
【0044】
好ましくは、単結晶基板11〜19(図1)の各々の結晶構造はポリタイプ4H型を有する。これにより電力用半導体の製造に適した炭化珪素基板81が得られる。
【0045】
好ましくは、炭化珪素基板81の割れを防止するために、炭化珪素基板81における支持部30の熱膨張係数と、単結晶基板11〜19の熱膨張係数との差がなるべく小さくされる。これにより炭化珪素基板81の割れや反りの発生を抑制することができる。
【0046】
好ましくは、支持部30(図7)の電気抵抗率は50mΩ・cm未満とされ、より好ましくは、10mΩ・cm未満とされる。
【0047】
好ましくは、炭化珪素基板81(図2)における支持部30の不純物濃度は、5×1018cm-3以上とされ、より好ましくは1×1020cm-3以上とされる。このような炭化珪素基板81を用いて縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのように縦方向に電流を流す縦型半導体装置を製造することにより、縦型半導体装置のオン抵抗を低減することができる。
【0048】
好ましくは、炭化珪素基板81の電気抵抗率の平均値は、好ましくは5mΩ・cm以下とされ、より好ましくは、1mΩ・cm以下とされる。
【0049】
好ましくは、表面F1(図2)は、{0001}面に対して50°以上65°以下のオフ角を有する。これにより、表面F1が{0001}面である場合に比して、表面F1におけるチャネル移動度を高めることができる。より好ましくは、以下の第1または第2の条件が満たされる。
【0050】
第1の条件下において、表面F1のオフ方位と単結晶基板11の<1−100>方向とのなす角は5°以下である。さらに好ましくは、単結晶基板11の<1−100>方向における{03−38}面に対する表面F1のオフ角は−3°以上5°以下である。
【0051】
第2の条件下において、表面F1のオフ方位と単結晶基板11の<11−20>方向とのなす角は5°以下である。
【0052】
なお上記において、「<1−100>方向における{03−38}面に対する表面F1のオフ角」とは、<1−100>方向および<0001>方向の張る射影面への表面F1の法線の正射影と、{03−38}面の法線とのなす角度であり、その符号は、上記正射影が<1−100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。
【0053】
具体的には表面F1は、好ましくは{03−38}面の面方位を有する。なお本明細書において、{03−38}面とは、たとえば(03−38)面または(0−33−8)面であり、{0001}面とは、たとえば(0001)面または(000−1)面である。
【0054】
また上記において単結晶基板11の表面F1の好ましい方位について説明したが、好ましくは、他の単結晶基板12〜19(図1)の各々の表面の方位についても同様とされる。
【0055】
また正方形状の支持部30(図1)を図示したが、支持部の形状は正方形状に限定されるものではなく、たとえば円形状であってもよい。この場合、支持部の直径は5cm以上であることが好ましく、15cm以上であることがより好ましい。
【0056】
またヒータ50として電気抵抗ヒータを用いた抵抗加熱法を例示したが、他の加熱法を用いることもでき、たとえば、高周波誘導加熱法またはランプアニール法を用いることもできる。
【0057】
なお本実施の形態においては炭化珪素基板81が複数の単結晶基板11〜19を有するが、本発明はこれに限定されるものではなく、半導体基板が1つの単結晶基板を有してもよい。また単結晶基板11〜19の各々の上に、さらに別の単結晶基板が設けられてもよい。
【0058】
(実施の形態2)
図12を参照して、本実施の形態の半導体装置100は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板81、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。半導体基板100の平面形状(図12の上方向から見た形状)は、たとえば、2mm以上の長さの辺からなる長方形または正方形である。
【0059】
炭化珪素基板81は、本実施の形態においてはn型の導電型を有し、また実施の形態1で説明したように、支持部30および単結晶基板11を有する。1つの半導体装置100が有する単結晶基板11中には、SiC領域61と、1つ以上のグラファイト領域62とが設けられている。ドレイン電極112は、単結晶基板11との間に支持部30を挟むように、支持部30上に設けられている。バッファ層121は、支持部30との間に単結晶基板11を挟むように、単結晶基板11上に設けられている。
【0060】
バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0061】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型のSiCからなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0062】
この耐圧保持層122の表面には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn+領域124が形成されている。また、このn+領域124に隣接する位置には、p+領域125が形成されている。複数のp領域123の間から露出する耐圧保持層122上には酸化膜126が形成されている。具体的には、酸化膜126は、一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように形成されている。酸化膜126上にはゲート電極110が形成されている。また、n+領域124およびp+領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。
【0063】
上記構成により、ゲート電極110によってキャリアの流れが制御される領域は、支持部30側ではなく単結晶基板11側の上に配置されている。
【0064】
酸化膜126と、半導体層としてのn+領域124、p+領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上となっている。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、n+領域124と耐圧保持層122との間のp領域123の部分)の移動度を向上させることができる。
【0065】
次に半導体装置100の製造方法について説明する。なお図14〜図17においては単結晶基板11〜19(図1)のうち単結晶基板11の近傍における工程のみを示すが、単結晶基板12〜19の各々の近傍においても、同様の工程が行なわれる。
【0066】
まず基板準備工程(ステップS110:図13)にて、炭化珪素基板81(図1および図2)が準備される。炭化珪素基板81の導電型はn型とされる。
【0067】
図14を参照して、エピタキシャル層形成工程(ステップS120:図13)により、バッファ層121および耐圧保持層122が、以下のように形成される。
【0068】
まず炭化珪素基板81の表面上にバッファ層121が形成される。バッファ層121は、導電型がn型のSiCからなり、たとえば厚さ0.5μmのエピタキシャル層である。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。
【0069】
次にバッファ層121上に耐圧保持層122が形成される。具体的には、導電型がn型のSiCからなる層が、エピタキシャル成長法によって形成される。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0070】
図15を参照して、注入工程(ステップS130:図13)により、p領域123と、n+領域124と、p+領域125とが、以下のように形成される。
【0071】
まずp型の導電性不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn+領域124が形成され、またp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0072】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0073】
図16を参照して、ゲート絶縁膜形成工程(ステップS140:図13)が行われる。具体的には、耐圧保持層122と、p領域123と、n+領域124と、p+領域125との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0074】
その後、窒素アニール工程(ステップS150)が行われる。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n+領域124、およびp+領域125の各々と、酸化膜126との界面近傍に、窒素原子が導入される。
【0075】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0076】
図17を参照して、電極形成工程(ステップS160:図13)により、ソース電極111およびドレイン電極112が、以下のように形成される。
【0077】
まず酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124およびp+領域125上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124およびp+領域125の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0078】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0079】
再び図12を参照して、ソース電極111上に上部ソース電極127が形成される。また、酸化膜126上にゲート電極110が形成される。また、炭化珪素基板81の裏面上にドレイン電極112が形成される。以上により、半導体装置100が得られる。
【0080】
本実施の形態によれば、グラファイト領域62(図12)が設けられることによって、縦方向の電流経路に対する電気抵抗が低減されるので、縦型の半導体装置100のオン抵抗を小さくすることができる。
【0081】
なお本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。また縦型DiMOSFETを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばRESURF−JFET(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【0082】
(付記)
本発明の半導体装置は、支持部と少なくとも1つの層とを有する半導体基板を含む。支持部は炭化珪素から作られている。少なくとも1つの層の各々は第1および第2の面を有する。第1の面は支持部に支持されている。第2の面は第1の面に対向している。少なくとも1つの層の各々は第1および第2の領域を有する。第1の領域は単結晶構造の炭化珪素から作られている。第2の領域はグラファイトから作られている。第2の面は第1の領域によって形成された面を有する。第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面との各々を有する。
【0083】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0084】
11〜19 単結晶基板、30 支持部、61 SiC領域、62 グラファイト領域、69 高抵抗層、71 マスク、81 炭化珪素基板、91 第1の加熱体、92 第2の加熱体、100 半導体装置。
【技術分野】
【0001】
本発明は半導体基板に関し、特に、単結晶構造を有する炭化珪素から作られた領域を含む半導体基板に関するものである。
【背景技術】
【0002】
近年、半導体装置の製造に用いられる半導体基板としてSiC(炭化珪素)基板の採用が進められつつある。SiCは、より一般的に用いられているSi(シリコン)に比べて大きなバンドギャップを有する。そのためSiC基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【0003】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第7314520号明細書(特許文献1)によれば、76mm(3インチ)以上のSiC基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第7314520号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
SiC単結晶基板の大きさは工業的には100mm(4インチ)程度にとどまっており、このため大型の単結晶基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のSiCにおいて、(0001)面以外の面の特性が利用される場合、上記の問題が特に深刻である。このことについて、以下に説明する。
【0006】
欠陥の少ないSiC単結晶基板は、通常、積層欠陥の生じにくい(0001)面成長で得られたSiCインゴットから切り出されることで製造される。このため(0001)面以外の面方位を有する単結晶基板は、成長面に対して非平行に切り出されることになる。このため単結晶基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、SiCの(0001)面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【0007】
このように困難をともなうSiC単結晶基板の大型化に代わって、支持部と、この上に接合された複数の小さな単結晶SiC層とを有する炭化珪素基板を用いることが考えられる。各単結晶SiC層は、最低限、製造されることになる半導体装置のチップの大きさよりも大きければよい。この炭化珪素基板は、単結晶SiC層の枚数を増やすことで、必要に応じて大型化することができる。しかしこのように支持部と単結晶SiCとが接合される場合、両者の界面の電気抵抗が高くなることがあることを本願発明者らは見出した。
【0008】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶構造を有するSiCから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することである。
【課題を解決するための手段】
【0009】
本発明の半導体基板は支持部および少なくとも1つの層を有する。支持部は炭化珪素から作られている。少なくとも1つの層の各々は第1および第2の面を有する。第1の面は支持部に支持されている。第2の面は第1の面に対向している。少なくとも1つの層の各々は第1および第2の領域を有する。第1の領域は単結晶構造の炭化珪素から作られている。第2の領域はグラファイトから作られている。第2の面は第1の領域によって形成された面を有する。第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面との各々を有する。
【0010】
本発明によれば、少なくとも1つの層の各々の第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面とを有する。つまり第1の面は、炭化珪素から作られた面と、グラファイトから作られた面とを有する。第1の面が炭化珪素から作られた面を有することで、第1の面は、同じく炭化珪素から作られた支持部に対して強固に接合される。また第1の面が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、第1の面と支持部との界面の電気抵抗が低減される。つまり本発明によれば、少なくとも1つの層の各々と支持部との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【0011】
好ましくは、第1の領域の転位密度は支持部の転位密度よりも低い。これにより第1の領域によって形成された第2の面の結晶の品質を高くすることができる。よって第2の面の上に、より高品質のエピタキシャル層を形成することができる。
【0012】
好ましくは、支持部の不純物濃度は第1の領域の不純物濃度よりも高い。これにより支持部の抵抗率を低減することができる。
【0013】
好ましくは、少なくとも1つの層は複数の層であって、複数の層は平面視において異なる位置に配置されている。これにより半導体基板の面積を大きくすることができる。
【0014】
好ましくは、第1の面は{0001}面に対して50°以上65°以下のオフ角を有する。また好ましくは、第1の面は{03−38}面の面方位を有する。
【発明の効果】
【0015】
以上の説明から明らかなように、本発明によれば、単結晶構造を有するSiCから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することができる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施の形態1における半導体基板の構成を概略的に示す平面図である。
【図2】図1の線II−IIに沿う概略断面図である。
【図3】図2の一部拡大図である。
【図4】本発明の実施の形態1における半導体基板の製造方法の第1工程を概略的に示す断面図である。
【図5】本発明の実施の形態1における半導体基板の製造方法の第2工程を概略的に示す部分上面図である。
【図6】本発明の実施の形態1における半導体基板の製造方法の第3工程を概略的に示す断面図である。
【図7】本発明の実施の形態1における半導体基板の製造方法の第4工程を概略的に示す断面図である。
【図8】図8の一部拡大図である。
【図9】本発明の実施の形態1における半導体基板の製造方法の第5工程における、昇華による物質の移動方向を概略的に示す部分断面図である。
【図10】図9に対応する工程における、昇華による空隙の移動方向を概略的に示す部分断面図である。
【図11】本発明の実施の形態1における半導体基板の製造方法の第6工程における、昇華によるボイドの移動方向を概略的に示す部分断面図である。
【図12】本発明の実施の形態2における半導体装置の構成を概略的に示す部分断面図である。
【図13】本発明の実施の形態2における半導体装置の製造方法の概略的なフロー図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の第1工程を概略的に示す部分断面図である。
【図15】本発明の実施の形態2における半導体装置の製造方法の第2工程を概略的に示す部分断面図である。
【図16】本発明の実施の形態5における半導体装置の製造方法の第3工程を概略的に示す部分断面図である。
【図17】本発明の実施の形態5における半導体装置の製造方法の第4工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【0017】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1〜図3を参照して、はじめに本実施の形態の炭化珪素基板81(半導体基板)の構成について概略的に説明する。炭化珪素基板81は、支持部30と、単結晶基板11〜19(層)とを有する。支持部30はSiCから作られており、また主面F0を有する。単結晶基板11〜19の各々は、主な領域としてSiC領域61を有するが、支持部30の主面F0に面する面の一部にさらにグラファイト領域62を有する。このグラファイト領域62の抵抗率が小さいことによって、単結晶基板11〜19の各々と支持部30との界面の抵抗が低減される。
【0018】
次に炭化珪素基板81の構成について詳細に説明する。炭化珪素基板81は、それを用いた半導体装置の製造工程における取り扱いの便宜上、ある程度以上の厚さ(図2における縦方向の寸法)を有することが好ましく、たとえば300μm以上であることが好ましい。また炭化珪素基板81の平面形状は、たとえば60mmの辺を有する正方形である。
【0019】
単結晶基板11〜19の各々は、主にSiCから作られており、図1に示すように、マトリックス状に配置されている。単結晶基板11〜19の各々は、互いに対向する裏面(第1の面)および表面(第2の面)を有する。たとえば、単結晶基板11は裏面B1および表面F1を有し、単結晶基板12は裏面B2および表面F2を有する。単結晶基板11〜19の各々の裏面は、支持部30の主面F0に支持されており、かつ主面F0に接合されている。
【0020】
また単結晶基板11〜19の各々は、SiC領域61(第1の領域)と、グラファイト領域62(第2の領域)とを有する。SiC領域61は単結晶構造のSiCから作られており、グラファイト領域62はグラファイトから作られている。単結晶基板11〜19の各々の表面(たとえば表面F1およびF2)は、SiC領域61によって形成された面を有する。
【0021】
単結晶基板11〜19の各々の裏面(たとえば裏面B1およびB2)は、SiC領域61によって形成された面と、グラファイト領域62によって形成された面との各々を有する。単結晶基板11〜19の各々の裏面上においてSiC領域61は高抵抗層69を有する。つまりSiC領域61は、支持部30との界面上において、自身において特に抵抗率の高い部分である高抵抗層69を有する。単結晶基板11〜19の各々において高抵抗層69の領域の抵抗率が特に高い理由は、この領域がグラファイトに比して抵抗率の高いSiCから作られており、かつこの領域が、支持部30との界面上に位置するために多くの欠陥を有するためと考えられる。
【0022】
好ましくは、単結晶基板11〜19の各々は、六方晶の結晶構造を有し、より好ましくは{0001}面に対して50°以上65°以下のオフ角を有し、さらに好ましくは面方位{03−38}を有する。ただし面方位として、{0001}、{11−20}、または{1−100}も、好ましい面方位として用いることができる。また上記の各面方位から数度オフした面を用いることもできる。また六方晶における各種ポリタイプの中では、ポリタイプ4Hが特に好ましい。
【0023】
単結晶基板11〜19の各々におけるSiC領域61は、たとえば、20×20mmの平面形状と、300μmの厚さと、4Hのポリタイプと、{03−38}の面方位と、1×1019cm-3のn型不純物濃度と、5mΩ・cmの抵抗率と、0.2cm-2のマイクロパイプ密度と、1cm-1未満の積層欠陥密度とを有する。また単結晶基板11〜19の各々におけるグラファイト領域62は、たとえば、1mΩ・cmの抵抗率を有し、また単結晶基板11〜19の各々の裏面上において、ほぼ周期的に形成されており、この周期は好ましくは、炭化珪素基板81を用いた半導体装置の製造工程に依存して決定される。通常、1つの炭化珪素基板81上の複数の領域の各々にチップが形成され、各チップが切り出されることによって複数の半導体装置が製造される。この複数の領域が配置される周期と同じか、またはそれ以下の周期で、グラファイト領域62は形成される。これにより各半導体装置に少なくとも1つのグラファイト領域62を設けることができる。たとえば、グラファイト領域62が形成される周期は2mm未満である。
【0024】
支持部30は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶基板11〜19と同様の結晶構造を有する。ただし、一般に、支持部30の欠陥量は単結晶基板11〜19の欠陥量に比して大きくてもよい。このように支持部30に関しては欠陥量の基準が緩やかであるために、支持部30の不純物濃度は単結晶基板11〜19の不純物濃度に比して容易に高めることができ、また単結晶基板11〜19の各々に比して大きな支持部30を容易に作製することができる。支持部30は、たとえば、60×60mmの平面形状と、300μmの厚さと、4Hのポリタイプと、{03−38}の面方位と、1×1020cm-3のn型不純物濃度と、1×104cm-2のマイクロパイプ密度と、1×105cm-1の積層欠陥密度とを有する。
【0025】
次に炭化珪素基板81の製造方法について説明する。なお以下において、説明を簡略化するために単結晶基板11〜19のうち一部のものに関して説明する場合があるが、単結晶基板11〜19の各々は同様に扱われる。
【0026】
図4を参照して、まずSiC領域61からなる単結晶基板11が準備される。次に単結晶基板11の裏面B1上に、開口部を有するマスク71が形成される。
【0027】
図5を参照して、マスク71の開口部を露出させた状態で単結晶基板11が加熱炉72内に収められる。次に加熱炉72内の温度が、SiC領域61の表面からSi原子が脱離し得るような温度まで高められる。これにより、単結晶基板11の裏面B1上のうちマスク71の開口部によって露出された部分において、所望の厚さのグラファイト領域62が形成される。たとえば、加熱炉72内の温度が2200℃とされ、圧力が10kPaとされ、加熱時間が10分とされることで、厚さ10μm程度のグラファイト領域62が形成される。
【0028】
さらに図6を参照して、上記のマスク71が除去されることで、裏面B1上にグラファイト領域62が設けられた単結晶基板11が形成される。
【0029】
図7を参照して、支持部30が準備される。この準備は、たとえば、SiCからつくられた塊をスライスすることによってSiCの板を得ること、言い換えれば、この塊に主面F0を形成することによって行われる。支持部30の結晶構造は、単結晶構造、多結晶構造、およびアモルファス構造のいずれであってもよい。また支持部30の材料は、結晶成長によって形成されたもの、および焼結によって形成されたもののいずれも用いることができる。支持部30は、たとえば、60mm×60mm程度の正方形状の主面F0と、300μmの厚さとを有する。
【0030】
図7および図8を参照して、単結晶基板11および12などの単結晶基板(総称して単結晶基板群10ともいう)と、加熱装置とが準備される。加熱装置は、第1および第2の加熱体91、92と、断熱容器40と、ヒータ50と、ヒータ電源150とを有する。断熱容器40は、断熱性の高い材料から形成されている。ヒータ50は、たとえば電気抵抗ヒータである。第1および第2の加熱体91、92は、ヒータ50からの放射熱を吸収して得た熱を再放射することによって、支持部30および単結晶基板群10を加熱する機能を有する。第1および第2の加熱体91、92は、たとえば、空隙率の小さいグラファイトから形成されている。
【0031】
次に、第1の加熱体91、単結晶基板群10、支持部30、第2の加熱体92が、この順に積み重なるように配置される。具体的には、まず第1の加熱体91上に、単結晶基板11〜19(図1)がマトリクス状に配置される。次に、単結晶基板群10の各々の裏面に支持部30の主面F0が接触するように、単結晶基板群10と支持部30とが積み重ねられる。次に支持部30上に第2の加熱体92が載置される。次に、互いに積層された第1の加熱体91と単結晶基板群10と支持部30と第2の加熱体92とが、ヒータ50が設けられた断熱容器40内に収められる。
【0032】
次に断熱容器40内の雰囲気が不活性ガスとされる。不活性ガスとしては、たとえば、He、Arなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また断熱容器40内の圧力は、好ましくは50kPa以下とされ、より好ましくは10kPa以下とされる。
【0033】
さらに図9を参照して、この時点では、支持部30の主面F0は、単結晶基板11および12の裏面B1およびB2の上に単に載せられているだけであって、まだ接合はされていない。このためミクロ的にみれば、裏面B1およびB2の各々と、主面F0との間に、微小な空隙GQが生じている。
【0034】
次にヒータ50によって、第1および第2の加熱体91、92のそれぞれを介して、単結晶基板11および12を含む単結晶基板群10と、支持部30とが加熱される。この加熱は、支持部30の温度がSiCの昇華温度を超え、かつ、単結晶基板群10の各々の温度が支持部30の温度未満となるように行われる。すなわち、図9における上から下に向かって、温度が低下するような温度勾配が形成される。この温度勾配は、単結晶基板11および12の各々と、支持部30との間において、好ましくは1℃/cm以上200℃/cm以下であり、より好ましくは10℃/cm以上50℃/cm以下とされる。このように厚さ方向(図9における縦方向)に温度勾配が設けられると、単結晶基板11および12の各々と支持部30とが空隙GQによって分離されている領域において、支持部30の温度に比して、単結晶基板11および12の温度が低くなる。この結果、空隙GQ内へのSiCの昇華反応は単結晶基板11および12に比して支持部30から生じ易くなり、また空隙GQ内からのSiC材料の供給による再結晶反応は支持部30上に比して単結晶基板11および12上に生じ易くなる。この結果、空隙GQ中で、図中矢印M2に示すような、昇華による物質移動が生じる。
【0035】
図9の矢印M2に示す物質移動は、逆に言えば、空隙GQに存在する空間の、矢印H2(図10)に示すような移動に対応する。この移動にともなって、支持部30と、単結晶基板11および12の各々との間が接合される。またこの移動にともなって支持部30は、最初に準備されたものから、単結晶基板11および12の裏面B1およびB2上に再成長することによって形成し直されたものへと置換されていく。この置換は単結晶基板11および12に近い領域から徐々に進んでいく。
【0036】
支持部30は、上記の再成長によって、単結晶基板11および12の裏面B1およびB2の結晶構造に対応した結晶構造を有するものへと変化する。また空隙GQ(図10)に対応する空間は、支持部30中のボイドVD(図11)となる。さらに加熱が継続されると、ボイドVDは、矢印H3(図11)に示すように主面F0から離れていく。これにより接合強度がさらに高められる。また支持部30のうち、裏面B1およびB2の結晶構造に対応する部分がより拡大していく。以上により炭化珪素基板81(図2)が得られる。
【0037】
本実施の形態によれば、複数の単結晶基板11〜19(図1)が支持部30によって一体化されるので、単結晶基板11〜19の各々が独立して用いられる場合に比して、炭化珪素基板81の面積を大きくすることができる。よって炭化珪素基板81を用いた半導体装置の製造をより効率的に行うことができる。
【0038】
また本実施の形態によれば、単結晶基板(たとえば単結晶基板11および12:図2)の各々の裏面は、SiC領域61によって形成された面と、グラファイト領域62によって形成された面とを有する。つまり裏面(たとえば裏面B1およびB2:図2)は、SiCから作られた面と、グラファイトから作られた面とを有する。
【0039】
裏面B1およびB2の各々がSiCから作られた面を有することで、裏面B1およびB2の各々は、同じくSiCから作られた支持部30に対して強固に接合される。言い換えれば、裏面B1およびB2の各々において、SiCから作られた面は、グラファイトから作られた面に比して、より強固に接合される。
【0040】
また裏面B1およびB2の各々が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、裏面B1およびB2の各々と支持部30との界面の電気抵抗が低減される。具体的には、たとえば単結晶基板11と支持部30との間の電流経路について考えると、その電流経路は、主に抵抗率の比較的小さいグラファイト領域62を経由するものとなるため、抵抗率の比較的大きい高抵抗層69(図3)の影響が低減される。また本実施の形態においては、グラファイト領域62は、単結晶SiCからSi原子を加熱によって脱離させることによって形成されている。このような方法によって得られたグラファイト領域62は、結晶欠陥が少ないため、その抵抗率がより小さくなる。よって上述した電気抵抗の低減の効果がより高められる。
【0041】
つまり本実施の形態によれば、単結晶基板(たとえば単結晶基板11および12:図2)の各々と支持部30との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【0042】
好ましくは、SiC領域61(図2)の転位密度は支持部30の転位密度よりも低い。これによりSiC領域によって形成された表面(たとえば表面F1およびF2:図2)の結晶の品質を高くすることができる。よってこの表面の上に、より高品質のエピタキシャル層を形成することができる。
【0043】
好ましくは、支持部30(図2)の不純物濃度はSiC領域61の不純物濃度よりも高い。これにより支持部30の電気抵抗率を低減することができる。
【0044】
好ましくは、単結晶基板11〜19(図1)の各々の結晶構造はポリタイプ4H型を有する。これにより電力用半導体の製造に適した炭化珪素基板81が得られる。
【0045】
好ましくは、炭化珪素基板81の割れを防止するために、炭化珪素基板81における支持部30の熱膨張係数と、単結晶基板11〜19の熱膨張係数との差がなるべく小さくされる。これにより炭化珪素基板81の割れや反りの発生を抑制することができる。
【0046】
好ましくは、支持部30(図7)の電気抵抗率は50mΩ・cm未満とされ、より好ましくは、10mΩ・cm未満とされる。
【0047】
好ましくは、炭化珪素基板81(図2)における支持部30の不純物濃度は、5×1018cm-3以上とされ、より好ましくは1×1020cm-3以上とされる。このような炭化珪素基板81を用いて縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのように縦方向に電流を流す縦型半導体装置を製造することにより、縦型半導体装置のオン抵抗を低減することができる。
【0048】
好ましくは、炭化珪素基板81の電気抵抗率の平均値は、好ましくは5mΩ・cm以下とされ、より好ましくは、1mΩ・cm以下とされる。
【0049】
好ましくは、表面F1(図2)は、{0001}面に対して50°以上65°以下のオフ角を有する。これにより、表面F1が{0001}面である場合に比して、表面F1におけるチャネル移動度を高めることができる。より好ましくは、以下の第1または第2の条件が満たされる。
【0050】
第1の条件下において、表面F1のオフ方位と単結晶基板11の<1−100>方向とのなす角は5°以下である。さらに好ましくは、単結晶基板11の<1−100>方向における{03−38}面に対する表面F1のオフ角は−3°以上5°以下である。
【0051】
第2の条件下において、表面F1のオフ方位と単結晶基板11の<11−20>方向とのなす角は5°以下である。
【0052】
なお上記において、「<1−100>方向における{03−38}面に対する表面F1のオフ角」とは、<1−100>方向および<0001>方向の張る射影面への表面F1の法線の正射影と、{03−38}面の法線とのなす角度であり、その符号は、上記正射影が<1−100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。
【0053】
具体的には表面F1は、好ましくは{03−38}面の面方位を有する。なお本明細書において、{03−38}面とは、たとえば(03−38)面または(0−33−8)面であり、{0001}面とは、たとえば(0001)面または(000−1)面である。
【0054】
また上記において単結晶基板11の表面F1の好ましい方位について説明したが、好ましくは、他の単結晶基板12〜19(図1)の各々の表面の方位についても同様とされる。
【0055】
また正方形状の支持部30(図1)を図示したが、支持部の形状は正方形状に限定されるものではなく、たとえば円形状であってもよい。この場合、支持部の直径は5cm以上であることが好ましく、15cm以上であることがより好ましい。
【0056】
またヒータ50として電気抵抗ヒータを用いた抵抗加熱法を例示したが、他の加熱法を用いることもでき、たとえば、高周波誘導加熱法またはランプアニール法を用いることもできる。
【0057】
なお本実施の形態においては炭化珪素基板81が複数の単結晶基板11〜19を有するが、本発明はこれに限定されるものではなく、半導体基板が1つの単結晶基板を有してもよい。また単結晶基板11〜19の各々の上に、さらに別の単結晶基板が設けられてもよい。
【0058】
(実施の形態2)
図12を参照して、本実施の形態の半導体装置100は、縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板81、バッファ層121、耐圧保持層122、p領域123、n+領域124、p+領域125、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。半導体基板100の平面形状(図12の上方向から見た形状)は、たとえば、2mm以上の長さの辺からなる長方形または正方形である。
【0059】
炭化珪素基板81は、本実施の形態においてはn型の導電型を有し、また実施の形態1で説明したように、支持部30および単結晶基板11を有する。1つの半導体装置100が有する単結晶基板11中には、SiC領域61と、1つ以上のグラファイト領域62とが設けられている。ドレイン電極112は、単結晶基板11との間に支持部30を挟むように、支持部30上に設けられている。バッファ層121は、支持部30との間に単結晶基板11を挟むように、単結晶基板11上に設けられている。
【0060】
バッファ層121は、導電型がn型であり、その厚さはたとえば0.5μmである。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。
【0061】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型のSiCからなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0062】
この耐圧保持層122の表面には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。p領域123の内部において、p領域123の表面層にn+領域124が形成されている。また、このn+領域124に隣接する位置には、p+領域125が形成されている。複数のp領域123の間から露出する耐圧保持層122上には酸化膜126が形成されている。具体的には、酸化膜126は、一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように形成されている。酸化膜126上にはゲート電極110が形成されている。また、n+領域124およびp+領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。
【0063】
上記構成により、ゲート電極110によってキャリアの流れが制御される領域は、支持部30側ではなく単結晶基板11側の上に配置されている。
【0064】
酸化膜126と、半導体層としてのn+領域124、p+領域125、p領域123および耐圧保持層122との界面から10nm以内の領域における窒素原子濃度の最大値は1×1021cm-3以上となっている。これにより、特に酸化膜126下のチャネル領域(酸化膜126に接する部分であって、n+領域124と耐圧保持層122との間のp領域123の部分)の移動度を向上させることができる。
【0065】
次に半導体装置100の製造方法について説明する。なお図14〜図17においては単結晶基板11〜19(図1)のうち単結晶基板11の近傍における工程のみを示すが、単結晶基板12〜19の各々の近傍においても、同様の工程が行なわれる。
【0066】
まず基板準備工程(ステップS110:図13)にて、炭化珪素基板81(図1および図2)が準備される。炭化珪素基板81の導電型はn型とされる。
【0067】
図14を参照して、エピタキシャル層形成工程(ステップS120:図13)により、バッファ層121および耐圧保持層122が、以下のように形成される。
【0068】
まず炭化珪素基板81の表面上にバッファ層121が形成される。バッファ層121は、導電型がn型のSiCからなり、たとえば厚さ0.5μmのエピタキシャル層である。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。
【0069】
次にバッファ層121上に耐圧保持層122が形成される。具体的には、導電型がn型のSiCからなる層が、エピタキシャル成長法によって形成される。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0070】
図15を参照して、注入工程(ステップS130:図13)により、p領域123と、n+領域124と、p+領域125とが、以下のように形成される。
【0071】
まずp型の導電性不純物が耐圧保持層122の一部に選択的に注入されることで、p領域123が形成される。次に、n型の導電性不純物を所定の領域に選択的に注入することによってn+領域124が形成され、またp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【0072】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行われる。
【0073】
図16を参照して、ゲート絶縁膜形成工程(ステップS140:図13)が行われる。具体的には、耐圧保持層122と、p領域123と、n+領域124と、p+領域125との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0074】
その後、窒素アニール工程(ステップS150)が行われる。具体的には、一酸化窒素(NO)雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が1100℃であり、加熱時間が120分である。この結果、耐圧保持層122、p領域123、n+領域124、およびp+領域125の各々と、酸化膜126との界面近傍に、窒素原子が導入される。
【0075】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0076】
図17を参照して、電極形成工程(ステップS160:図13)により、ソース電極111およびドレイン電極112が、以下のように形成される。
【0077】
まず酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124およびp+領域125上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124およびp+領域125の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0078】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0079】
再び図12を参照して、ソース電極111上に上部ソース電極127が形成される。また、酸化膜126上にゲート電極110が形成される。また、炭化珪素基板81の裏面上にドレイン電極112が形成される。以上により、半導体装置100が得られる。
【0080】
本実施の形態によれば、グラファイト領域62(図12)が設けられることによって、縦方向の電流経路に対する電気抵抗が低減されるので、縦型の半導体装置100のオン抵抗を小さくすることができる。
【0081】
なお本実施の形態における導電型が入れ替えられた構成、すなわちp型とn型とが入れ替えられた構成を用いることもできる。また縦型DiMOSFETを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばRESURF−JFET(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【0082】
(付記)
本発明の半導体装置は、支持部と少なくとも1つの層とを有する半導体基板を含む。支持部は炭化珪素から作られている。少なくとも1つの層の各々は第1および第2の面を有する。第1の面は支持部に支持されている。第2の面は第1の面に対向している。少なくとも1つの層の各々は第1および第2の領域を有する。第1の領域は単結晶構造の炭化珪素から作られている。第2の領域はグラファイトから作られている。第2の面は第1の領域によって形成された面を有する。第1の面は、第1の領域によって形成された面と、第2の領域によって形成された面との各々を有する。
【0083】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0084】
11〜19 単結晶基板、30 支持部、61 SiC領域、62 グラファイト領域、69 高抵抗層、71 マスク、81 炭化珪素基板、91 第1の加熱体、92 第2の加熱体、100 半導体装置。
【特許請求の範囲】
【請求項1】
炭化珪素から作られた支持部と、
前記支持部に支持された第1の面と、前記第1の面に対向する第2の面とを各々が有する少なくとも1つの層とを備え、
前記少なくとも1つの層の各々は、単結晶構造の炭化珪素から作られた第1の領域と、グラファイトから作られた第2の領域とを有し、前記第2の面は、前記第1の領域によって形成された面を有し、前記第1の面は、前記第1の領域によって形成された面と、前記第2の領域によって形成された面との各々を有する、半導体基板。
【請求項2】
前記第1の領域の転位密度が前記支持部の転位密度よりも低い、請求項1に記載の半導体基板。
【請求項3】
前記支持部の不純物濃度が前記第1の領域の不純物濃度よりも高い、請求項1または2に記載の半導体基板。
【請求項4】
前記少なくとも1つの層は複数の層であって、前記複数の層は平面視において異なる位置に配置されている、請求項1〜3のいずれかに記載の半導体基板。
【請求項5】
前記第1の面が{0001}面に対して50°以上65°以下のオフ角を有する、請求項1〜4のいずれかに記載の半導体基板。
【請求項6】
前記第1の面が{03−38}面の面方位を有する、請求項1〜5のいずれかに記載の半導体基板。
【請求項1】
炭化珪素から作られた支持部と、
前記支持部に支持された第1の面と、前記第1の面に対向する第2の面とを各々が有する少なくとも1つの層とを備え、
前記少なくとも1つの層の各々は、単結晶構造の炭化珪素から作られた第1の領域と、グラファイトから作られた第2の領域とを有し、前記第2の面は、前記第1の領域によって形成された面を有し、前記第1の面は、前記第1の領域によって形成された面と、前記第2の領域によって形成された面との各々を有する、半導体基板。
【請求項2】
前記第1の領域の転位密度が前記支持部の転位密度よりも低い、請求項1に記載の半導体基板。
【請求項3】
前記支持部の不純物濃度が前記第1の領域の不純物濃度よりも高い、請求項1または2に記載の半導体基板。
【請求項4】
前記少なくとも1つの層は複数の層であって、前記複数の層は平面視において異なる位置に配置されている、請求項1〜3のいずれかに記載の半導体基板。
【請求項5】
前記第1の面が{0001}面に対して50°以上65°以下のオフ角を有する、請求項1〜4のいずれかに記載の半導体基板。
【請求項6】
前記第1の面が{03−38}面の面方位を有する、請求項1〜5のいずれかに記載の半導体基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2011−210864(P2011−210864A)
【公開日】平成23年10月20日(2011.10.20)
【国際特許分類】
【出願番号】特願2010−75719(P2010−75719)
【出願日】平成22年3月29日(2010.3.29)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成23年10月20日(2011.10.20)
【国際特許分類】
【出願日】平成22年3月29日(2010.3.29)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]