半導体装置、表示装置、及び電子機器
【課題】 トランジスタのバラツキの影響を低減するアナログ回路を提供する。
【解決手段】 補正動作の時に、バイアス用の電流を流して、補正対象のトランジスタの
ゲート・ソース間電圧を容量に保持する。通常動作の場合は、補正動作時に保存した容量
の電圧を信号電圧に上乗せする。容量には、補正対象の特性に応じた電圧が保持されてい
るため、その電圧を信号電圧に上乗せすることにより、バラツキの影響を低減することが
出来る。この原理を、差動回路やオペアンプなどに適用することにより、ばらつきの影響
を低減したアナログ回路を提供する。
【解決手段】 補正動作の時に、バイアス用の電流を流して、補正対象のトランジスタの
ゲート・ソース間電圧を容量に保持する。通常動作の場合は、補正動作時に保存した容量
の電圧を信号電圧に上乗せする。容量には、補正対象の特性に応じた電圧が保持されてい
るため、その電圧を信号電圧に上乗せすることにより、バラツキの影響を低減することが
出来る。この原理を、差動回路やオペアンプなどに適用することにより、ばらつきの影響
を低減したアナログ回路を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路の技術に関する。より詳細には、トランジスタの電流特性のバ
ラツキの影響を低減する回路技術に関する。
【背景技術】
【０００２】
近年、ガラス上に、薄膜トランジスタ（ＴＦＴ）を形成した表示装置が広く普及してい
る。例えば、アモルファス（非晶質）シリコンを用いたＴＦＴを各画素に配置した液晶デ
ィスプレイ（ＬＣＤ）が、ノート型パーソナルコンピュータや携帯機器などに広く用いら
れている。
【０００３】
しかし、アモルファスシリコンを用いたＴＦＴは、移動度が低いため、多くの電流を流
すことが出来ない。そこで、ポリクリスタル（多結晶）シリコンを用いたＴＦＴをガラス
基板上に形成することが行われている。ポリクリスタルシリコンのＴＦＴは、移動度が高
い。よって、ガラス上に駆動回路も集積することが出来る。駆動回路には、主にデジタル
回路が搭載されることが多い。しかし、最近は、ガラス上にあらゆる回路を搭載した、シ
ステムオンパネルの実現に向けて、研究が進められている。つまり、デジタル回路だけで
なく、アナログ回路を搭載することも検討されている。
【０００４】
そこで、アナログ回路の一つとして、ソースフォロワ回路の構成について述べる。図21
に、ソースフォロワ回路の回路図を示す。トランジスタTR1のゲート端子4308には、入力
電圧Viが入力される。トランジスタTR2のゲート端子4309には、バイアス電圧Vbが加えら
れる。そして、トランジスタTR1のゲート・ソース間電圧をVgs1とする。なお、簡単のた
め、低電位側電源（Vss）の電位は、0Vであるとする。すると、トランジスタTR1のソース
端子4310の電圧（出力電圧Vo）は、以下の式（１）を満たす。
【０００５】
【数１】
【０００６】
ここで、簡単のため、トランジスタTR1とトランジスタTR2の電流特性やトランジスタサ
イズ（ゲート長Ｌ、ゲート幅Ｗ）などが同一であるとする。ここで、トランジスタTR1と
トランジスタTR2は、直列に接続されているため、各々のトランジスタには、同量の電流
が流れる。よって、トランジスタTR1とトランジスタTR2とが、両方とも飽和領域で動作す
る場合は、トランジスタTR1のゲート・ソース間電圧Vgs1が、トランジスタTR2のゲート・
ソース間電圧、すなわち、バイアス電圧Vbと等しくなる。従って、以下の式（２）を満た
す。
【０００７】
【数２】
【０００８】
しかしながら、トランジスタTR1とトランジスタTR2のトランジスタサイズ（ゲート長Ｌ
、ゲート幅Ｗ）を同一にして設計しても、実際に製造すると、各々のサイズがばらついた
りしてしまう。また、ゲート絶縁膜の膜厚のバラツキや、チャネル形成領域の結晶状態の
バラツキなどが要因となって、トランジスタの電流特性、例えば、しきい値電圧や移動度
などが、ばらついてしまう。
【０００９】
ここで、一例として、トランジスタTR1のしきい値電圧が２Ｖであり、トランジスタTR2
のしきい値電圧は、ばらついて、３Ｖになっているとする。なお、トランジスタに流れる
電流は、ゲート・ソース間電圧からしきい値電圧を差し引いた値に応じて変化する。した
がって、トランジスタTR2に流れる電流と同量の電流をトランジスタTR1に流すためには、
しきい値電圧が１Ｖ小さいため、トランジスタTR1のゲート・ソース間電圧も１Ｖ小さく
なってしまう。その結果、トランジスタTR1とトランジスタTR2のしきい値電圧が同じ場合
と比較すると、式（１）、式（２）より、出力電圧Voが１Ｖ高くなってしまうことが分か
る。
【００１０】
以上のように、トランジスタTR1とトランジスタTR2の電流特性やトランジスタサイズな
どがばらつくと、出力電圧Voもばらついてしまう。
【００１１】
そこで、ばらつきの影響を少なくできるように、補正を行う技術が検討されている。例
えば、ばらつきを補正したソースフォロワ回路が報告されている（非特許文献１参照。）
。
【００１２】
図24に、その回路図を示す。次に、その回路の動作について述べる。まず、スイッチ44
01から4406のうち、スイッチ4401、4406、4404をオンにする。なお、スイッチは、オンに
すると、導通状態になるものとする。そして、入力端子4407入力電圧Viが加えられる。次
に、スイッチ4401、4406をオフにして、スイッチ4402をオンにする。すると、容量4409に
、最初のオフセット電圧が保存される。次に、スイッチ4402、4404をオフにして、スイッ
チ4403をオンにする。すると、容量4410に、２番目のオフセット電圧が保存される。以上
の動作の結果、出力電圧Voのばらつきは、補正される。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Euro Display 2002：p831：LN-4:A 3.8 inch Half-VGA Transflective Color TFT-LCD with Completely Integrated 6-bit RGB Parallel Interface Drivers
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述した図24のソースフォロワ回路において、補正を行う場合、非常に多くのステップ
を必要とする。つまり、スイッチ4401から4406のオンオフを何回も繰り返し、ようやく、
補正が完了する。そのため、通常の動作を開始させるためには、補正を行うための多くの
時間が必要となってしまう。
【００１５】
また、数多くのスイッチや容量が必要になる。そのため、レイアウト面積が増大し、製
造上の歩留まりを低下させる要因にもなる。
【００１６】
また、ソースフォロワ以外のアナログ回路においても、トランジスタの電流特性などが
ばらつくと、正常に動作しなかったり、出力結果がばらついたりしてしまう。
【００１７】
本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラツキの影
響を抑制した電気回路を提供することを課題とする。より詳しくは、アナログ信号を取り
扱う電気回路において、トランジスタの特性バラツキの影響を抑制して、所望の動作を行
うことができる電気回路を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明は、上記の問題点を解決するために、以下に示す構成のアナログ回路を用いる。
【００１９】
本発明は上記構成によって、第１のトランジスタと第１の容量素子と第１のスイッチと
第１の端子と第２の端子と第２のトランジスタと第２の容量素子と第２のスイッチと第３
の端子と第４の端子とを有するアナログ回路であって、前記第１のトランジスタのゲート
端子と前記第１の容量素子の一方の端子とが電気的に接続され、前記第２のトランジスタ
のゲート端子と前記第２の容量素子の一方の端子とが電気的に接続され、前記第１のトラ
ンジスタのソース端子と第２のトランジスタのソース端子とが電気的に接続され、前記第
１の端子と、前記第１の容量素子の一方の端子とは、前記第１のスイッチを介して電気的
に接続され、前記第３の端子と、前記第２の容量素子の一方の端子とは、前記第２のスイ
ッチを介して電気的に接続され、前記第１の容量素子の他方の端子と、前記第２の端子ま
たは前記第１のトランジスタのソース端子のいずれか一つの端子とが電気的に接続される
手段を有し、前記第２の容量素子の他方の端子と、前記第４の端子または前記第２のトラ
ンジスタのソース端子のいずれか一つの端子と電気的に接続される手段を有していること
を特徴とするアナログ回路が提供される。
【００２０】
上記構成のアナログ回路において、動作方法として、２つの動作状態に分けられる。１
つが、補正動作であり、もう１つが、通常動作である。補正動作においては、バラツキの
影響を補正するための情報を取得する。そして、通常動作において、補正動作で得た情報
を入力信号に上乗せし、本来の回路の動作を行う。このように、補正動作で得た情報を入
力信号に上乗せするため、通常動作においては、バラツキの影響が低減されている。
【００２１】
また、補正動作によって得た情報は、保存しておく。そして、通常動作を行う時には、
前記保存しておいた情報を用いる。その結果、通常動作を行う度に補正動作を行う必要は
ない。
【００２２】
そこで次に、各動作状態における回路の接続状態を示す。
【００２３】
まず、図22に、補正動作を行っている場合の回路の接続状態を示す。トランジスタTR1
のゲート端子とソース端子との間に、容量素子104が配置されている。容量素子104の一方
の端子とトランジスタTR1のゲート端子とは、電気的に接続されており、容量素子104の他
方の端子とトランジスタTR1のソース端子とは、電気的に接続されている。ここで、各端
子は電気的に接続されているため、端子間の配線上には、オン状態のスイッチや受動素子
や能動素子などが配置されていてもよい。なお、以後、本明細書において、接続されてい
るとは、電気的に接続されていることと同じであるとする。したがって、本発明が開示す
る構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（
例えば、別の素子やスイッチなど）が配置されていてもよい。また、トランジスタTR1の
ゲート端子、ドレイン端子、ソース端子は、各々、別の素子（スイッチ、トランジスタの
ような能動素子、受動素子等）や配線などに電気的に接続されている。
【００２４】
この接続状態は、前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の
端子とが接続され、前記第１の端子と前記第１の容量素子の一方の端子とが接続され、前
記第１の容量素子の他方の端子と前記第２の端子とが非接続になり、前記第１の容量素子
の他方の端子と前記第１のトランジスタのソース端子とが接続されていることに相当する
。
【００２５】
このような接続状況において、トランジスタTR1のドレイン・ソース間には、ある値の
電流が流れている。なお、その電流の値は、ゼロを含み、任意である。そして、容量素子
104には、前記電流が流れているときのトランジスタTR1のゲート・ソース間電圧Vgsが保
存される。トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタTR1の
ドレイン・ソース間に流れる電流の大きさに応じた大きさとなる。したがって、トランジ
スタTR1の電流特性やトランジスタサイズなどがばらつけば、トランジスタTR1のゲート・
ソース間電圧Vgsの大きさも、それによって、異なった値となる。ただし、トランジスタ
がばらついても、トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタ
TR1のドレイン・ソース間に流れる電流の大きさに応じた大きさとなることには、変わり
はない。
【００２６】
このようにして、補正動作において、バラツキの影響を補正するための情報、つまり、
トランジスタTR1のゲート・ソース間電圧を取得する。
【００２７】
次に、図23に、通常動作を行っている場合の回路の接続状態を示す。トランジスタTR1
のゲート端子と入力端子108との間に、容量素子104が配置されている。容量素子104の一
方の端子とトランジスタTR1のゲート端子とは電気的に接続されており、容量素子104の他
方の端子と入力端子108とは、電気的に接続されている。そして、入力端子108には、入力
電圧Viが加えられる。ここで、容量素子104には、補正動作の時に得た電荷が、保存され
ている。したがって、トランジスタTR1のゲート端子には、入力電圧Viに、容量素子104に
保存されている電圧を上乗せした電圧が加わることになる。
【００２８】
この接続状態は、前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の
端子とが接続され、前記第１の端子と前記第１の容量素子の一方の端子とが非接続になり
、前記第１の容量素子の他方の端子と前記第２の端子とが接続され、前記第１の容量素子
の他方の端子と前記第１のトランジスタのソース端子とが非接続になっていることに相当
する。
【００２９】
このように、トランジスタTR1のゲート端子には、入力電圧Viがそのまま加わるのでは
なく、容量素子104に保存されている電圧が上乗せされて、加えられる。容量素子104に保
存されている電圧の大きさは、トランジスタTR1の電流特性やトランジスタサイズなどに
応じた大きさになる。つまり、トランジスタTR1の電流特性やトランジスタサイズなどが
ばらついても、それに応じて、容量素子104に保存されている電圧の大きさが変わるため
、結果として、トランジスタTR1のバラツキの影響を低減することが可能となる。
【００３０】
このような補正を、各々のトランジスタに対して行うことにより、回路全体のばらつき
を補正することができるようになる。つまり、前記第１のトランジスタや前記第２のトラ
ンジスタや、回路を構成する様々なトランジスタに対して、適用することにより、ばらつ
きを補正することが可能となる。
【００３１】
なお、補正動作の時には図22のように電気的に接続され、通常動作の時には図23のよう
に電気的に接続されるためには、ある端子とある端子との間にスイッチを配置すれば実現
できる。そのようなスイッチは、数個あればよい。
【００３２】
なお、図22、図23においては、トランジスタTR1はｎチャネル型としているが、これに
限定されず、ｐチャネル型で構成することも可能である。ｐチャネル型で構成する場合も
、補正動作を行うときには、容量素子104をトランジスタTR1のゲート・ソース間に配置す
ることに注意すれば、容易に、変形できる。
【００３３】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子104に、適切な電圧が保持されていれば、通常動作を行うことができる。ただし、容
量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐々に、変
化してしまう場合がある。その時には、容量素子104に保存されている電荷が、大きく変
化してしまう前に、再び、補正動作を行えばよい。
【００３４】
上述したように、少なくとも、１度、補正動作を行うだけで、その後の通常動作におい
て、トランジスタの特性ばらつきの影響を低減することが出来る。そのため、駆動タイミ
ングが複雑になることもなく、動作が簡単になる。
【００３５】
また、容量は、容量素子104だけでよく、スイッチも数個あればよい。よって、レイア
ウト面積が小さくできる。その結果、製造上の歩留まりが低下することを防いだり、小型
化させたりすることが出来る。
【００３６】
なお、本発明におけるトランジスタは、どのような材料、手段、製造方法によりできた
トランジスタでもよいし、どうのようなタイプのトランジスタでもよい。例えば、薄膜ト
ランジスタ（ＴＦＴ）でもよい。ＴＦＴのなかでも、半導体層が非晶質（アモルファス）
のものでもよいし、多結晶（ポリクリスタル）でも、単結晶のものでもよい。その他のト
ランジスタとして、単結晶基板において作られたトランジスタでもよいし、ＳＯＩ基板に
おいて作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジス
タでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物や
カーボンナノチューブで形成されたトランジスタでもよい。また、ＭＯＳ型トランジスタ
でもよいし、バイポーラ型トランジスタでもよい。
【００３７】
また、本発明は上記構成によって、電流を供給する手段を有し、前記第１のトランジス
タのソース端子と、前記電流を供給する手段とが電気的に接続されていることを特徴とす
るアナログ回路が提供される。
【００３８】
このように、電流を供給する手段を設けることにより、アナログ回路のバイアスを設定
することが可能となる。
【００３９】
また、本願発明は上記構成によって、第１のトランジスタに流れる電流を遮断する手段
と、第２のトランジスタに流れる電流を遮断する手段とを有していることを特徴とするア
ナログ回路が提供される。
【００４０】
この構成により、第１のトランジスタと第２のトランジスタに関して、別々に補正を行
うことが可能となる。
【００４１】
また、本願発明は上記構成によって、前記第１の端子と前記第２の端子とが、電気的に
接続され、前記第３の端子と前記第４の端子とが、電気的に接続されていることを特徴と
するアナログ回路が提供される。
【００４２】
この構成により、第１の端子と第３の端子とに、電圧を供給するための配線を省略する
ことが可能となる。
【発明の効果】
【００４３】
本発明では、トランジスタのゲート端子に、入力電圧がそのまま加わるのではなく、容
量素子に保存されている電圧が上乗せされて、加えられる。前記容量素子に保存されてい
る電圧の大きさは、前記トランジスタの電流特性やトランジスタサイズなどに応じた大き
さになる。そのため、、トランジスタの電流特性やトランジスタサイズなどがばらついて
も、それに応じて、前記容量素子に保存されている電圧の大きさが変わるため、結果とし
て、前記トランジスタのバラツキの影響を低減することが可能となる。
【００４４】
また、容量素子に電圧を保存する動作、つまり、補正動作は、少なくとも、１度だけ行
えばよい。すると、その後の通常動作において、トランジスタの特性ばらつきの影響を低
減することが出来る。そのため、駆動タイミングが複雑になることもなく、動作が簡単に
なる。
【００４５】
また、容量素子の個数やスイッチの個数も少ないため、レイアウト面積が小さくできる
。その結果、製造上の歩留まりが低下することを防いだり、小型化させたりすることが出
来る。
【図面の簡単な説明】
【００４６】
【図１】本発明の差動回路の構成を説明する図。
【図２】本発明の差動回路の動作を説明する図。
【図３】本発明の差動回路の動作を説明する図。
【図４】本発明の差動回路の動作を説明する図。
【図５】本発明の差動回路の動作を説明する図。
【図６】本発明の差動回路の動作を説明する図。
【図７】本発明のソースフォロワ回路の構成を説明する図。
【図８】本発明の切り替え型増幅回路の構成を説明する図。
【図９】本発明の表示装置の構成を示す図。
【図１０】本発明の表示装置の構成を示す図。
【図１１】本発明の信号線駆動回路の構成の一例を示す図。
【図１２】本発明の信号線駆動回路の構成の一例を示す図。
【図１３】本発明のソースフォロワ回路の構成を説明する図。
【図１４】本発明のソースフォロワ回路の構成を説明する図。
【図１５】本発明のソースフォロワ回路の構成を説明する図。
【図１６】本発明のカスコード回路の構成を説明する図。
【図１７】本発明のソースフォロワ回路の構成を説明する図。
【図１８】本発明のソースフォロワ回路の構成を説明する図。
【図１９】本発明のソースフォロワ回路の構成を説明する図。
【図２０】本発明のソースフォロワ回路のレイアウトを説明する図。
【図２１】従来のソースフォロワ回路の構成を説明する図。
【図２２】本発明の基本回路の構成を説明する図。
【図２３】本発明の基本回路の構成を説明する図。
【図２４】従来のソースフォロワ回路の構成を説明する図。
【図２５】本発明の差動増幅回路の構成を説明する図。
【図２６】本発明の差動増幅回路の構成を説明する図。
【図２７】本発明の差動増幅回路の構成を説明する図。
【図２８】本発明の差動増幅回路の構成を説明する図。
【図２９】本発明のオペアンプの構成の一例を示す図。
【図３０】本発明のオペアンプの構成の一例を示す図。
【図３１】本発明のオペアンプの構成の一例を示す図。
【図３２】本発明のソース接地増幅回路の構成を説明する図。
【図３３】本発明のソース接地増幅回路の動作を説明する図。
【図３４】本発明のソース接地増幅回路の動作を説明する図。
【図３５】本発明のソース接地増幅回路の構成を説明する図。
【図３６】本発明が適用される電子機器の図。
【発明を実施するための形態】
【００４７】
（実施の形態１）
本発明は、アナログ回路、例えば、差動回路、増幅回路、オペアンプなどに代表される
演算回路など、さまざまな回路に適用することが出来る。そこで、本実施の形態では、一
例として、本発明を適用した差動回路について説明する。
【００４８】
まず、本発明を適用した差動回路について、図1に、回路構成を示す。従来の差動回路
では、電流源として動作し、回路のバイアスを設定するトランジスタTR21が配置され、差
動動作するためのトランジスタTR11のソース端子と、トランジスタTR12のソース端子とが
、トランジスタTR21のドレイン端子に接続されている。トランジスタTR11のドレイン端子
は、負荷1812などを介して高電位側電源（Vdd）に接続され、トランジスタTR12のドレイ
ン端子も、負荷1813などを介して高電位側電源（Vdd）に接続される。
【００４９】
それに対し、本発明を適用した差動回路では、スイッチ1801〜1811、容量素子1812、18
13などを追加している。
【００５０】
なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッ
チとして動作するため、トランジスタの極性は特に限定されない。ただし、オフ電流が少
ない方が望ましい場合、例えば、容量素子1812、1813に接続されているスイッチなどでは
、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ない
トランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動
作させるトランジスタのソース端子の電位が、低電位側電源（Vss、Vgnd、0Vなど）に近
い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（
Vddなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら
、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいか
らである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型にしてもよい
。
【００５１】
またスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを
制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、そ
れらを組み合わせた論理回路でもよい。
【００５２】
そこで次に、図1の差動回路の動作について、図2〜図6を用いて説明する。
【００５３】
まず、補正動作を行う。その時、トランジスタTR11とトランジスタTR12とに関して、同
時に補正動作を行ってもよい。しかし、電流源として動作するトランジスタTR21は１個だ
けであり、同じトランジスタを用いて補正動作を行う方が精度が高いと考えられる。した
がって、まず、トランジスタTR11とトランジスタTR21を用いて補正動作を行い、その後、
トランジスタTR12とトランジスタTR21を用いて補正動作を行う。なお、この順序は、逆に
してもよい。
【００５４】
まず、図2に示すように、トランジスタTR11とトランジスタTR21を用いて補正動作を行
う。この時、トランジスタTR21を流れる電流が、トランジスタTR11の方には流れて、トラ
ンジスタTR12の方には流れないようにする。もし、トランジスタTR12の方にも流れてしま
ったら、その分だけ、誤差が生じてしまうことになるからである。そこで、トランジスタ
TR21を流れる電流が、トランジスタTR12の方には流れないようにするため、スイッチ1801
〜1804を用いて、電流を制御する。
【００５５】
図2では、スイッチ1801をオンにして、スイッチ1802〜1804をオフにしている。スイッ
チ1801は、第２高電位側電源（Vdd2）に接続されている。ただし、スイッチ1801は、負荷
1812などが接続されている第１高電位側電源（Vdd1）に接続されていてもよい。つまり、
トランジスタTR11に電流が流れて、トランジスタTR12に電流が流れないようになっていれ
ばよい。従って、スイッチ1802やスイッチ1803の配置を変更し、例えば、トランジスタTR
11のソース端子とトランジスタTR21のドレイン端子との間にスイッチ1802を配置するなど
のようにしてもよい。あるいは、負荷1812、1813の中に、電流を制御する機能を入れても
よい。あるいは、スイッチ1801と第２高電位側電源（Vdd2）を削除し、スイッチ1802を制
御するようにしてもよい。その場合は、負荷1812が、電流を流すことが可能な状態になっ
ている必要がある。
【００５６】
このようにして、容量素子1812に、トランジスタTR11のゲート・ソース間電圧Va1が保
存される。図3に示すように、スイッチ1806や1808などをオフにすれば、容量素子1812に
蓄積された電荷は、保持される。
【００５７】
次に、図4、図5に示すように、トランジスタTR12とトランジスタTR21を用いて補正動作
を行う。各スイッチのオンオフは、図２、図３と同様に行えばよい。容量素子1813に、ト
ランジスタTR12のゲート・ソース間電圧Va2が保存される。以上により、補正動作が終了
する。
【００５８】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子1812、1813に、適切な電圧が保持されていれば、何回でも通常動作を行うことができ
る。ただし、容量素子1812、1813に保存されている電荷は、ノイズやもれ電流などが原因
となって、徐々に、変化してしまう場合がある。その時には、容量素子1812、1813に保存
されている電荷が、大きく変化してしまう前に、再び、補正動作を行えばよい。
【００５９】
次に、図6に示すように、通常動作を行う。つまり、スイッチ1801、1804、1806、1808
、1809、1811をオフにし、スイッチ1802、1803、1805、1807、1810をオンにする。すると
、トランジスタTR11とトランジスタTR12の特性がばらついても、それが、ゲート・ソース
間電圧Va1、Va2に反映されるため、ばらつきの影響を低減できる。なお、通常動作時にお
いて、トランジスタTR11及びトランジスタTR12に流れる電流量によっては、各トランジス
タのゲート・ソース間電圧は、変化する場合がある。その場合、ゲート・ソース間電圧が
、Va1やVa2とは、等しくならない場合がある。しかしながら、特性バラツキに反映された
値が、トランジスタのゲート端子に加えられるため、トランジスタのばらつきの影響は低
減される。
【００６０】
なお、スイッチ1805は、その先の出力電圧Vo1を出力する部分の入力インピーダンスが
高い場合は、省略してもよい。あるいは、負荷1812、1813の構成によっては、スイッチ18
05などが必要ない場合もある。
【００６１】
このような差動回路を用いれば、さまざまな回路を構成することが可能となる。例えば
、負荷1812、1813として、抵抗素子や能動負荷回路を用いれば、差動増幅回路を構成する
ことができる。また、負荷1812、1813として、ダイオード接続（ゲート端子とドレイン端
子を接続）されたトランジスタを配置することにより、OTA(Operational Transconductan
ce Amplifier)の回路の一部を構成することが出来る。また、さらに、これらの回路を組
み合わせれば、オペアンプやセンスアンプ、コンパレータなどの回路を構成することも可
能となる。
【００６２】
そこで次に、負荷1812、1813として、能動負荷回路を用いた場合の差動増幅回路を対象
として、構成に関して工夫した例を述べる。
【００６３】
まず、補正動作時と通常動作時とで、動作点を近くすることにより、誤差を小さくする
例について述べる。
【００６４】
差動増幅回路のもっとも標準的な動作条件としては、入力電圧Vi1、Vi2の大きさが等し
い場合が挙げられる。その場合、トランジスタTR21を流れる電流は、トランジスタTR11と
トランジスタTR12とに、各々半分づつの量で電流が流れる。
【００６５】
一方、補正動作を行うときと、通常動作を行う時とでは、動作点などの動作状態が近い
方が望ましい。そこで、動作点を近づけるため、補正動作を行う時の電流量を、通常動作
の時の電流量の半分にしてもよい。その場合の例を図25と図26に示す。
【００６６】
図25では、電流源として動作させるトランジスタとして、トランジスタTR22を追加して
いる。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望
ましい。そして、各々のゲート端子には、同一のバイアス電圧Vbを加える。そして、トラ
ンジスタTR22には、直列にスイッチ2501を配置する。そして、スイッチ2501のオンオフを
切り替えることにより、補正動作を行う時の電流量を、通常動作の時の電流量の半分にす
る。なお、スイッチ2501は、電流量を制御できるなら、どこに配置しても良い。
【００６７】
図26では、電流源として動作させるトランジスタとして、トランジスタTR22を追加する
。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望まし
い。そして、トランジスタTR21のゲート端子には、バイアス電圧Vbを加える。そして、ト
ランジスタTR22のゲート端子に加える電圧を、補正動作の時と通常動作の時とで、変える
。具体的には、補正動作の時には、トランジスタTR22がオフするように、低電位側電源（
Vss）を加える。通常動作時には、バイアス電圧Vbを加える。これにより、補正動作を行
う時の電流量を、通常動作の時の電流量の半分にする。
【００６８】
このように、バイアス用のトランジスタに流れる電流の大きさを変えることにより、補
正動作時と通常動作時とで、動作点を近くすることが出来る。動作点が近い方が、より、
誤差が小さくなる。
【００６９】
次に、能動負荷回路を用いた場合の差動増幅回路を対象として、スイッチの接続を変更
した場合の例について述べる。
【００７０】
図2において、スイッチ1801〜1804の配置を変更できることは、既に述べた。そこで、
負荷1812、1813として、能動負荷回路を用いた差動増幅回路において、スイッチ1801〜18
04の配置を変更した場合の例を示す。図27に、スイッチ1801を省いた場合を示す。
【００７１】
各スイッチの動作は、次のようになる。まず、トランジスタTR11に電流を流し、トラン
ジスタTR12に電流を流さない場合は、スイッチ1802をオンにし、スイッチ1803をオンにし
て、スイッチ1804をオフにする。すると、トランジスタ1813のゲート・ソース間電圧が０
Ｖになるため、トランジスタ1813はオフする。トランジスタ1812もオフするが、スイッチ
1803からスイッチ1802を通って電流が流れる。次に、トランジスタTR11に電流を流さず、
トランジスタTR12に電流を流す場合は、スイッチ1802をオフにし、スイッチ1803は、どち
らでもよく、スイッチ1804をオンにする。すると、トランジスタTR12にのみ電流が流れる
。最後に、トランジスタTR11とトランジスタTR12とに電流を流す場合は、つまり、通常動
作の場合は、スイッチ1802をオンにし、スイッチ1803をオフにして、スイッチ1804をオフ
にすればよい。
【００７２】
このように配置すれば、スイッチの配置を変更できる。なお、接続例は、これに限定さ
れない。
【００７３】
このように、本発明を差動回路に適用することにより、様々な回路を構成することが出
来る。
【００７４】
なお、これまでは主に、トランジスタTR11、トランジスタTR12がｎチャネル型の場合に
ついて述べてきた。しかし、ｐチャネル型にした場合にも、容易に適用できる。一例とし
て、図1の回路をｐチャネル型にした場合を、図28に示す。
【００７５】
また、基準電圧の大きさは任意であるので、基準電圧を与えている端子は、別の配線や
接点や端子に接続してもよい。例えば、図1において、基準電圧Vx1、Vx2を与えている端
子は、入力電圧Vi1、Vi2を与えている端子と接続してもよいし、トランジスタのドレイン
端子と接続してもよい。
【００７６】
（実施の形態２）
本実施の形態では、本発明のアナログ回路の一例として、ソースフォロワ回路を示し、
その構成と動作について説明する。まず、本発明のソースフォロワ回路の構成を図18を用
いて説明する。
【００７７】
図18において、トランジスタTR1はｎチャネル型のトランジスタであり、電流を増幅さ
せる機能を有する。トランジスタTR2はｎチャネル型のトランジスタであり、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。容量素子104
は、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。また、101〜103
、105は、スイッチであり、好ましくはトランジスタなどの半導体素子が用いられる。ス
イッチ101〜103、105を制御することによって、補正動作の時と通常動作の時とで、ソー
スフォロワ回路の接続状況を変える。
【００７８】
図18において、トランジスタTR1のドレイン端子は、高電位側電源（Vdd）に接続されて
いる。トランジスタTR2のソース端子は、低電位側電源（Vss）に接続されている。なお、
簡単のため、低電位側電源（Vss）の電位は、0Vであるとする。端子106は、トランジスタ
TR1のソース端子であり、トランジスタTR2のドレイン端子と接続されており、スイッチ10
5を介して、出力端子110と接続されている。
【００７９】
端子107には、基準電圧Vxが加えられており、スイッチ101を介して、トランジスタTR1
のゲート端子、容量素子104の一方の端子と接続されている。入力端子108には、入力電圧
Viが加えられており、スイッチ102を介して、容量素子104の他方の端子と接続されている
。そして、容量素子104の他方の端子は、スイッチ103を介して、トランジスタTR1のソー
ス端子106と接続されている。トランジスタTR2のゲート端子109には、バイアス電圧Vbが
加えられている。
【００８０】
次に、図18に示したソースフォロワ回路の動作について、説明する。
【００８１】
まず、補正動作を行う。スイッチ101、103をオンにして導通状態にし、スイッチ102、1
05をオフにして非導通状態にする。トランジスタTR2のゲート端子109には、バイアス電圧
Vbが加えられているので、トランジスタTR2に電流が流れる。この時、端子106は、端子10
7と容量素子104を介して接続されており、端子107には、基準電圧Vxが加えられている。
よって、端子107から端子106の間に電流が流れる。そして、容量素子104の両端の電圧が
、トランジスタTR1のしきい値電圧よりも大きくなると、トランジスタTR1がオンし、トラ
ンジスタTR1のソース・ドレイン間にも電流が流れるようになる。そして、トランジスタT
R2のソース・ドレイン間に流れる電流値と、トランジスタTR1のソース・ドレイン間に流
れる電流値が等しくなると、容量素子104には電流が流れなくなり、定常状態となる。
【００８２】
この時、容量素子104には、トランジスタTR2に流れる電流と同量の電流がトランジスタ
TR1に流れるのに必要な電圧、つまり、トランジスタTR1のゲート・ソース間電圧が保持さ
れている。したがって、トランジスタTR1の電流特性やトランジスタサイズなどがばらつ
けば、トランジスタTR1のゲート・ソース間電圧の大きさも、それによって、異なった値
となる。この時のトランジスタTR1のゲート・ソース間電圧の大きさをVaとする。すると
、端子106の電位は、基準電圧Vxよりも、Vaだけ低い電位になる。
【００８３】
なお、すでに、定常状態になっており、端子106と端子107の間には電流が流れていない
ため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104の電荷は保
持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくなる。
【００８４】
以上の動作により、補正動作が終了する。この補正動作により、容量素子104に、適切
な電圧が保持されることになる。
【００８５】
なお、補正動作の時に、出力端子110の方へ電流が流れ続けないならば、つまり、出力
端子110の入力インピーダンスが十分高いならば、スイッチ105は省略して、端子106と出
力端子110を直接接続してもよい。
【００８６】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子104に、適切な電圧が保持されていれば、何回でも通常動作を行うことができる。た
だし、容量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐
々に、変化してしまう場合がある。その時には、容量素子104に保存されている電荷が、
大きく変化してしまう前に、再び、補正動作を行えばよい。
【００８７】
そして次に、通常動作を行う。スイッチ102、105をオンにして、スイッチ101、103をオ
フにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1のゲー
ト端子には、入力電圧Viに、容量素子104の電圧Vaが上乗せされた電圧が加えられること
になる。そして、定常状態になると、トランジスタTR2のソース・ドレイン間に流れる電
流値と、トランジスタTR1のソース・ドレイン間に流れる電流値が等しくなる。その時の
トランジスタTR1のゲート・ソース間電圧は、Vaである。
【００８８】
したがって、端子106の電位は、トランジスタTR1のゲート端子の電位よりも、トランジ
スタTR1のゲート・ソース間電圧であるVaだけ、低い電位になる。そして、トランジスタT
R1のゲート端子の電位は、入力電圧ViよりVaだけ、高い電位になる。以上のことから、端
子106の電位は、入力電圧Viと等しくなる。つまり、出力電圧Voは、入力電圧Viと等しく
なる。
【００８９】
従って、出力電圧Voには、基準電圧Vxの値には依存しない。これは、基準電圧Vxの大き
さが、どのような大きさであっても、問題ない、ということを表していることになる。つ
まり、正常に補正動作を行えれば、基準電圧Vxの大きさは任意である。ただし、基準電圧
Vxの大きさは、トランジスタTR1とトランジスタTR2とが、飽和領域で動作できる大きさに
することが、より望ましい。なぜなら、通常、ソースフォロワ回路では、飽和領域で動作
させることが多いためである。
【００９０】
また、基準電圧Vxの大きさは任意であるので、端子107は、別の配線や接点や端子に接
続してもよい。例えば、端子107を入力端子108に接続してもよい。このとき、基準電圧Vx
の大きさは任意であるので、補正動作を行っているときの入力電圧Viの大きさも、任意で
ある。よって、補正動作を行っている時と、通常動作を行っている時とで、入力電圧Viの
大きさが異なっていてもよい。
【００９１】
同様に、端子107は、高電位側電源（Vdd）に接続してもよいし、トランジスタTR1のド
レイン端子に接続してもよいし、出力端子110に接続してもよいし、端子109に接続しても
よい。このように、端子107は、任意の場所に接続することが可能である。
【００９２】
また、出力電圧Voは、基準電圧Vxの値に依存しないのと同様、トランジスタTR1ゲート
・ソース間電圧Vaにも依存しない。これは、Vaの大きさが、どのような大きさであっても
、問題ない、ということを表していることになる。つまり、トランジスタTR1の電流特性
（移動度やしきい値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）などが
ばらついても、その影響が出ない、ということを表している。
【００９３】
また、出力電圧Voは、トランジスタTR1やトランジスタTR2のソース・ドレイン間に流れる
電流の大きさにも依存しない。つまり、出力電圧Voは、トランジスタTR2のゲート端子109
に加えられているバイアス電圧Vbの大きさに依存しない。また、トランジスタTR2の電流
特性（移動度やしきい値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）に
も依存しない。
【００９４】
このように、通常動作では、トランジスタTR1のゲート端子には、入力電圧Viがそのま
ま加わるのではなく、容量素子104に保存されている電圧が上乗せされて、加えられる。
容量素子104に保存されている電圧の大きさは、状況に応じた大きさになる。つまり、ト
ランジスタTR1やトランジスタTR2の電流特性やトランジスタサイズなどがばらついても、
それに応じて、容量素子104に保存されている電圧の大きさが変わる。そのため、結果と
して、トランジスタTR1やトランジスタTR2のバラツキの影響を低減することが可能となる
。
【００９５】
なお、図18では、トランジスタTR1やトランジスタTR2がｎチャネル型の場合について示
した。しかし、ｐチャネル型の場合にも、本発明を容易に適用できる。図13に、トランジ
スタTR1やトランジスタTR2がｐチャネル型の場合のソースフォロワ回路について示す。ト
ランジスタTR1は、電流を増幅させる機能を有している。トランジスタTR2は、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。104は容量素
子であり、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。なお、動
作や構成に関しては、ｎチャネル型の場合と同様なので、詳しい説明を省略する。
【００９６】
なお、図18や図13では、電流源として動作し、ソースフォロワ回路に対するバイアスを
決定しているトランジスタTR2が配置されていた。しかし、トランジスタTR2が配置されて
いなくてもよい。これは、トランジスタTR2の電流値が０である場合に相当する。
【００９７】
図18のソースフォロワ回路に対して、トランジスタTR2を配置していない場合の回路図
を図7に示す。スイッチ701が、端子106と低電位側電源（Vss）との間に接続されている。
スイッチ701により、補正動作の時に、トランジスタTR1をオン状態にすることが出来る。
したがって、補正動作の時に、トランジスタTR1をオン状態にすることが出来るのなら、
スイッチ701を別の場所に接続してもよいし、スイッチ701自体を配置しなくてもよい。
【００９８】
次に、図7に示すトランジスタTR2を配置していない場合の回路の動作について、説明す
る。
【００９９】
まず、補正動作を行う。補正動作は、大きく２つの段階に分けられる。第１段階では、
トランジスタTR1がオン状態になるようにする。その後、第２段階では、トランジスタTR1
のゲート・ソース間電圧が、トランジスタTR1のしきい値電圧に概ね等しい電圧になるよ
うにする。
【０１００】
図18の回路の場合は、補正動作を２つの段階に分ける必要がなかった。しかし、図7の
回路の場合、補正動作における各段階によって、回路の接続状況などを変更する必要があ
る。
【０１０１】
補正動作の第１段階では、スイッチ101、103、701をオンにして、スイッチ102、105を
オフにすることにより、トランジスタTR1がオン状態になるようにしている。よって、こ
の時のトランジスタTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧より
も大きい。
【０１０２】
なお、この段階では、トランジスタTR1がオン状態になればよいだけなので、この方法
に限定されない。例えば、スイッチ701を除去し、端子106と低電位側電源（Vss）が接続
されないような状況にして、スイッチ102もオンになるようにし、基準電圧Vxと入力電圧V
iの値を調節すれば、トランジスタTR1をオン状態にすることができる。
【０１０３】
次に、補正動作の第２段階では、スイッチ101、103をオンにして、スイッチ102、105、
701をオフにする。これにより、トランジスタTR1のソース端子は、容量素子104にのみ、
接続されるようになる。すると、トランジスタTR1がオン状態なら、トランジスタTR1のソ
ース・ドレイン間に電流が流れる。その電流は、容量素子104の方へ流れる。その結果、
容量素子104に保存されている電荷が放電されていく。これは、トランジスタTR1がオフす
るまで、つまり、トランジスタTR1のゲート・ソース間電圧が、トランジスタTR1のしきい
値電圧に等しくなるまで続く。トランジスタTR1のゲート・ソース間電圧が、トランジス
タTR1のしきい値電圧に等しくなると、トランジスタTR1や容量素子104には、電流がほと
んど流れなくなる。
【０１０４】
なお、すでに、電流が流れない状態になっており、端子106と端子107の間には電流が流
れていないため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104
の電荷は保持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくな
る。
【０１０５】
以上の動作により、補正動作が終了する。この補正動作により、容量素子104に、トラ
ンジスタTR1のしきい値電圧が保持されることになる。
【０１０６】
なお、容量素子104の電圧が、トランジスタTR1のしきい値電圧に等しくなるまで、動作
を続けているが、必ずしも、その必要はない。容量素子104の電圧が、トランジスタTR1の
しきい値電圧に、概ね等しくなればよい。
【０１０７】
そして次に、通常動作を行う。スイッチ102、105をオンにして、スイッチ101、103、70
1をオフにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1
のゲート端子には、入力電圧Viに、容量素子104の電圧、つまり、トランジスタTR1のしき
い値電圧が上乗せされた電圧が加えられることになる。そして、定常状態になると、トラ
ンジスタTR1のソース・ドレイン間に電流がほとんど流れなくなる。その時のトランジス
タTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧に概ね等しい。
【０１０８】
したがって、端子106の電位は、トランジスタTR1のゲート端子の電位よりも、トランジ
スタTR1のしきい値電圧だけ、低い電位になる。そして、トランジスタTR1のゲート端子の
電位は、入力電圧Viより、容量素子104の電圧、つまり、トランジスタTR1のしきい値電圧
だけ、高い電位になる。以上のことから、端子106の電位は、入力電圧Viと等しくなる。
つまり、出力電圧Voは、入力電圧Viと等しくなる。
【０１０９】
なお、図7では、電流源として動作するトランジスタTR2を配置していなかった。しかし
、図7の回路において、トランジスタTR2を配置してもよい。その時の回路図を図15に示す
。動作に関しては、補正動作に関しては同様であり、容量素子104には、しきい値電圧が
保持される。ただし、通常動作を行う場合は、トランジスタTR2が電流源として動作しな
ければならないので、図15におけるスイッチ701をオンにしておく必要がある。
【０１１０】
なお、トランジスタTR2にも、容量素子を配置して、そこにトランジスタTR2のしきい値
電圧を保存し、トランジスタTR2のバラツキを補正するようにしてもよい。
【０１１１】
このように、トランジスタTR2を配置していない場合の回路に対しても、同様に適用で
きる。よって、基準電圧Vxが任意なことや、トランジスタTR1の電流特性（移動度やしき
い値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）などがばらついても、
その影響が出ないことなども同様である。また、図7では、トランジスタTR1がｎチャネル
型の場合について示したが、ｐチャネル型の場合にも、容易に適用できる。
【０１１２】
また、トランジスタTR1がｎチャネル型の場合と、ｐチャネル型の場合とを組み合わせ
て、両方を増幅用トランジスタとして用いて、プッシュプル形式にしてもよい。その場合
の回路図を図14に示す。ｐチャネル型のトランジスタTR1pは、低電位側電源（Vss）に接
続されており、ゲート・ソース間には、容量素子104pが接続されている。ｎチャネル型の
トランジスタTR1nは、高電位側電源（Vdd）に接続されており、ゲート・ソース間には、
容量素子104nが接続されている。動作などについては、図7の場合などと同様であるため
、説明を省略する。
【０１１３】
なお、図15のように、容量素子に、トランジスタのゲート・ソース間電圧を保持させる
のではなく、トランジスタのしきい値電圧をさせることは、ソースフォロワ回路だけでな
く、差動回路に対して適用してもよい。例えば、図1に適用する場合は、トランジスタTR1
1のソース端子とトランジスタTR21のドレイン端子の間と、トランジスタTR12のソース端
子とトランジスタTR21のドレイン端子の間とに、各々スイッチを入れる必要がある。
【０１１４】
また、本実施の形態では、ソースフォロワ回路に適用した場合について述べてきたが、
ソースフォロワ回路と非常に構成が類似した回路として、カスコード回路があり、それに
も、本発明を適用できる。カスコード回路がソースフォロワ回路と異なるのは、図21で考
えると、トランジスタTR2のゲート端子4309が入力端子になっており、トランジスタTR1の
ゲート端子4308がバイアス電圧を加える端子になっており、トランジスタTR1のドレイン
端子と高電位側電源（Vdd）との間に、抵抗素子などの負荷が配置され、前記負荷とトラ
ンジスタTR1のドレイン端子の間の接点が、出力端子になっている、という点である。
【０１１５】
そこで、カスコード回路に、本発明を適用した場合の回路図を図16に示す。トランジス
タTR1のドレイン端子と高電位側電源（Vdd）の間に、負荷1601が配置されている。なお、
図16では、トランジスタTR1、トランジスタTR2がｎチャネル型であるが、ｐチャネル型の
場合にも適用できることは、もちろんである。なお、動作などは、ソースフォロワ回路と
同様であるので、説明は省略する。
【０１１６】
最後に、回路の消費電力を低減する方法について述べる。アナログ回路では、定常状態
であっても、電流が流れ続ける場合が多い。例えば、ソースフォロワ回路では、通常、定
常状態であっても、トランジスタTR1からトランジスタTR2へと、電流が流れ続ける。その
ため、消費電力が大きい。そこで、定常状態の時に流れ続ける電流を遮断すれば、消費電
力を低減することが可能となる。例として、図18の回路に対して、消費電力を低減するた
めの工夫を施した回路を、図17に示す。図17では、高電位側電源（Vdd）と、トランジス
タTR1のドレイン端子との間に、スイッチ1701を配置している。このスイッチを制御する
ことにより、定常状態であっても、トランジスタTR1からトランジスタTR2へと、流れ続け
る電流を遮断することが出来る。なお、スイッチ1701は、流れ続ける電流を遮断すること
が出来れば、どこに配置してもよい。また、スイッチ1701を配置せずに、流れ続ける電流
を遮断してもよい。例えば、トランジスタTR2のゲート端子109の電圧Vbを調節することに
より、トランジスタTR2に電流が流れないようにしてもよい。同様に、トランジスタTR1の
ゲート端子の電位を調節することにより、電流が流れないようにしてもよい。
【０１１７】
なお、消費電力を低減するために、定常状態の時に流れ続ける電流を遮断することは、
ソースフォロワ回路だけでなく、差動回路に適用してもよい。
【０１１８】
なお、実施の形態１で説明した内容は、本実施の形態にも適用でき、本実施の形態で説
明した内容は、実施の形態１にも適用できる。
【０１１９】
（実施の形態３）
前述した実施の形態１、２では、本発明を適用したソースフォロワ回路や差動回路につ
いて説明した。それらの回路をさらに組み合わせれば、様々な回路にも、適用できる。そ
こで、本実施の形態では、一例として、本発明を適用したオペアンプについて説明する。
【０１２０】
なお、オペアンプの回路構成としては、さまざまなものがある。よって、オペアンプの
回路構成は、本実施の形態に限定されない。本発明は、さまざまな構成のオペアンプに適
用できる。
【０１２１】
まず、もっとも簡単な構成の場合として、差動増幅回路にソースフォロワ回路を組み合
わせた構成によるオペアンプについて述べる。図29に示すように、差動回路として図1の
回路を用い、差動回路の負荷として、能動回路を用い、ソースフォロワ回路として図18の
回路を用いている。点線で囲った領域2910がソースフォロワ回路に相当する。プラス側入
力端子2901とマイナス側入力端子2902から信号を入力し、出力端子2903から信号を取り出
す。バイアス端子2904に加える電圧を調節して、バイアスとして流す電流の大きさを制御
する。端子2905〜2909までの端子に入力する信号のタイミングを制御することにより、各
部分の補正動作と通常動作とを切り替える。なお、端子2905〜2909などへの接続を変更す
ることにより、同時に複数の回路部分において、補正動作を行ったりすることが可能であ
る。
【０１２２】
次に、出力段のバッファとして、プッシュプル形式にした場合のオペアンプを図30に示
す。プッシュプル形式のソースフォロワ回路として、図14の回路を用いている。点線で囲
った領域3011がプッシュプル形式のソースフォロワ回路に相当する。図30では、プラス側
入力端子3001とマイナス側入力端子3002から信号を入力し、出力端子3003から信号を取り
出す。バイアス端子3004に加える電圧を調節して、バイアスとして流す電流の大きさを制
御する。端子3005〜3010までの端子に入力する信号のタイミングを制御することにより、
各部分の補正動作と通常動作とを切り替える。なお、端子3005〜3010などへの接続を変更
することにより、同時に複数の回路部分において、補正動作を行ったりすることが可能で
ある。
【０１２３】
次に、増幅段を２段にした場合のオペアンプを図31に示す。２段目の増幅段として、ソ
ース接地増幅回路を用いている。点線で囲った領域3111がソース接地増幅回路に相当する
。図31では、プラス側入力端子3101とマイナス側入力端子3102から信号を入力し、出力端
子3103から信号を取り出す。バイアス端子3104に加える電圧を調節して、バイアスとして
流す電流の大きさを制御する。端子3105〜3109までの端子に入力する信号のタイミングを
制御することにより、各部分の補正動作と通常動作とを切り替える。なお、端子3105〜31
09などへの接続を変更することにより、同時に複数の回路部分において、補正動作を行っ
たりすることが可能である。
【０１２４】
容量素子3110は、位相補償を行うために、設けられており、別の場所に配置してもよい
し、容量素子3110と直列に抵抗も配置してもよい。また、２段目の増幅段の先に、さらに
、ソースフォロワ回路を配置してもよい。
【０１２５】
ここで、ソース接地増幅回路について、簡単に述べる。図32に、本発明を適用したソー
ス接地増幅回路を示す。
【０１２６】
なお、従来のソース接地増幅回路では、バイアス電流を供給するためのトランジスタTR
4のドレイン端子と、増幅用のトランジスタTR3のドレイン端子とが接続され、そこが出力
端子となっている。トランジスタTR3もトランジスタTR4もソース端子が接地されており、
その結果、互いのトランジスタ極性は逆になる。トランジスタTR4のゲート端子に、バイ
アス用電圧が加えられて、トランジスタTR3のゲート端子には、入力電圧が加えられる。
【０１２７】
それに対し、図32のソース接地増幅回路では、スイッチ3201〜3203、3205と、容量素子
3204が追加されている。なお、出力端子3210の入力インピーダンスが高い場合は、スイッ
チ3205を省略し、トランジスタTR3のドレインと出力端子3210を直接接続することが可能
である。
【０１２８】
次に、図32のソース接地増幅回路の動作について、図33、図34を用いて説明する。まず
、補正動作を行う。図33に示すように、スイッチ3203、3202をオンにして、スイッチ3201
、3205をオフにする。すると、容量素子3204に、トランジスタTR3のゲート・ソース間電
圧Vaが保存される。
【０１２９】
その後、通常動作を行う。図34に示すように、スイッチ3201、3205をオンにして、スイ
ッチ3202、3203をオフにする。そして、入力端子3208から入力電圧Viを加える。すると、
容量素子3204に保存した電圧Vaが、入力電圧Viに上乗せされて、トランジスタTR3のゲー
ト端子に加えられる。容量素子3204に保存した電圧Vaは、トランジスタTR3の電流特性に
応じた大きさとなる。したがって、トランジスタTR3がばらついても、その影響を低減す
ることが可能となる。
【０１３０】
なお、補正動作は、少なくとも１回行えばよい、という点は、ソースフォロワ回路など
の場合と同様である。
【０１３１】
また、図7などのように、容量素子3204に保存される電圧が、トランジスタのしきい値
電圧になるようにしてもよい。
【０１３２】
また、このソース接地増幅回路が、オペアンプの回路の一部として構成される場合は、
オペアンプの位相補償を行うための容量や抵抗が、ソース接地増幅回路に配置されること
がある。例として、図35には、入力端子3208とトランジスタTR3のドレイン端子との間に
、容量素子3501を配置した場合の回路図を示す。なお、オペアンプの位相補償を行うこと
が出来るのであれば、どこに、どのような素子を配置してもよい。
【０１３３】
なお、実施の形態１、２で説明した内容は、本実施の形態にも適用できる。
【０１３４】
例えば、補正動作を、いつ、どれくらいの頻度で行うかは、本実施の形態でも同様であ
る。
【０１３５】
また、基準電圧の大きさは任意であるので、基準電圧を与えている端子は、別の配線や
接点や端子に接続してもよい。
【０１３６】
また、容量素子に、トランジスタのゲート・ソース間電圧を保持させるのではなく、ト
ランジスタのしきい値電圧をさせるようにしてもよい。
【０１３７】
また、消費電力を低減するために、定常状態の時に流れ続ける電流を遮断することにつ
いても、本実施の形態にも適用できる。
【０１３８】
また、本実施の形態では、主に、トランジスタがｎチャネル型の場合について述べてき
た。しかし、ｐチャネル型にした場合にも、容易に適用できる。
【０１３９】
なお、本実施の形態では、オペアンプに適用した場合について述べてきた。しかし、OT
A(Operational Transconductance Amplifier)、センスアンプ、コンパレータなどの回路
に適用することも可能である。また、トランジスタの接続をカスケード接続にした場合な
ども、本発明を適用できる。
【０１４０】
なお本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
【０１４１】
（実施の形態４）
本実施の形態では、本発明を適用した電気回路において、時間を節約する方法について
説明する。
【０１４２】
これまで述べてきた通り、本発明の回路では、動作状態として、補正動作と通常動作と
がある。補正動作は、頻繁に行う必要はないが、通常動作を行う前には、少なくとも１回
行う必要がある。
【０１４３】
そこで、１組の入力端子と出力端子の間に、１個の回路（例えば、１つのソースフォロ
ワ回路）がある場合、補正動作を行うタイミングには、以下のようなものがある。
【０１４４】
１つ目としては、通常動作を行うまえに、必ず、補正動作を行う、というものである。
例えば、ある期間、信号を入出力する場合に、その期間を２つに分け、前半の期間に補正
動作を行い、後半の期間に通常動作を行う。
【０１４５】
２つ目としては、信号の入出力を行っていない期間において、補正動作を行い、その後
、通常動作を何回も行う、というものである。
【０１４６】
その他のタイミング例として、補正動作を行いながら、同時に通常動作を行う、という
ことが考えられる。その場合、１組（１対）の入力端子と出力端子の間に、１個の回路の
みを配置する構成では、補正動作と通常動作とを同時に行うことが出来ない。。そこで、
１組の入力端子と出力端子の間に、例えば、２個以上の回路を並列に配置する。すると、
各々の回路での動作を制御することにより、補正動作を行いながら、同時に通常動作を行
うことが出来る。
【０１４７】
図8には、１組の入力端子と出力端子の間に、２個のソースフォロワ回路を並列に配置
した場合の例を示す。入力端子3601と出力端子3602の間に、回路3603が配置されている。
回路3603には、ソースフォロワ回路3604、3605が配置されている。そして、一方のソース
フォロワ回路において通常動作を行って、出力端子3602に信号を出力し、同時に、他方の
ソースフォロワ回路において補正動作を行う。どちらのソースフォロワ回路で、どちらの
動作を行うかは、端子3606から入力する信号を用いて、切り替える。図8では、端子3606
がＨ信号の場合、ソースフォロワ回路3604において補正動作を行い、端子3606がＬ信号の
場合、ソースフォロワ回路3605において補正動作を行う。
【０１４８】
このようにすることにより、補正動作を行いながら、通常動作を行うことが可能となる
。その結果、同時に２つのことができ、動作に無駄がなく、無駄な時間が必要なくなり、
各動作を行う時間を、長くとることができる。よって、補正動作において、定常状態にな
るまで動作を行うことができるので、補正が正確に行えるようになる。
【０１４９】
なお、補正動作を行うタイミングとしては、上記のものに限定されない。
【０１５０】
図8では、ソースフォロワ回路を用いた例を示したが、１組の入力端子と出力端子の間
に、２個以上の回路を配置することは、差動回路やオペアンプなどの別の回路にも、適用
することができる。
【０１５１】
なお本実施の形態は、実施の形態１〜３と任意に組み合わせることが可能である。
【０１５２】
（実施の形態５）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について
、説明する。信号線駆動回路の一部に、本発明の回路を適用することができる。
【０１５３】
表示装置は、図9に示すように、画素3701、ゲート線駆動回路3702、信号線駆動回路371
0を有している。ゲート線駆動回路3702は、画素3701に選択信号を順次出力する。信号線
駆動回路3710は、画素3701にビデオ信号を順次出力する。画素3701では、ビデオ信号に従
って、光の状態を制御することにより、画像を表示する。信号線駆動回路3710から画素37
01へ入力するビデオ信号は、電圧であることが多い。つまり、画素に配置された表示素子
や表示素子を制御する素子は、信号線駆動回路3710から入力されるビデオ信号（電圧）に
よって、状態を変化させるものであることが多い。画素に配置する表示素子の例としては
、液晶（ＬＣＤ）や有機ＥＬやＦＥＤ（フィールドエミッションディスプレイ）などがあ
げられる。
【０１５４】
なお、ゲート線駆動回路3702や信号線駆動回路3710は、複数配置されていてもよい。
【０１５５】
信号線駆動回路3710は、構成を複数の部分に分けられる。大まかには、一例として、シ
フトレジスタ3703、第１ラッチ回路3704、第２ラッチ回路3705、デジタル・アナログ変換
回路3706、バッファ回路（増幅回路）3707に分けられる。
【０１５６】
そこで、信号線駆動回路3710の動作を簡単に説明する。シフトレジスタ3703は、フリッ
プフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパ
ルス(SP)、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って
、順次サンプリングパルスが出力される。
【０１５７】
シフトレジスタ3703より出力されたサンプリングパルスは、第１ラッチ回路3704に入力
される。第１ラッチ回路3704には、ビデオ信号線3708より、ビデオ信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持してい
く。なお、デジタル・アナログ変換回路3706を配置している場合は、ビデオ信号はデジタ
ル値である。
【０１５８】
第１ラッチ回路3704において、最終列までビデオ信号の保持が完了すると、水平帰線期
間中に、ラッチ制御線3709よりラッチパルス（Latch Pulse）が入力され、第１ラッチ回
路3704に保持されていたビデオ信号は、一斉に第２ラッチ回路3705に転送される。その後
、第２ラッチ回路3705に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ
変換回路3706へと入力される。そして、デジタル・アナログ変換回路3706から出力される
信号は、バッファ回路（増幅回路）3707へ入力される。そして、バッファ回路（増幅回路
）3707から画素3701へ信号が入力される。
【０１５９】
第２ラッチ回路3705に保持されたビデオ信号がデジタル・アナログ変換回路3706に入力
され、そして、画素3701に入力されている間、シフトレジスタ3703においては再びサンプ
リングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次
駆動が可能となる。以後、この動作を繰り返す。
【０１６０】
以上のような動作を行う信号線駆動回路3710において、バッファ回路（増幅回路）3707
に、本発明を適用できる。バッファ回路（増幅回路）3707は、画素3701に多くの電流を供
給する能力を有している。つまり、バッファ回路（増幅回路）3707は、インピーダンスを
変換する機能を有している。このバッファ回路（増幅回路）3707に、ソースフォロワ回路
や差動増幅回路やオペアンプなどを用いることができる。差動増幅回路やオペアンプを用
いる場合、出力端子をマイナス側入力端子に接続し、信号を帰還させることなどによって
、電圧フォロワ回路などとして機能させることができる。
【０１６１】
また、図8のように、ソースフォロワ回路や差動増幅回路やオペアンプなどを複数配置
して、補正動作や通常動作を同時に行えるようにしてもよい。
【０１６２】
なお、第１ラッチ回路3704や第２ラッチ回路3705が、アナログ値を保存できる回路であ
る場合は、デジタル・アナログ変換回路3706は省略できる場合が多い。また、画素3701に
出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路
3706は省略できる場合が多い。また、デジタル・アナログ変換回路3706には、ガンマ補正
回路が内蔵されている場合もある。このように、信号線駆動回路3710の構成は、図9に限
定されず、様々なものがある。
【０１６３】
そこで、第１ラッチ回路3704や第２ラッチ回路3705が、アナログ値を保存できる回路で
ある場合の信号線駆動回路3710を図10に示す。ビデオ信号線3708より、アナログ値のビデ
オ信号が入力される。第１ラッチ回路3704と第２ラッチ回路3705の１列分3801の例を、図
11に示す。前記１列分3801には、１列分の第１ラッチ回路3704と１列分の第２ラッチ回路
3705とを有する。１列分の第１ラッチ回路3704は、容量素子3901とバッファ回路（増幅回
路）3902を有している。１列分の第２ラッチ回路3705は、容量素子3903とバッファ回路（
増幅回路）3904を有している。
【０１６４】
第１ラッチ回路3704と第２ラッチ回路3705の１列分3801は、以下のように動作する。ま
ず、ビデオ信号線3708から、アナログのビデオ信号が容量素子3901に入力され、そこで保
存される。そして、ラッチ制御線3709の信号により、容量素子3901に保存されているデー
タが容量素子3903に転送される。このとき、バッファ回路（増幅回路）3902は、インピー
ダンスを変換している。よって、容量素子3901、3902の大きさを調節すれば、バッファ回
路（増幅回路）3902を省くことが可能となる。そして、容量素子3903に保存された信号を
バッファ回路（増幅回路）3904を通って、画素へ出力する。
【０１６５】
このバッファ回路（増幅回路）3902、3904を、ソースフォロワ回路や差動増幅回路やオ
ペアンプなどを用いることができる。例として、バッファ回路（増幅回路）としてソース
フォロワ回路を用いた場合の回路図を図12に示す。また、図8のように、バッファ回路（
増幅回路）を複数配置して、補正動作や通常動作を同時に行えるようにしてもよい。
【０１６６】
なお、本実施の形態は、実施の形態１〜実施の形態４と任意に組み合わせることが可能
である。
【０１６７】
（実施の形態６）
本実施の形態では、本発明を用いた電気回路のレイアウト図について説明する。
【０１６８】
本実施の形態では、例として、本発明を適用したソースフォロワ回路のレイアウト図に
ついて述べる。図19に、図18のソースフォロワ回路の回路図を、レイアウト図と類似させ
て記述した場合の回路図を示す。
【０１６９】
図19では、容量素子104は、ＭＯＳ容量として形成している。つまり、ＭＯＳ容量をト
ランジスタとして考えたときに、ソース端子とドレイン端子を接続して、その接点を容量
の一方の端子とし、ゲート端子を容量の他方の端子とする。このようにＭＯＳ容量を用い
て容量素子を形成すると、容量値を大きくすることができる。なお、この場合、容量素子
104をトランジスタだと考えた場合の極性は、トランジスタTR1と同じ極性にすることが望
ましい。なぜなら、この場合のＭＯＳ容量は、トランジスタだと考えた場合、そのトラン
ジスタがオンしている状態にしておく必要がある。もし、そのトランジスタがオフしてい
る状態になると、ＭＯＳ容量の容量値は０になる。そのため、容量素子104オンしている
状態にするには、トランジスタTR1と同じ極性にすることが望まれる。
【０１７０】
図20には、図19のソースフォロワ回路のレイアウト図を示す。多結晶シリコンなどによ
る半導体層4201の上の層にゲート絶縁膜の層があり、その上の層にゲート配線（第１配線
）4202がある部分がトランジスタである。ゲート配線（第１配線）4202の上の層には、層
間絶縁膜があり、その上には第２配線4204がある。第２配線4204と半導体層4201や、第２
配線4204とゲート配線（第１配線）4202は、コンタクト4203を開口することにより、接続
している。
【０１７１】
図20のようなレイアウト図を使って、公知の技術を用いれば、本発明の電気回路を実現
することが出来る。
【０１７２】
なお、トランジスタTR1とトランジスタTR2は、通常、飽和領域で動作することが多い。
理想的なトランジスタは、飽和領域では、ソース・ドレイン間の電圧が変化しても、ソー
ス・ドレイン間に流れる電流量は、変化しない。しかし、実際には、キンク効果やアーリ
ー効果などと呼ばれる現象により、飽和領域においても、トランジスタのソース・ドレイ
ン間に流れる電流量が変化してしまう。そのため、電流値が変化してしまい、誤差が生じ
てしまう。そこで、キンク効果やアーリー効果などを低減するため、図20では、トランジ
スタTR1とトランジスタTR2のゲート長Ｌを大きくしている。なお、キンク効果やアーリー
効果などを低減するための方法は、直列にトランジスタを追加することなど、他にもあり
、それを本願に適用することもできる。
【０１７３】
また、理想的な動作を行う場合は、容量素子104の電圧は、補正動作のときと、通常動
作のときとで、変化しない。しかし実際には、容量素子104がゲート端子に接続されてい
るトランジスタ（ここでは、トランジスタTR1）の寄生容量（ゲート容量）により、加え
た電圧が分圧されてしまう。その結果、容量素子104の電圧は、補正動作のときと、通常
動作のときとで、わずかに変化してしまう。その結果、誤差が生じてしまう。その誤差を
小さくするためには、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量（ゲート容量）よりも、十分大きくしておく必要がある。具体
的には、少なくとも、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量（ゲート容量）の５倍以上にすることが望まれる。
【０１７４】
なお、本実例は、実施の形態１〜実施の形態５と任意に組み合わせることが可能である
。
【０１７５】
（実施の形態７）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオ
ーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録
媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体
を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら
の電子機器の具体例を図36に示す。
【０１７６】
図36（Ａ）は表示装置であり、筐体１３００１、支持台１３００２、表示部１３００３
、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３０
０３を構成する電気回路に用いることができる。また本発明により、図36（Ａ）に示す表
示装置が完成される。表示部１３００３は、有機ＥＬディスプレイや、液晶ディスプレイ
などを用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示
用などの全ての情報表示用表示装置が含まれる。
【０１７７】
図36（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像
部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６
等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。また
本発明により、図36（Ｂ）に示すデジタルスチルカメラが完成される。
【０１７８】
図36（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０
２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティ
ングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用い
ることができる。また本発明により、図36（Ｃ）に示す表示装置が完成される。
【０１７９】
図36（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイ
ッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表
示部１３３０２を構成する電気回路に用いることができる。また本発明により、図36（Ｄ
）に示すモバイルコンピュータが完成される。
【０１８０】
図36（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記
録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０
７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主
として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成す
る電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲー
ム機器なども含まれる。また本発明により、図36（Ｅ）に示すＤＶＤ再生装置が完成され
る。
【０１８１】
図36（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１
３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２
を構成する電気回路に用いることができる。また本発明により、図36（Ｆ）に示すゴーグ
ル型ディスプレイが完成される。
【０１８２】
図36（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０
３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテ
リー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示
部１３６０２を構成する電気回路に用いることができる。また本発明により、図36（Ｇ）
に示すビデオカメラが完成される。
【０１８３】
図36（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、
音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１
３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気回
路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示する
ことで携帯電話の消費電流を抑えることができる。また本発明により、図36（Ｈ）に示す
携帯電話が完成される。
【０１８４】
なお、将来的に表示材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
【０１８５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１８６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形態６に示したいず
れの構成の電気回路、又は半導体装置を用いても良い。
【技術分野】
【０００１】
本発明は、アナログ回路の技術に関する。より詳細には、トランジスタの電流特性のバ
ラツキの影響を低減する回路技術に関する。
【背景技術】
【０００２】
近年、ガラス上に、薄膜トランジスタ（ＴＦＴ）を形成した表示装置が広く普及してい
る。例えば、アモルファス（非晶質）シリコンを用いたＴＦＴを各画素に配置した液晶デ
ィスプレイ（ＬＣＤ）が、ノート型パーソナルコンピュータや携帯機器などに広く用いら
れている。
【０００３】
しかし、アモルファスシリコンを用いたＴＦＴは、移動度が低いため、多くの電流を流
すことが出来ない。そこで、ポリクリスタル（多結晶）シリコンを用いたＴＦＴをガラス
基板上に形成することが行われている。ポリクリスタルシリコンのＴＦＴは、移動度が高
い。よって、ガラス上に駆動回路も集積することが出来る。駆動回路には、主にデジタル
回路が搭載されることが多い。しかし、最近は、ガラス上にあらゆる回路を搭載した、シ
ステムオンパネルの実現に向けて、研究が進められている。つまり、デジタル回路だけで
なく、アナログ回路を搭載することも検討されている。
【０００４】
そこで、アナログ回路の一つとして、ソースフォロワ回路の構成について述べる。図21
に、ソースフォロワ回路の回路図を示す。トランジスタTR1のゲート端子4308には、入力
電圧Viが入力される。トランジスタTR2のゲート端子4309には、バイアス電圧Vbが加えら
れる。そして、トランジスタTR1のゲート・ソース間電圧をVgs1とする。なお、簡単のた
め、低電位側電源（Vss）の電位は、0Vであるとする。すると、トランジスタTR1のソース
端子4310の電圧（出力電圧Vo）は、以下の式（１）を満たす。
【０００５】
【数１】
【０００６】
ここで、簡単のため、トランジスタTR1とトランジスタTR2の電流特性やトランジスタサ
イズ（ゲート長Ｌ、ゲート幅Ｗ）などが同一であるとする。ここで、トランジスタTR1と
トランジスタTR2は、直列に接続されているため、各々のトランジスタには、同量の電流
が流れる。よって、トランジスタTR1とトランジスタTR2とが、両方とも飽和領域で動作す
る場合は、トランジスタTR1のゲート・ソース間電圧Vgs1が、トランジスタTR2のゲート・
ソース間電圧、すなわち、バイアス電圧Vbと等しくなる。従って、以下の式（２）を満た
す。
【０００７】
【数２】
【０００８】
しかしながら、トランジスタTR1とトランジスタTR2のトランジスタサイズ（ゲート長Ｌ
、ゲート幅Ｗ）を同一にして設計しても、実際に製造すると、各々のサイズがばらついた
りしてしまう。また、ゲート絶縁膜の膜厚のバラツキや、チャネル形成領域の結晶状態の
バラツキなどが要因となって、トランジスタの電流特性、例えば、しきい値電圧や移動度
などが、ばらついてしまう。
【０００９】
ここで、一例として、トランジスタTR1のしきい値電圧が２Ｖであり、トランジスタTR2
のしきい値電圧は、ばらついて、３Ｖになっているとする。なお、トランジスタに流れる
電流は、ゲート・ソース間電圧からしきい値電圧を差し引いた値に応じて変化する。した
がって、トランジスタTR2に流れる電流と同量の電流をトランジスタTR1に流すためには、
しきい値電圧が１Ｖ小さいため、トランジスタTR1のゲート・ソース間電圧も１Ｖ小さく
なってしまう。その結果、トランジスタTR1とトランジスタTR2のしきい値電圧が同じ場合
と比較すると、式（１）、式（２）より、出力電圧Voが１Ｖ高くなってしまうことが分か
る。
【００１０】
以上のように、トランジスタTR1とトランジスタTR2の電流特性やトランジスタサイズな
どがばらつくと、出力電圧Voもばらついてしまう。
【００１１】
そこで、ばらつきの影響を少なくできるように、補正を行う技術が検討されている。例
えば、ばらつきを補正したソースフォロワ回路が報告されている（非特許文献１参照。）
。
【００１２】
図24に、その回路図を示す。次に、その回路の動作について述べる。まず、スイッチ44
01から4406のうち、スイッチ4401、4406、4404をオンにする。なお、スイッチは、オンに
すると、導通状態になるものとする。そして、入力端子4407入力電圧Viが加えられる。次
に、スイッチ4401、4406をオフにして、スイッチ4402をオンにする。すると、容量4409に
、最初のオフセット電圧が保存される。次に、スイッチ4402、4404をオフにして、スイッ
チ4403をオンにする。すると、容量4410に、２番目のオフセット電圧が保存される。以上
の動作の結果、出力電圧Voのばらつきは、補正される。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Euro Display 2002：p831：LN-4:A 3.8 inch Half-VGA Transflective Color TFT-LCD with Completely Integrated 6-bit RGB Parallel Interface Drivers
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述した図24のソースフォロワ回路において、補正を行う場合、非常に多くのステップ
を必要とする。つまり、スイッチ4401から4406のオンオフを何回も繰り返し、ようやく、
補正が完了する。そのため、通常の動作を開始させるためには、補正を行うための多くの
時間が必要となってしまう。
【００１５】
また、数多くのスイッチや容量が必要になる。そのため、レイアウト面積が増大し、製
造上の歩留まりを低下させる要因にもなる。
【００１６】
また、ソースフォロワ以外のアナログ回路においても、トランジスタの電流特性などが
ばらつくと、正常に動作しなかったり、出力結果がばらついたりしてしまう。
【００１７】
本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラツキの影
響を抑制した電気回路を提供することを課題とする。より詳しくは、アナログ信号を取り
扱う電気回路において、トランジスタの特性バラツキの影響を抑制して、所望の動作を行
うことができる電気回路を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明は、上記の問題点を解決するために、以下に示す構成のアナログ回路を用いる。
【００１９】
本発明は上記構成によって、第１のトランジスタと第１の容量素子と第１のスイッチと
第１の端子と第２の端子と第２のトランジスタと第２の容量素子と第２のスイッチと第３
の端子と第４の端子とを有するアナログ回路であって、前記第１のトランジスタのゲート
端子と前記第１の容量素子の一方の端子とが電気的に接続され、前記第２のトランジスタ
のゲート端子と前記第２の容量素子の一方の端子とが電気的に接続され、前記第１のトラ
ンジスタのソース端子と第２のトランジスタのソース端子とが電気的に接続され、前記第
１の端子と、前記第１の容量素子の一方の端子とは、前記第１のスイッチを介して電気的
に接続され、前記第３の端子と、前記第２の容量素子の一方の端子とは、前記第２のスイ
ッチを介して電気的に接続され、前記第１の容量素子の他方の端子と、前記第２の端子ま
たは前記第１のトランジスタのソース端子のいずれか一つの端子とが電気的に接続される
手段を有し、前記第２の容量素子の他方の端子と、前記第４の端子または前記第２のトラ
ンジスタのソース端子のいずれか一つの端子と電気的に接続される手段を有していること
を特徴とするアナログ回路が提供される。
【００２０】
上記構成のアナログ回路において、動作方法として、２つの動作状態に分けられる。１
つが、補正動作であり、もう１つが、通常動作である。補正動作においては、バラツキの
影響を補正するための情報を取得する。そして、通常動作において、補正動作で得た情報
を入力信号に上乗せし、本来の回路の動作を行う。このように、補正動作で得た情報を入
力信号に上乗せするため、通常動作においては、バラツキの影響が低減されている。
【００２１】
また、補正動作によって得た情報は、保存しておく。そして、通常動作を行う時には、
前記保存しておいた情報を用いる。その結果、通常動作を行う度に補正動作を行う必要は
ない。
【００２２】
そこで次に、各動作状態における回路の接続状態を示す。
【００２３】
まず、図22に、補正動作を行っている場合の回路の接続状態を示す。トランジスタTR1
のゲート端子とソース端子との間に、容量素子104が配置されている。容量素子104の一方
の端子とトランジスタTR1のゲート端子とは、電気的に接続されており、容量素子104の他
方の端子とトランジスタTR1のソース端子とは、電気的に接続されている。ここで、各端
子は電気的に接続されているため、端子間の配線上には、オン状態のスイッチや受動素子
や能動素子などが配置されていてもよい。なお、以後、本明細書において、接続されてい
るとは、電気的に接続されていることと同じであるとする。したがって、本発明が開示す
る構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（
例えば、別の素子やスイッチなど）が配置されていてもよい。また、トランジスタTR1の
ゲート端子、ドレイン端子、ソース端子は、各々、別の素子（スイッチ、トランジスタの
ような能動素子、受動素子等）や配線などに電気的に接続されている。
【００２４】
この接続状態は、前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の
端子とが接続され、前記第１の端子と前記第１の容量素子の一方の端子とが接続され、前
記第１の容量素子の他方の端子と前記第２の端子とが非接続になり、前記第１の容量素子
の他方の端子と前記第１のトランジスタのソース端子とが接続されていることに相当する
。
【００２５】
このような接続状況において、トランジスタTR1のドレイン・ソース間には、ある値の
電流が流れている。なお、その電流の値は、ゼロを含み、任意である。そして、容量素子
104には、前記電流が流れているときのトランジスタTR1のゲート・ソース間電圧Vgsが保
存される。トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタTR1の
ドレイン・ソース間に流れる電流の大きさに応じた大きさとなる。したがって、トランジ
スタTR1の電流特性やトランジスタサイズなどがばらつけば、トランジスタTR1のゲート・
ソース間電圧Vgsの大きさも、それによって、異なった値となる。ただし、トランジスタ
がばらついても、トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタ
TR1のドレイン・ソース間に流れる電流の大きさに応じた大きさとなることには、変わり
はない。
【００２６】
このようにして、補正動作において、バラツキの影響を補正するための情報、つまり、
トランジスタTR1のゲート・ソース間電圧を取得する。
【００２７】
次に、図23に、通常動作を行っている場合の回路の接続状態を示す。トランジスタTR1
のゲート端子と入力端子108との間に、容量素子104が配置されている。容量素子104の一
方の端子とトランジスタTR1のゲート端子とは電気的に接続されており、容量素子104の他
方の端子と入力端子108とは、電気的に接続されている。そして、入力端子108には、入力
電圧Viが加えられる。ここで、容量素子104には、補正動作の時に得た電荷が、保存され
ている。したがって、トランジスタTR1のゲート端子には、入力電圧Viに、容量素子104に
保存されている電圧を上乗せした電圧が加わることになる。
【００２８】
この接続状態は、前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の
端子とが接続され、前記第１の端子と前記第１の容量素子の一方の端子とが非接続になり
、前記第１の容量素子の他方の端子と前記第２の端子とが接続され、前記第１の容量素子
の他方の端子と前記第１のトランジスタのソース端子とが非接続になっていることに相当
する。
【００２９】
このように、トランジスタTR1のゲート端子には、入力電圧Viがそのまま加わるのでは
なく、容量素子104に保存されている電圧が上乗せされて、加えられる。容量素子104に保
存されている電圧の大きさは、トランジスタTR1の電流特性やトランジスタサイズなどに
応じた大きさになる。つまり、トランジスタTR1の電流特性やトランジスタサイズなどが
ばらついても、それに応じて、容量素子104に保存されている電圧の大きさが変わるため
、結果として、トランジスタTR1のバラツキの影響を低減することが可能となる。
【００３０】
このような補正を、各々のトランジスタに対して行うことにより、回路全体のばらつき
を補正することができるようになる。つまり、前記第１のトランジスタや前記第２のトラ
ンジスタや、回路を構成する様々なトランジスタに対して、適用することにより、ばらつ
きを補正することが可能となる。
【００３１】
なお、補正動作の時には図22のように電気的に接続され、通常動作の時には図23のよう
に電気的に接続されるためには、ある端子とある端子との間にスイッチを配置すれば実現
できる。そのようなスイッチは、数個あればよい。
【００３２】
なお、図22、図23においては、トランジスタTR1はｎチャネル型としているが、これに
限定されず、ｐチャネル型で構成することも可能である。ｐチャネル型で構成する場合も
、補正動作を行うときには、容量素子104をトランジスタTR1のゲート・ソース間に配置す
ることに注意すれば、容易に、変形できる。
【００３３】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子104に、適切な電圧が保持されていれば、通常動作を行うことができる。ただし、容
量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐々に、変
化してしまう場合がある。その時には、容量素子104に保存されている電荷が、大きく変
化してしまう前に、再び、補正動作を行えばよい。
【００３４】
上述したように、少なくとも、１度、補正動作を行うだけで、その後の通常動作におい
て、トランジスタの特性ばらつきの影響を低減することが出来る。そのため、駆動タイミ
ングが複雑になることもなく、動作が簡単になる。
【００３５】
また、容量は、容量素子104だけでよく、スイッチも数個あればよい。よって、レイア
ウト面積が小さくできる。その結果、製造上の歩留まりが低下することを防いだり、小型
化させたりすることが出来る。
【００３６】
なお、本発明におけるトランジスタは、どのような材料、手段、製造方法によりできた
トランジスタでもよいし、どうのようなタイプのトランジスタでもよい。例えば、薄膜ト
ランジスタ（ＴＦＴ）でもよい。ＴＦＴのなかでも、半導体層が非晶質（アモルファス）
のものでもよいし、多結晶（ポリクリスタル）でも、単結晶のものでもよい。その他のト
ランジスタとして、単結晶基板において作られたトランジスタでもよいし、ＳＯＩ基板に
おいて作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジス
タでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物や
カーボンナノチューブで形成されたトランジスタでもよい。また、ＭＯＳ型トランジスタ
でもよいし、バイポーラ型トランジスタでもよい。
【００３７】
また、本発明は上記構成によって、電流を供給する手段を有し、前記第１のトランジス
タのソース端子と、前記電流を供給する手段とが電気的に接続されていることを特徴とす
るアナログ回路が提供される。
【００３８】
このように、電流を供給する手段を設けることにより、アナログ回路のバイアスを設定
することが可能となる。
【００３９】
また、本願発明は上記構成によって、第１のトランジスタに流れる電流を遮断する手段
と、第２のトランジスタに流れる電流を遮断する手段とを有していることを特徴とするア
ナログ回路が提供される。
【００４０】
この構成により、第１のトランジスタと第２のトランジスタに関して、別々に補正を行
うことが可能となる。
【００４１】
また、本願発明は上記構成によって、前記第１の端子と前記第２の端子とが、電気的に
接続され、前記第３の端子と前記第４の端子とが、電気的に接続されていることを特徴と
するアナログ回路が提供される。
【００４２】
この構成により、第１の端子と第３の端子とに、電圧を供給するための配線を省略する
ことが可能となる。
【発明の効果】
【００４３】
本発明では、トランジスタのゲート端子に、入力電圧がそのまま加わるのではなく、容
量素子に保存されている電圧が上乗せされて、加えられる。前記容量素子に保存されてい
る電圧の大きさは、前記トランジスタの電流特性やトランジスタサイズなどに応じた大き
さになる。そのため、、トランジスタの電流特性やトランジスタサイズなどがばらついて
も、それに応じて、前記容量素子に保存されている電圧の大きさが変わるため、結果とし
て、前記トランジスタのバラツキの影響を低減することが可能となる。
【００４４】
また、容量素子に電圧を保存する動作、つまり、補正動作は、少なくとも、１度だけ行
えばよい。すると、その後の通常動作において、トランジスタの特性ばらつきの影響を低
減することが出来る。そのため、駆動タイミングが複雑になることもなく、動作が簡単に
なる。
【００４５】
また、容量素子の個数やスイッチの個数も少ないため、レイアウト面積が小さくできる
。その結果、製造上の歩留まりが低下することを防いだり、小型化させたりすることが出
来る。
【図面の簡単な説明】
【００４６】
【図１】本発明の差動回路の構成を説明する図。
【図２】本発明の差動回路の動作を説明する図。
【図３】本発明の差動回路の動作を説明する図。
【図４】本発明の差動回路の動作を説明する図。
【図５】本発明の差動回路の動作を説明する図。
【図６】本発明の差動回路の動作を説明する図。
【図７】本発明のソースフォロワ回路の構成を説明する図。
【図８】本発明の切り替え型増幅回路の構成を説明する図。
【図９】本発明の表示装置の構成を示す図。
【図１０】本発明の表示装置の構成を示す図。
【図１１】本発明の信号線駆動回路の構成の一例を示す図。
【図１２】本発明の信号線駆動回路の構成の一例を示す図。
【図１３】本発明のソースフォロワ回路の構成を説明する図。
【図１４】本発明のソースフォロワ回路の構成を説明する図。
【図１５】本発明のソースフォロワ回路の構成を説明する図。
【図１６】本発明のカスコード回路の構成を説明する図。
【図１７】本発明のソースフォロワ回路の構成を説明する図。
【図１８】本発明のソースフォロワ回路の構成を説明する図。
【図１９】本発明のソースフォロワ回路の構成を説明する図。
【図２０】本発明のソースフォロワ回路のレイアウトを説明する図。
【図２１】従来のソースフォロワ回路の構成を説明する図。
【図２２】本発明の基本回路の構成を説明する図。
【図２３】本発明の基本回路の構成を説明する図。
【図２４】従来のソースフォロワ回路の構成を説明する図。
【図２５】本発明の差動増幅回路の構成を説明する図。
【図２６】本発明の差動増幅回路の構成を説明する図。
【図２７】本発明の差動増幅回路の構成を説明する図。
【図２８】本発明の差動増幅回路の構成を説明する図。
【図２９】本発明のオペアンプの構成の一例を示す図。
【図３０】本発明のオペアンプの構成の一例を示す図。
【図３１】本発明のオペアンプの構成の一例を示す図。
【図３２】本発明のソース接地増幅回路の構成を説明する図。
【図３３】本発明のソース接地増幅回路の動作を説明する図。
【図３４】本発明のソース接地増幅回路の動作を説明する図。
【図３５】本発明のソース接地増幅回路の構成を説明する図。
【図３６】本発明が適用される電子機器の図。
【発明を実施するための形態】
【００４７】
（実施の形態１）
本発明は、アナログ回路、例えば、差動回路、増幅回路、オペアンプなどに代表される
演算回路など、さまざまな回路に適用することが出来る。そこで、本実施の形態では、一
例として、本発明を適用した差動回路について説明する。
【００４８】
まず、本発明を適用した差動回路について、図1に、回路構成を示す。従来の差動回路
では、電流源として動作し、回路のバイアスを設定するトランジスタTR21が配置され、差
動動作するためのトランジスタTR11のソース端子と、トランジスタTR12のソース端子とが
、トランジスタTR21のドレイン端子に接続されている。トランジスタTR11のドレイン端子
は、負荷1812などを介して高電位側電源（Vdd）に接続され、トランジスタTR12のドレイ
ン端子も、負荷1813などを介して高電位側電源（Vdd）に接続される。
【００４９】
それに対し、本発明を適用した差動回路では、スイッチ1801〜1811、容量素子1812、18
13などを追加している。
【００５０】
なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッ
チとして動作するため、トランジスタの極性は特に限定されない。ただし、オフ電流が少
ない方が望ましい場合、例えば、容量素子1812、1813に接続されているスイッチなどでは
、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ない
トランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動
作させるトランジスタのソース端子の電位が、低電位側電源（Vss、Vgnd、0Vなど）に近
い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（
Vddなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら
、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいか
らである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型にしてもよい
。
【００５１】
またスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを
制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、そ
れらを組み合わせた論理回路でもよい。
【００５２】
そこで次に、図1の差動回路の動作について、図2〜図6を用いて説明する。
【００５３】
まず、補正動作を行う。その時、トランジスタTR11とトランジスタTR12とに関して、同
時に補正動作を行ってもよい。しかし、電流源として動作するトランジスタTR21は１個だ
けであり、同じトランジスタを用いて補正動作を行う方が精度が高いと考えられる。した
がって、まず、トランジスタTR11とトランジスタTR21を用いて補正動作を行い、その後、
トランジスタTR12とトランジスタTR21を用いて補正動作を行う。なお、この順序は、逆に
してもよい。
【００５４】
まず、図2に示すように、トランジスタTR11とトランジスタTR21を用いて補正動作を行
う。この時、トランジスタTR21を流れる電流が、トランジスタTR11の方には流れて、トラ
ンジスタTR12の方には流れないようにする。もし、トランジスタTR12の方にも流れてしま
ったら、その分だけ、誤差が生じてしまうことになるからである。そこで、トランジスタ
TR21を流れる電流が、トランジスタTR12の方には流れないようにするため、スイッチ1801
〜1804を用いて、電流を制御する。
【００５５】
図2では、スイッチ1801をオンにして、スイッチ1802〜1804をオフにしている。スイッ
チ1801は、第２高電位側電源（Vdd2）に接続されている。ただし、スイッチ1801は、負荷
1812などが接続されている第１高電位側電源（Vdd1）に接続されていてもよい。つまり、
トランジスタTR11に電流が流れて、トランジスタTR12に電流が流れないようになっていれ
ばよい。従って、スイッチ1802やスイッチ1803の配置を変更し、例えば、トランジスタTR
11のソース端子とトランジスタTR21のドレイン端子との間にスイッチ1802を配置するなど
のようにしてもよい。あるいは、負荷1812、1813の中に、電流を制御する機能を入れても
よい。あるいは、スイッチ1801と第２高電位側電源（Vdd2）を削除し、スイッチ1802を制
御するようにしてもよい。その場合は、負荷1812が、電流を流すことが可能な状態になっ
ている必要がある。
【００５６】
このようにして、容量素子1812に、トランジスタTR11のゲート・ソース間電圧Va1が保
存される。図3に示すように、スイッチ1806や1808などをオフにすれば、容量素子1812に
蓄積された電荷は、保持される。
【００５７】
次に、図4、図5に示すように、トランジスタTR12とトランジスタTR21を用いて補正動作
を行う。各スイッチのオンオフは、図２、図３と同様に行えばよい。容量素子1813に、ト
ランジスタTR12のゲート・ソース間電圧Va2が保存される。以上により、補正動作が終了
する。
【００５８】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子1812、1813に、適切な電圧が保持されていれば、何回でも通常動作を行うことができ
る。ただし、容量素子1812、1813に保存されている電荷は、ノイズやもれ電流などが原因
となって、徐々に、変化してしまう場合がある。その時には、容量素子1812、1813に保存
されている電荷が、大きく変化してしまう前に、再び、補正動作を行えばよい。
【００５９】
次に、図6に示すように、通常動作を行う。つまり、スイッチ1801、1804、1806、1808
、1809、1811をオフにし、スイッチ1802、1803、1805、1807、1810をオンにする。すると
、トランジスタTR11とトランジスタTR12の特性がばらついても、それが、ゲート・ソース
間電圧Va1、Va2に反映されるため、ばらつきの影響を低減できる。なお、通常動作時にお
いて、トランジスタTR11及びトランジスタTR12に流れる電流量によっては、各トランジス
タのゲート・ソース間電圧は、変化する場合がある。その場合、ゲート・ソース間電圧が
、Va1やVa2とは、等しくならない場合がある。しかしながら、特性バラツキに反映された
値が、トランジスタのゲート端子に加えられるため、トランジスタのばらつきの影響は低
減される。
【００６０】
なお、スイッチ1805は、その先の出力電圧Vo1を出力する部分の入力インピーダンスが
高い場合は、省略してもよい。あるいは、負荷1812、1813の構成によっては、スイッチ18
05などが必要ない場合もある。
【００６１】
このような差動回路を用いれば、さまざまな回路を構成することが可能となる。例えば
、負荷1812、1813として、抵抗素子や能動負荷回路を用いれば、差動増幅回路を構成する
ことができる。また、負荷1812、1813として、ダイオード接続（ゲート端子とドレイン端
子を接続）されたトランジスタを配置することにより、OTA(Operational Transconductan
ce Amplifier)の回路の一部を構成することが出来る。また、さらに、これらの回路を組
み合わせれば、オペアンプやセンスアンプ、コンパレータなどの回路を構成することも可
能となる。
【００６２】
そこで次に、負荷1812、1813として、能動負荷回路を用いた場合の差動増幅回路を対象
として、構成に関して工夫した例を述べる。
【００６３】
まず、補正動作時と通常動作時とで、動作点を近くすることにより、誤差を小さくする
例について述べる。
【００６４】
差動増幅回路のもっとも標準的な動作条件としては、入力電圧Vi1、Vi2の大きさが等し
い場合が挙げられる。その場合、トランジスタTR21を流れる電流は、トランジスタTR11と
トランジスタTR12とに、各々半分づつの量で電流が流れる。
【００６５】
一方、補正動作を行うときと、通常動作を行う時とでは、動作点などの動作状態が近い
方が望ましい。そこで、動作点を近づけるため、補正動作を行う時の電流量を、通常動作
の時の電流量の半分にしてもよい。その場合の例を図25と図26に示す。
【００６６】
図25では、電流源として動作させるトランジスタとして、トランジスタTR22を追加して
いる。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望
ましい。そして、各々のゲート端子には、同一のバイアス電圧Vbを加える。そして、トラ
ンジスタTR22には、直列にスイッチ2501を配置する。そして、スイッチ2501のオンオフを
切り替えることにより、補正動作を行う時の電流量を、通常動作の時の電流量の半分にす
る。なお、スイッチ2501は、電流量を制御できるなら、どこに配置しても良い。
【００６７】
図26では、電流源として動作させるトランジスタとして、トランジスタTR22を追加する
。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望まし
い。そして、トランジスタTR21のゲート端子には、バイアス電圧Vbを加える。そして、ト
ランジスタTR22のゲート端子に加える電圧を、補正動作の時と通常動作の時とで、変える
。具体的には、補正動作の時には、トランジスタTR22がオフするように、低電位側電源（
Vss）を加える。通常動作時には、バイアス電圧Vbを加える。これにより、補正動作を行
う時の電流量を、通常動作の時の電流量の半分にする。
【００６８】
このように、バイアス用のトランジスタに流れる電流の大きさを変えることにより、補
正動作時と通常動作時とで、動作点を近くすることが出来る。動作点が近い方が、より、
誤差が小さくなる。
【００６９】
次に、能動負荷回路を用いた場合の差動増幅回路を対象として、スイッチの接続を変更
した場合の例について述べる。
【００７０】
図2において、スイッチ1801〜1804の配置を変更できることは、既に述べた。そこで、
負荷1812、1813として、能動負荷回路を用いた差動増幅回路において、スイッチ1801〜18
04の配置を変更した場合の例を示す。図27に、スイッチ1801を省いた場合を示す。
【００７１】
各スイッチの動作は、次のようになる。まず、トランジスタTR11に電流を流し、トラン
ジスタTR12に電流を流さない場合は、スイッチ1802をオンにし、スイッチ1803をオンにし
て、スイッチ1804をオフにする。すると、トランジスタ1813のゲート・ソース間電圧が０
Ｖになるため、トランジスタ1813はオフする。トランジスタ1812もオフするが、スイッチ
1803からスイッチ1802を通って電流が流れる。次に、トランジスタTR11に電流を流さず、
トランジスタTR12に電流を流す場合は、スイッチ1802をオフにし、スイッチ1803は、どち
らでもよく、スイッチ1804をオンにする。すると、トランジスタTR12にのみ電流が流れる
。最後に、トランジスタTR11とトランジスタTR12とに電流を流す場合は、つまり、通常動
作の場合は、スイッチ1802をオンにし、スイッチ1803をオフにして、スイッチ1804をオフ
にすればよい。
【００７２】
このように配置すれば、スイッチの配置を変更できる。なお、接続例は、これに限定さ
れない。
【００７３】
このように、本発明を差動回路に適用することにより、様々な回路を構成することが出
来る。
【００７４】
なお、これまでは主に、トランジスタTR11、トランジスタTR12がｎチャネル型の場合に
ついて述べてきた。しかし、ｐチャネル型にした場合にも、容易に適用できる。一例とし
て、図1の回路をｐチャネル型にした場合を、図28に示す。
【００７５】
また、基準電圧の大きさは任意であるので、基準電圧を与えている端子は、別の配線や
接点や端子に接続してもよい。例えば、図1において、基準電圧Vx1、Vx2を与えている端
子は、入力電圧Vi1、Vi2を与えている端子と接続してもよいし、トランジスタのドレイン
端子と接続してもよい。
【００７６】
（実施の形態２）
本実施の形態では、本発明のアナログ回路の一例として、ソースフォロワ回路を示し、
その構成と動作について説明する。まず、本発明のソースフォロワ回路の構成を図18を用
いて説明する。
【００７７】
図18において、トランジスタTR1はｎチャネル型のトランジスタであり、電流を増幅さ
せる機能を有する。トランジスタTR2はｎチャネル型のトランジスタであり、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。容量素子104
は、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。また、101〜103
、105は、スイッチであり、好ましくはトランジスタなどの半導体素子が用いられる。ス
イッチ101〜103、105を制御することによって、補正動作の時と通常動作の時とで、ソー
スフォロワ回路の接続状況を変える。
【００７８】
図18において、トランジスタTR1のドレイン端子は、高電位側電源（Vdd）に接続されて
いる。トランジスタTR2のソース端子は、低電位側電源（Vss）に接続されている。なお、
簡単のため、低電位側電源（Vss）の電位は、0Vであるとする。端子106は、トランジスタ
TR1のソース端子であり、トランジスタTR2のドレイン端子と接続されており、スイッチ10
5を介して、出力端子110と接続されている。
【００７９】
端子107には、基準電圧Vxが加えられており、スイッチ101を介して、トランジスタTR1
のゲート端子、容量素子104の一方の端子と接続されている。入力端子108には、入力電圧
Viが加えられており、スイッチ102を介して、容量素子104の他方の端子と接続されている
。そして、容量素子104の他方の端子は、スイッチ103を介して、トランジスタTR1のソー
ス端子106と接続されている。トランジスタTR2のゲート端子109には、バイアス電圧Vbが
加えられている。
【００８０】
次に、図18に示したソースフォロワ回路の動作について、説明する。
【００８１】
まず、補正動作を行う。スイッチ101、103をオンにして導通状態にし、スイッチ102、1
05をオフにして非導通状態にする。トランジスタTR2のゲート端子109には、バイアス電圧
Vbが加えられているので、トランジスタTR2に電流が流れる。この時、端子106は、端子10
7と容量素子104を介して接続されており、端子107には、基準電圧Vxが加えられている。
よって、端子107から端子106の間に電流が流れる。そして、容量素子104の両端の電圧が
、トランジスタTR1のしきい値電圧よりも大きくなると、トランジスタTR1がオンし、トラ
ンジスタTR1のソース・ドレイン間にも電流が流れるようになる。そして、トランジスタT
R2のソース・ドレイン間に流れる電流値と、トランジスタTR1のソース・ドレイン間に流
れる電流値が等しくなると、容量素子104には電流が流れなくなり、定常状態となる。
【００８２】
この時、容量素子104には、トランジスタTR2に流れる電流と同量の電流がトランジスタ
TR1に流れるのに必要な電圧、つまり、トランジスタTR1のゲート・ソース間電圧が保持さ
れている。したがって、トランジスタTR1の電流特性やトランジスタサイズなどがばらつ
けば、トランジスタTR1のゲート・ソース間電圧の大きさも、それによって、異なった値
となる。この時のトランジスタTR1のゲート・ソース間電圧の大きさをVaとする。すると
、端子106の電位は、基準電圧Vxよりも、Vaだけ低い電位になる。
【００８３】
なお、すでに、定常状態になっており、端子106と端子107の間には電流が流れていない
ため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104の電荷は保
持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくなる。
【００８４】
以上の動作により、補正動作が終了する。この補正動作により、容量素子104に、適切
な電圧が保持されることになる。
【００８５】
なお、補正動作の時に、出力端子110の方へ電流が流れ続けないならば、つまり、出力
端子110の入力インピーダンスが十分高いならば、スイッチ105は省略して、端子106と出
力端子110を直接接続してもよい。
【００８６】
なお、補正動作は、通常動作を行う前に、すくなくとも１度行えばよい。つまり、容量
素子104に、適切な電圧が保持されていれば、何回でも通常動作を行うことができる。た
だし、容量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐
々に、変化してしまう場合がある。その時には、容量素子104に保存されている電荷が、
大きく変化してしまう前に、再び、補正動作を行えばよい。
【００８７】
そして次に、通常動作を行う。スイッチ102、105をオンにして、スイッチ101、103をオ
フにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1のゲー
ト端子には、入力電圧Viに、容量素子104の電圧Vaが上乗せされた電圧が加えられること
になる。そして、定常状態になると、トランジスタTR2のソース・ドレイン間に流れる電
流値と、トランジスタTR1のソース・ドレイン間に流れる電流値が等しくなる。その時の
トランジスタTR1のゲート・ソース間電圧は、Vaである。
【００８８】
したがって、端子106の電位は、トランジスタTR1のゲート端子の電位よりも、トランジ
スタTR1のゲート・ソース間電圧であるVaだけ、低い電位になる。そして、トランジスタT
R1のゲート端子の電位は、入力電圧ViよりVaだけ、高い電位になる。以上のことから、端
子106の電位は、入力電圧Viと等しくなる。つまり、出力電圧Voは、入力電圧Viと等しく
なる。
【００８９】
従って、出力電圧Voには、基準電圧Vxの値には依存しない。これは、基準電圧Vxの大き
さが、どのような大きさであっても、問題ない、ということを表していることになる。つ
まり、正常に補正動作を行えれば、基準電圧Vxの大きさは任意である。ただし、基準電圧
Vxの大きさは、トランジスタTR1とトランジスタTR2とが、飽和領域で動作できる大きさに
することが、より望ましい。なぜなら、通常、ソースフォロワ回路では、飽和領域で動作
させることが多いためである。
【００９０】
また、基準電圧Vxの大きさは任意であるので、端子107は、別の配線や接点や端子に接
続してもよい。例えば、端子107を入力端子108に接続してもよい。このとき、基準電圧Vx
の大きさは任意であるので、補正動作を行っているときの入力電圧Viの大きさも、任意で
ある。よって、補正動作を行っている時と、通常動作を行っている時とで、入力電圧Viの
大きさが異なっていてもよい。
【００９１】
同様に、端子107は、高電位側電源（Vdd）に接続してもよいし、トランジスタTR1のド
レイン端子に接続してもよいし、出力端子110に接続してもよいし、端子109に接続しても
よい。このように、端子107は、任意の場所に接続することが可能である。
【００９２】
また、出力電圧Voは、基準電圧Vxの値に依存しないのと同様、トランジスタTR1ゲート
・ソース間電圧Vaにも依存しない。これは、Vaの大きさが、どのような大きさであっても
、問題ない、ということを表していることになる。つまり、トランジスタTR1の電流特性
（移動度やしきい値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）などが
ばらついても、その影響が出ない、ということを表している。
【００９３】
また、出力電圧Voは、トランジスタTR1やトランジスタTR2のソース・ドレイン間に流れる
電流の大きさにも依存しない。つまり、出力電圧Voは、トランジスタTR2のゲート端子109
に加えられているバイアス電圧Vbの大きさに依存しない。また、トランジスタTR2の電流
特性（移動度やしきい値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）に
も依存しない。
【００９４】
このように、通常動作では、トランジスタTR1のゲート端子には、入力電圧Viがそのま
ま加わるのではなく、容量素子104に保存されている電圧が上乗せされて、加えられる。
容量素子104に保存されている電圧の大きさは、状況に応じた大きさになる。つまり、ト
ランジスタTR1やトランジスタTR2の電流特性やトランジスタサイズなどがばらついても、
それに応じて、容量素子104に保存されている電圧の大きさが変わる。そのため、結果と
して、トランジスタTR1やトランジスタTR2のバラツキの影響を低減することが可能となる
。
【００９５】
なお、図18では、トランジスタTR1やトランジスタTR2がｎチャネル型の場合について示
した。しかし、ｐチャネル型の場合にも、本発明を容易に適用できる。図13に、トランジ
スタTR1やトランジスタTR2がｐチャネル型の場合のソースフォロワ回路について示す。ト
ランジスタTR1は、電流を増幅させる機能を有している。トランジスタTR2は、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。104は容量素
子であり、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。なお、動
作や構成に関しては、ｎチャネル型の場合と同様なので、詳しい説明を省略する。
【００９６】
なお、図18や図13では、電流源として動作し、ソースフォロワ回路に対するバイアスを
決定しているトランジスタTR2が配置されていた。しかし、トランジスタTR2が配置されて
いなくてもよい。これは、トランジスタTR2の電流値が０である場合に相当する。
【００９７】
図18のソースフォロワ回路に対して、トランジスタTR2を配置していない場合の回路図
を図7に示す。スイッチ701が、端子106と低電位側電源（Vss）との間に接続されている。
スイッチ701により、補正動作の時に、トランジスタTR1をオン状態にすることが出来る。
したがって、補正動作の時に、トランジスタTR1をオン状態にすることが出来るのなら、
スイッチ701を別の場所に接続してもよいし、スイッチ701自体を配置しなくてもよい。
【００９８】
次に、図7に示すトランジスタTR2を配置していない場合の回路の動作について、説明す
る。
【００９９】
まず、補正動作を行う。補正動作は、大きく２つの段階に分けられる。第１段階では、
トランジスタTR1がオン状態になるようにする。その後、第２段階では、トランジスタTR1
のゲート・ソース間電圧が、トランジスタTR1のしきい値電圧に概ね等しい電圧になるよ
うにする。
【０１００】
図18の回路の場合は、補正動作を２つの段階に分ける必要がなかった。しかし、図7の
回路の場合、補正動作における各段階によって、回路の接続状況などを変更する必要があ
る。
【０１０１】
補正動作の第１段階では、スイッチ101、103、701をオンにして、スイッチ102、105を
オフにすることにより、トランジスタTR1がオン状態になるようにしている。よって、こ
の時のトランジスタTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧より
も大きい。
【０１０２】
なお、この段階では、トランジスタTR1がオン状態になればよいだけなので、この方法
に限定されない。例えば、スイッチ701を除去し、端子106と低電位側電源（Vss）が接続
されないような状況にして、スイッチ102もオンになるようにし、基準電圧Vxと入力電圧V
iの値を調節すれば、トランジスタTR1をオン状態にすることができる。
【０１０３】
次に、補正動作の第２段階では、スイッチ101、103をオンにして、スイッチ102、105、
701をオフにする。これにより、トランジスタTR1のソース端子は、容量素子104にのみ、
接続されるようになる。すると、トランジスタTR1がオン状態なら、トランジスタTR1のソ
ース・ドレイン間に電流が流れる。その電流は、容量素子104の方へ流れる。その結果、
容量素子104に保存されている電荷が放電されていく。これは、トランジスタTR1がオフす
るまで、つまり、トランジスタTR1のゲート・ソース間電圧が、トランジスタTR1のしきい
値電圧に等しくなるまで続く。トランジスタTR1のゲート・ソース間電圧が、トランジス
タTR1のしきい値電圧に等しくなると、トランジスタTR1や容量素子104には、電流がほと
んど流れなくなる。
【０１０４】
なお、すでに、電流が流れない状態になっており、端子106と端子107の間には電流が流
れていないため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104
の電荷は保持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくな
る。
【０１０５】
以上の動作により、補正動作が終了する。この補正動作により、容量素子104に、トラ
ンジスタTR1のしきい値電圧が保持されることになる。
【０１０６】
なお、容量素子104の電圧が、トランジスタTR1のしきい値電圧に等しくなるまで、動作
を続けているが、必ずしも、その必要はない。容量素子104の電圧が、トランジスタTR1の
しきい値電圧に、概ね等しくなればよい。
【０１０７】
そして次に、通常動作を行う。スイッチ102、105をオンにして、スイッチ101、103、70
1をオフにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1
のゲート端子には、入力電圧Viに、容量素子104の電圧、つまり、トランジスタTR1のしき
い値電圧が上乗せされた電圧が加えられることになる。そして、定常状態になると、トラ
ンジスタTR1のソース・ドレイン間に電流がほとんど流れなくなる。その時のトランジス
タTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧に概ね等しい。
【０１０８】
したがって、端子106の電位は、トランジスタTR1のゲート端子の電位よりも、トランジ
スタTR1のしきい値電圧だけ、低い電位になる。そして、トランジスタTR1のゲート端子の
電位は、入力電圧Viより、容量素子104の電圧、つまり、トランジスタTR1のしきい値電圧
だけ、高い電位になる。以上のことから、端子106の電位は、入力電圧Viと等しくなる。
つまり、出力電圧Voは、入力電圧Viと等しくなる。
【０１０９】
なお、図7では、電流源として動作するトランジスタTR2を配置していなかった。しかし
、図7の回路において、トランジスタTR2を配置してもよい。その時の回路図を図15に示す
。動作に関しては、補正動作に関しては同様であり、容量素子104には、しきい値電圧が
保持される。ただし、通常動作を行う場合は、トランジスタTR2が電流源として動作しな
ければならないので、図15におけるスイッチ701をオンにしておく必要がある。
【０１１０】
なお、トランジスタTR2にも、容量素子を配置して、そこにトランジスタTR2のしきい値
電圧を保存し、トランジスタTR2のバラツキを補正するようにしてもよい。
【０１１１】
このように、トランジスタTR2を配置していない場合の回路に対しても、同様に適用で
きる。よって、基準電圧Vxが任意なことや、トランジスタTR1の電流特性（移動度やしき
い値電圧など）やトランジスタサイズ（ゲート長Ｌ、ゲート幅Ｗ）などがばらついても、
その影響が出ないことなども同様である。また、図7では、トランジスタTR1がｎチャネル
型の場合について示したが、ｐチャネル型の場合にも、容易に適用できる。
【０１１２】
また、トランジスタTR1がｎチャネル型の場合と、ｐチャネル型の場合とを組み合わせ
て、両方を増幅用トランジスタとして用いて、プッシュプル形式にしてもよい。その場合
の回路図を図14に示す。ｐチャネル型のトランジスタTR1pは、低電位側電源（Vss）に接
続されており、ゲート・ソース間には、容量素子104pが接続されている。ｎチャネル型の
トランジスタTR1nは、高電位側電源（Vdd）に接続されており、ゲート・ソース間には、
容量素子104nが接続されている。動作などについては、図7の場合などと同様であるため
、説明を省略する。
【０１１３】
なお、図15のように、容量素子に、トランジスタのゲート・ソース間電圧を保持させる
のではなく、トランジスタのしきい値電圧をさせることは、ソースフォロワ回路だけでな
く、差動回路に対して適用してもよい。例えば、図1に適用する場合は、トランジスタTR1
1のソース端子とトランジスタTR21のドレイン端子の間と、トランジスタTR12のソース端
子とトランジスタTR21のドレイン端子の間とに、各々スイッチを入れる必要がある。
【０１１４】
また、本実施の形態では、ソースフォロワ回路に適用した場合について述べてきたが、
ソースフォロワ回路と非常に構成が類似した回路として、カスコード回路があり、それに
も、本発明を適用できる。カスコード回路がソースフォロワ回路と異なるのは、図21で考
えると、トランジスタTR2のゲート端子4309が入力端子になっており、トランジスタTR1の
ゲート端子4308がバイアス電圧を加える端子になっており、トランジスタTR1のドレイン
端子と高電位側電源（Vdd）との間に、抵抗素子などの負荷が配置され、前記負荷とトラ
ンジスタTR1のドレイン端子の間の接点が、出力端子になっている、という点である。
【０１１５】
そこで、カスコード回路に、本発明を適用した場合の回路図を図16に示す。トランジス
タTR1のドレイン端子と高電位側電源（Vdd）の間に、負荷1601が配置されている。なお、
図16では、トランジスタTR1、トランジスタTR2がｎチャネル型であるが、ｐチャネル型の
場合にも適用できることは、もちろんである。なお、動作などは、ソースフォロワ回路と
同様であるので、説明は省略する。
【０１１６】
最後に、回路の消費電力を低減する方法について述べる。アナログ回路では、定常状態
であっても、電流が流れ続ける場合が多い。例えば、ソースフォロワ回路では、通常、定
常状態であっても、トランジスタTR1からトランジスタTR2へと、電流が流れ続ける。その
ため、消費電力が大きい。そこで、定常状態の時に流れ続ける電流を遮断すれば、消費電
力を低減することが可能となる。例として、図18の回路に対して、消費電力を低減するた
めの工夫を施した回路を、図17に示す。図17では、高電位側電源（Vdd）と、トランジス
タTR1のドレイン端子との間に、スイッチ1701を配置している。このスイッチを制御する
ことにより、定常状態であっても、トランジスタTR1からトランジスタTR2へと、流れ続け
る電流を遮断することが出来る。なお、スイッチ1701は、流れ続ける電流を遮断すること
が出来れば、どこに配置してもよい。また、スイッチ1701を配置せずに、流れ続ける電流
を遮断してもよい。例えば、トランジスタTR2のゲート端子109の電圧Vbを調節することに
より、トランジスタTR2に電流が流れないようにしてもよい。同様に、トランジスタTR1の
ゲート端子の電位を調節することにより、電流が流れないようにしてもよい。
【０１１７】
なお、消費電力を低減するために、定常状態の時に流れ続ける電流を遮断することは、
ソースフォロワ回路だけでなく、差動回路に適用してもよい。
【０１１８】
なお、実施の形態１で説明した内容は、本実施の形態にも適用でき、本実施の形態で説
明した内容は、実施の形態１にも適用できる。
【０１１９】
（実施の形態３）
前述した実施の形態１、２では、本発明を適用したソースフォロワ回路や差動回路につ
いて説明した。それらの回路をさらに組み合わせれば、様々な回路にも、適用できる。そ
こで、本実施の形態では、一例として、本発明を適用したオペアンプについて説明する。
【０１２０】
なお、オペアンプの回路構成としては、さまざまなものがある。よって、オペアンプの
回路構成は、本実施の形態に限定されない。本発明は、さまざまな構成のオペアンプに適
用できる。
【０１２１】
まず、もっとも簡単な構成の場合として、差動増幅回路にソースフォロワ回路を組み合
わせた構成によるオペアンプについて述べる。図29に示すように、差動回路として図1の
回路を用い、差動回路の負荷として、能動回路を用い、ソースフォロワ回路として図18の
回路を用いている。点線で囲った領域2910がソースフォロワ回路に相当する。プラス側入
力端子2901とマイナス側入力端子2902から信号を入力し、出力端子2903から信号を取り出
す。バイアス端子2904に加える電圧を調節して、バイアスとして流す電流の大きさを制御
する。端子2905〜2909までの端子に入力する信号のタイミングを制御することにより、各
部分の補正動作と通常動作とを切り替える。なお、端子2905〜2909などへの接続を変更す
ることにより、同時に複数の回路部分において、補正動作を行ったりすることが可能であ
る。
【０１２２】
次に、出力段のバッファとして、プッシュプル形式にした場合のオペアンプを図30に示
す。プッシュプル形式のソースフォロワ回路として、図14の回路を用いている。点線で囲
った領域3011がプッシュプル形式のソースフォロワ回路に相当する。図30では、プラス側
入力端子3001とマイナス側入力端子3002から信号を入力し、出力端子3003から信号を取り
出す。バイアス端子3004に加える電圧を調節して、バイアスとして流す電流の大きさを制
御する。端子3005〜3010までの端子に入力する信号のタイミングを制御することにより、
各部分の補正動作と通常動作とを切り替える。なお、端子3005〜3010などへの接続を変更
することにより、同時に複数の回路部分において、補正動作を行ったりすることが可能で
ある。
【０１２３】
次に、増幅段を２段にした場合のオペアンプを図31に示す。２段目の増幅段として、ソ
ース接地増幅回路を用いている。点線で囲った領域3111がソース接地増幅回路に相当する
。図31では、プラス側入力端子3101とマイナス側入力端子3102から信号を入力し、出力端
子3103から信号を取り出す。バイアス端子3104に加える電圧を調節して、バイアスとして
流す電流の大きさを制御する。端子3105〜3109までの端子に入力する信号のタイミングを
制御することにより、各部分の補正動作と通常動作とを切り替える。なお、端子3105〜31
09などへの接続を変更することにより、同時に複数の回路部分において、補正動作を行っ
たりすることが可能である。
【０１２４】
容量素子3110は、位相補償を行うために、設けられており、別の場所に配置してもよい
し、容量素子3110と直列に抵抗も配置してもよい。また、２段目の増幅段の先に、さらに
、ソースフォロワ回路を配置してもよい。
【０１２５】
ここで、ソース接地増幅回路について、簡単に述べる。図32に、本発明を適用したソー
ス接地増幅回路を示す。
【０１２６】
なお、従来のソース接地増幅回路では、バイアス電流を供給するためのトランジスタTR
4のドレイン端子と、増幅用のトランジスタTR3のドレイン端子とが接続され、そこが出力
端子となっている。トランジスタTR3もトランジスタTR4もソース端子が接地されており、
その結果、互いのトランジスタ極性は逆になる。トランジスタTR4のゲート端子に、バイ
アス用電圧が加えられて、トランジスタTR3のゲート端子には、入力電圧が加えられる。
【０１２７】
それに対し、図32のソース接地増幅回路では、スイッチ3201〜3203、3205と、容量素子
3204が追加されている。なお、出力端子3210の入力インピーダンスが高い場合は、スイッ
チ3205を省略し、トランジスタTR3のドレインと出力端子3210を直接接続することが可能
である。
【０１２８】
次に、図32のソース接地増幅回路の動作について、図33、図34を用いて説明する。まず
、補正動作を行う。図33に示すように、スイッチ3203、3202をオンにして、スイッチ3201
、3205をオフにする。すると、容量素子3204に、トランジスタTR3のゲート・ソース間電
圧Vaが保存される。
【０１２９】
その後、通常動作を行う。図34に示すように、スイッチ3201、3205をオンにして、スイ
ッチ3202、3203をオフにする。そして、入力端子3208から入力電圧Viを加える。すると、
容量素子3204に保存した電圧Vaが、入力電圧Viに上乗せされて、トランジスタTR3のゲー
ト端子に加えられる。容量素子3204に保存した電圧Vaは、トランジスタTR3の電流特性に
応じた大きさとなる。したがって、トランジスタTR3がばらついても、その影響を低減す
ることが可能となる。
【０１３０】
なお、補正動作は、少なくとも１回行えばよい、という点は、ソースフォロワ回路など
の場合と同様である。
【０１３１】
また、図7などのように、容量素子3204に保存される電圧が、トランジスタのしきい値
電圧になるようにしてもよい。
【０１３２】
また、このソース接地増幅回路が、オペアンプの回路の一部として構成される場合は、
オペアンプの位相補償を行うための容量や抵抗が、ソース接地増幅回路に配置されること
がある。例として、図35には、入力端子3208とトランジスタTR3のドレイン端子との間に
、容量素子3501を配置した場合の回路図を示す。なお、オペアンプの位相補償を行うこと
が出来るのであれば、どこに、どのような素子を配置してもよい。
【０１３３】
なお、実施の形態１、２で説明した内容は、本実施の形態にも適用できる。
【０１３４】
例えば、補正動作を、いつ、どれくらいの頻度で行うかは、本実施の形態でも同様であ
る。
【０１３５】
また、基準電圧の大きさは任意であるので、基準電圧を与えている端子は、別の配線や
接点や端子に接続してもよい。
【０１３６】
また、容量素子に、トランジスタのゲート・ソース間電圧を保持させるのではなく、ト
ランジスタのしきい値電圧をさせるようにしてもよい。
【０１３７】
また、消費電力を低減するために、定常状態の時に流れ続ける電流を遮断することにつ
いても、本実施の形態にも適用できる。
【０１３８】
また、本実施の形態では、主に、トランジスタがｎチャネル型の場合について述べてき
た。しかし、ｐチャネル型にした場合にも、容易に適用できる。
【０１３９】
なお、本実施の形態では、オペアンプに適用した場合について述べてきた。しかし、OT
A(Operational Transconductance Amplifier)、センスアンプ、コンパレータなどの回路
に適用することも可能である。また、トランジスタの接続をカスケード接続にした場合な
ども、本発明を適用できる。
【０１４０】
なお本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
【０１４１】
（実施の形態４）
本実施の形態では、本発明を適用した電気回路において、時間を節約する方法について
説明する。
【０１４２】
これまで述べてきた通り、本発明の回路では、動作状態として、補正動作と通常動作と
がある。補正動作は、頻繁に行う必要はないが、通常動作を行う前には、少なくとも１回
行う必要がある。
【０１４３】
そこで、１組の入力端子と出力端子の間に、１個の回路（例えば、１つのソースフォロ
ワ回路）がある場合、補正動作を行うタイミングには、以下のようなものがある。
【０１４４】
１つ目としては、通常動作を行うまえに、必ず、補正動作を行う、というものである。
例えば、ある期間、信号を入出力する場合に、その期間を２つに分け、前半の期間に補正
動作を行い、後半の期間に通常動作を行う。
【０１４５】
２つ目としては、信号の入出力を行っていない期間において、補正動作を行い、その後
、通常動作を何回も行う、というものである。
【０１４６】
その他のタイミング例として、補正動作を行いながら、同時に通常動作を行う、という
ことが考えられる。その場合、１組（１対）の入力端子と出力端子の間に、１個の回路の
みを配置する構成では、補正動作と通常動作とを同時に行うことが出来ない。。そこで、
１組の入力端子と出力端子の間に、例えば、２個以上の回路を並列に配置する。すると、
各々の回路での動作を制御することにより、補正動作を行いながら、同時に通常動作を行
うことが出来る。
【０１４７】
図8には、１組の入力端子と出力端子の間に、２個のソースフォロワ回路を並列に配置
した場合の例を示す。入力端子3601と出力端子3602の間に、回路3603が配置されている。
回路3603には、ソースフォロワ回路3604、3605が配置されている。そして、一方のソース
フォロワ回路において通常動作を行って、出力端子3602に信号を出力し、同時に、他方の
ソースフォロワ回路において補正動作を行う。どちらのソースフォロワ回路で、どちらの
動作を行うかは、端子3606から入力する信号を用いて、切り替える。図8では、端子3606
がＨ信号の場合、ソースフォロワ回路3604において補正動作を行い、端子3606がＬ信号の
場合、ソースフォロワ回路3605において補正動作を行う。
【０１４８】
このようにすることにより、補正動作を行いながら、通常動作を行うことが可能となる
。その結果、同時に２つのことができ、動作に無駄がなく、無駄な時間が必要なくなり、
各動作を行う時間を、長くとることができる。よって、補正動作において、定常状態にな
るまで動作を行うことができるので、補正が正確に行えるようになる。
【０１４９】
なお、補正動作を行うタイミングとしては、上記のものに限定されない。
【０１５０】
図8では、ソースフォロワ回路を用いた例を示したが、１組の入力端子と出力端子の間
に、２個以上の回路を配置することは、差動回路やオペアンプなどの別の回路にも、適用
することができる。
【０１５１】
なお本実施の形態は、実施の形態１〜３と任意に組み合わせることが可能である。
【０１５２】
（実施の形態５）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について
、説明する。信号線駆動回路の一部に、本発明の回路を適用することができる。
【０１５３】
表示装置は、図9に示すように、画素3701、ゲート線駆動回路3702、信号線駆動回路371
0を有している。ゲート線駆動回路3702は、画素3701に選択信号を順次出力する。信号線
駆動回路3710は、画素3701にビデオ信号を順次出力する。画素3701では、ビデオ信号に従
って、光の状態を制御することにより、画像を表示する。信号線駆動回路3710から画素37
01へ入力するビデオ信号は、電圧であることが多い。つまり、画素に配置された表示素子
や表示素子を制御する素子は、信号線駆動回路3710から入力されるビデオ信号（電圧）に
よって、状態を変化させるものであることが多い。画素に配置する表示素子の例としては
、液晶（ＬＣＤ）や有機ＥＬやＦＥＤ（フィールドエミッションディスプレイ）などがあ
げられる。
【０１５４】
なお、ゲート線駆動回路3702や信号線駆動回路3710は、複数配置されていてもよい。
【０１５５】
信号線駆動回路3710は、構成を複数の部分に分けられる。大まかには、一例として、シ
フトレジスタ3703、第１ラッチ回路3704、第２ラッチ回路3705、デジタル・アナログ変換
回路3706、バッファ回路（増幅回路）3707に分けられる。
【０１５６】
そこで、信号線駆動回路3710の動作を簡単に説明する。シフトレジスタ3703は、フリッ
プフロップ回路（FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパ
ルス(SP)、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って
、順次サンプリングパルスが出力される。
【０１５７】
シフトレジスタ3703より出力されたサンプリングパルスは、第１ラッチ回路3704に入力
される。第１ラッチ回路3704には、ビデオ信号線3708より、ビデオ信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持してい
く。なお、デジタル・アナログ変換回路3706を配置している場合は、ビデオ信号はデジタ
ル値である。
【０１５８】
第１ラッチ回路3704において、最終列までビデオ信号の保持が完了すると、水平帰線期
間中に、ラッチ制御線3709よりラッチパルス（Latch Pulse）が入力され、第１ラッチ回
路3704に保持されていたビデオ信号は、一斉に第２ラッチ回路3705に転送される。その後
、第２ラッチ回路3705に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ
変換回路3706へと入力される。そして、デジタル・アナログ変換回路3706から出力される
信号は、バッファ回路（増幅回路）3707へ入力される。そして、バッファ回路（増幅回路
）3707から画素3701へ信号が入力される。
【０１５９】
第２ラッチ回路3705に保持されたビデオ信号がデジタル・アナログ変換回路3706に入力
され、そして、画素3701に入力されている間、シフトレジスタ3703においては再びサンプ
リングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次
駆動が可能となる。以後、この動作を繰り返す。
【０１６０】
以上のような動作を行う信号線駆動回路3710において、バッファ回路（増幅回路）3707
に、本発明を適用できる。バッファ回路（増幅回路）3707は、画素3701に多くの電流を供
給する能力を有している。つまり、バッファ回路（増幅回路）3707は、インピーダンスを
変換する機能を有している。このバッファ回路（増幅回路）3707に、ソースフォロワ回路
や差動増幅回路やオペアンプなどを用いることができる。差動増幅回路やオペアンプを用
いる場合、出力端子をマイナス側入力端子に接続し、信号を帰還させることなどによって
、電圧フォロワ回路などとして機能させることができる。
【０１６１】
また、図8のように、ソースフォロワ回路や差動増幅回路やオペアンプなどを複数配置
して、補正動作や通常動作を同時に行えるようにしてもよい。
【０１６２】
なお、第１ラッチ回路3704や第２ラッチ回路3705が、アナログ値を保存できる回路であ
る場合は、デジタル・アナログ変換回路3706は省略できる場合が多い。また、画素3701に
出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路
3706は省略できる場合が多い。また、デジタル・アナログ変換回路3706には、ガンマ補正
回路が内蔵されている場合もある。このように、信号線駆動回路3710の構成は、図9に限
定されず、様々なものがある。
【０１６３】
そこで、第１ラッチ回路3704や第２ラッチ回路3705が、アナログ値を保存できる回路で
ある場合の信号線駆動回路3710を図10に示す。ビデオ信号線3708より、アナログ値のビデ
オ信号が入力される。第１ラッチ回路3704と第２ラッチ回路3705の１列分3801の例を、図
11に示す。前記１列分3801には、１列分の第１ラッチ回路3704と１列分の第２ラッチ回路
3705とを有する。１列分の第１ラッチ回路3704は、容量素子3901とバッファ回路（増幅回
路）3902を有している。１列分の第２ラッチ回路3705は、容量素子3903とバッファ回路（
増幅回路）3904を有している。
【０１６４】
第１ラッチ回路3704と第２ラッチ回路3705の１列分3801は、以下のように動作する。ま
ず、ビデオ信号線3708から、アナログのビデオ信号が容量素子3901に入力され、そこで保
存される。そして、ラッチ制御線3709の信号により、容量素子3901に保存されているデー
タが容量素子3903に転送される。このとき、バッファ回路（増幅回路）3902は、インピー
ダンスを変換している。よって、容量素子3901、3902の大きさを調節すれば、バッファ回
路（増幅回路）3902を省くことが可能となる。そして、容量素子3903に保存された信号を
バッファ回路（増幅回路）3904を通って、画素へ出力する。
【０１６５】
このバッファ回路（増幅回路）3902、3904を、ソースフォロワ回路や差動増幅回路やオ
ペアンプなどを用いることができる。例として、バッファ回路（増幅回路）としてソース
フォロワ回路を用いた場合の回路図を図12に示す。また、図8のように、バッファ回路（
増幅回路）を複数配置して、補正動作や通常動作を同時に行えるようにしてもよい。
【０１６６】
なお、本実施の形態は、実施の形態１〜実施の形態４と任意に組み合わせることが可能
である。
【０１６７】
（実施の形態６）
本実施の形態では、本発明を用いた電気回路のレイアウト図について説明する。
【０１６８】
本実施の形態では、例として、本発明を適用したソースフォロワ回路のレイアウト図に
ついて述べる。図19に、図18のソースフォロワ回路の回路図を、レイアウト図と類似させ
て記述した場合の回路図を示す。
【０１６９】
図19では、容量素子104は、ＭＯＳ容量として形成している。つまり、ＭＯＳ容量をト
ランジスタとして考えたときに、ソース端子とドレイン端子を接続して、その接点を容量
の一方の端子とし、ゲート端子を容量の他方の端子とする。このようにＭＯＳ容量を用い
て容量素子を形成すると、容量値を大きくすることができる。なお、この場合、容量素子
104をトランジスタだと考えた場合の極性は、トランジスタTR1と同じ極性にすることが望
ましい。なぜなら、この場合のＭＯＳ容量は、トランジスタだと考えた場合、そのトラン
ジスタがオンしている状態にしておく必要がある。もし、そのトランジスタがオフしてい
る状態になると、ＭＯＳ容量の容量値は０になる。そのため、容量素子104オンしている
状態にするには、トランジスタTR1と同じ極性にすることが望まれる。
【０１７０】
図20には、図19のソースフォロワ回路のレイアウト図を示す。多結晶シリコンなどによ
る半導体層4201の上の層にゲート絶縁膜の層があり、その上の層にゲート配線（第１配線
）4202がある部分がトランジスタである。ゲート配線（第１配線）4202の上の層には、層
間絶縁膜があり、その上には第２配線4204がある。第２配線4204と半導体層4201や、第２
配線4204とゲート配線（第１配線）4202は、コンタクト4203を開口することにより、接続
している。
【０１７１】
図20のようなレイアウト図を使って、公知の技術を用いれば、本発明の電気回路を実現
することが出来る。
【０１７２】
なお、トランジスタTR1とトランジスタTR2は、通常、飽和領域で動作することが多い。
理想的なトランジスタは、飽和領域では、ソース・ドレイン間の電圧が変化しても、ソー
ス・ドレイン間に流れる電流量は、変化しない。しかし、実際には、キンク効果やアーリ
ー効果などと呼ばれる現象により、飽和領域においても、トランジスタのソース・ドレイ
ン間に流れる電流量が変化してしまう。そのため、電流値が変化してしまい、誤差が生じ
てしまう。そこで、キンク効果やアーリー効果などを低減するため、図20では、トランジ
スタTR1とトランジスタTR2のゲート長Ｌを大きくしている。なお、キンク効果やアーリー
効果などを低減するための方法は、直列にトランジスタを追加することなど、他にもあり
、それを本願に適用することもできる。
【０１７３】
また、理想的な動作を行う場合は、容量素子104の電圧は、補正動作のときと、通常動
作のときとで、変化しない。しかし実際には、容量素子104がゲート端子に接続されてい
るトランジスタ（ここでは、トランジスタTR1）の寄生容量（ゲート容量）により、加え
た電圧が分圧されてしまう。その結果、容量素子104の電圧は、補正動作のときと、通常
動作のときとで、わずかに変化してしまう。その結果、誤差が生じてしまう。その誤差を
小さくするためには、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量（ゲート容量）よりも、十分大きくしておく必要がある。具体
的には、少なくとも、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量（ゲート容量）の５倍以上にすることが望まれる。
【０１７４】
なお、本実例は、実施の形態１〜実施の形態５と任意に組み合わせることが可能である
。
【０１７５】
（実施の形態７）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオ
ーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録
媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体
を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら
の電子機器の具体例を図36に示す。
【０１７６】
図36（Ａ）は表示装置であり、筐体１３００１、支持台１３００２、表示部１３００３
、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３０
０３を構成する電気回路に用いることができる。また本発明により、図36（Ａ）に示す表
示装置が完成される。表示部１３００３は、有機ＥＬディスプレイや、液晶ディスプレイ
などを用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示
用などの全ての情報表示用表示装置が含まれる。
【０１７７】
図36（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像
部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６
等を含む。本発明は、表示部１３１０２を構成する電気回路に用いることができる。また
本発明により、図36（Ｂ）に示すデジタルスチルカメラが完成される。
【０１７８】
図36（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０
２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティ
ングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する電気回路に用い
ることができる。また本発明により、図36（Ｃ）に示す表示装置が完成される。
【０１７９】
図36（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイ
ッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表
示部１３３０２を構成する電気回路に用いることができる。また本発明により、図36（Ｄ
）に示すモバイルコンピュータが完成される。
【０１８０】
図36（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記
録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０
７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主
として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成す
る電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲー
ム機器なども含まれる。また本発明により、図36（Ｅ）に示すＤＶＤ再生装置が完成され
る。
【０１８１】
図36（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１
３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２
を構成する電気回路に用いることができる。また本発明により、図36（Ｆ）に示すゴーグ
ル型ディスプレイが完成される。
【０１８２】
図36（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０
３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテ
リー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。本発明は、表示
部１３６０２を構成する電気回路に用いることができる。また本発明により、図36（Ｇ）
に示すビデオカメラが完成される。
【０１８３】
図36（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、
音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１
３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する電気回
路に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示する
ことで携帯電話の消費電流を抑えることができる。また本発明により、図36（Ｈ）に示す
携帯電話が完成される。
【０１８４】
なお、将来的に表示材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
【０１８５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１８６】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形態６に示したいず
れの構成の電気回路、又は半導体装置を用いても良い。
【特許請求の範囲】
【請求項１】
第１のトランジスタと第１の容量素子と第１のスイッチと第１の端子と第２の端子と
第２のトランジスタと第２の容量素子と第２のスイッチと第３の端子と第４の端子とを
有するアナログ回路であって、
前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の端子とが電気的に
接続され、
前記第２のトランジスタのゲート端子と前記第２の容量素子の一方の端子とが電気的に
接続され、
前記第１のトランジスタのソース端子と第２のトランジスタのソース端子とが電気的に
接続され、
前記第１の端子と、前記第１の容量素子の一方の端子とは、前記第１のスイッチを介し
て電気的に接続され、
前記第３の端子と、前記第２の容量素子の一方の端子とは、前記第２のスイッチを介し
て電気的に接続され、
前記第１の容量素子の他方の端子と、前記第２の端子または前記第１のトランジスタの
ソース端子のいずれか一つの端子とが電気的に接続される手段を有し、
前記第２の容量素子の他方の端子と、前記第４の端子または前記第２のトランジスタの
ソース端子のいずれか一つの端子と電気的に接続される手段を有していることを特徴とす
るアナログ回路。
【請求項１】
第１のトランジスタと第１の容量素子と第１のスイッチと第１の端子と第２の端子と
第２のトランジスタと第２の容量素子と第２のスイッチと第３の端子と第４の端子とを
有するアナログ回路であって、
前記第１のトランジスタのゲート端子と前記第１の容量素子の一方の端子とが電気的に
接続され、
前記第２のトランジスタのゲート端子と前記第２の容量素子の一方の端子とが電気的に
接続され、
前記第１のトランジスタのソース端子と第２のトランジスタのソース端子とが電気的に
接続され、
前記第１の端子と、前記第１の容量素子の一方の端子とは、前記第１のスイッチを介し
て電気的に接続され、
前記第３の端子と、前記第２の容量素子の一方の端子とは、前記第２のスイッチを介し
て電気的に接続され、
前記第１の容量素子の他方の端子と、前記第２の端子または前記第１のトランジスタの
ソース端子のいずれか一つの端子とが電気的に接続される手段を有し、
前記第２の容量素子の他方の端子と、前記第４の端子または前記第２のトランジスタの
ソース端子のいずれか一つの端子と電気的に接続される手段を有していることを特徴とす
るアナログ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２００９−２９６６４３（Ｐ２００９−２９６６４３Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００９−２０９２９９（Ｐ２００９−２０９２９９）
【出願日】平成２１年９月１０日（２００９．９．１０）
【分割の表示】特願２００３−４０１６３４（Ｐ２００３−４０１６３４）の分割
【原出願日】平成１５年１２月１日（２００３．１２．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２１年９月１０日（２００９．９．１０）
【分割の表示】特願２００３−４０１６３４（Ｐ２００３−４０１６３４）の分割
【原出願日】平成１５年１２月１日（２００３．１２．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]