半導体装置およびその製造方法
【課題】
従来のアルミ配線の場合、上述の横応力がアルミ配線にかかり、次第にアルミ配線が傾く。さらに、大きな応力を受けると配線が根元からスライドし、クラックが入るなどして、期待する特性を得られなくなることがある。
【解決手段】
第１の厚さを有する周辺部及び第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板１０と、半導体基板１０の配線形成部上に形成されたアルミ配線層と、を有し、配線形成部が前記周辺部に隣接して配置されている半導体装置である。
従来のアルミ配線の場合、上述の横応力がアルミ配線にかかり、次第にアルミ配線が傾く。さらに、大きな応力を受けると配線が根元からスライドし、クラックが入るなどして、期待する特性を得られなくなることがある。
【解決手段】
第１の厚さを有する周辺部及び第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板１０と、半導体基板１０の配線形成部上に形成されたアルミ配線層と、を有し、配線形成部が前記周辺部に隣接して配置されている半導体装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に樹脂封止型半導体装置表面に形成される配線部の構造に関する。
【背景技術】
【０００２】
チップ内の配線において、配線の抵抗が大きいと、信号伝達で遅延を引き起こしてしまう問題が生じる。また、チップの許容電流量を大きくすることができない問題も生じてしまう。これらのことから、チップ内の配線を低抵抗にする必要性がある。低抵抗化するためには、配線断面積を大きくすればよい。
【０００３】
配線断面積を大きくするためには、配線幅を広くする方法と配線の厚みを厚くする方法の二通りの方法が考えられる。しかしながら、配線幅を広くする方法は、結果的に大きなチップ面積が必要になるため、コストが高くなってしまうというデメリットが生じる。それに対して、配線の厚みを厚くする方法では、温度サイクル等によってアルミ配線に加わる横応力が大きくなるため、アルミスライドなど信頼性に影響を与えてしまう可能性が高くなる。
【０００４】
以上のことから、チップ内の配線の低抵抗化には、アルミ配線を厚くすると同時に横応力ストレスを回避する技術が必要不可欠となる。
【０００５】
ここで、従来のアルミ配線の例として、縦型ＭＯＳＦＥＴの構造をもつ半導体チップ９００を図４に示す。基板９０１上に、複数のアルミ配線（フィールドプレート９０２、グランド線９０３およびゲートフィンガー９０４）が形成されている。また、ゲートフィンガー９０４より内側の半導体基板９０１上には、ゲートフィンガー９０４より内側の基板ほぼ全面にわたってソース電極９０５が形成されている。
【０００６】
モールド製品の場合、半導体チップ９００は金属性リードフレームの上にペースト剤を用いてマウントされ、それらを覆うように樹脂で封止する。また、従来のアルミ配線の場合、図４に示すように、アルミ配線（フィールドプレート９０２、グランド線９０３およびゲートフィンガー９０４、ソース電極９０５）は半導体チップ９００上面から突出している形になっている。これらのため、温度が大きく変化した場合、樹脂と半導体チップ９００との膨張係数の違いによって、アルミ配線に横方向の応力が加わる。
【０００７】
また、アルミ配線に加わる横方向の応力の影響は、広い面積のソース電極９０５よりも細いアルミ配線であるフィールドプレート９０２、グランド配線９０３およびゲートフィンガー９０４などに出やすい。さらに、横方向の応力は、半導体チップ９００の中心から離れるに従って応力が強くなるため、外周部分に配置されるフィールドプレート９０２、グランド配線９０３およびゲートフィンガー９０４はより横方向の応力の影響を受けやすくなる。
【特許文献１】特開平４−１５５９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
横方向の影響を考えるために、従来のアルミ配線の概略断面図を示したものが図５である。図５（ａ）に示すように、従来のアルミ配線の場合、半導体基板９１上の所定の位置に酸化膜９３を形成し、ゲート電極９４が酸化膜９３上に形成される。その後、層間絶縁膜９２が形成されている。
【０００９】
従来のアルミ配線の場合は、上述の横応力がアルミ配線にかかり、次第にアルミ配線が傾く。さらに、大きな応力を受けると配線が根元からスライドし、クラック９５が入るなどして、期待する特性を得られなくなることがあった（図５（ｂ）、（ｃ）参照）。
【課題を解決するための手段】
【００１０】
本発明の一つの態様に係る半導体装置は、第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板と、前記半導体基板の配線形成部上に形成されたアルミ配線層と、を有し、前記配線形成部が前記周辺部に隣接して配置されているものである。上述のようなアルミ配線をすることによって、アルミ配線にかかる横応力を抑制することが可能となる。
【００１１】
本発明の他の態様は半導体装置の製造方法であって、第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板を準備し、前記半導体基板の配線形成部上にアルミ配線を形成し、前記アルミ配線が形成された前記半導体基板を樹脂封止する半導体装置の製造方法である。配線形成部の半導体基板が薄いことによって、アルミ配線層がうける横応力ストレスを抑制することが可能になる。
【発明の効果】
【００１２】
本発明に係るアルミ配線構造によれば、アルミ配線の高さやチップ面積を変化させずに横応力ストレスを軽減することが可能になり、チップの信頼性向上に貢献できる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の実施の形態１に関わる半導体装置１の上面図を示す。また図２は、図１のＡ−Ａにおける断面図を示す。以下図１および図２を用いて、本発明の半導体装置１について説明する。
【００１４】
実施の形態１の半導体装置は、半導体基板１０と、ダイパッド１７および封止樹脂１６を有している。半導体基板１０は、ダイパッド上に搭載され、半導体基板１０およびダイパッド１７全体を封止樹脂１６が封止している。
【００１５】
樹脂封止される半導体基板１０上には、複数のアルミ配線（フィールドプレート１１、グランド線１２およびゲートフィンガー１３）が形成されている。また、ゲートフィンガー１３より内側の半導体基板１０上には、ゲートフィンガー１３より内側の基板ほぼ全面にわたってソース電極１４が形成されている。
【００１６】
これらの電極は、それぞれが層間絶縁膜１８で分離されている。なお、上述のゲートフィンガー１３はポリシリコンで形成されたゲート電極２３上に形成されたアルミ配線である。ゲートフィンガー１３もゲート電極の一部であるが、以後の説明では、後述するポリシリコンで形成されたゲート電極２３と区別するためにゲートフィンガー１３と称して説明する。
【００１７】
またグランド線１２より外側の半導体基板中にはウェル拡散層１５が形成されている。ウェル拡散層１５は、半導体基板１０と逆導電型のウェルで形成されている。ここで上述したウェル拡散層１５、フィールドプレート１１、グランド線１２、およびゲートフィンガー１３は、それぞれリング状に形成されている。つまり、これらの構成要素は、半導体基板１０の外側から内側に向かって、ウェル拡散層１５、グランド線１２、フィールドプレート１１、ゲートフィンガー１３の順で、ソース電極１４を囲うように形成されている。
【００１８】
この半導体装置の断面構造について説明する。半導体基板１０はＮ型半導体基板であり、そのゲートフィンガー１３の下部領域にはＰ型ウェル２１が形成されている。Ｐ型ウェル２１上には、絶縁膜１９を介してポリシリコンからなるゲート電極２３が形成されている。このゲート電極２３上にゲートフィンガー１３が形成され、ポリシリコンゲート電極２３と電気的に接続されている。
【００１９】
Ｐ型ウェル２１はゲートフィンガー１３で周囲を囲われた領域全面にわたって形成されている。そして、このＰ型ウェル２１内のソース電極１４の下部領域にはＮ型ウェル２２が形成されている。半導体基板の裏面全面にはドレイン電極２０が形成されている。つまり、本発明の半導体装置はゲートフィンガー１３下部のＰ型ウェル２１表面をチャネル領域とした縦型のＭＯＳＦＥＴを形成している。
【００２０】
上述したようにゲートフィンガー１３より外側の半導体基板１０上（Ｎ型領域：図２参照）には、絶縁膜１９を介してグランド配線１２、フィールドプレート１１が形成されている。また、グランド配線１２より外側の半導体基板１０中には、Ｐ型のウェル拡散層１５が形成されている。
【００２１】
ここで、図２に示すように、本実施の形態の半導体装置では、ソース電極１４およびウェル拡散層１５が形成される部分の半導体基板の厚さと、フィールドプレート１１、グランド配線１２およびゲートフィンガー１３といった配線が形成される部分の半導体基板の厚さが異なっている。詳細にはフィールドプレート１１、グランド配線１２およびゲートフィンガー１３が形成される配線形成部の半導体基板１０が薄く形成され、半導体基板表面に凹部が形成されている。このような構成とする理由について以下に説明する。
【００２２】
上述したように本発明の半導体装置は縦型のＭＯＳＦＥＴである。このような縦型ＭＯＳＦＥＴは、高耐圧デバイスなどのパワーＭＯＳとしてよく用いられている。このようなパワーＭＯＳ素子では、耐圧確保のために上述したようなウェル拡散層１５が基板外周に沿って設けられるのが一般的である。
【００２３】
また、このようなウェル拡散層１５によって形成される空乏層幅を調整するための電極としてフィールドプレート１１やグランド線１２といった配線もウェル拡散層１５に沿ってリング状に設けられることが一般的である。
【００２４】
さらに、大電流を流すためにソース電極１４の面積も広くすることが望ましい。そのため上述したようにチップ外周に沿って、ソース電極１４などに比べると極めて細い配線であるフィールドプレート１１などが配置される。
【００２５】
ここで、図３にチップ３１とリードフレーム３２、封止樹脂３３の位置関係の一例を示す。周囲温度の急激な変化による応力は、チップ３１の四隅３４に集中して大きくなっている。これは、各部材の膨張率の違いから、チップ３１の中心から離れるに従って応力が強いためである。
【００２６】
つまり、膨張係数の違いによる応力の影響は、極めて広い面積のソース電極１４よりも細い配線であるフィールドプレート１１、グランド配線１２およびゲートフィンガー１３などに出やすい。
【００２７】
以上のことから、本発明では配線形成部の半導体基板表面に凹部を形成し、その凹部内に配線を埋めこむ構造とすることで、横応力によるアルミ配線への影響を低減するものである。
【００２８】
この横応力の低減について以下に説明する。実施の形態１においては、ウェル拡散層１５より中心側の半導体基板１０をエッチング法によって掘り下げることによって、ウェル拡散層１５が形成される部分の基板の厚みが、配線形成部の半導体基板１０の厚みより厚くなっていることが特徴である。
【００２９】
横応力に対応するために、アルミ配線の高さを低くしては、大電流を流すときの配線の抵抗に影響をおよぼしてしまう。そのため、本発明にかかる実施の形態１においては、ウェル拡散層１５が形成される部分の半導体基板より、ウェル拡散層１５より中心側部分の半導体基板を薄くし、その半導体基板上にアルミ配線を行っている。
【００３０】
このため、実施の形態１におけるフィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線の上面の高さとウェル拡散層１５を含む半導体基板の上面の高さの差を、厚さが均一な基板上にアルミ配線を行ったときにおけるアルミ配線の上面の高さとウェル拡散層１５の上面の高さの差よりも小さくすることによって、フィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線にかかる横応力に対応している。
【００３１】
本発明はアルミ配線の厚みはそのままに、アルミ配線の上面の高さとウェル拡散層１５を含む半導体基板の上面の高さの差を小さくすることで効果を発揮する。アルミ配線の上面とウェル拡散層１５を含む半導体基板の上面との高さの差を完全にゼロにしなくても横応力ストレスを軽減できる。
【００３２】
例えばアルミ配線の厚みが４μｍのときに、アルミ配線にクラックが入る場合には、アルミ配線を行う部分の半導体基板の厚みを２μｍ薄くすることによって、ウェル拡散層１５を含む半導体基板上面とアルミ配線上面との高さの差を２μｍに抑えるだけでも、横応力に対して強化される。
【００３３】
アルミ配線の高さと応力の影響度はパッケージやレイアウト、環境など複合要因によるところが大きいが、アルミ配線の上面とウェル拡散層１５を含む半導体基板の上面との高さの差が半分になれば横応力を受ける面積も半分に、アルミ配線の上面の高さがウェル拡散層１５を含む半導体基板の上面との高さと同じにすればアルミ配線にクラックが入る可能性を完全に抑止することが出来る。
【００３４】
実施の形態１においては、横応力に対応するためにアルミ配線の厚みを軽減する必要性がない。つまり、アルミ配線を行う部分の半導体基板を薄くすることによって、アルミ配線の断面積を軽減することなしに、横応力ストレスを軽減することが可能になる。これらから、本発明は、アルミ配線の抵抗増加を抑制できると同時に、チップの信頼性向上に貢献できる。
【００３５】
大電力を扱う製品においては、大電流を流すために厚いアルミ配線を用いなければならない。しかしながら、コスト削減のためにチップ面積を小さくする必要性がある。このような場合、本発明はアルミ配線の高さをほとんど変えることなく横応力を回避することが出来るため、有用な手段として用いられることになる。
【００３６】
以上のことから、実施の形態１においては、アルミ配線を行う部分の半導体基板を薄くすることによって、アルミ配線の厚みを変化することなく、横応力ストレスを軽減することが可能なアルミ配線構造をとることが可能になる。
【００３７】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。また、本実施の形態においては、縦型ＭＯＳ素子を例にして説明を行ったが、発光素子やバイポーラトランジスタおよびＭＯＳ素子等どのような半導体素子でも本発明は適用可能であり、縦型ＭＯＳ素子のみに限定されるものではない。
【００３８】
さらに、本実施の形態において、ウェル拡散層１５を含む半導体基板上面としたが、ウェル拡散層１５を、フィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線がされる半導体基板１０の厚みと同様に薄い半導体基板１０に作成した場合でも、ウェル拡散層１５より最外部側の半導体基板の厚みが厚いのであれば、アルミ配線に与える横応力を軽減することが可能となる。
【００３９】
以上のことから、実施の形態１は、ウェル拡散層１５より内側の配線形成部に凹部を作成することによって、フィールドプレート１１およびグランド線１２にかかる横応力ストレスを軽減している。これらからアルミ配線にクラックが入るなどの問題の発生を抑制でき、信頼性の高い半導体チップを作成できる。
【００４０】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に関わるアルミ配線構造の構造図
【図２】実施の形態１に関わるアルミ配線構造の断面図
【図３】チップ、リードフレーム、樹脂保護膜の位置関係
【図４】従来の縦型ＭＯＳＦＥＴの構造をもつ半導体チップにおける構造図
【図５】従来のアルミ配線の断面概略図
【符号の説明】
【００４２】
１ 実施の形態１に関わるアルミ配線構造
１０ 半導体基板 １１ フィールドプレート １２ グランド線
１３ ゲートフィンガー １４ ソース電極 １５ ウェル拡散層 １６ 封止樹脂
１７ ダイパット １８ 層間絶縁膜 １９ 絶縁膜 ２０ ドレイン電極
２１ ｐ層ウェル ２２ ｎ層ウェル ２３ ポリシリコンゲート電極
３１ チップ ３２ リードフレーム ３３ 封止樹脂 ３４ 四隅
９１ 酸化絶縁膜 ９２ 層間絶縁膜 ９３ 絶縁膜 ９４ アルミ配線
９５ クラック
９００ 従来の半導体チップ
９０１ 基板 ９０２ フィールドプレート ９０３ グランド線
９０４ ゲートフィンガー ９０５ ソース電極 ９０６ ウェル拡散層
９０７ 絶縁膜 ９０８ ドレイン電極 ９０９ ｐ層ウェル ９１０ ｎ層ウェル
９１１ ポリシリコンゲート電極 ９１２ 層間絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に樹脂封止型半導体装置表面に形成される配線部の構造に関する。
【背景技術】
【０００２】
チップ内の配線において、配線の抵抗が大きいと、信号伝達で遅延を引き起こしてしまう問題が生じる。また、チップの許容電流量を大きくすることができない問題も生じてしまう。これらのことから、チップ内の配線を低抵抗にする必要性がある。低抵抗化するためには、配線断面積を大きくすればよい。
【０００３】
配線断面積を大きくするためには、配線幅を広くする方法と配線の厚みを厚くする方法の二通りの方法が考えられる。しかしながら、配線幅を広くする方法は、結果的に大きなチップ面積が必要になるため、コストが高くなってしまうというデメリットが生じる。それに対して、配線の厚みを厚くする方法では、温度サイクル等によってアルミ配線に加わる横応力が大きくなるため、アルミスライドなど信頼性に影響を与えてしまう可能性が高くなる。
【０００４】
以上のことから、チップ内の配線の低抵抗化には、アルミ配線を厚くすると同時に横応力ストレスを回避する技術が必要不可欠となる。
【０００５】
ここで、従来のアルミ配線の例として、縦型ＭＯＳＦＥＴの構造をもつ半導体チップ９００を図４に示す。基板９０１上に、複数のアルミ配線（フィールドプレート９０２、グランド線９０３およびゲートフィンガー９０４）が形成されている。また、ゲートフィンガー９０４より内側の半導体基板９０１上には、ゲートフィンガー９０４より内側の基板ほぼ全面にわたってソース電極９０５が形成されている。
【０００６】
モールド製品の場合、半導体チップ９００は金属性リードフレームの上にペースト剤を用いてマウントされ、それらを覆うように樹脂で封止する。また、従来のアルミ配線の場合、図４に示すように、アルミ配線（フィールドプレート９０２、グランド線９０３およびゲートフィンガー９０４、ソース電極９０５）は半導体チップ９００上面から突出している形になっている。これらのため、温度が大きく変化した場合、樹脂と半導体チップ９００との膨張係数の違いによって、アルミ配線に横方向の応力が加わる。
【０００７】
また、アルミ配線に加わる横方向の応力の影響は、広い面積のソース電極９０５よりも細いアルミ配線であるフィールドプレート９０２、グランド配線９０３およびゲートフィンガー９０４などに出やすい。さらに、横方向の応力は、半導体チップ９００の中心から離れるに従って応力が強くなるため、外周部分に配置されるフィールドプレート９０２、グランド配線９０３およびゲートフィンガー９０４はより横方向の応力の影響を受けやすくなる。
【特許文献１】特開平４−１５５９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
横方向の影響を考えるために、従来のアルミ配線の概略断面図を示したものが図５である。図５（ａ）に示すように、従来のアルミ配線の場合、半導体基板９１上の所定の位置に酸化膜９３を形成し、ゲート電極９４が酸化膜９３上に形成される。その後、層間絶縁膜９２が形成されている。
【０００９】
従来のアルミ配線の場合は、上述の横応力がアルミ配線にかかり、次第にアルミ配線が傾く。さらに、大きな応力を受けると配線が根元からスライドし、クラック９５が入るなどして、期待する特性を得られなくなることがあった（図５（ｂ）、（ｃ）参照）。
【課題を解決するための手段】
【００１０】
本発明の一つの態様に係る半導体装置は、第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板と、前記半導体基板の配線形成部上に形成されたアルミ配線層と、を有し、前記配線形成部が前記周辺部に隣接して配置されているものである。上述のようなアルミ配線をすることによって、アルミ配線にかかる横応力を抑制することが可能となる。
【００１１】
本発明の他の態様は半導体装置の製造方法であって、第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板を準備し、前記半導体基板の配線形成部上にアルミ配線を形成し、前記アルミ配線が形成された前記半導体基板を樹脂封止する半導体装置の製造方法である。配線形成部の半導体基板が薄いことによって、アルミ配線層がうける横応力ストレスを抑制することが可能になる。
【発明の効果】
【００１２】
本発明に係るアルミ配線構造によれば、アルミ配線の高さやチップ面積を変化させずに横応力ストレスを軽減することが可能になり、チップの信頼性向上に貢献できる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の実施の形態１に関わる半導体装置１の上面図を示す。また図２は、図１のＡ−Ａにおける断面図を示す。以下図１および図２を用いて、本発明の半導体装置１について説明する。
【００１４】
実施の形態１の半導体装置は、半導体基板１０と、ダイパッド１７および封止樹脂１６を有している。半導体基板１０は、ダイパッド上に搭載され、半導体基板１０およびダイパッド１７全体を封止樹脂１６が封止している。
【００１５】
樹脂封止される半導体基板１０上には、複数のアルミ配線（フィールドプレート１１、グランド線１２およびゲートフィンガー１３）が形成されている。また、ゲートフィンガー１３より内側の半導体基板１０上には、ゲートフィンガー１３より内側の基板ほぼ全面にわたってソース電極１４が形成されている。
【００１６】
これらの電極は、それぞれが層間絶縁膜１８で分離されている。なお、上述のゲートフィンガー１３はポリシリコンで形成されたゲート電極２３上に形成されたアルミ配線である。ゲートフィンガー１３もゲート電極の一部であるが、以後の説明では、後述するポリシリコンで形成されたゲート電極２３と区別するためにゲートフィンガー１３と称して説明する。
【００１７】
またグランド線１２より外側の半導体基板中にはウェル拡散層１５が形成されている。ウェル拡散層１５は、半導体基板１０と逆導電型のウェルで形成されている。ここで上述したウェル拡散層１５、フィールドプレート１１、グランド線１２、およびゲートフィンガー１３は、それぞれリング状に形成されている。つまり、これらの構成要素は、半導体基板１０の外側から内側に向かって、ウェル拡散層１５、グランド線１２、フィールドプレート１１、ゲートフィンガー１３の順で、ソース電極１４を囲うように形成されている。
【００１８】
この半導体装置の断面構造について説明する。半導体基板１０はＮ型半導体基板であり、そのゲートフィンガー１３の下部領域にはＰ型ウェル２１が形成されている。Ｐ型ウェル２１上には、絶縁膜１９を介してポリシリコンからなるゲート電極２３が形成されている。このゲート電極２３上にゲートフィンガー１３が形成され、ポリシリコンゲート電極２３と電気的に接続されている。
【００１９】
Ｐ型ウェル２１はゲートフィンガー１３で周囲を囲われた領域全面にわたって形成されている。そして、このＰ型ウェル２１内のソース電極１４の下部領域にはＮ型ウェル２２が形成されている。半導体基板の裏面全面にはドレイン電極２０が形成されている。つまり、本発明の半導体装置はゲートフィンガー１３下部のＰ型ウェル２１表面をチャネル領域とした縦型のＭＯＳＦＥＴを形成している。
【００２０】
上述したようにゲートフィンガー１３より外側の半導体基板１０上（Ｎ型領域：図２参照）には、絶縁膜１９を介してグランド配線１２、フィールドプレート１１が形成されている。また、グランド配線１２より外側の半導体基板１０中には、Ｐ型のウェル拡散層１５が形成されている。
【００２１】
ここで、図２に示すように、本実施の形態の半導体装置では、ソース電極１４およびウェル拡散層１５が形成される部分の半導体基板の厚さと、フィールドプレート１１、グランド配線１２およびゲートフィンガー１３といった配線が形成される部分の半導体基板の厚さが異なっている。詳細にはフィールドプレート１１、グランド配線１２およびゲートフィンガー１３が形成される配線形成部の半導体基板１０が薄く形成され、半導体基板表面に凹部が形成されている。このような構成とする理由について以下に説明する。
【００２２】
上述したように本発明の半導体装置は縦型のＭＯＳＦＥＴである。このような縦型ＭＯＳＦＥＴは、高耐圧デバイスなどのパワーＭＯＳとしてよく用いられている。このようなパワーＭＯＳ素子では、耐圧確保のために上述したようなウェル拡散層１５が基板外周に沿って設けられるのが一般的である。
【００２３】
また、このようなウェル拡散層１５によって形成される空乏層幅を調整するための電極としてフィールドプレート１１やグランド線１２といった配線もウェル拡散層１５に沿ってリング状に設けられることが一般的である。
【００２４】
さらに、大電流を流すためにソース電極１４の面積も広くすることが望ましい。そのため上述したようにチップ外周に沿って、ソース電極１４などに比べると極めて細い配線であるフィールドプレート１１などが配置される。
【００２５】
ここで、図３にチップ３１とリードフレーム３２、封止樹脂３３の位置関係の一例を示す。周囲温度の急激な変化による応力は、チップ３１の四隅３４に集中して大きくなっている。これは、各部材の膨張率の違いから、チップ３１の中心から離れるに従って応力が強いためである。
【００２６】
つまり、膨張係数の違いによる応力の影響は、極めて広い面積のソース電極１４よりも細い配線であるフィールドプレート１１、グランド配線１２およびゲートフィンガー１３などに出やすい。
【００２７】
以上のことから、本発明では配線形成部の半導体基板表面に凹部を形成し、その凹部内に配線を埋めこむ構造とすることで、横応力によるアルミ配線への影響を低減するものである。
【００２８】
この横応力の低減について以下に説明する。実施の形態１においては、ウェル拡散層１５より中心側の半導体基板１０をエッチング法によって掘り下げることによって、ウェル拡散層１５が形成される部分の基板の厚みが、配線形成部の半導体基板１０の厚みより厚くなっていることが特徴である。
【００２９】
横応力に対応するために、アルミ配線の高さを低くしては、大電流を流すときの配線の抵抗に影響をおよぼしてしまう。そのため、本発明にかかる実施の形態１においては、ウェル拡散層１５が形成される部分の半導体基板より、ウェル拡散層１５より中心側部分の半導体基板を薄くし、その半導体基板上にアルミ配線を行っている。
【００３０】
このため、実施の形態１におけるフィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線の上面の高さとウェル拡散層１５を含む半導体基板の上面の高さの差を、厚さが均一な基板上にアルミ配線を行ったときにおけるアルミ配線の上面の高さとウェル拡散層１５の上面の高さの差よりも小さくすることによって、フィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線にかかる横応力に対応している。
【００３１】
本発明はアルミ配線の厚みはそのままに、アルミ配線の上面の高さとウェル拡散層１５を含む半導体基板の上面の高さの差を小さくすることで効果を発揮する。アルミ配線の上面とウェル拡散層１５を含む半導体基板の上面との高さの差を完全にゼロにしなくても横応力ストレスを軽減できる。
【００３２】
例えばアルミ配線の厚みが４μｍのときに、アルミ配線にクラックが入る場合には、アルミ配線を行う部分の半導体基板の厚みを２μｍ薄くすることによって、ウェル拡散層１５を含む半導体基板上面とアルミ配線上面との高さの差を２μｍに抑えるだけでも、横応力に対して強化される。
【００３３】
アルミ配線の高さと応力の影響度はパッケージやレイアウト、環境など複合要因によるところが大きいが、アルミ配線の上面とウェル拡散層１５を含む半導体基板の上面との高さの差が半分になれば横応力を受ける面積も半分に、アルミ配線の上面の高さがウェル拡散層１５を含む半導体基板の上面との高さと同じにすればアルミ配線にクラックが入る可能性を完全に抑止することが出来る。
【００３４】
実施の形態１においては、横応力に対応するためにアルミ配線の厚みを軽減する必要性がない。つまり、アルミ配線を行う部分の半導体基板を薄くすることによって、アルミ配線の断面積を軽減することなしに、横応力ストレスを軽減することが可能になる。これらから、本発明は、アルミ配線の抵抗増加を抑制できると同時に、チップの信頼性向上に貢献できる。
【００３５】
大電力を扱う製品においては、大電流を流すために厚いアルミ配線を用いなければならない。しかしながら、コスト削減のためにチップ面積を小さくする必要性がある。このような場合、本発明はアルミ配線の高さをほとんど変えることなく横応力を回避することが出来るため、有用な手段として用いられることになる。
【００３６】
以上のことから、実施の形態１においては、アルミ配線を行う部分の半導体基板を薄くすることによって、アルミ配線の厚みを変化することなく、横応力ストレスを軽減することが可能なアルミ配線構造をとることが可能になる。
【００３７】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。また、本実施の形態においては、縦型ＭＯＳ素子を例にして説明を行ったが、発光素子やバイポーラトランジスタおよびＭＯＳ素子等どのような半導体素子でも本発明は適用可能であり、縦型ＭＯＳ素子のみに限定されるものではない。
【００３８】
さらに、本実施の形態において、ウェル拡散層１５を含む半導体基板上面としたが、ウェル拡散層１５を、フィールドプレート１１、グランド線１２、ゲートフィンガー１３のアルミ配線がされる半導体基板１０の厚みと同様に薄い半導体基板１０に作成した場合でも、ウェル拡散層１５より最外部側の半導体基板の厚みが厚いのであれば、アルミ配線に与える横応力を軽減することが可能となる。
【００３９】
以上のことから、実施の形態１は、ウェル拡散層１５より内側の配線形成部に凹部を作成することによって、フィールドプレート１１およびグランド線１２にかかる横応力ストレスを軽減している。これらからアルミ配線にクラックが入るなどの問題の発生を抑制でき、信頼性の高い半導体チップを作成できる。
【００４０】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に関わるアルミ配線構造の構造図
【図２】実施の形態１に関わるアルミ配線構造の断面図
【図３】チップ、リードフレーム、樹脂保護膜の位置関係
【図４】従来の縦型ＭＯＳＦＥＴの構造をもつ半導体チップにおける構造図
【図５】従来のアルミ配線の断面概略図
【符号の説明】
【００４２】
１ 実施の形態１に関わるアルミ配線構造
１０ 半導体基板 １１ フィールドプレート １２ グランド線
１３ ゲートフィンガー １４ ソース電極 １５ ウェル拡散層 １６ 封止樹脂
１７ ダイパット １８ 層間絶縁膜 １９ 絶縁膜 ２０ ドレイン電極
２１ ｐ層ウェル ２２ ｎ層ウェル ２３ ポリシリコンゲート電極
３１ チップ ３２ リードフレーム ３３ 封止樹脂 ３４ 四隅
９１ 酸化絶縁膜 ９２ 層間絶縁膜 ９３ 絶縁膜 ９４ アルミ配線
９５ クラック
９００ 従来の半導体チップ
９０１ 基板 ９０２ フィールドプレート ９０３ グランド線
９０４ ゲートフィンガー ９０５ ソース電極 ９０６ ウェル拡散層
９０７ 絶縁膜 ９０８ ドレイン電極 ９０９ ｐ層ウェル ９１０ ｎ層ウェル
９１１ ポリシリコンゲート電極 ９１２ 層間絶縁膜
【特許請求の範囲】
【請求項１】
第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板と、
前記半導体基板の配線形成部上に形成されたアルミ配線層と、を有し、
前記配線形成部が前記周辺部に隣接して配置されている半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記配線層と前記配線形成部の間に絶縁膜が形成されている半導体装置。
【請求項３】
請求項１、２のいずれか１項に記載半導体装置であって、
前記周辺部に前記半導体基板と逆導電型のウェルが形成されている半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載の半導体装置であって、
前記配線層はチップ周辺部に沿ってリング状に形成されている半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の半導体装置であって、
前記配線層は所定の電位が与えられる配線層である半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の半導体装置であって、
前記配線層はパワーＭＯＳのゲート配線である半導体装置。
【請求項７】
第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板を準備し、
前記半導体基板の配線形成部上にアルミ配線を形成し、
前記アルミ配線が形成された前記半導体基板を樹脂封止する半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法であって、
前記配線層と前記配線形成部の間に絶縁膜を形成する半導体装置の製造方法。
【請求項９】
請求項７、８いずれか１項に記載の半導体装置の製造方法であって、
前記周辺部に前記半導体基板と逆導電型のウェルを形成する半導体装置の製造方法。
【請求項１０】
請求項７乃至請求項９いずれか１項に記載の半導体装置の製造方法であって、
前記配線層を前記周辺部に沿ってリング状に形成されていることを特徴とする半導体装置の製造方法。
【請求項１】
第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板と、
前記半導体基板の配線形成部上に形成されたアルミ配線層と、を有し、
前記配線形成部が前記周辺部に隣接して配置されている半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記配線層と前記配線形成部の間に絶縁膜が形成されている半導体装置。
【請求項３】
請求項１、２のいずれか１項に記載半導体装置であって、
前記周辺部に前記半導体基板と逆導電型のウェルが形成されている半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載の半導体装置であって、
前記配線層はチップ周辺部に沿ってリング状に形成されている半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の半導体装置であって、
前記配線層は所定の電位が与えられる配線層である半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の半導体装置であって、
前記配線層はパワーＭＯＳのゲート配線である半導体装置。
【請求項７】
第１の厚さを有する周辺部及び前記第１の厚さよりも薄い第２の厚さを有する配線形成部を有し、底面が同一である半導体基板を準備し、
前記半導体基板の配線形成部上にアルミ配線を形成し、
前記アルミ配線が形成された前記半導体基板を樹脂封止する半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法であって、
前記配線層と前記配線形成部の間に絶縁膜を形成する半導体装置の製造方法。
【請求項９】
請求項７、８いずれか１項に記載の半導体装置の製造方法であって、
前記周辺部に前記半導体基板と逆導電型のウェルを形成する半導体装置の製造方法。
【請求項１０】
請求項７乃至請求項９いずれか１項に記載の半導体装置の製造方法であって、
前記配線層を前記周辺部に沿ってリング状に形成されていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−２１６５９６（Ｐ２００６−２１６５９６Ａ）
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【出願番号】特願２００５−２５０７２（Ｐ２００５−２５０７２）
【出願日】平成１７年２月１日（２００５．２．１）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１８年８月１７日（２００６．８．１７）
【国際特許分類】
【出願日】平成１７年２月１日（２００５．２．１）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]