半導体装置の製造方法及び電気泳動表示装置の製造方法
【課題】半導体装置を構成する膜質によらず製造可能であり、製造過程に要する時間を短縮させることが可能な半導体装置の製造方法及び電気泳動表示装置の製造方法を提供すること。
【解決手段】プラズマ曝露によって第１レジスト層を除去し、剥離によって第２レジスト層及び第３レジスト層をそれぞれ除去することとしたので、エッチング工程を要することなく第１導電層及び第２導電層を形成することができる。これにより、第１絶縁層及び第２絶縁層の膜質によらず製造可能となる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【解決手段】プラズマ曝露によって第１レジスト層を除去し、剥離によって第２レジスト層及び第３レジスト層をそれぞれ除去することとしたので、エッチング工程を要することなく第１導電層及び第２導電層を形成することができる。これにより、第１絶縁層及び第２絶縁層の膜質によらず製造可能となる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び電気泳動表示装置の製造方法に関する。
【背景技術】
【０００２】
液相分散媒と電気泳動粒子とを含む電気泳動分散液を有し、電界を印加することにより、電気泳動粒子の分布状態が変化して電気泳動分散液の光学特性が変化することを利用した、電気泳動表示装置が知られている。このような電気泳動表示装置は、バックライトが必要無いことから低コスト化や薄型化が可能となり、さらに、視野角が広くコントラストが高いことに加え、表示のメモリ性を有するために、次世代の表示デバイスとして注目を集めている。電気泳動表示装置を例えば電子ペーパーや電子ブックなどの表示部として搭載した構成が提案されている。
【０００３】
電気泳動表示装置はイメージ（像）を表現する電気泳動層と、当該電気泳動層を任意にコントロールすることができる回路層とから構成される。回路層は、表示材料を制御する画素回路と、該画素回路を制御する駆動回路とから構成される。画素回路としてはいくつかのタイプに分類されるが、中でも高解像度を実現することができるアクティブマトリクス型が現在広く使用されている。アクティブマトリクス型の画素回路には、スイッチング素子として例えば薄膜トランジスタが用いられている。
【０００４】
薄膜トランジスタ等の半導体装置を製造する際には、基板上に半導体層及び当該半導体層に接続される電極等を形成した後、この半導体層及び電極を覆う絶縁膜を形成する。絶縁膜を形成する際には、絶縁膜上と基板上の電極との間で電気的接続を確保するため、コンタクトホールが形成される。コンタクトホールは、例えばフォトリソグラフィ法によって絶縁膜上にレジストマスクを形成し、マスク上からウェットエッチングやドライエッチングなどのエッチング処理を行うことによって絶縁膜の一部を除去することで形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２９４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、エッチングによって絶縁膜を除去する場合、例えばウェットエッチングでは絶縁膜の下層の膜がエッチング液に対する耐性を有している必要があるため、エッチング液の選択の幅が狭くなってしまう。また、例えばドライエッチングでは製造過程での耐性評価（例えば選択比など）が多くなってしまうため、製造過程に要する時間が長くなってしまう。
【０００７】
以上のような事情に鑑み、本発明の目的は、半導体装置を構成する膜質によらず製造可能であり、製造過程に要する時間を短縮させることが可能な半導体装置の製造方法及び電気泳動表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、半導体層が設けられる基板上に、第１レジスト層及び当該第１レジスト層よりも高さの高い第２レジスト層を形成するステップと、前記第１レジスト層の高さ以下の高さを有する第１絶縁層を前記基板上に形成するステップと、前記第１レジスト層が除去されるように前記第１レジスト層及び前記第２レジスト層を同時にプラズマに曝露させるステップと、前記第１レジスト層の除去された部分を埋めるように前記第１絶縁層上に第１導電層を形成するステップと、前記第２レジスト層上に第３レジスト層を形成するステップと、前記第３レジスト層の上端の高さ以下の高さを有する第２絶縁層を前記第１絶縁層及び前記第１導電層上に形成するステップと、前記第２レジスト層及び前記第３レジスト層を剥離によって除去するステップと、前記第２レジスト層及び前記第３レジスト層の除去された部分に第２導電層を形成するステップとを含むことを特徴とする。
【０００９】
本発明によれば、プラズマ曝露によって第１レジスト層を除去し、剥離によって第２レジスト層及び第３レジスト層をそれぞれ除去することとしたので、エッチング工程を要することなく第１導電層及び第２導電層を形成することができる。これにより、第１絶縁層及び第２絶縁層の膜質によらず製造可能となる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【００１０】
上記の半導体装置の製造方法は、前記第１レジスト層が除去されたときの前記第２レジスト層の高さが前記第１絶縁層の高さ以上の所定高さとなるように前記第１レジスト層を形成することを特徴とする。
本発明によれば、第１レジスト層が除去されたときの第２レジスト層の高さが第１絶縁層の高さ以上の所定高さとなるように第２レジスト層を形成することとしたので、第２導電層の形成領域を容易に確保することができる。
【００１１】
上記の半導体装置の製造方法は、前記所定高さが前記第１絶縁層の高さと等しくなるように前記第１レジスト層を形成することを特徴とする。
本発明によれば、所定高さが第１絶縁層の高さと等しくなるように第２レジスト層を形成することとしたので、第１レジスト層を除去したときには第１絶縁層上面と第２レジスト層上面との間が面一状態となる。これにより、第３レジスト層及び第２絶縁層の形成が容易となる。これに加えて、第２レジスト層及び第３レジスト層を剥離するステップにおいて、第２レジスト層が剥離しやすくなる。
【００１２】
上記の半導体装置の製造方法は、前記半導体層は、少なくともチャネル領域を有し、前記第１導電層は、前記チャネル領域に平面視で重なる領域に形成されることを特徴とする。
本発明によれば、第１導電層が半導体層のチャネル領域に平面視で重なる領域に形成されるため、当該第１導電層を例えばトランジスタのゲート電極として用いることができる。
【００１３】
上記の半導体装置の製造方法は、前記半導体層は、少なくともドレイン領域を有し、前記第２導電層は、前記ドレイン領域に電気的に接続されるように形成されることを特徴とする。
本発明によれば、第２導電層が半導体層のドレイン領域に電気的に接続されることとしたので、当該第２導電層を例えばトランジスタのドレイン電極として用いることができる。
【００１４】
本発明に係る電気泳動表示装置の製造方法は、半導体層が形成された素子基板と、前記素子基板に対向配置される対向基板とで電気泳動層を挟持する電気泳動表示装置の製造方法であって、上記半導体装置の製造方法を用いて前記素子基板を製造することを特徴とする。
本発明によれば、電気泳動表示装置を低コストで製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る電気泳動表示装置の構成を模式的に示す図。
【図２】本実施形態に係る電気泳動表示装置の構成を示す断面図。
【図３】本実施形態に係る電気泳動表示装置の製造過程を示す工程図。
【図４】同、工程図。
【図５】同、工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】本発明の第２実施形態に係る電子機器の構成を示す図。
【図１３】本発明に係る電気泳動表示装置の他の製造過程を示す工程図。
【発明を実施するための形態】
【００１６】
本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る電気泳動表示装置１００の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２が配置されている。また表示部５には、走査線駆動回路６１から延びる複数の走査線３６と、データ線駆動回路６２から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。画素４０は、走査線３６及びデータ線３８と接続された選択トランジスタ４１と、選択トランジスタ４１と接続された画素電極３５とを有する。
【００１７】
走査線駆動回路６１は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられた選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
【００１８】
データ線駆動回路６２は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
【００１９】
図２は、表示部５に設けられた１つの画素４０における電気泳動表示装置１００の部分断面図である。電気泳動表示装置１００は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００２０】
表示部５において、素子基板３０の電気泳動素子３２側には、画素電極３５、走査線３６、データ線３８、及び選択トランジスタ４１が形成されている。
【００２１】
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。特に本実施形態の場合、選択トランジスタ４１が後述する有機トランジスタであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００２２】
画素電極３５は電気泳動素子３２に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。走査線３６及びデータ線３８は、上記した画素電極３５と同様の材料を用いて形成することができる。
【００２３】
選択トランジスタ４１は、半導体層４１Ａと、ゲート絶縁層（第１絶縁層）４１Ｂと、ソース電極３８Ｓと、ドレイン電極３５Ｄと、ゲート電極４１Ｇとを有する。
【００２４】
半導体層４１Ａは、一部をソース電極３８Ｓ及びドレイン電極３５Ｄに乗り上げるようにして素子基板３０上に形成されている。半導体層４１Ａとしては、アモルファスシリコンを含む無機半導体層や、有機半導体材料を含む有機半導体層などを用いることができる。半導体層４１Ａは、チャネル領域４１Ｃ、ソース領域４１Ｓ及びドレイン領域４１Ｄを有している。ソース領域４１Ｓは、ソース電極３８Ｓに接続されている。ドレイン領域４１Ｄは、ドレイン電極３５Ｄに接続されている。
【００２５】
ゲート絶縁層４１Ｂは、半導体層４１Ａを覆う平面領域に選択的に形成されている。ゲート絶縁層４１Ｂの形成材料としては、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。一般的に良好な電気特性が得られるゲート絶縁層４１Ｂとしては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパラキシリレン膜が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２６】
ゲート電極４１Ｇは、ゲート絶縁層４１Ｂを介して半導体層４１Ａのチャネル領域（ソース電極３８Ｓとドレイン電極３５Ｄとに挟まれた領域）４１Ｃと対向する位置に形成されている。ゲート電極４１Ｇは、例えば配線３６Ｂ、コンタクトホール３６Ｃ及び配線３６Ａを介して走査線３６に接続されている。配線３６Ｂは、ゲート絶縁層４１Ｂ上に形成されている。図２では、コンタクトホール３４Ａを紙面奥側に回りこむように形成されている。コンタクトホール３６Ｃは、ゲート絶縁層４１Ｂを貫通するように形成されている。配線３６Ａは、走査線３６から分岐されるように素子基板３０上に形成されている。
【００２７】
ゲート電極４１Ｇは、上述した材料の導電膜をエッチングして形成することができる。あるいは、所定形状に穴のあいたメタルスルーマスクを通して素子基板３０上に導電膜の蒸着処理を行うことにより形成することができる。さらには、金属微粒子、グラファイトなどの導電性粒子を含む溶液を、インクジェット法などにより選択的に塗布して形成してもよい。
【００２８】
画素４０における電気泳動表示装置１００の断面構造は、素子基板３０上に選択トランジスタ４１が形成されており、選択トランジスタ４１を覆って、シリコン酸化物やアクリル樹脂、エポキシ樹脂等からなる第２絶縁層３４が形成されている。そして、第２絶縁層３４上に画素電極３５が形成されている。画素電極３５は、第２絶縁層３４を貫通してドレイン電極３５Ｄに達するコンタクトホール３４Ａを介して、選択トランジスタ４１のドレイン領域４１Ｄと接続されている。コンタクトホール３４Ａは、第２絶縁層３４及びゲート絶縁層４１Ｂを貫通するように形成されている。
【００２９】
この構成では、素子基板３０の表面に画素電極３５のみが配置されるため、画素４０の開口率は高くなる。また、素子基板３０の表面がほぼ平坦化されているため、電気泳動素子３２と素子基板３０との接着性が良好になる。さらに、駆動時に選択トランジスタ４１近傍に形成される電界を第２絶縁層３４により減衰させることができ、漏れ電界による表示品質の低下が抑制される。
【００３０】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７（第２の電極）が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
【００３１】
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００３２】
画素電極３５と共通電極３７との間には、電気泳動素子３２が挟持されている。電気泳動素子３２は、あらかじめ対向基板３１側に形成され、素子基板３０と接着するための接着剤までを含めた電気泳動シートとして構成されていてもよい。接着剤は、マイクロカプセル２０間の間隙に充填されていてもよく、対向基板３１上に形成された電気泳動素子３２を覆う接着剤層として形成されていてもよい。
【００３３】
次に、図３〜図１１を参照して、電気泳動表示装置１００の素子基板３０側を形成する工程について説明する。
図３に示すように、素子基板３０上に走査線３６、ソース電極３８Ｓ及びドレイン電極３５Ｄを同時に形成する。これらの配線層を形成した後、ソース電極３８Ｓとドレイン電極３５Ｄとの間に半導体層４１Ａを形成する。半導体層４１Ａを形成した後、半導体層４１Ａのチャネル領域４１Ｃ、ソース領域４１Ｓ及びドレイン領域４１Ｄを形成する。
【００３４】
次に、図４に示すように、配線３６Ａ上の端部に第１レジスト層５１を形成すると共に、ドレイン電極３５Ｄ上に第２レジスト層５２を形成する。第１レジスト層５１と第２レジスト層５２とは、同一の材料を用いることができる。第１レジスト層５１は、上記のゲート絶縁層４１Ｂの高さ（素子基板３０の基板面の法線方向における寸法）よりも高くなるように形成する。第１レジスト層５１とゲート絶縁層４１Ｂとが同一の高さとなるように高さを設定することが好ましい。ここでは、第１レジスト層５１の高さを、ゲート絶縁層４１Ｂの高さと同一の高さとなるように設定するものとする。第２レジスト層５２は、第１レジスト層５１の高さよりも高くなるように形成する。
【００３５】
次に、図５に示すように、走査線３６、配線３６Ａ、ソース電極３８Ｓ、ドレイン電極３５Ｄ及び半導体層４１Ａを含めた素子基板３０上にゲート絶縁層４１Ｂを形成する。図４において第１レジスト層５１の高さをゲート絶縁層４１Ｂと同一の高さと同一となるように設定しているため、ゲート絶縁層４１Ｂが形成された状態において第１レジスト層５１の上面とゲート絶縁層４１Ｂの上面とが面一状態になる。第２レジスト層５２は、下端側の一部分がゲート絶縁層４１Ｂに埋まった状態となる。
【００３６】
次に、図６に示すように、第１レジスト層５１及び第２レジスト層５２を同時にプラズマに曝露させ、第１レジスト層５１を除去する。プラズマを曝露させる方式としては、例えばダイレクトプラズマ方式やＲＩＥ方式などが挙げられる。プラズマを発生させる際に用いる放電用ガスとしては、例えば酸素やアルゴン、窒素などを用いることができる。プラズマ曝露によって第１レジスト層５１の高さが徐々に減少し、所定時間経過後には完全に除去される。同時に、第２レジスト層５２についても高さが徐々に減少する。
【００３７】
図６に示すステップでは、第２レジスト層５２の形成時に当該第２レジスト層５２の高さを調整しておき、第１レジスト層５１が完全除去されたときに第２レジスト層５２の少なくとも一部がゲート絶縁層４１Ｂの上側に残っている状態にする。図６に示すように、第２レジスト層５２の上面とゲート絶縁層４１Ｂの上面とが面一状態になっている状態がより好ましい。第１レジスト層５１が除去されることにより、ゲート絶縁層４１Ｂには開口部６３が形成される。
【００３８】
図６に示すステップでは、プラズマ曝露によって第１レジスト層５１及び第２レジスト層５２のみならず、ゲート絶縁層４１Ｂについてもプラズマの影響によって一部が除去されることになる。したがって、プラズマの影響によって除去される各層の選択比を予め求めておき、第１レジスト層５１及び第２レジスト層５２の形成時、ゲート絶縁層４１Ｂの形成時には、当該選択比に応じた高さに形成するようにする。例えば、ゲート絶縁層４１Ｂについては、選択比に応じて、所望の高さよりも高くなるように形成しておくようにする。プラズマ曝露による選択比を求める工程は、例えばドライエッチングによる選択比を求める場合に比べて耐性評価が少ないため、その分プロセスタイムが短縮されることとなる。
【００３９】
次に、図７に示すように、ゲート絶縁層４１Ｂ上にゲート電極４１Ｇ及び配線３６Ｂを形成すると共に、開口部６３内にコンタクトホール３６Ｃを形成する。ゲート電極４１Ｇは、半導体層４１Ａのチャネル領域４１Ｃに平面視で重なる領域に形成する。配線３６Ｂは、平面視で第２レジスト層５２の形成領域を迂回するようにゲート絶縁層４１Ｂ上に形成する。
【００４０】
図７においては、ゲート電極４１Ｇと配線３６Ｂとが切り離された状態で示されているが、実際には第２レジスト層５２を迂回した状態で接続されている。図を見やすくするため、図７においては当該接続部分の図示を省略している。以降の図においても同様の趣旨により、ゲート電極４１Ｇと配線３６Ｂとの接続部分の図示を省略する。
【００４１】
コンタクトホール３６Ｃは、開口部６３内を埋めると共に配線３６Ｂと配線３６Ａの端部とが接続されるように形成する。ゲート電極４１Ｇ、配線３６Ｂ及びコンタクトホール３６Ｃは、同一工程によって形成する。
【００４２】
次に、図８に示すように、第２レジスト層５２上に第３レジスト層５３を形成する。第３レジスト層５３は、第２レジスト層５２と同一の材料を用いて形成しても良いし、第２レジスト層５２とは異なる材料を用いて形成しても構わない。第３レジスト層５３は、例えば第２レジスト層５２の形成領域に対して平面視で一致する領域に形成する。第３レジスト層５３の高さについては、上記の第２絶縁層３４の高さ以上の高さとなるように設定する。第３レジスト層５３の高さと第２絶縁層３４の高さとが同一の高さとなるように設定することが好ましい。
【００４３】
次に、図９に示すように、ゲート電極４１Ｇ及び配線３６Ｂを含めたゲート絶縁層４１Ｂ上に第２絶縁層３４を形成する。第３レジスト層５３の形成時に、第３レジスト層５３の高さを第２絶縁層３４の高さよりも高くなるように設定しているため、第２絶縁層３４の形成時には第３レジスト層５３の上端部が第２絶縁層３４に対して突出した状態になっている。
【００４４】
次に、図１０に示すように、第２レジスト層５２及び第３レジスト層５３を剥離によって除去する。この除去ステップでは、例えば剥離液を用いて第２レジスト層５２及び第３レジスト層５３を剥離する。第２レジスト層５２及び第３レジスト層５３を同一の材料によって形成している場合や、同一の剥離液によって剥離される材料によって形成している場合には、剥離液を用いることにより同時に剥離される。第２レジスト層５２及び第３レジスト層５３について、異なる剥離液で剥離されるように形成している場合には、複数種類の剥離液を順に用いることで当該第２レジスト層５２及び第３レジスト層５３を順に剥離することができる。第２レジスト層５２及び第３レジスト層５３を剥離することにより、第２絶縁層３４及びゲート絶縁層４１Ｂを貫通する開口部６４が形成される。
【００４５】
次に、図１１に示すように、第２絶縁層３４上に画素電極３５を形成すると共に、開口部６４内にコンタクトホール３４Ａを形成する。コンタクトホール３４Ａは、開口部６４内を埋めると共に画素電極３５とドレイン電極３５Ｄとが接続されるように形成する。このようにして、素子基板３０側が形成されることになる。
【００４６】
このように、本実施形態によれば、プラズマ曝露によって第１レジスト層５１を除去し、剥離によって第２レジスト層５２及び第３レジスト層５３をそれぞれ除去することとしたので、エッチング工程を要することなくコンタクトホール３４Ａ及びコンタクトホール３６Ｃを形成することができる。これにより、ゲート絶縁層４１Ｂ及び第２絶縁層３４の膜質によらずに容易に製造することができる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【００４７】
また、本実施形態によれば、第１レジスト層５１が全て除去されたときの第２レジスト層５２の高さがゲート絶縁層４１Ｂの高さ以上の所定高さとなるように第２レジスト層５２を形成することとしたので、第２導電層であるコンタクトホール３４Ａの形成領域を容易に確保することができる。
【００４８】
さらに本実施形態では、ゲート絶縁層４１Ｂの高さと等しくなるように第２レジスト層５２を形成することとしたので、第１レジスト層５１を除去したときにはゲート絶縁層４１Ｂの上面と第２レジスト層５２の上面とが面一状態となる。これにより、第３レジスト層５３及び第２絶縁層３４の形成が容易となる。加えて、第２レジスト層５２の上面とゲート絶縁層４１Ｂの上面とが面一状態となることにより、第２レジスト層５２が第２絶縁層３４に掛かっていない状態となるため、第２レジスト層５２及び第３レジスト層５３を剥離するステップにおいて、第２レジスト層５２を容易に剥離することができる。
【００４９】
［第２実施形態］
次に、本発明の第２実施形態を説明する。本実施形態では、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
【００５０】
図１２（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００５１】
図１２（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００５２】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、画像保持特性に優れ、表示品位に優れ、低コストで製造可能な表示部を備えた電子機器となる。
【００５３】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの、他の電子機器の表示部に対しても、本発明に係る電気泳動表示装置は好適に用いることができる。
【００５４】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態では、第２レジスト層５２及び第３レジスト層５３の形成領域を平面視で一致するように各レジスト層を形成したが、これに限られることは無い。例えば図１３に示すように、平面視における第２レジスト層５２の形成領域よりも第３レジスト層の形成領域が広くなるように各層を形成する構成であっても構わない。これにより、第２レジスト層５２及び第３レジスト層５３を剥離するステップにおいて、図中下側の第２レジスト層を剥離しやすくすることができる。また、開口部６４として形成される部分が段差を有する形状となるため、コンタクトホール３４Ａを形成する際のカバレッジ（被覆性）を向上させることができるという利点もある。
【符号の説明】
【００５５】
３０…素子基板（半導体装置） ３４Ａ…コンタクトホール（第２導電層） ３４…第２絶縁層 ３６Ｃ…コンタクトホール（第１導電層） ４１…選択トランジスタ ４１Ａ…半導体層 ４１Ｂ…ゲート絶縁層（第１絶縁層） ４１Ｇ…ゲート電極 ４１Ｃ…チャネル領域 ４１Ｓ…ソース領域 ４１Ｄ…ドレイン領域 ５１…第１レジスト層 ５２…第２レジスト層 ５３…第３レジスト層 １００…電気泳動表示装置 １１００…電子ペーパー １２００…電子ノート
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び電気泳動表示装置の製造方法に関する。
【背景技術】
【０００２】
液相分散媒と電気泳動粒子とを含む電気泳動分散液を有し、電界を印加することにより、電気泳動粒子の分布状態が変化して電気泳動分散液の光学特性が変化することを利用した、電気泳動表示装置が知られている。このような電気泳動表示装置は、バックライトが必要無いことから低コスト化や薄型化が可能となり、さらに、視野角が広くコントラストが高いことに加え、表示のメモリ性を有するために、次世代の表示デバイスとして注目を集めている。電気泳動表示装置を例えば電子ペーパーや電子ブックなどの表示部として搭載した構成が提案されている。
【０００３】
電気泳動表示装置はイメージ（像）を表現する電気泳動層と、当該電気泳動層を任意にコントロールすることができる回路層とから構成される。回路層は、表示材料を制御する画素回路と、該画素回路を制御する駆動回路とから構成される。画素回路としてはいくつかのタイプに分類されるが、中でも高解像度を実現することができるアクティブマトリクス型が現在広く使用されている。アクティブマトリクス型の画素回路には、スイッチング素子として例えば薄膜トランジスタが用いられている。
【０００４】
薄膜トランジスタ等の半導体装置を製造する際には、基板上に半導体層及び当該半導体層に接続される電極等を形成した後、この半導体層及び電極を覆う絶縁膜を形成する。絶縁膜を形成する際には、絶縁膜上と基板上の電極との間で電気的接続を確保するため、コンタクトホールが形成される。コンタクトホールは、例えばフォトリソグラフィ法によって絶縁膜上にレジストマスクを形成し、マスク上からウェットエッチングやドライエッチングなどのエッチング処理を行うことによって絶縁膜の一部を除去することで形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２９４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、エッチングによって絶縁膜を除去する場合、例えばウェットエッチングでは絶縁膜の下層の膜がエッチング液に対する耐性を有している必要があるため、エッチング液の選択の幅が狭くなってしまう。また、例えばドライエッチングでは製造過程での耐性評価（例えば選択比など）が多くなってしまうため、製造過程に要する時間が長くなってしまう。
【０００７】
以上のような事情に鑑み、本発明の目的は、半導体装置を構成する膜質によらず製造可能であり、製造過程に要する時間を短縮させることが可能な半導体装置の製造方法及び電気泳動表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、半導体層が設けられる基板上に、第１レジスト層及び当該第１レジスト層よりも高さの高い第２レジスト層を形成するステップと、前記第１レジスト層の高さ以下の高さを有する第１絶縁層を前記基板上に形成するステップと、前記第１レジスト層が除去されるように前記第１レジスト層及び前記第２レジスト層を同時にプラズマに曝露させるステップと、前記第１レジスト層の除去された部分を埋めるように前記第１絶縁層上に第１導電層を形成するステップと、前記第２レジスト層上に第３レジスト層を形成するステップと、前記第３レジスト層の上端の高さ以下の高さを有する第２絶縁層を前記第１絶縁層及び前記第１導電層上に形成するステップと、前記第２レジスト層及び前記第３レジスト層を剥離によって除去するステップと、前記第２レジスト層及び前記第３レジスト層の除去された部分に第２導電層を形成するステップとを含むことを特徴とする。
【０００９】
本発明によれば、プラズマ曝露によって第１レジスト層を除去し、剥離によって第２レジスト層及び第３レジスト層をそれぞれ除去することとしたので、エッチング工程を要することなく第１導電層及び第２導電層を形成することができる。これにより、第１絶縁層及び第２絶縁層の膜質によらず製造可能となる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【００１０】
上記の半導体装置の製造方法は、前記第１レジスト層が除去されたときの前記第２レジスト層の高さが前記第１絶縁層の高さ以上の所定高さとなるように前記第１レジスト層を形成することを特徴とする。
本発明によれば、第１レジスト層が除去されたときの第２レジスト層の高さが第１絶縁層の高さ以上の所定高さとなるように第２レジスト層を形成することとしたので、第２導電層の形成領域を容易に確保することができる。
【００１１】
上記の半導体装置の製造方法は、前記所定高さが前記第１絶縁層の高さと等しくなるように前記第１レジスト層を形成することを特徴とする。
本発明によれば、所定高さが第１絶縁層の高さと等しくなるように第２レジスト層を形成することとしたので、第１レジスト層を除去したときには第１絶縁層上面と第２レジスト層上面との間が面一状態となる。これにより、第３レジスト層及び第２絶縁層の形成が容易となる。これに加えて、第２レジスト層及び第３レジスト層を剥離するステップにおいて、第２レジスト層が剥離しやすくなる。
【００１２】
上記の半導体装置の製造方法は、前記半導体層は、少なくともチャネル領域を有し、前記第１導電層は、前記チャネル領域に平面視で重なる領域に形成されることを特徴とする。
本発明によれば、第１導電層が半導体層のチャネル領域に平面視で重なる領域に形成されるため、当該第１導電層を例えばトランジスタのゲート電極として用いることができる。
【００１３】
上記の半導体装置の製造方法は、前記半導体層は、少なくともドレイン領域を有し、前記第２導電層は、前記ドレイン領域に電気的に接続されるように形成されることを特徴とする。
本発明によれば、第２導電層が半導体層のドレイン領域に電気的に接続されることとしたので、当該第２導電層を例えばトランジスタのドレイン電極として用いることができる。
【００１４】
本発明に係る電気泳動表示装置の製造方法は、半導体層が形成された素子基板と、前記素子基板に対向配置される対向基板とで電気泳動層を挟持する電気泳動表示装置の製造方法であって、上記半導体装置の製造方法を用いて前記素子基板を製造することを特徴とする。
本発明によれば、電気泳動表示装置を低コストで製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る電気泳動表示装置の構成を模式的に示す図。
【図２】本実施形態に係る電気泳動表示装置の構成を示す断面図。
【図３】本実施形態に係る電気泳動表示装置の製造過程を示す工程図。
【図４】同、工程図。
【図５】同、工程図。
【図６】同、工程図。
【図７】同、工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】同、工程図。
【図１２】本発明の第２実施形態に係る電子機器の構成を示す図。
【図１３】本発明に係る電気泳動表示装置の他の製造過程を示す工程図。
【発明を実施するための形態】
【００１６】
本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る電気泳動表示装置１００の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２が配置されている。また表示部５には、走査線駆動回路６１から延びる複数の走査線３６と、データ線駆動回路６２から延びる複数のデータ線３８とが形成されており、これらの交差位置に対応して画素４０が設けられている。画素４０は、走査線３６及びデータ線３８と接続された選択トランジスタ４１と、選択トランジスタ４１と接続された画素電極３５とを有する。
【００１７】
走査線駆動回路６１は、ｍ本の走査線３６（Ｇ１、Ｇ２、…、Ｇｍ）を介して各々の画素４０に接続されており、これら１行目からｍ行目までの走査線３６を順次選択し、画素４０に設けられた選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線３６を介して供給する。
【００１８】
データ線駆動回路６２は、ｎ本のデータ線３８（Ｓ１、Ｓ２、…、Ｓｎ）を介して各々の画素４０に接続されており、画素４０の各々に対して画素データを規定する画像信号を供給する。
【００１９】
図２は、表示部５に設けられた１つの画素４０における電気泳動表示装置１００の部分断面図である。電気泳動表示装置１００は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。
【００２０】
表示部５において、素子基板３０の電気泳動素子３２側には、画素電極３５、走査線３６、データ線３８、及び選択トランジスタ４１が形成されている。
【００２１】
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。特に本実施形態の場合、選択トランジスタ４１が後述する有機トランジスタであるため、安価で軽量、かつ柔軟性に優れたプラスチック基板を用いることができる。
【００２２】
画素電極３５は電気泳動素子３２に駆動電圧を印加する電極であり、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ、ＩＴＯ（インジウム・スズ酸化物）などを用いて形成される。さらに、Ｃｒ、Ｔａ、Ｍｏ、Ｎｂ、Ａｇ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｄやそれらの合金、ＩｎＯ２、ＳｎＯ２等の導電性酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等を用いてもよい。走査線３６及びデータ線３８は、上記した画素電極３５と同様の材料を用いて形成することができる。
【００２３】
選択トランジスタ４１は、半導体層４１Ａと、ゲート絶縁層（第１絶縁層）４１Ｂと、ソース電極３８Ｓと、ドレイン電極３５Ｄと、ゲート電極４１Ｇとを有する。
【００２４】
半導体層４１Ａは、一部をソース電極３８Ｓ及びドレイン電極３５Ｄに乗り上げるようにして素子基板３０上に形成されている。半導体層４１Ａとしては、アモルファスシリコンを含む無機半導体層や、有機半導体材料を含む有機半導体層などを用いることができる。半導体層４１Ａは、チャネル領域４１Ｃ、ソース領域４１Ｓ及びドレイン領域４１Ｄを有している。ソース領域４１Ｓは、ソース電極３８Ｓに接続されている。ドレイン領域４１Ｄは、ドレイン電極３５Ｄに接続されている。
【００２５】
ゲート絶縁層４１Ｂは、半導体層４１Ａを覆う平面領域に選択的に形成されている。ゲート絶縁層４１Ｂの形成材料としては、絶縁性を有する材料であれば種類は特に限定されない。かかる絶縁材料としては、有機材料、無機材料のいずれも使用可能であるが、一般に有機絶縁膜は有機半導体層と良好な界面を形成しやすいことから、有機絶縁材料が好ましく採用される。一般的に良好な電気特性が得られるゲート絶縁層４１Ｂとしては、ポリビニルアルコール、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレン、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、あるいはパラキシリレン膜が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２６】
ゲート電極４１Ｇは、ゲート絶縁層４１Ｂを介して半導体層４１Ａのチャネル領域（ソース電極３８Ｓとドレイン電極３５Ｄとに挟まれた領域）４１Ｃと対向する位置に形成されている。ゲート電極４１Ｇは、例えば配線３６Ｂ、コンタクトホール３６Ｃ及び配線３６Ａを介して走査線３６に接続されている。配線３６Ｂは、ゲート絶縁層４１Ｂ上に形成されている。図２では、コンタクトホール３４Ａを紙面奥側に回りこむように形成されている。コンタクトホール３６Ｃは、ゲート絶縁層４１Ｂを貫通するように形成されている。配線３６Ａは、走査線３６から分岐されるように素子基板３０上に形成されている。
【００２７】
ゲート電極４１Ｇは、上述した材料の導電膜をエッチングして形成することができる。あるいは、所定形状に穴のあいたメタルスルーマスクを通して素子基板３０上に導電膜の蒸着処理を行うことにより形成することができる。さらには、金属微粒子、グラファイトなどの導電性粒子を含む溶液を、インクジェット法などにより選択的に塗布して形成してもよい。
【００２８】
画素４０における電気泳動表示装置１００の断面構造は、素子基板３０上に選択トランジスタ４１が形成されており、選択トランジスタ４１を覆って、シリコン酸化物やアクリル樹脂、エポキシ樹脂等からなる第２絶縁層３４が形成されている。そして、第２絶縁層３４上に画素電極３５が形成されている。画素電極３５は、第２絶縁層３４を貫通してドレイン電極３５Ｄに達するコンタクトホール３４Ａを介して、選択トランジスタ４１のドレイン領域４１Ｄと接続されている。コンタクトホール３４Ａは、第２絶縁層３４及びゲート絶縁層４１Ｂを貫通するように形成されている。
【００２９】
この構成では、素子基板３０の表面に画素電極３５のみが配置されるため、画素４０の開口率は高くなる。また、素子基板３０の表面がほぼ平坦化されているため、電気泳動素子３２と素子基板３０との接着性が良好になる。さらに、駆動時に選択トランジスタ４１近傍に形成される電界を第２絶縁層３４により減衰させることができ、漏れ電界による表示品質の低下が抑制される。
【００３０】
一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７（第２の電極）が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
【００３１】
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００３２】
画素電極３５と共通電極３７との間には、電気泳動素子３２が挟持されている。電気泳動素子３２は、あらかじめ対向基板３１側に形成され、素子基板３０と接着するための接着剤までを含めた電気泳動シートとして構成されていてもよい。接着剤は、マイクロカプセル２０間の間隙に充填されていてもよく、対向基板３１上に形成された電気泳動素子３２を覆う接着剤層として形成されていてもよい。
【００３３】
次に、図３〜図１１を参照して、電気泳動表示装置１００の素子基板３０側を形成する工程について説明する。
図３に示すように、素子基板３０上に走査線３６、ソース電極３８Ｓ及びドレイン電極３５Ｄを同時に形成する。これらの配線層を形成した後、ソース電極３８Ｓとドレイン電極３５Ｄとの間に半導体層４１Ａを形成する。半導体層４１Ａを形成した後、半導体層４１Ａのチャネル領域４１Ｃ、ソース領域４１Ｓ及びドレイン領域４１Ｄを形成する。
【００３４】
次に、図４に示すように、配線３６Ａ上の端部に第１レジスト層５１を形成すると共に、ドレイン電極３５Ｄ上に第２レジスト層５２を形成する。第１レジスト層５１と第２レジスト層５２とは、同一の材料を用いることができる。第１レジスト層５１は、上記のゲート絶縁層４１Ｂの高さ（素子基板３０の基板面の法線方向における寸法）よりも高くなるように形成する。第１レジスト層５１とゲート絶縁層４１Ｂとが同一の高さとなるように高さを設定することが好ましい。ここでは、第１レジスト層５１の高さを、ゲート絶縁層４１Ｂの高さと同一の高さとなるように設定するものとする。第２レジスト層５２は、第１レジスト層５１の高さよりも高くなるように形成する。
【００３５】
次に、図５に示すように、走査線３６、配線３６Ａ、ソース電極３８Ｓ、ドレイン電極３５Ｄ及び半導体層４１Ａを含めた素子基板３０上にゲート絶縁層４１Ｂを形成する。図４において第１レジスト層５１の高さをゲート絶縁層４１Ｂと同一の高さと同一となるように設定しているため、ゲート絶縁層４１Ｂが形成された状態において第１レジスト層５１の上面とゲート絶縁層４１Ｂの上面とが面一状態になる。第２レジスト層５２は、下端側の一部分がゲート絶縁層４１Ｂに埋まった状態となる。
【００３６】
次に、図６に示すように、第１レジスト層５１及び第２レジスト層５２を同時にプラズマに曝露させ、第１レジスト層５１を除去する。プラズマを曝露させる方式としては、例えばダイレクトプラズマ方式やＲＩＥ方式などが挙げられる。プラズマを発生させる際に用いる放電用ガスとしては、例えば酸素やアルゴン、窒素などを用いることができる。プラズマ曝露によって第１レジスト層５１の高さが徐々に減少し、所定時間経過後には完全に除去される。同時に、第２レジスト層５２についても高さが徐々に減少する。
【００３７】
図６に示すステップでは、第２レジスト層５２の形成時に当該第２レジスト層５２の高さを調整しておき、第１レジスト層５１が完全除去されたときに第２レジスト層５２の少なくとも一部がゲート絶縁層４１Ｂの上側に残っている状態にする。図６に示すように、第２レジスト層５２の上面とゲート絶縁層４１Ｂの上面とが面一状態になっている状態がより好ましい。第１レジスト層５１が除去されることにより、ゲート絶縁層４１Ｂには開口部６３が形成される。
【００３８】
図６に示すステップでは、プラズマ曝露によって第１レジスト層５１及び第２レジスト層５２のみならず、ゲート絶縁層４１Ｂについてもプラズマの影響によって一部が除去されることになる。したがって、プラズマの影響によって除去される各層の選択比を予め求めておき、第１レジスト層５１及び第２レジスト層５２の形成時、ゲート絶縁層４１Ｂの形成時には、当該選択比に応じた高さに形成するようにする。例えば、ゲート絶縁層４１Ｂについては、選択比に応じて、所望の高さよりも高くなるように形成しておくようにする。プラズマ曝露による選択比を求める工程は、例えばドライエッチングによる選択比を求める場合に比べて耐性評価が少ないため、その分プロセスタイムが短縮されることとなる。
【００３９】
次に、図７に示すように、ゲート絶縁層４１Ｂ上にゲート電極４１Ｇ及び配線３６Ｂを形成すると共に、開口部６３内にコンタクトホール３６Ｃを形成する。ゲート電極４１Ｇは、半導体層４１Ａのチャネル領域４１Ｃに平面視で重なる領域に形成する。配線３６Ｂは、平面視で第２レジスト層５２の形成領域を迂回するようにゲート絶縁層４１Ｂ上に形成する。
【００４０】
図７においては、ゲート電極４１Ｇと配線３６Ｂとが切り離された状態で示されているが、実際には第２レジスト層５２を迂回した状態で接続されている。図を見やすくするため、図７においては当該接続部分の図示を省略している。以降の図においても同様の趣旨により、ゲート電極４１Ｇと配線３６Ｂとの接続部分の図示を省略する。
【００４１】
コンタクトホール３６Ｃは、開口部６３内を埋めると共に配線３６Ｂと配線３６Ａの端部とが接続されるように形成する。ゲート電極４１Ｇ、配線３６Ｂ及びコンタクトホール３６Ｃは、同一工程によって形成する。
【００４２】
次に、図８に示すように、第２レジスト層５２上に第３レジスト層５３を形成する。第３レジスト層５３は、第２レジスト層５２と同一の材料を用いて形成しても良いし、第２レジスト層５２とは異なる材料を用いて形成しても構わない。第３レジスト層５３は、例えば第２レジスト層５２の形成領域に対して平面視で一致する領域に形成する。第３レジスト層５３の高さについては、上記の第２絶縁層３４の高さ以上の高さとなるように設定する。第３レジスト層５３の高さと第２絶縁層３４の高さとが同一の高さとなるように設定することが好ましい。
【００４３】
次に、図９に示すように、ゲート電極４１Ｇ及び配線３６Ｂを含めたゲート絶縁層４１Ｂ上に第２絶縁層３４を形成する。第３レジスト層５３の形成時に、第３レジスト層５３の高さを第２絶縁層３４の高さよりも高くなるように設定しているため、第２絶縁層３４の形成時には第３レジスト層５３の上端部が第２絶縁層３４に対して突出した状態になっている。
【００４４】
次に、図１０に示すように、第２レジスト層５２及び第３レジスト層５３を剥離によって除去する。この除去ステップでは、例えば剥離液を用いて第２レジスト層５２及び第３レジスト層５３を剥離する。第２レジスト層５２及び第３レジスト層５３を同一の材料によって形成している場合や、同一の剥離液によって剥離される材料によって形成している場合には、剥離液を用いることにより同時に剥離される。第２レジスト層５２及び第３レジスト層５３について、異なる剥離液で剥離されるように形成している場合には、複数種類の剥離液を順に用いることで当該第２レジスト層５２及び第３レジスト層５３を順に剥離することができる。第２レジスト層５２及び第３レジスト層５３を剥離することにより、第２絶縁層３４及びゲート絶縁層４１Ｂを貫通する開口部６４が形成される。
【００４５】
次に、図１１に示すように、第２絶縁層３４上に画素電極３５を形成すると共に、開口部６４内にコンタクトホール３４Ａを形成する。コンタクトホール３４Ａは、開口部６４内を埋めると共に画素電極３５とドレイン電極３５Ｄとが接続されるように形成する。このようにして、素子基板３０側が形成されることになる。
【００４６】
このように、本実施形態によれば、プラズマ曝露によって第１レジスト層５１を除去し、剥離によって第２レジスト層５２及び第３レジスト層５３をそれぞれ除去することとしたので、エッチング工程を要することなくコンタクトホール３４Ａ及びコンタクトホール３６Ｃを形成することができる。これにより、ゲート絶縁層４１Ｂ及び第２絶縁層３４の膜質によらずに容易に製造することができる。加えて、エッチングを行う際に必要な耐性評価を行わずに済むため、製造過程に要する時間を短縮させることができる。
【００４７】
また、本実施形態によれば、第１レジスト層５１が全て除去されたときの第２レジスト層５２の高さがゲート絶縁層４１Ｂの高さ以上の所定高さとなるように第２レジスト層５２を形成することとしたので、第２導電層であるコンタクトホール３４Ａの形成領域を容易に確保することができる。
【００４８】
さらに本実施形態では、ゲート絶縁層４１Ｂの高さと等しくなるように第２レジスト層５２を形成することとしたので、第１レジスト層５１を除去したときにはゲート絶縁層４１Ｂの上面と第２レジスト層５２の上面とが面一状態となる。これにより、第３レジスト層５３及び第２絶縁層３４の形成が容易となる。加えて、第２レジスト層５２の上面とゲート絶縁層４１Ｂの上面とが面一状態となることにより、第２レジスト層５２が第２絶縁層３４に掛かっていない状態となるため、第２レジスト層５２及び第３レジスト層５３を剥離するステップにおいて、第２レジスト層５２を容易に剥離することができる。
【００４９】
［第２実施形態］
次に、本発明の第２実施形態を説明する。本実施形態では、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
【００５０】
図１２（ａ）は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。
【００５１】
図１２（ｂ）は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００５２】
以上の電子ペーパー１１００及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、画像保持特性に優れ、表示品位に優れ、低コストで製造可能な表示部を備えた電子機器となる。
【００５３】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの、他の電子機器の表示部に対しても、本発明に係る電気泳動表示装置は好適に用いることができる。
【００５４】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態では、第２レジスト層５２及び第３レジスト層５３の形成領域を平面視で一致するように各レジスト層を形成したが、これに限られることは無い。例えば図１３に示すように、平面視における第２レジスト層５２の形成領域よりも第３レジスト層の形成領域が広くなるように各層を形成する構成であっても構わない。これにより、第２レジスト層５２及び第３レジスト層５３を剥離するステップにおいて、図中下側の第２レジスト層を剥離しやすくすることができる。また、開口部６４として形成される部分が段差を有する形状となるため、コンタクトホール３４Ａを形成する際のカバレッジ（被覆性）を向上させることができるという利点もある。
【符号の説明】
【００５５】
３０…素子基板（半導体装置） ３４Ａ…コンタクトホール（第２導電層） ３４…第２絶縁層 ３６Ｃ…コンタクトホール（第１導電層） ４１…選択トランジスタ ４１Ａ…半導体層 ４１Ｂ…ゲート絶縁層（第１絶縁層） ４１Ｇ…ゲート電極 ４１Ｃ…チャネル領域 ４１Ｓ…ソース領域 ４１Ｄ…ドレイン領域 ５１…第１レジスト層 ５２…第２レジスト層 ５３…第３レジスト層 １００…電気泳動表示装置 １１００…電子ペーパー １２００…電子ノート
【特許請求の範囲】
【請求項１】
半導体層が設けられる基板上に、第１レジスト層及び当該第１レジスト層よりも高さの高い第２レジスト層を形成するステップと、
前記第１レジスト層の高さ以下の高さを有する第１絶縁層を前記基板上に形成するステップと、
前記第１レジスト層が除去されるように前記第１レジスト層及び前記第２レジスト層を同時にプラズマに曝露させるステップと、
前記第１レジスト層の除去された部分を埋めるように前記第１絶縁層上に第１導電層を形成するステップと、
前記第２レジスト層上に第３レジスト層を形成するステップと、
前記第３レジスト層の上端の高さ以下の高さを有する第２絶縁層を前記第１絶縁層及び前記第１導電層上に形成するステップと、
前記第２レジスト層及び前記第３レジスト層を剥離によって除去するステップと、
前記第２レジスト層及び前記第３レジスト層の除去された部分に第２導電層を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１レジスト層が除去されたときの前記第２レジスト層の高さが前記第１絶縁層の高さ以上の所定高さとなるように前記第２レジスト層を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記所定高さが前記第１絶縁層の高さと等しくなるように前記第２レジスト層を形成する
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体層は、少なくともチャネル領域を有し、
前記第１導電層は、前記チャネル領域に平面視で重なる領域に形成される
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記半導体層は、少なくともドレイン領域を有し、
前記第２導電層は、前記ドレイン領域に電気的に接続されるように形成される
ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体層が形成された素子基板と、前記素子基板に対向配置される対向基板とで電気泳動層を挟持する電気泳動表示装置の製造方法であって、
請求項１から請求項５のうちいずれか一項に記載の半導体装置の製造方法を用いて前記素子基板を製造する
ことを特徴とする電気泳動表示装置の製造方法。
【請求項１】
半導体層が設けられる基板上に、第１レジスト層及び当該第１レジスト層よりも高さの高い第２レジスト層を形成するステップと、
前記第１レジスト層の高さ以下の高さを有する第１絶縁層を前記基板上に形成するステップと、
前記第１レジスト層が除去されるように前記第１レジスト層及び前記第２レジスト層を同時にプラズマに曝露させるステップと、
前記第１レジスト層の除去された部分を埋めるように前記第１絶縁層上に第１導電層を形成するステップと、
前記第２レジスト層上に第３レジスト層を形成するステップと、
前記第３レジスト層の上端の高さ以下の高さを有する第２絶縁層を前記第１絶縁層及び前記第１導電層上に形成するステップと、
前記第２レジスト層及び前記第３レジスト層を剥離によって除去するステップと、
前記第２レジスト層及び前記第３レジスト層の除去された部分に第２導電層を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１レジスト層が除去されたときの前記第２レジスト層の高さが前記第１絶縁層の高さ以上の所定高さとなるように前記第２レジスト層を形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記所定高さが前記第１絶縁層の高さと等しくなるように前記第２レジスト層を形成する
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体層は、少なくともチャネル領域を有し、
前記第１導電層は、前記チャネル領域に平面視で重なる領域に形成される
ことを特徴とする請求項１から請求項３のうちいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記半導体層は、少なくともドレイン領域を有し、
前記第２導電層は、前記ドレイン領域に電気的に接続されるように形成される
ことを特徴とする請求項１から請求項４のうちいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体層が形成された素子基板と、前記素子基板に対向配置される対向基板とで電気泳動層を挟持する電気泳動表示装置の製造方法であって、
請求項１から請求項５のうちいずれか一項に記載の半導体装置の製造方法を用いて前記素子基板を製造する
ことを特徴とする電気泳動表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−１６１１４３（Ｐ２０１０−１６１１４３Ａ）
【公開日】平成２２年７月２２日（２０１０．７．２２）
【国際特許分類】
【出願番号】特願２００９−１５３４（Ｐ２００９−１５３４）
【出願日】平成２１年１月７日（２００９．１．７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年７月２２日（２０１０．７．２２）
【国際特許分類】
【出願日】平成２１年１月７日（２００９．１．７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]