半導体装置の製造方法
【課題】 半導体ウエハ上に形成された低誘電率膜と配線との積層構造およびパッシベーション膜のうち、ダイシングストリートに対応する部分をレーザビームの照射により除去したとき、それらの除去面から欠落物が生じにくいようにする。
【解決手段】 半導体ウエハ21の上面に4層の低誘電率膜4および同数層の配線5を交互に形成し、その上に窒化シリコン等からなるパッシベーション膜7を形成する。次に、ダイシングストリート23に対応する領域におけるパッシベーション膜7、低誘電率膜4および配線5をレーザビームの照射により除去して溝26を形成する。次に、溝26内を含むそれらの上にポリイミド系樹脂等からなる保護膜9を形成する。これにより、パッシベーション膜7、低誘電率膜4および配線5のレーザビームの照射による除去面が保護膜9によって覆われるので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。
【解決手段】 半導体ウエハ21の上面に4層の低誘電率膜4および同数層の配線5を交互に形成し、その上に窒化シリコン等からなるパッシベーション膜7を形成する。次に、ダイシングストリート23に対応する領域におけるパッシベーション膜7、低誘電率膜4および配線5をレーザビームの照射により除去して溝26を形成する。次に、溝26内を含むそれらの上にポリイミド系樹脂等からなる保護膜9を形成する。これにより、パッシベーション膜7、低誘電率膜4および配線5のレーザビームの照射による除去面が保護膜9によって覆われるので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ(サイズ&ディメンション)を有するCSP(Chip Size Package)が知られている。CSPの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、WLP(Wafer Level Package)とも言われている。
【0003】
従来のこのような半導体装置には、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−349461号公報
【0005】
ところで、上記のような半導体装置には、半導体基板と絶縁膜との間に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【0006】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率4.2〜4.0よりも低いlow−k材料と言われる等の低誘電率材料が注目されている。low−k材料としては、酸化シリコン(SiO2)に炭素(C)をドープしたSiOCやさらにHを含むSiOCH等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス(多孔性)型の低誘電率膜の検討も行われている。ところで、層間絶縁膜としての低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を有する半導体装置の製造方法では、ウエハ状態の半導体基板上に低誘電率膜と配線とを積層して形成し、その上に絶縁膜、上層配線、柱状電極、封止膜および半田ボールを形成し、この後に、ダイシングにより個々の半導体装置に分離することになる。
【0007】
しかしながら、低誘電率膜をダイシングブレードで切断すると、低誘電率膜が脆いため、低誘電率膜の切断面に多数の切欠け、破損が生じてしまう。そこで、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成された窒化シリコン等の無機材料からなるパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去する検討も行われている。
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成されたパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去するような半導体装置の製造方法では、レーザビームの照射による除去面における低誘電率膜とパッシベーション膜との間の密着強度が低く、当該除去面から欠落物が生じることがある。このような欠落物は、その後の工程において何らかの支障を来す原因となってしまう。
【0009】
そこで、この発明は、低誘電率膜等のレーザビームの照射による除去面から欠落物が生じにくいようにすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
請求項1に記載の発明は、半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、必要半導体装置形成領域と不必要半導体装置形成領域とからなる複数の半導体装置形成領域を有する半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、前記半導体ウエハの必要半導体装置形成領域の前記溝内の除去面が露出するように、前記半導体ウエハの不必要半導体装置形成領域の溝内及び前記パッシベーション膜上に前記保護膜を形成する工程と、前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、を含むことを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの不必要半導体装置形成領域は前記ダイシングストリートと重なり合う領域を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの不必要半導体装置形成領域の前記ダイシングストリートと重なり合う領域の一部には、前記低誘電率膜および前記配線が形成されていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域には、前記低誘電率膜は形成されているが、前記配線は形成されていないことを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、少なくとも前記ダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第1の溝を形成し、前記第1の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第2の溝を形成し、且つ、それ以外の前記ダイシングストリートに対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項7に記載の発明は、請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
【発明の効果】
【0011】
この発明によれば、少なくともダイシングストリートの一部に対応する領域におけるパッシベーション膜、配線および低誘電率膜をレーザビームの照射により除去して溝を形成し、溝内の少なくとも一部を含むパッシベーション膜上に保護膜を形成しているので、低誘電率膜等のレーザビームの照射による除去面の少なくとも一部が保護膜によって覆われ、したがって当該除去面から欠落物が生じにくいようにすることができる。
【図面の簡単な説明】
【0012】
【図1】この発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図。
【図2】試作用の半導体ウエハの一部の平面状態を説明するために示す平面図。
【図3】図2に示す半導体ウエハに対するダイシングストリートを説明するために示す平面図。
【図4】図1に示す半導体装置の製造に際し、当初準備したものの断面図を示し、(A)は図3のIVA−IVA線に沿う部分における必要半導体装置形成領域の部分の断面図、(B)は図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域の部分の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】図12に続く工程の断面図。
【図14】図13に続く工程の断面図。
【図15】図14に続く工程の断面図。
【図16】この発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図。
【図17】図16に示す半導体装置の製造に際し、所定の工程の図4同様の断面図。
【図18】図17に続く工程の断面図。
【図19】図18に続く工程の断面図。
【図20】図19に続く工程の断面図。
【図21】この発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図。
【発明を実施するための形態】
【0013】
(第1実施形態)
図1はこの発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部には、2個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド2が集積回路に接続されて設けられている。
【0014】
シリコン基板1の上面には低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層のアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。この場合、各層の配線5は層間で互いに接続されている。最下層の配線5の一端部は、最下層の低誘電率膜4に設けられた開口部6を介して接続パッド2に接続されている。最上層の配線5の接続パッド部5aは最上層の低誘電率膜4の上面周辺部に配置されている。
【0015】
低誘電率膜4の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0016】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0017】
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0018】
最上層の配線5を含む最上層の低誘電率膜4の上面には窒化シリコン等の無機材料からなるパッシベーション膜7が設けられている。最上層の配線5の接続パッド部5aに対応する部分におけるパッシベーション膜7には開口部8が設けられている。パッシベーション膜7の上面にはポリイミド系樹脂等の有機材料からなる保護膜9が設けられている。パッシベーション膜7の開口部8に対応する部分における保護膜9には開口部10が設けられている。
【0019】
保護膜9の上面には上層配線11が設けられている。上層配線11は、保護膜9の上面に設けられた銅等からなる下地金属層12と、下地金属層12の上面に設けられた銅からなる上部金属層13との2層構造となっている。上層配線11の一端部は、パッシベーション膜7および保護膜9の開口部8、10を介して最上層の配線5の接続パッド部5aに接続されている。
【0020】
上層配線11の接続パッド部上面には銅からなる柱状電極14が設けられている。上層配線11を含む保護膜9の上面にはエポキシ系樹脂等の有機材料からなる封止膜15がその上面が柱状電極14の上面と面一となるように設けられている。柱状電極14の上面には半田ボール16が設けられている。
【0021】
次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の一部の長方形状の領域22内は、平面形状(正方形状あるいは長方形状)およびサイズが異なる複数の必要半導体装置形成領域22a、不必要半導体装置形成領域22bおよびそれ以外の余剰領域22cとなっている。
【0022】
そして、半導体ウエハ21の上面において各半導体装置形成領域22a、22bには種々の集積回路(図示せず)が形成されている。このことについて付言すると、この半導体ウエハ21は、少量生産用あるいは試作用の半導体装置を製造するために、1枚の半導体ウエハ21に多種類の集積回路を形成したものであり、必要な集積回路のみを半導体装置にして取り出すものである。ここで、符号22aで示す2つの必要半導体装置形成領域は、今回、必要とされ、この半導体ウエハ21から、取り出そうとする集積回路が形成された領域であり、それ以外の符号22bで示す不必要半導体装置形成領域は、今回は集積回路装置として取り出す必要がない集積回路が形成された領域であるとする。
【0023】
このような条件下では、最終的には、符号22aで示す2つの必要半導体装置形成領域を個片化して分離し、それ以外の符号22bで示す不必要半導体装置形成領域および余剰領域22cは無視することになる。この結果、図3において二点鎖線で示すように、直線状のダイシングストリート23は、2つの必要半導体装置形成領域22aの各4辺に沿った領域とし、不必要半導体装置形成領域22bおよび余剰領域22cと重なり合っても別に支障はない。
【0024】
さて、半導体ウエハ21の必要半導体装置形成領域22aから図1に示す半導体装置を製造する場合には、まず、図4(A)、(B)に示すものを準備する。この場合、図4(A)は図3のIVA−IVA線に沿う部分における必要半導体装置形成領域22aの部分の断面図であり、図4(B)は図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域22bの部分の断面図である。
【0025】
この準備したものでは、必要半導体装置形成領域22aの部分および不必要半導体装置形成領域22bの部分のいずれにおいても、半導体ウエハ21上に、接続パッド2と、各4層の低誘電率膜4および配線5と、パッシベーション膜7とが形成され、最上層の配線5の接続パッド部5aの中央部がパッシベーション膜7に形成された開口部8を介して露出されている。
【0026】
低誘電率膜4の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が3.0でガラス転移温度が400℃以上であるものを用いることができる。なお、図4(A)、(B)において、符号23で示す領域はダイシングストリートに対応する領域である。
【0027】
ここで、図3のIVA−IVA線に沿う部分における必要半導体装置形成領域22aでは、その4辺に沿った領域がダイシングストリート23に対応する領域となっている。図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域22bでは、その右辺に沿った領域のみがダイシングストリート23に対応する領域となっているが、その左辺部および上辺部がダイシングストリート23と重なり合った領域となっている。
【0028】
したがって、図4(A)に示す必要半導体装置形成領域22aの部分では、接続パッド2および配線5はダイシングストリート23の内側に配置されている。一方、図4(B)に示す不必要半導体装置形成領域22bの部分では、右側の接続パッド2がダイシングストリート23の内側に配置されているが、左側の接続パッド2がダイシングストリート23の外側(左側)に配置され、且つ、配線5の一部がダイシングストリート23と重なり合っている。
【0029】
さて、図4(A)、(B)に示すものを準備したら、次に、図5(A)に示すように、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23に対応する領域におけるパッシベーション膜7に、フォトリソグラフィ法により、第1の溝24を形成する。この場合、図5(B)に示すように、不必要半導体装置形成領域22bにおいては、パッシベーション膜7にそのような溝は形成しない。
【0030】
次に、図6(A)に示すように、必要半導体装置形成領域22aの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜7の第1の溝24(つまりダイシングストリート23)に対応する領域における4層の低誘電率膜4に第2の溝25を形成する。この状態では、ダイシングストリート23上における半導体ウエハ21の上面は第1、第2の溝24、25を介して露出されている。また、半導体ウエハ21上に積層された4層の低誘電率膜4およびパッシベーション膜7が第1、第2の溝24、25により分離されることにより、図1に示す低誘電率膜配線積層構造部3が形成されている。
【0031】
また、図6(B)に示すように、不必要半導体装置形成領域22bの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート23上におけるパッシベーション膜7および4層の低誘電率膜4に溝26を形成する。この場合、不必要半導体装置形成領域22bでは、配線5の一部がダイシングストリート23と重なり合っているため、この重なり合った部分における配線5は除去される。また、この状態では、ダイシングストリート23上における半導体ウエハ21の上面は溝26を介して露出されている。
【0032】
ここで、レーザビームの照射により第2の溝25および溝26を加工する場合、レーザビームが半導体ウエハ21の上面に照射されると半導体ウエハ21の上面が溶融し、半導体ウエハ21から跳ね上がってから半導体ウエハ21上に落下するため、第2の溝25および溝26の底面は凹凸となる。
【0033】
ところで、不必要半導体装置形成領域22bの部分では、ダイシングストリート23上の一部において、レーザビームの照射によりパッシベーション膜7、低誘電率膜4および配線5を除去して溝26を形成しているので、これらの除去面が露出される。この場合、低誘電率膜4とパッシベーション膜7および配線5との間の密着強度が低く、当該除去面から欠落物が生じることがある。ダイシングストリート23上の残りの部分においては、例えば図6(B)の右側に示すように、パッシベーション膜7および低誘電率膜4の除去面が露出され、当該除去面から欠落物が生じることがある。
【0034】
一方、必要半導体装置形成領域22aの部分では、その4辺に沿ったダイシングストリート23において、パッシベーション膜7にフォトリソグラフィ法により第1の溝24を形成した後に、レーザビームの照射により4層の低誘電率膜4のみを除去して第2の溝25を形成しているので、4層の低誘電率膜4の除去面相互間の密着強度が上記の異種材料間の密着強度よりも高く、当該除去面から欠落物が比較的生じにくい。
【0035】
そこで、次に、図7(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域22aのパッシベーション膜7の開口部8を介して露出された最上層の配線5の接続パッド部5aの上面、第1、第2の溝24、25を介して露出された半導体ウエハ21の上面および溝26を介して露出された半導体ウエハ21の上面を含むパッシベーション膜7の上面にポリイミド系樹脂等の有機材料からなる保護膜9を形成する。
【0036】
次に、図8(A)に示すように、必要半導体装置形成領域22aの部分において、フォトリソグラフィ法により、最上層の配線5の接続パッド部5aに対応する部分における保護膜9およびパッシベーション膜7に開口部10、8を形成し、且つ、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上のみにおける保護膜9、パッシベーション膜7および4層の低誘電率膜4に溝27を形成し、それ以外の領域におけるダイシングストリート23上には、例えば図8(B)に示すように、そのような溝は形成しない。
【0037】
したがって、この状態では、例えば図8(B)の左側に示すように、パッシベーション膜7、低誘電率膜4および配線5のレーザビームの照射による除去面が保護膜9によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。また、例えば図8(B)の右側に示すように、パッシベーション膜7および低誘電率膜4のレーザビームの照射による除去面が保護膜9によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。
【0038】
一方、図8(A)に示すように、必要半導体装置形成領域22aの部分では、低誘電率膜4のレーザビームの照射による除去面が溝27を介して露出されているが、上述の如く、当該除去面から欠落物が比較的生じにくいので、このままでも大きな支障はない。なお、図8(A)に示す工程において、開口部8、10のみを形成し、溝27を形成しないようにしてもよい。このようにした場合には、当該除去面から欠落物が生じるのを確実に防止することができる。
【0039】
次に、図9(A)、(B)に示すように、必要半導体装置形成領域22aのパッシベーション膜7および保護膜9の開口部8、10を介して露出された最上層の配線5の接続パッド部5aの上面および溝27を介して露出された半導体ウエハ21の上面を含む保護膜9の上面全体に下地金属層12を形成する。この場合、下地金属層12は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【0040】
次に、下地金属層12の上面にメッキレジスト膜28をパターン形成する。この場合、必要半導体装置形成領域22aの上部金属層13形成領域に対応する部分におけるメッキレジスト膜28には開口部29が形成されている。次に、下地金属層12をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜28の開口部29内の下地金属層12の上面に上部金属層13を形成する。次に、メッキレジスト膜28を剥離する。
【0041】
次に、図10(A)、(B)に示すように、上部金属層13を含む下地金属層12の上面にメッキレジスト膜30をパターン形成する。この場合、上部金属層13の接続パッド部(柱状電極14形成領域)に対応する部分におけるメッキレジスト膜30には開口部31が形成されている。次に、下地金属層12をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜30の開口部31内の上部金属層13の接続パッド部上面に高さ50〜150μmの柱状電極14を形成する。
【0042】
次に、メッキレジスト膜30を剥離し、次いで、上部金属層13をマスクとして下地金属層12の不要な部分をエッチングして除去すると、図11(A)に示すように、上部金属層13下にのみ下地金属層12が残存される。この状態では、下地金属層12および上部金属層13により2層構造の上層配線11が形成されている。ここで、図11(B)に示すように、不必要半導体装置形成領域22bでは、不要領域であるので、上層配線および柱状電極は形成されていない。
【0043】
次に、図12(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、上層配線11、柱状電極14を含む保護膜9の上面および溝27を介して露出された半導体ウエハ21の上面にエポキシ系樹脂等の有機材料からなる封止膜15をその厚さが柱状電極14の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極14の上面は封止膜15によって覆われている。
【0044】
次に、封止膜15の上面側を適宜に研削し、図13(A)、(B)に示すように、柱状電極14の上面を露出させ、且つ、この露出された柱状電極14の上面を含む封止膜15の上面を平坦化する。この封止膜15の上面の平坦化に際し、封止膜15と共に柱状電極14の上面部を数μm〜十数μm研削してもよい。
【0045】
次に、図14(A)、(B)に示すように、柱状電極14の上面に半田ボール16を形成する。次に、図15(A)、(B)に示すように、封止膜15、保護膜9および半導体ウエハ21をダイシングストリート23に沿って切断する。すると、必要半導体装置形成領域22aの部分から図1に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。
【0046】
(第2実施形態)
図16はこの発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域に低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3の外側におけるシリコン基板1の周辺部上面に封止膜15を設けた点である。
【0047】
次に、この半導体装置の製造方法の一例について説明する。この場合、図4(A)、(B)に示すものを準備した後に、図17(A)に示すように、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上およびその両側の領域におけるパッシベーション膜7に、フォトリソグラフィ法により、第1の溝41を形成する。この場合も、図17(B)に示すように、不必要半導体装置形成領域22bにおいては、パッシベーション膜7にそのような溝は形成しない。
【0048】
次に、図18(A)に示すように、必要半導体装置形成領域22aの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜7の第1の溝41(つまりダイシングストリート23上およびその両側の領域)に対応する領域における4層の低誘電率膜4に第2の溝42を形成する。この状態では、ダイシングストリート23上およびその両側の領域における半導体ウエハ21の上面は第1、第2の溝41、42を介して露出されている。
【0049】
また、図18(B)に示すように、不必要半導体装置形成領域22bの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート23およびその両側の領域におけるパッシベーション膜7および4層の低誘電率膜4に溝43を形成する。この場合も、不必要半導体装置形成領域22bでは、配線5の一部がダイシングストリート23と重なり合っているため、この重なり合った部分における配線5は除去される。また、この状態では、ダイシングストリート23上およびその両側の領域における半導体ウエハ21の上面は溝43を介して露出されている。
【0050】
次に、図19(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域22aのパッシベーション膜7の開口部8を介して露出された最上層の配線5の接続パッド部5aの上面、第1、第2の溝41、42を介して露出された半導体ウエハ21の上面および溝43を介して露出された半導体ウエハ21の上面を含むパッシベーション膜7の上面にポリイミド系樹脂等の有機材料からなる保護膜9を形成する。
【0051】
次に、図20(A)に示すように、必要半導体装置形成領域22aの部分において、フォトリソグラフィ法により、最上層の配線5の接続パッド部5aに対応する部分における保護膜9およびパッシベーション膜7に開口部10、8を形成し、且つ、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上およびその両側の領域のみにおける保護膜9、パッシベーション膜7および4層の低誘電率膜4に溝44を形成し、それ以外の領域におけるダイシングストリート23およびその両側の領域上には、例えば図20(B)に示すように、そのような溝は形成しない。
【0052】
以下、上記第1実施形態の場合と同様の工程を経ると、必要半導体装置形成領域22aの部分から図16に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域22aの部分から得られた図16に示す半導体装置では、完成した状態において、シリコン基板1上の周辺部を除く領域に低誘電率膜配線積層構造部3が設けられ、低誘電率膜配線積層構造部3、パッシベーション膜7および保護膜9の側面が封止膜15によって覆われているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。
【0053】
(第3実施形態)
図21はこの発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域に低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3の外側におけるシリコン基板1の周辺部上面に保護膜9を設けた点である。
【0054】
次に、この半導体装置の製造方法の一例について説明する。この場合、図20に示す工程において、開口部8、10のみを形成し、溝44を形成しない。以下、上記第1実施形態の場合と同様の工程を経ると、必要半導体装置形成領域22aの部分から図21に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域22aの部分から得られた図21に示す半導体装置では、完成した状態において、シリコン基板1上の周辺部を除く領域に低誘電率膜配線積層構造部3が設けられ、低誘電率膜配線積層構造部3およびパッシベーション膜7の側面が保護膜9によって覆われているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。
【0055】
(その他の実施形態)
上記各実施形態では、保護膜9上に上層配線11を形成し、この上層配線11の接続パッド部上に柱状電極14を形成した構造を有するものであるが、この発明は、保護膜9上に接続パッド部のみからなる上層配線を形成し、この接続パッド部のみからなる上層配線上に半田ボール16等の外部接続用バンプ電極を形成する構造に適用することもできる。
【符号の説明】
【0056】
1 シリコン基板
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 保護膜
11 上層配線
14 柱状電極
15 封止膜
16 半田ボール
21 半導体ウエハ
22a 必要半導体装置形成領域
22b 不必要半導体装置形成領域
22c 余剰領域
23 ダイシングストリート
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ(サイズ&ディメンション)を有するCSP(Chip Size Package)が知られている。CSPの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、WLP(Wafer Level Package)とも言われている。
【0003】
従来のこのような半導体装置には、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−349461号公報
【0005】
ところで、上記のような半導体装置には、半導体基板と絶縁膜との間に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【0006】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率4.2〜4.0よりも低いlow−k材料と言われる等の低誘電率材料が注目されている。low−k材料としては、酸化シリコン(SiO2)に炭素(C)をドープしたSiOCやさらにHを含むSiOCH等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス(多孔性)型の低誘電率膜の検討も行われている。ところで、層間絶縁膜としての低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を有する半導体装置の製造方法では、ウエハ状態の半導体基板上に低誘電率膜と配線とを積層して形成し、その上に絶縁膜、上層配線、柱状電極、封止膜および半田ボールを形成し、この後に、ダイシングにより個々の半導体装置に分離することになる。
【0007】
しかしながら、低誘電率膜をダイシングブレードで切断すると、低誘電率膜が脆いため、低誘電率膜の切断面に多数の切欠け、破損が生じてしまう。そこで、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成された窒化シリコン等の無機材料からなるパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去する検討も行われている。
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成されたパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去するような半導体装置の製造方法では、レーザビームの照射による除去面における低誘電率膜とパッシベーション膜との間の密着強度が低く、当該除去面から欠落物が生じることがある。このような欠落物は、その後の工程において何らかの支障を来す原因となってしまう。
【0009】
そこで、この発明は、低誘電率膜等のレーザビームの照射による除去面から欠落物が生じにくいようにすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
請求項1に記載の発明は、半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、必要半導体装置形成領域と不必要半導体装置形成領域とからなる複数の半導体装置形成領域を有する半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、前記半導体ウエハの必要半導体装置形成領域の前記溝内の除去面が露出するように、前記半導体ウエハの不必要半導体装置形成領域の溝内及び前記パッシベーション膜上に前記保護膜を形成する工程と、前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、を含むことを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記半導体ウエハの不必要半導体装置形成領域は前記ダイシングストリートと重なり合う領域を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの不必要半導体装置形成領域の前記ダイシングストリートと重なり合う領域の一部には、前記低誘電率膜および前記配線が形成されていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域には、前記低誘電率膜は形成されているが、前記配線は形成されていないことを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、少なくとも前記ダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第1の溝を形成し、前記第1の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第2の溝を形成し、且つ、それ以外の前記ダイシングストリートに対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項7に記載の発明は、請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
【発明の効果】
【0011】
この発明によれば、少なくともダイシングストリートの一部に対応する領域におけるパッシベーション膜、配線および低誘電率膜をレーザビームの照射により除去して溝を形成し、溝内の少なくとも一部を含むパッシベーション膜上に保護膜を形成しているので、低誘電率膜等のレーザビームの照射による除去面の少なくとも一部が保護膜によって覆われ、したがって当該除去面から欠落物が生じにくいようにすることができる。
【図面の簡単な説明】
【0012】
【図1】この発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図。
【図2】試作用の半導体ウエハの一部の平面状態を説明するために示す平面図。
【図3】図2に示す半導体ウエハに対するダイシングストリートを説明するために示す平面図。
【図4】図1に示す半導体装置の製造に際し、当初準備したものの断面図を示し、(A)は図3のIVA−IVA線に沿う部分における必要半導体装置形成領域の部分の断面図、(B)は図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域の部分の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】図12に続く工程の断面図。
【図14】図13に続く工程の断面図。
【図15】図14に続く工程の断面図。
【図16】この発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図。
【図17】図16に示す半導体装置の製造に際し、所定の工程の図4同様の断面図。
【図18】図17に続く工程の断面図。
【図19】図18に続く工程の断面図。
【図20】図19に続く工程の断面図。
【図21】この発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図。
【発明を実施するための形態】
【0013】
(第1実施形態)
図1はこの発明の第1実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部には、2個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド2が集積回路に接続されて設けられている。
【0014】
シリコン基板1の上面には低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層のアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。この場合、各層の配線5は層間で互いに接続されている。最下層の配線5の一端部は、最下層の低誘電率膜4に設けられた開口部6を介して接続パッド2に接続されている。最上層の配線5の接続パッド部5aは最上層の低誘電率膜4の上面周辺部に配置されている。
【0015】
低誘電率膜4の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0016】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0017】
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0018】
最上層の配線5を含む最上層の低誘電率膜4の上面には窒化シリコン等の無機材料からなるパッシベーション膜7が設けられている。最上層の配線5の接続パッド部5aに対応する部分におけるパッシベーション膜7には開口部8が設けられている。パッシベーション膜7の上面にはポリイミド系樹脂等の有機材料からなる保護膜9が設けられている。パッシベーション膜7の開口部8に対応する部分における保護膜9には開口部10が設けられている。
【0019】
保護膜9の上面には上層配線11が設けられている。上層配線11は、保護膜9の上面に設けられた銅等からなる下地金属層12と、下地金属層12の上面に設けられた銅からなる上部金属層13との2層構造となっている。上層配線11の一端部は、パッシベーション膜7および保護膜9の開口部8、10を介して最上層の配線5の接続パッド部5aに接続されている。
【0020】
上層配線11の接続パッド部上面には銅からなる柱状電極14が設けられている。上層配線11を含む保護膜9の上面にはエポキシ系樹脂等の有機材料からなる封止膜15がその上面が柱状電極14の上面と面一となるように設けられている。柱状電極14の上面には半田ボール16が設けられている。
【0021】
次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の一部の長方形状の領域22内は、平面形状(正方形状あるいは長方形状)およびサイズが異なる複数の必要半導体装置形成領域22a、不必要半導体装置形成領域22bおよびそれ以外の余剰領域22cとなっている。
【0022】
そして、半導体ウエハ21の上面において各半導体装置形成領域22a、22bには種々の集積回路(図示せず)が形成されている。このことについて付言すると、この半導体ウエハ21は、少量生産用あるいは試作用の半導体装置を製造するために、1枚の半導体ウエハ21に多種類の集積回路を形成したものであり、必要な集積回路のみを半導体装置にして取り出すものである。ここで、符号22aで示す2つの必要半導体装置形成領域は、今回、必要とされ、この半導体ウエハ21から、取り出そうとする集積回路が形成された領域であり、それ以外の符号22bで示す不必要半導体装置形成領域は、今回は集積回路装置として取り出す必要がない集積回路が形成された領域であるとする。
【0023】
このような条件下では、最終的には、符号22aで示す2つの必要半導体装置形成領域を個片化して分離し、それ以外の符号22bで示す不必要半導体装置形成領域および余剰領域22cは無視することになる。この結果、図3において二点鎖線で示すように、直線状のダイシングストリート23は、2つの必要半導体装置形成領域22aの各4辺に沿った領域とし、不必要半導体装置形成領域22bおよび余剰領域22cと重なり合っても別に支障はない。
【0024】
さて、半導体ウエハ21の必要半導体装置形成領域22aから図1に示す半導体装置を製造する場合には、まず、図4(A)、(B)に示すものを準備する。この場合、図4(A)は図3のIVA−IVA線に沿う部分における必要半導体装置形成領域22aの部分の断面図であり、図4(B)は図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域22bの部分の断面図である。
【0025】
この準備したものでは、必要半導体装置形成領域22aの部分および不必要半導体装置形成領域22bの部分のいずれにおいても、半導体ウエハ21上に、接続パッド2と、各4層の低誘電率膜4および配線5と、パッシベーション膜7とが形成され、最上層の配線5の接続パッド部5aの中央部がパッシベーション膜7に形成された開口部8を介して露出されている。
【0026】
低誘電率膜4の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が3.0でガラス転移温度が400℃以上であるものを用いることができる。なお、図4(A)、(B)において、符号23で示す領域はダイシングストリートに対応する領域である。
【0027】
ここで、図3のIVA−IVA線に沿う部分における必要半導体装置形成領域22aでは、その4辺に沿った領域がダイシングストリート23に対応する領域となっている。図3のIVB−IVB線に沿う部分における不必要半導体装置形成領域22bでは、その右辺に沿った領域のみがダイシングストリート23に対応する領域となっているが、その左辺部および上辺部がダイシングストリート23と重なり合った領域となっている。
【0028】
したがって、図4(A)に示す必要半導体装置形成領域22aの部分では、接続パッド2および配線5はダイシングストリート23の内側に配置されている。一方、図4(B)に示す不必要半導体装置形成領域22bの部分では、右側の接続パッド2がダイシングストリート23の内側に配置されているが、左側の接続パッド2がダイシングストリート23の外側(左側)に配置され、且つ、配線5の一部がダイシングストリート23と重なり合っている。
【0029】
さて、図4(A)、(B)に示すものを準備したら、次に、図5(A)に示すように、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23に対応する領域におけるパッシベーション膜7に、フォトリソグラフィ法により、第1の溝24を形成する。この場合、図5(B)に示すように、不必要半導体装置形成領域22bにおいては、パッシベーション膜7にそのような溝は形成しない。
【0030】
次に、図6(A)に示すように、必要半導体装置形成領域22aの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜7の第1の溝24(つまりダイシングストリート23)に対応する領域における4層の低誘電率膜4に第2の溝25を形成する。この状態では、ダイシングストリート23上における半導体ウエハ21の上面は第1、第2の溝24、25を介して露出されている。また、半導体ウエハ21上に積層された4層の低誘電率膜4およびパッシベーション膜7が第1、第2の溝24、25により分離されることにより、図1に示す低誘電率膜配線積層構造部3が形成されている。
【0031】
また、図6(B)に示すように、不必要半導体装置形成領域22bの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート23上におけるパッシベーション膜7および4層の低誘電率膜4に溝26を形成する。この場合、不必要半導体装置形成領域22bでは、配線5の一部がダイシングストリート23と重なり合っているため、この重なり合った部分における配線5は除去される。また、この状態では、ダイシングストリート23上における半導体ウエハ21の上面は溝26を介して露出されている。
【0032】
ここで、レーザビームの照射により第2の溝25および溝26を加工する場合、レーザビームが半導体ウエハ21の上面に照射されると半導体ウエハ21の上面が溶融し、半導体ウエハ21から跳ね上がってから半導体ウエハ21上に落下するため、第2の溝25および溝26の底面は凹凸となる。
【0033】
ところで、不必要半導体装置形成領域22bの部分では、ダイシングストリート23上の一部において、レーザビームの照射によりパッシベーション膜7、低誘電率膜4および配線5を除去して溝26を形成しているので、これらの除去面が露出される。この場合、低誘電率膜4とパッシベーション膜7および配線5との間の密着強度が低く、当該除去面から欠落物が生じることがある。ダイシングストリート23上の残りの部分においては、例えば図6(B)の右側に示すように、パッシベーション膜7および低誘電率膜4の除去面が露出され、当該除去面から欠落物が生じることがある。
【0034】
一方、必要半導体装置形成領域22aの部分では、その4辺に沿ったダイシングストリート23において、パッシベーション膜7にフォトリソグラフィ法により第1の溝24を形成した後に、レーザビームの照射により4層の低誘電率膜4のみを除去して第2の溝25を形成しているので、4層の低誘電率膜4の除去面相互間の密着強度が上記の異種材料間の密着強度よりも高く、当該除去面から欠落物が比較的生じにくい。
【0035】
そこで、次に、図7(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域22aのパッシベーション膜7の開口部8を介して露出された最上層の配線5の接続パッド部5aの上面、第1、第2の溝24、25を介して露出された半導体ウエハ21の上面および溝26を介して露出された半導体ウエハ21の上面を含むパッシベーション膜7の上面にポリイミド系樹脂等の有機材料からなる保護膜9を形成する。
【0036】
次に、図8(A)に示すように、必要半導体装置形成領域22aの部分において、フォトリソグラフィ法により、最上層の配線5の接続パッド部5aに対応する部分における保護膜9およびパッシベーション膜7に開口部10、8を形成し、且つ、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上のみにおける保護膜9、パッシベーション膜7および4層の低誘電率膜4に溝27を形成し、それ以外の領域におけるダイシングストリート23上には、例えば図8(B)に示すように、そのような溝は形成しない。
【0037】
したがって、この状態では、例えば図8(B)の左側に示すように、パッシベーション膜7、低誘電率膜4および配線5のレーザビームの照射による除去面が保護膜9によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。また、例えば図8(B)の右側に示すように、パッシベーション膜7および低誘電率膜4のレーザビームの照射による除去面が保護膜9によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。
【0038】
一方、図8(A)に示すように、必要半導体装置形成領域22aの部分では、低誘電率膜4のレーザビームの照射による除去面が溝27を介して露出されているが、上述の如く、当該除去面から欠落物が比較的生じにくいので、このままでも大きな支障はない。なお、図8(A)に示す工程において、開口部8、10のみを形成し、溝27を形成しないようにしてもよい。このようにした場合には、当該除去面から欠落物が生じるのを確実に防止することができる。
【0039】
次に、図9(A)、(B)に示すように、必要半導体装置形成領域22aのパッシベーション膜7および保護膜9の開口部8、10を介して露出された最上層の配線5の接続パッド部5aの上面および溝27を介して露出された半導体ウエハ21の上面を含む保護膜9の上面全体に下地金属層12を形成する。この場合、下地金属層12は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【0040】
次に、下地金属層12の上面にメッキレジスト膜28をパターン形成する。この場合、必要半導体装置形成領域22aの上部金属層13形成領域に対応する部分におけるメッキレジスト膜28には開口部29が形成されている。次に、下地金属層12をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜28の開口部29内の下地金属層12の上面に上部金属層13を形成する。次に、メッキレジスト膜28を剥離する。
【0041】
次に、図10(A)、(B)に示すように、上部金属層13を含む下地金属層12の上面にメッキレジスト膜30をパターン形成する。この場合、上部金属層13の接続パッド部(柱状電極14形成領域)に対応する部分におけるメッキレジスト膜30には開口部31が形成されている。次に、下地金属層12をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜30の開口部31内の上部金属層13の接続パッド部上面に高さ50〜150μmの柱状電極14を形成する。
【0042】
次に、メッキレジスト膜30を剥離し、次いで、上部金属層13をマスクとして下地金属層12の不要な部分をエッチングして除去すると、図11(A)に示すように、上部金属層13下にのみ下地金属層12が残存される。この状態では、下地金属層12および上部金属層13により2層構造の上層配線11が形成されている。ここで、図11(B)に示すように、不必要半導体装置形成領域22bでは、不要領域であるので、上層配線および柱状電極は形成されていない。
【0043】
次に、図12(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、上層配線11、柱状電極14を含む保護膜9の上面および溝27を介して露出された半導体ウエハ21の上面にエポキシ系樹脂等の有機材料からなる封止膜15をその厚さが柱状電極14の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極14の上面は封止膜15によって覆われている。
【0044】
次に、封止膜15の上面側を適宜に研削し、図13(A)、(B)に示すように、柱状電極14の上面を露出させ、且つ、この露出された柱状電極14の上面を含む封止膜15の上面を平坦化する。この封止膜15の上面の平坦化に際し、封止膜15と共に柱状電極14の上面部を数μm〜十数μm研削してもよい。
【0045】
次に、図14(A)、(B)に示すように、柱状電極14の上面に半田ボール16を形成する。次に、図15(A)、(B)に示すように、封止膜15、保護膜9および半導体ウエハ21をダイシングストリート23に沿って切断する。すると、必要半導体装置形成領域22aの部分から図1に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。
【0046】
(第2実施形態)
図16はこの発明の第2実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域に低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3の外側におけるシリコン基板1の周辺部上面に封止膜15を設けた点である。
【0047】
次に、この半導体装置の製造方法の一例について説明する。この場合、図4(A)、(B)に示すものを準備した後に、図17(A)に示すように、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上およびその両側の領域におけるパッシベーション膜7に、フォトリソグラフィ法により、第1の溝41を形成する。この場合も、図17(B)に示すように、不必要半導体装置形成領域22bにおいては、パッシベーション膜7にそのような溝は形成しない。
【0048】
次に、図18(A)に示すように、必要半導体装置形成領域22aの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜7の第1の溝41(つまりダイシングストリート23上およびその両側の領域)に対応する領域における4層の低誘電率膜4に第2の溝42を形成する。この状態では、ダイシングストリート23上およびその両側の領域における半導体ウエハ21の上面は第1、第2の溝41、42を介して露出されている。
【0049】
また、図18(B)に示すように、不必要半導体装置形成領域22bの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート23およびその両側の領域におけるパッシベーション膜7および4層の低誘電率膜4に溝43を形成する。この場合も、不必要半導体装置形成領域22bでは、配線5の一部がダイシングストリート23と重なり合っているため、この重なり合った部分における配線5は除去される。また、この状態では、ダイシングストリート23上およびその両側の領域における半導体ウエハ21の上面は溝43を介して露出されている。
【0050】
次に、図19(A)、(B)に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域22aのパッシベーション膜7の開口部8を介して露出された最上層の配線5の接続パッド部5aの上面、第1、第2の溝41、42を介して露出された半導体ウエハ21の上面および溝43を介して露出された半導体ウエハ21の上面を含むパッシベーション膜7の上面にポリイミド系樹脂等の有機材料からなる保護膜9を形成する。
【0051】
次に、図20(A)に示すように、必要半導体装置形成領域22aの部分において、フォトリソグラフィ法により、最上層の配線5の接続パッド部5aに対応する部分における保護膜9およびパッシベーション膜7に開口部10、8を形成し、且つ、必要半導体装置形成領域22aの4辺に沿ったダイシングストリート23上およびその両側の領域のみにおける保護膜9、パッシベーション膜7および4層の低誘電率膜4に溝44を形成し、それ以外の領域におけるダイシングストリート23およびその両側の領域上には、例えば図20(B)に示すように、そのような溝は形成しない。
【0052】
以下、上記第1実施形態の場合と同様の工程を経ると、必要半導体装置形成領域22aの部分から図16に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域22aの部分から得られた図16に示す半導体装置では、完成した状態において、シリコン基板1上の周辺部を除く領域に低誘電率膜配線積層構造部3が設けられ、低誘電率膜配線積層構造部3、パッシベーション膜7および保護膜9の側面が封止膜15によって覆われているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。
【0053】
(第3実施形態)
図21はこの発明の第3実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域に低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3の外側におけるシリコン基板1の周辺部上面に保護膜9を設けた点である。
【0054】
次に、この半導体装置の製造方法の一例について説明する。この場合、図20に示す工程において、開口部8、10のみを形成し、溝44を形成しない。以下、上記第1実施形態の場合と同様の工程を経ると、必要半導体装置形成領域22aの部分から図21に示す半導体装置が得られ、不必要半導体装置形成領域22bの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域22aの部分から得られた図21に示す半導体装置では、完成した状態において、シリコン基板1上の周辺部を除く領域に低誘電率膜配線積層構造部3が設けられ、低誘電率膜配線積層構造部3およびパッシベーション膜7の側面が保護膜9によって覆われているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。
【0055】
(その他の実施形態)
上記各実施形態では、保護膜9上に上層配線11を形成し、この上層配線11の接続パッド部上に柱状電極14を形成した構造を有するものであるが、この発明は、保護膜9上に接続パッド部のみからなる上層配線を形成し、この接続パッド部のみからなる上層配線上に半田ボール16等の外部接続用バンプ電極を形成する構造に適用することもできる。
【符号の説明】
【0056】
1 シリコン基板
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 保護膜
11 上層配線
14 柱状電極
15 封止膜
16 半田ボール
21 半導体ウエハ
22a 必要半導体装置形成領域
22b 不必要半導体装置形成領域
22c 余剰領域
23 ダイシングストリート
【特許請求の範囲】
【請求項1】
半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、
必要半導体装置形成領域と不必要半導体装置形成領域とからなる複数の半導体装置形成領域を有する半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、
少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、
前記半導体ウエハの必要半導体装置形成領域の前記溝内の除去面が露出するように、前記半導体ウエハの不必要半導体装置形成領域の溝内及び前記パッシベーション膜上に前記保護膜を形成する工程と、
前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、
少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記半導体ウエハの不必要半導体装置形成領域は前記ダイシングストリートと重なり合う領域を有することを特徴とする半導体装置の製造方法。
【請求項3】
請求項2に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの不必要半導体装置形成領域の前記ダイシングストリートと重なり合う領域の一部には、前記低誘電率膜および前記配線が形成されていることを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域には、前記低誘電率膜は形成されているが、前記配線は形成されていないことを特徴とする半導体装置の製造方法。
【請求項5】
請求項4に記載の発明において、少なくとも前記ダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第1の溝を形成し、前記第1の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第2の溝を形成し、且つ、それ以外の前記ダイシングストリートに対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項6】
請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項7】
請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とする半導体装置の製造方法。
【請求項9】
請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【請求項10】
請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、
必要半導体装置形成領域と不必要半導体装置形成領域とからなる複数の半導体装置形成領域を有する半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、
少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、
前記半導体ウエハの必要半導体装置形成領域の前記溝内の除去面が露出するように、前記半導体ウエハの不必要半導体装置形成領域の溝内及び前記パッシベーション膜上に前記保護膜を形成する工程と、
前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、
少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記半導体ウエハの不必要半導体装置形成領域は前記ダイシングストリートと重なり合う領域を有することを特徴とする半導体装置の製造方法。
【請求項3】
請求項2に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの不必要半導体装置形成領域の前記ダイシングストリートと重なり合う領域の一部には、前記低誘電率膜および前記配線が形成されていることを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記準備されたものにおいて、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域には、前記低誘電率膜は形成されているが、前記配線は形成されていないことを特徴とする半導体装置の製造方法。
【請求項5】
請求項4に記載の発明において、少なくとも前記ダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリートに対応する領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第1の溝を形成し、前記第1の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第2の溝を形成し、且つ、それ以外の前記ダイシングストリートに対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項6】
請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項7】
請求項5に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第1、第2の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とする半導体装置の製造方法。
【請求項9】
請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【請求項10】
請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2010−93273(P2010−93273A)
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願番号】特願2009−259414(P2009−259414)
【出願日】平成21年11月13日(2009.11.13)
【分割の表示】特願2007−320303(P2007−320303)の分割
【原出願日】平成19年12月12日(2007.12.12)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願日】平成21年11月13日(2009.11.13)
【分割の表示】特願2007−320303(P2007−320303)の分割
【原出願日】平成19年12月12日(2007.12.12)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]