半導体装置の製造方法
【課題】製造工程数を削減し、電気抵抗値のバラツキを低減して歩留まりを向上させる。
【解決手段】まず、半導体基板１の平面１ａに、開口部を有するマスク層を形成し、次いで、半導体基板１に、マスク層の開口部から電極パッド層４に達するビアホール６を形成した後、マスク層を除去する。次に、金属層形成工程において、半導体基板１に形成したビアホール６の底部６ａとなる電極パッド層４上に、電極パッド層４よりも絶縁材料の密着性が低い金属層８を形成する。次に、絶縁層形成工程において、化学気相成長法にて金属層８を除く部分、即ちビアホール６の側壁部６ｂに絶縁材料からなる絶縁層９を形成する。そして、導電膜形成工程において、半導体基板１の平面１ａ及びビアホール６の内部に導電層１２を形成する。
【解決手段】まず、半導体基板１の平面１ａに、開口部を有するマスク層を形成し、次いで、半導体基板１に、マスク層の開口部から電極パッド層４に達するビアホール６を形成した後、マスク層を除去する。次に、金属層形成工程において、半導体基板１に形成したビアホール６の底部６ａとなる電極パッド層４上に、電極パッド層４よりも絶縁材料の密着性が低い金属層８を形成する。次に、絶縁層形成工程において、化学気相成長法にて金属層８を除く部分、即ちビアホール６の側壁部６ｂに絶縁材料からなる絶縁層９を形成する。そして、導電膜形成工程において、半導体基板１の平面１ａ及びビアホール６の内部に導電層１２を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に電極パッド層を底部とするビアホールを形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体基板に設けた電極パッド層を底部とするビアホールに導電層が成膜された半導体装置が、半導体メモリ、撮像素子、センサー、発光素子等の半導体チップとして利用されるようになっている。さらに、複数の半導体チップを積層した半導体パッケージや、マイクロマシーンに用いる集積回路基板、インクジェットヘッドの本体に接続される半導体モジュールなど、さまざまな分野で応用展開が試みられている。
【０００３】
このような半導体装置の製造方法としては、ビアホールを形成するためのマスク層形成工程から導電層形成工程に至るまで以下の工程を備える。
【０００４】
（工程１）半導体基板の平面に開口部を有するマスク層を形成するマスク層形成工程
（工程２）半導体基板に、マスク層の開口部から電極パッド層に到達するビアホールを形成するビアホール形成工程
（工程３）ビアホールを形成した後にマスク層を除去するマスク層除去工程
（工程４）半導体基板の平面と、ビアホールの側壁部及び底部とに絶縁層を形成する絶縁層形成工程
（工程５）ビアホールの側壁部の絶縁層を保護する保護マスク層を形成する保護マスク層形成工程
（工程６）電極パッド層上の絶縁層を除去し、電極パッド層を露出させる電極パッド層露出工程
（工程７）電極パッド層上の絶縁層を除去した後に、ビアホールの側壁部に形成された保護マスク層を除去する保護マスク層除去工程
（工程８）導電層と電極パッド層とが相互拡散するのを防止すると同時に絶縁層との密着性を向上させるバリア密着層を形成し、この後に導電層の下地となる下地層を形成するバリア密着層及び下地層形成工程
（工程９）半導体基板の平面及びビアホールの内部に、電極パッド層に電気的に導通する導電層を形成する導電層形成工程
なお、（工程８）は、バリア密着層及び下地層を形成する必要がない場合は省略可能である。
【０００５】
このような半導体装置の製造方法では多くの工程を有しており、各工程において製造装置の投資や製造費用が掛かり、更には、製造工程数が多いと歩留まりが低くなるため、製造工程の削除が求められている。
【０００６】
そこで、従来、ビアホールに絶縁膜を形成し、ビアホールの開口縁部にオーバーハング部を有する補強用絶縁膜を形成し、補強用絶縁膜をマスクとして、ビアホールの底部の絶縁膜を除去する製造方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３２６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１の半導体装置の製造方法では、補強用絶縁膜を形成することで、（工程５）の保護マスク層形成工程と（工程７）の保護マスク層除去工程の２工程を削減できた。しかしながら、補強用絶縁膜を形成する工程が増えるため、削減できた製造工程数は合計で１工程に留まっており、更なる製造工程数の削減が求められていた。
【０００９】
また、特許文献１において（工程６）の電極パッド層露出工程を行う場合、オーバーハング部をマスクとしているのでビアホール底部の絶縁膜の除去むらが生じやすく、電極パッド層上に残存する絶縁膜の面積がばらつくこととなる。このように電極パッド層上に残存する絶縁膜にばらつきがあると、導電層と電極パッド層との間の電気抵抗値がばらついてしまい、歩留まりが低くなる。
【００１０】
そこで、本発明は、製造工程数を削減し、歩留まりを向上させる半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程で形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、前記ビアホール形成工程にて前記ビアホールを形成した後、前記マスク層を除去するマスク層除去工程と、前記マスク層除去工程にて前記マスク層を除去した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、前記金属層形成工程にて前記金属層を形成した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする。
【００１２】
また、本発明は、半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、前記ビアホール形成工程にて前記ビアホールを形成した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、前記金属層形成工程にて前記金属層を形成した後、前記マスク層を除去すると共に、前記金属層形成工程で前記金属層を形成した際に前記マスク層に堆積した金属材料を前記マスク層の除去により剥離するマスク層除去工程と、前記マスク層除去工程にて前記マスク層を除去した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ビアホールの底部に絶縁材料の密着性が低い金属層が形成されるので、化学気相成長法では絶縁材料が金属層に成膜し難い。したがって、保護マスク層を用いて電極パッド層上の絶縁材料を除去する必要がなく、金属層形成工程が増えるものの、保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、製造コストを削減することができる。
【００１４】
また、電極パッド層上の絶縁材料の除去むらが発生することがないため、導電層と電極パッド層との間の電気抵抗値が均一となる。したがって、半導体装置の製造の歩留まりが向上する。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）はマスク層形成工程、（ｂ）はビアホール形成工程、（ｃ）はマスク層除去工程、（ｄ）は金属層形成工程を示す図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）は絶縁層形成工程、（ｂ）はバリア密着層及び下地層形成工程、（ｃ）は導電層形成工程を示す図である。
【図３】本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）はマスク層形成工程、（ｂ）はビアホール形成工程、（ｃ）は金属層形成工程、（ｄ）はマスク層除去工程を示す図である。
【図４】本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）は絶縁層形成工程、（ｂ）はバリア密着層及び下地層形成工程、（ｃ）は導電層形成工程を示す図である。
【図５】本発明の実施例に係る半導体装置の断面を示す模式図であり、（ａ）は実施例３の半導体装置、（ｂ）は実施例４の半導体装置を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００１７】
［第１実施形態］
図１及び図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図である。以下、図１及び図２を参照しながら各工程について順に説明する。半導体装置は、半導体基板１を有する半導体メモリ、撮像素子、センサー、発光素子等の半導体チップや、複数の半導体チップを備えた半導体パッケージ、集積回路、インクジェットヘッド本体に接続される半導体モジュール等、あらゆる半導体デバイスが想定される。
【００１８】
図１（ａ）はマスク層形成工程を示している。半導体基板１は、シリコン等の半導体からなる基板である。マスク層形成工程において、半導体基板１の一方の平面１ａには、開口部５ａを有するマスク層５が形成される。半導体基板１の他方の平面１ｂには、層間絶縁膜２と電極パッド層４とが順次設けられており、電極パッド層４及び半導体基板１の他方の平面１ｂがパッシベーション膜３により保護されている。電極パッド層４は、例えばアルミニウムを主成分とする金属材料で構成されている。マスク層５の開口部５ａは、電極パッド層４に相対する部分に開口するように設けられており、その開口面積は、電極パッド層４の面積よりも小さく形成されている。マスク層５を形成する方法は、フォトリソグラフィー法、印刷法、ナノインプリントリソグラフィー法を用いることができる。
【００１９】
図１（ｂ）はビアホール形成工程を示している。マスク層形成工程によりマスク層５が形成された後、ビアホール形成工程が行われる。このビアホール形成工程において、半導体基板１には、マスク層５の開口部５ａから電極パッド層４に達するビアホール６が層間絶縁膜２を貫通して形成される。つまり、半導体基板１の電極パッド層４に相対する部分と、層間絶縁膜２の電極パッド層４に相対する部分が、エッチング性ガス等により除去される。
【００２０】
ビアホール６を形成する具体的な方法としては、誘導結合型プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：以下ＩＣＰと略す）を用いてボッシュ（ＢＯＳＣＨ）プロセスで形成することが好ましい。このプロセスは、六フッ化硫黄（ＳＦ６）等のエッチング性ガスとオクタフルオロシクロブタン（Ｃ４Ｆ８）等の堆積性ガスを交互に切り替えて加工するもので、垂直形状を有するビアホールを形成するのに好適である。
【００２１】
また、半導体基板１の表面面方位を（１，１，０）面とした単結晶シリコンを用いた半導体装置では、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）等を用いた異方性エッチングを用いることもできる。
【００２２】
また、容量結合型プラズマ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：以下ＣＣＰと略す）を用いて六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスで半導体基板１を除去することも可能である。この方法では、ビアホール６が、底部６ａの面積よりも開口縁の面積が大きくなるテーパー形状に形成されやすい。そのため、後述する金属層形成工程では無電解めっき法を用いることが好ましい。
【００２３】
図１（ｃ）はマスク層除去工程を示している。このマスク層除去工程では、ビアホール形成工程にてビアホール６を形成した後、マスク層形成工程で半導体基板１上に形成されたマスク層５を除去している。マスク層５を除去する方法として、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いることができる。
【００２４】
図１（ｄ）は金属層形成工程を示している。この金属層形成工程では、マスク層除去工程によりマスク層５が除去された後、電極パッド層４においてビアホール６の内部に露出した部分に、電極パッド層４よりも絶縁材料の密着性が低い金属材料からなる金属層８が形成される。ここで、電極パッド層４においてビアホール６の内部に露出した部分とは、ビアホール６の底部６ａのことである。この金属層形成工程の処理は、後述する絶縁層を形成する絶縁層形成工程を実施するに先立って行われる。
【００２５】
本第１実施形態では、この金属層形成工程において、電極パッド層４の金属材料と金属層８の金属材料とが相互拡散するのを防ぐために、電極パッド層４においてビアホール６の内部に露出した部分と金属層８との間に電極パッドバリア層７が形成される。なお、電極パッド層４の金属材料と金属層８の金属材料とで相互拡散が最小限に抑えられる組合せでは電極パッドバリア層７を省略することができる。
【００２６】
電極パッドバリア層７の金属材料としては、チタン、タンタル、タングステンを含む単一金属や合金や窒化物等の他に、ニッケル、クロム、コバルト、モリブデン等が挙げられる。
【００２７】
また、金属層８の金属材料としては、金、白金、パラジウム、タングステンが好適で、特に金を用いることがより好ましい。これらの金属材料は、後述する絶縁層形成工程において、ビアホール６の内部の金属層８を除く部分（即ちビアホール６の側壁部６ｂ）や半導体基板１の面１ａに選択的に絶縁層を成長させることが容易にできる。なお、同様の製法が可能な場合は前記金属材料に限定されない。
【００２８】
金属層８を形成する方法としては、無電解めっき法が好ましい。この方法を用いると、電極パッド層４においてビアホール６の内部に露出する部分（底部６ａ）に、選択的に金属層８を形成することが容易となる。
【００２９】
ここで、電極パッド層４がアルミニウムを主成分とした金属材料で構成されている場合、電極パッド層４においてビアホール６の内部に露出する部分に亜鉛置換処理を行った後、無電解ニッケル−リンめっきにて電極パッドバリア層７を形成することが好ましい。そして、無電解金めっきにて金属層８を形成することが好ましい。このように、金属層８を無電解めっき法にて形成することで、金属層８を形成する工程が簡略化する。
【００３０】
図２（ａ）は絶縁層形成工程を示している。この絶縁層形成工程における処理は、金属層形成工程により金属層８が形成された後に実行される。絶縁層形成工程では、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＶＤと称す）にて半導体基板１の平面１ａ及びビアホール６の内部の金属層８を除く部分（ビアホール６の側壁部６ｂ）に絶縁層９が形成される。
【００３１】
ここで、絶縁層９は、二酸化珪素及び窒化珪素のうちのいずれかの絶縁材料で形成される。従って、上述した金属層形成工程では、金属層８は、絶縁材料との密着性がアルミニウムよりも低い、金、白金、パラジウム及びタングステンのいずれかの金属材料で形成されるので、金属層８上には、絶縁材料が成長し難い。つまり、ＣＶＤ法では、絶縁材料は金属層８上にはほとんど成長しないため、絶縁層９を半導体基板１の一方の平面１ａ及びビアホール６の内部の金属層８以外の部分（ビアホール６の側壁部６ｂ）に成膜することができる。
【００３２】
絶縁層９を形成する方法としてはＣＶＤ法を用いることが好ましく、特にカソードプラズマＣＶＤ法を用いることが好適である。絶縁層９をＣＶＤ法で形成する材料としては、例えば珪素を含む原料と酸素、アンモニア等のガスを反応させて、二酸化珪素や窒化珪素の珪素、酸素、窒素を多く含まれる材料が挙げられるが、絶縁性を維持することが可能であればこれに限定されるものではない。
【００３３】
また、珪素を含む原料としてはシラン（ＳｉＨ４）、テトラエチルオルソシリケート（ＴＥＯＳ）、トリエトキシシラン（ＴＭＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、ヘキサメチルジシロキサン（ＨＭＤＳＯ）等が挙げられる。
【００３４】
図２（ｂ）はバリア密着層及び下地層形成工程を示している。このバリア密着層及び下地層形成工程の処理は、絶縁層形成工程により絶縁層９が形成された後に行われる。バリア密着層及び下地層形成工程では、半導体基板１の一方の平面１ａ上の絶縁層９及びビアホール６の内部の絶縁層９及び金属層８の表面に、バリア密着層１０と下地層１１が順次形成される。
【００３５】
バリア密着層１０の材質としては、チタン、タンタル、タングステンを含む単一金属や合金や窒化物等の他に、ニッケル、クロム、コバルト、モリブデン等を主成分とした材質が挙げられる。バリア密着層１０は、金属層８の金属材料と下地層１１の金属材料とで相互拡散が最小限に抑えられる組合せでは密着層として用いることができる。
【００３６】
バリア密着層１０及び下地層１１を形成する方法としては、ビアホール６内への付周り性が良好な化学気相成長法（ＣＶＤ）や、指向性が高い物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＰＶＤと称す）等を用いることができる。
【００３７】
図２（ｃ）は導電層形成工程を示している。この導電層形成工程の処理は、金属層形成工程により金属層８を形成した後、バリア密着層及び下地層形成工程を経た後、実行される。この導電層形成工程では、半導体基板１の平面１ａ及びビアホール６の内部に、電極パッド層４に電気的に導通する導電層１２が形成される。つまり、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９、バリア密着層１０及び下地層１１を介して、ビアホール６の底部６ａには、電極パッドバリア層７、金属層８、バリア密着層１０及び下地層１１を介して導電層１２が形成される。
【００３８】
下地層１１の表面には、導電層１２がビアホール６内を埋め込むことなく形成されており、これにより、導電層１２と電極パッド層４とが、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介して電気的に導通する。
【００３９】
導電層１２と下地層１１の材質は同一の材質が好ましく、例えば銅、金、銀、ニッケル等が挙げられるが、これらの材質に限定されるものではない。導電層１２を形成する方法としては、下地層１１を陰極とした電解めっき法を用いることが好ましい。
【００４０】
以上、本第１実施形態では、ビアホール６の底部６ａに絶縁材料の密着性が低い金属層８が形成されるので、ＣＶＤ法では絶縁材料が金属層８に成膜し難い。言い換えれば、ＣＶＤ法では絶縁材料が成膜し難い金属材料で金属層８が形成されている。したがって、従来のように保護マスク層を用いてエッチング性ガス等により電極パッド層上の絶縁材料を除去する必要がない。よって、金属層形成工程が増えるものの、従来の保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、工程が簡略化するので、製造コストを削減することができる。
【００４１】
また、電極パッド層４上の絶縁材料の除去むらが発生することがなく、ビアホール６の側壁部６ｂに形成された絶縁層９において金属層８の周縁に被さる部分の面積が小さく、またその面積も均一となる。これにより、導電層１２と電極パッド層４との間の電気抵抗値が均一となり、半導体装置の製造の歩留まりが向上する。
【００４２】
また、従来の電極パッド露出工程においてオーバーハング部を用いてビアホールの底部の絶縁材料を除去する方法では、電極パッド層上に残留する絶縁材料が多かったが、本第１実施形態では、金属層８上にはほとんど絶縁材料は堆積しない。したがって、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介した電極パッド層４と導電層１２との接触面積が増大し、電気抵抗値を低減させることができる。
【００４３】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法について説明する。本第２実施形態では、金属層８及び電極パッドバリア層７を無電解めっき法とは異なる方法で成膜する場合について説明する。図３及び図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図である。以下、図３及び図４を参照しながら各工程について順に説明する。
【００４４】
図３（ａ）は図１（ａ）と同様にマスク層形成工程を示している。つまり、マスク層形成工程では、上記第１実施形態と同様に、半導体基板１の平面１ａに、開口部５ａを有するマスク層５が形成される。次に、図３（ｂ）は図１（ｂ）と同様にビアホール形成工程を示している。つまり、ビアホール形成工程では、上記第１実施形態と同様に、半導体基板１に、マスク層形成工程にて形成されたマスク層５の開口部５ａから電極パッド層４に達するビアホール６が形成される。
【００４５】
図３（ｃ）は金属層形成工程を示している。金属層形成工程の処理は、ビアホール形成工程にてビアホール６を形成した後に行われる。金属層形成工程では、ビアホール６の底部６ａに、電極パッド層４よりも絶縁材料の密着性が低い金属材料からなる金属層８が電極パッドバリア層７を介して形成される。本第２実施形態では、指向性が高い物理気相成長法（ＰＶＤ）及びスパッタ法のいずれか一方の方法で電極パッドバリア層７及び金属層８が成膜される。このＰＶＤ法又はスパッタ法により、少なくともビアホール６内の電極パッド層４上に電極パッドバリア層７及び金属層８を形成することができる。
【００４６】
この金属層形成工程において、図３（ｃ）に示すように、半導体基板１の一方の平面１ａに形成されたマスク層５の表面上には、電極パッドバリア層７を形成した際の金属材料７’と、金属層８を形成した際の金属材料８’が堆積することがある。特に、ＰＶＤ法及びスパッタ法では、半導体基板１の平面１ａ上のマスク層５に金属材料７’，８’が堆積しやすい。
【００４７】
ビアホール６の形状としては、半導体基板１の平面１ａから見て垂直形状が好ましく、この形状によりビアホール６の側壁部に金属層８が形成されるのを防ぐことができ、金属層８を形成する工程が簡略化する。
【００４８】
図３（ｄ）はマスク層除去工程を示している。このマスク層除去工程では、マスク層５を除去すると共に、金属層形成工程で電極パッドバリア層７及び金属層８を形成した際にマスク層５に堆積した金属材料７’，８’をマスク層５の除去により剥離する。つまり、金属材料７’，８’が堆積する可能性がある場合は、金属層形成工程の後にマスク層５を除去するマスク層除去工程を実行するのがよい。
【００４９】
このマスク層５の除去する方法として、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いることができる。電極パッドバリア層７及び金属層８は、マスク層５を除去する処理を行うことで、特別な処理をすることなくマスク層５を除去する処理と同時に剥離される。
【００５０】
図４（ａ）は図２（ａ）と同様に絶縁層形成工程を示している。この絶縁層形成工程の処理は、マスク層除去工程にてマスク層５を除去した後、つまり、金属材料７’，８’を剥離した後に行われる。この絶縁層形成工程では、上記第１実施形態と同様に、ＣＶＤ法にて半導体基板１の平面１ａ及びビアホール６の内部の金属層８を除く部分（ビアホール６の側壁部６ｂ）に絶縁層９が形成される。
【００５１】
図４（ｂ）は図２（ｂ）と同様にバリア密着層及び下地層形成工程を示している。このバリア密着層及び下地層形成工程の処理は、絶縁層形成工程にて絶縁層９を形成した後に行われる。このバリア密着層及び下地層形成工程では、上記第１実施形態と同様に、半導体基板１の一方の平面１ａ及びビアホール６の内部の絶縁層９及び金属層８の表面に、バリア密着層１０と下地層１１が順次形成される。
【００５２】
図４（ｃ）は導電層形成工程を示している。この導電層形成工程の処理は、金属層形成工程により金属層８を形成した後、バリア密着層及び下地層形成工程を経た後、実行される。導電層形成工程では、半導体基板１の平面１ａ及びビアホール６の内部に、電極パッド層４に電気的に導通する導電層１２が形成される。つまり、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９、バリア密着層１０及び下地層１１を介して、ビアホール６の底部６ａには、電極パッドバリア層７、金属層８、バリア密着層１０及び下地層１１を介して導電層１２が形成される。
【００５３】
なお、本第２実施形態では、下地層１１の表面に導電層１２がビアホール６内を埋め込むように形成されており、これにより、導電層１２と電極パッド層４とが、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介して電気的に導通する。
【００５４】
以上、本第２実施形態では、ビアホール６の底部６ａに絶縁材料の密着性が低い金属層８が形成されるので、ＣＶＤ法では絶縁材料が金属層８に成膜し難い。言い換えれば、ＣＶＤ法では絶縁材料が成膜し難い金属材料で金属層８が形成されている。したがって、従来のように保護マスク層を用いてエッチング性ガス等により電極パッド層上の絶縁材料を除去する必要がない。よって、金属層形成工程が増えるものの、従来の保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、工程が簡略化するので、製造コストを削減することができる。
【００５５】
また、電極パッド層４上の絶縁材料の除去むらが発生することがないため、ビアホール６の側壁部に形成された絶縁層９において金属層８の周縁に被さる部分の面積が均一となり、導電層１２と電極パッド層４との間の電気抵抗値が均一となる。したがって、半導体装置の製造の歩留まりが向上する。
【００５６】
また、従来の電極パッド露出工程においてオーバーハング部を用いてビアホールの底部の絶縁材料を除去する方法では、電極パッド層上に残留する絶縁材料が多かったが、本第１実施形態では、金属層８上にはほとんど絶縁材料は堆積しない。したがって、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介した電極パッド層４と導電層１２との接触面積が増大し、電気抵抗値を低減させることができる。
【実施例】
【００５７】
以下、本発明の実施例を詳細に説明する。
【００５８】
（実施例１）
本実施例１では、上記第１実施形態の半導体装置の製造方法により半導体装置を製造した。以下、各工程について具体的に説明する。厚さ２００μｍのシリコン半導体基板１の他方の平面１ｂ上に形成された二酸化珪素の層間絶縁膜２とアルミニウム−銅合金の電極パッド層４上に酸化珪素と窒化珪素とを積層してなるパッシベーション膜３で覆われた半導体基板１を用いた。この半導体基板１の平面１ａにフォトリソグラフィー法にてレジストをパターニングして、直径５０μｍの円形状に開口したレジストマスク層５を形成した。
【００５９】
次に、容量結合型プラズマ（ＣＣＰ）を用いて、六フッ化硫黄２５０ｓｃｃｍと酸素２５ｓｃｃｍの流量にて、圧力２５Ｐａ、１３．５６ＭＨｚの高周波パワー１２００Ｗで半導体基板１をエッチングし、テーパー形状を有するビアホール６を形成した。次に、有機溶剤系剥離液を用いて浸漬し、レジストマスク層５を溶解除去した。
【００６０】
次に、ビアホール６の内部に露出したアルミニウム−銅合金の電極パッド層４の表面を硝酸処理と亜鉛置換処理の後に、無電解めっき法にて無電解ニッケル−リンめっきの電極パッドバリア層７と無電解金めっきの金属層８を形成した。
【００６１】
次にカソードプラズマＣＶＤ法を用いて、テトラエチルオルソシリケート１０ｓｃｃｍ、酸素５００ｓｃｃｍの流量にて、圧力５０Ｐａ、１３．５６ＭＨｚの高周波パワー５００Ｗ、金属層８を除く部分（つまり、ビアホール６の側壁部６ｂ）に絶縁層９を形成した。
【００６２】
次に、スパッタ法によりチタンからなるバリア密着層１０と金からなる下地層１１を形成した。その後に、電解めっき法にて、半導体基板１の一方の平面１ａ上で平均厚さ５μｍ、半導体基板１の一方の平面１ａから他方の平面１ｂの電極パッド層４に到達する略均一膜厚の電解金めっき導電層１２を形成した。
【００６３】
以上、本実施例１により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００６４】
（実施例２）
本実施例２では、上記第２実施形態の半導体装置の製造方法により半導体装置を製造した。以下、各工程について具体的に説明するが、半導体基板１は上記実施例１と同様のものを用いた。上記実施例１と同様に半導体基板１の平面１ａに直径５０μｍの円形状に開口したレジストマスク層５を形成した。
【００６５】
次に、誘導結合型プラズマ（ＩＣＰ）を用いて、六フッ化硫黄とオクタフルオロシクロブタン（Ｃ４Ｆ８）をガス流量１００ｓｃｃｍで交互に導入し、圧力２５Ｐａ、１３．５６ＭＨｚの高周波パワー７００Ｗで半導体基板１をエッチングした。このエッチングにより、垂直形状を有するビアホール６を形成した。
【００６６】
次に、直進指向性の高いスパッタ法を用いて、電極パッドバリア層７としてチタンを成膜し、金属層８として金を成膜した。その際、半導体基板１の一方の平面１ａには、チタンである金属材料７’が堆積し、金である金属材料８’が堆積した。
【００６７】
次に、有機溶剤系剥離液中に浸漬した容器を１ＭＨｚの超音波で振動させ、マスク層５を溶解除去するのと同時に、金属材料７’，８’を剥離した。
【００６８】
次に、実施例１と同様に絶縁層９を形成した後に、スパッタ法によりチタンのバリア密着層１０と銅の下地層１１を形成し、電解めっき法にて、ビアホール６を埋め込む電解銅めっき導電層１２を形成した。
【００６９】
以上、本実施例２により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００７０】
（実施例３）
図５は本発明の実施例に係る半導体装置の断面を示す模式図である。図５（ａ）は実施例３に係る半導体装置を示している。本実施例３では、上記実施例１と同様に、半導体基板１にビアホール６を形成し、ビアホール６の底部６ａに電極パッドバリア層７及び金属層８を形成した。また、上記実施例１と同様に、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂに絶縁層９を形成した。
【００７１】
次に、直進指向性の高いスパッタ法を用いて、半導体基板１の平面１ａとビアホール６の側壁部６ｂにチタンのバリア密着層１０を形成した。
【００７２】
次に、上記実施例１と同様に、ビアホール６の底部６ａには、電極パッドバリア層７及び金属層８を介して、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９及びバリア密着層１０を介して導電層１２を形成した。
【００７３】
以上、本実施例３により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００７４】
（実施例４）
図５（ａ）は実施例４に係る半導体装置を示している。本実施例４では、上記実施例２と同様に、マスク層５を用いて半導体基板１にビアホール６を形成した。ビアホール６の底部６ａには、直接金属層８を成膜した。その際、マスク層５上には、金属材料８’が堆積したが、上記実施例２と同様に、マスク層５を有機溶剤系剥離液で溶解除去すると共に、金属材料８’を剥離させた。
【００７５】
次に、上記実施例２と同様に、絶縁層９を形成した後に、スパッタ法によりチタンのバリア密着層１０と銅の下地層１１を形成し、ビアホール６を埋め込む白金からなる導電層１２を形成した。
【００７６】
以上、本実施例４により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【符号の説明】
【００７７】
１…半導体基板、１ａ…平面、４…電極パッド層、５…マスク層、６…ビアホール、６ａ…底部、６ｂ…側壁部、８…金属層、９…絶縁層、１２…導電層
【技術分野】
【０００１】
本発明は、半導体基板に電極パッド層を底部とするビアホールを形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体基板に設けた電極パッド層を底部とするビアホールに導電層が成膜された半導体装置が、半導体メモリ、撮像素子、センサー、発光素子等の半導体チップとして利用されるようになっている。さらに、複数の半導体チップを積層した半導体パッケージや、マイクロマシーンに用いる集積回路基板、インクジェットヘッドの本体に接続される半導体モジュールなど、さまざまな分野で応用展開が試みられている。
【０００３】
このような半導体装置の製造方法としては、ビアホールを形成するためのマスク層形成工程から導電層形成工程に至るまで以下の工程を備える。
【０００４】
（工程１）半導体基板の平面に開口部を有するマスク層を形成するマスク層形成工程
（工程２）半導体基板に、マスク層の開口部から電極パッド層に到達するビアホールを形成するビアホール形成工程
（工程３）ビアホールを形成した後にマスク層を除去するマスク層除去工程
（工程４）半導体基板の平面と、ビアホールの側壁部及び底部とに絶縁層を形成する絶縁層形成工程
（工程５）ビアホールの側壁部の絶縁層を保護する保護マスク層を形成する保護マスク層形成工程
（工程６）電極パッド層上の絶縁層を除去し、電極パッド層を露出させる電極パッド層露出工程
（工程７）電極パッド層上の絶縁層を除去した後に、ビアホールの側壁部に形成された保護マスク層を除去する保護マスク層除去工程
（工程８）導電層と電極パッド層とが相互拡散するのを防止すると同時に絶縁層との密着性を向上させるバリア密着層を形成し、この後に導電層の下地となる下地層を形成するバリア密着層及び下地層形成工程
（工程９）半導体基板の平面及びビアホールの内部に、電極パッド層に電気的に導通する導電層を形成する導電層形成工程
なお、（工程８）は、バリア密着層及び下地層を形成する必要がない場合は省略可能である。
【０００５】
このような半導体装置の製造方法では多くの工程を有しており、各工程において製造装置の投資や製造費用が掛かり、更には、製造工程数が多いと歩留まりが低くなるため、製造工程の削除が求められている。
【０００６】
そこで、従来、ビアホールに絶縁膜を形成し、ビアホールの開口縁部にオーバーハング部を有する補強用絶縁膜を形成し、補強用絶縁膜をマスクとして、ビアホールの底部の絶縁膜を除去する製造方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３２６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１の半導体装置の製造方法では、補強用絶縁膜を形成することで、（工程５）の保護マスク層形成工程と（工程７）の保護マスク層除去工程の２工程を削減できた。しかしながら、補強用絶縁膜を形成する工程が増えるため、削減できた製造工程数は合計で１工程に留まっており、更なる製造工程数の削減が求められていた。
【０００９】
また、特許文献１において（工程６）の電極パッド層露出工程を行う場合、オーバーハング部をマスクとしているのでビアホール底部の絶縁膜の除去むらが生じやすく、電極パッド層上に残存する絶縁膜の面積がばらつくこととなる。このように電極パッド層上に残存する絶縁膜にばらつきがあると、導電層と電極パッド層との間の電気抵抗値がばらついてしまい、歩留まりが低くなる。
【００１０】
そこで、本発明は、製造工程数を削減し、歩留まりを向上させる半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程で形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、前記ビアホール形成工程にて前記ビアホールを形成した後、前記マスク層を除去するマスク層除去工程と、前記マスク層除去工程にて前記マスク層を除去した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、前記金属層形成工程にて前記金属層を形成した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする。
【００１２】
また、本発明は、半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、前記ビアホール形成工程にて前記ビアホールを形成した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、前記金属層形成工程にて前記金属層を形成した後、前記マスク層を除去すると共に、前記金属層形成工程で前記金属層を形成した際に前記マスク層に堆積した金属材料を前記マスク層の除去により剥離するマスク層除去工程と、前記マスク層除去工程にて前記マスク層を除去した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ビアホールの底部に絶縁材料の密着性が低い金属層が形成されるので、化学気相成長法では絶縁材料が金属層に成膜し難い。したがって、保護マスク層を用いて電極パッド層上の絶縁材料を除去する必要がなく、金属層形成工程が増えるものの、保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、製造コストを削減することができる。
【００１４】
また、電極パッド層上の絶縁材料の除去むらが発生することがないため、導電層と電極パッド層との間の電気抵抗値が均一となる。したがって、半導体装置の製造の歩留まりが向上する。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）はマスク層形成工程、（ｂ）はビアホール形成工程、（ｃ）はマスク層除去工程、（ｄ）は金属層形成工程を示す図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）は絶縁層形成工程、（ｂ）はバリア密着層及び下地層形成工程、（ｃ）は導電層形成工程を示す図である。
【図３】本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）はマスク層形成工程、（ｂ）はビアホール形成工程、（ｃ）は金属層形成工程、（ｄ）はマスク層除去工程を示す図である。
【図４】本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図であり、（ａ）は絶縁層形成工程、（ｂ）はバリア密着層及び下地層形成工程、（ｃ）は導電層形成工程を示す図である。
【図５】本発明の実施例に係る半導体装置の断面を示す模式図であり、（ａ）は実施例３の半導体装置、（ｂ）は実施例４の半導体装置を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００１７】
［第１実施形態］
図１及び図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図である。以下、図１及び図２を参照しながら各工程について順に説明する。半導体装置は、半導体基板１を有する半導体メモリ、撮像素子、センサー、発光素子等の半導体チップや、複数の半導体チップを備えた半導体パッケージ、集積回路、インクジェットヘッド本体に接続される半導体モジュール等、あらゆる半導体デバイスが想定される。
【００１８】
図１（ａ）はマスク層形成工程を示している。半導体基板１は、シリコン等の半導体からなる基板である。マスク層形成工程において、半導体基板１の一方の平面１ａには、開口部５ａを有するマスク層５が形成される。半導体基板１の他方の平面１ｂには、層間絶縁膜２と電極パッド層４とが順次設けられており、電極パッド層４及び半導体基板１の他方の平面１ｂがパッシベーション膜３により保護されている。電極パッド層４は、例えばアルミニウムを主成分とする金属材料で構成されている。マスク層５の開口部５ａは、電極パッド層４に相対する部分に開口するように設けられており、その開口面積は、電極パッド層４の面積よりも小さく形成されている。マスク層５を形成する方法は、フォトリソグラフィー法、印刷法、ナノインプリントリソグラフィー法を用いることができる。
【００１９】
図１（ｂ）はビアホール形成工程を示している。マスク層形成工程によりマスク層５が形成された後、ビアホール形成工程が行われる。このビアホール形成工程において、半導体基板１には、マスク層５の開口部５ａから電極パッド層４に達するビアホール６が層間絶縁膜２を貫通して形成される。つまり、半導体基板１の電極パッド層４に相対する部分と、層間絶縁膜２の電極パッド層４に相対する部分が、エッチング性ガス等により除去される。
【００２０】
ビアホール６を形成する具体的な方法としては、誘導結合型プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：以下ＩＣＰと略す）を用いてボッシュ（ＢＯＳＣＨ）プロセスで形成することが好ましい。このプロセスは、六フッ化硫黄（ＳＦ６）等のエッチング性ガスとオクタフルオロシクロブタン（Ｃ４Ｆ８）等の堆積性ガスを交互に切り替えて加工するもので、垂直形状を有するビアホールを形成するのに好適である。
【００２１】
また、半導体基板１の表面面方位を（１，１，０）面とした単結晶シリコンを用いた半導体装置では、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）等を用いた異方性エッチングを用いることもできる。
【００２２】
また、容量結合型プラズマ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：以下ＣＣＰと略す）を用いて六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスで半導体基板１を除去することも可能である。この方法では、ビアホール６が、底部６ａの面積よりも開口縁の面積が大きくなるテーパー形状に形成されやすい。そのため、後述する金属層形成工程では無電解めっき法を用いることが好ましい。
【００２３】
図１（ｃ）はマスク層除去工程を示している。このマスク層除去工程では、ビアホール形成工程にてビアホール６を形成した後、マスク層形成工程で半導体基板１上に形成されたマスク層５を除去している。マスク層５を除去する方法として、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いることができる。
【００２４】
図１（ｄ）は金属層形成工程を示している。この金属層形成工程では、マスク層除去工程によりマスク層５が除去された後、電極パッド層４においてビアホール６の内部に露出した部分に、電極パッド層４よりも絶縁材料の密着性が低い金属材料からなる金属層８が形成される。ここで、電極パッド層４においてビアホール６の内部に露出した部分とは、ビアホール６の底部６ａのことである。この金属層形成工程の処理は、後述する絶縁層を形成する絶縁層形成工程を実施するに先立って行われる。
【００２５】
本第１実施形態では、この金属層形成工程において、電極パッド層４の金属材料と金属層８の金属材料とが相互拡散するのを防ぐために、電極パッド層４においてビアホール６の内部に露出した部分と金属層８との間に電極パッドバリア層７が形成される。なお、電極パッド層４の金属材料と金属層８の金属材料とで相互拡散が最小限に抑えられる組合せでは電極パッドバリア層７を省略することができる。
【００２６】
電極パッドバリア層７の金属材料としては、チタン、タンタル、タングステンを含む単一金属や合金や窒化物等の他に、ニッケル、クロム、コバルト、モリブデン等が挙げられる。
【００２７】
また、金属層８の金属材料としては、金、白金、パラジウム、タングステンが好適で、特に金を用いることがより好ましい。これらの金属材料は、後述する絶縁層形成工程において、ビアホール６の内部の金属層８を除く部分（即ちビアホール６の側壁部６ｂ）や半導体基板１の面１ａに選択的に絶縁層を成長させることが容易にできる。なお、同様の製法が可能な場合は前記金属材料に限定されない。
【００２８】
金属層８を形成する方法としては、無電解めっき法が好ましい。この方法を用いると、電極パッド層４においてビアホール６の内部に露出する部分（底部６ａ）に、選択的に金属層８を形成することが容易となる。
【００２９】
ここで、電極パッド層４がアルミニウムを主成分とした金属材料で構成されている場合、電極パッド層４においてビアホール６の内部に露出する部分に亜鉛置換処理を行った後、無電解ニッケル−リンめっきにて電極パッドバリア層７を形成することが好ましい。そして、無電解金めっきにて金属層８を形成することが好ましい。このように、金属層８を無電解めっき法にて形成することで、金属層８を形成する工程が簡略化する。
【００３０】
図２（ａ）は絶縁層形成工程を示している。この絶縁層形成工程における処理は、金属層形成工程により金属層８が形成された後に実行される。絶縁層形成工程では、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＶＤと称す）にて半導体基板１の平面１ａ及びビアホール６の内部の金属層８を除く部分（ビアホール６の側壁部６ｂ）に絶縁層９が形成される。
【００３１】
ここで、絶縁層９は、二酸化珪素及び窒化珪素のうちのいずれかの絶縁材料で形成される。従って、上述した金属層形成工程では、金属層８は、絶縁材料との密着性がアルミニウムよりも低い、金、白金、パラジウム及びタングステンのいずれかの金属材料で形成されるので、金属層８上には、絶縁材料が成長し難い。つまり、ＣＶＤ法では、絶縁材料は金属層８上にはほとんど成長しないため、絶縁層９を半導体基板１の一方の平面１ａ及びビアホール６の内部の金属層８以外の部分（ビアホール６の側壁部６ｂ）に成膜することができる。
【００３２】
絶縁層９を形成する方法としてはＣＶＤ法を用いることが好ましく、特にカソードプラズマＣＶＤ法を用いることが好適である。絶縁層９をＣＶＤ法で形成する材料としては、例えば珪素を含む原料と酸素、アンモニア等のガスを反応させて、二酸化珪素や窒化珪素の珪素、酸素、窒素を多く含まれる材料が挙げられるが、絶縁性を維持することが可能であればこれに限定されるものではない。
【００３３】
また、珪素を含む原料としてはシラン（ＳｉＨ４）、テトラエチルオルソシリケート（ＴＥＯＳ）、トリエトキシシラン（ＴＭＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、ヘキサメチルジシロキサン（ＨＭＤＳＯ）等が挙げられる。
【００３４】
図２（ｂ）はバリア密着層及び下地層形成工程を示している。このバリア密着層及び下地層形成工程の処理は、絶縁層形成工程により絶縁層９が形成された後に行われる。バリア密着層及び下地層形成工程では、半導体基板１の一方の平面１ａ上の絶縁層９及びビアホール６の内部の絶縁層９及び金属層８の表面に、バリア密着層１０と下地層１１が順次形成される。
【００３５】
バリア密着層１０の材質としては、チタン、タンタル、タングステンを含む単一金属や合金や窒化物等の他に、ニッケル、クロム、コバルト、モリブデン等を主成分とした材質が挙げられる。バリア密着層１０は、金属層８の金属材料と下地層１１の金属材料とで相互拡散が最小限に抑えられる組合せでは密着層として用いることができる。
【００３６】
バリア密着層１０及び下地層１１を形成する方法としては、ビアホール６内への付周り性が良好な化学気相成長法（ＣＶＤ）や、指向性が高い物理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下ＰＶＤと称す）等を用いることができる。
【００３７】
図２（ｃ）は導電層形成工程を示している。この導電層形成工程の処理は、金属層形成工程により金属層８を形成した後、バリア密着層及び下地層形成工程を経た後、実行される。この導電層形成工程では、半導体基板１の平面１ａ及びビアホール６の内部に、電極パッド層４に電気的に導通する導電層１２が形成される。つまり、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９、バリア密着層１０及び下地層１１を介して、ビアホール６の底部６ａには、電極パッドバリア層７、金属層８、バリア密着層１０及び下地層１１を介して導電層１２が形成される。
【００３８】
下地層１１の表面には、導電層１２がビアホール６内を埋め込むことなく形成されており、これにより、導電層１２と電極パッド層４とが、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介して電気的に導通する。
【００３９】
導電層１２と下地層１１の材質は同一の材質が好ましく、例えば銅、金、銀、ニッケル等が挙げられるが、これらの材質に限定されるものではない。導電層１２を形成する方法としては、下地層１１を陰極とした電解めっき法を用いることが好ましい。
【００４０】
以上、本第１実施形態では、ビアホール６の底部６ａに絶縁材料の密着性が低い金属層８が形成されるので、ＣＶＤ法では絶縁材料が金属層８に成膜し難い。言い換えれば、ＣＶＤ法では絶縁材料が成膜し難い金属材料で金属層８が形成されている。したがって、従来のように保護マスク層を用いてエッチング性ガス等により電極パッド層上の絶縁材料を除去する必要がない。よって、金属層形成工程が増えるものの、従来の保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、工程が簡略化するので、製造コストを削減することができる。
【００４１】
また、電極パッド層４上の絶縁材料の除去むらが発生することがなく、ビアホール６の側壁部６ｂに形成された絶縁層９において金属層８の周縁に被さる部分の面積が小さく、またその面積も均一となる。これにより、導電層１２と電極パッド層４との間の電気抵抗値が均一となり、半導体装置の製造の歩留まりが向上する。
【００４２】
また、従来の電極パッド露出工程においてオーバーハング部を用いてビアホールの底部の絶縁材料を除去する方法では、電極パッド層上に残留する絶縁材料が多かったが、本第１実施形態では、金属層８上にはほとんど絶縁材料は堆積しない。したがって、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介した電極パッド層４と導電層１２との接触面積が増大し、電気抵抗値を低減させることができる。
【００４３】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法について説明する。本第２実施形態では、金属層８及び電極パッドバリア層７を無電解めっき法とは異なる方法で成膜する場合について説明する。図３及び図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す各工程を説明するための断面模式図である。以下、図３及び図４を参照しながら各工程について順に説明する。
【００４４】
図３（ａ）は図１（ａ）と同様にマスク層形成工程を示している。つまり、マスク層形成工程では、上記第１実施形態と同様に、半導体基板１の平面１ａに、開口部５ａを有するマスク層５が形成される。次に、図３（ｂ）は図１（ｂ）と同様にビアホール形成工程を示している。つまり、ビアホール形成工程では、上記第１実施形態と同様に、半導体基板１に、マスク層形成工程にて形成されたマスク層５の開口部５ａから電極パッド層４に達するビアホール６が形成される。
【００４５】
図３（ｃ）は金属層形成工程を示している。金属層形成工程の処理は、ビアホール形成工程にてビアホール６を形成した後に行われる。金属層形成工程では、ビアホール６の底部６ａに、電極パッド層４よりも絶縁材料の密着性が低い金属材料からなる金属層８が電極パッドバリア層７を介して形成される。本第２実施形態では、指向性が高い物理気相成長法（ＰＶＤ）及びスパッタ法のいずれか一方の方法で電極パッドバリア層７及び金属層８が成膜される。このＰＶＤ法又はスパッタ法により、少なくともビアホール６内の電極パッド層４上に電極パッドバリア層７及び金属層８を形成することができる。
【００４６】
この金属層形成工程において、図３（ｃ）に示すように、半導体基板１の一方の平面１ａに形成されたマスク層５の表面上には、電極パッドバリア層７を形成した際の金属材料７’と、金属層８を形成した際の金属材料８’が堆積することがある。特に、ＰＶＤ法及びスパッタ法では、半導体基板１の平面１ａ上のマスク層５に金属材料７’，８’が堆積しやすい。
【００４７】
ビアホール６の形状としては、半導体基板１の平面１ａから見て垂直形状が好ましく、この形状によりビアホール６の側壁部に金属層８が形成されるのを防ぐことができ、金属層８を形成する工程が簡略化する。
【００４８】
図３（ｄ）はマスク層除去工程を示している。このマスク層除去工程では、マスク層５を除去すると共に、金属層形成工程で電極パッドバリア層７及び金属層８を形成した際にマスク層５に堆積した金属材料７’，８’をマスク層５の除去により剥離する。つまり、金属材料７’，８’が堆積する可能性がある場合は、金属層形成工程の後にマスク層５を除去するマスク層除去工程を実行するのがよい。
【００４９】
このマスク層５の除去する方法として、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いることができる。電極パッドバリア層７及び金属層８は、マスク層５を除去する処理を行うことで、特別な処理をすることなくマスク層５を除去する処理と同時に剥離される。
【００５０】
図４（ａ）は図２（ａ）と同様に絶縁層形成工程を示している。この絶縁層形成工程の処理は、マスク層除去工程にてマスク層５を除去した後、つまり、金属材料７’，８’を剥離した後に行われる。この絶縁層形成工程では、上記第１実施形態と同様に、ＣＶＤ法にて半導体基板１の平面１ａ及びビアホール６の内部の金属層８を除く部分（ビアホール６の側壁部６ｂ）に絶縁層９が形成される。
【００５１】
図４（ｂ）は図２（ｂ）と同様にバリア密着層及び下地層形成工程を示している。このバリア密着層及び下地層形成工程の処理は、絶縁層形成工程にて絶縁層９を形成した後に行われる。このバリア密着層及び下地層形成工程では、上記第１実施形態と同様に、半導体基板１の一方の平面１ａ及びビアホール６の内部の絶縁層９及び金属層８の表面に、バリア密着層１０と下地層１１が順次形成される。
【００５２】
図４（ｃ）は導電層形成工程を示している。この導電層形成工程の処理は、金属層形成工程により金属層８を形成した後、バリア密着層及び下地層形成工程を経た後、実行される。導電層形成工程では、半導体基板１の平面１ａ及びビアホール６の内部に、電極パッド層４に電気的に導通する導電層１２が形成される。つまり、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９、バリア密着層１０及び下地層１１を介して、ビアホール６の底部６ａには、電極パッドバリア層７、金属層８、バリア密着層１０及び下地層１１を介して導電層１２が形成される。
【００５３】
なお、本第２実施形態では、下地層１１の表面に導電層１２がビアホール６内を埋め込むように形成されており、これにより、導電層１２と電極パッド層４とが、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介して電気的に導通する。
【００５４】
以上、本第２実施形態では、ビアホール６の底部６ａに絶縁材料の密着性が低い金属層８が形成されるので、ＣＶＤ法では絶縁材料が金属層８に成膜し難い。言い換えれば、ＣＶＤ法では絶縁材料が成膜し難い金属材料で金属層８が形成されている。したがって、従来のように保護マスク層を用いてエッチング性ガス等により電極パッド層上の絶縁材料を除去する必要がない。よって、金属層形成工程が増えるものの、従来の保護マスク層形成工程、電極パッド層露出工程及び保護マスク層除去工程の３工程を削減することができ、工程が簡略化するので、製造コストを削減することができる。
【００５５】
また、電極パッド層４上の絶縁材料の除去むらが発生することがないため、ビアホール６の側壁部に形成された絶縁層９において金属層８の周縁に被さる部分の面積が均一となり、導電層１２と電極パッド層４との間の電気抵抗値が均一となる。したがって、半導体装置の製造の歩留まりが向上する。
【００５６】
また、従来の電極パッド露出工程においてオーバーハング部を用いてビアホールの底部の絶縁材料を除去する方法では、電極パッド層上に残留する絶縁材料が多かったが、本第１実施形態では、金属層８上にはほとんど絶縁材料は堆積しない。したがって、下地層１１、バリア密着層１０、金属層８及び電極パッドバリア層７を介した電極パッド層４と導電層１２との接触面積が増大し、電気抵抗値を低減させることができる。
【実施例】
【００５７】
以下、本発明の実施例を詳細に説明する。
【００５８】
（実施例１）
本実施例１では、上記第１実施形態の半導体装置の製造方法により半導体装置を製造した。以下、各工程について具体的に説明する。厚さ２００μｍのシリコン半導体基板１の他方の平面１ｂ上に形成された二酸化珪素の層間絶縁膜２とアルミニウム−銅合金の電極パッド層４上に酸化珪素と窒化珪素とを積層してなるパッシベーション膜３で覆われた半導体基板１を用いた。この半導体基板１の平面１ａにフォトリソグラフィー法にてレジストをパターニングして、直径５０μｍの円形状に開口したレジストマスク層５を形成した。
【００５９】
次に、容量結合型プラズマ（ＣＣＰ）を用いて、六フッ化硫黄２５０ｓｃｃｍと酸素２５ｓｃｃｍの流量にて、圧力２５Ｐａ、１３．５６ＭＨｚの高周波パワー１２００Ｗで半導体基板１をエッチングし、テーパー形状を有するビアホール６を形成した。次に、有機溶剤系剥離液を用いて浸漬し、レジストマスク層５を溶解除去した。
【００６０】
次に、ビアホール６の内部に露出したアルミニウム−銅合金の電極パッド層４の表面を硝酸処理と亜鉛置換処理の後に、無電解めっき法にて無電解ニッケル−リンめっきの電極パッドバリア層７と無電解金めっきの金属層８を形成した。
【００６１】
次にカソードプラズマＣＶＤ法を用いて、テトラエチルオルソシリケート１０ｓｃｃｍ、酸素５００ｓｃｃｍの流量にて、圧力５０Ｐａ、１３．５６ＭＨｚの高周波パワー５００Ｗ、金属層８を除く部分（つまり、ビアホール６の側壁部６ｂ）に絶縁層９を形成した。
【００６２】
次に、スパッタ法によりチタンからなるバリア密着層１０と金からなる下地層１１を形成した。その後に、電解めっき法にて、半導体基板１の一方の平面１ａ上で平均厚さ５μｍ、半導体基板１の一方の平面１ａから他方の平面１ｂの電極パッド層４に到達する略均一膜厚の電解金めっき導電層１２を形成した。
【００６３】
以上、本実施例１により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００６４】
（実施例２）
本実施例２では、上記第２実施形態の半導体装置の製造方法により半導体装置を製造した。以下、各工程について具体的に説明するが、半導体基板１は上記実施例１と同様のものを用いた。上記実施例１と同様に半導体基板１の平面１ａに直径５０μｍの円形状に開口したレジストマスク層５を形成した。
【００６５】
次に、誘導結合型プラズマ（ＩＣＰ）を用いて、六フッ化硫黄とオクタフルオロシクロブタン（Ｃ４Ｆ８）をガス流量１００ｓｃｃｍで交互に導入し、圧力２５Ｐａ、１３．５６ＭＨｚの高周波パワー７００Ｗで半導体基板１をエッチングした。このエッチングにより、垂直形状を有するビアホール６を形成した。
【００６６】
次に、直進指向性の高いスパッタ法を用いて、電極パッドバリア層７としてチタンを成膜し、金属層８として金を成膜した。その際、半導体基板１の一方の平面１ａには、チタンである金属材料７’が堆積し、金である金属材料８’が堆積した。
【００６７】
次に、有機溶剤系剥離液中に浸漬した容器を１ＭＨｚの超音波で振動させ、マスク層５を溶解除去するのと同時に、金属材料７’，８’を剥離した。
【００６８】
次に、実施例１と同様に絶縁層９を形成した後に、スパッタ法によりチタンのバリア密着層１０と銅の下地層１１を形成し、電解めっき法にて、ビアホール６を埋め込む電解銅めっき導電層１２を形成した。
【００６９】
以上、本実施例２により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００７０】
（実施例３）
図５は本発明の実施例に係る半導体装置の断面を示す模式図である。図５（ａ）は実施例３に係る半導体装置を示している。本実施例３では、上記実施例１と同様に、半導体基板１にビアホール６を形成し、ビアホール６の底部６ａに電極パッドバリア層７及び金属層８を形成した。また、上記実施例１と同様に、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂに絶縁層９を形成した。
【００７１】
次に、直進指向性の高いスパッタ法を用いて、半導体基板１の平面１ａとビアホール６の側壁部６ｂにチタンのバリア密着層１０を形成した。
【００７２】
次に、上記実施例１と同様に、ビアホール６の底部６ａには、電極パッドバリア層７及び金属層８を介して、半導体基板１の平面１ａ及びビアホール６の側壁部６ｂには、絶縁層９及びバリア密着層１０を介して導電層１２を形成した。
【００７３】
以上、本実施例３により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【００７４】
（実施例４）
図５（ａ）は実施例４に係る半導体装置を示している。本実施例４では、上記実施例２と同様に、マスク層５を用いて半導体基板１にビアホール６を形成した。ビアホール６の底部６ａには、直接金属層８を成膜した。その際、マスク層５上には、金属材料８’が堆積したが、上記実施例２と同様に、マスク層５を有機溶剤系剥離液で溶解除去すると共に、金属材料８’を剥離させた。
【００７５】
次に、上記実施例２と同様に、絶縁層９を形成した後に、スパッタ法によりチタンのバリア密着層１０と銅の下地層１１を形成し、ビアホール６を埋め込む白金からなる導電層１２を形成した。
【００７６】
以上、本実施例４により、工程を簡略化した半導体装置の製造方法及び電気抵抗値のバラツキが少ない半導体装置が得られた。
【符号の説明】
【００７７】
１…半導体基板、１ａ…平面、４…電極パッド層、５…マスク層、６…ビアホール、６ａ…底部、６ｂ…側壁部、８…金属層、９…絶縁層、１２…導電層
【特許請求の範囲】
【請求項１】
半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程で形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程にて前記ビアホールを形成した後、前記マスク層を除去するマスク層除去工程と、
前記マスク層除去工程にて前記マスク層を除去した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、
前記金属層形成工程にて前記金属層を形成した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属層形成工程では、前記金属層を無電解めっき法により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程にて前記ビアホールを形成した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、
前記金属層形成工程にて前記金属層を形成した後、前記マスク層を除去すると共に、前記金属層形成工程で前記金属層を形成した際に前記マスク層に堆積した金属材料を前記マスク層の除去により剥離するマスク層除去工程と、
前記マスク層除去工程にて前記マスク層を除去した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
前記金属層形成工程では、前記金属層を物理気相成長法又はスパッタ法により形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記金属層形成工程では、前記金属層を金、白金、パラジウム及びタングステンのうちのいずれかの金属材料で形成し、
前記絶縁層形成工程では、前記絶縁層を二酸化珪素及び窒化珪素のうちのいずれかの絶縁材料で形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程で形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程にて前記ビアホールを形成した後、前記マスク層を除去するマスク層除去工程と、
前記マスク層除去工程にて前記マスク層を除去した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、
前記金属層形成工程にて前記金属層を形成した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属層形成工程では、前記金属層を無電解めっき法により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板の平面に、開口部を有するマスク層を形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から電極パッド層に達するビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程にて前記ビアホールを形成した後、前記ビアホールの底部に、前記電極パッド層よりも絶縁材料の密着性が低い金属材料からなる金属層を形成する金属層形成工程と、
前記金属層形成工程にて前記金属層を形成した後、前記マスク層を除去すると共に、前記金属層形成工程で前記金属層を形成した際に前記マスク層に堆積した金属材料を前記マスク層の除去により剥離するマスク層除去工程と、
前記マスク層除去工程にて前記マスク層を除去した後、化学気相成長法にて前記半導体基板の平面及び前記ビアホールの側壁部に前記絶縁材料からなる絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程にて前記絶縁層を形成した後、前記半導体基板の平面及び前記ビアホールの内部に、前記電極パッド層に電気的に導通する導電層を形成する導電層形成工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
前記金属層形成工程では、前記金属層を物理気相成長法又はスパッタ法により形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記金属層形成工程では、前記金属層を金、白金、パラジウム及びタングステンのうちのいずれかの金属材料で形成し、
前記絶縁層形成工程では、前記絶縁層を二酸化珪素及び窒化珪素のうちのいずれかの絶縁材料で形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１２９４４２（Ｐ２０１２−１２９４４２Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２８１４７７（Ｐ２０１０−２８１４７７）
【出願日】平成２２年１２月１７日（２０１０．１２．１７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１７日（２０１０．１２．１７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]