改善された静電放電保護のための方法および装置
【課題】従来技術の短所を克服する異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術を提供すること。
【解決手段】多数の電力領域を持つ集積回路（ＩＣ）の保護のための領域間静電放電（ＥＳＤ）保護回路を有する装置。ＥＳＤ事象に応じて、保護回路は異なった電力領域間のＥＳＤ保護を提供する。特に、保護回路は１つの電力領域に結合された少なくとも１つのクランプを含み、同クランプはＥＳＤ事象の発生中に電流を伝導して、２つの異なった電力領域間のインターフェース回線に余分な電流を提供する。また、この余分な電流は、インターフェース回線上のインピーダンス要素にかかる電圧を上昇させ、それにより、ＥＳＤ保護のための設計の余裕を改善し、かつ、ＩＣ製品のためのより優れたＥＳＤ保護能力を提供する。
【解決手段】多数の電力領域を持つ集積回路（ＩＣ）の保護のための領域間静電放電（ＥＳＤ）保護回路を有する装置。ＥＳＤ事象に応じて、保護回路は異なった電力領域間のＥＳＤ保護を提供する。特に、保護回路は１つの電力領域に結合された少なくとも１つのクランプを含み、同クランプはＥＳＤ事象の発生中に電流を伝導して、２つの異なった電力領域間のインターフェース回線に余分な電流を提供する。また、この余分な電流は、インターフェース回線上のインピーダンス要素にかかる電圧を上昇させ、それにより、ＥＳＤ保護のための設計の余裕を改善し、かつ、ＩＣ製品のためのより優れたＥＳＤ保護能力を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、静電放電（ＥＳＤ）保護を提供する回路に関し、より詳細には、異なった電力領域間のインターフェースのＥＳＤ保護を提供するための方法および装置に関する。
【背景技術】
【０００２】
多数の電力領域を持つＩＣをＥＳＤのストレスから保護する際、ＩＯセルを保護することが、当技術分野では知られている。しかし、ストレスがかかっている間の異なった電力領域間の電圧差は、中核回路の内部の異なった領域間のインターフェースの保護が必要となるほどに激しくなることがある。これは、特に電荷デバイス・モデル（ＣＤＭ）ストレスの場合である。異なった電力領域間のインターフェースを保護する１つの方法は、領域間保護として知られているものを提供することによる。
【０００３】
図１を参照すると、従来技術によるＥＳＤ保護のための領域間保護回路１００が示されている。回路１００は、それぞれ、ノード１０２および１０３において２つの異なった電圧領域、および、ノード１０１および１１６においてそれらの対応する接地電圧を含んでいる。１０２における２つの電圧領域間のインターフェース回路は、電圧１０２と接地１１６との間に個別に接続された好ましくはＮＭＯＳトランジスタ１０７と直列になった好ましくはＰＭＯＳトランジスタ１０６を含んでいる。ノード１０３におけるインターフェース回路は、好ましくはＰＭＯＳトランジスタ１０８およびＮＭＯＳトランジスタ１０９と並列接続になった２つのＥＳＤクランプ１０４ａおよび１０４ｂの少なくとも１つを含んでいる。クランプ１０４ａおよび１０４ｂならびにトランジスタ１０８および１０９が電圧１０３と接地１０１との間に接続されていることに注意されたい。同様に、回路１００に設けられているのは、図１に示されたように、入力ポート１１４と（電圧領域１０２における）トランジスタ１０６および１０７のゲートとの間のインターフェース回線１１５内の抵抗器１０５である。入力ポート１１４は２つのＥＳＤクランプ１０４ａと１０４ｂとの間に配置され、電圧領域１０３におけるＰＭＯＳ１０８およびＮＭＯＳ１０９のトランジスタのゲートへの入力となっている。さらに、接地電圧１０１と１１６との間のインターフェース回線内には、インピーダンス要素１１０が設けられている。インピーダンス要素１１０は、接地電圧１０１と１１６との間のインターフェース回線内に設けられている。これは、抵抗器、ダイオード、ＭＯＳ、ＳＣＲ、インダクタなどのグループからのいずれの要素とすることもでき、かつ、前記要素の直列または並列のいずれかの接続とすることができる。典型的な場合、これは、（接地バス１０１のバス抵抗を示す）抵抗器、逆並列に結合された１対のダイオード、および、（接地バス１１６のバス抵抗を示す）他の抵抗器の直列接続である。
【０００４】
図１に示されたように、入力ＮＭＯＳ１０９およびＰＭＯＳ１０８のゲート酸化物が破壊されないようにするインターフェース回線に流れ込むＥＳＤ電流を制限するための抵抗器１０５、および、電圧を局所的にクランプするための入力ポート１１４のゲートにおけるＥＳＤクランプ１０４ａおよび１０４ｂの使用を、領域間保護が含むことに注意されたい。他の電圧領域１０３の接地１０１に関してノード１０２において陽のＥＳＤストレスが発生すると仮定する。ＥＳＤ電流１１１ａの大部分が電圧ノード１０２と接地ノード１１６との間の電力クランプを介して、かつ、接地ノード１１６および１０１を介して流れる一方、典型的に僅か数ｍＡの特定の量の電流１１１ｂは、トランジスタ１０６を介して、インターフェース回線１１５に、入力において抵抗器１０５およびＥＳＤクランプ１０４ｂに流れる。電圧領域１０２の電力クランプならびに接地バス１０１および１１６を介した主電流１１１ａは、ノード１０２と１０１との間に電圧降下を作り出す。この電圧降下はインターフェース回路により他の電圧領域に転送され、領域間保護なしにトランジスタ１０９のゲート酸化物にわたって発生し、かつ、トランジスタ１０９を破壊するために十分大きい。これを防止するために、電圧はＥＳＤクランプ１０４ｂによりクランプされ、抵抗器１０５が追加される。このことは、この電圧降下の最大の部分を、トランジスタ１０９の入力ゲート酸化物の代わりに抵抗器１０５にわたって発生させる。しかし、この抵抗器を介した電流は、典型的に電圧降下を十分に吸収し、ドライバを破壊から保護するためには十分大きいわけではない。
【０００５】
したがって、特定の接地バス電圧降下について、回路において考慮する必要がある少なくとも３つの重要な要素があることが明らかである。１つは、ＥＳＤクランプ１０４ｂのサイズ、回線抵抗１０５、および、回線ドライバ・トランジスタ１０６のサイズである。最も重要なものは回線抵抗１０５であり、なぜなら、これが、特定のバス電圧に対して回線を介して流れる電流を決定するからである。より大きな電圧降下（より大きなＥＳＤ）について、インピーダンス１０５は、同じ回線電流１１１ｂについてこれにかかる十分な電圧を得るために、増加される必要がある。しかし、現実的な応用例においては、設計の制約のために、回線抵抗１０５を増加させることが必ずしも可能ではない。なぜなら、これが、これらのインターフェース回路の速度性能を低下させ、かつ、この回線を駆動するために必要な電力消費量を増加させることがあるからである。他の解決策は、ドライバ・トランジスタ１０６のサイズを大きくすることであり、そうすれば、同トランジスタ１０６はより多くの電流を回線内から調達するか、または、回線に流すことができる。しかし、これも望ましくない。なぜなら、これも、電力消費量などの重要な設計仕様に悪影響を及ぼすからである。さらに、これらのパラメータの感度により、回路設計者は、通常、ＥＳＤ設計者がインターフェース回路自体のいずれをも変更することを許容しない。さらに他の解決策は、ＥＳＤクランプのサイズを大きくすることである。しかし、第１に、ＥＳＤのサイズを大きくすることにより、このＥＳＤ保護のために消費されるシリコンの面積を劇的に拡大し、第２に、同じ回線抵抗に対してＥＳＤクランプのサイズを大きくすることにより、ドライバのサイズおよびバスの電圧が低下し、必要な電流が増加する。その場合、ドライバは、ドライバがこの余分な電流を扱えない場合に故障する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、当技術分野においては、上記に検討された従来技術の短所を克服する異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術を提供する必要性がある。
【課題を解決するための手段】
【０００７】
添付の図面は本発明の概念を示す目的のためであることは理解されよう。
本発明の一実施形態において、多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路が提供されている。このＥＳＤ保護回路は、第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、第２の電圧供給回線と、第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタとを含んでいる。この回路は、第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプも含んでいる。この第１のＥＳＤクランプは第１のＭＯＳトランジスタと平行に定置されている。この回路は、第２の電圧供給回線と、第１および第２の接地電位の少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプとも含んでいる。第２のＥＳＤクランプは、第２のＭＯＳトランジスタと平行に定置されている。この回路は、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じてインピーダンス回路内に電流の少なくとも一部を供給するインピーダンス回路をさらに含んでいる。
【発明を実施するための最良の形態】
【０００８】
本発明は、添付の図面とともに検討される以下に掲げられた例示的な実施形態の詳細な説明からより容易に理解される。
【０００９】
本発明は、ＩＣ上の異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術の改善点を提供する。特に、本発明は、インターフェース回線を介した電流を増加させ、それにより、回線ドライバ自体を変更せずにこの回線にわたる電圧降下を増加させるための解決策を提案する。本発明は、ＥＳＤ中のインターフェース回線のインピーダンスを増加させ、それにより、同回線にわたる電圧降下を増加させるための手法も提案する。インターフェース回線にかかる電圧の増加は、ＥＳＤ保護戦略のための設計の余裕を改善し、それにより、ＩＣ製品のためのより優れたＥＳＤ保護能力を提供する。
【００１０】
本発明の一実施形態において、図２は、改善された領域間ＥＳＤ保護回路２００の第１の実施形態の一般的な実施を示している。ＥＳＤ保護回路２００は、回路１００に対する少数の同様な要素を含んでいるが、抵抗器１０５に制限されず、かつ、図２に示されたように、インターフェース回線２１５のいずれかのインピーダンス・デバイス２０５とすることができる。インピーダンス要素２１０は、接地電圧２０１と２１６との間のインターフェース回線中に設けられている。これは、抵抗器、ダイオード、ＭＯＳ、ＳＣＲ、インダクタなどのグループからのいずれかの要素とすることができるか、または、前記要素の直列もしくは並列のいずれかの接続とすることができる。典型的な場合、これは（接地バス２０１のバス抵抗を示す）抵抗器、逆並列に結合された１対のダイオード、および、（接地バス２１６のバス抵抗を示す）もう１つの抵抗器の直列接続である。加えて、回路２００は２つのＥＳＤクランプ・デバイス２１５ａおよび２１５ｂも含んでおり、これらは、ＥＳＤ事象の発生中に二次電流を伝導し、したがって、インターフェース回線２１５のインピーダンス要素２０５を介してより多くの電流を流すために追加されているものである（図２Ａ、２Ｂ、２Ｃ、および、２Ｄにおける要素２１１）。したがって、回線インピーダンス２０５により多くの電流を流すことにより、インピーダンス２０５の値は、より低い値、好ましくは数百オームに制御され得るか、または、電流量にさほど依存しないようにできる。なぜなら、同じ電圧降下またはインピーダンス・デバイス２０５にわたる電圧降下が増大され得るからである。今度は、インピーダンス２０５にわたるこの電圧降下が、トランジスタ２０９のゲートとドライバとにわたる電圧降下を低下させるか、または、制限し、それにより、トランジスタ２０９のゲート酸化物またはドライバの破壊を防止する。したがって、この実施は、インピーダンス２０５におけるより低い回線抵抗および不変の回線ドライバ・トランジスタ２０６および２０７を伴ってより優れた領域間保護を可能にし、これは、２つの異なった電圧領域間のいくつかの高速実用例において有意な長所となり得る。たとえ２つのクランプ・デバイス２１５ａおよび２１５ｂが図２に示されてはいても、回路２００は、好ましくは、ＥＳＤ事象の発生中に電流を伝導するための１つのクランプ・デバイスのみを含むことができることに注意されたい。例えば、ＥＳＤ電流が供給回線２０２から接地回線２０１に流れる場合、１つのクランプ・デバイス２１５ａのみが、インターフェース回線２１５に二次電流を供給するために回路２００において十分であるとすることができる。他の実施例において、ＥＳＤ電流が接地回線２１６から供給回線２０３に、または、接地回線２０１に流れる場合、１つのクランプ・デバイス２１５ｂのみが、インターフェース回線２１５に二次電流を供給するために回路２００において十分であるとすることができる。他の実施例は、ＥＳＤ電流が供給回線２０３から接地２１６に流れている場合である。この場合、二次電流は、ＥＳＤクランプ２０４ａ、インピーダンス要素２０５、および、ＥＳＤクランプ２１５ｂを介して流れる。
【００１１】
どのくらいの量の電流を、ＥＳＤ事象の発生中にインターフェース回路自体がインターフェース回線に流せるかによっては、クランプ・デバイス２１５ａおよび２１５ｂが回線２１５を介して電流２１１の小さな、または、大きな部分を伝導することが必要となることに注意されたい。図２Ａは、回線２１５を介して二次電流２１１のすべてを伝導するクランプ・デバイス２１５ａおよび２１５ｂを示している。図示されてはいないが、ドライバ・トランジスタ２０６および２０７は電流の幾分かの部分を伝導している可能性があるが、典型的な場合では、この電流は保護デバイスにとって無視できるものである。二次電流２１１の一部のみがクランプ・デバイスにより伝導されると、出力ドライバ・トランジスタ２０６および２０７は、図２Ｂ、２Ｃ、および、２Ｄに示されたように電流１１１ｂの残り部分を伝導する。図２Ｂは、クランプ・デバイス２１５ａのみが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図３および３Ａの実施形態を使用してさらに詳細に説明される。図２Ｃはクランプ・デバイス２１５ｂのみが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図４および４Ａの実施形態を使用してさらに詳細に説明される。図２Ｄは双方のクランプ・デバイス２１５ａおよび２１５ｂが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図４Ｂおよび図４Ｃの実施形態を使用してさらに詳細に説明される。
【００１２】
さらに、ＥＳＤクランプ・デバイス２１５ａおよび２１５ｂならびに能動回線インピーダンス２０５が、好ましくは、コイル、ダイオード、ＭＯＳ、ＳＣＲなどのいずれのデバイスともすることができることに注意されたい。ＭＯＳまたはＳＣＲなどの能動デバイスの場合、何らかのトリガ回路も追加することが可能である。本発明が、図２に示された標準的なＣＭＯＳインバータに加えて、他のインターフェース構成にも適用可能であることに注意されたい。他のインターフェース構成のいくつかの例は、カスコードＮＭＯＳ／ＰＭＯＳ構成、オープン・ドレインＭＯＳ回路である。
【００１３】
図３および３Ａを参照すると、本発明の領域間ＥＳＤ回路３００の好ましい実施形態が示されている。回路３００は、インピーダンス要素１０５として機能するための回線抵抗器３０２、ならびに、回路２００のＥＳＤクランプ２１５ａおよび２１５ｂとして機能するためのＧＧＮＭＯＳトランジスタ３０１ａおよび３０１ｂを好ましくは提供する。これは、設計の制約のためにドライバ・トランジスタ２０６および２０７に何らの変更も行えないときに必要となることがある。この場合、トランジスタ３０１ｂのゲートは接地端末２１６に接続され、トランジスタ３０１ａのゲートは電圧回線２０２に接続されている。このことが、双方のトランジスタ３０１ａおよび３０１ｂをオフ状態にする。加えて、これらのゲートは、通常の動作中およびＥＳＤ動作中にトランジスタ３０１ａおよび３０１ｂの状態を制御するための回路に接続することができる。例えば、ＥＳＤ電流１１１ａが電圧回線２０２から要素２１０を介して接地回線２０１に流れる場合を考える。トランジスタ２０９のゲート酸化物にわたり電圧が生成され、同酸化物に破壊をもたらす。これを防止するために、この電圧はＥＳＤクランプ２０４ｂにより安全な値にクランプされる。これが発生するや否や、クランプ２０４ｂは電流１１１ｂを伝導し始める。この電流１１１ｂは、図３に示されたように、ドライバ２０６のＰＭＯＳトランジスタから電流１１１ｂを引き出す回線から送られなければならない。このトランジスタ２０６は通常は非常に小さいため、これが調達できる電流は限られている。したがって、ＥＳＤの発生中に追加の電流２１１を伝導するためにＰＭＯＳドライバ２０６に並列に接続されるために、追加のトランジスタ３０１ａが追加されている。そのため、トランジスタ３０１ａにかかる電圧がそのトリガ電圧よりも高くなるや否や、トランジスタ３０１ａは２０６と並列で電流２１１を伝導し始める。このことはインターフェース回線２１５に余分な電流２１１を供給し、今度は、同回線２１５が回線抵抗３０２にかかる電圧を上昇させる。この電流は図３Ａに示されている。抵抗回線にかかる電圧を上昇させることにより、ＥＳＤ保護のための設計の余裕は、回線抵抗３０２などのように、より大きくなり、したがって、低減できるか、または、最大許容接地バス・インピーダンス・レベル（要素２１０）を上昇させられることに注意されたい。例えば、ＥＳＤストレスが回線２１６にある場合、トランジスタ３０１ｂは過剰な電圧によりオンとされ、かつ、インターフェース回線２１５の回線インピーダンス２０５に二次電流２１１を流すために、同電流２１１を伝導し始める。
【００１４】
図４および４Ａを参照すると、本発明のラバー・バンディングＥＳＤ回路４００の他の好ましい実施形態が示されている。回路４００は、好ましくは、インピーダンス要素１０５として機能するための回線抵抗器４０２、ならびに、回路２００のＥＳＤクランプ２１５ａおよび２１５ｂとして機能するためのダイオード４０１ａおよび４０１ｂを提供する。上記に検討されたように、従来技術では、供給回線２０２から接地回線２０１へのＥＳＤストレス発生中に、電流１１１ａは、電圧回線２０２と接地バス２１６との間の電力クランプを介して、接地バス２１６および２０１ならびにインピーダンス要素２１０を介して流れる。このことは、電圧ノード２０１と２０２との間に大きな電圧降下を作り出す。その結果、トランジスタ２０９のゲート酸化物にかかる電圧は危険な値に生成され、この酸化物に破壊をもたらす。これを防止するために、この電圧はＥＳＤクランプ２０４ｂにより安全な値にクランプされている。これが発生するや否や、クランプ２０４ｂは電流１１１ｂを伝導し始める。この電流は、図４Ａに示されたように、トランジスタ２０６から引き出すインターフェース回線２１５から送られる。トランジスタ２０６を介して流れるこの電流のために、トランジスタ２０６にかかる電圧が、電圧回線２０２と入力ポート２１６との間の電圧よりも高くなることは容易に可能である。これが発生するや否や、図４Ａに示されたように、ダイオード４０１ｂには順方向バイアスがかかり、かつ、電流２１１を伝導し、電流２１１はインターフェース回線２１５を介してこの電流を増加させる一方、トランジスタ２０６をさらなるストレスから解放する。したがって、この実施は、トランジスタ２０６を変化させずにインターフェース回線にさらに多くの電流を調達することができる。さらに、ダイオード４０１ｂは、抵抗器３０２の値をさらに低下させることを再び可能にする抵抗器３０２を介して流れる電流を増強するようにさらに機能する。
【００１５】
図示されてはいないが、同様の状況は、ノード２０３に関して電圧ノード２１６においてＥＳＤストレスが発生した際に発生する可能性がある。この場合、電流のほとんどは、接地バス２０１およびインピーダンス要素２１０を介して、接地バス２１６に、かつ、電圧回線２０３と接地バス２０１との間の電力クランプを介して流れる。この場合、大きな電圧降下がトランジスタ２０８のゲート酸化物に存在し、かつ、ＥＳＤクランプ２０４ａはこの電圧を安全な値にクランプする。これが発生すると、トランジスタ２０７内の寄生ダイオードにより調達された電流がポート２１６からインターフェース回線２１５に流れる。このダイオードが通常は非常に脆弱であるため、ダイオード４０１ｂは電流のほとんどを伝導し、したがって、回線抵抗４０２にわたる電圧降下を増加させる。これが、ＥＳＤ保護の動作のために、より大きな余裕をさらに作り出す。
【００１６】
本発明の他の好ましい実施形態において、それぞれ図４Ｂおよび図４Ｃに示されたように、トランジスタ３０１ａはＥＳＤクランプ２１５ａとして機能することができ、ダイオード４０１ｂはＥＳＤクランプ２１５ｂとして機能することができる。上記図３Ａを参照して検討されたように、同じく、図４Ｂにおいて、ＥＳＤ事象の発生中に、トランジスタ３０１ａは２０６と並列に電流２１１を伝導し始める。これは、インターフェース回線２１５に余分な電流２１１を供給し、同電流２１１が、今度は回線抵抗３０２にかかる電圧を上昇させる。同様に、上記の図４Ａを参照して検討したように、図４Ｃと同じく、ＥＳＤ事象の発生中、ダイオード４０１ｂには順方向バイアスがかかり、同じく余分な電流２１１を伝導し、これが、インターフェース回線２１５を介した電流を増加させる一方、さらなるストレスからトランジスタ２０６を解放する。
【００１７】
図５を参照すると、本発明の改善された領域間ＥＳＤ保護回路５００の他の実施形態が示されている。回路５００において、図２の能動インピーダンス要素１０５は、トランジスタ５０１およびトランジスタ５０３からなるパス・ゲートを使用することにより実現されている。そのため、インピーダンス要素１０５に対しては、固定値の抵抗を使用する代わりに、トランジスタ５０１および５０３からなる要素１０５の抵抗値がこの要素１０５が通常の動作中かＥＳＤの発生中かにより決定されている。この値はゲート電圧により決定されている。目的は、ＥＳＤ発生中のインターフェース回線２１５に高インピーダンス・パスを有することである。しかし、通常の動作中は、回線抵抗１０５は可能な限り低くあるべきである。図５に示されたように、トランジスタ５０１のバルクは接地回線２１６に接続され、トランジスタ５０３のバルクは供給回線２０２に接続されている。トランジスタ５０１のゲートは制御信号５０２で駆動され、トランジスタ５０３のゲートは制御信号５０４で駆動されている。注意されたいことは、制御信号５０２および５０４が互いに逆となっていることである。ＩＣの通常の動作中、信号５０２は論理ハイとなっており、信号５０４は論理ローとなっている。この条件下で、双方のトランジスタ５０１および５０３はオンにされ、パス・ゲートは低いインピーダンスを持つ。この場合、（図示されていない）二次電流２１１は、パス・ゲートのトランジスタ５０１および５０３を介してドレインからソースに自由に流れることができる。しかし、ＥＳＤ発生中は高インピーダンスが所望される。そのため、この場合、制御器５０２は論理ローとなるべきであり、制御信号５０４は論理ハイとなり、したがって、双方のトランジスタ５０１および５０３ともオフとされる。この場合、パス・ゲートのこれらのトランジスタ５０１および５０３を介してドレインからソースに流れようとしている（図示されていない）ＥＳＤ二次電流２１１は高インピーダンスを経験する。
【００１８】
図６および６Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路６００の他の実施形態が示されている。回路６００においては、図２において設けられているＥＳＤクランプ２０４ａおよび２０４ｂに加えて、示されたように、追加のＥＳＤクランプ２０４ｃおよび２０４ｄが追加されている。ＥＳＤクランプ２０４ｃはトランジスタ２０９のソースと接地２０１との間に追加され、ＥＳＤクランプ２０４ｂに直列に接続されてもいる。ＥＳＤクランプ２０４ｂはトランジスタ２０８のソースと電圧ノード２０３との間に追加され、ＥＳＤクランプ２０４ａに直列に接続されてもいる。そのため、ＥＳＤ電流が供給回線２０２から接地２０１に流れる場合を考える。この実施形態においては、トランジスタ２０９のゲートで生成された電圧を制限するために、ＥＳＤクランプ２０４ｃが追加されており、同クランプ２０４ｃ自体は幾分かの抵抗を有しており、したがって、インピーダンス要素２０５とＥＳＤクランプ２０４ｃとの間で電圧を分割している。そのため、この実施形態においては、図６Ａに示されたように、生成された電圧は要素２０５にかかるだけではなく、要素２０４ｃにもかかっている。長所の１つは、高いインピーダンス、例えば１キロオームが必要な場合に、このインピーダンスを要素２０５と２０４ｃとの間で分割できることである。そのため、ＥＳＤ発生中は、生成された電圧を防止するために、図６Ａに示されたように、ＥＳＤクランプ２０４ｂが電流２１１を伝導するだけでなく、ＥＳＤクランプ２０４ｃも電流２１１を伝導し始める。多くの場合に、トランジスタ２０９のソースにおけるこのＥＳＤクランプ２０４ｃのインピーダンスが十分高ければ、単にトランジスタ２０９のソースにＥＳＤクランプ２０４ｃを定置することにより、インピーダンス要素２０５が必要でなくなることに注意されよう。
【００１９】
供給回線２０２と供給回線２０３との間にＥＳＤストレスがあると、上記に検討されたものと同様の実用例が適用されることに注意されたい。この場合、ＥＳＤ事象の発生中、電流は、供給回線２０２から２１５ａに、続いて、インピーダンス要素２０５を介してＥＳＤクランプ２０４ａに、続いて、ＥＳＤクランプ２０４ｄに流れる。この場合の流れにおいて、生成された電圧はインピーダンス要素２０５とＥＳＤクランプ２０４ｄとの間で分割される。さらに、たとえ、図示されていないが、他の実施形態において、（高抵抗が必要でない）多くの場合に、要素２０５、２１５ａ、および、２１５ｂは回路６００から排除することができる。
【００２０】
図７および７Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路７００の他の実施形態が示されている。回路７００において、図２のＥＳＤクランプ２０４ａおよび２０４ｂは排除されており、代わりに、単一のＥＳＤクランプ２０４ｅが入力ポート２１６と入力端末２１３との間に追加されている。クランプ２０４ａおよび２０４ｂを排除して１つのＥＳＤクランプ２０４ｅのみをトランジスタ２０８と２０９との間に定置することの長所の１つは、インターフェース回線２１４において面積を低減し、かつ、容量をさらに低減することである。インピーダンス要素２０５の抵抗値は、トランジスタの速度のために制限されている。そのため、高速伝送において、インピーダンス要素２０５は、ゲート酸化物ならびにＥＳＤクランプ２０４ａおよび２０４ｂからの拡大された容量とは最早組み合わされない。この容量値がチャンネルの抵抗により増倍された場合、それはインターフェース段の固有の時定数を与える。固有の時定数は送信機が動作できる速度に制限を課す。なぜなら、より高い周波数の信号がフィルタ除去されるからである。
【００２１】
図７Ａを参照すると、ＥＳＤ事象の発生中の回路７００の電流の流れが示されている。通常の動作中は、ＥＳＤクランプ２０４ｅがオフとされ、そのため、これが、入力ポート２１４から端末２１３に流れ、トランジスタ２０９および最後に接地２０１に続く電流を制限する。ＥＳＤストレス下では、ノード２０２における電圧が入力ポート２１４に転送される。このノードにおける電圧は、クランプ２０４ｅのトリガ電圧に達するまで上昇する。続いて、さらに多くの電流１１１ｂが、供給回線２０２からトランジスタ２０６およびクランプ２１５ａを介して回線インピーダンスに流れることが可能となる。続いて、この電流は、単一のクランプ２０４ｅを介して端末２１３に流れる。この後、電流は入力トランジスタ２０９を介してドレインからソースに、および、接地２０１に流れることができる。さらに、たとえ、図示されてはいないが、他の実施形態においては、追加電流を流す能力が必要とされない多くの場合、要素２１５ａおよび２１５ｂを回路７００から排除することができる。
【００２２】
多数の領域間インターフェースがしばしばある。このような接続の例の１つが図８に示されている。例示的な図８において、少なくとも２つのインターフェース保護回路２００からなる多領域間接続８００が示されていることに注意されたい。この多領域間接続が図８のものに限られないことに注意されたい。当業者は、他の多領域間接続も同じく作成できることを理解されよう。ここで多ＥＳＤクランプ２０４ａおよび２０４ｂならびに多インピーダンス要素２０５が必要であるために、図８に示されたように、ＥＳＤ検出器２１８が、好ましくは、定置され、かつ、異なったクランプにわたり共有される。図８に示されたように、ＥＳＤ検出器２１８をＥＳＤクランプ２０４ａおよび２０４ｂに接続することにより、クランプ２０４ａおよび２０４ｂを遥かに高速にトリガするうえで役立つことに注意されたい。同様に、このＥＳＤ検出器２１８が１つのみの接続のためには通常は大きすぎるために、同検出器２１８は、好ましくは、異なった多数の接続にわたり共有することができ、したがって、領域間保護の総表面積を低減する。それにより、このようにして、１つのみのトリガ回路、すなわち、ＥＳＤ検出器２１８が多領域間インターフェース全体のために使用されている。
【００２３】
さらに、図８において、２つの回路２００の間の接続が、好ましくは、入力に定置された局所クランプ（ＮＭＯＳ）２０４ｂのゲートに接続されていることに注意されたい。再び、２つの保護回路２００の間の接続がこの局所クランプ２０４ｂには限られないことに注意されたい。当業者は、この２つの回路間では他の接続も作成できることを理解されよう。たとえ、図示されていないが、１つの好ましい実施形態においては、ＥＳＤ検出器２１６が、好ましくは、クランプ２１５ａおよび２１５ｂにも接続することができる。代案として、要素２１５ａおよび２１５ｂは接続回路８００から排除することもできる。
【００２４】
本発明の好ましい実施形態において、図８Ａに示されたように、ＥＳＤ検出器回路２１８は、抵抗器およびコンデンサからなるＲＣ過渡検出器２１８ａである。再び、ＥＳＤ検出器２１８がＲＣ過渡検出器２１８ａに限られないことに注意されたい。当業者は、フィードバック技術もしくはインバータ段と組み合わされたＲＣ過渡検出器などの他のＥＳＤ検出器、または、過電圧／過電流感知デバイスさえもがトリガ要素として使用でき、かつ、多領域間で共有できることを理解されよう。
【００２５】
図９を参照すると、本発明の改善された領域間ＥＳＤ保護回路９００の代案実施形態が示されている。図２に示されたように、電力供給と回路ノード２１５との間にドライバ２０６と並列にＥＳＤクランプ２１５ａを定置する代わりに、図９においては、ＥＳＤクランプ２１５ａが、代わりに、主力ドライバと直列に、したがって、電力回線２０２とトランジスタ２０６のソースとの間に定置されていることに注意されたい。同様に、図２に示されたように、接地ノード２１６と回路ノード２１５との間にドライバ２０７と並列にＥＳＤクランプ２１５ｂを定置する代わりに、図９においては、ＥＳＤクランプ２１５ｂが、代わりに、接地２１６とトランジスタ２０７のソースとの間に出力ドライバと直列に定置されている。インターフェース駆動回路とのＥＳＤクランプのこの直列接続が、直列要素にわたる（それらの２つのノードの間のストレスに対して）２０２と２０１の間の全ＥＳＤ電圧の幾分かを定置することにより、回線インピーダンス２０５が吸収する必要のある電圧降下を低減していることに注意されたい。
【００２６】
本発明の好ましい実施形態において、図９Ａに示されたように、ＥＳＤクランプ２１５ａおよび２１５ｂは、それぞれＮＭＯＳおよびＰＭＯＳである。そのため、カスケード式ドライバが形成されている。それにより、例えばノード２０２でのＥＳＤストレス発生中には、ノード２０２とインターフェース回線２１５の間で生成された電圧がＥＳＤクランプ２１５ａとＰＭＯＳ２０６にかかる電圧に等しく、すなわち、単一のＰＭＯＳ２０６にかかる電圧の２倍になる。この余分な電圧降下が、ここでは、回線インピーダンス２０５により吸収される必要が最早ないため、インピーダンス要素２０５の抵抗値は低減することができる。
【００２７】
本発明の他の実施形態において、図９Ａのカスケードになったドライバ２１５ａおよび２１５ｂも、好ましくは、図９Ｂに示されたように、多数のドライバの間で適用および共有することができる。したがって、カスケードになったドライバＭＯＳ２１５ａおよび２１５ｂは、多数の領域間接続において共有することができる。
【００２８】
図１０および１０Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路１０００の他の実施形態が示されている。この実施形態では、図２の回路２００の局所クランプ２０４ａおよび２０４ｂも、二次的な保護手法から構成することができる。特に、この回路１０００において、それぞれ、図２のクランプ２０４ａは、クランプ２０４ｆおよび２０４ｇから構成され、図２のクランプ２０４ｂは、クランプ２０４ｈおよび２０４ｉから構成されている。同じく回路に含まれているのは、クランプ２０４ｆ／２０４ｇと２０４ｈ／２０４ｉとの間に配置された抵抗器２２０である。図１０Ａに示されたように、電流１１１ｂの主な部分はクランプ２０４ｈおよび２０４ｉにより伝導される一方、この電流の第３の小さな部分は抵抗器２１８を介して２０４ｆおよび２０４ｇにより伝導されている。したがって、この実施においては、抵抗器２２０を介して余分な電圧が供給されている。さらに、たとえ、図示されてはいないが、追加電流を流す能力が必要ではない多くの場合、要素２１５ａおよび２１５ｂは回路１０００から排除することができる。
【００２９】
本発明の教示を組み込んだ様々な実施形態が本明細書において詳細に示され、かつ、説明されたが、当業者は、本発明の精神および範囲から逸脱せずに、これらの教示をまだ組み込んだ多くの他の様々な実施形態を直ちに考案できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の従来技術による領域間ＥＳＤ保護回路のブロック図である。
【図２】本発明の第１の実施形態による改善された領域間ＥＳＤ保護回路のブロック図である。
【図２Ａ】図２における電流の流れのブロック図である。
【図２Ｂ】図２における電流の流れのブロック図である。
【図２Ｃ】図２における電流の流れのブロック図である。
【図２Ｄ】図２における電流の流れのブロック図である。
【図３】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図３Ａ】図３における電流の流れの概略図である。
【図４】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図４Ａ】図４における電流の流れの概略図である。
【図４Ｂ】本発明の１つの好ましい実施形態による図３Ａおよび図４Ａの組合せの電流の流れの概略図である。
【図４Ｃ】本発明の他の好ましい実施形態による図３Ａおよび図４Ａの組合せの電流の流れの概略図である。
【図５】本発明の第４の実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図６】本発明の第５の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図６Ａ】図６における電流の流れのブロック図である。
【図７】本発明の第６の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図７Ａ】図７における電流の流れのブロック図である。
【図８】本発明の第７の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図８Ａ】図８における電流の流れの概略図である。
【図９】本発明の第８の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図９Ａ】本発明の好ましい実施形態による図９の改善された領域間ＥＳＤ保護回路の例示的な概略図である。
【図９Ｂ】本発明の好ましい実施形態による図９の改善された領域間ＥＳＤ保護回路の例示的な概略図である。
【図１０】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図１０Ａ】図１０における電流の流れの概略図である。
【技術分野】
【０００１】
本発明は一般に、静電放電（ＥＳＤ）保護を提供する回路に関し、より詳細には、異なった電力領域間のインターフェースのＥＳＤ保護を提供するための方法および装置に関する。
【背景技術】
【０００２】
多数の電力領域を持つＩＣをＥＳＤのストレスから保護する際、ＩＯセルを保護することが、当技術分野では知られている。しかし、ストレスがかかっている間の異なった電力領域間の電圧差は、中核回路の内部の異なった領域間のインターフェースの保護が必要となるほどに激しくなることがある。これは、特に電荷デバイス・モデル（ＣＤＭ）ストレスの場合である。異なった電力領域間のインターフェースを保護する１つの方法は、領域間保護として知られているものを提供することによる。
【０００３】
図１を参照すると、従来技術によるＥＳＤ保護のための領域間保護回路１００が示されている。回路１００は、それぞれ、ノード１０２および１０３において２つの異なった電圧領域、および、ノード１０１および１１６においてそれらの対応する接地電圧を含んでいる。１０２における２つの電圧領域間のインターフェース回路は、電圧１０２と接地１１６との間に個別に接続された好ましくはＮＭＯＳトランジスタ１０７と直列になった好ましくはＰＭＯＳトランジスタ１０６を含んでいる。ノード１０３におけるインターフェース回路は、好ましくはＰＭＯＳトランジスタ１０８およびＮＭＯＳトランジスタ１０９と並列接続になった２つのＥＳＤクランプ１０４ａおよび１０４ｂの少なくとも１つを含んでいる。クランプ１０４ａおよび１０４ｂならびにトランジスタ１０８および１０９が電圧１０３と接地１０１との間に接続されていることに注意されたい。同様に、回路１００に設けられているのは、図１に示されたように、入力ポート１１４と（電圧領域１０２における）トランジスタ１０６および１０７のゲートとの間のインターフェース回線１１５内の抵抗器１０５である。入力ポート１１４は２つのＥＳＤクランプ１０４ａと１０４ｂとの間に配置され、電圧領域１０３におけるＰＭＯＳ１０８およびＮＭＯＳ１０９のトランジスタのゲートへの入力となっている。さらに、接地電圧１０１と１１６との間のインターフェース回線内には、インピーダンス要素１１０が設けられている。インピーダンス要素１１０は、接地電圧１０１と１１６との間のインターフェース回線内に設けられている。これは、抵抗器、ダイオード、ＭＯＳ、ＳＣＲ、インダクタなどのグループからのいずれの要素とすることもでき、かつ、前記要素の直列または並列のいずれかの接続とすることができる。典型的な場合、これは、（接地バス１０１のバス抵抗を示す）抵抗器、逆並列に結合された１対のダイオード、および、（接地バス１１６のバス抵抗を示す）他の抵抗器の直列接続である。
【０００４】
図１に示されたように、入力ＮＭＯＳ１０９およびＰＭＯＳ１０８のゲート酸化物が破壊されないようにするインターフェース回線に流れ込むＥＳＤ電流を制限するための抵抗器１０５、および、電圧を局所的にクランプするための入力ポート１１４のゲートにおけるＥＳＤクランプ１０４ａおよび１０４ｂの使用を、領域間保護が含むことに注意されたい。他の電圧領域１０３の接地１０１に関してノード１０２において陽のＥＳＤストレスが発生すると仮定する。ＥＳＤ電流１１１ａの大部分が電圧ノード１０２と接地ノード１１６との間の電力クランプを介して、かつ、接地ノード１１６および１０１を介して流れる一方、典型的に僅か数ｍＡの特定の量の電流１１１ｂは、トランジスタ１０６を介して、インターフェース回線１１５に、入力において抵抗器１０５およびＥＳＤクランプ１０４ｂに流れる。電圧領域１０２の電力クランプならびに接地バス１０１および１１６を介した主電流１１１ａは、ノード１０２と１０１との間に電圧降下を作り出す。この電圧降下はインターフェース回路により他の電圧領域に転送され、領域間保護なしにトランジスタ１０９のゲート酸化物にわたって発生し、かつ、トランジスタ１０９を破壊するために十分大きい。これを防止するために、電圧はＥＳＤクランプ１０４ｂによりクランプされ、抵抗器１０５が追加される。このことは、この電圧降下の最大の部分を、トランジスタ１０９の入力ゲート酸化物の代わりに抵抗器１０５にわたって発生させる。しかし、この抵抗器を介した電流は、典型的に電圧降下を十分に吸収し、ドライバを破壊から保護するためには十分大きいわけではない。
【０００５】
したがって、特定の接地バス電圧降下について、回路において考慮する必要がある少なくとも３つの重要な要素があることが明らかである。１つは、ＥＳＤクランプ１０４ｂのサイズ、回線抵抗１０５、および、回線ドライバ・トランジスタ１０６のサイズである。最も重要なものは回線抵抗１０５であり、なぜなら、これが、特定のバス電圧に対して回線を介して流れる電流を決定するからである。より大きな電圧降下（より大きなＥＳＤ）について、インピーダンス１０５は、同じ回線電流１１１ｂについてこれにかかる十分な電圧を得るために、増加される必要がある。しかし、現実的な応用例においては、設計の制約のために、回線抵抗１０５を増加させることが必ずしも可能ではない。なぜなら、これが、これらのインターフェース回路の速度性能を低下させ、かつ、この回線を駆動するために必要な電力消費量を増加させることがあるからである。他の解決策は、ドライバ・トランジスタ１０６のサイズを大きくすることであり、そうすれば、同トランジスタ１０６はより多くの電流を回線内から調達するか、または、回線に流すことができる。しかし、これも望ましくない。なぜなら、これも、電力消費量などの重要な設計仕様に悪影響を及ぼすからである。さらに、これらのパラメータの感度により、回路設計者は、通常、ＥＳＤ設計者がインターフェース回路自体のいずれをも変更することを許容しない。さらに他の解決策は、ＥＳＤクランプのサイズを大きくすることである。しかし、第１に、ＥＳＤのサイズを大きくすることにより、このＥＳＤ保護のために消費されるシリコンの面積を劇的に拡大し、第２に、同じ回線抵抗に対してＥＳＤクランプのサイズを大きくすることにより、ドライバのサイズおよびバスの電圧が低下し、必要な電流が増加する。その場合、ドライバは、ドライバがこの余分な電流を扱えない場合に故障する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、当技術分野においては、上記に検討された従来技術の短所を克服する異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術を提供する必要性がある。
【課題を解決するための手段】
【０００７】
添付の図面は本発明の概念を示す目的のためであることは理解されよう。
本発明の一実施形態において、多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路が提供されている。このＥＳＤ保護回路は、第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、第２の電圧供給回線と、第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタとを含んでいる。この回路は、第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプも含んでいる。この第１のＥＳＤクランプは第１のＭＯＳトランジスタと平行に定置されている。この回路は、第２の電圧供給回線と、第１および第２の接地電位の少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプとも含んでいる。第２のＥＳＤクランプは、第２のＭＯＳトランジスタと平行に定置されている。この回路は、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じてインピーダンス回路内に電流の少なくとも一部を供給するインピーダンス回路をさらに含んでいる。
【発明を実施するための最良の形態】
【０００８】
本発明は、添付の図面とともに検討される以下に掲げられた例示的な実施形態の詳細な説明からより容易に理解される。
【０００９】
本発明は、ＩＣ上の異なった電力領域間のインターフェースのＥＳＤ保護のための領域間保護技術の改善点を提供する。特に、本発明は、インターフェース回線を介した電流を増加させ、それにより、回線ドライバ自体を変更せずにこの回線にわたる電圧降下を増加させるための解決策を提案する。本発明は、ＥＳＤ中のインターフェース回線のインピーダンスを増加させ、それにより、同回線にわたる電圧降下を増加させるための手法も提案する。インターフェース回線にかかる電圧の増加は、ＥＳＤ保護戦略のための設計の余裕を改善し、それにより、ＩＣ製品のためのより優れたＥＳＤ保護能力を提供する。
【００１０】
本発明の一実施形態において、図２は、改善された領域間ＥＳＤ保護回路２００の第１の実施形態の一般的な実施を示している。ＥＳＤ保護回路２００は、回路１００に対する少数の同様な要素を含んでいるが、抵抗器１０５に制限されず、かつ、図２に示されたように、インターフェース回線２１５のいずれかのインピーダンス・デバイス２０５とすることができる。インピーダンス要素２１０は、接地電圧２０１と２１６との間のインターフェース回線中に設けられている。これは、抵抗器、ダイオード、ＭＯＳ、ＳＣＲ、インダクタなどのグループからのいずれかの要素とすることができるか、または、前記要素の直列もしくは並列のいずれかの接続とすることができる。典型的な場合、これは（接地バス２０１のバス抵抗を示す）抵抗器、逆並列に結合された１対のダイオード、および、（接地バス２１６のバス抵抗を示す）もう１つの抵抗器の直列接続である。加えて、回路２００は２つのＥＳＤクランプ・デバイス２１５ａおよび２１５ｂも含んでおり、これらは、ＥＳＤ事象の発生中に二次電流を伝導し、したがって、インターフェース回線２１５のインピーダンス要素２０５を介してより多くの電流を流すために追加されているものである（図２Ａ、２Ｂ、２Ｃ、および、２Ｄにおける要素２１１）。したがって、回線インピーダンス２０５により多くの電流を流すことにより、インピーダンス２０５の値は、より低い値、好ましくは数百オームに制御され得るか、または、電流量にさほど依存しないようにできる。なぜなら、同じ電圧降下またはインピーダンス・デバイス２０５にわたる電圧降下が増大され得るからである。今度は、インピーダンス２０５にわたるこの電圧降下が、トランジスタ２０９のゲートとドライバとにわたる電圧降下を低下させるか、または、制限し、それにより、トランジスタ２０９のゲート酸化物またはドライバの破壊を防止する。したがって、この実施は、インピーダンス２０５におけるより低い回線抵抗および不変の回線ドライバ・トランジスタ２０６および２０７を伴ってより優れた領域間保護を可能にし、これは、２つの異なった電圧領域間のいくつかの高速実用例において有意な長所となり得る。たとえ２つのクランプ・デバイス２１５ａおよび２１５ｂが図２に示されてはいても、回路２００は、好ましくは、ＥＳＤ事象の発生中に電流を伝導するための１つのクランプ・デバイスのみを含むことができることに注意されたい。例えば、ＥＳＤ電流が供給回線２０２から接地回線２０１に流れる場合、１つのクランプ・デバイス２１５ａのみが、インターフェース回線２１５に二次電流を供給するために回路２００において十分であるとすることができる。他の実施例において、ＥＳＤ電流が接地回線２１６から供給回線２０３に、または、接地回線２０１に流れる場合、１つのクランプ・デバイス２１５ｂのみが、インターフェース回線２１５に二次電流を供給するために回路２００において十分であるとすることができる。他の実施例は、ＥＳＤ電流が供給回線２０３から接地２１６に流れている場合である。この場合、二次電流は、ＥＳＤクランプ２０４ａ、インピーダンス要素２０５、および、ＥＳＤクランプ２１５ｂを介して流れる。
【００１１】
どのくらいの量の電流を、ＥＳＤ事象の発生中にインターフェース回路自体がインターフェース回線に流せるかによっては、クランプ・デバイス２１５ａおよび２１５ｂが回線２１５を介して電流２１１の小さな、または、大きな部分を伝導することが必要となることに注意されたい。図２Ａは、回線２１５を介して二次電流２１１のすべてを伝導するクランプ・デバイス２１５ａおよび２１５ｂを示している。図示されてはいないが、ドライバ・トランジスタ２０６および２０７は電流の幾分かの部分を伝導している可能性があるが、典型的な場合では、この電流は保護デバイスにとって無視できるものである。二次電流２１１の一部のみがクランプ・デバイスにより伝導されると、出力ドライバ・トランジスタ２０６および２０７は、図２Ｂ、２Ｃ、および、２Ｄに示されたように電流１１１ｂの残り部分を伝導する。図２Ｂは、クランプ・デバイス２１５ａのみが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図３および３Ａの実施形態を使用してさらに詳細に説明される。図２Ｃはクランプ・デバイス２１５ｂのみが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図４および４Ａの実施形態を使用してさらに詳細に説明される。図２Ｄは双方のクランプ・デバイス２１５ａおよび２１５ｂが追加の電流２１１を伝導する場合の流れを示しており、これは、以下の図４Ｂおよび図４Ｃの実施形態を使用してさらに詳細に説明される。
【００１２】
さらに、ＥＳＤクランプ・デバイス２１５ａおよび２１５ｂならびに能動回線インピーダンス２０５が、好ましくは、コイル、ダイオード、ＭＯＳ、ＳＣＲなどのいずれのデバイスともすることができることに注意されたい。ＭＯＳまたはＳＣＲなどの能動デバイスの場合、何らかのトリガ回路も追加することが可能である。本発明が、図２に示された標準的なＣＭＯＳインバータに加えて、他のインターフェース構成にも適用可能であることに注意されたい。他のインターフェース構成のいくつかの例は、カスコードＮＭＯＳ／ＰＭＯＳ構成、オープン・ドレインＭＯＳ回路である。
【００１３】
図３および３Ａを参照すると、本発明の領域間ＥＳＤ回路３００の好ましい実施形態が示されている。回路３００は、インピーダンス要素１０５として機能するための回線抵抗器３０２、ならびに、回路２００のＥＳＤクランプ２１５ａおよび２１５ｂとして機能するためのＧＧＮＭＯＳトランジスタ３０１ａおよび３０１ｂを好ましくは提供する。これは、設計の制約のためにドライバ・トランジスタ２０６および２０７に何らの変更も行えないときに必要となることがある。この場合、トランジスタ３０１ｂのゲートは接地端末２１６に接続され、トランジスタ３０１ａのゲートは電圧回線２０２に接続されている。このことが、双方のトランジスタ３０１ａおよび３０１ｂをオフ状態にする。加えて、これらのゲートは、通常の動作中およびＥＳＤ動作中にトランジスタ３０１ａおよび３０１ｂの状態を制御するための回路に接続することができる。例えば、ＥＳＤ電流１１１ａが電圧回線２０２から要素２１０を介して接地回線２０１に流れる場合を考える。トランジスタ２０９のゲート酸化物にわたり電圧が生成され、同酸化物に破壊をもたらす。これを防止するために、この電圧はＥＳＤクランプ２０４ｂにより安全な値にクランプされる。これが発生するや否や、クランプ２０４ｂは電流１１１ｂを伝導し始める。この電流１１１ｂは、図３に示されたように、ドライバ２０６のＰＭＯＳトランジスタから電流１１１ｂを引き出す回線から送られなければならない。このトランジスタ２０６は通常は非常に小さいため、これが調達できる電流は限られている。したがって、ＥＳＤの発生中に追加の電流２１１を伝導するためにＰＭＯＳドライバ２０６に並列に接続されるために、追加のトランジスタ３０１ａが追加されている。そのため、トランジスタ３０１ａにかかる電圧がそのトリガ電圧よりも高くなるや否や、トランジスタ３０１ａは２０６と並列で電流２１１を伝導し始める。このことはインターフェース回線２１５に余分な電流２１１を供給し、今度は、同回線２１５が回線抵抗３０２にかかる電圧を上昇させる。この電流は図３Ａに示されている。抵抗回線にかかる電圧を上昇させることにより、ＥＳＤ保護のための設計の余裕は、回線抵抗３０２などのように、より大きくなり、したがって、低減できるか、または、最大許容接地バス・インピーダンス・レベル（要素２１０）を上昇させられることに注意されたい。例えば、ＥＳＤストレスが回線２１６にある場合、トランジスタ３０１ｂは過剰な電圧によりオンとされ、かつ、インターフェース回線２１５の回線インピーダンス２０５に二次電流２１１を流すために、同電流２１１を伝導し始める。
【００１４】
図４および４Ａを参照すると、本発明のラバー・バンディングＥＳＤ回路４００の他の好ましい実施形態が示されている。回路４００は、好ましくは、インピーダンス要素１０５として機能するための回線抵抗器４０２、ならびに、回路２００のＥＳＤクランプ２１５ａおよび２１５ｂとして機能するためのダイオード４０１ａおよび４０１ｂを提供する。上記に検討されたように、従来技術では、供給回線２０２から接地回線２０１へのＥＳＤストレス発生中に、電流１１１ａは、電圧回線２０２と接地バス２１６との間の電力クランプを介して、接地バス２１６および２０１ならびにインピーダンス要素２１０を介して流れる。このことは、電圧ノード２０１と２０２との間に大きな電圧降下を作り出す。その結果、トランジスタ２０９のゲート酸化物にかかる電圧は危険な値に生成され、この酸化物に破壊をもたらす。これを防止するために、この電圧はＥＳＤクランプ２０４ｂにより安全な値にクランプされている。これが発生するや否や、クランプ２０４ｂは電流１１１ｂを伝導し始める。この電流は、図４Ａに示されたように、トランジスタ２０６から引き出すインターフェース回線２１５から送られる。トランジスタ２０６を介して流れるこの電流のために、トランジスタ２０６にかかる電圧が、電圧回線２０２と入力ポート２１６との間の電圧よりも高くなることは容易に可能である。これが発生するや否や、図４Ａに示されたように、ダイオード４０１ｂには順方向バイアスがかかり、かつ、電流２１１を伝導し、電流２１１はインターフェース回線２１５を介してこの電流を増加させる一方、トランジスタ２０６をさらなるストレスから解放する。したがって、この実施は、トランジスタ２０６を変化させずにインターフェース回線にさらに多くの電流を調達することができる。さらに、ダイオード４０１ｂは、抵抗器３０２の値をさらに低下させることを再び可能にする抵抗器３０２を介して流れる電流を増強するようにさらに機能する。
【００１５】
図示されてはいないが、同様の状況は、ノード２０３に関して電圧ノード２１６においてＥＳＤストレスが発生した際に発生する可能性がある。この場合、電流のほとんどは、接地バス２０１およびインピーダンス要素２１０を介して、接地バス２１６に、かつ、電圧回線２０３と接地バス２０１との間の電力クランプを介して流れる。この場合、大きな電圧降下がトランジスタ２０８のゲート酸化物に存在し、かつ、ＥＳＤクランプ２０４ａはこの電圧を安全な値にクランプする。これが発生すると、トランジスタ２０７内の寄生ダイオードにより調達された電流がポート２１６からインターフェース回線２１５に流れる。このダイオードが通常は非常に脆弱であるため、ダイオード４０１ｂは電流のほとんどを伝導し、したがって、回線抵抗４０２にわたる電圧降下を増加させる。これが、ＥＳＤ保護の動作のために、より大きな余裕をさらに作り出す。
【００１６】
本発明の他の好ましい実施形態において、それぞれ図４Ｂおよび図４Ｃに示されたように、トランジスタ３０１ａはＥＳＤクランプ２１５ａとして機能することができ、ダイオード４０１ｂはＥＳＤクランプ２１５ｂとして機能することができる。上記図３Ａを参照して検討されたように、同じく、図４Ｂにおいて、ＥＳＤ事象の発生中に、トランジスタ３０１ａは２０６と並列に電流２１１を伝導し始める。これは、インターフェース回線２１５に余分な電流２１１を供給し、同電流２１１が、今度は回線抵抗３０２にかかる電圧を上昇させる。同様に、上記の図４Ａを参照して検討したように、図４Ｃと同じく、ＥＳＤ事象の発生中、ダイオード４０１ｂには順方向バイアスがかかり、同じく余分な電流２１１を伝導し、これが、インターフェース回線２１５を介した電流を増加させる一方、さらなるストレスからトランジスタ２０６を解放する。
【００１７】
図５を参照すると、本発明の改善された領域間ＥＳＤ保護回路５００の他の実施形態が示されている。回路５００において、図２の能動インピーダンス要素１０５は、トランジスタ５０１およびトランジスタ５０３からなるパス・ゲートを使用することにより実現されている。そのため、インピーダンス要素１０５に対しては、固定値の抵抗を使用する代わりに、トランジスタ５０１および５０３からなる要素１０５の抵抗値がこの要素１０５が通常の動作中かＥＳＤの発生中かにより決定されている。この値はゲート電圧により決定されている。目的は、ＥＳＤ発生中のインターフェース回線２１５に高インピーダンス・パスを有することである。しかし、通常の動作中は、回線抵抗１０５は可能な限り低くあるべきである。図５に示されたように、トランジスタ５０１のバルクは接地回線２１６に接続され、トランジスタ５０３のバルクは供給回線２０２に接続されている。トランジスタ５０１のゲートは制御信号５０２で駆動され、トランジスタ５０３のゲートは制御信号５０４で駆動されている。注意されたいことは、制御信号５０２および５０４が互いに逆となっていることである。ＩＣの通常の動作中、信号５０２は論理ハイとなっており、信号５０４は論理ローとなっている。この条件下で、双方のトランジスタ５０１および５０３はオンにされ、パス・ゲートは低いインピーダンスを持つ。この場合、（図示されていない）二次電流２１１は、パス・ゲートのトランジスタ５０１および５０３を介してドレインからソースに自由に流れることができる。しかし、ＥＳＤ発生中は高インピーダンスが所望される。そのため、この場合、制御器５０２は論理ローとなるべきであり、制御信号５０４は論理ハイとなり、したがって、双方のトランジスタ５０１および５０３ともオフとされる。この場合、パス・ゲートのこれらのトランジスタ５０１および５０３を介してドレインからソースに流れようとしている（図示されていない）ＥＳＤ二次電流２１１は高インピーダンスを経験する。
【００１８】
図６および６Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路６００の他の実施形態が示されている。回路６００においては、図２において設けられているＥＳＤクランプ２０４ａおよび２０４ｂに加えて、示されたように、追加のＥＳＤクランプ２０４ｃおよび２０４ｄが追加されている。ＥＳＤクランプ２０４ｃはトランジスタ２０９のソースと接地２０１との間に追加され、ＥＳＤクランプ２０４ｂに直列に接続されてもいる。ＥＳＤクランプ２０４ｂはトランジスタ２０８のソースと電圧ノード２０３との間に追加され、ＥＳＤクランプ２０４ａに直列に接続されてもいる。そのため、ＥＳＤ電流が供給回線２０２から接地２０１に流れる場合を考える。この実施形態においては、トランジスタ２０９のゲートで生成された電圧を制限するために、ＥＳＤクランプ２０４ｃが追加されており、同クランプ２０４ｃ自体は幾分かの抵抗を有しており、したがって、インピーダンス要素２０５とＥＳＤクランプ２０４ｃとの間で電圧を分割している。そのため、この実施形態においては、図６Ａに示されたように、生成された電圧は要素２０５にかかるだけではなく、要素２０４ｃにもかかっている。長所の１つは、高いインピーダンス、例えば１キロオームが必要な場合に、このインピーダンスを要素２０５と２０４ｃとの間で分割できることである。そのため、ＥＳＤ発生中は、生成された電圧を防止するために、図６Ａに示されたように、ＥＳＤクランプ２０４ｂが電流２１１を伝導するだけでなく、ＥＳＤクランプ２０４ｃも電流２１１を伝導し始める。多くの場合に、トランジスタ２０９のソースにおけるこのＥＳＤクランプ２０４ｃのインピーダンスが十分高ければ、単にトランジスタ２０９のソースにＥＳＤクランプ２０４ｃを定置することにより、インピーダンス要素２０５が必要でなくなることに注意されよう。
【００１９】
供給回線２０２と供給回線２０３との間にＥＳＤストレスがあると、上記に検討されたものと同様の実用例が適用されることに注意されたい。この場合、ＥＳＤ事象の発生中、電流は、供給回線２０２から２１５ａに、続いて、インピーダンス要素２０５を介してＥＳＤクランプ２０４ａに、続いて、ＥＳＤクランプ２０４ｄに流れる。この場合の流れにおいて、生成された電圧はインピーダンス要素２０５とＥＳＤクランプ２０４ｄとの間で分割される。さらに、たとえ、図示されていないが、他の実施形態において、（高抵抗が必要でない）多くの場合に、要素２０５、２１５ａ、および、２１５ｂは回路６００から排除することができる。
【００２０】
図７および７Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路７００の他の実施形態が示されている。回路７００において、図２のＥＳＤクランプ２０４ａおよび２０４ｂは排除されており、代わりに、単一のＥＳＤクランプ２０４ｅが入力ポート２１６と入力端末２１３との間に追加されている。クランプ２０４ａおよび２０４ｂを排除して１つのＥＳＤクランプ２０４ｅのみをトランジスタ２０８と２０９との間に定置することの長所の１つは、インターフェース回線２１４において面積を低減し、かつ、容量をさらに低減することである。インピーダンス要素２０５の抵抗値は、トランジスタの速度のために制限されている。そのため、高速伝送において、インピーダンス要素２０５は、ゲート酸化物ならびにＥＳＤクランプ２０４ａおよび２０４ｂからの拡大された容量とは最早組み合わされない。この容量値がチャンネルの抵抗により増倍された場合、それはインターフェース段の固有の時定数を与える。固有の時定数は送信機が動作できる速度に制限を課す。なぜなら、より高い周波数の信号がフィルタ除去されるからである。
【００２１】
図７Ａを参照すると、ＥＳＤ事象の発生中の回路７００の電流の流れが示されている。通常の動作中は、ＥＳＤクランプ２０４ｅがオフとされ、そのため、これが、入力ポート２１４から端末２１３に流れ、トランジスタ２０９および最後に接地２０１に続く電流を制限する。ＥＳＤストレス下では、ノード２０２における電圧が入力ポート２１４に転送される。このノードにおける電圧は、クランプ２０４ｅのトリガ電圧に達するまで上昇する。続いて、さらに多くの電流１１１ｂが、供給回線２０２からトランジスタ２０６およびクランプ２１５ａを介して回線インピーダンスに流れることが可能となる。続いて、この電流は、単一のクランプ２０４ｅを介して端末２１３に流れる。この後、電流は入力トランジスタ２０９を介してドレインからソースに、および、接地２０１に流れることができる。さらに、たとえ、図示されてはいないが、他の実施形態においては、追加電流を流す能力が必要とされない多くの場合、要素２１５ａおよび２１５ｂを回路７００から排除することができる。
【００２２】
多数の領域間インターフェースがしばしばある。このような接続の例の１つが図８に示されている。例示的な図８において、少なくとも２つのインターフェース保護回路２００からなる多領域間接続８００が示されていることに注意されたい。この多領域間接続が図８のものに限られないことに注意されたい。当業者は、他の多領域間接続も同じく作成できることを理解されよう。ここで多ＥＳＤクランプ２０４ａおよび２０４ｂならびに多インピーダンス要素２０５が必要であるために、図８に示されたように、ＥＳＤ検出器２１８が、好ましくは、定置され、かつ、異なったクランプにわたり共有される。図８に示されたように、ＥＳＤ検出器２１８をＥＳＤクランプ２０４ａおよび２０４ｂに接続することにより、クランプ２０４ａおよび２０４ｂを遥かに高速にトリガするうえで役立つことに注意されたい。同様に、このＥＳＤ検出器２１８が１つのみの接続のためには通常は大きすぎるために、同検出器２１８は、好ましくは、異なった多数の接続にわたり共有することができ、したがって、領域間保護の総表面積を低減する。それにより、このようにして、１つのみのトリガ回路、すなわち、ＥＳＤ検出器２１８が多領域間インターフェース全体のために使用されている。
【００２３】
さらに、図８において、２つの回路２００の間の接続が、好ましくは、入力に定置された局所クランプ（ＮＭＯＳ）２０４ｂのゲートに接続されていることに注意されたい。再び、２つの保護回路２００の間の接続がこの局所クランプ２０４ｂには限られないことに注意されたい。当業者は、この２つの回路間では他の接続も作成できることを理解されよう。たとえ、図示されていないが、１つの好ましい実施形態においては、ＥＳＤ検出器２１６が、好ましくは、クランプ２１５ａおよび２１５ｂにも接続することができる。代案として、要素２１５ａおよび２１５ｂは接続回路８００から排除することもできる。
【００２４】
本発明の好ましい実施形態において、図８Ａに示されたように、ＥＳＤ検出器回路２１８は、抵抗器およびコンデンサからなるＲＣ過渡検出器２１８ａである。再び、ＥＳＤ検出器２１８がＲＣ過渡検出器２１８ａに限られないことに注意されたい。当業者は、フィードバック技術もしくはインバータ段と組み合わされたＲＣ過渡検出器などの他のＥＳＤ検出器、または、過電圧／過電流感知デバイスさえもがトリガ要素として使用でき、かつ、多領域間で共有できることを理解されよう。
【００２５】
図９を参照すると、本発明の改善された領域間ＥＳＤ保護回路９００の代案実施形態が示されている。図２に示されたように、電力供給と回路ノード２１５との間にドライバ２０６と並列にＥＳＤクランプ２１５ａを定置する代わりに、図９においては、ＥＳＤクランプ２１５ａが、代わりに、主力ドライバと直列に、したがって、電力回線２０２とトランジスタ２０６のソースとの間に定置されていることに注意されたい。同様に、図２に示されたように、接地ノード２１６と回路ノード２１５との間にドライバ２０７と並列にＥＳＤクランプ２１５ｂを定置する代わりに、図９においては、ＥＳＤクランプ２１５ｂが、代わりに、接地２１６とトランジスタ２０７のソースとの間に出力ドライバと直列に定置されている。インターフェース駆動回路とのＥＳＤクランプのこの直列接続が、直列要素にわたる（それらの２つのノードの間のストレスに対して）２０２と２０１の間の全ＥＳＤ電圧の幾分かを定置することにより、回線インピーダンス２０５が吸収する必要のある電圧降下を低減していることに注意されたい。
【００２６】
本発明の好ましい実施形態において、図９Ａに示されたように、ＥＳＤクランプ２１５ａおよび２１５ｂは、それぞれＮＭＯＳおよびＰＭＯＳである。そのため、カスケード式ドライバが形成されている。それにより、例えばノード２０２でのＥＳＤストレス発生中には、ノード２０２とインターフェース回線２１５の間で生成された電圧がＥＳＤクランプ２１５ａとＰＭＯＳ２０６にかかる電圧に等しく、すなわち、単一のＰＭＯＳ２０６にかかる電圧の２倍になる。この余分な電圧降下が、ここでは、回線インピーダンス２０５により吸収される必要が最早ないため、インピーダンス要素２０５の抵抗値は低減することができる。
【００２７】
本発明の他の実施形態において、図９Ａのカスケードになったドライバ２１５ａおよび２１５ｂも、好ましくは、図９Ｂに示されたように、多数のドライバの間で適用および共有することができる。したがって、カスケードになったドライバＭＯＳ２１５ａおよび２１５ｂは、多数の領域間接続において共有することができる。
【００２８】
図１０および１０Ａを参照すると、本発明の改善された領域間ＥＳＤ保護回路１０００の他の実施形態が示されている。この実施形態では、図２の回路２００の局所クランプ２０４ａおよび２０４ｂも、二次的な保護手法から構成することができる。特に、この回路１０００において、それぞれ、図２のクランプ２０４ａは、クランプ２０４ｆおよび２０４ｇから構成され、図２のクランプ２０４ｂは、クランプ２０４ｈおよび２０４ｉから構成されている。同じく回路に含まれているのは、クランプ２０４ｆ／２０４ｇと２０４ｈ／２０４ｉとの間に配置された抵抗器２２０である。図１０Ａに示されたように、電流１１１ｂの主な部分はクランプ２０４ｈおよび２０４ｉにより伝導される一方、この電流の第３の小さな部分は抵抗器２１８を介して２０４ｆおよび２０４ｇにより伝導されている。したがって、この実施においては、抵抗器２２０を介して余分な電圧が供給されている。さらに、たとえ、図示されてはいないが、追加電流を流す能力が必要ではない多くの場合、要素２１５ａおよび２１５ｂは回路１０００から排除することができる。
【００２９】
本発明の教示を組み込んだ様々な実施形態が本明細書において詳細に示され、かつ、説明されたが、当業者は、本発明の精神および範囲から逸脱せずに、これらの教示をまだ組み込んだ多くの他の様々な実施形態を直ちに考案できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の従来技術による領域間ＥＳＤ保護回路のブロック図である。
【図２】本発明の第１の実施形態による改善された領域間ＥＳＤ保護回路のブロック図である。
【図２Ａ】図２における電流の流れのブロック図である。
【図２Ｂ】図２における電流の流れのブロック図である。
【図２Ｃ】図２における電流の流れのブロック図である。
【図２Ｄ】図２における電流の流れのブロック図である。
【図３】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図３Ａ】図３における電流の流れの概略図である。
【図４】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図４Ａ】図４における電流の流れの概略図である。
【図４Ｂ】本発明の１つの好ましい実施形態による図３Ａおよび図４Ａの組合せの電流の流れの概略図である。
【図４Ｃ】本発明の他の好ましい実施形態による図３Ａおよび図４Ａの組合せの電流の流れの概略図である。
【図５】本発明の第４の実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図６】本発明の第５の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図６Ａ】図６における電流の流れのブロック図である。
【図７】本発明の第６の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図７Ａ】図７における電流の流れのブロック図である。
【図８】本発明の第７の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図８Ａ】図８における電流の流れの概略図である。
【図９】本発明の第８の実施形態による改善された領域間ＥＳＤ保護のブロック図である。
【図９Ａ】本発明の好ましい実施形態による図９の改善された領域間ＥＳＤ保護回路の例示的な概略図である。
【図９Ｂ】本発明の好ましい実施形態による図９の改善された領域間ＥＳＤ保護回路の例示的な概略図である。
【図１０】本発明の好ましい実施形態による図２の改善された領域間ＥＳＤ保護回路の概略図である。
【図１０Ａ】図１０における電流の流れの概略図である。
【特許請求の範囲】
【請求項１】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも１つの第１のＥＳＤクランプは前記少なくとも１つの第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記第２の電圧供給と、前記第１および第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも１つの第２のＥＳＤクランプは前記少なくとも１つの第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、前記少なくとも１つの第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むＥＳＤ保護回路。
【請求項２】
前記インピーダンス回路、前記少なくとも第１のＭＯＳトランジスタ、および、前記少なくとも第２のＭＯＳトランジスタは、前記第１と前記第２の電圧供給回線の間にインターフェースを形成する請求項１に記載のＥＳＤ保護回路。
【請求項３】
前記インピーダンス回路は、抵抗器、コンデンサ、インダクタ、および、ダイオードのうちの少なくとも１つを含む請求項１に記載のＥＳＤ保護回路。
【請求項４】
前記インピーダンス回路は少なくとも１つの能動デバイスを含む請求項１に記載のＥＳＤ保護回路。
【請求項５】
前記インピーダンス回路は、制御可能なインピーダンス値を有する可変インピーダンス要素を含む請求項１に記載のＥＳＤ保護回路。
【請求項６】
前記少なくとも１つの第１のＥＳＤクランプは少なくとも１つのＭＯＳトランジスタを含む請求項１に記載のＥＳＤ保護回路。
【請求項７】
前記少なくとも１つの第１のＥＳＤクランプは少なくとも１つのダイオードを含む請求項１に記載のＥＳＤ保護回路。
【請求項８】
前記インピーダンス回路は前記少なくとも１つの第１のＭＯＳトランジスタのドレインを前記少なくとも１つの第２のＭＯＳトランジスタのゲートに接続する請求項１に記載のＥＳＤ保護回路。
【請求項９】
前記電流の前記少なくとも一部は、前記少なくとも第１および第２のＭＯＳトランジスタのうちの１つの破壊を防止するために、前記インピーダンス回路にかかる電圧を上昇させる請求項１に記載のＥＳＤ保護回路。
【請求項１０】
前記少なくとも第２のＥＳＤクランプに直列に配置された少なくとも１つの第３のＥＳＤクランプをさらに含み、前記少なくとも第３のＥＳＤクランプは前記ＥＳＤ事象に応じて電流を伝導する請求項１に記載のＥＳＤ保護回路。
【請求項１１】
前記少なくとも１つの第３のＥＳＤクランプは、前記第１および第２の接地電位のうちの前記少なくとも１つと前記少なくとも第２のＭＯＳトランジスタとの間に結合されている請求項９に記載のＥＳＤ保護回路。
【請求項１２】
前記少なくとも１つの第３のＥＳＤクランプは、前記第２の電圧供給回線と前記少なくとも１つの第２のＭＯＳトランジスタとの間に結合されている請求項９に記載のＥＳＤ保護回路。
【請求項１３】
前記第１と前記第２の接地電位の間に配置された第２のインピーダンス回路をさらに含む請求項１に記載のＥＳＤ保護回路。
【請求項１４】
前記第２のＥＳＤクランプは、間に抵抗器が配置された２つのＥＳＤクランプを含む請求項１に記載のＥＳＤ保護回路。
【請求項１５】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路と、
前記第２のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタのゲートとの間に定置された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第１および第２のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第２のＥＳＤクランプとを含むＥＳＤ保護回路。
【請求項１６】
前記インピーダンス回路、前記少なくとも第１のＭＯＳトランジスタ、および、前記少なくとも第２のＭＯＳトランジスタは、前記第１と第２の電圧供給回線の間にインターフェースを形成する請求項１５に記載のＥＳＤ保護回路。
【請求項１７】
前記第１と前記第２の接地電位の間に配置された第２のインピーダンス回路をさらに含む請求項１５に記載のＥＳＤ保護回路。
【請求項１８】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記第２の電圧供給回線と、前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第１のインピーダンス回路とを含む第１の保護回路と、
第２の保護回路であって、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第４の電圧供給回線と、前記第３および第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記第３の電圧供給回線と前記第３の接地電位との間に結合された少なくとも１つの第３のＥＳＤクランプであって、前記少なくとも第３のＥＳＤクランプは前記少なくとも第３のＭＯＳトランジスタと平行に定置されている第３のＥＳＤクランプと、
前記第４の電圧供給回線と、前記第３および前記第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＥＳＤクランプであって、前記少なくとも第４のＭＯＳトランジスタと平行に定置されている第４のＥＳＤクランプと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路であって、前記少なくとも第３のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第２のインピーダンス回路とを含む第２の保護回路と、
前記第１の保護回路および前記第２の保護回路に結合されたＥＳＤ検出器とを含むＥＳＤ保護回路。
【請求項１９】
前記ＥＳＤ検出器は過渡状態検出器である請求項１８に記載のＥＳＤ保護回路。
【請求項２０】
前記ＥＳＤ検出器は、前記第１の保護回路の前記第１のＥＳＤクランプおよび前記第２の保護回路の前記第２のＥＳＤクランプに結合されている請求項１８に記載のＥＳＤ保護回路。
【請求項２１】
前記ＥＳＤ検出器は、前記第１の保護回路の前記第３のＥＳＤクランプおよび前記第２の保護回路の前記第５のＥＳＤクランプに結合されている請求項１８に記載のＥＳＤ保護回路。
【請求項２２】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路と、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第２のＭＯＳトランジスタと平行に定置され、かつ、ＥＳＤ事象に応じて電流を伝導する第１のＥＳＤクランプとを含む第１の保護回路と、
第２の保護回路であって、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第４の電圧供給回線と、前記第３および第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路と、
前記第４の電圧供給回線と前記第３および前記第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも１つの第４のＭＯＳトランジスタと平行に定置され、かつ、ＥＳＤ事象に応じて電流を伝導する第２のＥＳＤクランプとを含む第２の保護回路と、
前記第１の保護回路および前記第２の保護回路に結合されたＥＳＤ検出器とを含むＥＳＤ保護回路。
【請求項２３】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記少なくとも第１のＭＯＳトランジスタとの間に直列に結合された少なくとも１つの第１のＥＳＤクランプと、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むＥＳＤ保護回路。
【請求項２４】
前記第１のＥＳＤクランプはＭＯＳトランジスタを含む請求項２３に記載のＥＳＤ保護回路。
【請求項２５】
前記第１と前記第２の接地電位との間に定置された第２のインピーダンス回路をさらに含む請求項２３に記載のＥＳＤ保護回路。
【請求項２６】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記少なくとも第１のＭＯＳトランジスタとの間に直列に結合された少なくとも１つの第１のＥＳＤクランプと、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置された第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記少なくとも１つの第１のインピーダンス回路内に前記電流の少なくとも一部を供給する第１のインピーダンス回路とを含む第１の保護回路と、
第２の保護回路であって、
前記少なくとも第１のＥＳＤクランプおよび前記第１の接地電位に直列に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記第３の電位と前記第３の接地電位との間に結合された少なくとも１つの第４のＥＳＤクランプであって、前記少なくとも１つの第４のＭＯＳトランジスタと平行に定置された第４のＥＳＤクランプと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路とを含む第２の保護回路とを含み、
前記第１の保護回路の前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記第２の保護ユニットの前記少なくとも１つの第２のインピーダンス回路内に前記電流の少なくとも一部を供給するＥＳＤ保護回路。
【請求項２７】
前記第１のＥＳＤクランプはＭＯＳトランジスタを含む請求項２４に記載のＥＳＤ保護回路。
【請求項１】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも１つの第１のＥＳＤクランプは前記少なくとも１つの第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記第２の電圧供給と、前記第１および第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも１つの第２のＥＳＤクランプは前記少なくとも１つの第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、前記少なくとも１つの第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むＥＳＤ保護回路。
【請求項２】
前記インピーダンス回路、前記少なくとも第１のＭＯＳトランジスタ、および、前記少なくとも第２のＭＯＳトランジスタは、前記第１と前記第２の電圧供給回線の間にインターフェースを形成する請求項１に記載のＥＳＤ保護回路。
【請求項３】
前記インピーダンス回路は、抵抗器、コンデンサ、インダクタ、および、ダイオードのうちの少なくとも１つを含む請求項１に記載のＥＳＤ保護回路。
【請求項４】
前記インピーダンス回路は少なくとも１つの能動デバイスを含む請求項１に記載のＥＳＤ保護回路。
【請求項５】
前記インピーダンス回路は、制御可能なインピーダンス値を有する可変インピーダンス要素を含む請求項１に記載のＥＳＤ保護回路。
【請求項６】
前記少なくとも１つの第１のＥＳＤクランプは少なくとも１つのＭＯＳトランジスタを含む請求項１に記載のＥＳＤ保護回路。
【請求項７】
前記少なくとも１つの第１のＥＳＤクランプは少なくとも１つのダイオードを含む請求項１に記載のＥＳＤ保護回路。
【請求項８】
前記インピーダンス回路は前記少なくとも１つの第１のＭＯＳトランジスタのドレインを前記少なくとも１つの第２のＭＯＳトランジスタのゲートに接続する請求項１に記載のＥＳＤ保護回路。
【請求項９】
前記電流の前記少なくとも一部は、前記少なくとも第１および第２のＭＯＳトランジスタのうちの１つの破壊を防止するために、前記インピーダンス回路にかかる電圧を上昇させる請求項１に記載のＥＳＤ保護回路。
【請求項１０】
前記少なくとも第２のＥＳＤクランプに直列に配置された少なくとも１つの第３のＥＳＤクランプをさらに含み、前記少なくとも第３のＥＳＤクランプは前記ＥＳＤ事象に応じて電流を伝導する請求項１に記載のＥＳＤ保護回路。
【請求項１１】
前記少なくとも１つの第３のＥＳＤクランプは、前記第１および第２の接地電位のうちの前記少なくとも１つと前記少なくとも第２のＭＯＳトランジスタとの間に結合されている請求項９に記載のＥＳＤ保護回路。
【請求項１２】
前記少なくとも１つの第３のＥＳＤクランプは、前記第２の電圧供給回線と前記少なくとも１つの第２のＭＯＳトランジスタとの間に結合されている請求項９に記載のＥＳＤ保護回路。
【請求項１３】
前記第１と前記第２の接地電位の間に配置された第２のインピーダンス回路をさらに含む請求項１に記載のＥＳＤ保護回路。
【請求項１４】
前記第２のＥＳＤクランプは、間に抵抗器が配置された２つのＥＳＤクランプを含む請求項１に記載のＥＳＤ保護回路。
【請求項１５】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１の接地電位および第２の接地電位のうちの１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路と、
前記第２のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタのゲートとの間に定置された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第１および第２のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第２のＥＳＤクランプとを含むＥＳＤ保護回路。
【請求項１６】
前記インピーダンス回路、前記少なくとも第１のＭＯＳトランジスタ、および、前記少なくとも第２のＭＯＳトランジスタは、前記第１と第２の電圧供給回線の間にインターフェースを形成する請求項１５に記載のＥＳＤ保護回路。
【請求項１７】
前記第１と前記第２の接地電位の間に配置された第２のインピーダンス回路をさらに含む請求項１５に記載のＥＳＤ保護回路。
【請求項１８】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記第１の接地電位との間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第１のＭＯＳトランジスタと平行に定置されている第１のＥＳＤクランプと、
前記第２の電圧供給回線と、前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第１のインピーダンス回路とを含む第１の保護回路と、
第２の保護回路であって、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第４の電圧供給回線と、前記第３および第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記第３の電圧供給回線と前記第３の接地電位との間に結合された少なくとも１つの第３のＥＳＤクランプであって、前記少なくとも第３のＥＳＤクランプは前記少なくとも第３のＭＯＳトランジスタと平行に定置されている第３のＥＳＤクランプと、
前記第４の電圧供給回線と、前記第３および前記第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＥＳＤクランプであって、前記少なくとも第４のＭＯＳトランジスタと平行に定置されている第４のＥＳＤクランプと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路であって、前記少なくとも第３のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第２のインピーダンス回路とを含む第２の保護回路と、
前記第１の保護回路および前記第２の保護回路に結合されたＥＳＤ検出器とを含むＥＳＤ保護回路。
【請求項１９】
前記ＥＳＤ検出器は過渡状態検出器である請求項１８に記載のＥＳＤ保護回路。
【請求項２０】
前記ＥＳＤ検出器は、前記第１の保護回路の前記第１のＥＳＤクランプおよび前記第２の保護回路の前記第２のＥＳＤクランプに結合されている請求項１８に記載のＥＳＤ保護回路。
【請求項２１】
前記ＥＳＤ検出器は、前記第１の保護回路の前記第３のＥＳＤクランプおよび前記第２の保護回路の前記第５のＥＳＤクランプに結合されている請求項１８に記載のＥＳＤ保護回路。
【請求項２２】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路と、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第１のＥＳＤクランプであって、前記少なくとも第１のＥＳＤクランプは前記少なくとも第２のＭＯＳトランジスタと平行に定置され、かつ、ＥＳＤ事象に応じて電流を伝導する第１のＥＳＤクランプとを含む第１の保護回路と、
第２の保護回路であって、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第４の電圧供給回線と、前記第３および第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路と、
前記第４の電圧供給回線と前記第３および前記第４の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも１つの第４のＭＯＳトランジスタと平行に定置され、かつ、ＥＳＤ事象に応じて電流を伝導する第２のＥＳＤクランプとを含む第２の保護回路と、
前記第１の保護回路および前記第２の保護回路に結合されたＥＳＤ検出器とを含むＥＳＤ保護回路。
【請求項２３】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記少なくとも第１のＭＯＳトランジスタとの間に直列に結合された少なくとも１つの第１のＥＳＤクランプと、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置されている第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つのインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むＥＳＤ保護回路。
【請求項２４】
前記第１のＥＳＤクランプはＭＯＳトランジスタを含む請求項２３に記載のＥＳＤ保護回路。
【請求項２５】
前記第１と前記第２の接地電位との間に定置された第２のインピーダンス回路をさらに含む請求項２３に記載のＥＳＤ保護回路。
【請求項２６】
多数の電力領域を持つ集積回路を保護するための静電放電（ＥＳＤ）保護回路であって、
第１の保護回路であって、
第１の電圧供給回線と第１の接地電位との間に結合された少なくとも１つの第１のＭＯＳトランジスタと、
第２の電圧供給回線と、前記第１および第２の接地電位のうちの少なくとも１つとの間に結合された少なくとも１つの第２のＭＯＳトランジスタと、
前記第１の電圧供給回線と前記少なくとも第１のＭＯＳトランジスタとの間に直列に結合された少なくとも１つの第１のＥＳＤクランプと、
前記第２の電圧供給回線と前記第１および前記第２の接地電位のうちの前記少なくとも１つとの間に結合された少なくとも１つの第２のＥＳＤクランプであって、前記少なくとも第２のＭＯＳトランジスタと平行に定置された第２のＥＳＤクランプと、
前記少なくとも第１のＭＯＳトランジスタと前記少なくとも第２のＭＯＳトランジスタとの間に配置された少なくとも１つの第１のインピーダンス回路であって、前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記少なくとも１つの第１のインピーダンス回路内に前記電流の少なくとも一部を供給する第１のインピーダンス回路とを含む第１の保護回路と、
第２の保護回路であって、
前記少なくとも第１のＥＳＤクランプおよび前記第１の接地電位に直列に結合された少なくとも１つの第３のＭＯＳトランジスタと、
第３の電圧供給回線と第３の接地電位との間に結合された少なくとも１つの第４のＭＯＳトランジスタと、
前記第３の電位と前記第３の接地電位との間に結合された少なくとも１つの第４のＥＳＤクランプであって、前記少なくとも１つの第４のＭＯＳトランジスタと平行に定置された第４のＥＳＤクランプと、
前記少なくとも第３のＭＯＳトランジスタと前記少なくとも第４のＭＯＳトランジスタとの間に配置された少なくとも１つの第２のインピーダンス回路とを含む第２の保護回路とを含み、
前記第１の保護回路の前記少なくとも第１のＥＳＤクランプは電流を伝導し、かつ、ＥＳＤ事象に応じて前記第２の保護ユニットの前記少なくとも１つの第２のインピーダンス回路内に前記電流の少なくとも一部を供給するＥＳＤ保護回路。
【請求項２７】
前記第１のＥＳＤクランプはＭＯＳトランジスタを含む請求項２４に記載のＥＳＤ保護回路。
【図１】
【図２】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図３Ａ】
【図４】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図６Ａ】
【図７】
【図７Ａ】
【図８】
【図８Ａ】
【図９】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１０Ａ】
【図２】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３】
【図３Ａ】
【図４】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図６Ａ】
【図７】
【図７Ａ】
【図８】
【図８Ａ】
【図９】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１０Ａ】
【公開番号】特開２００８−２３５８８６（Ｐ２００８−２３５８８６Ａ）
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【外国語出願】
【出願番号】特願２００８−５７６０６（Ｐ２００８−５７６０６）
【出願日】平成２０年３月７日（２００８．３．７）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【出願人】（５０６４０８４４９）
【Ｆターム（参考）】
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願番号】特願２００８−５７６０６（Ｐ２００８−５７６０６）
【出願日】平成２０年３月７日（２００８．３．７）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【出願人】（５０６４０８４４９）
【Ｆターム（参考）】
[ Back to top ]