設計データを利用した欠陥レビュー装置および欠陥検査システム
【課題】従来の技術においては、設計データを用いることにより、ウェーハ上の配線等の構成物との相対関係を考慮し、欠陥の重要度の判定は可能であるが、設計データが無い場合は、判定ができなかったので、設計データが入手できない場合についても欠陥検出の実施を可能とする方法を提供する。
【解決手段】半導体デバイスにおいて、製造するための設計データの代わりに、実際のウェーハ上の画像を取得することにより、半導体デバイス上の構成物との相対位置を検出し、欠陥の重要度を判定することを可能とする。
【解決手段】半導体デバイスにおいて、製造するための設計データの代わりに、実際のウェーハ上の画像を取得することにより、半導体デバイス上の構成物との相対位置を検出し、欠陥の重要度を判定することを可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カメラや電子顕微鏡により入力された画像より半導体ウェーハ上の欠陥位置特定しレビューするための欠陥検査装置に利用される。
【背景技術】
【０００２】
一般に、半導体デバイスは、半導体ウェーハ上にトランジスタなどの能動素子を形成し、この上に配線層や配線を上下に分離するための絶縁層を多数積層することにより形成される。形成される各層の配線パターンや絶縁膜のパターンが設計したレイアウトから外れていたり、あるいは異物が付着したりすると、最終的に製造される半導体デバイスに不良が発生する。従って、半導体デバイスの製造時には、積層される各層（以下、レイヤと称する）毎あるいは複数レイヤに対して間欠的に欠陥検査を行い、製品不良につながるような致命的な欠陥が発生しないようデバイスの製造プロセス条件を調整している。
【０００３】
現在一般的に行われている欠陥検査手法では、最初に半導体ウェーハ全面が外観検査装置により大雑把に検査され、欠陥と推定されるウェーハ上の位置情報が抽出される。次に、抽出された位置の画像が欠陥レビュー装置により取得され、画像解析によりその位置に存在する欠陥の種類が特定される。特定された欠陥は、半導体ウェーハ上での分布が欠陥の種類ごとに把握され、プロセスを調整する際の参考情報として供される。
【０００４】
従来、欠陥検査は、それぞれのレイヤ毎に独立して行われており、見つかった欠陥が上下のレイヤに及ぼす影響についてはあまり考慮されていなかった。一方、特許文献１には、検査装置で見つかった欠陥と当該欠陥の上下の配線レイアウト情報とを比較し、あるレイヤにおける欠陥とその上下のレイヤにおける配線との相対距離に応じて欠陥の致命度を評価する評価方法が開示されている。特許文献１に記載される発明では、上下の配線レイアウト情報を使用するに先立ち、欠陥が存在するレイヤのレイアウト情報と、欠陥検出に使用されたＳＥＭ画像とをパターンマッチングすることにより、座標マッチングを行い、配線レイアウトの持つ座標系と欠陥レビュー装置の持つ座標系とを一致させている。これにより、上下の配線レイアウト情報が利用可能となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１７０６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体パターンの微細化に伴い、近年、微細パターンをウェーハ上に描画するための各種技術（例えば、ＯＰＣ補正やダブルパターンニング露光、ダミーパターンの挿入あるいはＥＤＡによる補正など）が発達してきている。このため、半導体ウェーハ上に実際に形成される配線パターンは、設計された配線レイアウト情報とはかなり異なっている場合が多い。この結果、見つかった欠陥位置のパターンとレイアウト情報とをパターンマッチングさせても、パターンが一致しないか、あるいは真の一致点からずれた位置にマッチングさせてしまう可能性が非常に高い。このような場合、配線レイアウトの持つ座標系と欠陥レビュー装置の持つ座標系との座標マッチングが不可能か、あるいは座標系を補正するためのオフセット値に大きな誤差が乗ってしまうことになり、特許文献１に記載の検査方法が実行できなくなってしまう。
【０００７】
更に、欠陥検査が行われる半導体デバイスの製造現場では、配線レイアウト情報自体が利用できない場合も多い。レイアウト情報は機密情報に近い情報であるため、製造現場に設置される設計データサーバには、配線レイアウト情報を間欠的にしか格納しない場合があるためである。上下の配線レイアウト情報が利用できなければ、やはり特許文献１に記載の検査方法は実行できないことになってしまう。
【課題を解決するための手段】
【０００８】
そこで、本発明においては、検出欠陥の上下の配線レイアウト情報を用いて致命度判定を行う欠陥検査方法を実行するに際して、座標マッチングが妥当かどうかの判断を行い、妥当でない場合には、レイアウト情報に変わって実画像を用いて上記の致命度判定を行うこととした。また、特許文献１に記載の検査方法を実行するに先立って、配線レイアウト情報の利用可否を判断することとした。
【０００９】
上記の欠陥検査方法は、欠陥レビュー装置や外観検査装置内の制御装置に機能実装される。具体的には、上記の制御装置内に、前記欠陥位置を表現する座標系と前記配線レイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、当該座標マッチング結果が妥当かどうかを判断する判定部とが設けられる。また、配線レイアウト情報の利用可否を判断する機能を実現するために、欠陥が存在するレイヤの配線レイアウト情報を上記の設計データサーバに対して要求する手段と、当該要求信号に対する応答に基づき、前記配線レイアウト情報の利用可否を判断する手段を設けることとした。
【発明の効果】
【００１０】
本発明により、半導体デバイス上の欠陥において、設計データが入手できない場合においても、欠陥検出の実施を可能とする。
【図面の簡単な説明】
【００１１】
【図１】システム構成。
【図２】システム構成。
【図３】システム構成。
【図４】装置構成。
【図５】レイヤ構成。
【図６】設計データ，検査画像合成。
【図７】別レイヤ設計データ，検査画像合成。
【図８】判定手順。
【図９】複数レイヤ判定手順。
【図１０】配線間異物。
【図１１】配線はみ出し。
【図１２】配線凹み。
【図１３】断線。
【図１４】複数配線にまたがる欠陥。
【図１５】判定結果リスト表示画面。
【図１６】判定結果画像表示画面。
【発明を実施するための形態】
【００１２】
以下、図面を用いて本発明の実施形態について説明する。
【実施例１】
【００１３】
本実施例では、設計データの利用可否判定機能と、設計データと実画像との一致精度判定機能を欠陥レビュー装置に実装した構成例について説明する。
【００１４】
図１は、本実施例の欠陥レビュー装置が設置される半導体デバイスの製造・検査システムの構成を示す模式図である。半導体デバイスは、一般的には、半導体基板上に複数のレイヤが積層された構造を有しており、各レイヤの形成時には、レジストパターン形成，製膜，エッチングなどのプロセス処理が行われる。そして、各レイヤに対して、このようなプロセス処理が繰り返されることにより、最終的な半導体デバイスが完成する。従って、半導体デバイスの製造ラインは、上記レイヤ毎に複数の製造検査装置１がクリーンルーム内に設置されており、各レイヤの形成プロセスが終了するごとに各種の検査・計測が実行される。異常が検知された場合には、速やかに製造プロセスにフィードバックされ、プロセス条件が調整される。
【００１５】
一般的な検査・計測としては、各レイヤの製造プロセスごとに、外観検査装置２および欠陥レビュー装置３による検査が実行される。外観検査装置とは、ウェーハ全面を粗く検査して欠陥である蓋然性の高い位置を検出するための装置である。欠陥レビュー装置は、外観検査で見つかった欠陥候補位置の画像を取得して、ウェーハに付着した異物やウェーハ表面に形成された配線パターンの不良を検出し、欠陥の種類を特定し、更に検出欠陥を種類ごとに分類する装置である。このような分類作業は、ＡＤＣ（Automatic Defect Classification）と呼ばれており、ＡＤＣの結果得られた情報をＡＤＣ情報と称する。欠陥レビュー装置は、光学画像を取得する装置と走査電子顕微鏡画像を取得する装置の両方があるが、分解能の点で、走査電子顕微鏡画像を取得する装置の使用が増大している。以上の各検査装置は、通信ネットワーク６を介して、データベース４および設計データサーバ５と相互接続されている。外観検査装置２で検出された欠陥候補には、欠陥ＩＤと呼ばれるシリアルな識別番号が付され、外観検査装置２で取得された欠陥画像と当該欠陥の位置情報はデータベース４にアップロードされて格納される。欠陥レビュー装置３での欠陥レビューは、欠陥ＩＤをキーとして実行され、検出された欠陥画像と対応位置の位置情報、更には上記のＡＤＣ情報は、欠陥ＩＤと対応づけられて、データベース４に格納される。設計データサーバ５には、半導体デバイスの各レイヤに形成されるパターンのレイアウト情報が格納されている。
【００１６】
図２は、設計データの利用可否判定機能および設計データと実画像の一致精度判定機能を備えた本実施例の欠陥レビュー装置の構成例を示す模式図である。本実施例の欠陥レビュー装置は、図１に示した外観検査装置２で算出された欠陥候補位置の画像を取得する撮像部２０１，撮像部の各構成要素を制御する全体制御部２０２，撮像部で取得された欠陥候補位置の二次粒子信号を処理する画像処理装置２０３，撮像部の制御パラメータや画像処理装置で使用される画像処理パラメータの値を設定するためのＧＵＩ（Graphical Users Interface）が表示される管理コンソール２０４などにより構成されている。本実施例の欠陥レビュー装置は、画像処理装置２０３に備えられた通信端子２０８を介して通信ネットワーク６に接続され、これにより、データベース４あるいは設計データサーバ５に格納されている情報を利用することが可能となる。
【００１７】
撮像部２０１は、基本的には走査電子顕微鏡とほぼ同等の構造を有しており、検査対象物に一次荷電粒子線を照射して、発生する二次荷電粒子を検出して信号出力する荷電粒子光学鏡筒，検査対象物を保持する試料台と、試料台を移動して検査対象物上の任意位置を一次荷電粒子線の照射位置に移動させる試料ステージ，試料台と荷電粒子光学鏡筒を格納する真空試料室などにより構成される。本実施例の荷電粒子光学鏡筒は、通常の二次電子を検出する二次電子検出器だけではなく、一次荷電粒子線の照射光軸の周囲に配置された複数の反射電子検出器（左陰影検出器および右陰影検出器）を備えており、陰影像の検出が可能である。上記二次電子検出器あるいは反射電子検出器の出力信号は、適当なゲインに調整されたアンプで増幅された後、ＡＤ変換器によりディジタル信号に変換され、画像処理装置２０３に送信される。なお、撮像部２０１で取得される画像データは容量が大きいため、通信端子２０８を経由して画像処理装置２０３に送信すると通信処理に要するオーバヘッドが大きくなる。そこで、検出器からの出力信号は、通信端子２０８よりも高速にデータ伝送が可能な画像データ用通信端子２１７を介して画像処理装置２０３に送信される。
【００１８】
画像処理装置２０３のメモリ２０６内には、画像形成部２０９やＡＤＣ実行部２１１などを含む機能ブロックが形成され、プロセッサ２０５にて実行されるが、各機能ブロックの詳細については後述する。なお、図２では、便宜上、機能ブロックがメモリ２０６内に形成されるように示しているが、実際には、メモリ２０６に格納されたソフトウェアをプロセッサ２０５が実行することにより各機能ブロックが画像処理装置２０３内に形成される。
【００１９】
図３には、本実施例の欠陥レビュー装置の検査対象である半導体デバイスのレイヤ構成例を示す。半導体デバイスは、基板となる半導体ウェーハ上に、例えばレイヤＡ、レイヤＢ、レイヤＣ・・・と、複数の層が積層されることにより形成されている。図３では、３つのレイヤしか図示していないが、実際の半導体デバイスでは数１０層から数１００層程度のレイヤが形成されており、図３はその一部を取り出して示した模式図に過ぎない。各レイヤ上には、配線等の構成物が形成されている。以上の半導体デバイスを製造する過程においては、欠陥が何れかのレイヤに発生することがある。欠陥の発生原因としては、ゴミなど異物の付着，リソグラフィ時のエラー（例えば、焦点ズレなど）により配線パターンが設計者の意図通りに半導体ウェーハ上に転写されないなどの理由がある。図３に示すように、欠陥が例えばレイヤＢ上にあった場合、隣接する別のレイヤＡやレイヤＣに影響を与える場合がある。
【００２０】
次に、本実施例の欠陥レビュー装置の動作について、図４および図２を用いて説明する。図４には、本実施例の欠陥レビュー装置の動作シーケンスのうち主要な部分について、当該レビュー装置に接続される周辺装置と共に示した。図中に示される数字は、各装置で実行される動作の順序を示す。また、以下の説明において、図示されている欠陥レビュー装置および外観検査装置は、図３に示す半導体デバイスのレイヤＢを検査しているものとする。
【００２１】
まず、外観検査装置Ｂで、検査対象物である半導体ウェーハ上の欠陥位置が検出され、検出された欠陥の座標情報が個々の欠陥の識別子情報である欠陥ＩＤと共に欠陥レビュー装置Ｂ側に転送される（ステップ１）。図４では、直接転送されるように示してあるが、一度データベース４に格納された後に、レビュー装置側に転送される場合もある。欠陥候補位置の座標情報を受信すると、レビュー装置Ｂ側では、欠陥候補位置を中心とする適当な視野範囲の画像を取得し（ステップ２）、画像処理によりレビュー装置Ｂの持つ座標系での欠陥位置座標を確定する。その後、画像を取得した欠陥について種類を特定する（ＡＤＣ）。ここで、「欠陥検出」とは、取得画像から欠陥を含む画像データ上の領域を切り出す処理をいう。撮像部で取得する画像は、欠陥位置の位置ずれを考慮して、多少広めの視野領域の画像を取得しているが、欠陥以外の領域が画像データ中に多いと、画像処理装置２０３あるいはプロセッサ２０５の負担が大きくなるためである。欠陥種類の特定処理は、上記の欠陥検出処理の結果得られた画像を用いて実行される。以上の処理を、外観検査装置Ｂで検出された半導体ウェーハ上の全座標について繰り返すことにより、ＡＤＣが終了する（ステップ３）。
【００２２】
以上の処理は、図２に示した画像形成部２０９、欠陥位置検出部２１０およびＡＤＣ実行部２１１で実行される。画像形成部２０９は、通信端子２０８を介して入力されるディジタル画像信号を撮像部２０１が撮像した視野サイズの画像データ（＝画素の二次元集合データ）に変換する処理を行う。この処理は、二次電子検出器ないし反射電子検出器から出力される１次元のディジタル信号を走査偏向器へ供給されるＸＹ走査信号に同期させて切り分けることにより実行される。その後、欠陥位置検出部２１０が形成画像からパターンマッチングにより欠陥の中心座標を計算し、当該中心座標を中心として欠陥が全て収まる程度の大きさの視野サイズに、上記形成画像から画像データを抜き出す処理を行う。ＡＤＣ実行部２１１は、欠陥位置検出部２１０で抜き出された欠陥画像に対して面積、バラツキ、外周長等の特徴量算出という演算処理を実行することにより、欠陥分類処理を実行する。欠陥分類処理が終了すると、ＡＤＣ情報は、検出された欠陥の位置情報や欠陥の画像データと共に、メモリ２０６内の空き領域に格納され、全ての欠陥ＩＤについてＡＤＣが終了したのち、データベース４にアップロードされる。
【００２３】
次に、隣接レイヤへの影響分析を行う致命度判定処理について説明する。致命度判定処理を行う場合、装置ユーザは、まず管理コンソール２０４の表示画面にＧＵＩを表示させ、開始ボタンを押すことにより処理が開始される。
【００２４】
致命度判定処理が開始されると、まず、所定の欠陥ＩＤの欠陥についてレイアウト情報が利用可能かどうかの判定処理が実行される（ステップ４）。本ステップでは、欠陥画像が取得されたレイヤ、例えば本実施例の場合はレイヤＢの配線レイアウト情報が存在するかどうかを問い合わせる通信パケットが設計データサーバに送信される。この処理は、設計データ利用可否判定部２１２が、現在致命度判定を行っているレイヤのＩＤ情報、例えばレイヤＢの「Ｂ」およびその隣接レイヤである「Ａ」「Ｃ」という識別情報を通信インタフェース部２０７に送信し、通信インタフェース部２０７が「Ａ」「Ｂ」「Ｃ」という識別情報を含む問い合わせパケットを生成して設計データサーバ５に送信することにより実行される。設計データサーバは、これに対する回答パケットを生成し、欠陥レビュー装置側に送信する。回答パケットは、例えば、レイヤ「Ａ」「Ｂ」「Ｃ」の配線レイアウト情報が利用可能（Ａ：Available）であるか、利用不可能（ＮＡ：Not Available）であるかを示す識別情報をボディ部に含んだ構造の通信パケットである。
【００２５】
回答パケットが受信されると、通信インタフェース部２０７は、回答パケットからヘッダ部を取り除きボディ部を抽出し、設計データ利用可否判定部２１２に転送する処理を行う。設計データ利用可否判定部２１２は、ボディ部に含まれる設計データサーバからの回答を解釈し、問い合わせたレイヤＩＤの配線レイアウト情報が利用可能かどうかを判定する。
【００２６】
ステップ４での判定の結果、レイヤＢおよびその隣接レイヤＡ，Ｃの配線レイアウト情報が利用可能である場合には、設計データ利用可否判定部２１２は、隣接レイヤの画像情報として配線レイアウト情報を参照すると判断し、代替データとしてＳＥＭの実画像情報を設計データサーバ５に要求するよう画像取得部２１３に指令を送る。画像取得部２１３は、通信インタフェース部２０７に、レイアウト情報を要求するレイヤのＩＤ情報と欠陥の座標情報とを指示し、参照情報の要求パケットを生成させる。通信インタフェース部２０７は、通信端子２０８を介して、設計データサーバ５に対して要求パケットを送信し、帰ってきた回答パケットに対してヘッダ処理を実行して配線レイアウト情報を抽出し、必要な情報を画像取得部２１３に伝送する。画像取得部２１３は、取得した配線レイアウト情報をメモリ２０６の適当な開き領域に格納する（ステップ５）。なおここで、欠陥レビュー装置で取得したＳＥＭ画像の座標系の原点と、設計データサーバ５に格納されている配線レイアウト情報の座標系の原点とは、欠陥レビュー装置の動作条件を設定するためのレシピ作成段階で、マッチングが取れているものとする。
【００２７】
一方、レイヤＢの配線レイアウト情報が利用可能でない場合には、設計データ利用可否判定部２１２は、隣接レイヤの画像情報としてＳＥＭの実画像データを参照すると判断し、データベース４に参照情報を要求するよう画像取得部２１３に指示する（ステップ８）。画像取得部２１３は、通信インタフェース部２０７を制御して、隣接レイヤのＩＤ情報である情報「Ａ」「Ｃ」と、レイヤＢの欠陥の座標情報とを含む要求パケットを生成し、データベース４に対して送信させる。ここで、「利用可能でない場合」とは、端的には、目的とするレイヤの配線レイアウト情報が設計データサーバに格納されていない場合であるが、その他に、欠陥レビュー装置Ｂが設置されている製造工程に対して、配線レイアウト情報を参照する権限が許可されていない場合なども該当する。
【００２８】
データベース４内には、下層レイヤであるレイヤＡについては、現在検査を行っているウェーハの欠陥画像が格納されている。しかしながら、上層レイヤであるレイヤＣについてはまだ欠陥画像が取得されていないため、適当な代替画像（例えば、同一ロット内の他ウェーハにおける同じ座標位置のＳＥＭ画像など）を検索して、欠陥レビュー装置Ｂ側に送信する。これにより、欠陥レビュー装置Ｂは致命度判定に必要なＳＥＭの実画像を取得できる。ただし、上層レイヤであるレイヤＣのＳＥＭ画像は代替画像であるため、座標マッチングが再度必要となる。このため、上層レイヤに対して、代替画像として実画像を使用する場合については、自レイヤのＳＥＭ画像とパターンマッチングを実行して再度座標合わせを行う。取得したＳＥＭの実画像も、配線レイアウト情報と同様に、メモリ２０６の適当な開き領域に格納される。これにより、上下レイヤの画像合成が可能となる（ステップ９）。その後、ステップ１０の致命度判定フローが実行される。
【００２９】
場合によっては、隣接レイヤのレイアウト情報のうち一方は利用可能だがもう一方は利用可能でない場合、例えば、レイヤＡについてはレイアウト情報が利用可能で、レイヤＣについては利用可能でない場合などがありうる。その場合には、設計データ利用可否判定部２１２は、レイヤＡについては、設計データサーバ５に参照情報を要求し、レイヤＣについては、データベース４に参照情報を要求するよう画像取得部２１３に指示する。また、そもそもレイヤＢの配線レイアウト情報が利用できない場合には、ＳＥＭ画像と配線レイアウト情報との座標マッチングができないため、隣接レイヤの参照情報として配線レイアウト情報を使用することはありえない。その場合には、全レイヤについてデータベース４に上下レイヤの画像データを要求するよう画像取得部２１３に指示する。以上、設計データ利用可否判定部２１２は、隣接レイヤの情報として配線レイアウト情報あるいはＳＥＭの実画像データのいずれを利用するかを判定する動作を行う。
【００３０】
次に、ステップ５以降のシーケンスについて説明する。上述のように、ステップ４でレイヤＢおよびその隣接レイヤＡ，Ｃの配線レイアウト情報が利用可能であると判定された場合には、ステップ５で、上下レイヤの配線レイアウト情報が取得される。その後、取得した配線レイアウト情報が実際に使用可能かどうかの精度判定が実行される（ステップ６）。このステップでは、取得したレイヤＢの配線レイアウト情報から、ＳＥＭの実画像とマッチングさせるための配線パターン画像が生成され、この生成画像（以下、パターン画像と称する）とＳＥＭの実画像とのパターンマッチングが実行される。これにより、ＡＤＣに使用された欠陥画像が実際の設計パターンとどの程度一致するかが判断される。生成画像が必要となるのは、近年ではダブルパターンニングやダミーパターンなど、１つのレイヤを構成するために使用される設計パターンは複数必要とされるためである。また、原点マッチングに加えて、配線レイアウト情報から得られるパターン画像と欠陥画像とのパターンマッチングが更に必要になるのは、両者の座標系で原点が一致していても、実際にウェーハ上に形成される配線パターンは、細部でずれている場合が多いためである。
【００３１】
以上説明したステップ６の精度判定処理は、座標マッチング実行部２１４およびマッチング精度判定部２１５により実行される。座標マッチング実行部２１４は、ステップ５で取得された欠陥画像およびパターン画像とのパターンマッチングを実行する。
【００３２】
図５（Ａ）〜（Ｃ）には、ステップ６で実行されるマッチング精度判定処理の概念を示す模式図を示す。図５（Ａ）は、取得した２つのＳＥＭ実画像５０２と５０４とが、配線レイアウト情報から生成されたパターン画像５０１と５０３とがほぼ一致している状態を示す。図５（Ｂ）は、取得した２つのＳＥＭ実画像５１２と５１４のうち、一方は配線レイアウト情報から生成されたパターン画像５１１と一致しているが、もう一方がパターン画像５１３とはずれてしまった状態を示す。パターン画像５１１，５１３は、実画像５１２，５１４の上に重ね合わせたものであり、両者の大きさは一致しているが、各パターンの相対位置が異なっているため、一方のパターンに位置を合わせた場合、もう一方のパターンでは位置ずれを発生してしまう。
【００３３】
図５（Ｂ）に示すマッチング精度、すなわち位置ずれの程度は、具体的には、ＳＥＭの実画像とパターン画像とを重ね合わせて、一致する領域の画素数をカウントすれば判定可能である。カウントした画素数は適当な数値で規格化して一致率に換算し、マッチング精度判定部２１５に伝送する。マッチング精度判定部２１５は、座標マッチング実行部２１４で計算された一致率を所定の閾値と比較することにより、配線レイアウト情報が使用可能かどうかを判定する。
【００３４】
図５（Ｃ）には、実画像とパターン画像との相対位置は一致しているが、パターンのサイズが違っている状態を示す。パターン画像５２１，５２３は計測した実画像５２２，５２４の上に重ね合わせたものであり、両者の位置は一致しているが、実画像が設計データより膨らんでしまっている。この場合、実画像と設計データとのマッチング自体は可能であり、上述のマッチング精度判定アルゴリズムでも「配線レイアウト情報が使用可能」と判定される確率が高い。ただし、図５（Ｃ）のような配線膨張欠陥は、後述するステップ１０での致命度判定フローで致命欠陥と判定される確率が高いため、ステップ６のマッチング精度判定ステップで、図５（Ｃ）に示す配線膨張欠陥を検出するアルゴリズムを実行させても良い。具体的には、実画像５２２，５２４とパターン画像５２１，５２３との差画像を計算し、差画像に含まれる画素数がパターン画像または実画像に対してどの程度の比率になるかを計算する。計算された比率が所定の閾値よりも大きくなれば、配線膨張欠陥であると認識する。配線膨張欠陥判定のためのパラメータとしては、比率ではなく差画像に含まれる画素数を用いてもよい。
【００３５】
なお、半導体デバイスの製造プロセスによっては、配線が太りやすくなることがあり、設計レイアウト上、配線の太り具合を見越してわざと細く配線を設計する場合がある。このような場合に、実画像とパターン画像を直接比較すると虚報発生率が増大することになる。そこで、配線膨張欠陥検出とは逆に、パターン画像を太らせて実画像と比較することにより虚報発生率を低減する機能も実現可能である。具体的には、設計データに対し、膨張処理を実行し、元の設計データより配線幅を太らせる処理を実行し、ことにより、実画像との乖離を軽減する処理を実行することにより行われる。パターン画像を太らせる際に使用する膨張率が大きいと真の欠陥を見逃すこともあるため、使用する膨張率は予め指定する必要がある。また逆に、配線が細くなる場合も有り得るため、この様な場合は、パターン画像を細らせて実画像と比較することにより対応が可能である。パターン画像を細らせる場合においても、配線の収縮率を予め指定しておく必要がある。
【００３６】
以上の差画像計算処理または膨張処理は、座標マッチング実行部２１４により実行される。配線膨張欠陥検出のための閾値（膨張率または画素数）あるいは膨張率または収縮率の数値は、管理コンソール２０４を介して設定入力され、メモリ２０６内に格納される。更に、メモリ２０６に格納された閾値は、差画像計算処理または膨張処理の際に座標マッチング実行部２１４により参照される。配線膨張欠陥の検出結果は、欠陥ＩＤの情報とともにメモリ２０６など欠陥レビュー装置内の記憶手段に格納される。あるいはデータベース４にアップロードされる。
【００３７】
精度判定の結果、一致度が所定の閾値を満たさなかった場合、マッチング精度判定部２１５は、設計データが利用不能と判断し、画像取得部２１３に対して「設計データ利用不能」の意味の信号を伝送する。画像取得部２１３は、この伝送情報に基づき、データベース４に対して上下レイヤのＳＥＭ画像を要求する。ＳＥＭ画像の要求手順については、ステップ８で説明した手順と同様であるため、説明は省略する。
【００３８】
精度判定の結果、一致度が所定の閾値を満たす程度にパターン画像とＳＥＭ画像が一致した場合には、致命度判定中の欠陥ＩＤに対して配線レイアウト上での欠陥の中心位置が求まり、以降、特開２００９−１７０６０６号公報に記載された手法を用いた致命度判定手法が実行される。以下、簡略に説明すると、欠陥の中心座標を中心として上下のレイヤ、すなわちレイヤＡ、レイヤＣの配線レイアウト情報から得られるパターン画像と、レイヤＢのＳＥＭ画像との重ね合わせ処理（ステップ９）が行われ、当該重ね合わせたパターン画像を用いた致命度判定フローが実行される（ステップ１０）。
【００３９】
次に、ステップ９，１０で実行される致命度判定フローについて、図６を用いて説明する。図４に示した動作シーケンスのステップ９は、致命度判定中のある欠陥について、欠陥レビュー装置Ｂが、欠陥画像およびその上下レイヤの参照画像（配線レイアウト情報から合成されるパターン画像ないしＳＥＭの実画像）を既に取得している状態である。
【００４０】
欠陥画像設計データ位置合わせステップ６０１は、図４のシーケンスにおけるステップ９に相当し、欠陥の存在するレイヤのＳＥＭ画像とその上下のレイヤの参照画像との重ね合わせが実行される。配線レイアウト情報から生成されたパターン画像にせよＳＥＭの実画像にせよ、座標マッチングは既に終了しているので、ステップ６０１では単純に上下レイヤ間で画像の重ね合わせが実行される。欠陥・配線間距離算出ステップ６０２においては、上下レイヤの重ね合わせにより得られる合成画像上で、致命度判定部２１６が、欠陥領域と設計データ上の構成物（配線など）との相対距離を計算する。続くステップ６０３および６０４で、上記相対距離に応じて欠陥の致命度を判定する処理が実行される。欠陥といっても、点ではなくある程度の大きさを持つため、欠陥の輪郭線を抽出して当該輪郭線を構成する画素の座標が、配線など構造物の座標と一致あるいは構造物の内部に含まれていないかどうか判断する必要がある。以上の画像処理も致命度判定部２１６により実行される。
【００４１】
まず、ステップ６０３で、致命度判定部２１６が欠陥と配線等が重なっているかどうかを判断する。一部でも重なっている場合には距離は０であり、距離＝０の場合は、致命的欠陥と判定され、距離が０でなかった場合は、ステップ６０４で致命度判定用の閾値と比較され、距離が閾値より小さい場合には、重大な欠陥と判断される。判断結果は、欠陥ＩＤとともにメモリ２０６内に格納される。距離が閾値より小さくなかった場合は、問題とならない欠陥と判断される。ステップ６０３，６０４での判断結果は、判定欠陥出力ステップ６０８にて、欠陥ＩＤとともにメモリ２０６に格納される。実際には、致命度は適当な数値を当てはめて評価するので（例えば、致命度１，２など）、メモリ２０６には、欠陥ＩＤと致命度を評価するための数値情報が格納される。致命度判定の結果は、メモリ２０６のような欠陥レビュー装置内の記憶手段ではなく、データベース４にアップロードしてもよい。ステップ６０９では、評価を行うべき他のレイヤの画像データがメモリ２０６内に存在するかどうかが判断される。存在する場合には、ステップ６０１に戻って欠陥の致命度判定を繰り返す。なお、致命度判定を行うための参照画像として上下レイヤの配線レイアウト情報が使用できる場合には、座標マッチングは既に行っているので、ステップ６０１を再度実行する必要はなく、ステップ６０２からフローを開始できる。
【００４２】
図７には、欠陥が存在するレイヤのＳＥＭ画像と同一レイヤの配線レイアウト情報から得られる画像パターンを重ね合わせた合成画像、および欠陥が存在するレイヤのＳＥＭ画像とは異なるレイヤの配線レイアウト情報から得られる画像パターンを重ね合わせた合成画像の一例を示す。図７の（Ａ）は、図３に示したレイヤＢの実画像（ＳＥＭ画像）であり、（Ｂ）はレイヤＢの配線レイアウト情報を用いて生成されるパターン画像、（Ｃ）はレイヤＢの下層レイヤであるレイヤＡの配線レイアウト情報を用いて生成されるパターン画像である。同様に、図７の（Ｄ）は（Ａ）に示す実画像と（Ｂ）に示すパターン画像の合成画像、（Ｅ）は（Ａ）に示す実画像と（Ｃ）に示すレイヤＡのパターン画像の合成画像をそれぞれ示す。（Ｄ），（Ｅ）に示すような合成画像を用いることにより、実画像（Ａ）上に存在する欠陥の設計データ上での構成物との相対位置を確認することができ、検出された欠陥の致命性を判断することが可能となる。
【００４３】
図８から図１２には、致命度評価の対象となる欠陥の種類について、数例を示した。図８は、ラインアンドスペースの配線パターン上において、配線と配線の間に異物が存在している欠陥であり、配線間異物と称される。図３に示した欠陥はこれに相当する。図９は、配線の一部が太くなる種類の欠陥であり、配線はみ出しと称される。配線の一部が太くなることで電気的特性が設計上の規定値から変化（配線自体の抵抗値の低下など）し、欠陥となる。また、極端に配線が太くなった場合、隣接する配線と接触し、ショート欠陥となることもある。図１０は、図９とは逆に、配線の一部が規定値よりも細くなった欠陥であり、配線凹みと称される。図９の場合と同様、配線の一部が細くなることで、配線自体の電気的特性が規定値から変化（抵抗値の増加など）し、欠陥となる。極端に配線が細くなった場合、断線欠陥となることもある。図１１は、配線凹みが極端になり、配線が断線した場合の例である。このような欠陥は断線と称される。図１２は、配線間異物のサイズが極端に大きくなり、二つの配線に跨ってしまった欠陥の例である。配線間異物が導電性の場合、異物により２つの配線はショートすることになるため、この欠陥は、半導体デバイスにとっては致命的である。
【００４４】
以上の説明した種類の欠陥の致命度を判定する場合、配線自体は完全な直線で無い場合もあるため、欠陥としては、はみ出し量または凹み量の大きさにより致命度を判断する。同様に、断基準となる閾値は、予め入力しておくものとする。判断基準となる閾値は、予め入力しておくものとし、指定の方法としては、絶対的な長さとして表す方式と、配線の太さの割合で示す方法がある。以上のはみ出し量または凹み量の大きさの算出に関する画素の演算処理は、マッチング精度判定部２１５により実行される。
【００４５】
図１３は、本実施例の欠陥レビュー装置での検査結果を一覧表示した表示画面の一例であり、図２に示した管理コンソール２０４上に表示される。図１３に示した表示画面には、欠陥を識別する欠陥識別番号１３０１、欠陥の存在する座標１３０２、欠陥の大きさを示すサイズ１３０３、判定に用いた欠陥・配線間距離１３０４等の評価値、判定結果として得られた致命度１３０５、欠陥画像を表示するサムネール１３０６、欠陥の判定に設計データを用いたのか、実画像データを用いたのかを示す検出方式１３０７の各情報が一覧表示されている。一覧表示する各情報は、装置ユーザの意図に応じて選択表示することも可能である。
【００４６】
図１４は、本実施例の欠陥レビュー装置における致命度判定結果を表示する表示画面の別の構成例である。図１３に示す表示画面は一覧表示であるため、個々の欠陥ＩＤの欠陥の状態を視覚的に把握することが難しい。そこで、設計した配線パターンを欠陥画像と重ね合わせて表示させることにより、欠陥の状態を直感的に把握することができる。この時、図１４に示すように、欠陥１４０１と配線パターン１４０２に加えて、致命度判定フローで算出された欠陥・配線間距離１４０３を同一画像上に表示する。欠陥・配線間距離１４０３の近傍には、欠陥・配線間距離を算出した経路を示す矢印が表示されている。これにより、欠陥の状態を視覚的・数値的に把握することができる。欠陥画像と設計データの重ね合わせ方法としては、設計データに記述された構造の輪郭部のみを欠陥画像と重ねあわせる方法や、設計データの輪郭で閉じた内側または外側を塗りつぶし重ね合わせる方法や、欠陥画像または設計データの一部を半透明にし重ね合わせる方法がある。また、重ね合わせるデータは複数レイヤのデータを一括して重ね合わせることもできる。以上の画像の重ね合わせに関する画素データの演算処理は、座標マッチング実行部２１４により実行される。
【００４７】
以上、本実施例の欠陥レビュー装置により、上下レイヤの情報を用いた致命度判定処理が、従来に比べてより確実に実行可能となる。
【実施例２】
【００４８】
実施例１では、欠陥レビュー機能、ＡＤＣ機能、致命度判定機能を１台の画像処理装置に全て実装した構成の欠陥レビュー装置の構成について説明したが、実施例１の構成では、プロセッサにかかる画像処理の負担が大きく、検査のスループットがさほど早くならないという問題がある。そこで、本実施例では、上記の欠陥レビュー機能、ＡＤＣ機能、致命度判定機能を複数のプロセッサで分担した構成の欠陥レビュー装置について説明する。
図１５には、本実施例の欠陥レビュー装置の全体構成を示す。撮像部、管理コンソールの機能、動作については、実施例１の構成と同様であるため、説明は省略する。
【００４９】
本実施例の欠陥レビュー装置では、欠陥レビュー，ＡＤＣ，致命度判定のそれぞれの情報処理が、ＡＤＲ（Automatic Defect Review）ユニット，２台のＡＤＣユニット，致命度判定ユニットという複数の情報処理ユニットにより実行される。図示はしていないが、ＡＤＲユニットとＡＤＣユニットには、それぞれ、各機能を実現するためのソフトウェアが格納されたメモリと、当該ソフトウェアを実行するプロセッサが備わっており、それぞれ、欠陥レビュー、ＡＤＣに必要な情報処理を実行する。ＡＤＣユニットが２台あるのは、ＡＤＲに比べて欠陥分類処理の方が負担が重いためである。
【００５０】
致命度判定ユニットは、図２に示した画像処理装置から、ＡＤＣ実行部を除いた構造を有しており、各機能ブロックの動作・機能は、実施例１で説明したものと同じである。
本実施例の欠陥レビュー装置は、欠陥レビュー機能，ＡＤＣ機能，致命度判定機能を複数台の情報処理装置で分担処理している。従って、比較的処理速度の遅い情報処理装置（例えば、汎用の画像処理基板など）を使用しても、実用的なスループットを実現できる欠陥レビュー装置を構成することができる。
【実施例３】
【００５１】
実施例１，２では、致命度判定機能を欠陥レビュー装置側に実装した構成について示したが、致命度判定機能を一般的な情報処理装置に実装することも可能である。本実施例では、欠陥情報が格納されるデータベースに接続されたワークステーションに致命度判定機能を実装した場合の構成例について説明する。
【００５２】
図１６には、本実施例のワークステーションおよび当該ワークステーション周辺の装置の配置を示す。まず、半導体デバイスの製造プロセスで使用される各レイヤの製造装置群（レイヤ１製造装置，レイヤ２製造装置・・・・レイヤｎ製造装置）およびそれらに付随する外観検査装置群（外観検査装置１，外観検査装置２・・・外観検査装置ｎ）、欠陥レビュー装置群（欠陥レビュー装置１，欠陥レビュー装置２・・・欠陥レビュー装置ｎ）がクリーンルーム内に配置されており、各検査装置から得られた情報がデータベースに格納されている。
【００５３】
本実施例のワークステーションは、主として、全ての欠陥ＩＤに対してＡＤＣが完了している半導体ウェーハに対して、データベースに記憶されている情報を用いて致命度解析を行うためのものであって、オフライン検査と称される欠陥分析に使用される装置である。
【００５４】
図１６のワークステーション内部には、図１５に示した致命度判定ユニットと同等の機能ブロックが備えられている。また、ユーザインタフェースとなるモニタ，キーボード，ポインティングデバイス（マウス）が、通信端子を介してワークステーションに接続されている。なお、図１６に示す構成は、致命度判定機能を実現するために必要な構成のみを示したものであって、その他の一般的な情報処理に必要とされる構成要素（例えば、ＯＳやファイルシステムなど）については、図示はされていないが、図１６のワークステーションには備えられているものとする。
【００５５】
装置ユーザは、ユーザインタフェース画面にＧＵＩを表示させ、検査対象ウェーハのウェーハＩＤ、目的レイヤのＩＤをＧＵＩで設定入力し、開始ボタンを押すことにより致命度判定処理を開始させる。ウェーハＩＤ、レイヤＩＤは既にわかっているので、画像取得部は、データベースに格納されているＡＤＣ画像を欠陥ＩＤと共に一括してダウンロードする。ダウンロードした画像データは、メモリ内の空き領域に格納される。ＡＤＣ画像の取得後、画像取得部は、実施例１で説明したと同様の手順によって、設計データサーバへ配線レイアウト情報の有無を問い合わせる。
【００５６】
配線レイアウト情報が利用可能であれば、設計データサーバから配線レイアウト情報を取得し、取得したレイアウト情報をもちいて、合成画像用のパターン画像を生成する。その後、マッチング精度判定部が、パターン画像と欠陥を含むＡＤＣ画像との精度判定を行い、最終的に配線レイアウト情報が利用可能かどうかの判断を行う。配線レイアウト情報が利用可能であれば、実施例１と同じ要領で、致命度判定部により致命度判定フローが実行される。
【００５７】
設計データ利用可否判定部あるいはマッチング精度判定部の判定結果が「配線レイアウト情報は利用不能」であった場合、画像取得部はデータベース上で致命度を判定する欠陥を含むＡＤＣ画像の上下レイヤの画像データを検索する。必要な画像データが取得されると、座標マッチング実行部により、自レイヤ、上下レイヤの画像間で必要に応じて座標マッチングが実行される。すなわち、自レイヤのＡＤＣ画像と、上下レイヤの画像間で、座標系が共通であれば（同一の装置で、同一の検査時に取得された画像であれば）、座標マッチングを省略して、そのまま上下レイヤの画像を重ね合わせることができる。
【００５８】
座標マッチングが実行されれば、自レイヤと上下レイヤの画像を合成して、合成画像に基づき致命度判定が実行される。
【００５９】
以上説明した手順を、全ての欠陥ＩＤについて繰り返すことにより、オフラインでの致命度分析が終了する。終了結果は、レポート作成部によりレビューレポートの形式にまとめられ、通信端子を介して出力される。レビューレポートとは、致命度分析の結果を表示したレポートのことであり、適当なテンプレート上に致命度分析の結果を貼り付けることにより作成される。端的には、半導体ウェーハ上で図６で説明したような致命的欠陥がどのように分布しているかを表現したマップの形式で作成される。
【００６０】
以上、本実施例の情報処理装置により、データベースに格納された欠陥検査の結果を有効に利用して、欠陥の致命度判定をオフラインで実現可能な情報処理装置が実現される。
【００６１】
なお、実施例１〜３を通した以上の説明において、致命度判定を実行する各機能ブロックはソフトウェアで構成されるという前提で説明を行ったが、ハードウェアを用いて各機能ブロックを構成（つまり、各機能ブロックを専用の処理チップで構成）しても構わないことはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明は、カメラや電子顕微鏡により入力された画像より半導体ウェーハ上の欠陥位置特定しレビューするための欠陥検査装置に利用される。
【符号の説明】
【００６３】
１ 製造検査装置
２ 外観検査装置
３ 欠陥レビュー装置
４ データベース
５ 設計データサーバ
２０１ 撮像部
２０２ 全体制御部
２０３ 画像処理装置
２０４ 管理コンソール
２０５ プロセッサ
２０６ メモリ
２０７ 通信インタフェース部
２０８ 通信端子
２０９ 画像形成部
２１０ 欠陥位置検出部
２１１ ＡＤＣ実行部
２１２ 設計データ利用可否判定部
２１３ 画像取得部
２１４ 座標マッチング実行部
２１５ マッチング精度判定部
２１６ 致命度判定部
５０１，５０３，５１１，５１３，５２１，５２３ パターン画像
５０２，５０４，５１２，５１４，５２２，５２４ ＳＥＭ実画像
【技術分野】
【０００１】
本発明は、カメラや電子顕微鏡により入力された画像より半導体ウェーハ上の欠陥位置特定しレビューするための欠陥検査装置に利用される。
【背景技術】
【０００２】
一般に、半導体デバイスは、半導体ウェーハ上にトランジスタなどの能動素子を形成し、この上に配線層や配線を上下に分離するための絶縁層を多数積層することにより形成される。形成される各層の配線パターンや絶縁膜のパターンが設計したレイアウトから外れていたり、あるいは異物が付着したりすると、最終的に製造される半導体デバイスに不良が発生する。従って、半導体デバイスの製造時には、積層される各層（以下、レイヤと称する）毎あるいは複数レイヤに対して間欠的に欠陥検査を行い、製品不良につながるような致命的な欠陥が発生しないようデバイスの製造プロセス条件を調整している。
【０００３】
現在一般的に行われている欠陥検査手法では、最初に半導体ウェーハ全面が外観検査装置により大雑把に検査され、欠陥と推定されるウェーハ上の位置情報が抽出される。次に、抽出された位置の画像が欠陥レビュー装置により取得され、画像解析によりその位置に存在する欠陥の種類が特定される。特定された欠陥は、半導体ウェーハ上での分布が欠陥の種類ごとに把握され、プロセスを調整する際の参考情報として供される。
【０００４】
従来、欠陥検査は、それぞれのレイヤ毎に独立して行われており、見つかった欠陥が上下のレイヤに及ぼす影響についてはあまり考慮されていなかった。一方、特許文献１には、検査装置で見つかった欠陥と当該欠陥の上下の配線レイアウト情報とを比較し、あるレイヤにおける欠陥とその上下のレイヤにおける配線との相対距離に応じて欠陥の致命度を評価する評価方法が開示されている。特許文献１に記載される発明では、上下の配線レイアウト情報を使用するに先立ち、欠陥が存在するレイヤのレイアウト情報と、欠陥検出に使用されたＳＥＭ画像とをパターンマッチングすることにより、座標マッチングを行い、配線レイアウトの持つ座標系と欠陥レビュー装置の持つ座標系とを一致させている。これにより、上下の配線レイアウト情報が利用可能となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１７０６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体パターンの微細化に伴い、近年、微細パターンをウェーハ上に描画するための各種技術（例えば、ＯＰＣ補正やダブルパターンニング露光、ダミーパターンの挿入あるいはＥＤＡによる補正など）が発達してきている。このため、半導体ウェーハ上に実際に形成される配線パターンは、設計された配線レイアウト情報とはかなり異なっている場合が多い。この結果、見つかった欠陥位置のパターンとレイアウト情報とをパターンマッチングさせても、パターンが一致しないか、あるいは真の一致点からずれた位置にマッチングさせてしまう可能性が非常に高い。このような場合、配線レイアウトの持つ座標系と欠陥レビュー装置の持つ座標系との座標マッチングが不可能か、あるいは座標系を補正するためのオフセット値に大きな誤差が乗ってしまうことになり、特許文献１に記載の検査方法が実行できなくなってしまう。
【０００７】
更に、欠陥検査が行われる半導体デバイスの製造現場では、配線レイアウト情報自体が利用できない場合も多い。レイアウト情報は機密情報に近い情報であるため、製造現場に設置される設計データサーバには、配線レイアウト情報を間欠的にしか格納しない場合があるためである。上下の配線レイアウト情報が利用できなければ、やはり特許文献１に記載の検査方法は実行できないことになってしまう。
【課題を解決するための手段】
【０００８】
そこで、本発明においては、検出欠陥の上下の配線レイアウト情報を用いて致命度判定を行う欠陥検査方法を実行するに際して、座標マッチングが妥当かどうかの判断を行い、妥当でない場合には、レイアウト情報に変わって実画像を用いて上記の致命度判定を行うこととした。また、特許文献１に記載の検査方法を実行するに先立って、配線レイアウト情報の利用可否を判断することとした。
【０００９】
上記の欠陥検査方法は、欠陥レビュー装置や外観検査装置内の制御装置に機能実装される。具体的には、上記の制御装置内に、前記欠陥位置を表現する座標系と前記配線レイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、当該座標マッチング結果が妥当かどうかを判断する判定部とが設けられる。また、配線レイアウト情報の利用可否を判断する機能を実現するために、欠陥が存在するレイヤの配線レイアウト情報を上記の設計データサーバに対して要求する手段と、当該要求信号に対する応答に基づき、前記配線レイアウト情報の利用可否を判断する手段を設けることとした。
【発明の効果】
【００１０】
本発明により、半導体デバイス上の欠陥において、設計データが入手できない場合においても、欠陥検出の実施を可能とする。
【図面の簡単な説明】
【００１１】
【図１】システム構成。
【図２】システム構成。
【図３】システム構成。
【図４】装置構成。
【図５】レイヤ構成。
【図６】設計データ，検査画像合成。
【図７】別レイヤ設計データ，検査画像合成。
【図８】判定手順。
【図９】複数レイヤ判定手順。
【図１０】配線間異物。
【図１１】配線はみ出し。
【図１２】配線凹み。
【図１３】断線。
【図１４】複数配線にまたがる欠陥。
【図１５】判定結果リスト表示画面。
【図１６】判定結果画像表示画面。
【発明を実施するための形態】
【００１２】
以下、図面を用いて本発明の実施形態について説明する。
【実施例１】
【００１３】
本実施例では、設計データの利用可否判定機能と、設計データと実画像との一致精度判定機能を欠陥レビュー装置に実装した構成例について説明する。
【００１４】
図１は、本実施例の欠陥レビュー装置が設置される半導体デバイスの製造・検査システムの構成を示す模式図である。半導体デバイスは、一般的には、半導体基板上に複数のレイヤが積層された構造を有しており、各レイヤの形成時には、レジストパターン形成，製膜，エッチングなどのプロセス処理が行われる。そして、各レイヤに対して、このようなプロセス処理が繰り返されることにより、最終的な半導体デバイスが完成する。従って、半導体デバイスの製造ラインは、上記レイヤ毎に複数の製造検査装置１がクリーンルーム内に設置されており、各レイヤの形成プロセスが終了するごとに各種の検査・計測が実行される。異常が検知された場合には、速やかに製造プロセスにフィードバックされ、プロセス条件が調整される。
【００１５】
一般的な検査・計測としては、各レイヤの製造プロセスごとに、外観検査装置２および欠陥レビュー装置３による検査が実行される。外観検査装置とは、ウェーハ全面を粗く検査して欠陥である蓋然性の高い位置を検出するための装置である。欠陥レビュー装置は、外観検査で見つかった欠陥候補位置の画像を取得して、ウェーハに付着した異物やウェーハ表面に形成された配線パターンの不良を検出し、欠陥の種類を特定し、更に検出欠陥を種類ごとに分類する装置である。このような分類作業は、ＡＤＣ（Automatic Defect Classification）と呼ばれており、ＡＤＣの結果得られた情報をＡＤＣ情報と称する。欠陥レビュー装置は、光学画像を取得する装置と走査電子顕微鏡画像を取得する装置の両方があるが、分解能の点で、走査電子顕微鏡画像を取得する装置の使用が増大している。以上の各検査装置は、通信ネットワーク６を介して、データベース４および設計データサーバ５と相互接続されている。外観検査装置２で検出された欠陥候補には、欠陥ＩＤと呼ばれるシリアルな識別番号が付され、外観検査装置２で取得された欠陥画像と当該欠陥の位置情報はデータベース４にアップロードされて格納される。欠陥レビュー装置３での欠陥レビューは、欠陥ＩＤをキーとして実行され、検出された欠陥画像と対応位置の位置情報、更には上記のＡＤＣ情報は、欠陥ＩＤと対応づけられて、データベース４に格納される。設計データサーバ５には、半導体デバイスの各レイヤに形成されるパターンのレイアウト情報が格納されている。
【００１６】
図２は、設計データの利用可否判定機能および設計データと実画像の一致精度判定機能を備えた本実施例の欠陥レビュー装置の構成例を示す模式図である。本実施例の欠陥レビュー装置は、図１に示した外観検査装置２で算出された欠陥候補位置の画像を取得する撮像部２０１，撮像部の各構成要素を制御する全体制御部２０２，撮像部で取得された欠陥候補位置の二次粒子信号を処理する画像処理装置２０３，撮像部の制御パラメータや画像処理装置で使用される画像処理パラメータの値を設定するためのＧＵＩ（Graphical Users Interface）が表示される管理コンソール２０４などにより構成されている。本実施例の欠陥レビュー装置は、画像処理装置２０３に備えられた通信端子２０８を介して通信ネットワーク６に接続され、これにより、データベース４あるいは設計データサーバ５に格納されている情報を利用することが可能となる。
【００１７】
撮像部２０１は、基本的には走査電子顕微鏡とほぼ同等の構造を有しており、検査対象物に一次荷電粒子線を照射して、発生する二次荷電粒子を検出して信号出力する荷電粒子光学鏡筒，検査対象物を保持する試料台と、試料台を移動して検査対象物上の任意位置を一次荷電粒子線の照射位置に移動させる試料ステージ，試料台と荷電粒子光学鏡筒を格納する真空試料室などにより構成される。本実施例の荷電粒子光学鏡筒は、通常の二次電子を検出する二次電子検出器だけではなく、一次荷電粒子線の照射光軸の周囲に配置された複数の反射電子検出器（左陰影検出器および右陰影検出器）を備えており、陰影像の検出が可能である。上記二次電子検出器あるいは反射電子検出器の出力信号は、適当なゲインに調整されたアンプで増幅された後、ＡＤ変換器によりディジタル信号に変換され、画像処理装置２０３に送信される。なお、撮像部２０１で取得される画像データは容量が大きいため、通信端子２０８を経由して画像処理装置２０３に送信すると通信処理に要するオーバヘッドが大きくなる。そこで、検出器からの出力信号は、通信端子２０８よりも高速にデータ伝送が可能な画像データ用通信端子２１７を介して画像処理装置２０３に送信される。
【００１８】
画像処理装置２０３のメモリ２０６内には、画像形成部２０９やＡＤＣ実行部２１１などを含む機能ブロックが形成され、プロセッサ２０５にて実行されるが、各機能ブロックの詳細については後述する。なお、図２では、便宜上、機能ブロックがメモリ２０６内に形成されるように示しているが、実際には、メモリ２０６に格納されたソフトウェアをプロセッサ２０５が実行することにより各機能ブロックが画像処理装置２０３内に形成される。
【００１９】
図３には、本実施例の欠陥レビュー装置の検査対象である半導体デバイスのレイヤ構成例を示す。半導体デバイスは、基板となる半導体ウェーハ上に、例えばレイヤＡ、レイヤＢ、レイヤＣ・・・と、複数の層が積層されることにより形成されている。図３では、３つのレイヤしか図示していないが、実際の半導体デバイスでは数１０層から数１００層程度のレイヤが形成されており、図３はその一部を取り出して示した模式図に過ぎない。各レイヤ上には、配線等の構成物が形成されている。以上の半導体デバイスを製造する過程においては、欠陥が何れかのレイヤに発生することがある。欠陥の発生原因としては、ゴミなど異物の付着，リソグラフィ時のエラー（例えば、焦点ズレなど）により配線パターンが設計者の意図通りに半導体ウェーハ上に転写されないなどの理由がある。図３に示すように、欠陥が例えばレイヤＢ上にあった場合、隣接する別のレイヤＡやレイヤＣに影響を与える場合がある。
【００２０】
次に、本実施例の欠陥レビュー装置の動作について、図４および図２を用いて説明する。図４には、本実施例の欠陥レビュー装置の動作シーケンスのうち主要な部分について、当該レビュー装置に接続される周辺装置と共に示した。図中に示される数字は、各装置で実行される動作の順序を示す。また、以下の説明において、図示されている欠陥レビュー装置および外観検査装置は、図３に示す半導体デバイスのレイヤＢを検査しているものとする。
【００２１】
まず、外観検査装置Ｂで、検査対象物である半導体ウェーハ上の欠陥位置が検出され、検出された欠陥の座標情報が個々の欠陥の識別子情報である欠陥ＩＤと共に欠陥レビュー装置Ｂ側に転送される（ステップ１）。図４では、直接転送されるように示してあるが、一度データベース４に格納された後に、レビュー装置側に転送される場合もある。欠陥候補位置の座標情報を受信すると、レビュー装置Ｂ側では、欠陥候補位置を中心とする適当な視野範囲の画像を取得し（ステップ２）、画像処理によりレビュー装置Ｂの持つ座標系での欠陥位置座標を確定する。その後、画像を取得した欠陥について種類を特定する（ＡＤＣ）。ここで、「欠陥検出」とは、取得画像から欠陥を含む画像データ上の領域を切り出す処理をいう。撮像部で取得する画像は、欠陥位置の位置ずれを考慮して、多少広めの視野領域の画像を取得しているが、欠陥以外の領域が画像データ中に多いと、画像処理装置２０３あるいはプロセッサ２０５の負担が大きくなるためである。欠陥種類の特定処理は、上記の欠陥検出処理の結果得られた画像を用いて実行される。以上の処理を、外観検査装置Ｂで検出された半導体ウェーハ上の全座標について繰り返すことにより、ＡＤＣが終了する（ステップ３）。
【００２２】
以上の処理は、図２に示した画像形成部２０９、欠陥位置検出部２１０およびＡＤＣ実行部２１１で実行される。画像形成部２０９は、通信端子２０８を介して入力されるディジタル画像信号を撮像部２０１が撮像した視野サイズの画像データ（＝画素の二次元集合データ）に変換する処理を行う。この処理は、二次電子検出器ないし反射電子検出器から出力される１次元のディジタル信号を走査偏向器へ供給されるＸＹ走査信号に同期させて切り分けることにより実行される。その後、欠陥位置検出部２１０が形成画像からパターンマッチングにより欠陥の中心座標を計算し、当該中心座標を中心として欠陥が全て収まる程度の大きさの視野サイズに、上記形成画像から画像データを抜き出す処理を行う。ＡＤＣ実行部２１１は、欠陥位置検出部２１０で抜き出された欠陥画像に対して面積、バラツキ、外周長等の特徴量算出という演算処理を実行することにより、欠陥分類処理を実行する。欠陥分類処理が終了すると、ＡＤＣ情報は、検出された欠陥の位置情報や欠陥の画像データと共に、メモリ２０６内の空き領域に格納され、全ての欠陥ＩＤについてＡＤＣが終了したのち、データベース４にアップロードされる。
【００２３】
次に、隣接レイヤへの影響分析を行う致命度判定処理について説明する。致命度判定処理を行う場合、装置ユーザは、まず管理コンソール２０４の表示画面にＧＵＩを表示させ、開始ボタンを押すことにより処理が開始される。
【００２４】
致命度判定処理が開始されると、まず、所定の欠陥ＩＤの欠陥についてレイアウト情報が利用可能かどうかの判定処理が実行される（ステップ４）。本ステップでは、欠陥画像が取得されたレイヤ、例えば本実施例の場合はレイヤＢの配線レイアウト情報が存在するかどうかを問い合わせる通信パケットが設計データサーバに送信される。この処理は、設計データ利用可否判定部２１２が、現在致命度判定を行っているレイヤのＩＤ情報、例えばレイヤＢの「Ｂ」およびその隣接レイヤである「Ａ」「Ｃ」という識別情報を通信インタフェース部２０７に送信し、通信インタフェース部２０７が「Ａ」「Ｂ」「Ｃ」という識別情報を含む問い合わせパケットを生成して設計データサーバ５に送信することにより実行される。設計データサーバは、これに対する回答パケットを生成し、欠陥レビュー装置側に送信する。回答パケットは、例えば、レイヤ「Ａ」「Ｂ」「Ｃ」の配線レイアウト情報が利用可能（Ａ：Available）であるか、利用不可能（ＮＡ：Not Available）であるかを示す識別情報をボディ部に含んだ構造の通信パケットである。
【００２５】
回答パケットが受信されると、通信インタフェース部２０７は、回答パケットからヘッダ部を取り除きボディ部を抽出し、設計データ利用可否判定部２１２に転送する処理を行う。設計データ利用可否判定部２１２は、ボディ部に含まれる設計データサーバからの回答を解釈し、問い合わせたレイヤＩＤの配線レイアウト情報が利用可能かどうかを判定する。
【００２６】
ステップ４での判定の結果、レイヤＢおよびその隣接レイヤＡ，Ｃの配線レイアウト情報が利用可能である場合には、設計データ利用可否判定部２１２は、隣接レイヤの画像情報として配線レイアウト情報を参照すると判断し、代替データとしてＳＥＭの実画像情報を設計データサーバ５に要求するよう画像取得部２１３に指令を送る。画像取得部２１３は、通信インタフェース部２０７に、レイアウト情報を要求するレイヤのＩＤ情報と欠陥の座標情報とを指示し、参照情報の要求パケットを生成させる。通信インタフェース部２０７は、通信端子２０８を介して、設計データサーバ５に対して要求パケットを送信し、帰ってきた回答パケットに対してヘッダ処理を実行して配線レイアウト情報を抽出し、必要な情報を画像取得部２１３に伝送する。画像取得部２１３は、取得した配線レイアウト情報をメモリ２０６の適当な開き領域に格納する（ステップ５）。なおここで、欠陥レビュー装置で取得したＳＥＭ画像の座標系の原点と、設計データサーバ５に格納されている配線レイアウト情報の座標系の原点とは、欠陥レビュー装置の動作条件を設定するためのレシピ作成段階で、マッチングが取れているものとする。
【００２７】
一方、レイヤＢの配線レイアウト情報が利用可能でない場合には、設計データ利用可否判定部２１２は、隣接レイヤの画像情報としてＳＥＭの実画像データを参照すると判断し、データベース４に参照情報を要求するよう画像取得部２１３に指示する（ステップ８）。画像取得部２１３は、通信インタフェース部２０７を制御して、隣接レイヤのＩＤ情報である情報「Ａ」「Ｃ」と、レイヤＢの欠陥の座標情報とを含む要求パケットを生成し、データベース４に対して送信させる。ここで、「利用可能でない場合」とは、端的には、目的とするレイヤの配線レイアウト情報が設計データサーバに格納されていない場合であるが、その他に、欠陥レビュー装置Ｂが設置されている製造工程に対して、配線レイアウト情報を参照する権限が許可されていない場合なども該当する。
【００２８】
データベース４内には、下層レイヤであるレイヤＡについては、現在検査を行っているウェーハの欠陥画像が格納されている。しかしながら、上層レイヤであるレイヤＣについてはまだ欠陥画像が取得されていないため、適当な代替画像（例えば、同一ロット内の他ウェーハにおける同じ座標位置のＳＥＭ画像など）を検索して、欠陥レビュー装置Ｂ側に送信する。これにより、欠陥レビュー装置Ｂは致命度判定に必要なＳＥＭの実画像を取得できる。ただし、上層レイヤであるレイヤＣのＳＥＭ画像は代替画像であるため、座標マッチングが再度必要となる。このため、上層レイヤに対して、代替画像として実画像を使用する場合については、自レイヤのＳＥＭ画像とパターンマッチングを実行して再度座標合わせを行う。取得したＳＥＭの実画像も、配線レイアウト情報と同様に、メモリ２０６の適当な開き領域に格納される。これにより、上下レイヤの画像合成が可能となる（ステップ９）。その後、ステップ１０の致命度判定フローが実行される。
【００２９】
場合によっては、隣接レイヤのレイアウト情報のうち一方は利用可能だがもう一方は利用可能でない場合、例えば、レイヤＡについてはレイアウト情報が利用可能で、レイヤＣについては利用可能でない場合などがありうる。その場合には、設計データ利用可否判定部２１２は、レイヤＡについては、設計データサーバ５に参照情報を要求し、レイヤＣについては、データベース４に参照情報を要求するよう画像取得部２１３に指示する。また、そもそもレイヤＢの配線レイアウト情報が利用できない場合には、ＳＥＭ画像と配線レイアウト情報との座標マッチングができないため、隣接レイヤの参照情報として配線レイアウト情報を使用することはありえない。その場合には、全レイヤについてデータベース４に上下レイヤの画像データを要求するよう画像取得部２１３に指示する。以上、設計データ利用可否判定部２１２は、隣接レイヤの情報として配線レイアウト情報あるいはＳＥＭの実画像データのいずれを利用するかを判定する動作を行う。
【００３０】
次に、ステップ５以降のシーケンスについて説明する。上述のように、ステップ４でレイヤＢおよびその隣接レイヤＡ，Ｃの配線レイアウト情報が利用可能であると判定された場合には、ステップ５で、上下レイヤの配線レイアウト情報が取得される。その後、取得した配線レイアウト情報が実際に使用可能かどうかの精度判定が実行される（ステップ６）。このステップでは、取得したレイヤＢの配線レイアウト情報から、ＳＥＭの実画像とマッチングさせるための配線パターン画像が生成され、この生成画像（以下、パターン画像と称する）とＳＥＭの実画像とのパターンマッチングが実行される。これにより、ＡＤＣに使用された欠陥画像が実際の設計パターンとどの程度一致するかが判断される。生成画像が必要となるのは、近年ではダブルパターンニングやダミーパターンなど、１つのレイヤを構成するために使用される設計パターンは複数必要とされるためである。また、原点マッチングに加えて、配線レイアウト情報から得られるパターン画像と欠陥画像とのパターンマッチングが更に必要になるのは、両者の座標系で原点が一致していても、実際にウェーハ上に形成される配線パターンは、細部でずれている場合が多いためである。
【００３１】
以上説明したステップ６の精度判定処理は、座標マッチング実行部２１４およびマッチング精度判定部２１５により実行される。座標マッチング実行部２１４は、ステップ５で取得された欠陥画像およびパターン画像とのパターンマッチングを実行する。
【００３２】
図５（Ａ）〜（Ｃ）には、ステップ６で実行されるマッチング精度判定処理の概念を示す模式図を示す。図５（Ａ）は、取得した２つのＳＥＭ実画像５０２と５０４とが、配線レイアウト情報から生成されたパターン画像５０１と５０３とがほぼ一致している状態を示す。図５（Ｂ）は、取得した２つのＳＥＭ実画像５１２と５１４のうち、一方は配線レイアウト情報から生成されたパターン画像５１１と一致しているが、もう一方がパターン画像５１３とはずれてしまった状態を示す。パターン画像５１１，５１３は、実画像５１２，５１４の上に重ね合わせたものであり、両者の大きさは一致しているが、各パターンの相対位置が異なっているため、一方のパターンに位置を合わせた場合、もう一方のパターンでは位置ずれを発生してしまう。
【００３３】
図５（Ｂ）に示すマッチング精度、すなわち位置ずれの程度は、具体的には、ＳＥＭの実画像とパターン画像とを重ね合わせて、一致する領域の画素数をカウントすれば判定可能である。カウントした画素数は適当な数値で規格化して一致率に換算し、マッチング精度判定部２１５に伝送する。マッチング精度判定部２１５は、座標マッチング実行部２１４で計算された一致率を所定の閾値と比較することにより、配線レイアウト情報が使用可能かどうかを判定する。
【００３４】
図５（Ｃ）には、実画像とパターン画像との相対位置は一致しているが、パターンのサイズが違っている状態を示す。パターン画像５２１，５２３は計測した実画像５２２，５２４の上に重ね合わせたものであり、両者の位置は一致しているが、実画像が設計データより膨らんでしまっている。この場合、実画像と設計データとのマッチング自体は可能であり、上述のマッチング精度判定アルゴリズムでも「配線レイアウト情報が使用可能」と判定される確率が高い。ただし、図５（Ｃ）のような配線膨張欠陥は、後述するステップ１０での致命度判定フローで致命欠陥と判定される確率が高いため、ステップ６のマッチング精度判定ステップで、図５（Ｃ）に示す配線膨張欠陥を検出するアルゴリズムを実行させても良い。具体的には、実画像５２２，５２４とパターン画像５２１，５２３との差画像を計算し、差画像に含まれる画素数がパターン画像または実画像に対してどの程度の比率になるかを計算する。計算された比率が所定の閾値よりも大きくなれば、配線膨張欠陥であると認識する。配線膨張欠陥判定のためのパラメータとしては、比率ではなく差画像に含まれる画素数を用いてもよい。
【００３５】
なお、半導体デバイスの製造プロセスによっては、配線が太りやすくなることがあり、設計レイアウト上、配線の太り具合を見越してわざと細く配線を設計する場合がある。このような場合に、実画像とパターン画像を直接比較すると虚報発生率が増大することになる。そこで、配線膨張欠陥検出とは逆に、パターン画像を太らせて実画像と比較することにより虚報発生率を低減する機能も実現可能である。具体的には、設計データに対し、膨張処理を実行し、元の設計データより配線幅を太らせる処理を実行し、ことにより、実画像との乖離を軽減する処理を実行することにより行われる。パターン画像を太らせる際に使用する膨張率が大きいと真の欠陥を見逃すこともあるため、使用する膨張率は予め指定する必要がある。また逆に、配線が細くなる場合も有り得るため、この様な場合は、パターン画像を細らせて実画像と比較することにより対応が可能である。パターン画像を細らせる場合においても、配線の収縮率を予め指定しておく必要がある。
【００３６】
以上の差画像計算処理または膨張処理は、座標マッチング実行部２１４により実行される。配線膨張欠陥検出のための閾値（膨張率または画素数）あるいは膨張率または収縮率の数値は、管理コンソール２０４を介して設定入力され、メモリ２０６内に格納される。更に、メモリ２０６に格納された閾値は、差画像計算処理または膨張処理の際に座標マッチング実行部２１４により参照される。配線膨張欠陥の検出結果は、欠陥ＩＤの情報とともにメモリ２０６など欠陥レビュー装置内の記憶手段に格納される。あるいはデータベース４にアップロードされる。
【００３７】
精度判定の結果、一致度が所定の閾値を満たさなかった場合、マッチング精度判定部２１５は、設計データが利用不能と判断し、画像取得部２１３に対して「設計データ利用不能」の意味の信号を伝送する。画像取得部２１３は、この伝送情報に基づき、データベース４に対して上下レイヤのＳＥＭ画像を要求する。ＳＥＭ画像の要求手順については、ステップ８で説明した手順と同様であるため、説明は省略する。
【００３８】
精度判定の結果、一致度が所定の閾値を満たす程度にパターン画像とＳＥＭ画像が一致した場合には、致命度判定中の欠陥ＩＤに対して配線レイアウト上での欠陥の中心位置が求まり、以降、特開２００９−１７０６０６号公報に記載された手法を用いた致命度判定手法が実行される。以下、簡略に説明すると、欠陥の中心座標を中心として上下のレイヤ、すなわちレイヤＡ、レイヤＣの配線レイアウト情報から得られるパターン画像と、レイヤＢのＳＥＭ画像との重ね合わせ処理（ステップ９）が行われ、当該重ね合わせたパターン画像を用いた致命度判定フローが実行される（ステップ１０）。
【００３９】
次に、ステップ９，１０で実行される致命度判定フローについて、図６を用いて説明する。図４に示した動作シーケンスのステップ９は、致命度判定中のある欠陥について、欠陥レビュー装置Ｂが、欠陥画像およびその上下レイヤの参照画像（配線レイアウト情報から合成されるパターン画像ないしＳＥＭの実画像）を既に取得している状態である。
【００４０】
欠陥画像設計データ位置合わせステップ６０１は、図４のシーケンスにおけるステップ９に相当し、欠陥の存在するレイヤのＳＥＭ画像とその上下のレイヤの参照画像との重ね合わせが実行される。配線レイアウト情報から生成されたパターン画像にせよＳＥＭの実画像にせよ、座標マッチングは既に終了しているので、ステップ６０１では単純に上下レイヤ間で画像の重ね合わせが実行される。欠陥・配線間距離算出ステップ６０２においては、上下レイヤの重ね合わせにより得られる合成画像上で、致命度判定部２１６が、欠陥領域と設計データ上の構成物（配線など）との相対距離を計算する。続くステップ６０３および６０４で、上記相対距離に応じて欠陥の致命度を判定する処理が実行される。欠陥といっても、点ではなくある程度の大きさを持つため、欠陥の輪郭線を抽出して当該輪郭線を構成する画素の座標が、配線など構造物の座標と一致あるいは構造物の内部に含まれていないかどうか判断する必要がある。以上の画像処理も致命度判定部２１６により実行される。
【００４１】
まず、ステップ６０３で、致命度判定部２１６が欠陥と配線等が重なっているかどうかを判断する。一部でも重なっている場合には距離は０であり、距離＝０の場合は、致命的欠陥と判定され、距離が０でなかった場合は、ステップ６０４で致命度判定用の閾値と比較され、距離が閾値より小さい場合には、重大な欠陥と判断される。判断結果は、欠陥ＩＤとともにメモリ２０６内に格納される。距離が閾値より小さくなかった場合は、問題とならない欠陥と判断される。ステップ６０３，６０４での判断結果は、判定欠陥出力ステップ６０８にて、欠陥ＩＤとともにメモリ２０６に格納される。実際には、致命度は適当な数値を当てはめて評価するので（例えば、致命度１，２など）、メモリ２０６には、欠陥ＩＤと致命度を評価するための数値情報が格納される。致命度判定の結果は、メモリ２０６のような欠陥レビュー装置内の記憶手段ではなく、データベース４にアップロードしてもよい。ステップ６０９では、評価を行うべき他のレイヤの画像データがメモリ２０６内に存在するかどうかが判断される。存在する場合には、ステップ６０１に戻って欠陥の致命度判定を繰り返す。なお、致命度判定を行うための参照画像として上下レイヤの配線レイアウト情報が使用できる場合には、座標マッチングは既に行っているので、ステップ６０１を再度実行する必要はなく、ステップ６０２からフローを開始できる。
【００４２】
図７には、欠陥が存在するレイヤのＳＥＭ画像と同一レイヤの配線レイアウト情報から得られる画像パターンを重ね合わせた合成画像、および欠陥が存在するレイヤのＳＥＭ画像とは異なるレイヤの配線レイアウト情報から得られる画像パターンを重ね合わせた合成画像の一例を示す。図７の（Ａ）は、図３に示したレイヤＢの実画像（ＳＥＭ画像）であり、（Ｂ）はレイヤＢの配線レイアウト情報を用いて生成されるパターン画像、（Ｃ）はレイヤＢの下層レイヤであるレイヤＡの配線レイアウト情報を用いて生成されるパターン画像である。同様に、図７の（Ｄ）は（Ａ）に示す実画像と（Ｂ）に示すパターン画像の合成画像、（Ｅ）は（Ａ）に示す実画像と（Ｃ）に示すレイヤＡのパターン画像の合成画像をそれぞれ示す。（Ｄ），（Ｅ）に示すような合成画像を用いることにより、実画像（Ａ）上に存在する欠陥の設計データ上での構成物との相対位置を確認することができ、検出された欠陥の致命性を判断することが可能となる。
【００４３】
図８から図１２には、致命度評価の対象となる欠陥の種類について、数例を示した。図８は、ラインアンドスペースの配線パターン上において、配線と配線の間に異物が存在している欠陥であり、配線間異物と称される。図３に示した欠陥はこれに相当する。図９は、配線の一部が太くなる種類の欠陥であり、配線はみ出しと称される。配線の一部が太くなることで電気的特性が設計上の規定値から変化（配線自体の抵抗値の低下など）し、欠陥となる。また、極端に配線が太くなった場合、隣接する配線と接触し、ショート欠陥となることもある。図１０は、図９とは逆に、配線の一部が規定値よりも細くなった欠陥であり、配線凹みと称される。図９の場合と同様、配線の一部が細くなることで、配線自体の電気的特性が規定値から変化（抵抗値の増加など）し、欠陥となる。極端に配線が細くなった場合、断線欠陥となることもある。図１１は、配線凹みが極端になり、配線が断線した場合の例である。このような欠陥は断線と称される。図１２は、配線間異物のサイズが極端に大きくなり、二つの配線に跨ってしまった欠陥の例である。配線間異物が導電性の場合、異物により２つの配線はショートすることになるため、この欠陥は、半導体デバイスにとっては致命的である。
【００４４】
以上の説明した種類の欠陥の致命度を判定する場合、配線自体は完全な直線で無い場合もあるため、欠陥としては、はみ出し量または凹み量の大きさにより致命度を判断する。同様に、断基準となる閾値は、予め入力しておくものとする。判断基準となる閾値は、予め入力しておくものとし、指定の方法としては、絶対的な長さとして表す方式と、配線の太さの割合で示す方法がある。以上のはみ出し量または凹み量の大きさの算出に関する画素の演算処理は、マッチング精度判定部２１５により実行される。
【００４５】
図１３は、本実施例の欠陥レビュー装置での検査結果を一覧表示した表示画面の一例であり、図２に示した管理コンソール２０４上に表示される。図１３に示した表示画面には、欠陥を識別する欠陥識別番号１３０１、欠陥の存在する座標１３０２、欠陥の大きさを示すサイズ１３０３、判定に用いた欠陥・配線間距離１３０４等の評価値、判定結果として得られた致命度１３０５、欠陥画像を表示するサムネール１３０６、欠陥の判定に設計データを用いたのか、実画像データを用いたのかを示す検出方式１３０７の各情報が一覧表示されている。一覧表示する各情報は、装置ユーザの意図に応じて選択表示することも可能である。
【００４６】
図１４は、本実施例の欠陥レビュー装置における致命度判定結果を表示する表示画面の別の構成例である。図１３に示す表示画面は一覧表示であるため、個々の欠陥ＩＤの欠陥の状態を視覚的に把握することが難しい。そこで、設計した配線パターンを欠陥画像と重ね合わせて表示させることにより、欠陥の状態を直感的に把握することができる。この時、図１４に示すように、欠陥１４０１と配線パターン１４０２に加えて、致命度判定フローで算出された欠陥・配線間距離１４０３を同一画像上に表示する。欠陥・配線間距離１４０３の近傍には、欠陥・配線間距離を算出した経路を示す矢印が表示されている。これにより、欠陥の状態を視覚的・数値的に把握することができる。欠陥画像と設計データの重ね合わせ方法としては、設計データに記述された構造の輪郭部のみを欠陥画像と重ねあわせる方法や、設計データの輪郭で閉じた内側または外側を塗りつぶし重ね合わせる方法や、欠陥画像または設計データの一部を半透明にし重ね合わせる方法がある。また、重ね合わせるデータは複数レイヤのデータを一括して重ね合わせることもできる。以上の画像の重ね合わせに関する画素データの演算処理は、座標マッチング実行部２１４により実行される。
【００４７】
以上、本実施例の欠陥レビュー装置により、上下レイヤの情報を用いた致命度判定処理が、従来に比べてより確実に実行可能となる。
【実施例２】
【００４８】
実施例１では、欠陥レビュー機能、ＡＤＣ機能、致命度判定機能を１台の画像処理装置に全て実装した構成の欠陥レビュー装置の構成について説明したが、実施例１の構成では、プロセッサにかかる画像処理の負担が大きく、検査のスループットがさほど早くならないという問題がある。そこで、本実施例では、上記の欠陥レビュー機能、ＡＤＣ機能、致命度判定機能を複数のプロセッサで分担した構成の欠陥レビュー装置について説明する。
図１５には、本実施例の欠陥レビュー装置の全体構成を示す。撮像部、管理コンソールの機能、動作については、実施例１の構成と同様であるため、説明は省略する。
【００４９】
本実施例の欠陥レビュー装置では、欠陥レビュー，ＡＤＣ，致命度判定のそれぞれの情報処理が、ＡＤＲ（Automatic Defect Review）ユニット，２台のＡＤＣユニット，致命度判定ユニットという複数の情報処理ユニットにより実行される。図示はしていないが、ＡＤＲユニットとＡＤＣユニットには、それぞれ、各機能を実現するためのソフトウェアが格納されたメモリと、当該ソフトウェアを実行するプロセッサが備わっており、それぞれ、欠陥レビュー、ＡＤＣに必要な情報処理を実行する。ＡＤＣユニットが２台あるのは、ＡＤＲに比べて欠陥分類処理の方が負担が重いためである。
【００５０】
致命度判定ユニットは、図２に示した画像処理装置から、ＡＤＣ実行部を除いた構造を有しており、各機能ブロックの動作・機能は、実施例１で説明したものと同じである。
本実施例の欠陥レビュー装置は、欠陥レビュー機能，ＡＤＣ機能，致命度判定機能を複数台の情報処理装置で分担処理している。従って、比較的処理速度の遅い情報処理装置（例えば、汎用の画像処理基板など）を使用しても、実用的なスループットを実現できる欠陥レビュー装置を構成することができる。
【実施例３】
【００５１】
実施例１，２では、致命度判定機能を欠陥レビュー装置側に実装した構成について示したが、致命度判定機能を一般的な情報処理装置に実装することも可能である。本実施例では、欠陥情報が格納されるデータベースに接続されたワークステーションに致命度判定機能を実装した場合の構成例について説明する。
【００５２】
図１６には、本実施例のワークステーションおよび当該ワークステーション周辺の装置の配置を示す。まず、半導体デバイスの製造プロセスで使用される各レイヤの製造装置群（レイヤ１製造装置，レイヤ２製造装置・・・・レイヤｎ製造装置）およびそれらに付随する外観検査装置群（外観検査装置１，外観検査装置２・・・外観検査装置ｎ）、欠陥レビュー装置群（欠陥レビュー装置１，欠陥レビュー装置２・・・欠陥レビュー装置ｎ）がクリーンルーム内に配置されており、各検査装置から得られた情報がデータベースに格納されている。
【００５３】
本実施例のワークステーションは、主として、全ての欠陥ＩＤに対してＡＤＣが完了している半導体ウェーハに対して、データベースに記憶されている情報を用いて致命度解析を行うためのものであって、オフライン検査と称される欠陥分析に使用される装置である。
【００５４】
図１６のワークステーション内部には、図１５に示した致命度判定ユニットと同等の機能ブロックが備えられている。また、ユーザインタフェースとなるモニタ，キーボード，ポインティングデバイス（マウス）が、通信端子を介してワークステーションに接続されている。なお、図１６に示す構成は、致命度判定機能を実現するために必要な構成のみを示したものであって、その他の一般的な情報処理に必要とされる構成要素（例えば、ＯＳやファイルシステムなど）については、図示はされていないが、図１６のワークステーションには備えられているものとする。
【００５５】
装置ユーザは、ユーザインタフェース画面にＧＵＩを表示させ、検査対象ウェーハのウェーハＩＤ、目的レイヤのＩＤをＧＵＩで設定入力し、開始ボタンを押すことにより致命度判定処理を開始させる。ウェーハＩＤ、レイヤＩＤは既にわかっているので、画像取得部は、データベースに格納されているＡＤＣ画像を欠陥ＩＤと共に一括してダウンロードする。ダウンロードした画像データは、メモリ内の空き領域に格納される。ＡＤＣ画像の取得後、画像取得部は、実施例１で説明したと同様の手順によって、設計データサーバへ配線レイアウト情報の有無を問い合わせる。
【００５６】
配線レイアウト情報が利用可能であれば、設計データサーバから配線レイアウト情報を取得し、取得したレイアウト情報をもちいて、合成画像用のパターン画像を生成する。その後、マッチング精度判定部が、パターン画像と欠陥を含むＡＤＣ画像との精度判定を行い、最終的に配線レイアウト情報が利用可能かどうかの判断を行う。配線レイアウト情報が利用可能であれば、実施例１と同じ要領で、致命度判定部により致命度判定フローが実行される。
【００５７】
設計データ利用可否判定部あるいはマッチング精度判定部の判定結果が「配線レイアウト情報は利用不能」であった場合、画像取得部はデータベース上で致命度を判定する欠陥を含むＡＤＣ画像の上下レイヤの画像データを検索する。必要な画像データが取得されると、座標マッチング実行部により、自レイヤ、上下レイヤの画像間で必要に応じて座標マッチングが実行される。すなわち、自レイヤのＡＤＣ画像と、上下レイヤの画像間で、座標系が共通であれば（同一の装置で、同一の検査時に取得された画像であれば）、座標マッチングを省略して、そのまま上下レイヤの画像を重ね合わせることができる。
【００５８】
座標マッチングが実行されれば、自レイヤと上下レイヤの画像を合成して、合成画像に基づき致命度判定が実行される。
【００５９】
以上説明した手順を、全ての欠陥ＩＤについて繰り返すことにより、オフラインでの致命度分析が終了する。終了結果は、レポート作成部によりレビューレポートの形式にまとめられ、通信端子を介して出力される。レビューレポートとは、致命度分析の結果を表示したレポートのことであり、適当なテンプレート上に致命度分析の結果を貼り付けることにより作成される。端的には、半導体ウェーハ上で図６で説明したような致命的欠陥がどのように分布しているかを表現したマップの形式で作成される。
【００６０】
以上、本実施例の情報処理装置により、データベースに格納された欠陥検査の結果を有効に利用して、欠陥の致命度判定をオフラインで実現可能な情報処理装置が実現される。
【００６１】
なお、実施例１〜３を通した以上の説明において、致命度判定を実行する各機能ブロックはソフトウェアで構成されるという前提で説明を行ったが、ハードウェアを用いて各機能ブロックを構成（つまり、各機能ブロックを専用の処理チップで構成）しても構わないことはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明は、カメラや電子顕微鏡により入力された画像より半導体ウェーハ上の欠陥位置特定しレビューするための欠陥検査装置に利用される。
【符号の説明】
【００６３】
１ 製造検査装置
２ 外観検査装置
３ 欠陥レビュー装置
４ データベース
５ 設計データサーバ
２０１ 撮像部
２０２ 全体制御部
２０３ 画像処理装置
２０４ 管理コンソール
２０５ プロセッサ
２０６ メモリ
２０７ 通信インタフェース部
２０８ 通信端子
２０９ 画像形成部
２１０ 欠陥位置検出部
２１１ ＡＤＣ実行部
２１２ 設計データ利用可否判定部
２１３ 画像取得部
２１４ 座標マッチング実行部
２１５ マッチング精度判定部
２１６ 致命度判定部
５０１，５０３，５１１，５１３，５２１，５２３ パターン画像
５０２，５０４，５１２，５１４，５２２，５２４ ＳＥＭ実画像
【特許請求の範囲】
【請求項１】
複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥位置を表現する座標系と前記配線レイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、
当該座標マッチング結果が妥当かどうかを判断する判定部とを備えたことを特徴とする欠陥レビュー装置。
【請求項２】
請求項１に記載の欠陥レビュー装置において、
前記判定部は、前記外観検査装置で算出された欠陥の位置情報と前記座標マッチング後の座標系で表現された当該欠陥の位置情報との差が所定の閾値よりも大きな場合は、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。
【請求項３】
請求項１に記載の欠陥レビュー装置において、
前記判定部は、前記外観検査装置で算出された欠陥の大きさと自装置で撮像した欠陥の大きさの差が所定の閾値よりも大きな場合には、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。
【請求項４】
請求項２または３に記載の欠陥レビュー装置において、
前記閾値を設定するための設定画面が表示されるモニタを備えたことを特徴とする欠陥レビュー装置。
【請求項５】
請求項１に記載の欠陥レビュー装置において、
前記情報処理装置は、前記座標マッチング結果が妥当で無い場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。
【請求項６】
請求項１に記載の欠陥レビュー装置において、
前記情報処理装置は、前記マッチング結果が妥当な場合には、当該欠陥が検出されたレイヤとは異なるレイヤ上に前記欠陥を投影した位置におけるパターンに関する情報と前記欠陥に関する情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【請求項７】
請求項６に記載の欠陥レビュー装置において、
前記パターンに関する情報として、前記欠陥の投影位置におけるパターンの位置情報を用い、
前記欠陥に関する情報として、当該欠陥の位置情報を用い、
前記パターンと前記欠陥位置との相対距離に基づき、前記欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【請求項８】
請求項１に記載の欠陥レビュー装置において、
前記画像記憶装置は、前記欠陥が存在するレイヤとは異なるレイヤを観察するための第２の欠陥レビュー装置であり、
前記通信端子は、当該第２の欠陥レビュー装置に接続することが可能な端子であることを特徴とする欠陥レビュー装置。
【請求項９】
複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像情報を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥が存在するレイヤの配線レイアウト情報を前記設計データサーバに対して要求する信号を前記通信端子に出力し、
当該要求信号に対する応答に基づき、前記配線レイアウト情報の利用可否を判断することを特徴とする欠陥レビュー装置。
【請求項１０】
請求項９に記載の欠陥レビュー装置において、
前記情報処理装置は、前記配線レイアウト情報が利用できない場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。
【請求項１１】
請求項１０に記載の欠陥レビュー装置において、
前記情報処理装置は、前記欠陥が検出されたレイヤとは異なるレイヤに形成されたパターンと、前記欠陥との相対位置情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【請求項１】
複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥位置を表現する座標系と前記配線レイアウト情報が記述された座標系との座標マッチングを実行するマッチング実行部と、
当該座標マッチング結果が妥当かどうかを判断する判定部とを備えたことを特徴とする欠陥レビュー装置。
【請求項２】
請求項１に記載の欠陥レビュー装置において、
前記判定部は、前記外観検査装置で算出された欠陥の位置情報と前記座標マッチング後の座標系で表現された当該欠陥の位置情報との差が所定の閾値よりも大きな場合は、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。
【請求項３】
請求項１に記載の欠陥レビュー装置において、
前記判定部は、前記外観検査装置で算出された欠陥の大きさと自装置で撮像した欠陥の大きさの差が所定の閾値よりも大きな場合には、前記座標マッチングが妥当でないと判断することを特徴とする欠陥レビュー装置。
【請求項４】
請求項２または３に記載の欠陥レビュー装置において、
前記閾値を設定するための設定画面が表示されるモニタを備えたことを特徴とする欠陥レビュー装置。
【請求項５】
請求項１に記載の欠陥レビュー装置において、
前記情報処理装置は、前記座標マッチング結果が妥当で無い場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。
【請求項６】
請求項１に記載の欠陥レビュー装置において、
前記情報処理装置は、前記マッチング結果が妥当な場合には、当該欠陥が検出されたレイヤとは異なるレイヤ上に前記欠陥を投影した位置におけるパターンに関する情報と前記欠陥に関する情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【請求項７】
請求項６に記載の欠陥レビュー装置において、
前記パターンに関する情報として、前記欠陥の投影位置におけるパターンの位置情報を用い、
前記欠陥に関する情報として、当該欠陥の位置情報を用い、
前記パターンと前記欠陥位置との相対距離に基づき、前記欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【請求項８】
請求項１に記載の欠陥レビュー装置において、
前記画像記憶装置は、前記欠陥が存在するレイヤとは異なるレイヤを観察するための第２の欠陥レビュー装置であり、
前記通信端子は、当該第２の欠陥レビュー装置に接続することが可能な端子であることを特徴とする欠陥レビュー装置。
【請求項９】
複数レイヤのパターンが形成された半導体ウェーハを検査して当該半導体ウェーハ上に存在する欠陥の位置情報を算出する外観検査装置から、通信ネットワークを介して前記位置情報を取得し、かつ前記半導体ウェーハ上の前記位置情報に対応する領域の画像を取得することにより前記欠陥を観察する機能を有する欠陥レビュー装置において、
当該欠陥レビュー装置は、前記半導体ウェーハ上に形成されたパターンのレイアウト情報を前記レイヤ毎に格納した設計データサーバまたは前記複数レイヤの画像情報を格納した画像記憶装置の少なくともいずれか一つに、前記通信ネットワークを介して接続されることが可能な欠陥レビュー装置であって、
前記画像を撮像し、画像信号として出力する機能を備えた撮像手段と、
前記撮像手段により画像が取得可能な位置に前記欠陥位置を移動させる試料ステージと、
前記通信ネットワークに接続される通信端子と、
前記画像信号を用いて所定の演算処理を実行する情報処理装置とを備え、
当該情報処理装置は、
前記欠陥が存在するレイヤの配線レイアウト情報を前記設計データサーバに対して要求する信号を前記通信端子に出力し、
当該要求信号に対する応答に基づき、前記配線レイアウト情報の利用可否を判断することを特徴とする欠陥レビュー装置。
【請求項１０】
請求項９に記載の欠陥レビュー装置において、
前記情報処理装置は、前記配線レイアウト情報が利用できない場合には、前記欠陥が検出されたレイヤとは異なるレイヤの画像を前記画像記憶装置に対して要求する信号を、前記通信端子に対して出力することを特徴とする欠陥レビュー装置。
【請求項１１】
請求項１０に記載の欠陥レビュー装置において、
前記情報処理装置は、前記欠陥が検出されたレイヤとは異なるレイヤに形成されたパターンと、前記欠陥との相対位置情報に基づき、当該欠陥の致命度を評価することを特徴とする欠陥レビュー装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１１４０４３（Ｐ２０１１−１１４０４３Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２６６９２１（Ｐ２００９−２６６９２１）
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（５０１３８７８３９）株式会社日立ハイテクノロジーズ (4,325)
【Ｆターム（参考）】
[ Back to top ]