駆動回路および宅側装置
【課題】光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することが可能な駆動回路および宅側装置を提供する。
【解決手段】駆動回路５２は、光信号を送信するための発光素子ＬＤを含む発光回路７５における発光素子ＬＤにバイアス電流を供給するためのバイアス電流供給回路６８と、送信すべきデータの論理値に応じた大きさの変調電流を発光素子ＬＤに供給するための変調電流供給回路６３とを備える。変調電流供給回路６３は、データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替えるための差動駆動回路４１と、差動駆動回路４１の差動出力間に接続された終端抵抗とを含む。差動駆動回路４１および発光回路７５は直流結合されており、差動駆動回路４１が発光素子ＬＤに供給する上記電流の電源は発光回路７５から供給される。
【解決手段】駆動回路５２は、光信号を送信するための発光素子ＬＤを含む発光回路７５における発光素子ＬＤにバイアス電流を供給するためのバイアス電流供給回路６８と、送信すべきデータの論理値に応じた大きさの変調電流を発光素子ＬＤに供給するための変調電流供給回路６３とを備える。変調電流供給回路６３は、データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替えるための差動駆動回路４１と、差動駆動回路４１の差動出力間に接続された終端抵抗とを含む。差動駆動回路４１および発光回路７５は直流結合されており、差動駆動回路４１が発光素子ＬＤに供給する上記電流の電源は発光回路７５から供給される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路および宅側装置に関し、特に、光信号を送信するための発光素子を駆動する駆動回路、およびそれを備えた宅側装置に関する。
【背景技術】
【０００２】
近年、インターネットが広く普及しており、利用者は世界各地で運営されているサイトの様々な情報にアクセスし、その情報を入手することが可能である。これに伴って、ＡＤＳＬ（Asymmetric Digital Subscriber Line）およびＦＴＴＨ（Fiber To The Home）等のブロードバンドアクセスが可能な装置も急速に普及してきている。
【０００３】
ＩＥＥＥ Ｓｔｄ ８０２．３ａｈ（登録商標）−２００４（非特許文献１）には、複数の宅側装置（ＯＮＵ：Optical Network Unit）が光通信回線を共有して局側装置（ＯＬＴ：Optical Line Terminal）とのデータ伝送を行なう媒体共有形通信である受動的光ネットワーク（ＰＯＮ：Passive Optical Network）の１つの方式が開示されている。すなわち、ＰＯＮを通過するユーザ情報およびＰＯＮを管理運用するための制御情報を含め、すべての情報がイーサネット（登録商標）フレームの形式で通信されるＥＰＯＮ（Ethernet（登録商標） PON）と、ＥＰＯＮのアクセス制御プロトコル（ＭＰＣＰ（Multi-Point Control Protocol））およびＯＡＭ（Operations Administration and Maintenance）プロトコルとが規定されている。局側装置と宅側装置との間でＭＰＣＰフレームをやりとりすることによって、宅側装置の加入、離脱、および上りアクセス多重制御などが行なわれる。また、非特許文献１では、ＭＰＣＰメッセージによる、新規宅側装置の登録方法、帯域割り当て要求を示すレポート、および送信指示を示すゲートについて記載されている。
【０００４】
なお、１ギガビット／秒の通信速度を実現するＥＰＯＮであるＧＥ−ＰＯＮ（Giga Bit Ethernet（登録商標） Passive Optical Network）の次世代の技術として、ＩＥＥＥ８０２．３ａｖ（登録商標）−２００９として標準化が行なわれた１０Ｇ−ＥＰＯＮすなわち通信速度が１０ギガビット／秒相当のＥＰＯＮにおいても、アクセス制御プロトコルはＭＰＣＰが前提となっている。
【０００５】
ここで、光通信の送信機に用いられるレーザ駆動回路が、特開２０１０―２６７９２４号公報（特許文献１）に開示されている。すなわち、レーザ駆動回路は、入力するバーストデータに応じてレーザダイオードに変調電流を供給する変調回路と、レーザダイオードにバイアス電流を与えるバイアス回路とを備える。変調回路は、差動駆動回路を含み、当該差動駆動回路とレーザダイオードとが容量素子によってＡＣ結合されている。また、差動駆動回路では、１対のトランジスタと電源ラインとの間に、インピーダンス整合のための終端抵抗が接続されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】IEEE Std 802.3ah（登録商標）-2004
【特許文献】
【０００７】
【特許文献１】特開２０１０―２６７９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＰＯＮシステムでは、宅側装置から局側装置への上り方向の通信方式として時分割多重方式が採用されている。この時分割多重方式では、宅側装置はバースト光信号を局側装置へ送信する。このため、宅側装置では、バースト光信号を送信すべき期間においてレーザダイオード等の発光素子に電流を供給し、それ以外の期間では当該電流の供給を停止する必要がある。
【０００９】
このため、宅側装置においては、バースト応答特性、すなわち発光素子に供給する電流のオン／オフ速度特性が重要となる。
【００１０】
特に、１０Ｇ−ＥＰＯＮでは、ＧＥ−ＰＯＮと比べて、回線速度の高速化によって各宅側装置からのバースト光信号の送信時間が短くなり、局側装置に接続可能な宅側装置の数が多くなることから、バースト応答特性を向上させて各宅側装置からのバースト光信号の間隔を短くし、ＰＯＮシステムのスループットを向上させる必要がある。
【００１１】
しかしながら、特許文献１に記載のレーザ駆動回路をＰＯＮシステムの宅側装置において使用すると仮定した場合、当該差動駆動回路とレーザダイオード等の発光素子とが容量素子によってＡＣ結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。
【００１２】
このようなバースト応答特性の劣化を防ぐために、ＡＣ結合の代わりにたとえば抵抗によるＤＣ結合を行なう構成が考えられる。しかしながら、このような構成では、差動駆動回路からバイアス回路へＤＣ結合を介して発光素子の駆動に寄与しない無効電流が流れてしまう場合がある。
【００１３】
この発明は、上述の課題を解決するためになされたもので、その目的は、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することが可能な駆動回路および宅側装置を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、この発明のある局面に係わる駆動回路は、光信号を送信するための発光素子を含む発光回路における上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを備え、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。
【００１５】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。
【００１６】
好ましくは、上記終端抵抗は、固定電圧が供給されるノードと上記発光回路を経由せずに交流結合されている。
【００１７】
このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト光信号のリンギングを防ぐことでバースト応答を安定化させることができる。
【００１８】
好ましくは、上記差動駆動回路は、上記発光素子の第１端に直流結合された第１導通電極と、第２導通電極とを有する第１のトランジスタと、上記発光素子の第２端に直流結合された第１導通電極と、上記第１のトランジスタの第２導通電極と電気的に接続された第２導通電極とを有する第２のトランジスタと、上記第１のトランジスタの第１導通電極および上記第２のトランジスタの第１導通電極間に直列接続された第１の終端抵抗および第２の終端抵抗とを含み、上記第１のトランジスタの第１導通電極および上記第１の終端抵抗の接続ノードが上記発光素子の第１端および直流電源電圧が供給されるノードの接続ノードと直流結合され、上記第２のトランジスタの第１導通電極および上記第２の終端抵抗の接続ノードが上記発光素子の第２端および上記バイアス電流供給回路の接続ノードと直流結合されている。
【００１９】
このような構成により、差動駆動回路および終端抵抗と発光素子とを直流結合させる適切な回路を提供することが可能となる。
【００２０】
より好ましくは、上記変調電流供給回路は、さらに、固定電圧が供給されるノードと上記第１の終端抵抗および上記第２の終端抵抗の接続ノードとの間に接続されたキャパシタを含む。
【００２１】
このような構成により、各終端抵抗の接続ノードの電位を安定させる適切な回路を提供することが可能となる。
【００２２】
上記課題を解決するために、この発明のある局面に係わる宅側装置は、複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、上記光信号を送信するための発光素子を含む発光回路と、上記発光素子を駆動するための駆動回路とを備え、上記駆動回路は、上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを含み、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。
【００２３】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。
【発明の効果】
【００２４】
本発明によれば、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。
【図２】本発明の実施の形態に係るＰＯＮシステムにおける宅側装置の構成を示す図である。
【図３】本発明の実施の形態に係る宅側装置における光トランシーバの送信側の構成を詳細に示す図である。
【図４】本発明の実施の形態に係る宅側装置の光トランシーバにおける光出力および送信イネーブル信号を示す図である。
【図５】本発明の実施の形態に係る光トランシーバの駆動回路において、無効電流対策を行なわないと仮定した場合の構成を示す図である。
【図６】図５に示す駆動回路において流れる無効電流を示す図である。
【図７】本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【図８】本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【図９】駆動回路５１が出力する光信号（連続信号）の測定結果を示す図である。
【図１０】駆動回路５２が出力する光信号（連続信号）の測定結果を示す図である。
【図１１】駆動回路５３が出力する光信号（連続信号）の測定結果を示す図である。
【図１２】駆動回路５１が出力するバースト光信号の測定結果を示す図である。
【図１３】駆動回路５２が出力するバースト光信号の測定結果を示す図である。
【図１４】駆動回路５３が出力するバースト光信号の測定結果を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２７】
図１は、本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。
【００２８】
図１を参照して、ＰＯＮシステム３０１は、たとえば１０Ｇ−ＥＰＯＮであり、宅側装置２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄと、局側装置２０１と、スプリッタＳＰ１，ＳＰ２とを備える。宅側装置２０２Ａ，２０２Ｂ，２０２Ｃと局側装置２０１とは、スプリッタＳＰ１およびＳＰ２ならびに光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。宅側装置２０２Ｄと局側装置２０１とは、スプリッタＳＰ２および光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。ＰＯＮシステム３０１では、宅側装置２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄから局側装置２０１への光信号が時分割多重される。
【００２９】
図２は、本発明の実施の形態に係るＰＯＮシステムにおける宅側装置の構成を示す図である。
【００３０】
図２を参照して、宅側装置２０２は、光トランシーバ２１と、ＰＯＮ受信処理部２２と、バッファメモリ２３と、ＵＮ送信処理部２４と、ＵＮＩ（User Network Interface）ポート２５と、ＵＮ受信処理部２６と、バッファメモリ２７と、ＰＯＮ送信処理部２８と、制御部２９とを備える。
【００３１】
光トランシーバ２１は、宅側装置２０２に対して脱着可能である。光トランシーバ２１は、局側装置２０１から送信される下り光信号を受信し、電気信号に変換して出力する。
【００３２】
ＰＯＮ受信処理部２２は、光トランシーバ２１から受けた電気信号からフレームを再構成するとともに、フレームの種別に応じて制御部２９またはＵＮ送信処理部２４にフレームを振り分ける。具体的には、ＰＯＮ受信処理部２２は、データフレームをバッファメモリ２３経由でＵＮ送信処理部２４へ出力し、制御フレームを制御部２９へ出力する。
【００３３】
制御部２９は、各種制御情報を含む制御フレームを生成し、ＵＮ送信処理部２４へ出力する。
【００３４】
ＵＮ送信処理部２４は、ＰＯＮ受信処理部２２から受けたデータフレームおよび制御部２９から受けた制御フレームをＵＮＩポート２５経由で図示しないパーソナルコンピュータ等のユーザ端末へ送信する。
【００３５】
ＵＮ受信処理部２６は、ＵＮＩポート２５経由でユーザ端末から受信したデータフレームをバッファメモリ２７経由でＰＯＮ送信処理部２８へ出力し、ＵＮＩポート２５経由でユーザ端末から受信した制御フレームを制御部２９へ出力する。
【００３６】
制御部２９は、ＭＰＣＰおよびＯＡＭ等、局側装置２０１および宅側装置２０２間のＰＯＮ回線の制御および管理に関する宅側処理を行なう。すなわち、ＰＯＮ回線に接続されている局側装置２０１とＭＰＣＰメッセージおよびＯＡＭメッセージをやりとりすることによって、アクセス制御等の各種制御を行なう。制御部２９は、各種制御情報を含む制御フレームを生成し、ＰＯＮ送信処理部２８へ出力する。また、制御部２９は、宅側装置２０２における各ユニットの各種設定処理を行なう。
【００３７】
ＰＯＮ送信処理部２８は、ＵＮ受信処理部２６から受けたデータフレームおよび制御部２９から受けた制御フレームを光トランシーバ２１へ出力する。
【００３８】
光トランシーバ２１は、ＰＯＮ送信処理部２８から受けたデータフレームおよび制御フレームを光信号に変換し、局側装置２０１へ送信する。
【００３９】
図３は、本発明の実施の形態に係る宅側装置における光トランシーバの送信側の構成を詳細に示す図である。
【００４０】
図３を参照して、光トランシーバ２１は、プリバッファ回路６１と、イコライザ回路６２と、駆動回路５１と、電源６４〜６６と、タイミング回路６７と、発光回路７５と、マスタＩ／Ｆ（インタフェース）６９と、ＣＰＵ（Central Processing Unit）７０と、スレイブＩ／Ｆ７１と、制御レジスタ７２と、キャパシタＣ１，Ｃ２とを含む。駆動回路５１は、出力バッファ回路（変調電流供給回路）６３と、バイアス電流供給回路６８とを含む。プリバッファ回路６１は、終端抵抗Ｒ１１を含む。発光回路７５は、発光素子ＬＤと、インダクタ３１，３２とを含む。ＣＰＵ７０は、たとえばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）である記憶部７３を含む。
【００４１】
プリバッファ回路６１は、ＵＮ受信処理部２６からのデータフレームおよび制御部２９からの制御フレームである送信データを、キャパシタＣ１およびＣ２を介して終端抵抗Ｒ１１において受け、当該送信データを増幅して出力する。たとえば、プリバッファ回路６１は、当該送信データを、信号線ＩＮＰ，ＩＮＮからバランス信号として受ける。
【００４２】
イコライザ回路６２は、プリバッファ回路６１から受けた送信データの波形整形たとえば位相歪みの補正を行なって出力する。
【００４３】
駆動回路５１は、発光回路７５における発光素子ＬＤを駆動する。より詳細には、出力バッファ回路６３は、たとえば２つのトランジスタを有する差動駆動回路を含み、イコライザ回路６２から受けた送信データに基づいて、発光回路７５に差動変調電流を供給する。この変調電流は、局側装置２０１へ送信すべきデータの論理値に応じた大きさの電流である。差動駆動回路を用いる構成により、送信データの論理値の変化に対する変調電流の応答速度を向上させることができる。
【００４４】
発光回路７５は、上り光信号を局側装置２０１へ送信する。発光回路７５において、発光素子ＬＤは、電源電圧Ｖｃｃ２の供給される電源ノードにインダクタ３１を介して接続され、また、バイアス電流供給回路６８にインダクタ３２を介して接続されている。発光素子ＬＤは、バイアス電流供給回路６８から供給されたバイアス電流、および出力バッファ回路６３から供給された変調電流に基づいて発光し、かつ発光強度を変更する。
【００４５】
電源６４〜６６は、プリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３にそれぞれ電力としてたとえば電流を供給し、電力供給の開始および停止を制御することが可能である。より詳細には、電源６４〜６６は、制御部２９から受けた送信イネーブル信号に基づいて、プリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３に電力を供給するか否かをそれぞれ切り替える。
【００４６】
具体的には、電源６４〜６６は、送信イネーブル信号が活性化されている場合にプリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３への電力供給をそれぞれ行ない、送信イネーブル信号が非活性化されている場合に当該電力供給を停止する。
【００４７】
また、タイミング回路６７は、出力バッファ回路６３から発光素子ＬＤへの変調電流の供給を強制的に停止する制御を行なう。
【００４８】
バイアス電流供給回路６８は、発光回路７５に電力としてバイアス電流を供給する。また、バイアス電流供給回路６８は、制御部２９から受けた送信イネーブル信号に基づいて、発光回路７５にバイアス電流を供給するか否かを切り替える。ここで、光トランシーバ２１では、発光素子ＬＤへの変調電流の大きさがゼロの状態において、バイアス電流が発光素子ＬＤに供給されると発光素子ＬＤが発光するように、バイアス電流の値が設定される。
【００４９】
発光回路７５において、インダクタ３１は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。発光素子ＬＤは、たとえばレーザダイオードであり、インダクタ３１の第２端に接続されたアノードと、インダクタ３２の第１端に接続されたカソードとを有する。出力バッファ回路６３から出力された変調電流は、発光素子ＬＤのアノードからカソードへ流れる。
【００５０】
電源電圧Ｖｃｃ２は、電源電圧Ｖｃｃ１よりもレベルが高い。電源電圧Ｖｃｃ１は、たとえばプリバッファ回路６１およびイコライザ回路６２に供給される。また、電源電圧Ｖｃｃ２は、たとえば出力バッファ回路６３に供給される。電源電圧Ｖｃｃ１および電源電圧Ｖｃｃ２は直流電圧である。
【００５１】
ＣＰＵ７０は、たとえば、信号線ＳＣＬおよび信号線ＳＤＡからなるＩ２Ｃバス経由で制御部２９との間で各種データをやりとりする。
【００５２】
マスタＩ／Ｆ６９は、ＣＰＵ７０およびＩ２Ｃバス間のインタフェース機能を提供する。
【００５３】
スレイブＩ／Ｆ７１は、ＣＰＵ７０および制御レジスタ７２間のインタフェース機能を提供する。
【００５４】
ＣＰＵ７０は、スレイブＩ／Ｆ７１を介して種々の制御データを制御レジスタ７２に書き込む。
【００５５】
電源６６は、制御レジスタ７２に書き込まれた制御データＡＰＣ１に基づいて、出力バッファ回路６３への供給電流量を変更する。
【００５６】
バイアス電流供給回路６８は、制御レジスタ７２に書き込まれた制御データＡＰＣ２に基づいて、発光回路７５への供給電流量を変更する。
【００５７】
図４は、本発明の実施の形態に係る宅側装置の光トランシーバにおける光出力および送信イネーブル信号を示す図である。なお、光出力の波形において、「データ」で示している部分は、実際には、送信データの論理値に応じて「バイアス」部分のみのレベルと「バイアス」部分および「データ」部分を合わせたレベルとで変化する波形となる。
【００５８】
図４を参照して、まず、局側装置２０１から上り光信号の送信を許可されていない期間において、送信イネーブル信号は非活性化される。この場合、バイアス電流供給回路６８は動作せず、バイアス電流は生成されない。
【００５９】
次に、局側装置２０１から上り光信号の送信が許可されると、宅側装置２０２から上り光信号を送信するために、送信イネーブル信号が活性化される。そうすると、バイアス電流供給回路６８が動作を開始し、バイアス電流を生成して発光素子ＬＤに供給する。
【００６０】
また、送信イネーブル信号が活性化されると、電源６４〜６６が動作を開始し、それぞれプリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３に電流が供給される。ただし、出力バッファ回路６３からの変調電流は、タイミング回路６７の制御により、発光素子ＬＤには供給されない（タイミングｔ１）。
【００６１】
すなわち、タイミング回路６７は、タイミングｔ１から時間ＴＤＬ経過後のタイミングｔ２までの期間、出力バッファ回路６３から発光素子ＬＤへの変調電流の供給を強制的に停止する。これにより、バイアス電流のレベルが不安定な状態で変調電流が流れることに起因するオーバーシュート等の発生を防ぐことができるため、回路動作を安定させることができる。
【００６２】
次に、時間ＴＤＬが経過し、発光素子ＬＤへの変調電流の供給が開始されると（タイミングｔ２）、無効データであるプリアンブルが送信され始め、その後、有効なデータの送信が開始される。
【００６３】
次に、宅側装置２０２からの上り光信号の送信を停止するために、送信イネーブル信号が非活性化されると（タイミングｔ３）、出力バッファ回路６３およびバイアス電流供給回路６８が動作を停止し、バイアス電流および変調電流の生成が停止される。
【００６４】
図５は、本発明の実施の形態に係る光トランシーバの駆動回路において、無効電流対策を行なわないと仮定した場合の構成を示す図である。
【００６５】
図５を参照して、駆動回路５１は、さらに、抵抗１３，１４と、フィルタ回路１７とを含む。出力バッファ回路６３は、抵抗１１，１２と、差動駆動回路４１とを含む。差動駆動回路４１は、ＮチャネルＭＯＳトランジスタ１５，１６を含む。バイアス電流供給回路６８は、電流源３３を含む。
【００６６】
差動駆動回路４１は、送信データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替える。
【００６７】
抵抗１１，１２は、差動駆動回路４１の差動出力間に接続されている。抵抗１１および抵抗１２は、ＮチャネルＭＯＳトランジスタ１５のドレインおよびＮチャネルＭＯＳトランジスタ１６のドレイン間に直列接続されている。
【００６８】
より詳細には、抵抗１１は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。抵抗１２は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。ＮチャネルＭＯＳトランジスタ１５は、抵抗１１の第２端に接続されたドレインと、電流源６６の第１端に接続されたソースと、データノードＮ０に接続されたゲートとを有する。ＮチャネルＭＯＳトランジスタ１６は、抵抗１２の第２端に接続されたドレインと、電流源６６の第１端に接続されたソースと、データノードＮ１に接続されたゲートとを有する。電流源６６の第２端は、接地電圧の供給される接地ノードに接続されている。また、バイアス電流供給回路６８における電流源３３は、インダクタ３２の第２端と接地ノードとの間に接続されている。
【００６９】
データノードＮ０は、送信データが論理値「０」のときに活性化され、データノードＮ１は、送信データが論理値「１」のときに活性化される。
【００７０】
差動駆動回路４１および発光回路７５はＤＣ結合（直流結合）されている。すなわち、ＮチャネルＭＯＳトランジスタ１５および抵抗１１の接続ノードが発光素子ＬＤのアノードおよび直流電源電圧である電源電圧Ｖｃｃ２が供給されるノードの接続ノードと直流結合されている。ＮチャネルＭＯＳトランジスタ１６および抵抗１２の接続ノードが発光素子ＬＤのカソードおよびバイアス電流供給回路６８の接続ノードと直流結合されている。
【００７１】
より詳細には、抵抗１１の第２端およびＮチャネルＭＯＳトランジスタ１５のドレインの接続ノードとインダクタ３１の第２端および発光素子ＬＤのアノードの接続ノードとが抵抗１３を介して接続されている。抵抗１２の第２端およびＮチャネルＭＯＳトランジスタ１６のドレインの接続ノードとインダクタ３２の第１端および発光素子ＬＤのカソードの接続ノードとが抵抗１４を介して接続されている。
【００７２】
出力バッファ回路６３において、抵抗１１，１２は、インピーダンス整合用の終端抵抗である。特に１０Ｇ−ＥＰＯＮでは、バースト光信号のリンギングを防ぐために有用である。
【００７３】
発光素子ＬＤは、たとえばアセンブリされた発光モジュールに内蔵されている。出力バッファ回路６３、フィルタ回路１７、抵抗１３，１４、発光回路７５およびバイアス電流供給回路６８は、プリント基板（ＰＣＢ：Print Circuit Board）に実装されている。発光回路７５および上記発光モジュールは、フレキシブルプリント基板（ＦＰＣ：Flexible Print Circuit Board）を介して接続されている。
【００７４】
出力バッファ回路６３における差動駆動回路４１の差動出力と発光素子ＬＤとの間は伝送路で接続されている。より詳細には、ＮチャネルＭＯＳトランジスタ１５のドレインおよび抵抗１１の接続ノードと発光素子ＬＤのアノードとの間が、マイクロストリップライン等の伝送路で接続されている。また、ＮチャネルＭＯＳトランジスタ１６のドレインおよび抵抗１２の接続ノードと発光素子ＬＤのカソードとの間が、マイクロストリップライン等の伝送路で接続されている。この伝送路の長さは、たとえば２５ｍｍ〜３０ｍｍであり、特性インピーダンスはたとえば２５Ωである。
【００７５】
発光回路７５およびバイアス電流供給回路６８は、特にインピーダンスを考慮する必要はなく、好ましくは、ＤＣ的にローインピーダンス、かつＡＣ的にハイインピーダンスである。
【００７６】
抵抗１３，１４は、バースト光信号の周波数特性を補正し、かつ出力バッファ回路６３側の寄生容量によるインピーダンスの低下を補償するために設けられたダンピング抵抗である。
【００７７】
フィルタ回路１７は、差動駆動回路４１および発光回路７５間を流れる変調電流等の高周波成分を除去するために、抵抗１３および抵抗１４間に設けられている。
【００７８】
駆動回路５１の動作は、以下のようになる。すなわち、送信データが論理値「１」のとき、ＮチャネルＭＯＳトランジスタ１５がオフし、ＮチャネルＭＯＳトランジスタ１６がオンする。これにより、発光回路７５の電源ノードから発光素子ＬＤおよび差動駆動回路４１のＮチャネルＭＯＳトランジスタ１６経由で出力バッファ回路６３の接地ノードへ電流ＩＭ１が流れる。すなわち、発光素子ＬＤにはある程度の大きさの変調電流が供給される。
【００７９】
また、送信データが論理値「０」のとき、ＮチャネルＭＯＳトランジスタ１５がオンし、ＮチャネルＭＯＳトランジスタ１６がオフする。これにより、発光回路７５の電源ノードから発光素子ＬＤを介さずに差動駆動回路４１のＮチャネルＭＯＳトランジスタ１５経由で出力バッファ回路６３の接地ノードへ電流ＩＭ０が流れる。すなわち、発光素子ＬＤへの変調電流の大きさはゼロになる。
【００８０】
また、送信データの論理値に関わらず、電流源３３により、発光回路７５の電源ノードから発光素子ＬＤを介してバイアス電流供給回路６８の接地ノードへバイアス電流Ｉｂｉａｓが流れる。
【００８１】
図６は、図５に示す駆動回路において流れる無効電流を示す図である。
【００８２】
図６を参照して、駆動回路５１では、送信データが論理値「１」のとき、出力バッファ回路６３の電源ノードから、抵抗１２および抵抗１４を介して電流源３３の接地ノードへ無効電流ＩＮＥが流れてしまう。
【００８３】
ここで、抵抗１１および抵抗１２の各々の抵抗値をＲｏｕｔとし、抵抗１３および抵抗１４の各々の抵抗値をＲｄａｍｐとし、発光素子ＬＤの順方向電圧および微分抵抗をそれぞれＶｆおよびＲｄとし、発光素子ＬＤを通して流れるバイアス電流および変調電流をＩｂｉａｓおよびＩｍｏｄとすると、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００８４】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【００８５】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００８６】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋４５．２
【００８７】
本発明の実施の形態では、光トランシーバ２１の駆動回路において以下のような構成を採用することにより、無効電流ＩＮＥを低減する。
【００８８】
図７は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【００８９】
図７を参照して、駆動回路５２は、図５に示す駆動回路５１と比べて、抵抗１１の第１端および抵抗１２の第１端が電源ノードに接続されていない。これにより、差動駆動回路４１が発光素子ＬＤに供給する電流の電源が発光回路７５から供給される。すなわち、差動駆動回路４１は、発光回路７５から供給される電力によって発光素子ＬＤに電流を供給する。抵抗１１および抵抗１２の接続ノードは、発光回路７５の電源ノードよりも、抵抗１３および抵抗１１の電圧降下分だけ低い電位となる。すなわち、抵抗１１および抵抗１２の接続ノードの電位は、発光回路７５の電源ノードから供給される電源電圧Ｖｃｃ２によって決まる。
【００９０】
ここで、たとえば出力バッファ回路６３および発光回路７５間がＤＣ結合ではなくＡＣ結合されている構成では、差動駆動回路４１への直流電力の供給経路が存在しなくなる。このため、出力バッファ回路６３における抵抗１１および抵抗１２の接続ノードを電源ノードに接続する必要がある。
【００９１】
しかしながら、駆動回路５２では、出力バッファ回路６３および発光回路７５間がＤＣ結合されている。このため、当該ＤＣ結合を介して発光回路７５から直流電力を供給することが可能であることから、抵抗１１および抵抗１２の接続ノードを電源ノードに接続する必要が無くなる。
【００９２】
すなわち、図７に示すように、抵抗１１および抵抗１２の接続ノードと電源ノードとを非接続とする構成により、出力バッファ回路６３およびバイアス電流供給回路６８間を発光回路７５経由で流れる無効電流ＩＮＥの経路は、発光回路７５の電源ノードおよび出力バッファ回路６３間の経路を含むことになる。
【００９３】
具体的には、無効電流ＩＮＥが、発光回路７５の電源ノードからインダクタ３１、抵抗１３、抵抗１１、抵抗１２、抵抗１４、インダクタ３２およびバイアス電流供給回路６８をこの順番で経由して接地ノードへ流れる。これにより、無効電流ＩＮＥの経路のインピーダンスが図５に示す駆動回路５１と比べて増加することから、無効電流ＩＮＥを低減することができる。
【００９４】
駆動回路５２において、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００９５】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【００９６】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）｝
【００９７】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋２２．６
【００９８】
すなわち、駆動回路５２では、図５に示す駆動回路５１と比べて、消費電流を２２．６ｍＡ削減することができる。
【００９９】
駆動回路５２では、送信データのデューティ比が一定であれば、抵抗１１および抵抗１２の接続ノードの電位は変動しないため、当該接続ノードにおいてＡＣ的なグランド電位は安定している。すなわち、光トランシーバ２１が連続的な光信号を送信する場合には、安定した送信特性を得ることができる。
【０１００】
一方、光トランシーバ２１がバースト光信号を送信する場合には、光信号を送信しない期間における送信データのデューティ比はゼロであり、光信号の送信開始タイミングにおいてデューティ比が変動する。このため、抵抗１１および抵抗１２の接続ノードの電位が不安定となり、バースト光信号においてリンギングが生じる場合がある。
【０１０１】
そこで、本発明の実施の形態では、光トランシーバ２１の駆動回路において以下のような構成をさらに採用して上記問題点を解決することも可能である。
【０１０２】
図８は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【０１０３】
図８を参照して、駆動回路５３では、図７に示す駆動回路５２と比べて、出力バッファ回路６３が、さらに、キャパシタ１９を含む。
【０１０４】
キャパシタ１９は、固定電圧である電源電圧Ｖｃｃ２が供給されるノードと抵抗１１および抵抗１２の接続ノードとの間に接続されている。すなわち、抵抗１１の第１端および抵抗１２の第１端がキャパシタ１９を介して電源ノードに接続されている。キャパシタ１９の容量値は、たとえば１０００ｐＦである。
【０１０５】
これにより、抵抗１１，１２は、固定電圧が供給されるノードと、発光回路７５を経由せずに交流結合される。なお、この固定電圧は、電源電圧Ｖｃｃ２に限らず、たとえば接地電圧であってもよい。
【０１０６】
このように、駆動回路５３では、図７に示す駆動回路５２において電位が不安定になる可能性のある各終端抵抗の接続ノードと、電源ノードとの間に容量素子を接続する。
【０１０７】
これにより、当該接続ノードの電位を、電源電圧Ｖｃｃ２で安定させることができる。また、当該電源ノードと各終端抵抗とはＡＣ結合されることになるため、図６で示したような当該電源ノードからの無効電流ＩＮＥが流れることを防ぐことができる。駆動回路５３では、図７に示す駆動回路５２と同様の無効電流ＩＮＥが流れることになる。
【０１０８】
駆動回路５３において、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）
【０１０９】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【０１１０】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）｝
【０１１１】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋２２．６
【０１１２】
すなわち、駆動回路５３では、図７に示す駆動回路５２と同様に、図５に示す駆動回路５１と比べて、消費電流を２２．６ｍＡ削減することができる。
【０１１３】
図９は、駆動回路５１が出力する光信号（連続信号）の測定結果を示す図である。図１０は、駆動回路５２が出力する光信号（連続信号）の測定結果を示す図である。図１１は、駆動回路５３が出力する光信号（連続信号）の測定結果を示す図である。図１２は、駆動回路５１が出力するバースト光信号の測定結果を示す図である。図１３は、駆動回路５２が出力するバースト光信号の測定結果を示す図である。図１４は、駆動回路５３が出力するバースト光信号の測定結果を示す図である。
【０１１４】
図９〜図１１は、光信号のアイパターンを示している。また、図１２〜図１４において、Ｂは、光信号が論理ハイレベルおよび論理ローレベルを繰り返している部分である。
【０１１５】
図９〜図１１を参照して、図７に示すように抵抗１１の第１端および抵抗１２の第１端と電源ノードとの接続を遮断しても、また、図８に示すように抵抗１１の第１端および抵抗１２の第１端と電源ノードとの間にキャパシタ１９を接続しても、アイパターンの波形が崩れることなく、図５に示す駆動回路と同様のアイパターンが得られている。すなわち、図７および図８に示す駆動回路において、図５に示す駆動回路と同等の光信号の送信特性が得られていることが分かる。
【０１１６】
また、図１３に示すバースト光信号では、図１２に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Ａにおいてリンギングが大きくなっている。
【０１１７】
これに対して、図１４に示すバースト光信号では、図１３に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Ａにおいてリンギングが無くなり、バースト光信号の送信特性が改善されていることが分かる。
【０１１８】
また、この測定では、図１２〜図１４において、発光回路７５の電源ノードからバイアス電流供給回路６８の接地ノードへ流れる電流は、それぞれ９２ｍＡ、６９ｍＡおよび６９ｍＡであった。すなわち、図７および図８に示す駆動回路では、図５に示す駆動回路と比べて、消費電流が約２３ｍＡ削減される。
【０１１９】
ところで、特許文献１に記載のレーザ駆動回路では、当該差動駆動回路とレーザダイオードとが容量素子によってＡＣ結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。このようなバースト応答特性の劣化を防ぐために、ＡＣ結合の代わりにたとえば抵抗によるＤＣ結合を行なうと、差動駆動回路からバイアス回路へＤＣ結合を介してレーザダイオードの駆動に寄与しない無効電流が流れてしまう場合がある。
【０１２０】
これに対して、本発明の実施の形態に係る駆動回路では、出力バッファ回路６３は、送信すべきデータの論理値に応じた大きさの変調電流を発光素子ＬＤに供給する。この出力バッファ回路６３において、差動駆動回路４１は、データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替える。抵抗１１，１２は、差動駆動回路４１の差動出力間に接続されている。そして、差動駆動回路４１および発光回路７５は直流結合されており、差動駆動回路４１が発光素子ＬＤに供給する上記電流の電源は発光回路７５から供給される。
【０１２１】
すなわち、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間の経路を遮断する。そして、出力バッファ回路６３の電源は、バイアス電流用の電源ノードすなわち発光回路７５の電源ノードから供給する。
【０１２２】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を、たとえば図７において説明したように半減させることができるため、消費電力を低減することができる。
【０１２３】
また、本発明の実施の形態に係る駆動回路では、抵抗１１，１２は、固定電圧が供給されるノードと発光回路７５を経由せずに交流結合されている。
【０１２４】
すなわち、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間の経路を遮断する構成では、バースト光信号においてリンギングが生じる場合があるため、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間にキャパシタを実装し、不要な高周波成分をバイパスさせる。
【０１２５】
このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト応答を安定化させることができる。
【０１２６】
また、本発明の実施の形態に係る駆動回路では、抵抗１１および抵抗１２は、ＮチャネルＭＯＳトランジスタ１５のドレインおよびＮチャネルＭＯＳトランジスタ１６のドレイン間に直列接続されている。ＮチャネルＭＯＳトランジスタ１５のドレインおよび抵抗１１の接続ノードが発光素子ＬＤのアノードおよび直流電源電圧が供給されるノードの接続ノードと直流結合されている。ＮチャネルＭＯＳトランジスタ１６のドレインおよび抵抗１２の接続ノードが発光素子ＬＤのカソードおよびバイアス電流供給回路６８の接続ノードと直流結合されている。
【０１２７】
このような構成により、差動駆動回路４１および終端抵抗１１，１２と発光素子ＬＤとを直流結合させる適切な回路を提供することが可能となる。
【０１２８】
また、本発明の実施の形態に係る駆動回路では、キャパシタ１９は、固定電圧が供給されるノードと抵抗１１および抵抗１２の接続ノードとの間に接続されている。
【０１２９】
このような構成により、終端抵抗１１および終端抵抗１２の接続ノードの電位を安定させる適切な回路を提供することが可能となる。
【０１３０】
なお、本発明の実施の形態に係る駆動回路では、差動駆動回路４１は、１段のトランジスタ回路を含む構成であるとしたが、これに限定するものではない。差動駆動回路４１は、複数段のトランジスタ回路を含む構成であってもよい。この場合、最終段の回路に発光回路７５から直流電源電流が供給されれば十分である。
【０１３１】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３２】
１１〜１４，Ｒ１ 抵抗
１５，１６ ＮチャネルＭＯＳトランジスタ
１７ フィルタ回路
１９ キャパシタ
２１ 光トランシーバ
２２ ＰＯＮ受信処理部
２３ バッファメモリ
２４ ＵＮ送信処理部
２５ ＵＮＩポート
２６ ＵＮ受信処理部
２７ バッファメモリ
２８ ＰＯＮ送信処理部
２９ 制御部
３１，３２ インダクタ
３３ 電流源
４１ 差動駆動回路
５１〜５３ 駆動回路
６１ プリバッファ回路
６２ イコライザ回路
６３ 出力バッファ回路（変調電流供給回路）
６４〜６６ 電源
６７ タイミング回路
６８ バイアス電流供給回路
６９ マスタＩ／Ｆ（インタフェース）
７０ ＣＰＵ
７１ スレイブＩ／Ｆ
７２ 制御レジスタ
７３ 記憶部
７５ 発光回路
２０１ 局側装置
２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄ 宅側装置
３０１ ＰＯＮシステム
Ｃ１，Ｃ２ キャパシタ
ＬＤ 発光素子
ＳＰ１，ＳＰ２ スプリッタ
ＯＰＴＦ 光ファイバ
【技術分野】
【０００１】
本発明は、駆動回路および宅側装置に関し、特に、光信号を送信するための発光素子を駆動する駆動回路、およびそれを備えた宅側装置に関する。
【背景技術】
【０００２】
近年、インターネットが広く普及しており、利用者は世界各地で運営されているサイトの様々な情報にアクセスし、その情報を入手することが可能である。これに伴って、ＡＤＳＬ（Asymmetric Digital Subscriber Line）およびＦＴＴＨ（Fiber To The Home）等のブロードバンドアクセスが可能な装置も急速に普及してきている。
【０００３】
ＩＥＥＥ Ｓｔｄ ８０２．３ａｈ（登録商標）−２００４（非特許文献１）には、複数の宅側装置（ＯＮＵ：Optical Network Unit）が光通信回線を共有して局側装置（ＯＬＴ：Optical Line Terminal）とのデータ伝送を行なう媒体共有形通信である受動的光ネットワーク（ＰＯＮ：Passive Optical Network）の１つの方式が開示されている。すなわち、ＰＯＮを通過するユーザ情報およびＰＯＮを管理運用するための制御情報を含め、すべての情報がイーサネット（登録商標）フレームの形式で通信されるＥＰＯＮ（Ethernet（登録商標） PON）と、ＥＰＯＮのアクセス制御プロトコル（ＭＰＣＰ（Multi-Point Control Protocol））およびＯＡＭ（Operations Administration and Maintenance）プロトコルとが規定されている。局側装置と宅側装置との間でＭＰＣＰフレームをやりとりすることによって、宅側装置の加入、離脱、および上りアクセス多重制御などが行なわれる。また、非特許文献１では、ＭＰＣＰメッセージによる、新規宅側装置の登録方法、帯域割り当て要求を示すレポート、および送信指示を示すゲートについて記載されている。
【０００４】
なお、１ギガビット／秒の通信速度を実現するＥＰＯＮであるＧＥ−ＰＯＮ（Giga Bit Ethernet（登録商標） Passive Optical Network）の次世代の技術として、ＩＥＥＥ８０２．３ａｖ（登録商標）−２００９として標準化が行なわれた１０Ｇ−ＥＰＯＮすなわち通信速度が１０ギガビット／秒相当のＥＰＯＮにおいても、アクセス制御プロトコルはＭＰＣＰが前提となっている。
【０００５】
ここで、光通信の送信機に用いられるレーザ駆動回路が、特開２０１０―２６７９２４号公報（特許文献１）に開示されている。すなわち、レーザ駆動回路は、入力するバーストデータに応じてレーザダイオードに変調電流を供給する変調回路と、レーザダイオードにバイアス電流を与えるバイアス回路とを備える。変調回路は、差動駆動回路を含み、当該差動駆動回路とレーザダイオードとが容量素子によってＡＣ結合されている。また、差動駆動回路では、１対のトランジスタと電源ラインとの間に、インピーダンス整合のための終端抵抗が接続されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】IEEE Std 802.3ah（登録商標）-2004
【特許文献】
【０００７】
【特許文献１】特開２０１０―２６７９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＰＯＮシステムでは、宅側装置から局側装置への上り方向の通信方式として時分割多重方式が採用されている。この時分割多重方式では、宅側装置はバースト光信号を局側装置へ送信する。このため、宅側装置では、バースト光信号を送信すべき期間においてレーザダイオード等の発光素子に電流を供給し、それ以外の期間では当該電流の供給を停止する必要がある。
【０００９】
このため、宅側装置においては、バースト応答特性、すなわち発光素子に供給する電流のオン／オフ速度特性が重要となる。
【００１０】
特に、１０Ｇ−ＥＰＯＮでは、ＧＥ−ＰＯＮと比べて、回線速度の高速化によって各宅側装置からのバースト光信号の送信時間が短くなり、局側装置に接続可能な宅側装置の数が多くなることから、バースト応答特性を向上させて各宅側装置からのバースト光信号の間隔を短くし、ＰＯＮシステムのスループットを向上させる必要がある。
【００１１】
しかしながら、特許文献１に記載のレーザ駆動回路をＰＯＮシステムの宅側装置において使用すると仮定した場合、当該差動駆動回路とレーザダイオード等の発光素子とが容量素子によってＡＣ結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。
【００１２】
このようなバースト応答特性の劣化を防ぐために、ＡＣ結合の代わりにたとえば抵抗によるＤＣ結合を行なう構成が考えられる。しかしながら、このような構成では、差動駆動回路からバイアス回路へＤＣ結合を介して発光素子の駆動に寄与しない無効電流が流れてしまう場合がある。
【００１３】
この発明は、上述の課題を解決するためになされたもので、その目的は、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することが可能な駆動回路および宅側装置を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、この発明のある局面に係わる駆動回路は、光信号を送信するための発光素子を含む発光回路における上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを備え、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。
【００１５】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。
【００１６】
好ましくは、上記終端抵抗は、固定電圧が供給されるノードと上記発光回路を経由せずに交流結合されている。
【００１７】
このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト光信号のリンギングを防ぐことでバースト応答を安定化させることができる。
【００１８】
好ましくは、上記差動駆動回路は、上記発光素子の第１端に直流結合された第１導通電極と、第２導通電極とを有する第１のトランジスタと、上記発光素子の第２端に直流結合された第１導通電極と、上記第１のトランジスタの第２導通電極と電気的に接続された第２導通電極とを有する第２のトランジスタと、上記第１のトランジスタの第１導通電極および上記第２のトランジスタの第１導通電極間に直列接続された第１の終端抵抗および第２の終端抵抗とを含み、上記第１のトランジスタの第１導通電極および上記第１の終端抵抗の接続ノードが上記発光素子の第１端および直流電源電圧が供給されるノードの接続ノードと直流結合され、上記第２のトランジスタの第１導通電極および上記第２の終端抵抗の接続ノードが上記発光素子の第２端および上記バイアス電流供給回路の接続ノードと直流結合されている。
【００１９】
このような構成により、差動駆動回路および終端抵抗と発光素子とを直流結合させる適切な回路を提供することが可能となる。
【００２０】
より好ましくは、上記変調電流供給回路は、さらに、固定電圧が供給されるノードと上記第１の終端抵抗および上記第２の終端抵抗の接続ノードとの間に接続されたキャパシタを含む。
【００２１】
このような構成により、各終端抵抗の接続ノードの電位を安定させる適切な回路を提供することが可能となる。
【００２２】
上記課題を解決するために、この発明のある局面に係わる宅側装置は、複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、上記光信号を送信するための発光素子を含む発光回路と、上記発光素子を駆動するための駆動回路とを備え、上記駆動回路は、上記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、送信すべきデータの論理値に応じた大きさの変調電流を上記発光素子に供給するための変調電流供給回路とを含み、上記変調電流供給回路は、上記データの論理値に応じて、上記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、上記差動駆動回路の差動出力間に接続された終端抵抗とを含み、上記差動駆動回路および上記発光回路は直流結合されており、上記差動駆動回路が上記発光素子に供給する上記電流の電源は上記発光回路から供給される。
【００２３】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を低減し、消費電力を低減することができる。
【発明の効果】
【００２４】
本発明によれば、光信号を送信するための発光素子の駆動に寄与しない無効電流を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。
【図２】本発明の実施の形態に係るＰＯＮシステムにおける宅側装置の構成を示す図である。
【図３】本発明の実施の形態に係る宅側装置における光トランシーバの送信側の構成を詳細に示す図である。
【図４】本発明の実施の形態に係る宅側装置の光トランシーバにおける光出力および送信イネーブル信号を示す図である。
【図５】本発明の実施の形態に係る光トランシーバの駆動回路において、無効電流対策を行なわないと仮定した場合の構成を示す図である。
【図６】図５に示す駆動回路において流れる無効電流を示す図である。
【図７】本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【図８】本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【図９】駆動回路５１が出力する光信号（連続信号）の測定結果を示す図である。
【図１０】駆動回路５２が出力する光信号（連続信号）の測定結果を示す図である。
【図１１】駆動回路５３が出力する光信号（連続信号）の測定結果を示す図である。
【図１２】駆動回路５１が出力するバースト光信号の測定結果を示す図である。
【図１３】駆動回路５２が出力するバースト光信号の測定結果を示す図である。
【図１４】駆動回路５３が出力するバースト光信号の測定結果を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２７】
図１は、本発明の実施の形態に係るＰＯＮシステムの構成を示す図である。
【００２８】
図１を参照して、ＰＯＮシステム３０１は、たとえば１０Ｇ−ＥＰＯＮであり、宅側装置２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄと、局側装置２０１と、スプリッタＳＰ１，ＳＰ２とを備える。宅側装置２０２Ａ，２０２Ｂ，２０２Ｃと局側装置２０１とは、スプリッタＳＰ１およびＳＰ２ならびに光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。宅側装置２０２Ｄと局側装置２０１とは、スプリッタＳＰ２および光ファイバＯＰＴＦを介して接続され、互いに光信号を送受信する。ＰＯＮシステム３０１では、宅側装置２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄから局側装置２０１への光信号が時分割多重される。
【００２９】
図２は、本発明の実施の形態に係るＰＯＮシステムにおける宅側装置の構成を示す図である。
【００３０】
図２を参照して、宅側装置２０２は、光トランシーバ２１と、ＰＯＮ受信処理部２２と、バッファメモリ２３と、ＵＮ送信処理部２４と、ＵＮＩ（User Network Interface）ポート２５と、ＵＮ受信処理部２６と、バッファメモリ２７と、ＰＯＮ送信処理部２８と、制御部２９とを備える。
【００３１】
光トランシーバ２１は、宅側装置２０２に対して脱着可能である。光トランシーバ２１は、局側装置２０１から送信される下り光信号を受信し、電気信号に変換して出力する。
【００３２】
ＰＯＮ受信処理部２２は、光トランシーバ２１から受けた電気信号からフレームを再構成するとともに、フレームの種別に応じて制御部２９またはＵＮ送信処理部２４にフレームを振り分ける。具体的には、ＰＯＮ受信処理部２２は、データフレームをバッファメモリ２３経由でＵＮ送信処理部２４へ出力し、制御フレームを制御部２９へ出力する。
【００３３】
制御部２９は、各種制御情報を含む制御フレームを生成し、ＵＮ送信処理部２４へ出力する。
【００３４】
ＵＮ送信処理部２４は、ＰＯＮ受信処理部２２から受けたデータフレームおよび制御部２９から受けた制御フレームをＵＮＩポート２５経由で図示しないパーソナルコンピュータ等のユーザ端末へ送信する。
【００３５】
ＵＮ受信処理部２６は、ＵＮＩポート２５経由でユーザ端末から受信したデータフレームをバッファメモリ２７経由でＰＯＮ送信処理部２８へ出力し、ＵＮＩポート２５経由でユーザ端末から受信した制御フレームを制御部２９へ出力する。
【００３６】
制御部２９は、ＭＰＣＰおよびＯＡＭ等、局側装置２０１および宅側装置２０２間のＰＯＮ回線の制御および管理に関する宅側処理を行なう。すなわち、ＰＯＮ回線に接続されている局側装置２０１とＭＰＣＰメッセージおよびＯＡＭメッセージをやりとりすることによって、アクセス制御等の各種制御を行なう。制御部２９は、各種制御情報を含む制御フレームを生成し、ＰＯＮ送信処理部２８へ出力する。また、制御部２９は、宅側装置２０２における各ユニットの各種設定処理を行なう。
【００３７】
ＰＯＮ送信処理部２８は、ＵＮ受信処理部２６から受けたデータフレームおよび制御部２９から受けた制御フレームを光トランシーバ２１へ出力する。
【００３８】
光トランシーバ２１は、ＰＯＮ送信処理部２８から受けたデータフレームおよび制御フレームを光信号に変換し、局側装置２０１へ送信する。
【００３９】
図３は、本発明の実施の形態に係る宅側装置における光トランシーバの送信側の構成を詳細に示す図である。
【００４０】
図３を参照して、光トランシーバ２１は、プリバッファ回路６１と、イコライザ回路６２と、駆動回路５１と、電源６４〜６６と、タイミング回路６７と、発光回路７５と、マスタＩ／Ｆ（インタフェース）６９と、ＣＰＵ（Central Processing Unit）７０と、スレイブＩ／Ｆ７１と、制御レジスタ７２と、キャパシタＣ１，Ｃ２とを含む。駆動回路５１は、出力バッファ回路（変調電流供給回路）６３と、バイアス電流供給回路６８とを含む。プリバッファ回路６１は、終端抵抗Ｒ１１を含む。発光回路７５は、発光素子ＬＤと、インダクタ３１，３２とを含む。ＣＰＵ７０は、たとえばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）である記憶部７３を含む。
【００４１】
プリバッファ回路６１は、ＵＮ受信処理部２６からのデータフレームおよび制御部２９からの制御フレームである送信データを、キャパシタＣ１およびＣ２を介して終端抵抗Ｒ１１において受け、当該送信データを増幅して出力する。たとえば、プリバッファ回路６１は、当該送信データを、信号線ＩＮＰ，ＩＮＮからバランス信号として受ける。
【００４２】
イコライザ回路６２は、プリバッファ回路６１から受けた送信データの波形整形たとえば位相歪みの補正を行なって出力する。
【００４３】
駆動回路５１は、発光回路７５における発光素子ＬＤを駆動する。より詳細には、出力バッファ回路６３は、たとえば２つのトランジスタを有する差動駆動回路を含み、イコライザ回路６２から受けた送信データに基づいて、発光回路７５に差動変調電流を供給する。この変調電流は、局側装置２０１へ送信すべきデータの論理値に応じた大きさの電流である。差動駆動回路を用いる構成により、送信データの論理値の変化に対する変調電流の応答速度を向上させることができる。
【００４４】
発光回路７５は、上り光信号を局側装置２０１へ送信する。発光回路７５において、発光素子ＬＤは、電源電圧Ｖｃｃ２の供給される電源ノードにインダクタ３１を介して接続され、また、バイアス電流供給回路６８にインダクタ３２を介して接続されている。発光素子ＬＤは、バイアス電流供給回路６８から供給されたバイアス電流、および出力バッファ回路６３から供給された変調電流に基づいて発光し、かつ発光強度を変更する。
【００４５】
電源６４〜６６は、プリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３にそれぞれ電力としてたとえば電流を供給し、電力供給の開始および停止を制御することが可能である。より詳細には、電源６４〜６６は、制御部２９から受けた送信イネーブル信号に基づいて、プリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３に電力を供給するか否かをそれぞれ切り替える。
【００４６】
具体的には、電源６４〜６６は、送信イネーブル信号が活性化されている場合にプリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３への電力供給をそれぞれ行ない、送信イネーブル信号が非活性化されている場合に当該電力供給を停止する。
【００４７】
また、タイミング回路６７は、出力バッファ回路６３から発光素子ＬＤへの変調電流の供給を強制的に停止する制御を行なう。
【００４８】
バイアス電流供給回路６８は、発光回路７５に電力としてバイアス電流を供給する。また、バイアス電流供給回路６８は、制御部２９から受けた送信イネーブル信号に基づいて、発光回路７５にバイアス電流を供給するか否かを切り替える。ここで、光トランシーバ２１では、発光素子ＬＤへの変調電流の大きさがゼロの状態において、バイアス電流が発光素子ＬＤに供給されると発光素子ＬＤが発光するように、バイアス電流の値が設定される。
【００４９】
発光回路７５において、インダクタ３１は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。発光素子ＬＤは、たとえばレーザダイオードであり、インダクタ３１の第２端に接続されたアノードと、インダクタ３２の第１端に接続されたカソードとを有する。出力バッファ回路６３から出力された変調電流は、発光素子ＬＤのアノードからカソードへ流れる。
【００５０】
電源電圧Ｖｃｃ２は、電源電圧Ｖｃｃ１よりもレベルが高い。電源電圧Ｖｃｃ１は、たとえばプリバッファ回路６１およびイコライザ回路６２に供給される。また、電源電圧Ｖｃｃ２は、たとえば出力バッファ回路６３に供給される。電源電圧Ｖｃｃ１および電源電圧Ｖｃｃ２は直流電圧である。
【００５１】
ＣＰＵ７０は、たとえば、信号線ＳＣＬおよび信号線ＳＤＡからなるＩ２Ｃバス経由で制御部２９との間で各種データをやりとりする。
【００５２】
マスタＩ／Ｆ６９は、ＣＰＵ７０およびＩ２Ｃバス間のインタフェース機能を提供する。
【００５３】
スレイブＩ／Ｆ７１は、ＣＰＵ７０および制御レジスタ７２間のインタフェース機能を提供する。
【００５４】
ＣＰＵ７０は、スレイブＩ／Ｆ７１を介して種々の制御データを制御レジスタ７２に書き込む。
【００５５】
電源６６は、制御レジスタ７２に書き込まれた制御データＡＰＣ１に基づいて、出力バッファ回路６３への供給電流量を変更する。
【００５６】
バイアス電流供給回路６８は、制御レジスタ７２に書き込まれた制御データＡＰＣ２に基づいて、発光回路７５への供給電流量を変更する。
【００５７】
図４は、本発明の実施の形態に係る宅側装置の光トランシーバにおける光出力および送信イネーブル信号を示す図である。なお、光出力の波形において、「データ」で示している部分は、実際には、送信データの論理値に応じて「バイアス」部分のみのレベルと「バイアス」部分および「データ」部分を合わせたレベルとで変化する波形となる。
【００５８】
図４を参照して、まず、局側装置２０１から上り光信号の送信を許可されていない期間において、送信イネーブル信号は非活性化される。この場合、バイアス電流供給回路６８は動作せず、バイアス電流は生成されない。
【００５９】
次に、局側装置２０１から上り光信号の送信が許可されると、宅側装置２０２から上り光信号を送信するために、送信イネーブル信号が活性化される。そうすると、バイアス電流供給回路６８が動作を開始し、バイアス電流を生成して発光素子ＬＤに供給する。
【００６０】
また、送信イネーブル信号が活性化されると、電源６４〜６６が動作を開始し、それぞれプリバッファ回路６１、イコライザ回路６２および出力バッファ回路６３に電流が供給される。ただし、出力バッファ回路６３からの変調電流は、タイミング回路６７の制御により、発光素子ＬＤには供給されない（タイミングｔ１）。
【００６１】
すなわち、タイミング回路６７は、タイミングｔ１から時間ＴＤＬ経過後のタイミングｔ２までの期間、出力バッファ回路６３から発光素子ＬＤへの変調電流の供給を強制的に停止する。これにより、バイアス電流のレベルが不安定な状態で変調電流が流れることに起因するオーバーシュート等の発生を防ぐことができるため、回路動作を安定させることができる。
【００６２】
次に、時間ＴＤＬが経過し、発光素子ＬＤへの変調電流の供給が開始されると（タイミングｔ２）、無効データであるプリアンブルが送信され始め、その後、有効なデータの送信が開始される。
【００６３】
次に、宅側装置２０２からの上り光信号の送信を停止するために、送信イネーブル信号が非活性化されると（タイミングｔ３）、出力バッファ回路６３およびバイアス電流供給回路６８が動作を停止し、バイアス電流および変調電流の生成が停止される。
【００６４】
図５は、本発明の実施の形態に係る光トランシーバの駆動回路において、無効電流対策を行なわないと仮定した場合の構成を示す図である。
【００６５】
図５を参照して、駆動回路５１は、さらに、抵抗１３，１４と、フィルタ回路１７とを含む。出力バッファ回路６３は、抵抗１１，１２と、差動駆動回路４１とを含む。差動駆動回路４１は、ＮチャネルＭＯＳトランジスタ１５，１６を含む。バイアス電流供給回路６８は、電流源３３を含む。
【００６６】
差動駆動回路４１は、送信データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替える。
【００６７】
抵抗１１，１２は、差動駆動回路４１の差動出力間に接続されている。抵抗１１および抵抗１２は、ＮチャネルＭＯＳトランジスタ１５のドレインおよびＮチャネルＭＯＳトランジスタ１６のドレイン間に直列接続されている。
【００６８】
より詳細には、抵抗１１は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。抵抗１２は、電源電圧Ｖｃｃ２の供給される電源ノードに接続された第１端と、第２端とを有する。ＮチャネルＭＯＳトランジスタ１５は、抵抗１１の第２端に接続されたドレインと、電流源６６の第１端に接続されたソースと、データノードＮ０に接続されたゲートとを有する。ＮチャネルＭＯＳトランジスタ１６は、抵抗１２の第２端に接続されたドレインと、電流源６６の第１端に接続されたソースと、データノードＮ１に接続されたゲートとを有する。電流源６６の第２端は、接地電圧の供給される接地ノードに接続されている。また、バイアス電流供給回路６８における電流源３３は、インダクタ３２の第２端と接地ノードとの間に接続されている。
【００６９】
データノードＮ０は、送信データが論理値「０」のときに活性化され、データノードＮ１は、送信データが論理値「１」のときに活性化される。
【００７０】
差動駆動回路４１および発光回路７５はＤＣ結合（直流結合）されている。すなわち、ＮチャネルＭＯＳトランジスタ１５および抵抗１１の接続ノードが発光素子ＬＤのアノードおよび直流電源電圧である電源電圧Ｖｃｃ２が供給されるノードの接続ノードと直流結合されている。ＮチャネルＭＯＳトランジスタ１６および抵抗１２の接続ノードが発光素子ＬＤのカソードおよびバイアス電流供給回路６８の接続ノードと直流結合されている。
【００７１】
より詳細には、抵抗１１の第２端およびＮチャネルＭＯＳトランジスタ１５のドレインの接続ノードとインダクタ３１の第２端および発光素子ＬＤのアノードの接続ノードとが抵抗１３を介して接続されている。抵抗１２の第２端およびＮチャネルＭＯＳトランジスタ１６のドレインの接続ノードとインダクタ３２の第１端および発光素子ＬＤのカソードの接続ノードとが抵抗１４を介して接続されている。
【００７２】
出力バッファ回路６３において、抵抗１１，１２は、インピーダンス整合用の終端抵抗である。特に１０Ｇ−ＥＰＯＮでは、バースト光信号のリンギングを防ぐために有用である。
【００７３】
発光素子ＬＤは、たとえばアセンブリされた発光モジュールに内蔵されている。出力バッファ回路６３、フィルタ回路１７、抵抗１３，１４、発光回路７５およびバイアス電流供給回路６８は、プリント基板（ＰＣＢ：Print Circuit Board）に実装されている。発光回路７５および上記発光モジュールは、フレキシブルプリント基板（ＦＰＣ：Flexible Print Circuit Board）を介して接続されている。
【００７４】
出力バッファ回路６３における差動駆動回路４１の差動出力と発光素子ＬＤとの間は伝送路で接続されている。より詳細には、ＮチャネルＭＯＳトランジスタ１５のドレインおよび抵抗１１の接続ノードと発光素子ＬＤのアノードとの間が、マイクロストリップライン等の伝送路で接続されている。また、ＮチャネルＭＯＳトランジスタ１６のドレインおよび抵抗１２の接続ノードと発光素子ＬＤのカソードとの間が、マイクロストリップライン等の伝送路で接続されている。この伝送路の長さは、たとえば２５ｍｍ〜３０ｍｍであり、特性インピーダンスはたとえば２５Ωである。
【００７５】
発光回路７５およびバイアス電流供給回路６８は、特にインピーダンスを考慮する必要はなく、好ましくは、ＤＣ的にローインピーダンス、かつＡＣ的にハイインピーダンスである。
【００７６】
抵抗１３，１４は、バースト光信号の周波数特性を補正し、かつ出力バッファ回路６３側の寄生容量によるインピーダンスの低下を補償するために設けられたダンピング抵抗である。
【００７７】
フィルタ回路１７は、差動駆動回路４１および発光回路７５間を流れる変調電流等の高周波成分を除去するために、抵抗１３および抵抗１４間に設けられている。
【００７８】
駆動回路５１の動作は、以下のようになる。すなわち、送信データが論理値「１」のとき、ＮチャネルＭＯＳトランジスタ１５がオフし、ＮチャネルＭＯＳトランジスタ１６がオンする。これにより、発光回路７５の電源ノードから発光素子ＬＤおよび差動駆動回路４１のＮチャネルＭＯＳトランジスタ１６経由で出力バッファ回路６３の接地ノードへ電流ＩＭ１が流れる。すなわち、発光素子ＬＤにはある程度の大きさの変調電流が供給される。
【００７９】
また、送信データが論理値「０」のとき、ＮチャネルＭＯＳトランジスタ１５がオンし、ＮチャネルＭＯＳトランジスタ１６がオフする。これにより、発光回路７５の電源ノードから発光素子ＬＤを介さずに差動駆動回路４１のＮチャネルＭＯＳトランジスタ１５経由で出力バッファ回路６３の接地ノードへ電流ＩＭ０が流れる。すなわち、発光素子ＬＤへの変調電流の大きさはゼロになる。
【００８０】
また、送信データの論理値に関わらず、電流源３３により、発光回路７５の電源ノードから発光素子ＬＤを介してバイアス電流供給回路６８の接地ノードへバイアス電流Ｉｂｉａｓが流れる。
【００８１】
図６は、図５に示す駆動回路において流れる無効電流を示す図である。
【００８２】
図６を参照して、駆動回路５１では、送信データが論理値「１」のとき、出力バッファ回路６３の電源ノードから、抵抗１２および抵抗１４を介して電流源３３の接地ノードへ無効電流ＩＮＥが流れてしまう。
【００８３】
ここで、抵抗１１および抵抗１２の各々の抵抗値をＲｏｕｔとし、抵抗１３および抵抗１４の各々の抵抗値をＲｄａｍｐとし、発光素子ＬＤの順方向電圧および微分抵抗をそれぞれＶｆおよびＲｄとし、発光素子ＬＤを通して流れるバイアス電流および変調電流をＩｂｉａｓおよびＩｍｏｄとすると、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００８４】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【００８５】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００８６】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋４５．２
【００８７】
本発明の実施の形態では、光トランシーバ２１の駆動回路において以下のような構成を採用することにより、無効電流ＩＮＥを低減する。
【００８８】
図７は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【００８９】
図７を参照して、駆動回路５２は、図５に示す駆動回路５１と比べて、抵抗１１の第１端および抵抗１２の第１端が電源ノードに接続されていない。これにより、差動駆動回路４１が発光素子ＬＤに供給する電流の電源が発光回路７５から供給される。すなわち、差動駆動回路４１は、発光回路７５から供給される電力によって発光素子ＬＤに電流を供給する。抵抗１１および抵抗１２の接続ノードは、発光回路７５の電源ノードよりも、抵抗１３および抵抗１１の電圧降下分だけ低い電位となる。すなわち、抵抗１１および抵抗１２の接続ノードの電位は、発光回路７５の電源ノードから供給される電源電圧Ｖｃｃ２によって決まる。
【００９０】
ここで、たとえば出力バッファ回路６３および発光回路７５間がＤＣ結合ではなくＡＣ結合されている構成では、差動駆動回路４１への直流電力の供給経路が存在しなくなる。このため、出力バッファ回路６３における抵抗１１および抵抗１２の接続ノードを電源ノードに接続する必要がある。
【００９１】
しかしながら、駆動回路５２では、出力バッファ回路６３および発光回路７５間がＤＣ結合されている。このため、当該ＤＣ結合を介して発光回路７５から直流電力を供給することが可能であることから、抵抗１１および抵抗１２の接続ノードを電源ノードに接続する必要が無くなる。
【００９２】
すなわち、図７に示すように、抵抗１１および抵抗１２の接続ノードと電源ノードとを非接続とする構成により、出力バッファ回路６３およびバイアス電流供給回路６８間を発光回路７５経由で流れる無効電流ＩＮＥの経路は、発光回路７５の電源ノードおよび出力バッファ回路６３間の経路を含むことになる。
【００９３】
具体的には、無効電流ＩＮＥが、発光回路７５の電源ノードからインダクタ３１、抵抗１３、抵抗１１、抵抗１２、抵抗１４、インダクタ３２およびバイアス電流供給回路６８をこの順番で経由して接地ノードへ流れる。これにより、無効電流ＩＮＥの経路のインピーダンスが図５に示す駆動回路５１と比べて増加することから、無効電流ＩＮＥを低減することができる。
【００９４】
駆動回路５２において、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）
【００９５】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【００９６】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）｝
【００９７】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋２２．６
【００９８】
すなわち、駆動回路５２では、図５に示す駆動回路５１と比べて、消費電流を２２．６ｍＡ削減することができる。
【００９９】
駆動回路５２では、送信データのデューティ比が一定であれば、抵抗１１および抵抗１２の接続ノードの電位は変動しないため、当該接続ノードにおいてＡＣ的なグランド電位は安定している。すなわち、光トランシーバ２１が連続的な光信号を送信する場合には、安定した送信特性を得ることができる。
【０１００】
一方、光トランシーバ２１がバースト光信号を送信する場合には、光信号を送信しない期間における送信データのデューティ比はゼロであり、光信号の送信開始タイミングにおいてデューティ比が変動する。このため、抵抗１１および抵抗１２の接続ノードの電位が不安定となり、バースト光信号においてリンギングが生じる場合がある。
【０１０１】
そこで、本発明の実施の形態では、光トランシーバ２１の駆動回路において以下のような構成をさらに採用して上記問題点を解決することも可能である。
【０１０２】
図８は、本発明の実施の形態に係る光トランシーバの駆動回路の構成を示す図である。
【０１０３】
図８を参照して、駆動回路５３では、図７に示す駆動回路５２と比べて、出力バッファ回路６３が、さらに、キャパシタ１９を含む。
【０１０４】
キャパシタ１９は、固定電圧である電源電圧Ｖｃｃ２が供給されるノードと抵抗１１および抵抗１２の接続ノードとの間に接続されている。すなわち、抵抗１１の第１端および抵抗１２の第１端がキャパシタ１９を介して電源ノードに接続されている。キャパシタ１９の容量値は、たとえば１０００ｐＦである。
【０１０５】
これにより、抵抗１１，１２は、固定電圧が供給されるノードと、発光回路７５を経由せずに交流結合される。なお、この固定電圧は、電源電圧Ｖｃｃ２に限らず、たとえば接地電圧であってもよい。
【０１０６】
このように、駆動回路５３では、図７に示す駆動回路５２において電位が不安定になる可能性のある各終端抵抗の接続ノードと、電源ノードとの間に容量素子を接続する。
【０１０７】
これにより、当該接続ノードの電位を、電源電圧Ｖｃｃ２で安定させることができる。また、当該電源ノードと各終端抵抗とはＡＣ結合されることになるため、図６で示したような当該電源ノードからの無効電流ＩＮＥが流れることを防ぐことができる。駆動回路５３では、図７に示す駆動回路５２と同様の無効電流ＩＮＥが流れることになる。
【０１０８】
駆動回路５３において、無効電流ＩＮＥは以下の式で表される。
ＩＮＥ＝Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）
【０１０９】
また、電流源６６の出力電流ｙは、以下の式で表される。
ｙ＝Ｉｍｏｄ＋［｛Ｖｆ＋（Ｒｄ＋Ｒｄａｍｐ）×Ｉｍｏｄ｝／Ｒｏｕｔ］
【０１１０】
ここで、電流源６６の入力はハイインピーダンスであることから、無効電流ＩＮＥはすべて電流源３３へ流れる。すなわち、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋Ｖｆ／｛２×（Ｒｏｕｔ＋Ｒｄａｍｐ）｝
【０１１１】
具体的には、たとえば、Ｖｆ＝１．４［Ｖ］、Ｒｏｕｔ＝２５［Ω］、Ｒｄａｍｐ＝６［Ω］とすると、電流源３３の出力電流ｘは、以下の式で表される。
ｘ＝Ｉｂｉａｓ＋２２．６
【０１１２】
すなわち、駆動回路５３では、図７に示す駆動回路５２と同様に、図５に示す駆動回路５１と比べて、消費電流を２２．６ｍＡ削減することができる。
【０１１３】
図９は、駆動回路５１が出力する光信号（連続信号）の測定結果を示す図である。図１０は、駆動回路５２が出力する光信号（連続信号）の測定結果を示す図である。図１１は、駆動回路５３が出力する光信号（連続信号）の測定結果を示す図である。図１２は、駆動回路５１が出力するバースト光信号の測定結果を示す図である。図１３は、駆動回路５２が出力するバースト光信号の測定結果を示す図である。図１４は、駆動回路５３が出力するバースト光信号の測定結果を示す図である。
【０１１４】
図９〜図１１は、光信号のアイパターンを示している。また、図１２〜図１４において、Ｂは、光信号が論理ハイレベルおよび論理ローレベルを繰り返している部分である。
【０１１５】
図９〜図１１を参照して、図７に示すように抵抗１１の第１端および抵抗１２の第１端と電源ノードとの接続を遮断しても、また、図８に示すように抵抗１１の第１端および抵抗１２の第１端と電源ノードとの間にキャパシタ１９を接続しても、アイパターンの波形が崩れることなく、図５に示す駆動回路と同様のアイパターンが得られている。すなわち、図７および図８に示す駆動回路において、図５に示す駆動回路と同等の光信号の送信特性が得られていることが分かる。
【０１１６】
また、図１３に示すバースト光信号では、図１２に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Ａにおいてリンギングが大きくなっている。
【０１１７】
これに対して、図１４に示すバースト光信号では、図１３に示すバースト光信号と比べて、バースト光信号の立ち上がり部分Ａにおいてリンギングが無くなり、バースト光信号の送信特性が改善されていることが分かる。
【０１１８】
また、この測定では、図１２〜図１４において、発光回路７５の電源ノードからバイアス電流供給回路６８の接地ノードへ流れる電流は、それぞれ９２ｍＡ、６９ｍＡおよび６９ｍＡであった。すなわち、図７および図８に示す駆動回路では、図５に示す駆動回路と比べて、消費電流が約２３ｍＡ削減される。
【０１１９】
ところで、特許文献１に記載のレーザ駆動回路では、当該差動駆動回路とレーザダイオードとが容量素子によってＡＣ結合されることから、終端抵抗および容量素子の時定数により、バースト応答特性が劣化してしまう。このようなバースト応答特性の劣化を防ぐために、ＡＣ結合の代わりにたとえば抵抗によるＤＣ結合を行なうと、差動駆動回路からバイアス回路へＤＣ結合を介してレーザダイオードの駆動に寄与しない無効電流が流れてしまう場合がある。
【０１２０】
これに対して、本発明の実施の形態に係る駆動回路では、出力バッファ回路６３は、送信すべきデータの論理値に応じた大きさの変調電流を発光素子ＬＤに供給する。この出力バッファ回路６３において、差動駆動回路４１は、データの論理値に応じて、発光素子ＬＤに電流を供給するか否かを切り替える。抵抗１１，１２は、差動駆動回路４１の差動出力間に接続されている。そして、差動駆動回路４１および発光回路７５は直流結合されており、差動駆動回路４１が発光素子ＬＤに供給する上記電流の電源は発光回路７５から供給される。
【０１２１】
すなわち、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間の経路を遮断する。そして、出力バッファ回路６３の電源は、バイアス電流用の電源ノードすなわち発光回路７５の電源ノードから供給する。
【０１２２】
このような構成により、無効電流の経路のインピーダンスが増加することから、発光素子の駆動に寄与しない無効電流を、たとえば図７において説明したように半減させることができるため、消費電力を低減することができる。
【０１２３】
また、本発明の実施の形態に係る駆動回路では、抵抗１１，１２は、固定電圧が供給されるノードと発光回路７５を経由せずに交流結合されている。
【０１２４】
すなわち、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間の経路を遮断する構成では、バースト光信号においてリンギングが生じる場合があるため、出力バッファ回路６３の電源ノードと終端抵抗１１，１２との間にキャパシタを実装し、不要な高周波成分をバイパスさせる。
【０１２５】
このような構成により、発光素子の駆動に寄与しない無効電流を低減し、かつバースト応答を安定化させることができる。
【０１２６】
また、本発明の実施の形態に係る駆動回路では、抵抗１１および抵抗１２は、ＮチャネルＭＯＳトランジスタ１５のドレインおよびＮチャネルＭＯＳトランジスタ１６のドレイン間に直列接続されている。ＮチャネルＭＯＳトランジスタ１５のドレインおよび抵抗１１の接続ノードが発光素子ＬＤのアノードおよび直流電源電圧が供給されるノードの接続ノードと直流結合されている。ＮチャネルＭＯＳトランジスタ１６のドレインおよび抵抗１２の接続ノードが発光素子ＬＤのカソードおよびバイアス電流供給回路６８の接続ノードと直流結合されている。
【０１２７】
このような構成により、差動駆動回路４１および終端抵抗１１，１２と発光素子ＬＤとを直流結合させる適切な回路を提供することが可能となる。
【０１２８】
また、本発明の実施の形態に係る駆動回路では、キャパシタ１９は、固定電圧が供給されるノードと抵抗１１および抵抗１２の接続ノードとの間に接続されている。
【０１２９】
このような構成により、終端抵抗１１および終端抵抗１２の接続ノードの電位を安定させる適切な回路を提供することが可能となる。
【０１３０】
なお、本発明の実施の形態に係る駆動回路では、差動駆動回路４１は、１段のトランジスタ回路を含む構成であるとしたが、これに限定するものではない。差動駆動回路４１は、複数段のトランジスタ回路を含む構成であってもよい。この場合、最終段の回路に発光回路７５から直流電源電流が供給されれば十分である。
【０１３１】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３２】
１１〜１４，Ｒ１ 抵抗
１５，１６ ＮチャネルＭＯＳトランジスタ
１７ フィルタ回路
１９ キャパシタ
２１ 光トランシーバ
２２ ＰＯＮ受信処理部
２３ バッファメモリ
２４ ＵＮ送信処理部
２５ ＵＮＩポート
２６ ＵＮ受信処理部
２７ バッファメモリ
２８ ＰＯＮ送信処理部
２９ 制御部
３１，３２ インダクタ
３３ 電流源
４１ 差動駆動回路
５１〜５３ 駆動回路
６１ プリバッファ回路
６２ イコライザ回路
６３ 出力バッファ回路（変調電流供給回路）
６４〜６６ 電源
６７ タイミング回路
６８ バイアス電流供給回路
６９ マスタＩ／Ｆ（インタフェース）
７０ ＣＰＵ
７１ スレイブＩ／Ｆ
７２ 制御レジスタ
７３ 記憶部
７５ 発光回路
２０１ 局側装置
２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄ 宅側装置
３０１ ＰＯＮシステム
Ｃ１，Ｃ２ キャパシタ
ＬＤ 発光素子
ＳＰ１，ＳＰ２ スプリッタ
ＯＰＴＦ 光ファイバ
【特許請求の範囲】
【請求項１】
光信号を送信するための発光素子を含む発光回路における前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、
送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを備え、
前記変調電流供給回路は、
前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、
前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、
前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、駆動回路。
【請求項２】
前記終端抵抗は、固定電圧が供給されるノードと前記発光回路を経由せずに交流結合されている、請求項１に記載の駆動回路。
【請求項３】
前記差動駆動回路は、
前記発光素子の第１端に直流結合された第１導通電極と、第２導通電極とを有する第１のトランジスタと、
前記発光素子の第２端に直流結合された第１導通電極と、前記第１のトランジスタの第２導通電極と電気的に接続された第２導通電極とを有する第２のトランジスタと、
前記第１のトランジスタの第１導通電極および前記第２のトランジスタの第１導通電極間に直列接続された第１の終端抵抗および第２の終端抵抗とを含み、
前記第１のトランジスタの第１導通電極および前記第１の終端抵抗の接続ノードが前記発光素子の第１端および直流電源電圧が供給されるノードの接続ノードと直流結合され、
前記第２のトランジスタの第１導通電極および前記第２の終端抵抗の接続ノードが前記発光素子の第２端および前記バイアス電流供給回路の接続ノードと直流結合されている、請求項１または請求項２に記載の駆動回路。
【請求項４】
前記変調電流供給回路は、さらに、
固定電圧が供給されるノードと前記第１の終端抵抗および前記第２の終端抵抗の接続ノードとの間に接続されたキャパシタを含む、請求項３に記載の駆動回路。
【請求項５】
複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、
前記光信号を送信するための発光素子を含む発光回路と、
前記発光素子を駆動するための駆動回路とを備え、
前記駆動回路は、
前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、
送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを含み、
前記変調電流供給回路は、
前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、
前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、
前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、宅側装置。
【請求項１】
光信号を送信するための発光素子を含む発光回路における前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、
送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを備え、
前記変調電流供給回路は、
前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、
前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、
前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、駆動回路。
【請求項２】
前記終端抵抗は、固定電圧が供給されるノードと前記発光回路を経由せずに交流結合されている、請求項１に記載の駆動回路。
【請求項３】
前記差動駆動回路は、
前記発光素子の第１端に直流結合された第１導通電極と、第２導通電極とを有する第１のトランジスタと、
前記発光素子の第２端に直流結合された第１導通電極と、前記第１のトランジスタの第２導通電極と電気的に接続された第２導通電極とを有する第２のトランジスタと、
前記第１のトランジスタの第１導通電極および前記第２のトランジスタの第１導通電極間に直列接続された第１の終端抵抗および第２の終端抵抗とを含み、
前記第１のトランジスタの第１導通電極および前記第１の終端抵抗の接続ノードが前記発光素子の第１端および直流電源電圧が供給されるノードの接続ノードと直流結合され、
前記第２のトランジスタの第１導通電極および前記第２の終端抵抗の接続ノードが前記発光素子の第２端および前記バイアス電流供給回路の接続ノードと直流結合されている、請求項１または請求項２に記載の駆動回路。
【請求項４】
前記変調電流供給回路は、さらに、
固定電圧が供給されるノードと前記第１の終端抵抗および前記第２の終端抵抗の接続ノードとの間に接続されたキャパシタを含む、請求項３に記載の駆動回路。
【請求項５】
複数の宅側装置から局側装置への光信号が時分割多重される通信システムにおける宅側装置であって、
前記光信号を送信するための発光素子を含む発光回路と、
前記発光素子を駆動するための駆動回路とを備え、
前記駆動回路は、
前記発光素子にバイアス電流を供給するためのバイアス電流供給回路と、
送信すべきデータの論理値に応じた大きさの変調電流を前記発光素子に供給するための変調電流供給回路とを含み、
前記変調電流供給回路は、
前記データの論理値に応じて、前記発光素子に電流を供給するか否かを切り替えるための差動駆動回路と、
前記差動駆動回路の差動出力間に接続された終端抵抗とを含み、
前記差動駆動回路および前記発光回路は直流結合されており、前記差動駆動回路が前記発光素子に供給する前記電流の電源は前記発光回路から供給される、宅側装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−５１５５８（Ｐ２０１３−５１５５８Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８８４８４（Ｐ２０１１−１８８４８４）
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３１日（２０１１．８．３１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]