高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法
【課題】熱アニーリングを行わずに高い電界効果移動度を達成する高分子半導体を提供する。
【解決手段】式１で示される高分子半導体化合物である。
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に０から２０を表し、前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【解決手段】式１で示される高分子半導体化合物である。
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に０から２０を表し、前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法に関する。
【背景技術】
【０００２】
プリンテッド有機エレクトロニクス（ＰＯＥ：ｐｒｉｎｔｅｄ ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏｎｉｃｓ）の製造は、そのような装置が超低コストであり、溶液での加工が可能であり（ｓｏｌｕｔｉｏｎ ｐｒｏｃｅｓｓａｂｌｅ）、機械的耐久性および構造的柔軟性を有するため、深い関心が寄せられている。ＰＯＥの１つの種類である、プリンテッド薄膜トランジスタ（ＴＦＴ）は、それが、例えば、アクティブマトリックス液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード、電子ペーパ、高周波識別タグ（ＲＦＩＤ）における適用のための、有望な、シリコン技術の低コスト代替物であるために、近年大きな注目を浴びている。
【０００３】
上記の特徴は、柔軟なＴＦＴをプラスチック基板を含む多数の基板上で製造するために望ましい。高分子半導体を備えたプラスチック基板の使用により、硬いシリコンＴＦＴを、機械的に耐久性が高く、構造的に柔軟なＴＦＴに変換することができる。この変換は、大面積画像センサ、電子ペーパおよびその他のディスプレイ媒体などの大面積装置に特に価値があり得る。
【０００４】
高分子半導体、例えば、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（ＰＱＴ）の移動度は０．１から０．２ｃｍ２／Ｖ・ｓである。しかしながら、ＰＱＴの反復単位中の２つの置換もしくは非置換チオフェン環がともに縮合する場合、ＰＱＴ誘導体、例えば、ポリ（２，５’−ビス（３−アルキルチオフェン−２−イル）−チエノ［３，２−ｂ］チオフェン）およびポリ（２，５’−ビス（２−チエニル）−３，６−ジアルキルチエノ［３，２−ｂ］チオフェン）の移動度は、少なくとも２倍増加する。この結果は、縮合環が大きいほど、より良い分子間π共役およびより良い分子内π−πスタッキングを誘導し、従ってより良い移動度を誘導することを示す。しかしながら、２つのチオフェン環が高分子の主鎖に対して直線的にまたは平行に縮合される場合、低い溶解度がもたらされる場合が多い。
【０００５】
さらに、基板の加熱または「アニーリング」は、このＰＱＴおよびその誘導体高分子に基づく現在のＰＯＥ装置を製造する際に重要な工程である。この時間とエネルギを消費するアニーリング工程は、低コストＰＯＥを製造するために用いられるロールツーロール（ｒｏｌｌ−ｔｏ−ｒｏｌｌ）の大規模製造プロセスには適合しない。
【０００６】
上記およびその他の問題点は、本出願によって取り組まれ、その実施形態において、本出願は、主鎖の方向に対してほぼ直角に（ｐｅｒｐｅｎｄｉｃｕｌａｒ）伸張されて弱い側鎖相互作用を生じるπ共役を含む高分子半導体のクラスに関する。主鎖に対してほぼ直角に伸張されたπ共役を含む高分子半導体は、溶解度および結晶化度を促進する。また、弱い側鎖相互作用をもつ高分子半導体は、高温アニーリングの必要なく、高性能の高分子半導体の作製を可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って本出願は、先行する高分子半導体を上回る利点を達成し、かつ、様々な側鎖が、側鎖相互作用がないかまたは弱い側鎖相互作用をもたらすような形で配置されており、従って熱アニーリングを行わずに高い電界効果移動度を達成する高分子半導体を開示する。本出願はまた、先行する高分子半導体を上回る利点を達成し、かつ、縮合している環構造が共役主鎖に対してほぼ直角に伸張されており、従って高い移動度に対して良好な溶解度および高い結晶化度の両方を達成する高分子半導体を開示する。
【課題を解決するための手段】
【０００８】
実施形態では、式１で示される高分子半導体化合物が提供される。
【化１】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつＲ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【０００９】
さらなる実施形態では、式１で示される高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタが提供される。
【化２】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつＲ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【００１０】
さらに、基板と、ゲート電極と、ゲート誘電体層と、絶縁層と、ソース電極およびドレイン電極と、ソース／ドレイン電極およびゲート誘電体層と接触している、式１で示される高分子半導体化合物を含む半導体層と、を含む薄膜トランジスタを製造する方法であって、
【化３】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
その方法は、ゲート電極およびゲート誘電体層を形成する工程と、式１の高分子半導体化合物を基板に蒸着して基板の表面に高分子半導体化合物の活性層を形成する工程であって、この際、高分子半導体化合物の活性層の形成の後に高温のアニーリングは行われない工程と、および、ソース電極およびドレイン電極を蒸着する工程と、を含む方法を提供する。
【発明を実施するための最良の形態】
【００１１】
実施形態では、高分子半導体は、式（１）から（６）で表され得る。
【化４】
（１）
【化５】
（２）
【化６】
（３）
【化７】
（４）
【化８】
（５）
【化９】
（６）
【００１２】
式中、各Ｒ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、水素原子、炭化水素基、ヘテロ原子であってもよく、ｍ、ｎ、ｐおよびｑは、約１から約５０００、約２から約３０００または約５から約１０００、約５から約８００、約５から約２００または約５から約７５のチエニレン単位の数を表すことができ、ｋは、約１から約５０００、約２から約３０００または約５から約１０００、約５から約８００、約５から約２００または約５から約７５の反復単位の数を表すことができる。式（１）は、高分子半導体化合物の一般的な構造を表す。
【００１３】
特に断りのない限り、Ｒ、Ｒ’、Ｒ１、Ｒ２、Ｒ３およびＲ４に対する置換基を特定する際、語句「炭化水素基」は、非置換の炭化水素基および置換されている炭化水素基の両方を包含する。非置換の炭化水素基は、例えば、約１から約５０個の炭素原子、約１から約３０個の炭素原子、約５から約４０個の炭素原子または約１０から約３５個の炭素原子を含み得る。しかしながら、前記高分子半導体化合物中の少なくとも１つの置換基、Ｒ１、Ｒ２、Ｒ３およびＲ４は水素原子であってはならない。実施形態では、Ｒ１、Ｒ２、Ｒ３およびＲ４のうち少なくとも１つは、炭化水素基である。非置換の炭化水素基の例としては、例えば、直鎖アルキル基、分枝アルキル基、シクロアルキル基、アリール基、アルキルアリール基、およびアリールアルキル基を挙げることができる。アルキル基の例としては、例えば、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル、オクチル、ノニル、デシル、ウンデシル、ドデシル、トリデシル、テトラデシル、ペンタデシル、シクロペンチル、シクロヘキシル、シクロヘプチル、およびそれらの異性体を挙げることができる。
【００１４】
置換炭化水素基は、例えば、フッ素、臭素、塩素、ヨウ素、硫黄、アミノ、ニトロ、シアノ、メトキシル、エトキシル、プロポキシ、またはそれらの組合せで置換された、例えば約１から約７０個の炭素原子、約１から約４０個の炭素原子、約１０から約６０個の炭素原子および約２０から約５０個の炭素原子を含み得る。置換炭化水素基は、例えばヘテロ原子を含む、直鎖アルキル基、分枝アルキル基、シクロアルキル基、アリール基、アルキルアリール基、およびアリールアルキル基であってもよい。アルキル基の例としては、例えば、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル、オクチル、ノニル、デシル、ウンデシル、ドデシル、トリデシル、テトラデシル、ペンタデシル、シクロペンチル、シクロヘキシル、シクロヘプチル、およびそれらの異性体を挙げることができる。実施形態では、炭化水素基は、場合により置換されているアルキルおよび場合により置換されているアリールであってもよい。
【００１５】
特に断りのない限り、Ｒ、Ｒ’、Ｒ１、Ｒ２、Ｒ３およびＲ４に対する置換基を特定する際、用語「ヘテロ原子」には、フッ素、臭素、塩素、ヨウ素、硫黄、窒素、酸素、またはそれらの組合せが含まれる。さらに、ヘテロ原子は、例えば、塩素もしくはフッ素などの単一の原子、または、例えば、アミノ化合物（ＮＨ２）中の窒素原子（Ｎ）およびＳＯ２化合物中の硫黄原子（Ｓ）などの化合物に含まれる単一の原子であってよい。
【００１６】
実施形態では、高分子半導体は、対称性のある反復単位を有し得る。本明細書において、用語「対称性のある反復単位」とは、高分子半導体の主鎖から下に対称な形で反復される同じ置換基または炭化水素基を含む高分子半導体をさす。
【００１７】
高分子の数平均分子量（Ｍｎ）は、例えば、約１，０００から約１５０，０００を含む、約５００から約４００，０００であってもよく、重量平均分子量（Ｍｗ）は、約１，５００から約２００，０００を含む、約６００から約５００，０００であってもよく、両方ともにポリスチレン標準品を用いるゲル浸透クロマトグラフィにより測定される。
【００１８】
実施形態では、Ａは、共役した縮合環二価結合である。縮合環二価結合は、π共役を形成するために少なくとも８個の電子を有する。例えば、８から３０個の電子、または１０から２０個の電子でπ共役が形成される。実施形態では、縮合環のπ共役は、主鎖に対して直角に伸張される。
【００１９】
さらなる実施形態では、高分子半導体化合物においてＡは、少なくとも４個の炭素原子、例えば、約４から約４０個の炭素原子、約６から約３０個の炭素原子、約８から約２４個の炭素原子および約８から約１６個の炭素原子を有する任意の二価結合から選択され得る。二価結合の例としては、例えば、以下の結合またはそれらの組合せを挙げることができる。Ｒ’の例としては、水素原子、炭化水素基、ヘテロ原子またはそれらの組合せを挙げることができる。
【００２０】
【化１０】
【化１１】
【化１２】
【化１３】
【化１４】
【化１５】
【００２１】
一層さらなる実施形態では、高分子半導体化合物中のＢおよびＣは、結合ならびに少なくとも４個の炭素原子、例えば、約４から約４０個の炭素原子、約６から約３０個の炭素原子、約８から約２４個の炭素原子および約８から約１６個の炭素原子などを有する任意の二価結合から選択され得る。二価結合の例としては、例えば、以下の結合またはそれらの組合せを挙げることができる。Ｒ’の例としては、水素原子、炭化水素基、ヘテロ原子またはそれらの組合せを挙げることができる。
【００２２】
【化１６】
【化１７】
【化１８】
【化１９】
【化２０】
【化２１】
【化２２】
【化２３】
【化２４】
【化２５】
【化２６】
【化２７】
【化２８】
【化２９】
【００２３】
本明細書において、高分子半導体の置換基間の、語句「結合」は、化学結合である。この化学結合は、例えば、共有結合、水素結合、配位錯体結合、またはイオン結合、あるいは異なる化学結合の混合体の形態をとり得る。実施形態では、結合は共有結合である。
【００２４】
実施形態では、ＢおよびＣの両方が下記のチエノ［３，２−ｂ］チオフェンであれば、式（１）および式（２）のｍおよびｎとして特徴付けられる反復単位の数は、ともに１に等しくなり得ない。
【化３０】
【００２５】
さらに実施形態では、ＢおよびＣの両方が下記のチエノ［３，２−ｂ］チオフェンであれば、式（１）および式（２）のｐおよびｑとして特徴付けられる反復単位の数は、ともに１に等しくなり得ない。
【化３１】
【００２６】
下記の図にさらに図解されるように、２つの置換基または炭化水素基が高分子半導体の構造内の任意の２つの隣接するチオフェン単位に対して３および３’位に存在する場合を除いて、高分子半導体は、共重合体または非対称の反復単位の任意の組合せ中で配置されることができる。
【００２７】
【化３２】
【００２８】
言い換えれば、２つの隣接するチオフェン単位の第３環位（３および３’）での同時置換は許容されない。３環位に置換基が同時に存在すると、共平面からの２つの隣接するチオフェン単位のねじれ偏差（ｔｏｒｓｉｏｎａｌ ｄｅｖｉａｔｉｏｎ）を引き起こし、従って高分子半導体のπ共役を有意に短くする可能性がある。π共役を短くすることは、短いπの非局在化をもたらし、従って、結果として弱い電荷担体輸送能および低い移動度がもたらされる可能性がある。
【００２９】
さらなる実施形態では、高分子半導体の式（１）および（２）の構造は、弱い側鎖相互作用に起因する高移動度を促進するいずれの形で配置されてもよく、高温の熱アニーリングを必要としない。本明細書において、語句「高移動度」は、０．１ｃｍ２／Ｖ・ｓよりも大きい、高分子半導体化合物の任意の移動度であり、それは、上に述べたように、ＰＱＴ化合物に対する移動度の上限である。
【００３０】
高分子半導体内の弱い側鎖相互作用は、１）側鎖の反復間隔（ｒｅｐｅａｔｉｎｇ ｄｉｓｔａｎｃｅ）を狭くして、側鎖の相互嵌合（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ）をなくすこと、２）側鎖間の反復間隔を広くして、非常に緩い側鎖の相互嵌合を形成すること、または３）高分子半導体の主鎖に対して直角にかさ高い炭化水素基を置換すること、により達成され得る。
【００３１】
図３は、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（ＰＱＴ）半導体高分子の隣接する側鎖と側鎖の相互嵌合の間の反復間隔を図示する。図３に示すように、高分子主鎖の片側での隣接する２つの側鎖間の距離は、約１２オングストロームである。この距離は、別の高分子の１つのアルキル側鎖をこの空間に入り込ませ、相互嵌合作用（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を形成させるのに十分である。この場合、ＰＱＴ半導体は強い側鎖相互作用を有する。熱特性に関して、側鎖の相転移、例えば側鎖の溶融は、Ｄｉｇｉｔａｌ Ｓｃａｎｎｉｎｇ Ｃｏｌｏｒｍｅｔｅｒ（ＤＳＣ）熱線図に見出すことができた。
【００３２】
実施形態では、高分子半導体は、側鎖が弱い側鎖相互作用をもたらすような形で配置されている限り、この望ましくない強い側鎖相互作用を達成することはない。高分子半導体の熱特性に関して、そのＤＳＣ熱線図における側鎖の相転移、例えば、側鎖の溶融は起こらない。
【００３３】
実施形態では、高分子半導体の弱い側鎖相互作用は、側鎖の相互嵌合がないように側鎖間の反復間隔を狭めることにより達成され得る。図４には、側鎖間の反復間隔が、ＰＱＴの距離（１２オングストローム）よりも狭い９．３オングストロームの距離まで狭められている高分子半導体が図示される。この距離は、別の高分子を側鎖がこの空間に入らせ、任意の相互嵌合作用を形成させるには狭すぎる。言い換えれば、このシナリオは「側鎖の相互嵌合の不在」を具体化する。
【００３４】
実施形態では、高分子半導体上の側鎖は、約１０オングストロームから約４．５オングストロームおよび約８オングストロームから約５オングストロームの距離まで狭められ得る。この距離が側鎖の分布様式に応じて変化し得ることは理解されたい。例えば、空間が、上の例に示されるように、同時に２つの側鎖を導入する必要がある場合、側鎖の相互嵌合を避けるために必要とされる距離は上記とは異なり得る。
【００３５】
高分子半導体の弱い側鎖相互作用はまた、緩い相互嵌合を促進するように側鎖間の反復間隔を広くすることにより達成され得る。図５に示されるように、２つの隣接する側鎖間の距離は、ＰＱＴの距離（１２オングストローム）よりも大きい約１６．１オングストロームである。従って、別の高分子の側鎖がこの空間に入り込む場合、側鎖間の相互作用は相互嵌合作用を形成するには弱すぎる。
【００３６】
実施形態では、緩い相互嵌合は、側鎖間の距離を、約１４オングストロームから約５０オングストロームおよび約１６オングストロームから約２５オングストロームの距離まで広げることにより得られ得る。
【００３７】
この弱い側鎖相互作用はまた、高分子半導体の主鎖に対して直角にかさ高い炭化水素基を置換することにより達成され得る。本明細書において、かさ高い炭化水素基という語句中の語「かさ高い（ｂｕｌｋｙ）」は、少なくとも１０個の炭素原子、例えば、約１０から約５００個の炭素原子、約２０から約２００個の炭素原子、約３０から約１００個の炭素原子および約４０から約７５個の炭素原子を含有する任意の炭化水素基である。
【００３８】
実施形態では、「縮合芳香族（ｆｕｓｅｄ ａｒｏｍａｔｉｃ）」または、主鎖に対して直角に伸張される、増大したπ共役を有する高分子半導体は、溶解度を増大させ、結晶化度を促進する。高分子半導体の溶解度は、約１．５から約３、約１．７５から約２．７５および約２．０から約２．２５倍増大し得る。高分子半導体の結晶化度は、１．５から約３、約１．７５から約２．７５および約２．０から約２．２５倍増加し得る。本明細書において、語句「縮合芳香族」は、共有されるＣ−Ｃ結合によって結合される任意の２つの芳香族化合物として定義され得る。例としては、以下の芳香族化合物またはそれらの混合物が挙げられ得る。
【００３９】
【化３３】
【００４０】
弱い側鎖相互作用をもつ高分子半導体は、高分子主鎖を再配列（ｒｅｏｒｄｅｒ）するための高温アニーリング温度の必要なく、高い移動度を促進する。しかしながら、アニーリングが必要とされる場合、高分子半導体に対するアニーリング温度は、約１８０℃未満、例えば、約１５０℃未満、約１００℃未満、約７５℃未満または約５０℃未満であってもよい。
【００４１】
式（１）の高分子半導体は、普通の塗布溶媒に可溶性または実質的に可溶性である、例えば、実施形態では、それらは、塩化メチレン、１，２−ジクロロエタン、テトラヒドロフラン、トルエン、キシレン、メシチレン、クロロベンゼン、ジクロロベンゼン、などの溶媒中、少なくとも約０．１重量％、より具体的には、約０．５重量％から約１０重量％、または約０．５重量％から約５０重量％の溶解度を有する。さらに、本明細書において説明される式の高分子半導体は、安定な導電率、例えば、従来の四探針での導電率測定（ｆｏｕｒ−ｐｒｏｂｅ ｃｏｎｄｕｃｔｉｖｉｔｙ ｍｅａｓｕｒｅｍｅｎｔ）により決定される、約１０−９Ｓ／ｃｍから約１０−４Ｓ／ｃｍ、より具体的には、約１０−８Ｓ／ｃｍから約１０−５Ｓ／ｃｍを与える。
【００４２】
さらに他の実施形態では、
（ａ）ゲート誘電体層、
（ｂ）ゲート電極、
（ｃ）半導体層、
（ｄ）ソース電極、
（ｅ）ドレイン電極、および
（ｆ）基板層
を含み、ゲート誘電体層、ゲート電極、半導体層、ソース電極、ドレイン電極および基板層は、ゲート電極と半導体層が両方ともにゲート誘電体層と接触し、ソース電極とドレイン電極が両方ともに半導体層と接触してさえいればどのような順序であってもよく、かつ、半導体層が本明細書に記載される高分子半導体化合物を含む、薄膜トランジスタが提供される。
【００４３】
実施形態では、さらに本開示に関して、基板層は、一般に、適当な形態の様々なシリコン、ガラスプレート、プラスチック膜またはシート、および意図される適用に応じた同様のものを含めたシリコン材料であり得る。構造的に柔軟な装置には、プラスチック基板、例えばポリエステル、ポリカーボネート、ポリイミドシートなどが選定され得る。基板の厚さは、例えば、約１０μｍから約１００ｍｍであってもよく、特に、柔軟なプラスチック基板について、具体的な厚さは約５０から約１００μｍ、さらに、硬い基板、例えばガラスまたはシリコンについて、約１から約１０ｍｍであってもよい。
【００４４】
ソースおよびドレイン電極からゲート電極を分離することができ、半導体層に接しているゲート誘電体層は、一般に、無機材料膜、有機高分子膜、または有機無機複合膜であってもよい。ゲート誘電体層の厚さは、例えば、約１０ｎｍから約１μｍであってもよく、より具体的な厚さは約１００ｎｍから約５００ｎｍであってもよい。誘電体層として適した無機材料の例としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、チタン酸バリウム、バリウムジルコネートチタネートなどが挙げられ得る。誘電体層のための有機高分子の例としては、ポリエステル類、ポリカーボネート類、ポリ（ビニルフェノール）、ポリイミド類、ポリスチレン、ポリ（メタクリレート）類、ポリ（アクリレート）類、エポキシ樹脂などが挙げられ得る。無機有機複合材料の例としては、高分子、例えばポリエステル、ポリイミド、エポキシ樹脂などの中に分散しているナノサイズ金属酸化物粒子が挙げられ得る。ゲート誘電体層は、一般に、用いる誘電体の誘電率に応じて約５０ｎｍから約５００ｎｍの厚さである。より具体的には、誘電体の誘電率は、例えば、少なくとも約３であり、従って、約３００ｎｍの適した誘電体厚は、所望のキャパシタンス、例えば、約１０−９から約１０−７Ｆ／ｃｍ２を与えることができる。
【００４５】
例えば、誘電体層とソース／ドレイン電極の間に接触して位置しているのは、本明細書において示される式の高分子半導体を含む活性半導体層であり、この層の厚さは、一般に、例えば、約１０ｎｍから約１μｍ、または約４０から約１００ｎｍである。この層は、一般に、溶液処理、例えば、本開示の高分子半導体の溶液のスピンコーティング、キャスティング、スクリーン、スタンプ、またはジェットプリンティングにより製造され得る。
【００４６】
ゲート電極は、薄い金属膜、導電性高分子膜、導電性インクまたはペーストから生成された導電膜、または基板自体（例えば高濃度ドープシリコン）であってもよい。ゲート電極材料の例としては、金、クロム、酸化インジウムスズ、導電性高分子、例えばポリスチレンスルホネートをドープしたポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ／ＰＥＤＯＴ）など、高分子バインダ、例えばＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ Ｃｏｍｐａｎｙより入手可能なＥｌｅｃｔｒｏｄａｇなどの中に含まれているカーボンブラック／グラファイトまたはコロイド状銀分散体を含む導電性インク／ペースト、およびＮｏｅｌｌｅ Ｉｎｄｕｓｔｒｉｅｓより入手可能な銀充填導電性熱可塑性インク、などが挙げられ得る。ゲート層は、真空蒸発、金属または導電性金属酸化物のスパッタリング、導電性高分子溶液または導電性インク、または分散体からのスピンコーティング、キャスティングまたはプリンティングによるコーティングにより調製され得る。ゲート電極層の厚さは、例えば、約１０ｎｍから約１０μｍであってもよく、具体的な厚さは、例えば、金属膜については約１０から約２００ｎｍ、高分子導体については約１から約１０μｍであってもよい。
【００４７】
ソースおよびドレイン電極層は、半導体層への低抵抗オーム接触をもたらす材料から製造され得る。ソースおよびドレイン電極としての使用に適した典型的な材料としては、ゲート電極材料の材料、例えば、金、ニッケル、アルミニウム、白金、導電性高分子、および導電性インクが挙げられ得る。この層の典型的な厚さは、例えば、約４０ｎｍから約１μｍであってもよく、より具体的な厚さは約１００から約４００ｎｍであってもよい。ＴＦＴデバイスは、幅Ｗおよび長さＬを有する半導体チャネルを含む。半導体チャネル幅は、例えば、約１０μｍから約５ｍｍであってもよく、具体的なチャネル幅は約１００μｍから約１ｍｍであってもよい。半導体チャネル長さは、例えば、約１μｍから約１ｍｍであってもよく、より具体的なチャネル長さは約５μｍから約１００μｍであってもよい。
【００４８】
ソース電極を接地させ、一般に、例えば、約０ボルトから約−８０ボルトのバイアス電圧をドレイン電極に印加して、一般に、例えば、約＋１０ボルトから約−８０ボルトの電圧をゲート電極に印加する際に半導体チャネル上を輸送される電荷担体を収集する。
【００４９】
実施形態では、本明細書の式に従う高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタのためのアニーリング温度は、約１５０℃またはそれ未満、約１２５℃またはそれ未満、あるいは約１００℃またはそれ未満である。
【００５０】
図１は、ゲート電極（１８）およびゲート電極（１８）を含むゲート誘電体層（１４）と接触している基板（１６）を含むＴＦＴ構成を示す。ゲート誘電体層（１４）の上に、ソース電極（２０）およびドレイン電極（２２）がある。このソース電極（２０）とドレイン電極（２２）の上方およびそれらの間に位置するのが高分子半導体層（１２）である。ゲート電極（１８）は、基板（１６）の中、ゲート誘電体層（１４）の中など全体の中に含まれ得る。
【００５１】
図２は、ゲート電極（１８）およびゲート電極（１８）を含むゲート誘電体層（１４）と接触している基板（１６）を含むＴＦＴ構成を示す。ゲート誘電体層（１４）の上に、高分子半導体層（１２）がある。高分子半導体層（１２）の上方にはソース電極（２０）およびドレイン電極（２２）がある。
【００５２】
本明細書に列挙されていない、本開示のＴＦＴデバイスの様々な構成要素に対するその他の既知の適した材料もまた、実施形態において選定することができる。
【実施例】
【００５３】
以下、実施例および比較例を挙げ、本発明をより具体的に詳細に説明するが、本発明は、以下の実施例に限定されるものではない。
【００５４】
式（１）に従う高分子半導体である、ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）の合成反応は、以下の図で表すことができる。この高分子は、広い側鎖間隔に起因して弱い側鎖相互作用を有する。
【００５５】
【化３４】
【００５６】
＜３−メチルチオフェン−２−ボロン酸ピナコールエステル［４］の形成＞
１００ｍＬの三つ口丸底フラスコをアルゴンガスでフラッシュし、次に、減圧下で加熱しながら排気した。この手順を２回繰り返した後、削り状マグネシウム（１．６５ｇ、６７．８ｍｍｏｌ）を加えた。このフラスコを再びアルゴンで１０分間フラッシュした後、１０ｍＬの無水エーテルを撹拌しながら加え、それに続いて２０ｍＬ無水エーテル中、２−ブロモ−３−メチルチオフェン（１０．０ｇ、５６．５ｍｍｏｌ）の５ｍＬ溶液をゆっくり加えた。反応混合物をヒートガンでわずかに加熱して反応を開始させ、反応は約３分後にガス発生とともに生じた。その後、全ての残留２−ブロモ−３−メチルチオフェン溶液を加え、室温にてさらに２時間反応を進行させた。
【００５７】
得られる反応混合物を別の１００ｍＬフラスコに移し、−７８℃まで冷却し、その後、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン（１７．３ｍＬ、１６９．５ｍｍｏｌ）を注入器で加えた。得られる溶液を室温にて１８時間撹拌した後、１５ｍＬの水を反応混合物に加え、有機層と水層を分離した。水性部分をＣＨ２Ｃｌ２（３×５０ｍＬ）で抽出し、抽出物を有機部分と合わせて、無水ＭｇＳＯ４で乾燥させ、蒸発乾固させた。シリカゲルでのカラムクロマトグラフィによる残渣の精製（溶出液：ヘキサン／ジクロロメタン、４／１、ｖ／ｖ）により、真空乾燥後、白色粉末として１０．１ｇ（収率：８０％）の純粋な生成物を得た。
【００５８】
＜４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン［５］の形成＞
１００ｍＬの三つ口反応フラスコに、１．０ｇ（１．４６ｍｍｏｌ）の２，６−ジブロモ−４，８−ジドデシルベンゾ［１，２−ｂ：４，５；ｂ’］ジチオフェン、０．８２ｇ（３．６５ｍｍｏｌ）の３−メチルチオフェン−２−ボロン酸ピナコールエステル、および２５ｍＬのトルエンを加えた。得られる混合物を撹拌し、アルゴンでパージした後、０．０３４ｇのテトラキス（トリフェニルホスフィン パラジウム（０））（Ｐｄ（Ｐｈ３Ｐ）４）、５ｍＬトルエン中０．３６ｇのアリコート（Ａｌｉｑｕａｔ）、および４．２ｍＬの２Ｍ Ｎａ２ＣＯ３水溶液の混合物を加えた。その後、反応混合物を１０５℃にて２６時間、撹拌しながら加熱し、室温まで冷却した。
【００５９】
次に、１００ｍＬのトルエンを加え、有機層を分離し、水で３回洗浄し、無水ＭｇＳＯ４で乾燥させ、濾過した。蒸発後、濾液は固形の残渣を生じ、それをシリカゲルでのカラムクロマトグラフィ（溶出液：ヘキサン／ジクロロメタン、７／１、ｖ／ｖ）で精製し、次いで２−プロパノ−ルからさらに再結晶させて、０．５７ｇの純粋な生成物（収率：５７％）を黄色い針状結晶として得た。
【００６０】
＜ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン［２ａ］の形成＞
０．４１ｇの４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェンのクロロベンゼン１０ｍＬ溶液を、アルゴン雰囲気下、５０ｍＬの丸底フラスコ中のクロロベンゼン１０ｍＬ中０．４６ｇのＦｅＣｌ３のよく撹拌した混合物に１分にわたり滴下した。得られる混合物を６５℃に加熱し、この温度にて４８時間、アルゴンブランケット下で維持した。
【００６１】
室温まで冷却した後、１５ｍＬのクロロベンゼンを加えた。得られる混合物を２００ｍＬのメタノールに注入し、２０分間超音波処理した（ｕｌｔｒａｓｏｎｉｃａｔｅｄ）後、室温にて１時間撹拌すると沈殿が形成された。沈殿生成物を濾過し、２００ｍＬメタノールおよび５０ｍＬの３０％アンモニア水溶液のよく撹拌した混合物に加えた。次に、沈殿生成物を再び５分間超音波処理し、室温にて３日間撹拌して固体を形成した。この固体を濾過し、メタノール、次いでヘプタンを用いるソックスレ抽出に付して低分子量材料を除去した。残った固形残渣を２００ｍＬクロロベンゼンで１６時間抽出して、褐色のクロロベンゼン抽出物を得て、溶媒除去および真空乾燥により０．１２ｇ（収率４６％）の純粋な褐色の金属様（ｍｅｔａｌｌｉｃ−ｌｉｋｅ）高分子半導体を得た。
【００６２】
＜デバイスの製造および評価＞
ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）を半導体層として含む、ボトムゲート、トップコンタクト型ＴＦＴ試験デバイスを、周囲条件下、空気、湿度および周囲光を排除する特別な注意を払わずに、シリコンウエハ上に作製した。熱（ｔｈｅｒｍａｌ）二酸化ケイ素（ＳｉＯ２）の２００ｎｍのトップ層を含む、高濃度でｎ−ドープされたシリコンウエハを、ゲート誘電体としての役割を果たすＳｉＯ２トップ層を含む基板／ゲート電極として用いた。ウエハのＳｉＯ２表面を酸素プラズマで洗浄した後、洗浄されたウエハをオクチルトリクロロシラン（ＯＴＳ−８）のトルエン中０．１Ｍ溶液に６０℃にて３０分間浸漬した。次に、ウエハをトルエンおよび２−プロパノールですすぎ、次に空気乾燥させた。
【００６３】
次に、ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）の１，２−ジクロロベンゼン中の温溶液（約５０℃）（０．５重量％）を１０００ｒｐｍにて３０秒間スピンコーティングすることにより、シラン処理したＳｉＯ２表面の上部に高分子半導体層を蒸着し、この基板を７０℃にて１０分間真空乾燥させて４０から１００ｎｍ厚さの高分子半導体層を形成した。熱アニーリングは適用しなかった。その後、一組の金ソース／ドレイン電極対を、シャドーマスクを介して真空蒸着させることにより高分子半導体層の表面に蒸着した。これにより様々なチャネル長さ（Ｌ）および幅（Ｗ）寸法をもつ一組のＴＦＴが作製される。チャネル長さが４０、９０または１９０μｍ、チャネル幅が１または５ｍｍの得られるＴＦＴデバイスは、空気中、黒色の金属箱中の、Ｋｅｉｔｈｌｅｙ ＳＣＳ−４２００でパターン化され特性決定された。
【００６４】
ＦＥＴ移動度を、ゲート掃引からの飽和領域の次の方程式を用いて抽出した。
ＩＤ＝μＣｉ（ＶＧ−ＶＴ）２（Ｗ／２Ｌ）
ここで式中、ＩＤは、ドレイン電流であり、μは、電界効果移動度であり、Ｃｉは、ゲート誘電体層の単位面積あたりのキャパシタンスであり（ＳｉＯ２、２００ｎｍ、Ｃｉ＝１５ｎＦ ｃｍ−２）、ＶＧおよびＶＴはそれぞれゲート電圧および閾値電圧である。ＶＴは、飽和領域のＩＤの平方根とＶＧとの間の関係から、測定データをＩＤ＝０と推定して算出した。ＷおよびＬはそれぞれチャネル幅および長さである。このＴＦＴデバイスは、移動度０．１５ｃｍ２／Ｖ・ｓおよび電流オン／オフ比１０６を示した。
【００６５】
上記に開示される種々の特徴および機能およびその他の特徴および機能、あるいはその代替形態が、多くのその他の異なるシステムまたは適用に組み合わされてもよいことは理解されたい。また、様々な現在予見されないまたは予期されない代替、変更、またはその改良も、その後に当業者により作製される可能性があり、特許請求の範囲に包含されるものとする。
【図面の簡単な説明】
【００６６】
【図１】本開示の様々な代表的実施形態を示す図である。本明細書に示される式の高分子半導体は、薄膜トランジスタ（ＴＦＴ）配置中の半導体材料として選択される。
【図２】本開示の様々な代表的実施形態が示す図である。本明細書に示される式の高分子半導体は、薄膜トランジスタ（ＴＦＴ）配置中の半導体材料として選択される。
【図３】ＰＱＴ半導体高分子の隣接する側鎖と側鎖の相互嵌合（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ）間の反復間隔を示す図である。
【図４】本明細書に示される式の高分子半導体を示す図である。この場合、２つの隣接する側鎖間の反復間隔は９．３オングストロームに狭められており、従って別の高分子の側鎖がこの狭い空間に入り込み、何らかの相互嵌合作用（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を形成することができなくなっている。
【図５】本明細書に示される式の高分子半導体を示す図である。２つの隣接する側鎖間の反復間隔は１６．１オングストロームに広げられている。広くなった側鎖間隔により別の高分子の側鎖を空間内に入らせることはできるが、相互嵌合が非常に緩いため、異なる高分子分子の側鎖間の相互作用は弱い。
【技術分野】
【０００１】
本発明は、高分子半導体化合物、薄膜トランジスタおよび薄膜トランジスタを製造する方法に関する。
【背景技術】
【０００２】
プリンテッド有機エレクトロニクス（ＰＯＥ：ｐｒｉｎｔｅｄ ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏｎｉｃｓ）の製造は、そのような装置が超低コストであり、溶液での加工が可能であり（ｓｏｌｕｔｉｏｎ ｐｒｏｃｅｓｓａｂｌｅ）、機械的耐久性および構造的柔軟性を有するため、深い関心が寄せられている。ＰＯＥの１つの種類である、プリンテッド薄膜トランジスタ（ＴＦＴ）は、それが、例えば、アクティブマトリックス液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード、電子ペーパ、高周波識別タグ（ＲＦＩＤ）における適用のための、有望な、シリコン技術の低コスト代替物であるために、近年大きな注目を浴びている。
【０００３】
上記の特徴は、柔軟なＴＦＴをプラスチック基板を含む多数の基板上で製造するために望ましい。高分子半導体を備えたプラスチック基板の使用により、硬いシリコンＴＦＴを、機械的に耐久性が高く、構造的に柔軟なＴＦＴに変換することができる。この変換は、大面積画像センサ、電子ペーパおよびその他のディスプレイ媒体などの大面積装置に特に価値があり得る。
【０００４】
高分子半導体、例えば、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（ＰＱＴ）の移動度は０．１から０．２ｃｍ２／Ｖ・ｓである。しかしながら、ＰＱＴの反復単位中の２つの置換もしくは非置換チオフェン環がともに縮合する場合、ＰＱＴ誘導体、例えば、ポリ（２，５’−ビス（３−アルキルチオフェン−２−イル）−チエノ［３，２−ｂ］チオフェン）およびポリ（２，５’−ビス（２−チエニル）−３，６−ジアルキルチエノ［３，２−ｂ］チオフェン）の移動度は、少なくとも２倍増加する。この結果は、縮合環が大きいほど、より良い分子間π共役およびより良い分子内π−πスタッキングを誘導し、従ってより良い移動度を誘導することを示す。しかしながら、２つのチオフェン環が高分子の主鎖に対して直線的にまたは平行に縮合される場合、低い溶解度がもたらされる場合が多い。
【０００５】
さらに、基板の加熱または「アニーリング」は、このＰＱＴおよびその誘導体高分子に基づく現在のＰＯＥ装置を製造する際に重要な工程である。この時間とエネルギを消費するアニーリング工程は、低コストＰＯＥを製造するために用いられるロールツーロール（ｒｏｌｌ−ｔｏ−ｒｏｌｌ）の大規模製造プロセスには適合しない。
【０００６】
上記およびその他の問題点は、本出願によって取り組まれ、その実施形態において、本出願は、主鎖の方向に対してほぼ直角に（ｐｅｒｐｅｎｄｉｃｕｌａｒ）伸張されて弱い側鎖相互作用を生じるπ共役を含む高分子半導体のクラスに関する。主鎖に対してほぼ直角に伸張されたπ共役を含む高分子半導体は、溶解度および結晶化度を促進する。また、弱い側鎖相互作用をもつ高分子半導体は、高温アニーリングの必要なく、高性能の高分子半導体の作製を可能にする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って本出願は、先行する高分子半導体を上回る利点を達成し、かつ、様々な側鎖が、側鎖相互作用がないかまたは弱い側鎖相互作用をもたらすような形で配置されており、従って熱アニーリングを行わずに高い電界効果移動度を達成する高分子半導体を開示する。本出願はまた、先行する高分子半導体を上回る利点を達成し、かつ、縮合している環構造が共役主鎖に対してほぼ直角に伸張されており、従って高い移動度に対して良好な溶解度および高い結晶化度の両方を達成する高分子半導体を開示する。
【課題を解決するための手段】
【０００８】
実施形態では、式１で示される高分子半導体化合物が提供される。
【化１】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつＲ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【０００９】
さらなる実施形態では、式１で示される高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタが提供される。
【化２】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつＲ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【００１０】
さらに、基板と、ゲート電極と、ゲート誘電体層と、絶縁層と、ソース電極およびドレイン電極と、ソース／ドレイン電極およびゲート誘電体層と接触している、式１で示される高分子半導体化合物を含む半導体層と、を含む薄膜トランジスタを製造する方法であって、
【化３】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、ｋは、１から約２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、ｍ、ｎ、ｐおよびｑは、各々個別に、０から約２０を表し、ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
その方法は、ゲート電極およびゲート誘電体層を形成する工程と、式１の高分子半導体化合物を基板に蒸着して基板の表面に高分子半導体化合物の活性層を形成する工程であって、この際、高分子半導体化合物の活性層の形成の後に高温のアニーリングは行われない工程と、および、ソース電極およびドレイン電極を蒸着する工程と、を含む方法を提供する。
【発明を実施するための最良の形態】
【００１１】
実施形態では、高分子半導体は、式（１）から（６）で表され得る。
【化４】
（１）
【化５】
（２）
【化６】
（３）
【化７】
（４）
【化８】
（５）
【化９】
（６）
【００１２】
式中、各Ｒ、Ｒ１、Ｒ２、Ｒ３およびＲ４は、水素原子、炭化水素基、ヘテロ原子であってもよく、ｍ、ｎ、ｐおよびｑは、約１から約５０００、約２から約３０００または約５から約１０００、約５から約８００、約５から約２００または約５から約７５のチエニレン単位の数を表すことができ、ｋは、約１から約５０００、約２から約３０００または約５から約１０００、約５から約８００、約５から約２００または約５から約７５の反復単位の数を表すことができる。式（１）は、高分子半導体化合物の一般的な構造を表す。
【００１３】
特に断りのない限り、Ｒ、Ｒ’、Ｒ１、Ｒ２、Ｒ３およびＲ４に対する置換基を特定する際、語句「炭化水素基」は、非置換の炭化水素基および置換されている炭化水素基の両方を包含する。非置換の炭化水素基は、例えば、約１から約５０個の炭素原子、約１から約３０個の炭素原子、約５から約４０個の炭素原子または約１０から約３５個の炭素原子を含み得る。しかしながら、前記高分子半導体化合物中の少なくとも１つの置換基、Ｒ１、Ｒ２、Ｒ３およびＲ４は水素原子であってはならない。実施形態では、Ｒ１、Ｒ２、Ｒ３およびＲ４のうち少なくとも１つは、炭化水素基である。非置換の炭化水素基の例としては、例えば、直鎖アルキル基、分枝アルキル基、シクロアルキル基、アリール基、アルキルアリール基、およびアリールアルキル基を挙げることができる。アルキル基の例としては、例えば、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル、オクチル、ノニル、デシル、ウンデシル、ドデシル、トリデシル、テトラデシル、ペンタデシル、シクロペンチル、シクロヘキシル、シクロヘプチル、およびそれらの異性体を挙げることができる。
【００１４】
置換炭化水素基は、例えば、フッ素、臭素、塩素、ヨウ素、硫黄、アミノ、ニトロ、シアノ、メトキシル、エトキシル、プロポキシ、またはそれらの組合せで置換された、例えば約１から約７０個の炭素原子、約１から約４０個の炭素原子、約１０から約６０個の炭素原子および約２０から約５０個の炭素原子を含み得る。置換炭化水素基は、例えばヘテロ原子を含む、直鎖アルキル基、分枝アルキル基、シクロアルキル基、アリール基、アルキルアリール基、およびアリールアルキル基であってもよい。アルキル基の例としては、例えば、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル、オクチル、ノニル、デシル、ウンデシル、ドデシル、トリデシル、テトラデシル、ペンタデシル、シクロペンチル、シクロヘキシル、シクロヘプチル、およびそれらの異性体を挙げることができる。実施形態では、炭化水素基は、場合により置換されているアルキルおよび場合により置換されているアリールであってもよい。
【００１５】
特に断りのない限り、Ｒ、Ｒ’、Ｒ１、Ｒ２、Ｒ３およびＲ４に対する置換基を特定する際、用語「ヘテロ原子」には、フッ素、臭素、塩素、ヨウ素、硫黄、窒素、酸素、またはそれらの組合せが含まれる。さらに、ヘテロ原子は、例えば、塩素もしくはフッ素などの単一の原子、または、例えば、アミノ化合物（ＮＨ２）中の窒素原子（Ｎ）およびＳＯ２化合物中の硫黄原子（Ｓ）などの化合物に含まれる単一の原子であってよい。
【００１６】
実施形態では、高分子半導体は、対称性のある反復単位を有し得る。本明細書において、用語「対称性のある反復単位」とは、高分子半導体の主鎖から下に対称な形で反復される同じ置換基または炭化水素基を含む高分子半導体をさす。
【００１７】
高分子の数平均分子量（Ｍｎ）は、例えば、約１，０００から約１５０，０００を含む、約５００から約４００，０００であってもよく、重量平均分子量（Ｍｗ）は、約１，５００から約２００，０００を含む、約６００から約５００，０００であってもよく、両方ともにポリスチレン標準品を用いるゲル浸透クロマトグラフィにより測定される。
【００１８】
実施形態では、Ａは、共役した縮合環二価結合である。縮合環二価結合は、π共役を形成するために少なくとも８個の電子を有する。例えば、８から３０個の電子、または１０から２０個の電子でπ共役が形成される。実施形態では、縮合環のπ共役は、主鎖に対して直角に伸張される。
【００１９】
さらなる実施形態では、高分子半導体化合物においてＡは、少なくとも４個の炭素原子、例えば、約４から約４０個の炭素原子、約６から約３０個の炭素原子、約８から約２４個の炭素原子および約８から約１６個の炭素原子を有する任意の二価結合から選択され得る。二価結合の例としては、例えば、以下の結合またはそれらの組合せを挙げることができる。Ｒ’の例としては、水素原子、炭化水素基、ヘテロ原子またはそれらの組合せを挙げることができる。
【００２０】
【化１０】
【化１１】
【化１２】
【化１３】
【化１４】
【化１５】
【００２１】
一層さらなる実施形態では、高分子半導体化合物中のＢおよびＣは、結合ならびに少なくとも４個の炭素原子、例えば、約４から約４０個の炭素原子、約６から約３０個の炭素原子、約８から約２４個の炭素原子および約８から約１６個の炭素原子などを有する任意の二価結合から選択され得る。二価結合の例としては、例えば、以下の結合またはそれらの組合せを挙げることができる。Ｒ’の例としては、水素原子、炭化水素基、ヘテロ原子またはそれらの組合せを挙げることができる。
【００２２】
【化１６】
【化１７】
【化１８】
【化１９】
【化２０】
【化２１】
【化２２】
【化２３】
【化２４】
【化２５】
【化２６】
【化２７】
【化２８】
【化２９】
【００２３】
本明細書において、高分子半導体の置換基間の、語句「結合」は、化学結合である。この化学結合は、例えば、共有結合、水素結合、配位錯体結合、またはイオン結合、あるいは異なる化学結合の混合体の形態をとり得る。実施形態では、結合は共有結合である。
【００２４】
実施形態では、ＢおよびＣの両方が下記のチエノ［３，２−ｂ］チオフェンであれば、式（１）および式（２）のｍおよびｎとして特徴付けられる反復単位の数は、ともに１に等しくなり得ない。
【化３０】
【００２５】
さらに実施形態では、ＢおよびＣの両方が下記のチエノ［３，２−ｂ］チオフェンであれば、式（１）および式（２）のｐおよびｑとして特徴付けられる反復単位の数は、ともに１に等しくなり得ない。
【化３１】
【００２６】
下記の図にさらに図解されるように、２つの置換基または炭化水素基が高分子半導体の構造内の任意の２つの隣接するチオフェン単位に対して３および３’位に存在する場合を除いて、高分子半導体は、共重合体または非対称の反復単位の任意の組合せ中で配置されることができる。
【００２７】
【化３２】
【００２８】
言い換えれば、２つの隣接するチオフェン単位の第３環位（３および３’）での同時置換は許容されない。３環位に置換基が同時に存在すると、共平面からの２つの隣接するチオフェン単位のねじれ偏差（ｔｏｒｓｉｏｎａｌ ｄｅｖｉａｔｉｏｎ）を引き起こし、従って高分子半導体のπ共役を有意に短くする可能性がある。π共役を短くすることは、短いπの非局在化をもたらし、従って、結果として弱い電荷担体輸送能および低い移動度がもたらされる可能性がある。
【００２９】
さらなる実施形態では、高分子半導体の式（１）および（２）の構造は、弱い側鎖相互作用に起因する高移動度を促進するいずれの形で配置されてもよく、高温の熱アニーリングを必要としない。本明細書において、語句「高移動度」は、０．１ｃｍ２／Ｖ・ｓよりも大きい、高分子半導体化合物の任意の移動度であり、それは、上に述べたように、ＰＱＴ化合物に対する移動度の上限である。
【００３０】
高分子半導体内の弱い側鎖相互作用は、１）側鎖の反復間隔（ｒｅｐｅａｔｉｎｇ ｄｉｓｔａｎｃｅ）を狭くして、側鎖の相互嵌合（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ）をなくすこと、２）側鎖間の反復間隔を広くして、非常に緩い側鎖の相互嵌合を形成すること、または３）高分子半導体の主鎖に対して直角にかさ高い炭化水素基を置換すること、により達成され得る。
【００３１】
図３は、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］（ＰＱＴ）半導体高分子の隣接する側鎖と側鎖の相互嵌合の間の反復間隔を図示する。図３に示すように、高分子主鎖の片側での隣接する２つの側鎖間の距離は、約１２オングストロームである。この距離は、別の高分子の１つのアルキル側鎖をこの空間に入り込ませ、相互嵌合作用（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を形成させるのに十分である。この場合、ＰＱＴ半導体は強い側鎖相互作用を有する。熱特性に関して、側鎖の相転移、例えば側鎖の溶融は、Ｄｉｇｉｔａｌ Ｓｃａｎｎｉｎｇ Ｃｏｌｏｒｍｅｔｅｒ（ＤＳＣ）熱線図に見出すことができた。
【００３２】
実施形態では、高分子半導体は、側鎖が弱い側鎖相互作用をもたらすような形で配置されている限り、この望ましくない強い側鎖相互作用を達成することはない。高分子半導体の熱特性に関して、そのＤＳＣ熱線図における側鎖の相転移、例えば、側鎖の溶融は起こらない。
【００３３】
実施形態では、高分子半導体の弱い側鎖相互作用は、側鎖の相互嵌合がないように側鎖間の反復間隔を狭めることにより達成され得る。図４には、側鎖間の反復間隔が、ＰＱＴの距離（１２オングストローム）よりも狭い９．３オングストロームの距離まで狭められている高分子半導体が図示される。この距離は、別の高分子を側鎖がこの空間に入らせ、任意の相互嵌合作用を形成させるには狭すぎる。言い換えれば、このシナリオは「側鎖の相互嵌合の不在」を具体化する。
【００３４】
実施形態では、高分子半導体上の側鎖は、約１０オングストロームから約４．５オングストロームおよび約８オングストロームから約５オングストロームの距離まで狭められ得る。この距離が側鎖の分布様式に応じて変化し得ることは理解されたい。例えば、空間が、上の例に示されるように、同時に２つの側鎖を導入する必要がある場合、側鎖の相互嵌合を避けるために必要とされる距離は上記とは異なり得る。
【００３５】
高分子半導体の弱い側鎖相互作用はまた、緩い相互嵌合を促進するように側鎖間の反復間隔を広くすることにより達成され得る。図５に示されるように、２つの隣接する側鎖間の距離は、ＰＱＴの距離（１２オングストローム）よりも大きい約１６．１オングストロームである。従って、別の高分子の側鎖がこの空間に入り込む場合、側鎖間の相互作用は相互嵌合作用を形成するには弱すぎる。
【００３６】
実施形態では、緩い相互嵌合は、側鎖間の距離を、約１４オングストロームから約５０オングストロームおよび約１６オングストロームから約２５オングストロームの距離まで広げることにより得られ得る。
【００３７】
この弱い側鎖相互作用はまた、高分子半導体の主鎖に対して直角にかさ高い炭化水素基を置換することにより達成され得る。本明細書において、かさ高い炭化水素基という語句中の語「かさ高い（ｂｕｌｋｙ）」は、少なくとも１０個の炭素原子、例えば、約１０から約５００個の炭素原子、約２０から約２００個の炭素原子、約３０から約１００個の炭素原子および約４０から約７５個の炭素原子を含有する任意の炭化水素基である。
【００３８】
実施形態では、「縮合芳香族（ｆｕｓｅｄ ａｒｏｍａｔｉｃ）」または、主鎖に対して直角に伸張される、増大したπ共役を有する高分子半導体は、溶解度を増大させ、結晶化度を促進する。高分子半導体の溶解度は、約１．５から約３、約１．７５から約２．７５および約２．０から約２．２５倍増大し得る。高分子半導体の結晶化度は、１．５から約３、約１．７５から約２．７５および約２．０から約２．２５倍増加し得る。本明細書において、語句「縮合芳香族」は、共有されるＣ−Ｃ結合によって結合される任意の２つの芳香族化合物として定義され得る。例としては、以下の芳香族化合物またはそれらの混合物が挙げられ得る。
【００３９】
【化３３】
【００４０】
弱い側鎖相互作用をもつ高分子半導体は、高分子主鎖を再配列（ｒｅｏｒｄｅｒ）するための高温アニーリング温度の必要なく、高い移動度を促進する。しかしながら、アニーリングが必要とされる場合、高分子半導体に対するアニーリング温度は、約１８０℃未満、例えば、約１５０℃未満、約１００℃未満、約７５℃未満または約５０℃未満であってもよい。
【００４１】
式（１）の高分子半導体は、普通の塗布溶媒に可溶性または実質的に可溶性である、例えば、実施形態では、それらは、塩化メチレン、１，２−ジクロロエタン、テトラヒドロフラン、トルエン、キシレン、メシチレン、クロロベンゼン、ジクロロベンゼン、などの溶媒中、少なくとも約０．１重量％、より具体的には、約０．５重量％から約１０重量％、または約０．５重量％から約５０重量％の溶解度を有する。さらに、本明細書において説明される式の高分子半導体は、安定な導電率、例えば、従来の四探針での導電率測定（ｆｏｕｒ−ｐｒｏｂｅ ｃｏｎｄｕｃｔｉｖｉｔｙ ｍｅａｓｕｒｅｍｅｎｔ）により決定される、約１０−９Ｓ／ｃｍから約１０−４Ｓ／ｃｍ、より具体的には、約１０−８Ｓ／ｃｍから約１０−５Ｓ／ｃｍを与える。
【００４２】
さらに他の実施形態では、
（ａ）ゲート誘電体層、
（ｂ）ゲート電極、
（ｃ）半導体層、
（ｄ）ソース電極、
（ｅ）ドレイン電極、および
（ｆ）基板層
を含み、ゲート誘電体層、ゲート電極、半導体層、ソース電極、ドレイン電極および基板層は、ゲート電極と半導体層が両方ともにゲート誘電体層と接触し、ソース電極とドレイン電極が両方ともに半導体層と接触してさえいればどのような順序であってもよく、かつ、半導体層が本明細書に記載される高分子半導体化合物を含む、薄膜トランジスタが提供される。
【００４３】
実施形態では、さらに本開示に関して、基板層は、一般に、適当な形態の様々なシリコン、ガラスプレート、プラスチック膜またはシート、および意図される適用に応じた同様のものを含めたシリコン材料であり得る。構造的に柔軟な装置には、プラスチック基板、例えばポリエステル、ポリカーボネート、ポリイミドシートなどが選定され得る。基板の厚さは、例えば、約１０μｍから約１００ｍｍであってもよく、特に、柔軟なプラスチック基板について、具体的な厚さは約５０から約１００μｍ、さらに、硬い基板、例えばガラスまたはシリコンについて、約１から約１０ｍｍであってもよい。
【００４４】
ソースおよびドレイン電極からゲート電極を分離することができ、半導体層に接しているゲート誘電体層は、一般に、無機材料膜、有機高分子膜、または有機無機複合膜であってもよい。ゲート誘電体層の厚さは、例えば、約１０ｎｍから約１μｍであってもよく、より具体的な厚さは約１００ｎｍから約５００ｎｍであってもよい。誘電体層として適した無機材料の例としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、チタン酸バリウム、バリウムジルコネートチタネートなどが挙げられ得る。誘電体層のための有機高分子の例としては、ポリエステル類、ポリカーボネート類、ポリ（ビニルフェノール）、ポリイミド類、ポリスチレン、ポリ（メタクリレート）類、ポリ（アクリレート）類、エポキシ樹脂などが挙げられ得る。無機有機複合材料の例としては、高分子、例えばポリエステル、ポリイミド、エポキシ樹脂などの中に分散しているナノサイズ金属酸化物粒子が挙げられ得る。ゲート誘電体層は、一般に、用いる誘電体の誘電率に応じて約５０ｎｍから約５００ｎｍの厚さである。より具体的には、誘電体の誘電率は、例えば、少なくとも約３であり、従って、約３００ｎｍの適した誘電体厚は、所望のキャパシタンス、例えば、約１０−９から約１０−７Ｆ／ｃｍ２を与えることができる。
【００４５】
例えば、誘電体層とソース／ドレイン電極の間に接触して位置しているのは、本明細書において示される式の高分子半導体を含む活性半導体層であり、この層の厚さは、一般に、例えば、約１０ｎｍから約１μｍ、または約４０から約１００ｎｍである。この層は、一般に、溶液処理、例えば、本開示の高分子半導体の溶液のスピンコーティング、キャスティング、スクリーン、スタンプ、またはジェットプリンティングにより製造され得る。
【００４６】
ゲート電極は、薄い金属膜、導電性高分子膜、導電性インクまたはペーストから生成された導電膜、または基板自体（例えば高濃度ドープシリコン）であってもよい。ゲート電極材料の例としては、金、クロム、酸化インジウムスズ、導電性高分子、例えばポリスチレンスルホネートをドープしたポリ（３，４−エチレンジオキシチオフェン）（ＰＳＳ／ＰＥＤＯＴ）など、高分子バインダ、例えばＡｃｈｅｓｏｎ Ｃｏｌｌｏｉｄｓ Ｃｏｍｐａｎｙより入手可能なＥｌｅｃｔｒｏｄａｇなどの中に含まれているカーボンブラック／グラファイトまたはコロイド状銀分散体を含む導電性インク／ペースト、およびＮｏｅｌｌｅ Ｉｎｄｕｓｔｒｉｅｓより入手可能な銀充填導電性熱可塑性インク、などが挙げられ得る。ゲート層は、真空蒸発、金属または導電性金属酸化物のスパッタリング、導電性高分子溶液または導電性インク、または分散体からのスピンコーティング、キャスティングまたはプリンティングによるコーティングにより調製され得る。ゲート電極層の厚さは、例えば、約１０ｎｍから約１０μｍであってもよく、具体的な厚さは、例えば、金属膜については約１０から約２００ｎｍ、高分子導体については約１から約１０μｍであってもよい。
【００４７】
ソースおよびドレイン電極層は、半導体層への低抵抗オーム接触をもたらす材料から製造され得る。ソースおよびドレイン電極としての使用に適した典型的な材料としては、ゲート電極材料の材料、例えば、金、ニッケル、アルミニウム、白金、導電性高分子、および導電性インクが挙げられ得る。この層の典型的な厚さは、例えば、約４０ｎｍから約１μｍであってもよく、より具体的な厚さは約１００から約４００ｎｍであってもよい。ＴＦＴデバイスは、幅Ｗおよび長さＬを有する半導体チャネルを含む。半導体チャネル幅は、例えば、約１０μｍから約５ｍｍであってもよく、具体的なチャネル幅は約１００μｍから約１ｍｍであってもよい。半導体チャネル長さは、例えば、約１μｍから約１ｍｍであってもよく、より具体的なチャネル長さは約５μｍから約１００μｍであってもよい。
【００４８】
ソース電極を接地させ、一般に、例えば、約０ボルトから約−８０ボルトのバイアス電圧をドレイン電極に印加して、一般に、例えば、約＋１０ボルトから約−８０ボルトの電圧をゲート電極に印加する際に半導体チャネル上を輸送される電荷担体を収集する。
【００４９】
実施形態では、本明細書の式に従う高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタのためのアニーリング温度は、約１５０℃またはそれ未満、約１２５℃またはそれ未満、あるいは約１００℃またはそれ未満である。
【００５０】
図１は、ゲート電極（１８）およびゲート電極（１８）を含むゲート誘電体層（１４）と接触している基板（１６）を含むＴＦＴ構成を示す。ゲート誘電体層（１４）の上に、ソース電極（２０）およびドレイン電極（２２）がある。このソース電極（２０）とドレイン電極（２２）の上方およびそれらの間に位置するのが高分子半導体層（１２）である。ゲート電極（１８）は、基板（１６）の中、ゲート誘電体層（１４）の中など全体の中に含まれ得る。
【００５１】
図２は、ゲート電極（１８）およびゲート電極（１８）を含むゲート誘電体層（１４）と接触している基板（１６）を含むＴＦＴ構成を示す。ゲート誘電体層（１４）の上に、高分子半導体層（１２）がある。高分子半導体層（１２）の上方にはソース電極（２０）およびドレイン電極（２２）がある。
【００５２】
本明細書に列挙されていない、本開示のＴＦＴデバイスの様々な構成要素に対するその他の既知の適した材料もまた、実施形態において選定することができる。
【実施例】
【００５３】
以下、実施例および比較例を挙げ、本発明をより具体的に詳細に説明するが、本発明は、以下の実施例に限定されるものではない。
【００５４】
式（１）に従う高分子半導体である、ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）の合成反応は、以下の図で表すことができる。この高分子は、広い側鎖間隔に起因して弱い側鎖相互作用を有する。
【００５５】
【化３４】
【００５６】
＜３−メチルチオフェン−２−ボロン酸ピナコールエステル［４］の形成＞
１００ｍＬの三つ口丸底フラスコをアルゴンガスでフラッシュし、次に、減圧下で加熱しながら排気した。この手順を２回繰り返した後、削り状マグネシウム（１．６５ｇ、６７．８ｍｍｏｌ）を加えた。このフラスコを再びアルゴンで１０分間フラッシュした後、１０ｍＬの無水エーテルを撹拌しながら加え、それに続いて２０ｍＬ無水エーテル中、２−ブロモ−３−メチルチオフェン（１０．０ｇ、５６．５ｍｍｏｌ）の５ｍＬ溶液をゆっくり加えた。反応混合物をヒートガンでわずかに加熱して反応を開始させ、反応は約３分後にガス発生とともに生じた。その後、全ての残留２−ブロモ−３−メチルチオフェン溶液を加え、室温にてさらに２時間反応を進行させた。
【００５７】
得られる反応混合物を別の１００ｍＬフラスコに移し、−７８℃まで冷却し、その後、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン（１７．３ｍＬ、１６９．５ｍｍｏｌ）を注入器で加えた。得られる溶液を室温にて１８時間撹拌した後、１５ｍＬの水を反応混合物に加え、有機層と水層を分離した。水性部分をＣＨ２Ｃｌ２（３×５０ｍＬ）で抽出し、抽出物を有機部分と合わせて、無水ＭｇＳＯ４で乾燥させ、蒸発乾固させた。シリカゲルでのカラムクロマトグラフィによる残渣の精製（溶出液：ヘキサン／ジクロロメタン、４／１、ｖ／ｖ）により、真空乾燥後、白色粉末として１０．１ｇ（収率：８０％）の純粋な生成物を得た。
【００５８】
＜４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン［５］の形成＞
１００ｍＬの三つ口反応フラスコに、１．０ｇ（１．４６ｍｍｏｌ）の２，６−ジブロモ−４，８−ジドデシルベンゾ［１，２−ｂ：４，５；ｂ’］ジチオフェン、０．８２ｇ（３．６５ｍｍｏｌ）の３−メチルチオフェン−２−ボロン酸ピナコールエステル、および２５ｍＬのトルエンを加えた。得られる混合物を撹拌し、アルゴンでパージした後、０．０３４ｇのテトラキス（トリフェニルホスフィン パラジウム（０））（Ｐｄ（Ｐｈ３Ｐ）４）、５ｍＬトルエン中０．３６ｇのアリコート（Ａｌｉｑｕａｔ）、および４．２ｍＬの２Ｍ Ｎａ２ＣＯ３水溶液の混合物を加えた。その後、反応混合物を１０５℃にて２６時間、撹拌しながら加熱し、室温まで冷却した。
【００５９】
次に、１００ｍＬのトルエンを加え、有機層を分離し、水で３回洗浄し、無水ＭｇＳＯ４で乾燥させ、濾過した。蒸発後、濾液は固形の残渣を生じ、それをシリカゲルでのカラムクロマトグラフィ（溶出液：ヘキサン／ジクロロメタン、７／１、ｖ／ｖ）で精製し、次いで２−プロパノ−ルからさらに再結晶させて、０．５７ｇの純粋な生成物（収率：５７％）を黄色い針状結晶として得た。
【００６０】
＜ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン［２ａ］の形成＞
０．４１ｇの４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェンのクロロベンゼン１０ｍＬ溶液を、アルゴン雰囲気下、５０ｍＬの丸底フラスコ中のクロロベンゼン１０ｍＬ中０．４６ｇのＦｅＣｌ３のよく撹拌した混合物に１分にわたり滴下した。得られる混合物を６５℃に加熱し、この温度にて４８時間、アルゴンブランケット下で維持した。
【００６１】
室温まで冷却した後、１５ｍＬのクロロベンゼンを加えた。得られる混合物を２００ｍＬのメタノールに注入し、２０分間超音波処理した（ｕｌｔｒａｓｏｎｉｃａｔｅｄ）後、室温にて１時間撹拌すると沈殿が形成された。沈殿生成物を濾過し、２００ｍＬメタノールおよび５０ｍＬの３０％アンモニア水溶液のよく撹拌した混合物に加えた。次に、沈殿生成物を再び５分間超音波処理し、室温にて３日間撹拌して固体を形成した。この固体を濾過し、メタノール、次いでヘプタンを用いるソックスレ抽出に付して低分子量材料を除去した。残った固形残渣を２００ｍＬクロロベンゼンで１６時間抽出して、褐色のクロロベンゼン抽出物を得て、溶媒除去および真空乾燥により０．１２ｇ（収率４６％）の純粋な褐色の金属様（ｍｅｔａｌｌｉｃ−ｌｉｋｅ）高分子半導体を得た。
【００６２】
＜デバイスの製造および評価＞
ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）を半導体層として含む、ボトムゲート、トップコンタクト型ＴＦＴ試験デバイスを、周囲条件下、空気、湿度および周囲光を排除する特別な注意を払わずに、シリコンウエハ上に作製した。熱（ｔｈｅｒｍａｌ）二酸化ケイ素（ＳｉＯ２）の２００ｎｍのトップ層を含む、高濃度でｎ−ドープされたシリコンウエハを、ゲート誘電体としての役割を果たすＳｉＯ２トップ層を含む基板／ゲート電極として用いた。ウエハのＳｉＯ２表面を酸素プラズマで洗浄した後、洗浄されたウエハをオクチルトリクロロシラン（ＯＴＳ−８）のトルエン中０．１Ｍ溶液に６０℃にて３０分間浸漬した。次に、ウエハをトルエンおよび２−プロパノールですすぎ、次に空気乾燥させた。
【００６３】
次に、ポリ（４，８−ジドデシル−２，６−ビス−（３−メチルチオフェン−２−イル）−ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン）の１，２−ジクロロベンゼン中の温溶液（約５０℃）（０．５重量％）を１０００ｒｐｍにて３０秒間スピンコーティングすることにより、シラン処理したＳｉＯ２表面の上部に高分子半導体層を蒸着し、この基板を７０℃にて１０分間真空乾燥させて４０から１００ｎｍ厚さの高分子半導体層を形成した。熱アニーリングは適用しなかった。その後、一組の金ソース／ドレイン電極対を、シャドーマスクを介して真空蒸着させることにより高分子半導体層の表面に蒸着した。これにより様々なチャネル長さ（Ｌ）および幅（Ｗ）寸法をもつ一組のＴＦＴが作製される。チャネル長さが４０、９０または１９０μｍ、チャネル幅が１または５ｍｍの得られるＴＦＴデバイスは、空気中、黒色の金属箱中の、Ｋｅｉｔｈｌｅｙ ＳＣＳ−４２００でパターン化され特性決定された。
【００６４】
ＦＥＴ移動度を、ゲート掃引からの飽和領域の次の方程式を用いて抽出した。
ＩＤ＝μＣｉ（ＶＧ−ＶＴ）２（Ｗ／２Ｌ）
ここで式中、ＩＤは、ドレイン電流であり、μは、電界効果移動度であり、Ｃｉは、ゲート誘電体層の単位面積あたりのキャパシタンスであり（ＳｉＯ２、２００ｎｍ、Ｃｉ＝１５ｎＦ ｃｍ−２）、ＶＧおよびＶＴはそれぞれゲート電圧および閾値電圧である。ＶＴは、飽和領域のＩＤの平方根とＶＧとの間の関係から、測定データをＩＤ＝０と推定して算出した。ＷおよびＬはそれぞれチャネル幅および長さである。このＴＦＴデバイスは、移動度０．１５ｃｍ２／Ｖ・ｓおよび電流オン／オフ比１０６を示した。
【００６５】
上記に開示される種々の特徴および機能およびその他の特徴および機能、あるいはその代替形態が、多くのその他の異なるシステムまたは適用に組み合わされてもよいことは理解されたい。また、様々な現在予見されないまたは予期されない代替、変更、またはその改良も、その後に当業者により作製される可能性があり、特許請求の範囲に包含されるものとする。
【図面の簡単な説明】
【００６６】
【図１】本開示の様々な代表的実施形態を示す図である。本明細書に示される式の高分子半導体は、薄膜トランジスタ（ＴＦＴ）配置中の半導体材料として選択される。
【図２】本開示の様々な代表的実施形態が示す図である。本明細書に示される式の高分子半導体は、薄膜トランジスタ（ＴＦＴ）配置中の半導体材料として選択される。
【図３】ＰＱＴ半導体高分子の隣接する側鎖と側鎖の相互嵌合（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ）間の反復間隔を示す図である。
【図４】本明細書に示される式の高分子半導体を示す図である。この場合、２つの隣接する側鎖間の反復間隔は９．３オングストロームに狭められており、従って別の高分子の側鎖がこの狭い空間に入り込み、何らかの相互嵌合作用（ｉｎｔｅｒｄｉｇｉｔａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を形成することができなくなっている。
【図５】本明細書に示される式の高分子半導体を示す図である。２つの隣接する側鎖間の反復間隔は１６．１オングストロームに広げられている。広くなった側鎖間隔により別の高分子の側鎖を空間内に入らせることはできるが、相互嵌合が非常に緩いため、異なる高分子分子の側鎖間の相互作用は弱い。
【特許請求の範囲】
【請求項１】
式１で示される高分子半導体化合物。
【化１】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【請求項２】
式１で示される高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタ。
【化２】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に、０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【請求項３】
基板と、ゲート電極と、ゲート誘電体層と、ソース電極およびドレイン電極と、前記ソース／ドレイン電極および前記ゲート誘電体層と接触している、式１で示される高分子半導体化合物を含む半導体層と、を含む薄膜トランジスタを製造する方法であって、
【化３】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に、０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
前記ゲート電極および前記ゲート誘電体層を形成する工程と、
式１の前記高分子半導体化合物を前記基板に蒸着して前記基板の表面に前記高分子半導体化合物の活性層を形成する工程であって、前記高分子半導体化合物の前記活性層の形成の後に高温のアニーリングが行われない工程と、
前記ソース電極および前記ドレイン電極を蒸着する工程と、
を含む、方法。
【請求項１】
式１で示される高分子半導体化合物。
【化１】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【請求項２】
式１で示される高分子半導体化合物を有する高分子半導体層を含む薄膜トランジスタ。
【化２】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に、０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
【請求項３】
基板と、ゲート電極と、ゲート誘電体層と、ソース電極およびドレイン電極と、前記ソース／ドレイン電極および前記ゲート誘電体層と接触している、式１で示される高分子半導体化合物を含む半導体層と、を含む薄膜トランジスタを製造する方法であって、
【化３】
（１）
（式中、Ｒ１、Ｒ２、Ｒ３およびＲ４は、独立に、水素原子、炭化水素基、ヘテロ原子、およびそれらの組合せからなる群より選択される側鎖であり、かつ、Ｒ１、Ｒ２、Ｒ３およびＲ４側鎖の少なくとも１つは水素原子でなく、
ｋは、１から２００の反復単位の数を表し、Ａは二価結合であり、かつ、ＢおよびＣは、独立に、結合、二価結合、およびそれらの組合せからなる群より選択され、
ｍ、ｎ、ｐおよびｑは、各々個別に、０から２０を表し、
前記ＢおよびＣの両方がチエノ［３，２−ｂ］チオフェンである場合、ｍおよびｎは１ではなく、かつｐおよびｑは１ではなく、かつ、
Ｒ１、Ｒ２、Ｒ３およびＲ４は、高い移動度を促進し、弱い側鎖相互作用をもたらす形で配置されている。）
前記ゲート電極および前記ゲート誘電体層を形成する工程と、
式１の前記高分子半導体化合物を前記基板に蒸着して前記基板の表面に前記高分子半導体化合物の活性層を形成する工程であって、前記高分子半導体化合物の前記活性層の形成の後に高温のアニーリングが行われない工程と、
前記ソース電極および前記ドレイン電極を蒸着する工程と、
を含む、方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−１７０９０６（Ｐ２００９−１７０９０６Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００９−２１００（Ｐ２００９−２１００）
【出願日】平成２１年１月８日（２００９．１．８）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２１年１月８日（２００９．１．８）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]