ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
【課題】ｐ型のＺｎＯ半導体膜を製造するにあたって、生産性の良好なＺｎＯ半導体膜の製造方法を提供することを目的とする。
【解決手段】ＺｎＯ及びＲｕを含むターゲット２１，２２を用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する。１×１０−７Ｔｏｒｒ程度の超高真空でスパッタリングすることにより、ｐ型のＺｎＯ半導体膜を容易に製造できる。
【解決手段】ＺｎＯ及びＲｕを含むターゲット２１，２２を用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する。１×１０−７Ｔｏｒｒ程度の超高真空でスパッタリングすることにより、ｐ型のＺｎＯ半導体膜を容易に製造できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置に関する。
【背景技術】
【０００２】
酸化物半導体を用いた透明な電子回路や紫外発光ダイオードなどの次世代電子デバイスを実現するためには、ｐ型酸化物半導体の開発が不可欠である。なかでもそのポテンシャルの高さからＺｎＯが注目されている。しかしながらＺｎＯのｎ型化は比較的容易であり実現されているが、ｐ型化は極めて困難であり、ｐ型ＺｎＯの作製に成功した例は報告されているものの、量産に適した製造方法による製造が可能な構成は見つかっていない。
【０００３】
例えば、アルカリ金属および窒素を含有させることでＺｎＯのｐ型化を行う方法が提案されている（例えば特許文献１参照。）。
また、ＺｎＯにＡｇを含有させることでｐ型化を行う方法も提案されている（例えば特許文献２参照。）。
【０００４】
【特許文献１】特開２００５−２１７０３８号公報
【特許文献２】特開２００４−１８９５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載されたｐ型ＺｎＯ膜は、ＰＬＤ（パルスレーザーデポジション）法を用い、基板温度を５５０℃として製造している。ＰＬＤ法は量産性に不向きであり、生産性に問題がある。また基板温度を５５０℃に上昇させる工程は、半導体装置や表示装置等においてｐ型ＺｎＯ半導体膜を製造する場合に、他の半導体層等への影響を考慮する必要があり、好ましくない。
【０００６】
また、上記特許文献２に記載されているｐ型ＺｎＯ膜の製造方法は、レーザーＭＢＥ（分子線エピタキシー）法によるもので、ＺｎＯ半導体のエピタキシャル成長による形成の際に面内引張歪を与えることでＡｇをＺｎサイトに置換させるようにしている。このために、Ａｇ化合物を含有しないＺｎＯ系酸化物結晶の面内格子定数よりも大きな面内格子定数を有する半導体結晶層を用いて、この半導体結晶層の表面でＺｎＯ膜をエピタキシャル成長させる必要がある。したがって、ＺｎＯ半導体層の下層の材料が限定され、また製造工程も複雑となり、生産性に問題が生じる恐れがある。
【０００７】
以上の問題に鑑みて、本発明は、ｐ型のＺｎＯ半導体膜を製造するにあたって、生産性の良好なＺｎＯ半導体膜の製造方法を提供し、また生産性よく製造することが可能なＺｎＯ半導体膜及びこれを用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明によるＺｎＯ半導体膜の製造方法は、ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する。
【０００９】
本発明によるＺｎＯ半導体膜は、Ｚｎ及びＯを構成元素とし、Ｒｕが含有されることを特徴とする。
【００１０】
本発明による半導体装置は、Ｚｎ及びＯを構成元素とし、Ｒｕが含有されるＺｎＯ半導体層を備えることを特徴とする。
【００１１】
上述したように、本発明のＺｎＯ半導体膜の製造方法においては、ＺｎＯを含むターゲットに加えてＲｕを含むターゲットを用いてスパッタリングによりＺｎＯ半導体膜を製造するものである。このようにＲｕを含有させることによって、スパッタリングにより製造したＺｎＯ半導体膜がｐ型を示すことを確認した。したがって、本発明によれば、スパッタリングによる製造が可能であるため、量産性にすぐれ、すなわち生産性よく製造することが可能となる。
【発明の効果】
【００１２】
本発明によれば、ｐ型のＺｎＯ半導体膜をスパッタリングにより生産性よく製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
（１）第１の実施の形態
先ず、本発明の実施の形態に係るＺｎＯ半導体膜の製造方法とこれにより製造したＺｎＯ半導体膜について説明する。
図１は、本発明の実施の形態に係るＺｎＯ半導体膜の製造方法に適用可能なスパッタ装置の一例の概略構成図である。図１に示すように、このスパッタ装置１００は、真空容器１０内に、ターゲット２１及び２２を載置する電極１１及び１２が設けられる。電極１１及び１２にそれぞれ電源１３及び１４が接続される。ターゲット２１及び２２に対向する位置に基板２０を保持する保持台１８が設けられる。保持台１８は例えば接地される。保持台１８は矢印ｒで示すように、図示しない回転手段により回転可能とされる。また容器１０には、その内部を排気する排気管１５を通じてターボ分子ポンプ、イオンポンプ等の排気部１６が接続される。また、ガス導入管１７も接続され、Ａｒガス、Ｋｒガス、Ｘｅガス等の不活性ガスが導入されて容器１０内を所定のガス圧に保持するようになされる。
【００１４】
このようなスパッタ装置１００において、ＺｎＯ半導体膜を製造する工程は以下の通りである。まず、容器１０内を気密に保持した状態で、ターボポンプ等の排気部１６により所定の真空度まで排気する。一方ターゲット２１及び２２として、ＺｎＯとＲｕ、またＲｕを少量含有するＺｎＯとＲｕ等のターゲットを用意し、電極１１及び１２上に配置する。Ｓｉや石英等より成る基板２０は予め図示しない予備室、いわゆるロードロック室等に保持しておく。容器１０内が所定の真空度に達した状態で、基板２０を容器１０内に導入し、保持台１８に保持される。更に容器１０内の排気を行い、所定の真空度に達するまで排気を行う。排気部１６としては、１０−７Ｔｏｒｒ（約１．３×１０−５Ｐａ）程度以下、好ましくは１０−８Ｔｏｒｒ（約１．３×１０−６Ｐａ）以下程度の超高真空に排気することが可能なポンプを用いる。この状態で、ガス導入管１７からＡｒ、Ｋｒ、Ｘｅ等の不活性ガスが導入され、電極１１及び１２に所定の電圧が印加されて、スパッタリングが行われる。
【００１５】
このようなスパッタ装置により製造したＺｎＯ半導体膜が、ｐ型特性を示すことを確認した。この例では図1に示すスパッタ装置を用いて、基板２０として石英基板を用い、ターゲット２１及び２２としてＺｎＯターゲット及びＲｕターゲットを用いた。ターゲットの配置は、平面ほぼ円形の載置台上に、中心に対し等間隔な４つのターゲット配置箇所のうち、隣接する位置に配置した。スパッタリングの条件は以下の通りである。
到達真空度：２×１０−８Ｔｏｒｒ
基板温度：成膜中は加熱なし。成膜後３００℃で１０分間アニール。
Ａｒガス圧：２ｍＴｏｒｒ
成膜パワー：ＺｎＯはＲＦ２００Ｗ、ＲｕはＤＣ３Ｗ
膜厚：１００ｎｍ
【００１６】
形成したＲｕドープＺｎＯ膜はＲｕが７原子％である。このＺｎＯ半導体膜について、ホール効果測定器を用いて測定した結果、抵抗率は０．９８Ω・ｃｍ、キャリア濃度は１．３×１０１９ｃｍ−３であり、ｐ型であることが確認された。
【００１７】
このＺｎＯ半導体膜の結晶性を、Ｘ線回折装置（ＸＲＤ：X-ray diffraction）により測定した。図２にＲｕをドープしなかったＺｎＯと、Ｒｕを７原子％ドープしたＺｎＯとについてのアニール前の測定結果をそれぞれ実線ａ１及びａ２として示す。見られるピークはＺｎＯ（０００２）面である。図２の結果から、Ｒｕを７原子％含有してもピークのずれは小さく、結晶性の乱れはほとんど生じていないことが分かる。
【００１８】
また、（０００２）面からのピークの配向分散Δθ５０の、Ｒｕのドープ量に対する依存性を調べた。図３にこの結果を示す。図３から、ＲｕのドープがないＺｎＯ半導体膜は、アニール後に配向分散が悪化することが分かる。一方、ＲｕのドープがあるＺｎＯ半導体膜は、アニール後に配向分散の悪化が見られない。またＲｕが７原子％程度までは配向分散も向上している。したがって、ドープ量が７原子％以下の場合は、Ｒｕのドープにより結晶性が向上していることが分かる。これらは、ＡｌやＧａなどをＺｎＯにドープし、ｎ型ＺｎＯにしたときに見られる効果と同様である。
したがって、Ｒｕのドープ量の範囲を、０原子％を超える７原子％以下とすることにより、結晶性の向上を図ることができる。
【００１９】
以上の結果から、Ｒｕを含有するＺｎＯ半導体膜は、通常のスパッタ装置を用いて製造することが可能であることが分かる。また、ＺｎＯにＲｕのドープを行うことで容易にｐ型のＺｎＯを得ることができる。更にこの場合、基板として通常の石英基板を用いて、ｐ型のＺｎＯ半導体膜を製造することができ、特殊な基板や下地層を必要としない。
本発明によれば、再現性よく容易に通常のスパッタ法によってｐ型のＺｎＯ半導体膜を得ることができる。
【００２０】
なお、Ｒｕのドープ量を７原子％とする場合は、可視光の帯域において光透過率がやや低いが、Ｒｕのドープ量を低くすることによって改善する傾向が見られる。したがって、ｐ型のＺｎＯ半導体膜として用いる半導体装置によっては、用途上必要とされる光透過率を達成するために、Ｒｕのドープ量を適宜選定することが望ましい。
【００２１】
次に、本発明によるｐ型のＺｎＯ半導体膜を用いた半導体装置の各実施の形態について説明する。
（２）第２の実施の形態
図４は、本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。この例においては、ＬＥＤ（Light Emitting Diode）等の半導体発光素子型の半導体装置３０を構成する場合を示す。基板３１上に、バッファ層３２、第１導電型の半導体層（ｎ型半導体）３３、真性の半導体層より成る発光層３４、Ｒｕを含有するＺｎＯ半導体膜より成る第２導電型の半導体層（ｐ型半導体層）３５、第１の電極３６がこの順に積層される。第１の電極３６から第１導電型の半導体層３３の厚さ方向途中位置までエッチング等によりパターニングされ、露出した第１導電型の半導体層３３に第２の電極３７が被着されて、半導体装置３０が構成される。
なお、第２の電極３７は、第１導電型の半導体層３３の上ではなく、基板３１の裏面上に設けてもよい。この場合は、第１の電極３６から第１導電型の半導体層３３に至るエッチングを行う必要がない。
ここで、例えば基板３１やこの上の各層３２〜３４、３６を、ＺｎＯや他の光透過性材料より構成することで、透明なＬＥＤを提供することができる。ｎ型半導体層３３としては例えばＡｌやＧａをドープしたＺｎＯ半導体膜を用いることができ、発光層３４として真性のＺｎＯ半導体膜を用いることができる。ＲｕをドープしたＺｎＯ半導体膜はスパッタリングにより成膜でき、その他のＺｎＯは超高真空でのスパッタ、或いはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法等によって作製できる。またＺｎＯより成る電極３６及び３７は、通常のスパッタリングにより作製できる。なお、基板３１は石英基板を用いてもよい。
このように、本発明によれば、スパッタやＭＢＥ等の通常の容易な製造方法によって、特殊な下地層等を設けることなく、透明なＬＥＤ型の半導体装置３０を得ることができる。
【００２２】
（３）第３の実施の形態
図５は、本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。この例においては、トップゲート型のＴＦＴ（Thin Film Transistor）に適用する半導体装置４０を示す。図５に示すように、基板４１上に、下地層４２が形成され、その上にＲｕを含有するＺｎＯ半導体膜４３が形成される。この上にＳｉＯ２、ＺｎＯ等より成る第１の絶縁層４４（ゲート絶縁膜）が形成され、その上に第１の電極（ゲート電極）４５が形成される。更にＳｉＯ２、ＺｎＯ等より成る第２の絶縁層４６が形成される。第１の絶縁層４４及び第２の絶縁層４６に開口部を形成し、ＺｎＯ半導体膜４３と電気的に接続する第２の電極（ソース電極）４７及び第３の電極（ドレイン電極）４８が形成される。これにより、Ｒｕを含有するｐ型のＺｎＯ半導体膜を用いたＴＦＴ構成の半導体装置４０が得られる。このような構成とする場合、ＺｎＯ半導体膜より成る層以外の各層を光透過性材料で構成し、また第１〜３の電極４５、４７及び４８もＺｎＯ等の光透過性導電材料により構成することで、透明なＴＦＴを得ることができる。
なお、図５においては、ｐ型チャネル層を有するＴＦＴのみを示すが、例えばｎ型のＺｎＯ半導体膜より成るチャネル層を有するＴＦＴ型の半導体装置を近接して形成することにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を構成することができる。この場合も、各層を光透過性材料より構成することによって、透明なＣＭＯＳを構成することも可能である。
【００２３】
（４）第４の実施の形態
図６は、本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。この例においては、ボトムゲート型のＴＦＴに適用する半導体装置６０を示す。図６に示すように、この場合もガラス等より成る基板６１上に、ゲート電極６２が所定のパターンに形成され、その上を覆ってＺｎＯ、ＳｉＯ２等より成る絶縁層、すなわちゲート絶縁層６３が形成される。ゲート絶縁層６３上のゲート電極６２の上部に対応する位置に、Ｒｕを含有するＺｎＯ半導体膜より成るチャネル層６４が形成される。チャネル層６４の上部に保護膜６５が形成され、その両側にソース電極６６及びドレイン電極６７が形成されて、ｐ型のＺｎＯ半導体膜をチャネル層とするｐチャネルＴＦＴ構成の半導体装置６０が得られる。この場合においても、ＺｎＯ半導体膜より成るチャネル層６４以外の各層を光透過性材料で構成し、また電極６６及び６７、ゲート電極６２もＺｎＯ等の光透過性導電材料により構成することで、透明なＴＦＴとして構成することができる。
また、この場合においても、例えばｎ型のＺｎＯ半導体膜より成るチャネル層を有するＴＦＴ型の半導体装置を併せて形成することにより、ＣＭＯＳを構成することができる。各層を光透過性材料より構成することによって、透明なＣＭＯＳの構成も可能である。
【００２４】
以上説明したように、本発明によれば、ｐ型のＺｎＯ半導体膜を用いることによって、これをｐ型クラッド層やｐ型チャネル層として用いるＬＥＤ、ＴＦＴ等の各種半導体装置を構成することができる。その場合に、他の層も光透過性材料により構成することによって、透明な半導体装置を提供することが可能である。
なお、本発明は上述の実施形態例において説明した構成に限定されるものではなく、その他本発明構成を逸脱しない範囲において種々の変形、変更が可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係るＺｎＯ半導体膜の製造方法に用いるスパッタ装置の一例の構成図である。
【図２】Ｒｕのドープ量に対するＸ線回折装置による結晶性の測定結果を示す図である。
【図３】Ｒｕのドープ量に対するＺｎＯ半導体膜の（０００２）面からのピークの配向分散を示す図である。
【図４】本発明の実施の形態に係る半導体装置の断面構成図である。
【図５】本発明の実施の形態に係る半導体装置の断面構成図である。
【図６】本発明の実施の形態に係る半導体装置の断面構成図である。
【符号の説明】
【００２６】
１０．容器、１１，１２．電極、１３，１４．電源、１５．排気管、１６．排気手段、１７．ガス導入管、１８．基板保持台、２０．基板、２１，２２．ターゲット、３０．半導体装置、３１．基板、３２．バッファ層、３３．ｎ型半導体層、３４．発光層、３５．ｐ型半導体層、３６，３７．電極、４０．半導体装置、４１．基板、４２．下地層、４３．Ｒｕを含有するＺｎＯ半導体膜、４４．第１の絶縁層、４５．第1の電極、４６．第２の絶縁層、４７．第２の電極、４８．第３の電極、６０．半導体装置、６１．基板、６２．ゲート電極、６３．ゲート絶縁膜、６４．チャネル層、６５．保護膜、６６．ソース電極、６７．ドレイン電極、１００．スパッタ装置
【技術分野】
【０００１】
本発明は、ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置に関する。
【背景技術】
【０００２】
酸化物半導体を用いた透明な電子回路や紫外発光ダイオードなどの次世代電子デバイスを実現するためには、ｐ型酸化物半導体の開発が不可欠である。なかでもそのポテンシャルの高さからＺｎＯが注目されている。しかしながらＺｎＯのｎ型化は比較的容易であり実現されているが、ｐ型化は極めて困難であり、ｐ型ＺｎＯの作製に成功した例は報告されているものの、量産に適した製造方法による製造が可能な構成は見つかっていない。
【０００３】
例えば、アルカリ金属および窒素を含有させることでＺｎＯのｐ型化を行う方法が提案されている（例えば特許文献１参照。）。
また、ＺｎＯにＡｇを含有させることでｐ型化を行う方法も提案されている（例えば特許文献２参照。）。
【０００４】
【特許文献１】特開２００５−２１７０３８号公報
【特許文献２】特開２００４−１８９５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載されたｐ型ＺｎＯ膜は、ＰＬＤ（パルスレーザーデポジション）法を用い、基板温度を５５０℃として製造している。ＰＬＤ法は量産性に不向きであり、生産性に問題がある。また基板温度を５５０℃に上昇させる工程は、半導体装置や表示装置等においてｐ型ＺｎＯ半導体膜を製造する場合に、他の半導体層等への影響を考慮する必要があり、好ましくない。
【０００６】
また、上記特許文献２に記載されているｐ型ＺｎＯ膜の製造方法は、レーザーＭＢＥ（分子線エピタキシー）法によるもので、ＺｎＯ半導体のエピタキシャル成長による形成の際に面内引張歪を与えることでＡｇをＺｎサイトに置換させるようにしている。このために、Ａｇ化合物を含有しないＺｎＯ系酸化物結晶の面内格子定数よりも大きな面内格子定数を有する半導体結晶層を用いて、この半導体結晶層の表面でＺｎＯ膜をエピタキシャル成長させる必要がある。したがって、ＺｎＯ半導体層の下層の材料が限定され、また製造工程も複雑となり、生産性に問題が生じる恐れがある。
【０００７】
以上の問題に鑑みて、本発明は、ｐ型のＺｎＯ半導体膜を製造するにあたって、生産性の良好なＺｎＯ半導体膜の製造方法を提供し、また生産性よく製造することが可能なＺｎＯ半導体膜及びこれを用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明によるＺｎＯ半導体膜の製造方法は、ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する。
【０００９】
本発明によるＺｎＯ半導体膜は、Ｚｎ及びＯを構成元素とし、Ｒｕが含有されることを特徴とする。
【００１０】
本発明による半導体装置は、Ｚｎ及びＯを構成元素とし、Ｒｕが含有されるＺｎＯ半導体層を備えることを特徴とする。
【００１１】
上述したように、本発明のＺｎＯ半導体膜の製造方法においては、ＺｎＯを含むターゲットに加えてＲｕを含むターゲットを用いてスパッタリングによりＺｎＯ半導体膜を製造するものである。このようにＲｕを含有させることによって、スパッタリングにより製造したＺｎＯ半導体膜がｐ型を示すことを確認した。したがって、本発明によれば、スパッタリングによる製造が可能であるため、量産性にすぐれ、すなわち生産性よく製造することが可能となる。
【発明の効果】
【００１２】
本発明によれば、ｐ型のＺｎＯ半導体膜をスパッタリングにより生産性よく製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
（１）第１の実施の形態
先ず、本発明の実施の形態に係るＺｎＯ半導体膜の製造方法とこれにより製造したＺｎＯ半導体膜について説明する。
図１は、本発明の実施の形態に係るＺｎＯ半導体膜の製造方法に適用可能なスパッタ装置の一例の概略構成図である。図１に示すように、このスパッタ装置１００は、真空容器１０内に、ターゲット２１及び２２を載置する電極１１及び１２が設けられる。電極１１及び１２にそれぞれ電源１３及び１４が接続される。ターゲット２１及び２２に対向する位置に基板２０を保持する保持台１８が設けられる。保持台１８は例えば接地される。保持台１８は矢印ｒで示すように、図示しない回転手段により回転可能とされる。また容器１０には、その内部を排気する排気管１５を通じてターボ分子ポンプ、イオンポンプ等の排気部１６が接続される。また、ガス導入管１７も接続され、Ａｒガス、Ｋｒガス、Ｘｅガス等の不活性ガスが導入されて容器１０内を所定のガス圧に保持するようになされる。
【００１４】
このようなスパッタ装置１００において、ＺｎＯ半導体膜を製造する工程は以下の通りである。まず、容器１０内を気密に保持した状態で、ターボポンプ等の排気部１６により所定の真空度まで排気する。一方ターゲット２１及び２２として、ＺｎＯとＲｕ、またＲｕを少量含有するＺｎＯとＲｕ等のターゲットを用意し、電極１１及び１２上に配置する。Ｓｉや石英等より成る基板２０は予め図示しない予備室、いわゆるロードロック室等に保持しておく。容器１０内が所定の真空度に達した状態で、基板２０を容器１０内に導入し、保持台１８に保持される。更に容器１０内の排気を行い、所定の真空度に達するまで排気を行う。排気部１６としては、１０−７Ｔｏｒｒ（約１．３×１０−５Ｐａ）程度以下、好ましくは１０−８Ｔｏｒｒ（約１．３×１０−６Ｐａ）以下程度の超高真空に排気することが可能なポンプを用いる。この状態で、ガス導入管１７からＡｒ、Ｋｒ、Ｘｅ等の不活性ガスが導入され、電極１１及び１２に所定の電圧が印加されて、スパッタリングが行われる。
【００１５】
このようなスパッタ装置により製造したＺｎＯ半導体膜が、ｐ型特性を示すことを確認した。この例では図1に示すスパッタ装置を用いて、基板２０として石英基板を用い、ターゲット２１及び２２としてＺｎＯターゲット及びＲｕターゲットを用いた。ターゲットの配置は、平面ほぼ円形の載置台上に、中心に対し等間隔な４つのターゲット配置箇所のうち、隣接する位置に配置した。スパッタリングの条件は以下の通りである。
到達真空度：２×１０−８Ｔｏｒｒ
基板温度：成膜中は加熱なし。成膜後３００℃で１０分間アニール。
Ａｒガス圧：２ｍＴｏｒｒ
成膜パワー：ＺｎＯはＲＦ２００Ｗ、ＲｕはＤＣ３Ｗ
膜厚：１００ｎｍ
【００１６】
形成したＲｕドープＺｎＯ膜はＲｕが７原子％である。このＺｎＯ半導体膜について、ホール効果測定器を用いて測定した結果、抵抗率は０．９８Ω・ｃｍ、キャリア濃度は１．３×１０１９ｃｍ−３であり、ｐ型であることが確認された。
【００１７】
このＺｎＯ半導体膜の結晶性を、Ｘ線回折装置（ＸＲＤ：X-ray diffraction）により測定した。図２にＲｕをドープしなかったＺｎＯと、Ｒｕを７原子％ドープしたＺｎＯとについてのアニール前の測定結果をそれぞれ実線ａ１及びａ２として示す。見られるピークはＺｎＯ（０００２）面である。図２の結果から、Ｒｕを７原子％含有してもピークのずれは小さく、結晶性の乱れはほとんど生じていないことが分かる。
【００１８】
また、（０００２）面からのピークの配向分散Δθ５０の、Ｒｕのドープ量に対する依存性を調べた。図３にこの結果を示す。図３から、ＲｕのドープがないＺｎＯ半導体膜は、アニール後に配向分散が悪化することが分かる。一方、ＲｕのドープがあるＺｎＯ半導体膜は、アニール後に配向分散の悪化が見られない。またＲｕが７原子％程度までは配向分散も向上している。したがって、ドープ量が７原子％以下の場合は、Ｒｕのドープにより結晶性が向上していることが分かる。これらは、ＡｌやＧａなどをＺｎＯにドープし、ｎ型ＺｎＯにしたときに見られる効果と同様である。
したがって、Ｒｕのドープ量の範囲を、０原子％を超える７原子％以下とすることにより、結晶性の向上を図ることができる。
【００１９】
以上の結果から、Ｒｕを含有するＺｎＯ半導体膜は、通常のスパッタ装置を用いて製造することが可能であることが分かる。また、ＺｎＯにＲｕのドープを行うことで容易にｐ型のＺｎＯを得ることができる。更にこの場合、基板として通常の石英基板を用いて、ｐ型のＺｎＯ半導体膜を製造することができ、特殊な基板や下地層を必要としない。
本発明によれば、再現性よく容易に通常のスパッタ法によってｐ型のＺｎＯ半導体膜を得ることができる。
【００２０】
なお、Ｒｕのドープ量を７原子％とする場合は、可視光の帯域において光透過率がやや低いが、Ｒｕのドープ量を低くすることによって改善する傾向が見られる。したがって、ｐ型のＺｎＯ半導体膜として用いる半導体装置によっては、用途上必要とされる光透過率を達成するために、Ｒｕのドープ量を適宜選定することが望ましい。
【００２１】
次に、本発明によるｐ型のＺｎＯ半導体膜を用いた半導体装置の各実施の形態について説明する。
（２）第２の実施の形態
図４は、本発明の第２の実施の形態に係る半導体装置の概略断面構成図である。この例においては、ＬＥＤ（Light Emitting Diode）等の半導体発光素子型の半導体装置３０を構成する場合を示す。基板３１上に、バッファ層３２、第１導電型の半導体層（ｎ型半導体）３３、真性の半導体層より成る発光層３４、Ｒｕを含有するＺｎＯ半導体膜より成る第２導電型の半導体層（ｐ型半導体層）３５、第１の電極３６がこの順に積層される。第１の電極３６から第１導電型の半導体層３３の厚さ方向途中位置までエッチング等によりパターニングされ、露出した第１導電型の半導体層３３に第２の電極３７が被着されて、半導体装置３０が構成される。
なお、第２の電極３７は、第１導電型の半導体層３３の上ではなく、基板３１の裏面上に設けてもよい。この場合は、第１の電極３６から第１導電型の半導体層３３に至るエッチングを行う必要がない。
ここで、例えば基板３１やこの上の各層３２〜３４、３６を、ＺｎＯや他の光透過性材料より構成することで、透明なＬＥＤを提供することができる。ｎ型半導体層３３としては例えばＡｌやＧａをドープしたＺｎＯ半導体膜を用いることができ、発光層３４として真性のＺｎＯ半導体膜を用いることができる。ＲｕをドープしたＺｎＯ半導体膜はスパッタリングにより成膜でき、その他のＺｎＯは超高真空でのスパッタ、或いはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法等によって作製できる。またＺｎＯより成る電極３６及び３７は、通常のスパッタリングにより作製できる。なお、基板３１は石英基板を用いてもよい。
このように、本発明によれば、スパッタやＭＢＥ等の通常の容易な製造方法によって、特殊な下地層等を設けることなく、透明なＬＥＤ型の半導体装置３０を得ることができる。
【００２２】
（３）第３の実施の形態
図５は、本発明の第３の実施の形態に係る半導体装置の概略断面構成図である。この例においては、トップゲート型のＴＦＴ（Thin Film Transistor）に適用する半導体装置４０を示す。図５に示すように、基板４１上に、下地層４２が形成され、その上にＲｕを含有するＺｎＯ半導体膜４３が形成される。この上にＳｉＯ２、ＺｎＯ等より成る第１の絶縁層４４（ゲート絶縁膜）が形成され、その上に第１の電極（ゲート電極）４５が形成される。更にＳｉＯ２、ＺｎＯ等より成る第２の絶縁層４６が形成される。第１の絶縁層４４及び第２の絶縁層４６に開口部を形成し、ＺｎＯ半導体膜４３と電気的に接続する第２の電極（ソース電極）４７及び第３の電極（ドレイン電極）４８が形成される。これにより、Ｒｕを含有するｐ型のＺｎＯ半導体膜を用いたＴＦＴ構成の半導体装置４０が得られる。このような構成とする場合、ＺｎＯ半導体膜より成る層以外の各層を光透過性材料で構成し、また第１〜３の電極４５、４７及び４８もＺｎＯ等の光透過性導電材料により構成することで、透明なＴＦＴを得ることができる。
なお、図５においては、ｐ型チャネル層を有するＴＦＴのみを示すが、例えばｎ型のＺｎＯ半導体膜より成るチャネル層を有するＴＦＴ型の半導体装置を近接して形成することにより、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を構成することができる。この場合も、各層を光透過性材料より構成することによって、透明なＣＭＯＳを構成することも可能である。
【００２３】
（４）第４の実施の形態
図６は、本発明の第４の実施の形態に係る半導体装置の概略断面構成図である。この例においては、ボトムゲート型のＴＦＴに適用する半導体装置６０を示す。図６に示すように、この場合もガラス等より成る基板６１上に、ゲート電極６２が所定のパターンに形成され、その上を覆ってＺｎＯ、ＳｉＯ２等より成る絶縁層、すなわちゲート絶縁層６３が形成される。ゲート絶縁層６３上のゲート電極６２の上部に対応する位置に、Ｒｕを含有するＺｎＯ半導体膜より成るチャネル層６４が形成される。チャネル層６４の上部に保護膜６５が形成され、その両側にソース電極６６及びドレイン電極６７が形成されて、ｐ型のＺｎＯ半導体膜をチャネル層とするｐチャネルＴＦＴ構成の半導体装置６０が得られる。この場合においても、ＺｎＯ半導体膜より成るチャネル層６４以外の各層を光透過性材料で構成し、また電極６６及び６７、ゲート電極６２もＺｎＯ等の光透過性導電材料により構成することで、透明なＴＦＴとして構成することができる。
また、この場合においても、例えばｎ型のＺｎＯ半導体膜より成るチャネル層を有するＴＦＴ型の半導体装置を併せて形成することにより、ＣＭＯＳを構成することができる。各層を光透過性材料より構成することによって、透明なＣＭＯＳの構成も可能である。
【００２４】
以上説明したように、本発明によれば、ｐ型のＺｎＯ半導体膜を用いることによって、これをｐ型クラッド層やｐ型チャネル層として用いるＬＥＤ、ＴＦＴ等の各種半導体装置を構成することができる。その場合に、他の層も光透過性材料により構成することによって、透明な半導体装置を提供することが可能である。
なお、本発明は上述の実施形態例において説明した構成に限定されるものではなく、その他本発明構成を逸脱しない範囲において種々の変形、変更が可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係るＺｎＯ半導体膜の製造方法に用いるスパッタ装置の一例の構成図である。
【図２】Ｒｕのドープ量に対するＸ線回折装置による結晶性の測定結果を示す図である。
【図３】Ｒｕのドープ量に対するＺｎＯ半導体膜の（０００２）面からのピークの配向分散を示す図である。
【図４】本発明の実施の形態に係る半導体装置の断面構成図である。
【図５】本発明の実施の形態に係る半導体装置の断面構成図である。
【図６】本発明の実施の形態に係る半導体装置の断面構成図である。
【符号の説明】
【００２６】
１０．容器、１１，１２．電極、１３，１４．電源、１５．排気管、１６．排気手段、１７．ガス導入管、１８．基板保持台、２０．基板、２１，２２．ターゲット、３０．半導体装置、３１．基板、３２．バッファ層、３３．ｎ型半導体層、３４．発光層、３５．ｐ型半導体層、３６，３７．電極、４０．半導体装置、４１．基板、４２．下地層、４３．Ｒｕを含有するＺｎＯ半導体膜、４４．第１の絶縁層、４５．第1の電極、４６．第２の絶縁層、４７．第２の電極、４８．第３の電極、６０．半導体装置、６１．基板、６２．ゲート電極、６３．ゲート絶縁膜、６４．チャネル層、６５．保護膜、６６．ソース電極、６７．ドレイン電極、１００．スパッタ装置
【特許請求の範囲】
【請求項１】
ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する
ことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項２】
請求項１記載のＺｎＯ半導体膜の製造方法において、
超高真空で前記スパッタリングを行うことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項３】
請求項２記載のＺｎＯ半導体膜の製造方法において、
１０−７Ｔｏｒｒ以下の真空で前記スパッタリングを行うことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項４】
Ｚｎ及びＯを構成元素とし、Ｒｕが含有される
ことを特徴とするＺｎＯ半導体膜。
【請求項５】
請求項４記載のＺｎＯ半導体膜において、
Ｒｕの含有率が０原子％を超える７原子％以下とされることを特徴とするＺｎＯ半導体膜。
【請求項６】
請求項４記載のＺｎＯ半導体膜において、
ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより形成されることを特徴とするＺｎＯ半導体膜。
【請求項７】
Ｚｎ及びＯを構成元素とし、Ｒｕが含有されるＺｎＯ半導体層を備える
ことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
基板上に、
第１導電型の半導体層と、
第２導電型の半導体層と、
電極と、が形成され、
前記第１導電型又は第２導電型の半導体層のうち、ｐ型の半導体層が、前記Ｒｕが含有されるＺｎＯ半導体膜より成ることを特徴とする半導体装置。
【請求項９】
請求項７記載の半導体装置において、
基板上に、
ソース電極と、
ドレイン電極と、
ＺｎＯ半導体膜と、
ゲート絶縁層と、
ゲート電極と、を有し、
前記ＺｎＯ半導体膜が、前記Ｒｕが含有されるＺｎＯ半導体膜より成ることを特徴とする半導体装置。
【請求項１】
ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより、Ｒｕを含有するＺｎＯ半導体膜を形成する
ことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項２】
請求項１記載のＺｎＯ半導体膜の製造方法において、
超高真空で前記スパッタリングを行うことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項３】
請求項２記載のＺｎＯ半導体膜の製造方法において、
１０−７Ｔｏｒｒ以下の真空で前記スパッタリングを行うことを特徴とするＺｎＯ半導体膜の製造方法。
【請求項４】
Ｚｎ及びＯを構成元素とし、Ｒｕが含有される
ことを特徴とするＺｎＯ半導体膜。
【請求項５】
請求項４記載のＺｎＯ半導体膜において、
Ｒｕの含有率が０原子％を超える７原子％以下とされることを特徴とするＺｎＯ半導体膜。
【請求項６】
請求項４記載のＺｎＯ半導体膜において、
ＺｎＯ及びＲｕを含むターゲットを用いたスパッタリングにより形成されることを特徴とするＺｎＯ半導体膜。
【請求項７】
Ｚｎ及びＯを構成元素とし、Ｒｕが含有されるＺｎＯ半導体層を備える
ことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
基板上に、
第１導電型の半導体層と、
第２導電型の半導体層と、
電極と、が形成され、
前記第１導電型又は第２導電型の半導体層のうち、ｐ型の半導体層が、前記Ｒｕが含有されるＺｎＯ半導体膜より成ることを特徴とする半導体装置。
【請求項９】
請求項７記載の半導体装置において、
基板上に、
ソース電極と、
ドレイン電極と、
ＺｎＯ半導体膜と、
ゲート絶縁層と、
ゲート電極と、を有し、
前記ＺｎＯ半導体膜が、前記Ｒｕが含有されるＺｎＯ半導体膜より成ることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１４１２２１（Ｐ２００９−１４１２２１Ａ）
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願番号】特願２００７−３１７６２８（Ｐ２００７−３１７６２８）
【出願日】平成１９年１２月７日（２００７．１２．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年６月２５日（２００９．６．２５）
【国際特許分類】
【出願日】平成１９年１２月７日（２００７．１２．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]