【課題】電界効果トランジスタとその製造方法において、電界効果トランジスタの耐圧を高めつつそのオン抵抗を低減すること。
【解決手段】基板１と、基板１の上に形成され、複数の第１の半導体層３と複数の層間絶縁層４とが交互に積層された積層体１０と、積層体１０の側面１０ａに形成されると共に、該側面１０ａにおいて複数の第１の半導体層３の各々に接続された第２の半導体層１２と、第２の半導体層１２の上に形成されたゲート絶縁層１７と、ゲート絶縁層１７の上に形成され、ゲート絶縁層１７を介して側面１０ａに対向するゲート電極１９と、第２の半導体層１２に電気的に接続されたソース電極１４と、複数の第１の半導体層３の各々に電気的に接続されたドレイン電極１５とを有する電界効果トランジスタによる。 （もっと読む）

【課題】ショットキーバリアダイオードの逆リーク電流を低減させる。
【解決手段】禁制帯幅の異なるＧａＮ膜３ａ、３ｂとバリア膜４ａ、４ｂとを交互に積層して形成したヘテロ接合体５ａ、５ｂを有する積層体６と、積層体６の一方の側壁にショットキー接続された第１電極８と、もう一方の側壁に接して形成された第２電極１０とを有する半導体装置において、第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設ける。これにより、バリア膜４ａ、４ｂの加工に起因してバリア膜４ａ、４ｂに残留する欠陥にを介して逆リーク電流が流れることを防ぐ。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあわせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】信頼性と電気的特性の確保を両立した半導体装置を提供する。
【解決手段】同一の半導体基板１上に形成されたパワーＭＯＳＦＥＴと保護回路を備える。パワーＭＯＳＦＥＴがトレンチゲート縦型ＰチャネルＭＯＳＦＥＴであって、そのゲート電極６の導電型をＰ型とする。また、保護回路がプレーナゲート横型オフセットＰチャネルＭＯＳＦＥＴを備え、そのゲート電極１０の導電型をＮ型とする。これらゲート電極６とゲート電極１０は別工程で形成される。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート３０、及び第２のスペーサ層上の第２のフィールドプレート３２が、ゲートに接続される。第３のスペーサ層３４が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレート３６が、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】表示装置に含まれるＴＦＴのゲート電極と、ソース電極及びドレイン電極との間の絶縁耐圧が低くなる場合がある。
【解決手段】表示装置であって、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。 （もっと読む）

【課題】イオン注入を用いることなく２次元正孔ガスの所期の濃度分布を容易且つ確実に得て、電界集中のなだらかな緩和を実現する高信頼性の窒化物半導体装置を得る。
【解決手段】ｎ−ＧａＮ基板１のＮ面上に形成されたｎ−ＧａＮ層２と、ｎ−ＧａＮ層上に形成されたＡｌＧａＮからなるＪＴＥ構造１０と、ｎ−ＧａＮ層２上に形成されたアノード電極４とを有しており、ｎ−ＧａＮ層２のＪＴＥ構造１０との界面に、アノード電極４から離間するほど正孔濃度が低くなるように、２次元正孔ガスが生成される。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供する。または、良好な特性を維持しつつ微細化を達成した半導体装置を提供する。
【解決手段】半導体層を形成し、半導体層上に、単層でなる第１の導電層を形成し、第１の導電層上に、３６５ｎｍ以下の波長の光を用いて第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の導電層をエッチングして、凹部を有する第２の導電層とし、第１のレジストマスクを縮小させて第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電層をエッチングして、周縁に突出部を有し、且つ突出部はテーパ形状であるソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に、半導体層の一部と接するゲート絶縁層を形成し、ゲート絶縁層上の半導体層と重畳する位置にゲート電極を形成する。 （もっと読む）

【課題】半導体装置の寄生容量成分を好適に調整する。
【解決手段】半導体装置１０は、複数個のエミッタ領域２０を備える。半導体層の表面から所定の深さまでの領域に形成されているボディ領域１２を備える。ボディ領域１２の下部に形成されているドリフト領域４を備える。ドリフト領域４の下部に形成されているコレクタ領域３を備える。各エミッタ領域２０の表面からボディ領域１２を貫通して伸びている第１トレンチ３１を備える。第１トレンチ３１の内面を覆っているゲート絶縁膜１８を備える。第１トレンチ３１内に収容されているゲート電極８を備える。隣接している第１トレンチ３１間に形成され、ボディ領域１２を貫通して伸びている第２トレンチ３２を備える。第２トレンチ３２の内面を覆っているトレンチ絶縁膜３３を備える。第２トレンチ３２内に収容されている導電層３５を備える。導電層３５がゲート電極８に電気的に接続されている。 （もっと読む）

【課題】基板の反りとドレイン抵抗を低減させながら、半導体装置側面のバリや半導体装置の損傷を抑制することを目的とする。
【解決手段】半導体基板１裏面の表面電極であるソース電極２、ドレイン電極３の裏面に相当する領域に窪み部６を設け、ダイシング領域以外の窪み部６や窪み部６間に金属層５を形成することにより、基板の反りとドレイン抵抗を低減させながら、半導体装置側面のバリや半導体装置の損傷を抑制することができる。 （もっと読む）

【課題】携帯電話などのフロントエンドモジュールに使用されているハイパワーアンプは、シリコン系ＣＭＯＳ集積回路をベースとするデバイスであるが、その出力段に多数のＬＤＭＯＳＦＥＴセルを集積し、通常、複数のＬＤＭＯＳＦＥＴを構成したＬＤＭＯＳＦＥＴ部を有する。このＬＤＭＯＳＦＥＴセルにおいては、裏面のソース電極と表面のソース領域との間の抵抗を低減するために、半導体基板に高濃度にボロンドープされたポリシリコンプラグが埋め込まれている。このポリシリコンプラグは、熱処理に起因する固相エピタキシャル成長により収縮し、シリコン基板に歪が発生する。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴ等の半導体装置の製造方法において、基板の表面からエピタキシャル層を貫通するホールを形成し、ポリシリコンプラグを埋め込むに際して、ホールの内面に薄膜酸化シリコン膜が存在する状態で、ポリシリコン部材の堆積を行うものである。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。 （もっと読む）

【課題】ソフトリカバリ特性を維持する逆回復電荷を低減した高速リカバリダイオードを提供する。
【解決手段】整流装置１００は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層１８０と、低濃度ドープ層と共に配置された金属層１４０とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングを備える複数のウェル１５０を含む。複数のウェルは金属層１３０に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域１６０をさらに含む。 （もっと読む）

【課題】ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を提供する。
【解決手段】チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有する半導体装置及びその作製に関する。 （もっと読む）

【課題】低コストで高い信頼性を有する、半導体装置およびその製造方法を提供すること。
【解決手段】ｎ型半導体基板の一方の主面に、ｐ型ベース領域とｎ型エミッタ領域と所要の位置にゲート絶縁膜を介して載置されるゲート電極とからなるＭＯＳゲート構造と該ＭＯＳゲート構造を沿面方向に取り巻く耐圧構造部とを有し、他方の主面に１μｍ以下の浅い逆阻止接合を有するｐ型コレクタ層を備える半導体装置において、前記コレクタ層の他方の主面上に、バッファ絶縁層を介して被覆されるコレクタ電極が、前記バッファ絶縁層に設けられたコンタクトホールを通して前記コレクタ層と導電接触する半導体装置とする。 （もっと読む）

【課題】オン電圧および損失の低減を可能にする電力用半導体装置を提供する。
【解決手段】ｐベース層２の表面からｎ⁻層１の第１の主面に対して垂直方向で、ｎ⁻層１内に達する位置まで形成され、その後ｎ⁻層１の第１の主面に対して水平方向で、片側に所定の長さ延出した底部３ｄを有したＬ字形のトレンチゲート２１を備え、さらに所定の隣合うＬ字形のトレンチゲート２１の底部２１ｄの延出方向が対向するようにして、それぞれの底部２１ｄの間隔が、ｎ⁻層１の第１の主面に対して垂直方向に形成されている部分の間隔より狭くなるようにしたことを特徴とする。 （もっと読む）

【課題】ゲート絶縁膜をＨｉｇｈ−ｋ材料で構成し、ゲート電極をメタル材料で構成するＨＫ／ＭＧトランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。
【解決手段】素子分離部２で囲まれた活性領域１４に位置し、後の工程でコア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１のみに、Ｎｃｈ用ゲートスタック構造ＮＧを構成する積層膜を形成し、上記領域Ｇａ１以外の領域ＮＧａ１には、Ｐｃｈ用ゲートスタック構造ＰＧを構成する積層膜を形成する。これにより、コア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１へ素子分離部２から引き寄せられる酸素原子の供給量を減少させる。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）

【課題】Ｇｅ半導体層に、極浅かつ高濃度のキャリアからなるｎ型不純物領域を形成する。
【解決手段】ｎ型とｐ型のうちの一方の導電型の半導体基板と、半導体基板表面に選択的に設けられ、一方の導電型と異なる導電型の一対の不純物拡散領域と、一対の不純物拡散領域により挟まれた半導体基板上に設けられたゲート絶縁層と、ゲート絶縁層の上に設けられたゲート電極とを備え、不純物拡散領域の少なくとも一部は、基板に含まれる不純物と同じ導電型で、かつ基板の不純物濃度より高い不純物濃度を有する。 （もっと読む）

【課題】高周波数動作が可能で、ゲートリーク電流や電流コラプスを抑制できる窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極上に絶縁膜９を介してゲート電極７を配置する。さらに、ソース電極とドレイン電極との間の電子供給層表面を珪素膜１１で被覆する。 （もっと読む）