【課題】回路面積を大きくすることなく、遅延ロックループ回路を提供すること
【解決手段】逓倍ＰＬＬ１０７は、基準クロックを逓倍して出力する。ＤＬＬ２１１は、逓倍ＰＬＬ１０７から出力されたクロックと、逓倍ＰＬＬ１０７から出力されたクロックを遅延させたクロックと、を比較し、比較結果に基づいて所定の遅延量を持つ遅延信号を生成する。遅延制御信号演算回路１０８は、ＤＬＬ２１１が生成した遅延信号に基づき、所望の遅延制御信号を生成する。第１の遅延回路１０２は、遅延制御信号演算回路１０８が生成した遅延制御信号に基づいて、入力信号を遅延させる。 （もっと読む）

【課題】電圧制御型発振器を用いた受信部等において、温度補償用に容量素子を増やすことなく、温度変化による電圧制御型発振器の周波数特性を補償する。
【解決手段】本発明の受信部／局側装置は、受信信号からクロック信号及びデータ信号を再生するクロック・データ再生回路１１を含むものであって、クロック・データ再生回路１１に含まれる電圧制御型発振器１７の発振周波数を校正する校正器１６と、信号受信のスケジュールを管理する機能を有し、クロック信号及びデータ信号を再生すべき受信信号（上り信号）が無い状態の持続時間が校正器１６による校正の所要時間を満たす時を選んで校正器１６に対してリセット信号（校正指令信号）を出力する管理部１０４とを備えたものである。 （もっと読む）

【課題】周波数変調幅を高精度に合わせることができるようにする。
【解決手段】入力クロックとフィードバッククロックとの位相差を検出する位相比較器２と、位相比較器２からの位相差信号に応じて電流を供給するチャージポンプ３と、チャージポンプ３の出力を電圧に変換し、平滑化するループフィルタ４と、入力電圧に応じた周波数のクロックを発生させる電圧制御発振器６と、変調幅設定値に応じた振幅を持つ変調信号を生成する変調生成部８とを有し、ループフィルタ４の出力と変調生成部８から出力される変調信号とを加算した信号を電圧制御発振器６に印加し、スペクトラム拡散クロックを生成する際、電圧制御発振器６で生成されたスペクトル拡散クロックの変調幅を検出し、検出した変調幅と変調幅目標値を比較し、その差分を小さくするように新たに算出した変調幅設定値を変調生成部８にフィードバックする変調幅検出部１０を備えた。 （もっと読む）

【課題】クロックデータリカバリにおいて擬似ロック発生の検出に要する時間を短縮すること。
【解決手段】クロックデータリカバリ回路は、レシーバ回路と、ＰＬＬ回路と、擬似ロック検出回路とを備える。レシーバ回路は、所定のパターンを含むシリアルデータを受け取り、クロック信号に同期してシリアルデータをサンプリングしてサンプルドデータを生成する。ＰＬＬ回路は、サンプルドデータに基づいてクロックデータリカバリを行い、クロック信号を生成する。ここで、擬似ロックパターンとは、ＰＬＬ回路の擬似ロックが発生している場合にレシーバ回路が上記所定のパターンをサンプリングする結果得られるパターンである。擬似ロック検出回路は、サンプルドデータに含まれる擬似ロックパターンを検出することによって、ＰＬＬ回路の擬似ロックを検出する。 （もっと読む）

【課題】ＬＳＩ内部の抵抗素子の抵抗値を精度よく且つ適時に較正する。
【解決手段】
複数の抵抗素子を有する半導体集積回路に設けられる抵抗値調整回路は、前記複数の抵抗素子のうち第１の抵抗素子に基準電圧を印加して第１の抵抗素子の抵抗値に反比例する定電流を生成し、前記半導体集積回路の外部のコンデンサに前記定電流を供給する定電流源と、前記コンデンサに前記定電流が供給されるときに、前記コンデンサの電圧が所定電圧上昇する時間を計測する充電時間計測部と、予め設定された基準充電時間と前記計測された計測充電時間の差分に基づいて前記複数の抵抗素子のうち第２の抵抗素子の抵抗値を較正するキャリブレーション部を有する。ＬＳＩ外部のコンデンサは容量が既知であり、ＬＳＩの製造プロセスのばらつきに依存しないので、基準充電時間と計測充電時間の差分に基づいて、精度よく抵抗値を較正できる。 （もっと読む）

【課題】位相比較周波数を高く保ち、ＰＬＬの位相雑音を改善し、出力信号の精度を向上させたＰＬＬ回路を提供する。
【解決手段】基準信号をクロックとして動作し所定範囲内でサイクリックにクロックが入力する度に予め設定された値を累積加算した基準信号の位相に相当する信号を出力する第１位相アキュムレータ１、発振器の出力信号をクロックとして動作し所定範囲内でサイクリックにクロックが入力する度に予め設定された値を累積加算した発振器の出力信号の位相に相当する信号を出力する第２位相アキュムレータ２、第１及び第２位相アキュムレータの出力信号を比較して差を求め基準信号と発振器の出力信号との位相差を示す出力信号を出力する位相比較器３、位相比較器の出力信号に従って発振器への制御信号を生成する制御部４、制御部からの制御信号に応じた周波数の信号を出力する上記発振器５を有す。 （もっと読む）

【課題】周波数の変化に対応でき、且つクロストークに起因するジッターの低減を図ることができる送信機、および通信システムを提供する。
【解決手段】送信機２は、発振回路４と、送信部５とを備える。発振回路４は、基準クロックＣＫ_ｒｅｆを入力して、同一の周期を有すると共に位相が互いに異なるＮ相（Ｎは２以上の整数）のクロックＣＫ_１〜ＣＫ_Ｎを生成して出力する。送信部５は、発振回路４から出力されたクロックＣＫ_１〜ＣＫ_Ｎを入力して、このクロックＣＫ_ｎ（ｎは１以上Ｎ以下の各整数）にシリアルデータ信号Ｓ_ｎを同期させて高速シリアル伝送線路Ｌ_ｎを介して受信機３に送信する。 （もっと読む）

【課題】異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法を提供する。
【解決手段】本発明の一様態による同期化システムは、異種周期の第１クロックと第２クロックとによってそれぞれ動作するセンダーとレシーバーを含む異種周期クロックドメイン間の同期化システムであって、第１クロックを第１時間遅延させた予測クロックを出力するセンダー及び予測クロックを利用して第１クロックと第２クロック間の同期化失敗が発生するか否かを予測し、予測結果によって選択的に第２クロックを第２時間遅延させて第１クロックと同期化させるレシーバーを含む。 （もっと読む）

【課題】本発明の実施例は、局所発振器を有する装置において使用される方法を含む。
【解決手段】方法は、外部レファレンス信号によって統制される局所発振器について外部レファレンス信号にロックされている間に、外部レファレンス信号の関数であり、発振器におけるドリフトを統制するために使用される関数である補正信号に少なくとも部分的に基づいて数学的モデル毎の予測補正信号を求めるよう発振器の少なくとも２つの数学的モデルを訓練する工程を含む。方法は更に、外部レファレンス信号が利用可能でなく、発振器におけるドリフトを統制するために別の補正信号を使用する場合に最小の時間誤差を少なくとも２つの数学的モデルのうちの数学的モデルも含む。方法は、訓練に使用される期間に加えた検査持続時間の必要なしに、選択された数学的モデルを使用することが可能であるように、補正信号のサンプリングされたバージョンを使用して、選択された数学的モデルを検査する工程を更に含む。 （もっと読む）

【課題】受信信号と局部発振信号とに位相差があっても復調できるようにする。
【解決手段】復調器１は、変調器２で送信された受信信号Ｄ３をアンテナ１１で受信し、この受信した受信信号Ｄ３をＶＣＯ１３に注入して、自走発振周波数を有する局部発振信号Ｄ６を発振する。この発振した局部発振信号Ｄ６を９０度移相器で９０度移相する（局部発振信号Ｄ７になる）。アンテナ１１で受信した受信信号Ｄ３の位相と９０度移相器で９０度移相した局部発振信号Ｄ７の位相とを位相比較器１５で比較して、局部発振信号Ｄ６の位相を調整するための位相調整信号Ｖｃｔを生成する。この生成した位相調整信号Ｖｃｔに基づいて、受信信号Ｄ３と局部発振信号Ｄ６とをＶＣＯ１３で同期させ、該同期させたものである局部発振信号Ｄ８をミキサ１７に入力する。注入同期後の局部発振信号Ｄ８と受信信号Ｄ３とをミキサ１７で演算して当該受信信号Ｄ３を復調する。 （もっと読む）

【課題】ノイズが混入した場合であっても、所望の周波数で発振信号を生成することが可能な位相同期回路を提供する。
【解決手段】位相同期回路は、低域通過フィルタからの出力電圧に応じて発振回路から出力される発振信号を、制御信号に基づいた利得で増幅する可変利得増幅回路と、可変利得増幅回路からの増幅信号の位相に応じた第１の位相と、増幅信号の基準となる基準信号の第２の位相とを比較して、第１の位相と第２の位相とを一致させるための比較信号を低域通過フィルタに出力する位相比較回路と、出力電圧に基づいて、第１の位相と第２の位相とが一致しているか否かを検出する検出回路と、検出回路の検出結果に基づいて、第１の位相と第２の位相とが一致している場合、利得が所定の値となるような制御信号を生成し、第１の位相と第２の位相とが一致していない場合、利得を所定の値より増加させるような制御信号を生成する制御信号生成回路と、を備える。 （もっと読む）

【課題】 自己の周波数を補正し、自走した時にも発振周波数を安定に保ち、更に外部からの固定電圧を可変にした制御電圧で発振できる発振周波数制御回路を提供する。
【解決手段】 電圧制御発振器１５と、分周器１６と、位相比較器１２と、ループフィルタ１４と、検波回路１７と、ＰＷＭ回路２２と、メモリ２１と、制御電圧可変回路２６と、位相比較器１２とループフィルタ１４との接続をオン／オフすると共に制御電圧可変回路２６からの制御電圧を選択出力する選択スイッチ１３と、当該制御電圧選択の指示で当該制御電圧を優先的に選択出力し、当該指示がない場合に検波回路１７で検出された外部基準信号のレベルが適正範囲内であれば選択スイッチ１３をオンとし、レベルが適正範囲外であれば選択スイッチ１３をオフとしてメモリ２１に記憶されたパルス生成の情報をＰＷＭ回路２２に出力するＣＰＵ２０とを有する。 （もっと読む）

【課題】飛翔体に搭載され衛星と通信を行う通信装置において、飛翔体からの送信信号の周波数がドップラー効果により大きく変動した場合であっても、送信信号を所定の規定周波数で衛星が受信できるようにする。
【解決手段】飛翔体に搭載され衛星２０と通信を行う通信装置１０であって、衛星２０に対し送信信号を送信する送信部５と、衛星２０に対する飛翔体の相対位置、姿勢、速度に基づいて、ドップラー効果による送信信号の周波数変動量を求める周波数変動量取得部１４と、衛星２０から見た送信信号の周波数が規定周波数となるように、周波数変動量に基づいて、送信信号の周波数を調整する送信信号調整部１３と、を備える。 （もっと読む）

【課題】プロセスモニタに必要な回路面積を増加させることなく、高精度なプロセスキャリブレーションを短時間で行う。
【解決手段】ディジタル制御発振器３８が任意の発振バンドを選択した後、制御部２５はＴＤＣ４１の信号がプロセスモニタ制御部４０に入力されるようにスイッチ４４を切り換える。ＴＤＣ４１は、信号ＶＲＥＦの立ち上がりエッジと最も近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に、信号ＶＲＥＦの立ち上がりエッジと２番目に近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に変換し、その差を算出する。プロセスモニタ制御部４０は、ルックアップテーブルを参照し、算出した値と予め設定されている期待値とを比較し、プロセス値を決定する。そのプロセス値は、プロセス信号として調整制御部２６にそれぞれ出力され、プロセスキャリブレーションが行われる。 （もっと読む）

【課題】周波数逓倍回路を提供する。
【解決手段】周波数逓倍回路（１００）は、遅延ラインとクロック合成回路（ＴＯＧ）を備える。遅延ラインは、その一端でリファレンスクロック（１０２）を受けて、一周期に一致した複数の遅延素子（１０１）からクロックタップ出力を発生させる。クロック合成回路（ＴＯＧ）は、一対のタップ出力に応答して、各タップ出力から出力クロックパルスの立ち上がり及び立ち下がりエッジを発生させる。出力クロックの周期は入力クロックの周期よりも短い。遅延ラインは、遅延素子（１０１）の周期に一致するように遅延ロックループに含まれてもよい。所定数の遅延段タップ出力に接続された入力を有し、相補出力を供給する、複数の合成回路セル（ＴＯＧ）が設けられる。セレクタ（１０６）は、位相検出器（１１２）からの選択制御信号に応答して、合成セルの１つに係る一対の相補出力のうちの一方から出力を選択する。 （もっと読む）

【課題】ループ内の無駄時間を補償し、所望の特性を取得可能なＰＬＬ回路を提供する。
【解決手段】メインパス１１０は、入力段に配置され、入力信号と実信号との位相検出を行うフェーズディテクタ１１１と、フェーズディテクタの出力側に配置され、ループの応答特性を決めるためのループフィルタ１１３と、ループフィルタの出力信号に応じた周波数で発振し、発振信号を実信号としてメイン帰還パスに出力する制御発振器１１４と、を含み、ローカル帰還パス１３０は、ループフィルタの出力が入力され、制御発振器のレプリカとして機能するレプリカ部１３１と、レプリカ部の出力を一巡無駄時間分遅延させる遅延部１３２と、遅延部の入力信号と出力信号の差分を得る第１の減算器１３３と、第１の減算部の出力信号からループフィルタ中の内部信号を定数倍した信号を減算し、ループフィルタの入力側に出力する第２の減算器１３６と、を含む。 （もっと読む）

局部発振器（ＬＯ）経路内の平均消費電流を低減するための方法が開示される。ＬＯ信号は、マスター分周器とスレーブ分周器とで受信される。マスター分周器からの出力は、入力信号と混合されて、第１の混合出力を生成する。スレーブ分周器からの出力は、入力信号と混合されて、第２の混合出力を生成する。第２の混合出力は、第１の混合出力と同位相になるように強制される。 （もっと読む）

【課題】外部電源電圧のレベル変動とは関係なく安定的に遅延固定動作を行う遅延固定ループ回路を提供する。
【解決手段】外部電源電圧のレベルを検出する電圧レベル検出部２８０と、ソースクロック及びフィードバッククロックの位相を比較する位相比較部２００と、電圧レベル検出部２８０の出力信号に応じて、第１および第２遅延ユニット単位のうち何れか一方を開始遅延ユニット単位として、他方を連結遅延ユニット単位としてそれぞれ指定し、位相比較部２００の出力信号に応答して、遅延量が、所定の遅延量までは前記開始遅延ユニット単位で、前記所定の遅延量以後には前記連結遅延ユニット単位で前記ソースクロックを遅延させ、遅延固定クロックＤＬＬＣＬＫとして出力するクロック遅延部２２０と、前記遅延固定クロックに前記ソースクロックの実際の遅延条件を反映して、前記フィードバッククロックとして出力する遅延複製モデル部２４０とを備える。 （もっと読む）

【課題】ＰＬＬ装置において、不要周波数の影響を、無線性能に影響を与えることなく回避できるようにする。
【解決手段】電圧制御発振器３、４と、基準信号に基づく第１信号及び電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器１と、位相差信号に基づき、両位相を同期させる制御電圧を電圧制御発振器に印加するループフィルタ２とを備え、所定の目的周波数を得るＰＬＬ装置において、目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲外のものとするために基準信号の周波数を変更する基準周波数変更手段５と、基準信号の周波数の変更にも拘わらず目的周波数の出力が維持されるように、第１信号又は第２信号を生成する際の分周比を変更する分周比変更手段５とを設ける。 （もっと読む）

【課題】電圧制御発振器のゲイン特性の変動を抑制する。
【解決手段】電圧制御発振器11は、インダクタ100と、微調整コンデンサ101pと、粗調整コンデンサ102pとを含み、発振クロックCKoutを生成する。分周器12は、発振クロックCKoutを分周して分周クロックCKdivを生成する。直流電圧供給回路13は、粗調整モードにおいて、直流電圧V13を制御ノードNiに供給するとともに発振電圧VPの直流値に応じて直流電圧V13の電圧値を変化させる。周波数帯域選択回路14は、粗調整モードにおいて、電圧制御発振器11の発振周波数帯域が目標周波数に対応する発振周波数帯域に設定されるように、基準クロックと分周クロックとの周波数差に基づいて粗調整コンデンサ102pの容量値を切り替える。発振制御回路15は、微調整モードにおいて、基準クロックと分周クロックとの位相差に応じて制御電圧VTを増減させる。 （もっと読む）