アクティブマトリクス型の表示装置及び表示方法
【課題】サブ画素毎にマルチビットメモリを有する構成のアクティブマトリクス型の表示装置であって、任意のガンマ値を簡単に実現できる表示装置を提供する。
【解決手段】マトリクス状に配置された複数の画素を備えており、複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、サブ画素毎に、サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された入力デジタルデータを、サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された表示用アナログデータに応じた階調で、サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び複数のサブ画素の面積比に応じて、記憶される入力デジタルデータに変換する。
【解決手段】マトリクス状に配置された複数の画素を備えており、複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、サブ画素毎に、サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された入力デジタルデータを、サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された表示用アナログデータに応じた階調で、サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び複数のサブ画素の面積比に応じて、記憶される入力デジタルデータに変換する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マトリクス状に配置された各画素が複数のサブ画素に分割されているアクティブマトリクス型の表示装置に関し、特に、各サブ画素毎にマルチビットメモリを設けて中間調の表現が滑らかなグレースケール表示を行うアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法に関する。
【背景技術】
【0002】
従来、複数の画素がマトリクス状に配置されたアクティブマトリクス型の液晶表示装置が知られている。この従来の液晶表示装置では、一つの画素が複数のサブ画素に分割されており、面積が異なる複数のサブ画素を黒または白で表示させることにより、各サブ画素の面積の組み合わせによって多階調のグレースケール表示が行われる(例えば、特許文献1参照)。
【特許文献1】特開2005−300579号公報
【0003】
しかしながら、従来の液晶表示装置(以下、従来例ともいう)では、各サブ画素の表示が、黒または白の2値(1ビット)のみであるため、黒と白との中間調を滑らかに表現するには限界がある。例えば、液晶表示装置の表示画面を拡大すると、黒と白との中間調の表現の粗さが目立つようになる。
【発明の開示】
【発明が解決しようとする課題】
【0004】
そこで、本発明者らは、各サブ画素毎にマルチビットメモリとデジタルアナログ変換回路とを設けることにより、画素の開口率を高くして、中間調を滑らかに表現することが可能なアクティブマトリクス型の表示装置(以下、従前の表示装置という)を提案している。
【0005】
この従前の表示装置では、図12に示すように、複数の画素70夫々が下位ビットと中位ビットと上位ビットとの3つのサブ画素71a,71b,71cに分割されている。これらの3つのサブ画素71a,71b,71cの面積比S1:S2:S3は、1:4:16である。各サブ画素71a,71b,71c毎に、2ビットの入力デジタルデータを記憶するマルチビットメモリと、入力デジタルデータを表示用のアナログデータに変換するデジタルアナログ変換回路とが設けられており、各サブ画素の液晶表示素子が、そのアナログデータに応じた階調でグレースケール表示を行う。
【0006】
図13に示すように、各サブ画素は、「0〜3」の4階調でグレースケール表示を行うことができ、このとき、各サブ画素の輝度(明るさ)は、階調の変化に応じて直線的に変化する。例えば、図13に示すように、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「3」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「1」のときのサブ画素の相対輝度は「1/3」であり、サブ画素の階調が「2」のときのサブ画素の相対輝度は「2/3」である。
【0007】
そして、各画素70は、3つのサブ画素71a,71b,71cの異なる輝度(明るさ)の組み合わせにより、6ビットの2進数「000000〜111111」で示される「0〜63」の64階調でグレースケール表示を行うことができる。
【0008】
このような従前の表示装置によれば、表示用のアナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。すなわち、一つのサブ画素で黒または白の表示しかできない従来例と比べて、一つのサブ画素で様々な中間調の表示が可能になるため、従来例より少ない数のサブ画素で、従来例と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。また、一つの画素を構成するサブ画素の数を少なくすることができるので、サブ画素の間に形成される構造的なバウンダリ領域(光学的なデッドエリア)を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間調の表示が可能になるので、従来例に比べて中間調を滑らかに表現することができる。
【0009】
上述したような従前の表示装置では、図13にも示したように、各サブ画素の輝度(明るさ)が階調の変化に応じて直線的に変化しているため、表示がガンマ値=1になってしまう。よって、例えばガンマ値=2.2などのような1以外のガンマ値に設定された入力画像データを意図された通りに表示することができず、全体に白っぽい画像となってしまうという問題点があり、改善の余地がある。
【0010】
なお、1以外のガンマ値に対応するために、所望のガンマ特性に応じて入力画像データを事前に変換する方法が考えられるが、マルチビットメモリでの格納ビット数が2ビットと少ないため、この方法では、単純にデータ変換した場合、丸め誤差によって所謂「黒つぶれ」が生じて濃い黒の領域が明瞭に表示できないという問題がある。
【0011】
本発明は、斯かる事情に鑑みてなされたものであって、従前の表示装置を改善したものであり、任意のガンマ値を有するガンマ特性を簡単に実現できるアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
本発明のアクティブマトリクス型の表示装置は、マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、外部から画像デジタルデータを入力する入力部と、前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶するマルチビットメモリと、前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段とを備えることを特徴とする。
【0013】
本発明の表示装置によれば、変換手段において、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力部に入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0014】
本発明のアクティブマトリクス型の表示装置は、前記変換手段が、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする。
【0015】
本発明のアクティブマトリクス型の表示装置によれば、所定のガンマ特性及び複数のサブ画素の面積比に応じて画像デジタルデータと入力デジタルデータとの対応関係を示しているルックアップテーブルを用いて、画像デジタルデータを入力デジタルデータに変換する。よって、変換処理を容易に行える。また、所望のガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応が容易である。
【0016】
本発明のアクティブマトリクス型の表示装置は、前記ルックアップテーブルを複数設けており、前記変換手段が、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする。
【0017】
本発明のアクティブマトリクス型の表示装置によれば、画像デジタルデータに対するディザ処理結果に基づいて、使用すべきルックアップテーブルを選択する。したがって、より平滑なガンマ特性のグレイスケール表示を実現できる。
【0018】
本発明のアクティブマトリクス型の表示装置は、前記複数の画素夫々がn個(nは2以上の整数)のサブ画素に分割されており、該n個のサブ画素の面積比が1:2:…:2n-1 に設定されていることを特徴とする。
【0019】
本発明のアクティブマトリクス型の表示装置によれば、分割されているn個のサブ画素の面積比を1:2:…:2n-1 に設定している。よって、最も小さいサブ画素でもその面積があまり小さくならず、作製に支障は生じない。
【0020】
本発明のアクティブマトリクス型の表示装置は、前記複数のサブ画素夫々が、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする。
【0021】
本発明のアクティブマトリクス型の表示装置によれば、複数のサブ画素の夫々は、画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されている。よって、画素における各サブ画素の重心に偏りが生じるのを防ぐことができ、サブ画素の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【0022】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする。
【0023】
本発明の表示方法によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータを記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0024】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする。
【0025】
本発明の表示方法によれば、実現したいガンマ値に基づいて、複数のサブ画素の面積比とサブ画素にて表示可能である輝度比との関係を最適化する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0026】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき1より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする。
(条件)各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さい。
【0027】
本発明の表示方法によれば、実現したい1より大きいガンマ値に基づいて、サブ画素で表示可能な輝度を上記条件にしたがって設定する。よって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、1より大きい所望のガンマ特性を実現することができる。
【発明の効果】
【0028】
本発明によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしたので、サブ画素毎にマルチビットメモリを有する構成のアクティブマトリクス型の表示装置にあって、所望のガンマ値の特性を実現することができる。
【発明を実施するための最良の形態】
【0029】
以下、本発明の実施の形態のアクティブマトリクス型の表示装置について、図面を用いて説明する。本実施の形態では、携帯電話、デジタルカメラ、PDA、パーソナルコンピュータ、テレビ、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、ポータブルDVDプレーヤ等の電子機器で用いられる液晶表示パネルの場合を例示する。この液晶表示パネルは、マトリクス状に複数の画素が配置されたアクティブマトリクス型の液晶表示装置である。
【0030】
図1は、本発明の液晶表示装置の構成を示す概略図である。液晶表示装置1は、表示対象の画像デジタルデータを外部から入力する画像入力部2と、入力された画像デジタルデータを後述するマルチビットメモリに記憶される入力デジタルデータに変換するための変換部3と、表示回路4とを備えている。
【0031】
図2は、変換部3の内部構成を示すブロック図である。変換部3は、色/輝度変換器31と、ディザレベルルックアップテーブル(ディザレベルLUT)32、ディザ空間割り当てルックアップテーブル(ディザ空間割り当てLUT)33、及び比較器34を有するディザ選択部35と、第1グレイレベルルックアップテーブル(第1グレイレベルLUT)36及び第2グレイレベルルックアップテーブル(第2グレイレベルLUT)37を有するグレイレベル選択部38とを備えている。
【0032】
色/輝度変換器31は、画像入力部2を介して入力される6ビットのR,G,Bの色画像データを、6ビット(0〜63)のYの輝度データに変換し、変換した輝度データをディザレベルLUT32とグレイレベル選択部38とへ出力する。
【0033】
ディザレベルLUT32は、実現すべきガンマ値に基づいて0〜63の各輝度レベル毎に設定されているパターンディザ処理における閾値を格納しており、色/輝度変換器31からの輝度データのレベルに応じた6ビット(0〜63)のデータが比較器34ヘ出力される。ディザ空間割り当てLUT33は、8×8のディザマトリックスを格納しており、対象となる画素の位置情報(x,y座標データ)に応じた6ビット(0〜63)のデータが比較器34ヘ出力される。
【0034】
なお、ここでは8×8のディザマトリクスの例を示したが、ディザマトリクスのサイズは任意であり、例えば2×2でも良い。この場合、ディザレベルLUT32とディザ空間割り当てLUT33とに格納されるディザレベルは各々2ビット(0〜3)となる。またさらに、ここではパターンディザ法を用いたが、ランダムディザ法、複数の異なるディザ空間割り当てLUTを組み合わせた方法などでも良い。
【0035】
比較器34は、ディザレベルLUT32から入力されたデータと、ディザ空間割り当てLUT33から入力されたデータとを比較し、その比較結果を1ビットの比較信号としてグレイレベル選択部38へ出力する。具体的には、ディザレベルLUT32からのデータがディザ空間割り当てLUT33からのデータより小さい場合には、比較信号「0」がグレイレベル選択部38へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「1」がグレイレベル選択部38へ出力される。
【0036】
グレイレベル選択部38の第1グレイレベルLUT36及び第2グレイレベルLUT37は、それぞれ、色/輝度変換器31からの輝度データに対する各マルチビットメモリへのデータの割り振りを格納している。すなわち、各LUT36,37は、実現すべきガンマ値に基づいて各マルチビットメモリに記憶すべきグレイレベルデータを輝度データの各レベル(0〜63)毎に格納している。なお、第1グレイレベルLUT36は低レベル用(比較器34からの比較信号が「0」である場合)のLUTであり、第2グレイレベルLUT37は高レベル用(比較器34からの比較信号が「1」である場合)のLUTである。グレイレベル選択部38は、色/輝度変換器31からの輝度データ及び比較器34からの比較信号に応じて、表示すべきグレイレベルを示す6ビット(0〜63)のデータを、マルチビットメモリへの入力デジタルデータとして表示回路4ヘ出力する。
【0037】
なお、これらのディザレベルLUT32、ディザ空間割り当てLUT33、第1グレイレベルLUT36及び第2グレイレベルLUT37における各LUTのテーブル値は、実現したい所望のガンマ値及び後述する3つのサブ画素の面積比に基づいて設定されている。
【0038】
図3は、表示回路4の内部構成を示すブロック図である。図3に示すように、本実施の形態の液晶表示装置1では、複数の画素10夫々が3つのサブ画素11a,11b,11cに分割されている。表示回路4は、各サブ画素11a,11b,11c毎に設けられたマルチビットメモリとしてのSRAM(Static Random Access Memory)41a,41b,41cと、各サブ画素11a,11b,11c毎に設けられたデジタルアナログ変換回路(DAC回路)42a,42b,42cと、サブ画素11a,11b,11cのグレースケール表示を行う液晶表示素子43とを備えている。
【0039】
図3に示すように、サブ画素11aの外周の形状は正方形状である。サブ画素11bの形状はサブ画素11aを囲む形状であり、サブ画素11bの外周の形状は正方形状である。また、サブ画素11cの形状はサブ画素11bを囲む形状であり、サブ画素11cの外周の形状は正方形状である。これらの3つのサブ画素11a,11b,11cの面積比S1:S2:S3は、1:2:4に設定されている。
【0040】
各サブ画素11a,11b,11c毎のSRAM41a,41b,41cには、ソース線から入力される2ビットの入力デジタルデータ(例えば「00」、「01」、「10」、「11」など)が記憶される。後述するように、この入力デジタルデータに基づいて、各サブ画素11a,11b,11cで4階調のグレースケール表示が行われる。
【0041】
各サブ画素11a,11b,11c毎のDAC回路42a,42b,42cでは、対応するSRAM41a,41b,41cに記憶された入力デジタルデータを、各サブ画素11a,11b,11cのグレースケール表示で用いられる表示用アナログデータに変換する処理が行われる。具体的には、2ビットの入力デジタルデータを、各サブ画素11a,11b,11cの画素電極19(図4参照)に印加する4つのアナログ電圧値(V1,V2,V3,V4)に変換する処理が行われる。
【0042】
各サブ画素11a,11b,11cの液晶表示素子43は、画素電極19と対向電極20とを備えており、表示用アナログデータに応じた階調でグレースケール表示を行うことが可能である。この液晶表示素子43では、DAC回路42a,42b,42cで変換された4つのアナログ電圧値(V1,V2,V3,V4)に応じて、4階調のグレースケール表示が行われる。また、液晶表示素子43は、外光を反射する反射部(図示せず)を備えている。すなわち、この液晶表示素子43は、反射型液晶表示素子である。
【0043】
次に、図4を参照して、液晶表示装置1の表示回路4の具体的な構成について説明する。図4は、液晶表示装置1の表示回路4の一例を示す回路図である。なお、図4では、説明の便宜のため、3つのサブ画素11a,11b,11cのうちの一つのサブ画素11a用の表示回路4のみが図示されているが、残りのサブ画素11b,11c用の表示回路4の構成も同様である。
【0044】
まず、サブ画素のSRAMについて説明する。図4に示すように、SRAMは、2つの保持回路51で構成されている。保持回路51は、P型MOSトランジスタ52とN型MOSトランジスタ53とを直列に接続したインバータ回路を2つ備えており、この2つのインバータ回路が正帰還されている。保持回路51には、保持回路51を駆動するための電圧VDD,VSSが印加されている。ゲートG1,G2に高電圧が印加されると、ソース線Sからの2ビットの入力デジタルデータが入力され、各保持回路51にそれぞれ1ビットずつのデータが保持されるように構成されている。
【0045】
例えば、ゲートG1に高電圧が印加されると、2ビットの入力デジタルデータ(例えば「10」)のうち上位ビットのデータ(例えば「1」)が第1の保持回路51(図4の左側の保持回路51)に保持され、ゲートG2に高電圧が印加されると、2ビットの入力デジタルデータのうち下位ビットのデータ(例えば「0」)が第2の保持回路51(図4の右側の保持回路51)に保持される。
【0046】
次に、サブ画素のDAC回路について説明する。図4に示すように、DAC回路は、アナログ電圧V1の供給線に接続された2つのP型MOSトランジスタ54,55と、アナログ電圧V2の供給線に接続されたP型MOSトランジスタ56及びN型MOSトランジスタ57と、アナログ電圧V3の供給線に接続されたN型MOSトランジスタ58及びP型MOSトランジスタ59と、アナログ電圧V4の供給線に接続された2つのN型MOSトランジスタ60,61とで構成されている。
【0047】
アナログ電圧V1の供給線に接続された2つのP型MOSトランジスタ54,55のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「00」の信号(第1の保持回路51から「0」の信号、第2の保持回路51から「0」の信号)が出力されると、この2つのP型MOSトランジスタ54,55がオンになり、アナログ電圧V1が画素電極19に供給される。また、アナログ電圧V2の供給線に接続されたP型MOSトランジスタ56及びN型MOSトランジスタ57のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「01」の信号が出力されると、このP型MOSトランジスタ56及びN型MOSトランジスタ57がオンになり、アナログ電圧V2が画素電極19に供給される。
【0048】
アナログ電圧V3の供給線に接続されたN型MOSトランジスタ58及びP型MOSトランジスタ59のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「10」の信号が出力されると、このN型MOSトランジスタ58及びP型MOSトランジスタ59がオンになり、アナログ電圧V3が画素電極19に供給される。また、アナログ電圧V4の供給線に接続された2つのN型MOSトランジスタ60,61のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「11」の信号が出力されると、この2つのN型MOSトランジスタ60,61がオンになり、アナログ電圧V4が画素電極19に供給される。
【0049】
ここで、液晶表示素子43のリフレッシュについて説明する。図4に示すように、保持回路51には、2つのインバータ回路夫々にデジタルデータを出力するための信号線が設けられている。つまり、入力デジタルデータをそのまま出力するための信号線と、入力デジタルデータを反転して出力する信号線とが設けられている。リフレッシュ線R1に高電圧が印加された場合には、入力デジタルデータ(例えば「1」)がそのままのデータ(例えば「1」)として出力される。一方、リフレッシュ線R2に高電圧が印加された場合には、入力デジタルデータ(例えば「1」)が反転したデータ(例えば「0」)として出力される。このように、リフレッシュ線R1,R2への高電圧の印加を切り替えることにより、2つの保持回路51から出力される信号を反転することができ、画素電極19へ印加するアナログ電圧V1,V2,V3,V4を反転させることができる。そして、対向電極20へ印加する電圧VCの切替えと、リフレッシュ線R1,R2への高電圧の印加の切替えとを同期して行うことにより、液晶表示素子43のリフレッシュを行うことができる。
【0050】
以下、本発明の液晶表示装置1の動作について説明する。画像入力部2を介して入力された6ビットのR,G,Bの色画像データが、色/輝度変換器31にて、6ビット(0〜63)のYの輝度データに変換され、変換された輝度データはディザレベルLUT32とグレイレベル選択部38とに出力される。
【0051】
輝度データのレベルに応じてディザレベルLUT32から読み出された6ビット(0〜63)のデータと、対象となる画素の位置情報に応じてディザ空間割り当てLUT33から読み出された6ビット(0〜63)のデータとが、比較器34にて比較される。そして、ディザレベルLUT32からのデータがディザ空間割り当てLUT33からのデータより小さい場合には、比較信号「0」が比較器34からグレイレベル選択部38へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「1」が比較器34からグレイレベル選択部38へ出力される。
【0052】
比較信号「0」がグレイレベル選択部38に入力された場合には、輝度データのレベルに応じて、第1グレイレベルLUT36から、各SRAM41a,41b,41cに記憶されるグレイレベルを示す6ビット(0〜63)のデータが読み出されて表示回路4に出力される。一方、比較信号「1」がグレイレベル選択部38に入力された場合には、輝度データのレベルに応じて、第2グレイレベルLUT37から、各SRAM41a,41b,41cに記憶されるグレイレベルを示す6ビット(0〜63)のデータが読み出されて表示回路4に出力される。
【0053】
SRAM41a,41b,41cに記憶されたグレイレベルを示す6ビット(各SRAMに2ビットずつ)のデジタルデータは、対応するDAC回路42a,42b,42cにて、各サブ画素11a,11b,11cのグレースケール表示で用いられる表示用アナログデータに変換される。そして、表示用アナログデータに応じた電圧が液晶表示素子43に印加されて、グレースケール表示がなされる。
【0054】
この際、各画素10は、3つのサブ画素11a,11b,11cの異なる輝度(明るさ)の組み合わせにより、6ビットの2進数「000000〜111111」で示される「0〜63」の64階調でグレースケール表示を行うことができる。
【0055】
ここで、6ビットの各サブ画素11a,11b,11cヘの割り振りについて説明する。本発明者らが既に提案している従前の表示装置にあっては、前述したように、図5に示す如く、サブ画素71aに6ビット中の下位2ビット、サブ画素71bに6ビット中の中位2ビット、サブ画素71cに6ビット中の上位2ビットを割り振っている。この結果、これらの3つのサブ画素71a,71b,71cの面積比S1:S2:S3は、1:4:16である。
【0056】
これに対して本発明の表示装置にあっては、図6に示す如く、サブ画素11aに最下位ビットと上位から3番目のビットとの2ビット、サブ画素11bに下位から2番目のビットと上位から2番目のビットとの2ビット、サブ画素11cに下位から3番目のビットと最上位ビットとの2ビットをそれぞれ割り振っている。この結果、これらの3つのサブ画素11a,11b,11cの面積比S1:S2:S3は、1:2:4である。
【0057】
したがって、従前の表示装置では、図13に示したように、各サブ画素における輝度(明るさ)は、階調の変化に応じて直線的に変化する。これに対して、本発明の表示装置では、図7に示すように、サブ画素の階調が「0」(2ビットが「00」)のときのサブ画素の相対輝度(明るさ)を「0」とし、サブ画素の階調が「3」(2ビットが「11」)のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「1」(2ビットが「01」)のときのサブ画素の相対輝度は「1/9」であり、サブ画素の階調が「2」(2ビットが「10」)のときのサブ画素の相対輝度は「8/9」である。この結果、ガンマ値=1を正確に実現できる。
【0058】
以上のような本発明の液晶表示装置によれば、従前の表示装置と同様に、各サブ画素に対応してマルチビットメモリとデジタルアナログ変換回路とを設けることにより、従来例に比べて少ない数のサブ画素であっても、画素の開口率を高くすることができ、かつ、中間調を滑らかに表現することができる。
【0059】
また、高いガンマ値を表示したい場合では、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているとともに、サブ画素における輝度(明るさ)の比があらかじめ最適化されたものを用いることで、所望のガンマ値の特性を実現することができる。よって、ガンマ値が1である場合にしか適用できなかった従前の表示装置の課題を解決できで、任意のガンマ値に容易に適用できる。
【0060】
また、ルックアップテーブル(第1グレイレベルLUT36、第2グレイレベルLUT37)を用いて、外部から入力される画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているため、その変換処理を容易に行うことができる。しかも、実現したいガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応を簡単に行うことができる。
【0061】
また、ディザ選択部35を設けて画像デジタルデータに対するパターンディザ処理を行い、その処理結果に基づいて、使用すべきルックアップテーブルを選択するようにしているため、より平滑なガンマ特性を実現することができる。
【0062】
また、分割されている3つのサブ画素の面積比を1:2:4に設定しているため、従前の表示装置における面積比1:4:16と比べて、最も小さいサブ画素でもその面積があまり小さくならず、サブ画素の作製に高度な技術は不要であって、大量生産にも支障を来たすことはない。
【0063】
また、3つのサブ画素11a,11b,11cの形状及び配置が、画素10の中心に対して対称的な形状及び配置にされているため、3つのサブ画素11a,11b,11cの重心に偏りが生じるのを防ぐことができ、サブ画素11a,11b,11cの重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【0064】
また、サブ画素11a,11b,11cのマルチビットメモリとしてSRAM41a,41b,41cが用いられているため、メモリの消費電力を低くすることができる。また、このように、画素10にメモリを設けることにより、メモリに記憶された入力デジタルデータを用いて各サブ画素11a,11b,11cを駆動することができ、待機画面等を表示しているときに液晶表示のための外部装置(ICなど)の消費電力を抑えることができる。
【0065】
また、反射部で反射した外光を利用して表示を行うことができるので、バックライトを使用する場合に比べて消費電力を少なく抑えることができる。
【0066】
なお、上述した実施の形態では、3つのサブ画素で一つの画素を構成する例について説明したが、本発明の範囲はこれに限定されるものではなく、一つの画素を構成するサブ画素の数は2つまたは4つ以上でもよい。例えば、2つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は1:2であり、4つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は1:2:4:8である。一般的に、n個のサブ画素で一つの画素を構成する場合、それらのサブ画素の面積比は1:2:…:2n-1 である。
【0067】
また、各サブ画素毎のマルチビットメモリに記憶される入力デジタルデータが2ビットである例について説明したが、本発明の範囲はこれに限定されるものではなく、この入力デジタルデータは3ビット以上であってもよい。
【0068】
以下、実現すべき所定のガンマ値の特性を実現すべく、複数のサブ画素の面積比とサブ画素で表示可能な輝度比との関係を最適化した本発明の具体例について説明する。
【0069】
図8は、本発明の液晶表示装置でガンマ値=1を実現するための複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を示す図表である。図8には、各サブ画素に記憶されるビット数(M:M≧2)、一つの画素を構成するサブ画素の数(N:N≧2)、記憶される全体のビット数(M×N)、サブ画素の面積比、及び各サブ画素における輝度比が示されている。
【0070】
なお、サブ画素の面積比の各項Ax はAx =2x (x=0,1,・・・,N−1)で表される。また、各サブ画素における輝度比Ix は,下記(1)式で表される。
【0071】
【数1】
【0072】
本発明では、図8に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、ガンマ値=1の特性を正確に実現できる。
【0073】
なお参照用として、従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を図9に示す。従前の表示装置では、ガンマ値=1のみが実現できる。
【0074】
図10は、本発明の液晶表示装置で種々のガンマ値(1.8,2.2,2.5)を実現するための複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を示す図表である。図10には、実現すべき所望のガンマ値(γ)、各サブ画素に記憶されるビット数(M:M≧2)、一つの画素を構成するサブ画素の数(N:N≧2)、記憶される全体のビット数(M×N)、サブ画素の面積比、及び各サブ画素における輝度比が示されている。なお、図8と同様に、サブ画素の面積比の各項Ax はAx =2x (x=0,1,・・・,N−1)で表される。
【0075】
本発明では、図10に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、それぞれ所望のガンマ値の特性を正確に実現できる。
【0076】
但し、このサブ画素についての面積比と輝度比とは、図10に記載された値に限定されるものではなく、それ以外の値であっても、所望のガンマ値(1以外)を得ることができる。
【0077】
各サブ画素に記憶されるビット数が2ビットである場合、各サブ画素における輝度は4種のレベル(低い順にLo ,L1 ,L2 ,L3 )が存在する。この場合、高いガンマ値を実現するための各輝度レベルは、Lo =0%,L1 ≦5%,L2 ≦50%,L3 =100%とすることが好ましい。
【0078】
例えば、入力デジタルデータが6ビットのグレイスケ−ルデータであって、ディザ処理が64レベル、サブ画素の面積比が1:2:4であり、実現したいガンマ値が2.2である場合、最小輝度差(1階調差)を実現するために、下記(2)式で表されるように、輝度レベルL1 は4.9%より低くしなければならない。
L1 ×1/64×1/(1+2+4)≦(1/63)2.2
よって、L1 ≦0.049(4.9%) …(2)
【0079】
ここで、1より大きいガンマ値を実現する場合のサブ画素で表示可能な輝度の設定について説明する。各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さく設定する。
【0080】
前述した図10に示すガンマ値γ=1.8の場合を例とすると、m=4であって、サブ画素は、「0〜3」の4階調でグレースケール表示が可能である。また、サブ画素の階調が「0」のときのサブ画素の相対輝度は「0」であって、サブ画素の階調が「3」のときのサブ画素の相対輝度は「1(図10の”100”を”1”に正規化)」である。この場合、t=1のときの相対輝度は「1/100(図10の”1”を正規化)」であり、t=2のときの相対輝度は「41/100(図10の”41”を正規化)」である。この場合、t=1のときの相対輝度「4/100」は「1/3」より小さく、t=2のときの相対輝度「41/100」は「2/3」より小さい。
【0081】
この場合のサブ画素の階調と輝度(明るさ)との関係を示すと、図11のようになる。1より大きいガンマ値を実現するためには、階調/輝度の特性点が直線(図11の一点鎖線)より下方の領域に入るように、サブ画素の輝度を設定する。
【0082】
なお、ガンマ値γ=1.8の場合について説明したが、図10に示すガンマ値γ=2.2、γ=2.5の場合も同様である。
【0083】
以上、本発明の実施の形態を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、特許請求の範囲に記載された範囲内において目的に応じて変更・変形することが可能である。
【0084】
例えば、以上の説明では、アクティブマトリクス型の表示装置が液晶表示パネルである例について説明したが、本発明の範囲はこれに限定されるものではなく、例えば、有機ELディスプレイ等であってもよい。また、以上の説明では、ノーマリブラックタイプの液晶(電圧0のときに黒表示の液晶)が使用される例について説明したが、本発明の範囲はこれに限定されるものではなく、ノーマリホワイトタイプの液晶(電圧0のときに白表示の液晶)を使用してもよい。
【0085】
また、以上の説明では、マルチビットメモリとしてSRAMを用いた例について説明したが、本発明の範囲はこれに限定されるものではなく、マルチビットメモリとしてDRAMを用いてもよい。マルチビットメモリとしてDRAM(Dynamic Random Access Memory)を用いると、メモリの回路サイズを小さくすることができる。
【図面の簡単な説明】
【0086】
【図1】本発明の液晶表示装置の構成を示す概略図である。
【図2】変換部の内部構成を示すブロック図である。
【図3】表示回路の内部構成を示すブロック図である。
【図4】表示回路の一例を示す回路図である。
【図5】従前の表示装置におけるサブ画素ヘのビットの割り振りを表す図である。
【図6】本発明の液晶表示装置におけるサブ画素ヘのビットの割り振りを表す図である。
【図7】本発明の液晶表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。
【図8】本発明の液晶表示装置でガンマ値=1を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図9】従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図10】本発明の液晶表示装置で種々のガンマ値を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図11】本発明の液晶表示装置で1より大きいガンマ値を実現するためのサブ画素の輝度と階調との関係を説明するための図である。
【図12】従前の表示装置における画素の複数のサブ画素への分割例を示す図である。
【図13】従前の表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。
【符号の説明】
【0087】
1 液晶表示装置
2 画像入力部
3 変換部
4 表示回路
10 画素
11a,11b,11c サブ画素
31 色/輝度変換器
32 ディザレベルLUT
33 ディザ空間割り当てLUT
34 比較器
35 ディザ選択部
36 第1グレイレベルLUT
37 第2グレイレベルLUT
38 グレイレベル選択部
41a,41b,41c SRAM(マルチビットメモリ)
42a,42b,42c DAC回路(デジタルアナログ変換回路)
43 液晶表示素子
【技術分野】
【0001】
本発明は、マトリクス状に配置された各画素が複数のサブ画素に分割されているアクティブマトリクス型の表示装置に関し、特に、各サブ画素毎にマルチビットメモリを設けて中間調の表現が滑らかなグレースケール表示を行うアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法に関する。
【背景技術】
【0002】
従来、複数の画素がマトリクス状に配置されたアクティブマトリクス型の液晶表示装置が知られている。この従来の液晶表示装置では、一つの画素が複数のサブ画素に分割されており、面積が異なる複数のサブ画素を黒または白で表示させることにより、各サブ画素の面積の組み合わせによって多階調のグレースケール表示が行われる(例えば、特許文献1参照)。
【特許文献1】特開2005−300579号公報
【0003】
しかしながら、従来の液晶表示装置(以下、従来例ともいう)では、各サブ画素の表示が、黒または白の2値(1ビット)のみであるため、黒と白との中間調を滑らかに表現するには限界がある。例えば、液晶表示装置の表示画面を拡大すると、黒と白との中間調の表現の粗さが目立つようになる。
【発明の開示】
【発明が解決しようとする課題】
【0004】
そこで、本発明者らは、各サブ画素毎にマルチビットメモリとデジタルアナログ変換回路とを設けることにより、画素の開口率を高くして、中間調を滑らかに表現することが可能なアクティブマトリクス型の表示装置(以下、従前の表示装置という)を提案している。
【0005】
この従前の表示装置では、図12に示すように、複数の画素70夫々が下位ビットと中位ビットと上位ビットとの3つのサブ画素71a,71b,71cに分割されている。これらの3つのサブ画素71a,71b,71cの面積比S1:S2:S3は、1:4:16である。各サブ画素71a,71b,71c毎に、2ビットの入力デジタルデータを記憶するマルチビットメモリと、入力デジタルデータを表示用のアナログデータに変換するデジタルアナログ変換回路とが設けられており、各サブ画素の液晶表示素子が、そのアナログデータに応じた階調でグレースケール表示を行う。
【0006】
図13に示すように、各サブ画素は、「0〜3」の4階調でグレースケール表示を行うことができ、このとき、各サブ画素の輝度(明るさ)は、階調の変化に応じて直線的に変化する。例えば、図13に示すように、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「3」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「1」のときのサブ画素の相対輝度は「1/3」であり、サブ画素の階調が「2」のときのサブ画素の相対輝度は「2/3」である。
【0007】
そして、各画素70は、3つのサブ画素71a,71b,71cの異なる輝度(明るさ)の組み合わせにより、6ビットの2進数「000000〜111111」で示される「0〜63」の64階調でグレースケール表示を行うことができる。
【0008】
このような従前の表示装置によれば、表示用のアナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。すなわち、一つのサブ画素で黒または白の表示しかできない従来例と比べて、一つのサブ画素で様々な中間調の表示が可能になるため、従来例より少ない数のサブ画素で、従来例と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。また、一つの画素を構成するサブ画素の数を少なくすることができるので、サブ画素の間に形成される構造的なバウンダリ領域(光学的なデッドエリア)を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間調の表示が可能になるので、従来例に比べて中間調を滑らかに表現することができる。
【0009】
上述したような従前の表示装置では、図13にも示したように、各サブ画素の輝度(明るさ)が階調の変化に応じて直線的に変化しているため、表示がガンマ値=1になってしまう。よって、例えばガンマ値=2.2などのような1以外のガンマ値に設定された入力画像データを意図された通りに表示することができず、全体に白っぽい画像となってしまうという問題点があり、改善の余地がある。
【0010】
なお、1以外のガンマ値に対応するために、所望のガンマ特性に応じて入力画像データを事前に変換する方法が考えられるが、マルチビットメモリでの格納ビット数が2ビットと少ないため、この方法では、単純にデータ変換した場合、丸め誤差によって所謂「黒つぶれ」が生じて濃い黒の領域が明瞭に表示できないという問題がある。
【0011】
本発明は、斯かる事情に鑑みてなされたものであって、従前の表示装置を改善したものであり、任意のガンマ値を有するガンマ特性を簡単に実現できるアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
本発明のアクティブマトリクス型の表示装置は、マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、外部から画像デジタルデータを入力する入力部と、前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶するマルチビットメモリと、前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段とを備えることを特徴とする。
【0013】
本発明の表示装置によれば、変換手段において、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力部に入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0014】
本発明のアクティブマトリクス型の表示装置は、前記変換手段が、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする。
【0015】
本発明のアクティブマトリクス型の表示装置によれば、所定のガンマ特性及び複数のサブ画素の面積比に応じて画像デジタルデータと入力デジタルデータとの対応関係を示しているルックアップテーブルを用いて、画像デジタルデータを入力デジタルデータに変換する。よって、変換処理を容易に行える。また、所望のガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応が容易である。
【0016】
本発明のアクティブマトリクス型の表示装置は、前記ルックアップテーブルを複数設けており、前記変換手段が、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする。
【0017】
本発明のアクティブマトリクス型の表示装置によれば、画像デジタルデータに対するディザ処理結果に基づいて、使用すべきルックアップテーブルを選択する。したがって、より平滑なガンマ特性のグレイスケール表示を実現できる。
【0018】
本発明のアクティブマトリクス型の表示装置は、前記複数の画素夫々がn個(nは2以上の整数)のサブ画素に分割されており、該n個のサブ画素の面積比が1:2:…:2n-1 に設定されていることを特徴とする。
【0019】
本発明のアクティブマトリクス型の表示装置によれば、分割されているn個のサブ画素の面積比を1:2:…:2n-1 に設定している。よって、最も小さいサブ画素でもその面積があまり小さくならず、作製に支障は生じない。
【0020】
本発明のアクティブマトリクス型の表示装置は、前記複数のサブ画素夫々が、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする。
【0021】
本発明のアクティブマトリクス型の表示装置によれば、複数のサブ画素の夫々は、画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されている。よって、画素における各サブ画素の重心に偏りが生じるのを防ぐことができ、サブ画素の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【0022】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする。
【0023】
本発明の表示方法によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータを記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0024】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする。
【0025】
本発明の表示方法によれば、実現したいガンマ値に基づいて、複数のサブ画素の面積比とサブ画素にて表示可能である輝度比との関係を最適化する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
【0026】
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき1より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする。
(条件)各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さい。
【0027】
本発明の表示方法によれば、実現したい1より大きいガンマ値に基づいて、サブ画素で表示可能な輝度を上記条件にしたがって設定する。よって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、1より大きい所望のガンマ特性を実現することができる。
【発明の効果】
【0028】
本発明によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしたので、サブ画素毎にマルチビットメモリを有する構成のアクティブマトリクス型の表示装置にあって、所望のガンマ値の特性を実現することができる。
【発明を実施するための最良の形態】
【0029】
以下、本発明の実施の形態のアクティブマトリクス型の表示装置について、図面を用いて説明する。本実施の形態では、携帯電話、デジタルカメラ、PDA、パーソナルコンピュータ、テレビ、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、ポータブルDVDプレーヤ等の電子機器で用いられる液晶表示パネルの場合を例示する。この液晶表示パネルは、マトリクス状に複数の画素が配置されたアクティブマトリクス型の液晶表示装置である。
【0030】
図1は、本発明の液晶表示装置の構成を示す概略図である。液晶表示装置1は、表示対象の画像デジタルデータを外部から入力する画像入力部2と、入力された画像デジタルデータを後述するマルチビットメモリに記憶される入力デジタルデータに変換するための変換部3と、表示回路4とを備えている。
【0031】
図2は、変換部3の内部構成を示すブロック図である。変換部3は、色/輝度変換器31と、ディザレベルルックアップテーブル(ディザレベルLUT)32、ディザ空間割り当てルックアップテーブル(ディザ空間割り当てLUT)33、及び比較器34を有するディザ選択部35と、第1グレイレベルルックアップテーブル(第1グレイレベルLUT)36及び第2グレイレベルルックアップテーブル(第2グレイレベルLUT)37を有するグレイレベル選択部38とを備えている。
【0032】
色/輝度変換器31は、画像入力部2を介して入力される6ビットのR,G,Bの色画像データを、6ビット(0〜63)のYの輝度データに変換し、変換した輝度データをディザレベルLUT32とグレイレベル選択部38とへ出力する。
【0033】
ディザレベルLUT32は、実現すべきガンマ値に基づいて0〜63の各輝度レベル毎に設定されているパターンディザ処理における閾値を格納しており、色/輝度変換器31からの輝度データのレベルに応じた6ビット(0〜63)のデータが比較器34ヘ出力される。ディザ空間割り当てLUT33は、8×8のディザマトリックスを格納しており、対象となる画素の位置情報(x,y座標データ)に応じた6ビット(0〜63)のデータが比較器34ヘ出力される。
【0034】
なお、ここでは8×8のディザマトリクスの例を示したが、ディザマトリクスのサイズは任意であり、例えば2×2でも良い。この場合、ディザレベルLUT32とディザ空間割り当てLUT33とに格納されるディザレベルは各々2ビット(0〜3)となる。またさらに、ここではパターンディザ法を用いたが、ランダムディザ法、複数の異なるディザ空間割り当てLUTを組み合わせた方法などでも良い。
【0035】
比較器34は、ディザレベルLUT32から入力されたデータと、ディザ空間割り当てLUT33から入力されたデータとを比較し、その比較結果を1ビットの比較信号としてグレイレベル選択部38へ出力する。具体的には、ディザレベルLUT32からのデータがディザ空間割り当てLUT33からのデータより小さい場合には、比較信号「0」がグレイレベル選択部38へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「1」がグレイレベル選択部38へ出力される。
【0036】
グレイレベル選択部38の第1グレイレベルLUT36及び第2グレイレベルLUT37は、それぞれ、色/輝度変換器31からの輝度データに対する各マルチビットメモリへのデータの割り振りを格納している。すなわち、各LUT36,37は、実現すべきガンマ値に基づいて各マルチビットメモリに記憶すべきグレイレベルデータを輝度データの各レベル(0〜63)毎に格納している。なお、第1グレイレベルLUT36は低レベル用(比較器34からの比較信号が「0」である場合)のLUTであり、第2グレイレベルLUT37は高レベル用(比較器34からの比較信号が「1」である場合)のLUTである。グレイレベル選択部38は、色/輝度変換器31からの輝度データ及び比較器34からの比較信号に応じて、表示すべきグレイレベルを示す6ビット(0〜63)のデータを、マルチビットメモリへの入力デジタルデータとして表示回路4ヘ出力する。
【0037】
なお、これらのディザレベルLUT32、ディザ空間割り当てLUT33、第1グレイレベルLUT36及び第2グレイレベルLUT37における各LUTのテーブル値は、実現したい所望のガンマ値及び後述する3つのサブ画素の面積比に基づいて設定されている。
【0038】
図3は、表示回路4の内部構成を示すブロック図である。図3に示すように、本実施の形態の液晶表示装置1では、複数の画素10夫々が3つのサブ画素11a,11b,11cに分割されている。表示回路4は、各サブ画素11a,11b,11c毎に設けられたマルチビットメモリとしてのSRAM(Static Random Access Memory)41a,41b,41cと、各サブ画素11a,11b,11c毎に設けられたデジタルアナログ変換回路(DAC回路)42a,42b,42cと、サブ画素11a,11b,11cのグレースケール表示を行う液晶表示素子43とを備えている。
【0039】
図3に示すように、サブ画素11aの外周の形状は正方形状である。サブ画素11bの形状はサブ画素11aを囲む形状であり、サブ画素11bの外周の形状は正方形状である。また、サブ画素11cの形状はサブ画素11bを囲む形状であり、サブ画素11cの外周の形状は正方形状である。これらの3つのサブ画素11a,11b,11cの面積比S1:S2:S3は、1:2:4に設定されている。
【0040】
各サブ画素11a,11b,11c毎のSRAM41a,41b,41cには、ソース線から入力される2ビットの入力デジタルデータ(例えば「00」、「01」、「10」、「11」など)が記憶される。後述するように、この入力デジタルデータに基づいて、各サブ画素11a,11b,11cで4階調のグレースケール表示が行われる。
【0041】
各サブ画素11a,11b,11c毎のDAC回路42a,42b,42cでは、対応するSRAM41a,41b,41cに記憶された入力デジタルデータを、各サブ画素11a,11b,11cのグレースケール表示で用いられる表示用アナログデータに変換する処理が行われる。具体的には、2ビットの入力デジタルデータを、各サブ画素11a,11b,11cの画素電極19(図4参照)に印加する4つのアナログ電圧値(V1,V2,V3,V4)に変換する処理が行われる。
【0042】
各サブ画素11a,11b,11cの液晶表示素子43は、画素電極19と対向電極20とを備えており、表示用アナログデータに応じた階調でグレースケール表示を行うことが可能である。この液晶表示素子43では、DAC回路42a,42b,42cで変換された4つのアナログ電圧値(V1,V2,V3,V4)に応じて、4階調のグレースケール表示が行われる。また、液晶表示素子43は、外光を反射する反射部(図示せず)を備えている。すなわち、この液晶表示素子43は、反射型液晶表示素子である。
【0043】
次に、図4を参照して、液晶表示装置1の表示回路4の具体的な構成について説明する。図4は、液晶表示装置1の表示回路4の一例を示す回路図である。なお、図4では、説明の便宜のため、3つのサブ画素11a,11b,11cのうちの一つのサブ画素11a用の表示回路4のみが図示されているが、残りのサブ画素11b,11c用の表示回路4の構成も同様である。
【0044】
まず、サブ画素のSRAMについて説明する。図4に示すように、SRAMは、2つの保持回路51で構成されている。保持回路51は、P型MOSトランジスタ52とN型MOSトランジスタ53とを直列に接続したインバータ回路を2つ備えており、この2つのインバータ回路が正帰還されている。保持回路51には、保持回路51を駆動するための電圧VDD,VSSが印加されている。ゲートG1,G2に高電圧が印加されると、ソース線Sからの2ビットの入力デジタルデータが入力され、各保持回路51にそれぞれ1ビットずつのデータが保持されるように構成されている。
【0045】
例えば、ゲートG1に高電圧が印加されると、2ビットの入力デジタルデータ(例えば「10」)のうち上位ビットのデータ(例えば「1」)が第1の保持回路51(図4の左側の保持回路51)に保持され、ゲートG2に高電圧が印加されると、2ビットの入力デジタルデータのうち下位ビットのデータ(例えば「0」)が第2の保持回路51(図4の右側の保持回路51)に保持される。
【0046】
次に、サブ画素のDAC回路について説明する。図4に示すように、DAC回路は、アナログ電圧V1の供給線に接続された2つのP型MOSトランジスタ54,55と、アナログ電圧V2の供給線に接続されたP型MOSトランジスタ56及びN型MOSトランジスタ57と、アナログ電圧V3の供給線に接続されたN型MOSトランジスタ58及びP型MOSトランジスタ59と、アナログ電圧V4の供給線に接続された2つのN型MOSトランジスタ60,61とで構成されている。
【0047】
アナログ電圧V1の供給線に接続された2つのP型MOSトランジスタ54,55のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「00」の信号(第1の保持回路51から「0」の信号、第2の保持回路51から「0」の信号)が出力されると、この2つのP型MOSトランジスタ54,55がオンになり、アナログ電圧V1が画素電極19に供給される。また、アナログ電圧V2の供給線に接続されたP型MOSトランジスタ56及びN型MOSトランジスタ57のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「01」の信号が出力されると、このP型MOSトランジスタ56及びN型MOSトランジスタ57がオンになり、アナログ電圧V2が画素電極19に供給される。
【0048】
アナログ電圧V3の供給線に接続されたN型MOSトランジスタ58及びP型MOSトランジスタ59のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「10」の信号が出力されると、このN型MOSトランジスタ58及びP型MOSトランジスタ59がオンになり、アナログ電圧V3が画素電極19に供給される。また、アナログ電圧V4の供給線に接続された2つのN型MOSトランジスタ60,61のゲートには、2つの保持回路51夫々からの信号線が接続されている。そして、2つの保持回路51から「11」の信号が出力されると、この2つのN型MOSトランジスタ60,61がオンになり、アナログ電圧V4が画素電極19に供給される。
【0049】
ここで、液晶表示素子43のリフレッシュについて説明する。図4に示すように、保持回路51には、2つのインバータ回路夫々にデジタルデータを出力するための信号線が設けられている。つまり、入力デジタルデータをそのまま出力するための信号線と、入力デジタルデータを反転して出力する信号線とが設けられている。リフレッシュ線R1に高電圧が印加された場合には、入力デジタルデータ(例えば「1」)がそのままのデータ(例えば「1」)として出力される。一方、リフレッシュ線R2に高電圧が印加された場合には、入力デジタルデータ(例えば「1」)が反転したデータ(例えば「0」)として出力される。このように、リフレッシュ線R1,R2への高電圧の印加を切り替えることにより、2つの保持回路51から出力される信号を反転することができ、画素電極19へ印加するアナログ電圧V1,V2,V3,V4を反転させることができる。そして、対向電極20へ印加する電圧VCの切替えと、リフレッシュ線R1,R2への高電圧の印加の切替えとを同期して行うことにより、液晶表示素子43のリフレッシュを行うことができる。
【0050】
以下、本発明の液晶表示装置1の動作について説明する。画像入力部2を介して入力された6ビットのR,G,Bの色画像データが、色/輝度変換器31にて、6ビット(0〜63)のYの輝度データに変換され、変換された輝度データはディザレベルLUT32とグレイレベル選択部38とに出力される。
【0051】
輝度データのレベルに応じてディザレベルLUT32から読み出された6ビット(0〜63)のデータと、対象となる画素の位置情報に応じてディザ空間割り当てLUT33から読み出された6ビット(0〜63)のデータとが、比較器34にて比較される。そして、ディザレベルLUT32からのデータがディザ空間割り当てLUT33からのデータより小さい場合には、比較信号「0」が比較器34からグレイレベル選択部38へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「1」が比較器34からグレイレベル選択部38へ出力される。
【0052】
比較信号「0」がグレイレベル選択部38に入力された場合には、輝度データのレベルに応じて、第1グレイレベルLUT36から、各SRAM41a,41b,41cに記憶されるグレイレベルを示す6ビット(0〜63)のデータが読み出されて表示回路4に出力される。一方、比較信号「1」がグレイレベル選択部38に入力された場合には、輝度データのレベルに応じて、第2グレイレベルLUT37から、各SRAM41a,41b,41cに記憶されるグレイレベルを示す6ビット(0〜63)のデータが読み出されて表示回路4に出力される。
【0053】
SRAM41a,41b,41cに記憶されたグレイレベルを示す6ビット(各SRAMに2ビットずつ)のデジタルデータは、対応するDAC回路42a,42b,42cにて、各サブ画素11a,11b,11cのグレースケール表示で用いられる表示用アナログデータに変換される。そして、表示用アナログデータに応じた電圧が液晶表示素子43に印加されて、グレースケール表示がなされる。
【0054】
この際、各画素10は、3つのサブ画素11a,11b,11cの異なる輝度(明るさ)の組み合わせにより、6ビットの2進数「000000〜111111」で示される「0〜63」の64階調でグレースケール表示を行うことができる。
【0055】
ここで、6ビットの各サブ画素11a,11b,11cヘの割り振りについて説明する。本発明者らが既に提案している従前の表示装置にあっては、前述したように、図5に示す如く、サブ画素71aに6ビット中の下位2ビット、サブ画素71bに6ビット中の中位2ビット、サブ画素71cに6ビット中の上位2ビットを割り振っている。この結果、これらの3つのサブ画素71a,71b,71cの面積比S1:S2:S3は、1:4:16である。
【0056】
これに対して本発明の表示装置にあっては、図6に示す如く、サブ画素11aに最下位ビットと上位から3番目のビットとの2ビット、サブ画素11bに下位から2番目のビットと上位から2番目のビットとの2ビット、サブ画素11cに下位から3番目のビットと最上位ビットとの2ビットをそれぞれ割り振っている。この結果、これらの3つのサブ画素11a,11b,11cの面積比S1:S2:S3は、1:2:4である。
【0057】
したがって、従前の表示装置では、図13に示したように、各サブ画素における輝度(明るさ)は、階調の変化に応じて直線的に変化する。これに対して、本発明の表示装置では、図7に示すように、サブ画素の階調が「0」(2ビットが「00」)のときのサブ画素の相対輝度(明るさ)を「0」とし、サブ画素の階調が「3」(2ビットが「11」)のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「1」(2ビットが「01」)のときのサブ画素の相対輝度は「1/9」であり、サブ画素の階調が「2」(2ビットが「10」)のときのサブ画素の相対輝度は「8/9」である。この結果、ガンマ値=1を正確に実現できる。
【0058】
以上のような本発明の液晶表示装置によれば、従前の表示装置と同様に、各サブ画素に対応してマルチビットメモリとデジタルアナログ変換回路とを設けることにより、従来例に比べて少ない数のサブ画素であっても、画素の開口率を高くすることができ、かつ、中間調を滑らかに表現することができる。
【0059】
また、高いガンマ値を表示したい場合では、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているとともに、サブ画素における輝度(明るさ)の比があらかじめ最適化されたものを用いることで、所望のガンマ値の特性を実現することができる。よって、ガンマ値が1である場合にしか適用できなかった従前の表示装置の課題を解決できで、任意のガンマ値に容易に適用できる。
【0060】
また、ルックアップテーブル(第1グレイレベルLUT36、第2グレイレベルLUT37)を用いて、外部から入力される画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているため、その変換処理を容易に行うことができる。しかも、実現したいガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応を簡単に行うことができる。
【0061】
また、ディザ選択部35を設けて画像デジタルデータに対するパターンディザ処理を行い、その処理結果に基づいて、使用すべきルックアップテーブルを選択するようにしているため、より平滑なガンマ特性を実現することができる。
【0062】
また、分割されている3つのサブ画素の面積比を1:2:4に設定しているため、従前の表示装置における面積比1:4:16と比べて、最も小さいサブ画素でもその面積があまり小さくならず、サブ画素の作製に高度な技術は不要であって、大量生産にも支障を来たすことはない。
【0063】
また、3つのサブ画素11a,11b,11cの形状及び配置が、画素10の中心に対して対称的な形状及び配置にされているため、3つのサブ画素11a,11b,11cの重心に偏りが生じるのを防ぐことができ、サブ画素11a,11b,11cの重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
【0064】
また、サブ画素11a,11b,11cのマルチビットメモリとしてSRAM41a,41b,41cが用いられているため、メモリの消費電力を低くすることができる。また、このように、画素10にメモリを設けることにより、メモリに記憶された入力デジタルデータを用いて各サブ画素11a,11b,11cを駆動することができ、待機画面等を表示しているときに液晶表示のための外部装置(ICなど)の消費電力を抑えることができる。
【0065】
また、反射部で反射した外光を利用して表示を行うことができるので、バックライトを使用する場合に比べて消費電力を少なく抑えることができる。
【0066】
なお、上述した実施の形態では、3つのサブ画素で一つの画素を構成する例について説明したが、本発明の範囲はこれに限定されるものではなく、一つの画素を構成するサブ画素の数は2つまたは4つ以上でもよい。例えば、2つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は1:2であり、4つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は1:2:4:8である。一般的に、n個のサブ画素で一つの画素を構成する場合、それらのサブ画素の面積比は1:2:…:2n-1 である。
【0067】
また、各サブ画素毎のマルチビットメモリに記憶される入力デジタルデータが2ビットである例について説明したが、本発明の範囲はこれに限定されるものではなく、この入力デジタルデータは3ビット以上であってもよい。
【0068】
以下、実現すべき所定のガンマ値の特性を実現すべく、複数のサブ画素の面積比とサブ画素で表示可能な輝度比との関係を最適化した本発明の具体例について説明する。
【0069】
図8は、本発明の液晶表示装置でガンマ値=1を実現するための複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を示す図表である。図8には、各サブ画素に記憶されるビット数(M:M≧2)、一つの画素を構成するサブ画素の数(N:N≧2)、記憶される全体のビット数(M×N)、サブ画素の面積比、及び各サブ画素における輝度比が示されている。
【0070】
なお、サブ画素の面積比の各項Ax はAx =2x (x=0,1,・・・,N−1)で表される。また、各サブ画素における輝度比Ix は,下記(1)式で表される。
【0071】
【数1】
【0072】
本発明では、図8に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、ガンマ値=1の特性を正確に実現できる。
【0073】
なお参照用として、従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を図9に示す。従前の表示装置では、ガンマ値=1のみが実現できる。
【0074】
図10は、本発明の液晶表示装置で種々のガンマ値(1.8,2.2,2.5)を実現するための複数のサブ画素の面積比と各サブ画素における輝度比(明るさの比)との関係を示す図表である。図10には、実現すべき所望のガンマ値(γ)、各サブ画素に記憶されるビット数(M:M≧2)、一つの画素を構成するサブ画素の数(N:N≧2)、記憶される全体のビット数(M×N)、サブ画素の面積比、及び各サブ画素における輝度比が示されている。なお、図8と同様に、サブ画素の面積比の各項Ax はAx =2x (x=0,1,・・・,N−1)で表される。
【0075】
本発明では、図10に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、それぞれ所望のガンマ値の特性を正確に実現できる。
【0076】
但し、このサブ画素についての面積比と輝度比とは、図10に記載された値に限定されるものではなく、それ以外の値であっても、所望のガンマ値(1以外)を得ることができる。
【0077】
各サブ画素に記憶されるビット数が2ビットである場合、各サブ画素における輝度は4種のレベル(低い順にLo ,L1 ,L2 ,L3 )が存在する。この場合、高いガンマ値を実現するための各輝度レベルは、Lo =0%,L1 ≦5%,L2 ≦50%,L3 =100%とすることが好ましい。
【0078】
例えば、入力デジタルデータが6ビットのグレイスケ−ルデータであって、ディザ処理が64レベル、サブ画素の面積比が1:2:4であり、実現したいガンマ値が2.2である場合、最小輝度差(1階調差)を実現するために、下記(2)式で表されるように、輝度レベルL1 は4.9%より低くしなければならない。
L1 ×1/64×1/(1+2+4)≦(1/63)2.2
よって、L1 ≦0.049(4.9%) …(2)
【0079】
ここで、1より大きいガンマ値を実現する場合のサブ画素で表示可能な輝度の設定について説明する。各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さく設定する。
【0080】
前述した図10に示すガンマ値γ=1.8の場合を例とすると、m=4であって、サブ画素は、「0〜3」の4階調でグレースケール表示が可能である。また、サブ画素の階調が「0」のときのサブ画素の相対輝度は「0」であって、サブ画素の階調が「3」のときのサブ画素の相対輝度は「1(図10の”100”を”1”に正規化)」である。この場合、t=1のときの相対輝度は「1/100(図10の”1”を正規化)」であり、t=2のときの相対輝度は「41/100(図10の”41”を正規化)」である。この場合、t=1のときの相対輝度「4/100」は「1/3」より小さく、t=2のときの相対輝度「41/100」は「2/3」より小さい。
【0081】
この場合のサブ画素の階調と輝度(明るさ)との関係を示すと、図11のようになる。1より大きいガンマ値を実現するためには、階調/輝度の特性点が直線(図11の一点鎖線)より下方の領域に入るように、サブ画素の輝度を設定する。
【0082】
なお、ガンマ値γ=1.8の場合について説明したが、図10に示すガンマ値γ=2.2、γ=2.5の場合も同様である。
【0083】
以上、本発明の実施の形態を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、特許請求の範囲に記載された範囲内において目的に応じて変更・変形することが可能である。
【0084】
例えば、以上の説明では、アクティブマトリクス型の表示装置が液晶表示パネルである例について説明したが、本発明の範囲はこれに限定されるものではなく、例えば、有機ELディスプレイ等であってもよい。また、以上の説明では、ノーマリブラックタイプの液晶(電圧0のときに黒表示の液晶)が使用される例について説明したが、本発明の範囲はこれに限定されるものではなく、ノーマリホワイトタイプの液晶(電圧0のときに白表示の液晶)を使用してもよい。
【0085】
また、以上の説明では、マルチビットメモリとしてSRAMを用いた例について説明したが、本発明の範囲はこれに限定されるものではなく、マルチビットメモリとしてDRAMを用いてもよい。マルチビットメモリとしてDRAM(Dynamic Random Access Memory)を用いると、メモリの回路サイズを小さくすることができる。
【図面の簡単な説明】
【0086】
【図1】本発明の液晶表示装置の構成を示す概略図である。
【図2】変換部の内部構成を示すブロック図である。
【図3】表示回路の内部構成を示すブロック図である。
【図4】表示回路の一例を示す回路図である。
【図5】従前の表示装置におけるサブ画素ヘのビットの割り振りを表す図である。
【図6】本発明の液晶表示装置におけるサブ画素ヘのビットの割り振りを表す図である。
【図7】本発明の液晶表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。
【図8】本発明の液晶表示装置でガンマ値=1を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図9】従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図10】本発明の液晶表示装置で種々のガンマ値を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。
【図11】本発明の液晶表示装置で1より大きいガンマ値を実現するためのサブ画素の輝度と階調との関係を説明するための図である。
【図12】従前の表示装置における画素の複数のサブ画素への分割例を示す図である。
【図13】従前の表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。
【符号の説明】
【0087】
1 液晶表示装置
2 画像入力部
3 変換部
4 表示回路
10 画素
11a,11b,11c サブ画素
31 色/輝度変換器
32 ディザレベルLUT
33 ディザ空間割り当てLUT
34 比較器
35 ディザ選択部
36 第1グレイレベルLUT
37 第2グレイレベルLUT
38 グレイレベル選択部
41a,41b,41c SRAM(マルチビットメモリ)
42a,42b,42c DAC回路(デジタルアナログ変換回路)
43 液晶表示素子
【特許請求の範囲】
【請求項1】
マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、
外部から画像デジタルデータを入力する入力部と、
前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、
前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段と
を備えることを特徴とするアクティブマトリクス型の表示装置。
【請求項2】
前記変換手段は、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする請求項1に記載のアクティブマトリクス型の表示装置。
【請求項3】
前記ルックアップテーブルを複数設けており、前記変換手段は、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする請求項2に記載のアクティブマトリクス型の表示装置。
【請求項4】
前記複数の画素夫々はn個(nは2以上の整数)のサブ画素に分割されており、該n個のサブ画素の面積比は1:2:…:2n-1 に設定されていることを特徴とする請求項1〜3のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項5】
前記複数のサブ画素夫々は、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする請求項1〜4のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項6】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする表示方法。
【請求項7】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする表示方法。
【請求項8】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき1より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする表示方法。
(条件)各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さい。
【請求項1】
マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、
外部から画像デジタルデータを入力する入力部と、
前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、
前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段と
を備えることを特徴とするアクティブマトリクス型の表示装置。
【請求項2】
前記変換手段は、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする請求項1に記載のアクティブマトリクス型の表示装置。
【請求項3】
前記ルックアップテーブルを複数設けており、前記変換手段は、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする請求項2に記載のアクティブマトリクス型の表示装置。
【請求項4】
前記複数の画素夫々はn個(nは2以上の整数)のサブ画素に分割されており、該n個のサブ画素の面積比は1:2:…:2n-1 に設定されていることを特徴とする請求項1〜3のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項5】
前記複数のサブ画素夫々は、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする請求項1〜4のいずれかに記載のアクティブマトリクス型の表示装置。
【請求項6】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする表示方法。
【請求項7】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする表示方法。
【請求項8】
マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される2ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき1より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする表示方法。
(条件)各サブ画素は、「0〜(m−1)」のm階調でグレースケール表示が可能であり、サブ画素の階調が「0」のときのサブ画素の相対輝度を「0」とし、サブ画素の階調が「m−1」のときのサブ画素の相対輝度を「1」とした場合、サブ画素の階調が「t(1≦t≦m−2)」のときのサブ画素の相対輝度は「t/(m−1)」より小さい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−107843(P2010−107843A)
【公開日】平成22年5月13日(2010.5.13)
【国際特許分類】
【出願番号】特願2008−281423(P2008−281423)
【出願日】平成20年10月31日(2008.10.31)
【出願人】(503141075)統寶光電股▲ふん▼有限公司 (155)
【氏名又は名称原語表記】TPO Displays,Corp.
【住所又は居所原語表記】No.12,Ke Jung Rd,Science−Based Industrial Park,Chu−Nan 350,Miao−Li County,Taiwan,R.O.C.
【Fターム(参考)】
【公開日】平成22年5月13日(2010.5.13)
【国際特許分類】
【出願日】平成20年10月31日(2008.10.31)
【出願人】(503141075)統寶光電股▲ふん▼有限公司 (155)
【氏名又は名称原語表記】TPO Displays,Corp.
【住所又は居所原語表記】No.12,Ke Jung Rd,Science−Based Industrial Park,Chu−Nan 350,Miao−Li County,Taiwan,R.O.C.
【Fターム(参考)】
[ Back to top ]