コンデンサ内蔵プリント配線板及び電子部品
【課題】 プリント配線板の反りを小さいものとし、層状コンデンサにクラックが発生することを防止しつつ、絶縁信頼性を高めることができる、プリント配線板を提供することを目的とする。
【解決手段】 セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサを内蔵し、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドが形成されており、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われる被覆領域の大きさが前記高誘電体層が形成されている領域より大きく、前記コンデンサは前記アンダーフィル被覆領域の直下に位置していることを特徴とするコンデンサ内蔵プリント配線板を提供する。
【解決手段】 セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサを内蔵し、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドが形成されており、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われる被覆領域の大きさが前記高誘電体層が形成されている領域より大きく、前記コンデンサは前記アンダーフィル被覆領域の直下に位置していることを特徴とするコンデンサ内蔵プリント配線板を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック製の高誘電体層を第１電極と第２電極で挟んだコンデンサを内蔵し、半導体素子を実装するためのパッドを有するコンデンサ内蔵プリント配線板及び電子部品に関する。
【背景技術】
【０００２】
従来から、半導体素子等の電子部品を搭載し、所望の機能を発揮させるために、プリント配線板が広く利用されている。こうしたプリント配線板では、搭載される半導体素子のスイッチング動作、特に高速のスイッチング動作にともない、電源ラインの電位が瞬時的に低下することがある。このような電位の瞬時低下を抑えるために、電源パターンとグラウンドパターンとの間にキャパシタ素子を配置して、デカップリング機能により、電源ラインの電位の瞬時的な低下を抑制することが行われる。
【０００３】
こうしたデカップリング用のキャパシタ素子は、プリント配線板とは別途に用意され、当該プリント配線板に搭載されてきたが、近年において、キャパシタ素子を内蔵したプリント配線板の技術が提案されている（特許文献１参照；以下、「従来例」と呼ぶ）。この従来例の技術では、セラミック製の高誘電体層を下部電極と上部電極で挟んだ構造のコンデンサ部を内蔵するビルドアップ多層プリント配線板が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９１５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来例に記載されたビルドアップ多層配線板は、内蔵するコンデンサの静電容量を大きくするため、コンデンサの誘電体層をセラミック製とし、その厚みを薄くしている。しかしながら、このようなコンデンサ部を内蔵するビルドアップ多層プリント配線板では、セラミック製の誘電体層と、プリント配線板との熱膨張係数の相違から、温度変化により誘電体層にクラックが入りやすいという問題点があるとされている。
また、誘電体層の厚みが薄いので、誘電体層に欠陥が生じやすくなる。そして、誘電体層にクラックや欠陥が生じると、吸湿等によって電流のリークが起こりやすくなり、絶縁信頼性の低下を招くことになる。
【０００６】
本発明は、上記のような課題を解決するためになされたものであり、十分なデカップリング効果を維持しつつ、絶縁信頼性に優れる多層プリント配線板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係るプリント配線板は、絶縁層と、セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサとを含むものである。このプリント配線板においては、複数の樹脂絶縁層が前記絶縁層上に形成されており、前記コンデンサの第１電極側から提供される上層の樹脂絶縁層と、第２電極側から提供される下層の樹脂絶縁層とを有している。そして、半導体素子搭載用パッドは、第１パッド及び第２パッドを含み、前記半導体素子搭載用パッドは、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されており、前記樹脂絶縁層の少なくとも１つに形成されている第１ビア導体は、第１パッドと第１電極とを道通接続している。
【０００８】
すなわち、本発明の一実施形態に係る発明によれば、絶縁層と；セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサと；前記絶縁層上に形成されていて、前記コンデンサを挟む上層の樹脂絶縁層と下層の樹脂絶縁層とを有する複数の樹脂絶縁層と；前記樹脂絶縁層の内、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドと；前記樹脂絶縁層の少なくとも１層に形成されていて、前記第１パッドと前記第１電極とを電気的に接続する第１のビア導体と；前記樹脂絶縁層の少なくとも１層に形成されていて、前記第２パッドと前記第２電極とを電気的に接続する第２のビア導体、とからなるコンデンサ内蔵プリント配線板であって；前記半導体素子と対向する前記プリント配線板の表面には、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われるアンダーフィル被覆領域が存在し、前記アンダーフィル被覆領域が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きく；そして前記コンデンサは前記アンダーフィル被覆領域の直下に位置している；ことを特徴とするコンデンサ内蔵プリント配線板が提供される。
【０００９】
また、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されており、前記樹脂絶縁層の少なくとも１つに形成されている第２ビア導体は、第２パッドと第２電極とを道通接続しており、そして、前記半導体素子と前記プリント配線板との間には、アンダーフィル樹脂で覆われるアンダーフィル被覆領域が提供されることが好ましい。前記アンダーフィル被覆領域は、前記半導体素子と対向する前記プリント配線板の表面に提供されることが好ましく、前記アンダーフィル被覆領域が前記高誘電体層の形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きいことが好ましい。前記コンデンサは前記アンダーフィル被覆領域の直下に位置していることが好ましい。
【００１０】
また、前記半導体素子搭載用パッドは、パッド形成領域内に形成され、前記高誘電体層が前記パッドが形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記パッド形成領域は、前記高誘電体層の形成領域よりも小さいことが好ましい。ここでパッド形成領域は、四角形の領域であって、全パッドをその中に含み、面積が最小となる長方形又は正方形をした領域である。
【００１１】
ここで、前記プリント配線板に、前記半導体素子搭載用パッドを介して半導体素子を搭載するときに、前記コンデンサは前記半導体素子の直下に位置しており、かつ、前記半導体素子が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記半導体素子は、前記高誘電体層が形成されている領域に含まれることが好ましい。
【００１２】
さらに、前記アンダーフィル樹脂は、前記最上層の樹脂絶縁層上に形成されていることが好ましい。ソルダーレジスト層は、前記最上層の樹脂絶縁層上に形成され、前記アンダーフィル樹脂は、前記ソルダーレジスト層の上に形成されていることが好ましい。
【００１３】
前記高誘電体層はまた、チタン酸バリウム、チタン酸ストロンチウム、酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸ジルコン酸ニオブ鉛、チタン酸ジルコン酸カルシウム鉛及びチタン酸ジルコン酸ストロンチウム鉛からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることが好ましい。
【００１４】
また、前記樹脂絶縁層は、ガラス長繊維以外のフィラーを含有している樹脂絶縁層であることが好ましい。さらに、前記第２電極は銅からなる電源電極であり、前記第１電極はニッケルからなるグランド電極であることが好ましい。
前記絶縁層は、心材としてガラスクロス、ガラス不織布もしくはアラミド繊維を有し、前記心材に熱硬化性樹脂を含浸させ、硬化した樹脂基板であることが好ましい。
【００１５】
上記のコンデンサ内蔵プリント配線板では、高誘電体層と該高誘電体層を挟む第１及び第２層状電極とを有する層状コンデンサは、前記アンダーフィル被覆領域の直下に形成されていて、その大きさは、上記被覆領域よりも小さくなっている。この結果、層状コンデンサの電極面積の大きさが確保される上、層状コンデンサがプリント配線板の反りや変形が少ない部分に内蔵されることになる。このため、薄くて脆い高誘電体層のクラックの発生が抑えられる。
【００１６】
また、外部電源から層状コンデンサまでの配線を短くすることができるとともに、ＩＣチップまでの配線長も短くすることができる。これによって、実装される半導体素子（ＩＣチップ）のオン／オフの間隔が短く、周波数が３ＧＨｚ〜２０ＧＨｚと高い範囲内にある半導体素子を使用した場合でも、十分なデカップリング効果を得ることができる。
【００１７】
本発明はさらにまた、上述したコンデンサ内蔵プリント配線板と；前記プリント配線板の表面に実装されたＩＣチップと；前記プリント配線板の表面と前記ＩＣチップとの間に充填されたアンダーフィル材と；を備えることを特徴とする電子部品である。
【００１８】
こうした構成のコンデンサ内蔵プリント配線板を使用した電子部品においてもまた、薄くて脆い高誘電体層のクラックの発生が抑えられ、十分なデカップリング効果を得ることができる。
【発明の効果】
【００１９】
以上のような構成とすることによって、プリント配線板の反りを小さいものとすることができ、層状コンデンサにクラックが発生することを防止することができる。それによって、プリント配線板の絶縁信頼性を高めることができる。
【００２０】
また、以上のような構成のプリント配線板を用いた結果として、電源ラインの電位の瞬時的な低下が抑制される。これによって高周波動作安定性の高いＩＣチップ搭載用のプリント配線板が提供されることとなる。さらにまた、絶縁信頼性及び高周波動作安定性の高い電子部品が提供されることになる。
【図面の簡単な説明】
【００２１】
発明の詳細な説明を図面を参照しつつ、これらを関連付けて考慮することによって、本発明の詳細とその効果とを理解することができるであろう。
【００２２】
【図１】図１は、本発明の一実施形態に係る電子部品の外観構成を概略的に示す、断面図である。
【図２】図２は、本発明の一実施形態に係るプリント配線板と、アンダーフィル材と、集積回路チップの大きさの関係、及びアライメントマークを示す平面図である。
【図３】図３は、本発明の一実施形態に係る層状キャパシタの構造を示す断面図である。
【図４Ａ】図４Ａは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その１）である。
【図４Ｂ】図４Ｂは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その２）である。
【００２３】
【図４Ｃ】図４Ｃは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その３）である。
【図４Ｄ】図４Ｄは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その４）である。
【図４Ｅ】図４Ｅは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その５）である。
【図５Ａ】図５Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１）である。
【図５Ｂ】図５Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その２）である。
【００２４】
【図６Ａ】図６Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その３）である。
【図６Ｂ】図６Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その４）である。
【図６Ｃ】図６Ｃは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その５）である。
【図６Ｄ】図６Ｄは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その６）である。
【００２５】
【図６Ｅ】図６Ｅは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その７）である。
【図６Ｆ】図６Ｆは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その８）である。
【図７Ａ】図７Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その９）である。
【図７Ｂ】図７Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１０）である。
【００２６】
【図８】図８は、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１１）である。
【図９Ａ】図９Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１２）である。
【図９Ｂ】図９Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１３）である。
【図１０】図１０は、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１４）である。
【図１１】図１１は、本発明の一実施形態に係る電子部品の外観構成を概略的に示す、断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明のプリント配線板及び電子部品の一例を、図１〜１１を参照しつつ、一実施形態として詳細に説明する。なお、以下の説明及び図面においては、同一又は同等の要素については同一符号を付し、重複する説明を省略する。
【００２８】
図１は、本発明の１実施形態に係るプリント配線板１００と、１実施形態のプリント配線板１００に半導体素子（例えば、ＩＣチップ）３００を搭載し、半導体素子（例えば、ＩＣチップ）とプリント配線板間にアンダーフィル樹脂２２０を充填した状態を示す図である。ここで、ＩＣチップは、プリント配線板１００の＋Ｚ方向側表面上の導体回路（配線パターン）２２２の一部である半導体素子搭載用パッドに半田部材（半田バンプ）２１０を介して搭載されている。そして、プリント配線板１００と、ＩＣチップとの間には、アンダーフィル材２２０が充填されている。
【００２９】
ここで、アンダーフィル材２２０としては、例えば、熱硬化型のエポキシ樹脂やシリコン樹脂が使用される。上記アンダーフィル材２２０には、ＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂が含有されていてもよいし、シリカ、アルミナ、ジルコニア等の無機系の短繊維状、球形状、平板状粒子が含有されていてもよい。
【００３０】
このアンダーフィル材２２０の材質は、ヤング率が１０〜１，０００ＭＰａと低い範囲にあるものであることが好ましい。アンダーフィル材２２０のヤング率がこの範囲にあれば、ＩＣチップとプリント配線板１００との間で、熱膨張係数差に起因する応力が発生した場合でも、その応力を十分に緩和することができる。
【００３１】
前記プリント配線板１００は、（ａ）コア基板１０と、（ｂ）コア基板１０の＋Ｚ方向側表面（第１面）上に形成された積層部２０と、（ｃ）積層部２０の＋Ｚ方向側表面上に形成されたソルダーレジスト３０とを有している。
【００３２】
コア基板１０は、（ｉ）絶縁層１１と、（ii）絶縁層１１の＋Ｚ方向側表面上に形成された導体回路（配線パターン）１２及びアライメントマーク１３と、（iii）絶縁層１１の−Ｚ方向側表面（第２面）上に形成された導体回路（配線パターン）１４と、（iv）導体回路１２と導体回路１４との層間接続を行うスルーホール導体１５とを有している。
【００３３】
なお、アライメントマーク１３は、絶縁層１１の＋Ｚ方向側表面であって、後述する層状コンデンサＣＰＴが形成される直下部以外の絶縁層の表面に形成される。
【００３４】
積層部２０は、（ｉ）樹脂絶縁層２３ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と、（ii）導体回路（配線パターン）２２ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と（iii）導体回路２２ｊ-1（ここで、導体回路１２を導体回路２２0としている）と導体回路（配線パターン）２２ｊとの層間接続を行うビア導体２４ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と、（iv）層状コンデンサＣＰＴを備えている。
【００３５】
図１においては、層状コンデンサは、コア基板上に形成されている樹脂絶縁層（コア上の樹脂絶縁層）２３1の第１面と最上層の樹脂絶縁層２３２の第２面との間に形成されている。ここで、コア上の樹脂絶縁層の第１面は、コア基板と接している側とは反対側の面である。また、最上層の樹脂絶縁層は、樹脂絶縁層の内、最も外側に位置する樹脂絶縁層であって、最上層の樹脂絶縁層の第１面には、半導体素子搭載用のパッドが形成されている。最上層の樹脂絶縁層の第２面は、最上層の樹脂絶縁層の半導体素子搭載用パッドが形成されている面（最上層の樹脂絶縁層の第１面）とは反対側の面である。
【００３６】
本願発明の別の実施形態を図１１に示す。
図１１においては、層状コンデンサの形成位置は図１と同じであるが、−Ｚ側表面（ＩＣチップが搭載されている面とは反対側）にも、樹脂絶縁層、ビア導体と導体回路が形成されている。なお、樹脂絶縁層の形成数を増やし、層状コンデンサの形成位置を変更することも可能である。例えば、最上層の樹脂絶縁層の第２面と第１の内層の樹脂絶縁層の第１面との間に形成するようにしてもよい。ここで、第１の内層の樹脂絶縁層は、最上層の樹脂絶縁層の下に形成されていて、最上層の樹脂絶縁層の第２面と接している樹脂絶縁層である。第１の内層の樹脂絶縁層の第１面は、最上層の樹脂絶縁層の第２面と向かい合う側の面である。
【００３７】
図１及び図１１に示したように、層状コンデンサは剛性の高いＩＣチップもしくはコア基板の近くに配置されることが好ましい。このようにすることにより、層状コンデンサは、熱膨張又は熱収縮による反り等による変形が小さい部分に配置されることになり、層状コンデンサにかかる応力が小さくなる。その結果、コンデンサ内蔵プリント配線板の信頼性が向上する。
また、この層状キャパシタ（コンデンサ）ＣＰＴの一方の電極はグランドラインと電気的に接続されるとともに、他方の電極は電源ラインと電気的に接続されるようになっている。
【００３８】
なお、最上層の樹脂絶縁層２３２上に形成されている導体回路（配線パターン）２２2の一部がＩＣチップを搭載するための半導体素子搭載用パッドとして利用されている（図１参照）。半導体素子搭載用パッドは第１パッドと第２パッドと第３パッドとからなり、最上層の樹脂絶縁層上で二次元的にパッド群を形成している。ここで、第１パッドは半導体素子のグランドと電気的に接続している。第２パッドは半導体素子の電源と電気的に接続している。第３パッドは半導体素子のシグナルと電気的に接続している。
【００３９】
図１に示す電子部品２００は、本発明の１実施形態であるプリント配線板１００の好適な利用方法を示している。電子部品２００は、プリント配線板１００と、パッド上に形成されている半田バンプ２１０を介してプリント配線板１００に実装されているＩＣチップ３００と、ＩＣチップとプリント配線板１００の間に充填されているアンダーフィル樹脂２２０とからなる。
【００４０】
図２は、アンダーフィル被覆領域、ＩＣチップ、層状コンデンサ(コンデンサ)の大きさと断面方向の位置関係について、好適な例を示している。電子部品２００では、ＩＣチップと、層状コンデンサＣＰＴと、アンダーフィル被覆領域の大きさは、電子部品２００のＸＹ平面図である図２に示すような関係になっている。すなわち、Ｚ軸方向（プリント配線板の断面方向）に関する投影を行った場合に、層状コンデンサＣＰＴが形成されている領域（点線は高誘電体層の外周を示している）ＣＰＣは、アンダーフィル被覆領域２２０Ｃに含まれるようになっている。また、Ｚ軸方向に関する投影を行った場合に、層状コンデンサＣＰＴが形成されている領域ＣＰＣは、ＩＣチップを含むようになっている。ここで、アンダーフィル被覆領域２２０Ｃは、プリント配線板の表面において、プリント配線板がアンダーフィル樹脂２２０によって覆われる部分である。IＣチップの大きさは、プリント配線板の表面に平行な面の大きさＩＣＣ（ＩＣチップの外周によって囲まれる部分の領域）である。
【００４１】
すなわち、高誘電体層の大きさＣＰＣ（高誘電体層の外周により囲まれる部分の領域）は、アンダーフィル被覆領域の大きさ（アンダーフィルがプリント配線板の表面を覆う部分の領域）よりも小さく、ＩＣチップよりも大きい。そして、高誘電体層（層状コンデンサ）は、アンダーフィル被覆領域２２０ＣとＩＣチップの直下に位置している。この範囲の大きさと位置に配置することによって、高誘電体層にクラックが生じ難くなる。なぜなら、層状コンデンサがプリント配線板の反りや変形の少ない部分に内蔵されることとなるからである。その上、セラミック製の高誘電体層が大きくなるので、プリント配線板の熱膨張係数をＩＣチップに近づけることができる。プリント配線板の反り量などが小さくなる。
【００４２】
ＩＣチップの直下の領域では熱膨張差による応力が問題となるため、この部分にアンダーフィルを形成すれば、材料コストを抑えながら、効率よく層状コンデンサの誘電体層にクラックが発生することを防止することができる。
【００４３】
層状コンデンサＣＰＴは、図３に示すように、（ｉ）後述するセラミック系の高誘電体材料を高温で焼成した高誘電体層４２と、（ii）高誘電体層４２の＋Ｚ方向側表面に形成された導体パターンである第２層状電極４１と、（iii）高誘電体層４２の−Ｚ方向側表面に形成された導体パターンである第１層状電極４３及びアライメントマーク４５とを有している。
【００４４】
ここで、第１層状電極４３はグランドに電気的に接続され、また、第２層状電極４１は電源ラインに電気的に接続される。上記第１層状電極４３及び第２層状電極４１は、ニッケル、銅、白金、金、クロム、及びチタンからなる群から選ばれる金属で構成されるものであり、同一の金属で構成されてもよく、別々の金属で構成することもできる。また、アライメントマーク４５は、第１層状電極４３と同様の材料で構成され、いずれの配線パターンとも接続されないようになっている。
【００４５】
なお、このコンデンサを製造するにあたって、銅とニッケルとを電極として用いる場合には、例えば、銅からなる電極をグランド、ニッケルからなる電極を電源として構成してもよく、逆に、銅からなる電極を電源、ニッケルからなる電極をグランドとすることもできる。
【００４６】
第２層状電極４１は、開口部４１ａを有するベタパターンである。開口部４１ａ内には、上述したビア導体２４1の内の第１パッドと電気的に接続しているビア導体（第１ビア導体）もしくはランド（第１ビアランド）が形成されている。第２層状電極と第１ビアランド、第２層状電極と第１ビア導体の間には、両者が短絡しないようにするため、スペース（導体の非形成領域）が形成されている。
【００４７】
ここで、開口部４１ａの数を少なくするほど、第２層状電極４１の面積を広く確保することができ、層状コンデンサＣＰＴの静電容量を大きくすることができるようになる。なお、開口部４１ａは、層状コンデンサＣＰＴの静電容量等を考慮して適宜、配置を決定すればよい。
第２ビア導体は、第２層状電極と電気的に接続している。また、第２層状電極と第２パッドは、第２ビア導体を介して電気的に接続される。
【００４８】
第１層状電極４３は、開口部４３ａを有するベタパターンである。開口部４３ａには、ビア導体２４1の内の第２パッドと電気的に接続しているビア導体（第２ビア導体）が形成されている。第２ビア導体と第１層状電極との間には、両者が短絡しないようにするため、スペース（導体の非形成領域）が形成されている。ここで、開口部４３ａの数を少なくするほど、第１層状電極４３の面積を広く確保することができ、層状キャパシタＣＰＴの静電容量を大きくすることができるようになる。なお、開口部４３ａは、層状キャパシタＣＰＴの静電容量等を考慮して適宜、配置を決定すればよい。
【００４９】
第１ビア導体は、第１層状電極と電気的に接続している。また、第１層状電極と第１パッドは、第１ビア導体を介して電気的に接続される。このように、第１層状電極がＩＣチップ搭載用の第１パッド（グランド用パッド）と電気的に接続され、第２層状電極がＩＣチップ搭載用の第２パッド（電源用のパッド）と電気的に接続されている。従って、ＩＣチップと層状コンデンサが電気的に接続されているので、プリント配線板１００はＩＣチップの瞬時的な電位の低下を抑制するデカップリング機能を果たすことが可能となる。
【００５０】
ここで、第１ビア導体と、第２ビア導体は、格子状に交互に並ぶようにすることができる。このようにすることで、ループインダクタンスが低くなり、これによって電源電位の瞬時低下を防止しやすくなる。なお、第１ビア導体と、第２ビア導体は千鳥状に交互に並ぶようにしてもよく、この場合も同様の効果が得られる。
また、第１及び第２層状電極４１，４３の間の距離は１０μｍ以下であって実質的に短絡しない距離に設定されている。
【００５１】
高誘電体層４２は、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（(Ｐｂ，Ｌａ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（(Ｐｂ，Ｎｂ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（(Ｐｂ，Ｃａ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（(Ｐｂ，Ｓｒ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＳＺＴ）からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることが好ましい。
【００５２】
層状コンデンサの高誘電体層４２は上記のようなセラミック素材で形成されている。このため、誘電率を高くすることができる。これによって層状コンデンサの静電容量を大きくすることができる。この結果、半導体素子のオンオフの周波数が１ＧＨｚ〜数十ＧＨｚと高く、例えば、３ＧＨｚ〜２０ＧＨｚの範囲にあり、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏するものとすることができる。
【００５３】
次に、本願発明の１実施例であるプリント配線板１００の製造について、上記では説明を省略した各要素の素材に言及しつつ、説明する。
【００５４】
まず、層状コンデンサＣＰＴの前駆体であるコンデンサ部品ＣＰＰの製造について説明する。
コンデンサ部品ＣＰＰの製造に際しては、まず、適当な厚みの金属箔４３Ａ、例えば、厚み約１００μｍのニッケル(Ｎｉ)箔を準備する（図４Ａ参照）。金属箔の大きさは、ＩＣチップの面積より大きく、アンダーフィル被覆領域２２０よりも小さくなるようにする。
【００５５】
引き続き、金属箔４３Ａを１，０００℃以下の温度で熱処理した後に表面を研磨して、厚み１０〜５０μｍの金属箔４３Ｂとする（図４Ｂ参照）。
このように処理した金属箔４３Ｂ上に、以下のようにしてゾル−ゲル膜を形成する。
【００５６】
上記の高誘電体層４２の形成に際しては、適当な混合比で混合した溶媒、例えば、脱水メタノールと２−メトキシエタノールとを３／２（ｖ／ｖ）で混合した溶媒中に、所定の濃度（例えば、１．０モル／Ｌ）となるように秤量したバリウム化合物とチタン化合物、例えば、ジエトキシバリウムとビテトライソプロポキシドチタンとを順次溶解する。この溶解液を、窒素雰囲気中、室温にて所望の時間攪拌し（例えば、３日間）、バリウムとチタンのアルコキシド前駆体組成物溶液を調製する。
【００５７】
次いで、この前駆体組成物溶液を、低温、例えば、０℃に保ちながら攪拌し、予め脱炭酸した水を、所望の速度、例えば、０．５μＬ／分、窒素気流中で噴霧して加水分解を行い、ゾル−ゲル溶液を調製する。このゾル−ゲル溶液をフィルターでろ過して析出物等をろ過し、高誘電体シート形成に使用するろ過液を得る。
【００５８】
得られたろ過液を、所望の厚みの金属箔上にスピンコートし、低温、例えば、１５０℃、で加熱乾燥し、ついで、所望の温度（例えば、８５０℃）に加熱して、所定の時間焼成を行う。この手順を所望の回数繰り返すことにより、所定の厚みの高誘電体層４２を得る（図４Ｃ参照）。
【００５９】
他の組成のゾル−ゲル溶液を用いることにより、高誘電体層を、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかで形成されたものとすることもできる。
【００６０】
なお、高誘電体層は、以下の方法によって製造することもできる。チタン酸バリウムを使用する場合を例に挙げて説明する。
チタン酸バリウム粉末（例えば、富士チタン工業（株）製、ＨＰＢＴシリーズ）を、バインダ溶液に分散させ、ペーストとする。バインダ溶液は、チタン酸バリウム粉末の全重量に対して、溶剤と水と可塑剤とを所望の割合で混合して調製することができる。例えば、ポリビニルアルコール５重量部、純水５０重量部、及びフタル酸ジオクチル又はフタル酸ジブチル１重量部の割合で混合すればよい。
【００６１】
このバインダ溶液に分散させたチタン酸バリウム粉末を、ロールコータ、ドクターブレード、αコータ等の印刷機を用いて、後に第１層状電極となる金属箔上に所望の厚み、例えば、５〜７μｍ程度の厚みで薄膜状に印刷し、所定の条件で乾燥して未焼成層とする。具体的には、６０℃で１時間、８０℃で３時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間、乾燥し未焼成層を形成する。
【００６２】
ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、及びＰＳＺＴからなる群より選ばれる少なくとも１種以上のものを含有するペーストを用いて、同様に、厚み約０．１〜１０μｍの薄膜状に印刷、乾燥し未焼成層とすることもできる。
【００６３】
層状コンデンサＣＰＴは、第１及び第２層状電極間の距離（高誘電体層の厚み）が１０μｍ以下であり、実質的に短絡しない距離に設定されている。これによって、層状コンデンサＣＰＴの高誘電体層の厚みが十分薄くなるので、層状コンデンサＣＰＴの静電容量を大きくすることができる。
【００６４】
次いで、この未焼成層を６００〜９５０℃の温度範囲で焼成し、高誘電体層とする。以上のように、高誘電体層４２は、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、及びＰＳＺＴからなる群より選ばれる少なくとも１種以上の金属酸化物を含む高誘電体材料を用いて、０．１〜１０μｍの薄膜を電極上に形成した後に、所定の条件で焼成されたセラミック層である。
その後、スパッタ等の真空蒸着装置を用いて、第２層状電極の一部を構成する上部電極形成を行う。こうした電極形成用に、銅層、白金層、金層等を形成することができる。
【００６５】
次に、図４Ｄに示すように、銅などの電解めっき等によって、約１０μｍ程度の厚みの金属膜（電解めっき膜）４１Ａを形成する。銅以外にも、ニッケル、スズ等を使用することができる。
次いで、金属箔４３Ｂ上に市販のドライフィルムタイプのエッチングレジストを貼り付ける。その後、エッチングレジストに露光・現像処理を行って、エッチングレジストをパタ―ン化する。
【００６６】
次に、図４Ｅに示すように、エッチングレジストが形成されていない部分の金属箔を硝酸系のエッチング液で除去して、開口部４３ａ（電極非形成部）を有する第１層状電極(第１電極)を形成する。この時、同時に、アライメントマーク４５を形成する。
第１層状電極は、開口部４３ａとアライメントマーク４５の周辺を除く部分が導体で形成されているので、電極面積が大きくなる。いわゆるベタパターンである。
【００６７】
以上のようにしてキャパシタ部品ＣＰＰが用意されていることを前提としつつ、次に、プリント配線板１００の製造について説明する。
【００６８】
プリント配線板１００の製造に際しては、まず、コア基板１０を用意する（図５Ａ参照）。コア基板１０は、０．６ｍｍ〜１．２ｍｍの絶縁基板１１と、絶縁基板１１の両面にそれぞれ形成されている導体回路１２又は１４と、絶縁基板１１の第１面（＋Ｚ方向の絶縁基板の表面）に形成されている導体回路１２と絶縁基板の第２面（第１面とは反対側の面）に形成されている導体回路１４とを接続するスルーホール導体１５と、絶縁基板の両面に形成されているアライメントマーク１３（絶縁基板の第２面上に形成されているアライメントマークは図示せず）とからなる。アライメントマークと導体回路は同時に形成されている。
【００６９】
絶縁基板１１としては、ガラスクロスやガラス繊維などの心材に熱硬化性樹脂を含浸させた後、熱硬化性樹脂を硬化させた基板を使用することができる。例えば、ビスマレイミド−トリアジン（ＢＴ）樹脂基板やガラスエポキシ基板である。
【００７０】
コア基板は、以下のようにして製造する。
まず、樹脂充填材を調製する。樹脂充填剤の調製は、所定の重量部のビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）、ＳｉＯ2球状粒子（アドマテック社製、ＣＲＳ １１０１−ＣＥ、表面にシランカップリング剤がコーティングされた平均粒子径１．６μｍ、最大粒子径１５μｍ以下）、及びレベリング剤（サンノプコ社製、ペレノールＳ４）を容器にとり、攪拌混合し、所望の粘度とする。硬化剤としては、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）を所定量使用する。
【００７１】
例えば、１００重量部の上記ビスフェノールＦ型エポキシモノマー、１７０重量部の上記ＳｉＯ2球状粒子、及び１．５重量部の上記レベリング剤を容器にとり、攪拌混合して、２３±１℃にて、粘度４５〜４９Ｐａ・ｓの樹脂充填剤とすることができる。硬化剤としては、上記のイミダゾール硬化剤を６．５重量部使用する。
【００７２】
コア基板の製造には、例えば、厚さ０．８ｍｍのガラスエポキシ樹脂製の絶縁性基板の両面に１８μｍの銅箔がラミネートされている銅張積層板（以下、「両面銅張積層板」）を使用することができる。この両面銅張積層板をドリル削孔し、スルーホール導体用の貫通孔を形成する。
次に、この両面銅張積層板の銅箔上及び貫通孔の表面に、無電解銅めっき膜及び電解銅めっき膜を形成し、スルーホール導体を形成する。
【００７３】
次に、スルーホール導体を形成した基板を水洗・乾燥し、その後、黒化浴処理と還元浴処理とを行い、スルーホール導体１５の表面を粗化面とする。ここで使用する黒化浴（酸化浴）は、例えば、ＮａＯＨ（10ｇ/Ｌ）、ＮａＣｌＯ2（40ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液であり、還元浴は、例えば、ＮａＯＨ（10ｇ/Ｌ）、ＮａＣｌＯ2（40ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液である。
【００７４】
次に、スルーホール導体内部に、上記のように調製した樹脂充填材を以下のようにして充填する。
まず、スキージを用いてスルーホール内に樹脂充填材を押し込み、所望の条件、例えば、１００℃で２０分間、乾燥させる。引き続き、この基板片面ずつ研磨して不要な樹脂層を除去する一次研磨を行い、次いで、この研磨でついた傷を除去するための二次研磨を行う。例えば、一次研磨を＃600のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨とし、二次研磨をバフ研磨としてもよい。
この後、所定の温度で所定の時間、加熱処理を行い、樹脂充填層を形成させる。
【００７５】
次に、上記のように形成した電解銅めっき膜及び樹脂充填材を覆うように、無電解めっき膜及び電解めっき膜を順次形成する。サブトラクティブ法で上記基板上に図５Ａに示すような導体回路を形成する。これと同時に、樹脂充填材を覆う導体回路も形成する。
【００７６】
上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を用いて、導体回路の全表面（スルーホール導体のランド表面を含む）に粗化面（図示せず）を形成する。例えば、エッチング液を基板の両面にスプレーで吹き付けて、導体回路表面とスルーホール導体のランド表面とをエッチングする。
【００７７】
エッチング液としては、イミダゾール銅（II）錯体、グリコール酸、及び塩化カリウムを所定量含有するエッチング液を使用することができる。こうしたエッチング液として、例えば、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むメックエッチボンド（メック社製）を使用することができる。
【００７８】
次に、図５Ｂに示すように、絶縁基板１１と導体回路１２とアライメントマーク１３とを覆うように、第１の樹脂絶縁層（コア上の樹脂絶縁層）２３1を形成する。樹脂絶縁層の形成は、例えば、熱硬化性樹脂フィルムを、真空ラミネータを用いて温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で、張り付けることによって行う。
【００７９】
樹脂絶縁層は、ガラス長繊維以外のフィラーを含有するものであることが好ましい。ここで、「ガラス長繊維以外のフィラー」とは、ガラスクロス又はガラス不織布を含まないことを意味する。ガラス長繊維以外のフィラーを含有することにより、樹脂絶縁層の熱膨張係数がセラミック製の高誘電体層を有する層状コンデンサの熱膨張係数に近いものとなる。そのため、プリント配線板の反りを小さくすることができる。また、樹脂絶縁層がガラス長繊維（ガラスクロス又はガラス不織布）を有していないと、層状コンデンサを容易に埋設することができる。
【００８０】
樹脂絶縁層の形成には、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート等を使用することができ、これらのシート中に、シリカ、アルミナ、ジルコニア等の無機成分が分散されているものを使用することができる。形成される層間絶縁層の厚みは概ね２０〜８０μｍであり、常温でのヤング率は２〜７ＧＰａである。具体的には、例えば、ＡＢＦ−４５ＳＨ（味の素（株）製）等を使用することができる。こうした熱硬化性樹脂フィルムは、貼り付ける際には半硬化状態であるが、硬化することで第１の樹脂絶縁層（下層の樹脂絶縁層）を形成する。
【００８１】
ついで、コア基板１０のアライメントマーク１３と、コンデンサ部品ＣＰＰのアライメントマークパターン４５とを利用して、両者の位置決めを行う。これにより、コンデンサ部品ＣＰＰは、樹脂絶縁層２３１上の予め定められた位置に精度良く載置されることとなる（図６Ａ参照）。
【００８２】
具体的には、図６Ａに示すように、層状コンデンサＣＰＴ側に形成したアライメントマークのいずれかと、コア基板１０側に形成したアライメントマークのいずれかとをカメラで認識して、位置合わせを行う。上記のアライメントマークは、層状コンデンサＣＰＴの＋Ｚ側表面又は−Ｚ側表面のいずれか、又は両面に形成してもよい。
【００８３】
次に、図６Ｂに示すように、例えば、真空プレスを用いて、焼成済みの高誘電体層を有するコンデンサ部品ＣＰＰを、樹脂絶縁層２３１に埋設させるとともに、樹脂絶縁層２３１を硬化させる。この際の真空プレス条件は、温度１３０〜１９０℃、圧力０．２〜０．６ＭＰａで、１〜３時間である。層状コンデンサＣＰＴは、層状コンデンサＣＰＴの上面と第１の樹脂絶縁層の上面とが同一平面を形成するようになるまで、第１の樹脂絶縁層に埋設される。
【００８４】
次に、図６Ｃに示すように、コア基板のアライメントマーク１３を利用して、コンデンサ部品ＣＰＰの上部電極４１Ａ（上部電極４１Ａは、シード層とシード層上の金属膜とからなっている）に開口部４１ａ１を設ける。開口部の位置は、後述するビアホール形成位置である。開口部の形成は、周知のサブトラクティブ法による。
【００８５】
次に、図６Ｄに示すように、貫通孔２４1Ｈj（ｊ＝１〜Ｎ、ここではＮ＝４として説明する。）を形成する。ここで、形成する貫通孔２４Ｈは、コア基板上の電源用導体パターンに到達している貫通孔２４1Ｈ1、コア基板上のグランド用導体パターンに到達している貫通孔２４1Ｈ２、コア基板上の信号用導体パターンに到達している貫通孔２４1Ｈ3である。こうした貫通孔は、ＣＯ2レーザやＵＶレーザ等で形成することができる。
【００８６】
次に、図６Ｅに示すように、ビアホール内部と樹脂絶縁層２３１上と導体層４１上に無電解めっき膜（無電解銅めっき膜）と無電解めっき膜上に形成された電解めっき膜（電解銅めっき膜）とからなるめっき膜１６Ｐを形成する。
【００８７】
次に、図６Ｆに示すように、サブトラクティブ法により、めっき膜１６Ｐと導体層４１とをパターン化してビア導体（グランド用のビア導体２４１Ｖｇ、電源用のビア導体２４１Ｖｐ、信号用のビア導体２４１Ｖｓ）２４１、導体パターン（電源用導体パターン、グランド用導体パターン、及び信号用導体パターン）２２1、第２層状電極４１、第１ビアランド１６Ｌとを形成する。第２層状電極４１は、めっき膜１６Ｐと上部電極層４１Ａとからなる。第２層状電極は、グランド用のビア導体と接続している第１ビアランド１６Ｌの周りに、導体が形成されていないスペース部１６Ｓを有している。第２層状電極４１は、所謂ベタパターンであり、スペース部以外が導体層であるため、電極面積が大きくなる。そして、第１及び第２層状電極がベタパターンなので、コンデンサ容量が大きくなる。
【００８８】
ここで、コア上の樹脂絶縁層に形成されているビア導体２４１は、コア基板上の導体回路とコア上の樹脂絶縁層に形成されている導体回路とを接続している。電源用のビア導体２４１Ｖｐはコア基板上の電源用の導体回路とコア上の樹脂絶縁層に形成されている電源用の導体回路とを接続している。グランド用のビア導体２４１Ｖｇは、コア基板上のグランド用の導体回路とコア上の樹脂絶縁層に形成されているグランド用の導体回路とを接続している。信号用のビア導体２４１Ｖsは、コア基板上の信号用の導体回路とコア上の樹脂絶縁層に形成されている信号用の導体回路とを接続している。
【００８９】
次に、図７Ａに示すように、第１の樹脂絶縁層２３1(コア上の樹脂絶縁層)と第２層状電極４１と導体回路２２1と第２ビアランド１６Ｌとを覆うように第２の樹脂絶縁層２３２（最上層の層間樹脂絶縁）を形成する。第２の樹脂絶縁層は、第１の樹脂絶縁層と同様な材料を使用することができる。
【００９０】
次に、図７Ｂに示すように、第２の樹脂絶縁層２３２の複数の所定位置に、レーザを照射して、導体回路２２1、第１層状電極４３又は第２ビアランド１６Ｌに達するビアホール２４2Ｏ（貫通孔）を形成する。そして、この貫通孔を形成した基板の表面に触媒を形成する。次いで、基板の表面に無電解めっき膜を形成する。
【００９１】
その後、無電解めっき膜上にめっきレジストを形成し、続いて、めっきレジストに露光・現像処理を行い、めっきレジストをパターニングする。次いで、めっきレジストの非形成領域に電解めっき膜を形成する。めっきレジストを剥離した後に、電解めっき膜間の無電解めっき膜を除去することで、図８に示すような無電解めっき膜と無電解めっき膜上の電解めっき膜とからなる導体パターン２２2とビア導体２４２を形成する。
【００９２】
上述した製法は、周知のセミアディティブ法である。ビア導体は、層間接続を行っていて、異なる樹脂絶縁層に形成されている導体回路間を接続している。
【００９３】
具体的には、グランド用ビア導体２４2Ｖｇは、最上層の樹脂絶縁層に形成されているグランド用の導体回路とコア上の樹脂絶縁層に形成されているグランド用の導体回路または第１電極とを接続している。また、電源用ビア導体２４2Ｖｐは、最上層の樹脂絶縁層に形成されている電源用の導体回路と、第１の樹脂絶縁層（コア上の樹脂絶縁層）に形成されている電源用の導体回路または第２ビアランドとを接続している。信号用ビア導体２４2Ｖｓは、最上層の樹脂絶縁層に形成されている信号用の導体回路と、第１の樹脂絶縁層（コア上の樹脂絶縁層）に形成されている信号用の導体回路とを接続している。
【００９４】
以上の樹脂絶縁層、導体層及びビア導体の形成工程を所望の回数繰り返すことにより、所望の層数Ｎ（本実施形態では、Ｎ＝２）だけ、樹脂絶縁層２３j（ｊ＝１〜Ｎ）、導体層２２j（ｊ＝１〜Ｎ）及びビア導体２４j（ｊ＝１〜Ｎ）を有する積層部２０が形成される（図８参照）。なお、積層部２０における最外層表面に形成される導体回路（最外の導体回路）２２Nの一部は、ＩＣチップを搭載するためのＩＣチップ搭載用パッドとなっている。
【００９５】
引き続き、積層部２０の表面（最上層の樹脂絶縁層と最外の導体回路上）にソルダーレジスト３０を形成する。かかるソルダーレジスト３０の形成に際しては、例えば、市販のソルダーレジスト組成物を塗布し、続いて、乾燥処理を行う。その後、マスクを用いて露光・現像し、導体回路の一部を露出させる開口部をソルダーレジストに形成する。ソルダーレジストに形成した開口部によって露出される導体回路の部分が半導体素子搭載用パッドとなる。なお、ソルダーレジスト３０の形成後、半導体素子搭載用パッド部分について、例えば、所望の浴を用いて無電解めっきにより、ニッケルめっき膜及び金メッキ膜を形成する。
【００９６】
この後、図９Ａに示すように、半田部材（半田バンプ）２１０を形成する。半田バンプは、はんだペーストを印刷、リフローすることにより形成する。
図１における第１の樹脂絶縁層が下層の樹脂絶縁層に相当し、最上層の樹脂絶縁層が上層の樹脂絶縁層に相当する。
【００９７】
以上のようにして、層状コンデンサＣＰＴが内蔵された多層プリント配線板１００が製造される。なお、図９Ａのプリント配線板は、コア基板の片面に、樹脂絶縁層、導体回路及びソルダーレジストを形成した例である。
【００９８】
図１１に、本発明の別の実施形態を示す。図１１のプリント配線板１００Ａは、コア基板１０の両面に、樹脂絶縁層、導体回路及びビア導体及び、ソルダーレジスト３０Ａ及び３０Ｂ並びに半田バンプ２１０Ａ及び２１０Ｂを有するものである。
プリント配線板１００Ａは、半田バンプを介して、半導体素子を搭載することができる。そして、プリント配線板１００Ａの表面（＋Ｚ側表面、すなわち、半導体素子搭載用パッドが形成されている側の表面）には、アンダーフィル樹脂２２０Ａで覆われるアンダーフィル被覆領域を有している。
【００９９】
次に、本発明の１実施形態であるプリント配線板１００が、電子部品として利用される例を説明する。
図９Ｂに示すように、まず、プリント配線板１００にＩＣチップを搭載する。かかるＩＣチップの搭載に際しては、ＩＣチップの裏面に配列された多数の接続用端子を、対応する半導体素子搭載用パッド上の半田部材２１０に接触させる。そして、リフローにより各端子を、部品搭載パッドに、半田部材２１０を介して接合する。
【０１００】
次に、図１０に示すように、プリント配線板１００とＩＣチップとの間にアンダーフィル樹脂２２０を充填する。こうして、電子部品２００が製造される。ここで、層状コンデンサの大きさは、アンダーフィル被覆領域より小さく、ＩＣチップより大きいものとなっている。さらに、層状コンデンサが形成されている位置は、アンダーフィル被覆領域とＩＣチップの直下である。そして、層状コンデンサが形成されている面に１：１で投影されたアンダーフィル被覆領域の投影面は、層状コンデンサの形成領域を含んでいる。また、層状コンデンサが形成されている面に１：１で投影されたＩＣチップの投影面は、層状コンデンサの形成領域に含まれている。
【０１０１】
上記のようにして製造された電子部品２００は、マザーボード等の他のプリント配線板に接合することができる。
【０１０２】
以上説明したような構造を採用することにより、層状コンデンサの電極面積の大きさを確保しつつ、層状コンデンサをプリント配線板の反りや変形が少ない部分に内蔵することができる。その結果、層状コンデンサには、クラックが生じにくくなる。
【０１０３】
また、層状コンデンサに、クラックなどの欠陥が生じたとしても、層状コンデンサがアンダーフィル樹脂直下に配置されているので吸湿などにより、絶縁劣化が起こりにくい。層状コンデンサの大部分はＩＣチップの直下に配置されているので、さらに、吸湿の影響は受け難い。
【０１０４】
図９Ｂに示すように、層状コンデンサは、ＩＣチップが搭載される面とコア基板の間に内蔵されるので、ＩＣチップが搭載される面とは、反対側のプリント配線板の表面からの吸湿は、厚みの厚いコア基板により遮断されやすい。
【０１０５】
また、外部電源から層状コンデンサまでの配線、及び集積回路チップまでの配線長は、いずれも短くすることができる。これによって、内蔵される半導体素子のオン／オフの間隔が短く、周波数が上記のような高い範囲内にある集積回路チップが実装されても、十分なデカップリング効果を得ることができるものとすることができる。
【０１０６】
上記の実施形態では、積層部２０は、第１の樹脂絶縁層２３１及び最上層の樹脂絶縁層２３２からなる２層構造とし、第１の樹脂絶縁層と最上層の樹脂絶縁層との間に層状キャパシタＣＰＴを配置している。
しかし、積層部２０における集積回路チップ搭載側の樹脂絶縁層の層数を３層以上とし、最上層の樹脂とその下に形成される樹脂絶縁層との間に層状キャパシタＣＰＴを配置することもできる。
【０１０７】
また、プリント配線板の表面（ソルダーレジスト上）に形成されるアンダーフィル被覆領域の大きさは、例えば、半田バンプの高さを調整してプリント配線板とＩＣチップとの距離を調整することによって、調製することができることは無論である。この方法以外にも、アンダーフィル剤の粘度を調整することや、アンダーフィル剤を塗布する位置を調整すること等によっても、アンダーフィル被覆領域の大きさを調整することができる。
【実施例】
【０１０８】
以下に実施例を挙げて、本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１０９】
（実施例１）
（１−１）高誘電体シートの形成
（ａ）ニッケル箔の熱処理
後に第１層状電極(第１電極)４３となる、厚み１００μｍのニッケル（Ｎｉ）箔の大きさは、後工程で搭載する集積回路チップより大きく、アンダーフィルの形成領域より小さい大きさとした（図４Ａ参照）。約１，０００℃で熱処理を行った。次いで、Ｎｉ箔の表面を研磨し、厚みを約９０μｍとした(図４Ｂ参照)。
【０１１０】
（ｂ）ゾル−ゲル膜形成用溶液の調製
ジエトキシバリウムとビテトライソプロポキシドチタンを、１．０モル／Ｌとなるように秤量し、脱水メタノールと２−メトキシエタノールとを３／２（ｖ／ｖ）で混合した溶媒中に、順次溶解した。この溶解液を、窒素雰囲気下、室温にて３日間攪拌し、バリウムとチタンのアルコキシド前駆体組成物溶液を調製した。
【０１１１】
次いで、この前駆体組成物溶液を、０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５μＬ／分で窒素気流中で噴霧して加水分解を行い、ゾル−ゲル溶液を調製した。このゾル−ゲル溶液を０．２μｍのフィルターを用いてろ過し、高誘電体シート形成に使用するろ液を得た。
このろ液の粘度は、後述するスピンコート／乾燥／焼成という１サイクルで形成される膜厚が約０．０３μｍとなるように調製した。
【０１１２】
（ｃ）ゾル−ゲル膜の形成
得られたろ過液を、上記のＮｉ箔上に、１，５００ｒｐｍにて１分間スピンコートを行い、１５０℃に保持したホットプレート上で３分間加熱乾燥した後、８５０℃に保持した電気炉中で１５分間焼成を行った。この工程を３０回繰り返し、厚み約０．９μｍのゾル−ゲル膜を形成した（図４Ｃ参照）。
【０１１３】
（ｄ）上部電極の形成
次いで、真空蒸着装置を用いてスパッタリングを行い、銅層を形成した。ついで、電解めっきを行い、厚み約１０μｍの電解めっき膜を形成し、上部電極(第２電極の一部)とした（図４Ｄ参照）。
（ｅ）下部電極パターニング及びアライメントマークの形成
周知のサブトラクティブ法で下部電極をパターニングし、電極とアライメントマークとを同時に形成し、高誘電体シートを形成した（図４Ｅ参照）。
【０１１４】
（１−２）コア基板の製造
（ａ）樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重両部、ＳｉＯ2球状粒子（アドマテック社製、ＣＲＳ １１０１−ＣＥ；表面シランカップリング剤コーティング処理、平均粒子径１．６μｍ、最大粒子径１５μｍ以下）１７０重量部、及びレベリング剤（サンノプコ社製、ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、２３±１℃にて、その粘度が４５〜４９Ｐａ・ｓの樹脂充填剤を調製した。
なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。
【０１１５】
（ｂ）多層プリント配線板の製造
厚さ０．８ｍｍのガラスエポキシ樹脂製の絶縁性基板の両面に、厚さ１８μｍの銅箔がラミネートされている銅張積層板を準備した。この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔を形成した。
次に、銅箔上と貫通孔との表面に、無電解銅めっき処理及び電解銅めっき処理を順次施し、無電解銅めっき膜と、そのめっき膜上に形成した電解めっき膜とからなるスルーホール導体とを形成した。
【０１１６】
次に、スルーホール導体を形成した基板を水洗いし、乾燥した後に、黒化浴処理と還元浴処理とを行い、スルーホール導体表面を粗化面とした。
黒化浴（酸化浴）として、ＮａＯＨ（１０ｇ/Ｌ）、ＮａＣｌＯ2（４０ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液を使用した。また、還元浴として、ＮａＯＨ（１０ｇ/Ｌ）、ＮａＣｌＯ2（４０ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液を使用した。
【０１１７】
次に、スルーホール導体内部に、上記（ａ）で記載した樹脂充填材を以下のように充填した。
まず、スキージを用いてスルーホール内に樹脂充填材を押し込み、１００℃で２０分間乾燥させた。続けて、この基板の片面を＃６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨し、電解銅めっき膜上に上記の樹脂充填材が残らないように研磨した。次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を、この基板の他方の面についても同様に行った。
その後、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行い、樹脂充填層を形成させた。
【０１１８】
次に、電解銅めっき膜上と樹脂充填材上に無電解めっき膜と電解めっき膜とを順次形成した。続いて、サブトラクティブ法で絶縁基板１１上に導体回路を形成した。これと同時に、樹脂充填材を覆う導体回路も形成した（図５Ａ参照）。
上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹き付けて、導体回路１４の表面とスルーホール導体１９のランド表面とをエッチングすることにより、導体回路１４の全表面（スルーホール導体１９のランド表面を含む）に粗化面（図示せず）を形成した。
【０１１９】
エッチング液として、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を使用した。
【０１２０】
次に、コア基板上に真空ラミネータを用いて樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付けた。樹脂フィルムとして、ＡＢＦ−４５ＳＨ（味の素（株）製）を用いた。
次に、高誘電体シートを半硬化状態の樹脂フィルム上に位置合わせして積層した(図６Ａ参照)。両者の位置合わせは、高誘電体シートのアライメントマークとコア基板のアライメントマークとをカメラで認識して行った。
【０１２１】
その後、０．４ＭＰａ、１７０℃、２時間のプレス条件で真空プレスして、高誘電体シートを樹脂フィルムに埋設させるとともに、樹脂フィルムを硬化させた。高誘電体シートは、高誘電体シートの上面（第１層状電極の上面）と第１の樹脂絶縁層の上面とが面一になるように、第１の樹脂絶縁層２３1に埋設した(図６Ｂ参照)。樹脂フィルムを硬化させ、第１の樹脂絶縁層とした。
上部電極をサブトラクティブ法でパターニングして開口部を形成した（図６Ｃ参照）。上部電極に形成された開口部の位置は、後述するビアホールを形成する位置である。
【０１２２】
次いで、高誘電体シートを貫通してコア基板の導体回路に到達するビアホールを形成した(図６Ｄ参照)。このビアホールは、ＵＶレーザにより形成した。
【０１２３】
次に、基板表面に、ＰｄＣｌ2とＳｎＣｌ2とを含む触媒溶液中に浸漬し、パラジウム金属を基板表面に析出させるパラジウム触媒付与を行った。下記の組成のめっき浴（浴温３４℃）に約４０分間浸漬して、約０．６〜３．０μｍの厚みの無電解銅めっき膜を形成した。
【０１２４】
【０１２５】
引き続き、上記の無電解めっき膜をシードメタルとして、無電解めっき膜上に２５μｍ厚みの電解めっき膜を形成し、無電解めっき膜と無電解めっき膜上の電解めっき膜からなるめっき膜１６Ｐを形成した（図６Ｅ参照）。めっき膜上に、真空ラミネータを用いてエッチングレジストを形成した。
【０１２６】
エッチングレジストに露光・現像処理を行った後に、エッチングレジスト非形成部のめっき膜１６Ｐと上部電極とを、エッチングで除去した。図６Ｆに示すように、導体回路２２１と第１電極４１と第２ビアランド１６Ｌとビア導体２４１Ｖを形成した。
【０１２７】
電解銅めっき条件：電流密度１Ａ／ｄｍ2、通電時間１１５分、浴温２３±２℃
【０１２８】
エッチング液として、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を用いて、上記と同様に、導体回路と第１電極と第２ビアランドの表面を粗化し、続いて、第１の樹脂絶縁層と導体回路と第１電極と第２ビアランドとの上に、樹脂フィルムを積層した。その後、樹脂フィルムを硬化して最上層の樹脂絶縁層とした(図７Ａ参照)。
【０１２９】
最上層の樹脂絶縁層にビア導体用のバイアホール２４2Ｏを形成した（図７Ｂ参照）。バイアホールは、第１の樹脂絶縁層上の導体回路や第１電極や第２ビアランドに到達するように、形成した。
【０１３０】
最上層の樹脂絶縁層の表面を粗化した後、樹脂絶縁層の表面とバイアホールの内部に触媒を形成した。次に、樹脂絶縁層の表面とバイアホールの内部に無電解銅めっき膜を形成した。無電解めっき膜上に市販のめっきレジストを形成し、めっきレジストに露光・現像処理を行い、めっきレジストをパターニングした。その後、めっきレジストの非形成部に電解銅めっき膜を形成した。
【０１３１】
次に、上記のめっきレジストを除去し、隣接する電解銅めっき膜間の無電解めっき膜をエッチング除去した。これにより、最上層の樹脂絶縁層上に導体回路（電源用の導体回路、グランド用の導体回路、信号用の導体回路）を形成した。また、最上層の樹脂絶縁層にビア導体（電源用のビア導体、グランド用のビア導体、信号用のビア導体）を形成した(図８参照)。
これによって、第１の樹脂絶縁層上の導体回路と最上層の樹脂絶縁層上の導体回路は、最上層の樹脂絶縁層に形成されたビア導体により接続された。ＡＢＦ−４５ＳＨ（味の素（株）製）を使用した樹脂絶縁層の形成から、導体回路とビア導体の形成までの手順を２回繰り返し、セミアディティブ法により、ビルドアップ部を形成した。
次に、最上層の樹脂絶縁層と最上層に形成されている導体回路との上にソルダーレジストを形成した。
【０１３２】
その後、最上層に形成されている導体回路を露出させる開口部をソルダーレジスト層に形成した。ソルダーレジスト層に形成した開口部により露出している導体回路（最上層の樹脂絶縁層上に形成されている導体回路）の部分がパッドとなる。
ここで、電源用のパッドとグランド用のパッド及び信号用のパッドを形成した。電源用のパッドは、ビア導体と導体回路を介して、第２層状電極と電気的に接続している。また、グランド用のパッドは、ビア導体と導体回路を介して、第１層状電極と電気的に接続している。
【０１３３】
次いで、パッド上に半田ペーストを印刷し、リフローを行って半田バンプを形成し、プリント配線板１００を形成した(図９Ａ参照)。
この半田バンプの上にＩＣチップを搭載し、ＩＣチップとプリント配線板との間に市販のアンダーフィル樹脂を充填し、硬化させて電子部品２００を得た(図９Ｂ参照)。ここで、プリント配線板の表面（ソルダーレジスト上）に形成されるアンダーフィルの領域は、コンデンサより大きくなるよう調整した（図２参照）。
【０１３４】
以上のように、本発明に係る多層プリント配線板は、層状コンデンサを備えるプリント配線板として有用であり、装置の薄型化を図るために適している。
さらに、本発明に係る多層プリント配線板は、十分なデカップリング効果を維持しつつ、絶縁信頼性に優れる多層プリント配線板を歩留まりよく製造するのに適している。
【０１３５】
本発明の実施形態は、層状コンデンサにおけるクラックの発生を防止しつつ、歪を最小限に抑えて絶縁信頼性を向上させたプリント配線板を指すものである。
【０１３６】
セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサとを含むプリント配線板が提供される。そして、半導体素子搭載用パッドは、第１パッド及び第２パッドを含み、前記半導体素子搭載用パッドは、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されている。前記半導体素子と前記プリント配線板との間に提供される、アンダーフィル樹脂で覆われたアンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きい。前記コンデンサは前記アンダーフィル被覆領域の直下に位置している。
【０１３７】
本発明については、上記の技術に照らせば、各種の修飾及び変形が可能である。このため、本願の特許請求の範囲内において、特に記載されたもの以外についても実施できるものと理解される。
【技術分野】
【０００１】
本発明は、セラミック製の高誘電体層を第１電極と第２電極で挟んだコンデンサを内蔵し、半導体素子を実装するためのパッドを有するコンデンサ内蔵プリント配線板及び電子部品に関する。
【背景技術】
【０００２】
従来から、半導体素子等の電子部品を搭載し、所望の機能を発揮させるために、プリント配線板が広く利用されている。こうしたプリント配線板では、搭載される半導体素子のスイッチング動作、特に高速のスイッチング動作にともない、電源ラインの電位が瞬時的に低下することがある。このような電位の瞬時低下を抑えるために、電源パターンとグラウンドパターンとの間にキャパシタ素子を配置して、デカップリング機能により、電源ラインの電位の瞬時的な低下を抑制することが行われる。
【０００３】
こうしたデカップリング用のキャパシタ素子は、プリント配線板とは別途に用意され、当該プリント配線板に搭載されてきたが、近年において、キャパシタ素子を内蔵したプリント配線板の技術が提案されている（特許文献１参照；以下、「従来例」と呼ぶ）。この従来例の技術では、セラミック製の高誘電体層を下部電極と上部電極で挟んだ構造のコンデンサ部を内蔵するビルドアップ多層プリント配線板が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９１５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来例に記載されたビルドアップ多層配線板は、内蔵するコンデンサの静電容量を大きくするため、コンデンサの誘電体層をセラミック製とし、その厚みを薄くしている。しかしながら、このようなコンデンサ部を内蔵するビルドアップ多層プリント配線板では、セラミック製の誘電体層と、プリント配線板との熱膨張係数の相違から、温度変化により誘電体層にクラックが入りやすいという問題点があるとされている。
また、誘電体層の厚みが薄いので、誘電体層に欠陥が生じやすくなる。そして、誘電体層にクラックや欠陥が生じると、吸湿等によって電流のリークが起こりやすくなり、絶縁信頼性の低下を招くことになる。
【０００６】
本発明は、上記のような課題を解決するためになされたものであり、十分なデカップリング効果を維持しつつ、絶縁信頼性に優れる多層プリント配線板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係るプリント配線板は、絶縁層と、セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサとを含むものである。このプリント配線板においては、複数の樹脂絶縁層が前記絶縁層上に形成されており、前記コンデンサの第１電極側から提供される上層の樹脂絶縁層と、第２電極側から提供される下層の樹脂絶縁層とを有している。そして、半導体素子搭載用パッドは、第１パッド及び第２パッドを含み、前記半導体素子搭載用パッドは、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されており、前記樹脂絶縁層の少なくとも１つに形成されている第１ビア導体は、第１パッドと第１電極とを道通接続している。
【０００８】
すなわち、本発明の一実施形態に係る発明によれば、絶縁層と；セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサと；前記絶縁層上に形成されていて、前記コンデンサを挟む上層の樹脂絶縁層と下層の樹脂絶縁層とを有する複数の樹脂絶縁層と；前記樹脂絶縁層の内、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドと；前記樹脂絶縁層の少なくとも１層に形成されていて、前記第１パッドと前記第１電極とを電気的に接続する第１のビア導体と；前記樹脂絶縁層の少なくとも１層に形成されていて、前記第２パッドと前記第２電極とを電気的に接続する第２のビア導体、とからなるコンデンサ内蔵プリント配線板であって；前記半導体素子と対向する前記プリント配線板の表面には、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われるアンダーフィル被覆領域が存在し、前記アンダーフィル被覆領域が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きく；そして前記コンデンサは前記アンダーフィル被覆領域の直下に位置している；ことを特徴とするコンデンサ内蔵プリント配線板が提供される。
【０００９】
また、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されており、前記樹脂絶縁層の少なくとも１つに形成されている第２ビア導体は、第２パッドと第２電極とを道通接続しており、そして、前記半導体素子と前記プリント配線板との間には、アンダーフィル樹脂で覆われるアンダーフィル被覆領域が提供されることが好ましい。前記アンダーフィル被覆領域は、前記半導体素子と対向する前記プリント配線板の表面に提供されることが好ましく、前記アンダーフィル被覆領域が前記高誘電体層の形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きいことが好ましい。前記コンデンサは前記アンダーフィル被覆領域の直下に位置していることが好ましい。
【００１０】
また、前記半導体素子搭載用パッドは、パッド形成領域内に形成され、前記高誘電体層が前記パッドが形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記パッド形成領域は、前記高誘電体層の形成領域よりも小さいことが好ましい。ここでパッド形成領域は、四角形の領域であって、全パッドをその中に含み、面積が最小となる長方形又は正方形をした領域である。
【００１１】
ここで、前記プリント配線板に、前記半導体素子搭載用パッドを介して半導体素子を搭載するときに、前記コンデンサは前記半導体素子の直下に位置しており、かつ、前記半導体素子が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記半導体素子は、前記高誘電体層が形成されている領域に含まれることが好ましい。
【００１２】
さらに、前記アンダーフィル樹脂は、前記最上層の樹脂絶縁層上に形成されていることが好ましい。ソルダーレジスト層は、前記最上層の樹脂絶縁層上に形成され、前記アンダーフィル樹脂は、前記ソルダーレジスト層の上に形成されていることが好ましい。
【００１３】
前記高誘電体層はまた、チタン酸バリウム、チタン酸ストロンチウム、酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸ジルコン酸ニオブ鉛、チタン酸ジルコン酸カルシウム鉛及びチタン酸ジルコン酸ストロンチウム鉛からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることが好ましい。
【００１４】
また、前記樹脂絶縁層は、ガラス長繊維以外のフィラーを含有している樹脂絶縁層であることが好ましい。さらに、前記第２電極は銅からなる電源電極であり、前記第１電極はニッケルからなるグランド電極であることが好ましい。
前記絶縁層は、心材としてガラスクロス、ガラス不織布もしくはアラミド繊維を有し、前記心材に熱硬化性樹脂を含浸させ、硬化した樹脂基板であることが好ましい。
【００１５】
上記のコンデンサ内蔵プリント配線板では、高誘電体層と該高誘電体層を挟む第１及び第２層状電極とを有する層状コンデンサは、前記アンダーフィル被覆領域の直下に形成されていて、その大きさは、上記被覆領域よりも小さくなっている。この結果、層状コンデンサの電極面積の大きさが確保される上、層状コンデンサがプリント配線板の反りや変形が少ない部分に内蔵されることになる。このため、薄くて脆い高誘電体層のクラックの発生が抑えられる。
【００１６】
また、外部電源から層状コンデンサまでの配線を短くすることができるとともに、ＩＣチップまでの配線長も短くすることができる。これによって、実装される半導体素子（ＩＣチップ）のオン／オフの間隔が短く、周波数が３ＧＨｚ〜２０ＧＨｚと高い範囲内にある半導体素子を使用した場合でも、十分なデカップリング効果を得ることができる。
【００１７】
本発明はさらにまた、上述したコンデンサ内蔵プリント配線板と；前記プリント配線板の表面に実装されたＩＣチップと；前記プリント配線板の表面と前記ＩＣチップとの間に充填されたアンダーフィル材と；を備えることを特徴とする電子部品である。
【００１８】
こうした構成のコンデンサ内蔵プリント配線板を使用した電子部品においてもまた、薄くて脆い高誘電体層のクラックの発生が抑えられ、十分なデカップリング効果を得ることができる。
【発明の効果】
【００１９】
以上のような構成とすることによって、プリント配線板の反りを小さいものとすることができ、層状コンデンサにクラックが発生することを防止することができる。それによって、プリント配線板の絶縁信頼性を高めることができる。
【００２０】
また、以上のような構成のプリント配線板を用いた結果として、電源ラインの電位の瞬時的な低下が抑制される。これによって高周波動作安定性の高いＩＣチップ搭載用のプリント配線板が提供されることとなる。さらにまた、絶縁信頼性及び高周波動作安定性の高い電子部品が提供されることになる。
【図面の簡単な説明】
【００２１】
発明の詳細な説明を図面を参照しつつ、これらを関連付けて考慮することによって、本発明の詳細とその効果とを理解することができるであろう。
【００２２】
【図１】図１は、本発明の一実施形態に係る電子部品の外観構成を概略的に示す、断面図である。
【図２】図２は、本発明の一実施形態に係るプリント配線板と、アンダーフィル材と、集積回路チップの大きさの関係、及びアライメントマークを示す平面図である。
【図３】図３は、本発明の一実施形態に係る層状キャパシタの構造を示す断面図である。
【図４Ａ】図４Ａは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その１）である。
【図４Ｂ】図４Ｂは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その２）である。
【００２３】
【図４Ｃ】図４Ｃは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その３）である。
【図４Ｄ】図４Ｄは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その４）である。
【図４Ｅ】図４Ｅは、本発明の一実施形態に係る層状キャパシタの製造工程を示す図（その５）である。
【図５Ａ】図５Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１）である。
【図５Ｂ】図５Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その２）である。
【００２４】
【図６Ａ】図６Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その３）である。
【図６Ｂ】図６Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その４）である。
【図６Ｃ】図６Ｃは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その５）である。
【図６Ｄ】図６Ｄは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その６）である。
【００２５】
【図６Ｅ】図６Ｅは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その７）である。
【図６Ｆ】図６Ｆは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その８）である。
【図７Ａ】図７Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その９）である。
【図７Ｂ】図７Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１０）である。
【００２６】
【図８】図８は、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１１）である。
【図９Ａ】図９Ａは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１２）である。
【図９Ｂ】図９Ｂは、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１３）である。
【図１０】図１０は、本発明の一実施形態に係る電子部品の製造工程を示す工程図（その１４）である。
【図１１】図１１は、本発明の一実施形態に係る電子部品の外観構成を概略的に示す、断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明のプリント配線板及び電子部品の一例を、図１〜１１を参照しつつ、一実施形態として詳細に説明する。なお、以下の説明及び図面においては、同一又は同等の要素については同一符号を付し、重複する説明を省略する。
【００２８】
図１は、本発明の１実施形態に係るプリント配線板１００と、１実施形態のプリント配線板１００に半導体素子（例えば、ＩＣチップ）３００を搭載し、半導体素子（例えば、ＩＣチップ）とプリント配線板間にアンダーフィル樹脂２２０を充填した状態を示す図である。ここで、ＩＣチップは、プリント配線板１００の＋Ｚ方向側表面上の導体回路（配線パターン）２２２の一部である半導体素子搭載用パッドに半田部材（半田バンプ）２１０を介して搭載されている。そして、プリント配線板１００と、ＩＣチップとの間には、アンダーフィル材２２０が充填されている。
【００２９】
ここで、アンダーフィル材２２０としては、例えば、熱硬化型のエポキシ樹脂やシリコン樹脂が使用される。上記アンダーフィル材２２０には、ＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂が含有されていてもよいし、シリカ、アルミナ、ジルコニア等の無機系の短繊維状、球形状、平板状粒子が含有されていてもよい。
【００３０】
このアンダーフィル材２２０の材質は、ヤング率が１０〜１，０００ＭＰａと低い範囲にあるものであることが好ましい。アンダーフィル材２２０のヤング率がこの範囲にあれば、ＩＣチップとプリント配線板１００との間で、熱膨張係数差に起因する応力が発生した場合でも、その応力を十分に緩和することができる。
【００３１】
前記プリント配線板１００は、（ａ）コア基板１０と、（ｂ）コア基板１０の＋Ｚ方向側表面（第１面）上に形成された積層部２０と、（ｃ）積層部２０の＋Ｚ方向側表面上に形成されたソルダーレジスト３０とを有している。
【００３２】
コア基板１０は、（ｉ）絶縁層１１と、（ii）絶縁層１１の＋Ｚ方向側表面上に形成された導体回路（配線パターン）１２及びアライメントマーク１３と、（iii）絶縁層１１の−Ｚ方向側表面（第２面）上に形成された導体回路（配線パターン）１４と、（iv）導体回路１２と導体回路１４との層間接続を行うスルーホール導体１５とを有している。
【００３３】
なお、アライメントマーク１３は、絶縁層１１の＋Ｚ方向側表面であって、後述する層状コンデンサＣＰＴが形成される直下部以外の絶縁層の表面に形成される。
【００３４】
積層部２０は、（ｉ）樹脂絶縁層２３ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と、（ii）導体回路（配線パターン）２２ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と（iii）導体回路２２ｊ-1（ここで、導体回路１２を導体回路２２0としている）と導体回路（配線パターン）２２ｊとの層間接続を行うビア導体２４ｊ（ｊ＝１〜Ｎ：本実施形態では、Ｎ＝２としている）と、（iv）層状コンデンサＣＰＴを備えている。
【００３５】
図１においては、層状コンデンサは、コア基板上に形成されている樹脂絶縁層（コア上の樹脂絶縁層）２３1の第１面と最上層の樹脂絶縁層２３２の第２面との間に形成されている。ここで、コア上の樹脂絶縁層の第１面は、コア基板と接している側とは反対側の面である。また、最上層の樹脂絶縁層は、樹脂絶縁層の内、最も外側に位置する樹脂絶縁層であって、最上層の樹脂絶縁層の第１面には、半導体素子搭載用のパッドが形成されている。最上層の樹脂絶縁層の第２面は、最上層の樹脂絶縁層の半導体素子搭載用パッドが形成されている面（最上層の樹脂絶縁層の第１面）とは反対側の面である。
【００３６】
本願発明の別の実施形態を図１１に示す。
図１１においては、層状コンデンサの形成位置は図１と同じであるが、−Ｚ側表面（ＩＣチップが搭載されている面とは反対側）にも、樹脂絶縁層、ビア導体と導体回路が形成されている。なお、樹脂絶縁層の形成数を増やし、層状コンデンサの形成位置を変更することも可能である。例えば、最上層の樹脂絶縁層の第２面と第１の内層の樹脂絶縁層の第１面との間に形成するようにしてもよい。ここで、第１の内層の樹脂絶縁層は、最上層の樹脂絶縁層の下に形成されていて、最上層の樹脂絶縁層の第２面と接している樹脂絶縁層である。第１の内層の樹脂絶縁層の第１面は、最上層の樹脂絶縁層の第２面と向かい合う側の面である。
【００３７】
図１及び図１１に示したように、層状コンデンサは剛性の高いＩＣチップもしくはコア基板の近くに配置されることが好ましい。このようにすることにより、層状コンデンサは、熱膨張又は熱収縮による反り等による変形が小さい部分に配置されることになり、層状コンデンサにかかる応力が小さくなる。その結果、コンデンサ内蔵プリント配線板の信頼性が向上する。
また、この層状キャパシタ（コンデンサ）ＣＰＴの一方の電極はグランドラインと電気的に接続されるとともに、他方の電極は電源ラインと電気的に接続されるようになっている。
【００３８】
なお、最上層の樹脂絶縁層２３２上に形成されている導体回路（配線パターン）２２2の一部がＩＣチップを搭載するための半導体素子搭載用パッドとして利用されている（図１参照）。半導体素子搭載用パッドは第１パッドと第２パッドと第３パッドとからなり、最上層の樹脂絶縁層上で二次元的にパッド群を形成している。ここで、第１パッドは半導体素子のグランドと電気的に接続している。第２パッドは半導体素子の電源と電気的に接続している。第３パッドは半導体素子のシグナルと電気的に接続している。
【００３９】
図１に示す電子部品２００は、本発明の１実施形態であるプリント配線板１００の好適な利用方法を示している。電子部品２００は、プリント配線板１００と、パッド上に形成されている半田バンプ２１０を介してプリント配線板１００に実装されているＩＣチップ３００と、ＩＣチップとプリント配線板１００の間に充填されているアンダーフィル樹脂２２０とからなる。
【００４０】
図２は、アンダーフィル被覆領域、ＩＣチップ、層状コンデンサ(コンデンサ)の大きさと断面方向の位置関係について、好適な例を示している。電子部品２００では、ＩＣチップと、層状コンデンサＣＰＴと、アンダーフィル被覆領域の大きさは、電子部品２００のＸＹ平面図である図２に示すような関係になっている。すなわち、Ｚ軸方向（プリント配線板の断面方向）に関する投影を行った場合に、層状コンデンサＣＰＴが形成されている領域（点線は高誘電体層の外周を示している）ＣＰＣは、アンダーフィル被覆領域２２０Ｃに含まれるようになっている。また、Ｚ軸方向に関する投影を行った場合に、層状コンデンサＣＰＴが形成されている領域ＣＰＣは、ＩＣチップを含むようになっている。ここで、アンダーフィル被覆領域２２０Ｃは、プリント配線板の表面において、プリント配線板がアンダーフィル樹脂２２０によって覆われる部分である。IＣチップの大きさは、プリント配線板の表面に平行な面の大きさＩＣＣ（ＩＣチップの外周によって囲まれる部分の領域）である。
【００４１】
すなわち、高誘電体層の大きさＣＰＣ（高誘電体層の外周により囲まれる部分の領域）は、アンダーフィル被覆領域の大きさ（アンダーフィルがプリント配線板の表面を覆う部分の領域）よりも小さく、ＩＣチップよりも大きい。そして、高誘電体層（層状コンデンサ）は、アンダーフィル被覆領域２２０ＣとＩＣチップの直下に位置している。この範囲の大きさと位置に配置することによって、高誘電体層にクラックが生じ難くなる。なぜなら、層状コンデンサがプリント配線板の反りや変形の少ない部分に内蔵されることとなるからである。その上、セラミック製の高誘電体層が大きくなるので、プリント配線板の熱膨張係数をＩＣチップに近づけることができる。プリント配線板の反り量などが小さくなる。
【００４２】
ＩＣチップの直下の領域では熱膨張差による応力が問題となるため、この部分にアンダーフィルを形成すれば、材料コストを抑えながら、効率よく層状コンデンサの誘電体層にクラックが発生することを防止することができる。
【００４３】
層状コンデンサＣＰＴは、図３に示すように、（ｉ）後述するセラミック系の高誘電体材料を高温で焼成した高誘電体層４２と、（ii）高誘電体層４２の＋Ｚ方向側表面に形成された導体パターンである第２層状電極４１と、（iii）高誘電体層４２の−Ｚ方向側表面に形成された導体パターンである第１層状電極４３及びアライメントマーク４５とを有している。
【００４４】
ここで、第１層状電極４３はグランドに電気的に接続され、また、第２層状電極４１は電源ラインに電気的に接続される。上記第１層状電極４３及び第２層状電極４１は、ニッケル、銅、白金、金、クロム、及びチタンからなる群から選ばれる金属で構成されるものであり、同一の金属で構成されてもよく、別々の金属で構成することもできる。また、アライメントマーク４５は、第１層状電極４３と同様の材料で構成され、いずれの配線パターンとも接続されないようになっている。
【００４５】
なお、このコンデンサを製造するにあたって、銅とニッケルとを電極として用いる場合には、例えば、銅からなる電極をグランド、ニッケルからなる電極を電源として構成してもよく、逆に、銅からなる電極を電源、ニッケルからなる電極をグランドとすることもできる。
【００４６】
第２層状電極４１は、開口部４１ａを有するベタパターンである。開口部４１ａ内には、上述したビア導体２４1の内の第１パッドと電気的に接続しているビア導体（第１ビア導体）もしくはランド（第１ビアランド）が形成されている。第２層状電極と第１ビアランド、第２層状電極と第１ビア導体の間には、両者が短絡しないようにするため、スペース（導体の非形成領域）が形成されている。
【００４７】
ここで、開口部４１ａの数を少なくするほど、第２層状電極４１の面積を広く確保することができ、層状コンデンサＣＰＴの静電容量を大きくすることができるようになる。なお、開口部４１ａは、層状コンデンサＣＰＴの静電容量等を考慮して適宜、配置を決定すればよい。
第２ビア導体は、第２層状電極と電気的に接続している。また、第２層状電極と第２パッドは、第２ビア導体を介して電気的に接続される。
【００４８】
第１層状電極４３は、開口部４３ａを有するベタパターンである。開口部４３ａには、ビア導体２４1の内の第２パッドと電気的に接続しているビア導体（第２ビア導体）が形成されている。第２ビア導体と第１層状電極との間には、両者が短絡しないようにするため、スペース（導体の非形成領域）が形成されている。ここで、開口部４３ａの数を少なくするほど、第１層状電極４３の面積を広く確保することができ、層状キャパシタＣＰＴの静電容量を大きくすることができるようになる。なお、開口部４３ａは、層状キャパシタＣＰＴの静電容量等を考慮して適宜、配置を決定すればよい。
【００４９】
第１ビア導体は、第１層状電極と電気的に接続している。また、第１層状電極と第１パッドは、第１ビア導体を介して電気的に接続される。このように、第１層状電極がＩＣチップ搭載用の第１パッド（グランド用パッド）と電気的に接続され、第２層状電極がＩＣチップ搭載用の第２パッド（電源用のパッド）と電気的に接続されている。従って、ＩＣチップと層状コンデンサが電気的に接続されているので、プリント配線板１００はＩＣチップの瞬時的な電位の低下を抑制するデカップリング機能を果たすことが可能となる。
【００５０】
ここで、第１ビア導体と、第２ビア導体は、格子状に交互に並ぶようにすることができる。このようにすることで、ループインダクタンスが低くなり、これによって電源電位の瞬時低下を防止しやすくなる。なお、第１ビア導体と、第２ビア導体は千鳥状に交互に並ぶようにしてもよく、この場合も同様の効果が得られる。
また、第１及び第２層状電極４１，４３の間の距離は１０μｍ以下であって実質的に短絡しない距離に設定されている。
【００５１】
高誘電体層４２は、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（(Ｐｂ，Ｌａ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（(Ｐｂ，Ｎｂ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（(Ｐｂ，Ｃａ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（(Ｐｂ，Ｓｒ）（Ｚｒ，Ｔｒ）Ｏ3；ＰＳＺＴ）からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることが好ましい。
【００５２】
層状コンデンサの高誘電体層４２は上記のようなセラミック素材で形成されている。このため、誘電率を高くすることができる。これによって層状コンデンサの静電容量を大きくすることができる。この結果、半導体素子のオンオフの周波数が１ＧＨｚ〜数十ＧＨｚと高く、例えば、３ＧＨｚ〜２０ＧＨｚの範囲にあり、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏するものとすることができる。
【００５３】
次に、本願発明の１実施例であるプリント配線板１００の製造について、上記では説明を省略した各要素の素材に言及しつつ、説明する。
【００５４】
まず、層状コンデンサＣＰＴの前駆体であるコンデンサ部品ＣＰＰの製造について説明する。
コンデンサ部品ＣＰＰの製造に際しては、まず、適当な厚みの金属箔４３Ａ、例えば、厚み約１００μｍのニッケル(Ｎｉ)箔を準備する（図４Ａ参照）。金属箔の大きさは、ＩＣチップの面積より大きく、アンダーフィル被覆領域２２０よりも小さくなるようにする。
【００５５】
引き続き、金属箔４３Ａを１，０００℃以下の温度で熱処理した後に表面を研磨して、厚み１０〜５０μｍの金属箔４３Ｂとする（図４Ｂ参照）。
このように処理した金属箔４３Ｂ上に、以下のようにしてゾル−ゲル膜を形成する。
【００５６】
上記の高誘電体層４２の形成に際しては、適当な混合比で混合した溶媒、例えば、脱水メタノールと２−メトキシエタノールとを３／２（ｖ／ｖ）で混合した溶媒中に、所定の濃度（例えば、１．０モル／Ｌ）となるように秤量したバリウム化合物とチタン化合物、例えば、ジエトキシバリウムとビテトライソプロポキシドチタンとを順次溶解する。この溶解液を、窒素雰囲気中、室温にて所望の時間攪拌し（例えば、３日間）、バリウムとチタンのアルコキシド前駆体組成物溶液を調製する。
【００５７】
次いで、この前駆体組成物溶液を、低温、例えば、０℃に保ちながら攪拌し、予め脱炭酸した水を、所望の速度、例えば、０．５μＬ／分、窒素気流中で噴霧して加水分解を行い、ゾル−ゲル溶液を調製する。このゾル−ゲル溶液をフィルターでろ過して析出物等をろ過し、高誘電体シート形成に使用するろ過液を得る。
【００５８】
得られたろ過液を、所望の厚みの金属箔上にスピンコートし、低温、例えば、１５０℃、で加熱乾燥し、ついで、所望の温度（例えば、８５０℃）に加熱して、所定の時間焼成を行う。この手順を所望の回数繰り返すことにより、所定の厚みの高誘電体層４２を得る（図４Ｃ参照）。
【００５９】
他の組成のゾル−ゲル溶液を用いることにより、高誘電体層を、チタン酸バリウム（ＢａＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかで形成されたものとすることもできる。
【００６０】
なお、高誘電体層は、以下の方法によって製造することもできる。チタン酸バリウムを使用する場合を例に挙げて説明する。
チタン酸バリウム粉末（例えば、富士チタン工業（株）製、ＨＰＢＴシリーズ）を、バインダ溶液に分散させ、ペーストとする。バインダ溶液は、チタン酸バリウム粉末の全重量に対して、溶剤と水と可塑剤とを所望の割合で混合して調製することができる。例えば、ポリビニルアルコール５重量部、純水５０重量部、及びフタル酸ジオクチル又はフタル酸ジブチル１重量部の割合で混合すればよい。
【００６１】
このバインダ溶液に分散させたチタン酸バリウム粉末を、ロールコータ、ドクターブレード、αコータ等の印刷機を用いて、後に第１層状電極となる金属箔上に所望の厚み、例えば、５〜７μｍ程度の厚みで薄膜状に印刷し、所定の条件で乾燥して未焼成層とする。具体的には、６０℃で１時間、８０℃で３時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間、乾燥し未焼成層を形成する。
【００６２】
ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、及びＰＳＺＴからなる群より選ばれる少なくとも１種以上のものを含有するペーストを用いて、同様に、厚み約０．１〜１０μｍの薄膜状に印刷、乾燥し未焼成層とすることもできる。
【００６３】
層状コンデンサＣＰＴは、第１及び第２層状電極間の距離（高誘電体層の厚み）が１０μｍ以下であり、実質的に短絡しない距離に設定されている。これによって、層状コンデンサＣＰＴの高誘電体層の厚みが十分薄くなるので、層状コンデンサＣＰＴの静電容量を大きくすることができる。
【００６４】
次いで、この未焼成層を６００〜９５０℃の温度範囲で焼成し、高誘電体層とする。以上のように、高誘電体層４２は、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、及びＰＳＺＴからなる群より選ばれる少なくとも１種以上の金属酸化物を含む高誘電体材料を用いて、０．１〜１０μｍの薄膜を電極上に形成した後に、所定の条件で焼成されたセラミック層である。
その後、スパッタ等の真空蒸着装置を用いて、第２層状電極の一部を構成する上部電極形成を行う。こうした電極形成用に、銅層、白金層、金層等を形成することができる。
【００６５】
次に、図４Ｄに示すように、銅などの電解めっき等によって、約１０μｍ程度の厚みの金属膜（電解めっき膜）４１Ａを形成する。銅以外にも、ニッケル、スズ等を使用することができる。
次いで、金属箔４３Ｂ上に市販のドライフィルムタイプのエッチングレジストを貼り付ける。その後、エッチングレジストに露光・現像処理を行って、エッチングレジストをパタ―ン化する。
【００６６】
次に、図４Ｅに示すように、エッチングレジストが形成されていない部分の金属箔を硝酸系のエッチング液で除去して、開口部４３ａ（電極非形成部）を有する第１層状電極(第１電極)を形成する。この時、同時に、アライメントマーク４５を形成する。
第１層状電極は、開口部４３ａとアライメントマーク４５の周辺を除く部分が導体で形成されているので、電極面積が大きくなる。いわゆるベタパターンである。
【００６７】
以上のようにしてキャパシタ部品ＣＰＰが用意されていることを前提としつつ、次に、プリント配線板１００の製造について説明する。
【００６８】
プリント配線板１００の製造に際しては、まず、コア基板１０を用意する（図５Ａ参照）。コア基板１０は、０．６ｍｍ〜１．２ｍｍの絶縁基板１１と、絶縁基板１１の両面にそれぞれ形成されている導体回路１２又は１４と、絶縁基板１１の第１面（＋Ｚ方向の絶縁基板の表面）に形成されている導体回路１２と絶縁基板の第２面（第１面とは反対側の面）に形成されている導体回路１４とを接続するスルーホール導体１５と、絶縁基板の両面に形成されているアライメントマーク１３（絶縁基板の第２面上に形成されているアライメントマークは図示せず）とからなる。アライメントマークと導体回路は同時に形成されている。
【００６９】
絶縁基板１１としては、ガラスクロスやガラス繊維などの心材に熱硬化性樹脂を含浸させた後、熱硬化性樹脂を硬化させた基板を使用することができる。例えば、ビスマレイミド−トリアジン（ＢＴ）樹脂基板やガラスエポキシ基板である。
【００７０】
コア基板は、以下のようにして製造する。
まず、樹脂充填材を調製する。樹脂充填剤の調製は、所定の重量部のビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）、ＳｉＯ2球状粒子（アドマテック社製、ＣＲＳ １１０１−ＣＥ、表面にシランカップリング剤がコーティングされた平均粒子径１．６μｍ、最大粒子径１５μｍ以下）、及びレベリング剤（サンノプコ社製、ペレノールＳ４）を容器にとり、攪拌混合し、所望の粘度とする。硬化剤としては、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）を所定量使用する。
【００７１】
例えば、１００重量部の上記ビスフェノールＦ型エポキシモノマー、１７０重量部の上記ＳｉＯ2球状粒子、及び１．５重量部の上記レベリング剤を容器にとり、攪拌混合して、２３±１℃にて、粘度４５〜４９Ｐａ・ｓの樹脂充填剤とすることができる。硬化剤としては、上記のイミダゾール硬化剤を６．５重量部使用する。
【００７２】
コア基板の製造には、例えば、厚さ０．８ｍｍのガラスエポキシ樹脂製の絶縁性基板の両面に１８μｍの銅箔がラミネートされている銅張積層板（以下、「両面銅張積層板」）を使用することができる。この両面銅張積層板をドリル削孔し、スルーホール導体用の貫通孔を形成する。
次に、この両面銅張積層板の銅箔上及び貫通孔の表面に、無電解銅めっき膜及び電解銅めっき膜を形成し、スルーホール導体を形成する。
【００７３】
次に、スルーホール導体を形成した基板を水洗・乾燥し、その後、黒化浴処理と還元浴処理とを行い、スルーホール導体１５の表面を粗化面とする。ここで使用する黒化浴（酸化浴）は、例えば、ＮａＯＨ（10ｇ/Ｌ）、ＮａＣｌＯ2（40ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液であり、還元浴は、例えば、ＮａＯＨ（10ｇ/Ｌ）、ＮａＣｌＯ2（40ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液である。
【００７４】
次に、スルーホール導体内部に、上記のように調製した樹脂充填材を以下のようにして充填する。
まず、スキージを用いてスルーホール内に樹脂充填材を押し込み、所望の条件、例えば、１００℃で２０分間、乾燥させる。引き続き、この基板片面ずつ研磨して不要な樹脂層を除去する一次研磨を行い、次いで、この研磨でついた傷を除去するための二次研磨を行う。例えば、一次研磨を＃600のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨とし、二次研磨をバフ研磨としてもよい。
この後、所定の温度で所定の時間、加熱処理を行い、樹脂充填層を形成させる。
【００７５】
次に、上記のように形成した電解銅めっき膜及び樹脂充填材を覆うように、無電解めっき膜及び電解めっき膜を順次形成する。サブトラクティブ法で上記基板上に図５Ａに示すような導体回路を形成する。これと同時に、樹脂充填材を覆う導体回路も形成する。
【００７６】
上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を用いて、導体回路の全表面（スルーホール導体のランド表面を含む）に粗化面（図示せず）を形成する。例えば、エッチング液を基板の両面にスプレーで吹き付けて、導体回路表面とスルーホール導体のランド表面とをエッチングする。
【００７７】
エッチング液としては、イミダゾール銅（II）錯体、グリコール酸、及び塩化カリウムを所定量含有するエッチング液を使用することができる。こうしたエッチング液として、例えば、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むメックエッチボンド（メック社製）を使用することができる。
【００７８】
次に、図５Ｂに示すように、絶縁基板１１と導体回路１２とアライメントマーク１３とを覆うように、第１の樹脂絶縁層（コア上の樹脂絶縁層）２３1を形成する。樹脂絶縁層の形成は、例えば、熱硬化性樹脂フィルムを、真空ラミネータを用いて温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で、張り付けることによって行う。
【００７９】
樹脂絶縁層は、ガラス長繊維以外のフィラーを含有するものであることが好ましい。ここで、「ガラス長繊維以外のフィラー」とは、ガラスクロス又はガラス不織布を含まないことを意味する。ガラス長繊維以外のフィラーを含有することにより、樹脂絶縁層の熱膨張係数がセラミック製の高誘電体層を有する層状コンデンサの熱膨張係数に近いものとなる。そのため、プリント配線板の反りを小さくすることができる。また、樹脂絶縁層がガラス長繊維（ガラスクロス又はガラス不織布）を有していないと、層状コンデンサを容易に埋設することができる。
【００８０】
樹脂絶縁層の形成には、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート等を使用することができ、これらのシート中に、シリカ、アルミナ、ジルコニア等の無機成分が分散されているものを使用することができる。形成される層間絶縁層の厚みは概ね２０〜８０μｍであり、常温でのヤング率は２〜７ＧＰａである。具体的には、例えば、ＡＢＦ−４５ＳＨ（味の素（株）製）等を使用することができる。こうした熱硬化性樹脂フィルムは、貼り付ける際には半硬化状態であるが、硬化することで第１の樹脂絶縁層（下層の樹脂絶縁層）を形成する。
【００８１】
ついで、コア基板１０のアライメントマーク１３と、コンデンサ部品ＣＰＰのアライメントマークパターン４５とを利用して、両者の位置決めを行う。これにより、コンデンサ部品ＣＰＰは、樹脂絶縁層２３１上の予め定められた位置に精度良く載置されることとなる（図６Ａ参照）。
【００８２】
具体的には、図６Ａに示すように、層状コンデンサＣＰＴ側に形成したアライメントマークのいずれかと、コア基板１０側に形成したアライメントマークのいずれかとをカメラで認識して、位置合わせを行う。上記のアライメントマークは、層状コンデンサＣＰＴの＋Ｚ側表面又は−Ｚ側表面のいずれか、又は両面に形成してもよい。
【００８３】
次に、図６Ｂに示すように、例えば、真空プレスを用いて、焼成済みの高誘電体層を有するコンデンサ部品ＣＰＰを、樹脂絶縁層２３１に埋設させるとともに、樹脂絶縁層２３１を硬化させる。この際の真空プレス条件は、温度１３０〜１９０℃、圧力０．２〜０．６ＭＰａで、１〜３時間である。層状コンデンサＣＰＴは、層状コンデンサＣＰＴの上面と第１の樹脂絶縁層の上面とが同一平面を形成するようになるまで、第１の樹脂絶縁層に埋設される。
【００８４】
次に、図６Ｃに示すように、コア基板のアライメントマーク１３を利用して、コンデンサ部品ＣＰＰの上部電極４１Ａ（上部電極４１Ａは、シード層とシード層上の金属膜とからなっている）に開口部４１ａ１を設ける。開口部の位置は、後述するビアホール形成位置である。開口部の形成は、周知のサブトラクティブ法による。
【００８５】
次に、図６Ｄに示すように、貫通孔２４1Ｈj（ｊ＝１〜Ｎ、ここではＮ＝４として説明する。）を形成する。ここで、形成する貫通孔２４Ｈは、コア基板上の電源用導体パターンに到達している貫通孔２４1Ｈ1、コア基板上のグランド用導体パターンに到達している貫通孔２４1Ｈ２、コア基板上の信号用導体パターンに到達している貫通孔２４1Ｈ3である。こうした貫通孔は、ＣＯ2レーザやＵＶレーザ等で形成することができる。
【００８６】
次に、図６Ｅに示すように、ビアホール内部と樹脂絶縁層２３１上と導体層４１上に無電解めっき膜（無電解銅めっき膜）と無電解めっき膜上に形成された電解めっき膜（電解銅めっき膜）とからなるめっき膜１６Ｐを形成する。
【００８７】
次に、図６Ｆに示すように、サブトラクティブ法により、めっき膜１６Ｐと導体層４１とをパターン化してビア導体（グランド用のビア導体２４１Ｖｇ、電源用のビア導体２４１Ｖｐ、信号用のビア導体２４１Ｖｓ）２４１、導体パターン（電源用導体パターン、グランド用導体パターン、及び信号用導体パターン）２２1、第２層状電極４１、第１ビアランド１６Ｌとを形成する。第２層状電極４１は、めっき膜１６Ｐと上部電極層４１Ａとからなる。第２層状電極は、グランド用のビア導体と接続している第１ビアランド１６Ｌの周りに、導体が形成されていないスペース部１６Ｓを有している。第２層状電極４１は、所謂ベタパターンであり、スペース部以外が導体層であるため、電極面積が大きくなる。そして、第１及び第２層状電極がベタパターンなので、コンデンサ容量が大きくなる。
【００８８】
ここで、コア上の樹脂絶縁層に形成されているビア導体２４１は、コア基板上の導体回路とコア上の樹脂絶縁層に形成されている導体回路とを接続している。電源用のビア導体２４１Ｖｐはコア基板上の電源用の導体回路とコア上の樹脂絶縁層に形成されている電源用の導体回路とを接続している。グランド用のビア導体２４１Ｖｇは、コア基板上のグランド用の導体回路とコア上の樹脂絶縁層に形成されているグランド用の導体回路とを接続している。信号用のビア導体２４１Ｖsは、コア基板上の信号用の導体回路とコア上の樹脂絶縁層に形成されている信号用の導体回路とを接続している。
【００８９】
次に、図７Ａに示すように、第１の樹脂絶縁層２３1(コア上の樹脂絶縁層)と第２層状電極４１と導体回路２２1と第２ビアランド１６Ｌとを覆うように第２の樹脂絶縁層２３２（最上層の層間樹脂絶縁）を形成する。第２の樹脂絶縁層は、第１の樹脂絶縁層と同様な材料を使用することができる。
【００９０】
次に、図７Ｂに示すように、第２の樹脂絶縁層２３２の複数の所定位置に、レーザを照射して、導体回路２２1、第１層状電極４３又は第２ビアランド１６Ｌに達するビアホール２４2Ｏ（貫通孔）を形成する。そして、この貫通孔を形成した基板の表面に触媒を形成する。次いで、基板の表面に無電解めっき膜を形成する。
【００９１】
その後、無電解めっき膜上にめっきレジストを形成し、続いて、めっきレジストに露光・現像処理を行い、めっきレジストをパターニングする。次いで、めっきレジストの非形成領域に電解めっき膜を形成する。めっきレジストを剥離した後に、電解めっき膜間の無電解めっき膜を除去することで、図８に示すような無電解めっき膜と無電解めっき膜上の電解めっき膜とからなる導体パターン２２2とビア導体２４２を形成する。
【００９２】
上述した製法は、周知のセミアディティブ法である。ビア導体は、層間接続を行っていて、異なる樹脂絶縁層に形成されている導体回路間を接続している。
【００９３】
具体的には、グランド用ビア導体２４2Ｖｇは、最上層の樹脂絶縁層に形成されているグランド用の導体回路とコア上の樹脂絶縁層に形成されているグランド用の導体回路または第１電極とを接続している。また、電源用ビア導体２４2Ｖｐは、最上層の樹脂絶縁層に形成されている電源用の導体回路と、第１の樹脂絶縁層（コア上の樹脂絶縁層）に形成されている電源用の導体回路または第２ビアランドとを接続している。信号用ビア導体２４2Ｖｓは、最上層の樹脂絶縁層に形成されている信号用の導体回路と、第１の樹脂絶縁層（コア上の樹脂絶縁層）に形成されている信号用の導体回路とを接続している。
【００９４】
以上の樹脂絶縁層、導体層及びビア導体の形成工程を所望の回数繰り返すことにより、所望の層数Ｎ（本実施形態では、Ｎ＝２）だけ、樹脂絶縁層２３j（ｊ＝１〜Ｎ）、導体層２２j（ｊ＝１〜Ｎ）及びビア導体２４j（ｊ＝１〜Ｎ）を有する積層部２０が形成される（図８参照）。なお、積層部２０における最外層表面に形成される導体回路（最外の導体回路）２２Nの一部は、ＩＣチップを搭載するためのＩＣチップ搭載用パッドとなっている。
【００９５】
引き続き、積層部２０の表面（最上層の樹脂絶縁層と最外の導体回路上）にソルダーレジスト３０を形成する。かかるソルダーレジスト３０の形成に際しては、例えば、市販のソルダーレジスト組成物を塗布し、続いて、乾燥処理を行う。その後、マスクを用いて露光・現像し、導体回路の一部を露出させる開口部をソルダーレジストに形成する。ソルダーレジストに形成した開口部によって露出される導体回路の部分が半導体素子搭載用パッドとなる。なお、ソルダーレジスト３０の形成後、半導体素子搭載用パッド部分について、例えば、所望の浴を用いて無電解めっきにより、ニッケルめっき膜及び金メッキ膜を形成する。
【００９６】
この後、図９Ａに示すように、半田部材（半田バンプ）２１０を形成する。半田バンプは、はんだペーストを印刷、リフローすることにより形成する。
図１における第１の樹脂絶縁層が下層の樹脂絶縁層に相当し、最上層の樹脂絶縁層が上層の樹脂絶縁層に相当する。
【００９７】
以上のようにして、層状コンデンサＣＰＴが内蔵された多層プリント配線板１００が製造される。なお、図９Ａのプリント配線板は、コア基板の片面に、樹脂絶縁層、導体回路及びソルダーレジストを形成した例である。
【００９８】
図１１に、本発明の別の実施形態を示す。図１１のプリント配線板１００Ａは、コア基板１０の両面に、樹脂絶縁層、導体回路及びビア導体及び、ソルダーレジスト３０Ａ及び３０Ｂ並びに半田バンプ２１０Ａ及び２１０Ｂを有するものである。
プリント配線板１００Ａは、半田バンプを介して、半導体素子を搭載することができる。そして、プリント配線板１００Ａの表面（＋Ｚ側表面、すなわち、半導体素子搭載用パッドが形成されている側の表面）には、アンダーフィル樹脂２２０Ａで覆われるアンダーフィル被覆領域を有している。
【００９９】
次に、本発明の１実施形態であるプリント配線板１００が、電子部品として利用される例を説明する。
図９Ｂに示すように、まず、プリント配線板１００にＩＣチップを搭載する。かかるＩＣチップの搭載に際しては、ＩＣチップの裏面に配列された多数の接続用端子を、対応する半導体素子搭載用パッド上の半田部材２１０に接触させる。そして、リフローにより各端子を、部品搭載パッドに、半田部材２１０を介して接合する。
【０１００】
次に、図１０に示すように、プリント配線板１００とＩＣチップとの間にアンダーフィル樹脂２２０を充填する。こうして、電子部品２００が製造される。ここで、層状コンデンサの大きさは、アンダーフィル被覆領域より小さく、ＩＣチップより大きいものとなっている。さらに、層状コンデンサが形成されている位置は、アンダーフィル被覆領域とＩＣチップの直下である。そして、層状コンデンサが形成されている面に１：１で投影されたアンダーフィル被覆領域の投影面は、層状コンデンサの形成領域を含んでいる。また、層状コンデンサが形成されている面に１：１で投影されたＩＣチップの投影面は、層状コンデンサの形成領域に含まれている。
【０１０１】
上記のようにして製造された電子部品２００は、マザーボード等の他のプリント配線板に接合することができる。
【０１０２】
以上説明したような構造を採用することにより、層状コンデンサの電極面積の大きさを確保しつつ、層状コンデンサをプリント配線板の反りや変形が少ない部分に内蔵することができる。その結果、層状コンデンサには、クラックが生じにくくなる。
【０１０３】
また、層状コンデンサに、クラックなどの欠陥が生じたとしても、層状コンデンサがアンダーフィル樹脂直下に配置されているので吸湿などにより、絶縁劣化が起こりにくい。層状コンデンサの大部分はＩＣチップの直下に配置されているので、さらに、吸湿の影響は受け難い。
【０１０４】
図９Ｂに示すように、層状コンデンサは、ＩＣチップが搭載される面とコア基板の間に内蔵されるので、ＩＣチップが搭載される面とは、反対側のプリント配線板の表面からの吸湿は、厚みの厚いコア基板により遮断されやすい。
【０１０５】
また、外部電源から層状コンデンサまでの配線、及び集積回路チップまでの配線長は、いずれも短くすることができる。これによって、内蔵される半導体素子のオン／オフの間隔が短く、周波数が上記のような高い範囲内にある集積回路チップが実装されても、十分なデカップリング効果を得ることができるものとすることができる。
【０１０６】
上記の実施形態では、積層部２０は、第１の樹脂絶縁層２３１及び最上層の樹脂絶縁層２３２からなる２層構造とし、第１の樹脂絶縁層と最上層の樹脂絶縁層との間に層状キャパシタＣＰＴを配置している。
しかし、積層部２０における集積回路チップ搭載側の樹脂絶縁層の層数を３層以上とし、最上層の樹脂とその下に形成される樹脂絶縁層との間に層状キャパシタＣＰＴを配置することもできる。
【０１０７】
また、プリント配線板の表面（ソルダーレジスト上）に形成されるアンダーフィル被覆領域の大きさは、例えば、半田バンプの高さを調整してプリント配線板とＩＣチップとの距離を調整することによって、調製することができることは無論である。この方法以外にも、アンダーフィル剤の粘度を調整することや、アンダーフィル剤を塗布する位置を調整すること等によっても、アンダーフィル被覆領域の大きさを調整することができる。
【実施例】
【０１０８】
以下に実施例を挙げて、本発明をさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１０９】
（実施例１）
（１−１）高誘電体シートの形成
（ａ）ニッケル箔の熱処理
後に第１層状電極(第１電極)４３となる、厚み１００μｍのニッケル（Ｎｉ）箔の大きさは、後工程で搭載する集積回路チップより大きく、アンダーフィルの形成領域より小さい大きさとした（図４Ａ参照）。約１，０００℃で熱処理を行った。次いで、Ｎｉ箔の表面を研磨し、厚みを約９０μｍとした(図４Ｂ参照)。
【０１１０】
（ｂ）ゾル−ゲル膜形成用溶液の調製
ジエトキシバリウムとビテトライソプロポキシドチタンを、１．０モル／Ｌとなるように秤量し、脱水メタノールと２−メトキシエタノールとを３／２（ｖ／ｖ）で混合した溶媒中に、順次溶解した。この溶解液を、窒素雰囲気下、室温にて３日間攪拌し、バリウムとチタンのアルコキシド前駆体組成物溶液を調製した。
【０１１１】
次いで、この前駆体組成物溶液を、０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５μＬ／分で窒素気流中で噴霧して加水分解を行い、ゾル−ゲル溶液を調製した。このゾル−ゲル溶液を０．２μｍのフィルターを用いてろ過し、高誘電体シート形成に使用するろ液を得た。
このろ液の粘度は、後述するスピンコート／乾燥／焼成という１サイクルで形成される膜厚が約０．０３μｍとなるように調製した。
【０１１２】
（ｃ）ゾル−ゲル膜の形成
得られたろ過液を、上記のＮｉ箔上に、１，５００ｒｐｍにて１分間スピンコートを行い、１５０℃に保持したホットプレート上で３分間加熱乾燥した後、８５０℃に保持した電気炉中で１５分間焼成を行った。この工程を３０回繰り返し、厚み約０．９μｍのゾル−ゲル膜を形成した（図４Ｃ参照）。
【０１１３】
（ｄ）上部電極の形成
次いで、真空蒸着装置を用いてスパッタリングを行い、銅層を形成した。ついで、電解めっきを行い、厚み約１０μｍの電解めっき膜を形成し、上部電極(第２電極の一部)とした（図４Ｄ参照）。
（ｅ）下部電極パターニング及びアライメントマークの形成
周知のサブトラクティブ法で下部電極をパターニングし、電極とアライメントマークとを同時に形成し、高誘電体シートを形成した（図４Ｅ参照）。
【０１１４】
（１−２）コア基板の製造
（ａ）樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重両部、ＳｉＯ2球状粒子（アドマテック社製、ＣＲＳ １１０１−ＣＥ；表面シランカップリング剤コーティング処理、平均粒子径１．６μｍ、最大粒子径１５μｍ以下）１７０重量部、及びレベリング剤（サンノプコ社製、ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、２３±１℃にて、その粘度が４５〜４９Ｐａ・ｓの樹脂充填剤を調製した。
なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。
【０１１５】
（ｂ）多層プリント配線板の製造
厚さ０．８ｍｍのガラスエポキシ樹脂製の絶縁性基板の両面に、厚さ１８μｍの銅箔がラミネートされている銅張積層板を準備した。この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔を形成した。
次に、銅箔上と貫通孔との表面に、無電解銅めっき処理及び電解銅めっき処理を順次施し、無電解銅めっき膜と、そのめっき膜上に形成した電解めっき膜とからなるスルーホール導体とを形成した。
【０１１６】
次に、スルーホール導体を形成した基板を水洗いし、乾燥した後に、黒化浴処理と還元浴処理とを行い、スルーホール導体表面を粗化面とした。
黒化浴（酸化浴）として、ＮａＯＨ（１０ｇ/Ｌ）、ＮａＣｌＯ2（４０ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液を使用した。また、還元浴として、ＮａＯＨ（１０ｇ/Ｌ）、ＮａＣｌＯ2（４０ｇ/Ｌ）、Ｎａ3ＰＯ4（６ｇ/Ｌ）とを含む水溶液を使用した。
【０１１７】
次に、スルーホール導体内部に、上記（ａ）で記載した樹脂充填材を以下のように充填した。
まず、スキージを用いてスルーホール内に樹脂充填材を押し込み、１００℃で２０分間乾燥させた。続けて、この基板の片面を＃６００のベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨し、電解銅めっき膜上に上記の樹脂充填材が残らないように研磨した。次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を、この基板の他方の面についても同様に行った。
その後、１００℃で１時間、１２０℃で３時間、１５０℃で１時間、１８０℃で７時間の加熱処理を行い、樹脂充填層を形成させた。
【０１１８】
次に、電解銅めっき膜上と樹脂充填材上に無電解めっき膜と電解めっき膜とを順次形成した。続いて、サブトラクティブ法で絶縁基板１１上に導体回路を形成した。これと同時に、樹脂充填材を覆う導体回路も形成した（図５Ａ参照）。
上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹き付けて、導体回路１４の表面とスルーホール導体１９のランド表面とをエッチングすることにより、導体回路１４の全表面（スルーホール導体１９のランド表面を含む）に粗化面（図示せず）を形成した。
【０１１９】
エッチング液として、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を使用した。
【０１２０】
次に、コア基板上に真空ラミネータを用いて樹脂フィルムを温度５０〜１７０℃、圧力０．４〜１．５ＭＰａというラミネート条件で貼り付けた。樹脂フィルムとして、ＡＢＦ−４５ＳＨ（味の素（株）製）を用いた。
次に、高誘電体シートを半硬化状態の樹脂フィルム上に位置合わせして積層した(図６Ａ参照)。両者の位置合わせは、高誘電体シートのアライメントマークとコア基板のアライメントマークとをカメラで認識して行った。
【０１２１】
その後、０．４ＭＰａ、１７０℃、２時間のプレス条件で真空プレスして、高誘電体シートを樹脂フィルムに埋設させるとともに、樹脂フィルムを硬化させた。高誘電体シートは、高誘電体シートの上面（第１層状電極の上面）と第１の樹脂絶縁層の上面とが面一になるように、第１の樹脂絶縁層２３1に埋設した(図６Ｂ参照)。樹脂フィルムを硬化させ、第１の樹脂絶縁層とした。
上部電極をサブトラクティブ法でパターニングして開口部を形成した（図６Ｃ参照）。上部電極に形成された開口部の位置は、後述するビアホールを形成する位置である。
【０１２２】
次いで、高誘電体シートを貫通してコア基板の導体回路に到達するビアホールを形成した(図６Ｄ参照)。このビアホールは、ＵＶレーザにより形成した。
【０１２３】
次に、基板表面に、ＰｄＣｌ2とＳｎＣｌ2とを含む触媒溶液中に浸漬し、パラジウム金属を基板表面に析出させるパラジウム触媒付与を行った。下記の組成のめっき浴（浴温３４℃）に約４０分間浸漬して、約０．６〜３．０μｍの厚みの無電解銅めっき膜を形成した。
【０１２４】
【０１２５】
引き続き、上記の無電解めっき膜をシードメタルとして、無電解めっき膜上に２５μｍ厚みの電解めっき膜を形成し、無電解めっき膜と無電解めっき膜上の電解めっき膜からなるめっき膜１６Ｐを形成した（図６Ｅ参照）。めっき膜上に、真空ラミネータを用いてエッチングレジストを形成した。
【０１２６】
エッチングレジストに露光・現像処理を行った後に、エッチングレジスト非形成部のめっき膜１６Ｐと上部電極とを、エッチングで除去した。図６Ｆに示すように、導体回路２２１と第１電極４１と第２ビアランド１６Ｌとビア導体２４１Ｖを形成した。
【０１２７】
電解銅めっき条件：電流密度１Ａ／ｄｍ2、通電時間１１５分、浴温２３±２℃
【０１２８】
エッチング液として、イミダゾール銅（II）錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を含むエッチング液（メック社製、メックエッチボンド）を用いて、上記と同様に、導体回路と第１電極と第２ビアランドの表面を粗化し、続いて、第１の樹脂絶縁層と導体回路と第１電極と第２ビアランドとの上に、樹脂フィルムを積層した。その後、樹脂フィルムを硬化して最上層の樹脂絶縁層とした(図７Ａ参照)。
【０１２９】
最上層の樹脂絶縁層にビア導体用のバイアホール２４2Ｏを形成した（図７Ｂ参照）。バイアホールは、第１の樹脂絶縁層上の導体回路や第１電極や第２ビアランドに到達するように、形成した。
【０１３０】
最上層の樹脂絶縁層の表面を粗化した後、樹脂絶縁層の表面とバイアホールの内部に触媒を形成した。次に、樹脂絶縁層の表面とバイアホールの内部に無電解銅めっき膜を形成した。無電解めっき膜上に市販のめっきレジストを形成し、めっきレジストに露光・現像処理を行い、めっきレジストをパターニングした。その後、めっきレジストの非形成部に電解銅めっき膜を形成した。
【０１３１】
次に、上記のめっきレジストを除去し、隣接する電解銅めっき膜間の無電解めっき膜をエッチング除去した。これにより、最上層の樹脂絶縁層上に導体回路（電源用の導体回路、グランド用の導体回路、信号用の導体回路）を形成した。また、最上層の樹脂絶縁層にビア導体（電源用のビア導体、グランド用のビア導体、信号用のビア導体）を形成した(図８参照)。
これによって、第１の樹脂絶縁層上の導体回路と最上層の樹脂絶縁層上の導体回路は、最上層の樹脂絶縁層に形成されたビア導体により接続された。ＡＢＦ−４５ＳＨ（味の素（株）製）を使用した樹脂絶縁層の形成から、導体回路とビア導体の形成までの手順を２回繰り返し、セミアディティブ法により、ビルドアップ部を形成した。
次に、最上層の樹脂絶縁層と最上層に形成されている導体回路との上にソルダーレジストを形成した。
【０１３２】
その後、最上層に形成されている導体回路を露出させる開口部をソルダーレジスト層に形成した。ソルダーレジスト層に形成した開口部により露出している導体回路（最上層の樹脂絶縁層上に形成されている導体回路）の部分がパッドとなる。
ここで、電源用のパッドとグランド用のパッド及び信号用のパッドを形成した。電源用のパッドは、ビア導体と導体回路を介して、第２層状電極と電気的に接続している。また、グランド用のパッドは、ビア導体と導体回路を介して、第１層状電極と電気的に接続している。
【０１３３】
次いで、パッド上に半田ペーストを印刷し、リフローを行って半田バンプを形成し、プリント配線板１００を形成した(図９Ａ参照)。
この半田バンプの上にＩＣチップを搭載し、ＩＣチップとプリント配線板との間に市販のアンダーフィル樹脂を充填し、硬化させて電子部品２００を得た(図９Ｂ参照)。ここで、プリント配線板の表面（ソルダーレジスト上）に形成されるアンダーフィルの領域は、コンデンサより大きくなるよう調整した（図２参照）。
【０１３４】
以上のように、本発明に係る多層プリント配線板は、層状コンデンサを備えるプリント配線板として有用であり、装置の薄型化を図るために適している。
さらに、本発明に係る多層プリント配線板は、十分なデカップリング効果を維持しつつ、絶縁信頼性に優れる多層プリント配線板を歩留まりよく製造するのに適している。
【０１３５】
本発明の実施形態は、層状コンデンサにおけるクラックの発生を防止しつつ、歪を最小限に抑えて絶縁信頼性を向上させたプリント配線板を指すものである。
【０１３６】
セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサとを含むプリント配線板が提供される。そして、半導体素子搭載用パッドは、第１パッド及び第２パッドを含み、前記半導体素子搭載用パッドは、前記樹脂絶縁層の内、最外層の樹脂絶縁層に形成されている。前記半導体素子と前記プリント配線板との間に提供される、アンダーフィル樹脂で覆われたアンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きい。前記コンデンサは前記アンダーフィル被覆領域の直下に位置している。
【０１３７】
本発明については、上記の技術に照らせば、各種の修飾及び変形が可能である。このため、本願の特許請求の範囲内において、特に記載されたもの以外についても実施できるものと理解される。
【特許請求の範囲】
【請求項１】
絶縁層と；
セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサと；
前記絶縁層上に形成されていて、前記コンデンサを挟む上層の樹脂絶縁層と下層の樹脂絶縁層とを有する複数の樹脂絶縁層と
前記樹脂絶縁層の内、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドと；
前記樹脂絶縁層の少なくとも１層に形成されていて、前記第１パッドと前記第１電極とを電気的に接続する第１のビア導体と；
前記樹脂絶縁層の少なくとも１層に形成されていて、前記第２パッドと前記第２電極とを電気的に接続する第２のビア導体、とからなるコンデンサ内蔵プリント配線板であって；
前記半導体素子と対向する前記プリント配線板の表面には、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われるアンダーフィル被覆領域が存在し、前記アンダーフィル被覆領域が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きく；そして
前記コンデンサは前記アンダーフィル被覆領域の直下に位置している；ことを特徴とするコンデンサ内蔵プリント配線板。
【請求項２】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記半導体素子搭載用パッドは、パッド形成領域内に形成され、前記高誘電体層が前記パッドが形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記パッド形成領域は、前記高誘電体層の形成領域よりも小さいことを特徴とする、コンデンサ内蔵プリント配線板。
【請求項３】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記プリント配線板に、前記半導体素子搭載用パッドを介して半導体素子を搭載するときに、前記コンデンサは前記半導体素子の直下に位置しており、かつ、
前記半導体素子が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記半導体素子搭載領域は、前記高誘電体層が形成されている領域に含まれることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項４】
請求項１から３のいずれかに記載のコンデンサ内蔵プリント配線板において、前記アンダーフィル樹脂は、前記最上層の樹脂絶縁層上に形成されていることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項５】
請求項１に記載のコンデンサ内蔵プリント配線板において、さらに、前記最上層の樹脂絶縁層上にソルダーレジスト層が形成され、前記アンダーフィル樹脂は、前記ソルダーレジスト層の上に形成されていることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項６】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記高誘電体層は、チタン酸バリウム、チタン酸ストロンチウム、酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸ジルコン酸ニオブ鉛、チタン酸ジルコン酸カルシウム鉛及びチタン酸ジルコン酸ストロンチウム鉛からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項７】
請求項１から４のいずれかに記載のコンデンサ内蔵プリント配線板において、前記樹脂絶縁層は、ガラス長繊維以外のフィラーを含有していることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項８】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記第１電極はニッケルからなるグランド電極であり、前記第２電極は銅からなる電源電極であることを特徴する、コンデンサ内蔵プリント配線板。
【請求項９】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記絶縁層は、心材としてガラスクロス、ガラス不織布、アラミド繊維からなる群から選ばれるいずれかを有し、前記心材に熱硬化性樹脂を含浸させた樹脂基板であることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項１０】
請求項１に記載のコンデンサ内蔵プリント配線板と；
前記プリント配線板の表面に形成されたチップ搭載部に搭載された集積回路チップと；
前記表面と前記集積回路チップとの間に充填されたアンダーフィル材と；
を備えることを特徴とする電子部品。
【請求項１】
絶縁層と；
セラミック製の高誘電体層と前記高誘電体層を挟む第１電極と第２電極とからなるコンデンサと；
前記絶縁層上に形成されていて、前記コンデンサを挟む上層の樹脂絶縁層と下層の樹脂絶縁層とを有する複数の樹脂絶縁層と
前記樹脂絶縁層の内、最上層の樹脂絶縁層に形成されている複数の第１パッドと複数の第２パッドとからなる半導体素子搭載用パッドと；
前記樹脂絶縁層の少なくとも１層に形成されていて、前記第１パッドと前記第１電極とを電気的に接続する第１のビア導体と；
前記樹脂絶縁層の少なくとも１層に形成されていて、前記第２パッドと前記第２電極とを電気的に接続する第２のビア導体、とからなるコンデンサ内蔵プリント配線板であって；
前記半導体素子と対向する前記プリント配線板の表面には、前記半導体素子と前記プリント配線板の間に充填されるアンダーフィル樹脂で覆われるアンダーフィル被覆領域が存在し、前記アンダーフィル被覆領域が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記アンダーフィル被覆領域は、前記高誘電体層が形成されている領域より大きく；そして
前記コンデンサは前記アンダーフィル被覆領域の直下に位置している；ことを特徴とするコンデンサ内蔵プリント配線板。
【請求項２】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記半導体素子搭載用パッドは、パッド形成領域内に形成され、前記高誘電体層が前記パッドが形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記パッド形成領域は、前記高誘電体層の形成領域よりも小さいことを特徴とする、コンデンサ内蔵プリント配線板。
【請求項３】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記プリント配線板に、前記半導体素子搭載用パッドを介して半導体素子を搭載するときに、前記コンデンサは前記半導体素子の直下に位置しており、かつ、
前記半導体素子が前記高誘電体層が形成されている面に、前記樹脂絶縁層の積層方向に沿って平行投影されたとき、前記半導体素子搭載領域は、前記高誘電体層が形成されている領域に含まれることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項４】
請求項１から３のいずれかに記載のコンデンサ内蔵プリント配線板において、前記アンダーフィル樹脂は、前記最上層の樹脂絶縁層上に形成されていることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項５】
請求項１に記載のコンデンサ内蔵プリント配線板において、さらに、前記最上層の樹脂絶縁層上にソルダーレジスト層が形成され、前記アンダーフィル樹脂は、前記ソルダーレジスト層の上に形成されていることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項６】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記高誘電体層は、チタン酸バリウム、チタン酸ストロンチウム、酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、チタン酸ジルコン酸ニオブ鉛、チタン酸ジルコン酸カルシウム鉛及びチタン酸ジルコン酸ストロンチウム鉛からなる群から選ばれる少なくとも１種以上の金属酸化物を含む原料を焼成して製造されたものであることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項７】
請求項１から４のいずれかに記載のコンデンサ内蔵プリント配線板において、前記樹脂絶縁層は、ガラス長繊維以外のフィラーを含有していることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項８】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記第１電極はニッケルからなるグランド電極であり、前記第２電極は銅からなる電源電極であることを特徴する、コンデンサ内蔵プリント配線板。
【請求項９】
請求項１に記載のコンデンサ内蔵プリント配線板において、前記絶縁層は、心材としてガラスクロス、ガラス不織布、アラミド繊維からなる群から選ばれるいずれかを有し、前記心材に熱硬化性樹脂を含浸させた樹脂基板であることを特徴とする、コンデンサ内蔵プリント配線板。
【請求項１０】
請求項１に記載のコンデンサ内蔵プリント配線板と；
前記プリント配線板の表面に形成されたチップ搭載部に搭載された集積回路チップと；
前記表面と前記集積回路チップとの間に充填されたアンダーフィル材と；
を備えることを特徴とする電子部品。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１】
【公開番号】特開２００９−２２４７８６（Ｐ２００９−２２４７８６Ａ）
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願番号】特願２００９−６３４８７（Ｐ２００９−６３４８７）
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
[ Back to top ]