スイッチング回路
【課題】 入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができるスイッチング回路を提供すること。
【解決手段】 規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３１と、規範電圧波形追従駆動部４に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１と、規範電圧波形生成部３１による規範電圧波形に対して補償を行うカレントミラー誤差補償部３２を備えた。
【解決手段】 規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３１と、規範電圧波形追従駆動部４に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１と、規範電圧波形生成部３１による規範電圧波形に対して補償を行うカレントミラー誤差補償部３２を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路の技術分野に属する。
【背景技術】
【０００２】
従来では、規範電圧波形追従駆動部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部を備えている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のスイッチング回路にあっては、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させる課題がある。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができるスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段と、前記フィードバック構成部に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段と、前記規範電圧波形生成手段による規範電圧波形に対して補償を行う補償手段と、を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１のスイッチング回路のブロック図である。
【図２】実施例１のスイッチング回路の回路構成を示す図である。
【図３】カットオフを説明するスイッチング回路の入出力波形の説明波形図である。
【図４】図３の波形をゲイン及びオフセットで調整した波形の説明波形図である。
【図５】実施例１のスイッチング回路の入出力波形の説明波形図である。
【図６】実施例１のスイッチング回路の入出力波形の説明波形図である。
【図７】実施例２のスイッチング回路のブロック構成を示す図である。
【図８】実施例２のスイッチング回路の回路構成を示す図である。
【図９】理想的な出力電圧波形を示す波形図である。
【図１０】過小振幅な出力電圧波形を示す波形図である。
【図１１】過大振幅な出力電圧波形を示す波形図である。
【図１２】実施例２のスイッチング回路の選択回路部の波形生成の状態を示すタイムチャートである。
【図１３】実施例３のスイッチング回路のブロック構成を示す図である。
【図１４】実施例３のスイッチング回路の出力波形の説明波形図である。
【図１５】実施例４のスイッチング回路のブロック構成を示す図である。
【図１６】実施例４のスイッチング回路の回路構成を示す図である。
【図１７】実施例４における出力電圧波形調整部の具体構成を示す説明図である。
【図１８】電源電圧が一定状態のスイッチング回路の出力波形の説明波形図である。
【図１９】電源電圧が変動状態のスイッチング回路の出力波形の説明波形図である。
【図２０】実施例５のスイッチング回路のブロック構成を示す図である。
【図２１】入力波形に対する出力波形の遅れの説明波形図である。
【図２２】実施例５において入力波形を補償した状態を示す説明波形図である。
【発明を実施するための形態】
【０００９】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１，２に係る発明に対応する実施例１と、請求項１，３に係る発明に対応する実施例２と、請求項１，３，４に係る発明に対応する実施例３と、請求項１〜５に係る発明に対応する実施例４と、請求項１〜６に係る発明に対応する実施例５とに基づいて説明する。
【実施例１】
【００１０】
まず、構成を説明する。
図１は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１は、制御パルス生成部２、規範補償波形生成部３、規範電圧波形追従駆動部４、負荷５、電源６を主要な構成としている。
制御パルス生成部２は、規範電圧波形追従駆動部４を駆動制御するための波形となる制御パルスを生成し出力する。
規範補償波形生成部３は、規範電圧波形生成部３１とカレントミラー誤差補償部３２を備え、規範電圧波形追従駆動部４へ入力する波形を生成する。
規範電圧波形生成部３１は、予めノイズと損失が要求される所定の値を満たす入力波形（本明細書において規範波形と呼ぶ）を生成する。
カレントミラー誤差補償部３２は、規範波形に対して、規範電圧波形追従駆動部４のカレントミラー誤差を補償する。
規範電圧波形追従駆動部４は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷５は、スイッチングによる電圧のオンオフで駆動するものである。
電源６は、負荷５の駆動のための電源を供給する。
【００１１】
実施例１のスイッチング回路について、さらに説明する。
図２は実施例１のスイッチング回路の回路構成を示す図である。
実施例１のスイッチング回路１では、制御パルス生成部２と規範電圧波形生成部３１を共通化したパルス発生器Ｖ３として備えている。
そして、カレントミラー誤差補償部３２は、電源電圧Ｖ４をパルス発生器Ｖ３の下流（GND側）に設ける構成である。
【００１２】
実施例１のスイッチング回路１において、規範電圧波形追従駆動部４は、比較部４１、閾値電圧オフセット部４２、スイッチング素子制御端子駆動部４３、スイッチング素子４４、出力電圧検知部４５を主要な構成としている。
比較部４１は、抵抗Ｒ１、トランジスタＱ１，Ｑ２からなり、カレントミラー回路を構成し、規範電圧波形と出力波形を比較し、差分を出力する。
【００１３】
閾値電圧オフセット部４２は、抵抗Ｒ３、トランジスタＱ３，Ｑ４、電源Ｖ１からなり、カレントミラー回路を構成し、スイッチング素子の特性に合わせて電圧レベルを直流的にオフセットする。
スイッチング素子制御端子駆動部４３は、抵抗Ｒ４〜Ｒ６、ダイオードＤ１，Ｄ２、トランジスタＱ５，Ｑ６からなり、エミッタフォロア回路（プッシュプル回路）を構成し、スイッチング素子４４のゲート駆動信号を出力する。
スイッチング素子４４は、例えばＭＯＳＦＥＴのパワートランジスタＭ１であり、負荷５への電源電圧のオンオフを制御する。
出力電圧検知部４５は、コンデンサＣ１、可変抵抗Ｒ２からなり、スイッチング素子４４から負荷５への出力を比較部４１へ入力して、フィードバック構成の帰還路を形成し、この帰還路で出力電圧の検知を行う。なお、コンデンサＣ１は位相進み補償を行う。
また、実施例１では、負荷５を抵抗Ｒ７、インダクタンスＬ１、パワートランジスタＭ２で構成している。
【００１４】
作用を説明する。
[追従性向上作用]
実施例１のスイッチング回路では、まず、制御パルス生成部２が立上り及び立下りを有するパルス、例えばPWMパルスを出力する。
規範電圧波形生成部３１では、立上り又は立下りのタイミングを用いて、規範電圧波形を生成する。規範電圧波形は、例えば制御パルスをRCローパスフィルタで丸めるようにし、あるいは特定帯域の通過を抑制して、ノイズと損失を良好な特性にした信号波形である。
そして、カレントミラー誤差補償部３２は、規範電圧波形生成部３１で生成される信号波形に所定の電圧Ｖbe分（Ｖbe´）を加える。
そのため、規範電圧波形追従駆動部４には、カレントミラー誤差補償部３２により所定の電圧Ｖbe分が加えられた信号波形が入力される。
【００１５】
規範電圧波形追従駆動部４では、比較部４１のカレントミラー回路構造において、抵抗Ｒ１と可変抵抗Ｒ２はそれぞれ入力（規範電圧波形）と出力の比率を決めており、例えば２倍の関係となる。
【００１６】
例えば、入力電圧が上昇すると、トランジスタＱ１側の電流が増えるのでトランジスタＱ２の電流も増えようとする。その際に、可変抵抗Ｒ２から流れている分の電流よりも多く必要とする分が閾値電圧オフセット部４２から流れ込み、スイッチング素子制御端子駆動部４３のトランジスタＱ５がオフ、トランジスタＱ６がオンする方向へ徐々に変化し、スイッチング素子４４であるパワートランジスタＭ１のゲート電位が下がりオフする方向に変化し出力電圧が上昇する。すなわち、入力電圧が上昇すると出力電圧も上昇する。低下は逆の動作となる。
【００１７】
閾値電圧オフセット部４２では、ダイオードＤ１、ダイオードＤ２からトランジスタＱ２のカレントミラー回路に流れ込む、もしくは流れ出す電流に対して、トランジスタＱ３，Ｑ４のカレントミラー回路部分を用いて予め一定の電流を供給することで、スイッチング素子制御端子駆動部４３の電位をプラス側へオフセットする。トランジスタＱ３から流れ込む電流値は可変抵抗Ｒ３により決定される。また、トランジスタＱ３，Ｑ４の構成を流れ込む構成から吸い込む構成にすればマイナス方向へオフセットする効果を得る。
【００１８】
また、スイッチング素子制御端子駆動部４３は、コンプリメンタリエミッタフォロア（プッシュプル回路）構成として、低インピーダンス駆動としている。スイッチング素子４４は、取り扱う電力が大きいほどゲートの入力容量が大きく、ミラー効果によりスイッチング時に大きく変化する特性があるため、低インピーダンスで駆動する。
また、出力電圧検知部４５のコンデンサＣ１により出力電圧の位相を進ませることにより、フィードバック構成における応答性を良くする。
このようにして、実施例１のスイッチング回路１では、フィードバック構成によって、入力信号波形によく追従した出力波形にする。
【００１９】
ここで、比較部４１のカレントミラーへ入力される電圧をＶin、トランジスタＱ１のベース・エミッタ間の電圧をＶbeとすると、ベース電流を無視して考えた場合トランジスタＱ１のコレクタ・エミッタ間に流れる電流ｉ１は、次の数式１のように考えることができる。
【００２０】
（数式１）
ｉ１＝（Ｖin−Ｖbe)/Ｒ１
【００２１】
カレントミラー構成のために、トランジスタＱ２のコレクタ・エミッタ間に流れる電流ｉ１´はｉ１に等しいとし、トランジスタＱ２のコレクタ電圧であるバイアス電圧Ｖbiasの変動は小さいので、ｉ３とともに一定と考える。すると、次の数式２、数式３を得る。
【００２２】
（数式２）
ｉ１´＝ｉ２＋ｉ３＝（Ｖin−Ｖbe)/Ｒ１
【００２３】
（数式３）
ｉ２＝（Ｖin−Ｖbe)/Ｒ１−ｉ３
【００２４】
これより、スイッチング回路１の出力電圧Ｖoutは、次の数式４、数式５のように考えることができる。
【００２５】
（数式４）
Ｖout−Ｖbias＝ｉ２・Ｒ２＝{（Ｖin−Ｖbe)/Ｒ１−ｉ３}・Ｒ２
【００２６】
（数式５）
Ｖout＝（Ｖin−Ｖbe)・Ｒ２/Ｒ１＋Ｖbias−ｉ３・Ｒ２
【００２７】
図３はカットオフを説明するスイッチング回路の入出力波形の説明波形図である。図４は図３の波形をゲイン及びオフセットで調整した波形の説明波形図である。なお、図３はゲイン＝１、図４はゲイン＝２の状態を示すものである。
数式５のようにスイッチング回路の出力電圧を考えると、図３に示すように、出力電圧波形には、ベース・エミッタ間の電圧分のカットオフ状態が生じる。
このようにカットオフ状態が生じると、抵抗Ｒ２、Ｒ３により、ゲインとオフセット電圧を調整しても、図４に示すように入出力電圧波形は一致しないことになる。
【００２８】
図５は実施例１のスイッチング回路の入出力波形の説明波形図である。図５は、図３と同様にゲイン１の状態で、図２に示す回路構成を解析した結果である。
実施例１では、カレントミラー誤差補償部３２により、規範電圧波形生成部３１で生成される信号波形に所定の電圧Ｖbe分が加えられる。
そのため、上記数式５は、実施例１では、次の数式６のようになる。
【００２９】
（数式６）
Ｖout＝{（Ｖin＋Ｖbe´)−Ｖbe}・Ｒ２/Ｒ１＋Ｖbias−ｉ３・Ｒ２
【００３０】
規範電圧波形生成部３１から規範電圧波形追従駆動部４の比較部４１のカレントミラーに入力される規範波形に、カレントミラーのベース・エミッタ間の電圧分のオフセット電圧Ｖbe´が加えられることにより、出力電圧Ｖoutは入力した電圧Ｖinのゲイン倍となる。そのため、図５に示すように、オフセット状態が発生しない入出力波形にすることができる。
図６は実施例１のスイッチング回路の入出力波形の説明波形図である。図６は、図４と同様にゲイン２の状態で、図２に示す回路構成を解析した結果である。
さらに、実施例１では、図５に示すように、カットオフ状態の発生しない状態の入出力波形の特性を得るため、ゲイン＝２にした場合に、図６のような入出力波形の特性を得る。つまり、図５の特性からゲインを変更した際に、可変抵抗Ｒ２のゲイン調整、可変抵抗Ｒ３のオフセット電圧調整を行うことにより、図６に示すように、規範電圧波形に良好に追従した波形を出力することが可能となる。
このように実施例１では、カレントミラー誤差補償部３２によるカットオフ状態の除去による追従性の向上によって、さらに入力信号波形によく追従した出力波形にする。
【００３１】
次に、効果を説明する。
実施例１のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
【００３２】
(1)規範電圧波形追従駆動部４によりスイッチング素子４４を駆動して負荷を作動させるスイッチング回路１において、規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３１と、規範電圧波形追従駆動部４に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１と、規範電圧波形生成部３１による規範電圧波形に対して補償を行うカレントミラー誤差補償部３２を備えたため、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【００３３】
(2)上記(1)において、比較部４１は、２つのトランジスタＱ１，Ｑ２をベース入力が共有する対称状に配置したカレントミラーの回路構成を備え、カレントミラー誤差補償部３２は、比較部４１のトランジスタのベース・エミッタ間の電圧Ｖbe分を、規範電圧波形に加える補償を行うため、比較部４１のトランジスタのベース・エミッタ間の電圧により生じるカットオフ状態が発生しないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【実施例２】
【００３４】
実施例２は、スイッチング状態によって、規範電圧波形、オン電圧、オフ電圧を切り換えて入力する例である。
構成を説明する。
図７は実施例２のスイッチング回路のブロック構成を示す図である。
実施例２のスイッチング回路１では、オン電圧出力部７１、オフ電圧出力部７２、タイマ７３、選択回路部７４を備えている。
実施例２では、規範電圧波形生成部３１の出力を選択回路部７４へ入力し、選択回路部７４の出力を規範電圧波形追従駆動部４へ入力する。
オン電圧出力部７１は、スイッチング素子４４を完全にオンするオン電圧（ロー）を選択回路部７４へ出力する。
オフ電圧出力部７２は、スイッチング素子４４を完全にオフするオフ電圧（ハイ）を選択回路部７４へ出力する。なお、このオン電圧、オフ電圧は、スイッチング素子４４から見てのオンオフとする。
【００３５】
タイマ７３は、規範電圧波形生成部３１からの出力波形と、オン電圧出力部７１の出力と、オフ電圧出力部７２の出力とを切り替える時間のカウントを行い、選択回路部７４へ出力する。
選択回路部７４は、タイマ７３からのカウントに従って、規範電圧波形生成部３１からの出力波形と、オン電圧出力部７１の出力と、オフ電圧出力部７２の出力とを切り替えて、規範電圧波形追従駆動部４へ出力する。
【００３６】
さらに実施例２のスイッチング回路の構成について説明する。
図８は実施例２のスイッチング回路の回路構成を示す図である。
図８に示す構成においては、オン電圧出力部７１として、電源電圧Ｖonを設け、オフ電圧出力部７２として、電源電圧Ｖoffを設ける。また、制御パルス生成部２と規範電圧波形生成部３１を共通化したパルス発生器Ｖpwmを備える。
選択回路部７４は、AND回路７４１，７４２，７４３、OR回路７４４を備えている。
タイマ７３は、予め設定された時間範囲では、それぞれ該当するAND回路７４１〜７４３にON（あるいは１）の出力を行う。
【００３７】
AND回路７４１は、タイマ７３からの出力とパルス発生器Ｖpwmからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、パルス発生器Ｖpwmからの出力をOR回路７４４へ出力する。
AND回路７４２は、タイマ７３からの出力と電源電圧Ｖonからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、電源電圧Ｖonからの出力をOR回路７４４へ出力する。
AND回路７４３は、タイマ７３からの出力と電源電圧Ｖoffからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、電源電圧Ｖoffからの出力をOR回路７４４へ出力する。
OR回路７４４は、AND回路７４１〜７４３のオン出力とオフ出力のOR演算を行い、出力を行う。
その他構成は実施例１と同様であるため説明を省略する。
【００３８】
作用を説明する。
[追従性向上作用]
図９は理想的な出力電圧波形を示す波形図である。図１０は過小振幅な出力電圧波形を示す波形図である。図１１は過大振幅な出力電圧波形を示す波形図である。
図９に示すように、負荷５の電源電圧に対して、完全にオンオフする理想的な出力電圧波形の場合、半導体デバイスによる定常損失以外の定常損失及び出力電圧波形のカットオフ状態は発生しない。
【００３９】
この状態に対して、図１０に示すように、負荷５の電源電圧に対して、過小振幅の出力波形となる場合、電源電圧及びGNDに対してオンオフしきれない分は、定常損失（DC損失）を増加させることになる。また、図１１に示すように、負荷５の電源電圧に対して、過大振幅の出力波形となる場合、電源電圧及びGNDを超えた分はカットオフされてしまう。
これに対して、可変抵抗Ｒ２によりゲインを調整して、振幅を調整し、可変抵抗Ｒ３によりオフセット電圧を調整することが考えられるが、振幅調整の基準電圧位置が一致しないことにより、理想的な波形にすることは困難となる。
【００４０】
図１２は実施例２のスイッチング回路の選択回路部７４の波形生成の状態を示すタイムチャートである。以下ｔ１〜ｔ４は図１２に示す時間である。
ｔ１以前では、タイマ７３が電源電圧Ｖon（オン電圧出力部７１）のオン信号を出力する。すると、AND回路７４２では、電源電圧Ｖonが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に電源電圧Ｖonが出力される（図１２(d)参照）。
次に、ｔ１〜ｔ２、ｔ３〜ｔ４では、タイマ７３がパルス発生器Ｖpwmのオン信号を出力する。すると、AND回路７４１では、パルス発生器Ｖpwmが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に規範電圧波形が出力される（図１２(b)参照）。
次に、ｔ２〜ｔ３では、タイマ７３が電源電圧Ｖoff（オフ電圧出力部７２）のオン信号を出力する。すると、AND回路７４３では、電源電圧Ｖoffが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に電源電圧Ｖoffが出力される（図１２(c)参照）。
次に、ｔ４〜次のｔ１では、上記ｔ１以前と同様に電源電圧Ｖonが出力される（図１２(d)参照）。
【００４１】
このように選択回路部７４の選択により図１２(b)〜(d)が、切り替えられることにより、図１２(a)に示すように、波形が生成され、規範電圧波形追従駆動部４へ入力される。
ここで、電源電圧Ｖonは、所定電圧のオン電圧であり、スイッチング素子４４を完全にオンさせる電圧である。負荷５の下流でのスイッチング回路１の出力としては、スイッチング素子４４のオンにより波形はローとなる。そのため、スイッチング素子４４における定常損失（DC損失）を発生させない。また、電源電圧Ｖoffは、所定電圧のオフ電圧であり、スイッチング素子４４を完全にオフさせる電圧である。負荷５の下流でのスイッチング回路１の出力としては、スイッチング素子４４のオフにより波形はハイとなる。そのため、スイッチング素子４４における定常損失（DC損失）を発生させない。
よって、実施例２では、ノイズや損失を抑制する規範波形電圧を、規範電圧波形追従駆動部４へ入力し、且つその入力する波形がスイッチング素子４４の定常損失を考慮したものにすることで、実際に規範電圧波形追従駆動部４が追従し、出力する波形がより良好に規範電圧波形に追従したものにする。
【００４２】
効果を説明する。
実施例２のスイッチング回路にあっては、下記の効果を得ることができる。
【００４３】
(3)補償手段は、規範電圧波形のオン電圧を出力するオン電圧出力部７１と、規範電圧波形のオフ電圧を出力するオフ電圧出力部７２と、定常状態ではオン電圧及びオフ電圧を選択し、過渡状態では規範電圧波形生成部３１からの規範電圧波形を選択して、規範電圧波形生成部３１の後段で波形補償を行う選択回路部７４を備えたため、規範電圧波形の定常状態では、所定の電源電圧Ｖon又はＶoffにすることにより、スイッチング素子４４のオン、オフを完全に行わせ、定常損失を発生させないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【実施例３】
【００４４】
実施例３は、選択回路部が電源電圧により選択動作を行う例である。
構成を説明する。
図１３は実施例３のスイッチング回路のブロック構成を示す図である。
実施例３のスイッチング回路では、選択回路部７５、出力電圧検知部７６を備えている。選択回路部７５は、規範電圧波形生成部３１の出力、オン電圧出力部７１、及びオフ電圧出力部７２を選択して出力する。
出力電圧検知部７６は、負荷５の下流から出力電圧検知部４５へ向かう検出ラインを分岐させて、選択回路部７５へ入力したものである。選択回路部７５は、これにより、スイッチング回路１の出力電圧を検知する。そして、出力電圧が電源電圧の９０％以上になると、オフ電圧、１０％以下になるとオン電圧、それ以外で規範電圧波形生成部３１の出力を選択する処理を有する。
その他構成は、実施例１、実施例２と同様であるので説明を省略する。
【００４５】
作用を説明する。
[追従性向上作用]
図１４は実施例３のスイッチング回路の出力波形の説明波形図である。
図１４においては、電源電圧の９０％を電圧閾値Ｖ１、電源電圧の１０％を電圧閾値Ｖ２とする。
実施例３では、選択回路部７５の選択動作によって、出力電圧検知部７６で検出するスイッチング回路１の出力電圧がＶ２（電源電圧の１０％）より小さい場合は、出力電圧波形が完全にオンするオン電圧（オン電圧出力部７１の出力）が選択されている。そして、出力電圧検知部７６で検出するスイッチング回路１の出力電圧が立ち上がり、Ｖ２を超えると、規範電圧波形生成部３１の出力を選択する。そして、過渡状態でＶ１（電源電圧の９０％）に達すると、出力電圧波形が完全にオフするオフ電圧（オフ電圧出力部７２の出力）を選択する。そして、出力電圧検知部７６で検出するスイッチング回路１の出力電圧が立下り、Ｖ１より小さくなると、規範電圧波形生成部３１の出力を選択する。そして、過渡状態でＶ２（電源電圧の１０％）より小さい場合は、出力電圧波形が完全にオンするオン電圧（オン電圧出力部７１の出力）を選択する。なお、オン電圧、オフ電圧はスイッチング素子４４から見てオンオフを示す。
【００４６】
実施例３では、このように、出力電圧が所定の閾値電圧に達することにより出力波形を切り替えることにより、スイッチング素子４４の定常状態で、完全なオンオフ動作の状態にするオン電圧、オフ電圧に切り替えることにより、定常損失を生じないようにする。実施例３において、電圧閾値を１０％、９０％にしているのは、現実的に許容される値を考慮した例を示したものである。そのため、電圧閾値を１０％、９０％にすると、生じる定常損失を許容される範囲に抑制することになる。
【００４７】
効果を説明する。実施例３のスイッチング回路にあっては、実施例１の(1),(3)の効果に加え、下記の効果を得ることができる。
(4)上記(3)において、スイッチング回路の出力電圧を検出する出力電圧検知部７６を設け、選択回路部７５は、スイッチング回路の出力電圧に基づいて、オン電圧、オフ電圧、及び規範電圧波形を選択するため、出力電圧の電圧値により切り換えて波形を補償し、スイッチング素子４４のオン、オフを完全に行わせ、定常損失を発生させないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例２と同様であるので説明を省略する。
【実施例４】
【００４８】
実施例４は、電源電圧の変動により、規範電圧波形追従駆動部４のゲインとオフセット電圧を調整する例である。
構成を説明する。
図１５は実施例４のスイッチング回路のブロック構成を示す図である。
実施例４のスイッチング回路は、電源電圧検出部８１と出力電圧波形調整部８２を備えている。
電源電圧検出部８１は、電源６の電源電圧を検出し、検出結果を出力電圧波形調整部８２へ出力する。
出力電圧波形調整部８２は、検出された電源電圧に応じて、規範電圧波形追従駆動部４におけるゲインとオフセット電圧を調整する。
【００４９】
実施例４のスイッチング回路の構成についてさらに詳細に説明する。
図１６は実施例４のスイッチング回路の回路構成を示す図である。
実施例４では、図１６に示すように、電源電圧検出部８１により電源電圧Ｖ３の電圧を検出する構成である。さらに、出力電圧波形調整部８２により、出力電圧検知部４５の可変抵抗Ｒ２と、閾値電圧オフセット部４２の可変抵抗Ｒ３の抵抗値の調整を行う構成である。
【００５０】
出力電圧波形調整部８２の構成についてさらに説明する。
図１７は実施例４の出力電圧波形調整部の具体構成を示す説明図である。
可変抵抗Ｒ２を調整する出力電圧波形調整部８２の部分について説明する。可変抵抗Ｒ２は図１７に示すように、複数の抵抗Ｒ２１からなり、出力電圧波形調整部８２により、この複数の抵抗Ｒ２１の接続、非接続を行うことにより、抵抗値の変更を行う構成である。
可変抵抗Ｒ３についても同様の構成である。
その他構成は実施例１と同様であるので説明を省略する。
【００５１】
作用を説明する。
[追従性向上作用]
図１８は電源電圧が一定状態のスイッチング回路の出力波形の説明波形図である。図１９は電源電圧が変動状態のスイッチング回路の出力波形の説明波形図である。説明上、図１８、図１９において、電源電圧をＶcc、グランド電位をGNDとする。そして、変動した電源電圧をＶcc´、グランド電位をGND´とする。
例えば、自動車のバッテリ電圧からも言えるように、電源電圧は変動する。
電源電位が変動した場合、出力電圧波形のGND´よりも低い電圧はカットオフされ、入出力電圧波形が一致しないことになる。また、出力電圧波形がＶcc´に達しない部分は、定常損失となる（図１９参照）。
実施例４のスイッチング回路では、電源電圧の変動を電源電圧検出部８１で検出する。
この際、電源電圧の変動Ｖcc´、GND´に対して、出力電圧波形調整部８２は、まず可変抵抗Ｒ２の抵抗値の調整により、ゲインの調整を行う。これにより、波形の振幅が調整される。しかし、電源電圧の変動の振幅の基準電位と、ゲイン調整による振幅の基準電位は一致しない。そのため、出力電圧波形調整部８２は、次にＲ３の抵抗値を調整し、波形のオフセットを行う。これにより、スイッチング回路１の出力波形は、電源電圧の変更に応じた波形になる。そのため、波形のカットオフと損失が生じないようにされる。よって、規範電圧波形追従駆動部４による入力波形への出力波形の追従性が向上することになる。
【００５２】
次に、効果を説明する。
実施例４のスイッチング回路にあっては、下記の効果を得ることができる。
(5)規範電圧波形追従駆動部４は、比較部４１により差動処理される波形のゲインを調整する可変抵抗Ｒ２と、比較部４１により差動処理された波形に対して、波形レベルのオフセットを可変抵抗Ｒ３による調整で行う閾値電圧オフセット部４２を備え、負荷５の電源６の電源電圧を検出する電源電圧検出部８１と、検出した電源電圧に基づいて、可変抵抗Ｒ２，Ｒ３の抵抗値を調整する出力電圧波形調整部８２を備えたため、負荷の電源電圧の変動に対して、可変抵抗Ｒ２，Ｒ３の調整により、ゲインとオフセット量を調整し、出力波形にカットオフと定常損失が生じないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例３と同様であるので説明を省略する。
【実施例５】
【００５３】
実施例５は、出力電圧波形の追従遅れを考慮して補正した波形を入力する例である。
構成を説明する。
図２０は実施例５のスイッチング回路のブロック構成を示す図である。
実施例５のスイッチング回路１では、規範補償波形生成部９は、規範電圧波形生成部３１とフィードバック誤差補償部９１を備え、規範電圧波形追従駆動部４へ入力する波形を生成する。
フィードバック誤差補償部９１は、予め求めた規範電圧波形の入力に対する出力波形の遅れを考慮して、規範電圧波形の補償を行う。
その他構成は実施例１と同様であるので、説明を省略する。
【００５４】
作用を説明する。
[追従性向上作用]
図２１は、入力波形に対する出力波形の遅れの説明波形図である。図２２は実施例５において入力波形を補償した状態を示す説明波形図である。
実施例５では、予めノイズ特性と損失特性を設定した任意の波形を用意し、実験やシミュレーション等による解析で、規範電圧波形を入力した際の出力電圧波形を確認する。
すると、図２１に示すように、入力波形１０１に対する出力波形１０２のフィードバック制御による遅れ分を得る。この出力波形１０２の遅れを補償するように、規範電圧波形生成部３１の生成する規範電圧波形を、フィードバック誤差補償部９１により波形１０３のように進めた波形に補償する。これにより、スイッチング回路１の出力電圧波形を規範電圧波形に遅れを生じない、良好に追従した波形にする。
【００５５】
効果を説明する。
実施例５のスイッチング回路にあっては、以下の効果を有する。
(6)フィードバック誤差補償部９１は、規範電圧波形生成部３１の規範電圧波形を、フィードバック制御による遅れ分、進めた波形に補償するため、スイッチング回路１の規範電圧波形追従駆動部４へ入力する規範電圧波形に対して、規範電圧波形追従駆動部４の出力電圧にフィードバック制御による遅れ分が生じないようにでき、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【００５６】
以上、本発明のスイッチング回路を実施例１〜実施例５に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【００５７】
例えば、実施例２では、選択回路部７４を、規範電圧波形生成部３１と規範電圧波形追従駆動部４の間に設けたものを示したが、規範電圧波形追従駆動部４とスイッチング素子の間に設けるようにしてもよい。
また例えば、図２には、負荷としてモータと等価となるものを示したが、LED等、スイッチング素子により駆動されるものであってもよい。
【産業上の利用可能性】
【００５８】
本発明は、負荷を駆動する以外のスイッチング動作を行う回路に利用することができる。
【符号の説明】
【００５９】
１ スイッチング回路
２ 制御パルス生成部
３ 規範補償波形生成部
３１ 規範電圧波形生成部
３２ カレントミラー誤差補償部
４ 規範電圧波形追従駆動部
４１ 比較部
４２ 閾値電圧オフセット部
４３ スイッチング素子制御端子駆動部
４４ スイッチング素子
４５ 出力電圧検知部
５ 負荷
６ 電源
９ 規範補償波形生成部
９１ フィードバック誤差補償部
７１ オン電圧出力部
７２ オフ電圧出力部
７３ タイマ
７４ 選択回路部
７４１〜７４３ AND回路
７４４ OR回路
７５ 選択回路部
７６ 出力電圧検知部
８１ 電源電圧検出部
８２ 出力電圧波形調整部
Ｃ１ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｌ１ インダクタンス
Ｍ１ パワートランジスタ
Ｍ２ パワートランジスタ
Ｑ１〜Ｑ６ トランジスタ
Ｒ１，Ｒ４〜Ｒ７ 抵抗
Ｒ２，Ｒ３ 可変抵抗
【技術分野】
【０００１】
本発明は、スイッチング回路の技術分野に属する。
【背景技術】
【０００２】
従来では、規範電圧波形追従駆動部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部を備えている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のスイッチング回路にあっては、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させる課題がある。
【０００５】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができるスイッチング回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段と、前記フィードバック構成部に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段と、前記規範電圧波形生成手段による規範電圧波形に対して補償を行う補償手段と、を備えた、ことを特徴とする。
【発明の効果】
【０００７】
よって、本発明にあっては、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１のスイッチング回路のブロック図である。
【図２】実施例１のスイッチング回路の回路構成を示す図である。
【図３】カットオフを説明するスイッチング回路の入出力波形の説明波形図である。
【図４】図３の波形をゲイン及びオフセットで調整した波形の説明波形図である。
【図５】実施例１のスイッチング回路の入出力波形の説明波形図である。
【図６】実施例１のスイッチング回路の入出力波形の説明波形図である。
【図７】実施例２のスイッチング回路のブロック構成を示す図である。
【図８】実施例２のスイッチング回路の回路構成を示す図である。
【図９】理想的な出力電圧波形を示す波形図である。
【図１０】過小振幅な出力電圧波形を示す波形図である。
【図１１】過大振幅な出力電圧波形を示す波形図である。
【図１２】実施例２のスイッチング回路の選択回路部の波形生成の状態を示すタイムチャートである。
【図１３】実施例３のスイッチング回路のブロック構成を示す図である。
【図１４】実施例３のスイッチング回路の出力波形の説明波形図である。
【図１５】実施例４のスイッチング回路のブロック構成を示す図である。
【図１６】実施例４のスイッチング回路の回路構成を示す図である。
【図１７】実施例４における出力電圧波形調整部の具体構成を示す説明図である。
【図１８】電源電圧が一定状態のスイッチング回路の出力波形の説明波形図である。
【図１９】電源電圧が変動状態のスイッチング回路の出力波形の説明波形図である。
【図２０】実施例５のスイッチング回路のブロック構成を示す図である。
【図２１】入力波形に対する出力波形の遅れの説明波形図である。
【図２２】実施例５において入力波形を補償した状態を示す説明波形図である。
【発明を実施するための形態】
【０００９】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項１，２に係る発明に対応する実施例１と、請求項１，３に係る発明に対応する実施例２と、請求項１，３，４に係る発明に対応する実施例３と、請求項１〜５に係る発明に対応する実施例４と、請求項１〜６に係る発明に対応する実施例５とに基づいて説明する。
【実施例１】
【００１０】
まず、構成を説明する。
図１は実施例１のスイッチング回路のブロック図である。
実施例１のスイッチング回路１は、制御パルス生成部２、規範補償波形生成部３、規範電圧波形追従駆動部４、負荷５、電源６を主要な構成としている。
制御パルス生成部２は、規範電圧波形追従駆動部４を駆動制御するための波形となる制御パルスを生成し出力する。
規範補償波形生成部３は、規範電圧波形生成部３１とカレントミラー誤差補償部３２を備え、規範電圧波形追従駆動部４へ入力する波形を生成する。
規範電圧波形生成部３１は、予めノイズと損失が要求される所定の値を満たす入力波形（本明細書において規範波形と呼ぶ）を生成する。
カレントミラー誤差補償部３２は、規範波形に対して、規範電圧波形追従駆動部４のカレントミラー誤差を補償する。
規範電圧波形追従駆動部４は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷５は、スイッチングによる電圧のオンオフで駆動するものである。
電源６は、負荷５の駆動のための電源を供給する。
【００１１】
実施例１のスイッチング回路について、さらに説明する。
図２は実施例１のスイッチング回路の回路構成を示す図である。
実施例１のスイッチング回路１では、制御パルス生成部２と規範電圧波形生成部３１を共通化したパルス発生器Ｖ３として備えている。
そして、カレントミラー誤差補償部３２は、電源電圧Ｖ４をパルス発生器Ｖ３の下流（GND側）に設ける構成である。
【００１２】
実施例１のスイッチング回路１において、規範電圧波形追従駆動部４は、比較部４１、閾値電圧オフセット部４２、スイッチング素子制御端子駆動部４３、スイッチング素子４４、出力電圧検知部４５を主要な構成としている。
比較部４１は、抵抗Ｒ１、トランジスタＱ１，Ｑ２からなり、カレントミラー回路を構成し、規範電圧波形と出力波形を比較し、差分を出力する。
【００１３】
閾値電圧オフセット部４２は、抵抗Ｒ３、トランジスタＱ３，Ｑ４、電源Ｖ１からなり、カレントミラー回路を構成し、スイッチング素子の特性に合わせて電圧レベルを直流的にオフセットする。
スイッチング素子制御端子駆動部４３は、抵抗Ｒ４〜Ｒ６、ダイオードＤ１，Ｄ２、トランジスタＱ５，Ｑ６からなり、エミッタフォロア回路（プッシュプル回路）を構成し、スイッチング素子４４のゲート駆動信号を出力する。
スイッチング素子４４は、例えばＭＯＳＦＥＴのパワートランジスタＭ１であり、負荷５への電源電圧のオンオフを制御する。
出力電圧検知部４５は、コンデンサＣ１、可変抵抗Ｒ２からなり、スイッチング素子４４から負荷５への出力を比較部４１へ入力して、フィードバック構成の帰還路を形成し、この帰還路で出力電圧の検知を行う。なお、コンデンサＣ１は位相進み補償を行う。
また、実施例１では、負荷５を抵抗Ｒ７、インダクタンスＬ１、パワートランジスタＭ２で構成している。
【００１４】
作用を説明する。
[追従性向上作用]
実施例１のスイッチング回路では、まず、制御パルス生成部２が立上り及び立下りを有するパルス、例えばPWMパルスを出力する。
規範電圧波形生成部３１では、立上り又は立下りのタイミングを用いて、規範電圧波形を生成する。規範電圧波形は、例えば制御パルスをRCローパスフィルタで丸めるようにし、あるいは特定帯域の通過を抑制して、ノイズと損失を良好な特性にした信号波形である。
そして、カレントミラー誤差補償部３２は、規範電圧波形生成部３１で生成される信号波形に所定の電圧Ｖbe分（Ｖbe´）を加える。
そのため、規範電圧波形追従駆動部４には、カレントミラー誤差補償部３２により所定の電圧Ｖbe分が加えられた信号波形が入力される。
【００１５】
規範電圧波形追従駆動部４では、比較部４１のカレントミラー回路構造において、抵抗Ｒ１と可変抵抗Ｒ２はそれぞれ入力（規範電圧波形）と出力の比率を決めており、例えば２倍の関係となる。
【００１６】
例えば、入力電圧が上昇すると、トランジスタＱ１側の電流が増えるのでトランジスタＱ２の電流も増えようとする。その際に、可変抵抗Ｒ２から流れている分の電流よりも多く必要とする分が閾値電圧オフセット部４２から流れ込み、スイッチング素子制御端子駆動部４３のトランジスタＱ５がオフ、トランジスタＱ６がオンする方向へ徐々に変化し、スイッチング素子４４であるパワートランジスタＭ１のゲート電位が下がりオフする方向に変化し出力電圧が上昇する。すなわち、入力電圧が上昇すると出力電圧も上昇する。低下は逆の動作となる。
【００１７】
閾値電圧オフセット部４２では、ダイオードＤ１、ダイオードＤ２からトランジスタＱ２のカレントミラー回路に流れ込む、もしくは流れ出す電流に対して、トランジスタＱ３，Ｑ４のカレントミラー回路部分を用いて予め一定の電流を供給することで、スイッチング素子制御端子駆動部４３の電位をプラス側へオフセットする。トランジスタＱ３から流れ込む電流値は可変抵抗Ｒ３により決定される。また、トランジスタＱ３，Ｑ４の構成を流れ込む構成から吸い込む構成にすればマイナス方向へオフセットする効果を得る。
【００１８】
また、スイッチング素子制御端子駆動部４３は、コンプリメンタリエミッタフォロア（プッシュプル回路）構成として、低インピーダンス駆動としている。スイッチング素子４４は、取り扱う電力が大きいほどゲートの入力容量が大きく、ミラー効果によりスイッチング時に大きく変化する特性があるため、低インピーダンスで駆動する。
また、出力電圧検知部４５のコンデンサＣ１により出力電圧の位相を進ませることにより、フィードバック構成における応答性を良くする。
このようにして、実施例１のスイッチング回路１では、フィードバック構成によって、入力信号波形によく追従した出力波形にする。
【００１９】
ここで、比較部４１のカレントミラーへ入力される電圧をＶin、トランジスタＱ１のベース・エミッタ間の電圧をＶbeとすると、ベース電流を無視して考えた場合トランジスタＱ１のコレクタ・エミッタ間に流れる電流ｉ１は、次の数式１のように考えることができる。
【００２０】
（数式１）
ｉ１＝（Ｖin−Ｖbe)/Ｒ１
【００２１】
カレントミラー構成のために、トランジスタＱ２のコレクタ・エミッタ間に流れる電流ｉ１´はｉ１に等しいとし、トランジスタＱ２のコレクタ電圧であるバイアス電圧Ｖbiasの変動は小さいので、ｉ３とともに一定と考える。すると、次の数式２、数式３を得る。
【００２２】
（数式２）
ｉ１´＝ｉ２＋ｉ３＝（Ｖin−Ｖbe)/Ｒ１
【００２３】
（数式３）
ｉ２＝（Ｖin−Ｖbe)/Ｒ１−ｉ３
【００２４】
これより、スイッチング回路１の出力電圧Ｖoutは、次の数式４、数式５のように考えることができる。
【００２５】
（数式４）
Ｖout−Ｖbias＝ｉ２・Ｒ２＝{（Ｖin−Ｖbe)/Ｒ１−ｉ３}・Ｒ２
【００２６】
（数式５）
Ｖout＝（Ｖin−Ｖbe)・Ｒ２/Ｒ１＋Ｖbias−ｉ３・Ｒ２
【００２７】
図３はカットオフを説明するスイッチング回路の入出力波形の説明波形図である。図４は図３の波形をゲイン及びオフセットで調整した波形の説明波形図である。なお、図３はゲイン＝１、図４はゲイン＝２の状態を示すものである。
数式５のようにスイッチング回路の出力電圧を考えると、図３に示すように、出力電圧波形には、ベース・エミッタ間の電圧分のカットオフ状態が生じる。
このようにカットオフ状態が生じると、抵抗Ｒ２、Ｒ３により、ゲインとオフセット電圧を調整しても、図４に示すように入出力電圧波形は一致しないことになる。
【００２８】
図５は実施例１のスイッチング回路の入出力波形の説明波形図である。図５は、図３と同様にゲイン１の状態で、図２に示す回路構成を解析した結果である。
実施例１では、カレントミラー誤差補償部３２により、規範電圧波形生成部３１で生成される信号波形に所定の電圧Ｖbe分が加えられる。
そのため、上記数式５は、実施例１では、次の数式６のようになる。
【００２９】
（数式６）
Ｖout＝{（Ｖin＋Ｖbe´)−Ｖbe}・Ｒ２/Ｒ１＋Ｖbias−ｉ３・Ｒ２
【００３０】
規範電圧波形生成部３１から規範電圧波形追従駆動部４の比較部４１のカレントミラーに入力される規範波形に、カレントミラーのベース・エミッタ間の電圧分のオフセット電圧Ｖbe´が加えられることにより、出力電圧Ｖoutは入力した電圧Ｖinのゲイン倍となる。そのため、図５に示すように、オフセット状態が発生しない入出力波形にすることができる。
図６は実施例１のスイッチング回路の入出力波形の説明波形図である。図６は、図４と同様にゲイン２の状態で、図２に示す回路構成を解析した結果である。
さらに、実施例１では、図５に示すように、カットオフ状態の発生しない状態の入出力波形の特性を得るため、ゲイン＝２にした場合に、図６のような入出力波形の特性を得る。つまり、図５の特性からゲインを変更した際に、可変抵抗Ｒ２のゲイン調整、可変抵抗Ｒ３のオフセット電圧調整を行うことにより、図６に示すように、規範電圧波形に良好に追従した波形を出力することが可能となる。
このように実施例１では、カレントミラー誤差補償部３２によるカットオフ状態の除去による追従性の向上によって、さらに入力信号波形によく追従した出力波形にする。
【００３１】
次に、効果を説明する。
実施例１のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
【００３２】
(1)規範電圧波形追従駆動部４によりスイッチング素子４４を駆動して負荷を作動させるスイッチング回路１において、規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３１と、規範電圧波形追従駆動部４に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う比較部４１と、規範電圧波形生成部３１による規範電圧波形に対して補償を行うカレントミラー誤差補償部３２を備えたため、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【００３３】
(2)上記(1)において、比較部４１は、２つのトランジスタＱ１，Ｑ２をベース入力が共有する対称状に配置したカレントミラーの回路構成を備え、カレントミラー誤差補償部３２は、比較部４１のトランジスタのベース・エミッタ間の電圧Ｖbe分を、規範電圧波形に加える補償を行うため、比較部４１のトランジスタのベース・エミッタ間の電圧により生じるカットオフ状態が発生しないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
【実施例２】
【００３４】
実施例２は、スイッチング状態によって、規範電圧波形、オン電圧、オフ電圧を切り換えて入力する例である。
構成を説明する。
図７は実施例２のスイッチング回路のブロック構成を示す図である。
実施例２のスイッチング回路１では、オン電圧出力部７１、オフ電圧出力部７２、タイマ７３、選択回路部７４を備えている。
実施例２では、規範電圧波形生成部３１の出力を選択回路部７４へ入力し、選択回路部７４の出力を規範電圧波形追従駆動部４へ入力する。
オン電圧出力部７１は、スイッチング素子４４を完全にオンするオン電圧（ロー）を選択回路部７４へ出力する。
オフ電圧出力部７２は、スイッチング素子４４を完全にオフするオフ電圧（ハイ）を選択回路部７４へ出力する。なお、このオン電圧、オフ電圧は、スイッチング素子４４から見てのオンオフとする。
【００３５】
タイマ７３は、規範電圧波形生成部３１からの出力波形と、オン電圧出力部７１の出力と、オフ電圧出力部７２の出力とを切り替える時間のカウントを行い、選択回路部７４へ出力する。
選択回路部７４は、タイマ７３からのカウントに従って、規範電圧波形生成部３１からの出力波形と、オン電圧出力部７１の出力と、オフ電圧出力部７２の出力とを切り替えて、規範電圧波形追従駆動部４へ出力する。
【００３６】
さらに実施例２のスイッチング回路の構成について説明する。
図８は実施例２のスイッチング回路の回路構成を示す図である。
図８に示す構成においては、オン電圧出力部７１として、電源電圧Ｖonを設け、オフ電圧出力部７２として、電源電圧Ｖoffを設ける。また、制御パルス生成部２と規範電圧波形生成部３１を共通化したパルス発生器Ｖpwmを備える。
選択回路部７４は、AND回路７４１，７４２，７４３、OR回路７４４を備えている。
タイマ７３は、予め設定された時間範囲では、それぞれ該当するAND回路７４１〜７４３にON（あるいは１）の出力を行う。
【００３７】
AND回路７４１は、タイマ７３からの出力とパルス発生器Ｖpwmからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、パルス発生器Ｖpwmからの出力をOR回路７４４へ出力する。
AND回路７４２は、タイマ７３からの出力と電源電圧Ｖonからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、電源電圧Ｖonからの出力をOR回路７４４へ出力する。
AND回路７４３は、タイマ７３からの出力と電源電圧Ｖoffからの出力のAND論理演算処理を行い、タイマ７３からの出力がオンの場合には、電源電圧Ｖoffからの出力をOR回路７４４へ出力する。
OR回路７４４は、AND回路７４１〜７４３のオン出力とオフ出力のOR演算を行い、出力を行う。
その他構成は実施例１と同様であるため説明を省略する。
【００３８】
作用を説明する。
[追従性向上作用]
図９は理想的な出力電圧波形を示す波形図である。図１０は過小振幅な出力電圧波形を示す波形図である。図１１は過大振幅な出力電圧波形を示す波形図である。
図９に示すように、負荷５の電源電圧に対して、完全にオンオフする理想的な出力電圧波形の場合、半導体デバイスによる定常損失以外の定常損失及び出力電圧波形のカットオフ状態は発生しない。
【００３９】
この状態に対して、図１０に示すように、負荷５の電源電圧に対して、過小振幅の出力波形となる場合、電源電圧及びGNDに対してオンオフしきれない分は、定常損失（DC損失）を増加させることになる。また、図１１に示すように、負荷５の電源電圧に対して、過大振幅の出力波形となる場合、電源電圧及びGNDを超えた分はカットオフされてしまう。
これに対して、可変抵抗Ｒ２によりゲインを調整して、振幅を調整し、可変抵抗Ｒ３によりオフセット電圧を調整することが考えられるが、振幅調整の基準電圧位置が一致しないことにより、理想的な波形にすることは困難となる。
【００４０】
図１２は実施例２のスイッチング回路の選択回路部７４の波形生成の状態を示すタイムチャートである。以下ｔ１〜ｔ４は図１２に示す時間である。
ｔ１以前では、タイマ７３が電源電圧Ｖon（オン電圧出力部７１）のオン信号を出力する。すると、AND回路７４２では、電源電圧Ｖonが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に電源電圧Ｖonが出力される（図１２(d)参照）。
次に、ｔ１〜ｔ２、ｔ３〜ｔ４では、タイマ７３がパルス発生器Ｖpwmのオン信号を出力する。すると、AND回路７４１では、パルス発生器Ｖpwmが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に規範電圧波形が出力される（図１２(b)参照）。
次に、ｔ２〜ｔ３では、タイマ７３が電源電圧Ｖoff（オフ電圧出力部７２）のオン信号を出力する。すると、AND回路７４３では、電源電圧Ｖoffが選択される。そして、OR回路７４４から他のオフ出力とOR演算され、結果的に電源電圧Ｖoffが出力される（図１２(c)参照）。
次に、ｔ４〜次のｔ１では、上記ｔ１以前と同様に電源電圧Ｖonが出力される（図１２(d)参照）。
【００４１】
このように選択回路部７４の選択により図１２(b)〜(d)が、切り替えられることにより、図１２(a)に示すように、波形が生成され、規範電圧波形追従駆動部４へ入力される。
ここで、電源電圧Ｖonは、所定電圧のオン電圧であり、スイッチング素子４４を完全にオンさせる電圧である。負荷５の下流でのスイッチング回路１の出力としては、スイッチング素子４４のオンにより波形はローとなる。そのため、スイッチング素子４４における定常損失（DC損失）を発生させない。また、電源電圧Ｖoffは、所定電圧のオフ電圧であり、スイッチング素子４４を完全にオフさせる電圧である。負荷５の下流でのスイッチング回路１の出力としては、スイッチング素子４４のオフにより波形はハイとなる。そのため、スイッチング素子４４における定常損失（DC損失）を発生させない。
よって、実施例２では、ノイズや損失を抑制する規範波形電圧を、規範電圧波形追従駆動部４へ入力し、且つその入力する波形がスイッチング素子４４の定常損失を考慮したものにすることで、実際に規範電圧波形追従駆動部４が追従し、出力する波形がより良好に規範電圧波形に追従したものにする。
【００４２】
効果を説明する。
実施例２のスイッチング回路にあっては、下記の効果を得ることができる。
【００４３】
(3)補償手段は、規範電圧波形のオン電圧を出力するオン電圧出力部７１と、規範電圧波形のオフ電圧を出力するオフ電圧出力部７２と、定常状態ではオン電圧及びオフ電圧を選択し、過渡状態では規範電圧波形生成部３１からの規範電圧波形を選択して、規範電圧波形生成部３１の後段で波形補償を行う選択回路部７４を備えたため、規範電圧波形の定常状態では、所定の電源電圧Ｖon又はＶoffにすることにより、スイッチング素子４４のオン、オフを完全に行わせ、定常損失を発生させないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【実施例３】
【００４４】
実施例３は、選択回路部が電源電圧により選択動作を行う例である。
構成を説明する。
図１３は実施例３のスイッチング回路のブロック構成を示す図である。
実施例３のスイッチング回路では、選択回路部７５、出力電圧検知部７６を備えている。選択回路部７５は、規範電圧波形生成部３１の出力、オン電圧出力部７１、及びオフ電圧出力部７２を選択して出力する。
出力電圧検知部７６は、負荷５の下流から出力電圧検知部４５へ向かう検出ラインを分岐させて、選択回路部７５へ入力したものである。選択回路部７５は、これにより、スイッチング回路１の出力電圧を検知する。そして、出力電圧が電源電圧の９０％以上になると、オフ電圧、１０％以下になるとオン電圧、それ以外で規範電圧波形生成部３１の出力を選択する処理を有する。
その他構成は、実施例１、実施例２と同様であるので説明を省略する。
【００４５】
作用を説明する。
[追従性向上作用]
図１４は実施例３のスイッチング回路の出力波形の説明波形図である。
図１４においては、電源電圧の９０％を電圧閾値Ｖ１、電源電圧の１０％を電圧閾値Ｖ２とする。
実施例３では、選択回路部７５の選択動作によって、出力電圧検知部７６で検出するスイッチング回路１の出力電圧がＶ２（電源電圧の１０％）より小さい場合は、出力電圧波形が完全にオンするオン電圧（オン電圧出力部７１の出力）が選択されている。そして、出力電圧検知部７６で検出するスイッチング回路１の出力電圧が立ち上がり、Ｖ２を超えると、規範電圧波形生成部３１の出力を選択する。そして、過渡状態でＶ１（電源電圧の９０％）に達すると、出力電圧波形が完全にオフするオフ電圧（オフ電圧出力部７２の出力）を選択する。そして、出力電圧検知部７６で検出するスイッチング回路１の出力電圧が立下り、Ｖ１より小さくなると、規範電圧波形生成部３１の出力を選択する。そして、過渡状態でＶ２（電源電圧の１０％）より小さい場合は、出力電圧波形が完全にオンするオン電圧（オン電圧出力部７１の出力）を選択する。なお、オン電圧、オフ電圧はスイッチング素子４４から見てオンオフを示す。
【００４６】
実施例３では、このように、出力電圧が所定の閾値電圧に達することにより出力波形を切り替えることにより、スイッチング素子４４の定常状態で、完全なオンオフ動作の状態にするオン電圧、オフ電圧に切り替えることにより、定常損失を生じないようにする。実施例３において、電圧閾値を１０％、９０％にしているのは、現実的に許容される値を考慮した例を示したものである。そのため、電圧閾値を１０％、９０％にすると、生じる定常損失を許容される範囲に抑制することになる。
【００４７】
効果を説明する。実施例３のスイッチング回路にあっては、実施例１の(1),(3)の効果に加え、下記の効果を得ることができる。
(4)上記(3)において、スイッチング回路の出力電圧を検出する出力電圧検知部７６を設け、選択回路部７５は、スイッチング回路の出力電圧に基づいて、オン電圧、オフ電圧、及び規範電圧波形を選択するため、出力電圧の電圧値により切り換えて波形を補償し、スイッチング素子４４のオン、オフを完全に行わせ、定常損失を発生させないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例２と同様であるので説明を省略する。
【実施例４】
【００４８】
実施例４は、電源電圧の変動により、規範電圧波形追従駆動部４のゲインとオフセット電圧を調整する例である。
構成を説明する。
図１５は実施例４のスイッチング回路のブロック構成を示す図である。
実施例４のスイッチング回路は、電源電圧検出部８１と出力電圧波形調整部８２を備えている。
電源電圧検出部８１は、電源６の電源電圧を検出し、検出結果を出力電圧波形調整部８２へ出力する。
出力電圧波形調整部８２は、検出された電源電圧に応じて、規範電圧波形追従駆動部４におけるゲインとオフセット電圧を調整する。
【００４９】
実施例４のスイッチング回路の構成についてさらに詳細に説明する。
図１６は実施例４のスイッチング回路の回路構成を示す図である。
実施例４では、図１６に示すように、電源電圧検出部８１により電源電圧Ｖ３の電圧を検出する構成である。さらに、出力電圧波形調整部８２により、出力電圧検知部４５の可変抵抗Ｒ２と、閾値電圧オフセット部４２の可変抵抗Ｒ３の抵抗値の調整を行う構成である。
【００５０】
出力電圧波形調整部８２の構成についてさらに説明する。
図１７は実施例４の出力電圧波形調整部の具体構成を示す説明図である。
可変抵抗Ｒ２を調整する出力電圧波形調整部８２の部分について説明する。可変抵抗Ｒ２は図１７に示すように、複数の抵抗Ｒ２１からなり、出力電圧波形調整部８２により、この複数の抵抗Ｒ２１の接続、非接続を行うことにより、抵抗値の変更を行う構成である。
可変抵抗Ｒ３についても同様の構成である。
その他構成は実施例１と同様であるので説明を省略する。
【００５１】
作用を説明する。
[追従性向上作用]
図１８は電源電圧が一定状態のスイッチング回路の出力波形の説明波形図である。図１９は電源電圧が変動状態のスイッチング回路の出力波形の説明波形図である。説明上、図１８、図１９において、電源電圧をＶcc、グランド電位をGNDとする。そして、変動した電源電圧をＶcc´、グランド電位をGND´とする。
例えば、自動車のバッテリ電圧からも言えるように、電源電圧は変動する。
電源電位が変動した場合、出力電圧波形のGND´よりも低い電圧はカットオフされ、入出力電圧波形が一致しないことになる。また、出力電圧波形がＶcc´に達しない部分は、定常損失となる（図１９参照）。
実施例４のスイッチング回路では、電源電圧の変動を電源電圧検出部８１で検出する。
この際、電源電圧の変動Ｖcc´、GND´に対して、出力電圧波形調整部８２は、まず可変抵抗Ｒ２の抵抗値の調整により、ゲインの調整を行う。これにより、波形の振幅が調整される。しかし、電源電圧の変動の振幅の基準電位と、ゲイン調整による振幅の基準電位は一致しない。そのため、出力電圧波形調整部８２は、次にＲ３の抵抗値を調整し、波形のオフセットを行う。これにより、スイッチング回路１の出力波形は、電源電圧の変更に応じた波形になる。そのため、波形のカットオフと損失が生じないようにされる。よって、規範電圧波形追従駆動部４による入力波形への出力波形の追従性が向上することになる。
【００５２】
次に、効果を説明する。
実施例４のスイッチング回路にあっては、下記の効果を得ることができる。
(5)規範電圧波形追従駆動部４は、比較部４１により差動処理される波形のゲインを調整する可変抵抗Ｒ２と、比較部４１により差動処理された波形に対して、波形レベルのオフセットを可変抵抗Ｒ３による調整で行う閾値電圧オフセット部４２を備え、負荷５の電源６の電源電圧を検出する電源電圧検出部８１と、検出した電源電圧に基づいて、可変抵抗Ｒ２，Ｒ３の抵抗値を調整する出力電圧波形調整部８２を備えたため、負荷の電源電圧の変動に対して、可変抵抗Ｒ２，Ｒ３の調整により、ゲインとオフセット量を調整し、出力波形にカットオフと定常損失が生じないようにして、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例３と同様であるので説明を省略する。
【実施例５】
【００５３】
実施例５は、出力電圧波形の追従遅れを考慮して補正した波形を入力する例である。
構成を説明する。
図２０は実施例５のスイッチング回路のブロック構成を示す図である。
実施例５のスイッチング回路１では、規範補償波形生成部９は、規範電圧波形生成部３１とフィードバック誤差補償部９１を備え、規範電圧波形追従駆動部４へ入力する波形を生成する。
フィードバック誤差補償部９１は、予め求めた規範電圧波形の入力に対する出力波形の遅れを考慮して、規範電圧波形の補償を行う。
その他構成は実施例１と同様であるので、説明を省略する。
【００５４】
作用を説明する。
[追従性向上作用]
図２１は、入力波形に対する出力波形の遅れの説明波形図である。図２２は実施例５において入力波形を補償した状態を示す説明波形図である。
実施例５では、予めノイズ特性と損失特性を設定した任意の波形を用意し、実験やシミュレーション等による解析で、規範電圧波形を入力した際の出力電圧波形を確認する。
すると、図２１に示すように、入力波形１０１に対する出力波形１０２のフィードバック制御による遅れ分を得る。この出力波形１０２の遅れを補償するように、規範電圧波形生成部３１の生成する規範電圧波形を、フィードバック誤差補償部９１により波形１０３のように進めた波形に補償する。これにより、スイッチング回路１の出力電圧波形を規範電圧波形に遅れを生じない、良好に追従した波形にする。
【００５５】
効果を説明する。
実施例５のスイッチング回路にあっては、以下の効果を有する。
(6)フィードバック誤差補償部９１は、規範電圧波形生成部３１の規範電圧波形を、フィードバック制御による遅れ分、進めた波形に補償するため、スイッチング回路１の規範電圧波形追従駆動部４へ入力する規範電圧波形に対して、規範電圧波形追従駆動部４の出力電圧にフィードバック制御による遅れ分が生じないようにでき、入力した規範電圧波形に対する出力電圧波形の追従性をさらに向上させることができる。
その他作用効果は実施例１と同様であるので説明を省略する。
【００５６】
以上、本発明のスイッチング回路を実施例１〜実施例５に基づき説明してきたが、具体的な構成については、これらの実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【００５７】
例えば、実施例２では、選択回路部７４を、規範電圧波形生成部３１と規範電圧波形追従駆動部４の間に設けたものを示したが、規範電圧波形追従駆動部４とスイッチング素子の間に設けるようにしてもよい。
また例えば、図２には、負荷としてモータと等価となるものを示したが、LED等、スイッチング素子により駆動されるものであってもよい。
【産業上の利用可能性】
【００５８】
本発明は、負荷を駆動する以外のスイッチング動作を行う回路に利用することができる。
【符号の説明】
【００５９】
１ スイッチング回路
２ 制御パルス生成部
３ 規範補償波形生成部
３１ 規範電圧波形生成部
３２ カレントミラー誤差補償部
４ 規範電圧波形追従駆動部
４１ 比較部
４２ 閾値電圧オフセット部
４３ スイッチング素子制御端子駆動部
４４ スイッチング素子
４５ 出力電圧検知部
５ 負荷
６ 電源
９ 規範補償波形生成部
９１ フィードバック誤差補償部
７１ オン電圧出力部
７２ オフ電圧出力部
７３ タイマ
７４ 選択回路部
７４１〜７４３ AND回路
７４４ OR回路
７５ 選択回路部
７６ 出力電圧検知部
８１ 電源電圧検出部
８２ 出力電圧波形調整部
Ｃ１ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｌ１ インダクタンス
Ｍ１ パワートランジスタ
Ｍ２ パワートランジスタ
Ｑ１〜Ｑ６ トランジスタ
Ｒ１，Ｒ４〜Ｒ７ 抵抗
Ｒ２，Ｒ３ 可変抵抗
【特許請求の範囲】
【請求項１】
フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段と、
前記フィードバック構成部に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段と、
前記規範電圧波形生成手段による規範電圧波形に対して補償を行う補償手段と、
を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記差動手段は、２つのトランジスタをベース入力が共有する対称状に配置したカレントミラーの回路構成を備え、
前記補償手段は、前記差動手段のトランジスタのベース・エミッタ間の電圧分を、前記規範電圧波形に加える補償を行う、
ことを特徴とするスイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路において、
前記補償手段は、
規範電圧波形のオン電圧を出力するオン電圧出力手段と、
規範電圧波形のオフ電圧を出力するオフ電圧出力手段と、
定常状態では前記オン電圧及び前記オフ電圧を選択し、過渡状態では前記規範電圧波形生成手段からの規範電圧波形を選択して、前記規範電圧波形生成手段の後段で波形補償を行う選択手段と、
を備えたことを特徴とするスイッチング回路。
【請求項４】
請求項３に記載のスイッチング回路において、
前記スイッチング回路の出力電圧を検出する出力電圧検出手段を設け、
前記選択手段は、
前記スイッチング回路の出力電圧に基づいて、前記オン電圧、前記オフ電圧、及び規範電圧波形を選択する、
ことを特徴とするスイッチング回路。
【請求項５】
請求項１〜請求項４のいずれか１項に記載のスイッチング回路において、
前記フィードバック構成部は、前記差動手段により差動処理される波形のゲインを調整する第１の可変抵抗と、
前記差動手段により差動処理された波形に対して、波形レベルのオフセットを第２の可変抵抗による調整で行うオフセット手段を備え、
前記補償手段は、
前記負荷の電源電圧を検出する電源電圧検出手段と、
検出した電源電圧に基づいて、第１の可変抵抗及び第２の可変抵抗の抵抗値を調整する波形調整手段を備えた、
ことを特徴とするスイッチング回路。
【請求項６】
請求項１〜請求項５のいずれか１項に記載のスイッチング回路において、
前記補償手段は、
規範電圧波形生成手段の規範電圧波形を、フィードバック制御による遅れ分、進めた波形に補償する、
ことを特徴とするスイッチング回路。
【請求項１】
フィードバック構成部によりスイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記フィードバック構成部へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成手段と、
前記フィードバック構成部に設けられ、カレントミラーの回路構成によりフィードバックの差動処理を行う差動手段と、
前記規範電圧波形生成手段による規範電圧波形に対して補償を行う補償手段と、
を備えた、
ことを特徴とするスイッチング回路。
【請求項２】
請求項１に記載のスイッチング回路において、
前記差動手段は、２つのトランジスタをベース入力が共有する対称状に配置したカレントミラーの回路構成を備え、
前記補償手段は、前記差動手段のトランジスタのベース・エミッタ間の電圧分を、前記規範電圧波形に加える補償を行う、
ことを特徴とするスイッチング回路。
【請求項３】
請求項１に記載のスイッチング回路において、
前記補償手段は、
規範電圧波形のオン電圧を出力するオン電圧出力手段と、
規範電圧波形のオフ電圧を出力するオフ電圧出力手段と、
定常状態では前記オン電圧及び前記オフ電圧を選択し、過渡状態では前記規範電圧波形生成手段からの規範電圧波形を選択して、前記規範電圧波形生成手段の後段で波形補償を行う選択手段と、
を備えたことを特徴とするスイッチング回路。
【請求項４】
請求項３に記載のスイッチング回路において、
前記スイッチング回路の出力電圧を検出する出力電圧検出手段を設け、
前記選択手段は、
前記スイッチング回路の出力電圧に基づいて、前記オン電圧、前記オフ電圧、及び規範電圧波形を選択する、
ことを特徴とするスイッチング回路。
【請求項５】
請求項１〜請求項４のいずれか１項に記載のスイッチング回路において、
前記フィードバック構成部は、前記差動手段により差動処理される波形のゲインを調整する第１の可変抵抗と、
前記差動手段により差動処理された波形に対して、波形レベルのオフセットを第２の可変抵抗による調整で行うオフセット手段を備え、
前記補償手段は、
前記負荷の電源電圧を検出する電源電圧検出手段と、
検出した電源電圧に基づいて、第１の可変抵抗及び第２の可変抵抗の抵抗値を調整する波形調整手段を備えた、
ことを特徴とするスイッチング回路。
【請求項６】
請求項１〜請求項５のいずれか１項に記載のスイッチング回路において、
前記補償手段は、
規範電圧波形生成手段の規範電圧波形を、フィードバック制御による遅れ分、進めた波形に補償する、
ことを特徴とするスイッチング回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１０−２１９５８５（Ｐ２０１０−２１９５８５Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６０４５２（Ｐ２００９−６０４５２）
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００４７６５）カルソニックカンセイ株式会社 (3,404)
【Ｆターム（参考）】
[ Back to top ]