チャープ信号生成回路、FMCW方式合成開口レーダ、アンテナ装置及び飛翔体
【課題】マイクロ波広帯域チャープ信号生成を低コストで実現することにある。
【解決手段】基準信号生成部(DDS72)と、位相同期ループ(PLL74)とを備える。基準信号生成部は、水晶発振器(80)で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高周波成分を除去する。前記位相同期ループは、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する。
【解決手段】基準信号生成部(DDS72)と、位相同期ループ(PLL74)とを備える。基準信号生成部は、水晶発振器(80)で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高周波成分を除去する。前記位相同期ループは、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、FMCW方式の合成開口レーダ(FMCW−SAR:Frequency Modulated Continuous Wave − Synthetic Aperture Radar )技術に係り、特に、そのチャープ信号生成回路、FMCW方式合成開口レーダ、アンテナ装置及び飛翔体に関する。
【背景技術】
【0002】
FMCW−SARは、距離計測や速度計測に広く用いられているFMCW方式レーダを用いたSARである。このFMCW−SARは、従来のパルス方式のSARに比較し、遥かに低い送信電力で同等の画像S/Nを実現することができるため、大幅な小型化、低価格化が可能なSARとして期待されている。
【0003】
FMCW−SARは、図1に示すように、従来のSARと同様に航空機等の移動するプラットフォームにレーダ送受信装置を搭載し、地表面や海面等ターゲットエリアの高精度な画像を取得することができる。このSARは移動しながら、進行方向横方向のターゲットエリアにSAR送信電波を送信アンテナから照射し、そのターゲットからの反射信号を受信アンテナで受信する。このSARが搭載された航空機が合成開口長移動する間、各ターゲットは送信アンテナのビーム照射域内にありSAR送信電波が照射され続ける。各ターゲットで反射された受信信号を合成開口処理するので、高分解能のターゲット画像が得られる。図1において、102は航空機搭載FMCW−SAR、Lは合成開口長、Aは進行方向、Wは観測幅、TAはターゲットエリアを示す。
【0004】
航空機搭載FMCW−SAR2では、アンテナの設置場所がレーダの性能や飛行性能に大きく影響する。一般に、航空機搭載レーダのアンテナは機体外部に取り付けられ、レドームで覆われている。このレドームは、形状や取り付け位置によっては飛行機の飛行性能に大きな影響が出る。そのため、このアンテナやレドームを設計製作し航空機に取り付けるためには、安全性の検討、試験、航空局との調整等で多額の費用と時間が必要である。
【0005】
このFMCW−SARのシステムについて、図2及び図3を参照する。図2はFMCW−SARのシステムを示し、図3はFMCW信号を示し、(A)はFMCW−SARの送受信信号、(B)は、中間周波信号を示している。
【0006】
従来のパルス方式SARでは送信信号は短パルスの線形チャープ信号であるが、FMCW−SARは連続波の線形チャープ信号である。送信時間が長い分だけ、画質を低下させることなく送信電力を低下させることが可能であり、小型化及び低消費電力化が可能である。
【0007】
FMCW−SAR4は、図2に示すように、高精度の線形チャープ信号を生成するチャープ信号生成部6、そのチャープ信号を増幅するパワーアンプ8、送信信号の一部を受信部側のミキサー16に分岐するパワー分岐回路(DC)10、送信アンテナ12、受信アンテナ14、アンテナ14の受信信号を送信信号と乗算して中間周波信号に変換するミキサー16、中間周波信号を増幅する中間周波アンプ18、中間周波アンプ18のアナログ出力信号をディジタル信号に変換するアナログ・ディジタル(A/D)変換部20、これらの信号を制御する制御部22、A/D変換データを記録する記録部24を備える。DC10は方向性結合器である。この他、システムによっては、受信アンテナ14とミキサー16との間に低雑音増幅器が挿入される場合や、送受信を一つのアンテナで行うシステムもある。
【0008】
斯かるシステム4において、チャープ信号生成部6は制御部22で生成したタイミングに従い、信号帯域幅B、周波数傾きk、繰り返し周波数PRFの線形チャープ信号を生成する。これらの関係は、
【数1】
であり、距離Rに在るターゲットTA(図1)の反射信号の伝搬遅延時間は往復でτとなる。
【数2】
距離RにあるターゲットTAで反射され、受信アンテナ14の受信信号はミキサー16で送信信号の分岐信号と乗算され、周波数fbの中間周波信号になる。但し、cは光速とする。
【数3】
送信中心周波数をfcとすると、FMCW−SARの送信信号St(t)は以下のように表現できる。
【数4】
但し、
【数5】
である。即ち、PRIはPRFの逆数で一周期の時間を示す。
【0009】
距離Rに在るターゲットTAからの反射波は時間τだけ遅れて受信されるので、
【数6】
となる。
【0010】
この受信信号Sr(t)はミキサー16で送信信号の分岐信号と乗算されるので中間周波信号Sif(t)は、
【数7】
となる。ミキサー16で得られるミキサー出力の中間周波信号Sif(t)の第1項は送信キャリア周波数のドップラーシフト成分であって、FMCW−SARのアジマス方向分解能向上に寄与する成分である。また、第2項目はターゲットの距離により決まる中間周波数成分、第3項目は処理で無視できる微少変動成分である。この信号はA/D変換部20でディジタル信号に変換され、記録部124に格納され、記録される。記録されたデータは機上又は地上で合成開口レーダ画像再生処理され、即ち、画像化される。図3において、(A)はFMCW信号であり、fbは送受信信号間周波数差、Stは送信信号、Srは受信信号、(B)は中間周波信号Sifである。
【0011】
このFMCW−SAR技術に関し、特許文献1や特許文献2等が知られている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2008−215981号公報
【特許文献2】USP5757311
【発明の概要】
【発明が解決しようとする課題】
【0013】
ところで、マイクロ波帯の広帯域線形チャープ信号の生成には種々のものがあるが、FMCW信号発生には、(a) 簡易型、(b) 周波数変換型、(c) PLL型がある。
【0014】
(a) 簡易型
【0015】
簡易型は、一般的な自動車レーダや制御機器の距離計測等で広く使用されている最も簡単なチャープ信号生成方法である。この簡易型は、図4の(A)に示すように、ディジタル回路又はアナログ回路で構成される鋸歯状波発振器26で図4の(B)に示す鋸歯状波電圧を発生させ、この電圧でマイクロ波帯の電圧制御発振器(VCO)28の周波数を制御する構成である。この簡易型は、簡単な三角波の発振器とVCO28の二つのコンポーネントで実現可能なため、非常に小型、低価格で実現できる。しかし、広帯域のチャープ信号を高精度に発生させるのは困難である。そのため、FMCW−SARに用い、高精度な画像を得るためには、受信信号に複雑な推定補正処理を行う必要がある。
【0016】
(b) 周波数変換型
【0017】
周波数変換型は、ディジタル処理で高精度なチャープ信号を生成し、従来からパルス方式SARのチャープ信号生成に用いられている。即ち、周波数変換型線形チャープ信号生成部には、図5に示すように、チャープ信号生成部6にメモリ27を備え、このメモリ27からチャープ信号のディジタル値を読み出したり、又はDDSによりチャープ信号のディジタルデータを演算で生成し、そのディジタルデータをD/A変換してベースバンドのチャープ信号を生成する。そして、ベースバンド信号はD/A変換部29、30でアナログ信号に変換した後、ローパスフィルタ(LPF)32、34でサンプリング周波数による高域成分を除去し、ダブルバランスドミキサー(DBM)36、38及び加算器39を備える周波数変換回路40及びバンドパスフィルタ(BPF)42で所望のマイクロ波帯の送信周波数帯域信号に変換する。周波数変換回路40にはDBM38側に移相器44及びキャリア信号生成部46を備える。
【0018】
この周波数変換型では、高精度のチャープ信号を生成することができるが、送信信号の広帯域信号と同じ帯域幅のベースバンド信号をD/A出力で生成する必要があるため、高速なディジタル回路とD/A変換回路が必要である。例えば、500〔MHz〕の帯域幅のマイクロ波送信信号を得るためには、D/A変換部29、30で500〔MHz〕以上のサンプリング周波数で複素信号を生成する必要があり、ハードウェアが複雑で高価になる。また、このベースバンド信号をマイクロ波送信周波数帯へ変換するために、周波数変換回路40の他、フィルタ、移相回路、パワー合成回路等、部品点数が多くなりハードウェアが複雑になる。
【0019】
周波数変換回路40では通常、DBMが使用されるが、高精度のものでも半導体素子のアンバランスにより、−30〔dB〕程度のスプリアスが発生する。IQ方式のベースバンド信号を周波数変換する場合、ベースバンド信号周波数の高調波と帯域幅Bの基本波の干渉成分3Bが基本波帯域に重なり、図6に示すように、デコレーションケーキ状のスペクトルとなる。
【0020】
このスペクトルでは信号帯域幅Bに対し、干渉波成分が−30dBのレベルで3Bの帯域に広がっており、電波法上FMCWレーダに要求される技術適合条件をクリアできない。これをクリアするためにはDBM回路に特殊なバイアス回路を設け、DBM内の完全なバランスをとるように調整が必要であり、その実現が難しい。
【0021】
(c) PLL方式
【0022】
PLL方式は、PLL回路を用いてマイクロ波帯の広帯域線形チャープ信号を発生する。このPLL方式は、図7に示すように、フェーズロック発振器(PLO)50、DDS52、クロック回路54を備える。PLO50には、PLL−LSI56、ループフィルタ58及びVCO60を備え、PLL−LSI56は、位相比較器62及び1/Nカウンタ64を備える。そこで、このPLL方式では、DDS52により低い周波数で狭帯域の線形チャープ信号を生成し、それを基準信号としてPLLで直接マイクロ波帯の広帯域線形チャープ信号を発生する。このとき、逓倍数がNであると、チャープ信号の帯域幅も基準信号のN倍となる。
【0023】
基本的な構成は非常に簡単で、マイクロ波発生回路を実現できるように思えるが、以下の課題がある。
【0024】
第1に、位相雑音の問題である。DDS52で生成した基準周波数を一挙にマイクロ波帯に逓倍するためには大きな逓倍数が必要である。例えば、16〔MHz〕帯の基準周波数を用いて16〔GHz〕帯の信号を得るためにはPLLで1000倍の逓倍を行う必要がある。一般に、PLLの位相雑音の劣化A(BLd) は逓倍数をNとすると、次式で表される。
【0025】
【数8】
【0026】
従って、基準信号が90〔dBc〕のC/N比であっても1000倍の逓倍数では60〔dB〕だけ劣化するため、30〔dB〕のC/Nしか実現することができない。一般的なPLLでは、固定の基準信号を水晶発振器で生成する。水晶発振器は十分なC/N比を容易に実現できるため、位相雑音の問題は容易に解決可能である。しかし、チャープ波形の基準信号をDDSで生成する場合、90〔dB〕以上のC/Nを実現するのは容易ではない。DDSの電源ノイズ、DDSのクロックC/N比、D/A変換の量子化ノイズ、D/A変換部以降のアナログ回路において、直線性等の多くの解決しなければならない課題がある。
【0027】
第2に、折り返しとのイメージ (スプリアス) の問題である。DDS52のD/A変換された信号(DDSのD/A変換出力スペクトル)には、図8に示すように、理論的にサンプリングの折り返し成分が含まれている。そして、折り返し成分除去のフィルタ前に非線形性が含まれていると、これらの折り返し成分が干渉し、スプリアス周波数成分を生じる。このスプリアス成分には基本波周波数付近に重なるものがあり、その除去は困難である。これらの干渉波成分は通常の使用法では全く問題にならない程度に低レベルであるが、逓倍数の大きいPLLの基準信号では無視することができない。
【0028】
D/A変換のサンプル周波数をFs、基準信号の周波数をfとすると、このスプリアス周波数は(n×Fs+m×f)に現れる。ここで、係数n、mは整数であり、小さな係数はスプリアスレベルは強くなる。
【0029】
標準的な高速D/A変換素子は電流出力で動作し、電流電圧変換の演算増幅器と組み合わせて使用する場合が多い。この演算増幅器の非線形特性により上記スプリアスはPLLでは無視することができないレベルとなる。FMCW−SARの信号は線形のチャープ信号であり周波数がスイープされる。一方、これらのスプリアスもm倍の周波数傾きでスイープされるため、基準信号と交差し切り分けることが困難になる。
【0030】
第3に、収束時間の問題である。FMCW−SARではSARの成立条件からアンテナのアジマス方向ドップラー帯域幅よりも高い繰り返し周波数 (PRF) でチャープ信号を走査する必要がある。図9は、PRFの1000〔Hz〕時のループフィルタ出力 (VCO制御電圧波形) と基準信号入力波形を示し、(A)はループフィルタ出力 (VCO制御電圧波形) 、(B)は基準信号入力を示している。この図9から明らかなように、VCO制御電圧は周波数の上昇に伴い直線的に上昇しているが、周波数変化点で急激に低下している。
【0031】
仮に、PLLのループフィルタ帯域が狭いと、周波数が急激に変化する際のロックへの移行時間がかかり、位相誤差が大きくなるため、レーダの画質や感度を低下させる原因になる。そのため、ループフィルタの帯域幅を制御信号の周波数成分よりも広くする必要がある。しかし、ループフィルタの帯域幅を広くすると、基準信号の漏れやスプリアスが大きくなる。
【0032】
また、ループフィルタの帯域幅を広くすると、FMCW信号の周波数遷移点でPLLの制御回路にオーバーシュートやアンダーシュートを生じ、これが不要な周波数帯域の拡大を招くことになる。
【0033】
実際の回路では、図10の(A)及び(B)に示すように、FMCW信号帯域の両側に不要なスペクトルが現れ、これは、位相比較器が出力したVCO制御電圧にオーバーシュート、アンダーシュートが生じるためである。
【0034】
第4に、基準周波数の漏れの問題がある。PLLではDDSが出力する基準周波数成分をループフィルタで低減し、VCOの発振周波数に基準周波数成分が混入しないようにしている。しかし、FMCW−SARでは高速で周波数走査ができるようにループフィルタの帯域幅を広くとっているため、十分な除去が行えない場合がある。このループフィルタは20〔dB〕オクターブで基準周波数成分を抑圧するが、FMCW−SARでは非常にわずかな漏れも、画像上に縞状のノイズとなって現れてしまう。
【0035】
また、通常のPLLの使用法では基準周波数、VCO発生周波数ともに固定周波数であり、一旦PLLがロックするとVCOへの制御電圧は殆ど一定値になる。位相はロックされているため位相比較器出力は殆ど0となり、位相比較器出力の基準周波数成分の電流は皆無になる。そのため、基準周波数信号成分の漏れは殆ど問題にならない。しかし、線形チャープ信号を発生する場合、基準周波数成分は絶えず一定の周波数の傾きで変化しており、それに応じて制御電圧も位相比較器からの基準周波数の脈流成分により変化する。そのため、基準周波数の漏れが無視できないレベルで存在する。
【0036】
第5に、振幅帯域特性の問題である。広帯域線形チャープ信号は周波数帯域が広く、送信系が周波数特性を有しているため、周波数の変化に伴う振幅変化が生じる。この周波数特性はレーダの精度を劣化させる原因になる。
【0037】
以上述べたように、簡易型では、ハードウェアは簡単で小型になるが、信号の位相精度、周波数精度が非常に悪いため、高画質を得るのは困難である。画像処理で誤差補正を行う方法も提案されているが、誤差も大きく変動するため、安定した処理は困難であり実用には適していない。
【0038】
周波数変換型では、高分解能SARを実現するためには非常に高速なディジタル回路とD/A変換部が必要で、開発費用が非常に高価になる。更に、ミキサーで通常発生するスプリアスレベルがFMCW信号の電波法上の規制を満足できないため、ミキサーに特別なバイアス補正回路を入れて調整する必要がある。そのため、コスト、安定性、運用性で問題がある。また、PLL方式では、上記の問題を抱えている。
【0039】
そこで、本発明の第1の目的は、マイクロ波広帯域チャープ信号生成を低コストで実現することにある。
【0040】
本発明の第2の目的は、FMCW−SARの小型化及び軽量化又は高精度化を図ることにある。
【0041】
本発明の第3の目的は、既述のFMCW−SARに好適なアンテナ装置を提供することにある。
【0042】
また、本発明の第4の目的は、既述のFMCW−SAR又はアンテナ装置を備える飛翔体を提供することにある。
【課題を解決するための手段】
【0043】
上記課題を解決するため、本発明の構成は、以下の通りである。
【0044】
本発明の第1の側面は、チャープ信号生成回路であって、水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、かつ基準信号生成時に発生するスプリアス信号がチャープ信号生成回路出力に影響がないよう構成した基準信号生成部と、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループとを備えることである。
【0045】
上記チャープ信号生成回路において、前記基準信号生成部は、好ましくは、水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、この演算手段で演算された基準信号から高周波成分を除くフィルタ手段とを備える構成とすればよい。
【0046】
本発明の第2の側面は、FMCW方式合成開口レーダであって、既述のチャープ信号生成回路を備えたFMCW方式合成開口レーダである。
【0047】
本発明の第3の側面は、FMCW方式合成開口レーダであって、飛翔体の窓部のキャビン面側にアンテナを備えたことである。
【0048】
本発明の第4の側面は、アンテナ装置であって、飛翔体の窓部の遮蔽部材に固定された筐体部と、前記筐体部にヒンジによって角度調節が可能な支持部材と、前記支持部材に設置されたアンテナとを備えることである。
【0049】
本発明の第5の側面は、飛翔体であって、既述のチャープ信号生成回路、既述のFMCW方式合成開口レーダ、既述のアンテナ装置の何れか又は複数を備えることである。
【発明の効果】
【0050】
本発明によれば、次のような効果が得られる。
【0051】
(1) 本発明のチャープ信号生成回路によれば、高精度な線形チャープ信号を生成することができる。
【0052】
(2) 本発明のFMCW方式合成開口レーダによれば、小型化及び軽量化又は高精度化を図ることができる。
【0053】
(3) 本発明のアンテナ装置によれば、飛翔体のキャビン内に設置してレーダ信号の送受信を行うことができ、レーダシステムのコンパクト化を図ることができる。
【0054】
(4) 本発明の飛翔体によれば、小型化及び軽量化又は高精度化を図ったFMCW方式合成開口レーダを搭載した飛翔体を提供できる。
【0055】
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【0056】
【図1】FMCW−SARのシステムを示す図である。
【図2】FMCW−SARのシステムを示す図である。
【図3】FMCW信号を示す図である。
【図4】簡易型チャープ信号生成を示す図である。
【図5】周波数変換型線形チャープ信号生成部を示すブロック図である。
【図6】チャープ信号のスペクトルを示す図である。
【図7】PLL方式のチャープ生成を示す図である。
【図8】DDSのD/A変換出力スペクトルを示す図である。
【図9】基準信号入力とループフィルタ出力を示す図である。
【図10】VCO制御電圧におけるオーバーシュート及びアンダーシュートの影響を示す図である。
【図11】第1の実施の形態に係るチャープ生成部の構成例を示す図である。
【図12】PLL出力信号スペクトルを示す図である。
【図13】サンプル周波数100〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図14】サンプル周波数200〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図15】サンプル周波数400〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図16】基準周波数の周波数決定条件を示す図である。
【図17】PLLループゲイン及び位相を示す図である。
【図18】ループフィルタの一例を示す図である。
【図19】PLLループゲイン及び位相を示す図である。
【図20】第2の実施の形態に係るFMCW−SARの構成例を示す図である。
【図21】第3の実施の形態に係るアンテナ装置の構成例を示す図である。
【図22】詳細なアンテナ装置の構成例を示す図である。
【図23】他のアンテナ装置の構成例を示す図である。
【図24】航空機に搭載されたFMCW−SARのシステムの一例を示す図である。
【発明を実施するための形態】
【0057】
〔第1の実施の形態〕
【0058】
第1の実施の形態は、本発明のチャープ信号生成回路の一例であって、FMCW−SARに用いられる高精度線形チャープ信号生成部を示している。
【0059】
この第1の実施の形態について、図11を参照する。図11は、FMCW−SARに用いられる高精度線形チャープ信号生成回路を示す図である。
【0060】
このチャープ信号生成回路70は、図11に示すように、ダイレクトディジタルシンセサイザ(DDS:Direct Digital Synthesizer)72と、PLL (位相同期ループ:Phase Locked Loop )74と、制御部76と、出力部78とを備えている。
【0061】
DDS72は、水晶発振器80と、ディジタル演算部82と、ディジタル・アナログ変換部(D/A)84と、ローパスフィルタ(LPF)86とを備えている。
【0062】
PLL74は、位相比較器88と、チャージポンプ90と、ループフィルタ92と、電圧制御発振器(VCO:Voltage Controlled Oscillator )94と、1/N分周器96とを備える。位相比較器88及び1/N分周器96は、LSI(Large Scale Integration )98で構成される。
【0063】
制御部76は、プロセッサであり、チャープ信号生成部70(又は図20の104)を制御する、非常に正確なクロックに基づき動作するハードウェア部と全体の制御とデータの記録等を行うソフトウェアで動作する部分がある。この例ではハードウェア部はDDS72に実装されている水晶発振器80のクロックに基づいて正確なPRIを生成し、またスイッチ制御信号やアッテネータ制御信号を出力する。そこで、この制御部76は、出力部78はスイッチ及びアッテネータ(ATT)網で構成される。
【0064】
このような構成では、DDS72で周波数及び帯域幅がFMCW−SARの送信信号の1/Nの線形チャープ信号の基準信号を生成する。この基準信号は、PLL74の位相比較器88に入力され、VCO94のマイクロ波出力を1/N分周器96で1/Nに分周した信号と位相比較を行う。その位相比較の差分信号はチャージポンプ90を介して位相比較信号となる。この位相比較信号は、ループフィルタ92で帯域制限及び位相調整が施され、VCO制御電圧に変換される。このVCO制御電圧は、VCO94に加えられ、その発振周波数を制御する。
【0065】
DDS72において、水晶発振器80にはクロック用の高精度水晶発振器を用いればよい。ディジタル演算部82は、線形チャープ信号を計算する。D/A84は、ディジタル信号をアナログ信号に変換する。LPF86は、D/A84の出力信号から高調波成分を除去する。従って、DDS72は制御部76から設定された中心周波数K1 、周波数傾きK2 、繰り返し周期PRIのパラメータを用いることにより、FMCW−SARの送信信号となる信号を生成する。
【0066】
この送信信号は、
【数9】
となり、但し、
【数10】
である。ここで、送信中心周波数fc、周波数帯域幅B、PLL74の逓倍数をNとすると、
【数11】
【数12】
である。
【0067】
収束時間に関し、DDS72において、ディジタル演算部82は、線形チャープ信号を式(8) に基づき中心周波数K1 、周波数傾きK2 、繰り返し周期PRIのパラメータで生成する。
【0068】
ここで、従来の手法では、位相初期値φは0を用い、PRI毎にゼロ位相から信号位相は開始される。しかし、PRI毎の最後の位相値は意識的に係数を設定しない限り0になることは殆どない。そのため、PRI毎に位相の不連続が発生し、PLL74の位相ロックが大きく外れ次の収束時間が長くなる。これを防止するために、PRI毎に式(8) の計算位相の最後の値をディジタル演算部82内のレジスタに格納し、その値を次の周期の式(8) の初期位相φに用いる。これにより、基準信号の位相が連続し、PLL74の収束時間の短縮を図ることが可能になる。
【0069】
位相雑音に関し、PLL74のループ帯域内位相雑音は、基準信号に含まれる雑音と式(7) で示される逓倍数で決まる増加率で決定される。一方、ループ帯域外はVCO94の位相雑音成分となる。
【0070】
PLL出力信号スペクトルについて、図12を参照する。図12はPLL出力信号のスペクトルを示している。この図12では、横軸に基準信号及びPLL出力周波数からの周波数距離、縦軸に信号強度を取り、基準信号の位相雑音レベル、VCO94の位相雑音レベル、PLL出力信号の位相雑音レベル及びループ帯域を示している。基準信号がPLLで逓倍されると、その逓倍数により式(7) に従い、雑音レベルも悪化することを表している。
【0071】
ループ帯域内の位相雑音を低減させるためには、基準信号に含まれる雑音を低減させ、更に逓倍数を低減させる必要がある。基準信号はDDS72のディジタル演算部82で計算された信号振幅の数値をD/A84によりD/A変換して生成している。このD/A変換で基準信号に含まれる雑音が発生する。この雑音の周波数特性は全周波数帯域にわたってほぼ平坦である。この雑音レベルはD/A84のビット数等の性能で決定される。D/A変換のクロックを高速にすることで単位周波数あたりに含まれる雑音が低下するので、ループフィルタ92の通過帯域である基準周波数付近の雑音エネルギーを低減することができる。
【0072】
もう一つの位相雑音を低減させる要素は式(7) の雑音増加を決定する逓倍数をできるだけ低く抑えることである。送信周波数が既に決定されているので、逓倍数を低く抑えるためには、できるだけ基準周波数を高くする必要がある。そのため、基準周波数をPLL74の位相比較器88が動作可能な最高周波数に選定することが望ましい。
【0073】
基準周波数を位相比較器88の動作可能最高周波数にし、更にD/A84のクロックをできるだけ高くするためには、DDS72のクロックを高い周波数にする必要がある。この基準周波数に100〔MHz〕程度を選定した場合、DDS72のクロックに使用される水晶発振器80はD/A変換クロックを十分高くするために、基準周波数の4倍程度以上の周波数が必要である。このような周波数を出力可能な水晶発振器は市場に多く出回っているが、その殆どが内蔵した低い周波数の水晶発振回路をPLL回路で逓倍した高い周波数を発生させているものである。しかし、PLL方式で逓倍したクロック信号には、式(7) で示される位相雑音悪化分を考慮すると、無視できないくらい高いレベルの位相雑音が含まれており、PLLの基準信号の基となるD/A84のクロック生成には使用することができない。回路が複雑になるがPLL方式を使用しない従来の逓倍回路で高いクロック信号を発生する必要がある。
【0074】
そこで、位相比較器88の動作可能最高周波数に近い基準信号周波数を出力するDDS72、基準信号周波数の4倍以上のクロック周波数で動作するD/A84、基準信号周波数の4倍以上の周波数を単純逓倍方式(PLLではない)で出力する水晶発振器80が必要である。
【0075】
この場合、DDS72のクロックはD/A84にも使用されるので、水晶発振器80には、ジッタ、位相ノイズを極力抑えた高安定な水晶発振器を用いる。周波数100〔MHz〕以上の高周波クロック用としてPLL方式を用いない単純逓倍方式で高い周波数を発生する発振器を用いればよい。
【0076】
ディジタル演算部82で演算された出力信号のディジタル値はD/A84でアナログ信号に変換される。D/A84のサンプル周波数はサンプリング定理よりK1 、K2 、PRIで計算される最高周波数の2倍以上でなければならない。更に、DDS72をできるだけ高いサンプル周波数で動作させることで、D/A84におけるD/A変換のビット数で決まる量子化ノイズを更に低減させることができる。
【0077】
サンプル周波数をFs、マイクロ波帯の線形チャープ信号周波数帯域をB、PLL74の逓倍数をNとすると、基準信号のチャープ帯域幅はB/Nとなる。このとき、DDS72のLPF86の出力量子化ノイズはB/(Fs×N)だけ改善できる。そのため、ディジタル演算部82とD/A84で許容されるできるだけ高いサンプル周波数Fsを用いることが有効である。
【0078】
折り返しによるイメージの問題として、一般的にD/A変換出力には、サンプルクロックによる折り返し成分のスプリアスが含まれている。そこで、スプリアスを含む高域成分を除去する手段として、LPF86が必要がある。このLPF86の前段に増幅器等の非線形素子がある場合、折り返し成分と基本波及び高調波が干渉し、多くのスプリアス成分が発生し、所望の基本波成分との分離が困難になる場合がある。高速D/A変換ICには差動電流出力のものが多く、通常は直線性の優れた電流電圧変換用ICをD/A変換ICに接続し、電圧出力に変換すればよい。その折り返し成分を除去するためにLPF86が挿入されている。この電流電圧変換ICにも非常にわずかであるが非線形特性が含まれているため、PLL74の基準信号としては無視できないレベルのスプリアス発生の原因となる。
【0079】
そこで、このスプリアスを低減するには、基準信号と干渉で発生するスプリアス信号をループフィルタ92で分離可能なよう、できるだけ周波数距離がとれるように基準信号周波数を決定する必要がある。スプリアスが発生する可能性がある周波数f=±n×Fs±m×fをD/A変換サンプル周波数100〔MHz〕、200〔MHz〕、400〔MHz〕で検討した結果を一例として図13、図14及び図15に例示している。
【0080】
D/A84の変換出力には、図13に示すように、折り返し成分のスプリアスが含まれているので、LPF86で高域成分を除去する必要がある。このLPF86の前段にあるD/A84の出力を増幅器等の非線形素子に入力した場合、折り返し成分と基本波が干渉し、多くのスプリアス成分が発生する。高速D/A変換ICでは差動電流出力のものが多く、電流電圧変換用ICをD/A変換ICに直接接続することが推奨されるが、この変換ICもスプリアス発生の原因となる。このような非線形素子はLPF86以降に接続することが必要である。
【0081】
このようにDDS72は、スプリアスレベル、位相雑音、周波数変動が極めて小さいので、逓倍数の非常に大きなPLL74にも基準信号として使用できる。
【0082】
次に、基準信号周波数に関し、基準信号周波数では、干渉で発生するスプリアス信号とループフィルタ92で分離しやすいよう、できるだけ周波数距離がとれるように決定する。スプリアスが発生する可能性がある周波数f=±n×Fs±m×fをD/A変換サンプル周波数100〔MHz〕、200〔MHz〕、400〔MHz〕で検討した結果を図13、図14及び図15に示している。
【0083】
図13は、サンプル周波数100〔MHz〕のときの基準信号周波数とスプリアス周波数を示している。
【0084】
図13において、横軸に基準信号周波数、縦軸にスプリアス出力周波数を取り、例えば、D/A変換のサンプル周波数が100〔MHz〕のとき、20〔MHz〕の基準信号をD/A変換から出力すると、基準信号の他に20〔MHz〕と40〔MHz〕に干渉波が発生することを表している。
【0085】
図14は、サンプル周波数200〔MHz〕のときの基準信号周波数とスプリアス周波数を示し、図15は、サンプル周波数400〔MHz〕のときの基準信号周波数とスプリアス周波数を示している。
【0086】
線形チャープ信号を発生させるための基準信号はある帯域幅でスイープしている。そこで、線形チャープ信号の帯域幅をBとすると基準信号の帯域幅fB はfB =B/Nで表される。この基準信号周波数fを中心にfB 範囲でこの基準周波数とサンプル周波数で生成されるスプリアスの周波数(n×Fs−m×f)の成分がループフィルタ92で十分除去できる周波数関係になることが周波数決定の条件となる。
【0087】
この条件について、図16を参照する。図16は、基準周波数決定の条件を示す図である。
【0088】
図16において、横軸に基準信号周波数、縦軸にスプリアス周波数を取ると、例えば、キャリア周波数10〔GHz〕で帯域幅500〔MHz〕の線形チャープ信号を生成するには、基準信号50〔MHz〕と仮定すると逓倍数は200倍となる。このとき、基準信号の帯域幅は2.5〔MHz〕だけ必要なことになる。D/Aサンプル周波数を200〔MHz〕と仮定すると、図14に示すように、506〔MHz〕付近で2.5〔MHz〕の基準信号周波数範囲で上下のスプリアス周波数と十分にセパレーションが取れるのは、中心周波数が37〔MHz〕、42〔MHz〕、47〔MHz〕、54〔MHz〕、63〔MHz〕の周波数付近であることが判る。そこで、D/A変換クロック周波数により生じるスプリアス周波数と、基準信号周波数の周波数差が十分大きく、ループフィルタで分離できるような周波数関係になるように選定したDDS72を用いる。
【0089】
DDS72から出力された基準信号はPLL74の位相比較器88に入力され、VCO94のマイクロ波を分周した信号と位相比較される。この位相比較器88と1/N分周器96は一つのPLL専用IC(:LSI98)で構成できる。位相比較器88の出力はチャージポンプ90でパルス状の電流源となり、ループフィルタ92を通してVCO制御電圧となる。
【0090】
ループフィルタ92では、2次又は3次のCRローパスフィルタを使用できる。このループフィルタ92により、線形チャープ信号を生成するためのVCO制御信号を通過させ、基準信号成分とスプリアス成分を十分抑圧可能なPLL74が構成される。
【0091】
このPLL74のループゲイン及び位相について、図17を参照する。図17は、ループゲイン及び位相を示す図である。
【0092】
この実施の形態では、帯域幅を100〔kHz〕としており、100〔kHz〕以上の制御信号周波数に対してループゲインは40〔dB/オクターブ〕で減衰している。線形チャープ信号をPLL74で生成する場合、周波数変移点で、その帯域幅の逆数の時間程度が位相ロックに要する。従って、帯域幅を狭くすると、周波数ロックに時間を多く必要とするためチャープ信号として利用可能な時間が減少する。一方、あまりループフィルタの帯域幅が広いと基準信号をループフィルタで十分除去することができない。
【0093】
基準周波数の漏れに関し、通常、PLL74で一定周波数の信号を生成する場合、フィードバック系で位相が完全にロックしている場合、位相比較器88の出力(チャージポンプ電流)は殆ど0となる。しかし、線形チャープ信号を出力する場合、周波数が絶えず変化しているため、位相比較器88から一定の差分出力があり、チャージポンプ電流が0にならない。このチャージポンプ電流は位相比較周波数(基準周波数)のパルス状信号であり、ループフィルタ92を通してVCO94に出力される。そのため、基準信号成分が位相揺らぎとして送信信号に混入するのは避けられない。
【0094】
この基準信号周波数が受信信号の式(11)で示される中間周波数成分と同じ帯域にあると、SAR画像処理でアジマス方向の強烈な線状ノイズとなる。非常にわずかな信号成分でも画像上に強烈なノイズが出るため、ループフィルタ92の減衰だけで基準信号成分を除去するのは殆ど困難である。そのため、この基準周波数信号によるノイズが画像処理帯域内に入らないように、SAR観測パラメータを選定する必要がある。
【0095】
FMCW−SARを構成した場合、ターゲットTAの距離をR、このターゲットTAからの反射信号の遅延をτとすると、ターゲットTAからの反射の受信信号と送信信号をDBM36、38で検波したFMCW処理出力周波数fbは光速をcとすると、
【数13】
となる。
【0096】
観測範囲Rに該当するFMCW処理出力周波数fbに基準周波数が重ならないように、必要観測範囲から基準周波数を決定する必要がある。
【0097】
画像化するレンジRから式(11)で周波数が求められる。画像化するニアレンジの周波数からファーレンジの周波数の範囲に基準周波数が含まれないように周波数傾きk、や観測範囲を設定する。
【0098】
画像上に現れないように基準周波数、周波数傾き、画像化エリアを選定しても、送信周波数にはなおスプリアス成分として基準周波数成分が含まれる。この成分を除去するためには基準信号周波数をPLL74のループ帯域よりもできるだけ高く設定する必要がある。通常のループフィルタ92では十分な除去が困難であるので、図18に示すように、3次のラグリードフィルタ922の後に基準信号の周波数成分を除去するバンドストップフィルタ924を設置する。ラグリードフィルタ922及びバンドストップフィルタ924において、Cはキャパシタ、Lはインダクタ、Rは抵抗である。
【0099】
この場合、バンドストップフィルタ924に代えて通常のローパスフィルタを接続した場合、ループフィルタ92の位相特性が影響を受け、PLL74が正しく動作しなくなる恐れがあるが、バンドストップフィルタ924では、PLL74のループ帯域の位相特性に殆ど影響を与えることなく、基準周波数成分のみを除去できる。
【0100】
図19の(A)はPLLのループゲイン特性を表している。例えば、基準信号周波数が30〔MHz〕でバンドストップフィルタ924のストップ周波数を30〔MHz〕とすると、図19の(A)のように、30〔MHz〕のところのゲインが急峻に低下しているが、ループゲインに殆ど変化がない。基準信号周波数成分を除去するためにローパスフィルタを用いた場合はローパスフィルタのカットオフ周波数以上で全体にゲインが低下することになる。図19の(A)において、ディップ特性のゲイン低下は例えば、−120〔dB〕である。
【0101】
図19の(B)はPLLループの位相特性を表している。ゲインが0〔dB〕から低下し始める周波数で位相が進んでいることにより、PLL制御系の動作が安定する。バンドストップフィルタ924は阻止周波数近傍で位相を大きく乱すが、ループ帯域内の位相に殆ど影響を与えない。阻止周波数付近のループゲインは非常に低いため、PLL制御には影響を与えない。仮に、ローパスフィルタを用いれば、ループ帯域内の位相を乱し、PLL制御が正しく動作しなくなる恐れがある。図19の(B)において、バンドストップフィルタ924による位相の乱れは360〔度〕である。
【0102】
周波数帯域に関し、周波数のオーバーシュート又はアンダーシュートを除去するには、PLL74の出力側にある出力部78に高速のスイッチを設ければよい。このスイッチはDDS72の線形チャープ信号の走査タイミングに同期させ、周波数変化時の非常に短い時間出力を遮断することにより、不要周波数の出力を抑えることができる。このスイッチはアッテネ一タの切り替えにも使用し、出力レベルの周波数変動を補正する。
【0103】
振幅帯域特性に関し、DDS72の線形チャープ信号は一定の周波数増加率で周波数が変化し、最高周波数になると再び最低周波数に鋸歯状に変化する。DDS72の線形チャープ信号は制御部76からの制御信号に同期して走査される。基準信号が最高周波数から最低周波数に変化したとき、PLL74の位相比較器88が分周器96との位相差の変化を検知しチャージポンプ90の電流を制御する。その位相差を打ち消すようなチャージポンプ90の出力制御信号がループフィルタ90を通してVCO94に入力される。このとき、ループフィルタ90の係数にもよるが、殆どの場合、VCO94の出力周波数は目的周波数を大きく超えてしまい、周波数のアンダーシュートが発生する。図10の(A)に示すように、アンダーシュートによる帯域幅に変化を生じる。また、図10の(B)に示すように、VCO94に入力されるループフィルタ出力信号を生じる。送信周波数帯域は電波法で厳しく規定されており、このような周波数のアンダーシュートが発生することは許されない。
【0104】
この周波数帯域幅の広がりを防止するために、制御部76はDDS72への制御信号と同期して、周波数が変化する前後一定時間PLL出力を停止させるスイッチ78の制御信号を出力する。この制御信号出力を用いることにより、PLL出力周波数が大きく変化する瞬間の一定時間出力を止め、周波数帯域幅が広がることを防止する。
【0105】
FMCW−SARではPLL74の出力はパワーアンプ106で増幅され方向性結合器108で受信周波数変換信号が分岐された後、アンテナ110から送信される。このとき、PLL74の出力振幅に周波数特性が含まれている。また、アンテナ110までの送信系の周波数特性によっても送信信号が周波数によって変動する。制御部76では予め計測した周波数に対応した送信出力のパワー変動を補正するようにスイッチ78に出力する。制御部76はDDS72に設定した周波数傾きと周波数走査開始タイミングから送信周波数を推定し、制御部76に予め格納してあるアッテネータ値テーブルから周波数に対応したアッテネータ制御信号を計算する。これにより、正確な周波数変化とパワー変動が殆どない理想的なFMCW信号を生成することが可能になる。
【0106】
また、電源については、PLL74、VCO94、DDS72の電源にノイズが含まれていると、基準信号のC/Nが劣化することになる。電源にはリップル成分を除去した極めて安定したものを使用する。
【0107】
以上述べた通り、上記構成とパラメータを使用すれば、DDS72と基本的な構成であるPLL74で高逓倍数のマイクロ波線形チャープ信号を最低限のハードウェアコンポーネントで生成することができる。
【0108】
なお、PLLについては、小宮浩著、CQ出版社発行の「高周波PLL回路のしくみと設計法」に詳細に述べられている。
【0109】
〔第2の実施の形態〕
【0110】
次に、第2の実施の形態は、既述のチャープ信号生成回路を用いたFMCW−SARである。
【0111】
この第2の実施の形態について、図20を参照する。図20は、FMCW−SARの一例である。
【0112】
このFMCW−SAR102は、マイクロ波帯の高精度広帯域線形チャープ信号を発生させることで小型高精度なFMCW方式の合成開口レーダであって、小型、高精度、低価格なFMCW−SARを構成している。
【0113】
この航空機搭載のFMCW−SAR102は、送信信号を生成するチャープ信号生成部104にスプリアスを抑制可能な周波数条件、回路構成を採用した既述のDDS72とPLL74とを組み合わせ、マイクロ波帯広帯域線形チャープ信号を直接生成する。更に、制御部76が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要幅射周波数帯域の抑圧、出力レベルの安定化をする。これにより、非常に単純な構造で高精度なレーダ信号を生成する。
【0114】
そこで、FMCW−SAR102は、図20に示すように、FMCW−SAR送受信部103と、送信アンテナ110と、受信アンテナ112とを備える。FMCW−SAR送受信部103には、高精度広帯域線形チャープ信号を生成するチャープ信号生成部104、チャープ信号を増幅するパワーアンプ106、送信信号の一部を受信部ミキサー114に分岐するパワー分岐回路(DC)108、アンテナ112の受信信号を送信信号と乗算して中間周波信号に変換するミキサー114、中間周波信号を増幅する中間周波アンプ116、中間周波アンプのアナログ出力信号をディジタル信号に変換するA/D変換部118、これらの信号を制御する制御部76、A/D変換データを記録する記録部120を備える。DC108は方向性結合器である。
【0115】
このように、DDS72と最も単純な構成のPLL74を用いて直接マイクロ波帯の広帯域線形チャープ信号を生成するチャープ信号生成部104に、高安定水晶発振器とDDS72でPLL74が出力するマイクロ波帯広帯域線形チャープ信号のスプリアスを抑制し、高精度な位相変移となるような基準信号を発生する。PLL74はDDS72が出力する基準信号を使用してマイクロ波帯の高精度広帯域線形チャープ信号を直接発生し、更に、制御部76が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要輻射周波数帯域の抑圧、出カレベルの安定化を図っている。
【0116】
従って、このFMCW−SAR102では次のような特徴及び利点がある。
【0117】
(1) これらのシステム及びレーダアンテナを航空機内に設置することで、小型化、低価格化を実現できる。
【0118】
(2) DDS72と最も単純な構成のPLL74でマイクロ波帯の高精度広帯域線形チャープ信号を発生するので、小型、低価格、高精度なFMCWレーダやFMCW−SARを実現できる。
【0119】
(3) 簡単な構成で高精度なマイクロ波帯広帯域線形チャープ信号を生成している。
【0120】
(4) DDS72と目的のマイクロ波帯域周波数を出力するPLL74の組み合わせで、ハードウェア量を最少にすることが可能である。
【0121】
(5) PLL74で低い周波数を生成し、その後逓倍すると、位相ノイズやスプリアスが増加するだけでなく、その他に逓倍回路、フィルタ等多くのハードウェアが必要になるが、このような不都合を上記構成によって解決している。
【0122】
〔第3の実施の形態〕
【0123】
第3の実施の形態は、FMCW−SARのアンテナを含む全体構成である。航空機の室内に既述のFMCW−SARを設置し、航空機の機体改造を不要とする窓取り付け型アンテナを使用したSARシステムを構成できる。
【0124】
この第3の実施の形態について、図21、図22、図23及び図24を参照する。図21は、FMCW−SARの設置例を示す図であって、(A)は、航空機の後部座席側面から見て示した図、(B)は、後部座席正面から見た図、図22は、アンテナの構成例を示し、(A)は、アンテナを示す正面図、(B)は、その側面図、図23は、他のアンテナ装置の一例を示す図、図24は、FMCW−SARを搭載した小型航空機のレーダシステムを示す図である。
【0125】
航空機122は飛翔体の一例である。この航空機122のキャビン123には、図21の(A)及び(B)に示すように、座席124が設置され、この座席124の側面には窓部126が形成されている。窓部126には、キャビン123と外部とを仕切る遮蔽部材127が設置されている。この遮蔽部材127は電波の透過が可能なポリカーボネートやアクリル樹脂等の合成樹脂で構成される。
【0126】
そこで、座席124には、FMCW−SAR送受信部103がシートベルト等で固定され設置されている。このFMCW−SAR送受信部103はFMCW−SAR102(図20)の既述のアンテナ110、112(図20)を除くハードウェアである。
【0127】
そして、窓部126の遮蔽部材127のキャビン面側には、アンテナ装置130が設置されている。このアンテナ装置130は、既述のアンテナ110、112を構成している。このアンテナ装置130は、図22の(A)及び(B)に示すように、フレーム132を備え、ヒンジ134によってアンテナ輻射部136が回動可能に支持され、傾斜角度θの調整が可能である。フレーム132は、窓部126に例えば、接着テープ138によって固定されている。接着テープ138は、固定手段の一例であって、これに限定されない。このアンテナ装置130の給電点には、FMCW−SAR送受信部103から引き出されたケーブル140が接続されている。
【0128】
アンテナ装置130は、図23に示すように、平面型のマイクロ波アンテナはプリント基板と同等であり、非常に軽量のため、窓に粘着テープ等で固定するだけで実装が可能であって、FMCW−SARに用いることができるアンテナの一例である。このアンテナ装置130は、一般の電子機器に使用されるプリント基板製造技術を利用し、薄く軽量に構成できる。そして、アンテナ輻射部136の放射面にはマイクロ波のアンテナが印刷配線されており、裏面は全面グランドになっている。この印刷配線されたパターンにケーブル140が接続される。
【0129】
斯かる構成によれば、次のような特徴がある。FMCW−SAR102は送信信号が連続波のため、パルス方式に遥かに低い送信電力でも十分な信号雑音比の画像を得ることが可能である。そのため、FMCW−SAR102を用いることで送信アンテナ110がキャビン内に設置されていても安全に運用できる。
【0130】
特に、与圧機構のない小型航空機では航空写真用の窓部を有するものがある。これらの航空機では窓部の開放部分にアンテナ開口部を設置すれば、図24に示すように、航空機122の外部に設置したのと変わらないレーダ性能で、機体改造無しに合成開口レーダを設置できる。
【0131】
航空機122の窓部はアクリルやポリカーボネート等の合成樹脂でできており、マイクロ波は若干減衰される。この減衰を送信電力、受信部S/Nで保障するようにレーダ設計を行うことにより、窓の内側にアンテナを設置することが可能である。
【0132】
斯かる方式によれば、与圧機のように窓部を開けることが不可能な航空機122の機体内にもアンテナを設置することが可能である。
【0133】
〔他の実施の形態〕
【0134】
(1) 上記実施の形態では、飛翔体の一例として航空機を例示したが、これに限定されない。本発明が適用される飛翔体には、上空を移動する移動体や航空機以外の飛翔体を包含し、合成開口レーダを用いることができる。
【0135】
(2) 以上説明したように、チャープ信号生成回路、FMCW方式合成開口レーダ及びそのアンテナ装置の好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための最良の形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【産業上の利用可能性】
【0136】
本発明のチャープ信号生成回路は高精度なチャープ信号生成を実現し、FMCW方式合成開口レーダは、そのチャープ信号生成回路を備え、小型化、軽量化及び高精度化を図ることができ、また、アンテナ装置はキャビン内に設置されてシステムのコンパクト化に寄与し、更に、飛翔体は斯かるレーダを備えているので、有用である。
【符号の説明】
【0137】
70 チャープ信号生成回路
72 DDS
74 PLL
76 制御部
78 出力部
80 水晶発振器
82 ディジタル演算部
84 D/A
86 LPF
88 位相比較器
90 チャージポンプ
92 ループフィルタ
94 VCO
96 1/N分周器
98 LSI
102 FMCW−SAR
【技術分野】
【0001】
本発明は、FMCW方式の合成開口レーダ(FMCW−SAR:Frequency Modulated Continuous Wave − Synthetic Aperture Radar )技術に係り、特に、そのチャープ信号生成回路、FMCW方式合成開口レーダ、アンテナ装置及び飛翔体に関する。
【背景技術】
【0002】
FMCW−SARは、距離計測や速度計測に広く用いられているFMCW方式レーダを用いたSARである。このFMCW−SARは、従来のパルス方式のSARに比較し、遥かに低い送信電力で同等の画像S/Nを実現することができるため、大幅な小型化、低価格化が可能なSARとして期待されている。
【0003】
FMCW−SARは、図1に示すように、従来のSARと同様に航空機等の移動するプラットフォームにレーダ送受信装置を搭載し、地表面や海面等ターゲットエリアの高精度な画像を取得することができる。このSARは移動しながら、進行方向横方向のターゲットエリアにSAR送信電波を送信アンテナから照射し、そのターゲットからの反射信号を受信アンテナで受信する。このSARが搭載された航空機が合成開口長移動する間、各ターゲットは送信アンテナのビーム照射域内にありSAR送信電波が照射され続ける。各ターゲットで反射された受信信号を合成開口処理するので、高分解能のターゲット画像が得られる。図1において、102は航空機搭載FMCW−SAR、Lは合成開口長、Aは進行方向、Wは観測幅、TAはターゲットエリアを示す。
【0004】
航空機搭載FMCW−SAR2では、アンテナの設置場所がレーダの性能や飛行性能に大きく影響する。一般に、航空機搭載レーダのアンテナは機体外部に取り付けられ、レドームで覆われている。このレドームは、形状や取り付け位置によっては飛行機の飛行性能に大きな影響が出る。そのため、このアンテナやレドームを設計製作し航空機に取り付けるためには、安全性の検討、試験、航空局との調整等で多額の費用と時間が必要である。
【0005】
このFMCW−SARのシステムについて、図2及び図3を参照する。図2はFMCW−SARのシステムを示し、図3はFMCW信号を示し、(A)はFMCW−SARの送受信信号、(B)は、中間周波信号を示している。
【0006】
従来のパルス方式SARでは送信信号は短パルスの線形チャープ信号であるが、FMCW−SARは連続波の線形チャープ信号である。送信時間が長い分だけ、画質を低下させることなく送信電力を低下させることが可能であり、小型化及び低消費電力化が可能である。
【0007】
FMCW−SAR4は、図2に示すように、高精度の線形チャープ信号を生成するチャープ信号生成部6、そのチャープ信号を増幅するパワーアンプ8、送信信号の一部を受信部側のミキサー16に分岐するパワー分岐回路(DC)10、送信アンテナ12、受信アンテナ14、アンテナ14の受信信号を送信信号と乗算して中間周波信号に変換するミキサー16、中間周波信号を増幅する中間周波アンプ18、中間周波アンプ18のアナログ出力信号をディジタル信号に変換するアナログ・ディジタル(A/D)変換部20、これらの信号を制御する制御部22、A/D変換データを記録する記録部24を備える。DC10は方向性結合器である。この他、システムによっては、受信アンテナ14とミキサー16との間に低雑音増幅器が挿入される場合や、送受信を一つのアンテナで行うシステムもある。
【0008】
斯かるシステム4において、チャープ信号生成部6は制御部22で生成したタイミングに従い、信号帯域幅B、周波数傾きk、繰り返し周波数PRFの線形チャープ信号を生成する。これらの関係は、
【数1】
であり、距離Rに在るターゲットTA(図1)の反射信号の伝搬遅延時間は往復でτとなる。
【数2】
距離RにあるターゲットTAで反射され、受信アンテナ14の受信信号はミキサー16で送信信号の分岐信号と乗算され、周波数fbの中間周波信号になる。但し、cは光速とする。
【数3】
送信中心周波数をfcとすると、FMCW−SARの送信信号St(t)は以下のように表現できる。
【数4】
但し、
【数5】
である。即ち、PRIはPRFの逆数で一周期の時間を示す。
【0009】
距離Rに在るターゲットTAからの反射波は時間τだけ遅れて受信されるので、
【数6】
となる。
【0010】
この受信信号Sr(t)はミキサー16で送信信号の分岐信号と乗算されるので中間周波信号Sif(t)は、
【数7】
となる。ミキサー16で得られるミキサー出力の中間周波信号Sif(t)の第1項は送信キャリア周波数のドップラーシフト成分であって、FMCW−SARのアジマス方向分解能向上に寄与する成分である。また、第2項目はターゲットの距離により決まる中間周波数成分、第3項目は処理で無視できる微少変動成分である。この信号はA/D変換部20でディジタル信号に変換され、記録部124に格納され、記録される。記録されたデータは機上又は地上で合成開口レーダ画像再生処理され、即ち、画像化される。図3において、(A)はFMCW信号であり、fbは送受信信号間周波数差、Stは送信信号、Srは受信信号、(B)は中間周波信号Sifである。
【0011】
このFMCW−SAR技術に関し、特許文献1や特許文献2等が知られている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2008−215981号公報
【特許文献2】USP5757311
【発明の概要】
【発明が解決しようとする課題】
【0013】
ところで、マイクロ波帯の広帯域線形チャープ信号の生成には種々のものがあるが、FMCW信号発生には、(a) 簡易型、(b) 周波数変換型、(c) PLL型がある。
【0014】
(a) 簡易型
【0015】
簡易型は、一般的な自動車レーダや制御機器の距離計測等で広く使用されている最も簡単なチャープ信号生成方法である。この簡易型は、図4の(A)に示すように、ディジタル回路又はアナログ回路で構成される鋸歯状波発振器26で図4の(B)に示す鋸歯状波電圧を発生させ、この電圧でマイクロ波帯の電圧制御発振器(VCO)28の周波数を制御する構成である。この簡易型は、簡単な三角波の発振器とVCO28の二つのコンポーネントで実現可能なため、非常に小型、低価格で実現できる。しかし、広帯域のチャープ信号を高精度に発生させるのは困難である。そのため、FMCW−SARに用い、高精度な画像を得るためには、受信信号に複雑な推定補正処理を行う必要がある。
【0016】
(b) 周波数変換型
【0017】
周波数変換型は、ディジタル処理で高精度なチャープ信号を生成し、従来からパルス方式SARのチャープ信号生成に用いられている。即ち、周波数変換型線形チャープ信号生成部には、図5に示すように、チャープ信号生成部6にメモリ27を備え、このメモリ27からチャープ信号のディジタル値を読み出したり、又はDDSによりチャープ信号のディジタルデータを演算で生成し、そのディジタルデータをD/A変換してベースバンドのチャープ信号を生成する。そして、ベースバンド信号はD/A変換部29、30でアナログ信号に変換した後、ローパスフィルタ(LPF)32、34でサンプリング周波数による高域成分を除去し、ダブルバランスドミキサー(DBM)36、38及び加算器39を備える周波数変換回路40及びバンドパスフィルタ(BPF)42で所望のマイクロ波帯の送信周波数帯域信号に変換する。周波数変換回路40にはDBM38側に移相器44及びキャリア信号生成部46を備える。
【0018】
この周波数変換型では、高精度のチャープ信号を生成することができるが、送信信号の広帯域信号と同じ帯域幅のベースバンド信号をD/A出力で生成する必要があるため、高速なディジタル回路とD/A変換回路が必要である。例えば、500〔MHz〕の帯域幅のマイクロ波送信信号を得るためには、D/A変換部29、30で500〔MHz〕以上のサンプリング周波数で複素信号を生成する必要があり、ハードウェアが複雑で高価になる。また、このベースバンド信号をマイクロ波送信周波数帯へ変換するために、周波数変換回路40の他、フィルタ、移相回路、パワー合成回路等、部品点数が多くなりハードウェアが複雑になる。
【0019】
周波数変換回路40では通常、DBMが使用されるが、高精度のものでも半導体素子のアンバランスにより、−30〔dB〕程度のスプリアスが発生する。IQ方式のベースバンド信号を周波数変換する場合、ベースバンド信号周波数の高調波と帯域幅Bの基本波の干渉成分3Bが基本波帯域に重なり、図6に示すように、デコレーションケーキ状のスペクトルとなる。
【0020】
このスペクトルでは信号帯域幅Bに対し、干渉波成分が−30dBのレベルで3Bの帯域に広がっており、電波法上FMCWレーダに要求される技術適合条件をクリアできない。これをクリアするためにはDBM回路に特殊なバイアス回路を設け、DBM内の完全なバランスをとるように調整が必要であり、その実現が難しい。
【0021】
(c) PLL方式
【0022】
PLL方式は、PLL回路を用いてマイクロ波帯の広帯域線形チャープ信号を発生する。このPLL方式は、図7に示すように、フェーズロック発振器(PLO)50、DDS52、クロック回路54を備える。PLO50には、PLL−LSI56、ループフィルタ58及びVCO60を備え、PLL−LSI56は、位相比較器62及び1/Nカウンタ64を備える。そこで、このPLL方式では、DDS52により低い周波数で狭帯域の線形チャープ信号を生成し、それを基準信号としてPLLで直接マイクロ波帯の広帯域線形チャープ信号を発生する。このとき、逓倍数がNであると、チャープ信号の帯域幅も基準信号のN倍となる。
【0023】
基本的な構成は非常に簡単で、マイクロ波発生回路を実現できるように思えるが、以下の課題がある。
【0024】
第1に、位相雑音の問題である。DDS52で生成した基準周波数を一挙にマイクロ波帯に逓倍するためには大きな逓倍数が必要である。例えば、16〔MHz〕帯の基準周波数を用いて16〔GHz〕帯の信号を得るためにはPLLで1000倍の逓倍を行う必要がある。一般に、PLLの位相雑音の劣化A(BLd) は逓倍数をNとすると、次式で表される。
【0025】
【数8】
【0026】
従って、基準信号が90〔dBc〕のC/N比であっても1000倍の逓倍数では60〔dB〕だけ劣化するため、30〔dB〕のC/Nしか実現することができない。一般的なPLLでは、固定の基準信号を水晶発振器で生成する。水晶発振器は十分なC/N比を容易に実現できるため、位相雑音の問題は容易に解決可能である。しかし、チャープ波形の基準信号をDDSで生成する場合、90〔dB〕以上のC/Nを実現するのは容易ではない。DDSの電源ノイズ、DDSのクロックC/N比、D/A変換の量子化ノイズ、D/A変換部以降のアナログ回路において、直線性等の多くの解決しなければならない課題がある。
【0027】
第2に、折り返しとのイメージ (スプリアス) の問題である。DDS52のD/A変換された信号(DDSのD/A変換出力スペクトル)には、図8に示すように、理論的にサンプリングの折り返し成分が含まれている。そして、折り返し成分除去のフィルタ前に非線形性が含まれていると、これらの折り返し成分が干渉し、スプリアス周波数成分を生じる。このスプリアス成分には基本波周波数付近に重なるものがあり、その除去は困難である。これらの干渉波成分は通常の使用法では全く問題にならない程度に低レベルであるが、逓倍数の大きいPLLの基準信号では無視することができない。
【0028】
D/A変換のサンプル周波数をFs、基準信号の周波数をfとすると、このスプリアス周波数は(n×Fs+m×f)に現れる。ここで、係数n、mは整数であり、小さな係数はスプリアスレベルは強くなる。
【0029】
標準的な高速D/A変換素子は電流出力で動作し、電流電圧変換の演算増幅器と組み合わせて使用する場合が多い。この演算増幅器の非線形特性により上記スプリアスはPLLでは無視することができないレベルとなる。FMCW−SARの信号は線形のチャープ信号であり周波数がスイープされる。一方、これらのスプリアスもm倍の周波数傾きでスイープされるため、基準信号と交差し切り分けることが困難になる。
【0030】
第3に、収束時間の問題である。FMCW−SARではSARの成立条件からアンテナのアジマス方向ドップラー帯域幅よりも高い繰り返し周波数 (PRF) でチャープ信号を走査する必要がある。図9は、PRFの1000〔Hz〕時のループフィルタ出力 (VCO制御電圧波形) と基準信号入力波形を示し、(A)はループフィルタ出力 (VCO制御電圧波形) 、(B)は基準信号入力を示している。この図9から明らかなように、VCO制御電圧は周波数の上昇に伴い直線的に上昇しているが、周波数変化点で急激に低下している。
【0031】
仮に、PLLのループフィルタ帯域が狭いと、周波数が急激に変化する際のロックへの移行時間がかかり、位相誤差が大きくなるため、レーダの画質や感度を低下させる原因になる。そのため、ループフィルタの帯域幅を制御信号の周波数成分よりも広くする必要がある。しかし、ループフィルタの帯域幅を広くすると、基準信号の漏れやスプリアスが大きくなる。
【0032】
また、ループフィルタの帯域幅を広くすると、FMCW信号の周波数遷移点でPLLの制御回路にオーバーシュートやアンダーシュートを生じ、これが不要な周波数帯域の拡大を招くことになる。
【0033】
実際の回路では、図10の(A)及び(B)に示すように、FMCW信号帯域の両側に不要なスペクトルが現れ、これは、位相比較器が出力したVCO制御電圧にオーバーシュート、アンダーシュートが生じるためである。
【0034】
第4に、基準周波数の漏れの問題がある。PLLではDDSが出力する基準周波数成分をループフィルタで低減し、VCOの発振周波数に基準周波数成分が混入しないようにしている。しかし、FMCW−SARでは高速で周波数走査ができるようにループフィルタの帯域幅を広くとっているため、十分な除去が行えない場合がある。このループフィルタは20〔dB〕オクターブで基準周波数成分を抑圧するが、FMCW−SARでは非常にわずかな漏れも、画像上に縞状のノイズとなって現れてしまう。
【0035】
また、通常のPLLの使用法では基準周波数、VCO発生周波数ともに固定周波数であり、一旦PLLがロックするとVCOへの制御電圧は殆ど一定値になる。位相はロックされているため位相比較器出力は殆ど0となり、位相比較器出力の基準周波数成分の電流は皆無になる。そのため、基準周波数信号成分の漏れは殆ど問題にならない。しかし、線形チャープ信号を発生する場合、基準周波数成分は絶えず一定の周波数の傾きで変化しており、それに応じて制御電圧も位相比較器からの基準周波数の脈流成分により変化する。そのため、基準周波数の漏れが無視できないレベルで存在する。
【0036】
第5に、振幅帯域特性の問題である。広帯域線形チャープ信号は周波数帯域が広く、送信系が周波数特性を有しているため、周波数の変化に伴う振幅変化が生じる。この周波数特性はレーダの精度を劣化させる原因になる。
【0037】
以上述べたように、簡易型では、ハードウェアは簡単で小型になるが、信号の位相精度、周波数精度が非常に悪いため、高画質を得るのは困難である。画像処理で誤差補正を行う方法も提案されているが、誤差も大きく変動するため、安定した処理は困難であり実用には適していない。
【0038】
周波数変換型では、高分解能SARを実現するためには非常に高速なディジタル回路とD/A変換部が必要で、開発費用が非常に高価になる。更に、ミキサーで通常発生するスプリアスレベルがFMCW信号の電波法上の規制を満足できないため、ミキサーに特別なバイアス補正回路を入れて調整する必要がある。そのため、コスト、安定性、運用性で問題がある。また、PLL方式では、上記の問題を抱えている。
【0039】
そこで、本発明の第1の目的は、マイクロ波広帯域チャープ信号生成を低コストで実現することにある。
【0040】
本発明の第2の目的は、FMCW−SARの小型化及び軽量化又は高精度化を図ることにある。
【0041】
本発明の第3の目的は、既述のFMCW−SARに好適なアンテナ装置を提供することにある。
【0042】
また、本発明の第4の目的は、既述のFMCW−SAR又はアンテナ装置を備える飛翔体を提供することにある。
【課題を解決するための手段】
【0043】
上記課題を解決するため、本発明の構成は、以下の通りである。
【0044】
本発明の第1の側面は、チャープ信号生成回路であって、水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、かつ基準信号生成時に発生するスプリアス信号がチャープ信号生成回路出力に影響がないよう構成した基準信号生成部と、前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループとを備えることである。
【0045】
上記チャープ信号生成回路において、前記基準信号生成部は、好ましくは、水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、この演算手段で演算された基準信号から高周波成分を除くフィルタ手段とを備える構成とすればよい。
【0046】
本発明の第2の側面は、FMCW方式合成開口レーダであって、既述のチャープ信号生成回路を備えたFMCW方式合成開口レーダである。
【0047】
本発明の第3の側面は、FMCW方式合成開口レーダであって、飛翔体の窓部のキャビン面側にアンテナを備えたことである。
【0048】
本発明の第4の側面は、アンテナ装置であって、飛翔体の窓部の遮蔽部材に固定された筐体部と、前記筐体部にヒンジによって角度調節が可能な支持部材と、前記支持部材に設置されたアンテナとを備えることである。
【0049】
本発明の第5の側面は、飛翔体であって、既述のチャープ信号生成回路、既述のFMCW方式合成開口レーダ、既述のアンテナ装置の何れか又は複数を備えることである。
【発明の効果】
【0050】
本発明によれば、次のような効果が得られる。
【0051】
(1) 本発明のチャープ信号生成回路によれば、高精度な線形チャープ信号を生成することができる。
【0052】
(2) 本発明のFMCW方式合成開口レーダによれば、小型化及び軽量化又は高精度化を図ることができる。
【0053】
(3) 本発明のアンテナ装置によれば、飛翔体のキャビン内に設置してレーダ信号の送受信を行うことができ、レーダシステムのコンパクト化を図ることができる。
【0054】
(4) 本発明の飛翔体によれば、小型化及び軽量化又は高精度化を図ったFMCW方式合成開口レーダを搭載した飛翔体を提供できる。
【0055】
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【0056】
【図1】FMCW−SARのシステムを示す図である。
【図2】FMCW−SARのシステムを示す図である。
【図3】FMCW信号を示す図である。
【図4】簡易型チャープ信号生成を示す図である。
【図5】周波数変換型線形チャープ信号生成部を示すブロック図である。
【図6】チャープ信号のスペクトルを示す図である。
【図7】PLL方式のチャープ生成を示す図である。
【図8】DDSのD/A変換出力スペクトルを示す図である。
【図9】基準信号入力とループフィルタ出力を示す図である。
【図10】VCO制御電圧におけるオーバーシュート及びアンダーシュートの影響を示す図である。
【図11】第1の実施の形態に係るチャープ生成部の構成例を示す図である。
【図12】PLL出力信号スペクトルを示す図である。
【図13】サンプル周波数100〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図14】サンプル周波数200〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図15】サンプル周波数400〔MHz〕の基準周波数とスプリアス周波数を示す図である。
【図16】基準周波数の周波数決定条件を示す図である。
【図17】PLLループゲイン及び位相を示す図である。
【図18】ループフィルタの一例を示す図である。
【図19】PLLループゲイン及び位相を示す図である。
【図20】第2の実施の形態に係るFMCW−SARの構成例を示す図である。
【図21】第3の実施の形態に係るアンテナ装置の構成例を示す図である。
【図22】詳細なアンテナ装置の構成例を示す図である。
【図23】他のアンテナ装置の構成例を示す図である。
【図24】航空機に搭載されたFMCW−SARのシステムの一例を示す図である。
【発明を実施するための形態】
【0057】
〔第1の実施の形態〕
【0058】
第1の実施の形態は、本発明のチャープ信号生成回路の一例であって、FMCW−SARに用いられる高精度線形チャープ信号生成部を示している。
【0059】
この第1の実施の形態について、図11を参照する。図11は、FMCW−SARに用いられる高精度線形チャープ信号生成回路を示す図である。
【0060】
このチャープ信号生成回路70は、図11に示すように、ダイレクトディジタルシンセサイザ(DDS:Direct Digital Synthesizer)72と、PLL (位相同期ループ:Phase Locked Loop )74と、制御部76と、出力部78とを備えている。
【0061】
DDS72は、水晶発振器80と、ディジタル演算部82と、ディジタル・アナログ変換部(D/A)84と、ローパスフィルタ(LPF)86とを備えている。
【0062】
PLL74は、位相比較器88と、チャージポンプ90と、ループフィルタ92と、電圧制御発振器(VCO:Voltage Controlled Oscillator )94と、1/N分周器96とを備える。位相比較器88及び1/N分周器96は、LSI(Large Scale Integration )98で構成される。
【0063】
制御部76は、プロセッサであり、チャープ信号生成部70(又は図20の104)を制御する、非常に正確なクロックに基づき動作するハードウェア部と全体の制御とデータの記録等を行うソフトウェアで動作する部分がある。この例ではハードウェア部はDDS72に実装されている水晶発振器80のクロックに基づいて正確なPRIを生成し、またスイッチ制御信号やアッテネータ制御信号を出力する。そこで、この制御部76は、出力部78はスイッチ及びアッテネータ(ATT)網で構成される。
【0064】
このような構成では、DDS72で周波数及び帯域幅がFMCW−SARの送信信号の1/Nの線形チャープ信号の基準信号を生成する。この基準信号は、PLL74の位相比較器88に入力され、VCO94のマイクロ波出力を1/N分周器96で1/Nに分周した信号と位相比較を行う。その位相比較の差分信号はチャージポンプ90を介して位相比較信号となる。この位相比較信号は、ループフィルタ92で帯域制限及び位相調整が施され、VCO制御電圧に変換される。このVCO制御電圧は、VCO94に加えられ、その発振周波数を制御する。
【0065】
DDS72において、水晶発振器80にはクロック用の高精度水晶発振器を用いればよい。ディジタル演算部82は、線形チャープ信号を計算する。D/A84は、ディジタル信号をアナログ信号に変換する。LPF86は、D/A84の出力信号から高調波成分を除去する。従って、DDS72は制御部76から設定された中心周波数K1 、周波数傾きK2 、繰り返し周期PRIのパラメータを用いることにより、FMCW−SARの送信信号となる信号を生成する。
【0066】
この送信信号は、
【数9】
となり、但し、
【数10】
である。ここで、送信中心周波数fc、周波数帯域幅B、PLL74の逓倍数をNとすると、
【数11】
【数12】
である。
【0067】
収束時間に関し、DDS72において、ディジタル演算部82は、線形チャープ信号を式(8) に基づき中心周波数K1 、周波数傾きK2 、繰り返し周期PRIのパラメータで生成する。
【0068】
ここで、従来の手法では、位相初期値φは0を用い、PRI毎にゼロ位相から信号位相は開始される。しかし、PRI毎の最後の位相値は意識的に係数を設定しない限り0になることは殆どない。そのため、PRI毎に位相の不連続が発生し、PLL74の位相ロックが大きく外れ次の収束時間が長くなる。これを防止するために、PRI毎に式(8) の計算位相の最後の値をディジタル演算部82内のレジスタに格納し、その値を次の周期の式(8) の初期位相φに用いる。これにより、基準信号の位相が連続し、PLL74の収束時間の短縮を図ることが可能になる。
【0069】
位相雑音に関し、PLL74のループ帯域内位相雑音は、基準信号に含まれる雑音と式(7) で示される逓倍数で決まる増加率で決定される。一方、ループ帯域外はVCO94の位相雑音成分となる。
【0070】
PLL出力信号スペクトルについて、図12を参照する。図12はPLL出力信号のスペクトルを示している。この図12では、横軸に基準信号及びPLL出力周波数からの周波数距離、縦軸に信号強度を取り、基準信号の位相雑音レベル、VCO94の位相雑音レベル、PLL出力信号の位相雑音レベル及びループ帯域を示している。基準信号がPLLで逓倍されると、その逓倍数により式(7) に従い、雑音レベルも悪化することを表している。
【0071】
ループ帯域内の位相雑音を低減させるためには、基準信号に含まれる雑音を低減させ、更に逓倍数を低減させる必要がある。基準信号はDDS72のディジタル演算部82で計算された信号振幅の数値をD/A84によりD/A変換して生成している。このD/A変換で基準信号に含まれる雑音が発生する。この雑音の周波数特性は全周波数帯域にわたってほぼ平坦である。この雑音レベルはD/A84のビット数等の性能で決定される。D/A変換のクロックを高速にすることで単位周波数あたりに含まれる雑音が低下するので、ループフィルタ92の通過帯域である基準周波数付近の雑音エネルギーを低減することができる。
【0072】
もう一つの位相雑音を低減させる要素は式(7) の雑音増加を決定する逓倍数をできるだけ低く抑えることである。送信周波数が既に決定されているので、逓倍数を低く抑えるためには、できるだけ基準周波数を高くする必要がある。そのため、基準周波数をPLL74の位相比較器88が動作可能な最高周波数に選定することが望ましい。
【0073】
基準周波数を位相比較器88の動作可能最高周波数にし、更にD/A84のクロックをできるだけ高くするためには、DDS72のクロックを高い周波数にする必要がある。この基準周波数に100〔MHz〕程度を選定した場合、DDS72のクロックに使用される水晶発振器80はD/A変換クロックを十分高くするために、基準周波数の4倍程度以上の周波数が必要である。このような周波数を出力可能な水晶発振器は市場に多く出回っているが、その殆どが内蔵した低い周波数の水晶発振回路をPLL回路で逓倍した高い周波数を発生させているものである。しかし、PLL方式で逓倍したクロック信号には、式(7) で示される位相雑音悪化分を考慮すると、無視できないくらい高いレベルの位相雑音が含まれており、PLLの基準信号の基となるD/A84のクロック生成には使用することができない。回路が複雑になるがPLL方式を使用しない従来の逓倍回路で高いクロック信号を発生する必要がある。
【0074】
そこで、位相比較器88の動作可能最高周波数に近い基準信号周波数を出力するDDS72、基準信号周波数の4倍以上のクロック周波数で動作するD/A84、基準信号周波数の4倍以上の周波数を単純逓倍方式(PLLではない)で出力する水晶発振器80が必要である。
【0075】
この場合、DDS72のクロックはD/A84にも使用されるので、水晶発振器80には、ジッタ、位相ノイズを極力抑えた高安定な水晶発振器を用いる。周波数100〔MHz〕以上の高周波クロック用としてPLL方式を用いない単純逓倍方式で高い周波数を発生する発振器を用いればよい。
【0076】
ディジタル演算部82で演算された出力信号のディジタル値はD/A84でアナログ信号に変換される。D/A84のサンプル周波数はサンプリング定理よりK1 、K2 、PRIで計算される最高周波数の2倍以上でなければならない。更に、DDS72をできるだけ高いサンプル周波数で動作させることで、D/A84におけるD/A変換のビット数で決まる量子化ノイズを更に低減させることができる。
【0077】
サンプル周波数をFs、マイクロ波帯の線形チャープ信号周波数帯域をB、PLL74の逓倍数をNとすると、基準信号のチャープ帯域幅はB/Nとなる。このとき、DDS72のLPF86の出力量子化ノイズはB/(Fs×N)だけ改善できる。そのため、ディジタル演算部82とD/A84で許容されるできるだけ高いサンプル周波数Fsを用いることが有効である。
【0078】
折り返しによるイメージの問題として、一般的にD/A変換出力には、サンプルクロックによる折り返し成分のスプリアスが含まれている。そこで、スプリアスを含む高域成分を除去する手段として、LPF86が必要がある。このLPF86の前段に増幅器等の非線形素子がある場合、折り返し成分と基本波及び高調波が干渉し、多くのスプリアス成分が発生し、所望の基本波成分との分離が困難になる場合がある。高速D/A変換ICには差動電流出力のものが多く、通常は直線性の優れた電流電圧変換用ICをD/A変換ICに接続し、電圧出力に変換すればよい。その折り返し成分を除去するためにLPF86が挿入されている。この電流電圧変換ICにも非常にわずかであるが非線形特性が含まれているため、PLL74の基準信号としては無視できないレベルのスプリアス発生の原因となる。
【0079】
そこで、このスプリアスを低減するには、基準信号と干渉で発生するスプリアス信号をループフィルタ92で分離可能なよう、できるだけ周波数距離がとれるように基準信号周波数を決定する必要がある。スプリアスが発生する可能性がある周波数f=±n×Fs±m×fをD/A変換サンプル周波数100〔MHz〕、200〔MHz〕、400〔MHz〕で検討した結果を一例として図13、図14及び図15に例示している。
【0080】
D/A84の変換出力には、図13に示すように、折り返し成分のスプリアスが含まれているので、LPF86で高域成分を除去する必要がある。このLPF86の前段にあるD/A84の出力を増幅器等の非線形素子に入力した場合、折り返し成分と基本波が干渉し、多くのスプリアス成分が発生する。高速D/A変換ICでは差動電流出力のものが多く、電流電圧変換用ICをD/A変換ICに直接接続することが推奨されるが、この変換ICもスプリアス発生の原因となる。このような非線形素子はLPF86以降に接続することが必要である。
【0081】
このようにDDS72は、スプリアスレベル、位相雑音、周波数変動が極めて小さいので、逓倍数の非常に大きなPLL74にも基準信号として使用できる。
【0082】
次に、基準信号周波数に関し、基準信号周波数では、干渉で発生するスプリアス信号とループフィルタ92で分離しやすいよう、できるだけ周波数距離がとれるように決定する。スプリアスが発生する可能性がある周波数f=±n×Fs±m×fをD/A変換サンプル周波数100〔MHz〕、200〔MHz〕、400〔MHz〕で検討した結果を図13、図14及び図15に示している。
【0083】
図13は、サンプル周波数100〔MHz〕のときの基準信号周波数とスプリアス周波数を示している。
【0084】
図13において、横軸に基準信号周波数、縦軸にスプリアス出力周波数を取り、例えば、D/A変換のサンプル周波数が100〔MHz〕のとき、20〔MHz〕の基準信号をD/A変換から出力すると、基準信号の他に20〔MHz〕と40〔MHz〕に干渉波が発生することを表している。
【0085】
図14は、サンプル周波数200〔MHz〕のときの基準信号周波数とスプリアス周波数を示し、図15は、サンプル周波数400〔MHz〕のときの基準信号周波数とスプリアス周波数を示している。
【0086】
線形チャープ信号を発生させるための基準信号はある帯域幅でスイープしている。そこで、線形チャープ信号の帯域幅をBとすると基準信号の帯域幅fB はfB =B/Nで表される。この基準信号周波数fを中心にfB 範囲でこの基準周波数とサンプル周波数で生成されるスプリアスの周波数(n×Fs−m×f)の成分がループフィルタ92で十分除去できる周波数関係になることが周波数決定の条件となる。
【0087】
この条件について、図16を参照する。図16は、基準周波数決定の条件を示す図である。
【0088】
図16において、横軸に基準信号周波数、縦軸にスプリアス周波数を取ると、例えば、キャリア周波数10〔GHz〕で帯域幅500〔MHz〕の線形チャープ信号を生成するには、基準信号50〔MHz〕と仮定すると逓倍数は200倍となる。このとき、基準信号の帯域幅は2.5〔MHz〕だけ必要なことになる。D/Aサンプル周波数を200〔MHz〕と仮定すると、図14に示すように、506〔MHz〕付近で2.5〔MHz〕の基準信号周波数範囲で上下のスプリアス周波数と十分にセパレーションが取れるのは、中心周波数が37〔MHz〕、42〔MHz〕、47〔MHz〕、54〔MHz〕、63〔MHz〕の周波数付近であることが判る。そこで、D/A変換クロック周波数により生じるスプリアス周波数と、基準信号周波数の周波数差が十分大きく、ループフィルタで分離できるような周波数関係になるように選定したDDS72を用いる。
【0089】
DDS72から出力された基準信号はPLL74の位相比較器88に入力され、VCO94のマイクロ波を分周した信号と位相比較される。この位相比較器88と1/N分周器96は一つのPLL専用IC(:LSI98)で構成できる。位相比較器88の出力はチャージポンプ90でパルス状の電流源となり、ループフィルタ92を通してVCO制御電圧となる。
【0090】
ループフィルタ92では、2次又は3次のCRローパスフィルタを使用できる。このループフィルタ92により、線形チャープ信号を生成するためのVCO制御信号を通過させ、基準信号成分とスプリアス成分を十分抑圧可能なPLL74が構成される。
【0091】
このPLL74のループゲイン及び位相について、図17を参照する。図17は、ループゲイン及び位相を示す図である。
【0092】
この実施の形態では、帯域幅を100〔kHz〕としており、100〔kHz〕以上の制御信号周波数に対してループゲインは40〔dB/オクターブ〕で減衰している。線形チャープ信号をPLL74で生成する場合、周波数変移点で、その帯域幅の逆数の時間程度が位相ロックに要する。従って、帯域幅を狭くすると、周波数ロックに時間を多く必要とするためチャープ信号として利用可能な時間が減少する。一方、あまりループフィルタの帯域幅が広いと基準信号をループフィルタで十分除去することができない。
【0093】
基準周波数の漏れに関し、通常、PLL74で一定周波数の信号を生成する場合、フィードバック系で位相が完全にロックしている場合、位相比較器88の出力(チャージポンプ電流)は殆ど0となる。しかし、線形チャープ信号を出力する場合、周波数が絶えず変化しているため、位相比較器88から一定の差分出力があり、チャージポンプ電流が0にならない。このチャージポンプ電流は位相比較周波数(基準周波数)のパルス状信号であり、ループフィルタ92を通してVCO94に出力される。そのため、基準信号成分が位相揺らぎとして送信信号に混入するのは避けられない。
【0094】
この基準信号周波数が受信信号の式(11)で示される中間周波数成分と同じ帯域にあると、SAR画像処理でアジマス方向の強烈な線状ノイズとなる。非常にわずかな信号成分でも画像上に強烈なノイズが出るため、ループフィルタ92の減衰だけで基準信号成分を除去するのは殆ど困難である。そのため、この基準周波数信号によるノイズが画像処理帯域内に入らないように、SAR観測パラメータを選定する必要がある。
【0095】
FMCW−SARを構成した場合、ターゲットTAの距離をR、このターゲットTAからの反射信号の遅延をτとすると、ターゲットTAからの反射の受信信号と送信信号をDBM36、38で検波したFMCW処理出力周波数fbは光速をcとすると、
【数13】
となる。
【0096】
観測範囲Rに該当するFMCW処理出力周波数fbに基準周波数が重ならないように、必要観測範囲から基準周波数を決定する必要がある。
【0097】
画像化するレンジRから式(11)で周波数が求められる。画像化するニアレンジの周波数からファーレンジの周波数の範囲に基準周波数が含まれないように周波数傾きk、や観測範囲を設定する。
【0098】
画像上に現れないように基準周波数、周波数傾き、画像化エリアを選定しても、送信周波数にはなおスプリアス成分として基準周波数成分が含まれる。この成分を除去するためには基準信号周波数をPLL74のループ帯域よりもできるだけ高く設定する必要がある。通常のループフィルタ92では十分な除去が困難であるので、図18に示すように、3次のラグリードフィルタ922の後に基準信号の周波数成分を除去するバンドストップフィルタ924を設置する。ラグリードフィルタ922及びバンドストップフィルタ924において、Cはキャパシタ、Lはインダクタ、Rは抵抗である。
【0099】
この場合、バンドストップフィルタ924に代えて通常のローパスフィルタを接続した場合、ループフィルタ92の位相特性が影響を受け、PLL74が正しく動作しなくなる恐れがあるが、バンドストップフィルタ924では、PLL74のループ帯域の位相特性に殆ど影響を与えることなく、基準周波数成分のみを除去できる。
【0100】
図19の(A)はPLLのループゲイン特性を表している。例えば、基準信号周波数が30〔MHz〕でバンドストップフィルタ924のストップ周波数を30〔MHz〕とすると、図19の(A)のように、30〔MHz〕のところのゲインが急峻に低下しているが、ループゲインに殆ど変化がない。基準信号周波数成分を除去するためにローパスフィルタを用いた場合はローパスフィルタのカットオフ周波数以上で全体にゲインが低下することになる。図19の(A)において、ディップ特性のゲイン低下は例えば、−120〔dB〕である。
【0101】
図19の(B)はPLLループの位相特性を表している。ゲインが0〔dB〕から低下し始める周波数で位相が進んでいることにより、PLL制御系の動作が安定する。バンドストップフィルタ924は阻止周波数近傍で位相を大きく乱すが、ループ帯域内の位相に殆ど影響を与えない。阻止周波数付近のループゲインは非常に低いため、PLL制御には影響を与えない。仮に、ローパスフィルタを用いれば、ループ帯域内の位相を乱し、PLL制御が正しく動作しなくなる恐れがある。図19の(B)において、バンドストップフィルタ924による位相の乱れは360〔度〕である。
【0102】
周波数帯域に関し、周波数のオーバーシュート又はアンダーシュートを除去するには、PLL74の出力側にある出力部78に高速のスイッチを設ければよい。このスイッチはDDS72の線形チャープ信号の走査タイミングに同期させ、周波数変化時の非常に短い時間出力を遮断することにより、不要周波数の出力を抑えることができる。このスイッチはアッテネ一タの切り替えにも使用し、出力レベルの周波数変動を補正する。
【0103】
振幅帯域特性に関し、DDS72の線形チャープ信号は一定の周波数増加率で周波数が変化し、最高周波数になると再び最低周波数に鋸歯状に変化する。DDS72の線形チャープ信号は制御部76からの制御信号に同期して走査される。基準信号が最高周波数から最低周波数に変化したとき、PLL74の位相比較器88が分周器96との位相差の変化を検知しチャージポンプ90の電流を制御する。その位相差を打ち消すようなチャージポンプ90の出力制御信号がループフィルタ90を通してVCO94に入力される。このとき、ループフィルタ90の係数にもよるが、殆どの場合、VCO94の出力周波数は目的周波数を大きく超えてしまい、周波数のアンダーシュートが発生する。図10の(A)に示すように、アンダーシュートによる帯域幅に変化を生じる。また、図10の(B)に示すように、VCO94に入力されるループフィルタ出力信号を生じる。送信周波数帯域は電波法で厳しく規定されており、このような周波数のアンダーシュートが発生することは許されない。
【0104】
この周波数帯域幅の広がりを防止するために、制御部76はDDS72への制御信号と同期して、周波数が変化する前後一定時間PLL出力を停止させるスイッチ78の制御信号を出力する。この制御信号出力を用いることにより、PLL出力周波数が大きく変化する瞬間の一定時間出力を止め、周波数帯域幅が広がることを防止する。
【0105】
FMCW−SARではPLL74の出力はパワーアンプ106で増幅され方向性結合器108で受信周波数変換信号が分岐された後、アンテナ110から送信される。このとき、PLL74の出力振幅に周波数特性が含まれている。また、アンテナ110までの送信系の周波数特性によっても送信信号が周波数によって変動する。制御部76では予め計測した周波数に対応した送信出力のパワー変動を補正するようにスイッチ78に出力する。制御部76はDDS72に設定した周波数傾きと周波数走査開始タイミングから送信周波数を推定し、制御部76に予め格納してあるアッテネータ値テーブルから周波数に対応したアッテネータ制御信号を計算する。これにより、正確な周波数変化とパワー変動が殆どない理想的なFMCW信号を生成することが可能になる。
【0106】
また、電源については、PLL74、VCO94、DDS72の電源にノイズが含まれていると、基準信号のC/Nが劣化することになる。電源にはリップル成分を除去した極めて安定したものを使用する。
【0107】
以上述べた通り、上記構成とパラメータを使用すれば、DDS72と基本的な構成であるPLL74で高逓倍数のマイクロ波線形チャープ信号を最低限のハードウェアコンポーネントで生成することができる。
【0108】
なお、PLLについては、小宮浩著、CQ出版社発行の「高周波PLL回路のしくみと設計法」に詳細に述べられている。
【0109】
〔第2の実施の形態〕
【0110】
次に、第2の実施の形態は、既述のチャープ信号生成回路を用いたFMCW−SARである。
【0111】
この第2の実施の形態について、図20を参照する。図20は、FMCW−SARの一例である。
【0112】
このFMCW−SAR102は、マイクロ波帯の高精度広帯域線形チャープ信号を発生させることで小型高精度なFMCW方式の合成開口レーダであって、小型、高精度、低価格なFMCW−SARを構成している。
【0113】
この航空機搭載のFMCW−SAR102は、送信信号を生成するチャープ信号生成部104にスプリアスを抑制可能な周波数条件、回路構成を採用した既述のDDS72とPLL74とを組み合わせ、マイクロ波帯広帯域線形チャープ信号を直接生成する。更に、制御部76が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要幅射周波数帯域の抑圧、出力レベルの安定化をする。これにより、非常に単純な構造で高精度なレーダ信号を生成する。
【0114】
そこで、FMCW−SAR102は、図20に示すように、FMCW−SAR送受信部103と、送信アンテナ110と、受信アンテナ112とを備える。FMCW−SAR送受信部103には、高精度広帯域線形チャープ信号を生成するチャープ信号生成部104、チャープ信号を増幅するパワーアンプ106、送信信号の一部を受信部ミキサー114に分岐するパワー分岐回路(DC)108、アンテナ112の受信信号を送信信号と乗算して中間周波信号に変換するミキサー114、中間周波信号を増幅する中間周波アンプ116、中間周波アンプのアナログ出力信号をディジタル信号に変換するA/D変換部118、これらの信号を制御する制御部76、A/D変換データを記録する記録部120を備える。DC108は方向性結合器である。
【0115】
このように、DDS72と最も単純な構成のPLL74を用いて直接マイクロ波帯の広帯域線形チャープ信号を生成するチャープ信号生成部104に、高安定水晶発振器とDDS72でPLL74が出力するマイクロ波帯広帯域線形チャープ信号のスプリアスを抑制し、高精度な位相変移となるような基準信号を発生する。PLL74はDDS72が出力する基準信号を使用してマイクロ波帯の高精度広帯域線形チャープ信号を直接発生し、更に、制御部76が全体のタイミングを制御しながらスイッチの制御信号を出力し、マイクロ波帯高速スイッチで不要輻射周波数帯域の抑圧、出カレベルの安定化を図っている。
【0116】
従って、このFMCW−SAR102では次のような特徴及び利点がある。
【0117】
(1) これらのシステム及びレーダアンテナを航空機内に設置することで、小型化、低価格化を実現できる。
【0118】
(2) DDS72と最も単純な構成のPLL74でマイクロ波帯の高精度広帯域線形チャープ信号を発生するので、小型、低価格、高精度なFMCWレーダやFMCW−SARを実現できる。
【0119】
(3) 簡単な構成で高精度なマイクロ波帯広帯域線形チャープ信号を生成している。
【0120】
(4) DDS72と目的のマイクロ波帯域周波数を出力するPLL74の組み合わせで、ハードウェア量を最少にすることが可能である。
【0121】
(5) PLL74で低い周波数を生成し、その後逓倍すると、位相ノイズやスプリアスが増加するだけでなく、その他に逓倍回路、フィルタ等多くのハードウェアが必要になるが、このような不都合を上記構成によって解決している。
【0122】
〔第3の実施の形態〕
【0123】
第3の実施の形態は、FMCW−SARのアンテナを含む全体構成である。航空機の室内に既述のFMCW−SARを設置し、航空機の機体改造を不要とする窓取り付け型アンテナを使用したSARシステムを構成できる。
【0124】
この第3の実施の形態について、図21、図22、図23及び図24を参照する。図21は、FMCW−SARの設置例を示す図であって、(A)は、航空機の後部座席側面から見て示した図、(B)は、後部座席正面から見た図、図22は、アンテナの構成例を示し、(A)は、アンテナを示す正面図、(B)は、その側面図、図23は、他のアンテナ装置の一例を示す図、図24は、FMCW−SARを搭載した小型航空機のレーダシステムを示す図である。
【0125】
航空機122は飛翔体の一例である。この航空機122のキャビン123には、図21の(A)及び(B)に示すように、座席124が設置され、この座席124の側面には窓部126が形成されている。窓部126には、キャビン123と外部とを仕切る遮蔽部材127が設置されている。この遮蔽部材127は電波の透過が可能なポリカーボネートやアクリル樹脂等の合成樹脂で構成される。
【0126】
そこで、座席124には、FMCW−SAR送受信部103がシートベルト等で固定され設置されている。このFMCW−SAR送受信部103はFMCW−SAR102(図20)の既述のアンテナ110、112(図20)を除くハードウェアである。
【0127】
そして、窓部126の遮蔽部材127のキャビン面側には、アンテナ装置130が設置されている。このアンテナ装置130は、既述のアンテナ110、112を構成している。このアンテナ装置130は、図22の(A)及び(B)に示すように、フレーム132を備え、ヒンジ134によってアンテナ輻射部136が回動可能に支持され、傾斜角度θの調整が可能である。フレーム132は、窓部126に例えば、接着テープ138によって固定されている。接着テープ138は、固定手段の一例であって、これに限定されない。このアンテナ装置130の給電点には、FMCW−SAR送受信部103から引き出されたケーブル140が接続されている。
【0128】
アンテナ装置130は、図23に示すように、平面型のマイクロ波アンテナはプリント基板と同等であり、非常に軽量のため、窓に粘着テープ等で固定するだけで実装が可能であって、FMCW−SARに用いることができるアンテナの一例である。このアンテナ装置130は、一般の電子機器に使用されるプリント基板製造技術を利用し、薄く軽量に構成できる。そして、アンテナ輻射部136の放射面にはマイクロ波のアンテナが印刷配線されており、裏面は全面グランドになっている。この印刷配線されたパターンにケーブル140が接続される。
【0129】
斯かる構成によれば、次のような特徴がある。FMCW−SAR102は送信信号が連続波のため、パルス方式に遥かに低い送信電力でも十分な信号雑音比の画像を得ることが可能である。そのため、FMCW−SAR102を用いることで送信アンテナ110がキャビン内に設置されていても安全に運用できる。
【0130】
特に、与圧機構のない小型航空機では航空写真用の窓部を有するものがある。これらの航空機では窓部の開放部分にアンテナ開口部を設置すれば、図24に示すように、航空機122の外部に設置したのと変わらないレーダ性能で、機体改造無しに合成開口レーダを設置できる。
【0131】
航空機122の窓部はアクリルやポリカーボネート等の合成樹脂でできており、マイクロ波は若干減衰される。この減衰を送信電力、受信部S/Nで保障するようにレーダ設計を行うことにより、窓の内側にアンテナを設置することが可能である。
【0132】
斯かる方式によれば、与圧機のように窓部を開けることが不可能な航空機122の機体内にもアンテナを設置することが可能である。
【0133】
〔他の実施の形態〕
【0134】
(1) 上記実施の形態では、飛翔体の一例として航空機を例示したが、これに限定されない。本発明が適用される飛翔体には、上空を移動する移動体や航空機以外の飛翔体を包含し、合成開口レーダを用いることができる。
【0135】
(2) 以上説明したように、チャープ信号生成回路、FMCW方式合成開口レーダ及びそのアンテナ装置の好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための最良の形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【産業上の利用可能性】
【0136】
本発明のチャープ信号生成回路は高精度なチャープ信号生成を実現し、FMCW方式合成開口レーダは、そのチャープ信号生成回路を備え、小型化、軽量化及び高精度化を図ることができ、また、アンテナ装置はキャビン内に設置されてシステムのコンパクト化に寄与し、更に、飛翔体は斯かるレーダを備えているので、有用である。
【符号の説明】
【0137】
70 チャープ信号生成回路
72 DDS
74 PLL
76 制御部
78 出力部
80 水晶発振器
82 ディジタル演算部
84 D/A
86 LPF
88 位相比較器
90 チャージポンプ
92 ループフィルタ
94 VCO
96 1/N分周器
98 LSI
102 FMCW−SAR
【特許請求の範囲】
【請求項1】
水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高調波成分、スプリアス成分を除去する基準信号生成部と、
前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループと、
を備えることを特徴とするチャープ信号生成回路。
【請求項2】
請求項1に記載のチャープ信号生成回路において、
前記基準信号生成部は、
前記水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、
この演算手段で演算された基準信号から高周波成分を除くフィルタ手段と、
を備えることを特徴とするチャープ信号生成回路。
【請求項3】
請求項1又は請求項2に記載のチャープ信号生成回路を備えることを特徴とするFMCW方式合成開口レーダ。
【請求項4】
飛翔体の窓部のキャビン面側にアンテナを備えたことを特徴とするFMCW方式合成開口レーダ。
【請求項5】
飛翔体の窓部の遮蔽部材に固定された筐体部と、
前記筐体部にヒンジによって角度調節が可能な支持部材と、
前記支持部材に設置されたアンテナと、
を備えることを特徴とするアンテナ装置。
【請求項6】
請求項1又は請求項2に記載のチャープ信号生成回路、請求項3又は請求項4に記載のFMCW方式合成開口レーダ、請求項5に記載のアンテナ装置の何れか又は複数を備えることを特徴とする飛翔体。
【請求項1】
水晶発振器で発生させた信号から線形チャープ信号の基準信号を演算し、この基準信号から高調波成分、スプリアス成分を除去する基準信号生成部と、
前記基準信号生成部で生成した前記基準信号を受け、中心周波数、周波数傾き及び繰り返し周期をパラメータに用いて線形チャープ信号を生成する位相同期ループと、
を備えることを特徴とするチャープ信号生成回路。
【請求項2】
請求項1に記載のチャープ信号生成回路において、
前記基準信号生成部は、
前記水晶発振器の発振信号から前記線形チャープ信号の基準信号を演算する演算手段と、
この演算手段で演算された基準信号から高周波成分を除くフィルタ手段と、
を備えることを特徴とするチャープ信号生成回路。
【請求項3】
請求項1又は請求項2に記載のチャープ信号生成回路を備えることを特徴とするFMCW方式合成開口レーダ。
【請求項4】
飛翔体の窓部のキャビン面側にアンテナを備えたことを特徴とするFMCW方式合成開口レーダ。
【請求項5】
飛翔体の窓部の遮蔽部材に固定された筐体部と、
前記筐体部にヒンジによって角度調節が可能な支持部材と、
前記支持部材に設置されたアンテナと、
を備えることを特徴とするアンテナ装置。
【請求項6】
請求項1又は請求項2に記載のチャープ信号生成回路、請求項3又は請求項4に記載のFMCW方式合成開口レーダ、請求項5に記載のアンテナ装置の何れか又は複数を備えることを特徴とする飛翔体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2012−18078(P2012−18078A)
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2010−155605(P2010−155605)
【出願日】平成22年7月8日(2010.7.8)
【出願人】(510189374)アルウェットテクノロジー株式会社 (1)
【Fターム(参考)】
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成22年7月8日(2010.7.8)
【出願人】(510189374)アルウェットテクノロジー株式会社 (1)
【Fターム(参考)】
[ Back to top ]