パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
【解決課題】特殊な技術や装置を必要とせず、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイス及びパッケージング方法並びにそれに用いられるパッケージ材の製造方法を提供する。
【解決手段】電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設してかつキャビティ２２を有するパッケージ材２０とを接合して成る。ビア配線２１と一体化した接続用バンプ２４がキャビティ２２内に突出しており、かつデバイスに接続された配線接続用パッド１２が接続用バンプ２４と対向して接続していることにより、接続用バンプ２４を経由してデバイスがビア配線２１に配線接続している。
【解決手段】電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設してかつキャビティ２２を有するパッケージ材２０とを接合して成る。ビア配線２１と一体化した接続用バンプ２４がキャビティ２２内に突出しており、かつデバイスに接続された配線接続用パッド１２が接続用バンプ２４と対向して接続していることにより、接続用バンプ２４を経由してデバイスがビア配線２１に配線接続している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、ＭＥＭＳ（Micro Electro Mechanical Systems）などをパッケージした、いわゆるパッケージドデバイスと、パッケージング方法及びそれに用いるパッケージ材の製造方法に関する。
【背景技術】
【０００２】
電子回路、ＭＥＭＳ構造体のパッケージング方法として、例えば、電子回路、ＭＥＭＳが形成された基板をカバーで覆い封止材を用いてシールする方法や、その基板にガラス基板やＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板を用いて陽極接合する方法がある。陽極接合の場合について説明すると、電子回路やＭＥＭＳ構造体は、例えば各種の電子回路やＭＥＭＳ構造体が形成された第１の基板にガラス基板などの第２の基板を接合して封止されている。具体的には、薄膜作製工程やエッチング工程などの微細加工により半導体基板に各種電子回路又はＭＥＭＳを設ける。その後、その半導体基板とガラス基板とを合わせた状態で加熱しながら、マイナスの電圧をガラス基板側に、プラスの電圧を半導体基板にそれぞれ印加するよう電圧を加えると、半導体基板とガラス基板とが共有結合により接合される。
【０００３】
本発明者らは、二つの基板を陽極接合する際、同時に電気的な接続を歩留まりよく確立させることを検討してきた。その中で、特許文献１において開示した技術は、貫通配線を有するＬＴＣＣ基板と電子回路が形成されたＳｉ基板とを陽極接合する前に、ＬＴＣＣ基板の貫通配線とＳｉ基板の各対向面であって電気接続部となる領域に、低融点金属を含んだ多層膜を形成しておき、陽極接合時に当該多層膜を金属間化合物に変化させることにより電気接続を行うというものである。錫やインジウムなどの低融点金属は、接合温度、例えば４００℃程度未満で融解するが、他の金属と反応して融点の高い金属間化合物を形成する。よって、一度陽極接合をすると、再度接合温度以上に昇温しても、電気的接続部が溶解しない。また、陽極接続中低融点金属が融解するため、電気的接続部の金属膜の厚さを高い精度で制御する必要がない点で、陽極接合と電気的接続とを同時に行うことができ歩留まりが向上する。
【０００４】
一方、従来はパッケージ材としてホウケイ酸ガラスに代表されるアルカリ金属を含むガラスが用いられていた。ガラス基板と陽極接合するものとしてはシリコンだけではなく、ＧａＡｓ、コバール、Ａｌ、Ｔｉなども接合可能な技術であり、またパッケージ材として本発明者の一部により、セラミック粉末と陽極接合可能な可動イオンを含むガラス粉末から成る組成物を成形して焼成することにより、陽極接合可能な基板も開発されている。ここで、セラミック粉末としては、アルミナ粉末、コージェライト粉末、ジルコニア粉末、ステアタイト粉末、フォルステライト粉末、ジルコン粉末などが用いられ、ここに列挙した粉末を単独又は二種以上混合して用いられる（特許文献２参照）。
【０００５】
また、ＭＥＭＳ基板とパッケージ材とを陽極接合する場合、ＭＥＭＳに与える影響が少なくなるように３５０℃以下の低温が好適であり、そのため、陽極接合時の伝導イオンをＮａからよりイオン半径の小さいＬｉに換えて、次の式（１）
（１−ｘ）（αＬｉ2Ｏ−βＭｇＯ-γＡｌ2Ｏ3−δＳｉＯ2）・ｘＢｉ2Ｏ3 （１）
（式中、ｘは質量比で０．０１〜０．１であり、α、β、γ及びδはモル比で、α：β：γ：δ＝２〜５：１〜２：１〜２：７〜１７である。）
で示される組成を有する複合酸化物によってＬＴＣＣ基板を形成することが本発明者らの一部によりなされている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＷＯ２０１１/０２７７６２
【特許文献２】特開２００９−２８０４１７
【特許文献３】特開２０１０−３７１６５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示した方法にあっては、陽極接合が開始される前に金属間化合物が形成されるのを防ぐ必要があり、接合時の昇温を素早く行うことが必要である。そのために特別なウエハボンダが必要となる。また、所望の金属間化合物を形成するため、接続前の金属膜の層構成を適切に制御する必要がある。
さらに、パッケージングされるデバイス、具体的には電子回路、ＭＥＭＳ等を収める空間を作るために、それが形成された基板を掘り下げる必要があるが、掘り下げられた基板上にデバイスを形成しようとすると、作製工程上、不便な点が多い。デバイスによっては、そのような作製工程が許されないことも少なくない。
【０００８】
そこで、本発明は、特殊な技術や装置を必要とせず、しかも、より多くのデバイスに適用可能で、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイス及びパッケージング方法並びにそれに用いられるパッケージ材の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のパッケージされたデバイスは、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板と、ビア配線を配設してかつキャビティを有するパッケージ材とを接合して成り、ビア配線と一体化した接続用バンプがキャビティ内に突出しており、かつデバイスに接続された配線接続用パッドが接続用バンプと対向して接続されていることにより、接続用バンプを経由してデバイスがビア配線に配線接続されている。これにより、キャビティにデバイスの全部又は一部が収納されると共に配線接続がされている。
【００１０】
上記構成において、好ましくは、接続用バンプは、キャビティをエッチングで形成する際に残った導体を突き出して形成して成る。
好ましくは、接続用バンプは、貴金属から成るか又は貴金属を含んだ混合物から成る。好ましくは、接続用バンプは多孔質からなる。
好ましくは、デバイス基板とパッケージ材とで画成された内部空間が気密封止されている。
好ましくは、配線接続用パッドがデバイス基板のパッケージ材との接合面よりもｘの長さだけ突き出しており、キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす。
パッケージ材は、ガラス基板又はＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板であることが好ましい。
好ましくは、ビア配線が、貴金属を含んだ混合物から成る貫通配線又は内部配線として形成されている。
デバイス基板とパッケージ材とは、好ましくは陽極接合して成る。
【００１１】
上記目的を達成するために、本発明のパッケージング方法は、接合面から窪んだキャビティ内においてビア配線と一体化した接続用バンプを有するパッケージ材と、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板とを重ね合わせて接続用バンプとデバイスの配線接続用パッドとを接続して圧接することにより、接続用バンプを押し潰してパッケージ材とデバイス基板との接合部同士を合わせ、接続用バンプを介してデバイスの配線接続用パッドとビア配線とを電気的に接続してパッケージングすることを特徴とする。これにより、キャビティにデバイスの全部又は一部が収納されると同時に配線接続を確立させることができる。
【００１２】
上記構成において、好ましくは、パッケージ材とデバイス基板との接合部同士を合わせた後、昇温して所定の温度に維持しながらデバイス基板とパッケージ材との間に直流電圧を印加することにより、接合部同士を陽極接合する。
【００１３】
上記目的を達成するために、本発明のパッケージ材の製造方法は、貴金属もしくは貴金属と無機質とから成る導体が表面に露出した無機質のパッケージ基材上に、レジストをパターン形成し、パッケージ基材のうちレジストで覆われていない部分をエッチングすることにより、パッケージ基材のうちレジストで保護されている部分の表面粗さを維持しながらパッケージ基材にキャビティを形成すると同時に該キャビティ内に導体の一部を露出させることで導体の残部からなるビア配線と一体化した接続用バンプを形成することを特徴とする。
【００１４】
上記構成において、パッケージ基材にレジストをパターン形成する前にパッケージ基材表面を研磨して陽極接合可能な表面粗さを形成することが好ましい。
また、ビア配線が、貴金属又は貴金属を含んだ金属混合物とガラスその他の無機粉末とから成り、パッケージ基材のエッチングプロセスによって、キャビティを形成すると共に導体の先端部中の無機成分の一部を溶かして多孔質の接続用バンプをビア配線と一体化して形成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、パッケージ材がキャビティ内に接続用バンプを多孔質で形成されているため、デバイス基板とパッケージ材とを対向して重ね合わせ接続用バンプとデバイス基板における配線接続用パッドとが接触した状態でデバイス基板とパッケージ材との接合面同士が接触していなくても、両者を押圧することで接続用バンプが潰れて接合部同士を接触させることができる。これにより、この接合の際、デバイス基板の配線接続用パッドとパッケージ材のビア配線とを接続用バンプを介在して電気的に接続することができる。よって、配線接続用パッドの高さやビア配線の突出度合いを調整したり、接続用バンプの厚さを調整したりする必要がない。また、特許文献１に開示されているように金属間化合物を形成しつつ陽極接合しないため、設計や接合工程上の制約がなく、しかも特別なウエハボンダなどが必要とならない。デバイス基板に形成されているＭＥＭＳは加速度センサ、圧力センサなど各種センサなど、利用される分野が広範になっている。一般にＭＥＭＳは平らな基板上に形成されるため、ＭＥＭＳ構造の全部または一部が基板表面から飛び出しているが、本発明によれば、これらは上記キャビティに収められるため、デバイス設計やデバイス作製上の制約も少ない。結果的に、歩留まりのよい電子部品やＭＥＭＳを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るパッケージされたデバイスを模式的に示す断面図である。
【図２】本発明の実施形態に係るパッケージ材の断面図である。
【図３】図２に示す陽極接合用基板の製造方法の工程前半を模式的に示す図である。
【図４】図２に示す陽極接合用基板の製造方法の工程後半を示す断面図である。
【図５】本発明の実施形態に係るパッケージング方法を模式的に示す工程図である。
【図６】デバイス基板がＳＯＩ（Silicon on Insulator）基板であって、デバイスがＳＯＩ基板のデバイス層で形成されるＭＥＭＳである場合のパッケージング方法を示す断面図である。
【図７】（ａ）は実施例として作製したパッケージドデバイスの断面図であり、（ｂ）はパッケージドデバイス中の配線構造を示す図である。
【図８】実施例に関し、内部配線の柱部、即ちビア配線の表面のＳＥＭ像を示し、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す図である。
【図９】実施例に関し、エッチング後のビア配線及び接続用バンプのＳＥＭ像の図である。
【図１０】実施例に関し、陽極接合後のビア配線及び接続用バンプの断面ＳＥＭ像の図である。
【図１１】熱衝撃試験の結果のうち、ダイヤフラムの凹み量の熱衝撃回数依存性を示す図である。
【図１２】熱衝撃試験の結果のうち、第１外部配線と第２外部配線との間の電気抵抗の熱衝撃回数依存性を示す図である。
【発明を実施するための形態】
【００１７】
以下図面を参照しながら、本発明の実施形態について詳細に説明する。
【００１８】
〔パッケージされたデバイス〕
図１は、本発明の実施形態に係るパッケージされたデバイス（以下、「パッケージドデバイス」と呼ぶ。）を模式的に示す断面図である。ここで、デバイスとしては多様なものが考えられるが、デバイス基板１０上に形成されるデバイス構造は別の断面にあり図１には示されておらず、デバイスに繋がった配線接続用パッド１２のみが示されている。図１に示すように、本発明の実施形態に係るパッケージドデバイス１は、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設しかつキャビティ２２を有するパッケージ材２０とを接合して成る。デバイス基板１０とパッケージ材２０とは無端形状にシールされており、内部空間２を画成している。別の断面にあり図１には示されていないデバイス構造の全部又は一部は、この内部空間２に収納されうる。図示のものはデバイス基板１０とパッケージ材２０とが接合面３で陽極接合されているが、接合方法は陽極接合に限らず、図示しないシール材などにより封止されて接合されていてもよい。
【００１９】
ビア配線２１は、パッケージ基材２３に配設されており、例えば図示するように貫通して形成されていても又は外部に接続されず所謂内部配線のように形成されていてもよい。ビア配線２１のうち、内部空間２３側の先端と接続用バンプ２４とが一体化されており、接続用バンプ２４はキャビティ２２内に突出している。
【００２０】
デバイス基板１０は、Ｓｉ基板などの半導体基板上に微細加工を施して電子回路、ＭＥＭＳ構造体その他のデバイスを形成したものである。図ではそのデバイスの一部として絶縁層１１と配線接続用パッド１２のみを示しており、そのデバイスが配線接続用パッド１２に電気的に接続されている。図示の場合、配線接続用パッド１２は絶縁層１１に設けられている。配線接続用パッド１２は、図示するように配線層１２ａと密着層１２ｂとで成り、配線層１２ａにはＡｕ、Ｐｔなどの貴金属やその組み合わせ、密着層１２ｂにはＣｒ、Ｔｉなどの易酸化金属を用いることが多いが、材料はこれらに限ったものではなく、また、配線接続用パッド１２が単層や３層以上から成っていてもよい。
【００２１】
本発明の実施形態に係るパッケージドデバイス１においては、デバイス基板１０とパッケージ材２０との接合面３よりも配線接続用パッド１２が内部空間２３に突出しており、配線接続用パッド１２がパッケージ材２０の接続用バンプ２４と接続されている。これにより、デバイスの配線接続用パッド１２が接続用バンプ２４を経由してビア配線２１と電気的に配線接続されている。
【００２２】
本発明の実施形態にあっては、接続用バンプ１２が、キャビティ２２をエッチングで形成する際に残った導体をキャビティ２２内に突き出して形成されている。そのため、エッチングされた導体は多孔質のままとなっていてもよく、配線接続用パッド１２とビア配線２１との導通が確保されていればよい。接続用バンプ２４は、金、白金その他の貴金属から成るか又はそれらの貴金属を含んだ混合物で成っていてもよい。ビア配線２１が金、白金その他の貴金属とガラスその他の無機質とから成り、接続用バンプ２４がビア配線２１となる導体先端部分をエッチングにより形成されるためである。
【００２３】
また、本発明の実施形態にあっては、配線接続用パッド１２がデバイス基板１０とパッケージ材２０との接合面３より内部空間２に突出していればよい。ただし、配線接続用パッド１２の接合面３を基準面としての高さがパッケージ材２０のキャビティ２２の深さより小さくなくてはならない。たとえば、キャビティ２２を形成する上での制約等からキャビティの深さが数μｍから数十μｍであるとすると、配線接続用パッド１２の高さは接合面３を基準面として１μｍから十数μｍとするとよいが、一般的に、キャビティ２２が深くなると、それに応じて配線接続用パッド１２の高さを接合面３を基準面として高くした方がよい。そのために、配線接続用パッドを厚くしても、絶縁層を厚くしても、また別の方法で配線接続用パッドをかさ上げしてもよい。また、図１では配線接続用パッド１２は絶縁層１１上に設けられているが、上記の条件を満たしていれば必ずしもその必要はなく、たとえば、後に実施例（図６）に示すように、配線接続用パッド直下に絶縁層がない形態もある。ここで、配線接続用パッド１２がデバイス基板１０のパッケージ材２０との接合面よりもｘの長さだけ突き出しており、キャビティ２２の深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たすとよい。この関係を満たせば、接続用バンプ２４の潰れによる配線接続の信頼性を確保できる。キャビティ２２が深い場合、例えばｙ≧５０μｍの場合には上記関係式を満たせばよいが、キャビティ２２が浅い場合、例えば０＜ｙ＜５０μｍの場合には、０．１ｙ≦ｘ≦０．７ｙになることが好ましい。
【００２４】
パッケージ材２０については、ビア配線２１を配設したガラス基板やＬＴＣＣ基板などであればよい。
図１に示す形態では、デバイス基板１０には何ら窪みが形成されていないが、窪みを設けてその窪みにデバイスが形成されており、配線接続用パッド１２の高さが接合面３となる面よりも突出していればよい。
図１に示す形態では、接合面３は、デバイス１０とパッケージ材２０との対向面付近が共有結合により接合した、所謂陽極接合した面を想定しているが、別にこれに限ることなく、デバイス基板１０とパッケージ材２０との対向面にシール材を挟むなどして接合されていてもよい。
また、図１に示す形態において、配線接続用パッド１２と接続用バンプ２４とが共に同じ金属材料を含んでいる場合、例えば何れもＡｕを含んでいる場合には、配線接続用パッド１２中のＡｕが接続用バンプ２３中に拡散し、また逆に接続用バンプ２３中のＡｕが配線接続用パッド１２中に拡散して、所謂拡散接合することにより、より安定した接合状態を得ることができる。
【００２５】
〔パッケージ材〕
次に、本発明の実施形態に係るパッケージドデバイス１の作製に必要となるパッケージ材２０について説明する。
【００２６】
図２は、本発明の実施形態に係るパッケージ材２０の断面図である。接合前のパッケージ材２０は、例えば、図２に示すように、ビア配線２１が形成されたパッケージ基材２３であって、接合する面２３ａから窪んだキャビティ２２内に接続用バンプ２４を備えたものである。即ち、キャビティ２２は、ビア配線２１を配設したパッケージ基材２３の表面であって接合する面２３ａに画成されており、そのキャビティ２２内に接続用バンプ２４がビア配線２１と一体化して形成されている。
【００２７】
ビア配線２１は図２に示すように、貫通配線であっても図示しない内部配線であっても、その双方であってもよい。ビア配線２１としての貫通配線は、図２に示すように二本である必要はなく、デバイス基板１０における配線接続用パッド１２の数に依存する。内部配線は、電子回路、ＭＥＭＳ中の各素子と共振回路を形成するコイル等をも含む用語として用いることがあるものとする。
【００２８】
ビア配線２１は、金、白金その他の貴金属と無機質とから成っている。
【００２９】
パッケージ基材２３はガラス単体もしくはガラス、アルミナ、コージェライトその他の酸化物系セラミックス粉末で成っているものに限らず、ムライト、シリカ、ジルコニア、ジルコン、ステアタイト、エンスタタイト、スポジュメン、リチウムシリケートなどの無機質で成っていてもよい。
【００３０】
接続用バンプ２４は、金、白金その他の貴金属から成っている場合と、貴金属と無機質とから成っている場合とがある。これは、接続用バンプ２４は、パッケージ基材２３となるセラミック材にキャビティ２２を形成する際、ビア配線２１となる導体の先端部をエッチングして無機質の一部又は全部を溶かして形成されるためである。よって、接合前の接続用バンプ２４にあっては、多孔質となっている。そのため、接続用バンプ２４は、厚み方向の寸法について押圧等によって調整自在となっている。
【００３１】
また、ビア配線２１及び接続用バンプ２４を形成する導体は、パッケージ材２０の厚さ方向に沿って同一の素材、例えば金、銀等で形成されていてもよい。逆に、パッケージ材２０の厚さ方向に沿って異なる素材で形成されていてもよい。つまり、例えば、ビア配線２１については金、白金から成り、接続用バンプ２４についてはＡｇとＰｄの合金で成っていてもよい。パッケージ材２０が陽極接合用パッケージ材である場合には、接続用バンプ２４は金や白金等の酸化され難い素材でなっていることが好ましい。
【００３２】
ここで、ビア配線２１、接続用バンプ２４は配線通路として用いられるため、これを形成する導体は、金ペーストの場合、金以外の無機成分は金成分に対してビア配線２１では０〜１５％で、接続用バンプ２４では５％以内であることが好ましいが、これらの範囲に限定されるものではない。なぜなら、本発明のように、接続用バンプ２４をエッチングして形成する場合には、高軟化点ガラスを用いて、アルミナなどの無機添加物と同様に導体の焼結抑制効果を焼結時に生起させながら、焼成後ではエッチングにより多孔質度を調整することもできるからである。また、接続用バンプ２４となる導体部分が金成分だけから成っていてエッチングされる場合、接続用バンプ２４は金の展性、延性によって変形性能はあるものの十分ではなくエッチング時にある程度の量の無機成分が溶けて多孔質化し変形しやくなるのが好ましい。添加されるガラス等のエッチングで溶解する成分は質量比で１．５％前後が適量である。この程度の添加量であれば、エッチングにより多孔質化して厚み方向に押圧されることで、厚さ調整可能である。一方、アルミナ等のエッチングされにくい無機添加物は質量比で０〜１％前後が適量である。
【００３３】
ここで、接続用バンプ２４の先端は、接合前の状態にあっては、図２に示すように接合する面２３ａ近傍まで達している。これにより、デバイス基板１０上に接合面から突出して配線接続用パッド１２が設けられていれば、一括したプロセスにより、確実にパッケージ材２０をデバイス基板１０に接合すると共に配線接続用パッド１２と接続用バンプ２４とを配線接続することができる。
【００３４】
図２に示すパッケージ材２０が陽極接合用パッケージである場合には、パッケージ材２０における面２３ａ，つまり陽極接合する面は無端形状を有する。図１に示すように、デバイス基板１０とパッケージ材２０とがこの無端形状の接合面で接合することでデバイス基板１０とパッケージ材２０で内部空間２を画成し、この内部空間２がデバイス基板１０上のデバイスを収容する。よって、デバイス基板１０上の電子回路、ＭＥＭＳその他のデバイスを気密封止することができる。
【００３５】
また、陽極接合される面２３ａは陽極接合可能な表面粗さを有しており、その表面粗さは例えば少なくとも５０ｎｍＲａ前後以下であればよい。パッケージ基板２０は、ビア配線２１を配設したパッケージ材であり、接続用バンプ２４がビア配線２１と一体化していれば、ガラス基板でもＬＴＣＣ基板（低温焼成積層セラミックス基板とも呼ぶ。）でもよい。表面粗さは、例えば１０ｎｍＲａであれば好ましい。
【００３６】
パッケージ材２０は、図２に示すようにキャビティ２２が一つ設けられている場合のみならず、後述の製造方法で説明するように複数のキャビティ２２を備えていてもよい。これにより、デバイス基板に同種類の電子回路又はＭＥＭＳが形成されている場合であっても、このデバイス基板と陽極接合用基板とが陽極接合して、後に個片化してワンチップとすることができる。
【００３７】
〔パッケージ材の製造方法〕
図３及び図４は図２に示すパッケージ材２０の製造方法を示す工程図である。本発明の実施形態に係るパッケージ材２０は、次のプロセスによって作製される。
【００３８】
最初にＳＴＥＰ１として、図３（ａ）に示すグリーンシート３１に対して、貫通配線や内部配線のパターンに沿ってビア３２となる孔を開口する（図３（ｂ））。グリーンシート３１は、セラミック粉末とガラスその他の無機質とを一定の比率で配合してなる混合材料に有機系のバインダー及び溶剤を加えて均一になるまで分散してスラリーとし、有機系のフィルムに一定の厚みでスラリーを塗布して乾燥することによって得られる。その後、ビア３２となる孔へ貴金属もしくは貴金属と無機質とから成る導体３３を充填して配線印刷を行って一層を作製する（図３（ｃ）〜（ｅ））。このステップを配線パターンに応じて複数層を作製する。図３（ｃ）〜（ｅ）はそれぞれ上層３４ａ、中層３４ｂ、下層３４ｃの各層を示している。
【００３９】
ＳＴＥＰ２として、ＳＴＥＰ１で作製した各層３４ａ，３４ｂ，３４ｃを順に積層して積層体３５とし（図３（ｆ））、金型等を用いてこの積層体３５を所定の形状に加工する（図３（ｇ））。
【００４０】
ＳＴＥＰ３として、ＳＴＥＰ２において形状加工した積層体３５を焼成する。
【００４１】
ＳＴＥＰ４として、ＳＴＥＰ３において焼成して得たものを所定の表面粗さ以下となるように鏡面研磨を行う。ここでいう所定の表面粗さは、接合形式によって定まり、陽極接合の場合には陽極接合可能な値であればよく、５０ｎｍＲａ以下、特に１０ｎｍＲａ以下が好ましい。このようにして例えばＬＴＣＣ基板３６が得られる。
【００４２】
ＳＴＥＰ５として、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジスト３７にパターン形成を行う。その際、キャビティ２２の形状及び寸法に対応する領域３８には、レジスト３７を設けない。
【００４３】
上述のレジストの代わりとして、金属とレジストとの複合膜も利用できる。この場合、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上に金属膜を成膜し、その上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジストにパターン形成を行い、このレジストをマスクにして上記金属膜をエッチングする。金属膜としてはＣｒなどを利用できる。この場合、レジストに強力な耐酸性は必要なく、また、金属膜によってサイドエッチングが抑えられるため、精密なエッチングが可能である。
【００４４】
ＳＴＥＰ６として、図４（ｂ）に示すように、ＳＴＥＰ５でパターン形成したレジスト３７又は金属とレジストとの複合膜で覆われていないＬＴＣＣ基板３６のパッケージ材２３ａの領域をエッチングにより除去する。本実施形態にあってはパッケージ材２３ａが無機材料であるので、エッチング液としては例えばフッ酸系のものが用いられる。エッチング液としては、好ましくは、パッケージ基材２３のみをエッチングし、導体３３の貴金属はほとんどまたは全くエッチングしないものを用いる。たとえば、フッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液、フッ化水素酸と硝酸との混合液、フッ化水素酸と硫酸との混合液などを用いれば、金や白金からできている導体３３はエッチングされない。
【００４５】
これにより、パッケージ基材２３のうちレジスト３７又は金属とレジストとの複合膜で保護されている部分の表面粗さを維持しながら、パッケージ基材２３にキャビティ２３を形成すると同時に、キャビティ２３内に導体３３の一部を露出することにより導体３３の残部からなるビア配線２１と一体化した接続用バンプ２４が形成される。或る一つの形態においては、ＬＴＣＣ基板２６にキャビティ２３、即ち窪みが形成されると共に、導体３３の先端部であってキャビティ２２内に突出した部分がエッチング液により無機材料が溶解して多孔質化し、ビア配線２１と一体化した接続用バンプ２４が形成される。このエッチングの際、レジスト３７が形成された領域はエッチングにより荒らされないため、レジストを剥離することによって後述するように接合する際の表面粗さの精度は維持される。エッチング用マスクとして金属とレジストとの複合膜を用いた場合、レジストを剥離した後、必要に応じて金属膜をエッチングして除去する。金属膜としてＣｒを用いた場合、そのエッチングによってＬＴＣＣ基板表面と接続用バンプ（金や白金）が損傷を受けることはない。なお、その後、必要に応じて個片化してもよい。
【００４６】
なお、本発明の実施形態におけるパッケージの製造方法にあっては、図３に示す工程のみならず、その他の手法、例えば特許文献２に記載されている手法を適宜用いてもよい。
【００４７】
〔パッケージング方法〕
次に、本発明の実施形態に係るパッケージング方法について説明する。パッケージ材１０が陽極接合用のパッケージの場合を前提として説明する。
【００４８】
図５は、本発明の実施形態に係るパッケージング方法を模式的に示す工程図である。本発明の実施形態に係るパッケージング方法では、図５（ａ）に示すように、パッケージ材１０に接合されるデバイス基板１０は、Ｓｉ基板などの半導体基板に電子回路、ＭＥＭＳなどのデバイスが形成されたものである。デバイス基板１０は無端形状の接合面１３ａを有し、その接合面１３ａに囲まれるように電子回路又はＭＥＭＳ１４が形成されている。図では、電子回路又はＭＥＭＳ３３の積層構造のうちパッケージ材２０側の絶縁層１２、配線接続用パッド１２のみ示している。図示の場合にあっては、配線接続用パッド１２は複数の層からなっている。
【００４９】
図５（ａ）に示すように、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向するように、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接する。図示の場合、デバイス基板１０において接合される面１３ａから配線接続用パッド１２が突出しているため、接続用バンプ２４と配線接続用パッド１２とを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板１０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板１０とパッケージ材２０の接合面となる対向面１３ａ，２３ａ同士が接触する。
【００５０】
その後、デバイス基板１０とパッケージ材２０とを押さえ付けた状態で、陽極接合温度まで昇温し、昇温した状態で、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する。その際、デバイス基板１０を＋極とし、パッケージ材２０を−極とする。すると、デバイス基板１０とパッケージ材２０の各対向面１３ａ，２３ａとが共有結合により接合される。即ち、パッケージ材２０に含まれるＮａイオンが３００℃程度以上の温度条件下で動きやすくなり、パッケージ材２０内のＮａイオンが−極に引っ張られて移動し、デバイス基板１０とパッケージ材２０との接合面近傍にはそれぞれプラス電荷が集まった層とＮａイオンが欠乏した所謂、空間電荷層とが形成され、接合面で静電引力により共有結合が生じて、デバイス基板１０とパッケージ材２０とが接合される。なお、パッケージ材２０、特にパッケージ基材２３中にＮａイオンの代わりにＬｉイオン等が含まれている場合には、より低温で陽極接合することができる。
【００５１】
このように陽極接合によってデバイス基板１０とパッケージ材２０とが内部空間２を画成し、内部空間２内にデバイス基板１０における電子回路又はＭＥＭＳ１４を気密封止することができる。デバイス基板１０とパッケージ材２０との接合面３が無端形状を有するからである。
【００５２】
なお、陽極接合のため、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する際には、貫通配線を有するパッケージ材２０の上に、例えばダミーガラス基板（図示しない）を置き、ダミーガラス基板を介在して直流電圧をかける。すると、貫通配線状のビア配線２１を通って電子回路又はＭＥＭＳ１４に電流が流れることはなく、高電圧の印加を要する陽極接合によって電子回路、ＭＥＭＳ１４が損傷するのを防ぐことができる。
【００５３】
図５（ａ）に示すように、パッケージ材２０におけるキャビティ２２の深さＬ１は、接合面２３ａを基準に５〜５０μｍの範囲が好ましく、デバイス基板１０における配線接続用パッド１２の高さＬ２は、接合面１３ａを基準に０．５〜３５μｍ、特に１〜３０μｍの範囲が好ましい。ただし、Ｌ２＜Ｌ１の関係を満たす範囲でなければならない。Ｌ１、Ｌ２がこのような数値範囲にあれば、接続用バンプ２４が潰れて配線接続用パッド２４に確実に接続することができる。
【００５４】
図５に示すパッケージング方法では陽極接合を前提としているが、例えば、接合面１３ａ，１３ｂにシール材を塗布した状態で、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向させ、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接することなどによっても、パッケージングできる。
【００５５】
以上説明したように、本発明の実施形態にあっては、接続用バンプ２４は、パッケージ材２３にキャビティ２２を形成する際にビア配線２１の一部であった導体を、キャビティ２２内に突き出して形成したものである。そのため、その導体は接合面３と同じ高さまで達している。一方、デバイス基板１０における配線接続用パッド１２が接合面３よりも突出した構造を有している。そのため、導体と配線接続用パッド１２との端面同士が接触しても、デバイス基板１０及びパッケージ材３の各対向面は接合することができない。しかしながら、本発明の実施形態においては、配線接続用パッド１２がデバイス基板１０の対向面よりも突出していれば、配線接続用パッド１２、接続用バンプ２４の何れの高さも精密に制御する必要はない。
【００５６】
また、ビア配線２１は金、白金その他の貴金属材料とガラス成分その他の無機質とから成り、配線接続用パッド１２はその無機質の一部又は全部をエッチングして形成されているため、接合前の配線接続用パッド１２はデバイス基板１０とパッケージ材２０とを押圧することで容易に変形する。
【００５７】
〔他のパッケージデバイスの例〕
図１〜図５にあっては、デバイス基板上に形成されるデバイス構造は、図示した断面切り口にはなく別の切り口に存在し、配線接続用パッドのみが示されている。図６はデバイス基板４０がＳＯＩ（Silicon on Insulator）基板であって、デバイスがＳＯＩ基板のデバイス層で形成されるＭＥＭＳである場合のパッケージング方法を示す断面図である。
【００５８】
デバイス基板４０は、図６（ａ）に示すように、ＳＯＩにおける絶縁層（ＢＯＸ層）を犠牲層として用いて絶縁層の一部を残し、残した絶縁層をそれぞれ支持部４１ａ，４１ｂとして、一方の支持部４１ａに可動部４２ａを設け、他方の支持部４２ｂに固定部４２ｂを設けたものである。可動部４２ａには該可動部４２ａを挟んで支持部４１aに対向するように配線接続用パッド４３ａが設けられ、固定部４２ｂには該固定部４２ｂを挟んで支持部４１ｂに対向するように配線接続用パッド４３ｂが設けられている。
【００５９】
一方、パッケージ材２０は、図６（ａ）に示すように、図１に示す実施形態と同様、キャビティ２２がパッケージ材２３に形成されており、配線ビア２１の一端がキャビティ２２に達しており、接続用バンプ２４が上記デバイス基板４０における配線接続用パッド４３ａ，４３ｂに対向するように配線ビア２１と一体化して設けられているものである。
【００６０】
接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを対向するように、デバイス基板４０をパッケージ材２０に重ね合わせて両者を互いに圧接する。図５に示す場合と同様、デバイス基板４０において接合される面４５から配線接続用パッド４３ａが突出しているため、接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板４０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板４０とパッケージ材２０の接合面となる対向面２３ａ,４５同士が接触する。
【００６１】
このようにして、デバイス基板４０における可動部４２a及び固定部４２ｂをキャビティ２２内に収容してデバイス基板４０とパッケージ材２０とが接合され、可動部４２ａ及び固定部４２ｂからなるＭＥＭＳ４４をパッケージしている。
【００６２】
図６に示すＭＥＭＳ４４は、各種センサ、例えば加速度センサやジャイロセンサとして用いられる。即ち、可動部４２ａと固定部４２ｂとの容量等の電気的特性を配線ビアから外部に取り出して検出することができる。よって、パッケージドデバイス５それ自体が動かされると、可動部４２ａが変位し、それに伴う電気的特性の検出値の変化をモニタリングすればよい。なお、図６と図１は一見違うようであるが、図６の配線接続用パッド４３ａと可動部４２ａ、及び配線接続用パッド４３ｂと固定部４２ｂをそれぞれ一体と考えると、これらの構造は図１と等価である。
【実施例】
【００６３】
実施例を示して更に詳細に説明する。
図７（ａ）は実施例として作製したパッケージドデバイスの断面図であり、（ｂ）はパッケージドデバイス中の配線構造を示す図である。図７（ａ）の断面は図７（ｂ）のＡ１−Ａ２線に沿う断面図である。
【００６４】
実施例として、デバイス基板５０はＭＥＭＳ基板であって、基材５１にはドライエッチングで穴５２が形成され、基材５１には８μｍ程度の厚みのダイヤフラム５３が形成されている。デバイス基板５０において上記ダイヤフラム５３の逆側の面、つまり、パッケージ材６０となるＬＴＣＣ基板と対向する面には、穴５２を取り囲むように厚み１０μｍ程度の絶縁膜５４が形成されている。その絶縁膜５４上には、穴５２の開口を挟んで縦方向に延びる複数の電極５５がそれぞれ分離して４５ｎｍのＣｒ層、７５ｎｍのＰｔ層、２００ｎｍのＡｕ層の各薄膜を順次積層して形成されている。図示するように、第１電極５５ａと第２電極５５ｂとが貫通穴５２の左側に縦方向に延設しており、第３電極５５ｃと第４電極５５ｄとが貫通穴５２の右側に縦方向に延設している。その絶縁膜５４上には貫通穴５２の開口で第１乃至第４電極５５ａ〜５５ｄを設けていない側に、第２電極５５ｂと第４電極５５ｄの一端部に重なるように第５電極５５ｅが横方向に延設している。第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅは図１及び図２において配線接続用パッドと呼んでいる。
【００６５】
一方、パッケージ材としてＬＴＣＣ基板６０を用いた。このＬＴＣＣ基板６０には厚さ方向に沿って門型の形状を有する第１内部配線６１，第２内部配線６２，第３内部配線６３及び第４内部配線６４が配設されており、厚さ方向に沿ってクランク形状を有する第１外部配線６５，第２外部配線６６を有する。第１乃至第４の内部配線６１〜６４及び第１乃至第２の外部配線６５，６６は何れもＬＴＣＣ基板６０の厚さ方向の中ほどに所定の方向に延びる水平部６７を備えており、その水平部６７の端部の対に柱部６８が設けられている。内部配線の場合には、両柱部６８ａ，６８ａが互いに同じ方向に延びており、外部配線の場合には、両柱部６８ａ，６８ｂが互いに逆の方向に延びている。
【００６６】
ここで、第１内部配線６１の両端の柱部６８ａ，６８ａと第１外部配線６５の外側の柱部６８ａ，第２内部配線６２の外側の柱部６８ａとは第１の方向、即ち列状に並んで設けられている。第４内部配線６４の両端の柱部６８ａ，６８ａと第２外部配線６６の外側の柱部６８ａ，第３内部配線６３の外側の柱部６８ａとは第１の方向に並んで設けられている。第２内部配線６２の両端の柱部６８ａ，６８ａと第３内部配線６３の両端の柱部６８ａ，６８ａが第１の方向と直交する第２の方向に並んで設けられている。第１外部配線６５の両端の柱部６８ａ，６８ｂと第２外部配線６６の両端の柱部６８ａ，６８ｂとが第２の方向に並んで設けられている。
【００６７】
このＬＴＣＣ基板６０にレジスト（図示せず）をパターニングし、基材と各内部配線の先端部とをエッチングしてガラス成分等を溶解することにより、約３０μｍ深さのキャビティ６９を形成し、各柱部６８ａの先端部を接続用バンプ７０とした。
【００６８】
次に接続用バンプ７０と第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅの両端部とが対向するようにデバイス基板５０とＬＴＣＣ基板６０とを位置合わせし、真空中で４００℃まで加熱した後、約１００ｍＮ／バンプの圧力を加えて８００Ｖ、３０分間の条件で陽極接合した。装置から取り出したパッケージドデバイスのダイヤフラム５３には凹みが形成され、第１外部配線６５の柱部６８ｂと第２外部配線６６の柱部６８ｂとの間が電気的に接続されていることを確認した。
【００６９】
図８は、内部配線の柱部、即ちビア配線の表面のＳＥＭ像を示すものであり、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す図である。図から、内部配線の柱部としてのビア配線に添加されているガラスやシリカ粉末がエッチングされて多孔質化していることが分かる。
【００７０】
図９は、エッチング後のビア配線及び接続用バンプのＳＥＭ像の図であり、図１０は陽極接合後のビア配線及び接続用バンプの断面ＳＥＭ像の図である。これらの像から金ビアは潰れた状態となっており、ＭＥＭＳ側の電極、即ちＣｒ層とＰｔ層とＡｕ層の積層電極と金ビアとの接合界面には、明確な隙間は確認されなかった。
【００７１】
作製したパッケージドデバイス６に対して熱衝撃試験を行った。−４０℃の状態と＋１２５℃の状態とにそれぞれ３０分ずつ繰り返し配置して、ダイヤフラム５３の凹み、電気抵抗の値が維持されるかを確認した。
【００７２】
図１１は熱衝撃試験の結果のうち、ダイヤフラムの凹み量の熱衝撃回数依存性を示す図である。縦軸はダイヤフラムの凹み量ｄ（μｍ）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、ダイヤフラムの凹み量に有意な変化はなかった。
【００７３】
図１２は熱衝撃試験の結果のうち、第１外部配線と第２外部配線との間の電気抵抗の熱衝撃回数依存性を示す図である。縦軸は電気抵抗（Ω）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、電気抵抗には有意な変化はなかった。
【００７４】
以上の熱衝撃試験の結果から、気密封止と電気的接続が維持できていることが分かる。
【００７５】
デバイス基板とＬＴＣＣ基板とを陽極接合した後に、デバイス基板のキャビティ部を剥離したところ、ＭＥＭＳ側の電極にＬＴＣＣ基板の金ビアバンプが付着した状態で剥離した。
【００７６】
以上のことから、ＭＥＭＳ側のＡｕ薄膜とＬＴＣＣ基板側の金ビアバンプは、拡散接合のように安定した接合状態となっているものと推察される。
【００７７】
本発明の実施形態によれば、パッケージ材の接続用バンプ、デバイス基板の配線接続用パッド等の配線接続部の厚みを厳密に管理しなくても、接合と同時に配線接続を確立することができる。本実施形態においては、図１及び図５に示すように、エッチングにより形成したキャビティ内に、デバイス基板の電子回路、ＭＥＭＳ構造体の全部を収容する場合のみならず、例えば図７のようにＭＥＭＳ構造体の一部を収容したり、図示しないが電子回路その他のデバイスの一部を収容したりしてもよい。
本発明の実施形態は、図１、図６、図７に示すデバイスのみならず、デバイス基板における接合面よりも配線接続用パッドが突出していれば、如何なる構造のデバイスであっても、パッケージ材と対向していれば収容することができる。配線接続用パッド自体は薄膜でも厚膜であってもよい。
【符号の説明】
【００７８】
１，５，６：パッケージドデバイス
２：内部空間
３：接合面
１０：デバイス基板
１１：絶縁層
１２，１２ａ,１２ｂ：配線接続用パッド
１３ａ：接合面
１４：デバイス
２０：陽極接合用基板
２１：パッケージ材
２１：ビア配線
２２：キャビティ
２３：パッケージ基材
２３ａ：接合する面（接合面）
２４：接続用バンプ
３１：グリーンシート
３２：ビア
３３：導体
３４ａ，３４ｂ,３４ｃ：各層
３５：積層体
３６：ＬＴＣＣ基板
３７：レジスト
４０：デバイス基板
４１ａ，４１ｂ：支持部
４２ａ：可動部
４２ｂ：固定部
４３ａ，４３ｂ：配線接続用パッド
４４：ＭＥＭＳ
５０：デバイス基板
５１：基材
５２：穴
５３：ダイヤフラム
５４：絶縁膜
５５，５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅ：電極
６０：パッケージ材（ＬＴＣＣ基板）
６１：第１内部配線
６２：第２内部配線
６３：第３内部配線
６４：第４内部配線
６５：第１外部配線
６６：第２外部配線
６７：水平部
６８，６８ａ，６８ｂ：柱部
６９：キャビティ
７０：接続用バンプ
【技術分野】
【０００１】
本発明は、電子回路、ＭＥＭＳ（Micro Electro Mechanical Systems）などをパッケージした、いわゆるパッケージドデバイスと、パッケージング方法及びそれに用いるパッケージ材の製造方法に関する。
【背景技術】
【０００２】
電子回路、ＭＥＭＳ構造体のパッケージング方法として、例えば、電子回路、ＭＥＭＳが形成された基板をカバーで覆い封止材を用いてシールする方法や、その基板にガラス基板やＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板を用いて陽極接合する方法がある。陽極接合の場合について説明すると、電子回路やＭＥＭＳ構造体は、例えば各種の電子回路やＭＥＭＳ構造体が形成された第１の基板にガラス基板などの第２の基板を接合して封止されている。具体的には、薄膜作製工程やエッチング工程などの微細加工により半導体基板に各種電子回路又はＭＥＭＳを設ける。その後、その半導体基板とガラス基板とを合わせた状態で加熱しながら、マイナスの電圧をガラス基板側に、プラスの電圧を半導体基板にそれぞれ印加するよう電圧を加えると、半導体基板とガラス基板とが共有結合により接合される。
【０００３】
本発明者らは、二つの基板を陽極接合する際、同時に電気的な接続を歩留まりよく確立させることを検討してきた。その中で、特許文献１において開示した技術は、貫通配線を有するＬＴＣＣ基板と電子回路が形成されたＳｉ基板とを陽極接合する前に、ＬＴＣＣ基板の貫通配線とＳｉ基板の各対向面であって電気接続部となる領域に、低融点金属を含んだ多層膜を形成しておき、陽極接合時に当該多層膜を金属間化合物に変化させることにより電気接続を行うというものである。錫やインジウムなどの低融点金属は、接合温度、例えば４００℃程度未満で融解するが、他の金属と反応して融点の高い金属間化合物を形成する。よって、一度陽極接合をすると、再度接合温度以上に昇温しても、電気的接続部が溶解しない。また、陽極接続中低融点金属が融解するため、電気的接続部の金属膜の厚さを高い精度で制御する必要がない点で、陽極接合と電気的接続とを同時に行うことができ歩留まりが向上する。
【０００４】
一方、従来はパッケージ材としてホウケイ酸ガラスに代表されるアルカリ金属を含むガラスが用いられていた。ガラス基板と陽極接合するものとしてはシリコンだけではなく、ＧａＡｓ、コバール、Ａｌ、Ｔｉなども接合可能な技術であり、またパッケージ材として本発明者の一部により、セラミック粉末と陽極接合可能な可動イオンを含むガラス粉末から成る組成物を成形して焼成することにより、陽極接合可能な基板も開発されている。ここで、セラミック粉末としては、アルミナ粉末、コージェライト粉末、ジルコニア粉末、ステアタイト粉末、フォルステライト粉末、ジルコン粉末などが用いられ、ここに列挙した粉末を単独又は二種以上混合して用いられる（特許文献２参照）。
【０００５】
また、ＭＥＭＳ基板とパッケージ材とを陽極接合する場合、ＭＥＭＳに与える影響が少なくなるように３５０℃以下の低温が好適であり、そのため、陽極接合時の伝導イオンをＮａからよりイオン半径の小さいＬｉに換えて、次の式（１）
（１−ｘ）（αＬｉ2Ｏ−βＭｇＯ-γＡｌ2Ｏ3−δＳｉＯ2）・ｘＢｉ2Ｏ3 （１）
（式中、ｘは質量比で０．０１〜０．１であり、α、β、γ及びδはモル比で、α：β：γ：δ＝２〜５：１〜２：１〜２：７〜１７である。）
で示される組成を有する複合酸化物によってＬＴＣＣ基板を形成することが本発明者らの一部によりなされている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＷＯ２０１１/０２７７６２
【特許文献２】特開２００９−２８０４１７
【特許文献３】特開２０１０−３７１６５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示した方法にあっては、陽極接合が開始される前に金属間化合物が形成されるのを防ぐ必要があり、接合時の昇温を素早く行うことが必要である。そのために特別なウエハボンダが必要となる。また、所望の金属間化合物を形成するため、接続前の金属膜の層構成を適切に制御する必要がある。
さらに、パッケージングされるデバイス、具体的には電子回路、ＭＥＭＳ等を収める空間を作るために、それが形成された基板を掘り下げる必要があるが、掘り下げられた基板上にデバイスを形成しようとすると、作製工程上、不便な点が多い。デバイスによっては、そのような作製工程が許されないことも少なくない。
【０００８】
そこで、本発明は、特殊な技術や装置を必要とせず、しかも、より多くのデバイスに適用可能で、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイス及びパッケージング方法並びにそれに用いられるパッケージ材の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明のパッケージされたデバイスは、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板と、ビア配線を配設してかつキャビティを有するパッケージ材とを接合して成り、ビア配線と一体化した接続用バンプがキャビティ内に突出しており、かつデバイスに接続された配線接続用パッドが接続用バンプと対向して接続されていることにより、接続用バンプを経由してデバイスがビア配線に配線接続されている。これにより、キャビティにデバイスの全部又は一部が収納されると共に配線接続がされている。
【００１０】
上記構成において、好ましくは、接続用バンプは、キャビティをエッチングで形成する際に残った導体を突き出して形成して成る。
好ましくは、接続用バンプは、貴金属から成るか又は貴金属を含んだ混合物から成る。好ましくは、接続用バンプは多孔質からなる。
好ましくは、デバイス基板とパッケージ材とで画成された内部空間が気密封止されている。
好ましくは、配線接続用パッドがデバイス基板のパッケージ材との接合面よりもｘの長さだけ突き出しており、キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす。
パッケージ材は、ガラス基板又はＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板であることが好ましい。
好ましくは、ビア配線が、貴金属を含んだ混合物から成る貫通配線又は内部配線として形成されている。
デバイス基板とパッケージ材とは、好ましくは陽極接合して成る。
【００１１】
上記目的を達成するために、本発明のパッケージング方法は、接合面から窪んだキャビティ内においてビア配線と一体化した接続用バンプを有するパッケージ材と、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板とを重ね合わせて接続用バンプとデバイスの配線接続用パッドとを接続して圧接することにより、接続用バンプを押し潰してパッケージ材とデバイス基板との接合部同士を合わせ、接続用バンプを介してデバイスの配線接続用パッドとビア配線とを電気的に接続してパッケージングすることを特徴とする。これにより、キャビティにデバイスの全部又は一部が収納されると同時に配線接続を確立させることができる。
【００１２】
上記構成において、好ましくは、パッケージ材とデバイス基板との接合部同士を合わせた後、昇温して所定の温度に維持しながらデバイス基板とパッケージ材との間に直流電圧を印加することにより、接合部同士を陽極接合する。
【００１３】
上記目的を達成するために、本発明のパッケージ材の製造方法は、貴金属もしくは貴金属と無機質とから成る導体が表面に露出した無機質のパッケージ基材上に、レジストをパターン形成し、パッケージ基材のうちレジストで覆われていない部分をエッチングすることにより、パッケージ基材のうちレジストで保護されている部分の表面粗さを維持しながらパッケージ基材にキャビティを形成すると同時に該キャビティ内に導体の一部を露出させることで導体の残部からなるビア配線と一体化した接続用バンプを形成することを特徴とする。
【００１４】
上記構成において、パッケージ基材にレジストをパターン形成する前にパッケージ基材表面を研磨して陽極接合可能な表面粗さを形成することが好ましい。
また、ビア配線が、貴金属又は貴金属を含んだ金属混合物とガラスその他の無機粉末とから成り、パッケージ基材のエッチングプロセスによって、キャビティを形成すると共に導体の先端部中の無機成分の一部を溶かして多孔質の接続用バンプをビア配線と一体化して形成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、パッケージ材がキャビティ内に接続用バンプを多孔質で形成されているため、デバイス基板とパッケージ材とを対向して重ね合わせ接続用バンプとデバイス基板における配線接続用パッドとが接触した状態でデバイス基板とパッケージ材との接合面同士が接触していなくても、両者を押圧することで接続用バンプが潰れて接合部同士を接触させることができる。これにより、この接合の際、デバイス基板の配線接続用パッドとパッケージ材のビア配線とを接続用バンプを介在して電気的に接続することができる。よって、配線接続用パッドの高さやビア配線の突出度合いを調整したり、接続用バンプの厚さを調整したりする必要がない。また、特許文献１に開示されているように金属間化合物を形成しつつ陽極接合しないため、設計や接合工程上の制約がなく、しかも特別なウエハボンダなどが必要とならない。デバイス基板に形成されているＭＥＭＳは加速度センサ、圧力センサなど各種センサなど、利用される分野が広範になっている。一般にＭＥＭＳは平らな基板上に形成されるため、ＭＥＭＳ構造の全部または一部が基板表面から飛び出しているが、本発明によれば、これらは上記キャビティに収められるため、デバイス設計やデバイス作製上の制約も少ない。結果的に、歩留まりのよい電子部品やＭＥＭＳを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るパッケージされたデバイスを模式的に示す断面図である。
【図２】本発明の実施形態に係るパッケージ材の断面図である。
【図３】図２に示す陽極接合用基板の製造方法の工程前半を模式的に示す図である。
【図４】図２に示す陽極接合用基板の製造方法の工程後半を示す断面図である。
【図５】本発明の実施形態に係るパッケージング方法を模式的に示す工程図である。
【図６】デバイス基板がＳＯＩ（Silicon on Insulator）基板であって、デバイスがＳＯＩ基板のデバイス層で形成されるＭＥＭＳである場合のパッケージング方法を示す断面図である。
【図７】（ａ）は実施例として作製したパッケージドデバイスの断面図であり、（ｂ）はパッケージドデバイス中の配線構造を示す図である。
【図８】実施例に関し、内部配線の柱部、即ちビア配線の表面のＳＥＭ像を示し、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す図である。
【図９】実施例に関し、エッチング後のビア配線及び接続用バンプのＳＥＭ像の図である。
【図１０】実施例に関し、陽極接合後のビア配線及び接続用バンプの断面ＳＥＭ像の図である。
【図１１】熱衝撃試験の結果のうち、ダイヤフラムの凹み量の熱衝撃回数依存性を示す図である。
【図１２】熱衝撃試験の結果のうち、第１外部配線と第２外部配線との間の電気抵抗の熱衝撃回数依存性を示す図である。
【発明を実施するための形態】
【００１７】
以下図面を参照しながら、本発明の実施形態について詳細に説明する。
【００１８】
〔パッケージされたデバイス〕
図１は、本発明の実施形態に係るパッケージされたデバイス（以下、「パッケージドデバイス」と呼ぶ。）を模式的に示す断面図である。ここで、デバイスとしては多様なものが考えられるが、デバイス基板１０上に形成されるデバイス構造は別の断面にあり図１には示されておらず、デバイスに繋がった配線接続用パッド１２のみが示されている。図１に示すように、本発明の実施形態に係るパッケージドデバイス１は、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板１０と、ビア配線２１を配設しかつキャビティ２２を有するパッケージ材２０とを接合して成る。デバイス基板１０とパッケージ材２０とは無端形状にシールされており、内部空間２を画成している。別の断面にあり図１には示されていないデバイス構造の全部又は一部は、この内部空間２に収納されうる。図示のものはデバイス基板１０とパッケージ材２０とが接合面３で陽極接合されているが、接合方法は陽極接合に限らず、図示しないシール材などにより封止されて接合されていてもよい。
【００１９】
ビア配線２１は、パッケージ基材２３に配設されており、例えば図示するように貫通して形成されていても又は外部に接続されず所謂内部配線のように形成されていてもよい。ビア配線２１のうち、内部空間２３側の先端と接続用バンプ２４とが一体化されており、接続用バンプ２４はキャビティ２２内に突出している。
【００２０】
デバイス基板１０は、Ｓｉ基板などの半導体基板上に微細加工を施して電子回路、ＭＥＭＳ構造体その他のデバイスを形成したものである。図ではそのデバイスの一部として絶縁層１１と配線接続用パッド１２のみを示しており、そのデバイスが配線接続用パッド１２に電気的に接続されている。図示の場合、配線接続用パッド１２は絶縁層１１に設けられている。配線接続用パッド１２は、図示するように配線層１２ａと密着層１２ｂとで成り、配線層１２ａにはＡｕ、Ｐｔなどの貴金属やその組み合わせ、密着層１２ｂにはＣｒ、Ｔｉなどの易酸化金属を用いることが多いが、材料はこれらに限ったものではなく、また、配線接続用パッド１２が単層や３層以上から成っていてもよい。
【００２１】
本発明の実施形態に係るパッケージドデバイス１においては、デバイス基板１０とパッケージ材２０との接合面３よりも配線接続用パッド１２が内部空間２３に突出しており、配線接続用パッド１２がパッケージ材２０の接続用バンプ２４と接続されている。これにより、デバイスの配線接続用パッド１２が接続用バンプ２４を経由してビア配線２１と電気的に配線接続されている。
【００２２】
本発明の実施形態にあっては、接続用バンプ１２が、キャビティ２２をエッチングで形成する際に残った導体をキャビティ２２内に突き出して形成されている。そのため、エッチングされた導体は多孔質のままとなっていてもよく、配線接続用パッド１２とビア配線２１との導通が確保されていればよい。接続用バンプ２４は、金、白金その他の貴金属から成るか又はそれらの貴金属を含んだ混合物で成っていてもよい。ビア配線２１が金、白金その他の貴金属とガラスその他の無機質とから成り、接続用バンプ２４がビア配線２１となる導体先端部分をエッチングにより形成されるためである。
【００２３】
また、本発明の実施形態にあっては、配線接続用パッド１２がデバイス基板１０とパッケージ材２０との接合面３より内部空間２に突出していればよい。ただし、配線接続用パッド１２の接合面３を基準面としての高さがパッケージ材２０のキャビティ２２の深さより小さくなくてはならない。たとえば、キャビティ２２を形成する上での制約等からキャビティの深さが数μｍから数十μｍであるとすると、配線接続用パッド１２の高さは接合面３を基準面として１μｍから十数μｍとするとよいが、一般的に、キャビティ２２が深くなると、それに応じて配線接続用パッド１２の高さを接合面３を基準面として高くした方がよい。そのために、配線接続用パッドを厚くしても、絶縁層を厚くしても、また別の方法で配線接続用パッドをかさ上げしてもよい。また、図１では配線接続用パッド１２は絶縁層１１上に設けられているが、上記の条件を満たしていれば必ずしもその必要はなく、たとえば、後に実施例（図６）に示すように、配線接続用パッド直下に絶縁層がない形態もある。ここで、配線接続用パッド１２がデバイス基板１０のパッケージ材２０との接合面よりもｘの長さだけ突き出しており、キャビティ２２の深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たすとよい。この関係を満たせば、接続用バンプ２４の潰れによる配線接続の信頼性を確保できる。キャビティ２２が深い場合、例えばｙ≧５０μｍの場合には上記関係式を満たせばよいが、キャビティ２２が浅い場合、例えば０＜ｙ＜５０μｍの場合には、０．１ｙ≦ｘ≦０．７ｙになることが好ましい。
【００２４】
パッケージ材２０については、ビア配線２１を配設したガラス基板やＬＴＣＣ基板などであればよい。
図１に示す形態では、デバイス基板１０には何ら窪みが形成されていないが、窪みを設けてその窪みにデバイスが形成されており、配線接続用パッド１２の高さが接合面３となる面よりも突出していればよい。
図１に示す形態では、接合面３は、デバイス１０とパッケージ材２０との対向面付近が共有結合により接合した、所謂陽極接合した面を想定しているが、別にこれに限ることなく、デバイス基板１０とパッケージ材２０との対向面にシール材を挟むなどして接合されていてもよい。
また、図１に示す形態において、配線接続用パッド１２と接続用バンプ２４とが共に同じ金属材料を含んでいる場合、例えば何れもＡｕを含んでいる場合には、配線接続用パッド１２中のＡｕが接続用バンプ２３中に拡散し、また逆に接続用バンプ２３中のＡｕが配線接続用パッド１２中に拡散して、所謂拡散接合することにより、より安定した接合状態を得ることができる。
【００２５】
〔パッケージ材〕
次に、本発明の実施形態に係るパッケージドデバイス１の作製に必要となるパッケージ材２０について説明する。
【００２６】
図２は、本発明の実施形態に係るパッケージ材２０の断面図である。接合前のパッケージ材２０は、例えば、図２に示すように、ビア配線２１が形成されたパッケージ基材２３であって、接合する面２３ａから窪んだキャビティ２２内に接続用バンプ２４を備えたものである。即ち、キャビティ２２は、ビア配線２１を配設したパッケージ基材２３の表面であって接合する面２３ａに画成されており、そのキャビティ２２内に接続用バンプ２４がビア配線２１と一体化して形成されている。
【００２７】
ビア配線２１は図２に示すように、貫通配線であっても図示しない内部配線であっても、その双方であってもよい。ビア配線２１としての貫通配線は、図２に示すように二本である必要はなく、デバイス基板１０における配線接続用パッド１２の数に依存する。内部配線は、電子回路、ＭＥＭＳ中の各素子と共振回路を形成するコイル等をも含む用語として用いることがあるものとする。
【００２８】
ビア配線２１は、金、白金その他の貴金属と無機質とから成っている。
【００２９】
パッケージ基材２３はガラス単体もしくはガラス、アルミナ、コージェライトその他の酸化物系セラミックス粉末で成っているものに限らず、ムライト、シリカ、ジルコニア、ジルコン、ステアタイト、エンスタタイト、スポジュメン、リチウムシリケートなどの無機質で成っていてもよい。
【００３０】
接続用バンプ２４は、金、白金その他の貴金属から成っている場合と、貴金属と無機質とから成っている場合とがある。これは、接続用バンプ２４は、パッケージ基材２３となるセラミック材にキャビティ２２を形成する際、ビア配線２１となる導体の先端部をエッチングして無機質の一部又は全部を溶かして形成されるためである。よって、接合前の接続用バンプ２４にあっては、多孔質となっている。そのため、接続用バンプ２４は、厚み方向の寸法について押圧等によって調整自在となっている。
【００３１】
また、ビア配線２１及び接続用バンプ２４を形成する導体は、パッケージ材２０の厚さ方向に沿って同一の素材、例えば金、銀等で形成されていてもよい。逆に、パッケージ材２０の厚さ方向に沿って異なる素材で形成されていてもよい。つまり、例えば、ビア配線２１については金、白金から成り、接続用バンプ２４についてはＡｇとＰｄの合金で成っていてもよい。パッケージ材２０が陽極接合用パッケージ材である場合には、接続用バンプ２４は金や白金等の酸化され難い素材でなっていることが好ましい。
【００３２】
ここで、ビア配線２１、接続用バンプ２４は配線通路として用いられるため、これを形成する導体は、金ペーストの場合、金以外の無機成分は金成分に対してビア配線２１では０〜１５％で、接続用バンプ２４では５％以内であることが好ましいが、これらの範囲に限定されるものではない。なぜなら、本発明のように、接続用バンプ２４をエッチングして形成する場合には、高軟化点ガラスを用いて、アルミナなどの無機添加物と同様に導体の焼結抑制効果を焼結時に生起させながら、焼成後ではエッチングにより多孔質度を調整することもできるからである。また、接続用バンプ２４となる導体部分が金成分だけから成っていてエッチングされる場合、接続用バンプ２４は金の展性、延性によって変形性能はあるものの十分ではなくエッチング時にある程度の量の無機成分が溶けて多孔質化し変形しやくなるのが好ましい。添加されるガラス等のエッチングで溶解する成分は質量比で１．５％前後が適量である。この程度の添加量であれば、エッチングにより多孔質化して厚み方向に押圧されることで、厚さ調整可能である。一方、アルミナ等のエッチングされにくい無機添加物は質量比で０〜１％前後が適量である。
【００３３】
ここで、接続用バンプ２４の先端は、接合前の状態にあっては、図２に示すように接合する面２３ａ近傍まで達している。これにより、デバイス基板１０上に接合面から突出して配線接続用パッド１２が設けられていれば、一括したプロセスにより、確実にパッケージ材２０をデバイス基板１０に接合すると共に配線接続用パッド１２と接続用バンプ２４とを配線接続することができる。
【００３４】
図２に示すパッケージ材２０が陽極接合用パッケージである場合には、パッケージ材２０における面２３ａ，つまり陽極接合する面は無端形状を有する。図１に示すように、デバイス基板１０とパッケージ材２０とがこの無端形状の接合面で接合することでデバイス基板１０とパッケージ材２０で内部空間２を画成し、この内部空間２がデバイス基板１０上のデバイスを収容する。よって、デバイス基板１０上の電子回路、ＭＥＭＳその他のデバイスを気密封止することができる。
【００３５】
また、陽極接合される面２３ａは陽極接合可能な表面粗さを有しており、その表面粗さは例えば少なくとも５０ｎｍＲａ前後以下であればよい。パッケージ基板２０は、ビア配線２１を配設したパッケージ材であり、接続用バンプ２４がビア配線２１と一体化していれば、ガラス基板でもＬＴＣＣ基板（低温焼成積層セラミックス基板とも呼ぶ。）でもよい。表面粗さは、例えば１０ｎｍＲａであれば好ましい。
【００３６】
パッケージ材２０は、図２に示すようにキャビティ２２が一つ設けられている場合のみならず、後述の製造方法で説明するように複数のキャビティ２２を備えていてもよい。これにより、デバイス基板に同種類の電子回路又はＭＥＭＳが形成されている場合であっても、このデバイス基板と陽極接合用基板とが陽極接合して、後に個片化してワンチップとすることができる。
【００３７】
〔パッケージ材の製造方法〕
図３及び図４は図２に示すパッケージ材２０の製造方法を示す工程図である。本発明の実施形態に係るパッケージ材２０は、次のプロセスによって作製される。
【００３８】
最初にＳＴＥＰ１として、図３（ａ）に示すグリーンシート３１に対して、貫通配線や内部配線のパターンに沿ってビア３２となる孔を開口する（図３（ｂ））。グリーンシート３１は、セラミック粉末とガラスその他の無機質とを一定の比率で配合してなる混合材料に有機系のバインダー及び溶剤を加えて均一になるまで分散してスラリーとし、有機系のフィルムに一定の厚みでスラリーを塗布して乾燥することによって得られる。その後、ビア３２となる孔へ貴金属もしくは貴金属と無機質とから成る導体３３を充填して配線印刷を行って一層を作製する（図３（ｃ）〜（ｅ））。このステップを配線パターンに応じて複数層を作製する。図３（ｃ）〜（ｅ）はそれぞれ上層３４ａ、中層３４ｂ、下層３４ｃの各層を示している。
【００３９】
ＳＴＥＰ２として、ＳＴＥＰ１で作製した各層３４ａ，３４ｂ，３４ｃを順に積層して積層体３５とし（図３（ｆ））、金型等を用いてこの積層体３５を所定の形状に加工する（図３（ｇ））。
【００４０】
ＳＴＥＰ３として、ＳＴＥＰ２において形状加工した積層体３５を焼成する。
【００４１】
ＳＴＥＰ４として、ＳＴＥＰ３において焼成して得たものを所定の表面粗さ以下となるように鏡面研磨を行う。ここでいう所定の表面粗さは、接合形式によって定まり、陽極接合の場合には陽極接合可能な値であればよく、５０ｎｍＲａ以下、特に１０ｎｍＲａ以下が好ましい。このようにして例えばＬＴＣＣ基板３６が得られる。
【００４２】
ＳＴＥＰ５として、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジスト３７にパターン形成を行う。その際、キャビティ２２の形状及び寸法に対応する領域３８には、レジスト３７を設けない。
【００４３】
上述のレジストの代わりとして、金属とレジストとの複合膜も利用できる。この場合、ＳＴＥＰ４にて表面研磨して得たＬＴＣＣ基板３６上に金属膜を成膜し、その上にレジストを形成し、所定のパターンを有するマスクでレジストを覆ってリソグラフィー法を用いてレジストにパターン形成を行い、このレジストをマスクにして上記金属膜をエッチングする。金属膜としてはＣｒなどを利用できる。この場合、レジストに強力な耐酸性は必要なく、また、金属膜によってサイドエッチングが抑えられるため、精密なエッチングが可能である。
【００４４】
ＳＴＥＰ６として、図４（ｂ）に示すように、ＳＴＥＰ５でパターン形成したレジスト３７又は金属とレジストとの複合膜で覆われていないＬＴＣＣ基板３６のパッケージ材２３ａの領域をエッチングにより除去する。本実施形態にあってはパッケージ材２３ａが無機材料であるので、エッチング液としては例えばフッ酸系のものが用いられる。エッチング液としては、好ましくは、パッケージ基材２３のみをエッチングし、導体３３の貴金属はほとんどまたは全くエッチングしないものを用いる。たとえば、フッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液、フッ化水素酸と硝酸との混合液、フッ化水素酸と硫酸との混合液などを用いれば、金や白金からできている導体３３はエッチングされない。
【００４５】
これにより、パッケージ基材２３のうちレジスト３７又は金属とレジストとの複合膜で保護されている部分の表面粗さを維持しながら、パッケージ基材２３にキャビティ２３を形成すると同時に、キャビティ２３内に導体３３の一部を露出することにより導体３３の残部からなるビア配線２１と一体化した接続用バンプ２４が形成される。或る一つの形態においては、ＬＴＣＣ基板２６にキャビティ２３、即ち窪みが形成されると共に、導体３３の先端部であってキャビティ２２内に突出した部分がエッチング液により無機材料が溶解して多孔質化し、ビア配線２１と一体化した接続用バンプ２４が形成される。このエッチングの際、レジスト３７が形成された領域はエッチングにより荒らされないため、レジストを剥離することによって後述するように接合する際の表面粗さの精度は維持される。エッチング用マスクとして金属とレジストとの複合膜を用いた場合、レジストを剥離した後、必要に応じて金属膜をエッチングして除去する。金属膜としてＣｒを用いた場合、そのエッチングによってＬＴＣＣ基板表面と接続用バンプ（金や白金）が損傷を受けることはない。なお、その後、必要に応じて個片化してもよい。
【００４６】
なお、本発明の実施形態におけるパッケージの製造方法にあっては、図３に示す工程のみならず、その他の手法、例えば特許文献２に記載されている手法を適宜用いてもよい。
【００４７】
〔パッケージング方法〕
次に、本発明の実施形態に係るパッケージング方法について説明する。パッケージ材１０が陽極接合用のパッケージの場合を前提として説明する。
【００４８】
図５は、本発明の実施形態に係るパッケージング方法を模式的に示す工程図である。本発明の実施形態に係るパッケージング方法では、図５（ａ）に示すように、パッケージ材１０に接合されるデバイス基板１０は、Ｓｉ基板などの半導体基板に電子回路、ＭＥＭＳなどのデバイスが形成されたものである。デバイス基板１０は無端形状の接合面１３ａを有し、その接合面１３ａに囲まれるように電子回路又はＭＥＭＳ１４が形成されている。図では、電子回路又はＭＥＭＳ３３の積層構造のうちパッケージ材２０側の絶縁層１２、配線接続用パッド１２のみ示している。図示の場合にあっては、配線接続用パッド１２は複数の層からなっている。
【００４９】
図５（ａ）に示すように、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向するように、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接する。図示の場合、デバイス基板１０において接合される面１３ａから配線接続用パッド１２が突出しているため、接続用バンプ２４と配線接続用パッド１２とを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板１０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板１０とパッケージ材２０の接合面となる対向面１３ａ，２３ａ同士が接触する。
【００５０】
その後、デバイス基板１０とパッケージ材２０とを押さえ付けた状態で、陽極接合温度まで昇温し、昇温した状態で、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する。その際、デバイス基板１０を＋極とし、パッケージ材２０を−極とする。すると、デバイス基板１０とパッケージ材２０の各対向面１３ａ，２３ａとが共有結合により接合される。即ち、パッケージ材２０に含まれるＮａイオンが３００℃程度以上の温度条件下で動きやすくなり、パッケージ材２０内のＮａイオンが−極に引っ張られて移動し、デバイス基板１０とパッケージ材２０との接合面近傍にはそれぞれプラス電荷が集まった層とＮａイオンが欠乏した所謂、空間電荷層とが形成され、接合面で静電引力により共有結合が生じて、デバイス基板１０とパッケージ材２０とが接合される。なお、パッケージ材２０、特にパッケージ基材２３中にＮａイオンの代わりにＬｉイオン等が含まれている場合には、より低温で陽極接合することができる。
【００５１】
このように陽極接合によってデバイス基板１０とパッケージ材２０とが内部空間２を画成し、内部空間２内にデバイス基板１０における電子回路又はＭＥＭＳ１４を気密封止することができる。デバイス基板１０とパッケージ材２０との接合面３が無端形状を有するからである。
【００５２】
なお、陽極接合のため、デバイス基板１０とパッケージ材２０との間に直流電圧を印加する際には、貫通配線を有するパッケージ材２０の上に、例えばダミーガラス基板（図示しない）を置き、ダミーガラス基板を介在して直流電圧をかける。すると、貫通配線状のビア配線２１を通って電子回路又はＭＥＭＳ１４に電流が流れることはなく、高電圧の印加を要する陽極接合によって電子回路、ＭＥＭＳ１４が損傷するのを防ぐことができる。
【００５３】
図５（ａ）に示すように、パッケージ材２０におけるキャビティ２２の深さＬ１は、接合面２３ａを基準に５〜５０μｍの範囲が好ましく、デバイス基板１０における配線接続用パッド１２の高さＬ２は、接合面１３ａを基準に０．５〜３５μｍ、特に１〜３０μｍの範囲が好ましい。ただし、Ｌ２＜Ｌ１の関係を満たす範囲でなければならない。Ｌ１、Ｌ２がこのような数値範囲にあれば、接続用バンプ２４が潰れて配線接続用パッド２４に確実に接続することができる。
【００５４】
図５に示すパッケージング方法では陽極接合を前提としているが、例えば、接合面１３ａ，１３ｂにシール材を塗布した状態で、接続用バンプ２４とデバイス基板１０における配線接続用パッド１２とを対向させ、デバイス基板１０とパッケージ材２０とを重ね合わせて両者を互いに圧接することなどによっても、パッケージングできる。
【００５５】
以上説明したように、本発明の実施形態にあっては、接続用バンプ２４は、パッケージ材２３にキャビティ２２を形成する際にビア配線２１の一部であった導体を、キャビティ２２内に突き出して形成したものである。そのため、その導体は接合面３と同じ高さまで達している。一方、デバイス基板１０における配線接続用パッド１２が接合面３よりも突出した構造を有している。そのため、導体と配線接続用パッド１２との端面同士が接触しても、デバイス基板１０及びパッケージ材３の各対向面は接合することができない。しかしながら、本発明の実施形態においては、配線接続用パッド１２がデバイス基板１０の対向面よりも突出していれば、配線接続用パッド１２、接続用バンプ２４の何れの高さも精密に制御する必要はない。
【００５６】
また、ビア配線２１は金、白金その他の貴金属材料とガラス成分その他の無機質とから成り、配線接続用パッド１２はその無機質の一部又は全部をエッチングして形成されているため、接合前の配線接続用パッド１２はデバイス基板１０とパッケージ材２０とを押圧することで容易に変形する。
【００５７】
〔他のパッケージデバイスの例〕
図１〜図５にあっては、デバイス基板上に形成されるデバイス構造は、図示した断面切り口にはなく別の切り口に存在し、配線接続用パッドのみが示されている。図６はデバイス基板４０がＳＯＩ（Silicon on Insulator）基板であって、デバイスがＳＯＩ基板のデバイス層で形成されるＭＥＭＳである場合のパッケージング方法を示す断面図である。
【００５８】
デバイス基板４０は、図６（ａ）に示すように、ＳＯＩにおける絶縁層（ＢＯＸ層）を犠牲層として用いて絶縁層の一部を残し、残した絶縁層をそれぞれ支持部４１ａ，４１ｂとして、一方の支持部４１ａに可動部４２ａを設け、他方の支持部４２ｂに固定部４２ｂを設けたものである。可動部４２ａには該可動部４２ａを挟んで支持部４１aに対向するように配線接続用パッド４３ａが設けられ、固定部４２ｂには該固定部４２ｂを挟んで支持部４１ｂに対向するように配線接続用パッド４３ｂが設けられている。
【００５９】
一方、パッケージ材２０は、図６（ａ）に示すように、図１に示す実施形態と同様、キャビティ２２がパッケージ材２３に形成されており、配線ビア２１の一端がキャビティ２２に達しており、接続用バンプ２４が上記デバイス基板４０における配線接続用パッド４３ａ，４３ｂに対向するように配線ビア２１と一体化して設けられているものである。
【００６０】
接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを対向するように、デバイス基板４０をパッケージ材２０に重ね合わせて両者を互いに圧接する。図５に示す場合と同様、デバイス基板４０において接合される面４５から配線接続用パッド４３ａが突出しているため、接続用バンプ２４と配線接続用パッド４３ａ，４３ｂとを物理的に接続しても、接合される面同士は接しない。しかし、デバイス基板４０とパッケージ材２０とを圧接することにより、多孔質の接続用バンプ２４が押し潰されて厚みが小さくなり、デバイス基板４０とパッケージ材２０の接合面となる対向面２３ａ,４５同士が接触する。
【００６１】
このようにして、デバイス基板４０における可動部４２a及び固定部４２ｂをキャビティ２２内に収容してデバイス基板４０とパッケージ材２０とが接合され、可動部４２ａ及び固定部４２ｂからなるＭＥＭＳ４４をパッケージしている。
【００６２】
図６に示すＭＥＭＳ４４は、各種センサ、例えば加速度センサやジャイロセンサとして用いられる。即ち、可動部４２ａと固定部４２ｂとの容量等の電気的特性を配線ビアから外部に取り出して検出することができる。よって、パッケージドデバイス５それ自体が動かされると、可動部４２ａが変位し、それに伴う電気的特性の検出値の変化をモニタリングすればよい。なお、図６と図１は一見違うようであるが、図６の配線接続用パッド４３ａと可動部４２ａ、及び配線接続用パッド４３ｂと固定部４２ｂをそれぞれ一体と考えると、これらの構造は図１と等価である。
【実施例】
【００６３】
実施例を示して更に詳細に説明する。
図７（ａ）は実施例として作製したパッケージドデバイスの断面図であり、（ｂ）はパッケージドデバイス中の配線構造を示す図である。図７（ａ）の断面は図７（ｂ）のＡ１−Ａ２線に沿う断面図である。
【００６４】
実施例として、デバイス基板５０はＭＥＭＳ基板であって、基材５１にはドライエッチングで穴５２が形成され、基材５１には８μｍ程度の厚みのダイヤフラム５３が形成されている。デバイス基板５０において上記ダイヤフラム５３の逆側の面、つまり、パッケージ材６０となるＬＴＣＣ基板と対向する面には、穴５２を取り囲むように厚み１０μｍ程度の絶縁膜５４が形成されている。その絶縁膜５４上には、穴５２の開口を挟んで縦方向に延びる複数の電極５５がそれぞれ分離して４５ｎｍのＣｒ層、７５ｎｍのＰｔ層、２００ｎｍのＡｕ層の各薄膜を順次積層して形成されている。図示するように、第１電極５５ａと第２電極５５ｂとが貫通穴５２の左側に縦方向に延設しており、第３電極５５ｃと第４電極５５ｄとが貫通穴５２の右側に縦方向に延設している。その絶縁膜５４上には貫通穴５２の開口で第１乃至第４電極５５ａ〜５５ｄを設けていない側に、第２電極５５ｂと第４電極５５ｄの一端部に重なるように第５電極５５ｅが横方向に延設している。第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅは図１及び図２において配線接続用パッドと呼んでいる。
【００６５】
一方、パッケージ材としてＬＴＣＣ基板６０を用いた。このＬＴＣＣ基板６０には厚さ方向に沿って門型の形状を有する第１内部配線６１，第２内部配線６２，第３内部配線６３及び第４内部配線６４が配設されており、厚さ方向に沿ってクランク形状を有する第１外部配線６５，第２外部配線６６を有する。第１乃至第４の内部配線６１〜６４及び第１乃至第２の外部配線６５，６６は何れもＬＴＣＣ基板６０の厚さ方向の中ほどに所定の方向に延びる水平部６７を備えており、その水平部６７の端部の対に柱部６８が設けられている。内部配線の場合には、両柱部６８ａ，６８ａが互いに同じ方向に延びており、外部配線の場合には、両柱部６８ａ，６８ｂが互いに逆の方向に延びている。
【００６６】
ここで、第１内部配線６１の両端の柱部６８ａ，６８ａと第１外部配線６５の外側の柱部６８ａ，第２内部配線６２の外側の柱部６８ａとは第１の方向、即ち列状に並んで設けられている。第４内部配線６４の両端の柱部６８ａ，６８ａと第２外部配線６６の外側の柱部６８ａ，第３内部配線６３の外側の柱部６８ａとは第１の方向に並んで設けられている。第２内部配線６２の両端の柱部６８ａ，６８ａと第３内部配線６３の両端の柱部６８ａ，６８ａが第１の方向と直交する第２の方向に並んで設けられている。第１外部配線６５の両端の柱部６８ａ，６８ｂと第２外部配線６６の両端の柱部６８ａ，６８ｂとが第２の方向に並んで設けられている。
【００６７】
このＬＴＣＣ基板６０にレジスト（図示せず）をパターニングし、基材と各内部配線の先端部とをエッチングしてガラス成分等を溶解することにより、約３０μｍ深さのキャビティ６９を形成し、各柱部６８ａの先端部を接続用バンプ７０とした。
【００６８】
次に接続用バンプ７０と第１乃至第５電極５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅの両端部とが対向するようにデバイス基板５０とＬＴＣＣ基板６０とを位置合わせし、真空中で４００℃まで加熱した後、約１００ｍＮ／バンプの圧力を加えて８００Ｖ、３０分間の条件で陽極接合した。装置から取り出したパッケージドデバイスのダイヤフラム５３には凹みが形成され、第１外部配線６５の柱部６８ｂと第２外部配線６６の柱部６８ｂとの間が電気的に接続されていることを確認した。
【００６９】
図８は、内部配線の柱部、即ちビア配線の表面のＳＥＭ像を示すものであり、（ａ）はエッチング前の状態、（ｂ）はエッチング後の状態を示す図である。図から、内部配線の柱部としてのビア配線に添加されているガラスやシリカ粉末がエッチングされて多孔質化していることが分かる。
【００７０】
図９は、エッチング後のビア配線及び接続用バンプのＳＥＭ像の図であり、図１０は陽極接合後のビア配線及び接続用バンプの断面ＳＥＭ像の図である。これらの像から金ビアは潰れた状態となっており、ＭＥＭＳ側の電極、即ちＣｒ層とＰｔ層とＡｕ層の積層電極と金ビアとの接合界面には、明確な隙間は確認されなかった。
【００７１】
作製したパッケージドデバイス６に対して熱衝撃試験を行った。−４０℃の状態と＋１２５℃の状態とにそれぞれ３０分ずつ繰り返し配置して、ダイヤフラム５３の凹み、電気抵抗の値が維持されるかを確認した。
【００７２】
図１１は熱衝撃試験の結果のうち、ダイヤフラムの凹み量の熱衝撃回数依存性を示す図である。縦軸はダイヤフラムの凹み量ｄ（μｍ）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、ダイヤフラムの凹み量に有意な変化はなかった。
【００７３】
図１２は熱衝撃試験の結果のうち、第１外部配線と第２外部配線との間の電気抵抗の熱衝撃回数依存性を示す図である。縦軸は電気抵抗（Ω）、横軸は熱衝撃回数（サイクル数）である。熱衝撃の回数を増加させても、電気抵抗には有意な変化はなかった。
【００７４】
以上の熱衝撃試験の結果から、気密封止と電気的接続が維持できていることが分かる。
【００７５】
デバイス基板とＬＴＣＣ基板とを陽極接合した後に、デバイス基板のキャビティ部を剥離したところ、ＭＥＭＳ側の電極にＬＴＣＣ基板の金ビアバンプが付着した状態で剥離した。
【００７６】
以上のことから、ＭＥＭＳ側のＡｕ薄膜とＬＴＣＣ基板側の金ビアバンプは、拡散接合のように安定した接合状態となっているものと推察される。
【００７７】
本発明の実施形態によれば、パッケージ材の接続用バンプ、デバイス基板の配線接続用パッド等の配線接続部の厚みを厳密に管理しなくても、接合と同時に配線接続を確立することができる。本実施形態においては、図１及び図５に示すように、エッチングにより形成したキャビティ内に、デバイス基板の電子回路、ＭＥＭＳ構造体の全部を収容する場合のみならず、例えば図７のようにＭＥＭＳ構造体の一部を収容したり、図示しないが電子回路その他のデバイスの一部を収容したりしてもよい。
本発明の実施形態は、図１、図６、図７に示すデバイスのみならず、デバイス基板における接合面よりも配線接続用パッドが突出していれば、如何なる構造のデバイスであっても、パッケージ材と対向していれば収容することができる。配線接続用パッド自体は薄膜でも厚膜であってもよい。
【符号の説明】
【００７８】
１，５，６：パッケージドデバイス
２：内部空間
３：接合面
１０：デバイス基板
１１：絶縁層
１２，１２ａ,１２ｂ：配線接続用パッド
１３ａ：接合面
１４：デバイス
２０：陽極接合用基板
２１：パッケージ材
２１：ビア配線
２２：キャビティ
２３：パッケージ基材
２３ａ：接合する面（接合面）
２４：接続用バンプ
３１：グリーンシート
３２：ビア
３３：導体
３４ａ，３４ｂ,３４ｃ：各層
３５：積層体
３６：ＬＴＣＣ基板
３７：レジスト
４０：デバイス基板
４１ａ，４１ｂ：支持部
４２ａ：可動部
４２ｂ：固定部
４３ａ，４３ｂ：配線接続用パッド
４４：ＭＥＭＳ
５０：デバイス基板
５１：基材
５２：穴
５３：ダイヤフラム
５４：絶縁膜
５５，５５ａ，５５ｂ，５５ｃ，５５ｄ，５５ｅ：電極
６０：パッケージ材（ＬＴＣＣ基板）
６１：第１内部配線
６２：第２内部配線
６３：第３内部配線
６４：第４内部配線
６５：第１外部配線
６６：第２外部配線
６７：水平部
６８，６８ａ，６８ｂ：柱部
６９：キャビティ
７０：接続用バンプ
【特許請求の範囲】
【請求項１】
電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板と、ビア配線を配設してかつキャビティを有するパッケージ材とを接合して成り、
上記ビア配線と一体化した接続用バンプが上記キャビティ内に突出しており、かつ上記デバイスに接続された配線接続用パッドが上記接続用バンプと対向して接続されていることにより、上記接続用バンプを経由して上記デバイスが上記ビア配線に配線接続されている、パッケージされたデバイス。
【請求項２】
前記接続用バンプが、前記キャビティをエッチングで形成する際に残った導体を突き出して形成して成る、請求項１に記載のパッケージされたデバイス。
【請求項３】
前記接続用バンプが、貴金属から成るか又は貴金属を含んだ混合物から成る、請求項１に記載のパッケージされたデバイス。
【請求項４】
前記接続用バンプが多孔質からなる、請求項１に記載のパッケージされたデバイス。
【請求項５】
前記デバイス基板と前記パッケージ材とで画成された内部空間が気密封止されている、請求項１に記載のパッケージされたデバイス。
【請求項６】
前記配線接続用パッドが前記デバイス基板の前記パッケージ材との接合面よりもｘの長さで突き出しており、
前記キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす、請求項１に記載のパッケージされたデバイス。
【請求項７】
前記パッケージ材は、ガラス基板又はＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板である、請求項１に記載のパッケージされたデバイス。
【請求項８】
前記ビア配線が、貴金属もしくは貴金属を含んだ混合物から成る貫通配線又は内部配線として形成されている、請求項１に記載のパッケージされたデバイス。
【請求項９】
前記デバイス基板と前記パッケージ材とが陽極接合して成る、請求項１に記載のパッケージされたデバイス。
【請求項１０】
接合面から窪んだキャビティ内においてビア配線と一体化した接続用バンプを有するパッケージ材と、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板とを重ね合わせて上記接続用バンプと上記デバイスの配線接続用パッドとを接続して圧接することにより、上記接続用バンプを押し潰して上記パッケージ材と上記デバイス基板との接合部同士を合わせ、上記接続用バンプを介して上記デバイスの配線接続用パッドと上記ビア配線とを電気的に接続してパッケージングする、パッケージング方法。
【請求項１１】
前記パッケージ材と前記デバイス基板との接合部同士を合わせた後、昇温して所定の温度に維持しながら前記デバイス基板と前記パッケージ材との間に直流電圧を印加することにより、上記接合部同士を陽極接合する、請求項１０に記載のパッケージング方法。
【請求項１２】
貴金属もしくは貴金属と無機質とから成る導体が表面に露出した無機質のパッケージ基材上に、レジストをパターン形成し、
上記パッケージ基材のうち上記レジストで覆われていない部分をエッチングすることにより、上記パッケージ基材のうち上記レジストで保護されている部分の表面粗さを維持しながら上記パッケージ基材にキャビティを形成すると同時に該キャビティ内に上記導体の一部が露出することにより上記導体の残部からなるビア配線と一体化した接続用バンプを形成する、パッケージ材の製造方法。
【請求項１３】
前記パッケージ基材にレジストをパターン形成する前に該パッケージ基材表面を研磨して陽極接合可能な表面粗さを形成する、請求項１２に記載のパッケージ材の製造方法。
【請求項１４】
前記ビア配線が、貴金属又は貴金属を含んだ金属混合物とガラスその他の無機粉末とから成り、
前記パッケージ基材のエッチングプロセスによって、前記キャビティが形成されると共に前記導体の先端部中の無機成分の一部が溶けて多孔質な前記接続用バンプがビア配線と一体化して形成される、請求項１２に記載のパッケージ材の製造方法。
【請求項１】
電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板と、ビア配線を配設してかつキャビティを有するパッケージ材とを接合して成り、
上記ビア配線と一体化した接続用バンプが上記キャビティ内に突出しており、かつ上記デバイスに接続された配線接続用パッドが上記接続用バンプと対向して接続されていることにより、上記接続用バンプを経由して上記デバイスが上記ビア配線に配線接続されている、パッケージされたデバイス。
【請求項２】
前記接続用バンプが、前記キャビティをエッチングで形成する際に残った導体を突き出して形成して成る、請求項１に記載のパッケージされたデバイス。
【請求項３】
前記接続用バンプが、貴金属から成るか又は貴金属を含んだ混合物から成る、請求項１に記載のパッケージされたデバイス。
【請求項４】
前記接続用バンプが多孔質からなる、請求項１に記載のパッケージされたデバイス。
【請求項５】
前記デバイス基板と前記パッケージ材とで画成された内部空間が気密封止されている、請求項１に記載のパッケージされたデバイス。
【請求項６】
前記配線接続用パッドが前記デバイス基板の前記パッケージ材との接合面よりもｘの長さで突き出しており、
前記キャビティの深さをｙとすると、接合前におけるｘとｙとの関係が０．０５ｙ≦ｘ≦０．７ｙを満たす、請求項１に記載のパッケージされたデバイス。
【請求項７】
前記パッケージ材は、ガラス基板又はＬＴＣＣ（Low Temperature Co‐fired Ceramics）基板である、請求項１に記載のパッケージされたデバイス。
【請求項８】
前記ビア配線が、貴金属もしくは貴金属を含んだ混合物から成る貫通配線又は内部配線として形成されている、請求項１に記載のパッケージされたデバイス。
【請求項９】
前記デバイス基板と前記パッケージ材とが陽極接合して成る、請求項１に記載のパッケージされたデバイス。
【請求項１０】
接合面から窪んだキャビティ内においてビア配線と一体化した接続用バンプを有するパッケージ材と、電子回路、ＭＥＭＳその他のデバイスを搭載したデバイス基板とを重ね合わせて上記接続用バンプと上記デバイスの配線接続用パッドとを接続して圧接することにより、上記接続用バンプを押し潰して上記パッケージ材と上記デバイス基板との接合部同士を合わせ、上記接続用バンプを介して上記デバイスの配線接続用パッドと上記ビア配線とを電気的に接続してパッケージングする、パッケージング方法。
【請求項１１】
前記パッケージ材と前記デバイス基板との接合部同士を合わせた後、昇温して所定の温度に維持しながら前記デバイス基板と前記パッケージ材との間に直流電圧を印加することにより、上記接合部同士を陽極接合する、請求項１０に記載のパッケージング方法。
【請求項１２】
貴金属もしくは貴金属と無機質とから成る導体が表面に露出した無機質のパッケージ基材上に、レジストをパターン形成し、
上記パッケージ基材のうち上記レジストで覆われていない部分をエッチングすることにより、上記パッケージ基材のうち上記レジストで保護されている部分の表面粗さを維持しながら上記パッケージ基材にキャビティを形成すると同時に該キャビティ内に上記導体の一部が露出することにより上記導体の残部からなるビア配線と一体化した接続用バンプを形成する、パッケージ材の製造方法。
【請求項１３】
前記パッケージ基材にレジストをパターン形成する前に該パッケージ基材表面を研磨して陽極接合可能な表面粗さを形成する、請求項１２に記載のパッケージ材の製造方法。
【請求項１４】
前記ビア配線が、貴金属又は貴金属を含んだ金属混合物とガラスその他の無機粉末とから成り、
前記パッケージ基材のエッチングプロセスによって、前記キャビティが形成されると共に前記導体の先端部中の無機成分の一部が溶けて多孔質な前記接続用バンプがビア配線と一体化して形成される、請求項１２に記載のパッケージ材の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１１】
【図１２】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１１】
【図１２】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−３０７５９（Ｐ２０１３−３０７５９Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１２−１３７２５４（Ｐ２０１２−１３７２５４）
【出願日】平成２４年６月１８日（２０１２．６．１８）
【出願人】（５０４１５７０２４）国立大学法人東北大学 (2,297)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２４年６月１８日（２０１２．６．１８）
【出願人】（５０４１５７０２４）国立大学法人東北大学 (2,297)
【Ｆターム（参考）】
[ Back to top ]