プリント配線板の配線構造及びその形成方法
【課題】隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができ、狭ピッチ化による高密度実装を実現できる配線構造等を提供する。
【解決手段】半導体内蔵基板１は、コア基板１１の両面に導電パターン１３が形成され、また、コア基板１１上に積層された樹脂層１６内に半導体装置１４が配置されたものである。樹脂層１６には、導電パターン１３及び半導体装置１４のバンプ１４ｐが樹脂層１６から突出するように、ビアホール１９ａ，１９ｂが設けられている。また、ビアホール１９ａ，１９ｂの内部で、バンプ１４ｐ及び導電パターン１３が、ビアホール１９ａ，１９ｂの底部に向かって断面積が大きくされたビアホール電極部２３ａ，２３ｂと接続されている。そして、ビアホール電極部２３ａ，２３ｂとビアホール１９ａ，１９ｂの内壁上部との間には空隙が画成されている。
【解決手段】半導体内蔵基板１は、コア基板１１の両面に導電パターン１３が形成され、また、コア基板１１上に積層された樹脂層１６内に半導体装置１４が配置されたものである。樹脂層１６には、導電パターン１３及び半導体装置１４のバンプ１４ｐが樹脂層１６から突出するように、ビアホール１９ａ，１９ｂが設けられている。また、ビアホール１９ａ，１９ｂの内部で、バンプ１４ｐ及び導電パターン１３が、ビアホール１９ａ，１９ｂの底部に向かって断面積が大きくされたビアホール電極部２３ａ，２３ｂと接続されている。そして、ビアホール電極部２３ａ，２３ｂとビアホール１９ａ，１９ｂの内壁上部との間には空隙が画成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント配線板や部品内蔵プリント配線板等における配線構造に関する。
【背景技術】
【０００２】
半導体ＩＣチップ等の電子部品の高密度実装構造として、絶縁層と配線層を交互に積層した多層プリント基板や、電子部品を埋め込んだ絶縁層を有する部品内蔵プリント基板が知られている。このような構造を有するプリント配線板において、絶縁層の下部や内部に配置された下部配線層や内蔵電子部品の電極等の被配線体に配線層を接続する方法としては、絶縁層にビアホールとよばれる接続孔を形成して被配線体を露出させ、このビアホールの内部で被配線体と配線層を接続させる方法が知られている（特許文献１、特許文献２参照）。
【０００３】
ところで、一般に、配線の形成方法としては、配線パターン部分に選択的に配線層を形成するアディティブ法、基板全面に下地層を形成した後、該下地層の配線パターン部分以外を選択的に除去又はマスクし、パターン状に残った又は露出した下地層を利用してこの上に配線層を形成するセミアディティブ法、基板全面に導体層を形成した後、該導体層の配線パターン部分以外を選択的に除去して配線層を形成するサブトラクティブ法等が知られている。そして、ビアホール内で被配線体と配線層とを接続させるビアホール接続の場合においても、これらの配線形成方法が採用されることが多い。
【０００４】
例えば、特許文献１には、多層プリント配線板において、ビアホールの内壁を含む基板全面に導体層を形成し、フォトリソグラフィ及びエッチングにより該導体層の配線パターン部分以外を選択的に除去して配線パターンを形成する方法（サブトラクティブ法）が開示されている。
【０００５】
また、特許文献２には、部品内蔵プリント配線板において、ビアホールの内壁を含む基板全面に下地導電層を形成し、その後、その下地導電層の配線パターン部分以外をマスクし、露出した下地導電層を基体とした電気メッキ等を行うことにより配線パターンを形成する方法（セミアディティブ法）が開示されている。
【特許文献１】特開２００６−１００７７３号公報
【特許文献２】特開２００５−６４４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらのいずれの配線形成方法においても、配線層をパターニングする際に位置ずれが起こり得るので、こうした位置ずれを許容して配線層を確実に接続するべく、配線層をビアホール上部の外側から絶縁層の表面にまで延出させる配線構造が採用される傾向にある。すなわち、図１５（Ａ）及び（Ｂ）に示すように、従来のビアホール接続では、ビアホール１５０上に形成される配線層１５３の幅ｗがビアホール１５０の開口径ｒよりも大きくなるように設計される傾向にある。
【０００７】
この場合、隣り合う配線層間の絶縁距離ｚは、図示の如く、それらが絶縁層表面上に延在している部位間の最短距離となり、その絶縁距離ｚを十分に確保するためには、ビアホール間隔（ビアホールピッチ）をある程度広くせざるを得ない。したがって、ビアホールの狭ピッチ化を伴う被配線体の配置間隔の狭小化によるプリント配線板の高密度化が制限されているというのが実状である。
【０００８】
また、高密度実装を実現するには、配線自体を細くし且つ配線パターンを狭ピッチ化し、これにより配線間隔（絶縁距離）を確保することも考えられるが、被配線体と配線層との位置ずれが生じた場合、両者を確実に接続できないおそれがあり、こうなると十分な接続強度が担保されずに断線したり、接続抵抗が不都合な程度にまで高くなってしまったりといった問題が生じ得る。
【０００９】
そこで、本発明はかかる事情に鑑みてなされたものであり、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができ、狭ピッチ化による高密度実装を実現できる配線構造及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明者らは、ビアホール接続の配線構造について鋭意検討した結果、配線層が被配線体に接続される接続孔の内部において、配線層が被配線体に向かっていわゆる末広がり（裾広がり）の部分を含む形体となるような構造を形成することにより、上記目的を達成できることを見出し、本発明に到達した。
【００１１】
すなわち、本発明による配線構造は、接続孔が形成された絶縁層と、接続孔の底部に少なくとも一部が露出するように配置された被配線体と、接続孔の内部で被配線体と接続された配線層とを備えており、配線層は、被配線体に向かって断面積が増大する部分を含み、且つ、接続孔の内壁の少なくとも一部と配線層とが接していない空間領域（空隙）が画成されるように設けられたものである。
【００１２】
ここで、本発明における「絶縁層」とは、電気的絶縁材料からなる層をいい、例えば、多層プリント配線板における層間絶縁層や、部品内蔵プリント配線板における部品内蔵層等が含まれる。また、「被配線体」とは、配線層によって配線が施される対象、換言すれば配線と接続されるものをいい、例えば、多層プリント配線板における下部配線層や、部品内蔵プリント配線板における内蔵電子部品の電極等が含まれる。さらに、「配線層」とは、被配線体をプリント配線板に実装されている他の部品等と電気的に接続させるための配線パターンを構成する層をいう。またさらに、配線層の「断面積」とは、接続孔の開口端で画定される面に平行な平面における断面積をいう。また、接続孔の「内壁」とは、接続孔が例えばカップ状（一方端が閉塞された筒状）のように側壁と底壁とを明確に分けることができるものの場合、側壁を示し、側壁と底壁とが明別できないものの場合には、主として底部に相当する部分以外の壁部を示す。
【００１３】
このような構成においては、絶縁層に形成された接続孔の底部に露出した被配線体に配線層が接続されることにより、配線構造が形成されており、接続孔の内部において、配線層は、被配線体に向かってその断面積（容積又は断面幅ととらえてもよい）が例えば徐々に増大する部分を含む形状とされ、接続孔の内壁と配線層とが接していない空間領域が画成されている。すなわち、接続孔の内部において、その底部に向かって末広がり（例えば、山状、台形状、錐状；ただし側壁面が平滑面であってもなくともよい）、逆言すれば、接続孔の開口端に向かって先細り状の部分を含む形体を有する配線層が設けられ、その側壁と接続孔の内壁に配線層が存在しない空隙が画成される。
【００１４】
よって、隣接する接続孔が形成され、それぞれに上記構成の配線層が設けられている場合、配線層間（配線パターンにおける隣接する配線間）の絶縁は、接続孔間の距離で確保され得る。また、配線層が末広がりとされていることにより、被配線体と配線層との接続部位（すなわち接続孔の底部における被配線体の露出面）において大きな接続面積を確保できるので、配線層のパターニングにおいて、配線層が被配線体と位置ずれを生じたとしても、両者の接続が十分に確保される。
【００１５】
さらに、配線層が被配線体に向かって断面積が増大する部分を含み、且つ接続孔の内壁と配線層とが接していない空間領域（凹部）、言い換えれば、接続孔の内壁の開口端から底部側に向けて配線層が接していない領域が画成されるので、その空隙分の配線層容積が削減される。よって、配線構造全体の薄型化が図られ、さらにこれにより、配線量が減少するので、配線抵抗及び寄生容量を低下させることができる。
【００１６】
またさらに、接続孔の内壁と配線層との間に空隙が画成されることから、配線層の幅を接続孔の寸法以下の値にし得るので、配線層幅を狭公差で管理できるとともに、配線量が更に低減され、これにより配線構造全体の配線抵抗及び寄生容量が一層軽減される。またさらに、配線構造の製造時に、少なくとも接続孔内の開口端部近傍に空隙が生じるので、万一、導電性異物等が配線層付近に混入しても、この空隙で捕集することができ、異物による配線層間の短絡を防止できるといった効果も期待される。
【００１７】
すなわち、本発明による配線構造は、接続孔が形成された絶縁層と、接続孔の底部に少なくとも一部が露出するように配置された被配線体と、接続孔の内部で前記被配線体と接続された配線層とを備えており、配線層は、接続孔の内壁の少なくとも一部とその配線層とが接しておらず且つ開口端を含む空間領域が画成されるように設けられたものと表現してもよい。
【００１８】
ここで、配線層は、その全体が接続孔の内部に収容されていても、或いは、接続孔の外部に出ていてもよく、換言すれば、配線層の上面レベルが接続孔の開口端（開放端）レベルより低くても高く設けられていてもよく、いずれの場合においても、末広がりの形体をなしており、接続孔の開口端における配線層の幅（開口端面に平行な断面における最大幅）が、接続孔の開口幅径（接続孔の開口端の最大幅）よりも小さくされていると好ましい。
【００１９】
さらに、配線層は、接続孔の底部に露出した被配線体の露出面の全体を覆うように設けられていると、より好ましい。このようにすれば、配線層と被配線体との界面に不純物が混入することに起因する配線強度の低下や接続抵抗の上昇が抑えられる。
【００２０】
また、本発明によるプリント配線板は、本発明の配線構造を備えて好適に構成されるものであり、接続孔が形成された絶縁層、接続孔の底部に少なくとも一部が露出するように絶縁層の下部又は内部に配置された被配線体、及び、接続孔の内部において、被配線体と接続しており且つその配線体に向かって断面積が増大する部分を含む配線層とを備えており、接続孔の内部に、接続孔の内壁と配線層とが接していしない空間領域が画成された配線構造が連設されたものである。
【００２１】
加えて、本発明による配線構造の形成方法は、本発明の配線構造を有効に形成するための方法であり、被配線体上に絶縁層を形成する絶縁層形成工程と、被配線体の少なくとも一部を露出させるように、絶縁層に少なくとも一つの接続孔を形成する接続孔形成工程と、接続孔の内部で被配線体と配線層とを接続する配線層接続工程とを備え、配線層接続工程においては、接続孔の内部において、被配線体に向かって配線層の断面積が増大する部分を含むように、且つ、接続孔の内壁と配線層とが接していない空間領域が画成されるように、配線層と被配線体とを接続する方法である。
【発明の効果】
【００２２】
本発明の配線構造等によれば、ビアホール等の接続孔のピッチを狭くしても、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができるので、接続孔の狭ピッチ化によるプリント配線板等の高密度実装が可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について詳細に説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２４】
図１（Ａ）は、本発明による配線構造の好適な一実施形態を備える半導体内蔵基板の一例の要部の概略を示す平面図であり、図１（Ｂ）は、図１（Ａ）のＢ−Ｂ線に沿う断面図である。
【００２５】
半導体内蔵基板１（プリント配線板）は、コア基板１１の両面に導電パターン１３（被配線体）が形成され、また、コア基板１１上に積層された樹脂層１６内に半導体装置１４が配置されたものである。樹脂層１６には、その下部／上部（コア基板１１側）及び内部に配置された導電パターン１３及び半導体装置１４のバンプ１４ｐ（被配線体）が樹脂層１６から突出するように、ビアホール１９ａ，１９ｂ（接続孔）が設けられている。さらに、ビアホール１９ａ，１９ｂの内部おいては、バンプ１４ｐ及び導電パターン１３が、それぞれ、導電パターン２２のビアホール電極部２３ａ，２３ｂ（ともに配線層）と接続されている。
【００２６】
また、ビアホール電極部２３ａ，２３ｂは、図示において断面台形状部分を含んで成形されており、換言すれば、略上半分部分が、導電パターン１３及びバンプ１４ｐに向かって断面積が増大するように末広がりに形成されており、その両側においてビアホール１９ａ，１９ｂの内壁における底部近傍に接し且つそれより上部では接しておらず、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとの間に空間領域（空隙）が画成されている。さらに、ビアホール電極部２３ａ，２３ｂの側壁斜面端は、ビアホール１９ａ，１９ｂの側壁上に当接するように形成されている。
【００２７】
コア基板１１は、半導体内蔵基板１全体の機械強度を確保する基材としての役割を果たすものであり、特に限定されるものではないが、例えば、樹脂基板等を用いることができる。樹脂基板の材料としては、ガラスクロス、ケブラー、アラミド、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等が含浸された材料を用いることが好ましく、その厚みは２０μｍ〜２００μｍ程度であることが好ましい。また、レーザ加工が施される基板用途としては、加工条件の均一化を目的として、ＬＣＰ、ＰＰＳ、ＰＥＳ，ＰＥＥＫ，ＰＩ等の芯材のないシート材料を用いてもよい。
【００２８】
ここで、半導体装置１４は、ベアチップ状態の半導体ＩＣ（ダイ）等の半導体部品である。図１４は、半導体装置１４の概略構造を示す斜視図である。半導体装置１４は、略矩形板状をなすその主面１４ａに多数のランド電極（図示せず）及びその上に接合されたバンプ１４ｐを有している。なお、図示においては、四隅にのみバンプ１４ｐを表示し、それ以外のバンプの表示を省略した。
【００２９】
また、特に限定されるものではないが、半導体装置１４の裏面１４ｂは研磨されており、これにより半導体装置１４の厚さｔ（主面１４ａから裏面１４ｂまでの距離）は、通常の半導体装置に比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは１０〜１００μｍ程度とされる。一方、裏面１４ｂは、半導体装置１４の更なる薄型化を図るべく、エッチング、プラズマ処理、レーザ照射、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理等を行うと好ましい
【００３０】
なお、半導体装置１４の裏面１４ｂの研磨は、ウェハの状態で多数の半導体装置１４に対して一括して行い、その後、ダイシングにより個別の半導体装置１４に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体装置１４に切断分離した場合には、樹脂等により半導体装置１４の主面１４ａを覆った状態で裏面１４ｂを研磨することもできる。
【００３１】
バンプ１４ｐの種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、プレートバンプを例示した。
【００３２】
バンプ１４ｐとしてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）、金（Ａｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
【００３３】
バンプ１４ｐに使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ１４ｐの材料として銅を用いると、例えば金を用いた場合に比して、ランド電極に対する高い接合強度を得ることが可能となり、半導体装置１４の信頼性が高められる。
【００３４】
また、バンプ１４ｐの寸法形状は、ランド電極間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極のピッチが約１００μｍである場合には、バンプ１４ｐの最大幅径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ１４ｐは、ウェハのダイシングにより個別の半導体装置１４に切断分離した後、ワイヤボンダーを用いて各ランド電極に接合することができる。
【００３５】
樹脂層１６は、導電パターン１３や半導体装置１４を外部から電気的に絶縁する絶縁層であり、用いられる材料としては、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。なお、樹脂層１６の厚さに限定はないが、通常は１０〜１００μｍ程度である。
【００３６】
ビアホール１９ａ，１９ｂは、被配線体である導電パターン１３や半導体装置１４を導電パターン２２と物理的に接続させるために樹脂層１６に設けられた接続孔であり、導電パターン１３や半導体装置１４のバンプ１４ｐの少なくとも一部が樹脂層１６から露出するような位置及び深さを有する。すなわち、導電パターン１３及びバンプ１４ｐは、その少なくとも一部が、ビアホール１９ａ，１９ｂの底部に露出するように設けられている。
【００３７】
ビアホール１９ａ，１９ｂの形成方法に限定はなく、例えば、レーザ加工、エッチング加工、ブラスト加工等の公知の方法を用いることができる。レーザ加工による場合には、スミアが発生するので、接続孔形成後デスミア処理を行うことが好ましい。
【００３８】
ビアホール１９ａ，１９ｂの形体は、それらの内部で導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとが物理的に接続可能な寸法形状であればよく、その深さや目的とする実装密度、接続安定性等を考慮して適宜決定でき、開口端の直径が５〜２００μｍ程度の円筒状、最大径が５〜２００μｍ程度の角筒状のものを例示でき、直筒であってもなくても構わず、図示においては、一例として、逆角錐状の形体を示した。かかる底部から開口端部に向けて徐々に幅径が大きくなるようなビアホール１９ａ，１９ｂは、例えば、エッチング加工やブラスト加工等によって穿設され得る。
【００３９】
また、導電パターン２２は、被配線体である導電パターン１３とバンプ１４ｐとを電気的に接続する配線層である。この導電パターン２２の材料にも特に制限はなく、一般に配線に用いられる金属等の導体を用いることができ、導電パターン１３やバンプ１４ｐの材料と同じであっても、異なっていってもよく、導電パターン２２を形成する際にエッチング工程を含む場合には、エッチャント（ウェットエッチの場合のエッチング液、ドライエッチの場合のエッチャント粒子等）が導電パターン１３やバンプ１４ｐの材料をエッチングしないものを適宜選択して用いることができる。
【００４０】
また、導電パターン２２の厚さも特に限定されないが、過度に薄いと接続安定性が低下するため、通常は５〜７０μｍ程度とされる。また、本実施形態のように、導電パターン２２の厚さをビアホール１９ａ，１９ｂの深さよりも薄くすると、ビアホール接続部において、導電パターン２２（ビアホール電極部２３ａ，２３ｂ）がビアホール１９ａ，１９ｂの内部に収容され、配線高さが低減されて薄型化に寄与できるとともに、配線量を削減して配線抵抗や寄生容量を低下させ、接続安定性を高めることができるので好ましい。
【００４１】
次に、半導体内蔵基板１の製造方法の一例について、図面を参照しながら説明する。図２〜図１１は、半導体内蔵基板１を製造する手順の一例を示す工程図である。
【００４２】
まず、コア基板１１の両面に銅箔１２が貼り付けられた両面銅箔付き樹脂基板を用意する（図２）。ここで、銅箔１２は、導電パターン１３を形成するためのものであり、プリント配線板用に製造された電解銅箔（硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの）や圧延銅箔を使用すれば、その厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔１２の厚みを調整してもよい。
【００４３】
次に、コア基板１１の両面に設けられた銅箔１２をフォトリソグラフィ及びエッチングにより選択的に除去することにより、コア基板１１上に導電パターン１３を形成する（図３）。このとき、コア基板１１上の所定の領域にある銅箔１２が全面的に除去されることにより、半導体装置１４の搭載領域が確保される。
【００４４】
次いで、コア基板１１上の所定の領域に半導体装置１４をいわゆるフェースアップ状態で載置する（図４）。このとき、半導体装置１４はコア基板１１上に接着剤等を用いて仮止め固定されることが好ましい。
【００４５】
さらに、半導体装置１４が載置されたコア基板１１の両面に片面銅箔付き樹脂シート１５を張り合わせる（図５）。本製造例の片面銅箔付き樹脂シート１５は、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂シート１６の一方の面に銅箔１７が貼付されたものである。このような片面銅箔付き樹脂シート１５を用意し、その樹脂面をコア基板１１の両面にそれぞれ張り合わせた後、熱間プレスして片面銅箔付き樹脂シート１５をコア基板１１と一体化する。これにより、半導体装置１４はプリント配線板内に内蔵された状態となり、熱硬化性樹脂シート１６が樹脂層１６となる（絶縁層形成工程）。
【００４６】
次に、樹脂層１６の表面に設けられた銅箔１７をコンフォーマル加工により選択的に除去することにより、ビアホール１９ａ，１９ｂを形成するためのマスクパターンを形成する（図６）。コンフォーマル加工をフォトリソグラフィ及びエッチングにより行うと高精度な微細加工を実現することができるので好ましい。なお、特に限定されないが、マスクパターンの開口幅径は１０〜２００μｍ程度に設定することが好ましく、ビアホール１９ａ，１９ｂの深さに応じて開口幅径も大きくすることが好ましい。これにより、半導体装置１４のバンプ１４ｐの直上に開口パターン１８ａが形成され、コア基板１１の表面に形成された導電パターン１３の直上に開口パターン１８ｂが形成される。
【００４７】
それから、コンフォーマル加工が施された銅箔１７をマスクとするサンドブラスト処理により、ビアホール１９ａ，１９ｂを形成する（図７）。サンドブラスト処理では、非金属粒又は金属粒等のブラスト粒子を投射することで被加工体を研削するが、開口パターン１８ａ，１８ｂの直下にバンプ１４ｐや導電パターン１３などの金属層を設けておくことで深さの異なるビアホールを作り分けることができる。こうすれば、ビアホール１９ａの形成では、バンプ１４ｐがストッパーとして機能するので、半導体装置１４がブラスト粒子で損傷を受けることを防止でき、また、ビアホール１９ｂの形成では、内層の導電パターン１３がストッパーとして機能するので、ビアホール１９ｂがそれ以上深く抉られることが抑止される。こうして、ビアホール１９ａ，１９ｂは非貫通孔とされ、バンプ１４ｐ又は導電パターン１３がそれぞれビアホール１９ａ，１９ｂの底部に露出した構造が形成される（接続孔形成工程）。
【００４８】
次に、ビアホール１９ａ，１９ｂの内壁面を含むビアホール１９ａ，１９ｂ内の露出面のほぼ全面に下地導電層２０を成膜する（図８）。下地導電層２０の形成方法としては、無電解メッキ（化学メッキ）法を用いることが好ましいが、スパッタ法、蒸着法等を用いることもできる。下地導電層２０は、その後に行う電解（電気）メッキの下地金属（又はシード層）としての役割を果たし、その厚さは非常に薄くてよく、例えば数十ｎｍから数μｍの範囲より適時選択することができる。次いで、電解メッキ法により下地導電層２０から導体金属を成長させる（図９）。これにより、ビアホール１９ａ，１９ｂの内壁面に下地導電層２０を含む導電層２１が形成される。
【００４９】
その後、フォトリソグラフィにより導電層２１の導電パターン２２となる領域の上にレジスト層２４ａ，ｂを形成する（図１０）。ここで、ビアホール１９ａ，１９ｂの内壁と接しないよう導電パターン２２のビアホール電極部２３ａ，２３ｂを形成するために、ビアホール１９ａ，１９ｂ内のレジスト層２４ａ，２４ｂの幅がビアホールの上部開口幅径ｒａ，ｒｂより小さくなるように、それらレジスト層２４ａ，２４ｂを形成する。
【００５０】
次に、レジスト層２４ａ，２４ｂをエッチングマスクとしてエッチングを行い、配線パターン部分以外の導電層２１を選択的に除去し、導電パターン２２（ビアホール電極部２３ａ，２３ｂ）を形成する（図１１：配線層接続工程）。このとき、マスク付近の導電層２１のエッチング速度（エッチレート）がそれ以外の部分より小さくなるため、形成される配線層たるビアホール電極部２３ａ，２３ｂは上部が末広がりの形状となる。
【００５１】
そして、剥離液を用いて導電パターン２２上のレジスト層２４ａ、２４ｂを除去することにより、図１に示す構成の半導体内蔵基板１を得る。
【００５２】
このように構成された本発明による配線構造を備える半導体内蔵基板１によれば、ビアホール１９ａ，１９ｂの内部において、ビアホール電極部２３ａ，２３ｂが、それぞれ導電パターン１３及びバンプ１４ｐに向かってその断面積が徐々に増大する部分を含む形状とされ、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとが接していない空間領域が画成されているので、隣接するビアホール１９ａ，１９ａ、及びビアホール１９ａ，１９ｂ間の絶縁は、それらの間の距離で確保される。よって、隣接するビアホール１９ａ，１９ａ、及びビアホール１９ａ，１９ｂ間の絶縁を確実に維持しつつ、導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとを確実に接続することができる。これにより、ビアホール１９ａ，１９ｂの狭ピッチ化による半導体内蔵基板１の高密度実装を実現できる。
【００５３】
また、ビアホール電極部２３ａ，２３ｂが末広がりの形体とされていることにより、被導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとの接続部位（ビアホール１９ａ，１９ｂの底部における導電パターン１３及びバンプ１４ｐの露出面）において大きな接続面積を確保できるので、ビアホール電極部２３ａ，２３ｂのパターニングにおいて、ビアホール電極部２３ａ，２３ｂが導電パターン１３及びバンプ１４ｐと位置ずれを生じたとしても、両者の接続を十分に確保できる。よって、ビアホール電極部２３ａ，２３ｂと導電パターン１３及びバンプ１４ｐとの十分な接続強度を担保でき、これにより、断線や接続抵抗の上昇を抑止でき、製品の信頼性及び生産性を向上させることが可能となる。
【００５４】
さらに、ビアホール電極部２３ａ，２３ｂが導電パターン１３及びバンプ１４ｐに向かって断面積が増大する部分を含むように形成されてビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとが接していない空間領域（凹部）が画成されているので、その空隙分の配線層容積が削減され、配線構造全体の薄型化を図ることができる。また、このように配線量が減少するので、配線抵抗及び寄生容量を低下させることができる。
【００５５】
加えて、ビアホール電極部２３ａ，２３ｂの内壁と導電パターン１３及びバンプ１４ｐとの間に空隙が画成されることから、ビアホール電極部２３ａ，２３ｂの幅をビアホール１９ａ，１９ｂの寸法以下の値とすることができ、これにより、ビアホール１９ａ，１９ｂの幅を狭公差で管理できるとともに、配線量が更に低減されて配線構造全体の配線抵抗及び寄生容量を一層軽減させることができる。また、配線構造の製造時に、少なくともビアホール１９ａ，１９ｂ内の開口端部近傍に空隙が生じるので、万一、導電性異物等がビアホール電極部２３ａ，２３ｂ付近に混入しても、この空隙で捕集することができ、異物によるビアホール電極部２３ａ，２３ｂ間の短絡を防止することもできる。
【００５６】
また、ビアホール電極部２３ａ，２３ｂの内壁と導電パターン１３及びバンプ１４ｐとの間に空隙が画成されているので、ビルドアップ工法等により絶縁層１６の上に積層される更なる積層材料やソルダーレジスト等と絶縁層１６との間の密着性が、アンカー効果によって高められる。
【００５７】
ここで、かかる形体のビアホール電極部２３ａが形成された他の例を図１２（Ａ）〜（Ｆ）に示す。図１２（Ａ）〜（Ｅ）は、ビアホール電極部２３ａがその幅方向の断面両側において接続孔の内壁と接しておらず空隙が画成された態様を示す断面図であり、図１２（Ｆ）は、ビアホール電極部２３ａがその幅方向の断面片側でのみ接続孔の内壁と接しておらず空隙が画成された態様を示す断面図である。
【００５８】
また、ビアホール電極部２３ａ，２３ｂが、ビアホール１９ａ，１９ｂの底部における導電パターン１３及びバンプ１４ｐの露出面のほぼ全面を覆うように設けられているので、ビアホール電極部２３ａ，２３ｂを形成する際に用いるエッチング液やその他の不純物が、ビアホール電極部２３ａ，２３ｂと導電パターン１３及びバンプ１４ｐとの接続界面に侵入することを有効に防止でき、配線強度を十分に確保することができるので、ビアホール接続部における電気的接続の信頼性を高め、且つ、接続抵抗を低減することができる。なお、図１２（Ｂ）に示す態様では、ビアホール１９ａ，１９ｂの内壁の底部近傍がその全周に亘ってビアホール電極部２３ａ，２３ｂと接しているので、導電パターン１３及びバンプ１４ｐの露出面全体が一層確実に覆われる。また、導電パターン１３及びバンプ１４ｐのみならず、ビアホール１９ａ，１９ｂの側壁をもビアホール電極部２３ａ，２３ｂで覆われているので、上方からの水分等の浸入が生じた際にも、導体の腐食を防ぐことができる。
【００５９】
この点に関し、従来は、接続孔の開口端部が配線層により完全に覆われていないと、電気的接続の信頼性が低下したり、接続部の抵抗が増大したりするものと考えられており、それらを防止すべく、配線層を形成する際に接続孔との位置ずれを生じても接続孔の開口端部を完全に覆うことができるように、配線層幅を接続孔の口径よりも大きくするパターン設計が採用される傾向にあった。
【００６０】
しかし、本発明者らの知見によれば、ビアホール接続部における電気的接続の信頼性や抵抗に影響を及ぼすのは、接続孔の開口端部の被覆率ではなく、接続孔の底壁における被配線体の露出面の被覆率であることが判明した。
【００６１】
被配線体の露出面全体を配線層で覆うには、例えば、前述の製造例のようにサブトラクティブ法で配線層を形成する場合、エッチングにより配線パターン部分以外の導電層２１を選択的に除去する時（図１１）に、エッチング処理条件を調整し、導電層２１の除去が導電パターン１３及びバンプ１４ｐに達する前にエッチングを停止するようにすればよい。また、配線層の形成位置にずれが生じても、被配線体の露出面全体が配線層によって覆われるようにするには、エッチング量等のエッチング処理条件を、想定される位置ずれを考慮して適宜設定すればよい。
【００６２】
また、後述の図１３に示すアディティブ法によって配線を形成する場合、配線パターン以外の部分にマスク層１３２を形成する時（図１３（Ｂ））に、マスク層１３２の開口幅ｍａ，ｍｂを被配線体の露出面の幅径ｒ’130a，ｒ’130b（ビアホールの底壁の幅径）よりも大きくすればよい。さらに、配線層の形成位置にずれを生じても、被配線体の露出面全体が配線層によって覆われるようにするには、マスク層１３２の開口幅ｍａ，ｍｂを、想定される位置ずれ分の裕度を包含するように、被配線体の露出面の幅径ｒ’130a，ｒ’130bよりも大きく設定すればよい。
【００６３】
次に、本発明による配線構造を形成する他の例として、アディティブ法（配線パターン部分に選択的に配線層を形成する方法）を用いた配線層の形成方法の一例について、図面を参照しながら説明する。図１３（Ａ）〜（Ｄ）は、本発明の配線構造を形成する手順の別の例を示す工程図である。
【００６４】
まず、被配線体である内部配線層の上表面の一部が露出するように接続孔１３０ａ，１３０ｂが形成された絶縁層１３１を有する多層プリント配線板を用意する（図１３（Ａ）。）
【００６５】
次に、配線パターン以外の部分にフォトレジストからなるマスク層１３２を形成する（図１３（Ｂ））。この際、配線層の両側面が接続孔の上部内壁と接しないようにするために、マスク層１３２の開口幅ｍａ，ｍｂを接続孔１３０ａ，１３０ｂの上部開口幅径ｒ130a，ｒ130bより小さくする。続けて、無電解メッキを行い、配線層１３３ａ，１３３ｂを形成（図１３（Ｃ））した後、剥離液を用いて配線パターン上のマスク層１３２を除去することにより、接続孔の両内壁との間に接続孔の開口端を含む空隙が画成されるように設けられた配線層１３３ａ，１３３ｂが形成される（図１３（Ｄ）：配線層接続工程）。
【００６６】
このようにして得られる配線構造を有する半導体内蔵基板においても、図１に示す半導体内蔵基板１で奏されるのと同様な作用効果を得ることができる。
【００６７】
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、本発明の配線構造は、配線層が最上層となる単層の構造に限られず、多層プリント配線板の製造に採用されている公知のビルドアップ工法による多層構造に適用することもできる。この場合、図１におけるビアホール１９ａ，１９ｂとビアホール電極部２３ａ，２３ｂとの間に画成された空隙は、その上部に形成される絶縁層で充填されてもよい。また、被配線体は、導電パターン１３や半導体装置のバンプ１４ｐに限定されず、例えば、抵抗器、コンデンサー等の電子部品の電極等、配線層によって配線を施す対象すべてが本発明の被配線体に含まれる。
【００６８】
さらに、本発明の配線構造において配線層が接続する被配線体と他の部品等との位置関係は、同一樹脂層１６内の別平面上にある場合に限定されず、同一層内の同一平面又は別平面上に位置していても、別の層内に位置していてもいずれの態様でもよい。
【００６９】
またさらに、配線層である導電パターン２２は、ビアホール１９ａ，１９ｂの樹脂層１６上面に連通する内壁の少なくとも一部と接していなければよく、配線層の幅方向の片側でのみ内壁と接しない態様、つまり、その片側にのみ空隙が画成されていてもよく、絶縁確保の観点からは、配線層の幅方向の両側において接続孔の内壁と接していないことが望ましい。
【００７０】
さらにまた、ビアホール電極部２３ａ，２３ｂの断面形状は、図示の如く六角形状に限定されず、全体として、被配線体に向かって断面積が増大するような末広がりであってもよく、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂの側壁との間に、ビアホール１９ａ，１９ｂの開口端を含む間隙を生じるような形体であればよい（前出の図１２（Ａ）〜（Ｆ）参照）。加えて、ビアホール電極部２３ａ，２３ｂの上面は、平坦形状に制限されず、例えば、凸部や凹部を有していてもよく、或いは、尖塔状でもよく、また、基板面と平行でなくともよく、例えば傾斜していても構わない。
【００７１】
また、上述した製造例では、配線層の形成工程において、レジスト層２４ａ，２４ｂの幅を調節して、接続孔であるビアホール１９ａ，１９ｂの内壁上部に空隙が画成されるように配線層を形成したが、いったん配線層を形成した後、配線層と接続孔の内壁との接触部分をレーザ照射によりトリミングする等の後工程によることもでき、工程を簡略化する観点から、後工程を別途設けることなく、接続孔の内壁の少なくとも一部と接しない配線層を直接形成する方が望ましい。また、上述した製造例では、配線層を形成する方法として、サブトラクティブ法及びアディティブ法を用いる方法を説明したが、セミアディティブ法等を用いても構わない。
【産業上の利用可能性】
【００７２】
以上説明した通り、本発明による配線構造及びその形成方法並びにプリント配線板によれば、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができ、狭ピッチ化による高密度実装を実現できるので、半導体装置等の能動部品、及び／又は、抵抗、キャパシタ等の受動部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広くかつ有効に利用することができる。
【図面の簡単な説明】
【００７３】
【図１】（Ａ）及び（Ｂ）は、それぞれ、本発明による配線構造の好適な一実施形態を備える半導体内蔵基板の一例の要部の概略を示す平面図及び断面図である。
【図２】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図３】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図４】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図５】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図６】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図７】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図８】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図９】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１０】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１１】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１２】（Ａ）〜（Ｆ）は、それぞれ、本発明の配線構造の別の実施形態における配線層を示す断面図である。
【図１３】本発明の配線構造を形成する手順の別の例を示す工程図である。
【図１４】半導体装置の概略構造を示す斜視図である。
【図１５】（Ａ）及び（Ｂ）は、それぞれ、従来の配線構造の一例を示す平面図及び断面図である。
【符号の説明】
【００７４】
１…半導体内蔵基板（プリント配線板）、１１…コア基板、１２，１７…銅箔、１３…導電パターン（被配線体）、１４…半導体装置、１４ｐ…バンプ（被配線体）、１４ａ…主面、１４…半導体装置、１４ｂ…裏面、１５…樹脂シート、１６…樹脂層，熱硬化性樹脂シート、１８ａ，１８ｂ…開口パターン、１９ａ，１９ｂ…ビアホール（接続孔）、２０…下地導電層、２１…導電層、２２…導電パターン（配線層）、２３ａ，２３ｂ…ビアホール電極部（配線層）、２４ａ，２４ｂ…レジスト層、１３０ａ，１３０ｂ…接続孔、１３１…絶縁層、１３２…マスク層、１３３ａ，１３３ｂ…配線層、１５０…ビアホール、１５３…配線層、ｒａ，ｒｂ…ビアホールの上部開口幅径、ｍａ，ｍｂ…マスク層の開口幅、ｒ１３０a，ｒ１３０ｂ…接続孔の上部開口幅径、ｒ’１３０a，ｒ’１３０ｂ…露出面の幅径、ｒ…ビアホールの上部開口径、ｗ…配線層の幅、ｚ…絶縁距離。
【技術分野】
【０００１】
本発明は、多層プリント配線板や部品内蔵プリント配線板等における配線構造に関する。
【背景技術】
【０００２】
半導体ＩＣチップ等の電子部品の高密度実装構造として、絶縁層と配線層を交互に積層した多層プリント基板や、電子部品を埋め込んだ絶縁層を有する部品内蔵プリント基板が知られている。このような構造を有するプリント配線板において、絶縁層の下部や内部に配置された下部配線層や内蔵電子部品の電極等の被配線体に配線層を接続する方法としては、絶縁層にビアホールとよばれる接続孔を形成して被配線体を露出させ、このビアホールの内部で被配線体と配線層を接続させる方法が知られている（特許文献１、特許文献２参照）。
【０００３】
ところで、一般に、配線の形成方法としては、配線パターン部分に選択的に配線層を形成するアディティブ法、基板全面に下地層を形成した後、該下地層の配線パターン部分以外を選択的に除去又はマスクし、パターン状に残った又は露出した下地層を利用してこの上に配線層を形成するセミアディティブ法、基板全面に導体層を形成した後、該導体層の配線パターン部分以外を選択的に除去して配線層を形成するサブトラクティブ法等が知られている。そして、ビアホール内で被配線体と配線層とを接続させるビアホール接続の場合においても、これらの配線形成方法が採用されることが多い。
【０００４】
例えば、特許文献１には、多層プリント配線板において、ビアホールの内壁を含む基板全面に導体層を形成し、フォトリソグラフィ及びエッチングにより該導体層の配線パターン部分以外を選択的に除去して配線パターンを形成する方法（サブトラクティブ法）が開示されている。
【０００５】
また、特許文献２には、部品内蔵プリント配線板において、ビアホールの内壁を含む基板全面に下地導電層を形成し、その後、その下地導電層の配線パターン部分以外をマスクし、露出した下地導電層を基体とした電気メッキ等を行うことにより配線パターンを形成する方法（セミアディティブ法）が開示されている。
【特許文献１】特開２００６−１００７７３号公報
【特許文献２】特開２００５−６４４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これらのいずれの配線形成方法においても、配線層をパターニングする際に位置ずれが起こり得るので、こうした位置ずれを許容して配線層を確実に接続するべく、配線層をビアホール上部の外側から絶縁層の表面にまで延出させる配線構造が採用される傾向にある。すなわち、図１５（Ａ）及び（Ｂ）に示すように、従来のビアホール接続では、ビアホール１５０上に形成される配線層１５３の幅ｗがビアホール１５０の開口径ｒよりも大きくなるように設計される傾向にある。
【０００７】
この場合、隣り合う配線層間の絶縁距離ｚは、図示の如く、それらが絶縁層表面上に延在している部位間の最短距離となり、その絶縁距離ｚを十分に確保するためには、ビアホール間隔（ビアホールピッチ）をある程度広くせざるを得ない。したがって、ビアホールの狭ピッチ化を伴う被配線体の配置間隔の狭小化によるプリント配線板の高密度化が制限されているというのが実状である。
【０００８】
また、高密度実装を実現するには、配線自体を細くし且つ配線パターンを狭ピッチ化し、これにより配線間隔（絶縁距離）を確保することも考えられるが、被配線体と配線層との位置ずれが生じた場合、両者を確実に接続できないおそれがあり、こうなると十分な接続強度が担保されずに断線したり、接続抵抗が不都合な程度にまで高くなってしまったりといった問題が生じ得る。
【０００９】
そこで、本発明はかかる事情に鑑みてなされたものであり、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができ、狭ピッチ化による高密度実装を実現できる配線構造及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明者らは、ビアホール接続の配線構造について鋭意検討した結果、配線層が被配線体に接続される接続孔の内部において、配線層が被配線体に向かっていわゆる末広がり（裾広がり）の部分を含む形体となるような構造を形成することにより、上記目的を達成できることを見出し、本発明に到達した。
【００１１】
すなわち、本発明による配線構造は、接続孔が形成された絶縁層と、接続孔の底部に少なくとも一部が露出するように配置された被配線体と、接続孔の内部で被配線体と接続された配線層とを備えており、配線層は、被配線体に向かって断面積が増大する部分を含み、且つ、接続孔の内壁の少なくとも一部と配線層とが接していない空間領域（空隙）が画成されるように設けられたものである。
【００１２】
ここで、本発明における「絶縁層」とは、電気的絶縁材料からなる層をいい、例えば、多層プリント配線板における層間絶縁層や、部品内蔵プリント配線板における部品内蔵層等が含まれる。また、「被配線体」とは、配線層によって配線が施される対象、換言すれば配線と接続されるものをいい、例えば、多層プリント配線板における下部配線層や、部品内蔵プリント配線板における内蔵電子部品の電極等が含まれる。さらに、「配線層」とは、被配線体をプリント配線板に実装されている他の部品等と電気的に接続させるための配線パターンを構成する層をいう。またさらに、配線層の「断面積」とは、接続孔の開口端で画定される面に平行な平面における断面積をいう。また、接続孔の「内壁」とは、接続孔が例えばカップ状（一方端が閉塞された筒状）のように側壁と底壁とを明確に分けることができるものの場合、側壁を示し、側壁と底壁とが明別できないものの場合には、主として底部に相当する部分以外の壁部を示す。
【００１３】
このような構成においては、絶縁層に形成された接続孔の底部に露出した被配線体に配線層が接続されることにより、配線構造が形成されており、接続孔の内部において、配線層は、被配線体に向かってその断面積（容積又は断面幅ととらえてもよい）が例えば徐々に増大する部分を含む形状とされ、接続孔の内壁と配線層とが接していない空間領域が画成されている。すなわち、接続孔の内部において、その底部に向かって末広がり（例えば、山状、台形状、錐状；ただし側壁面が平滑面であってもなくともよい）、逆言すれば、接続孔の開口端に向かって先細り状の部分を含む形体を有する配線層が設けられ、その側壁と接続孔の内壁に配線層が存在しない空隙が画成される。
【００１４】
よって、隣接する接続孔が形成され、それぞれに上記構成の配線層が設けられている場合、配線層間（配線パターンにおける隣接する配線間）の絶縁は、接続孔間の距離で確保され得る。また、配線層が末広がりとされていることにより、被配線体と配線層との接続部位（すなわち接続孔の底部における被配線体の露出面）において大きな接続面積を確保できるので、配線層のパターニングにおいて、配線層が被配線体と位置ずれを生じたとしても、両者の接続が十分に確保される。
【００１５】
さらに、配線層が被配線体に向かって断面積が増大する部分を含み、且つ接続孔の内壁と配線層とが接していない空間領域（凹部）、言い換えれば、接続孔の内壁の開口端から底部側に向けて配線層が接していない領域が画成されるので、その空隙分の配線層容積が削減される。よって、配線構造全体の薄型化が図られ、さらにこれにより、配線量が減少するので、配線抵抗及び寄生容量を低下させることができる。
【００１６】
またさらに、接続孔の内壁と配線層との間に空隙が画成されることから、配線層の幅を接続孔の寸法以下の値にし得るので、配線層幅を狭公差で管理できるとともに、配線量が更に低減され、これにより配線構造全体の配線抵抗及び寄生容量が一層軽減される。またさらに、配線構造の製造時に、少なくとも接続孔内の開口端部近傍に空隙が生じるので、万一、導電性異物等が配線層付近に混入しても、この空隙で捕集することができ、異物による配線層間の短絡を防止できるといった効果も期待される。
【００１７】
すなわち、本発明による配線構造は、接続孔が形成された絶縁層と、接続孔の底部に少なくとも一部が露出するように配置された被配線体と、接続孔の内部で前記被配線体と接続された配線層とを備えており、配線層は、接続孔の内壁の少なくとも一部とその配線層とが接しておらず且つ開口端を含む空間領域が画成されるように設けられたものと表現してもよい。
【００１８】
ここで、配線層は、その全体が接続孔の内部に収容されていても、或いは、接続孔の外部に出ていてもよく、換言すれば、配線層の上面レベルが接続孔の開口端（開放端）レベルより低くても高く設けられていてもよく、いずれの場合においても、末広がりの形体をなしており、接続孔の開口端における配線層の幅（開口端面に平行な断面における最大幅）が、接続孔の開口幅径（接続孔の開口端の最大幅）よりも小さくされていると好ましい。
【００１９】
さらに、配線層は、接続孔の底部に露出した被配線体の露出面の全体を覆うように設けられていると、より好ましい。このようにすれば、配線層と被配線体との界面に不純物が混入することに起因する配線強度の低下や接続抵抗の上昇が抑えられる。
【００２０】
また、本発明によるプリント配線板は、本発明の配線構造を備えて好適に構成されるものであり、接続孔が形成された絶縁層、接続孔の底部に少なくとも一部が露出するように絶縁層の下部又は内部に配置された被配線体、及び、接続孔の内部において、被配線体と接続しており且つその配線体に向かって断面積が増大する部分を含む配線層とを備えており、接続孔の内部に、接続孔の内壁と配線層とが接していしない空間領域が画成された配線構造が連設されたものである。
【００２１】
加えて、本発明による配線構造の形成方法は、本発明の配線構造を有効に形成するための方法であり、被配線体上に絶縁層を形成する絶縁層形成工程と、被配線体の少なくとも一部を露出させるように、絶縁層に少なくとも一つの接続孔を形成する接続孔形成工程と、接続孔の内部で被配線体と配線層とを接続する配線層接続工程とを備え、配線層接続工程においては、接続孔の内部において、被配線体に向かって配線層の断面積が増大する部分を含むように、且つ、接続孔の内壁と配線層とが接していない空間領域が画成されるように、配線層と被配線体とを接続する方法である。
【発明の効果】
【００２２】
本発明の配線構造等によれば、ビアホール等の接続孔のピッチを狭くしても、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができるので、接続孔の狭ピッチ化によるプリント配線板等の高密度実装が可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について詳細に説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００２４】
図１（Ａ）は、本発明による配線構造の好適な一実施形態を備える半導体内蔵基板の一例の要部の概略を示す平面図であり、図１（Ｂ）は、図１（Ａ）のＢ−Ｂ線に沿う断面図である。
【００２５】
半導体内蔵基板１（プリント配線板）は、コア基板１１の両面に導電パターン１３（被配線体）が形成され、また、コア基板１１上に積層された樹脂層１６内に半導体装置１４が配置されたものである。樹脂層１６には、その下部／上部（コア基板１１側）及び内部に配置された導電パターン１３及び半導体装置１４のバンプ１４ｐ（被配線体）が樹脂層１６から突出するように、ビアホール１９ａ，１９ｂ（接続孔）が設けられている。さらに、ビアホール１９ａ，１９ｂの内部おいては、バンプ１４ｐ及び導電パターン１３が、それぞれ、導電パターン２２のビアホール電極部２３ａ，２３ｂ（ともに配線層）と接続されている。
【００２６】
また、ビアホール電極部２３ａ，２３ｂは、図示において断面台形状部分を含んで成形されており、換言すれば、略上半分部分が、導電パターン１３及びバンプ１４ｐに向かって断面積が増大するように末広がりに形成されており、その両側においてビアホール１９ａ，１９ｂの内壁における底部近傍に接し且つそれより上部では接しておらず、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとの間に空間領域（空隙）が画成されている。さらに、ビアホール電極部２３ａ，２３ｂの側壁斜面端は、ビアホール１９ａ，１９ｂの側壁上に当接するように形成されている。
【００２７】
コア基板１１は、半導体内蔵基板１全体の機械強度を確保する基材としての役割を果たすものであり、特に限定されるものではないが、例えば、樹脂基板等を用いることができる。樹脂基板の材料としては、ガラスクロス、ケブラー、アラミド、液晶ポリマー等の樹脂クロス、フッ素樹脂の多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等が含浸された材料を用いることが好ましく、その厚みは２０μｍ〜２００μｍ程度であることが好ましい。また、レーザ加工が施される基板用途としては、加工条件の均一化を目的として、ＬＣＰ、ＰＰＳ、ＰＥＳ，ＰＥＥＫ，ＰＩ等の芯材のないシート材料を用いてもよい。
【００２８】
ここで、半導体装置１４は、ベアチップ状態の半導体ＩＣ（ダイ）等の半導体部品である。図１４は、半導体装置１４の概略構造を示す斜視図である。半導体装置１４は、略矩形板状をなすその主面１４ａに多数のランド電極（図示せず）及びその上に接合されたバンプ１４ｐを有している。なお、図示においては、四隅にのみバンプ１４ｐを表示し、それ以外のバンプの表示を省略した。
【００２９】
また、特に限定されるものではないが、半導体装置１４の裏面１４ｂは研磨されており、これにより半導体装置１４の厚さｔ（主面１４ａから裏面１４ｂまでの距離）は、通常の半導体装置に比して薄くされており、例えば、好ましくは２００μｍ以下、より好ましくは１０〜１００μｍ程度とされる。一方、裏面１４ｂは、半導体装置１４の更なる薄型化を図るべく、エッチング、プラズマ処理、レーザ照射、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理等を行うと好ましい
【００３０】
なお、半導体装置１４の裏面１４ｂの研磨は、ウェハの状態で多数の半導体装置１４に対して一括して行い、その後、ダイシングにより個別の半導体装置１４に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体装置１４に切断分離した場合には、樹脂等により半導体装置１４の主面１４ａを覆った状態で裏面１４ｂを研磨することもできる。
【００３１】
バンプ１４ｐの種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、プレートバンプを例示した。
【００３２】
バンプ１４ｐとしてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）、金（Ａｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
【００３３】
バンプ１４ｐに使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、銅を用いることが好ましい。バンプ１４ｐの材料として銅を用いると、例えば金を用いた場合に比して、ランド電極に対する高い接合強度を得ることが可能となり、半導体装置１４の信頼性が高められる。
【００３４】
また、バンプ１４ｐの寸法形状は、ランド電極間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極のピッチが約１００μｍである場合には、バンプ１４ｐの最大幅径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ１４ｐは、ウェハのダイシングにより個別の半導体装置１４に切断分離した後、ワイヤボンダーを用いて各ランド電極に接合することができる。
【００３５】
樹脂層１６は、導電パターン１３や半導体装置１４を外部から電気的に絶縁する絶縁層であり、用いられる材料としては、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。なお、樹脂層１６の厚さに限定はないが、通常は１０〜１００μｍ程度である。
【００３６】
ビアホール１９ａ，１９ｂは、被配線体である導電パターン１３や半導体装置１４を導電パターン２２と物理的に接続させるために樹脂層１６に設けられた接続孔であり、導電パターン１３や半導体装置１４のバンプ１４ｐの少なくとも一部が樹脂層１６から露出するような位置及び深さを有する。すなわち、導電パターン１３及びバンプ１４ｐは、その少なくとも一部が、ビアホール１９ａ，１９ｂの底部に露出するように設けられている。
【００３７】
ビアホール１９ａ，１９ｂの形成方法に限定はなく、例えば、レーザ加工、エッチング加工、ブラスト加工等の公知の方法を用いることができる。レーザ加工による場合には、スミアが発生するので、接続孔形成後デスミア処理を行うことが好ましい。
【００３８】
ビアホール１９ａ，１９ｂの形体は、それらの内部で導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとが物理的に接続可能な寸法形状であればよく、その深さや目的とする実装密度、接続安定性等を考慮して適宜決定でき、開口端の直径が５〜２００μｍ程度の円筒状、最大径が５〜２００μｍ程度の角筒状のものを例示でき、直筒であってもなくても構わず、図示においては、一例として、逆角錐状の形体を示した。かかる底部から開口端部に向けて徐々に幅径が大きくなるようなビアホール１９ａ，１９ｂは、例えば、エッチング加工やブラスト加工等によって穿設され得る。
【００３９】
また、導電パターン２２は、被配線体である導電パターン１３とバンプ１４ｐとを電気的に接続する配線層である。この導電パターン２２の材料にも特に制限はなく、一般に配線に用いられる金属等の導体を用いることができ、導電パターン１３やバンプ１４ｐの材料と同じであっても、異なっていってもよく、導電パターン２２を形成する際にエッチング工程を含む場合には、エッチャント（ウェットエッチの場合のエッチング液、ドライエッチの場合のエッチャント粒子等）が導電パターン１３やバンプ１４ｐの材料をエッチングしないものを適宜選択して用いることができる。
【００４０】
また、導電パターン２２の厚さも特に限定されないが、過度に薄いと接続安定性が低下するため、通常は５〜７０μｍ程度とされる。また、本実施形態のように、導電パターン２２の厚さをビアホール１９ａ，１９ｂの深さよりも薄くすると、ビアホール接続部において、導電パターン２２（ビアホール電極部２３ａ，２３ｂ）がビアホール１９ａ，１９ｂの内部に収容され、配線高さが低減されて薄型化に寄与できるとともに、配線量を削減して配線抵抗や寄生容量を低下させ、接続安定性を高めることができるので好ましい。
【００４１】
次に、半導体内蔵基板１の製造方法の一例について、図面を参照しながら説明する。図２〜図１１は、半導体内蔵基板１を製造する手順の一例を示す工程図である。
【００４２】
まず、コア基板１１の両面に銅箔１２が貼り付けられた両面銅箔付き樹脂基板を用意する（図２）。ここで、銅箔１２は、導電パターン１３を形成するためのものであり、プリント配線板用に製造された電解銅箔（硫酸銅水溶液中に銅を溶解イオン化したものを電着ロールにて連続的に電着して銅箔化したもの）や圧延銅箔を使用すれば、その厚みばらつきを極めて小さくすることが可能である。また、必要に応じ、スェップ等の手法で銅箔１２の厚みを調整してもよい。
【００４３】
次に、コア基板１１の両面に設けられた銅箔１２をフォトリソグラフィ及びエッチングにより選択的に除去することにより、コア基板１１上に導電パターン１３を形成する（図３）。このとき、コア基板１１上の所定の領域にある銅箔１２が全面的に除去されることにより、半導体装置１４の搭載領域が確保される。
【００４４】
次いで、コア基板１１上の所定の領域に半導体装置１４をいわゆるフェースアップ状態で載置する（図４）。このとき、半導体装置１４はコア基板１１上に接着剤等を用いて仮止め固定されることが好ましい。
【００４５】
さらに、半導体装置１４が載置されたコア基板１１の両面に片面銅箔付き樹脂シート１５を張り合わせる（図５）。本製造例の片面銅箔付き樹脂シート１５は、Ｂステージのエポキシ樹脂等からなる熱硬化性樹脂シート１６の一方の面に銅箔１７が貼付されたものである。このような片面銅箔付き樹脂シート１５を用意し、その樹脂面をコア基板１１の両面にそれぞれ張り合わせた後、熱間プレスして片面銅箔付き樹脂シート１５をコア基板１１と一体化する。これにより、半導体装置１４はプリント配線板内に内蔵された状態となり、熱硬化性樹脂シート１６が樹脂層１６となる（絶縁層形成工程）。
【００４６】
次に、樹脂層１６の表面に設けられた銅箔１７をコンフォーマル加工により選択的に除去することにより、ビアホール１９ａ，１９ｂを形成するためのマスクパターンを形成する（図６）。コンフォーマル加工をフォトリソグラフィ及びエッチングにより行うと高精度な微細加工を実現することができるので好ましい。なお、特に限定されないが、マスクパターンの開口幅径は１０〜２００μｍ程度に設定することが好ましく、ビアホール１９ａ，１９ｂの深さに応じて開口幅径も大きくすることが好ましい。これにより、半導体装置１４のバンプ１４ｐの直上に開口パターン１８ａが形成され、コア基板１１の表面に形成された導電パターン１３の直上に開口パターン１８ｂが形成される。
【００４７】
それから、コンフォーマル加工が施された銅箔１７をマスクとするサンドブラスト処理により、ビアホール１９ａ，１９ｂを形成する（図７）。サンドブラスト処理では、非金属粒又は金属粒等のブラスト粒子を投射することで被加工体を研削するが、開口パターン１８ａ，１８ｂの直下にバンプ１４ｐや導電パターン１３などの金属層を設けておくことで深さの異なるビアホールを作り分けることができる。こうすれば、ビアホール１９ａの形成では、バンプ１４ｐがストッパーとして機能するので、半導体装置１４がブラスト粒子で損傷を受けることを防止でき、また、ビアホール１９ｂの形成では、内層の導電パターン１３がストッパーとして機能するので、ビアホール１９ｂがそれ以上深く抉られることが抑止される。こうして、ビアホール１９ａ，１９ｂは非貫通孔とされ、バンプ１４ｐ又は導電パターン１３がそれぞれビアホール１９ａ，１９ｂの底部に露出した構造が形成される（接続孔形成工程）。
【００４８】
次に、ビアホール１９ａ，１９ｂの内壁面を含むビアホール１９ａ，１９ｂ内の露出面のほぼ全面に下地導電層２０を成膜する（図８）。下地導電層２０の形成方法としては、無電解メッキ（化学メッキ）法を用いることが好ましいが、スパッタ法、蒸着法等を用いることもできる。下地導電層２０は、その後に行う電解（電気）メッキの下地金属（又はシード層）としての役割を果たし、その厚さは非常に薄くてよく、例えば数十ｎｍから数μｍの範囲より適時選択することができる。次いで、電解メッキ法により下地導電層２０から導体金属を成長させる（図９）。これにより、ビアホール１９ａ，１９ｂの内壁面に下地導電層２０を含む導電層２１が形成される。
【００４９】
その後、フォトリソグラフィにより導電層２１の導電パターン２２となる領域の上にレジスト層２４ａ，ｂを形成する（図１０）。ここで、ビアホール１９ａ，１９ｂの内壁と接しないよう導電パターン２２のビアホール電極部２３ａ，２３ｂを形成するために、ビアホール１９ａ，１９ｂ内のレジスト層２４ａ，２４ｂの幅がビアホールの上部開口幅径ｒａ，ｒｂより小さくなるように、それらレジスト層２４ａ，２４ｂを形成する。
【００５０】
次に、レジスト層２４ａ，２４ｂをエッチングマスクとしてエッチングを行い、配線パターン部分以外の導電層２１を選択的に除去し、導電パターン２２（ビアホール電極部２３ａ，２３ｂ）を形成する（図１１：配線層接続工程）。このとき、マスク付近の導電層２１のエッチング速度（エッチレート）がそれ以外の部分より小さくなるため、形成される配線層たるビアホール電極部２３ａ，２３ｂは上部が末広がりの形状となる。
【００５１】
そして、剥離液を用いて導電パターン２２上のレジスト層２４ａ、２４ｂを除去することにより、図１に示す構成の半導体内蔵基板１を得る。
【００５２】
このように構成された本発明による配線構造を備える半導体内蔵基板１によれば、ビアホール１９ａ，１９ｂの内部において、ビアホール電極部２３ａ，２３ｂが、それぞれ導電パターン１３及びバンプ１４ｐに向かってその断面積が徐々に増大する部分を含む形状とされ、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとが接していない空間領域が画成されているので、隣接するビアホール１９ａ，１９ａ、及びビアホール１９ａ，１９ｂ間の絶縁は、それらの間の距離で確保される。よって、隣接するビアホール１９ａ，１９ａ、及びビアホール１９ａ，１９ｂ間の絶縁を確実に維持しつつ、導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとを確実に接続することができる。これにより、ビアホール１９ａ，１９ｂの狭ピッチ化による半導体内蔵基板１の高密度実装を実現できる。
【００５３】
また、ビアホール電極部２３ａ，２３ｂが末広がりの形体とされていることにより、被導電パターン１３及びバンプ１４ｐとビアホール電極部２３ａ，２３ｂとの接続部位（ビアホール１９ａ，１９ｂの底部における導電パターン１３及びバンプ１４ｐの露出面）において大きな接続面積を確保できるので、ビアホール電極部２３ａ，２３ｂのパターニングにおいて、ビアホール電極部２３ａ，２３ｂが導電パターン１３及びバンプ１４ｐと位置ずれを生じたとしても、両者の接続を十分に確保できる。よって、ビアホール電極部２３ａ，２３ｂと導電パターン１３及びバンプ１４ｐとの十分な接続強度を担保でき、これにより、断線や接続抵抗の上昇を抑止でき、製品の信頼性及び生産性を向上させることが可能となる。
【００５４】
さらに、ビアホール電極部２３ａ，２３ｂが導電パターン１３及びバンプ１４ｐに向かって断面積が増大する部分を含むように形成されてビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂとが接していない空間領域（凹部）が画成されているので、その空隙分の配線層容積が削減され、配線構造全体の薄型化を図ることができる。また、このように配線量が減少するので、配線抵抗及び寄生容量を低下させることができる。
【００５５】
加えて、ビアホール電極部２３ａ，２３ｂの内壁と導電パターン１３及びバンプ１４ｐとの間に空隙が画成されることから、ビアホール電極部２３ａ，２３ｂの幅をビアホール１９ａ，１９ｂの寸法以下の値とすることができ、これにより、ビアホール１９ａ，１９ｂの幅を狭公差で管理できるとともに、配線量が更に低減されて配線構造全体の配線抵抗及び寄生容量を一層軽減させることができる。また、配線構造の製造時に、少なくともビアホール１９ａ，１９ｂ内の開口端部近傍に空隙が生じるので、万一、導電性異物等がビアホール電極部２３ａ，２３ｂ付近に混入しても、この空隙で捕集することができ、異物によるビアホール電極部２３ａ，２３ｂ間の短絡を防止することもできる。
【００５６】
また、ビアホール電極部２３ａ，２３ｂの内壁と導電パターン１３及びバンプ１４ｐとの間に空隙が画成されているので、ビルドアップ工法等により絶縁層１６の上に積層される更なる積層材料やソルダーレジスト等と絶縁層１６との間の密着性が、アンカー効果によって高められる。
【００５７】
ここで、かかる形体のビアホール電極部２３ａが形成された他の例を図１２（Ａ）〜（Ｆ）に示す。図１２（Ａ）〜（Ｅ）は、ビアホール電極部２３ａがその幅方向の断面両側において接続孔の内壁と接しておらず空隙が画成された態様を示す断面図であり、図１２（Ｆ）は、ビアホール電極部２３ａがその幅方向の断面片側でのみ接続孔の内壁と接しておらず空隙が画成された態様を示す断面図である。
【００５８】
また、ビアホール電極部２３ａ，２３ｂが、ビアホール１９ａ，１９ｂの底部における導電パターン１３及びバンプ１４ｐの露出面のほぼ全面を覆うように設けられているので、ビアホール電極部２３ａ，２３ｂを形成する際に用いるエッチング液やその他の不純物が、ビアホール電極部２３ａ，２３ｂと導電パターン１３及びバンプ１４ｐとの接続界面に侵入することを有効に防止でき、配線強度を十分に確保することができるので、ビアホール接続部における電気的接続の信頼性を高め、且つ、接続抵抗を低減することができる。なお、図１２（Ｂ）に示す態様では、ビアホール１９ａ，１９ｂの内壁の底部近傍がその全周に亘ってビアホール電極部２３ａ，２３ｂと接しているので、導電パターン１３及びバンプ１４ｐの露出面全体が一層確実に覆われる。また、導電パターン１３及びバンプ１４ｐのみならず、ビアホール１９ａ，１９ｂの側壁をもビアホール電極部２３ａ，２３ｂで覆われているので、上方からの水分等の浸入が生じた際にも、導体の腐食を防ぐことができる。
【００５９】
この点に関し、従来は、接続孔の開口端部が配線層により完全に覆われていないと、電気的接続の信頼性が低下したり、接続部の抵抗が増大したりするものと考えられており、それらを防止すべく、配線層を形成する際に接続孔との位置ずれを生じても接続孔の開口端部を完全に覆うことができるように、配線層幅を接続孔の口径よりも大きくするパターン設計が採用される傾向にあった。
【００６０】
しかし、本発明者らの知見によれば、ビアホール接続部における電気的接続の信頼性や抵抗に影響を及ぼすのは、接続孔の開口端部の被覆率ではなく、接続孔の底壁における被配線体の露出面の被覆率であることが判明した。
【００６１】
被配線体の露出面全体を配線層で覆うには、例えば、前述の製造例のようにサブトラクティブ法で配線層を形成する場合、エッチングにより配線パターン部分以外の導電層２１を選択的に除去する時（図１１）に、エッチング処理条件を調整し、導電層２１の除去が導電パターン１３及びバンプ１４ｐに達する前にエッチングを停止するようにすればよい。また、配線層の形成位置にずれが生じても、被配線体の露出面全体が配線層によって覆われるようにするには、エッチング量等のエッチング処理条件を、想定される位置ずれを考慮して適宜設定すればよい。
【００６２】
また、後述の図１３に示すアディティブ法によって配線を形成する場合、配線パターン以外の部分にマスク層１３２を形成する時（図１３（Ｂ））に、マスク層１３２の開口幅ｍａ，ｍｂを被配線体の露出面の幅径ｒ’130a，ｒ’130b（ビアホールの底壁の幅径）よりも大きくすればよい。さらに、配線層の形成位置にずれを生じても、被配線体の露出面全体が配線層によって覆われるようにするには、マスク層１３２の開口幅ｍａ，ｍｂを、想定される位置ずれ分の裕度を包含するように、被配線体の露出面の幅径ｒ’130a，ｒ’130bよりも大きく設定すればよい。
【００６３】
次に、本発明による配線構造を形成する他の例として、アディティブ法（配線パターン部分に選択的に配線層を形成する方法）を用いた配線層の形成方法の一例について、図面を参照しながら説明する。図１３（Ａ）〜（Ｄ）は、本発明の配線構造を形成する手順の別の例を示す工程図である。
【００６４】
まず、被配線体である内部配線層の上表面の一部が露出するように接続孔１３０ａ，１３０ｂが形成された絶縁層１３１を有する多層プリント配線板を用意する（図１３（Ａ）。）
【００６５】
次に、配線パターン以外の部分にフォトレジストからなるマスク層１３２を形成する（図１３（Ｂ））。この際、配線層の両側面が接続孔の上部内壁と接しないようにするために、マスク層１３２の開口幅ｍａ，ｍｂを接続孔１３０ａ，１３０ｂの上部開口幅径ｒ130a，ｒ130bより小さくする。続けて、無電解メッキを行い、配線層１３３ａ，１３３ｂを形成（図１３（Ｃ））した後、剥離液を用いて配線パターン上のマスク層１３２を除去することにより、接続孔の両内壁との間に接続孔の開口端を含む空隙が画成されるように設けられた配線層１３３ａ，１３３ｂが形成される（図１３（Ｄ）：配線層接続工程）。
【００６６】
このようにして得られる配線構造を有する半導体内蔵基板においても、図１に示す半導体内蔵基板１で奏されるのと同様な作用効果を得ることができる。
【００６７】
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、本発明の配線構造は、配線層が最上層となる単層の構造に限られず、多層プリント配線板の製造に採用されている公知のビルドアップ工法による多層構造に適用することもできる。この場合、図１におけるビアホール１９ａ，１９ｂとビアホール電極部２３ａ，２３ｂとの間に画成された空隙は、その上部に形成される絶縁層で充填されてもよい。また、被配線体は、導電パターン１３や半導体装置のバンプ１４ｐに限定されず、例えば、抵抗器、コンデンサー等の電子部品の電極等、配線層によって配線を施す対象すべてが本発明の被配線体に含まれる。
【００６８】
さらに、本発明の配線構造において配線層が接続する被配線体と他の部品等との位置関係は、同一樹脂層１６内の別平面上にある場合に限定されず、同一層内の同一平面又は別平面上に位置していても、別の層内に位置していてもいずれの態様でもよい。
【００６９】
またさらに、配線層である導電パターン２２は、ビアホール１９ａ，１９ｂの樹脂層１６上面に連通する内壁の少なくとも一部と接していなければよく、配線層の幅方向の片側でのみ内壁と接しない態様、つまり、その片側にのみ空隙が画成されていてもよく、絶縁確保の観点からは、配線層の幅方向の両側において接続孔の内壁と接していないことが望ましい。
【００７０】
さらにまた、ビアホール電極部２３ａ，２３ｂの断面形状は、図示の如く六角形状に限定されず、全体として、被配線体に向かって断面積が増大するような末広がりであってもよく、ビアホール１９ａ，１９ｂの内壁とビアホール電極部２３ａ，２３ｂの側壁との間に、ビアホール１９ａ，１９ｂの開口端を含む間隙を生じるような形体であればよい（前出の図１２（Ａ）〜（Ｆ）参照）。加えて、ビアホール電極部２３ａ，２３ｂの上面は、平坦形状に制限されず、例えば、凸部や凹部を有していてもよく、或いは、尖塔状でもよく、また、基板面と平行でなくともよく、例えば傾斜していても構わない。
【００７１】
また、上述した製造例では、配線層の形成工程において、レジスト層２４ａ，２４ｂの幅を調節して、接続孔であるビアホール１９ａ，１９ｂの内壁上部に空隙が画成されるように配線層を形成したが、いったん配線層を形成した後、配線層と接続孔の内壁との接触部分をレーザ照射によりトリミングする等の後工程によることもでき、工程を簡略化する観点から、後工程を別途設けることなく、接続孔の内壁の少なくとも一部と接しない配線層を直接形成する方が望ましい。また、上述した製造例では、配線層を形成する方法として、サブトラクティブ法及びアディティブ法を用いる方法を説明したが、セミアディティブ法等を用いても構わない。
【産業上の利用可能性】
【００７２】
以上説明した通り、本発明による配線構造及びその形成方法並びにプリント配線板によれば、隣接する配線層間の絶縁を維持しつつ被配線体と配線層とを確実に接続することができ、狭ピッチ化による高密度実装を実現できるので、半導体装置等の能動部品、及び／又は、抵抗、キャパシタ等の受動部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものに広くかつ有効に利用することができる。
【図面の簡単な説明】
【００７３】
【図１】（Ａ）及び（Ｂ）は、それぞれ、本発明による配線構造の好適な一実施形態を備える半導体内蔵基板の一例の要部の概略を示す平面図及び断面図である。
【図２】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図３】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図４】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図５】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図６】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図７】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図８】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図９】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１０】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１１】半導体内蔵基板１を製造する手順の一例を示す工程図である。
【図１２】（Ａ）〜（Ｆ）は、それぞれ、本発明の配線構造の別の実施形態における配線層を示す断面図である。
【図１３】本発明の配線構造を形成する手順の別の例を示す工程図である。
【図１４】半導体装置の概略構造を示す斜視図である。
【図１５】（Ａ）及び（Ｂ）は、それぞれ、従来の配線構造の一例を示す平面図及び断面図である。
【符号の説明】
【００７４】
１…半導体内蔵基板（プリント配線板）、１１…コア基板、１２，１７…銅箔、１３…導電パターン（被配線体）、１４…半導体装置、１４ｐ…バンプ（被配線体）、１４ａ…主面、１４…半導体装置、１４ｂ…裏面、１５…樹脂シート、１６…樹脂層，熱硬化性樹脂シート、１８ａ，１８ｂ…開口パターン、１９ａ，１９ｂ…ビアホール（接続孔）、２０…下地導電層、２１…導電層、２２…導電パターン（配線層）、２３ａ，２３ｂ…ビアホール電極部（配線層）、２４ａ，２４ｂ…レジスト層、１３０ａ，１３０ｂ…接続孔、１３１…絶縁層、１３２…マスク層、１３３ａ，１３３ｂ…配線層、１５０…ビアホール、１５３…配線層、ｒａ，ｒｂ…ビアホールの上部開口幅径、ｍａ，ｍｂ…マスク層の開口幅、ｒ１３０a，ｒ１３０ｂ…接続孔の上部開口幅径、ｒ’１３０a，ｒ’１３０ｂ…露出面の幅径、ｒ…ビアホールの上部開口径、ｗ…配線層の幅、ｚ…絶縁距離。
【特許請求の範囲】
【請求項１】
接続孔が形成された絶縁層と、
前記接続孔の底部に少なくとも一部が露出するように配置された被配線体と、
前記接続孔の内部で前記被配線体と接続された配線層と、
を備えており、
前記配線層は、前記被配線体に向かって断面積が増大する部分を含み、且つ、前記接続孔の内壁の少なくとも一部と前記配線層とが接していない空間領域が画成されるように、設けられたものである、
配線構造。
【請求項２】
前記配線層の上端部の幅が、前記接続孔の開口幅径よりも小さくされている、
請求項１記載の配線構造。
【請求項３】
前記配線層は、前記接続孔の底部に露出した前記被配線体の露出面の全体を覆うように設けられたものである、
請求項１又は２記載の配線構造。
【請求項４】
接続孔が形成された絶縁層、前記接続孔の底部に少なくとも一部が露出するように前記絶縁層の下部又は内部に配置された被配線体、及び、前記接続孔の内部において、前記被配線体と接続しており且つ該配線体に向かって断面積が増大する部分を含む配線層と、を備えており、前記接続孔の内部に、前記接続孔の内壁と前記配線層とが接していない空間領域が画成された配線構造が連設された、
プリント配線板。
【請求項５】
被配線体上に絶縁層を形成する絶縁層形成工程と、
前記被配線体の少なくとも一部を露出させるように、前記絶縁層に少なくとも一つの接続孔を形成する接続孔形成工程と、
前記接続孔の内部で前記被配線体と配線層とを接続する配線層接続工程と、
を備えており、
前記配線層接続工程においては、前記接続孔の内部において、前記被配線体に向かって前記配線層の断面積が増大する部分を含むように、且つ、前記接続孔の内壁と前記配線層とが接していない空間領域が画成されるように、前記配線層と前記被配線体とを接続する、
配線構造の形成方法。
【請求項１】
接続孔が形成された絶縁層と、
前記接続孔の底部に少なくとも一部が露出するように配置された被配線体と、
前記接続孔の内部で前記被配線体と接続された配線層と、
を備えており、
前記配線層は、前記被配線体に向かって断面積が増大する部分を含み、且つ、前記接続孔の内壁の少なくとも一部と前記配線層とが接していない空間領域が画成されるように、設けられたものである、
配線構造。
【請求項２】
前記配線層の上端部の幅が、前記接続孔の開口幅径よりも小さくされている、
請求項１記載の配線構造。
【請求項３】
前記配線層は、前記接続孔の底部に露出した前記被配線体の露出面の全体を覆うように設けられたものである、
請求項１又は２記載の配線構造。
【請求項４】
接続孔が形成された絶縁層、前記接続孔の底部に少なくとも一部が露出するように前記絶縁層の下部又は内部に配置された被配線体、及び、前記接続孔の内部において、前記被配線体と接続しており且つ該配線体に向かって断面積が増大する部分を含む配線層と、を備えており、前記接続孔の内部に、前記接続孔の内壁と前記配線層とが接していない空間領域が画成された配線構造が連設された、
プリント配線板。
【請求項５】
被配線体上に絶縁層を形成する絶縁層形成工程と、
前記被配線体の少なくとも一部を露出させるように、前記絶縁層に少なくとも一つの接続孔を形成する接続孔形成工程と、
前記接続孔の内部で前記被配線体と配線層とを接続する配線層接続工程と、
を備えており、
前記配線層接続工程においては、前記接続孔の内部において、前記被配線体に向かって前記配線層の断面積が増大する部分を含むように、且つ、前記接続孔の内壁と前記配線層とが接していない空間領域が画成されるように、前記配線層と前記被配線体とを接続する、
配線構造の形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００８−１５９８１８（Ｐ２００８−１５９８１８Ａ）
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願番号】特願２００６−３４６８１７（Ｐ２００６−３４６８１７）
【出願日】平成１８年１２月２２日（２００６．１２．２２）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２０年７月１０日（２００８．７．１０）
【国際特許分類】
【出願日】平成１８年１２月２２日（２００６．１２．２２）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]