メモリ装置、メモリ認証システム、及びメモリ認証プログラム
【課題】外部装置に標準的に実装されているアクセス手段を利用して、半導体メモリに対する書込み及び読出しの認証を行うことができる、メモリ装置を提供すること。
【解決手段】
非接触ＩＣカード１０は、カード処理装置２０からの読出し及び書込みを受ける非接触ＩＣカード１０であって、カード処理装置２０による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な不揮発性メモリ１２と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能なデータ交換用レジスタ１３と、第１認証情報を生成し、当該生成した第１認証情報をデータ交換用レジスタ１３に書込む、認証情報生成部１４ａと、カード処理装置２０からデータ交換用レジスタ１３に書込まれた第２認証情報を当該データ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御部１４ｂとを備える。
【解決手段】
非接触ＩＣカード１０は、カード処理装置２０からの読出し及び書込みを受ける非接触ＩＣカード１０であって、カード処理装置２０による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な不揮発性メモリ１２と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能なデータ交換用レジスタ１３と、第１認証情報を生成し、当該生成した第１認証情報をデータ交換用レジスタ１３に書込む、認証情報生成部１４ａと、カード処理装置２０からデータ交換用レジスタ１３に書込まれた第２認証情報を当該データ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御部１４ｂとを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置、メモリ認証システム、及びメモリ認証プログラムに関する。
【背景技術】
【０００２】
近年、半導体メモリの高密度化・小型化に伴い、非接触型ＩＣカード、携帯電話、携帯ゲーム機用メディア等において半導体メモリが広く用いられている。この半導体メモリには、ＩＣカードや携帯電話のＩＤ番号、ユーザの個人情報等、第三者による不正なアクセスから保護すべきデータや、ゲームのコンテンツ等、不正なコピーを防ぐべきデータ等が格納される。従って、半導体メモリに格納されるこれらのデータを不正アクセスや不正コピーから保護するため、次のような保護方法が従来用いられている。
【０００３】
例えば、半導体メモリに対する外部装置による不正アクセス等を防ぐため、半導体メモリと外部装置との間で認証を行う方法がある。この認証方式としては、例えばチャレンジ／レスポンス方式がある。このチャレンジ／レスポンス方式においては、半導体メモリにアクセスをしようとする外部装置が認証要求を半導体メモリに送信すると、半導体メモリは外部装置に対して乱数等のチャレンジデータを送信する。このチャレンジデータに基づき、外部装置は特定の関数を用いてレスポンスデータを生成し、当該生成したレスポンスデータを半導体メモリに送信する。半導体メモリは、外部装置に送信したチャレンジデータから別途生成したレスポンスデータと、外部装置から受信したレスポンスデータとを比較し、両者が一致するか否かに基づいて外部装置の認証を行う。これにより、特定の関数を有する外部装置のみが半導体メモリへアクセス可能となる（例えば、特許文献１参照）。
【０００４】
また、半導体メモリと外部装置との間でデータの通信を行なう際に、データ自体を公開鍵暗号方式等の暗号技術を用いて暗号化することにより、第三者によるデータのコピーや閲覧等を防止する方法や、電子署名が付されていない不正コピーされたデータの利用を禁止する方法等も利用されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８３９９１（段落００５７）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の如き従来のチャレンジ／レスポンス方式では、チャレンジ／レスポンス方式による認証専用のコマンドを用いなければならない等、通常のメモリシステムにおけるメモリへのアクセス手段とは異なるアクセス手段を用いる必要があった。従って、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格等、認証専用のコマンドがない通信規格を利用する機器においては、従来のチャレンジ／レスポンス方式を利用して認証を行うことが困難であった。
【０００７】
本発明は、上記に鑑みてなされたものであって、外部装置に標準的に実装されているアクセス手段を利用して、半導体メモリに対する書込み及び読出しの認証を行うことができる、メモリ装置、メモリ認証システム、及びメモリ認証プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
この請求項１に記載のメモリ装置、請求項３に記載のメモリ認証システム又は請求項７に記載のメモリ認証プログラムによれば、メモリ装置は、外部装置による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段とを備え、第２記憶手段から第１認証情報を読出した外部装置によって当該第２記憶手段に書込まれた第２認証情報に基づいて認証を行う。従って、外部装置に標準的に実装されているアクセス手段を利用して、第２記憶手段を介してメモリ装置に対する書込み及び読出しの認証を行うことができる。
【０００９】
また、請求項２に記載のメモリ装置、又は請求項４に記載のメモリ認証システムによれば、メモリ装置は、情報の読出し及び書込みが可能な第１記憶手段と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段とを備え、外部装置は、第２記憶手段から第１認証情報を読出したメモリ装置によって第２記憶手段に書込まれた第２認証情報に基づいて認証を行う。従って、外部装置に標準的に実装されているアクセス手段を利用して、第２記憶手段を介してメモリ装置の認証を行うことができる。
【００１０】
また、請求項５に記載のメモリ認証システムによれば、第１記憶手段は不揮発性メモリであり、第２記憶手段は不揮発性メモリのメモリ空間外のメモリ番地が割り当てられたレジスタであるので、外部装置に標準的に実装されている、不揮発性メモリへのアクセス手段を利用して、レジスタを介してメモリ装置に対する書込み及び読出しの認証を行うことができる。
【００１１】
また、請求項６に記載のメモリ認証システムによれば、不揮発性メモリは、レジスタと同じメモリ番地が割り当てられたダミーメモリを含み、認証情報生成手段や認証要求手段は、認証情報をレジスタに書込む際にダミーメモリへの書込みも行う。これにより、レジスタに情報を書き込む場合でも不揮発性メモリへの情報の書込み時と同様の電力消費、及び書込み時間を発生させることができ、外部から観測した消費電力や書き込み時間に基づいて第１認証情報の出力等の認証に関する処理の実行の有無を推測されることを防止できる。
【図面の簡単な説明】
【００１２】
【図１】メモリ認証システムの電気的構成を機能概念的に示したブロック図である。
【図２】アクセス管理部の回路構成を概念的に例示した図である。
【図３】認証処理のフローチャートである。
【図４】非接触ＩＣカードの電気的構成を機能概念的に示したブロック図である。
【図５】バスＡのバス構成を概念的に示した図である。
【図６】不揮発性メモリからの読出しにおけるシステムバスのタイミングチャートである。
【図７】不揮発性メモリへの書込みにおけるシステムバスのタイミングチャートである。
【図８】認証処理のフローチャートである。
【図９】実施の形態３に係るメモリ認証システムの電気的構成を機能概念的に示したブロック図である。
【図１０】認証処理のフローチャートである。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、この発明に係るメモリ装置、メモリ認証システム、及びメモリ認証プログラムの各実施の形態を詳細に説明する。
【００１４】
まず、〔Ｉ〕各実施の形態の具体的内容について順次説明し、次に、〔ＩＩ〕各実施の形態に対する変形例について説明する。ただし、各実施の形態によって本発明が限定されるものではない。なお、メモリ装置、メモリ認証システム、及びメモリ認証プログラムの適用対象は任意で、例えば、この発明に係るメモリ装置を、非接触ＩＣカード、携帯情報端末、携帯ゲーム機用メディア等のメモリ装置に適用することができる。また、この発明に係るメモリ認証システムを、メモリ装置として非接触ＩＣカード、携帯情報端末、又は携帯ゲーム機用メディア等を備え、当該メモリ装置に対応する外部装置としてカード処理装置、端末情報処理装置、又は携帯ゲーム機等を備えるメモリ認証システムに適用することができる。以下の実施の形態では、メモリ装置として非接触ＩＣカードが用いられ、外部装置としてカード処理装置及びカード処理システムが用いられる場合を例示して説明する。
【００１５】
〔Ｉ〕各実施の形態の具体的内容
まず、各実施の形態の具体的内容について説明する。
【００１６】
〔実施の形態１〕
最初に、実施の形態１について説明する。この形態は、メモリ装置に対する外部装置による読出し及び書込みの認証を行う形態である。
【００１７】
（構成）
まず、メモリ認証システムの構成を説明する。図１はメモリ認証システムの電気的構成を機能概念的に示したブロック図である。図１に示すようにメモリ認証システム１は、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０を備えている。
【００１８】
（構成−非接触ＩＣカード）
非接触ＩＣカード１０は、カード処理装置２０からの読出し及び書込みを受けるメモリ装置であって、通信部１１、不揮発性メモリ１２、データ交換用レジスタ１３、及び制御部１４を、システムバス１５にて通信可能に接続して構成されている。
【００１９】
通信部１１は、カード処理装置２０との間で情報の非接触通信を行なう通信手段である。この通信部１１は、例えば公知のＲＦフロントエンドとして構成されている。
【００２０】
不揮発性メモリ１２は、カード処理装置２０との間における認証が行われた場合にのみ、当該カード処理装置２０に対する読出しコマンドによる情報の読出し及び書込みコマンドによる情報の書き込みが可能なメモリであり、特許請求の範囲における第１記憶手段に対応する。この不揮発性メモリ１２としては、例えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が用いられる。本実施の形態１では、不揮発性メモリ１２はアドレス０ｘ００から０ｘＥＦにマッピングされているものとする。
【００２１】
データ交換用レジスタ１３は、不揮発性メモリ１２に対するコマンドと同様の読出し及び書込みコマンドによって、認証に関する情報の読出し及び書込みが可能なレジスタであり、特許請求の範囲における第２記憶手段に対応する。このデータ交換用レジスタ１３としては、例えばフリップフロップ等の回路素子を用いた公知のレジスタが用いられる。本実施の形態１では、データ交換用レジスタ１３は不揮発性メモリ１２のアドレスとは異なるアドレス０ｘＦ０から０ｘＦＦにマッピングされている。
【００２２】
制御部１４は、非接触カードとカード処理装置２０との間の認証に関する制御を行う制御手段であり、例えばアナログ回路やデジタル回路、及び当該回路上で動作する各種のプログラムによって構成されており、機能概念的に、認証情報生成部１４ａ、認証制御部１４ｂ、及びアクセス管理部１４ｃを備える。認証情報生成部１４ａは、認証に関する第１認証情報を生成し、当該生成した第１認証情報をデータ交換用レジスタ１３に書込む、認証情報生成手段である。この「第１認証情報」は、従来のチャレンジ／レスポンス方式におけるチャレンジデータに対応する。認証制御部１４ｂは、カード処理装置２０からデータ交換用レジスタ１３に書込まれた、認証に関する第２認証情報を当該データ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御手段である。この「第２認証情報」は、従来のチャレンジ／レスポンス方式におけるレスポンスデータに対応する。アクセス管理部１４ｃは、認証結果に基づき、カード処理装置２０からの不揮発性メモリ１２やデータ交換用レジスタ１３に対するアクセスの管理を行うアクセス管理手段である。図２は、アクセス管理部１４ｃの回路構成を概念的に例示した図である。図２に示すように、アクセス管理部１４ｃは、コンパレータ１４ｄ、第１ＡＮＤゲート１４ｅ、及び第２ＡＮＤゲート１４ｆを備える。例えばアクセス管理部１４ｃが不揮発性メモリ１２に対する書込みの管理を行う場合、コンパレータ１４ｄは、不揮発性メモリ１２のアドレスと、カード処理装置２０からの書込み対象となるアドレスとの入力を受け、その比較結果（例えば、両者が一致した場合に「１」、不一致の場合に「０」）を出力する。第１ＡＮＤゲート１４ｅには、コンパレータ１４ｄからの出力値と、認証制御部１４ｂによる認証結果に対応する認証済みフラグ（例えば、認証された場合に「１」、認証が拒否された場合に「０」）とが入力される。第２ＡＮＤゲート１４ｆには、第１ＡＮＤゲート１４ｅからの出力値と、書込み制御信号（例えば、書込み要求がある場合に「１」）とが入力される。あるいは、アクセス管理部１４ｃが不揮発性メモリ１２からの読出しの管理を行う場合には、コンパレータ１４ｄは、不揮発性メモリ１２のアドレスと、カード処理装置２０からの読出し対象となるアドレスとの入力を受ける。また、第２ＡＮＤゲート１４ｆには、第１ＡＮＤゲート１４ｅからの出力値と、読出し制御信号とが入力される。
【００２３】
（構成−カード処理装置）
図１に戻り、カード処理装置２０は、非接触ＩＣカード１０に対する情報の読出し及び書込みを行う外部装置であって、通信給電部２１、ネットワークインタフェース（以下「ネットワークＩＦ」）２２、及び制御部２３を、システムバス２４にて通信可能に接続して構成されている。
【００２４】
通信給電部２１は、非接触ＩＣカード１０との間で情報の通信を行なうとともに、当該非接触ＩＣカード１０に電磁誘導等の公知の方法で給電する通信給電手段である。
【００２５】
ネットワークＩＦ２２は、カード処理装置２０がカード処理システム３０との間でネットワーク２を介した通信を行うための通信制御インターフェースである。このネットワークＩＦ２２は、例えばネットワークボードとして構成されている（後述するネットワークＩＦ３１についても同じ）。
【００２６】
制御部２３は、カード処理装置２０の各部を制御する制御手段であり、ＣＰＵや、このＣＰＵ上で解釈実行される各種のプログラム（ＯＳなどの制御プログラムや、各種の処理手順などを規定したプログラム）、及び所要プログラムや所要データを格納するための内部メモリを備えて構成される（後述する制御部３２についても同じ）。
【００２７】
（構成−カード処理システム）
カード処理システム３０は、ネットワークＩＦ３１及び制御部３２を、システムバス３３にて通信可能に接続して構成されている。
【００２８】
ネットワークＩＦ３１は、カード処理システム３０がカード処理装置２０との間でネットワーク２を介した通信を行うための通信制御インターフェースである。
【００２９】
制御部３２は、カード処理システム３０の各部を制御する制御手段であり、機能概念的に認証要求部３２ａを備える。認証要求部３２ａは、第１認証情報をカード処理装置２０の通信給電部２１を介してデータ交換用レジスタ１３から読出し、当該読出した第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報をカード処理装置２０の通信給電部２１を介してデータ交換用レジスタ１３に書込む、認証要求手段である。
【００３０】
（処理）
次に、図１に示したメモリ認証システム１にて行われる認証処理について説明する。図３は認証処理のフローチャートである。この認証処理は、例えば、カード処理装置２０から非接触ＩＣカード１０の制御部１４に対して通信部１１を介してアクセス要求が行われた場合に起動される。
【００３１】
認証処理が起動すると、非接触ＩＣカード１０の認証情報生成部１４ａは第１認証情報を生成する（ＳＡ１）。例えば、認証情報生成部１４ａは第１認証情報として擬似乱数を生成する。この擬似乱数は、例えば、不揮発性メモリ１２に格納されている可変情報（例えば、キャッシュカードに格納されている預金残高の情報等）を、固定の乱数生成鍵を用いて暗号化することによって得られる。
【００３２】
続いて、認証情報生成部１４ａは、ＳＡ１で生成した第１認証情報をデータ交換用レジスタ１３に書込むとともに、認証制御部１４ｂに転送する（ＳＡ２）。
【００３３】
次に、カード処理装置２０の制御部２３は、データ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに格納されている第１認証情報を、通信給電部２１を介して読出しコマンドを用いて読出し、当該読出した第１認証情報をネットワークＩＦ２２を介してカード処理システム３０に転送する（ＳＡ３）。
【００３４】
カード処理システム３０の認証要求部３２ａは、カード処理装置２０から転送された第１認証情報を、第２認証情報に変換し、第２認証情報をネットワークＩＦ３１を介してカード処理装置２０に転送する（ＳＡ４）。例えば、認証要求部３２ａは、カード処理システム３０に格納されている認証鍵を暗号鍵として、第１認証情報を第２認証情報に暗号化する。例えば、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号アルゴリズムにより暗号化を行う関数Ｆを使用して、第２認証情報＝Ｆ（第１認証情報、暗号鍵）として暗号化を行うことができる。
【００３５】
カード処理装置２０の制御部２３は、カード処理システム３０からネットワークＩＦ３１を介して転送された第２認証情報を、通信給電部２１を介して書込み専用コマンドを用いてデータ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに書込む（ＳＡ５）。
【００３６】
非接触ＩＣカード１０の認証制御部１４ｂは、データ交換用レジスタ１３に書込まれた第２認証情報を読出す（ＳＡ６）。そして、当該非接触ＩＣカード１０に格納されている認証鍵を暗号鍵として、読出した第２認証情報を第１認証情報に復号化する（ＳＡ７）。
【００３７】
続いて、認証制御部１４ｂは、ＳＡ７で復号化した第１認証情報と、ＳＡ２で認証情報生成部１４ａから転送された第１認証情報とを比較し、両者が一致するか否かを判定する（ＳＡ８）。その結果、両者が一致すると判定した場合（ＳＡ８、Ｙｅｓ）、認証制御部１４ｂは、カード処理装置２０によるアクセスは正当であるとし、不揮発性メモリ１２に対するカード処理装置２０による読出し及び書込みの認証を行う（ＳＡ９）。この場合、アクセス管理部１４ｃは、カード処理装置２０からの不揮発性メモリ１２に対する情報の読出し及び書込みを可能とする。
【００３８】
例えば、ＳＡ９において認証制御部１４ｂにより読出し及び書込みの認証が行われた場合、図２に示した認証済みフラグとして「１」が第１ＡＮＤゲート１４ｅに入力される。また、カード処理装置２０から入力された書込み対象となるアドレスと、不揮発性メモリ１２のアドレスとが一致している場合、コンパレータ１４ｄから「１」が第１ＡＮＤゲート１４ｅに入力される。この場合、第１ＡＮＤゲート１４ｅから第２ＡＮＤゲート１４ｆには「１」が入力される。従って、第２ＡＮＤゲート１４ｆに書込み制御信号として「１」が入力された場合、第２ＡＮＤゲート１４ｆからは書込み制御信号「１」が出力され、書込み対象となるアドレスに情報の書込みが行われる。
【００３９】
一方、ＳＡ７で復号化した第１認証情報と、ＳＡ２で認証情報生成部１４ａから転送された第１認証情報とが一致しないと判定した場合（ＳＡ８、Ｎｏ）、認証制御部１４ｂは、カード処理装置２０によるアクセスは不正であるとし、不揮発性メモリ１２に対するカード処理装置２０による読出し及び書込みの認証を拒否する（ＳＡ１０）。この場合、アクセス管理部１４ｃは、カード処理装置２０からの不揮発性メモリ１２に対する情報の読出し及び書込みを不可とする。
【００４０】
例えば、ＳＡ１０において認証制御部１４ｂにより読出し及び書込みの認証が拒否された場合、図２に示した認証済みフラグとして「０」が第１ＡＮＤゲート１４ｅに入力される。また、カード処理装置２０から入力された書込み対象となるアドレスと、不揮発性メモリ１２のアドレスとが一致している場合、コンパレータ１４ｄから「１」が第１ＡＮＤゲート１４ｅに入力される。この場合、第１ＡＮＤゲート１４ｅから第２ＡＮＤゲート１４ｆには「０」が入力される。従って、第２ＡＮＤゲート１４ｆに書込み制御信号として「１」が入力されたとしても、第２ＡＮＤゲート１４ｆからは書込み制御信号「０」が出力されるため、書込み対象となるアドレスに情報の書込みが行われることはない。
【００４１】
ＳＡ９又はＳＡ１０の処理の後、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０は、認証処理を終了する。
【００４２】
〔実施の形態２〕
次に、実施の形態２について説明する。この形態は、第１認証情報や第２認証情報をデータ交換用レジスタ１３に書込む際、レジスタと同じメモリ番地が割り当てられたダミーメモリにも書込む形態である。なお、実施の形態２の構成は、特記する場合を除いて実施の形態１の構成と略同一であり、実施の形態１の構成と略同一の構成についてはこの実施の形態１で用いたものと同一の符号及び／又は名称を必要に応じて付して、その説明を省略する。
【００４３】
（構成−非接触ＩＣカード）
まず、非接触ＩＣカード１０の構成を説明する。図４は、非接触ＩＣカード１０の電気的構成を機能概念的に示したブロック図である。図４に示したように、本実施の形態２に係る通信部１１は、クロック生成部１１ａを備えている。クロック生成部１１ａは、一定周期のクロック信号を出力する。
【００４４】
不揮発性メモリ１２は、メモリセル１２ａ及びチャージポンプ１２ｂを備えている。メモリセル１２ａは、情報の記憶を行う記憶素子である。チャージポンプ１２ｂは、メモリセル１２ａへの情報の書込みを行う際に必要な書込み電圧を発生させるための、昇圧回路である。このチャージポンプ１２ｂは、例えばコンデンサとスイッチとを組合わせて構成される。
【００４５】
また、本実施の形態２に係る不揮発性メモリ１２は、データ交換用レジスタ１３と同じアドレスが割り当てられたダミーメモリ１２ｃを含む。
【００４６】
制御部１４は、実施の形態１における認証情報生成部１４ａ、認証制御部１４ｂ、及びアクセス管理部１４ｃに加えて、カウンタ１４ｇを備える。カウンタ１４ｇは、クロック生成部１１ａから出力されたクロック信号を計数し、予め設定された最大値を超えてオーバーフローした時にはラッチ信号を出力する。このカウンタ１４ｇとしては、例えば、シフトレジスタ等を用いたプログラマブル・カウンタを用いることができる。
【００４７】
システムバス１５は、バスＡ１５ａ及びバスＢ１５ｂを備えている。図５は、バスＡ１５ａのバス構成を概念的に示した図である。なお、バスＢ１５ｂのバス構成もバスＡ１５ａと同様である。図５に示したように、バスＡ１５ａは、データバス１５ｃ、アドレスバス１５ｄ、及びコントロールバス１５ｅを備える。データバス１５ｃはデータを転送するためのバスであり、例えば図５に示したように、Ｄ０からＤ７までの８ビットのバス幅を有している。アドレスバス１５ｄはアドレスを転送するためのバスであり、例えば図５に示したように、Ａ０からＡ７までの８ビットのバス幅を有している。コントロールバス１５ｅは不揮発性メモリ１２やデータ交換用レジスタ１３等の周辺装置の制御情報を転送するためのバスである。この制御情報として、周辺装置の活性化信号であるチップ・イネーブル信号（ＣＥ）、周辺装置への読出し指示信号であるアウトプット・イネーブル信号（ＯＥ）、及び周辺装置への書込み指示信号であるライト・イネーブル信号（ＷＥ）が含まれる。なお、以下の説明ではこれらの信号は負論理（信号が低レベルの場合にＴＲＵＥ、高レベルの場合にＦＡＬＳＥ）で出力されるものとする。
【００４８】
また、バスＢ１５ｂには、バスＡ１５ａを流れる信号を公知のインバータ（図示省略）により反転した信号が常時流される。これにより、システムバス１５全体としての消費電力は、バスＡ１５ａ及びバスＢ１５ｂを流れる信号の内容、信号の出力元や出力先のアドレス、用いられたコマンド等に関わらず、一定に保たれる。
【００４９】
（動作）
次に、非接触ＩＣカード１０の内部における情報の読出し及び書込みの動作について説明する。図６は不揮発性メモリ１２からの読出しにおけるシステムバス１５のタイミングチャート、図７は不揮発性メモリ１２への書込みにおけるシステムバス１５のタイミングチャートである。
【００５０】
（動作−不揮発性メモリからの情報の読出し）
図６に示すように、不揮発性メモリ１２から情報の読出しを行う場合、制御部１４は、読出し対象である不揮発性メモリ１２を活性化するため、不揮発性メモリ１２に対するチップ・イネーブル信号を低レベルとする（ｔ１）。続いて、読出し対象のアドレスをアドレスバス１５ｄに出力し（ｔ２）、更に不揮発性メモリ１２に対するアウトプット・イネーブル信号を低レベルとする（ｔ３）。
【００５１】
不揮発性メモリ１２は、チップ・イネーブル信号が低レベルの場合、アウトプット・イネーブル信号が低レベルになると、その次のクロックの立下りで読出し対象のアドレスをアドレスバス１５ｄから取得し（ｔ４）、当該アドレスに対応して格納されている情報を次のクロックの立下りでデータバス１５ｃに出力する（ｔ５）。データバス１５ｃに出力された情報は、制御部１４によって取得される。
【００５２】
（動作−不揮発性メモリへの情報の書込み）
図７に示すように、不揮発性メモリ１２への情報の書込みを行う場合、制御部１４は、書込み対象である不揮発性メモリ１２を活性化するため、不揮発性メモリ１２に対するチップ・イネーブル信号を低レベルとする（ｔ６）。続いて、書込み対象のアドレスをアドレスバス１５ｄに出力するとともに、書込み対象の情報をデータバス１５ｃに出力する（ｔ７）。その後、不揮発性メモリ１２に対するライト・イネーブル信号を低レベルとする（ｔ８）。
【００５３】
不揮発性メモリ１２は、チップ・イネーブル信号が低レベルの場合、ライト・イネーブル信号が低レベルになると、その次のクロックの立下りで書込み対象のアドレスをアドレスバス１５ｄから取得するとともに、書込み対象の情報をデータバス１５ｃから取得する（ｔ９）。そして、さらに次のクロックの立下りでチャージポンプ１２ｂを動作させることで書込み電圧を発生させ、取得した情報をメモリセル１２ａに書込む（ｔ１０）。
【００５４】
なお、メモリセル１２ａに書込みを行うためには十分な電荷を蓄積する必要があるため、一般的には１ミリ秒オーダの時間が必要となる。この電荷の蓄積時間は、例えばカウンタ１４ｇを用いて計時される。
【００５５】
（動作−データ交換用レジスタからの情報の読出し）
データ交換用レジスタ１３からの情報の読出しは、不揮発性メモリ１２からの情報の読出しと同様である。すなわち、データ交換用レジスタ１３に対するチップ・イネーブル信号を低レベルとした後、読出し対象のアドレスをアドレスバス１５ｄに出力し、更にデータ交換用レジスタ１３に対するアウトプット・イネーブル信号を低レベルとすることにより、データ交換用レジスタ１３からの情報の読出しが行われる。
【００５６】
（動作−データ交換用レジスタへの情報の書込み）
データ交換用レジスタ１３への情報の書込みを行う場合、制御部１４は、データ交換用レジスタ１３に対するチップ・イネーブル信号を低レベルとした後、書込み対象のアドレスをアドレスバス１５ｄに出力とともに、書込み対象の情報をデータバス１５ｃに出力し、更にデータ交換用レジスタ１３に対するライト・イネーブル信号を低レベルとする。
【００５７】
データ交換用レジスタ１３は、チップ・イネーブル信号が低レベルの場合、ライト・イネーブル信号が低レベルになると、その次のクロックの立下りで書込み対象のアドレスをアドレスバス１５ｄから取得するとともに、書込み対象の情報をデータバス１５ｃから取得し、当該データ交換用レジスタ１３への書込みを行う。データ交換用レジスタ１３への書込みの場合は、メモリセル１２ａへの書込みと異なり、高圧の書込み電圧を発生させる必要がなく、書込み自体も高速であるため、不揮発性メモリ１２への書込みと比較して極めて短時間書込みが終了する。例えば、ＥＥＰＲＯＭへの書込み（厳密には消去＋書込み）の時間は、ＥＥＰＲＯＭのセル構造や書込みプロセスによって異なるが、概ね数ｍｓオーダであるのに対して、データ交換用レジスタ１３への書込みは、受信キャリア（ｆｃ＝１３．５６ＭＨｚ）を４分周してバス・クロックとし、４クロック（ステート）で書き込みを行う場合を想定すると、４×４／（１３．５６×１０−６）≒１．１８μｓとなる。
【００５８】
更に、データ交換用レジスタ１３への情報の書込みを行う際、制御部１４は不揮発性メモリ１２に対してもチップ・イネーブル信号を低レベルとする。これにより、書き込み対象であるデータ交換用レジスタ１３と同じアドレスのダミーメモリ１２ｃに対しても、情報の書込みが行われる。これに伴い、不揮発性メモリ１２に書込みを行うためのチャージポンプ１２ｂの動作が発生し、上述の不揮発性メモリ１２への情報の書込み時と同様の電力消費、及び書込み時間が発生する。
【００５９】
（処理）
次に、本実施の形態２に係るメモリ認証システム１にて行われる認証処理について説明する。図８は認証処理のフローチャートである。なお、本実施の形態２における認証処理のＳＢ３からＳＢ１２の各処理は、実施の形態１における認証処理のＳＡ１からＳＡ１０と同様であるので、説明を省略する。
【００６０】
認証処理が起動すると、認証情報生成部１４ａは、カウンタ１４ｇがラッチ信号を出力するための最大値を設定する（ＳＢ１）。この最大値は、例えば擬似乱数として生成される。
【００６１】
続いて、認証情報生成部１４ａは、カウンタ１４ｇからラッチ信号が入力されたか否かを判定し（ＳＢ２）、ラッチ信号が入力されていない場合（ＳＢ２、Ｎｏ）、ラッチ信号が入力されるまで待機する。そして、ラッチ信号が入力されたと判定した場合（ＳＢ２、Ｙｅｓ）、認証情報生成部１４ａは第１認証情報を生成する（ＳＢ３）。
【００６２】
これにより、カード処理装置２０から非接触ＩＣカード１０の制御部１４に対して通信部１１を介してアクセス要求が行われてから第１認証情報が生成されるまでに要する時間は、認証処理が実行される毎に、カウンタ１４ｇの最大値に応じてランダムに変化することになる。
【００６３】
〔実施の形態３〕
次に、実施の形態３について説明する。この形態は、メモリ装置の認証を行う形態である。なお、実施の形態３の構成は、特記する場合を除いて実施の形態１の構成と略同一であり、実施の形態１の構成と略同一の構成についてはこの実施の形態１で用いたものと同一の符号及び／又は名称を必要に応じて付して、その説明を省略する。
【００６４】
（構成）
まず、メモリ認証システム１の構成を説明する。図９は実施の形態３に係るメモリ認証システム１の電気的構成を機能概念的に示したブロック図である。
【００６５】
（構成−非接触ＩＣカード）
本実施の形態３においては、非接触ＩＣカード１０の制御部１４は、実施の形態１の制御部１４における認証情報生成部１４ａ及び認証制御部１４ｂに代えて、認証要求部１４ｈを備える。認証要求部１４ｈは、カード処理装置２０から書込まれた第１認証情報をデータ交換用レジスタ１３から読出し、当該読出した第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報をデータ交換用レジスタ１３に書込む、認証要求手段である。
【００６６】
（構成−カード処理システム）
本実施の形態３においては、カード処理システム３０の制御部３２は、実施の形態１の制御部３２における認証要求部３２ａに代えて、認証情報生成部３２ｂ及び認証制御部３２ｃを備える。認証情報生成部３２ｂは、第１認証情報を生成し、当該生成した第１認証情報を、カード処理装置２０を介してデータ交換用レジスタ１３に書込む、認証情報生成手段である。認証制御部３２ｃは、認証要求部１４ｈによって書込みされた第２認証情報を、カード処理装置２０を介してデータ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御手段である。
【００６７】
（処理）
次に、図９に示したメモリ認証システム１にて行われる認証処理について説明する。図１０は認証処理のフローチャートである。この認証処理は、例えば、非接触ＩＣカード１０からカード処理装置２０の制御部２３に対して通信給電部２１を介してアクセス要求が行われた場合に起動される。
【００６８】
認証処理が起動すると、カード処理システム３０の認証情報生成部３２ｂは第１認証情報を生成し、認証制御部３２ｃに転送するとともに、ネットワークＩＦ３１を介してカード処理装置２０に転送する（ＳＣ１）。例えば、認証情報生成部３２ｂは第１認証情報として擬似乱数を生成する。この擬似乱数は、例えば、年月日等の可変情報を、固定の乱数生成鍵を用いて暗号化することによって得られる。
【００６９】
続いて、カード処理装置２０の制御部２３は、ＳＣ１で転送された第１認証情報を、通信給電部２１を介して書込み専用コマンドを用いてデータ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに書込む（ＳＣ２）。
【００７０】
次に、非接触ＩＣカード１０の認証要求部１４ｈは、データ交換用レジスタ１３に書込まれた第１認証情報を読出し（ＳＣ３）、当該非接触ＩＣカード１０に格納されている認証鍵を暗号鍵として、第２認証情報に変換する（ＳＣ４）。そして、認証要求部１４ｈは、変換した第２認証情報をデータ交換用レジスタ１３に書込む（ＳＣ５）。
【００７１】
カード処理装置２０の制御部２３は、データ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに格納されている第２認証情報を、通信給電部２１を介して読出しコマンドを用いて読出し、当該読出した第２認証情報をネットワークＩＦ２２を介してカード処理システム３０に転送する（ＳＣ６）。カード処理システム３０の認証制御部３２ｃは、当該カード処理システム３０に格納されている認証鍵を暗号鍵として、読出した第２認証情報を第１認証情報に復号化する（ＳＣ７）。
【００７２】
続いて、認証制御部３２ｃは、ＳＣ７で復号化した第１認証情報と、ＳＣ２で認証情報生成部３２ｂから転送された第１認証情報とを比較し、両者が一致するか否かを判定する（ＳＣ８）。その結果、両者が一致すると判定した場合（ＳＣ８、Ｙｅｓ）、認証制御部３２ｃは、非接触ＩＣカード１０によるアクセスは正当であるとし、非接触ＩＣカード１０の認証を行う（ＳＣ９）。
【００７３】
一方、ＳＣ７で復号化した第１認証情報と、ＳＣ２で認証情報生成部３２ｂから転送された第１認証情報とが一致しないと判定した場合（ＳＣ８、Ｎｏ）、認証制御部３２ｃは、非接触ＩＣカード１０によるアクセスは不正であるとし、非接触ＩＣカード１０の認証を拒否する（ＳＣ１０）。
【００７４】
ＳＣ９又はＳＣ１０の処理の後、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０は、認証処理を終了する。
【００７５】
〔ＩＩ〕各実施の形態に対する変形例
以上、本発明に係る各実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
【００７６】
（変形例−相互認証について）
上述した実施の形態１と実施の形態３とを組合わせて、非接触ＩＣカード１０とカード処理システム３０との間で相互に認証を行うように構成してもよい。例えば、非接触ＩＣカード１０の制御部１４とカード処理システム３０の制御部３２との双方に、認証情報生成部、認証制御部、及び認証要求部を設け、実施の形態１で説明した認証処理と、実施の形態３で説明した認証処理とを実行させる。これにより、非接触ＩＣカード１０に対するカード処理システム３０による読出し及び書込みの認証と、カード処理システム３０にアクセスする非接触ＩＣカード１０の認証とが共に行われた場合にのみ、非接触ＩＣカード１０の制御部１４とカード処理システム３０とを相互にアクセス可能とすることができる。
【００７７】
（変形例−認証情報生成部について）
上述した各実施の形態の非接触ＩＣカード１０の制御部１４に、認証制御部１４ｂ、認証情報生成部１４ａ、又は認証要求部１４ｈ等と比較して消費電力の大きい素子を実装し、当該消費電力が常時変動するように動作させてもよい。これにより、非接触ＩＣカード１０の消費電力が外部から計測された場合に、当該消費電力に基づいて第１認証情報の出力等の認証に関する処理の実行の有無を推測されることを防止できる。
【００７８】
（変形例−データ交換用レジスタについて）
上述した各実施の形態では、データ交換用レジスタ１３に一定のアドレス（０ｘＦ０から０ｘＦＦ）が割り当てられているが、異なるアドレスを各非接触カード１０のデータ交換用レジスタ１３に割り当ててもよい。このような異なるアドレスの割り当て方法としては、例えば、以下の２つの方法が挙げられる。第１の方法は、データ交換用レジスタ１３のアドレスとして、各非接触ＩＣカード１０の製造時や発行時に、カード毎又はロット毎に異なるアドレスを書き込む方法である。第２の方法は、データ交換用レジスタ１３のアドレスとして、同一の非接触ＩＣカード１０においてセッション毎に異なるアドレスを持たせる方法であり、電磁誘導等による給電を受ける毎に、第１認証情報として使用する擬似乱数又はその一部を新規なアドレスとして使用する方法である。このような２つの方法によりアドレスの設定を行った場合においては、当該アドレスが非接触ＩＣカード１０の外部から指定された際に、当該アドレスに基づいてデータ交換用レジスタ１３にアクセスすることで、一層秘匿性の高い通信を行うことが可能となる。
【００７９】
あるいは、非接触ＩＣカード１０とカード処理装置２０との間の通信セッション毎に、データ交換用レジスタ１３のアドレスを変更するようにしてもよい。例えば、通信セッション毎に、公知の乱数生成手段を用いて生成した乱数を用いてデータ交換用レジスタ１３のアドレスを更新すると共に、当該更新したデータ交換用レジスタ１３のアドレスを、データ交換用レジスタ１３とは別に非接触ＩＣカード１０に設けたアドレス格納用レジスタに格納し、認証情報生成部１４ａ、認証制御部１４ｂ、及びカード処理装置２０がデータ交換用レジスタ１３に対する書込みや読出しを行う際に、そのアドレス格納用レジスタに格納されたデータ交換用レジスタ１３のアドレスを参照するようにしてもよい。
【００８０】
このような方法を実現するためには、非接触ＩＣカード１０に持たせるアドレスとカード処理装置２０に保持させるアドレスを相互に一致させる必要があるが、例えば同一の計算方法を利用してアドレス値を変化させることで、常に同一のアドレスを保持することが可能となる。
【００８１】
（変形例−分散や統合について）
また、上述した各電気的構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成できる。例えば、カード処理装置２０とカード処理システム３０とを相互に統合してもよい。
【符号の説明】
【００８２】
１ メモリ認証システム
２ ネットワーク
１０ 非接触ＩＣカード
１１ 通信部
１１ａ クロック生成部
１２ 不揮発性メモリ
１２ａ メモリセル
１２ｂ チャージポンプ
１２ｃ ダミーメモリ
１３ データ交換用レジスタ
１４、２３、３２ 制御部
１４ａ、３２ｂ 認証情報生成部
１４ｂ、３２ｃ 認証制御部
１４ｃ アクセス管理部
１４ｄ コンパレータ
１４ｅ 第１ＡＮＤゲート
１４ｆ 第２ＡＮＤゲート
１４ｇ カウンタ
１４ｈ、３２ａ 認証要求部
１５、２４、３３ システムバス
１５ａ バスＡ
１５ｂ バスＢ
１５ｃ データバス
１５ｄ アドレスバス
１５ｅ コントロールバス
２０ カード処理装置
２１ 通信給電部
２２、３１ ネットワークＩＦ
３０ カード処理システム
【技術分野】
【０００１】
本発明は、メモリ装置、メモリ認証システム、及びメモリ認証プログラムに関する。
【背景技術】
【０００２】
近年、半導体メモリの高密度化・小型化に伴い、非接触型ＩＣカード、携帯電話、携帯ゲーム機用メディア等において半導体メモリが広く用いられている。この半導体メモリには、ＩＣカードや携帯電話のＩＤ番号、ユーザの個人情報等、第三者による不正なアクセスから保護すべきデータや、ゲームのコンテンツ等、不正なコピーを防ぐべきデータ等が格納される。従って、半導体メモリに格納されるこれらのデータを不正アクセスや不正コピーから保護するため、次のような保護方法が従来用いられている。
【０００３】
例えば、半導体メモリに対する外部装置による不正アクセス等を防ぐため、半導体メモリと外部装置との間で認証を行う方法がある。この認証方式としては、例えばチャレンジ／レスポンス方式がある。このチャレンジ／レスポンス方式においては、半導体メモリにアクセスをしようとする外部装置が認証要求を半導体メモリに送信すると、半導体メモリは外部装置に対して乱数等のチャレンジデータを送信する。このチャレンジデータに基づき、外部装置は特定の関数を用いてレスポンスデータを生成し、当該生成したレスポンスデータを半導体メモリに送信する。半導体メモリは、外部装置に送信したチャレンジデータから別途生成したレスポンスデータと、外部装置から受信したレスポンスデータとを比較し、両者が一致するか否かに基づいて外部装置の認証を行う。これにより、特定の関数を有する外部装置のみが半導体メモリへアクセス可能となる（例えば、特許文献１参照）。
【０００４】
また、半導体メモリと外部装置との間でデータの通信を行なう際に、データ自体を公開鍵暗号方式等の暗号技術を用いて暗号化することにより、第三者によるデータのコピーや閲覧等を防止する方法や、電子署名が付されていない不正コピーされたデータの利用を禁止する方法等も利用されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８３９９１（段落００５７）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の如き従来のチャレンジ／レスポンス方式では、チャレンジ／レスポンス方式による認証専用のコマンドを用いなければならない等、通常のメモリシステムにおけるメモリへのアクセス手段とは異なるアクセス手段を用いる必要があった。従って、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格等、認証専用のコマンドがない通信規格を利用する機器においては、従来のチャレンジ／レスポンス方式を利用して認証を行うことが困難であった。
【０００７】
本発明は、上記に鑑みてなされたものであって、外部装置に標準的に実装されているアクセス手段を利用して、半導体メモリに対する書込み及び読出しの認証を行うことができる、メモリ装置、メモリ認証システム、及びメモリ認証プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
この請求項１に記載のメモリ装置、請求項３に記載のメモリ認証システム又は請求項７に記載のメモリ認証プログラムによれば、メモリ装置は、外部装置による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段とを備え、第２記憶手段から第１認証情報を読出した外部装置によって当該第２記憶手段に書込まれた第２認証情報に基づいて認証を行う。従って、外部装置に標準的に実装されているアクセス手段を利用して、第２記憶手段を介してメモリ装置に対する書込み及び読出しの認証を行うことができる。
【０００９】
また、請求項２に記載のメモリ装置、又は請求項４に記載のメモリ認証システムによれば、メモリ装置は、情報の読出し及び書込みが可能な第１記憶手段と、認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段とを備え、外部装置は、第２記憶手段から第１認証情報を読出したメモリ装置によって第２記憶手段に書込まれた第２認証情報に基づいて認証を行う。従って、外部装置に標準的に実装されているアクセス手段を利用して、第２記憶手段を介してメモリ装置の認証を行うことができる。
【００１０】
また、請求項５に記載のメモリ認証システムによれば、第１記憶手段は不揮発性メモリであり、第２記憶手段は不揮発性メモリのメモリ空間外のメモリ番地が割り当てられたレジスタであるので、外部装置に標準的に実装されている、不揮発性メモリへのアクセス手段を利用して、レジスタを介してメモリ装置に対する書込み及び読出しの認証を行うことができる。
【００１１】
また、請求項６に記載のメモリ認証システムによれば、不揮発性メモリは、レジスタと同じメモリ番地が割り当てられたダミーメモリを含み、認証情報生成手段や認証要求手段は、認証情報をレジスタに書込む際にダミーメモリへの書込みも行う。これにより、レジスタに情報を書き込む場合でも不揮発性メモリへの情報の書込み時と同様の電力消費、及び書込み時間を発生させることができ、外部から観測した消費電力や書き込み時間に基づいて第１認証情報の出力等の認証に関する処理の実行の有無を推測されることを防止できる。
【図面の簡単な説明】
【００１２】
【図１】メモリ認証システムの電気的構成を機能概念的に示したブロック図である。
【図２】アクセス管理部の回路構成を概念的に例示した図である。
【図３】認証処理のフローチャートである。
【図４】非接触ＩＣカードの電気的構成を機能概念的に示したブロック図である。
【図５】バスＡのバス構成を概念的に示した図である。
【図６】不揮発性メモリからの読出しにおけるシステムバスのタイミングチャートである。
【図７】不揮発性メモリへの書込みにおけるシステムバスのタイミングチャートである。
【図８】認証処理のフローチャートである。
【図９】実施の形態３に係るメモリ認証システムの電気的構成を機能概念的に示したブロック図である。
【図１０】認証処理のフローチャートである。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、この発明に係るメモリ装置、メモリ認証システム、及びメモリ認証プログラムの各実施の形態を詳細に説明する。
【００１４】
まず、〔Ｉ〕各実施の形態の具体的内容について順次説明し、次に、〔ＩＩ〕各実施の形態に対する変形例について説明する。ただし、各実施の形態によって本発明が限定されるものではない。なお、メモリ装置、メモリ認証システム、及びメモリ認証プログラムの適用対象は任意で、例えば、この発明に係るメモリ装置を、非接触ＩＣカード、携帯情報端末、携帯ゲーム機用メディア等のメモリ装置に適用することができる。また、この発明に係るメモリ認証システムを、メモリ装置として非接触ＩＣカード、携帯情報端末、又は携帯ゲーム機用メディア等を備え、当該メモリ装置に対応する外部装置としてカード処理装置、端末情報処理装置、又は携帯ゲーム機等を備えるメモリ認証システムに適用することができる。以下の実施の形態では、メモリ装置として非接触ＩＣカードが用いられ、外部装置としてカード処理装置及びカード処理システムが用いられる場合を例示して説明する。
【００１５】
〔Ｉ〕各実施の形態の具体的内容
まず、各実施の形態の具体的内容について説明する。
【００１６】
〔実施の形態１〕
最初に、実施の形態１について説明する。この形態は、メモリ装置に対する外部装置による読出し及び書込みの認証を行う形態である。
【００１７】
（構成）
まず、メモリ認証システムの構成を説明する。図１はメモリ認証システムの電気的構成を機能概念的に示したブロック図である。図１に示すようにメモリ認証システム１は、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０を備えている。
【００１８】
（構成−非接触ＩＣカード）
非接触ＩＣカード１０は、カード処理装置２０からの読出し及び書込みを受けるメモリ装置であって、通信部１１、不揮発性メモリ１２、データ交換用レジスタ１３、及び制御部１４を、システムバス１５にて通信可能に接続して構成されている。
【００１９】
通信部１１は、カード処理装置２０との間で情報の非接触通信を行なう通信手段である。この通信部１１は、例えば公知のＲＦフロントエンドとして構成されている。
【００２０】
不揮発性メモリ１２は、カード処理装置２０との間における認証が行われた場合にのみ、当該カード処理装置２０に対する読出しコマンドによる情報の読出し及び書込みコマンドによる情報の書き込みが可能なメモリであり、特許請求の範囲における第１記憶手段に対応する。この不揮発性メモリ１２としては、例えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が用いられる。本実施の形態１では、不揮発性メモリ１２はアドレス０ｘ００から０ｘＥＦにマッピングされているものとする。
【００２１】
データ交換用レジスタ１３は、不揮発性メモリ１２に対するコマンドと同様の読出し及び書込みコマンドによって、認証に関する情報の読出し及び書込みが可能なレジスタであり、特許請求の範囲における第２記憶手段に対応する。このデータ交換用レジスタ１３としては、例えばフリップフロップ等の回路素子を用いた公知のレジスタが用いられる。本実施の形態１では、データ交換用レジスタ１３は不揮発性メモリ１２のアドレスとは異なるアドレス０ｘＦ０から０ｘＦＦにマッピングされている。
【００２２】
制御部１４は、非接触カードとカード処理装置２０との間の認証に関する制御を行う制御手段であり、例えばアナログ回路やデジタル回路、及び当該回路上で動作する各種のプログラムによって構成されており、機能概念的に、認証情報生成部１４ａ、認証制御部１４ｂ、及びアクセス管理部１４ｃを備える。認証情報生成部１４ａは、認証に関する第１認証情報を生成し、当該生成した第１認証情報をデータ交換用レジスタ１３に書込む、認証情報生成手段である。この「第１認証情報」は、従来のチャレンジ／レスポンス方式におけるチャレンジデータに対応する。認証制御部１４ｂは、カード処理装置２０からデータ交換用レジスタ１３に書込まれた、認証に関する第２認証情報を当該データ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御手段である。この「第２認証情報」は、従来のチャレンジ／レスポンス方式におけるレスポンスデータに対応する。アクセス管理部１４ｃは、認証結果に基づき、カード処理装置２０からの不揮発性メモリ１２やデータ交換用レジスタ１３に対するアクセスの管理を行うアクセス管理手段である。図２は、アクセス管理部１４ｃの回路構成を概念的に例示した図である。図２に示すように、アクセス管理部１４ｃは、コンパレータ１４ｄ、第１ＡＮＤゲート１４ｅ、及び第２ＡＮＤゲート１４ｆを備える。例えばアクセス管理部１４ｃが不揮発性メモリ１２に対する書込みの管理を行う場合、コンパレータ１４ｄは、不揮発性メモリ１２のアドレスと、カード処理装置２０からの書込み対象となるアドレスとの入力を受け、その比較結果（例えば、両者が一致した場合に「１」、不一致の場合に「０」）を出力する。第１ＡＮＤゲート１４ｅには、コンパレータ１４ｄからの出力値と、認証制御部１４ｂによる認証結果に対応する認証済みフラグ（例えば、認証された場合に「１」、認証が拒否された場合に「０」）とが入力される。第２ＡＮＤゲート１４ｆには、第１ＡＮＤゲート１４ｅからの出力値と、書込み制御信号（例えば、書込み要求がある場合に「１」）とが入力される。あるいは、アクセス管理部１４ｃが不揮発性メモリ１２からの読出しの管理を行う場合には、コンパレータ１４ｄは、不揮発性メモリ１２のアドレスと、カード処理装置２０からの読出し対象となるアドレスとの入力を受ける。また、第２ＡＮＤゲート１４ｆには、第１ＡＮＤゲート１４ｅからの出力値と、読出し制御信号とが入力される。
【００２３】
（構成−カード処理装置）
図１に戻り、カード処理装置２０は、非接触ＩＣカード１０に対する情報の読出し及び書込みを行う外部装置であって、通信給電部２１、ネットワークインタフェース（以下「ネットワークＩＦ」）２２、及び制御部２３を、システムバス２４にて通信可能に接続して構成されている。
【００２４】
通信給電部２１は、非接触ＩＣカード１０との間で情報の通信を行なうとともに、当該非接触ＩＣカード１０に電磁誘導等の公知の方法で給電する通信給電手段である。
【００２５】
ネットワークＩＦ２２は、カード処理装置２０がカード処理システム３０との間でネットワーク２を介した通信を行うための通信制御インターフェースである。このネットワークＩＦ２２は、例えばネットワークボードとして構成されている（後述するネットワークＩＦ３１についても同じ）。
【００２６】
制御部２３は、カード処理装置２０の各部を制御する制御手段であり、ＣＰＵや、このＣＰＵ上で解釈実行される各種のプログラム（ＯＳなどの制御プログラムや、各種の処理手順などを規定したプログラム）、及び所要プログラムや所要データを格納するための内部メモリを備えて構成される（後述する制御部３２についても同じ）。
【００２７】
（構成−カード処理システム）
カード処理システム３０は、ネットワークＩＦ３１及び制御部３２を、システムバス３３にて通信可能に接続して構成されている。
【００２８】
ネットワークＩＦ３１は、カード処理システム３０がカード処理装置２０との間でネットワーク２を介した通信を行うための通信制御インターフェースである。
【００２９】
制御部３２は、カード処理システム３０の各部を制御する制御手段であり、機能概念的に認証要求部３２ａを備える。認証要求部３２ａは、第１認証情報をカード処理装置２０の通信給電部２１を介してデータ交換用レジスタ１３から読出し、当該読出した第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報をカード処理装置２０の通信給電部２１を介してデータ交換用レジスタ１３に書込む、認証要求手段である。
【００３０】
（処理）
次に、図１に示したメモリ認証システム１にて行われる認証処理について説明する。図３は認証処理のフローチャートである。この認証処理は、例えば、カード処理装置２０から非接触ＩＣカード１０の制御部１４に対して通信部１１を介してアクセス要求が行われた場合に起動される。
【００３１】
認証処理が起動すると、非接触ＩＣカード１０の認証情報生成部１４ａは第１認証情報を生成する（ＳＡ１）。例えば、認証情報生成部１４ａは第１認証情報として擬似乱数を生成する。この擬似乱数は、例えば、不揮発性メモリ１２に格納されている可変情報（例えば、キャッシュカードに格納されている預金残高の情報等）を、固定の乱数生成鍵を用いて暗号化することによって得られる。
【００３２】
続いて、認証情報生成部１４ａは、ＳＡ１で生成した第１認証情報をデータ交換用レジスタ１３に書込むとともに、認証制御部１４ｂに転送する（ＳＡ２）。
【００３３】
次に、カード処理装置２０の制御部２３は、データ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに格納されている第１認証情報を、通信給電部２１を介して読出しコマンドを用いて読出し、当該読出した第１認証情報をネットワークＩＦ２２を介してカード処理システム３０に転送する（ＳＡ３）。
【００３４】
カード処理システム３０の認証要求部３２ａは、カード処理装置２０から転送された第１認証情報を、第２認証情報に変換し、第２認証情報をネットワークＩＦ３１を介してカード処理装置２０に転送する（ＳＡ４）。例えば、認証要求部３２ａは、カード処理システム３０に格納されている認証鍵を暗号鍵として、第１認証情報を第２認証情報に暗号化する。例えば、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）暗号アルゴリズムにより暗号化を行う関数Ｆを使用して、第２認証情報＝Ｆ（第１認証情報、暗号鍵）として暗号化を行うことができる。
【００３５】
カード処理装置２０の制御部２３は、カード処理システム３０からネットワークＩＦ３１を介して転送された第２認証情報を、通信給電部２１を介して書込み専用コマンドを用いてデータ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに書込む（ＳＡ５）。
【００３６】
非接触ＩＣカード１０の認証制御部１４ｂは、データ交換用レジスタ１３に書込まれた第２認証情報を読出す（ＳＡ６）。そして、当該非接触ＩＣカード１０に格納されている認証鍵を暗号鍵として、読出した第２認証情報を第１認証情報に復号化する（ＳＡ７）。
【００３７】
続いて、認証制御部１４ｂは、ＳＡ７で復号化した第１認証情報と、ＳＡ２で認証情報生成部１４ａから転送された第１認証情報とを比較し、両者が一致するか否かを判定する（ＳＡ８）。その結果、両者が一致すると判定した場合（ＳＡ８、Ｙｅｓ）、認証制御部１４ｂは、カード処理装置２０によるアクセスは正当であるとし、不揮発性メモリ１２に対するカード処理装置２０による読出し及び書込みの認証を行う（ＳＡ９）。この場合、アクセス管理部１４ｃは、カード処理装置２０からの不揮発性メモリ１２に対する情報の読出し及び書込みを可能とする。
【００３８】
例えば、ＳＡ９において認証制御部１４ｂにより読出し及び書込みの認証が行われた場合、図２に示した認証済みフラグとして「１」が第１ＡＮＤゲート１４ｅに入力される。また、カード処理装置２０から入力された書込み対象となるアドレスと、不揮発性メモリ１２のアドレスとが一致している場合、コンパレータ１４ｄから「１」が第１ＡＮＤゲート１４ｅに入力される。この場合、第１ＡＮＤゲート１４ｅから第２ＡＮＤゲート１４ｆには「１」が入力される。従って、第２ＡＮＤゲート１４ｆに書込み制御信号として「１」が入力された場合、第２ＡＮＤゲート１４ｆからは書込み制御信号「１」が出力され、書込み対象となるアドレスに情報の書込みが行われる。
【００３９】
一方、ＳＡ７で復号化した第１認証情報と、ＳＡ２で認証情報生成部１４ａから転送された第１認証情報とが一致しないと判定した場合（ＳＡ８、Ｎｏ）、認証制御部１４ｂは、カード処理装置２０によるアクセスは不正であるとし、不揮発性メモリ１２に対するカード処理装置２０による読出し及び書込みの認証を拒否する（ＳＡ１０）。この場合、アクセス管理部１４ｃは、カード処理装置２０からの不揮発性メモリ１２に対する情報の読出し及び書込みを不可とする。
【００４０】
例えば、ＳＡ１０において認証制御部１４ｂにより読出し及び書込みの認証が拒否された場合、図２に示した認証済みフラグとして「０」が第１ＡＮＤゲート１４ｅに入力される。また、カード処理装置２０から入力された書込み対象となるアドレスと、不揮発性メモリ１２のアドレスとが一致している場合、コンパレータ１４ｄから「１」が第１ＡＮＤゲート１４ｅに入力される。この場合、第１ＡＮＤゲート１４ｅから第２ＡＮＤゲート１４ｆには「０」が入力される。従って、第２ＡＮＤゲート１４ｆに書込み制御信号として「１」が入力されたとしても、第２ＡＮＤゲート１４ｆからは書込み制御信号「０」が出力されるため、書込み対象となるアドレスに情報の書込みが行われることはない。
【００４１】
ＳＡ９又はＳＡ１０の処理の後、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０は、認証処理を終了する。
【００４２】
〔実施の形態２〕
次に、実施の形態２について説明する。この形態は、第１認証情報や第２認証情報をデータ交換用レジスタ１３に書込む際、レジスタと同じメモリ番地が割り当てられたダミーメモリにも書込む形態である。なお、実施の形態２の構成は、特記する場合を除いて実施の形態１の構成と略同一であり、実施の形態１の構成と略同一の構成についてはこの実施の形態１で用いたものと同一の符号及び／又は名称を必要に応じて付して、その説明を省略する。
【００４３】
（構成−非接触ＩＣカード）
まず、非接触ＩＣカード１０の構成を説明する。図４は、非接触ＩＣカード１０の電気的構成を機能概念的に示したブロック図である。図４に示したように、本実施の形態２に係る通信部１１は、クロック生成部１１ａを備えている。クロック生成部１１ａは、一定周期のクロック信号を出力する。
【００４４】
不揮発性メモリ１２は、メモリセル１２ａ及びチャージポンプ１２ｂを備えている。メモリセル１２ａは、情報の記憶を行う記憶素子である。チャージポンプ１２ｂは、メモリセル１２ａへの情報の書込みを行う際に必要な書込み電圧を発生させるための、昇圧回路である。このチャージポンプ１２ｂは、例えばコンデンサとスイッチとを組合わせて構成される。
【００４５】
また、本実施の形態２に係る不揮発性メモリ１２は、データ交換用レジスタ１３と同じアドレスが割り当てられたダミーメモリ１２ｃを含む。
【００４６】
制御部１４は、実施の形態１における認証情報生成部１４ａ、認証制御部１４ｂ、及びアクセス管理部１４ｃに加えて、カウンタ１４ｇを備える。カウンタ１４ｇは、クロック生成部１１ａから出力されたクロック信号を計数し、予め設定された最大値を超えてオーバーフローした時にはラッチ信号を出力する。このカウンタ１４ｇとしては、例えば、シフトレジスタ等を用いたプログラマブル・カウンタを用いることができる。
【００４７】
システムバス１５は、バスＡ１５ａ及びバスＢ１５ｂを備えている。図５は、バスＡ１５ａのバス構成を概念的に示した図である。なお、バスＢ１５ｂのバス構成もバスＡ１５ａと同様である。図５に示したように、バスＡ１５ａは、データバス１５ｃ、アドレスバス１５ｄ、及びコントロールバス１５ｅを備える。データバス１５ｃはデータを転送するためのバスであり、例えば図５に示したように、Ｄ０からＤ７までの８ビットのバス幅を有している。アドレスバス１５ｄはアドレスを転送するためのバスであり、例えば図５に示したように、Ａ０からＡ７までの８ビットのバス幅を有している。コントロールバス１５ｅは不揮発性メモリ１２やデータ交換用レジスタ１３等の周辺装置の制御情報を転送するためのバスである。この制御情報として、周辺装置の活性化信号であるチップ・イネーブル信号（ＣＥ）、周辺装置への読出し指示信号であるアウトプット・イネーブル信号（ＯＥ）、及び周辺装置への書込み指示信号であるライト・イネーブル信号（ＷＥ）が含まれる。なお、以下の説明ではこれらの信号は負論理（信号が低レベルの場合にＴＲＵＥ、高レベルの場合にＦＡＬＳＥ）で出力されるものとする。
【００４８】
また、バスＢ１５ｂには、バスＡ１５ａを流れる信号を公知のインバータ（図示省略）により反転した信号が常時流される。これにより、システムバス１５全体としての消費電力は、バスＡ１５ａ及びバスＢ１５ｂを流れる信号の内容、信号の出力元や出力先のアドレス、用いられたコマンド等に関わらず、一定に保たれる。
【００４９】
（動作）
次に、非接触ＩＣカード１０の内部における情報の読出し及び書込みの動作について説明する。図６は不揮発性メモリ１２からの読出しにおけるシステムバス１５のタイミングチャート、図７は不揮発性メモリ１２への書込みにおけるシステムバス１５のタイミングチャートである。
【００５０】
（動作−不揮発性メモリからの情報の読出し）
図６に示すように、不揮発性メモリ１２から情報の読出しを行う場合、制御部１４は、読出し対象である不揮発性メモリ１２を活性化するため、不揮発性メモリ１２に対するチップ・イネーブル信号を低レベルとする（ｔ１）。続いて、読出し対象のアドレスをアドレスバス１５ｄに出力し（ｔ２）、更に不揮発性メモリ１２に対するアウトプット・イネーブル信号を低レベルとする（ｔ３）。
【００５１】
不揮発性メモリ１２は、チップ・イネーブル信号が低レベルの場合、アウトプット・イネーブル信号が低レベルになると、その次のクロックの立下りで読出し対象のアドレスをアドレスバス１５ｄから取得し（ｔ４）、当該アドレスに対応して格納されている情報を次のクロックの立下りでデータバス１５ｃに出力する（ｔ５）。データバス１５ｃに出力された情報は、制御部１４によって取得される。
【００５２】
（動作−不揮発性メモリへの情報の書込み）
図７に示すように、不揮発性メモリ１２への情報の書込みを行う場合、制御部１４は、書込み対象である不揮発性メモリ１２を活性化するため、不揮発性メモリ１２に対するチップ・イネーブル信号を低レベルとする（ｔ６）。続いて、書込み対象のアドレスをアドレスバス１５ｄに出力するとともに、書込み対象の情報をデータバス１５ｃに出力する（ｔ７）。その後、不揮発性メモリ１２に対するライト・イネーブル信号を低レベルとする（ｔ８）。
【００５３】
不揮発性メモリ１２は、チップ・イネーブル信号が低レベルの場合、ライト・イネーブル信号が低レベルになると、その次のクロックの立下りで書込み対象のアドレスをアドレスバス１５ｄから取得するとともに、書込み対象の情報をデータバス１５ｃから取得する（ｔ９）。そして、さらに次のクロックの立下りでチャージポンプ１２ｂを動作させることで書込み電圧を発生させ、取得した情報をメモリセル１２ａに書込む（ｔ１０）。
【００５４】
なお、メモリセル１２ａに書込みを行うためには十分な電荷を蓄積する必要があるため、一般的には１ミリ秒オーダの時間が必要となる。この電荷の蓄積時間は、例えばカウンタ１４ｇを用いて計時される。
【００５５】
（動作−データ交換用レジスタからの情報の読出し）
データ交換用レジスタ１３からの情報の読出しは、不揮発性メモリ１２からの情報の読出しと同様である。すなわち、データ交換用レジスタ１３に対するチップ・イネーブル信号を低レベルとした後、読出し対象のアドレスをアドレスバス１５ｄに出力し、更にデータ交換用レジスタ１３に対するアウトプット・イネーブル信号を低レベルとすることにより、データ交換用レジスタ１３からの情報の読出しが行われる。
【００５６】
（動作−データ交換用レジスタへの情報の書込み）
データ交換用レジスタ１３への情報の書込みを行う場合、制御部１４は、データ交換用レジスタ１３に対するチップ・イネーブル信号を低レベルとした後、書込み対象のアドレスをアドレスバス１５ｄに出力とともに、書込み対象の情報をデータバス１５ｃに出力し、更にデータ交換用レジスタ１３に対するライト・イネーブル信号を低レベルとする。
【００５７】
データ交換用レジスタ１３は、チップ・イネーブル信号が低レベルの場合、ライト・イネーブル信号が低レベルになると、その次のクロックの立下りで書込み対象のアドレスをアドレスバス１５ｄから取得するとともに、書込み対象の情報をデータバス１５ｃから取得し、当該データ交換用レジスタ１３への書込みを行う。データ交換用レジスタ１３への書込みの場合は、メモリセル１２ａへの書込みと異なり、高圧の書込み電圧を発生させる必要がなく、書込み自体も高速であるため、不揮発性メモリ１２への書込みと比較して極めて短時間書込みが終了する。例えば、ＥＥＰＲＯＭへの書込み（厳密には消去＋書込み）の時間は、ＥＥＰＲＯＭのセル構造や書込みプロセスによって異なるが、概ね数ｍｓオーダであるのに対して、データ交換用レジスタ１３への書込みは、受信キャリア（ｆｃ＝１３．５６ＭＨｚ）を４分周してバス・クロックとし、４クロック（ステート）で書き込みを行う場合を想定すると、４×４／（１３．５６×１０−６）≒１．１８μｓとなる。
【００５８】
更に、データ交換用レジスタ１３への情報の書込みを行う際、制御部１４は不揮発性メモリ１２に対してもチップ・イネーブル信号を低レベルとする。これにより、書き込み対象であるデータ交換用レジスタ１３と同じアドレスのダミーメモリ１２ｃに対しても、情報の書込みが行われる。これに伴い、不揮発性メモリ１２に書込みを行うためのチャージポンプ１２ｂの動作が発生し、上述の不揮発性メモリ１２への情報の書込み時と同様の電力消費、及び書込み時間が発生する。
【００５９】
（処理）
次に、本実施の形態２に係るメモリ認証システム１にて行われる認証処理について説明する。図８は認証処理のフローチャートである。なお、本実施の形態２における認証処理のＳＢ３からＳＢ１２の各処理は、実施の形態１における認証処理のＳＡ１からＳＡ１０と同様であるので、説明を省略する。
【００６０】
認証処理が起動すると、認証情報生成部１４ａは、カウンタ１４ｇがラッチ信号を出力するための最大値を設定する（ＳＢ１）。この最大値は、例えば擬似乱数として生成される。
【００６１】
続いて、認証情報生成部１４ａは、カウンタ１４ｇからラッチ信号が入力されたか否かを判定し（ＳＢ２）、ラッチ信号が入力されていない場合（ＳＢ２、Ｎｏ）、ラッチ信号が入力されるまで待機する。そして、ラッチ信号が入力されたと判定した場合（ＳＢ２、Ｙｅｓ）、認証情報生成部１４ａは第１認証情報を生成する（ＳＢ３）。
【００６２】
これにより、カード処理装置２０から非接触ＩＣカード１０の制御部１４に対して通信部１１を介してアクセス要求が行われてから第１認証情報が生成されるまでに要する時間は、認証処理が実行される毎に、カウンタ１４ｇの最大値に応じてランダムに変化することになる。
【００６３】
〔実施の形態３〕
次に、実施の形態３について説明する。この形態は、メモリ装置の認証を行う形態である。なお、実施の形態３の構成は、特記する場合を除いて実施の形態１の構成と略同一であり、実施の形態１の構成と略同一の構成についてはこの実施の形態１で用いたものと同一の符号及び／又は名称を必要に応じて付して、その説明を省略する。
【００６４】
（構成）
まず、メモリ認証システム１の構成を説明する。図９は実施の形態３に係るメモリ認証システム１の電気的構成を機能概念的に示したブロック図である。
【００６５】
（構成−非接触ＩＣカード）
本実施の形態３においては、非接触ＩＣカード１０の制御部１４は、実施の形態１の制御部１４における認証情報生成部１４ａ及び認証制御部１４ｂに代えて、認証要求部１４ｈを備える。認証要求部１４ｈは、カード処理装置２０から書込まれた第１認証情報をデータ交換用レジスタ１３から読出し、当該読出した第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報をデータ交換用レジスタ１３に書込む、認証要求手段である。
【００６６】
（構成−カード処理システム）
本実施の形態３においては、カード処理システム３０の制御部３２は、実施の形態１の制御部３２における認証要求部３２ａに代えて、認証情報生成部３２ｂ及び認証制御部３２ｃを備える。認証情報生成部３２ｂは、第１認証情報を生成し、当該生成した第１認証情報を、カード処理装置２０を介してデータ交換用レジスタ１３に書込む、認証情報生成手段である。認証制御部３２ｃは、認証要求部１４ｈによって書込みされた第２認証情報を、カード処理装置２０を介してデータ交換用レジスタ１３から読出し、当該読出した第２認証情報に基づいて認証を行う認証制御手段である。
【００６７】
（処理）
次に、図９に示したメモリ認証システム１にて行われる認証処理について説明する。図１０は認証処理のフローチャートである。この認証処理は、例えば、非接触ＩＣカード１０からカード処理装置２０の制御部２３に対して通信給電部２１を介してアクセス要求が行われた場合に起動される。
【００６８】
認証処理が起動すると、カード処理システム３０の認証情報生成部３２ｂは第１認証情報を生成し、認証制御部３２ｃに転送するとともに、ネットワークＩＦ３１を介してカード処理装置２０に転送する（ＳＣ１）。例えば、認証情報生成部３２ｂは第１認証情報として擬似乱数を生成する。この擬似乱数は、例えば、年月日等の可変情報を、固定の乱数生成鍵を用いて暗号化することによって得られる。
【００６９】
続いて、カード処理装置２０の制御部２３は、ＳＣ１で転送された第１認証情報を、通信給電部２１を介して書込み専用コマンドを用いてデータ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに書込む（ＳＣ２）。
【００７０】
次に、非接触ＩＣカード１０の認証要求部１４ｈは、データ交換用レジスタ１３に書込まれた第１認証情報を読出し（ＳＣ３）、当該非接触ＩＣカード１０に格納されている認証鍵を暗号鍵として、第２認証情報に変換する（ＳＣ４）。そして、認証要求部１４ｈは、変換した第２認証情報をデータ交換用レジスタ１３に書込む（ＳＣ５）。
【００７１】
カード処理装置２０の制御部２３は、データ交換用レジスタ１３に対応するアドレス０ｘＦ０から０ｘＦＦに格納されている第２認証情報を、通信給電部２１を介して読出しコマンドを用いて読出し、当該読出した第２認証情報をネットワークＩＦ２２を介してカード処理システム３０に転送する（ＳＣ６）。カード処理システム３０の認証制御部３２ｃは、当該カード処理システム３０に格納されている認証鍵を暗号鍵として、読出した第２認証情報を第１認証情報に復号化する（ＳＣ７）。
【００７２】
続いて、認証制御部３２ｃは、ＳＣ７で復号化した第１認証情報と、ＳＣ２で認証情報生成部３２ｂから転送された第１認証情報とを比較し、両者が一致するか否かを判定する（ＳＣ８）。その結果、両者が一致すると判定した場合（ＳＣ８、Ｙｅｓ）、認証制御部３２ｃは、非接触ＩＣカード１０によるアクセスは正当であるとし、非接触ＩＣカード１０の認証を行う（ＳＣ９）。
【００７３】
一方、ＳＣ７で復号化した第１認証情報と、ＳＣ２で認証情報生成部３２ｂから転送された第１認証情報とが一致しないと判定した場合（ＳＣ８、Ｎｏ）、認証制御部３２ｃは、非接触ＩＣカード１０によるアクセスは不正であるとし、非接触ＩＣカード１０の認証を拒否する（ＳＣ１０）。
【００７４】
ＳＣ９又はＳＣ１０の処理の後、非接触ＩＣカード１０、カード処理装置２０、及びカード処理システム３０は、認証処理を終了する。
【００７５】
〔ＩＩ〕各実施の形態に対する変形例
以上、本発明に係る各実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
【００７６】
（変形例−相互認証について）
上述した実施の形態１と実施の形態３とを組合わせて、非接触ＩＣカード１０とカード処理システム３０との間で相互に認証を行うように構成してもよい。例えば、非接触ＩＣカード１０の制御部１４とカード処理システム３０の制御部３２との双方に、認証情報生成部、認証制御部、及び認証要求部を設け、実施の形態１で説明した認証処理と、実施の形態３で説明した認証処理とを実行させる。これにより、非接触ＩＣカード１０に対するカード処理システム３０による読出し及び書込みの認証と、カード処理システム３０にアクセスする非接触ＩＣカード１０の認証とが共に行われた場合にのみ、非接触ＩＣカード１０の制御部１４とカード処理システム３０とを相互にアクセス可能とすることができる。
【００７７】
（変形例−認証情報生成部について）
上述した各実施の形態の非接触ＩＣカード１０の制御部１４に、認証制御部１４ｂ、認証情報生成部１４ａ、又は認証要求部１４ｈ等と比較して消費電力の大きい素子を実装し、当該消費電力が常時変動するように動作させてもよい。これにより、非接触ＩＣカード１０の消費電力が外部から計測された場合に、当該消費電力に基づいて第１認証情報の出力等の認証に関する処理の実行の有無を推測されることを防止できる。
【００７８】
（変形例−データ交換用レジスタについて）
上述した各実施の形態では、データ交換用レジスタ１３に一定のアドレス（０ｘＦ０から０ｘＦＦ）が割り当てられているが、異なるアドレスを各非接触カード１０のデータ交換用レジスタ１３に割り当ててもよい。このような異なるアドレスの割り当て方法としては、例えば、以下の２つの方法が挙げられる。第１の方法は、データ交換用レジスタ１３のアドレスとして、各非接触ＩＣカード１０の製造時や発行時に、カード毎又はロット毎に異なるアドレスを書き込む方法である。第２の方法は、データ交換用レジスタ１３のアドレスとして、同一の非接触ＩＣカード１０においてセッション毎に異なるアドレスを持たせる方法であり、電磁誘導等による給電を受ける毎に、第１認証情報として使用する擬似乱数又はその一部を新規なアドレスとして使用する方法である。このような２つの方法によりアドレスの設定を行った場合においては、当該アドレスが非接触ＩＣカード１０の外部から指定された際に、当該アドレスに基づいてデータ交換用レジスタ１３にアクセスすることで、一層秘匿性の高い通信を行うことが可能となる。
【００７９】
あるいは、非接触ＩＣカード１０とカード処理装置２０との間の通信セッション毎に、データ交換用レジスタ１３のアドレスを変更するようにしてもよい。例えば、通信セッション毎に、公知の乱数生成手段を用いて生成した乱数を用いてデータ交換用レジスタ１３のアドレスを更新すると共に、当該更新したデータ交換用レジスタ１３のアドレスを、データ交換用レジスタ１３とは別に非接触ＩＣカード１０に設けたアドレス格納用レジスタに格納し、認証情報生成部１４ａ、認証制御部１４ｂ、及びカード処理装置２０がデータ交換用レジスタ１３に対する書込みや読出しを行う際に、そのアドレス格納用レジスタに格納されたデータ交換用レジスタ１３のアドレスを参照するようにしてもよい。
【００８０】
このような方法を実現するためには、非接触ＩＣカード１０に持たせるアドレスとカード処理装置２０に保持させるアドレスを相互に一致させる必要があるが、例えば同一の計算方法を利用してアドレス値を変化させることで、常に同一のアドレスを保持することが可能となる。
【００８１】
（変形例−分散や統合について）
また、上述した各電気的構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成できる。例えば、カード処理装置２０とカード処理システム３０とを相互に統合してもよい。
【符号の説明】
【００８２】
１ メモリ認証システム
２ ネットワーク
１０ 非接触ＩＣカード
１１ 通信部
１１ａ クロック生成部
１２ 不揮発性メモリ
１２ａ メモリセル
１２ｂ チャージポンプ
１２ｃ ダミーメモリ
１３ データ交換用レジスタ
１４、２３、３２ 制御部
１４ａ、３２ｂ 認証情報生成部
１４ｂ、３２ｃ 認証制御部
１４ｃ アクセス管理部
１４ｄ コンパレータ
１４ｅ 第１ＡＮＤゲート
１４ｆ 第２ＡＮＤゲート
１４ｇ カウンタ
１４ｈ、３２ａ 認証要求部
１５、２４、３３ システムバス
１５ａ バスＡ
１５ｂ バスＢ
１５ｃ データバス
１５ｄ アドレスバス
１５ｅ コントロールバス
２０ カード処理装置
２１ 通信給電部
２２、３１ ネットワークＩＦ
３０ カード処理システム
【特許請求の範囲】
【請求項１】
外部装置からの読出し及び書込みを受けるメモリ装置であって、
前記外部装置による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、
を備えることを特徴とするメモリ装置。
【請求項２】
外部装置からの読出し及び書込みを受けるメモリ装置であって、
情報の読出し及び書込みが可能な第１記憶手段と、
前記外部装置による当該メモリ装置の認証に関する、第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記外部装置から書込まれた前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段と、
を備えることを特徴とするメモリ装置。
【請求項３】
メモリ装置と、前記メモリ装置に対する情報の読出し及び書込みを行う外部装置とを備え、前記メモリ装置に対する前記外部装置による読出し及び書込みの認証を行う、メモリ認証システムであって、
前記メモリ装置は、
前記認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、を備え、
前記外部装置は、
前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段を備えること、
を特徴とするメモリ認証システム。
【請求項４】
メモリ装置と、前記メモリ装置に対する情報の読出し及び書込みを行う外部装置とを備え、前記メモリ装置の認証を行う、メモリ認証システムであって、
前記メモリ装置は、
情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記外部装置から書込まれた前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段を備え、
前記外部装置は、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記認証要求手段によって書込みされた前記第２認証情報を前記第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、を備えること、
を特徴とするメモリ認証システム。
【請求項５】
前記第１記憶手段は、
不揮発性メモリであり、
前記第２記憶手段は、
前記不揮発性メモリのメモリ空間外のメモリ番地が割り当てられたレジスタであること、
を特徴とする請求項３又は４に記載のメモリ認証システム。
【請求項６】
前記不揮発性メモリは、
前記レジスタと同じメモリ番地が割り当てられたダミーメモリを含み、
前記認証情報生成手段は、
前記第１認証情報を前記レジスタに書込む際、当該第１認証情報を前記ダミーメモリに書込み、
前記認証要求手段は、
前記第２認証情報を前記レジスタに書込む際、当該第２認証情報を前記ダミーメモリに書込むこと、
を特徴とする請求項５に記載のメモリ認証システム。
【請求項７】
外部装置からの読出し及び書込みを受けるメモリ装置としてのコンピュータに実行させるメモリ認証プログラムであって、
前記コンピュータに、
前記外部装置による読出し及び書込みの認証が行われた場合にのみ、前記メモリ装置が備える第１記憶手段に対して情報の読出し及び書込みを行う第１記憶ステップと、
前記メモリ装置が備える第２記憶手段に対して、前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みを行う第２記憶ステップと、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成ステップと、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御ステップと、
を実行させることを特徴とするメモリ認証プログラム。
【請求項１】
外部装置からの読出し及び書込みを受けるメモリ装置であって、
前記外部装置による読出し及び書込みの認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、
を備えることを特徴とするメモリ装置。
【請求項２】
外部装置からの読出し及び書込みを受けるメモリ装置であって、
情報の読出し及び書込みが可能な第１記憶手段と、
前記外部装置による当該メモリ装置の認証に関する、第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記外部装置から書込まれた前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段と、
を備えることを特徴とするメモリ装置。
【請求項３】
メモリ装置と、前記メモリ装置に対する情報の読出し及び書込みを行う外部装置とを備え、前記メモリ装置に対する前記外部装置による読出し及び書込みの認証を行う、メモリ認証システムであって、
前記メモリ装置は、
前記認証が行われた場合にのみ、情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、を備え、
前記外部装置は、
前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段を備えること、
を特徴とするメモリ認証システム。
【請求項４】
メモリ装置と、前記メモリ装置に対する情報の読出し及び書込みを行う外部装置とを備え、前記メモリ装置の認証を行う、メモリ認証システムであって、
前記メモリ装置は、
情報の読出し及び書込みが可能な第１記憶手段と、
前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みが可能な第２記憶手段と、
前記外部装置から書込まれた前記第１認証情報を前記第２記憶手段から読出し、当該読出した前記第１認証情報に基づいて第２認証情報を生成し、当該生成した第２認証情報を前記第２記憶手段に書込む、認証要求手段を備え、
前記外部装置は、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成手段と、
前記認証要求手段によって書込みされた前記第２認証情報を前記第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御手段と、を備えること、
を特徴とするメモリ認証システム。
【請求項５】
前記第１記憶手段は、
不揮発性メモリであり、
前記第２記憶手段は、
前記不揮発性メモリのメモリ空間外のメモリ番地が割り当てられたレジスタであること、
を特徴とする請求項３又は４に記載のメモリ認証システム。
【請求項６】
前記不揮発性メモリは、
前記レジスタと同じメモリ番地が割り当てられたダミーメモリを含み、
前記認証情報生成手段は、
前記第１認証情報を前記レジスタに書込む際、当該第１認証情報を前記ダミーメモリに書込み、
前記認証要求手段は、
前記第２認証情報を前記レジスタに書込む際、当該第２認証情報を前記ダミーメモリに書込むこと、
を特徴とする請求項５に記載のメモリ認証システム。
【請求項７】
外部装置からの読出し及び書込みを受けるメモリ装置としてのコンピュータに実行させるメモリ認証プログラムであって、
前記コンピュータに、
前記外部装置による読出し及び書込みの認証が行われた場合にのみ、前記メモリ装置が備える第１記憶手段に対して情報の読出し及び書込みを行う第１記憶ステップと、
前記メモリ装置が備える第２記憶手段に対して、前記認証に関する第１認証情報及び第２認証情報の読出し及び書込みを行う第２記憶ステップと、
前記第１認証情報を生成し、当該生成した第１認証情報を前記第２記憶手段に書込む、認証情報生成ステップと、
前記外部装置から前記第２記憶手段に書込まれた第２認証情報を当該第２記憶手段から読出し、当該読出した第２認証情報に基づいて前記認証を行う認証制御ステップと、
を実行させることを特徴とするメモリ認証プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２３７７７２（Ｐ２０１０−２３７７７２Ａ）
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願番号】特願２００９−８２３６３（Ｐ２００９−８２３６３）
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（３９００３９９９６）株式会社クオカード (2)
【Ｆターム（参考）】
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（３９００３９９９６）株式会社クオカード (2)
【Ｆターム（参考）】
[ Back to top ]