光起電力モジュールの大量製造装置および方法
【課題】 基体の急速加熱、ＣｄＳの成膜、ＣｄＴｅの成膜、ＣｄＣｌ２処理お よびオーム接点形成を含むすべての工程を中程度の圧力で単独の真空境界内で実施する、ＣｄＴｅ光起電力モジュールを大規模インラインで製造するための装置およびプロセスを提供する。
【解決手段】 金属塩をＣｄＴｅ層上へ昇華することによってｐ＋オーム接点領域を形成する。低コスト噴霧プロセスによって背面電極を形成し、マスクを介して行なう研磨ブラスチングか機械的ブラッシングによってモジュールをスクライビングする。真空処理装置によって、基体および膜の加熱、蒸気漏出を極力抑制した、基体および膜の蒸気への暴露、基体上への薄膜の成膜、および薄膜の基体からの剥離が容易になる。基体搬送装置により、薄膜成膜時に基体を真空に出入りさせるのが容易になり、基体搬送装置自体に被覆が生じるのを防止する。
【解決手段】 金属塩をＣｄＴｅ層上へ昇華することによってｐ＋オーム接点領域を形成する。低コスト噴霧プロセスによって背面電極を形成し、マスクを介して行なう研磨ブラスチングか機械的ブラッシングによってモジュールをスクライビングする。真空処理装置によって、基体および膜の加熱、蒸気漏出を極力抑制した、基体および膜の蒸気への暴露、基体上への薄膜の成膜、および薄膜の基体からの剥離が容易になる。基体搬送装置により、薄膜成膜時に基体を真空に出入りさせるのが容易になり、基体搬送装置自体に被覆が生じるのを防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
［政府援助］
本発明は全米科学財団およびエネルギー省により与えられた助成金により政府の援助の下になされた発明である。この発明に対して政府は一定の権利を有するものである。
本発明は、低コストの光起電力モジュールの大量製造装置および方法、特に一緒に適用する非真空プロセスと相俟って高いスループットで実現できる、臨界的な半導体層を製造するインライン型連続真空装置および方法に関する。
【背景技術】
【０００２】
光起電力（ＰＶ）モジュールは、光起電力効果により日光から電気を発生するために使用されている。過去数十年にわたって、これらモジュールが低コストで製造できるなら、世界中のエネルギー需要のかなりの部分を賄えることができるという認識があった。大手のメーカーのＲｏｙａｌ Ｄｕｔｃｈ／ＳｈｅｌｌやＢＰ−Ａｍｏｃｏなどは、ＰＶモジュールは地球環境に多大なメリットをもたらす主要なエネルギー源になる潜在力をもっていると言明していたほどである。ところが、これらのメリットを実現するためには、Ｂｏｎｎｅｔなどが“Ｃａｄｍｉｕｍ−ｔｅｌｌｕｒｉｄｅ ｍａｔｅｒｉａｌ ｆｏｒ ｔｈｉｎ ｆｉｌｍ ｓｏｌａｒ ｃｅｌｌｓ”、Ｊ．Ｍａｔｅｒ．Ｒｅｓ．、Ｖｏｌ．１３、Ｎｏ．１０（１９９８）で議論しているように、ＰＶモジュールを現在の容量の何倍もの容量でしかも＄１００／ｍ２未満のコストで製造しなければならない。現 在 、少量ではあるが、ＰＶモジュールはほぼ＄５００／ｍ２のコストで製造されている。現在の発電量のちょうど５％に相当するＰＶモジュール製造能力を担うためには、現在の年製造量の約１００倍が必要である。すなわち、ＰＶモジュールの大幅な増産をかなり低いコストで達成する必要がある。
【０００３】
必要な増産を必要なコスト削減とともに実現するためには、ＰＶモジュールを製品として製造しなければならない。製品レベルの製造には技術革新により、特に製品を製造できるように設計された高度自動化製造プロセスおよび装置を開発する必要がある。製品製造には、高い製造速度（高スループット）、最低の人件費、連続的なプロセスフローが必要である。低キャピタルコストや増産の容易さもまた製品製造に役立つ。各種のＰＶ装置が知られているが、テルル化カドミウム（ＣｄＴｅ）薄膜ＰＶ装置のみが製品製造の必要条件を満足しているに過ぎない。
【０００４】
１９７４年以来、数多くの工業上の努力がＣｄＴｅＰＶモジュールを製造できる技術の開発に費やされてきたが、これら工業上の努力の大半は、ＵＳＰ４３１９０６９、４７３４３８１や５５０１７４４に示されているように、基本的に製造技術としては未熟なため既に打ち切られている。今のところ、ＣｄＴｅＰＶモジュールを製品レベルで製造するために好適な技術は開発されていない。この事実は、この分野における技術革新が必要なことを証明している。
【０００５】
最も普遍的なＣｄＴｅＰＶセルは、ＣｄＴｅ層を硫化カドミウム（ＣｄＳ）とペア化し、ヘテロ接合を形成した薄膜多結晶装置である。ＣｄＳ／ＣｄＴｅＰＶ装置の薄膜は、各種の真空プロセスおよび非真空プロセスにより製造できる。多数の薄膜成膜方法のうち、最も製品レベルに対応できるのは真空昇華法である。これは、ＣｄＳ／ＣｄＴｅＰＶモジュールの真空昇華法の場合、他のＰＶモジュール成膜法よりも１０〜１００倍高い成膜速度を示すからである。また、ＣｄＳ／ＣｄＴｅＰＶモジュールを対象とする半導体層の真空昇華法は中程度の真空レベルで実施できるため、コストの高い高真空装置を必要としない。他の薄膜ＰＶ装置の真空成膜法では、コストの高い複雑な高真空装置が必要なため、スループットが低くなる。
【０００６】
高い成膜速度、そして低いキャピタルコストの理由により、真空昇華法で製造したＣｄＳ／ＣｄＴｅ薄膜セルがＰＶモジュールの製品レベル製造に最適である。ところが、カドミウムはＢ族発癌物質である。米国政府基準によれば、環境や工業地区などに合法的に放出できるこの物質の量はきわめて低く設定されている。従来公知のＣｄＳ／ＣｄＴｅ真空昇華法の場合、プロセス、ハードウェア両面で技術革新を導入し、連邦基準が規定する環境上、工業上の安全を確保すると同時に、製品レベルの製造を達成する必要がある。
【０００７】
ＣｄＴｅ装置の一つの公知構成は、以下単に基体と呼ぶガラス基体に薄膜を成膜したバックウォール構成である。ほとんどの場合、ＣｄＴｅ装置は透明な導電性酸化物（ＴＣＯ）膜を被覆したガラス基体に製造している。このＴＣＯ膜には、順にａ）ＣｄＳ膜、ｂ）ＣｄＴｅ膜、ｃ）オーム接点層、ｄ）金属膜の他の膜が成膜されている。これら膜の成膜と同時に、装置特性を向上させるために、多くの熱処理が必要である。ＴＣＯ膜および金属膜は、それぞれ、正面電極および背面電極を形成する。また、ＣｄＳ層（ｎ形）およびＣｄＴｅ層（ｐ形）が装置のｐ／ｎ接合を形成する。基体を太陽に向けて、セルを展開する。光子はガラスおよびＴＣＯ膜を移動してから、装置のｐ／ｎ接合に到達する。モジュールは有用な電圧を発生するように、個々のセルを直列に接続して構成する。
【０００８】
このように、ＣｄＳ／ＣｄＴｅモジュールの製造方法は次の工程を含む。すなわち、１）ＴＣＯ被覆ガラス基体の洗浄工程、２）基体の加熱工程、３）ｎ形ＣｄＳ層の成膜工程、４）ｐ形ＣｄＴｅ層の成膜工程、５）ＣｄＴｅ結晶粒子構造および電気特性を向上させるためのＣｄＣｌ２処理工程、６）ＣｄＴｅからの集 電を向上させるためのｐ＋オーム低抵抗層の形成工程、７）金属層を成膜（金属被着）し、背面電極を形成する工程、８）膜層を個々のセルに切断する工程、９）セルを直列に接続し、モジュールに電気接続を与える手段を形成する工程、そして１０）完成モジュールをカプセル化する工程である。
【０００９】
従来のＣｄＴｅモジュールの製造方法はいずれも制約があり、製品レベルの製造に不向きである。例えば、従来方法のＣｄＣｌ２処理は連続フロープロセスで はなく、プロセスから切り離された、低スループットのバッチ操作である。これらバッチプロセスは効率が悪く、スループットを製品製造レベルまで上げるコストが非常に高くなる。公知方法のＣｄＣｌ２処理の大半は水洗を必要とし、カド ミウムを含有する廃液が出る。また、公知方法のオーム接点形成工程もバッチプロセスであり、スループットが低い。さらに、従来の金属被着工程もスループットが低い上に、コストの高いプロセス装置が必要である。このように、スループットの高い連続プロセスを実現するためには、現在の方法のＣｄＣｌ２処理工程 、オーム接点形成工程や金属被着工程を改善する必要がある。
【００１０】
層を切断してモジュールにする従来方法としてはレーザ切断方法、機械的切方法や研磨ブラスチング切断方法がある。ＰＶ分野で使用されている公知レーザ切断方法には低い生産速度、高いキャピタルコストの問題が伴う。最近、Ｂｏｒｇが“Ｃｏｍｍｅｒｃｉａｌ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｔｈｉｎ−ＦｉｌｍＣｄＴｅ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３７３３、Ｏｃｔ．１９９７で議論しているように、このレーザ切断法は、レーザ装置の欠陥によりひとつの工業上の状況では使用が放棄されている。また、公知の機械的切断方法や研磨ブラスチング切断方法は、Ａｌｂｒｉｇｈｔを発明者とするＵＳＰ５，５０１，７４４に示されているように、規模の小さい場合にのみ使用されているに過ぎなく、製品レベルの製造までには、技術革新や改良が必要である。
【００１１】
真空昇華法によるＣｄＳ成膜やＣｄＴｅ成膜に関する従来例について、以下詳しく説明する。また、ＣｄＴｅＰＶモジュールの完成品を形成するために必要な他の従来工程もあわせて説明する。
【００１２】
真空昇華によってＣｄＴｅ太陽電池を製造する一つの公知真空方法は、Ｆｏｏｔｅなどを発明者とする米国特許第５，５３６，３３３号に開示されている。この方法については、Ｓａｓａｌａなども“Ｔｅｃｈｎｏｌｏｇｙ Ｓｕｐｐｏｒｔ ｆｏｒ Ｉｎｉｔｉａｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｔｈｒｏｕｇｈｐｕｔ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ ＣｄＴｅＰＶ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３５４２、ｐｐ．１−２、（１９９７）に記載している。これら文献が記載している技術は蒸気輸送成膜法（ＶＴＤ）として知られ、半導体材料を容器に装填し、これを加熱して蒸気を発生する方法である。窒素などの不活性キャリヤガスが、半導体の蒸気を加熱された導管により基体に輸送する。加熱された雰囲気中水平に基体を保持し、かつこの加熱された雰囲気中セラミックローラによって下から基体を支持する。基体の上面に半導体を成膜する。この従来方法によれば、セラミックローラが、関与する高温により自重によってガラス基体が垂れ下るを防止できる。
【００１３】
ＶＴＤ法は全体として非常に複雑であり、コストも高い。しかし、きわめて短い時間で、しかも十分に低い基体温度でＣｄＴｅ太陽電池完成品を成膜できるため、垂れ下りを完全の防止できるか、あるいはあってもきわめて低い許容値まで抑制することができる。このように、ＶＴＤ法のコストの高いセラミックローラは必要ない。原料の再装填は、従来法よりもきわめて簡単に実施できる。膜が薄膜であるため、これを形成するには、ごく少量の材料があればよい。従って、何日にもわたる操業でも、ごく少量の原料があればよく、このような複雑な再装填作業も必要がない。ところが、この方法における加熱された容器は有毒蒸気、すなわち、操業中に再装填のために開いた場合に、大きな作業上の安全問題になる有毒蒸気を含有するものである。ＶＴＤ法では、蒸気をキャリヤガスとともに長距離輸送するため、蒸気の凝縮により非常に小さな粒子、すなわちナノ粒子が発生する。これらナノ粒子は膜品質を劣化させ、システムの操業時に作業環境を危険なものにする。さらに、ＶＴＤ法の場合、基体にそってキャリヤガスの連続流れを維持する必要がある。また、基体を通り過ぎて搬送されるＣｄＳやＣｄＴｅがあれば、これは無駄になる。真空チャンバー、ポンプ、排気管などの内面に付着した廃物があれば、これを除去しなければならず、保守要員が有毒材料に暴露され、作業上の安全に支障をきたすことになる。ＣｄＳ蒸気やＣｄＴｅ蒸気の望ましくない凝縮を未然に防止するためには、気化容器自体、導管、成膜チャンバーなどを始めとする装置の大部分を連続加熱する必要がある。これはエネルギーの無駄であり、キャピタルコストが増加する。ＶＴＤ法は、ｐ／ｎ接合層を成膜するためにのみ使用されている。すなわち、ＣｄＣｌ２処理工程、オ ーム接点形成工程や金属被着工程などの他のプロセス工程は、固有の性質から、スループットの低いバッチプロセスである。切断には、レーザ切断やフォトリソグラフィが例示されているが、いずれも加工速度が低く、コストが高いプロセスである。
【００１４】
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌａｒ Ｅｎｅｒｇｙ、Ｖｏｌ．１２、１９９２に発表された“Ｔｈｅ ＣｄＴｅ Ｔｈｉｎ Ｆｉｌｍ Ｓｏｌａｒ Ｃｅｌｌ”を表題とする別な論文において、Ｂｏｎｎｅｔは間隔が密な昇華ＣＳＳ（ｃｌｏｓｅ−ｓｐａｃｅｄ ｓｕｂｌｉｍａｔｉｏｎ）型成膜法を使用して、ＣｄＳ／ＣｄＴｅ層を製造するインライン型製造方法を提案している。この論文には、基体の加熱工程、ＣｄＳ成膜工程およびＣｄＴｅ成膜工程のみからなる、一つの真空境界内で実施するインライン型成膜方法が記載されている。他の工程、すなわちＣｄＣｌ２処理、オーム接点形成および金 属被着工程は、連続インライン型真空プロセスの要部としては示されていないので、従来より公知の方法で実施されていると考えられる。既に説明したように、これら工程を実施する公知方法には制限がある。Ｂｏｎｎｅｔ法では、２つの以上の膜を成膜する多元基体処理が可能である。ところが、長時間操作により、大面積基体に均質に成膜を行なえるかどうかは不分明である。さらに、Ｂｏｎｎｅｔ法ではＣＳＳを利用している。このＣＳＳは、定義によれば、蒸発源と基体との間隔が２〜３ｍｍでなければならない。このギャップでは、基体エッジから蒸気漏れが発生するはずである。蒸発源は時間の経過につれ昇華により減少するため、ギャップが大きくなる。本発明者の知見によれば、こギャップと、これに伴う蒸気漏れが基体への不均質な成膜の原因であり、また真空チャンバー内面の望ましくない領域に有毒物質が凝縮する原因でもある。この蒸気漏れを抑制するには、真空チャンバーの背圧を十分高く維持し、真空チャンバー内のガス分子間の平均自由行程を短くすればよいが、圧力が高くなると、成膜速度が低くなり、ナノ粒子の形成が顕著になる。操作圧力については、７５０ｍｉｌｌｉｔｏｒｒと特定されているが、このような圧力では、ナノ粒子が形成する。なぜなら、成膜空間のエッジ付近の周囲ガスに蒸気が均質に凝縮するからである。これらきわめて小さい粒子は膜品質を劣化させ、真空チャンバーに定期的な保守のために出入りする作業員の健康にとって危険な因子になる。
【００１５】
以上述べたように、ＣｄＴｅＰＶモジュールを製造するために必要な従来の各プロセス工程にはいずれも制限がある。さらに、上記各文献には、基体の加熱、ｎ形ＣｄＳ層の成膜、ｐ形ＣｄＴｅ層の成膜、ＣｄＣｌ２処理、オーム接点形成 の一連の工程をインラインで連続的にかつ単独の真空境界内で実施できる総合的なプロセスは記載されていない。特に、ＣｄＣｌ２処理、オーム接点形成の工程 には、これら工程を連続インライン型真空プロセスに組み入れる前に、効果のある技術革新が必要である。すなわち、このような連続インライン型真空プロセスが実現できれば、ＣｄＴｅＰＶモジュールの製品製造にとって大きな効果が期待できる。
【００１６】
また、ＣｄＴｅＰＶモジュールを製造する真空プロセスには、いずれの場合も、基体を真空内の各プロセス工程を通じて搬送し、かつこれら基体を迅速に真空に出入りさせる装置が必要である。この装置は、耐久性がある上に、構成が簡単で、低コストであることが条件である。これら条件を満足する装置は、従来文献には記載されていない。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】ＵＳＰ４，３１９，０６９
【特許文献２】ＵＳＰ４，７３４，３８１
【特許文献３】ＵＳＰ５，５０１，７４４
【特許文献４】ＵＳＰ５，５０１，７４４
【特許文献５】ＵＳＰ５，５３６，３３３
【特許文献６】ＵＳＰ３，２９４，６７０
【特許文献７】ＵＳＰ３，６３６，９１９
【特許文献８】ＵＳＰ５，３０４，４９９
【非特許文献】
【００１８】
【非特許文献１】Ｃａｄｍｉｕｍ−ｔｅｌｌｕｒｉｄｅ ｍａｔｅｒｉａｌ ｆｏｒ ｔｈｉｎ ｆｉｌｍ ｓｏｌａｒ ｃｅｌｌｓ”、Ｊ．Ｍａｔｅｒ．Ｒｅｓ．、Ｖｏｌ．１３、Ｎｏ．１０（１９９８）
【非特許文献２】“Ｃｏｍｍｅｒｃｉａｌ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｔｈｉｎ−ＦｉｌｍＣｄＴｅ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３７３３、Ｏｃｔ．１９９７
【非特許文献３】“Ｔｅｃｈｎｏｌｏｇｙ Ｓｕｐｐｏｒｔ ｆｏｒ Ｉｎｉｔｉａｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｔｈｒｏｕｇｈｐｕｔ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ ＣｄＴｅＰＶ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３５４２、ｐｐ．１−２、（１９９７）
【非特許文献４】Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌａｒ Ｅｎｅｒｇｙ、Ｖｏｌ．１２、１９９２に発表された“Ｔｈｅ ＣｄＴｅ Ｔｈｉｎ Ｆｉｌｍ Ｓｏｌａｒ Ｃｅｌｌ”
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、ＣｄＴｅＰＶモジュールの製品化に関するもので、製造方法および製造装置両者における技術革新をもたらすものである。
【課題を解決するための手段】
【００２０】
すなわち、本発明の第一実施態様は、ＣｄＴｅＰＶモジュールの必須の半導体層を処理する工程のすべてを、単独の真空境界内で完全実施し、高スループットを実現することに関する。これら工程は、基体の急速加熱、ＣｄＳ成膜、ＣｄＴｅ成膜、ＣｄＣｌ２処理、オーム接点形成の各工程を含む。これら工程は、コス トの高い高真空装置を使用する必要のない中程度の真空圧で実施できる。インライン型真空処理を利用して、真空を破ることなく必須な層すべてを形成することにより、プロセススループット、膜品質、モジュール効率を改善でき、しかも同時にピンホール形成を未然に防止した状態で、モジュールを安定化できる。これらインライン型処理のすべてが、有毒廃棄物の発生を制限でき、かつ有毒化合物の環境への放出や作業員の有毒化合物への暴露を制限できる特徴をもつ。
【００２１】
本発明の第二実施態様は、同一の真空境界内で実施でき、しかも他の製造工程とともにインラインで実施することができる新規なＣｄＣｌ２処理工程に関する 。この態様によるＣｄＣｌ２処理工程は、高スループットが実現できる上に、安 定かつ効率のよいモジュールを製造でき、同時に有毒化合物の環境中への放出や有毒化合物への作業員の暴露を抑制できる作用効果をもつ。
【００２２】
本発明の第三実施態様は、ＣｄＴｅ層上へ金属塩を昇華することによりｐ＋オーム接点を形成する新規な真空プロセスに関する。この態様によるオーム接点形成プロセスは、経時的に安定な低抵抗オーム接点を高スループットで形成できる作用効果をもつ。
【００２３】
本発明の第四実施態様は、高スループットかつ低コストで背面電極を形成できる独自な噴霧プロセスに関する。このプロセスは、公知の低コスト工業用噴霧方法を利用して、耐久性があり、導電性の高い背面電極を製造できる作用効果をもつ。
【００２４】
本発明の第五実施態様は、マスクを介在させて行なう研磨ブラスチングまたは機械式ブラッシングを利用して、高スループットかつ低コストでモジュールをスクライビングする新規なプロセスに関する。この新規なスクライビングプロセスは、ＴＣＯ層をスクライビングすることなく、半導体層を選択的にスクライビングできる作用効果をもつ。
【００２５】
本発明の第六実施態様は、基体および膜を選択的に加熱でき、基体および膜を蒸気に暴露でき、薄膜を基体上に成膜でき、かつ薄膜を基体から剥離できる新規な真空処理ステーションに関する。この真空処理ステーションを用いれば、基体の真空への出入りを容易に行なえる。成膜源として利用した場合、この真空処理ステーションは、蒸気漏れを最小限に抑制できるため、作業員の有毒物質への暴露を大幅に抑制できる作用効果をもつ。この独自な成膜源は層をきわめて均質に成膜できるため、長時間連続操作に好適なものである。
【００２６】
本発明の第七実施態様は、基体を真空中を移動するために用いるか、あるいは独自な開口を形成し、基体を迅速に真空へ出入りさせるために用いる新規な基体搬送装置に関する。この基体搬送装置は耐久性があり、構成が簡単な上に、低コストであり、また薄膜成膜プロセスに基体を搬送している間、皮膜を回収する必要がないという作用効果をもつ。
【００２７】
本発明の第七実施態様は、インライン型連続真空プロセスへの入り口に設定した小さく、クリーンな環境内で基体を洗浄することに関する。この実施態様は、全プロセスラインを収容する洗浄ルームが必要ないため、コストの大幅削減を可能にする作用効果をもつ。
【発明の効果】
【００２８】
本発明に従って一対の金属ストリップベルト１を基体搬送体として使用すると、上記以外にも多くの作用効果が得られる。ベルト１が低質量なので、使用する軸受け面の磨耗が減少する。また、低質量であると、基体搬送体の慣性が大幅に小さくなるため、処理ステーション間での基体の迅速な移動が可能になる。
【００２９】
真空チャンバー３において一連の真空プロセスを実施する必要がある状態で使用すると、連続金属ストリップベルト１の作用効果がいっそう明らかになる。長さが２００フィートの連続金属ストリップベルト１は公知方法で製造できるため、工程数がきわめて多いプロセスを単独の真空チャンバー３内で実施できることになる。
【００３０】
別な作用効果は、この種の基体搬送体の場合、製造コストが、従来の許容限度の小さい、ピクチャーフレーム形基体搬送体を加工するコストよりもはるかに低い点である。本発明による基体搬送体を利用すれば、プロセスのスケールアップが簡単になる。大きな基体の場合には、開口２も大きくしなければならないが、ストリップベルト１では、間隔を広くするだけよい。
【００３１】
連続金属ストリップベルト１は、耐腐蝕性が高く、高温で高強度を維持する金属合金で構成するのが好ましい。表面特性を変える必要がある場合には、これらベルトを他の材料で被覆してもよい。基体１０を保持するタブ６などには多種多様なものがあるが、いずれも比較的低コストで金属ストリップベルトに溶接その他の手段で固着することができる。
【００３２】
連続金属ストリップベルト１によって搬送されるガラス基体１の場合、切断のさいの許容差は±０．００３インチでなければならない。切断に必要な許容差まで基体１０を切断するさいには、市販されているスループットの高い低コストの装置を利用できる。ガラス基体１０は方法がどのようなものであれ、正確なサイズに切断する必要があり、本発明に必要な精密なガラス切断も同様に付随的な処理工程ではない。
【００３３】
また、連続金属ストリップベルト１の横断面については比較的小さくする。横断面が小さいと、高温真空プロセス移動時、ベルトの熱膨張が小さいため、ＡＶＡ開口２でベルトが熱膨張により詰まる恐れが小さくなる。
【００３４】
また、金属ストリップベルト１の質量が比較的小さいため、従来のピクチャーフレーム形基体搬送体と比較した場合、冷却および加熱を急速に行なうことができる。さらに、金属ストリップベルト１の質量が小さいため、処理時にベルトとガラスを同温度にでき、ガラス基体１０の熱勾配を小さくできる。このため、ガラスに割れが発生する応力を小さくできる。
【図面の簡単な説明】
【００３５】
【図１】本発明に従って光起電力モジュールを製造するシステムを示す概略上面図である。
【図２Ａ】基体搬送装置および複数の真空処理ステーションを示す、図１の５０−５０線についての長手断面方向にみた、一部破断した概略正面図である。
【図２Ｂ】図２Ａの基体搬送装置の別な実施態様を示す、長手断面方向にみた一部破断して概略正面図である。
【図３】真空チャンバーへの外気の混入を極力抑制する封止構成を示す、図２Ａの６０−６０線についての横断面における一部破断した概略正面図である。
【図４】図３の封止構成を示す、図２Ａの７０−７０線についての横断面における一部破断した概略正面図である。
【図５】図２Ａの基体搬送装置を示す、図４の１００−１００線についての概略正面図である。
【図６】図６Ａ及びＢは、従来装置に適用した状態の、密閉基体および密閉していない基体を示す断面の概略正面図である。
【図７Ａ】図２Ａの基体搬送装置の真空処理ステーションの細部を示す、図２Ａの８０−８０線についての横断面における概略正面図である。
【図７Ｂ】図７Ａの真空処理ステーションの別な実施態様を示す、横断面における概略正面図である。
【図８】図７Ａの真空処理ステーションの第２の実施態様を示す、横断面における概略正面図である。
【図９Ａ】光起電力モジュールのスクライビング方法を示す、図１の９０−９０線についての概略斜視図である。
【図９Ｂ】光起電力モジュールのスクライビング方法の別な実施態様を示す、図１の９０−９０線についての概略斜視図である。
【図１０Ａ】本発明の処理工程を示すフローチャートである。
【図１０Ｂ】図１０Ａの処理工程の別な実施態様のいくつかを示すフローチャートである。
【発明を実施するための形態】
【００３６】
図１は、本発明に従って光起電力モジュールを製造する装置１０００の好適な実施態様を示す概略図である。基体洗浄ステーション５５で、透明な導電性酸化物（ＴＣＯ）を被覆した、例えば低コストのソーダ石灰ガラスからなる工業的に入手可能な基体を洗浄する。洗浄後、一対の金属ストリップベルト１でこの基体を装置１０００の次の位置に搬送する。これらベルトは、公知のステッパモータ７によって双方向に移動可能になっている。一対のベルト１の位置を正確に割り出すには、工業的に入手可能なステッパモータ制御装置８を使用すればよい。一対の金属ストリップベルト１は、一対の開口２を介して真空チャンバー３内を移動する。以下に詳しく説明するように、必須の半導体層を処理する複数の処理ステーションを真空チャンバー３内に設置する。別な系列の処理ステーションを複数のコンベヤベルト５１によって接続する。これら処理ステーションは真空を必要としない。第１の噴霧処理ステーション５２ａの後に、第１の膜スクライビング処理ステーション５３ａを設ける。これら処理ステーションの後に、第２噴霧処理ステーション５２ｂと第２の膜スクライビング処理ステーション５３ｂを設ける。本発明の装置および方法を以下基体搬送装置および開口、真空処理ステーション、金属被着方法、膜スクライビング方法、および光起電力モジュールの製造工程の順で説明する。そして、好適な実施態様を説明した後に、別な実施態様について説明することにする。
【００３７】
図２Ａ、図３、図４および図５は、本発明による一対の空気対真空対空気（ＡＶＡ）開口と基体搬送装置の好適な実施態様の完成状態を示す図である。一対のＡＶＡ開口２により、基体を空気から真空中へ迅速に搬送でき、また空気中に戻すことができる。図２Ａに示す真空チャンバー３の場合、公知方法によって適当な真空までポンプ排気できる。図示では、一対のＡＶＡ開口２を真空チャンバー３の両側に設ける。一対の連続金属ストリップベルト１は、ＡＶＡ開口２の両者を介して真空チャンバー３の全長を移動する。二本金属ベルト１に支持された複数の基体１０も示してある。図示のように、ＡＶＡ開口２には、複数のポケット１４および真空ポンプ作用のための複数の真空ポンプ口１５を設ける。同様に、処理ガスを噴出するために一対の噴出口１１を設ける。さらに、ベルト１を移動させる複数の滑車４を設ける。ベルト張力装置９によりベルト１に所定の張力を作用させておく。
【００３８】
図３は、ＡＶＡ開口２の細部を示す横断面図である。上部チャネル２ａと下部チャネル２ｂとをベルト軸受けプレート２０によって分割する。全体で、２ａ、２ｂおよび２０が、図２Ａ、図３および図４の開口２の横断面を構成する。基体１０の周囲には、０．００５インチ±０．００２インチ程度のクリアランス２１を設定する。同様に、このクリアランス２１は基体１０と上部チャネル１２ａとの間、そして基体１０とベルト軸受けプレート２０との間にも設定する。クリアランス２１の大きさについては、基体１０が自由に移動できる程度には大きく、またクリアランス２１を流動する流体に対して抵抗を示す程度には小さくする。この流体抵抗により、真空チャンバー３を所望の真空レベルに維持できる。一対の連続金属ストリップベルト１が、複数の基体１０を搬送する基体搬送体として作用する。
【００３９】
図５は、金属ストリップベルト１に取り付けた一対のタブ６を詳細に示す図である。ベルト１にそって一定の間隔で設けたこれら複数のタブ６は、基体１０を位置決めする手段になる。
【００４０】
一対の連続金属ストリップベルト１は、真空成膜プロセスによって被覆されない基体搬送体として作用する。このベルト１の被覆されない点が、従来方法にみられない重要な点である。Ｃｈａｒｓｃｈａｎを発明者とする米国特許第３，２９４，６７０号（１９６６）に例示されているように、従来は、“ピクチャーフレーム”形構成で基体全体を閉じこめる基体搬送体を利用していた。このピクチャーフレーム形基体搬送体は成膜時に必ず被覆されることになる。このような被覆が生じると、移動時に、許容限度の小さいシールに詰まりが発生したり、あるいは粒子の発生により作業員の安全に問題が生じたり、あるいはプロセス間に相互汚染が発生する。本発明では、これら問題に対処するために、真空成膜時に基体のみを被覆するようにしている。さらに、すべての従来法とは異なり、基体搬送体と開口との間にクリアランスを設定しない。むしろ、正確に切断された基体１０とＡＶＡ開口２との間にクリアランス２１を設定する。特に、基体１０と上部チャネル１０ａとの間、および基体１０と線形の軸受けプレート２０との間に設定する。
【００４１】
図２Ａは、真空チャンバー３および複数の真空処理ステーション２００、３００を示す一部断面図である。金属ストリップベルト１により、複数の基体１０を複数の真空処理ステーション２００、３００に送る。処理ステーション３００では、一対の水冷プレート３４によって基体１０を冷却する。
【００４２】
図２Ａの各処理ステーション２００には、一対の加熱されたポケット３３を設置する。熱流や蒸気流を発生するこれら加熱されたポケット３３は、熱伝導率の高い材料を成形して得たブロック体で構成する。図７Ａは、一対の加熱されたポケット３３を示す図で、一対の金属ストリップベルト１の横断面細部を示す図でもある。上下の加熱されたポケット３３はいずれも機械加工したポケット２９をもつ。図示のように、成膜材料３５を下部の加熱されたポケット３３のポケット２９に設置する。基体２０のみをポケット２９の上に掛け渡す。ベルト１はまったくポケット２９を横断しないため、成膜は基体１０の上だけで生じる。なお、上部の加熱されたポケット３３は、基体１０のヒーターとして機能する。
【００４３】
加熱されたポケット３３は、熱伝導率が許容レベルにある任意の材料で構成することができる。なお、この材料は、空気や水蒸気の吸着を防止するために、多孔度レベルは低いほうがよく、また不純物レベルも低いほうがよい。好ましい材料の一例は、精製パイロリチックグラファイトである。もちろん、金属、セラミックで被覆した金属やその他の適当な材料を選択することも可能である。
【００４４】
本発明の好ましい実施態様では、高温真空で使用しても損傷しない複数の石英ハロゲンランプ３８によって加熱されたポケット３３を加熱する。加熱されたポケット３３の温度制御は、加熱されたポケット３３の壁中に熱電対を埋め込み、公知のランプ３８への電力についてＰＩＤ（ｐｒｏｐｏｒｔｉｏｎａｌ ｗｉｔｈ ｉｎｔｅｇｒａｌ ａｎｄ ｄｅｒｉｖａｔｉｖｅ）温度制御によって行なえばよい。ランプ３８は、保護のために、ボックス３９に収めておく。ボックス３９はランプ３８および加熱されたポケット３３の支持構造体として作用する。また、安全のために電気的に絶縁し、ランプ３８からの影響を防止するだけでなく、エネルギーロスを減らすための放射線シールドとして作用する。加熱されたポケット３３を加熱する手段として、抵抗加熱や誘導加熱を始めとする他の手段も使用可能である。
【００４５】
各処理ステーション２００では、基体１０に対して各種の処理を行なうことができる。これら処理には、ｉ）基体の急熱、ｉｉ）基体および膜のアニーリング、ｉｉｉ）膜の基体からの熱剥離、ｉｖ）基体および膜の蒸気処理、あるいはｖ）基体への薄膜の成膜がある。ステーション２００によって行なう所定の処理は以下の三つのパラメータに依存する。すなわち、ａ）下部の加熱されたポケット３３の温度、ｂ）上部の加熱されたポケット３３の温度、およびｃ）成膜材料３５の有無。上記の処理ｉ）〜ｉｉｉ）では、成膜材料３４はポケット２９には装入しない。処理ｉ）では、ガラス基体１０の急速加熱のサイクルが１分程度と短くなるような温度に上下の加熱されたポケット３３を維持する。加熱が均一になると、基体１０の割れがなくなる。処理ｉｉ）では、薄膜が再昇華し基体１０から剥離しない温度に上下の加熱されたポケット３３を維持する。処理ｉｉｉ）では、膜が再昇華により基体１０から剥離するのに十分高い温度に上下の加熱されたポケット３３を維持する。
【００４６】
上記の処理ｉｖ）およびｖ）では、成膜材料３５をポケット２９に装入する。処理ｉｖ）では、下部の加熱されたポケット３３より高い温度に、上部の加熱されたポケット３３および基体１０を維持する。このようにすると、成膜材料３５が下部の加熱されたポケット３３のポケット２９内で昇華し、基体１０の下面が蒸気に暴露されるが、蒸気は、基体１０には膜として付着しない。処理ｖ）では、基体１０および上部の加熱されたポケット３３よりも比較的高い温度に下部の加熱されたポケット３３を維持する。このようにすると、成膜材料３５が下部の加熱されたポケット３３のポケット２９内で昇華し、蒸気が凝縮し、基体１０の下面に膜として付着する。これら処理すべては耐久性があり、高スループット処理である上に、環境上あるいは作業員にとっても安全であり、キャピタルコストが低い。
【００４７】
本発明によれば、一対の金属ベルト１が基体１０を複数の処理ステーション２００または３００に送る。金属ベルト１および基体１０は、連続移動させることができるが、本発明の好適な実施態様では、金属ベルト１および基体１０を間欠的に移動させてもよい。この間欠動作は、通常のステッパモーター７およびステッパモーター動作制御装置８によって実行可能である。基体１０をベルト１上に等ピッチ距離に設定し、処理ステーション２００または３００を一ピッチ離した距離に設定する。間欠動作は、処理を行なうベルト１の停止と、複数の基体１０を一連の処理工程に送るベルト１の短時間の動作とからなる。このようにすると、各基体１０を短時間各処理ステーション２００または３００で停止させることができる。本明細書でサイクル時間として定義する有効時間は、一回の停止時間と一回のベルト１の動作時間との合計時間からなる。一つの基体１０は、各サイクル時間で一連のインライン型真空処理工程を終了する。
【００４８】
処理ステーション２００または３００はモジュール式なため、ある一つの処理を複数同時に実施できる。ある処理工程にサイクル時間を越える処理時間が必要な場合には、一連の同様な処理ステーション２００または３００で実施することができる。例えば、終了するにはサイクル時間以上の時間が必要なアニーリング工程の場合、一連のアニーリング処理ステーション２００で実施することができる。
【００４９】
基体２０への成膜処理は、本発明の重要な処理工程である。以下、成膜装置について詳しく説明する。
【００５０】
ベルト１を間欠動作すると、その動作停止時に成膜を実施できる。この動作停止時には、図２Ａに示すように、金属ストリップベルト１上に一定のピッチ間隔で配設した個々の基体１０は、個々の加熱されたポケット３３に対して封止関係にある。この動作停止時に、個々の加熱されたポケット３３において基体１０に成膜する。所定の動作停止時間の間に、個々の加熱されたポケット３３の温度を変えることによって膜厚を変えることができる。膜厚の閉ループ制御は、公知膜厚モニターにより膜厚を測定し、必要に応じて、加熱されたポケット３３の温度を調節すれば実施できる。成膜速度は加熱されたポケット３３の温度の関数であるため、きわめて精密な制御を実施できる。
【００５１】
特に、本発明のおいては、高スループットで基体１０の表面の面方向にきわめて均質な成膜を行なって、大量生産する場合に、ある基体１０から別な基体１０の膜均質性の再現性をきわめて長い時間にわたって厳密に制御できるように構成する。
【００５２】
新規な封止関係は、本発明独自のものであり、これまでに指摘あるいは示唆された封止関係ではない。図６Ａおよび図６Ｂは、真空昇華による成膜に使用する２種類の従来装置を示す正面図である。図６Ａに、成膜源である成膜材料３５ａと基体１０ａとを密閉空間に設置した、Ｂｏｚｌｅｒを発明者とする米国特許第３，６３６，９１９号（１９７２）に記載されている方法を示す。この密閉空間は、上部ヒーター３６Ｕと下部ヒーター３６Ｌとによって構成する。基体１０ａは、密閉空間に封止してあるため、移動することができず、真空チャンバーの下にあるポンプ毎に一つの膜のみを成膜する。図６Ｂに、一般にＣＳＳ（密間隔昇華）として知られている、Ｂｏｎｎｅｔを発明者とする米国特許第５，３０４，４９９号（１９９４）記載の別な公知方法を示す。この公知方法では、成膜材料３５ａを平坦な加熱されたプレート３６Ｌに設置し、成膜材料３５ａから例えば２〜３ｍｍの距離をおいて基体を保持する。成膜材料３５ａと基体１０ａとの間のクリアランスが蒸気の漏出路になる点が、この公知方法の問題である。蒸気の漏出が生じると、成膜が不均質になる上に、処理空間に有毒なナノ粒子が発生する。
【００５３】
本発明の加熱されたポケットを使用する成膜装置は、これら従来方法の問題を解決するものである。図７Ａに示すように、基体１０と加熱されたポケット３３を構成するブロック体の上面との間に、０．００１〜０．０１８インチ程度のクリアランス３７を設定する。このクリアランス３７は、ベルト１が基体１０の両側部にある基体１０の両側にも設定する。クリアランス３７は、基体１０が加熱されたポケット３３に接触し、成膜された膜を損傷することを未然に防ぐために必要である。また、クリアランス３７は、加熱されたポケット３３の上部と各基体１０の底部との間に許容差の狭い滑り嵌めシールを形成するようにも設定する。このクリアランス３７から蒸気漏出が生じても、これは分子レベルの蒸気漏出であり、きわめて微小なものである。これによりクリアランス３７からの蒸気漏出をなくし、基体１０が成膜源ポケット２９を遮断するシャッターとして作用することになる。
【００５４】
さらに、ポケット２９の壁が、昇華材料３５の蒸気流を直線状に整流する。ポケット２９上部にあるクリアランス３７が整流化された蒸気流に対して直角になっているため、ほぼすべての蒸気流がクリアランス３７を迂回し、直接クリアランスに入ることはない。例え、ガス散乱によりクリアランス３７に入る蒸気があったとしても、これは容易に基体１０の表面に付着することになる。このようにクリアランス３７を構成してあるため、蒸気シールを維持しつつ、多数の基体１０を移動させることができる。この構成は、基体１０の面方向の成膜均質性を維持できる点で、従来方法より有利である。本発明では、基体１０をシャッターとしても利用するため、加熱されたポケット３３間の相互汚染を実質的に防止できる。ＰＶ装置を処理するほとんどの真空プロセスでは、負荷ロックを使用するか、あるいは負荷ロックを中間チャンバーと組合せて使用し、処理工程間の相互汚染を防止している。
【００５５】
図７Ａに示すように、成膜材料３５は、ポケット２９の床面に等しい間隔のパターンで設置する必要がある。成膜材料３５は、粉末、粉末をプレスして得たペレット、あるいはランダムな塊な形で使用することができる。ＣｄＴｅＰＶの製造には、これら材料すべてを利用でき、市場から入手できる。また、下部の加熱されたポケット３３内のポケット２９の深さよって定まる成膜材料３５と基体１０の下面との間の距離は、昇華成膜種がガス散乱できる十分な距離でなければならない。
【００５６】
ガス散乱は、昇華成膜種間の衝突かあるいは昇華成膜種と周囲の背景ガスの分子との衝突の結果である。これら衝突により、成膜材料３５からの直線経路から基体１０の方に昇華成膜種が偏向し、散乱する。昇華成膜種がこのように散乱するため、基体１０上に均質な成膜が生じる。クヌーセン数は、存在するガス散乱量を定量化するために使用されている公知無次元パラメータである。また、クヌーセン数は、成膜材料３５と基体１０との間の距離によって除した、所定温度および圧力におけるポケット２０内の平均自由行程の比である。クヌーセン数が０．０１未満の場合には、ポケット２９内の成膜種が粘稠な流れとして存在するため、ガス散乱が有意味になる。この粘稠な流れ状態で、ガスが散乱すると、昇華成膜種からエネルギーが失われるため、凝縮して、ナノ粒子が発生することになる。また、クヌーセン数が１以上の場合には、成膜種が分子状の流れになるため、ガスの散乱がきわめて少なくなる。この分子状流れでは、成膜種は直線状に移動して、基体に達する。この直線状の成膜が生じると、基体１０の面内方向において膜厚が不均質になる。クヌーセン数が０．０１〜１の範囲にある場合は、成膜種は、ガス散乱が認められる遷移流れ状態になる。この遷移流れ状態では、蒸気流はガス散乱によってランダム化されるが、衝突がほとんどないため、昇華成膜種はエネルギーのほとんどを維持し、基体１０に衝突する前に、凝縮してナノ粒子になることはない。本発明では、クヌーセン数が０．０７〜０．４４の中間範囲にある状態で成膜を行なうため、基体１０の面内方向の膜厚が均質になる。
【００５７】
ポケット２９内で処理ガスを加熱することが、本発明の別な特徴である。基体１０が加熱されたポケット３３に対してシャッターとして作用するため、成膜源ポケット２９内のガスが均一に高温になる。加熱されたポケット３３内で処理ガスが高温になることが、上記のガス散乱衝突によるナノ粒子の生成を抑制する別な要因である。
本発明の好適な実施態様では、低いキャピタルコストの装置を利用して、高いスループットで背面電極を形成する手段を実現する。この層は、膜積層体の他の層に接着性を示し、きわめて低い電気抵抗率をもつ層である。図１に示すように、処理ステーション５２ａおよび５２ｂで大気圧力下にて実施する新規な噴霧プロセスによって背面電極を製造する。従来知られている噴霧方法によって、導電性グラファイトコーチング層を形成し、この上に導電性Ｎｉコーチング層を形成し、電流を伝達する背面電極を形成する。Ｎｉの外に他の金属を含む噴霧も公知であり、使用することができる。金属導電性コーチング層については、炭素層を介在させずに、噴霧により直接オーム接点層に設けることも可能である。なお、ここでは炭素を金属とは考えていない。金属被着層に酸素や水蒸気が混入することを制限するために、Ｎ２やＡｒなどの無水不活性ガスを噴霧プロセスにおける 充填ガスとして使用し、噴霧プロセスを制御された環境内で実施することも可能である。
【００５８】
厚膜背面電極は、完成製品をカプセル化かつ保護できるレベルでポリマーバインダーを含有する。噴霧は室温で行なうため、予め製造した半導体層に損傷を与えたり、あるいは欠陥を導入する恐れはない。噴霧方法は、キャピタルコストが低いのが特徴である。スパッタリングなどの公知の、他のＰＶ装置の金属被着方法は、コストの高い高真空装置が必要である。
【００５９】
また、本発明の好適な実施態様は、高スループットおよび低コストのスクライビング手段を提供するものでもある。図１に示すように、処理ステーション５２ａでの噴霧プロセスによってグラファイト層を形成した後に、スクライビング工程を実施する。グラファイト層の形成後にスクライビングを行なうのは、半導体層に取り扱いにより損傷が発生することがあるが、これを未然に防止するためである。
【００６０】
図９Ａは、膜スクライビング方法の好適な実施態様の細部を示す図である。マスク４１の開口４５を介して回転ワイヤブラシ４２を接触させ、基体１０から膜４０の一部を除去する。マスク４１の開口４５の横断面をテーパー加工し、マスク４１と膜層４０の接触部分付近で狭くする。これにより、回転ブラシ４２の開口４５への挿入が容易になる。磨耗を減らすために、窒化チタンなどのハードコーチングでマスク４１を被覆してもよい。
【００６１】
図９Ａに示した膜スクライビング方法の好適な実施態様の場合、ブラシ４２を精密加工する必要ない。というのは、マスク４１の開口４５が膜４０の除去される領域になるからである。スクライビングは、基体１０全面にマスク４１の開口４５にそって軸方向に回転ワイヤブラシ４２を送って行なう。複数の回転金属ブラシ４２を設ければ、マスク４１の開口４５の軸方向にそって１回のスクライビングを行なうだけで、基体１０全体のスクライビングを終了することができる。この膜スクライビング方法は、層を選択的にスクライビングできる。回転ブラシ４２とともに研磨粉を用いれば、ＴＣＯ層もスクライビングすることもできる。回転ブラシ４２だけでも、ＴＣＯ以外の層すべてを除去することができる。
【００６２】
本発明の好適な実施態様の処理工程を図１０Ａのフローチャートに示す。本発明プロセスを行なうために必要な装置１０００の全体は、図１に示してある。プロセスの真空部分、すなわち図１０Ａの工程２）から工程１２）の部分を実施するために必要な装置を図２Ａに示す。図２Ａに示すように、金属ストリップベルト１により基体１０を真空処理ステーション２００および３００に送る。図１０Ａに示すように、これら処理ステップは、図２Ａに示す真空処理ステーション２００または３００のうち一つのあるいは一連のステーションを使用して実施することができる。各処理ステーション２００または３００で処理、および基体１０を次の処理ステーション２００または３００に送るために必要な総時間は、上記定義の通り、サイクル時間を単位とする。以下の記載では、このサイクル時間は３０秒〜２分の範囲である。
【００６３】
図１０Ａについて、複数の基体１０を処理するさいの各基体１０に行なわれる処理工程を以下説明する。
【００６４】
工程（１）では、一面にＴＣＯを設けていてもよい基体１０を超音波洗浄、水洗し、イソプロピルアルコールに浸漬し、表面から水を除き、クリーンルーム形の小さな環境内で乾燥する。
【００６５】
工程（２）で、金属ストリップベルト１を使用して、基体１０を真空チャンバー３にＡＶＡ開口２を介して移す。
【００６６】
工程（３）で、基体１０を５００℃〜５６０℃の範囲にある温度に加熱し、次のプロセスに送る。
【００６７】
工程（４）では、基体１０の温度を５００℃〜５６０℃の範囲に維持した状態で、基体１０のＴＣＯ層にＣｄＳ膜を成膜し、基体１０を次のプロセスに移す。
【００６８】
工程（５）では、基体１０の温度を５００℃〜５６０℃の範囲に維持した状態で、基体１０上のＣｄＳ層にＣｄＴｅ膜を成膜し、基体１０を次のプロセスに移す。
【００６９】
工程（６）および工程（７）では、ＣｄＳ／ＣｄＴｅ層をＣｄＣｌ２処理する 。まず、基体を３００℃〜５００℃の温度範囲に維持した状態で、基体１０上のＣｄＳ／ＣｄＴｅ層をＣｄＣｌ２に暴露し、基体１０を次のプロセスに移す。基 体１０上のＣｄＳ／ＣｄＴｅ層のＣｄＣｌ２への暴露は、ＣｄＣｌ２蒸気に暴露して行なってもよく、あるいはＣｄＴｅ層にＣｄＣｌ２膜を成膜して行なってもよ い。いずれのＣｄＣｌ２暴露方法でも、高効率でＣｄＴｅＰＶモジュールを得る ことができる。この処理工程では、一連のＣｄＣｌ２処理ステーションが必要な 場合もある。
【００７０】
工程（７）では、基体１０の温度を４００℃〜４５０℃の範囲に維持した状態で、基体１０上のＣｄＣｌ２処理層をアニーリングし、ＣｄＣｌ２膜があればこれを除去し、基体１０を次のプロセスに移す。この処理工程では、一連のアニーリングステーションが必要な場合もある。以上の工程（６）および（７）で、ＣｄＳ／ＣｄＴｅ層のＣｄＣｌ２処理を行なう。ＣｄＴｅＰＶモジュールの真空中で のＣｄＣｌ２処理は公知であるが、ＣｄＴｅ層の成膜とオーム接点層の形成との 間で、しかも基体を真空に維持した状態においてインラインで行なうＣｄＣｌ２ 処理工程は従来にはない。同様に、基体をＣｄＴｅ成膜から直接ＣｄＣｌ２処理 に回すことも従来にはない。
【００７１】
工程（８）では、２５℃〜１００℃の必要な温度範囲に基体１０および膜を冷却し、基体１０を次のプロセスに移す。この処理工程では、一連の冷却ステーションが必要な場合もある。
【００７２】
工程（９）および工程（１０）では、低抵抗オーム接点をＣｄＴｅ層に形成する。基体１０の温度を１５０℃〜３００℃の範囲に維持した状態で、基体１０上のＣｄＴｅ層に金属塩を被着し、基体１０を次のプロセスに回す。この処理工程では、金属塩の一例としてＣｕＣｌを使用する。基体１０の温度を１５０℃〜２５０℃の範囲に維持した状態で、基体１０上のＣｄＳ／ＣｄＴｅ／金属塩層をアニーリングし、基体１０を次のプロセスに回す。この処理工程では、一連のアニーリングステーションが必要になる場合もある。工程（９）および工程（１０）では、金属塩とＣｄＴｅ層の表面とが反応し、この反応により薄いｐ＋半導体層がＣｄＴｅ表面に形成し、オーム接点になる。Ｃｕ塩の場合、ＣｕＴｅxまたは ＣｕがドーピングしたＣｄＴｅ：Ｃｕなどのテルル化銅、あるいは両者が形成することがある。この薄いｐ＋層により、安定な低抵抗オーム接点がＣｄＴｅ層の表面に形成することになる。真空中でＣｄＴｅ層に金属塩を被着することによってＣｄＴｅ上にオーム接点を形成する例は従来にはない。
【００７３】
工程（１１）では、２５℃〜１００℃の範囲にある必要な温度に基体１０を冷却し、基体１０を次のプロセスに回す。このプロセスでは、一連の冷却ステーションが必要な場合もある。
【００７４】
工程（１２）では、金属ストリップベルト１によりＡＶＡ開口を介して真空チャンバー３から基体１０を取り出す。
【００７５】
工程（１３）では、４〜１６時間の範囲から選択した最適な時間オーム接点層を空気に暴露してから、炭素含有導電性コーチングの層を噴霧プロセスによってオーム接点層に形成する。空気への暴露により、ＰＶモジュールの長期間安定性が向上する。
【００７６】
従来例に関して記載したように、基体１０の膜層に選択して一連のスクライビングを行なって、基体上の個々のＰＶモジュールを分離し、基体１０上の個々モジュールを配線して、モジュール製品を完成する。
【００７７】
工程（１４）で、透明な導電性酸化物を有する基体上の膜層のすべてについて最初の複数のスクライビングを行なう。次に、ＴＣＯを除去せずに炭素層及び／又はｐ／ｎ層について２回目の複数のスクライビングを行なうが、この場合には、これを第１回のスクライビングと平行に行なう。これら第１回と第２回の複数のスクライビングは、図９Ａについて説明した新規な膜スクライビング方法により行なう。
【００７８】
工程（１５）で、噴霧によって、炭素含有導電性コーチングの層にＮｉ含有導電性コーチングの層を形成する。第２回目のスクライビングの後にＮｉ金属被着層を形成するため、第２回目のスクライビングにより生じた半導体層の凹部をＮｉ層が埋めることになる。これによって、あるモジュールの背面電極を別なモジュールの正面電極に接続する。この工程が、次に金属被着層について行なう最後のスクライビングにより、ＰＶモジュールを直列に相互結合し、ＰＶモジュール製品が完成する。
【００７９】
工程（１６）では、金属被着層のみについて第３回の複数のスクライビングを行なう。第３回目のスクライビングは、図９Ａについて説明した新規な膜スクライビング方法によって行なう。
【００８０】
工程（１７）において、電気的に接続し、そしてモジュール完成品をカプセル化する。
【００８１】
図１０Ａの工程４）、５）、６）または９）を始めとする成膜工程のいずれにおいても、特定材料の一つ以上の層を成膜することができる。これら多数の層は、一連の加熱されたポケット成膜装置によって成膜することができる。一つの材料層を所定のサイクル時間で所定の膜厚に成膜する場合、この単一層は、より短いサイクル時間で多元成膜により単一層の厚みまで成膜した多数の薄い層によって構成してもよい。多元成膜は、サイクル時間の短縮毎に対応して生産速度が高くなるため、有利である。また、多元処理ステーションを使用すると、アニーリング、蒸気処理、冷却などの他の工程のサイクル時間を短縮できる。
【００８２】
また、本発明によれば、多元接続太陽電池を構成することも可能である。この場合、基体上にはモノリシックな多元接続構造体を構成することができる。この構造において、まず太陽光線が大きなバンドギャップの材料を透過し、次に残りの光線が小さなバンドギャップの材料を透過するように、２つかそれ以上の太陽電池を一つの基体に積層することができる。材料の必要なバンドギャップは、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅなどを組合せて形成した半導体を使用することにより実現することができる。これら元素は、周規律表ＩＩＢ族およびＶＩＢ族元素である。これら半導体については、三つかそれ以上の元素からなる合金として構成することも可能である。多元層は、一連の加熱されたポケット成膜装置によって成膜することができる。また、加熱された多元ポケットにおける成膜材料の組成を変えることによって、高品位のバンドギャップ光起電力装置を製造することができる。
【００８３】
上記の図１０Ａの処理工程（１）〜（１３）および工程（１５）に従って多数のモジュールを構成した。工程（９）の金属塩としてＣｕＣｌを使用した。多数の基体に、面積が０．３ｃｍ角の個々のＰＶモジュールを形成した。これらモジュールは、所定領域にマスクを被せ、研磨ブラスチングを使用して、基体１０上の膜の残りを除去することによって整形した。得られた最良のモジュールは変換効率が１１．８％で、市販品のコストが低い、ＳｎＯｘ：Ｆ被覆ソーダ石灰ガラ ス基体に形成したモジュールである。この高効率モジュールは、安定性もすぐれている。多数のモジュールについて、開路条件下１，０００Ｗ／ｍ２および６５ ℃での光ソーキングによって加速応力試験を行なった。数百時間経過後に測定した、モジュール効率は元の効率の少なくとも９８％を維持していた。
【００８４】
以上、本発明の好適な実施態様について説明した。以下、本発明の別な実施態様について説明する。これら実施態様について、本発明の好適な実施態様における処理工程のフローチャートである図１０Ａに関して説明する。
【００８５】
図１０Ａに示した工程９）の別な実施態様では、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂの化合物を含む金属化合物を成膜することができる。これら化合物は、好適な実施態様で説明した金属塩であればよい。あるいは、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂの有機金属化合物も使用することができる。真空中でこれら化合物をＣｄＴｅに被着すると、ＣｄＴｅ層との反応により低抵抗オーム接点層を形成することができる。この低抵抗オーム接点は、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂのテルル化物によって形成することができる。あるいは、高度にドーピングしたＣｄＴｅによってオーム接点を形成してもよい。図１０Ａの工程１０）の別な実施態様では、オーム接点層を真空チャンバー外部の空気中、不活性雰囲気中かその他の雰囲気中でオーム接点層をアニーリングする。
【００８６】
図１０Ａの工程４）および５）の他の実施態様では、ＣｄＳおよびＣｄＴｅの代わりに他の半導体を使用することができる。これら半導体の場合は、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅの任意の組合せによって形成する。これら元素は、周規律表ＩＩＶ族およびＶＩＢ族元素である。これら半導体は、三つかそれ以上の元素からなる合金として使用することもできる。既に知られているように、これら化合物半導体はＰＶモジュールの製造に有用であるほか、昇華が容易であり、本発明によって真空成膜することができる。一連のステーションを使用して、ｎ形半導体およびｐ形半導体を成膜することができる。このように、一つ以上の層を使用して、モジュールのｎ形領域およびｐ形領域を形成することができる。これによって、半導体の膜厚を十分に維持した状態で、サイクル時間を短縮することが可能になる。また、異なるステーションでは、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅからなる異なるＩＩＢ−ＶＩＢ族化合物を成膜することができる。
【００８７】
図１０Ａの工程６）の別な実施態様では、ＣｄＣｌ２の代わりに、あるいはこ れに加えてＨＣｌやＣｌ２などのハロゲン含有物質を使用することができる。こ の場合には、制御された量のガスを加熱されたポケット３３に導入できる。ＣｄＣｌ２と同様な効果をもつことが知られている他のハロゲン含有物質も使用する ことができる。これら化合物の既知実例はＣｄＢｒ２やＣｄＩ２などである。
【００８８】
図１０Ａの処理工程の別な実施態様では、図１０Ａの工程４）におけるＣｄＳを成膜せずにＣｄＴｅＰＶモジュールを製造することができる。この実施態様では、ｎ形ＴＣＯとｐ形ＣｄＴｅか他のＩＩＢ−ＶＩＢ化合物との間にｐ／ｎ接合を形成する。
【００８９】
図１０Ａの処理工程の別な実施態様では、化学的浴成膜方法などの公知方法によって、真空チャンバー３の外部で基体１０にＣｄＳ層を成膜することによってＣｄＴｅモジュールを製造することができる。この実施態様では、ＣｄＳ層を形成した基体１０を真空チャンバー３に装入し、図１０Ａの工程３）〜１１）を真空中で実施することになる。
【００９０】
図１０Ａの処理工程の別な実施態様では、工程４）のＣｄＳ成膜と工程５）のＣｄＴｅ成膜との間でＣｄＣｌ２処理を実施することができる。このＣｄＣｌ２処理は、図１０Ａに示した工程６）のＣｄＣｌ２処理の前処理である。このＣｄＣｌ２前処理により、モジュールの性能が一層向上することが知られている。
【００９１】
図１０Ａのさらに別な実施態様では、ＨＰＤ成膜用の加熱されたポケット３３を使用して、ＣｄＳ／ＣｄＴｅＰＶモジュールの性能改善に役立つ他の膜層を形成することができる。このような層の一例は、ガラス基体１０のＴＣＯとは反対側に成膜することになる反射防止（ＡＲ）層である。ＡＲ層は、太陽に向けて配設し、ガラス表面からの反射により失われる入射太陽光線の量を減らすものである。これにより、モジュールの発電量が増加することになる。このようなＡＲ層の一例は、ＭｇＦ２の薄膜である。ＭｇＦ２は昇華性であるため、加熱されたポケット３３での成膜によりこの薄膜を形成することができる。また、ＡＲ層は、真空チャンバー３内の任意の位置で成膜することができる。ＣｄＳ／ＣｄＴｅモジュールを高効率化できることが知られている別な層は、抵抗率の高い、真性酸化スズ（ｉ−ＳｎＯx）の層である。この層の場合は、ＴＣＯ層とＣｄＳ層との間 に設けることになる。あるいは、所望の抵抗率をもつＳｎＯxの層をガラス基体 １０に直接成膜できることになる。この真性酸化物層は、電気抵抗率がＴＣＯよりもはるかに高く、モジュールの高効率化を実現できることが確認されている。また、この抵抗層によりＣｄＳ層をより薄膜化できることになる。ＣｄＳ層の薄膜化は、ＣｄＴｅ層に入射する光量が増えるため、モジュールの発電量が増えることになる。加熱されたポケット３３を使用すれば、ｉ−ＳｎＯxを昇華させる ことができる。ｉ−ＳｎＯxは、図１０Ａの工程４）のＣｄＳ成膜工程の前に成 膜することになる。
【００９２】
図１０Ａの工程１５）の別な実施態様では、マスクを介してグラファイトおよびＮｉを噴霧して、パターン化成膜を行なう。このように背面電極をパターン化すると、図１０Ａの工程１４）および１６）に示した第２回目および第３回目のスクライビングの必要性がなくなる。別な実施態様では、Ｎｉ導電性コーチングを噴霧成膜する前に、マスクを介して噴霧することにより第１回目のスクライビングで生じた凹部を絶縁性化合物で埋めることができる。このように絶縁性化合物を使用すると、Ｎｉ層とＴＣＯとの間に分路を形成する必要がなくなる。
【００９３】
本発明のさらに別な実施態様を以下に説明する。これら実施態様については図２Ｂ、図７Ｂ、図８、図９Ｂおよび図１０Ｂに示す。以下、これらの図について説明する。
【００９４】
図２Ｂに、一対の連続金属ストリップベルト１全体を真空チャンバー３に収めた本発明の別な実施態様を示す。真空チャンバー３の両側の一対の負荷ロック５が基体１０を真空に出入りさせる手段になる。
【００９５】
図７Ｂに、上部の加熱されたポケット３３の別な構成をもつ、図７Ａの真空処理ステーションの別な実施態様を示す。この別な実施態様には、複数の穴２８を形成したバッフルを付加してある。成膜材料３５は、密閉空間内においてバッフルの上方に設ける。この密閉空間には、成膜材料３５を再装入するさいには取り外すことができる蓋２７を取り付ける。上部のポケット３３を加熱すると、成膜材料３５が昇華し、発生した蒸気が穴２８を通って、上部の加熱されたポケット３３の成膜源ポケット２９に流入する。この、真空処理ステーション２００の別な実施態様を加熱されたポケット３３として使用すると、基体１０の上面に膜を成膜することができる。基体１０の上面に成膜を行なう場合には、公知のローラやロボットアームなどによって基体１０を搬送できる。これは、特にＡＲ層の成膜に有利である。
【００９６】
図８に、加熱されたポケット３３の別な実施態様を示す。この実施態様を使用すると、ポケット２９内にプラズマを発生できる。この配置は、プラズマ強化加熱ポケット成膜（ＰＥＨＰＤ）と呼ばれている。加熱されたポケット３３のこの別な実施態様は、プラズマを発生する、グラファイトからなる高電圧ピン３０を使用する。ピン３０は、石英管を使用することができる絶縁材３２によって電気的に絶縁する。ＤＣ電源３２からの高電圧がプラズマを発生する。ＰＥＨＰＤ加熱ポケットにおける加熱ポケット／基体間の距離は、ポケット２９内にイオンを発生する長さでなければならない。ポケット２９があまり浅いと、成膜時に基体１０がポケット２９をシーリングするさいに、所望の圧力でグロー放電が発生しない。本発明の別な実施態様では、適宜、加熱されたＣｄＳポケットおよびＣｄＴｅポケットの両者をＰＥＨＰＤ形としてもよく、この場合には、プラズマ強化成膜の特徴を利用できる。モジュールを高効率化できるプラズマ強化成膜のこれら特徴には、（ｉ）ＣｄＴｅの窒素ドーピング、（ｉｉ）ＣｄＴｅにおける欠陥の抑制、（ｉｉｉ）ＣｄＳの構造変換、（ｉｖ）ＣｄＳのドーピング、および（ｖ）ＣｄＳ／ＣｄＴｅ界面の混合がある。さらに、ＰＥＨＰＤによってＺｎＴｅに窒素をドーピングし、ＣｄＴｅに対するオーム接点として使用することができるＺｎＴｅ：Ｎ、すなわちｐ＋半導体層を形成することができる。
【００９７】
図１０Ｂは、本発明における別な好適な実施態様のいくつかの処理工程を示すフローチャートである。図示の処理工程には、（１）クリーンルーム形の小さな環境内で公知手段による基体の洗浄、（２）ＡＶＡまたは負荷ロックによる基体の真空チャンバーへの搬送、（３）基体の加熱、（４）プラズマとともに、あるいはプラズマをともなわずに、加熱されたポケットを使用して行なう、基体へのＣｄＳの成膜、（５）プラズマとともに、あるいはプラズマをともなわずに、加熱されたポケットを使用して行なう、ＣｄＳ膜へのＣｄＴｅ膜の成膜、（６）加熱されたポケットを使用して行なう、ＣｄＳ／ＣｄＴｅ膜のハロゲン物質含有物質処理、（７）基体および膜のアニーリング、（８）加熱されたポケットによるＣｄＴｅ層へのＴｅ層の成膜か、あるいはプラズマを使用する加熱されたポケットによるＣｄＴｅ層へのＺｎＴｅ：Ｎ層の成膜によって行なう、ＣｄＴｅ層へのオーム接点の形成、（９）ＺｎまたはＣｄなどの昇華性金属層の加熱されたポケットにより成膜によって行なう、オーム接点層への金属被着層の成膜、（１０）基体および膜のアニーリング、（１１）基体および膜の冷却、（１２）ＡＶＡまたは負荷ロックを使用して行なう、真空チャンバーからの基体および膜の搬送、（１３）金属被着層および透明導電性酸化物を含む膜積層体全体の第１回目のスクライビング、（１４）公知スクリーン印刷方法によって行なう、あるモジュールの背面電極の次のモジュールの正面電極への電気接続、および（１５）完成したモジュールのカプセル化がある。工程（１３）における第１回目のスクライビングは、本発明に従って行なうか、あるいは機械的スクライビングかレーザースクライビングを始めとするいくつかの公知手段のいずれか一つによって行い、そして第２回目のスクライビングはＴＣＯを除去せずに、炭素層及び／又はｐ／ｎ層について行なう。
【００９８】
図１０Ｂに示す工程８）は、Ｔｅをオーム接点層として使用する本発明のさらに別な実施態様である。Ｔｅは、昇華が容易な物質で、ＣｄＴｅモジュールのオーム接点材料になる物質である。ＣｄＣｌ２処理工程およびアニーリング工程の 後に、Ｔｅをインラインで成膜できる。なお、この場合、冷却工程を使用してもよく、あるいは使用しなくてもよい。真空成膜工程か、あるいは本発明の噴霧プロセスによって金属背面電極をＴｅオーム接点に形成できる。
【００９９】
図１０Ｂに示す工程９）は、背面電極の金属被着を真空中インラインで実施することができる本発明の別な実施態様である。この実施態様では、制限するものではないが、昇華が容易で、導電性のＺｒまたはＣｄを始めとする金属の加熱されたポケットによる成膜によって背面電極へ金属被着することができる。
【０１００】
図９Ｂに、公知方法による研磨ブラスチング４３を使用する、本発明のスクライビング方法の別な実施態様を示す。マスク４１の開口４５から研磨ブラスチング４３を行なって、基体１０から膜４０の一部を除去する。この実施態様のスクライビング方法では、マスク４１が除去する膜４０の領域になるため、精密な研磨ブラスチング４３は必要ない。基体１０全面に研磨ブラスチング４３を行なって、スクライビングを行なう。マスク４１の開口４５の一つ以上について研磨ブラスチング４３を行い、基体１０上を一回ブラスチングすることにより一つ以上の開口４５をブラスチングする。複数の研磨ブラスチング４３をおこなって、マスク４１の開口４５の軸にそって一回スクライビングを行なって、基体１０全体の複数のスクライビングを終えてもよい。硬度および大きさが異なる、異なる研磨媒体を使用すれば、膜積層体４０の各種層を選択的にスクライビングすることができる。このように、本発明のスクライビング方法によれば、１）比較的硬いＴＣＯ層を含む膜積層体をすべてスクライビングでき、２）ＴＣＯを除去することなく、ＴＣＯ層上部の層すべてについて選択的にスクライビングできる。
【符号の説明】
【０１０１】
１０００ 本発明による光起電力モジュールの製造装置
１ 金属ストリップベルト
２ 開口
３ 真空チャンバー
１０ 基体
２０ 軸受けプレート
２１ クリアランス
２９ ポケット
３３ ポケット
２００ 処理ステーション
３００ 処理ステーション
【技術分野】
【０００１】
［政府援助］
本発明は全米科学財団およびエネルギー省により与えられた助成金により政府の援助の下になされた発明である。この発明に対して政府は一定の権利を有するものである。
本発明は、低コストの光起電力モジュールの大量製造装置および方法、特に一緒に適用する非真空プロセスと相俟って高いスループットで実現できる、臨界的な半導体層を製造するインライン型連続真空装置および方法に関する。
【背景技術】
【０００２】
光起電力（ＰＶ）モジュールは、光起電力効果により日光から電気を発生するために使用されている。過去数十年にわたって、これらモジュールが低コストで製造できるなら、世界中のエネルギー需要のかなりの部分を賄えることができるという認識があった。大手のメーカーのＲｏｙａｌ Ｄｕｔｃｈ／ＳｈｅｌｌやＢＰ−Ａｍｏｃｏなどは、ＰＶモジュールは地球環境に多大なメリットをもたらす主要なエネルギー源になる潜在力をもっていると言明していたほどである。ところが、これらのメリットを実現するためには、Ｂｏｎｎｅｔなどが“Ｃａｄｍｉｕｍ−ｔｅｌｌｕｒｉｄｅ ｍａｔｅｒｉａｌ ｆｏｒ ｔｈｉｎ ｆｉｌｍ ｓｏｌａｒ ｃｅｌｌｓ”、Ｊ．Ｍａｔｅｒ．Ｒｅｓ．、Ｖｏｌ．１３、Ｎｏ．１０（１９９８）で議論しているように、ＰＶモジュールを現在の容量の何倍もの容量でしかも＄１００／ｍ２未満のコストで製造しなければならない。現 在 、少量ではあるが、ＰＶモジュールはほぼ＄５００／ｍ２のコストで製造されている。現在の発電量のちょうど５％に相当するＰＶモジュール製造能力を担うためには、現在の年製造量の約１００倍が必要である。すなわち、ＰＶモジュールの大幅な増産をかなり低いコストで達成する必要がある。
【０００３】
必要な増産を必要なコスト削減とともに実現するためには、ＰＶモジュールを製品として製造しなければならない。製品レベルの製造には技術革新により、特に製品を製造できるように設計された高度自動化製造プロセスおよび装置を開発する必要がある。製品製造には、高い製造速度（高スループット）、最低の人件費、連続的なプロセスフローが必要である。低キャピタルコストや増産の容易さもまた製品製造に役立つ。各種のＰＶ装置が知られているが、テルル化カドミウム（ＣｄＴｅ）薄膜ＰＶ装置のみが製品製造の必要条件を満足しているに過ぎない。
【０００４】
１９７４年以来、数多くの工業上の努力がＣｄＴｅＰＶモジュールを製造できる技術の開発に費やされてきたが、これら工業上の努力の大半は、ＵＳＰ４３１９０６９、４７３４３８１や５５０１７４４に示されているように、基本的に製造技術としては未熟なため既に打ち切られている。今のところ、ＣｄＴｅＰＶモジュールを製品レベルで製造するために好適な技術は開発されていない。この事実は、この分野における技術革新が必要なことを証明している。
【０００５】
最も普遍的なＣｄＴｅＰＶセルは、ＣｄＴｅ層を硫化カドミウム（ＣｄＳ）とペア化し、ヘテロ接合を形成した薄膜多結晶装置である。ＣｄＳ／ＣｄＴｅＰＶ装置の薄膜は、各種の真空プロセスおよび非真空プロセスにより製造できる。多数の薄膜成膜方法のうち、最も製品レベルに対応できるのは真空昇華法である。これは、ＣｄＳ／ＣｄＴｅＰＶモジュールの真空昇華法の場合、他のＰＶモジュール成膜法よりも１０〜１００倍高い成膜速度を示すからである。また、ＣｄＳ／ＣｄＴｅＰＶモジュールを対象とする半導体層の真空昇華法は中程度の真空レベルで実施できるため、コストの高い高真空装置を必要としない。他の薄膜ＰＶ装置の真空成膜法では、コストの高い複雑な高真空装置が必要なため、スループットが低くなる。
【０００６】
高い成膜速度、そして低いキャピタルコストの理由により、真空昇華法で製造したＣｄＳ／ＣｄＴｅ薄膜セルがＰＶモジュールの製品レベル製造に最適である。ところが、カドミウムはＢ族発癌物質である。米国政府基準によれば、環境や工業地区などに合法的に放出できるこの物質の量はきわめて低く設定されている。従来公知のＣｄＳ／ＣｄＴｅ真空昇華法の場合、プロセス、ハードウェア両面で技術革新を導入し、連邦基準が規定する環境上、工業上の安全を確保すると同時に、製品レベルの製造を達成する必要がある。
【０００７】
ＣｄＴｅ装置の一つの公知構成は、以下単に基体と呼ぶガラス基体に薄膜を成膜したバックウォール構成である。ほとんどの場合、ＣｄＴｅ装置は透明な導電性酸化物（ＴＣＯ）膜を被覆したガラス基体に製造している。このＴＣＯ膜には、順にａ）ＣｄＳ膜、ｂ）ＣｄＴｅ膜、ｃ）オーム接点層、ｄ）金属膜の他の膜が成膜されている。これら膜の成膜と同時に、装置特性を向上させるために、多くの熱処理が必要である。ＴＣＯ膜および金属膜は、それぞれ、正面電極および背面電極を形成する。また、ＣｄＳ層（ｎ形）およびＣｄＴｅ層（ｐ形）が装置のｐ／ｎ接合を形成する。基体を太陽に向けて、セルを展開する。光子はガラスおよびＴＣＯ膜を移動してから、装置のｐ／ｎ接合に到達する。モジュールは有用な電圧を発生するように、個々のセルを直列に接続して構成する。
【０００８】
このように、ＣｄＳ／ＣｄＴｅモジュールの製造方法は次の工程を含む。すなわち、１）ＴＣＯ被覆ガラス基体の洗浄工程、２）基体の加熱工程、３）ｎ形ＣｄＳ層の成膜工程、４）ｐ形ＣｄＴｅ層の成膜工程、５）ＣｄＴｅ結晶粒子構造および電気特性を向上させるためのＣｄＣｌ２処理工程、６）ＣｄＴｅからの集 電を向上させるためのｐ＋オーム低抵抗層の形成工程、７）金属層を成膜（金属被着）し、背面電極を形成する工程、８）膜層を個々のセルに切断する工程、９）セルを直列に接続し、モジュールに電気接続を与える手段を形成する工程、そして１０）完成モジュールをカプセル化する工程である。
【０００９】
従来のＣｄＴｅモジュールの製造方法はいずれも制約があり、製品レベルの製造に不向きである。例えば、従来方法のＣｄＣｌ２処理は連続フロープロセスで はなく、プロセスから切り離された、低スループットのバッチ操作である。これらバッチプロセスは効率が悪く、スループットを製品製造レベルまで上げるコストが非常に高くなる。公知方法のＣｄＣｌ２処理の大半は水洗を必要とし、カド ミウムを含有する廃液が出る。また、公知方法のオーム接点形成工程もバッチプロセスであり、スループットが低い。さらに、従来の金属被着工程もスループットが低い上に、コストの高いプロセス装置が必要である。このように、スループットの高い連続プロセスを実現するためには、現在の方法のＣｄＣｌ２処理工程 、オーム接点形成工程や金属被着工程を改善する必要がある。
【００１０】
層を切断してモジュールにする従来方法としてはレーザ切断方法、機械的切方法や研磨ブラスチング切断方法がある。ＰＶ分野で使用されている公知レーザ切断方法には低い生産速度、高いキャピタルコストの問題が伴う。最近、Ｂｏｒｇが“Ｃｏｍｍｅｒｃｉａｌ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｔｈｉｎ−ＦｉｌｍＣｄＴｅ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３７３３、Ｏｃｔ．１９９７で議論しているように、このレーザ切断法は、レーザ装置の欠陥によりひとつの工業上の状況では使用が放棄されている。また、公知の機械的切断方法や研磨ブラスチング切断方法は、Ａｌｂｒｉｇｈｔを発明者とするＵＳＰ５，５０１，７４４に示されているように、規模の小さい場合にのみ使用されているに過ぎなく、製品レベルの製造までには、技術革新や改良が必要である。
【００１１】
真空昇華法によるＣｄＳ成膜やＣｄＴｅ成膜に関する従来例について、以下詳しく説明する。また、ＣｄＴｅＰＶモジュールの完成品を形成するために必要な他の従来工程もあわせて説明する。
【００１２】
真空昇華によってＣｄＴｅ太陽電池を製造する一つの公知真空方法は、Ｆｏｏｔｅなどを発明者とする米国特許第５，５３６，３３３号に開示されている。この方法については、Ｓａｓａｌａなども“Ｔｅｃｈｎｏｌｏｇｙ Ｓｕｐｐｏｒｔ ｆｏｒ Ｉｎｉｔｉａｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｔｈｒｏｕｇｈｐｕｔ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ ＣｄＴｅＰＶ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３５４２、ｐｐ．１−２、（１９９７）に記載している。これら文献が記載している技術は蒸気輸送成膜法（ＶＴＤ）として知られ、半導体材料を容器に装填し、これを加熱して蒸気を発生する方法である。窒素などの不活性キャリヤガスが、半導体の蒸気を加熱された導管により基体に輸送する。加熱された雰囲気中水平に基体を保持し、かつこの加熱された雰囲気中セラミックローラによって下から基体を支持する。基体の上面に半導体を成膜する。この従来方法によれば、セラミックローラが、関与する高温により自重によってガラス基体が垂れ下るを防止できる。
【００１３】
ＶＴＤ法は全体として非常に複雑であり、コストも高い。しかし、きわめて短い時間で、しかも十分に低い基体温度でＣｄＴｅ太陽電池完成品を成膜できるため、垂れ下りを完全の防止できるか、あるいはあってもきわめて低い許容値まで抑制することができる。このように、ＶＴＤ法のコストの高いセラミックローラは必要ない。原料の再装填は、従来法よりもきわめて簡単に実施できる。膜が薄膜であるため、これを形成するには、ごく少量の材料があればよい。従って、何日にもわたる操業でも、ごく少量の原料があればよく、このような複雑な再装填作業も必要がない。ところが、この方法における加熱された容器は有毒蒸気、すなわち、操業中に再装填のために開いた場合に、大きな作業上の安全問題になる有毒蒸気を含有するものである。ＶＴＤ法では、蒸気をキャリヤガスとともに長距離輸送するため、蒸気の凝縮により非常に小さな粒子、すなわちナノ粒子が発生する。これらナノ粒子は膜品質を劣化させ、システムの操業時に作業環境を危険なものにする。さらに、ＶＴＤ法の場合、基体にそってキャリヤガスの連続流れを維持する必要がある。また、基体を通り過ぎて搬送されるＣｄＳやＣｄＴｅがあれば、これは無駄になる。真空チャンバー、ポンプ、排気管などの内面に付着した廃物があれば、これを除去しなければならず、保守要員が有毒材料に暴露され、作業上の安全に支障をきたすことになる。ＣｄＳ蒸気やＣｄＴｅ蒸気の望ましくない凝縮を未然に防止するためには、気化容器自体、導管、成膜チャンバーなどを始めとする装置の大部分を連続加熱する必要がある。これはエネルギーの無駄であり、キャピタルコストが増加する。ＶＴＤ法は、ｐ／ｎ接合層を成膜するためにのみ使用されている。すなわち、ＣｄＣｌ２処理工程、オ ーム接点形成工程や金属被着工程などの他のプロセス工程は、固有の性質から、スループットの低いバッチプロセスである。切断には、レーザ切断やフォトリソグラフィが例示されているが、いずれも加工速度が低く、コストが高いプロセスである。
【００１４】
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌａｒ Ｅｎｅｒｇｙ、Ｖｏｌ．１２、１９９２に発表された“Ｔｈｅ ＣｄＴｅ Ｔｈｉｎ Ｆｉｌｍ Ｓｏｌａｒ Ｃｅｌｌ”を表題とする別な論文において、Ｂｏｎｎｅｔは間隔が密な昇華ＣＳＳ（ｃｌｏｓｅ−ｓｐａｃｅｄ ｓｕｂｌｉｍａｔｉｏｎ）型成膜法を使用して、ＣｄＳ／ＣｄＴｅ層を製造するインライン型製造方法を提案している。この論文には、基体の加熱工程、ＣｄＳ成膜工程およびＣｄＴｅ成膜工程のみからなる、一つの真空境界内で実施するインライン型成膜方法が記載されている。他の工程、すなわちＣｄＣｌ２処理、オーム接点形成および金 属被着工程は、連続インライン型真空プロセスの要部としては示されていないので、従来より公知の方法で実施されていると考えられる。既に説明したように、これら工程を実施する公知方法には制限がある。Ｂｏｎｎｅｔ法では、２つの以上の膜を成膜する多元基体処理が可能である。ところが、長時間操作により、大面積基体に均質に成膜を行なえるかどうかは不分明である。さらに、Ｂｏｎｎｅｔ法ではＣＳＳを利用している。このＣＳＳは、定義によれば、蒸発源と基体との間隔が２〜３ｍｍでなければならない。このギャップでは、基体エッジから蒸気漏れが発生するはずである。蒸発源は時間の経過につれ昇華により減少するため、ギャップが大きくなる。本発明者の知見によれば、こギャップと、これに伴う蒸気漏れが基体への不均質な成膜の原因であり、また真空チャンバー内面の望ましくない領域に有毒物質が凝縮する原因でもある。この蒸気漏れを抑制するには、真空チャンバーの背圧を十分高く維持し、真空チャンバー内のガス分子間の平均自由行程を短くすればよいが、圧力が高くなると、成膜速度が低くなり、ナノ粒子の形成が顕著になる。操作圧力については、７５０ｍｉｌｌｉｔｏｒｒと特定されているが、このような圧力では、ナノ粒子が形成する。なぜなら、成膜空間のエッジ付近の周囲ガスに蒸気が均質に凝縮するからである。これらきわめて小さい粒子は膜品質を劣化させ、真空チャンバーに定期的な保守のために出入りする作業員の健康にとって危険な因子になる。
【００１５】
以上述べたように、ＣｄＴｅＰＶモジュールを製造するために必要な従来の各プロセス工程にはいずれも制限がある。さらに、上記各文献には、基体の加熱、ｎ形ＣｄＳ層の成膜、ｐ形ＣｄＴｅ層の成膜、ＣｄＣｌ２処理、オーム接点形成 の一連の工程をインラインで連続的にかつ単独の真空境界内で実施できる総合的なプロセスは記載されていない。特に、ＣｄＣｌ２処理、オーム接点形成の工程 には、これら工程を連続インライン型真空プロセスに組み入れる前に、効果のある技術革新が必要である。すなわち、このような連続インライン型真空プロセスが実現できれば、ＣｄＴｅＰＶモジュールの製品製造にとって大きな効果が期待できる。
【００１６】
また、ＣｄＴｅＰＶモジュールを製造する真空プロセスには、いずれの場合も、基体を真空内の各プロセス工程を通じて搬送し、かつこれら基体を迅速に真空に出入りさせる装置が必要である。この装置は、耐久性がある上に、構成が簡単で、低コストであることが条件である。これら条件を満足する装置は、従来文献には記載されていない。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】ＵＳＰ４，３１９，０６９
【特許文献２】ＵＳＰ４，７３４，３８１
【特許文献３】ＵＳＰ５，５０１，７４４
【特許文献４】ＵＳＰ５，５０１，７４４
【特許文献５】ＵＳＰ５，５３６，３３３
【特許文献６】ＵＳＰ３，２９４，６７０
【特許文献７】ＵＳＰ３，６３６，９１９
【特許文献８】ＵＳＰ５，３０４，４９９
【非特許文献】
【００１８】
【非特許文献１】Ｃａｄｍｉｕｍ−ｔｅｌｌｕｒｉｄｅ ｍａｔｅｒｉａｌ ｆｏｒ ｔｈｉｎ ｆｉｌｍ ｓｏｌａｒ ｃｅｌｌｓ”、Ｊ．Ｍａｔｅｒ．Ｒｅｓ．、Ｖｏｌ．１３、Ｎｏ．１０（１９９８）
【非特許文献２】“Ｃｏｍｍｅｒｃｉａｌ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｔｈｉｎ−ＦｉｌｍＣｄＴｅ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３７３３、Ｏｃｔ．１９９７
【非特許文献３】“Ｔｅｃｈｎｏｌｏｇｙ Ｓｕｐｐｏｒｔ ｆｏｒ Ｉｎｉｔｉａｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｔｈｒｏｕｇｈｐｕｔ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ ＣｄＴｅＰＶ Ｍｏｄｕｌｅｓ”、ＮＲＥＬ／ＳＲ−５２０−２３５４２、ｐｐ．１−２、（１９９７）
【非特許文献４】Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌａｒ Ｅｎｅｒｇｙ、Ｖｏｌ．１２、１９９２に発表された“Ｔｈｅ ＣｄＴｅ Ｔｈｉｎ Ｆｉｌｍ Ｓｏｌａｒ Ｃｅｌｌ”
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、ＣｄＴｅＰＶモジュールの製品化に関するもので、製造方法および製造装置両者における技術革新をもたらすものである。
【課題を解決するための手段】
【００２０】
すなわち、本発明の第一実施態様は、ＣｄＴｅＰＶモジュールの必須の半導体層を処理する工程のすべてを、単独の真空境界内で完全実施し、高スループットを実現することに関する。これら工程は、基体の急速加熱、ＣｄＳ成膜、ＣｄＴｅ成膜、ＣｄＣｌ２処理、オーム接点形成の各工程を含む。これら工程は、コス トの高い高真空装置を使用する必要のない中程度の真空圧で実施できる。インライン型真空処理を利用して、真空を破ることなく必須な層すべてを形成することにより、プロセススループット、膜品質、モジュール効率を改善でき、しかも同時にピンホール形成を未然に防止した状態で、モジュールを安定化できる。これらインライン型処理のすべてが、有毒廃棄物の発生を制限でき、かつ有毒化合物の環境への放出や作業員の有毒化合物への暴露を制限できる特徴をもつ。
【００２１】
本発明の第二実施態様は、同一の真空境界内で実施でき、しかも他の製造工程とともにインラインで実施することができる新規なＣｄＣｌ２処理工程に関する 。この態様によるＣｄＣｌ２処理工程は、高スループットが実現できる上に、安 定かつ効率のよいモジュールを製造でき、同時に有毒化合物の環境中への放出や有毒化合物への作業員の暴露を抑制できる作用効果をもつ。
【００２２】
本発明の第三実施態様は、ＣｄＴｅ層上へ金属塩を昇華することによりｐ＋オーム接点を形成する新規な真空プロセスに関する。この態様によるオーム接点形成プロセスは、経時的に安定な低抵抗オーム接点を高スループットで形成できる作用効果をもつ。
【００２３】
本発明の第四実施態様は、高スループットかつ低コストで背面電極を形成できる独自な噴霧プロセスに関する。このプロセスは、公知の低コスト工業用噴霧方法を利用して、耐久性があり、導電性の高い背面電極を製造できる作用効果をもつ。
【００２４】
本発明の第五実施態様は、マスクを介在させて行なう研磨ブラスチングまたは機械式ブラッシングを利用して、高スループットかつ低コストでモジュールをスクライビングする新規なプロセスに関する。この新規なスクライビングプロセスは、ＴＣＯ層をスクライビングすることなく、半導体層を選択的にスクライビングできる作用効果をもつ。
【００２５】
本発明の第六実施態様は、基体および膜を選択的に加熱でき、基体および膜を蒸気に暴露でき、薄膜を基体上に成膜でき、かつ薄膜を基体から剥離できる新規な真空処理ステーションに関する。この真空処理ステーションを用いれば、基体の真空への出入りを容易に行なえる。成膜源として利用した場合、この真空処理ステーションは、蒸気漏れを最小限に抑制できるため、作業員の有毒物質への暴露を大幅に抑制できる作用効果をもつ。この独自な成膜源は層をきわめて均質に成膜できるため、長時間連続操作に好適なものである。
【００２６】
本発明の第七実施態様は、基体を真空中を移動するために用いるか、あるいは独自な開口を形成し、基体を迅速に真空へ出入りさせるために用いる新規な基体搬送装置に関する。この基体搬送装置は耐久性があり、構成が簡単な上に、低コストであり、また薄膜成膜プロセスに基体を搬送している間、皮膜を回収する必要がないという作用効果をもつ。
【００２７】
本発明の第七実施態様は、インライン型連続真空プロセスへの入り口に設定した小さく、クリーンな環境内で基体を洗浄することに関する。この実施態様は、全プロセスラインを収容する洗浄ルームが必要ないため、コストの大幅削減を可能にする作用効果をもつ。
【発明の効果】
【００２８】
本発明に従って一対の金属ストリップベルト１を基体搬送体として使用すると、上記以外にも多くの作用効果が得られる。ベルト１が低質量なので、使用する軸受け面の磨耗が減少する。また、低質量であると、基体搬送体の慣性が大幅に小さくなるため、処理ステーション間での基体の迅速な移動が可能になる。
【００２９】
真空チャンバー３において一連の真空プロセスを実施する必要がある状態で使用すると、連続金属ストリップベルト１の作用効果がいっそう明らかになる。長さが２００フィートの連続金属ストリップベルト１は公知方法で製造できるため、工程数がきわめて多いプロセスを単独の真空チャンバー３内で実施できることになる。
【００３０】
別な作用効果は、この種の基体搬送体の場合、製造コストが、従来の許容限度の小さい、ピクチャーフレーム形基体搬送体を加工するコストよりもはるかに低い点である。本発明による基体搬送体を利用すれば、プロセスのスケールアップが簡単になる。大きな基体の場合には、開口２も大きくしなければならないが、ストリップベルト１では、間隔を広くするだけよい。
【００３１】
連続金属ストリップベルト１は、耐腐蝕性が高く、高温で高強度を維持する金属合金で構成するのが好ましい。表面特性を変える必要がある場合には、これらベルトを他の材料で被覆してもよい。基体１０を保持するタブ６などには多種多様なものがあるが、いずれも比較的低コストで金属ストリップベルトに溶接その他の手段で固着することができる。
【００３２】
連続金属ストリップベルト１によって搬送されるガラス基体１の場合、切断のさいの許容差は±０．００３インチでなければならない。切断に必要な許容差まで基体１０を切断するさいには、市販されているスループットの高い低コストの装置を利用できる。ガラス基体１０は方法がどのようなものであれ、正確なサイズに切断する必要があり、本発明に必要な精密なガラス切断も同様に付随的な処理工程ではない。
【００３３】
また、連続金属ストリップベルト１の横断面については比較的小さくする。横断面が小さいと、高温真空プロセス移動時、ベルトの熱膨張が小さいため、ＡＶＡ開口２でベルトが熱膨張により詰まる恐れが小さくなる。
【００３４】
また、金属ストリップベルト１の質量が比較的小さいため、従来のピクチャーフレーム形基体搬送体と比較した場合、冷却および加熱を急速に行なうことができる。さらに、金属ストリップベルト１の質量が小さいため、処理時にベルトとガラスを同温度にでき、ガラス基体１０の熱勾配を小さくできる。このため、ガラスに割れが発生する応力を小さくできる。
【図面の簡単な説明】
【００３５】
【図１】本発明に従って光起電力モジュールを製造するシステムを示す概略上面図である。
【図２Ａ】基体搬送装置および複数の真空処理ステーションを示す、図１の５０−５０線についての長手断面方向にみた、一部破断した概略正面図である。
【図２Ｂ】図２Ａの基体搬送装置の別な実施態様を示す、長手断面方向にみた一部破断して概略正面図である。
【図３】真空チャンバーへの外気の混入を極力抑制する封止構成を示す、図２Ａの６０−６０線についての横断面における一部破断した概略正面図である。
【図４】図３の封止構成を示す、図２Ａの７０−７０線についての横断面における一部破断した概略正面図である。
【図５】図２Ａの基体搬送装置を示す、図４の１００−１００線についての概略正面図である。
【図６】図６Ａ及びＢは、従来装置に適用した状態の、密閉基体および密閉していない基体を示す断面の概略正面図である。
【図７Ａ】図２Ａの基体搬送装置の真空処理ステーションの細部を示す、図２Ａの８０−８０線についての横断面における概略正面図である。
【図７Ｂ】図７Ａの真空処理ステーションの別な実施態様を示す、横断面における概略正面図である。
【図８】図７Ａの真空処理ステーションの第２の実施態様を示す、横断面における概略正面図である。
【図９Ａ】光起電力モジュールのスクライビング方法を示す、図１の９０−９０線についての概略斜視図である。
【図９Ｂ】光起電力モジュールのスクライビング方法の別な実施態様を示す、図１の９０−９０線についての概略斜視図である。
【図１０Ａ】本発明の処理工程を示すフローチャートである。
【図１０Ｂ】図１０Ａの処理工程の別な実施態様のいくつかを示すフローチャートである。
【発明を実施するための形態】
【００３６】
図１は、本発明に従って光起電力モジュールを製造する装置１０００の好適な実施態様を示す概略図である。基体洗浄ステーション５５で、透明な導電性酸化物（ＴＣＯ）を被覆した、例えば低コストのソーダ石灰ガラスからなる工業的に入手可能な基体を洗浄する。洗浄後、一対の金属ストリップベルト１でこの基体を装置１０００の次の位置に搬送する。これらベルトは、公知のステッパモータ７によって双方向に移動可能になっている。一対のベルト１の位置を正確に割り出すには、工業的に入手可能なステッパモータ制御装置８を使用すればよい。一対の金属ストリップベルト１は、一対の開口２を介して真空チャンバー３内を移動する。以下に詳しく説明するように、必須の半導体層を処理する複数の処理ステーションを真空チャンバー３内に設置する。別な系列の処理ステーションを複数のコンベヤベルト５１によって接続する。これら処理ステーションは真空を必要としない。第１の噴霧処理ステーション５２ａの後に、第１の膜スクライビング処理ステーション５３ａを設ける。これら処理ステーションの後に、第２噴霧処理ステーション５２ｂと第２の膜スクライビング処理ステーション５３ｂを設ける。本発明の装置および方法を以下基体搬送装置および開口、真空処理ステーション、金属被着方法、膜スクライビング方法、および光起電力モジュールの製造工程の順で説明する。そして、好適な実施態様を説明した後に、別な実施態様について説明することにする。
【００３７】
図２Ａ、図３、図４および図５は、本発明による一対の空気対真空対空気（ＡＶＡ）開口と基体搬送装置の好適な実施態様の完成状態を示す図である。一対のＡＶＡ開口２により、基体を空気から真空中へ迅速に搬送でき、また空気中に戻すことができる。図２Ａに示す真空チャンバー３の場合、公知方法によって適当な真空までポンプ排気できる。図示では、一対のＡＶＡ開口２を真空チャンバー３の両側に設ける。一対の連続金属ストリップベルト１は、ＡＶＡ開口２の両者を介して真空チャンバー３の全長を移動する。二本金属ベルト１に支持された複数の基体１０も示してある。図示のように、ＡＶＡ開口２には、複数のポケット１４および真空ポンプ作用のための複数の真空ポンプ口１５を設ける。同様に、処理ガスを噴出するために一対の噴出口１１を設ける。さらに、ベルト１を移動させる複数の滑車４を設ける。ベルト張力装置９によりベルト１に所定の張力を作用させておく。
【００３８】
図３は、ＡＶＡ開口２の細部を示す横断面図である。上部チャネル２ａと下部チャネル２ｂとをベルト軸受けプレート２０によって分割する。全体で、２ａ、２ｂおよび２０が、図２Ａ、図３および図４の開口２の横断面を構成する。基体１０の周囲には、０．００５インチ±０．００２インチ程度のクリアランス２１を設定する。同様に、このクリアランス２１は基体１０と上部チャネル１２ａとの間、そして基体１０とベルト軸受けプレート２０との間にも設定する。クリアランス２１の大きさについては、基体１０が自由に移動できる程度には大きく、またクリアランス２１を流動する流体に対して抵抗を示す程度には小さくする。この流体抵抗により、真空チャンバー３を所望の真空レベルに維持できる。一対の連続金属ストリップベルト１が、複数の基体１０を搬送する基体搬送体として作用する。
【００３９】
図５は、金属ストリップベルト１に取り付けた一対のタブ６を詳細に示す図である。ベルト１にそって一定の間隔で設けたこれら複数のタブ６は、基体１０を位置決めする手段になる。
【００４０】
一対の連続金属ストリップベルト１は、真空成膜プロセスによって被覆されない基体搬送体として作用する。このベルト１の被覆されない点が、従来方法にみられない重要な点である。Ｃｈａｒｓｃｈａｎを発明者とする米国特許第３，２９４，６７０号（１９６６）に例示されているように、従来は、“ピクチャーフレーム”形構成で基体全体を閉じこめる基体搬送体を利用していた。このピクチャーフレーム形基体搬送体は成膜時に必ず被覆されることになる。このような被覆が生じると、移動時に、許容限度の小さいシールに詰まりが発生したり、あるいは粒子の発生により作業員の安全に問題が生じたり、あるいはプロセス間に相互汚染が発生する。本発明では、これら問題に対処するために、真空成膜時に基体のみを被覆するようにしている。さらに、すべての従来法とは異なり、基体搬送体と開口との間にクリアランスを設定しない。むしろ、正確に切断された基体１０とＡＶＡ開口２との間にクリアランス２１を設定する。特に、基体１０と上部チャネル１０ａとの間、および基体１０と線形の軸受けプレート２０との間に設定する。
【００４１】
図２Ａは、真空チャンバー３および複数の真空処理ステーション２００、３００を示す一部断面図である。金属ストリップベルト１により、複数の基体１０を複数の真空処理ステーション２００、３００に送る。処理ステーション３００では、一対の水冷プレート３４によって基体１０を冷却する。
【００４２】
図２Ａの各処理ステーション２００には、一対の加熱されたポケット３３を設置する。熱流や蒸気流を発生するこれら加熱されたポケット３３は、熱伝導率の高い材料を成形して得たブロック体で構成する。図７Ａは、一対の加熱されたポケット３３を示す図で、一対の金属ストリップベルト１の横断面細部を示す図でもある。上下の加熱されたポケット３３はいずれも機械加工したポケット２９をもつ。図示のように、成膜材料３５を下部の加熱されたポケット３３のポケット２９に設置する。基体２０のみをポケット２９の上に掛け渡す。ベルト１はまったくポケット２９を横断しないため、成膜は基体１０の上だけで生じる。なお、上部の加熱されたポケット３３は、基体１０のヒーターとして機能する。
【００４３】
加熱されたポケット３３は、熱伝導率が許容レベルにある任意の材料で構成することができる。なお、この材料は、空気や水蒸気の吸着を防止するために、多孔度レベルは低いほうがよく、また不純物レベルも低いほうがよい。好ましい材料の一例は、精製パイロリチックグラファイトである。もちろん、金属、セラミックで被覆した金属やその他の適当な材料を選択することも可能である。
【００４４】
本発明の好ましい実施態様では、高温真空で使用しても損傷しない複数の石英ハロゲンランプ３８によって加熱されたポケット３３を加熱する。加熱されたポケット３３の温度制御は、加熱されたポケット３３の壁中に熱電対を埋め込み、公知のランプ３８への電力についてＰＩＤ（ｐｒｏｐｏｒｔｉｏｎａｌ ｗｉｔｈ ｉｎｔｅｇｒａｌ ａｎｄ ｄｅｒｉｖａｔｉｖｅ）温度制御によって行なえばよい。ランプ３８は、保護のために、ボックス３９に収めておく。ボックス３９はランプ３８および加熱されたポケット３３の支持構造体として作用する。また、安全のために電気的に絶縁し、ランプ３８からの影響を防止するだけでなく、エネルギーロスを減らすための放射線シールドとして作用する。加熱されたポケット３３を加熱する手段として、抵抗加熱や誘導加熱を始めとする他の手段も使用可能である。
【００４５】
各処理ステーション２００では、基体１０に対して各種の処理を行なうことができる。これら処理には、ｉ）基体の急熱、ｉｉ）基体および膜のアニーリング、ｉｉｉ）膜の基体からの熱剥離、ｉｖ）基体および膜の蒸気処理、あるいはｖ）基体への薄膜の成膜がある。ステーション２００によって行なう所定の処理は以下の三つのパラメータに依存する。すなわち、ａ）下部の加熱されたポケット３３の温度、ｂ）上部の加熱されたポケット３３の温度、およびｃ）成膜材料３５の有無。上記の処理ｉ）〜ｉｉｉ）では、成膜材料３４はポケット２９には装入しない。処理ｉ）では、ガラス基体１０の急速加熱のサイクルが１分程度と短くなるような温度に上下の加熱されたポケット３３を維持する。加熱が均一になると、基体１０の割れがなくなる。処理ｉｉ）では、薄膜が再昇華し基体１０から剥離しない温度に上下の加熱されたポケット３３を維持する。処理ｉｉｉ）では、膜が再昇華により基体１０から剥離するのに十分高い温度に上下の加熱されたポケット３３を維持する。
【００４６】
上記の処理ｉｖ）およびｖ）では、成膜材料３５をポケット２９に装入する。処理ｉｖ）では、下部の加熱されたポケット３３より高い温度に、上部の加熱されたポケット３３および基体１０を維持する。このようにすると、成膜材料３５が下部の加熱されたポケット３３のポケット２９内で昇華し、基体１０の下面が蒸気に暴露されるが、蒸気は、基体１０には膜として付着しない。処理ｖ）では、基体１０および上部の加熱されたポケット３３よりも比較的高い温度に下部の加熱されたポケット３３を維持する。このようにすると、成膜材料３５が下部の加熱されたポケット３３のポケット２９内で昇華し、蒸気が凝縮し、基体１０の下面に膜として付着する。これら処理すべては耐久性があり、高スループット処理である上に、環境上あるいは作業員にとっても安全であり、キャピタルコストが低い。
【００４７】
本発明によれば、一対の金属ベルト１が基体１０を複数の処理ステーション２００または３００に送る。金属ベルト１および基体１０は、連続移動させることができるが、本発明の好適な実施態様では、金属ベルト１および基体１０を間欠的に移動させてもよい。この間欠動作は、通常のステッパモーター７およびステッパモーター動作制御装置８によって実行可能である。基体１０をベルト１上に等ピッチ距離に設定し、処理ステーション２００または３００を一ピッチ離した距離に設定する。間欠動作は、処理を行なうベルト１の停止と、複数の基体１０を一連の処理工程に送るベルト１の短時間の動作とからなる。このようにすると、各基体１０を短時間各処理ステーション２００または３００で停止させることができる。本明細書でサイクル時間として定義する有効時間は、一回の停止時間と一回のベルト１の動作時間との合計時間からなる。一つの基体１０は、各サイクル時間で一連のインライン型真空処理工程を終了する。
【００４８】
処理ステーション２００または３００はモジュール式なため、ある一つの処理を複数同時に実施できる。ある処理工程にサイクル時間を越える処理時間が必要な場合には、一連の同様な処理ステーション２００または３００で実施することができる。例えば、終了するにはサイクル時間以上の時間が必要なアニーリング工程の場合、一連のアニーリング処理ステーション２００で実施することができる。
【００４９】
基体２０への成膜処理は、本発明の重要な処理工程である。以下、成膜装置について詳しく説明する。
【００５０】
ベルト１を間欠動作すると、その動作停止時に成膜を実施できる。この動作停止時には、図２Ａに示すように、金属ストリップベルト１上に一定のピッチ間隔で配設した個々の基体１０は、個々の加熱されたポケット３３に対して封止関係にある。この動作停止時に、個々の加熱されたポケット３３において基体１０に成膜する。所定の動作停止時間の間に、個々の加熱されたポケット３３の温度を変えることによって膜厚を変えることができる。膜厚の閉ループ制御は、公知膜厚モニターにより膜厚を測定し、必要に応じて、加熱されたポケット３３の温度を調節すれば実施できる。成膜速度は加熱されたポケット３３の温度の関数であるため、きわめて精密な制御を実施できる。
【００５１】
特に、本発明のおいては、高スループットで基体１０の表面の面方向にきわめて均質な成膜を行なって、大量生産する場合に、ある基体１０から別な基体１０の膜均質性の再現性をきわめて長い時間にわたって厳密に制御できるように構成する。
【００５２】
新規な封止関係は、本発明独自のものであり、これまでに指摘あるいは示唆された封止関係ではない。図６Ａおよび図６Ｂは、真空昇華による成膜に使用する２種類の従来装置を示す正面図である。図６Ａに、成膜源である成膜材料３５ａと基体１０ａとを密閉空間に設置した、Ｂｏｚｌｅｒを発明者とする米国特許第３，６３６，９１９号（１９７２）に記載されている方法を示す。この密閉空間は、上部ヒーター３６Ｕと下部ヒーター３６Ｌとによって構成する。基体１０ａは、密閉空間に封止してあるため、移動することができず、真空チャンバーの下にあるポンプ毎に一つの膜のみを成膜する。図６Ｂに、一般にＣＳＳ（密間隔昇華）として知られている、Ｂｏｎｎｅｔを発明者とする米国特許第５，３０４，４９９号（１９９４）記載の別な公知方法を示す。この公知方法では、成膜材料３５ａを平坦な加熱されたプレート３６Ｌに設置し、成膜材料３５ａから例えば２〜３ｍｍの距離をおいて基体を保持する。成膜材料３５ａと基体１０ａとの間のクリアランスが蒸気の漏出路になる点が、この公知方法の問題である。蒸気の漏出が生じると、成膜が不均質になる上に、処理空間に有毒なナノ粒子が発生する。
【００５３】
本発明の加熱されたポケットを使用する成膜装置は、これら従来方法の問題を解決するものである。図７Ａに示すように、基体１０と加熱されたポケット３３を構成するブロック体の上面との間に、０．００１〜０．０１８インチ程度のクリアランス３７を設定する。このクリアランス３７は、ベルト１が基体１０の両側部にある基体１０の両側にも設定する。クリアランス３７は、基体１０が加熱されたポケット３３に接触し、成膜された膜を損傷することを未然に防ぐために必要である。また、クリアランス３７は、加熱されたポケット３３の上部と各基体１０の底部との間に許容差の狭い滑り嵌めシールを形成するようにも設定する。このクリアランス３７から蒸気漏出が生じても、これは分子レベルの蒸気漏出であり、きわめて微小なものである。これによりクリアランス３７からの蒸気漏出をなくし、基体１０が成膜源ポケット２９を遮断するシャッターとして作用することになる。
【００５４】
さらに、ポケット２９の壁が、昇華材料３５の蒸気流を直線状に整流する。ポケット２９上部にあるクリアランス３７が整流化された蒸気流に対して直角になっているため、ほぼすべての蒸気流がクリアランス３７を迂回し、直接クリアランスに入ることはない。例え、ガス散乱によりクリアランス３７に入る蒸気があったとしても、これは容易に基体１０の表面に付着することになる。このようにクリアランス３７を構成してあるため、蒸気シールを維持しつつ、多数の基体１０を移動させることができる。この構成は、基体１０の面方向の成膜均質性を維持できる点で、従来方法より有利である。本発明では、基体１０をシャッターとしても利用するため、加熱されたポケット３３間の相互汚染を実質的に防止できる。ＰＶ装置を処理するほとんどの真空プロセスでは、負荷ロックを使用するか、あるいは負荷ロックを中間チャンバーと組合せて使用し、処理工程間の相互汚染を防止している。
【００５５】
図７Ａに示すように、成膜材料３５は、ポケット２９の床面に等しい間隔のパターンで設置する必要がある。成膜材料３５は、粉末、粉末をプレスして得たペレット、あるいはランダムな塊な形で使用することができる。ＣｄＴｅＰＶの製造には、これら材料すべてを利用でき、市場から入手できる。また、下部の加熱されたポケット３３内のポケット２９の深さよって定まる成膜材料３５と基体１０の下面との間の距離は、昇華成膜種がガス散乱できる十分な距離でなければならない。
【００５６】
ガス散乱は、昇華成膜種間の衝突かあるいは昇華成膜種と周囲の背景ガスの分子との衝突の結果である。これら衝突により、成膜材料３５からの直線経路から基体１０の方に昇華成膜種が偏向し、散乱する。昇華成膜種がこのように散乱するため、基体１０上に均質な成膜が生じる。クヌーセン数は、存在するガス散乱量を定量化するために使用されている公知無次元パラメータである。また、クヌーセン数は、成膜材料３５と基体１０との間の距離によって除した、所定温度および圧力におけるポケット２０内の平均自由行程の比である。クヌーセン数が０．０１未満の場合には、ポケット２９内の成膜種が粘稠な流れとして存在するため、ガス散乱が有意味になる。この粘稠な流れ状態で、ガスが散乱すると、昇華成膜種からエネルギーが失われるため、凝縮して、ナノ粒子が発生することになる。また、クヌーセン数が１以上の場合には、成膜種が分子状の流れになるため、ガスの散乱がきわめて少なくなる。この分子状流れでは、成膜種は直線状に移動して、基体に達する。この直線状の成膜が生じると、基体１０の面内方向において膜厚が不均質になる。クヌーセン数が０．０１〜１の範囲にある場合は、成膜種は、ガス散乱が認められる遷移流れ状態になる。この遷移流れ状態では、蒸気流はガス散乱によってランダム化されるが、衝突がほとんどないため、昇華成膜種はエネルギーのほとんどを維持し、基体１０に衝突する前に、凝縮してナノ粒子になることはない。本発明では、クヌーセン数が０．０７〜０．４４の中間範囲にある状態で成膜を行なうため、基体１０の面内方向の膜厚が均質になる。
【００５７】
ポケット２９内で処理ガスを加熱することが、本発明の別な特徴である。基体１０が加熱されたポケット３３に対してシャッターとして作用するため、成膜源ポケット２９内のガスが均一に高温になる。加熱されたポケット３３内で処理ガスが高温になることが、上記のガス散乱衝突によるナノ粒子の生成を抑制する別な要因である。
本発明の好適な実施態様では、低いキャピタルコストの装置を利用して、高いスループットで背面電極を形成する手段を実現する。この層は、膜積層体の他の層に接着性を示し、きわめて低い電気抵抗率をもつ層である。図１に示すように、処理ステーション５２ａおよび５２ｂで大気圧力下にて実施する新規な噴霧プロセスによって背面電極を製造する。従来知られている噴霧方法によって、導電性グラファイトコーチング層を形成し、この上に導電性Ｎｉコーチング層を形成し、電流を伝達する背面電極を形成する。Ｎｉの外に他の金属を含む噴霧も公知であり、使用することができる。金属導電性コーチング層については、炭素層を介在させずに、噴霧により直接オーム接点層に設けることも可能である。なお、ここでは炭素を金属とは考えていない。金属被着層に酸素や水蒸気が混入することを制限するために、Ｎ２やＡｒなどの無水不活性ガスを噴霧プロセスにおける 充填ガスとして使用し、噴霧プロセスを制御された環境内で実施することも可能である。
【００５８】
厚膜背面電極は、完成製品をカプセル化かつ保護できるレベルでポリマーバインダーを含有する。噴霧は室温で行なうため、予め製造した半導体層に損傷を与えたり、あるいは欠陥を導入する恐れはない。噴霧方法は、キャピタルコストが低いのが特徴である。スパッタリングなどの公知の、他のＰＶ装置の金属被着方法は、コストの高い高真空装置が必要である。
【００５９】
また、本発明の好適な実施態様は、高スループットおよび低コストのスクライビング手段を提供するものでもある。図１に示すように、処理ステーション５２ａでの噴霧プロセスによってグラファイト層を形成した後に、スクライビング工程を実施する。グラファイト層の形成後にスクライビングを行なうのは、半導体層に取り扱いにより損傷が発生することがあるが、これを未然に防止するためである。
【００６０】
図９Ａは、膜スクライビング方法の好適な実施態様の細部を示す図である。マスク４１の開口４５を介して回転ワイヤブラシ４２を接触させ、基体１０から膜４０の一部を除去する。マスク４１の開口４５の横断面をテーパー加工し、マスク４１と膜層４０の接触部分付近で狭くする。これにより、回転ブラシ４２の開口４５への挿入が容易になる。磨耗を減らすために、窒化チタンなどのハードコーチングでマスク４１を被覆してもよい。
【００６１】
図９Ａに示した膜スクライビング方法の好適な実施態様の場合、ブラシ４２を精密加工する必要ない。というのは、マスク４１の開口４５が膜４０の除去される領域になるからである。スクライビングは、基体１０全面にマスク４１の開口４５にそって軸方向に回転ワイヤブラシ４２を送って行なう。複数の回転金属ブラシ４２を設ければ、マスク４１の開口４５の軸方向にそって１回のスクライビングを行なうだけで、基体１０全体のスクライビングを終了することができる。この膜スクライビング方法は、層を選択的にスクライビングできる。回転ブラシ４２とともに研磨粉を用いれば、ＴＣＯ層もスクライビングすることもできる。回転ブラシ４２だけでも、ＴＣＯ以外の層すべてを除去することができる。
【００６２】
本発明の好適な実施態様の処理工程を図１０Ａのフローチャートに示す。本発明プロセスを行なうために必要な装置１０００の全体は、図１に示してある。プロセスの真空部分、すなわち図１０Ａの工程２）から工程１２）の部分を実施するために必要な装置を図２Ａに示す。図２Ａに示すように、金属ストリップベルト１により基体１０を真空処理ステーション２００および３００に送る。図１０Ａに示すように、これら処理ステップは、図２Ａに示す真空処理ステーション２００または３００のうち一つのあるいは一連のステーションを使用して実施することができる。各処理ステーション２００または３００で処理、および基体１０を次の処理ステーション２００または３００に送るために必要な総時間は、上記定義の通り、サイクル時間を単位とする。以下の記載では、このサイクル時間は３０秒〜２分の範囲である。
【００６３】
図１０Ａについて、複数の基体１０を処理するさいの各基体１０に行なわれる処理工程を以下説明する。
【００６４】
工程（１）では、一面にＴＣＯを設けていてもよい基体１０を超音波洗浄、水洗し、イソプロピルアルコールに浸漬し、表面から水を除き、クリーンルーム形の小さな環境内で乾燥する。
【００６５】
工程（２）で、金属ストリップベルト１を使用して、基体１０を真空チャンバー３にＡＶＡ開口２を介して移す。
【００６６】
工程（３）で、基体１０を５００℃〜５６０℃の範囲にある温度に加熱し、次のプロセスに送る。
【００６７】
工程（４）では、基体１０の温度を５００℃〜５６０℃の範囲に維持した状態で、基体１０のＴＣＯ層にＣｄＳ膜を成膜し、基体１０を次のプロセスに移す。
【００６８】
工程（５）では、基体１０の温度を５００℃〜５６０℃の範囲に維持した状態で、基体１０上のＣｄＳ層にＣｄＴｅ膜を成膜し、基体１０を次のプロセスに移す。
【００６９】
工程（６）および工程（７）では、ＣｄＳ／ＣｄＴｅ層をＣｄＣｌ２処理する 。まず、基体を３００℃〜５００℃の温度範囲に維持した状態で、基体１０上のＣｄＳ／ＣｄＴｅ層をＣｄＣｌ２に暴露し、基体１０を次のプロセスに移す。基 体１０上のＣｄＳ／ＣｄＴｅ層のＣｄＣｌ２への暴露は、ＣｄＣｌ２蒸気に暴露して行なってもよく、あるいはＣｄＴｅ層にＣｄＣｌ２膜を成膜して行なってもよ い。いずれのＣｄＣｌ２暴露方法でも、高効率でＣｄＴｅＰＶモジュールを得る ことができる。この処理工程では、一連のＣｄＣｌ２処理ステーションが必要な 場合もある。
【００７０】
工程（７）では、基体１０の温度を４００℃〜４５０℃の範囲に維持した状態で、基体１０上のＣｄＣｌ２処理層をアニーリングし、ＣｄＣｌ２膜があればこれを除去し、基体１０を次のプロセスに移す。この処理工程では、一連のアニーリングステーションが必要な場合もある。以上の工程（６）および（７）で、ＣｄＳ／ＣｄＴｅ層のＣｄＣｌ２処理を行なう。ＣｄＴｅＰＶモジュールの真空中で のＣｄＣｌ２処理は公知であるが、ＣｄＴｅ層の成膜とオーム接点層の形成との 間で、しかも基体を真空に維持した状態においてインラインで行なうＣｄＣｌ２ 処理工程は従来にはない。同様に、基体をＣｄＴｅ成膜から直接ＣｄＣｌ２処理 に回すことも従来にはない。
【００７１】
工程（８）では、２５℃〜１００℃の必要な温度範囲に基体１０および膜を冷却し、基体１０を次のプロセスに移す。この処理工程では、一連の冷却ステーションが必要な場合もある。
【００７２】
工程（９）および工程（１０）では、低抵抗オーム接点をＣｄＴｅ層に形成する。基体１０の温度を１５０℃〜３００℃の範囲に維持した状態で、基体１０上のＣｄＴｅ層に金属塩を被着し、基体１０を次のプロセスに回す。この処理工程では、金属塩の一例としてＣｕＣｌを使用する。基体１０の温度を１５０℃〜２５０℃の範囲に維持した状態で、基体１０上のＣｄＳ／ＣｄＴｅ／金属塩層をアニーリングし、基体１０を次のプロセスに回す。この処理工程では、一連のアニーリングステーションが必要になる場合もある。工程（９）および工程（１０）では、金属塩とＣｄＴｅ層の表面とが反応し、この反応により薄いｐ＋半導体層がＣｄＴｅ表面に形成し、オーム接点になる。Ｃｕ塩の場合、ＣｕＴｅxまたは ＣｕがドーピングしたＣｄＴｅ：Ｃｕなどのテルル化銅、あるいは両者が形成することがある。この薄いｐ＋層により、安定な低抵抗オーム接点がＣｄＴｅ層の表面に形成することになる。真空中でＣｄＴｅ層に金属塩を被着することによってＣｄＴｅ上にオーム接点を形成する例は従来にはない。
【００７３】
工程（１１）では、２５℃〜１００℃の範囲にある必要な温度に基体１０を冷却し、基体１０を次のプロセスに回す。このプロセスでは、一連の冷却ステーションが必要な場合もある。
【００７４】
工程（１２）では、金属ストリップベルト１によりＡＶＡ開口を介して真空チャンバー３から基体１０を取り出す。
【００７５】
工程（１３）では、４〜１６時間の範囲から選択した最適な時間オーム接点層を空気に暴露してから、炭素含有導電性コーチングの層を噴霧プロセスによってオーム接点層に形成する。空気への暴露により、ＰＶモジュールの長期間安定性が向上する。
【００７６】
従来例に関して記載したように、基体１０の膜層に選択して一連のスクライビングを行なって、基体上の個々のＰＶモジュールを分離し、基体１０上の個々モジュールを配線して、モジュール製品を完成する。
【００７７】
工程（１４）で、透明な導電性酸化物を有する基体上の膜層のすべてについて最初の複数のスクライビングを行なう。次に、ＴＣＯを除去せずに炭素層及び／又はｐ／ｎ層について２回目の複数のスクライビングを行なうが、この場合には、これを第１回のスクライビングと平行に行なう。これら第１回と第２回の複数のスクライビングは、図９Ａについて説明した新規な膜スクライビング方法により行なう。
【００７８】
工程（１５）で、噴霧によって、炭素含有導電性コーチングの層にＮｉ含有導電性コーチングの層を形成する。第２回目のスクライビングの後にＮｉ金属被着層を形成するため、第２回目のスクライビングにより生じた半導体層の凹部をＮｉ層が埋めることになる。これによって、あるモジュールの背面電極を別なモジュールの正面電極に接続する。この工程が、次に金属被着層について行なう最後のスクライビングにより、ＰＶモジュールを直列に相互結合し、ＰＶモジュール製品が完成する。
【００７９】
工程（１６）では、金属被着層のみについて第３回の複数のスクライビングを行なう。第３回目のスクライビングは、図９Ａについて説明した新規な膜スクライビング方法によって行なう。
【００８０】
工程（１７）において、電気的に接続し、そしてモジュール完成品をカプセル化する。
【００８１】
図１０Ａの工程４）、５）、６）または９）を始めとする成膜工程のいずれにおいても、特定材料の一つ以上の層を成膜することができる。これら多数の層は、一連の加熱されたポケット成膜装置によって成膜することができる。一つの材料層を所定のサイクル時間で所定の膜厚に成膜する場合、この単一層は、より短いサイクル時間で多元成膜により単一層の厚みまで成膜した多数の薄い層によって構成してもよい。多元成膜は、サイクル時間の短縮毎に対応して生産速度が高くなるため、有利である。また、多元処理ステーションを使用すると、アニーリング、蒸気処理、冷却などの他の工程のサイクル時間を短縮できる。
【００８２】
また、本発明によれば、多元接続太陽電池を構成することも可能である。この場合、基体上にはモノリシックな多元接続構造体を構成することができる。この構造において、まず太陽光線が大きなバンドギャップの材料を透過し、次に残りの光線が小さなバンドギャップの材料を透過するように、２つかそれ以上の太陽電池を一つの基体に積層することができる。材料の必要なバンドギャップは、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅなどを組合せて形成した半導体を使用することにより実現することができる。これら元素は、周規律表ＩＩＢ族およびＶＩＢ族元素である。これら半導体については、三つかそれ以上の元素からなる合金として構成することも可能である。多元層は、一連の加熱されたポケット成膜装置によって成膜することができる。また、加熱された多元ポケットにおける成膜材料の組成を変えることによって、高品位のバンドギャップ光起電力装置を製造することができる。
【００８３】
上記の図１０Ａの処理工程（１）〜（１３）および工程（１５）に従って多数のモジュールを構成した。工程（９）の金属塩としてＣｕＣｌを使用した。多数の基体に、面積が０．３ｃｍ角の個々のＰＶモジュールを形成した。これらモジュールは、所定領域にマスクを被せ、研磨ブラスチングを使用して、基体１０上の膜の残りを除去することによって整形した。得られた最良のモジュールは変換効率が１１．８％で、市販品のコストが低い、ＳｎＯｘ：Ｆ被覆ソーダ石灰ガラ ス基体に形成したモジュールである。この高効率モジュールは、安定性もすぐれている。多数のモジュールについて、開路条件下１，０００Ｗ／ｍ２および６５ ℃での光ソーキングによって加速応力試験を行なった。数百時間経過後に測定した、モジュール効率は元の効率の少なくとも９８％を維持していた。
【００８４】
以上、本発明の好適な実施態様について説明した。以下、本発明の別な実施態様について説明する。これら実施態様について、本発明の好適な実施態様における処理工程のフローチャートである図１０Ａに関して説明する。
【００８５】
図１０Ａに示した工程９）の別な実施態様では、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂの化合物を含む金属化合物を成膜することができる。これら化合物は、好適な実施態様で説明した金属塩であればよい。あるいは、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂの有機金属化合物も使用することができる。真空中でこれら化合物をＣｄＴｅに被着すると、ＣｄＴｅ層との反応により低抵抗オーム接点層を形成することができる。この低抵抗オーム接点は、Ｃｕ、Ａｇ、Ａｕ、Ｈｇ、Ｓｎ、ＳｂおよびＰｂのテルル化物によって形成することができる。あるいは、高度にドーピングしたＣｄＴｅによってオーム接点を形成してもよい。図１０Ａの工程１０）の別な実施態様では、オーム接点層を真空チャンバー外部の空気中、不活性雰囲気中かその他の雰囲気中でオーム接点層をアニーリングする。
【００８６】
図１０Ａの工程４）および５）の他の実施態様では、ＣｄＳおよびＣｄＴｅの代わりに他の半導体を使用することができる。これら半導体の場合は、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅの任意の組合せによって形成する。これら元素は、周規律表ＩＩＶ族およびＶＩＢ族元素である。これら半導体は、三つかそれ以上の元素からなる合金として使用することもできる。既に知られているように、これら化合物半導体はＰＶモジュールの製造に有用であるほか、昇華が容易であり、本発明によって真空成膜することができる。一連のステーションを使用して、ｎ形半導体およびｐ形半導体を成膜することができる。このように、一つ以上の層を使用して、モジュールのｎ形領域およびｐ形領域を形成することができる。これによって、半導体の膜厚を十分に維持した状態で、サイクル時間を短縮することが可能になる。また、異なるステーションでは、元素Ｚｎ、Ｃｄ、Ｈｇ、Ｓ、ＳｅまたはＴｅからなる異なるＩＩＢ−ＶＩＢ族化合物を成膜することができる。
【００８７】
図１０Ａの工程６）の別な実施態様では、ＣｄＣｌ２の代わりに、あるいはこ れに加えてＨＣｌやＣｌ２などのハロゲン含有物質を使用することができる。こ の場合には、制御された量のガスを加熱されたポケット３３に導入できる。ＣｄＣｌ２と同様な効果をもつことが知られている他のハロゲン含有物質も使用する ことができる。これら化合物の既知実例はＣｄＢｒ２やＣｄＩ２などである。
【００８８】
図１０Ａの処理工程の別な実施態様では、図１０Ａの工程４）におけるＣｄＳを成膜せずにＣｄＴｅＰＶモジュールを製造することができる。この実施態様では、ｎ形ＴＣＯとｐ形ＣｄＴｅか他のＩＩＢ−ＶＩＢ化合物との間にｐ／ｎ接合を形成する。
【００８９】
図１０Ａの処理工程の別な実施態様では、化学的浴成膜方法などの公知方法によって、真空チャンバー３の外部で基体１０にＣｄＳ層を成膜することによってＣｄＴｅモジュールを製造することができる。この実施態様では、ＣｄＳ層を形成した基体１０を真空チャンバー３に装入し、図１０Ａの工程３）〜１１）を真空中で実施することになる。
【００９０】
図１０Ａの処理工程の別な実施態様では、工程４）のＣｄＳ成膜と工程５）のＣｄＴｅ成膜との間でＣｄＣｌ２処理を実施することができる。このＣｄＣｌ２処理は、図１０Ａに示した工程６）のＣｄＣｌ２処理の前処理である。このＣｄＣｌ２前処理により、モジュールの性能が一層向上することが知られている。
【００９１】
図１０Ａのさらに別な実施態様では、ＨＰＤ成膜用の加熱されたポケット３３を使用して、ＣｄＳ／ＣｄＴｅＰＶモジュールの性能改善に役立つ他の膜層を形成することができる。このような層の一例は、ガラス基体１０のＴＣＯとは反対側に成膜することになる反射防止（ＡＲ）層である。ＡＲ層は、太陽に向けて配設し、ガラス表面からの反射により失われる入射太陽光線の量を減らすものである。これにより、モジュールの発電量が増加することになる。このようなＡＲ層の一例は、ＭｇＦ２の薄膜である。ＭｇＦ２は昇華性であるため、加熱されたポケット３３での成膜によりこの薄膜を形成することができる。また、ＡＲ層は、真空チャンバー３内の任意の位置で成膜することができる。ＣｄＳ／ＣｄＴｅモジュールを高効率化できることが知られている別な層は、抵抗率の高い、真性酸化スズ（ｉ−ＳｎＯx）の層である。この層の場合は、ＴＣＯ層とＣｄＳ層との間 に設けることになる。あるいは、所望の抵抗率をもつＳｎＯxの層をガラス基体 １０に直接成膜できることになる。この真性酸化物層は、電気抵抗率がＴＣＯよりもはるかに高く、モジュールの高効率化を実現できることが確認されている。また、この抵抗層によりＣｄＳ層をより薄膜化できることになる。ＣｄＳ層の薄膜化は、ＣｄＴｅ層に入射する光量が増えるため、モジュールの発電量が増えることになる。加熱されたポケット３３を使用すれば、ｉ−ＳｎＯxを昇華させる ことができる。ｉ−ＳｎＯxは、図１０Ａの工程４）のＣｄＳ成膜工程の前に成 膜することになる。
【００９２】
図１０Ａの工程１５）の別な実施態様では、マスクを介してグラファイトおよびＮｉを噴霧して、パターン化成膜を行なう。このように背面電極をパターン化すると、図１０Ａの工程１４）および１６）に示した第２回目および第３回目のスクライビングの必要性がなくなる。別な実施態様では、Ｎｉ導電性コーチングを噴霧成膜する前に、マスクを介して噴霧することにより第１回目のスクライビングで生じた凹部を絶縁性化合物で埋めることができる。このように絶縁性化合物を使用すると、Ｎｉ層とＴＣＯとの間に分路を形成する必要がなくなる。
【００９３】
本発明のさらに別な実施態様を以下に説明する。これら実施態様については図２Ｂ、図７Ｂ、図８、図９Ｂおよび図１０Ｂに示す。以下、これらの図について説明する。
【００９４】
図２Ｂに、一対の連続金属ストリップベルト１全体を真空チャンバー３に収めた本発明の別な実施態様を示す。真空チャンバー３の両側の一対の負荷ロック５が基体１０を真空に出入りさせる手段になる。
【００９５】
図７Ｂに、上部の加熱されたポケット３３の別な構成をもつ、図７Ａの真空処理ステーションの別な実施態様を示す。この別な実施態様には、複数の穴２８を形成したバッフルを付加してある。成膜材料３５は、密閉空間内においてバッフルの上方に設ける。この密閉空間には、成膜材料３５を再装入するさいには取り外すことができる蓋２７を取り付ける。上部のポケット３３を加熱すると、成膜材料３５が昇華し、発生した蒸気が穴２８を通って、上部の加熱されたポケット３３の成膜源ポケット２９に流入する。この、真空処理ステーション２００の別な実施態様を加熱されたポケット３３として使用すると、基体１０の上面に膜を成膜することができる。基体１０の上面に成膜を行なう場合には、公知のローラやロボットアームなどによって基体１０を搬送できる。これは、特にＡＲ層の成膜に有利である。
【００９６】
図８に、加熱されたポケット３３の別な実施態様を示す。この実施態様を使用すると、ポケット２９内にプラズマを発生できる。この配置は、プラズマ強化加熱ポケット成膜（ＰＥＨＰＤ）と呼ばれている。加熱されたポケット３３のこの別な実施態様は、プラズマを発生する、グラファイトからなる高電圧ピン３０を使用する。ピン３０は、石英管を使用することができる絶縁材３２によって電気的に絶縁する。ＤＣ電源３２からの高電圧がプラズマを発生する。ＰＥＨＰＤ加熱ポケットにおける加熱ポケット／基体間の距離は、ポケット２９内にイオンを発生する長さでなければならない。ポケット２９があまり浅いと、成膜時に基体１０がポケット２９をシーリングするさいに、所望の圧力でグロー放電が発生しない。本発明の別な実施態様では、適宜、加熱されたＣｄＳポケットおよびＣｄＴｅポケットの両者をＰＥＨＰＤ形としてもよく、この場合には、プラズマ強化成膜の特徴を利用できる。モジュールを高効率化できるプラズマ強化成膜のこれら特徴には、（ｉ）ＣｄＴｅの窒素ドーピング、（ｉｉ）ＣｄＴｅにおける欠陥の抑制、（ｉｉｉ）ＣｄＳの構造変換、（ｉｖ）ＣｄＳのドーピング、および（ｖ）ＣｄＳ／ＣｄＴｅ界面の混合がある。さらに、ＰＥＨＰＤによってＺｎＴｅに窒素をドーピングし、ＣｄＴｅに対するオーム接点として使用することができるＺｎＴｅ：Ｎ、すなわちｐ＋半導体層を形成することができる。
【００９７】
図１０Ｂは、本発明における別な好適な実施態様のいくつかの処理工程を示すフローチャートである。図示の処理工程には、（１）クリーンルーム形の小さな環境内で公知手段による基体の洗浄、（２）ＡＶＡまたは負荷ロックによる基体の真空チャンバーへの搬送、（３）基体の加熱、（４）プラズマとともに、あるいはプラズマをともなわずに、加熱されたポケットを使用して行なう、基体へのＣｄＳの成膜、（５）プラズマとともに、あるいはプラズマをともなわずに、加熱されたポケットを使用して行なう、ＣｄＳ膜へのＣｄＴｅ膜の成膜、（６）加熱されたポケットを使用して行なう、ＣｄＳ／ＣｄＴｅ膜のハロゲン物質含有物質処理、（７）基体および膜のアニーリング、（８）加熱されたポケットによるＣｄＴｅ層へのＴｅ層の成膜か、あるいはプラズマを使用する加熱されたポケットによるＣｄＴｅ層へのＺｎＴｅ：Ｎ層の成膜によって行なう、ＣｄＴｅ層へのオーム接点の形成、（９）ＺｎまたはＣｄなどの昇華性金属層の加熱されたポケットにより成膜によって行なう、オーム接点層への金属被着層の成膜、（１０）基体および膜のアニーリング、（１１）基体および膜の冷却、（１２）ＡＶＡまたは負荷ロックを使用して行なう、真空チャンバーからの基体および膜の搬送、（１３）金属被着層および透明導電性酸化物を含む膜積層体全体の第１回目のスクライビング、（１４）公知スクリーン印刷方法によって行なう、あるモジュールの背面電極の次のモジュールの正面電極への電気接続、および（１５）完成したモジュールのカプセル化がある。工程（１３）における第１回目のスクライビングは、本発明に従って行なうか、あるいは機械的スクライビングかレーザースクライビングを始めとするいくつかの公知手段のいずれか一つによって行い、そして第２回目のスクライビングはＴＣＯを除去せずに、炭素層及び／又はｐ／ｎ層について行なう。
【００９８】
図１０Ｂに示す工程８）は、Ｔｅをオーム接点層として使用する本発明のさらに別な実施態様である。Ｔｅは、昇華が容易な物質で、ＣｄＴｅモジュールのオーム接点材料になる物質である。ＣｄＣｌ２処理工程およびアニーリング工程の 後に、Ｔｅをインラインで成膜できる。なお、この場合、冷却工程を使用してもよく、あるいは使用しなくてもよい。真空成膜工程か、あるいは本発明の噴霧プロセスによって金属背面電極をＴｅオーム接点に形成できる。
【００９９】
図１０Ｂに示す工程９）は、背面電極の金属被着を真空中インラインで実施することができる本発明の別な実施態様である。この実施態様では、制限するものではないが、昇華が容易で、導電性のＺｒまたはＣｄを始めとする金属の加熱されたポケットによる成膜によって背面電極へ金属被着することができる。
【０１００】
図９Ｂに、公知方法による研磨ブラスチング４３を使用する、本発明のスクライビング方法の別な実施態様を示す。マスク４１の開口４５から研磨ブラスチング４３を行なって、基体１０から膜４０の一部を除去する。この実施態様のスクライビング方法では、マスク４１が除去する膜４０の領域になるため、精密な研磨ブラスチング４３は必要ない。基体１０全面に研磨ブラスチング４３を行なって、スクライビングを行なう。マスク４１の開口４５の一つ以上について研磨ブラスチング４３を行い、基体１０上を一回ブラスチングすることにより一つ以上の開口４５をブラスチングする。複数の研磨ブラスチング４３をおこなって、マスク４１の開口４５の軸にそって一回スクライビングを行なって、基体１０全体の複数のスクライビングを終えてもよい。硬度および大きさが異なる、異なる研磨媒体を使用すれば、膜積層体４０の各種層を選択的にスクライビングすることができる。このように、本発明のスクライビング方法によれば、１）比較的硬いＴＣＯ層を含む膜積層体をすべてスクライビングでき、２）ＴＣＯを除去することなく、ＴＣＯ層上部の層すべてについて選択的にスクライビングできる。
【符号の説明】
【０１０１】
１０００ 本発明による光起電力モジュールの製造装置
１ 金属ストリップベルト
２ 開口
３ 真空チャンバー
１０ 基体
２０ 軸受けプレート
２１ クリアランス
２９ ポケット
３３ ポケット
２００ 処理ステーション
３００ 処理ステーション
【特許請求の範囲】
【請求項１】
ｐ型IIB/VIB半導体材料の一つかそれ以上の層にオーム接点を形成する方法であって、
真空チャンバー内で金属化合物をｐ型IIB/VIB半導体材料の一つかそれ以上の層の上に堆積させる工程と、
真空チャンバー内で上記のｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリング工程と、
を具備してなることを特徴とする方法。
【請求項２】
前記p型IIB／VIB半導体材料の一つかそれ以上の層を真空チャンバー内でアニーリングする工程が該p型IIB／VIB半導体材料の一つかそれ以上の層を適当なガス雰囲気内で加熱することからなる請求項１記載の方法。
【請求項３】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項１記載の方法。
【請求項４】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項１記載の方法。
【請求項５】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項１記載の方法。
【請求項６】
半導体装置の所望の表面に導電性電極を形成する方法であって、
該所望の表面に導電性グラファイトコーチングをスプレイにより形成する工程と、
該導電性グラファイトコーチング表面に導電性金属コーチングをスプレイにより形成する工程と、
を具備してなることを特徴とする方法。
【請求項７】
前記導電性金属コーチングがニッケルを含む請求項６記載の方法。
【請求項８】
半導体装置の所望の表面に導電性電極を形成する方法であって、
該所望の表面に導電性金属コーチングをスプレイにより形成する工程と、
スプレイにより形成された該導電性金属コーチングを乾燥する工程と、
を具備してなることを特徴とする方法。
【請求項９】
真空チャンバー内で基体を搬送するための装置であって、
真空チャンバー内に配置された一対の離間する平行金属ベルトと、
該一対の金属ベルトを二方向に同期移動させる移動装置と、
金属ベルトを跨る固定位置に複数の基体を保持するため、各金属ベルトの外面に設けられた複数の整合され、周期的に離間させた複数のタブと、
を具備してなることを特徴とする装置。
【請求項１０】
請求項９記載の真空チャンバー内で基体を搬送するための装置であって、該真空チャンバーが前部開口部と後部開口部とを有し、これら開口部を介して前記一対の金属ベルトおよび前記基体が、これら開口部の外側に通過、延出するようにしたものであって、該装置が更に、
各基体と、該前部開口部および後部開口部との間にクリアランス距離が設けられ、空気漏れを抑制しつつ該基体を移動させ、それにより真空チャンバー内の所望の真空レベルを維持するようにしたもの。
【請求項１１】
複数の基体を真空チャンバー内にて加熱処理、成膜処理又は蒸気処理に曝すため、該基体を移送および処理するための装置であって、該装置が、
複数の基体の夫々に隣接、対応させて配置させた複数の加熱ポケットを有し、各基体の表面と加熱ポケットの対応する１つとの間のクリアランス距離を小さくし、それにより該加熱ポケットからの蒸気漏れを抑制しつつこれら基体の移動を可能としたものと、
１つの加熱ポケットから次の加熱ポケットへ該基体を移動させるための移送装置と、
を具備してなることを特徴とするもの。
【請求項１２】
前記移送装置が、
前記真空チャンバー内に配置された一対の離間する平行金属ベルトと、
該一対の金属ベルトを二方向に同期移動させる移動装置と、
金属ベルト間を跨る固定位置に複数の基体を保持するため、各金属ベルトの外面に設けられた複数の整合され、周期的に離間させた複数のタブと、
該移動装置に連結され、該ベルトを漸増的に割り出し、各基体を1つの加熱ポケットから次の加熱ポケットへ移送させるためのコントローラと、
を具備してなる請求項１１記載の装置。
【請求項１３】
前記加熱ポケットの選択された１つ又はそれ以上が、それら加熱ポケット内にてプラズマを発生させるための直流電圧源に接続された高圧ピンを有する請求項１１記載の装置。
【請求項１４】
光起電力セルの複数の半導体層を形成するための方法であって、以下の工程の全てが単一の真空チャンバー内で一定の真空レベルで行われ、該方法が、
光起電力セルが形成されるところの、ｎ型透明導電性酸化物の１つかそれ以上の層を有する基体を真空チャンバー内に用意する工程と、
該基体を真空チャンバー内にて所望の温度まで加熱する工程と、
真空チャンバー内にてｐ型IIB/VIB半導体材料の一つかそれ以上の層を前記基体の表面に堆積させる工程と、
n型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、真空チャンバー内にてハロゲン含有物質で処理する工程と、
真空チャンバー内にて、処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層にオーム接点を形成する工程と、
を具備してなることを特徴とするもの。
【請求項１５】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項１４記載の方法。
【請求項１６】
前記ハロゲン含有物質が塩化カドミウムからなる請求項１４記載の方法。
【請求項１７】
前記ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程を更に具備してなる請求項１４記載の方法。
【請求項１８】
前記ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質の蒸気に曝す温度がｐ型IIB/VIB半導体材料の一つかそれ以上の層上にハロゲン含有物質のフィルムを堆積させるのに適当な温度であり、
ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに適当であり、かつ、先に堆積させたハロゲン含有物質のフィルムを除去するのに適当な温度で行われる請求項１７記載の方法。
【請求項１９】
前記処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上にオーム接点を形成する工程が、p型IIB／VIB半導体材料の一つかそれ以上の層に金属化合物を堆積させること、およびその後この処理されたp型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングすることからなる請求項１４記載の方法。
【請求項２０】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項１９記載の方法。
【請求項２１】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項１９記載の方法。
【請求項２２】
前記真空チャンバー内で基体の反対側表面に反射防止層を形成する工程を更に含む請求項１４記載の方法。
【請求項２３】
光起電力セルの半導体層を形成するための方法であって、以下の工程の全てが単一の真空チャンバー内で一定の真空レベルで行われ、該方法が、
光起電力セルが形成されるところの基体であって、ｎ型透明導電性酸化物の１つかそれ以上の層並びにその頂部に形成されたｎ型IIB/VIB半導体材料の一つかそれ以上の層を有する基体を真空チャンバー内に用意する工程と、
真空チャンバー内にて該基体を所望の温度まで加熱する工程と、
真空チャンバー内にてｐ型IIB/VIB半導体材料の一つかそれ以上の層を基体表面に堆積する工程と、
真空チャンバー内にてn型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層の一つかそれ以上の層をハロゲン含有物質で処理する工程と、
この処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上に、真空チャンバー内にてオーム接点を形成する工程と、
を具備してなることを特徴とするもの。
【請求項２４】
前記ｎ型IIB/VIB半導体材料が硫化カドミウムからなる請求項２３記載の方法。
【請求項２５】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項２３記載の方法。
【請求項２６】
前記ハロゲン含有物質が塩化カドミウムからなる請求項２３記載の方法。
【請求項２７】
前記n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したn型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程を具備してなる請求項２３記載の方法。
【請求項２８】
前記n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質の蒸気に曝す温度がｐ型IIB/VIB半導体材料の一つかそれ以上の層上にハロゲン含有物質のフィルムを堆積させるのに適当な温度であり、
n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに適当であり、かつ、先に堆積させたハロゲン含有物質のフィルムを除去するのに適当な温度で行われる請求項２７記載の方法。
【請求項２９】
予め処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上にオーム接点を形成する工程が、p型IIB／VIB半導体材料の一つかそれ以上の層に金属化合物を堆積させることと、及びその後この処理されたp型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングすることとからなる請求項２３記載の方法。
【請求項３０】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項２９記載の方法。
【請求項３１】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項２９記載の方法。
【請求項３２】
前記真空チャンバー内で基体の反対側表面に反射防止層を形成する工程を更に含む請求項２３記載の方法。
【請求項３３】
前記p型IIB／VIB半導体材料の一つかそれ以上の層を堆積する前に、n型IIB／VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程を更に具備してなる請求項２３記載の方法。
【請求項３４】
前記ハロゲン含有物質が塩化カドミウムからなる請求項３３記載の方法。
【請求項３５】
前記n型IIB／VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
n型IIB／VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したn型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングする工程とを更に具備してなる請求項３３記載の方法。
【請求項３６】
前記n型IIB/VIB半導体材料の一つかそれ以上の層を上記ハロゲン含有物質の蒸気に暴露する温度が、上記ハロゲン含有物質の膜をｎ型IIB/VIB半導体材料の一つかそれ以上の層に堆積させるのに好適であり、
n型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、ｎ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに好適であって、かつ先に堆積させたハロゲン含有物質の膜を除去するのに好適な温度で行われる請求項３３記載の方法。
【請求項１】
ｐ型IIB/VIB半導体材料の一つかそれ以上の層にオーム接点を形成する方法であって、
真空チャンバー内で金属化合物をｐ型IIB/VIB半導体材料の一つかそれ以上の層の上に堆積させる工程と、
真空チャンバー内で上記のｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリング工程と、
を具備してなることを特徴とする方法。
【請求項２】
前記p型IIB／VIB半導体材料の一つかそれ以上の層を真空チャンバー内でアニーリングする工程が該p型IIB／VIB半導体材料の一つかそれ以上の層を適当なガス雰囲気内で加熱することからなる請求項１記載の方法。
【請求項３】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項１記載の方法。
【請求項４】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項１記載の方法。
【請求項５】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項１記載の方法。
【請求項６】
半導体装置の所望の表面に導電性電極を形成する方法であって、
該所望の表面に導電性グラファイトコーチングをスプレイにより形成する工程と、
該導電性グラファイトコーチング表面に導電性金属コーチングをスプレイにより形成する工程と、
を具備してなることを特徴とする方法。
【請求項７】
前記導電性金属コーチングがニッケルを含む請求項６記載の方法。
【請求項８】
半導体装置の所望の表面に導電性電極を形成する方法であって、
該所望の表面に導電性金属コーチングをスプレイにより形成する工程と、
スプレイにより形成された該導電性金属コーチングを乾燥する工程と、
を具備してなることを特徴とする方法。
【請求項９】
真空チャンバー内で基体を搬送するための装置であって、
真空チャンバー内に配置された一対の離間する平行金属ベルトと、
該一対の金属ベルトを二方向に同期移動させる移動装置と、
金属ベルトを跨る固定位置に複数の基体を保持するため、各金属ベルトの外面に設けられた複数の整合され、周期的に離間させた複数のタブと、
を具備してなることを特徴とする装置。
【請求項１０】
請求項９記載の真空チャンバー内で基体を搬送するための装置であって、該真空チャンバーが前部開口部と後部開口部とを有し、これら開口部を介して前記一対の金属ベルトおよび前記基体が、これら開口部の外側に通過、延出するようにしたものであって、該装置が更に、
各基体と、該前部開口部および後部開口部との間にクリアランス距離が設けられ、空気漏れを抑制しつつ該基体を移動させ、それにより真空チャンバー内の所望の真空レベルを維持するようにしたもの。
【請求項１１】
複数の基体を真空チャンバー内にて加熱処理、成膜処理又は蒸気処理に曝すため、該基体を移送および処理するための装置であって、該装置が、
複数の基体の夫々に隣接、対応させて配置させた複数の加熱ポケットを有し、各基体の表面と加熱ポケットの対応する１つとの間のクリアランス距離を小さくし、それにより該加熱ポケットからの蒸気漏れを抑制しつつこれら基体の移動を可能としたものと、
１つの加熱ポケットから次の加熱ポケットへ該基体を移動させるための移送装置と、
を具備してなることを特徴とするもの。
【請求項１２】
前記移送装置が、
前記真空チャンバー内に配置された一対の離間する平行金属ベルトと、
該一対の金属ベルトを二方向に同期移動させる移動装置と、
金属ベルト間を跨る固定位置に複数の基体を保持するため、各金属ベルトの外面に設けられた複数の整合され、周期的に離間させた複数のタブと、
該移動装置に連結され、該ベルトを漸増的に割り出し、各基体を1つの加熱ポケットから次の加熱ポケットへ移送させるためのコントローラと、
を具備してなる請求項１１記載の装置。
【請求項１３】
前記加熱ポケットの選択された１つ又はそれ以上が、それら加熱ポケット内にてプラズマを発生させるための直流電圧源に接続された高圧ピンを有する請求項１１記載の装置。
【請求項１４】
光起電力セルの複数の半導体層を形成するための方法であって、以下の工程の全てが単一の真空チャンバー内で一定の真空レベルで行われ、該方法が、
光起電力セルが形成されるところの、ｎ型透明導電性酸化物の１つかそれ以上の層を有する基体を真空チャンバー内に用意する工程と、
該基体を真空チャンバー内にて所望の温度まで加熱する工程と、
真空チャンバー内にてｐ型IIB/VIB半導体材料の一つかそれ以上の層を前記基体の表面に堆積させる工程と、
n型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、真空チャンバー内にてハロゲン含有物質で処理する工程と、
真空チャンバー内にて、処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層にオーム接点を形成する工程と、
を具備してなることを特徴とするもの。
【請求項１５】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項１４記載の方法。
【請求項１６】
前記ハロゲン含有物質が塩化カドミウムからなる請求項１４記載の方法。
【請求項１７】
前記ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程を更に具備してなる請求項１４記載の方法。
【請求項１８】
前記ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質の蒸気に曝す温度がｐ型IIB/VIB半導体材料の一つかそれ以上の層上にハロゲン含有物質のフィルムを堆積させるのに適当な温度であり、
ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、ｎ型透明導電性酸化物およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに適当であり、かつ、先に堆積させたハロゲン含有物質のフィルムを除去するのに適当な温度で行われる請求項１７記載の方法。
【請求項１９】
前記処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上にオーム接点を形成する工程が、p型IIB／VIB半導体材料の一つかそれ以上の層に金属化合物を堆積させること、およびその後この処理されたp型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングすることからなる請求項１４記載の方法。
【請求項２０】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項１９記載の方法。
【請求項２１】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項１９記載の方法。
【請求項２２】
前記真空チャンバー内で基体の反対側表面に反射防止層を形成する工程を更に含む請求項１４記載の方法。
【請求項２３】
光起電力セルの半導体層を形成するための方法であって、以下の工程の全てが単一の真空チャンバー内で一定の真空レベルで行われ、該方法が、
光起電力セルが形成されるところの基体であって、ｎ型透明導電性酸化物の１つかそれ以上の層並びにその頂部に形成されたｎ型IIB/VIB半導体材料の一つかそれ以上の層を有する基体を真空チャンバー内に用意する工程と、
真空チャンバー内にて該基体を所望の温度まで加熱する工程と、
真空チャンバー内にてｐ型IIB/VIB半導体材料の一つかそれ以上の層を基体表面に堆積する工程と、
真空チャンバー内にてn型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層の一つかそれ以上の層をハロゲン含有物質で処理する工程と、
この処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上に、真空チャンバー内にてオーム接点を形成する工程と、
を具備してなることを特徴とするもの。
【請求項２４】
前記ｎ型IIB/VIB半導体材料が硫化カドミウムからなる請求項２３記載の方法。
【請求項２５】
前記ｐ型IIB／VIB半導体材料がテルル化カドミウムからなる請求項２３記載の方法。
【請求項２６】
前記ハロゲン含有物質が塩化カドミウムからなる請求項２３記載の方法。
【請求項２７】
前記n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したn型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程を具備してなる請求項２３記載の方法。
【請求項２８】
前記n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をハロゲン含有物質の蒸気に曝す温度がｐ型IIB/VIB半導体材料の一つかそれ以上の層上にハロゲン含有物質のフィルムを堆積させるのに適当な温度であり、
n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、n型IIB/VIB半導体材料およびｐ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに適当であり、かつ、先に堆積させたハロゲン含有物質のフィルムを除去するのに適当な温度で行われる請求項２７記載の方法。
【請求項２９】
予め処理されたｐ型IIB/VIB半導体材料の一つかそれ以上の層上にオーム接点を形成する工程が、p型IIB／VIB半導体材料の一つかそれ以上の層に金属化合物を堆積させることと、及びその後この処理されたp型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングすることとからなる請求項２３記載の方法。
【請求項３０】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の塩からなる群から選択される金属塩である請求項２９記載の方法。
【請求項３１】
前記金属化合物が、銅、銀、金、スズ、鉛、アンチモン、水銀の有機金属化合物からなる群から選択される有機金属化合物である請求項２９記載の方法。
【請求項３２】
前記真空チャンバー内で基体の反対側表面に反射防止層を形成する工程を更に含む請求項２３記載の方法。
【請求項３３】
前記p型IIB／VIB半導体材料の一つかそれ以上の層を堆積する前に、n型IIB／VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程を更に具備してなる請求項２３記載の方法。
【請求項３４】
前記ハロゲン含有物質が塩化カドミウムからなる請求項３３記載の方法。
【請求項３５】
前記n型IIB／VIB半導体材料の一つかそれ以上の層をハロゲン含有物質で処理する工程が、
n型IIB／VIB半導体材料の一つかそれ以上の層を、特定の温度で所定時間に亘ってハロゲン含有物質の蒸気に曝す工程と、
ハロゲン含有物質の蒸気に予め曝したn型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングする工程とを更に具備してなる請求項３３記載の方法。
【請求項３６】
前記n型IIB/VIB半導体材料の一つかそれ以上の層を上記ハロゲン含有物質の蒸気に暴露する温度が、上記ハロゲン含有物質の膜をｎ型IIB/VIB半導体材料の一つかそれ以上の層に堆積させるのに好適であり、
n型IIB／VIB半導体材料の一つかそれ以上の層をアニーリングする工程が、ｎ型IIB/VIB半導体材料の一つかそれ以上の層を処理するのに好適であって、かつ先に堆積させたハロゲン含有物質の膜を除去するのに好適な温度で行われる請求項３３記載の方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【公開番号】特開２０１０−１４１３４３（Ｐ２０１０−１４１３４３Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２０１０−１０３４１（Ｐ２０１０−１０３４１）
【出願日】平成２２年１月２０日（２０１０．１．２０）
【分割の表示】特願２００１−１６０９５３（Ｐ２００１−１６０９５３）の分割
【原出願日】平成１３年５月２９日（２００１．５．２９）
【出願人】（５０１２１４０９６）
【出願人】（５０１２１４１００）
【出願人】（５０１２１４１１１）
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２２年１月２０日（２０１０．１．２０）
【分割の表示】特願２００１−１６０９５３（Ｐ２００１−１６０９５３）の分割
【原出願日】平成１３年５月２９日（２００１．５．２９）
【出願人】（５０１２１４０９６）
【出願人】（５０１２１４１００）
【出願人】（５０１２１４１１１）
【Ｆターム（参考）】
[ Back to top ]