半導体ディバイスのための構造における第２材料内に埋設する第１材料の表面に層を形成する方法
本明細書には、半導体ディバイスのための相互接続構造における
誘電材料（２，１００）に埋設した銅線（３，１０７）の表面にバリア層（６，１１０）を形成する方法を記載する。このバリア層（６，１１０）を、蒸着ステップにより銅線（３，１０７）表面上に選択的に堆積し、また誘電体（２，１００）の表面は、蒸着ステップ中にバリア層の形成を抑止するように蒸着前に表面処理する。
誘電材料（２，１００）に埋設した銅線（３，１０７）の表面にバリア層（６，１１０）を形成する方法を記載する。このバリア層（６，１１０）を、蒸着ステップにより銅線（３，１０７）表面上に選択的に堆積し、また誘電体（２，１００）の表面は、蒸着ステップ中にバリア層の形成を抑止するように蒸着前に表面処理する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法に関する。とくに、しかし本発明は、相互接続構造内の誘電体内に埋設した金属線上に、拡散バリアを形成する方法に関する。
【０００２】
集積回路ダイのための標準的な銅による相互接続集積スキーム（計画）においては、誘電体バリアを、化学機械的研磨（ＣＭＰ）ステップ後に、層間誘電体（ＩＬＤ）および銅線の頂面上に全面的に堆積させる。この誘電体バリアは、二つの役割を有する。すなわち、１）銅が誘電体内に拡散するのを防止する、２）ビアのエッチングストッパライナーとして作用させる役割である。
【背景技術】
【０００３】
既知のＳｉＮおよびＳｉＣのバリア層における一般的な問題は、銅線とこの銅線上に積層（オーバーレイ）するバリア層との間における界面（インタフェース）が脆弱であることである。この脆弱界面は、エレクトロマイグレーション（電子移動）に対する抵抗性の減少による信頼性の早期低下を招く。さらに、磁束密度は、銅線頂面近傍で最大となり、このことは局部的銅マイグレーションおよび応力で誘発される空洞化を促進する。
【０００４】
集積回路の製造中に選択部位に材料を堆積する能力は、有利なことである。すなわちこれは、積層区域を画定する複雑なパターン形成ステップの必要性がないからである。例えば、いわゆる自己整列バリア（self-aligned barriers:ＳＡＢ）は、Ｃｕデュアルダマシン処理の前段階で金属線被覆（キャップ付け）のための誘電体バリアフィルムにとって替わることができると考えられる。ＳＡＢ（例えばＣｏＷＰ等）は、主に、エレクトロマイグレーションに対する抵抗性を向上し、また隣接する金属線相互間における容量結合を低減させるのに適用される。
【０００５】
従来における自己整列バリアのための集積化スキームは、キャップ付けすべき金属表面の触媒活性に基づく、選択的無電解プロセスを利用する。触媒、代表的にはパラジウムを、まず、主に金属線上に堆積し、つづいて無電解めっき槽内で金属線上にバリアを堆積する。パラジウムは、金属線上に選択的にバリアを自己整列成長させる触媒作用を行う。金属線相互間に堆積するすべてのパラジウムは、細心の注意を払って除去し、使用中に金属線からの過漏電を回避するようにしなければならない。パラジウム活性は、銅に対して１００％選択的に作用するわけではないので、活性化および洗浄ステップは、集積化において極めて臨界的な厳密ステップである。この手法（アプローチ）において、選択性は、表面の金属部分を触媒反応性のあるものにすることによって得る。このアプローチの欠点は、金属フィルムを金属表面頂部のみに堆積させなければなぱないことである。
【０００６】
既知の無電解ＣｏＷＰ堆積プロセスは、金属線の高さが増大し、これにより、キャパシタンス（静電容量）におけるいかなる利得（ゲイン）も部分的に失うことになる。さらに、無電解成長フィルムは側方に成長する傾向があり、これにより誘電体の間隔を減少する。このことは、金属線相互間の容量結合を増大させ、また従って信頼性も低下させる。これらプロセスは、金属線相互間に金属堆積を生じ、この結果、漏電特性を悪化させる。
【０００７】
当業界では、物理蒸着（ＰＶＤ:Physical Vapour Deposition）を使用して、銅線上にＴａＮ／Ｔａ金属バリアを堆積ことが知られている。二つの異なるアプローチが今までに知られている。端的に述べると、第１のアプローチは、銅線相互間における金属バリアを除去するため、金属バリアのリソグラフィによるパターン形成によるものである。第２のアプローチとしては、銅線に窪みを形成し、これら窪みの区域にバリアを充填することによるものである。第１のアプローチでは、余分なマスク形成ステップを必要とし、コストがかかる。さらには、いかなる誤整列による不具合も、配線の一方の側での完全なバリア除去を必要とする。第２のアプローチでは、銅線に化学機械的研磨（ＣＭＰ）または湿式化学エッチングにより窪みを形成する。つぎに、物理蒸着バリアを誘導体および金属線上に堆積する。第２ＣＭＰステップにおいて、表面上のバリアを除去し、窪んだ銅線上にＴａＮ／Ｔａバリアキャップが残る。このアプローチの短所は、１）Ｃｕの窪みの制御が困難であり、とくに、異なる線幅に適合させるのが困難である、２）Ｃｕのエッチバックが銅空間を消費し、抵抗性を増大させる、３）二回のＣＰＭを必要とし、コストがかかる、４）エッチバックステップは、金属間誘電体の低誘電率（Ｋ）特性が消散／破壊する点である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
誘電体または金属上に、選択的に金属または非金属フィルムを成長させるための選択的堆積方法であり、上述の問題のうち少なくとも幾つかを軽減させる新奇な選択的堆積方法をもたらすことが望まれる。
【課題を解決するための手段】
【０００９】
本発明によれば、半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法であり、蒸着ステップにより前記第１材料の表面上に前記層を選択的に堆積させ、第２材料の表面を、前記蒸着ステップの前に処理をする表面処理ステップを行い、蒸着ステップ中に前記第２材料上に前記層の堆積を抑止する方法を提供する。
【００１０】
好適な実施形態では、蒸着ステップを原子層堆積（ＡＬＤ）ステップとする。
【００１１】
表面処理ステップは、第２材料の表面を、親水性表面から疎水性表面に転換させるものとする。
【００１２】
一つの実施形態においては、表面処理ステップは、誘電体とした第２材料の表面を親水性表面から疎水性表面に転換させるものとする。
【００１３】
前記表面処理ステップの前に、第２材料の表面を主に水酸基で終端するように転換し、前記表面処理ステップ後に第２材料の表面を、ほぼメチル基で終端するように転換する。
【００１４】
このことは、第２材料の表面を、ヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すことにより得られる。
【００１５】
他の実施形態においては、第２材料の表面を酸洗浄で処理する。例えば、ＨＦ湿式洗浄またはＨＦ蒸気洗浄により表面を疎水性にする。
【００１６】
他の実施形態においては、前記表面処理ステップは、第１材料の表面および第２材料の表面にわたりレジスト材料を堆積するステップと、前記レジスト材料の層をリソグラフ光束で照射し、第１材料による光束の反射が、前記レジスト材料のほぼ第１材料上方における領域を、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域よりも先に現像するステップと、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域を除去することなく、前記レジスト材料のほぼ第１材料上方における領域を除去するステップを有するものとする。
【００１７】
本発明は、拡散バリア層を、半導体ディバイスの相互接続構造における金属線上に堆積させるのに、とくに有用である。
発明の実施形態を実施例として、添付図面につき説明する。
【発明を実施するための最良の形態】
【００１８】
本発明の好適な実施形態においては、原子層堆積法（Atomic Layer Deposition:ＡＬＤ）を使用して、半導体構造における相互接続金属線上に選択的にバリア層を堆積させる。ＡＬＤは均一で、共形的な、また極めて制御可能な堆積挙動を示すことがよく知られている堆積技術である。ＡＬＤ技術は、ガス状反応物質（もしくは前駆物質）の順次パルスを含み、これらパルスは１個につき一回ウエハ表面と反応する。利用可能な表面反応部位における反応物質の吸収により、層の成長は、前駆物質パルス発生中に自己制限を生ずる。ＡＬＤは、ウエハ表面上における配位子の密度、可用性、アクセス可能（可触）性、さらには反応物質との反応性に大きく依存する。
【００１９】
選択的な原子層堆積は、吸収表面を局所的に不動態化する、言い換えれば、吸収表面の選択した部分を、供給される前駆物質に対して無反応状態にすることである。
【００２０】
多くのＡＬＤ前駆物質は、誘電体表面に普通に存在している水酸基およびアミン基配位子のような親水基に対して極めて反応性が高い。ＡＬＤを塗布する前に、これら誘電体表面上における親水基を、ＡＬＤ前駆物質に対して無反応性を示す疎水基に変換する。これにより、ＡＬＤを塗布するとき、誘電体表面上に局所的成長は起こらず、被覆しようとする金属表面のみに成長を生ずる。
【００２１】
図１ａ〜１ｆにつき説明すると、デュアルダマシン構造１は、誘電体層２、この誘電体層２内に形成した金属ビア３、誘電体層２と金属ビア３とを分離する金属拡散バリア４により構成する。この構造１は標準的方法に従って形成することができる。
【００２２】
標準的方法に従って、メタルビア３を堆積させ、化学的機械的研磨（ＣＭＰ）を行った後に、防蝕剤５を、プラズマ処理、例えば水素基プラズマ処理により除去する。
【００２３】
誘電体層を終端させる水酸基やアミン基配位子等の親水基をプラズマ処理に曝す。好適な実施例では、被曝した水酸基は、誘電体層２をヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すことにより、不動態化／非活性化する。図２に示すように、ＨＭＤＳ蒸気２０は、誘電体層表面の水酸基２１をＳｉ−メチル基配位子２３に置き換え、これらＳｉ−メチル基配位子２３は、ＡＬＤ（原子層堆積）中に典型的に使用される温度では、種々のＡＬＤ前駆物質に対して非活性（無反応性）を示す。
【００２４】
原子層堆積（ＡＬＤ）は、このとき好適には、ペンタキスジメチルアミドタンタルおよびＮＨ3 (アンモニア）を前駆物質として使用し、２００゜Ｃ〜２７５゜Ｃの温度範囲で行う。前駆物質の被曝時間は、代表的に、すべての反応部位が完全に飽和するように、１パルスあたり０．５秒以上とする。約４０サイクルの被曝後に、約２ｎｍの厚さを持つＴａ3Ｎ5バリア６が、金属ビア上に得られ、このバリア６は被覆目的としては十分な厚さである。金属に対する広い選択性により、金属線はほぼバリア６によってカバーされる。極めて少量のバリア６ａは誘電体上の金属線間に堆積される（＜ｌｅ１５ａｔ／ｃｍ2 ）。
【００２５】
バリアの成長挙動は、表面上の反応基の密度に依存する。図３に示すように、Ｃｕ表面に堆積するＴａの量は、２０〜１００サイクルの連続的前駆物質被曝後には、例えば化学気相成長法によりメチル化されたＳｉＯＣタイプの材料上におけるよりも５０〜２０倍多いことが観測された。
【００２６】
前駆物質吸収に対する選択性は、（無反応性メチル基が主に存在する）ＳｉＯＣ表面上の少量の反応表面基に由来する。したがって、少量の前駆物質分子は、原子層成長の初期段階では銅に比べてメチル化された表面に化学的吸着され、このことがＡＬＤプロセスの選択性の論拠である。もしＳｉＯＣに対して多くのサイクルを加えると、主に、既に堆積した材料上に堆積がおこり、島状タイプの成長挙動が生ずるであろう。活性表面基の初期濃度が小さい場合、島状部分が互いに接触する前に多数サイクルを要するであろう。図４には、異なる表面前処理の関数としてＡＬＤフィルムの表面被覆率を示す。アルゴンプラズマ処理または水素プラズマ処理を施すことで、初期吸収部位の数を増やすことができる。何らかのプラズマ表面処理が行われない限り、サイクルあたりの成長率は低いままである。
【００２７】
図１ｅおよび１ｆに戻って説明すると、最終ＨＦ浸漬を使用することで、誘電体層に堆積したバリア層６ａを除去し、潜在的漏電路の形成を回避する。最終的に、他の誘電体層７を、標準的方法で、最初の誘電体層２およびバリア６上に堆積する。
【００２８】
ＨＭＤＳを使用しない、他の例としては、誘電体層２は通常は疎水性であるが、例えばプラズマ処理の結果親水性表面となる。この具体例として、バリア６の堆積前に、誘電体層２を、酸洗浄、例えばＨＦ湿式洗浄、または蒸気洗浄で処理し、誘電体層２の表面を疎水性にする。このとき、バリア６は上述のように、金属線上に選択的に堆積される。
【００２９】
このようにＡＬＤによるバリア、とくにＡＬＤバリアの良好な選択性で疎水性表面よりも金属表面上で金属線を被覆することにはいくつかの利点がある。ＡＬＤの他の利点としては、成長速度の原子単位での制御および堆積プロセスの適応性がある。さらに、ＣｏＷＰに比べて極めて薄いバリアを使用することができ、最小限のトポグラフィとなり、またキャパシタンスが増大する。さらに、バリアの副産物も最小限となる。
【００３０】
以下、発明の他の実施例を示すが、このプロセスは、バリア堆積のための自己整列開放領域を生ずるように、反射性金属線上に局所的樹脂現像に基づく。自己整列レジストの現像は、金属線と内部金属誘電体層との反射性の違いを利用する。マスクレス露光ステップ中、現像閾値への到達は、金属−樹脂境界面での光反射により、金属線の上方で局部的に発生する（局所二重露光）。照射ドーズ量は、現像閾値ドーズ量が、金属線上で得られ、かつ光が吸収される金属線間部分において不十分な量となるように調整する。好適なレジスト層は、標準的１９３ｎｍネガレジストとし、現像閾値に達した部分でレジストを除去することができるようにする。レジスト除去後、選択的金属または選択的誘電体バリアが選択的に堆積され、このとき、好適には、ＡＬＤ堆積法を使用する。残ったレジスト層は、ＡＬＤ前駆物質に対しては無反応性であり、したがってバリアの成長は主に金属線の上方のみで生ずる。
【００３１】
このプロセスを図５ａ〜５ｋにつき詳細に説明する。相互接続構造を形成する第一ステップでは、反射防止誘電材料１０１を、低誘電率（Ｋ）絶縁体のような、誘電体層１００の上に堆積する。反射防止誘電体、例えば基底反射防止被覆（bottom anti-reflecting coatings:ＢＡＲＣ）は、フォトリソグラフィの光束を反射するよりも、ほとんど吸収するということがよく知られている。つぎに、ハードマスク１０２を通常の方法で反射防止誘電材料１０１上に堆積する。
【００３２】
マスク１０３を標準的なレジストスピニングステップで使用して、ハードマスク１０２上にネガレジスト１０４のパターンを堆積し、フォトリソグラフィ露光を実施する。
【００３３】
レジストパターンを、標準的方法でハードマスク１０２を通して転写し、１個またはそれ以上の数のビア１０５を形成し、例えばプラズマエッチングによりレジストパターン１０４を除去する。
【００３４】
拡散バリア層１０６を、標準的方法で、ビア１０５の側壁およびハードマスク１０２上に形成する。つぎに、金属層１０７、例えば銅層１０７を堆積させて、ビア１０５を充填する。このことは、初期銅シード層を標準的方法により堆積させ、つぎに、電気化学メッキによりビア１０５を銅で充填する。
【００３５】
ビア１０５の上方におけるあらゆる過剰な銅、ハードマスク１０２上のバリア層１０６およびハードマスク１０２それ自体を、標準的方法である化学機械的研磨（ＣＭＰ）により除去する。
【００３６】
これに続いて、普通の１９３ｎｍネガレジスト層１０８を、反射防止誘電材料層１０１および銅層１０７上に堆積する。つぎに、ネガレジスト層１０８は、マスクを使用することなく、リソグラフ光束１０９で被曝させる。図５ｈに示すように、光束を層１０８にほぼ直交するよう入射させる。ネガレジスト層１０８を透過し、また銅層１０７に入射する光束は、層１０８を経て反射する。しかし、ネガレジスト層１０８を透過し、また反射防止誘電材料層１０１に入射する光束は、この誘電材料によって吸収される。この結果、銅ビア１０７のほぼ真上に存在しているネガレジスト層１０８は、反射防止誘電材料層１０１のほぼ真上に存在しているネガレジスト層１０８の領域よりも、より多く光束に曝される。入射光束１０９の強度および照射時間は、銅線１０７のほぼ真上の部分でネガレジスト層１０８現像閾値に達するが、反射防止誘電材料層１０１のほぼ真上にある部分では現像閾値に達しないように選択する。
【００３７】
つぎに、標準的方法で、レジスト層１０８の現像した部分を除去して、銅線１０７を露出させる。この後、ＡＬＤを使用して、銅線１０７上にバリア層１１０を堆積する。レジスト層１０８の領域はＡＬＤ前駆物質に反応性を示さず、これら領域では、ほとんどまたは全く成長を生じない。ＡＬＤの適用条件は、図１〜４につき説明した上述の実施例と同一、言い換えれば、２００゜Ｃ〜２７５゜Ｃの範囲の温度、ペンタキスジメチルアミドタンタル（ＰＤＭＡＴ）およびＮＨ3 (アンモニア）を前駆物質として使用し、また前駆物質の露光時間を典型的にパルス当たり０．５秒以上の時間にする。
【００３８】
これに続き、レジスト層１０８の残存領域も、例えばプラズマエッチングまたは湿式化学手段によって、除去し、銅線１０７上に局部的にバリア１１０を残し、バリアは僅かにのみ側方に張り出す。
【００３９】
最終的に、標準的方法で、更なる誘電体層を第１誘電体層１００およびバリア１１０の上に堆積させることができる。
【００４０】
この手法（アプローチ）によれば、よく整列されまたよく規定された、側方へのはみ出し成長の少ないバリアが得られる。そのレジストおよびいかなる残渣も、選択的バリア堆積後に簡単に除去でき、潜在的漏電経路の形成を回避する。さらに、金属ビア間のキャパシタンス（静電容量）は減少する。これはすなわち、既知の手法（アプローチ）のように、ＳｉＣまたはＳｉＣＮ被覆（キャップ）および/またはエッチングストップ層ならびにＵＳＧハードマスクを使用しないからである。さらに、この手法（アプローチ）によれば、線（ライン）の完全金属封入により、誘電体の信頼性およびエレクトロマイグレーションの寿命に大きな改善が得られる。
【００４１】
ＡＬＤ以外の他の蒸着技術、例えば、ＣＶＤを、発明の実施例に使用できることは理解できるであろう。上述の実施例は、相互接続構造における拡散バリアの堆積に関するものであるが、本発明の実施例は、半導体ディバイスの様々な構造における他のタイプの層を堆積するのにも使用できることは理解できるであろう。
【００４２】
好適な実施例につき本発明を説明したが、当該実施例は、単に例示的なものであり、適切な知識と技術を有する当業者には、いかなる変更および改変も、添付の特許請求の範囲における精神および範囲ならびに等価物から逸脱することなく、実施できることは理解できるであろう。特許請求の範囲における、括弧書きで示された参照符号は特許請求の範囲を制限するものではない。用語「備えている」ことと「備える」等は、特許請求の範囲または明細書中に全体的に列記した素子またはステップ以外の素子またはステップを排除するものではない。単独素子の言及は、このような素子の複数を示すことを除外するものではない。
【００４３】
当業者には、容易に、上述の様々なパラメータは変更でき、本明細書および／または特許請求の範囲に記載した種々の実施例は、本発明の範囲から逸脱することなく組み合わせることができることは理解できるであろう。
【図面の簡単な説明】
【００４４】
【図１】(ａ)〜（ｆ）は、半導体ディバイスの構造における各製造段階を示す線図的説明図である。
【図２】ヘキサメチルジシラザン（ＨＭＤＳ）蒸気を表面に堆積している状態を示す説明図である。
【図３】種々の表面タイプ上に原子層堆積法（ＡＬＤ）によって堆積させたときの、サイクル回数の関数としてのＴａ量を示すグラフである。
【図４】異なる表面処理の関数としての、原子層堆積法（ＡＬＤ）フィルムによる表面被覆率を示すグラフである。
【図５】(ａ)〜（ｋ）は、半導体ディバイスの構造における製造段階を示す線図的説明図である。
【技術分野】
【０００１】
本発明は、半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法に関する。とくに、しかし本発明は、相互接続構造内の誘電体内に埋設した金属線上に、拡散バリアを形成する方法に関する。
【０００２】
集積回路ダイのための標準的な銅による相互接続集積スキーム（計画）においては、誘電体バリアを、化学機械的研磨（ＣＭＰ）ステップ後に、層間誘電体（ＩＬＤ）および銅線の頂面上に全面的に堆積させる。この誘電体バリアは、二つの役割を有する。すなわち、１）銅が誘電体内に拡散するのを防止する、２）ビアのエッチングストッパライナーとして作用させる役割である。
【背景技術】
【０００３】
既知のＳｉＮおよびＳｉＣのバリア層における一般的な問題は、銅線とこの銅線上に積層（オーバーレイ）するバリア層との間における界面（インタフェース）が脆弱であることである。この脆弱界面は、エレクトロマイグレーション（電子移動）に対する抵抗性の減少による信頼性の早期低下を招く。さらに、磁束密度は、銅線頂面近傍で最大となり、このことは局部的銅マイグレーションおよび応力で誘発される空洞化を促進する。
【０００４】
集積回路の製造中に選択部位に材料を堆積する能力は、有利なことである。すなわちこれは、積層区域を画定する複雑なパターン形成ステップの必要性がないからである。例えば、いわゆる自己整列バリア（self-aligned barriers:ＳＡＢ）は、Ｃｕデュアルダマシン処理の前段階で金属線被覆（キャップ付け）のための誘電体バリアフィルムにとって替わることができると考えられる。ＳＡＢ（例えばＣｏＷＰ等）は、主に、エレクトロマイグレーションに対する抵抗性を向上し、また隣接する金属線相互間における容量結合を低減させるのに適用される。
【０００５】
従来における自己整列バリアのための集積化スキームは、キャップ付けすべき金属表面の触媒活性に基づく、選択的無電解プロセスを利用する。触媒、代表的にはパラジウムを、まず、主に金属線上に堆積し、つづいて無電解めっき槽内で金属線上にバリアを堆積する。パラジウムは、金属線上に選択的にバリアを自己整列成長させる触媒作用を行う。金属線相互間に堆積するすべてのパラジウムは、細心の注意を払って除去し、使用中に金属線からの過漏電を回避するようにしなければならない。パラジウム活性は、銅に対して１００％選択的に作用するわけではないので、活性化および洗浄ステップは、集積化において極めて臨界的な厳密ステップである。この手法（アプローチ）において、選択性は、表面の金属部分を触媒反応性のあるものにすることによって得る。このアプローチの欠点は、金属フィルムを金属表面頂部のみに堆積させなければなぱないことである。
【０００６】
既知の無電解ＣｏＷＰ堆積プロセスは、金属線の高さが増大し、これにより、キャパシタンス（静電容量）におけるいかなる利得（ゲイン）も部分的に失うことになる。さらに、無電解成長フィルムは側方に成長する傾向があり、これにより誘電体の間隔を減少する。このことは、金属線相互間の容量結合を増大させ、また従って信頼性も低下させる。これらプロセスは、金属線相互間に金属堆積を生じ、この結果、漏電特性を悪化させる。
【０００７】
当業界では、物理蒸着（ＰＶＤ:Physical Vapour Deposition）を使用して、銅線上にＴａＮ／Ｔａ金属バリアを堆積ことが知られている。二つの異なるアプローチが今までに知られている。端的に述べると、第１のアプローチは、銅線相互間における金属バリアを除去するため、金属バリアのリソグラフィによるパターン形成によるものである。第２のアプローチとしては、銅線に窪みを形成し、これら窪みの区域にバリアを充填することによるものである。第１のアプローチでは、余分なマスク形成ステップを必要とし、コストがかかる。さらには、いかなる誤整列による不具合も、配線の一方の側での完全なバリア除去を必要とする。第２のアプローチでは、銅線に化学機械的研磨（ＣＭＰ）または湿式化学エッチングにより窪みを形成する。つぎに、物理蒸着バリアを誘導体および金属線上に堆積する。第２ＣＭＰステップにおいて、表面上のバリアを除去し、窪んだ銅線上にＴａＮ／Ｔａバリアキャップが残る。このアプローチの短所は、１）Ｃｕの窪みの制御が困難であり、とくに、異なる線幅に適合させるのが困難である、２）Ｃｕのエッチバックが銅空間を消費し、抵抗性を増大させる、３）二回のＣＰＭを必要とし、コストがかかる、４）エッチバックステップは、金属間誘電体の低誘電率（Ｋ）特性が消散／破壊する点である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
誘電体または金属上に、選択的に金属または非金属フィルムを成長させるための選択的堆積方法であり、上述の問題のうち少なくとも幾つかを軽減させる新奇な選択的堆積方法をもたらすことが望まれる。
【課題を解決するための手段】
【０００９】
本発明によれば、半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法であり、蒸着ステップにより前記第１材料の表面上に前記層を選択的に堆積させ、第２材料の表面を、前記蒸着ステップの前に処理をする表面処理ステップを行い、蒸着ステップ中に前記第２材料上に前記層の堆積を抑止する方法を提供する。
【００１０】
好適な実施形態では、蒸着ステップを原子層堆積（ＡＬＤ）ステップとする。
【００１１】
表面処理ステップは、第２材料の表面を、親水性表面から疎水性表面に転換させるものとする。
【００１２】
一つの実施形態においては、表面処理ステップは、誘電体とした第２材料の表面を親水性表面から疎水性表面に転換させるものとする。
【００１３】
前記表面処理ステップの前に、第２材料の表面を主に水酸基で終端するように転換し、前記表面処理ステップ後に第２材料の表面を、ほぼメチル基で終端するように転換する。
【００１４】
このことは、第２材料の表面を、ヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すことにより得られる。
【００１５】
他の実施形態においては、第２材料の表面を酸洗浄で処理する。例えば、ＨＦ湿式洗浄またはＨＦ蒸気洗浄により表面を疎水性にする。
【００１６】
他の実施形態においては、前記表面処理ステップは、第１材料の表面および第２材料の表面にわたりレジスト材料を堆積するステップと、前記レジスト材料の層をリソグラフ光束で照射し、第１材料による光束の反射が、前記レジスト材料のほぼ第１材料上方における領域を、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域よりも先に現像するステップと、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域を除去することなく、前記レジスト材料のほぼ第１材料上方における領域を除去するステップを有するものとする。
【００１７】
本発明は、拡散バリア層を、半導体ディバイスの相互接続構造における金属線上に堆積させるのに、とくに有用である。
発明の実施形態を実施例として、添付図面につき説明する。
【発明を実施するための最良の形態】
【００１８】
本発明の好適な実施形態においては、原子層堆積法（Atomic Layer Deposition:ＡＬＤ）を使用して、半導体構造における相互接続金属線上に選択的にバリア層を堆積させる。ＡＬＤは均一で、共形的な、また極めて制御可能な堆積挙動を示すことがよく知られている堆積技術である。ＡＬＤ技術は、ガス状反応物質（もしくは前駆物質）の順次パルスを含み、これらパルスは１個につき一回ウエハ表面と反応する。利用可能な表面反応部位における反応物質の吸収により、層の成長は、前駆物質パルス発生中に自己制限を生ずる。ＡＬＤは、ウエハ表面上における配位子の密度、可用性、アクセス可能（可触）性、さらには反応物質との反応性に大きく依存する。
【００１９】
選択的な原子層堆積は、吸収表面を局所的に不動態化する、言い換えれば、吸収表面の選択した部分を、供給される前駆物質に対して無反応状態にすることである。
【００２０】
多くのＡＬＤ前駆物質は、誘電体表面に普通に存在している水酸基およびアミン基配位子のような親水基に対して極めて反応性が高い。ＡＬＤを塗布する前に、これら誘電体表面上における親水基を、ＡＬＤ前駆物質に対して無反応性を示す疎水基に変換する。これにより、ＡＬＤを塗布するとき、誘電体表面上に局所的成長は起こらず、被覆しようとする金属表面のみに成長を生ずる。
【００２１】
図１ａ〜１ｆにつき説明すると、デュアルダマシン構造１は、誘電体層２、この誘電体層２内に形成した金属ビア３、誘電体層２と金属ビア３とを分離する金属拡散バリア４により構成する。この構造１は標準的方法に従って形成することができる。
【００２２】
標準的方法に従って、メタルビア３を堆積させ、化学的機械的研磨（ＣＭＰ）を行った後に、防蝕剤５を、プラズマ処理、例えば水素基プラズマ処理により除去する。
【００２３】
誘電体層を終端させる水酸基やアミン基配位子等の親水基をプラズマ処理に曝す。好適な実施例では、被曝した水酸基は、誘電体層２をヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すことにより、不動態化／非活性化する。図２に示すように、ＨＭＤＳ蒸気２０は、誘電体層表面の水酸基２１をＳｉ−メチル基配位子２３に置き換え、これらＳｉ−メチル基配位子２３は、ＡＬＤ（原子層堆積）中に典型的に使用される温度では、種々のＡＬＤ前駆物質に対して非活性（無反応性）を示す。
【００２４】
原子層堆積（ＡＬＤ）は、このとき好適には、ペンタキスジメチルアミドタンタルおよびＮＨ3 (アンモニア）を前駆物質として使用し、２００゜Ｃ〜２７５゜Ｃの温度範囲で行う。前駆物質の被曝時間は、代表的に、すべての反応部位が完全に飽和するように、１パルスあたり０．５秒以上とする。約４０サイクルの被曝後に、約２ｎｍの厚さを持つＴａ3Ｎ5バリア６が、金属ビア上に得られ、このバリア６は被覆目的としては十分な厚さである。金属に対する広い選択性により、金属線はほぼバリア６によってカバーされる。極めて少量のバリア６ａは誘電体上の金属線間に堆積される（＜ｌｅ１５ａｔ／ｃｍ2 ）。
【００２５】
バリアの成長挙動は、表面上の反応基の密度に依存する。図３に示すように、Ｃｕ表面に堆積するＴａの量は、２０〜１００サイクルの連続的前駆物質被曝後には、例えば化学気相成長法によりメチル化されたＳｉＯＣタイプの材料上におけるよりも５０〜２０倍多いことが観測された。
【００２６】
前駆物質吸収に対する選択性は、（無反応性メチル基が主に存在する）ＳｉＯＣ表面上の少量の反応表面基に由来する。したがって、少量の前駆物質分子は、原子層成長の初期段階では銅に比べてメチル化された表面に化学的吸着され、このことがＡＬＤプロセスの選択性の論拠である。もしＳｉＯＣに対して多くのサイクルを加えると、主に、既に堆積した材料上に堆積がおこり、島状タイプの成長挙動が生ずるであろう。活性表面基の初期濃度が小さい場合、島状部分が互いに接触する前に多数サイクルを要するであろう。図４には、異なる表面前処理の関数としてＡＬＤフィルムの表面被覆率を示す。アルゴンプラズマ処理または水素プラズマ処理を施すことで、初期吸収部位の数を増やすことができる。何らかのプラズマ表面処理が行われない限り、サイクルあたりの成長率は低いままである。
【００２７】
図１ｅおよび１ｆに戻って説明すると、最終ＨＦ浸漬を使用することで、誘電体層に堆積したバリア層６ａを除去し、潜在的漏電路の形成を回避する。最終的に、他の誘電体層７を、標準的方法で、最初の誘電体層２およびバリア６上に堆積する。
【００２８】
ＨＭＤＳを使用しない、他の例としては、誘電体層２は通常は疎水性であるが、例えばプラズマ処理の結果親水性表面となる。この具体例として、バリア６の堆積前に、誘電体層２を、酸洗浄、例えばＨＦ湿式洗浄、または蒸気洗浄で処理し、誘電体層２の表面を疎水性にする。このとき、バリア６は上述のように、金属線上に選択的に堆積される。
【００２９】
このようにＡＬＤによるバリア、とくにＡＬＤバリアの良好な選択性で疎水性表面よりも金属表面上で金属線を被覆することにはいくつかの利点がある。ＡＬＤの他の利点としては、成長速度の原子単位での制御および堆積プロセスの適応性がある。さらに、ＣｏＷＰに比べて極めて薄いバリアを使用することができ、最小限のトポグラフィとなり、またキャパシタンスが増大する。さらに、バリアの副産物も最小限となる。
【００３０】
以下、発明の他の実施例を示すが、このプロセスは、バリア堆積のための自己整列開放領域を生ずるように、反射性金属線上に局所的樹脂現像に基づく。自己整列レジストの現像は、金属線と内部金属誘電体層との反射性の違いを利用する。マスクレス露光ステップ中、現像閾値への到達は、金属−樹脂境界面での光反射により、金属線の上方で局部的に発生する（局所二重露光）。照射ドーズ量は、現像閾値ドーズ量が、金属線上で得られ、かつ光が吸収される金属線間部分において不十分な量となるように調整する。好適なレジスト層は、標準的１９３ｎｍネガレジストとし、現像閾値に達した部分でレジストを除去することができるようにする。レジスト除去後、選択的金属または選択的誘電体バリアが選択的に堆積され、このとき、好適には、ＡＬＤ堆積法を使用する。残ったレジスト層は、ＡＬＤ前駆物質に対しては無反応性であり、したがってバリアの成長は主に金属線の上方のみで生ずる。
【００３１】
このプロセスを図５ａ〜５ｋにつき詳細に説明する。相互接続構造を形成する第一ステップでは、反射防止誘電材料１０１を、低誘電率（Ｋ）絶縁体のような、誘電体層１００の上に堆積する。反射防止誘電体、例えば基底反射防止被覆（bottom anti-reflecting coatings:ＢＡＲＣ）は、フォトリソグラフィの光束を反射するよりも、ほとんど吸収するということがよく知られている。つぎに、ハードマスク１０２を通常の方法で反射防止誘電材料１０１上に堆積する。
【００３２】
マスク１０３を標準的なレジストスピニングステップで使用して、ハードマスク１０２上にネガレジスト１０４のパターンを堆積し、フォトリソグラフィ露光を実施する。
【００３３】
レジストパターンを、標準的方法でハードマスク１０２を通して転写し、１個またはそれ以上の数のビア１０５を形成し、例えばプラズマエッチングによりレジストパターン１０４を除去する。
【００３４】
拡散バリア層１０６を、標準的方法で、ビア１０５の側壁およびハードマスク１０２上に形成する。つぎに、金属層１０７、例えば銅層１０７を堆積させて、ビア１０５を充填する。このことは、初期銅シード層を標準的方法により堆積させ、つぎに、電気化学メッキによりビア１０５を銅で充填する。
【００３５】
ビア１０５の上方におけるあらゆる過剰な銅、ハードマスク１０２上のバリア層１０６およびハードマスク１０２それ自体を、標準的方法である化学機械的研磨（ＣＭＰ）により除去する。
【００３６】
これに続いて、普通の１９３ｎｍネガレジスト層１０８を、反射防止誘電材料層１０１および銅層１０７上に堆積する。つぎに、ネガレジスト層１０８は、マスクを使用することなく、リソグラフ光束１０９で被曝させる。図５ｈに示すように、光束を層１０８にほぼ直交するよう入射させる。ネガレジスト層１０８を透過し、また銅層１０７に入射する光束は、層１０８を経て反射する。しかし、ネガレジスト層１０８を透過し、また反射防止誘電材料層１０１に入射する光束は、この誘電材料によって吸収される。この結果、銅ビア１０７のほぼ真上に存在しているネガレジスト層１０８は、反射防止誘電材料層１０１のほぼ真上に存在しているネガレジスト層１０８の領域よりも、より多く光束に曝される。入射光束１０９の強度および照射時間は、銅線１０７のほぼ真上の部分でネガレジスト層１０８現像閾値に達するが、反射防止誘電材料層１０１のほぼ真上にある部分では現像閾値に達しないように選択する。
【００３７】
つぎに、標準的方法で、レジスト層１０８の現像した部分を除去して、銅線１０７を露出させる。この後、ＡＬＤを使用して、銅線１０７上にバリア層１１０を堆積する。レジスト層１０８の領域はＡＬＤ前駆物質に反応性を示さず、これら領域では、ほとんどまたは全く成長を生じない。ＡＬＤの適用条件は、図１〜４につき説明した上述の実施例と同一、言い換えれば、２００゜Ｃ〜２７５゜Ｃの範囲の温度、ペンタキスジメチルアミドタンタル（ＰＤＭＡＴ）およびＮＨ3 (アンモニア）を前駆物質として使用し、また前駆物質の露光時間を典型的にパルス当たり０．５秒以上の時間にする。
【００３８】
これに続き、レジスト層１０８の残存領域も、例えばプラズマエッチングまたは湿式化学手段によって、除去し、銅線１０７上に局部的にバリア１１０を残し、バリアは僅かにのみ側方に張り出す。
【００３９】
最終的に、標準的方法で、更なる誘電体層を第１誘電体層１００およびバリア１１０の上に堆積させることができる。
【００４０】
この手法（アプローチ）によれば、よく整列されまたよく規定された、側方へのはみ出し成長の少ないバリアが得られる。そのレジストおよびいかなる残渣も、選択的バリア堆積後に簡単に除去でき、潜在的漏電経路の形成を回避する。さらに、金属ビア間のキャパシタンス（静電容量）は減少する。これはすなわち、既知の手法（アプローチ）のように、ＳｉＣまたはＳｉＣＮ被覆（キャップ）および/またはエッチングストップ層ならびにＵＳＧハードマスクを使用しないからである。さらに、この手法（アプローチ）によれば、線（ライン）の完全金属封入により、誘電体の信頼性およびエレクトロマイグレーションの寿命に大きな改善が得られる。
【００４１】
ＡＬＤ以外の他の蒸着技術、例えば、ＣＶＤを、発明の実施例に使用できることは理解できるであろう。上述の実施例は、相互接続構造における拡散バリアの堆積に関するものであるが、本発明の実施例は、半導体ディバイスの様々な構造における他のタイプの層を堆積するのにも使用できることは理解できるであろう。
【００４２】
好適な実施例につき本発明を説明したが、当該実施例は、単に例示的なものであり、適切な知識と技術を有する当業者には、いかなる変更および改変も、添付の特許請求の範囲における精神および範囲ならびに等価物から逸脱することなく、実施できることは理解できるであろう。特許請求の範囲における、括弧書きで示された参照符号は特許請求の範囲を制限するものではない。用語「備えている」ことと「備える」等は、特許請求の範囲または明細書中に全体的に列記した素子またはステップ以外の素子またはステップを排除するものではない。単独素子の言及は、このような素子の複数を示すことを除外するものではない。
【００４３】
当業者には、容易に、上述の様々なパラメータは変更でき、本明細書および／または特許請求の範囲に記載した種々の実施例は、本発明の範囲から逸脱することなく組み合わせることができることは理解できるであろう。
【図面の簡単な説明】
【００４４】
【図１】(ａ)〜（ｆ）は、半導体ディバイスの構造における各製造段階を示す線図的説明図である。
【図２】ヘキサメチルジシラザン（ＨＭＤＳ）蒸気を表面に堆積している状態を示す説明図である。
【図３】種々の表面タイプ上に原子層堆積法（ＡＬＤ）によって堆積させたときの、サイクル回数の関数としてのＴａ量を示すグラフである。
【図４】異なる表面処理の関数としての、原子層堆積法（ＡＬＤ）フィルムによる表面被覆率を示すグラフである。
【図５】(ａ)〜（ｋ）は、半導体ディバイスの構造における製造段階を示す線図的説明図である。
【特許請求の範囲】
【請求項１】
半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法であり、蒸着ステップにより前記第１材料の表面上に前記層を選択的に堆積させ、第２材料の表面を、前記蒸着ステップの前に処理をする表面処理ステップを行い、蒸着ステップ中に前記第２材料上に前記層の堆積を抑止することを特徴とする方法。
【請求項２】
請求項１に記載方法において、前記蒸着ステップは、原子層堆積（ＡＬＤ）ステップとした方法。
【請求項３】
請求項１に記載の法において、前記表面処理ステップは、前記第２材料の表面を、蒸着ステップで使用した少なくとも一つの化学成分に対してほぼ無反応性を示すようにするものとした方法。
【請求項４】
請求項３に記載の方法において、前記表面処理ステップは、第２材料の表面を、親水性表面から疎水性表面に転換させるものとした方法。
【請求項５】
請求項１に記載の方法において、前記表面処理ステップの前に、第２材料の表面を主に水酸基で終端するように転換し、前記表面処理ステップ後に第２材料の表面を、ほぼメチル基で終端するように転換する方法。
【請求項６】
請求項１に記載の方法において、前記表面処理ステップは、第２材料の表面を、ヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すものとした方法。
【請求項７】
請求項１に記載の方法において、前記表面処理ステップは、第２材料の表面を洗浄する洗浄ステップを含む方法。
【請求項８】
請求項７に記載の方法において、前記洗浄ステップは、湿式酸洗浄または酸蒸気洗浄を行う方法
【請求項９】
請求項８に記載の方法において、前記洗浄ステップは、湿式ＨＦ洗浄またはＨＦ蒸気洗浄とした方法。
【請求項１０】
請求項１に記載の方法において、前記表面処理ステップは、前記蒸着ステップで使用される少なくとも一つの成分に対して無反応性を示す第三材料を、前記第２材料の表面上に堆積させるステップを含むものとした方法。
【請求項１１】
請求項１に記載の方法において、前記表面処理ステップは、
前記第１材料の表面および第２材料の表面にわたりレジスト材料を堆積するステップと、
前記レジスト材料の層をリソグラフ光束で照射し、前記第１材料による光束の反射が、前記レジスト材料のほぼ第１材料上方における領域を、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域よりも先に現像するステップと、
前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域を除去することなく、前記レジスト材料のほぼ第１材料上方における領域を除去するステップを有する
ものとした方法。
【請求項１２】
請求項１１に記載の方法において、前記第２材料と前記レジスト材料層との間に、反射防止材料層を配置する方法。
【請求項１３】
請求項１に記載の方法において、前記第１材料を金属とした方法
【請求項１４】
請求項１３に記載の方法において、前記金属を銅とした方法
【請求項１５】
請求項１〜１４のいずれか一項に記載する方法において、前記第２材料を誘電体とした方法。
【請求項１６】
請求項１５に記載の方法において、第２材料を超低誘電率材料とした方法。
【請求項１７】
請求項１に記載の方法において、前記層を、拡散バリアとした方法。
【請求項１８】
請求項２に記載の方法において、前記ＡＬＤ中に使用する前駆物質をペンタキスジメチルアミドタンタル（ＰＤＭＡＴ）およびＮＨ3 (アンモニア）とした方法。
【請求項１９】
請求項１に記載の方法において、前記構造を、相互接続構造とした方法。
【請求項１】
半導体ディバイスのための構造における第２材料内に埋設される第１材料の表面に層を形成する方法であり、蒸着ステップにより前記第１材料の表面上に前記層を選択的に堆積させ、第２材料の表面を、前記蒸着ステップの前に処理をする表面処理ステップを行い、蒸着ステップ中に前記第２材料上に前記層の堆積を抑止することを特徴とする方法。
【請求項２】
請求項１に記載方法において、前記蒸着ステップは、原子層堆積（ＡＬＤ）ステップとした方法。
【請求項３】
請求項１に記載の法において、前記表面処理ステップは、前記第２材料の表面を、蒸着ステップで使用した少なくとも一つの化学成分に対してほぼ無反応性を示すようにするものとした方法。
【請求項４】
請求項３に記載の方法において、前記表面処理ステップは、第２材料の表面を、親水性表面から疎水性表面に転換させるものとした方法。
【請求項５】
請求項１に記載の方法において、前記表面処理ステップの前に、第２材料の表面を主に水酸基で終端するように転換し、前記表面処理ステップ後に第２材料の表面を、ほぼメチル基で終端するように転換する方法。
【請求項６】
請求項１に記載の方法において、前記表面処理ステップは、第２材料の表面を、ヘキサメチルジシラザン（ＨＭＤＳ）蒸気に曝すものとした方法。
【請求項７】
請求項１に記載の方法において、前記表面処理ステップは、第２材料の表面を洗浄する洗浄ステップを含む方法。
【請求項８】
請求項７に記載の方法において、前記洗浄ステップは、湿式酸洗浄または酸蒸気洗浄を行う方法
【請求項９】
請求項８に記載の方法において、前記洗浄ステップは、湿式ＨＦ洗浄またはＨＦ蒸気洗浄とした方法。
【請求項１０】
請求項１に記載の方法において、前記表面処理ステップは、前記蒸着ステップで使用される少なくとも一つの成分に対して無反応性を示す第三材料を、前記第２材料の表面上に堆積させるステップを含むものとした方法。
【請求項１１】
請求項１に記載の方法において、前記表面処理ステップは、
前記第１材料の表面および第２材料の表面にわたりレジスト材料を堆積するステップと、
前記レジスト材料の層をリソグラフ光束で照射し、前記第１材料による光束の反射が、前記レジスト材料のほぼ第１材料上方における領域を、前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域よりも先に現像するステップと、
前記レジスト材料のほぼ第２材料上方における一つまたはそれ以上の領域を除去することなく、前記レジスト材料のほぼ第１材料上方における領域を除去するステップを有する
ものとした方法。
【請求項１２】
請求項１１に記載の方法において、前記第２材料と前記レジスト材料層との間に、反射防止材料層を配置する方法。
【請求項１３】
請求項１に記載の方法において、前記第１材料を金属とした方法
【請求項１４】
請求項１３に記載の方法において、前記金属を銅とした方法
【請求項１５】
請求項１〜１４のいずれか一項に記載する方法において、前記第２材料を誘電体とした方法。
【請求項１６】
請求項１５に記載の方法において、第２材料を超低誘電率材料とした方法。
【請求項１７】
請求項１に記載の方法において、前記層を、拡散バリアとした方法。
【請求項１８】
請求項２に記載の方法において、前記ＡＬＤ中に使用する前駆物質をペンタキスジメチルアミドタンタル（ＰＤＭＡＴ）およびＮＨ3 (アンモニア）とした方法。
【請求項１９】
請求項１に記載の方法において、前記構造を、相互接続構造とした方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２００９−５１８８４４（Ｐ２００９−５１８８４４Ａ）
【公表日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願番号】特願２００８−５４３９６６（Ｐ２００８−５４３９６６）
【出願日】平成１８年１２月４日（２００６．１２．４）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５４５８４
【国際公開番号】ＷＯ２００７／０６６２７７
【国際公開日】平成１９年６月１４日（２００７．６．１４）
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【Ｆターム（参考）】
【公表日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願日】平成１８年１２月４日（２００６．１２．４）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５４５８４
【国際公開番号】ＷＯ２００７／０６６２７７
【国際公開日】平成１９年６月１４日（２００７．６．１４）
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【Ｆターム（参考）】
[ Back to top ]