半導体装置とその製造方法
【課題】半導体装置とその製造方法において、キャパシタ誘電体膜の劣化を防止すること。
【解決手段】半導体基板の上方に絶縁膜27を形成する工程と、絶縁膜27の上に、下部電極31a、強誘電体材料を含むキャパシタ誘電体膜32a、及び上部電極33aを備えたキャパシタQを形成する工程と、キャパシタQの側面と上面に、スパッタ法で第2の保護絶縁膜43を形成する工程と、第2の保護絶縁膜43の上に、原子層堆積法により第3の保護絶縁膜44を形成する工程とを有する半導体装置の製造方法による。
【解決手段】半導体基板の上方に絶縁膜27を形成する工程と、絶縁膜27の上に、下部電極31a、強誘電体材料を含むキャパシタ誘電体膜32a、及び上部電極33aを備えたキャパシタQを形成する工程と、キャパシタQの側面と上面に、スパッタ法で第2の保護絶縁膜43を形成する工程と、第2の保護絶縁膜43の上に、原子層堆積法により第3の保護絶縁膜44を形成する工程とを有する半導体装置の製造方法による。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
電源を切っても情報が消失しない不揮発性メモリとしては、フラッシュメモリの他にFeRAM(Ferroelectric Random Access Memory)のような強誘電体メモリが知られている。
【0003】
強誘電体メモリは、強誘電体膜をキャパシタ誘電体膜とするキャパシタを備えており、その強誘電体膜の分極の方向を「0」、「1」に対応させることで情報が記憶され、フラッシュメモリと比較して低消費電力で高速動作が可能という利点がある。
【0004】
強誘電体膜の材料としては、PZT(Lead Zirconium Titanate)等の酸化物強誘電体が使用されることが多い。
【0005】
ところが、酸化物強誘電体は、水や水素等の還元性物質によって容易に還元し、スイッチング電荷量等の強誘電体特性が著しく劣化してしまう。そのような還元性物質からキャパシタを保護するため、アルミナ膜等の保護膜によりキャパシタを覆い、還元性物質がキャパシタに進入するのを防止する構造が提案されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−183843号公報
【特許文献2】特開2005−327847号公報
【特許文献3】特開2008−84880号公報
【特許文献4】特開2009−105084号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
半導体装置とその製造方法において、キャパシタ誘電体膜の劣化を防止することを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程とを有する半導体装置の製造方法が提供される。
【0009】
また、その開示の他の観点によれば、半導体基板の上方に形成された絶縁膜と、前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さい半導体装置が提供される。
【発明の効果】
【0010】
以下の開示によれば、スパッタ法で第1の保護絶縁膜を形成するので、ALD法で第1の保護絶縁膜を形成する場合と比較して、第1の保護絶縁膜の材料がキャパシタ誘電体膜の粒界に入り難くなる。その結果、キャパシタ誘電体膜の組成変動を抑制でき、キャパシタ誘電体膜の劣化が防止される。
【0011】
しかも、第1の保護絶縁膜の上にカバレッジが良好なALD法で第2の保護絶縁膜を形成するので、キャパシタの側方で薄くなりがちな第1の保護絶縁膜の膜厚を第2の保護絶縁膜で補うことができる。これにより、キャパシタの側方からキャパシタ誘電体膜に還元性物質が侵入するのを第1の保護絶縁膜と第2の保護絶縁膜とで防止でき、還元性物質によってキャパシタ誘電体膜が劣化するのを抑制できる。
【図面の簡単な説明】
【0012】
【図1】図1は、調査で使用したサンプルの断面図である。
【図2】図2(a)、(b)は、PZT膜の断面TEM像を基にして描いた図である。
【図3】図3(a)〜(c)は、第1実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図4】図4(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図5】図5(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図6】図6(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図7】図7(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図8】図8(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図9】図9(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図10】図10(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図11】図11(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その9)である。
【図12】図12は、第1実施形態に係る半導体装置の製造途中の断面図(その10)である。
【図13】図13は、サンプルの作製方法について示す模式図(その1)である。
【図14】図14は、サンプルの作製方法について示す模式図(その2)である。
【図15】図15(a)はQtv特性の調査結果を示す図(その1)であり、図15(b)はインプリント特性の調査結果を示す図(その1)である。
【図16】図16(a)は疲労特性の調査結果を示す図(その1)であり、図16(b)は疲労損失の調査結果を示す図(その1)である。
【図17】図17(a)はQtv特性の調査結果を示す図(その2)であり、図17(b)はインプリント特性の調査結果を示す図(その2)である。
【図18】図18(a)は疲労特性の調査結果を示す図(その2)であり、図18(b)は疲労損失の調査結果を示す図(その2)である。
【図19】図19(a)はQtv特性の調査結果を示す図(その3)であり、図19(b)はインプリント特性の調査結果を示す図(その3)である。
【図20】図20(a)は疲労特性の調査結果を示す図(その3)であり、図20(b)は疲労損失の調査結果を示す図(その3)である。
【図21】図21(a)〜(c)は、第2実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図22】図22(a)〜(c)は、第2実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図23】図23(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図24】図24(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図25】図25(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図26】図26(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図27】図27(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図28】図28(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図29】図29(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その9)である。
【発明を実施するための形態】
【0013】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
【0014】
水素等の還元性物質から強誘電体キャパシタを保護する保護膜としてアルミナ膜を形成することがある。アルミナ膜は、水素の透過を阻止する能力に優れているが、その成膜時に強誘電体キャパシタが受ける影響については調査の余地がある。
【0015】
本願発明者は、アルミナ膜が強誘電体キャパシタに与える影響を調べるため、以下のような調査を行った。
【0016】
図1は、調査で使用したサンプルの断面図である。
【0017】
このサンプルは、酸化シリコン膜等の絶縁膜1の上に、下部電極2、PZT膜3、及び上部電極4を積層してなる強誘電体キャパシタQを有する。
【0018】
そのキャパシタQの上には、外部雰囲気中の水素等の還元性物質がPZT膜3に侵入するのを阻止するためのアルミナ膜5が形成される。
【0019】
アルミナ膜5の方法としては種々の成膜方法がある。この調査では、キャパシタQの側面でのカバレッジが良好なALD法(原子層堆積法)によりアモルファス状態のアルミナ膜5を形成する。ALD法によれば、スパッタ法と比較してキャパシタQの側面にアルミナ膜5を厚く形成できるので、当該側面をアルミナ膜5で良好に保護できると期待される。
【0020】
また、アルミナ膜5の上にはホール6aを備えた酸化シリコン膜等の層間絶縁膜6が形成される。ホール6a内にはタングステンを含む導電性プラグ7が形成され、その導電性プラグ7により上部電極5が外部に電気的に引き出される。
【0021】
このようなサンプルでは、上記のようにアルミナ膜5の成膜方法としてALD法を用いる。ALD法は、スパッタ法と比較してカバレッジに優れたアルミナ膜5を形成できるので、デバイスの微細化が進んでも強誘電体キャパシタQの側面に十分に厚いアルミナ膜5を形成でき、アルミナ膜5による還元性物質の阻止能力を維持することができる。
【0022】
また、そのアルミナ膜5はアモルファス状態であるため、膜中にアルミナの明確な結晶粒界が存在しない。よって、外部雰囲気中の水素等の還元性物質がアルミナの結晶粒界に沿ってアルミナ膜5に侵入する危険性が少なく、還元性物質の阻止能力に優れたアルミナ膜5を得ることができる。
【0023】
ところで、このようなサンプルでは、ALD法により形成されたアルミナ膜5がPZT膜3の側面3xに直接接触する。
【0024】
本願発明者は、側面3xの近傍におけるPZT膜3の構造を調べるべく、図1の点線円AにおけるPZT膜3をTEMで観察した。
【0025】
その結果を図2(a)に示す。図2(a)は、上記の点線円Aにおける断面TEM(Transmission Electron Microscope)像を基にして描いた図である。また、図2(b)は図2(a)の拡大図である。
【0026】
なお、この例では、ALD法によりアルミナ膜5を2nmの厚さに形成した後、キャパシタに対してアニールを行っている。
【0027】
図2(a)に示されるように、PZT膜3の膜中には多数のPZT結晶粒3aが存在する。そして、側面3xにおいては、PZT結晶粒3aの粒界に沿ってアルミナ膜5がPZT膜3に侵入している。
【0028】
これは、ALD法で使用する成膜ガスがPZT結晶粒3aの粒界に侵入したためと考えら得る。特に、ALD法は、アルミナの単原子層を積層してアルミナ膜5を形成する手法であるため、隣接するPZT結晶粒3aの僅かな隙間にアルミナ原子が入り込みやすい性質がある。そのような性質は、アルミナ原子よりもはるかに大きなアルミナ粒塊を堆積してアルミナ膜を形成するスパッタ法では見られないものであって、ALD法に特有のものであると考えられる。
【0029】
しかしながら、このようにPZT膜3にアルミナが侵入した部分では、他の部分と比較してPZTの組成が変動し、スイッチング電荷量等の強誘電体特性が劣化するおそれがある。その結果、強誘電体キャパシタQの電気的特性が劣化し、ひいては強誘電体キャパシタQを備えた半導体装置の信頼性が低下するおそれがある。
【0030】
本願発明者は、このような知見に鑑み、以下のような実施形態に想到した。
【0031】
(第1実施形態)
図3〜図12は、本実施形態に係る半導体装置の製造途中の断面図である。
【0032】
この半導体装置は、プレーナ型のFeRAMであって、以下のようにして製造される。
【0033】
最初に、図3(a)に示す断面構造を得るまでの工程について説明する。
【0034】
まず、n型又はp型のシリコン(半導体)基板10表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜11とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜11を形成してもよい。
【0035】
次いで、シリコン基板10の活性領域にp型不純物を導入してpウェル12を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜14となる熱酸化膜を形成する。
【0036】
続いて、シリコン基板10の上側全面に多結晶シリコン膜を約200nmの厚さに形成し、それをフォトリソグラフィによりパターニングしてゲート電極15を形成する。
【0037】
pウェル12上には2つのゲート電極15が間隔をおいてほぼ平行に配置され、それらのゲート電極15はワード線の一部を構成する。
【0038】
なお、ゲート電極15の材料は多結晶シリコン膜に限定されない。多結晶シリコン膜に代えて、厚さが約50nmのアモルファスシリコン膜と厚さが約150nmのタングステンシリサイド膜をこの順に形成してもよい。
【0039】
次いで、ゲート電極15をマスクにするイオン注入により、各ゲート電極15の横のシリコン基板10にリン等のn型不純物を導入し、第1〜第3ソースドレインエクステンション16a〜16cを形成する。
【0040】
その後に、シリコン基板10の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極15の横に絶縁性サイドウォール17として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
【0041】
続いて、絶縁性サイドウォール17とゲート電極15をマスクにしながら、シリコン基板10に砒素等のn型不純物を再度イオン注入することにより、ゲート電極15の側方のシリコン基板10に第1〜第3ソースドレイン領域18a〜18cを形成する。
【0042】
ここまでの工程により、シリコン基板10の活性領域には、ゲート絶縁膜14、ゲート電極15、及び第1〜第3ソースドレイン領域18a〜18c等を備えたMOSトランジスタTRが形成されたことになる。
【0043】
次に、シリコン基板10の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板10上に高融点金属シリサイド層19を形成する。その高融点金属シリサイド層19はゲート電極15の表層部分にも形成され、それによりゲート電極15が低抵抗化されることになる。
【0044】
その後、素子分離絶縁膜11の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
【0045】
続いて、シリコン基板10の上側全面に、カバー絶縁膜21として酸窒化シリコン膜を約200nmの厚さに形成する。
【0046】
次いで、このカバー絶縁膜21の上にTEOSガスを使用するプラズマCVD法により第1の層間絶縁膜22として酸化シリコン膜を約1000nmに形成した後、第1の層間絶縁膜22の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化して平坦化する。このように研磨した後の第1の層間絶縁膜22の厚さは、シリコン基板10の平坦面上で約785nmとなる。
【0047】
次に、フォトリソグラフィにより第1層間絶縁膜21をパターニングして第1〜第3ソースドレイン領域18a〜18cのそれぞれの上にコンタクトホールを形成し、そのコンタクトホール内に第1〜第3のコンタクトプラグ23a〜23cを形成する。
【0048】
第1〜第3のコンタクトプラグ23a〜23cの形成方法は特に限定されない。本実施形態では、コンタクトホールの内面と第1の層間絶縁膜22の上面にスパッタ法により厚さ約30nmのチタン膜と厚さ約20nmの窒化チタン膜とをこの順にグルー膜として形成する。そして、六フッ化タングステンガスを使用するCVD法により、上記のグルー膜の上にタングステン膜を形成し、そのタングステン膜でコンタクトホールを完全に埋め込む。その後に、第1の層間絶縁膜22上の余分なタングステン膜とグルー膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール中に第1〜第3のコンタクトプラグ23a〜23cとして残す。
【0049】
これら第1〜第3コンタクトプラグ23a〜23cは、その下の第1〜第3のソースドレイン領域18a〜18cと電気的に接続されることになる。
【0050】
ところで、第1〜第3のコンタクトプラグ23a〜23cの材料には上記のようにタングステンが含まれるが、タングステンは非常に酸化され易く、プロセス中で酸化されるとコンタクト不良を引き起こす。
【0051】
そこで、次の工程では、図3(b)に示すように、上記の第1〜第3のコンタクトプラグ23a〜23cを酸化雰囲気から保護するための酸化防止絶縁膜25として、プラズマCVD法により酸窒化シリコン膜を形成する。その酸窒化シリコン膜は第1の層間絶縁膜22と各プラグ23a〜23cの上に形成され、その厚さは約100nmである。
【0052】
更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約130nmに形成し、それを第1の絶縁性密着膜26とする。
【0053】
なお、酸化シリコン膜に代えて窒化シリコン膜を第1の絶縁性密着膜26として形成してもよい。
【0054】
その後、第1の絶縁性密着膜26に対して脱ガスを行うため、基板温度を650℃、処理時間を30分とする条件で、窒素雰囲気中において第1の絶縁性密着膜26をアニールする。
【0055】
そして、このアニールを終了した後、第1の絶縁性密着膜26の上に第2の絶縁性密着膜27としてスパッタ法によりアルミナ膜を約20nmの厚さに形成する。
【0056】
次に、図3(c)に示す断面構造を得るまでの工程について説明する。
【0057】
まず、スパッタ法によりプラチナ膜等の貴金属膜を50nm〜150nmの厚さに形成し、それを第1の導電膜31とする。
【0058】
第1の導電膜31の成膜条件は特に限定されない。本実施形態では、基板温度を350℃に保持しながら成膜雰囲気中にスパッタガスとしてアルゴンガスを導入し、約1Paの圧力下で投入電力を0.3kWとして第1の導電膜31を形成する。
【0059】
なお、プラチナ膜に代えて、イリジウム膜、ルテニウム膜、酸化イリジウム(IrO2)膜、酸化ルテニウム(RuO2)膜、酸化プラチナ膜(PtOx)膜、SrRuO3膜、及びLaSrCoO3膜のいずれかの単層膜、或いはこれらの積層膜を形成してもよい。
【0060】
次いで、第1の導電膜31の上に強誘電体膜32としてPZT膜を形成する。そのPZT膜は下層と上層とに分けて形成され、下層についてはスパッタ法で約30nm〜150nm、例えば70nmの厚さに形成した後、酸素含有雰囲気中でアニールを行ってPZTを結晶化させる。そのようなアニールは結晶化アニールとも呼ばれ、本実施形態では基板温度を約620℃、処理時間を約90秒としてこの結晶化アニールを行う。その後、スパッタ法でPZT膜の上層を5nm〜20nmの厚さに形成する。
【0061】
なお、強誘電体膜32の成膜方法としては、スパッタ法の他に、MOCVD(Metal Organic CVD)法、ゾル・ゲル法、MOD(Metal-Organic Decomposition)法、CSD(Chemical Solution deposition)、CVD法、エピタキシャル成長法もある。
【0062】
更に、強誘電体膜32の材料は上記のPZTに限定されず、SrBi2Ta2O9、SrBi2(Ta, Nb)2O9等のBi層状構造化合物や、PZTにランタンをドープしたPLZTもある。更に、PZTにカルシウム、ストロンチウム、及びランタンをドープしたCSPLZTを強誘電体膜32の材料として使用してもよい。
【0063】
その後に、強誘電体膜32の上に、スパッタ法により酸化イリジウム(IrO2)膜を厚さ90nm〜250nmに形成し、それを第2の導電膜33とする。なお、第2導電膜33は貴金属膜又は酸化貴金属膜であればよく、上記の酸化イリジウム膜に代えて、イリジウム膜やプラチナ膜等の貴金属膜を第2の導電膜33として形成してもよい。
【0064】
更に、第2の導電膜33として二層構造の酸化イリジウム膜を形成してもよい。この場合、一層目の酸化イリジウムの化学式がIrOxで二層目の酸化イリジウムの化学式がIrOyのとき、y>xとするのが好ましい。このように二層目の酸化イリジウムの酸素の組成比yを一層目における組成比xよりも大きくすると、二層目の酸化イリジウム膜の水素拡散防止能力が増大し、強誘電体膜32が水素によって還元されるのを防止できる。
【0065】
なお、一層目の酸化イリジウム膜の膜厚は例えば20nm〜50nmであり、二層目の酸化イリジウム膜の膜厚は例えば70nm〜200nmである。
【0066】
また、二層目の酸化イリジウム膜を形成する前に、一層目の酸化イリジウム膜に対して酸素含有雰囲気中でRTA(Rapid Thermal Anneal)を行ってもよい。そのRTAにより強誘電体膜32の結晶性が向上する。更に、強誘電体膜32と第2の導電膜33との界面が平坦化され、後述の強誘電体キャパシタの電気的特性も向上する。
【0067】
そのRTAの条件は、例えば、基板温度が700℃〜750℃、処理時間が約120秒である。また、RTAの雰囲気は、流量が1500sccm〜3000sccmのアルゴンガスと、流量が10sccm〜100sccmの酸素ガスとの混合ガスである。
【0068】
次に、図4(a)に示すように、第2の導電膜33の上にハードマスク35としてスパッタ法で窒化チタン膜を約34nmの厚さに形成する。
【0069】
ハードマスク35は、レジストよりもエッチレートが低い膜であれば特に限定されない。例えば、窒化チタン膜に代えて、TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等をハードマスク35として形成してもよい。
【0070】
更に、このハードマスク35の上にフォトレジストを塗布し、それを露光、現像してキャパシタ上部電極形状の第1のレジストパターン36を形成する。
【0071】
そして、図4(b)に示すように、第1のレジストパターン36をマスクにしてハードマスク35をドライエッチングすることにより、ハードマスク35をキャパシタ上部電極形状にパターニングする。
【0072】
そのドライエッチングは、不図示のICP(Inductively Coupled Plasma)エッチングチャンバ内で行われ、そのチャンバ内にはエッチングガスとして塩素ガスとアルゴンガスの混合ガスが供給される。
【0073】
次に、図5(a)に示すように、上記のICPエッチングチャンバを引き続き用いて、ハードマスク35と第1のレジストパターン36とをマスクにしながら第2の導電膜33をドライエッチングすることにより上部電極33aを形成する。
【0074】
そのドライエッチングのエッチングガスとしては、ハードマスク35をエッチングしたときと同様に、塩素ガスとアルゴンガスとの混合ガスが使用される。
【0075】
この後に、第1のレジストパターン36をアッシングして除去する。
【0076】
なお、ハードマスク35は、ドライエッチングにより除去する。
【0077】
続いて、図5(b)に示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像して、キャパシタ誘電体膜形状の第2のレジストパターン38を形成する。
【0078】
更に、その第2のレジストパターン38をマスクにして強誘電体膜32をドライエッチングすることにより、残された強誘電体膜32をキャパシタ誘電体膜32aとする。
【0079】
その後に、第2のレジストパターン38をアッシングにより除去する。
【0080】
なお、第2のレジストパターン38を除去した後に、ここまでの工程でキャパシタ誘電体膜32aが受けたダメージを回復させるために、酸素含有雰囲気中でキャパシタ誘電体膜32aに対してアニールを行ってもよい。そのようなアニールは、回復アニールとも呼ばれる。
【0081】
本実施形態では、基板温度を600℃〜700℃とする条件でこの回復アニールを約40分間行う。
【0082】
次に、図6(a)に示すように、水素等の還元性雰囲気からキャパシタ誘電体膜54を保護するための第1の保護絶縁膜40として、RFマグネトロンスパッタ法でアルミナ膜20nm〜50nmの厚さに形成する。
【0083】
第1の保護絶縁膜40の成膜条件は特に限定されない。例えば、スパッタガスとしてアルゴンの単一ガスを使用し、成膜圧力を約1.0Pa、成膜時間を40秒〜100秒、投入電力を2.0kWとして第1の保護絶縁膜40を形成し得る。また、スパッタターゲットとしては、直径が約300mmのアルミナセラミックターゲットを使用する。
【0084】
そのスパッタ法では、アルミナターゲットから飛散したアルミナ粒塊がキャパシタ誘電体膜32aの側面32xに堆積することでアルミナ膜が形成される。アルミナ粒塊は、ALD法の成膜ガスと比較して隙間に入り込み難いので、本実施形態ではキャパシタ誘電体膜32aのPZT結晶粒の粒界にアルミナ膜が形成されず、側面32x付近のPZTの組成比がアルミナによって変動するのを抑制することができる。
【0085】
また、アルミナ膜が結晶化していると、アルミナの結晶粒界に沿って外部の水素等がキャパシタ誘電体膜32aに侵入するおそれがあるので、第1の保護絶縁膜40としてはアモルファス状態のアルミナ膜を形成するのが好ましい。
【0086】
アルミナ膜の結晶性は成膜温度によりコントロールできる。例えば、350℃以上の基板温度でアルミナ膜を形成すると、成膜の時点でアルミナ膜が結晶化してしまう。これに対し、基板温度を20℃〜50℃程度の低温にすると、アモルファス状態のアルミナ膜を形成することができ、第1の保護絶縁膜40の還元性物質の阻止能力を高めることができる。
【0087】
更に、上記のようにスパッタガスとしてアルゴンの単一ガスを使用することで、酸素とアルゴンとの混合ガスをスパッタガスとして使用する場合と比較して、第1の保護絶縁膜40の成膜速度を速めることができるという利点も得られる。
【0088】
なお、第1の保護絶縁膜40はアルミナ膜に限定されない。第1の保護絶縁膜40としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0089】
次いで、図6(b)に示すように、キャパシタ誘電体膜32aに対して酸素含有雰囲気中で回復アニールを行い、上記の第1の保護絶縁膜40の形成時にキャパシタ誘電体膜32aが受けたダメージを回復させる。
【0090】
その回復アニールは、例えば、基板温度を400℃〜600℃、処理時間を30分〜120分とする条件で行われる。
【0091】
次に、図7(a)に示すように、第1の保護絶縁膜40の上にフォトレジストを塗布し、それを露光、現像することにより、キャパシタ下部電極形状の第3のレジストパターン42を形成する。
【0092】
そして、この第3のレジストパターン42をマスクにして第1の保護絶縁膜40と第1の導電膜31をドライエッチングし、残された第1の導電膜31を下部電極31aとする。また、第1の保護絶縁膜40は、キャパシタ誘電体膜32aと上部電極33aとを覆うように残される。
【0093】
このとき、第1の保護絶縁膜40は、第1の導電膜31に対するハードマスクとして機能する。そのため、エッチング中に第3のレジストパターン42の側面が後退しても、第1の保護絶縁膜40がマスクとなって第1の導電膜31がエッチングされ、第3のレジストパターン42の後退が原因で下部電極31aの形状が崩れるのを抑制できる。
【0094】
なお、このように第1の保護絶縁膜40をハードマスクとして機能させるために、第1の保護絶縁膜40は10nm以上の厚さに形成するのが好ましい。
【0095】
また、このエッチングでは、下部電極31aで覆われていない部分の第2の絶縁性密着膜27も除去される。
【0096】
この後に、第3のレジストパターン42をアッシングして除去する。
【0097】
ここまでの工程により、シリコン基板1の上方に下部電極31a、キャパシタ誘電体膜32a、及び上部電極33aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
【0098】
続いて、図7(b)に示すように、第1の保護絶縁膜40に対してアニールを行い、第1の保護絶縁膜40に付着している水分や第3のレジストパターン42の残渣等の不純物を蒸散させる。
【0099】
このように水分を蒸散させることで、本工程以降に行われるアニールの際に第1保護絶縁膜40から発生する水分量を低減でき、その水分が原因でキャパシタ誘電体膜32aが還元されるのを防止できる。
【0100】
また、このアニールにより、次の工程でキャパシタQの上に形成されるアルミナ膜の剥がれを防止できるという利点も得られる。
【0101】
このアニールの条件は特に限定されないが、本実施形態では基板温度を200℃〜400℃、処理時間を30分〜120分とする条件でこのアニールを行う。また、キャパシタ誘電体膜32aの酸素欠損を補う目的をこのアニールに兼ねさせるため、アニール雰囲気は酸素含有雰囲気とするのが好ましい。そのような雰囲気としては、例えば、酸素のみの雰囲気、アルゴンと酸素との混合雰囲気、及び窒素と酸素との混合雰囲気がある。
【0102】
ところで、上記の第1の保護絶縁膜40は、下部電極31aを形成する工程(図7(a))において第3のレジストパターン42の側面が後退すると、キャパシタ誘電体膜32aの側面32xにおいてエッチング雰囲気に曝されることになる。こうなると、側面32x上における第1の保護絶縁膜40が膜減りし、側面32xにおける第1の保護絶縁膜40の還元性物質の阻止能力が低下するおそれがある。
【0103】
そこで、次の工程では、図8(a)に示すように、シリコン基板1の上側全面に第2の保護絶縁膜43としてアルミナ膜を再び形成することで、キャパシタ誘電体膜32aの側面32xが還元性物質に曝される危険性を低減する。
【0104】
第2の保護絶縁膜43の成膜方法は特に限定されない。但し、上記した第3のレジストパターン42の後退が原因で側面32xにおいて第1の保護絶縁膜40が残存していない場合がある。この場合にALD法で第2の保護絶縁膜43を形成すると、図2(a)、(b)に示したように、第2の保護絶縁膜43中のアルミナがキャパシタ誘電体膜32aのPZT結晶粒界に侵入し、キャパシタ誘電体膜32aの強誘電体特性が変動するおそれがある。
【0105】
そのため、ALD法は、第2の保護絶縁膜43の成膜方法としては避けた方がよい。本実施形態では、PZT結晶粒界にアルミナが侵入する危険性が少ないRFマグネトロンスパッタ法により、第2の保護絶縁膜43を10nm〜30nm程度の厚さに形成する。
【0106】
そのスパッタ法の成膜条件は、アルゴンの単一ガスをスパッタガスで使用する場合、投入電力が2.0kW、成膜圧力が1.0Paである。この条件で約40秒間成膜を行うと、約20nmの厚さに第2の保護絶縁膜43を形成することができる。
【0107】
更に、既述のように、基板温度を350℃以下の低温にすることで第2の保護絶縁膜43をアモルファス状態にすることができ、第2の保護絶縁膜43のアルミナ結晶粒界に沿って外部雰囲気の還元性物質がキャパシタQに侵入するのを抑制できる。
【0108】
特に、20℃〜50℃程度の低温の基板温度で第2の保護絶縁膜43を形成すると、第2の保護絶縁膜43の結晶状態を確実にアモルファス状態にすることができる。
【0109】
また、このような低温とすることで、スパッタチャンバ内においてアルミナ粒塊が集合してパーティクルになる危険性が少なくなるという利点が得られることも明らかとなった。
【0110】
なお、キャパシタ誘電体膜32aのPZT結晶粒界へのアルミナの侵入を防止できる成膜方法としては、上記のスパッタ法以外にCVD法もある。
【0111】
CVD法では、スパッタ法と比較して緻密なアルミナ膜を形成できるので、1nm〜3nm程度の薄い厚さに第2の保護絶縁膜43を形成しても、第2の保護絶縁膜43による還元性物質の阻止能力を維持することができる。
【0112】
また、第2の保護絶縁膜43はアルミナ膜に限定されない。第2の保護絶縁膜43としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0113】
ここで、上記のようにスパッタ法で第2の保護絶縁膜43を成膜すると、第2の保護絶縁膜43の成膜時にキャパシタ誘電体膜32aがダメージを受ける可能性がある。
【0114】
そこで、次の工程では、図8(b)に示すように、酸化性ガスの雰囲気中でキャパシタ誘電体膜32aに対して回復アニールを行うことで、キャパシタ誘電体膜32aのダメージを回復させる。
【0115】
その回復アニールの条件は特に限定されない。例えば、酸化性ガスとして酸素を用いて、基板温度を500℃〜700℃とし、処理時間を30分〜120分としてこの回復アニールを行う。
【0116】
基板温度の下限を500℃としたのは、これより低い温度だとキャパシタ誘電体膜32aのダメージを十分に回復できない可能性があるからである。
【0117】
また、基板温度の上限を700℃としたのは、これより高い温度だとアモルファス状態の第2の保護絶縁膜43が結晶化してしまい、第2の保護絶縁膜43中の結晶粒界に沿って還元性物質がキャパシタ誘電体膜32aに到達する危険性が高くなるからである。その他に、第2の保護絶縁膜43が結晶化すると、その結晶粒界に沿ってキャパシタ誘電体膜32a中の鉛等の材料が外部に抜けてしまうという不都合も生じる。
【0118】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0119】
更に、このように回復アニールを行うと、第2の保護絶縁膜43の表面に吸着していた大気中の水分等の不純物を蒸散させることができるという利点も得られる。
【0120】
なお、このアニールで使用される酸化性ガスとしては、酸素の他に、オゾンと亜酸化窒素もある。
【0121】
次いで、図9(a)に示すように、第2の保護絶縁膜43の上にALD法により第3の保護絶縁膜44としてアモルファス状態のアルミナ膜を形成する。
【0122】
ALD法で形成された第3の保護絶縁膜44はカバレッジが良好となる。そのため、キャパシタQの側面において十分な厚さの第3の保護絶縁膜44を形成することができ、キャパシタQの側面で不足しがちな第2の保護絶縁膜43の膜厚を補うことが可能となる。
【0123】
また、ALD法とスパッタ法とでは、形成されるアルミナ膜の密度が異なり、スパッタ法で形成した方が密度が小さくなる。
【0124】
例えば、スパッタ法で形成したアルミナ膜の密度の平均値は3.18g/cm3であり、ALDで形成したアルミナ膜の密度の平均値は3.22g/cm3である。
【0125】
そのため、スパッタ法で形成された第2の保護絶縁膜43におけるアルミナの密度は、ALD法で形成された第3の保護絶縁膜44におけるアルミナの密度よりも小さくなる。
【0126】
ALD法による成膜条件は特に限定されない。本実施形態では、不図示のチャンバ内にTMA(トリメチルアルミニウム)を供給する堆積ステップと、チャンバ内に酸素とオゾンとを供給する酸化ステップとを交互に切り替え、これを210サイクル程度繰り返して第3の保護絶縁膜44を形成する。なお、堆積ステップと酸化ステップの間では真空パージを行う。
【0127】
上記の堆積ステップは、基板温度300℃、ガス圧力40Pa、TMAのガス流量100sccm、堆積時間5秒の条件で行う。TMAは、40℃に加熱して気化してチャンバ内に供給する。
【0128】
また、酸化ステップは、基板温度300℃、ガス圧力133Pa、酸化時間15秒の条件で行う。なお、酸素とオゾンとを合わせたガス流量は10slm、オゾン濃度は200g/Nm3とする。また、オゾンのみをチャンバ内に供給して酸化ステップを行ってもよい。
【0129】
このような条件を採用し、本実施形態では第3の保護絶縁膜44を10nm〜100nmの厚さに形成する。膜厚の下限を10nmとしたのは、これよりも薄いと還元性物質の阻止能力が低下するからである。また、膜厚の上限を100nmとしたのは、これよりも厚いと後で第3の保護絶縁膜44にホールを形成するのが困難になるからである。
【0130】
また、上記では堆積ステップと酸化ステップの各々の基板温度を300℃としたが、200℃〜350℃の基板温度でこれらのステップを行ってもよい。
【0131】
基板温度の下限を200℃としたのは、これよりも低い温度だとアルミナ膜の緻密性が低下し、第3の保護絶縁膜44が有する還元性物質の阻止能力が低下するためである。また、基板温度の上限を350℃としたのは、これよりも高い温度だとアルミナ膜が結晶化してしまい、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜32aに侵入するおそれがあるからである。
【0132】
更に、第3の保護絶縁膜44はアルミナ膜に限定されない。第3の保護絶縁膜44としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0133】
次に、図9(b)に示すように、上記の第3の保護絶縁膜44を形成したのと同じチャンバを引き続き用いて、シリコン基板10を大気に曝すことなしに、第3の保護絶縁膜44に対して酸化性ガスを含む雰囲気中でアニールを行う。
【0134】
このアニールにより、第3の保護絶縁膜44として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第3の保護絶縁膜44が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。
【0135】
更に、ALD法で形成された第3の保護絶縁膜44に残存するOH基がこのアニールによって蒸散し、そのOH基に由来する水分によってキャパシタ誘電体膜32aが劣化するのを抑制することも可能となる。
【0136】
また、上記のように第3の保護絶縁膜44を形成してから大気にシリコン基板10を曝さずにこのアニールを行うことで、第3の保護絶縁膜44に大気中の水分が吸着する機会が無くなり、その水分が原因のキャパシタ誘電体膜32aの劣化を防止できる。
【0137】
アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合ガスを酸化性ガスとして使用し、このアニールを行う。なお、酸素とオゾンのいずれか一方のみのを酸化性ガスとして使用してもよい。
【0138】
そして、酸素とオゾンとを合わせた流量を10slm、オゾン濃度を200g/Nm3とする。また、昇温速度は10℃/分程度とし、基板温度は400℃〜700℃とする。
【0139】
ここで、基板温度の下限を400℃としたのは、これよりも低い温度だと第3の保護絶縁膜44の緻密化の効果が低減するからである。また、基板温度の上限を700℃としたのは、これよりも高温にすると各保護絶縁膜43、44中のアルミナが結晶化し、その結晶粒界に沿って外部から還元性物質が侵入する危険性が高まるからである。
【0140】
次いで、図10(a)に示すように、第3の保護絶縁膜44中の不純物を蒸散させてその緻密性を更に向上させるために、酸素含有雰囲気中でアニールを行う。そのアニールは、例えば、基板温度を500℃〜600℃、処理時間を30分〜90分として行われる。
【0141】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0142】
次に、図10(b)に示す断面構造を得るまでの工程について説明する。
【0143】
まず、TEOSガスを反応ガスとするプラズマCVD法により、第3の保護絶縁膜44の上に第2の層間絶縁膜47として酸化シリコン膜を厚さ約1400nmに形成する。その第2の層間絶縁膜47の上面には、キャパシタQの形状を反映した凹凸が形成される。そこで、この凹凸を無くすために、第2の層間絶縁膜47の上面をCMP法により研磨して平坦化する。
【0144】
更に、基板温度を350℃、処理時間を2分間とする条件で、N2Oプラズマ雰囲気において第2の層間絶縁膜47に対してアニールを行うことにより、第2の層間絶縁膜47を脱水すると共に、第2の層間絶縁膜47の表面を窒化して水分の際吸着を防止する。
【0145】
なお、N2Oプラズマに代えて、N2プラズマ雰囲気中においてこのアニールを行ってもよい。
【0146】
そして、後の工程で発生する水素や水分からキャパシタQを保護するための第4の保護絶縁膜48として、第2の層間絶縁膜47の上にスパッタ法又はCVD法でアルミナ膜を20nm〜50nmの厚さに形成する。
【0147】
更に、この第4の保護絶縁膜48の上に、TEOSガスを使用するプラズマCVD法で酸化シリコン膜を厚さ約300nmに形成し、その酸化シリコン膜をキャップ絶縁膜49とする。
【0148】
次に、キャップ絶縁膜49の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第1及び第2の窓50a、50bを備えた第4のレジストパターン50を形成する。
【0149】
そして、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして用いながら、窓50a、50bを通じて各膜40、43、44、47〜49をドライエッチングする。これにより、上部電極33aの上に第1のホール47aが形成されると共に、下部電極31aのコンタクト領域上に第2のホール47bが形成される。
【0150】
このエッチングを終了後、第4のレジストパターン50は除去される。
【0151】
次に、図11(a)に示すように、キャップ絶縁膜49の上にフォトレジストを塗布し、それを露光、現像して、第1〜第3のコンタクトプラグ23a〜23cのそれぞれの上にホール形状の第3の窓52aを備えた第5のレジストパターン52を形成する。なお、第1及び第2のホール47a、47bは、この第5のレジストパターン52により覆われる。
【0152】
そして、第3の窓52aを通じて各膜25、26、43、44、47〜49をドライエッチングすることにより、各コンタクトプラグ23a〜23cの上に第3〜第5のホール47c〜47eを形成する。
【0153】
このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとするプラズマエッチング装置で行われ、酸化防止絶縁膜25がこのエッチングにおけるストッパ膜となり、酸化防止絶縁膜25上でエッチングは停止する。
【0154】
そして、酸化防止絶縁膜25に対するエッチングガスとしては、CHF3、Ar、及びO2の混合ガスを使用する。
【0155】
この後に、第5のレジストパターン52は除去される。
【0156】
次に、図11(b)に示す断面構造を得るまでの工程について説明する。
【0157】
まず、第1〜第5のホール47a〜47eの内面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気に各ホール47a〜47eの内面を曝し、その内面をスパッタエッチングする。
【0158】
次いで、第1〜第5のホール47a〜47eの内面とキャップ絶縁膜49の上面とに、スパッタ法によりグルー膜として窒化チタン膜を50nm〜150nmの厚さに形成する。
【0159】
そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第1〜第5のホール47a〜47eを完全に埋め込む。
【0160】
その後に、キャップ絶縁膜49の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール47a〜47eの中にのみ残す。第1及び第2のホール47a、47b内に残されたこれらの膜は、それぞれ上部電極33aと下部電極31aに電気的に接続される第1及び第2の導電性プラグ54a、54bとされる。また、第3〜第5のホール47c〜47e内に残されたこれらの膜は、第1〜第3コンタクトプラグ23a〜23cと電気的に接続される第3〜第5の導電性プラグ54c〜54eとされる。
【0161】
次に、図12に示すように、各導電性プラグ54a〜54eとキャップ絶縁膜49の各々の上面にスパッタ法で金属積層膜を形成した後、その金属積層膜をパターニングして金属配線55を形成する。
【0162】
その金属積層膜は、下から順に、厚さ50nmのTiN膜、厚さ550nmの銅含有アルミニウム膜、厚さ5nmのTi膜、厚さ50nmのTi膜である。
【0163】
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
【0164】
上記した本実施形態によれば、図8(a)に示したように、キャパシタ誘電体膜32aの粒界にアルミナが侵入し難いスパッタ法で第2の保護絶縁膜43を形成するので、キャパシタ誘電体膜32aの組成が変動するのを抑制できる。
【0165】
更に、スパッタ法では薄くなりがちなキャパシタ誘電体膜32aの側面32xでの第2の保護絶縁膜43の膜厚を補うために、図9(a)のように第2の保護絶縁膜43の上にALD法により第3の保護絶縁膜44を形成する。これにより、キャパシタ誘電体膜32aの側方から外部雰囲気中の水素等の還元性物質が侵入するのを防止でき、還元性物質が原因でキャパシタ誘電体膜32aの強誘電体特性が劣化するのを抑制できる。
【0166】
本願発明者は、各保護絶縁膜43、44をこのように形成することでキャパシタQの電気的特性がどの程度改善されるかについて以下のような調査を行った。
【0167】
図13及び図14は、そのサンプルの作製方法について示す模式図である。
【0168】
図13及び図14に示すように、その調査では、比較例、本実施形態(1)〜(5)、及び参考例(1)、(2)に係るサンプルを作製した。
【0169】
各サンプルにおける膜厚、アニール温度、及びアニール時間は、図13及び図14に示される通りである。
【0170】
このうち、比較例においては、本実施形態と異なり、第3の保護絶縁膜44を形成しなかった。
【0171】
また、本実施形態(1)〜(3)は、第2の保護絶縁膜43の厚さを除いて全て同じ条件で作製した。第2の保護絶縁膜43の厚さは、本実施形態(1)が最も薄い10nmであり、本実施形態(2)が15nm、本実施形態(3)が20nmである。
【0172】
なお、これら本実施形態(1)〜(3)に対しては、図10(a)に示したアニールを行っていない。
【0173】
一方、図14の本実施形態(4)、(5)に対しては図10(a)のアニールを行った。そのアニール温度は本実施形態(4)、(5)で異なり、本実施形態(4)では550℃、本実施形態(5)では650℃とした。
【0174】
そして、参考例(1)、(2)では、スパッタ法で第2の保護絶縁膜43を形成する本実施形態と異なり、ALD法で第2の保護絶縁膜43を形成した。
【0175】
なお、各々のサンプルにおいては、キャパシタ誘電体膜32aを下層と上層の二層構造とし、一層目は厚さ90nmのPZT膜、二層目は厚さ15nmのPZT膜とした。
【0176】
これらのサンプルにおけるセル領域は1.0μm×1.4μmの矩形状であり、そのセル領域内に1786個のキャパシタを形成した。
【0177】
評価項目は、(A)キャパシタのQtv特性、(B)キャパシタのインプリント特性、(C)キャパシタの疲労特性、及び(D)キャパシタの疲労損失である。
【0178】
(A)Qtv特性
Qtv特性とは、キャパシタへの印加電圧とスイッチング電荷量(Qsw)との関係をいう。
【0179】
図15(a)にその結果を示す。
【0180】
図15(a)に示されるように、本実施形態(1)〜(3)のいずれにおいても比較例と同じ程度のQtv特性が得られる。
【0181】
(B)インプリント特性
インプリントとは、キャパシタに書き込んだ情報が固定化され、キャパシタ誘電体膜の分極方向が反転し難くなる現象のことである。このような現象は、キャパシタ誘電体膜に情報を書き込んでそれを長期間放置した場合に発生する。
【0182】
そして、そのようなインプリントが進行すると、キャパシタ誘電体膜のヒステリシスループが横軸(電圧軸)方向にシフトし、強誘電体キャパシタに新たな情報を書き込み難くなってしまう。
【0183】
インプリント特性を示す指標にQ3 Rateがある。Q3 Rateは、単位時間当たりに消失する分極反転電荷量の百分率であって、その絶対値が小さいほど耐インプリント特性に優れていることが知られている。
【0184】
Q3 Rateは、二つのキャパシタにおける分極の向きが常に互いに反対になるように、当該二つのキャパシタに情報を書き込んで測定される。書き込み電圧は1.8Vであり、書き込み時の基板温度は90℃である。また、キャパシタの劣化を加速させるために、情報を書き込んだ後に各キャパシタを150℃でベークする。その後、ベーク時間が168時間、334時間、504時間、及び1008時間の各時点でキャパシタの分極量を測定する。そして、これらの測定値に基づき、単位時間あたりの分極反転電荷量の低減率を求め、Q3 Rateを算出した。
【0185】
Q3 Rateの評価結果を図15(b)に示す。
【0186】
図15(b)に示すように、本実施形態(1)〜(3)のQ3 Rateは、いずれもその絶対値が比較例のそれよりも小さく、比較例よりもインプリント特性が改善されることが明らかとなった。
【0187】
また、本実施形態(1)〜(3)の各々についてQ3 Rateを比較すると、本実施形態(1)、本実施形態(2)、本実施形態(3)の順にQ3 Rateが改善されている。これは、これらの順に第2の保護絶縁膜43の膜厚が厚くなるため、その膜厚が厚いほど第2の保護絶縁膜43による還元性物質の阻止能力が向上するためと考えられる。
【0188】
特に、スパッタ法で形成される第2の保護絶縁膜43の膜厚を20nmと厚くした本実施形態(3)では、比較例と比べて約2.1%もQ3 Rateが改善される。
【0189】
(C)疲労特性
キャパシタQの疲労特性は、キャパシタQに印加する電圧の向きを繰り返し反転させ、電圧を印加する前と比較してスイッチング電荷量がどの程度減少するかで把握することができる。
【0190】
その調査結果を図16(a)に示す。
【0191】
この調査では、キャパシタQの温度を90℃に維持しながら、実使用下での使用電圧よりも高い5Vの電圧をキャパシタQに印加した。そして、その電圧の向きを複数回反転させ、キャパシタQに1.8Vの電圧を印加したときに現れるスイッチング電荷量を測定した。なお、電圧の反転回数のことを本例ではストレスサイクルと称することにする。
【0192】
図16(a)に示すように、本実施形態(1)〜(3)のいずれにおいても、比較例と比較してスイッチング電荷量の減少が抑えられている。
【0193】
(D)キャパシタの疲労損失
疲労損失(Fatigue Loss)は、キャパシタQを加熱しながら、キャパシタQに印加する電圧の向きを繰り返し反転させてキャパシタに加速試験を行うことで測定される。そして、その試験中におけるスイッチング電荷量Qswの最大値を「最大のQsw」としたとき、疲労損失は次の式で計算される。
【0194】
疲労損失=100×{((最大のQsw)−(加速後のQsw))/(最大のQsw)}
疲労損失の測定結果を図16(b)に示す。この例では、キャパシタに印加する電圧を5Vにし、その電圧を反転させる回数を1×1010回とした。
【0195】
図16(b)に示されるように、比較例と比べて本実施形態(1)〜(3)の疲労損失は少なく、キャパシタQの電気的特性が改善されているのが分かる。
【0196】
特に、本実施形態(1)〜(3)の中で、スパッタ法で形成される第2の絶縁膜43の膜厚が最も厚い本実施形態(3)では、比較例と比べて疲労損失が約5%も改善されている。
【0197】
上記では、第2の保護絶縁膜43の厚さを変えた本実施形態(1)〜(3)に対する調査結果について説明した。
【0198】
以下に、図10(a)のアニール温度を変えた本実施形態(4)、(5)に対する調査結果について説明する。なお、以下では、比較のために、上記した本実施形態(3)と比較例の調査結果についても併記する。
【0199】
(A)Qtv特性
図17(a)にQtv特性の測定結果を示す。
【0200】
図17(a)に示されるように、本実施形態(4)、(5)のいずれにおいても、比較例や本実施形態(3)と同じ程度のQtv特性が得られる。
【0201】
(B)インプリント特性
図17(b)にQ3 Rateの測定結果を示す。
【0202】
図17(b)に示すように、本実施形態(5)のQ3 Rateは、比較例や本実施形態(3)、(4)と比べて悪化している。
【0203】
これは、本実施形態(5)のように図10(a)のアニールを650℃の高温で行うと、第3の保護絶縁膜44に吸着していた大気中の水分等の不純物によってキャパシタ誘電体膜32aが蒸し焼きになって劣化するためと考えられる。
【0204】
これとは対照的に、図10(a)のアニールを550℃で行った本実施形態(4)では、本実施形態(3)におけるよりも更にQ3 Rateが改善されている。
【0205】
これらの結果から、図10(a)のアニール時の基板温度はキャパシタのQ3 Rateに影響を与え、Q3 Rateの改善を図るには上記の基板温度を650℃以下の温度、例えば500℃〜600℃の温度で行うのが好適であることが明らかになった。
【0206】
(C)キャパシタの疲労特性
疲労特性の調査結果を図18(a)に示す。
【0207】
図18(a)に示すように、本実施形態(4)、(5)のいずれにおいても、比較例や本実施形態(3)と同程度のスイッチング電荷量を維持できている。
【0208】
(D)キャパシタの疲労損失
キャパシタの疲労損失の調査結果を図18(b)に示す。
【0209】
図18(b)に示されるように、本実施形態(5)の疲労損失は、比較例や本実施形態(3)、(4)と比べて悪化している。
【0210】
これは、インプリント特性の場合と同様に、本実施形態(5)のように図10(a)のアニールを650℃の高温で行うと、第3の保護絶縁膜44に吸着していた大気中の水分等の不純物によってキャパシタ誘電体膜32aが蒸し焼きになるためと考えられる。
【0211】
一方、図10(a)のアニールを550℃の低温で行った本実施形態(4)では、本実施形態(3)と同程度に疲労損失が抑えられている。
【0212】
これらの結果から、図10(a)のアニール時の基板温度はキャパシタの疲労損失にも影響を与え、疲労損失の改善を図るには上記の基板温度を650℃以下の温度、例えば500℃〜600℃の温度で行うのが好適であることが明らかになった。
【0213】
上記では、スパッタ法により第2の保護絶縁膜43を形成した本実施形態(1)〜(5)に対する調査結果について説明した。
【0214】
以下に、ALDにより第2の保護絶縁膜43を形成した参考例(1)、(2)に対する調査結果について説明する。なお、以下では、比較のために、上記した本実施形態(3)と比較例の調査結果についても併記する。
【0215】
(A)Qtv特性
図19(a)にQtv特性の測定結果を示す。
【0216】
図19(a)に示されるように、参考例(1)、(2)のいずれにおいても、比較例や本実施形態(3)と同じ程度のQtv特性が得られる。
【0217】
(B)インプリント特性
図19(b)にQ3 Rateの測定結果を示す。
【0218】
図19(b)に示すように、参考例(1)、(2)のQ3 Rateは、いずれも本実施形態(3)のそれよりも悪化している。
【0219】
これは、既述のように、ALD法で第2の保護絶縁膜43を形成すると、キャパシタQの側面において第2の保護絶縁膜43中のアルミナがキャパシタ誘電体膜32aに侵入し、キャパシタ誘電体膜32aの組成が変動したためと考えられる。
【0220】
(C)キャパシタの疲労特性
疲労特性の調査結果を図20(a)に示す。
【0221】
図20(a)に示すように、参考例(1)、(2)のスイッチング電荷量は、本実施形態(3)や比較例のそれと比べて低下してしまっている。
【0222】
これは、上記で説明したように、ALD法により第2の保護絶縁膜43を形成したことでキャパシタ誘電体膜32aの組成が変動したためと考えられる。
【0223】
(D)キャパシタの疲労損失
疲労損失の調査結果を図20(b)に示す。
【0224】
図20(b)に示すように、参考例(1)、(2)の疲労損失は、本実施形態(3)や比較例と比べて悪化している。この原因も、上記と同様に、ALD法で第2の保護絶縁膜43を形成したことに伴い、キャパシタ誘電体膜32a中にアルミナが侵入してキャパシタ誘電体膜32aの組成が変動したことにあると考えられる。
【0225】
以上のように、第2の保護絶縁膜43の成膜方法としてALDを用いる参考例(1)、(2)では、スパッタ法で第2の保護絶縁膜43を形成する本実施形態(3)と比較して、インプリント特性、疲労特性、及び疲労損失のいずれも劣る。この結果から、これらの電気的特性の改善を図るには、スパッタ法で第2の保護絶縁膜43を形成するのが好適であることが明らかとなった。
【0226】
(第2実施形態)
第1実施形態ではプレーナ型のFeRAMについて説明した。これに対し、本実施形態では、下部電極の直下に導電性プラグが形成されるスタック型のFeRAMについて説明する。スタック型のFeRAMは、プレーナ型と比較してキャパシタの占有面積が少なく、高集積化に有利である。
【0227】
図21〜図29は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において第1実施形態と同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【0228】
この半導体装置は以下のようにして製造される。
【0229】
まず、図21(a)に示すように、第1実施形態の図3(a)の工程に従い、MOSトランジスタTRやコンタクトプラグ23a〜23cを形成する。
【0230】
次に、図21(b)に示すように、コンタクトプラグ23a〜23cを酸化雰囲気から保護するための酸化防止絶縁膜25として、第1の層間絶縁膜22と各プラグ23a〜23cの上にプラズマCVD法により酸窒化シリコン膜を約130nmの厚さに形成する。
【0231】
更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約300nmに形成し、それを絶縁性密着膜59とする。
【0232】
その後に、酸化防止絶縁膜25と絶縁性密着膜59のそれぞれをパターニングし、第1のコンタクトプラグ23aと第3のコンタクトプラグ23cの各々の上に第1のホール59aを形成する。
【0233】
次いで、図21(c)に示すように、第1のホール59a内に第1のコンタクトプラグ23aと第2のコンタクトプラグ23cに接続された第1の導電性プラグ60を形成する。
【0234】
第1の導電性プラグ60の形成方法は特に限定されない。
【0235】
本実施形態では、絶縁性密着膜59の上面と第1のホール59aの内面にチタン膜と窒化チタン膜とタングステン膜とをこの順に形成し、これらをCMP法により研磨して第1のホール59a内にのみ第1の導電性プラグ60として残す。
【0236】
なお、そのチタン膜の膜厚は約30nmであり、窒化チタン膜の膜厚は20nmである。
【0237】
また、このCMPでは、研磨対象であるチタン膜、窒化チタン膜、及びタングステン膜の研磨速度が下地の絶縁性密着膜59の研磨速度よりも速くなるようなスラリ、例えばCabot Microelectronics Corporation製のSSW2000を使用する。
【0238】
そして、絶縁性密着膜59の上に研磨残を残さないために、このCMPの研磨量はチタン膜、窒化チタン膜、及びタングステン膜の合計膜厚よりも厚く設定され、このCMPはオーバー研磨となる。
【0239】
その結果、第1の導電性プラグ60の上面の高さが絶縁性密着膜59のそれよりも低くなり、第1の導電性プラグ60の周囲の絶縁性密着膜59にリセスが形成されることがある。そのリセスの深さは20nm〜50nmである。
【0240】
次に、図22(a)に示すように、絶縁性密着膜59と第1の導電性プラグ60のそれぞれの上に下地導電膜61としてスパッタ法によりチタン膜を厚さ100nm〜300nm、例えば100nmに形成する。
【0241】
なお、下地導電膜61を形成する前に、絶縁性密着膜59に対してNH3プラズマ処理を行ってもよい。そのようなNH3プラズマ処理により絶縁性密着膜59の表面の酸素原子にNH基が結合し、下地導電膜61のチタンが酸素原子に捕獲され難くなる。そのため、チタンが絶縁性密着膜59の表面を自在に移動でき、(002)方向に自己組織化されたチタンを含む下地導電膜61が得られる。
【0242】
この後に、窒素雰囲気中で下地導電膜61に対してアニールをし、下地導電膜61のチタンを窒化する。このように窒化により得られた窒化チタンは、後述のPZTを(111)方向に揃えるのに好適な(111)配向となる。
【0243】
続いて、図22(b)に示すように、CMP法により下地導電膜61の上面を研磨して平坦化する。このCMPで使用されるスラリは特に限定されないが、本実施形態ではCabot Microelectronics Corporation製のSSW2000を使用する。
【0244】
このように下地導電膜61の上面を平坦化することで、下地導電膜61の上方に後で形成される強誘電体膜の結晶性を向上させることができる。
【0245】
なお、研磨後の下地導電膜61の厚さは、50nm〜100nm、例えば50nmとなる。
【0246】
また、研磨を行った後に、下地導電膜61に対してNH3プラズマ処理を行うことにより、研磨時に発生した下地導電膜61の結晶の歪を解消し、その下地導電膜61の上に後で形成される下部電極の結晶性の劣化を防止してもよい。
【0247】
続いて、図22(c)に示すように、下地導電膜61の上に結晶性導電膜62としてスパッタ法によりチタン膜を厚さ約20nmに形成する。更に、窒素雰囲気中で基板温度を650℃、処理時間を60秒とするRTAを結晶性導電膜62に対して行い、結晶性導電膜62を窒化する。
【0248】
これにより、(111)方向に配向した窒化チタンを含む結晶性導電膜62が得られる。
【0249】
結晶性導電膜62は、自身の配向の作用によってその上に後で形成される膜の配向を高める機能の他に、密着膜としての機能も有する。
【0250】
更に、この結晶性導電膜62の上に、導電性酸素バリア膜63としてスパッタ法で窒化チタンアルミニウム(TiAlN)膜を厚さ約100nmに形成する。
【0251】
次に、図23に示す断面構造を得るまでの工程について説明する。
【0252】
まず、導電性酸素バリア膜63の上に、第1の導電膜64として、スパッタ法で厚さ約100nmのイリジウム膜と厚さ約25nmの酸化イリジウム膜を形成する。
【0253】
そして、この第1の導電膜64の上に強誘電体膜65としてMOCVD法によりPZT膜を厚さ30nm〜150nm、例えば90nmに形成する。
【0254】
そのMOCVD法は次のようにして行われる。
【0255】
まず、Pb(DPM)2(化学式Pb(C11H19O2)2))、Zr(dmhd)4(化学式Zr(C9H15O2)4)、及びTi(O−iOr)2(DPM)2(化学式Ti(C3H7O)2(C11H19O2)2)のそれぞれをTHF(Tetra Hydro Furan: C4H8O)溶媒中にいずれも0.3mol/lの濃度で溶解し、Pb、Zr、及びTiの各液体原料を作成する。次いで、これらの液体原料をMOCVD装置の気化器にそれぞれ0.326ml/分、0.200ml/分、および0.200ml/分の流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得る。なお、上記の気化器には、各液体原料と共に、流量が0.474ml/分のTHF溶媒も供給される。
【0256】
更に、上記の原料ガスをチャンバに供給しながら、チャンバ内の圧力を665Paにし、基板温度を620℃に維持する。そして、このような状態を所定時間維持することにより、上記したPZT膜が90nmの厚さに形成される。
【0257】
MOCVD法により形成された強誘電体膜65は、成膜の時点で結晶化しているので、結晶化アニールは不要である。
【0258】
なお、強誘電体膜65の成膜方法はMOCVD法に限定されず、スパッタ法で強誘電体膜65を形成してもよい。その場合、強誘電体膜65は成膜の時点では結晶化していないので、その成膜の後に結晶化アニールを行うことになる。
【0259】
更に、MOCVD法で形成されたPZT膜とその上にスパッタ法で形成されたPZT膜との二層構造の強誘電体膜65としてもよい。
【0260】
その後、強誘電体膜65の上に、第2の導電膜66としてスパッタ法により酸化イリジウム膜とイリジウム膜とをこの順に形成する。
【0261】
第2の導電膜66の膜厚は特に限定されない。本実施形態では、酸化イリジウム膜を下層と上層とに分けて形成し、下層の膜厚を20nm〜50nmとし、上層の膜厚を75nm〜200nmとする。また、イリジウム膜の膜厚については50nm程度とする。
【0262】
なお、上記の酸化イリジウム膜に代えて、プラチナ、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化膜を形成してもよい。また、イリジウム膜に代えて、プラチナ膜やSrRuO3膜を形成してもよい。
【0263】
この後に、強誘電体膜65を形成したときにシリコン基板30の裏面に付着したPZTを洗浄して除去する。
【0264】
続いて、図23(b)に示すように、第2の導電膜66の上にスパッタ法で窒化チタン膜を形成し、その窒化チタン膜を第1のハードマスク膜71とする。
【0265】
第1のハードマスク71は窒化チタン膜に限定されない。窒化チタンアルミニウム膜、窒化タンタルアルミニウム膜、窒化タンタル膜のいずれかの単層膜或いはこれらの積層膜を第1のハードマスク71として形成してもよい。
【0266】
そして、TEOSガスを使用するプラズマCVD法により、第1のハードマスク71の上に第2のハードマスク72として酸化シリコン膜を形成する。
【0267】
その後、図24(a)に示すように、第1及び第2のハードマスク71、72をパターニングし、これらのマスクの平面形状を島状とする。
【0268】
次いで、図24(b)に示すように、HBr、O2、Ar、及びC4F8の混合ガスをエッチングガスとするプラズマエッチングにより、第1及び第2のハードマスク71、72で覆われていない部分の各膜64〜66をドライエッチングする。
【0269】
これにより、第1の導電膜64と第2の導電膜66がそれぞれ下部電極64a及び上部電極66aとなり、強誘電体膜65がキャパシタ誘電体膜65aとなる。
【0270】
ここまでの工程により、シリコン基板10のセル領域に、下部電極64a、キャパシタ誘電体膜65a、及び上部電極66aを備えた強誘電体キャパシタQが形成されたことになる。
【0271】
次いで、図25(a)に示す断面構造を得るまでの工程について説明する。
【0272】
まず、ドライエッチング又はウエットエッチングにより第2のハードマスク72を除去する。
【0273】
そして、CF4ガスとO2ガスとの混合ガスをエッチングガスとして使用し、キャパシタQで覆われていない部分の下地導電膜61、結晶性導電膜62、及び導電性酸素バリア膜63をドライエッチングして除去する。
【0274】
なお、このドライエッチングにより、キャパシタQの上に残存していた第1のハードマスク71も除去される。
【0275】
次に、図25(b)に示すように、キャパシタQと絶縁性密着膜59のそれぞれの上にRFマグネトロンスパッタ法でアモルファス状態のアルミナ膜を10nm〜30nm以下の厚さ、例えば20nmに形成し、そのアルミナ膜を第1の保護絶縁膜75とする。
【0276】
そのアルミナ膜の成膜条件は特に限定されない。本実施形態では、スパッタガスとしてアルゴンガスを用い、投入電力を2.0kW、成膜圧力を1.0Paとする。この条件で約40秒間成膜を行うと、約20nmの厚さに第2の保護絶縁膜43を形成することができる。
【0277】
また、このようにスパッタガスとしてアルゴンの単一ガスを使用すると、アルゴンガスと酸素ガスとの混合ガスを使用する場合と比較して、アルミナ膜の成長速度を速めることができるという利点が得られる。
【0278】
なお、アルミナ膜の成膜温度が350℃を越えるとアルミナ膜が柱状に結晶化するおそれがある。
【0279】
このように結晶化すると、後の工程でキャパシタ誘電体膜65aに対して回復アニール等の熱処理を行う際、キャパシタ誘電体膜65aに含まれる鉛等の材料が結晶粒界に沿って外部に逃げ、キャパシタ誘電体膜65aの強誘電体特性が低下する。
【0280】
また、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜65aに侵入し、キャパシタ誘電体膜65aが還元して劣化するおそれもある。
【0281】
そのため、このスパッタ法における基板温度を20℃〜50℃程度の低温、例えば室温にすることで、結晶化していないアモルファス状態の緻密なアルミナ膜を形成するのが好ましい。更に、このように低温でアルミナ膜を形成すると、高温で成膜する場合のようにスパッタチャンバ内にパーティクルが発生するのを抑制できるという効果も得られる。
【0282】
しかも、第1実施形態で説明したように、このようにスパッタ法でアルミナ膜を形成することで、ALD法でアルミナ膜を形成する場合と比較して、キャパシタ誘電体膜65aにアルミナが侵入し難くなる。これにより、キャパシタ誘電体膜65aの組成変動が抑制され、キャパシタ誘電体膜65aのスイッチング電荷量等の強誘電体特性の劣化を防止できる。
【0283】
なお、スパッタ法に代えてCVD法で第1の保護絶縁膜75を形成してもよい。その場合、第1の保護絶縁膜75の膜厚は1nm〜3nm、例えば2nmとするのが好ましい。
【0284】
第1の保護絶縁膜75はアルミナ膜に限定されない。第1の保護絶縁膜75としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0285】
続いて、図26(a)に示すように、第1の保護絶縁膜75の成膜時にキャパシタ誘電体膜65aが受けたダメージを回復させるため、酸化性ガスの雰囲気中においてキャパシタ誘電体膜65aに対して回復アニールを行う。
【0286】
本実施形態では、酸化性ガスとして酸素を用い、基板温度を500℃〜700℃、例えば600℃とする。また、アニール時間は30分〜120分、例えば60分とする。
【0287】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0288】
また、このアニールで使用される酸化性ガスとしては、酸素の他に、オゾンと亜酸化窒素もある。
【0289】
次に、図26(b)に示すように、第1の保護絶縁膜75の上に第2の保護絶縁膜76としてALD法によりアルミナ膜を形成する。
【0290】
ALD法で形成された第2の保護絶縁膜76はカバレッジが良好となる。そのため、キャパシタQの側方において十分な厚さの第2の保護絶縁膜76を形成することができ、キャパシタQの側面で不足しがちな第1の保護絶縁膜75の膜厚を補うことが可能となる。
【0291】
また、第1実施形態で説明したように、スパッタ法で形成された第1の保護絶縁膜75におけるアルミナの密度は、ALD法で形成された第2の保護絶縁膜76におけるアルミナの密度よりも小さくなる。
【0292】
ALD法による成膜条件は特に限定されない。本実施形態では、不図示のチャンバ内にTMAを供給する堆積ステップと、チャンバ内に酸素とオゾンとを供給する酸化ステップとを、各ステップ間で真空パージを行いつつ交互に切り替え、これを210サイクル程度繰り返して第2の保護絶縁膜76を形成する。
【0293】
上記の堆積ステップは、基板温度300℃、ガス圧力40Pa、TMAのガス流量100sccm、堆積時間5秒の条件で行う。TMAは、40℃に加熱して気化してチャンバ内に供給する。
【0294】
また、酸化ステップは、基板温度300℃、ガス圧力133Pa、酸化時間15秒の条件で行う。なお、酸素とオゾンとを合わせたガス流量は10slm、オゾン濃度は200g/Nm3とする。
【0295】
このような条件を採用し、本実施形態では第2の保護絶縁膜76を10nm〜100nmの厚さに形成する。膜厚の下限を10nmとしたのは、これよりも薄いと還元性物質の阻止能力が低下するからである。また、膜厚の上限を100nmとしたのは、後で第2の保護絶縁膜76にホールを形成するのが困難になるからである。
【0296】
また、上記では堆積ステップと酸化ステップの各々の基板温度を300℃としたが、200℃〜350℃の基板温度でこれらのステップを行ってもよい。
【0297】
基板温度の下限を200℃としたのは、これよりも低い温度だとアルミナ膜の緻密性が低下し、第2の保護絶縁膜76が有する還元性物質の阻止能力が低下するためである。また、基板温度の上限を350℃としたのは、これよりも高い温度だとアルミナ膜が結晶化してしまい、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜65aに侵入するおそれがあるからである。
【0298】
更に、第2の保護絶縁膜76はアルミナ膜に限定されない。第2の保護絶縁膜76としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0299】
次に、図27(a)に示すように、上記の第2の保護絶縁膜76を形成したのと同じチャンバを引き続き用いて、シリコン基板10を大気に曝すことなしに、第2の保護絶縁膜76に対して酸化性ガスを含む雰囲気中でアニールを行う。
【0300】
このアニールにより、第2の保護絶縁膜76として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第2の保護絶縁膜76が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。
【0301】
更に、ALD法で形成された第2の保護絶縁膜76に残存するOH基がこのアニールによって蒸散し、そのOH基に由来する水分によってキャパシタ誘電体膜65aが劣化するのを抑制することも可能となる。
【0302】
また、上記のように第2の保護絶縁膜76を形成してから大気にシリコン基板10を曝さずにこのアニールを行うことで、第2の保護絶縁膜76に大気中の水分が吸着する機会が無くなり、その水分が原因のキャパシタ誘電体膜65aの劣化を防止できる。
【0303】
アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合雰囲気中でこのアニールを行う。そして、酸素とオゾンとを合わせた流量を10slm、オゾン濃度を200g/Nm3とする。また、昇温速度は10℃/分程度とし、基板温度は400℃〜700℃とする。
【0304】
ここで、基板温度の下限を400℃としたのは、これよりも低い温度だと第3の保護絶縁膜44の緻密化の効果が低減するからである。また、基板温度の上限を700℃としたのは、これよりも高温にすると各保護絶縁膜75、76中のアルミナが結晶化し、その結晶粒界に沿って外部から還元性物質が侵入する危険性が高まるからである。
【0305】
また、第1実施形態で説明したように、酸素とオゾンのいずれか一方のみを酸化性ガスとして使用してもよい。
【0306】
次いで、図27(b)に示すように、第2の保護絶縁膜76中の不純物を蒸散させてその緻密性を更に向上させるために、酸素含有雰囲気中でアニールを行う。そのアニールは、例えば、基板温度を500℃〜600℃、処理時間を30分〜90分として行われる。
【0307】
また、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0308】
第1実施形態において図17、図18を参照して説明したように、このアニールを600℃以下の温度で行うことで、アニールが原因で強誘電体キャパシタのインプリント特性や疲労損失が劣化するのを防止できる。
【0309】
次に、図28(a)に示す断面構造を得るまでの工程について説明する。
【0310】
まず、第2の保護絶縁膜76の上にプラズマCVD法により酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2の層間絶縁膜77とする。そのプラズマCVD法では、例えば、TEOSガスと酸素ガスとヘリウムガスとの混合ガスが成膜ガスとして使用される。
【0311】
その後に、この第2の層間絶縁膜77の上面をCMP法により研磨して平坦化する。
【0312】
次いで、N2Oプラズマ又はN2プラズマの雰囲気において第2の層間絶縁膜77をアニールすることにより、第2の層間絶縁膜77を脱水すると共に、その上面を窒化して水分の再吸着を防止する。
【0313】
次に、水素等の還元性物質からキャパシタ誘電体膜65aを保護するために、第2の層間絶縁膜77の上にスパッタ法又はMOCVD法により第4の保護絶縁膜78としてアルミナ膜を厚さ約20〜100nmに形成する。
【0314】
更に、TEOSガスを使用するプラズマCVD法により、この第4の保護絶縁膜78の上に酸化シリコン膜を厚さ約800〜1000nmに形成し、この酸化シリコン膜をキャップ絶縁膜79とする。
【0315】
なお、酸化シリコン膜に代えて、酸窒化シリコン膜又は窒化シリコン膜をキャップ絶縁膜79として形成してもよい。
【0316】
次いで、図28(b)に示すように、各絶縁膜75〜79をパターニングし、上部電極66aの上方のこれらの絶縁膜に第2のホール77aを形成する。
【0317】
その第2のホール77aを形成した後、ここまでの工程でキャパシタ誘電体膜65aが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を約450℃として回復アニールを行う。
【0318】
そして、第2のコンタクトプラグ23bの上の各絶縁膜25、59、75〜79をパターニングし、これらの絶縁膜に第3のホール77bを形成した後、アニールにより第2の層間絶縁膜77等を脱水する。
【0319】
その後に、各ホール77a、77b内に第2の導電性プラグ81と第3の導電性プラグ82を形成する。
【0320】
各導電性プラグ81、82の形成にあたっては、各ホール77a、77bの内面とキャップ絶縁膜79の上面にスパッタ法で窒化チタン膜を形成した後、その窒化チタン膜の上にCVD法でタングステン膜を形成して各ホール77a、77bを完全に埋め込む。そして、キャップ絶縁膜79の上の余分な窒化チタン膜とタングステン膜をCMP法で除去し、これらの膜を各ホール77a、77b内に導電性プラグ81、82として残す。
【0321】
なお、導電性プラグ81、82の形成前に、アルゴンプラズマを用いるRFエッチングで各ホール77a、77bから露出している上部電極66aと第2のコンタクトプラグ23bの上面の自然酸化膜を除去してもよい。これにより、各導電性プラグ81、82のコンタクト不良を防止することができる。
【0322】
次に、図29に示すように、各導電性プラグ81、82とキャップ絶縁膜79のそれぞれの上にスパッタ法で金属積層膜を形成し、それをパターニングして金属配線84を形成する。
【0323】
その金属積層膜として、例えば、厚さ約50nmの窒化チタン膜、厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約50nmの窒化チタン膜をこの順に形成する。
【0324】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【0325】
上記した本実施形態によれば、図25(b)に示したように、キャパシタ誘電体膜65aの結晶粒界にアルミナが侵入し難いスパッタ法で第1の保護絶縁膜75を形成するので、キャパシタ誘電体膜65aの組成が変動するのを抑制できる。
【0326】
更に、スパッタ法では薄くなりがちなキャパシタ誘電体膜65aの側面での第1の保護絶縁膜75の膜厚を補うために、図26(b)のように第1の保護絶縁膜75の上にALD法により第2の保護絶縁膜76を形成する。これにより、キャパシタ誘電体膜65aの側方から外部雰囲気中の水素等の還元性物質が侵入するのを防止でき、還元性物質が原因でキャパシタ誘電体膜65aの強誘電体特性が劣化するのを抑制できる。
【0327】
(付記1) 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、
前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0328】
(付記2) 前記第1の保護絶縁膜を形成する工程において、アモルファス状態の第1の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0329】
(付記3) 前記第1の保護絶縁膜を形成する工程において、基板温度を20℃以上50℃以下にすることを特徴とする付記2に記載の半導体装置の製造方法。
【0330】
(付記4) 前記第2の保護絶縁膜を形成する工程において、アモルファス状態の第2の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0331】
(付記5) 前記第2の保護絶縁膜を形成する工程において、基板温度を200℃以上350℃以下にすることを特徴とする付記4に記載の半導体装置の製造方法。
【0332】
(付記6) 前記第2の保護絶縁膜を形成した後に、酸化性ガスを含む雰囲気中で前記第2の保護絶縁膜に対して第1のアニールを行う工程を更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0333】
(付記7) 前記第2の保護絶縁膜を形成する工程と前記第1のアニールを行う工程とを、工程間で前記半導体基板を大気に曝すことなしに、同一のチャンバ内で行うことを特徴とする付記6に記載の半導体装置の製造方法。
【0334】
(付記8) 前記酸化性ガスはオゾン又は酸素であることを特徴とする付記6に記載の半導体装置の製造方法。
【0335】
(付記9) 前記第1のアニールは、400℃以上700℃以下の基板温度で行われることを特徴とする付記6に記載の半導体装置の製造方法。
【0336】
(付記10) 前記第1のアニールの後、酸素含有雰囲気中で前記第2の保護絶縁膜に対して第2のアニールを行う工程を有することを特徴とする付記6に記載の半導体装置の製造方法。
【0337】
(付記11) 前記第2のアニールは、500℃以上600℃以下の基板温度で行われることを特徴とする付記10に記載の半導体装置の製造方法。
【0338】
(付記12) 前記第1の保護絶縁膜を形成する工程の後、前記第2の保護絶縁膜を形成する工程の前に、酸化性ガスを含む雰囲気中で前記第1の保護絶縁膜に対して第3のアニールを行う工程を更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0339】
(付記13) 前記第3のアニールは、500℃以上700℃以下の基板温度で行われることを特徴とする付記12に記載の半導体装置の製造方法。
【0340】
(付記14) 前記酸化性ガスは、オゾン、酸素、及び亜酸化窒素のいずれかであることを特徴とする付記12に記載の半導体装置の製造方法。
【0341】
(付記15) 前記第1の保護絶縁膜と前記第2の保護絶縁膜の少なくとも一方は、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかであることを特徴とする付記1に記載の半導体装置の製造方法。
【0342】
(付記16) 前記第1の保護絶縁膜を形成する前に、前記キャパシタ誘電体膜と前記上部電極とを覆う第3の保護絶縁膜を形成する工程を更に有し、
前記第1の保護絶縁膜を形成する工程において、前記第3の保護絶縁膜の上に前記第1の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0343】
(付記17) 前記第2の保護絶縁膜の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上面を平坦化する工程と、
前記平坦化の後、前記層間絶縁膜の上に第4の保護絶縁膜を形成する工程とを更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0344】
(付記18) 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、
前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、
前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、
前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さいことを特徴とする半導体装置。
【0345】
(付記19) 前記第1の保護絶縁膜はアモルファス状態であることを特徴とする付記18に記載の半導体装置。
【0346】
(付記20) 前記第2の保護絶縁膜はアモルファス状態であることを特徴とする付記18に記載の半導体装置。
【符号の説明】
【0347】
1…絶縁膜、2…下部電極、3…PZT膜、3a…PZT結晶粒、4…上部電極、5…アルミナ膜、6…層間絶縁膜、6a…ホール、7…導電性プラグ、10…シリコン基板、11…素子分離絶縁膜、12…pウェル、14…ゲート絶縁膜、15…ゲート電極、16a〜16…第1〜第3ソースドレインエクステンション、17…絶縁性サイドウォール、18a〜18c…第1〜第3ソースドレイン領域、19…高融点金属シリサイド層、21…カバー絶縁膜、22…第1の層間絶縁膜、23a〜23c…第1〜第3のコンタクトプラグ、25…酸化防止絶縁膜、26…第1の絶縁性密着膜、27…第2の絶縁性密着膜、31、64…第1の導電膜、31a、64a…下部電極、32、65…強誘電体膜、32a、65a…キャパシタ誘電体膜、33、66…第2の導電膜、33a、66a…上部電極、35…ハードマスク、36…第1のレジストパターン、38…第2のレジストパターン、40…第1の保護絶縁膜、42…第3のレジストパターン、43…第2の保護絶縁膜、44…第3の保護絶縁膜、47…第2の層間絶縁膜、47a〜47e…第1〜第5のホール、48…第4の保護絶縁膜、49…キャップ絶縁膜、50…第4のレジストパターン、50a、50b…第1及び第2の窓、52…第5のレジストパターン、52a…第3の窓、54a〜54e…第1〜第5の導電性プラグ、55…金属配線、59…絶縁性密着膜、59a…第1のホール、60…第1の導電性プラグ、61…下地導電膜、62…結晶性導電膜、63…導電性酸素バリア膜、71…第1のハードマスク膜、72…第2のハードマスク、75…第1の保護絶縁膜、76…第2の保護絶縁膜、77…第2の層間絶縁膜、77a…第2のホール、77b…第3のホール、78…第4の保護絶縁膜、79…キャップ絶縁膜、81…第2の導電性プラグ、82…第3の導電性プラグ、84…金属配線、Q…強誘電体キャパシタ、TR…MOSトランジスタ。
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
電源を切っても情報が消失しない不揮発性メモリとしては、フラッシュメモリの他にFeRAM(Ferroelectric Random Access Memory)のような強誘電体メモリが知られている。
【0003】
強誘電体メモリは、強誘電体膜をキャパシタ誘電体膜とするキャパシタを備えており、その強誘電体膜の分極の方向を「0」、「1」に対応させることで情報が記憶され、フラッシュメモリと比較して低消費電力で高速動作が可能という利点がある。
【0004】
強誘電体膜の材料としては、PZT(Lead Zirconium Titanate)等の酸化物強誘電体が使用されることが多い。
【0005】
ところが、酸化物強誘電体は、水や水素等の還元性物質によって容易に還元し、スイッチング電荷量等の強誘電体特性が著しく劣化してしまう。そのような還元性物質からキャパシタを保護するため、アルミナ膜等の保護膜によりキャパシタを覆い、還元性物質がキャパシタに進入するのを防止する構造が提案されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−183843号公報
【特許文献2】特開2005−327847号公報
【特許文献3】特開2008−84880号公報
【特許文献4】特開2009−105084号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
半導体装置とその製造方法において、キャパシタ誘電体膜の劣化を防止することを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程とを有する半導体装置の製造方法が提供される。
【0009】
また、その開示の他の観点によれば、半導体基板の上方に形成された絶縁膜と、前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さい半導体装置が提供される。
【発明の効果】
【0010】
以下の開示によれば、スパッタ法で第1の保護絶縁膜を形成するので、ALD法で第1の保護絶縁膜を形成する場合と比較して、第1の保護絶縁膜の材料がキャパシタ誘電体膜の粒界に入り難くなる。その結果、キャパシタ誘電体膜の組成変動を抑制でき、キャパシタ誘電体膜の劣化が防止される。
【0011】
しかも、第1の保護絶縁膜の上にカバレッジが良好なALD法で第2の保護絶縁膜を形成するので、キャパシタの側方で薄くなりがちな第1の保護絶縁膜の膜厚を第2の保護絶縁膜で補うことができる。これにより、キャパシタの側方からキャパシタ誘電体膜に還元性物質が侵入するのを第1の保護絶縁膜と第2の保護絶縁膜とで防止でき、還元性物質によってキャパシタ誘電体膜が劣化するのを抑制できる。
【図面の簡単な説明】
【0012】
【図1】図1は、調査で使用したサンプルの断面図である。
【図2】図2(a)、(b)は、PZT膜の断面TEM像を基にして描いた図である。
【図3】図3(a)〜(c)は、第1実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図4】図4(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図5】図5(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図6】図6(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図7】図7(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図8】図8(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図9】図9(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図10】図10(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図11】図11(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その9)である。
【図12】図12は、第1実施形態に係る半導体装置の製造途中の断面図(その10)である。
【図13】図13は、サンプルの作製方法について示す模式図(その1)である。
【図14】図14は、サンプルの作製方法について示す模式図(その2)である。
【図15】図15(a)はQtv特性の調査結果を示す図(その1)であり、図15(b)はインプリント特性の調査結果を示す図(その1)である。
【図16】図16(a)は疲労特性の調査結果を示す図(その1)であり、図16(b)は疲労損失の調査結果を示す図(その1)である。
【図17】図17(a)はQtv特性の調査結果を示す図(その2)であり、図17(b)はインプリント特性の調査結果を示す図(その2)である。
【図18】図18(a)は疲労特性の調査結果を示す図(その2)であり、図18(b)は疲労損失の調査結果を示す図(その2)である。
【図19】図19(a)はQtv特性の調査結果を示す図(その3)であり、図19(b)はインプリント特性の調査結果を示す図(その3)である。
【図20】図20(a)は疲労特性の調査結果を示す図(その3)であり、図20(b)は疲労損失の調査結果を示す図(その3)である。
【図21】図21(a)〜(c)は、第2実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図22】図22(a)〜(c)は、第2実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図23】図23(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図24】図24(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図25】図25(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図26】図26(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図27】図27(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図28】図28(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図29】図29(a)、(b)は、第2実施形態に係る半導体装置の製造途中の断面図(その9)である。
【発明を実施するための形態】
【0013】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
【0014】
水素等の還元性物質から強誘電体キャパシタを保護する保護膜としてアルミナ膜を形成することがある。アルミナ膜は、水素の透過を阻止する能力に優れているが、その成膜時に強誘電体キャパシタが受ける影響については調査の余地がある。
【0015】
本願発明者は、アルミナ膜が強誘電体キャパシタに与える影響を調べるため、以下のような調査を行った。
【0016】
図1は、調査で使用したサンプルの断面図である。
【0017】
このサンプルは、酸化シリコン膜等の絶縁膜1の上に、下部電極2、PZT膜3、及び上部電極4を積層してなる強誘電体キャパシタQを有する。
【0018】
そのキャパシタQの上には、外部雰囲気中の水素等の還元性物質がPZT膜3に侵入するのを阻止するためのアルミナ膜5が形成される。
【0019】
アルミナ膜5の方法としては種々の成膜方法がある。この調査では、キャパシタQの側面でのカバレッジが良好なALD法(原子層堆積法)によりアモルファス状態のアルミナ膜5を形成する。ALD法によれば、スパッタ法と比較してキャパシタQの側面にアルミナ膜5を厚く形成できるので、当該側面をアルミナ膜5で良好に保護できると期待される。
【0020】
また、アルミナ膜5の上にはホール6aを備えた酸化シリコン膜等の層間絶縁膜6が形成される。ホール6a内にはタングステンを含む導電性プラグ7が形成され、その導電性プラグ7により上部電極5が外部に電気的に引き出される。
【0021】
このようなサンプルでは、上記のようにアルミナ膜5の成膜方法としてALD法を用いる。ALD法は、スパッタ法と比較してカバレッジに優れたアルミナ膜5を形成できるので、デバイスの微細化が進んでも強誘電体キャパシタQの側面に十分に厚いアルミナ膜5を形成でき、アルミナ膜5による還元性物質の阻止能力を維持することができる。
【0022】
また、そのアルミナ膜5はアモルファス状態であるため、膜中にアルミナの明確な結晶粒界が存在しない。よって、外部雰囲気中の水素等の還元性物質がアルミナの結晶粒界に沿ってアルミナ膜5に侵入する危険性が少なく、還元性物質の阻止能力に優れたアルミナ膜5を得ることができる。
【0023】
ところで、このようなサンプルでは、ALD法により形成されたアルミナ膜5がPZT膜3の側面3xに直接接触する。
【0024】
本願発明者は、側面3xの近傍におけるPZT膜3の構造を調べるべく、図1の点線円AにおけるPZT膜3をTEMで観察した。
【0025】
その結果を図2(a)に示す。図2(a)は、上記の点線円Aにおける断面TEM(Transmission Electron Microscope)像を基にして描いた図である。また、図2(b)は図2(a)の拡大図である。
【0026】
なお、この例では、ALD法によりアルミナ膜5を2nmの厚さに形成した後、キャパシタに対してアニールを行っている。
【0027】
図2(a)に示されるように、PZT膜3の膜中には多数のPZT結晶粒3aが存在する。そして、側面3xにおいては、PZT結晶粒3aの粒界に沿ってアルミナ膜5がPZT膜3に侵入している。
【0028】
これは、ALD法で使用する成膜ガスがPZT結晶粒3aの粒界に侵入したためと考えら得る。特に、ALD法は、アルミナの単原子層を積層してアルミナ膜5を形成する手法であるため、隣接するPZT結晶粒3aの僅かな隙間にアルミナ原子が入り込みやすい性質がある。そのような性質は、アルミナ原子よりもはるかに大きなアルミナ粒塊を堆積してアルミナ膜を形成するスパッタ法では見られないものであって、ALD法に特有のものであると考えられる。
【0029】
しかしながら、このようにPZT膜3にアルミナが侵入した部分では、他の部分と比較してPZTの組成が変動し、スイッチング電荷量等の強誘電体特性が劣化するおそれがある。その結果、強誘電体キャパシタQの電気的特性が劣化し、ひいては強誘電体キャパシタQを備えた半導体装置の信頼性が低下するおそれがある。
【0030】
本願発明者は、このような知見に鑑み、以下のような実施形態に想到した。
【0031】
(第1実施形態)
図3〜図12は、本実施形態に係る半導体装置の製造途中の断面図である。
【0032】
この半導体装置は、プレーナ型のFeRAMであって、以下のようにして製造される。
【0033】
最初に、図3(a)に示す断面構造を得るまでの工程について説明する。
【0034】
まず、n型又はp型のシリコン(半導体)基板10表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜11とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜11を形成してもよい。
【0035】
次いで、シリコン基板10の活性領域にp型不純物を導入してpウェル12を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜14となる熱酸化膜を形成する。
【0036】
続いて、シリコン基板10の上側全面に多結晶シリコン膜を約200nmの厚さに形成し、それをフォトリソグラフィによりパターニングしてゲート電極15を形成する。
【0037】
pウェル12上には2つのゲート電極15が間隔をおいてほぼ平行に配置され、それらのゲート電極15はワード線の一部を構成する。
【0038】
なお、ゲート電極15の材料は多結晶シリコン膜に限定されない。多結晶シリコン膜に代えて、厚さが約50nmのアモルファスシリコン膜と厚さが約150nmのタングステンシリサイド膜をこの順に形成してもよい。
【0039】
次いで、ゲート電極15をマスクにするイオン注入により、各ゲート電極15の横のシリコン基板10にリン等のn型不純物を導入し、第1〜第3ソースドレインエクステンション16a〜16cを形成する。
【0040】
その後に、シリコン基板10の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極15の横に絶縁性サイドウォール17として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
【0041】
続いて、絶縁性サイドウォール17とゲート電極15をマスクにしながら、シリコン基板10に砒素等のn型不純物を再度イオン注入することにより、ゲート電極15の側方のシリコン基板10に第1〜第3ソースドレイン領域18a〜18cを形成する。
【0042】
ここまでの工程により、シリコン基板10の活性領域には、ゲート絶縁膜14、ゲート電極15、及び第1〜第3ソースドレイン領域18a〜18c等を備えたMOSトランジスタTRが形成されたことになる。
【0043】
次に、シリコン基板10の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板10上に高融点金属シリサイド層19を形成する。その高融点金属シリサイド層19はゲート電極15の表層部分にも形成され、それによりゲート電極15が低抵抗化されることになる。
【0044】
その後、素子分離絶縁膜11の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
【0045】
続いて、シリコン基板10の上側全面に、カバー絶縁膜21として酸窒化シリコン膜を約200nmの厚さに形成する。
【0046】
次いで、このカバー絶縁膜21の上にTEOSガスを使用するプラズマCVD法により第1の層間絶縁膜22として酸化シリコン膜を約1000nmに形成した後、第1の層間絶縁膜22の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化して平坦化する。このように研磨した後の第1の層間絶縁膜22の厚さは、シリコン基板10の平坦面上で約785nmとなる。
【0047】
次に、フォトリソグラフィにより第1層間絶縁膜21をパターニングして第1〜第3ソースドレイン領域18a〜18cのそれぞれの上にコンタクトホールを形成し、そのコンタクトホール内に第1〜第3のコンタクトプラグ23a〜23cを形成する。
【0048】
第1〜第3のコンタクトプラグ23a〜23cの形成方法は特に限定されない。本実施形態では、コンタクトホールの内面と第1の層間絶縁膜22の上面にスパッタ法により厚さ約30nmのチタン膜と厚さ約20nmの窒化チタン膜とをこの順にグルー膜として形成する。そして、六フッ化タングステンガスを使用するCVD法により、上記のグルー膜の上にタングステン膜を形成し、そのタングステン膜でコンタクトホールを完全に埋め込む。その後に、第1の層間絶縁膜22上の余分なタングステン膜とグルー膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール中に第1〜第3のコンタクトプラグ23a〜23cとして残す。
【0049】
これら第1〜第3コンタクトプラグ23a〜23cは、その下の第1〜第3のソースドレイン領域18a〜18cと電気的に接続されることになる。
【0050】
ところで、第1〜第3のコンタクトプラグ23a〜23cの材料には上記のようにタングステンが含まれるが、タングステンは非常に酸化され易く、プロセス中で酸化されるとコンタクト不良を引き起こす。
【0051】
そこで、次の工程では、図3(b)に示すように、上記の第1〜第3のコンタクトプラグ23a〜23cを酸化雰囲気から保護するための酸化防止絶縁膜25として、プラズマCVD法により酸窒化シリコン膜を形成する。その酸窒化シリコン膜は第1の層間絶縁膜22と各プラグ23a〜23cの上に形成され、その厚さは約100nmである。
【0052】
更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約130nmに形成し、それを第1の絶縁性密着膜26とする。
【0053】
なお、酸化シリコン膜に代えて窒化シリコン膜を第1の絶縁性密着膜26として形成してもよい。
【0054】
その後、第1の絶縁性密着膜26に対して脱ガスを行うため、基板温度を650℃、処理時間を30分とする条件で、窒素雰囲気中において第1の絶縁性密着膜26をアニールする。
【0055】
そして、このアニールを終了した後、第1の絶縁性密着膜26の上に第2の絶縁性密着膜27としてスパッタ法によりアルミナ膜を約20nmの厚さに形成する。
【0056】
次に、図3(c)に示す断面構造を得るまでの工程について説明する。
【0057】
まず、スパッタ法によりプラチナ膜等の貴金属膜を50nm〜150nmの厚さに形成し、それを第1の導電膜31とする。
【0058】
第1の導電膜31の成膜条件は特に限定されない。本実施形態では、基板温度を350℃に保持しながら成膜雰囲気中にスパッタガスとしてアルゴンガスを導入し、約1Paの圧力下で投入電力を0.3kWとして第1の導電膜31を形成する。
【0059】
なお、プラチナ膜に代えて、イリジウム膜、ルテニウム膜、酸化イリジウム(IrO2)膜、酸化ルテニウム(RuO2)膜、酸化プラチナ膜(PtOx)膜、SrRuO3膜、及びLaSrCoO3膜のいずれかの単層膜、或いはこれらの積層膜を形成してもよい。
【0060】
次いで、第1の導電膜31の上に強誘電体膜32としてPZT膜を形成する。そのPZT膜は下層と上層とに分けて形成され、下層についてはスパッタ法で約30nm〜150nm、例えば70nmの厚さに形成した後、酸素含有雰囲気中でアニールを行ってPZTを結晶化させる。そのようなアニールは結晶化アニールとも呼ばれ、本実施形態では基板温度を約620℃、処理時間を約90秒としてこの結晶化アニールを行う。その後、スパッタ法でPZT膜の上層を5nm〜20nmの厚さに形成する。
【0061】
なお、強誘電体膜32の成膜方法としては、スパッタ法の他に、MOCVD(Metal Organic CVD)法、ゾル・ゲル法、MOD(Metal-Organic Decomposition)法、CSD(Chemical Solution deposition)、CVD法、エピタキシャル成長法もある。
【0062】
更に、強誘電体膜32の材料は上記のPZTに限定されず、SrBi2Ta2O9、SrBi2(Ta, Nb)2O9等のBi層状構造化合物や、PZTにランタンをドープしたPLZTもある。更に、PZTにカルシウム、ストロンチウム、及びランタンをドープしたCSPLZTを強誘電体膜32の材料として使用してもよい。
【0063】
その後に、強誘電体膜32の上に、スパッタ法により酸化イリジウム(IrO2)膜を厚さ90nm〜250nmに形成し、それを第2の導電膜33とする。なお、第2導電膜33は貴金属膜又は酸化貴金属膜であればよく、上記の酸化イリジウム膜に代えて、イリジウム膜やプラチナ膜等の貴金属膜を第2の導電膜33として形成してもよい。
【0064】
更に、第2の導電膜33として二層構造の酸化イリジウム膜を形成してもよい。この場合、一層目の酸化イリジウムの化学式がIrOxで二層目の酸化イリジウムの化学式がIrOyのとき、y>xとするのが好ましい。このように二層目の酸化イリジウムの酸素の組成比yを一層目における組成比xよりも大きくすると、二層目の酸化イリジウム膜の水素拡散防止能力が増大し、強誘電体膜32が水素によって還元されるのを防止できる。
【0065】
なお、一層目の酸化イリジウム膜の膜厚は例えば20nm〜50nmであり、二層目の酸化イリジウム膜の膜厚は例えば70nm〜200nmである。
【0066】
また、二層目の酸化イリジウム膜を形成する前に、一層目の酸化イリジウム膜に対して酸素含有雰囲気中でRTA(Rapid Thermal Anneal)を行ってもよい。そのRTAにより強誘電体膜32の結晶性が向上する。更に、強誘電体膜32と第2の導電膜33との界面が平坦化され、後述の強誘電体キャパシタの電気的特性も向上する。
【0067】
そのRTAの条件は、例えば、基板温度が700℃〜750℃、処理時間が約120秒である。また、RTAの雰囲気は、流量が1500sccm〜3000sccmのアルゴンガスと、流量が10sccm〜100sccmの酸素ガスとの混合ガスである。
【0068】
次に、図4(a)に示すように、第2の導電膜33の上にハードマスク35としてスパッタ法で窒化チタン膜を約34nmの厚さに形成する。
【0069】
ハードマスク35は、レジストよりもエッチレートが低い膜であれば特に限定されない。例えば、窒化チタン膜に代えて、TiON膜、TiOx膜、TaOx膜、TaON膜、TiAlOx膜、TaAlOx膜、TiAlON膜、TaAlON膜、TiSiON膜、TaSiON膜、TiSiOx膜、TaSiOx膜、AlOx膜、ZrOx膜等をハードマスク35として形成してもよい。
【0070】
更に、このハードマスク35の上にフォトレジストを塗布し、それを露光、現像してキャパシタ上部電極形状の第1のレジストパターン36を形成する。
【0071】
そして、図4(b)に示すように、第1のレジストパターン36をマスクにしてハードマスク35をドライエッチングすることにより、ハードマスク35をキャパシタ上部電極形状にパターニングする。
【0072】
そのドライエッチングは、不図示のICP(Inductively Coupled Plasma)エッチングチャンバ内で行われ、そのチャンバ内にはエッチングガスとして塩素ガスとアルゴンガスの混合ガスが供給される。
【0073】
次に、図5(a)に示すように、上記のICPエッチングチャンバを引き続き用いて、ハードマスク35と第1のレジストパターン36とをマスクにしながら第2の導電膜33をドライエッチングすることにより上部電極33aを形成する。
【0074】
そのドライエッチングのエッチングガスとしては、ハードマスク35をエッチングしたときと同様に、塩素ガスとアルゴンガスとの混合ガスが使用される。
【0075】
この後に、第1のレジストパターン36をアッシングして除去する。
【0076】
なお、ハードマスク35は、ドライエッチングにより除去する。
【0077】
続いて、図5(b)に示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像して、キャパシタ誘電体膜形状の第2のレジストパターン38を形成する。
【0078】
更に、その第2のレジストパターン38をマスクにして強誘電体膜32をドライエッチングすることにより、残された強誘電体膜32をキャパシタ誘電体膜32aとする。
【0079】
その後に、第2のレジストパターン38をアッシングにより除去する。
【0080】
なお、第2のレジストパターン38を除去した後に、ここまでの工程でキャパシタ誘電体膜32aが受けたダメージを回復させるために、酸素含有雰囲気中でキャパシタ誘電体膜32aに対してアニールを行ってもよい。そのようなアニールは、回復アニールとも呼ばれる。
【0081】
本実施形態では、基板温度を600℃〜700℃とする条件でこの回復アニールを約40分間行う。
【0082】
次に、図6(a)に示すように、水素等の還元性雰囲気からキャパシタ誘電体膜54を保護するための第1の保護絶縁膜40として、RFマグネトロンスパッタ法でアルミナ膜20nm〜50nmの厚さに形成する。
【0083】
第1の保護絶縁膜40の成膜条件は特に限定されない。例えば、スパッタガスとしてアルゴンの単一ガスを使用し、成膜圧力を約1.0Pa、成膜時間を40秒〜100秒、投入電力を2.0kWとして第1の保護絶縁膜40を形成し得る。また、スパッタターゲットとしては、直径が約300mmのアルミナセラミックターゲットを使用する。
【0084】
そのスパッタ法では、アルミナターゲットから飛散したアルミナ粒塊がキャパシタ誘電体膜32aの側面32xに堆積することでアルミナ膜が形成される。アルミナ粒塊は、ALD法の成膜ガスと比較して隙間に入り込み難いので、本実施形態ではキャパシタ誘電体膜32aのPZT結晶粒の粒界にアルミナ膜が形成されず、側面32x付近のPZTの組成比がアルミナによって変動するのを抑制することができる。
【0085】
また、アルミナ膜が結晶化していると、アルミナの結晶粒界に沿って外部の水素等がキャパシタ誘電体膜32aに侵入するおそれがあるので、第1の保護絶縁膜40としてはアモルファス状態のアルミナ膜を形成するのが好ましい。
【0086】
アルミナ膜の結晶性は成膜温度によりコントロールできる。例えば、350℃以上の基板温度でアルミナ膜を形成すると、成膜の時点でアルミナ膜が結晶化してしまう。これに対し、基板温度を20℃〜50℃程度の低温にすると、アモルファス状態のアルミナ膜を形成することができ、第1の保護絶縁膜40の還元性物質の阻止能力を高めることができる。
【0087】
更に、上記のようにスパッタガスとしてアルゴンの単一ガスを使用することで、酸素とアルゴンとの混合ガスをスパッタガスとして使用する場合と比較して、第1の保護絶縁膜40の成膜速度を速めることができるという利点も得られる。
【0088】
なお、第1の保護絶縁膜40はアルミナ膜に限定されない。第1の保護絶縁膜40としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0089】
次いで、図6(b)に示すように、キャパシタ誘電体膜32aに対して酸素含有雰囲気中で回復アニールを行い、上記の第1の保護絶縁膜40の形成時にキャパシタ誘電体膜32aが受けたダメージを回復させる。
【0090】
その回復アニールは、例えば、基板温度を400℃〜600℃、処理時間を30分〜120分とする条件で行われる。
【0091】
次に、図7(a)に示すように、第1の保護絶縁膜40の上にフォトレジストを塗布し、それを露光、現像することにより、キャパシタ下部電極形状の第3のレジストパターン42を形成する。
【0092】
そして、この第3のレジストパターン42をマスクにして第1の保護絶縁膜40と第1の導電膜31をドライエッチングし、残された第1の導電膜31を下部電極31aとする。また、第1の保護絶縁膜40は、キャパシタ誘電体膜32aと上部電極33aとを覆うように残される。
【0093】
このとき、第1の保護絶縁膜40は、第1の導電膜31に対するハードマスクとして機能する。そのため、エッチング中に第3のレジストパターン42の側面が後退しても、第1の保護絶縁膜40がマスクとなって第1の導電膜31がエッチングされ、第3のレジストパターン42の後退が原因で下部電極31aの形状が崩れるのを抑制できる。
【0094】
なお、このように第1の保護絶縁膜40をハードマスクとして機能させるために、第1の保護絶縁膜40は10nm以上の厚さに形成するのが好ましい。
【0095】
また、このエッチングでは、下部電極31aで覆われていない部分の第2の絶縁性密着膜27も除去される。
【0096】
この後に、第3のレジストパターン42をアッシングして除去する。
【0097】
ここまでの工程により、シリコン基板1の上方に下部電極31a、キャパシタ誘電体膜32a、及び上部電極33aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
【0098】
続いて、図7(b)に示すように、第1の保護絶縁膜40に対してアニールを行い、第1の保護絶縁膜40に付着している水分や第3のレジストパターン42の残渣等の不純物を蒸散させる。
【0099】
このように水分を蒸散させることで、本工程以降に行われるアニールの際に第1保護絶縁膜40から発生する水分量を低減でき、その水分が原因でキャパシタ誘電体膜32aが還元されるのを防止できる。
【0100】
また、このアニールにより、次の工程でキャパシタQの上に形成されるアルミナ膜の剥がれを防止できるという利点も得られる。
【0101】
このアニールの条件は特に限定されないが、本実施形態では基板温度を200℃〜400℃、処理時間を30分〜120分とする条件でこのアニールを行う。また、キャパシタ誘電体膜32aの酸素欠損を補う目的をこのアニールに兼ねさせるため、アニール雰囲気は酸素含有雰囲気とするのが好ましい。そのような雰囲気としては、例えば、酸素のみの雰囲気、アルゴンと酸素との混合雰囲気、及び窒素と酸素との混合雰囲気がある。
【0102】
ところで、上記の第1の保護絶縁膜40は、下部電極31aを形成する工程(図7(a))において第3のレジストパターン42の側面が後退すると、キャパシタ誘電体膜32aの側面32xにおいてエッチング雰囲気に曝されることになる。こうなると、側面32x上における第1の保護絶縁膜40が膜減りし、側面32xにおける第1の保護絶縁膜40の還元性物質の阻止能力が低下するおそれがある。
【0103】
そこで、次の工程では、図8(a)に示すように、シリコン基板1の上側全面に第2の保護絶縁膜43としてアルミナ膜を再び形成することで、キャパシタ誘電体膜32aの側面32xが還元性物質に曝される危険性を低減する。
【0104】
第2の保護絶縁膜43の成膜方法は特に限定されない。但し、上記した第3のレジストパターン42の後退が原因で側面32xにおいて第1の保護絶縁膜40が残存していない場合がある。この場合にALD法で第2の保護絶縁膜43を形成すると、図2(a)、(b)に示したように、第2の保護絶縁膜43中のアルミナがキャパシタ誘電体膜32aのPZT結晶粒界に侵入し、キャパシタ誘電体膜32aの強誘電体特性が変動するおそれがある。
【0105】
そのため、ALD法は、第2の保護絶縁膜43の成膜方法としては避けた方がよい。本実施形態では、PZT結晶粒界にアルミナが侵入する危険性が少ないRFマグネトロンスパッタ法により、第2の保護絶縁膜43を10nm〜30nm程度の厚さに形成する。
【0106】
そのスパッタ法の成膜条件は、アルゴンの単一ガスをスパッタガスで使用する場合、投入電力が2.0kW、成膜圧力が1.0Paである。この条件で約40秒間成膜を行うと、約20nmの厚さに第2の保護絶縁膜43を形成することができる。
【0107】
更に、既述のように、基板温度を350℃以下の低温にすることで第2の保護絶縁膜43をアモルファス状態にすることができ、第2の保護絶縁膜43のアルミナ結晶粒界に沿って外部雰囲気の還元性物質がキャパシタQに侵入するのを抑制できる。
【0108】
特に、20℃〜50℃程度の低温の基板温度で第2の保護絶縁膜43を形成すると、第2の保護絶縁膜43の結晶状態を確実にアモルファス状態にすることができる。
【0109】
また、このような低温とすることで、スパッタチャンバ内においてアルミナ粒塊が集合してパーティクルになる危険性が少なくなるという利点が得られることも明らかとなった。
【0110】
なお、キャパシタ誘電体膜32aのPZT結晶粒界へのアルミナの侵入を防止できる成膜方法としては、上記のスパッタ法以外にCVD法もある。
【0111】
CVD法では、スパッタ法と比較して緻密なアルミナ膜を形成できるので、1nm〜3nm程度の薄い厚さに第2の保護絶縁膜43を形成しても、第2の保護絶縁膜43による還元性物質の阻止能力を維持することができる。
【0112】
また、第2の保護絶縁膜43はアルミナ膜に限定されない。第2の保護絶縁膜43としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0113】
ここで、上記のようにスパッタ法で第2の保護絶縁膜43を成膜すると、第2の保護絶縁膜43の成膜時にキャパシタ誘電体膜32aがダメージを受ける可能性がある。
【0114】
そこで、次の工程では、図8(b)に示すように、酸化性ガスの雰囲気中でキャパシタ誘電体膜32aに対して回復アニールを行うことで、キャパシタ誘電体膜32aのダメージを回復させる。
【0115】
その回復アニールの条件は特に限定されない。例えば、酸化性ガスとして酸素を用いて、基板温度を500℃〜700℃とし、処理時間を30分〜120分としてこの回復アニールを行う。
【0116】
基板温度の下限を500℃としたのは、これより低い温度だとキャパシタ誘電体膜32aのダメージを十分に回復できない可能性があるからである。
【0117】
また、基板温度の上限を700℃としたのは、これより高い温度だとアモルファス状態の第2の保護絶縁膜43が結晶化してしまい、第2の保護絶縁膜43中の結晶粒界に沿って還元性物質がキャパシタ誘電体膜32aに到達する危険性が高くなるからである。その他に、第2の保護絶縁膜43が結晶化すると、その結晶粒界に沿ってキャパシタ誘電体膜32a中の鉛等の材料が外部に抜けてしまうという不都合も生じる。
【0118】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0119】
更に、このように回復アニールを行うと、第2の保護絶縁膜43の表面に吸着していた大気中の水分等の不純物を蒸散させることができるという利点も得られる。
【0120】
なお、このアニールで使用される酸化性ガスとしては、酸素の他に、オゾンと亜酸化窒素もある。
【0121】
次いで、図9(a)に示すように、第2の保護絶縁膜43の上にALD法により第3の保護絶縁膜44としてアモルファス状態のアルミナ膜を形成する。
【0122】
ALD法で形成された第3の保護絶縁膜44はカバレッジが良好となる。そのため、キャパシタQの側面において十分な厚さの第3の保護絶縁膜44を形成することができ、キャパシタQの側面で不足しがちな第2の保護絶縁膜43の膜厚を補うことが可能となる。
【0123】
また、ALD法とスパッタ法とでは、形成されるアルミナ膜の密度が異なり、スパッタ法で形成した方が密度が小さくなる。
【0124】
例えば、スパッタ法で形成したアルミナ膜の密度の平均値は3.18g/cm3であり、ALDで形成したアルミナ膜の密度の平均値は3.22g/cm3である。
【0125】
そのため、スパッタ法で形成された第2の保護絶縁膜43におけるアルミナの密度は、ALD法で形成された第3の保護絶縁膜44におけるアルミナの密度よりも小さくなる。
【0126】
ALD法による成膜条件は特に限定されない。本実施形態では、不図示のチャンバ内にTMA(トリメチルアルミニウム)を供給する堆積ステップと、チャンバ内に酸素とオゾンとを供給する酸化ステップとを交互に切り替え、これを210サイクル程度繰り返して第3の保護絶縁膜44を形成する。なお、堆積ステップと酸化ステップの間では真空パージを行う。
【0127】
上記の堆積ステップは、基板温度300℃、ガス圧力40Pa、TMAのガス流量100sccm、堆積時間5秒の条件で行う。TMAは、40℃に加熱して気化してチャンバ内に供給する。
【0128】
また、酸化ステップは、基板温度300℃、ガス圧力133Pa、酸化時間15秒の条件で行う。なお、酸素とオゾンとを合わせたガス流量は10slm、オゾン濃度は200g/Nm3とする。また、オゾンのみをチャンバ内に供給して酸化ステップを行ってもよい。
【0129】
このような条件を採用し、本実施形態では第3の保護絶縁膜44を10nm〜100nmの厚さに形成する。膜厚の下限を10nmとしたのは、これよりも薄いと還元性物質の阻止能力が低下するからである。また、膜厚の上限を100nmとしたのは、これよりも厚いと後で第3の保護絶縁膜44にホールを形成するのが困難になるからである。
【0130】
また、上記では堆積ステップと酸化ステップの各々の基板温度を300℃としたが、200℃〜350℃の基板温度でこれらのステップを行ってもよい。
【0131】
基板温度の下限を200℃としたのは、これよりも低い温度だとアルミナ膜の緻密性が低下し、第3の保護絶縁膜44が有する還元性物質の阻止能力が低下するためである。また、基板温度の上限を350℃としたのは、これよりも高い温度だとアルミナ膜が結晶化してしまい、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜32aに侵入するおそれがあるからである。
【0132】
更に、第3の保護絶縁膜44はアルミナ膜に限定されない。第3の保護絶縁膜44としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0133】
次に、図9(b)に示すように、上記の第3の保護絶縁膜44を形成したのと同じチャンバを引き続き用いて、シリコン基板10を大気に曝すことなしに、第3の保護絶縁膜44に対して酸化性ガスを含む雰囲気中でアニールを行う。
【0134】
このアニールにより、第3の保護絶縁膜44として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第3の保護絶縁膜44が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。
【0135】
更に、ALD法で形成された第3の保護絶縁膜44に残存するOH基がこのアニールによって蒸散し、そのOH基に由来する水分によってキャパシタ誘電体膜32aが劣化するのを抑制することも可能となる。
【0136】
また、上記のように第3の保護絶縁膜44を形成してから大気にシリコン基板10を曝さずにこのアニールを行うことで、第3の保護絶縁膜44に大気中の水分が吸着する機会が無くなり、その水分が原因のキャパシタ誘電体膜32aの劣化を防止できる。
【0137】
アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合ガスを酸化性ガスとして使用し、このアニールを行う。なお、酸素とオゾンのいずれか一方のみのを酸化性ガスとして使用してもよい。
【0138】
そして、酸素とオゾンとを合わせた流量を10slm、オゾン濃度を200g/Nm3とする。また、昇温速度は10℃/分程度とし、基板温度は400℃〜700℃とする。
【0139】
ここで、基板温度の下限を400℃としたのは、これよりも低い温度だと第3の保護絶縁膜44の緻密化の効果が低減するからである。また、基板温度の上限を700℃としたのは、これよりも高温にすると各保護絶縁膜43、44中のアルミナが結晶化し、その結晶粒界に沿って外部から還元性物質が侵入する危険性が高まるからである。
【0140】
次いで、図10(a)に示すように、第3の保護絶縁膜44中の不純物を蒸散させてその緻密性を更に向上させるために、酸素含有雰囲気中でアニールを行う。そのアニールは、例えば、基板温度を500℃〜600℃、処理時間を30分〜90分として行われる。
【0141】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0142】
次に、図10(b)に示す断面構造を得るまでの工程について説明する。
【0143】
まず、TEOSガスを反応ガスとするプラズマCVD法により、第3の保護絶縁膜44の上に第2の層間絶縁膜47として酸化シリコン膜を厚さ約1400nmに形成する。その第2の層間絶縁膜47の上面には、キャパシタQの形状を反映した凹凸が形成される。そこで、この凹凸を無くすために、第2の層間絶縁膜47の上面をCMP法により研磨して平坦化する。
【0144】
更に、基板温度を350℃、処理時間を2分間とする条件で、N2Oプラズマ雰囲気において第2の層間絶縁膜47に対してアニールを行うことにより、第2の層間絶縁膜47を脱水すると共に、第2の層間絶縁膜47の表面を窒化して水分の際吸着を防止する。
【0145】
なお、N2Oプラズマに代えて、N2プラズマ雰囲気中においてこのアニールを行ってもよい。
【0146】
そして、後の工程で発生する水素や水分からキャパシタQを保護するための第4の保護絶縁膜48として、第2の層間絶縁膜47の上にスパッタ法又はCVD法でアルミナ膜を20nm〜50nmの厚さに形成する。
【0147】
更に、この第4の保護絶縁膜48の上に、TEOSガスを使用するプラズマCVD法で酸化シリコン膜を厚さ約300nmに形成し、その酸化シリコン膜をキャップ絶縁膜49とする。
【0148】
次に、キャップ絶縁膜49の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第1及び第2の窓50a、50bを備えた第4のレジストパターン50を形成する。
【0149】
そして、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとして用いながら、窓50a、50bを通じて各膜40、43、44、47〜49をドライエッチングする。これにより、上部電極33aの上に第1のホール47aが形成されると共に、下部電極31aのコンタクト領域上に第2のホール47bが形成される。
【0150】
このエッチングを終了後、第4のレジストパターン50は除去される。
【0151】
次に、図11(a)に示すように、キャップ絶縁膜49の上にフォトレジストを塗布し、それを露光、現像して、第1〜第3のコンタクトプラグ23a〜23cのそれぞれの上にホール形状の第3の窓52aを備えた第5のレジストパターン52を形成する。なお、第1及び第2のホール47a、47bは、この第5のレジストパターン52により覆われる。
【0152】
そして、第3の窓52aを通じて各膜25、26、43、44、47〜49をドライエッチングすることにより、各コンタクトプラグ23a〜23cの上に第3〜第5のホール47c〜47eを形成する。
【0153】
このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとするプラズマエッチング装置で行われ、酸化防止絶縁膜25がこのエッチングにおけるストッパ膜となり、酸化防止絶縁膜25上でエッチングは停止する。
【0154】
そして、酸化防止絶縁膜25に対するエッチングガスとしては、CHF3、Ar、及びO2の混合ガスを使用する。
【0155】
この後に、第5のレジストパターン52は除去される。
【0156】
次に、図11(b)に示す断面構造を得るまでの工程について説明する。
【0157】
まず、第1〜第5のホール47a〜47eの内面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気に各ホール47a〜47eの内面を曝し、その内面をスパッタエッチングする。
【0158】
次いで、第1〜第5のホール47a〜47eの内面とキャップ絶縁膜49の上面とに、スパッタ法によりグルー膜として窒化チタン膜を50nm〜150nmの厚さに形成する。
【0159】
そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第1〜第5のホール47a〜47eを完全に埋め込む。
【0160】
その後に、キャップ絶縁膜49の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール47a〜47eの中にのみ残す。第1及び第2のホール47a、47b内に残されたこれらの膜は、それぞれ上部電極33aと下部電極31aに電気的に接続される第1及び第2の導電性プラグ54a、54bとされる。また、第3〜第5のホール47c〜47e内に残されたこれらの膜は、第1〜第3コンタクトプラグ23a〜23cと電気的に接続される第3〜第5の導電性プラグ54c〜54eとされる。
【0161】
次に、図12に示すように、各導電性プラグ54a〜54eとキャップ絶縁膜49の各々の上面にスパッタ法で金属積層膜を形成した後、その金属積層膜をパターニングして金属配線55を形成する。
【0162】
その金属積層膜は、下から順に、厚さ50nmのTiN膜、厚さ550nmの銅含有アルミニウム膜、厚さ5nmのTi膜、厚さ50nmのTi膜である。
【0163】
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。
【0164】
上記した本実施形態によれば、図8(a)に示したように、キャパシタ誘電体膜32aの粒界にアルミナが侵入し難いスパッタ法で第2の保護絶縁膜43を形成するので、キャパシタ誘電体膜32aの組成が変動するのを抑制できる。
【0165】
更に、スパッタ法では薄くなりがちなキャパシタ誘電体膜32aの側面32xでの第2の保護絶縁膜43の膜厚を補うために、図9(a)のように第2の保護絶縁膜43の上にALD法により第3の保護絶縁膜44を形成する。これにより、キャパシタ誘電体膜32aの側方から外部雰囲気中の水素等の還元性物質が侵入するのを防止でき、還元性物質が原因でキャパシタ誘電体膜32aの強誘電体特性が劣化するのを抑制できる。
【0166】
本願発明者は、各保護絶縁膜43、44をこのように形成することでキャパシタQの電気的特性がどの程度改善されるかについて以下のような調査を行った。
【0167】
図13及び図14は、そのサンプルの作製方法について示す模式図である。
【0168】
図13及び図14に示すように、その調査では、比較例、本実施形態(1)〜(5)、及び参考例(1)、(2)に係るサンプルを作製した。
【0169】
各サンプルにおける膜厚、アニール温度、及びアニール時間は、図13及び図14に示される通りである。
【0170】
このうち、比較例においては、本実施形態と異なり、第3の保護絶縁膜44を形成しなかった。
【0171】
また、本実施形態(1)〜(3)は、第2の保護絶縁膜43の厚さを除いて全て同じ条件で作製した。第2の保護絶縁膜43の厚さは、本実施形態(1)が最も薄い10nmであり、本実施形態(2)が15nm、本実施形態(3)が20nmである。
【0172】
なお、これら本実施形態(1)〜(3)に対しては、図10(a)に示したアニールを行っていない。
【0173】
一方、図14の本実施形態(4)、(5)に対しては図10(a)のアニールを行った。そのアニール温度は本実施形態(4)、(5)で異なり、本実施形態(4)では550℃、本実施形態(5)では650℃とした。
【0174】
そして、参考例(1)、(2)では、スパッタ法で第2の保護絶縁膜43を形成する本実施形態と異なり、ALD法で第2の保護絶縁膜43を形成した。
【0175】
なお、各々のサンプルにおいては、キャパシタ誘電体膜32aを下層と上層の二層構造とし、一層目は厚さ90nmのPZT膜、二層目は厚さ15nmのPZT膜とした。
【0176】
これらのサンプルにおけるセル領域は1.0μm×1.4μmの矩形状であり、そのセル領域内に1786個のキャパシタを形成した。
【0177】
評価項目は、(A)キャパシタのQtv特性、(B)キャパシタのインプリント特性、(C)キャパシタの疲労特性、及び(D)キャパシタの疲労損失である。
【0178】
(A)Qtv特性
Qtv特性とは、キャパシタへの印加電圧とスイッチング電荷量(Qsw)との関係をいう。
【0179】
図15(a)にその結果を示す。
【0180】
図15(a)に示されるように、本実施形態(1)〜(3)のいずれにおいても比較例と同じ程度のQtv特性が得られる。
【0181】
(B)インプリント特性
インプリントとは、キャパシタに書き込んだ情報が固定化され、キャパシタ誘電体膜の分極方向が反転し難くなる現象のことである。このような現象は、キャパシタ誘電体膜に情報を書き込んでそれを長期間放置した場合に発生する。
【0182】
そして、そのようなインプリントが進行すると、キャパシタ誘電体膜のヒステリシスループが横軸(電圧軸)方向にシフトし、強誘電体キャパシタに新たな情報を書き込み難くなってしまう。
【0183】
インプリント特性を示す指標にQ3 Rateがある。Q3 Rateは、単位時間当たりに消失する分極反転電荷量の百分率であって、その絶対値が小さいほど耐インプリント特性に優れていることが知られている。
【0184】
Q3 Rateは、二つのキャパシタにおける分極の向きが常に互いに反対になるように、当該二つのキャパシタに情報を書き込んで測定される。書き込み電圧は1.8Vであり、書き込み時の基板温度は90℃である。また、キャパシタの劣化を加速させるために、情報を書き込んだ後に各キャパシタを150℃でベークする。その後、ベーク時間が168時間、334時間、504時間、及び1008時間の各時点でキャパシタの分極量を測定する。そして、これらの測定値に基づき、単位時間あたりの分極反転電荷量の低減率を求め、Q3 Rateを算出した。
【0185】
Q3 Rateの評価結果を図15(b)に示す。
【0186】
図15(b)に示すように、本実施形態(1)〜(3)のQ3 Rateは、いずれもその絶対値が比較例のそれよりも小さく、比較例よりもインプリント特性が改善されることが明らかとなった。
【0187】
また、本実施形態(1)〜(3)の各々についてQ3 Rateを比較すると、本実施形態(1)、本実施形態(2)、本実施形態(3)の順にQ3 Rateが改善されている。これは、これらの順に第2の保護絶縁膜43の膜厚が厚くなるため、その膜厚が厚いほど第2の保護絶縁膜43による還元性物質の阻止能力が向上するためと考えられる。
【0188】
特に、スパッタ法で形成される第2の保護絶縁膜43の膜厚を20nmと厚くした本実施形態(3)では、比較例と比べて約2.1%もQ3 Rateが改善される。
【0189】
(C)疲労特性
キャパシタQの疲労特性は、キャパシタQに印加する電圧の向きを繰り返し反転させ、電圧を印加する前と比較してスイッチング電荷量がどの程度減少するかで把握することができる。
【0190】
その調査結果を図16(a)に示す。
【0191】
この調査では、キャパシタQの温度を90℃に維持しながら、実使用下での使用電圧よりも高い5Vの電圧をキャパシタQに印加した。そして、その電圧の向きを複数回反転させ、キャパシタQに1.8Vの電圧を印加したときに現れるスイッチング電荷量を測定した。なお、電圧の反転回数のことを本例ではストレスサイクルと称することにする。
【0192】
図16(a)に示すように、本実施形態(1)〜(3)のいずれにおいても、比較例と比較してスイッチング電荷量の減少が抑えられている。
【0193】
(D)キャパシタの疲労損失
疲労損失(Fatigue Loss)は、キャパシタQを加熱しながら、キャパシタQに印加する電圧の向きを繰り返し反転させてキャパシタに加速試験を行うことで測定される。そして、その試験中におけるスイッチング電荷量Qswの最大値を「最大のQsw」としたとき、疲労損失は次の式で計算される。
【0194】
疲労損失=100×{((最大のQsw)−(加速後のQsw))/(最大のQsw)}
疲労損失の測定結果を図16(b)に示す。この例では、キャパシタに印加する電圧を5Vにし、その電圧を反転させる回数を1×1010回とした。
【0195】
図16(b)に示されるように、比較例と比べて本実施形態(1)〜(3)の疲労損失は少なく、キャパシタQの電気的特性が改善されているのが分かる。
【0196】
特に、本実施形態(1)〜(3)の中で、スパッタ法で形成される第2の絶縁膜43の膜厚が最も厚い本実施形態(3)では、比較例と比べて疲労損失が約5%も改善されている。
【0197】
上記では、第2の保護絶縁膜43の厚さを変えた本実施形態(1)〜(3)に対する調査結果について説明した。
【0198】
以下に、図10(a)のアニール温度を変えた本実施形態(4)、(5)に対する調査結果について説明する。なお、以下では、比較のために、上記した本実施形態(3)と比較例の調査結果についても併記する。
【0199】
(A)Qtv特性
図17(a)にQtv特性の測定結果を示す。
【0200】
図17(a)に示されるように、本実施形態(4)、(5)のいずれにおいても、比較例や本実施形態(3)と同じ程度のQtv特性が得られる。
【0201】
(B)インプリント特性
図17(b)にQ3 Rateの測定結果を示す。
【0202】
図17(b)に示すように、本実施形態(5)のQ3 Rateは、比較例や本実施形態(3)、(4)と比べて悪化している。
【0203】
これは、本実施形態(5)のように図10(a)のアニールを650℃の高温で行うと、第3の保護絶縁膜44に吸着していた大気中の水分等の不純物によってキャパシタ誘電体膜32aが蒸し焼きになって劣化するためと考えられる。
【0204】
これとは対照的に、図10(a)のアニールを550℃で行った本実施形態(4)では、本実施形態(3)におけるよりも更にQ3 Rateが改善されている。
【0205】
これらの結果から、図10(a)のアニール時の基板温度はキャパシタのQ3 Rateに影響を与え、Q3 Rateの改善を図るには上記の基板温度を650℃以下の温度、例えば500℃〜600℃の温度で行うのが好適であることが明らかになった。
【0206】
(C)キャパシタの疲労特性
疲労特性の調査結果を図18(a)に示す。
【0207】
図18(a)に示すように、本実施形態(4)、(5)のいずれにおいても、比較例や本実施形態(3)と同程度のスイッチング電荷量を維持できている。
【0208】
(D)キャパシタの疲労損失
キャパシタの疲労損失の調査結果を図18(b)に示す。
【0209】
図18(b)に示されるように、本実施形態(5)の疲労損失は、比較例や本実施形態(3)、(4)と比べて悪化している。
【0210】
これは、インプリント特性の場合と同様に、本実施形態(5)のように図10(a)のアニールを650℃の高温で行うと、第3の保護絶縁膜44に吸着していた大気中の水分等の不純物によってキャパシタ誘電体膜32aが蒸し焼きになるためと考えられる。
【0211】
一方、図10(a)のアニールを550℃の低温で行った本実施形態(4)では、本実施形態(3)と同程度に疲労損失が抑えられている。
【0212】
これらの結果から、図10(a)のアニール時の基板温度はキャパシタの疲労損失にも影響を与え、疲労損失の改善を図るには上記の基板温度を650℃以下の温度、例えば500℃〜600℃の温度で行うのが好適であることが明らかになった。
【0213】
上記では、スパッタ法により第2の保護絶縁膜43を形成した本実施形態(1)〜(5)に対する調査結果について説明した。
【0214】
以下に、ALDにより第2の保護絶縁膜43を形成した参考例(1)、(2)に対する調査結果について説明する。なお、以下では、比較のために、上記した本実施形態(3)と比較例の調査結果についても併記する。
【0215】
(A)Qtv特性
図19(a)にQtv特性の測定結果を示す。
【0216】
図19(a)に示されるように、参考例(1)、(2)のいずれにおいても、比較例や本実施形態(3)と同じ程度のQtv特性が得られる。
【0217】
(B)インプリント特性
図19(b)にQ3 Rateの測定結果を示す。
【0218】
図19(b)に示すように、参考例(1)、(2)のQ3 Rateは、いずれも本実施形態(3)のそれよりも悪化している。
【0219】
これは、既述のように、ALD法で第2の保護絶縁膜43を形成すると、キャパシタQの側面において第2の保護絶縁膜43中のアルミナがキャパシタ誘電体膜32aに侵入し、キャパシタ誘電体膜32aの組成が変動したためと考えられる。
【0220】
(C)キャパシタの疲労特性
疲労特性の調査結果を図20(a)に示す。
【0221】
図20(a)に示すように、参考例(1)、(2)のスイッチング電荷量は、本実施形態(3)や比較例のそれと比べて低下してしまっている。
【0222】
これは、上記で説明したように、ALD法により第2の保護絶縁膜43を形成したことでキャパシタ誘電体膜32aの組成が変動したためと考えられる。
【0223】
(D)キャパシタの疲労損失
疲労損失の調査結果を図20(b)に示す。
【0224】
図20(b)に示すように、参考例(1)、(2)の疲労損失は、本実施形態(3)や比較例と比べて悪化している。この原因も、上記と同様に、ALD法で第2の保護絶縁膜43を形成したことに伴い、キャパシタ誘電体膜32a中にアルミナが侵入してキャパシタ誘電体膜32aの組成が変動したことにあると考えられる。
【0225】
以上のように、第2の保護絶縁膜43の成膜方法としてALDを用いる参考例(1)、(2)では、スパッタ法で第2の保護絶縁膜43を形成する本実施形態(3)と比較して、インプリント特性、疲労特性、及び疲労損失のいずれも劣る。この結果から、これらの電気的特性の改善を図るには、スパッタ法で第2の保護絶縁膜43を形成するのが好適であることが明らかとなった。
【0226】
(第2実施形態)
第1実施形態ではプレーナ型のFeRAMについて説明した。これに対し、本実施形態では、下部電極の直下に導電性プラグが形成されるスタック型のFeRAMについて説明する。スタック型のFeRAMは、プレーナ型と比較してキャパシタの占有面積が少なく、高集積化に有利である。
【0227】
図21〜図29は、本実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において第1実施形態と同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【0228】
この半導体装置は以下のようにして製造される。
【0229】
まず、図21(a)に示すように、第1実施形態の図3(a)の工程に従い、MOSトランジスタTRやコンタクトプラグ23a〜23cを形成する。
【0230】
次に、図21(b)に示すように、コンタクトプラグ23a〜23cを酸化雰囲気から保護するための酸化防止絶縁膜25として、第1の層間絶縁膜22と各プラグ23a〜23cの上にプラズマCVD法により酸窒化シリコン膜を約130nmの厚さに形成する。
【0231】
更に、この酸化防止絶縁膜25の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約300nmに形成し、それを絶縁性密着膜59とする。
【0232】
その後に、酸化防止絶縁膜25と絶縁性密着膜59のそれぞれをパターニングし、第1のコンタクトプラグ23aと第3のコンタクトプラグ23cの各々の上に第1のホール59aを形成する。
【0233】
次いで、図21(c)に示すように、第1のホール59a内に第1のコンタクトプラグ23aと第2のコンタクトプラグ23cに接続された第1の導電性プラグ60を形成する。
【0234】
第1の導電性プラグ60の形成方法は特に限定されない。
【0235】
本実施形態では、絶縁性密着膜59の上面と第1のホール59aの内面にチタン膜と窒化チタン膜とタングステン膜とをこの順に形成し、これらをCMP法により研磨して第1のホール59a内にのみ第1の導電性プラグ60として残す。
【0236】
なお、そのチタン膜の膜厚は約30nmであり、窒化チタン膜の膜厚は20nmである。
【0237】
また、このCMPでは、研磨対象であるチタン膜、窒化チタン膜、及びタングステン膜の研磨速度が下地の絶縁性密着膜59の研磨速度よりも速くなるようなスラリ、例えばCabot Microelectronics Corporation製のSSW2000を使用する。
【0238】
そして、絶縁性密着膜59の上に研磨残を残さないために、このCMPの研磨量はチタン膜、窒化チタン膜、及びタングステン膜の合計膜厚よりも厚く設定され、このCMPはオーバー研磨となる。
【0239】
その結果、第1の導電性プラグ60の上面の高さが絶縁性密着膜59のそれよりも低くなり、第1の導電性プラグ60の周囲の絶縁性密着膜59にリセスが形成されることがある。そのリセスの深さは20nm〜50nmである。
【0240】
次に、図22(a)に示すように、絶縁性密着膜59と第1の導電性プラグ60のそれぞれの上に下地導電膜61としてスパッタ法によりチタン膜を厚さ100nm〜300nm、例えば100nmに形成する。
【0241】
なお、下地導電膜61を形成する前に、絶縁性密着膜59に対してNH3プラズマ処理を行ってもよい。そのようなNH3プラズマ処理により絶縁性密着膜59の表面の酸素原子にNH基が結合し、下地導電膜61のチタンが酸素原子に捕獲され難くなる。そのため、チタンが絶縁性密着膜59の表面を自在に移動でき、(002)方向に自己組織化されたチタンを含む下地導電膜61が得られる。
【0242】
この後に、窒素雰囲気中で下地導電膜61に対してアニールをし、下地導電膜61のチタンを窒化する。このように窒化により得られた窒化チタンは、後述のPZTを(111)方向に揃えるのに好適な(111)配向となる。
【0243】
続いて、図22(b)に示すように、CMP法により下地導電膜61の上面を研磨して平坦化する。このCMPで使用されるスラリは特に限定されないが、本実施形態ではCabot Microelectronics Corporation製のSSW2000を使用する。
【0244】
このように下地導電膜61の上面を平坦化することで、下地導電膜61の上方に後で形成される強誘電体膜の結晶性を向上させることができる。
【0245】
なお、研磨後の下地導電膜61の厚さは、50nm〜100nm、例えば50nmとなる。
【0246】
また、研磨を行った後に、下地導電膜61に対してNH3プラズマ処理を行うことにより、研磨時に発生した下地導電膜61の結晶の歪を解消し、その下地導電膜61の上に後で形成される下部電極の結晶性の劣化を防止してもよい。
【0247】
続いて、図22(c)に示すように、下地導電膜61の上に結晶性導電膜62としてスパッタ法によりチタン膜を厚さ約20nmに形成する。更に、窒素雰囲気中で基板温度を650℃、処理時間を60秒とするRTAを結晶性導電膜62に対して行い、結晶性導電膜62を窒化する。
【0248】
これにより、(111)方向に配向した窒化チタンを含む結晶性導電膜62が得られる。
【0249】
結晶性導電膜62は、自身の配向の作用によってその上に後で形成される膜の配向を高める機能の他に、密着膜としての機能も有する。
【0250】
更に、この結晶性導電膜62の上に、導電性酸素バリア膜63としてスパッタ法で窒化チタンアルミニウム(TiAlN)膜を厚さ約100nmに形成する。
【0251】
次に、図23に示す断面構造を得るまでの工程について説明する。
【0252】
まず、導電性酸素バリア膜63の上に、第1の導電膜64として、スパッタ法で厚さ約100nmのイリジウム膜と厚さ約25nmの酸化イリジウム膜を形成する。
【0253】
そして、この第1の導電膜64の上に強誘電体膜65としてMOCVD法によりPZT膜を厚さ30nm〜150nm、例えば90nmに形成する。
【0254】
そのMOCVD法は次のようにして行われる。
【0255】
まず、Pb(DPM)2(化学式Pb(C11H19O2)2))、Zr(dmhd)4(化学式Zr(C9H15O2)4)、及びTi(O−iOr)2(DPM)2(化学式Ti(C3H7O)2(C11H19O2)2)のそれぞれをTHF(Tetra Hydro Furan: C4H8O)溶媒中にいずれも0.3mol/lの濃度で溶解し、Pb、Zr、及びTiの各液体原料を作成する。次いで、これらの液体原料をMOCVD装置の気化器にそれぞれ0.326ml/分、0.200ml/分、および0.200ml/分の流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得る。なお、上記の気化器には、各液体原料と共に、流量が0.474ml/分のTHF溶媒も供給される。
【0256】
更に、上記の原料ガスをチャンバに供給しながら、チャンバ内の圧力を665Paにし、基板温度を620℃に維持する。そして、このような状態を所定時間維持することにより、上記したPZT膜が90nmの厚さに形成される。
【0257】
MOCVD法により形成された強誘電体膜65は、成膜の時点で結晶化しているので、結晶化アニールは不要である。
【0258】
なお、強誘電体膜65の成膜方法はMOCVD法に限定されず、スパッタ法で強誘電体膜65を形成してもよい。その場合、強誘電体膜65は成膜の時点では結晶化していないので、その成膜の後に結晶化アニールを行うことになる。
【0259】
更に、MOCVD法で形成されたPZT膜とその上にスパッタ法で形成されたPZT膜との二層構造の強誘電体膜65としてもよい。
【0260】
その後、強誘電体膜65の上に、第2の導電膜66としてスパッタ法により酸化イリジウム膜とイリジウム膜とをこの順に形成する。
【0261】
第2の導電膜66の膜厚は特に限定されない。本実施形態では、酸化イリジウム膜を下層と上層とに分けて形成し、下層の膜厚を20nm〜50nmとし、上層の膜厚を75nm〜200nmとする。また、イリジウム膜の膜厚については50nm程度とする。
【0262】
なお、上記の酸化イリジウム膜に代えて、プラチナ、ルテニウム、ロジウム、レニウム、オスミウム、及びパラジウムのいずれかの酸化膜を形成してもよい。また、イリジウム膜に代えて、プラチナ膜やSrRuO3膜を形成してもよい。
【0263】
この後に、強誘電体膜65を形成したときにシリコン基板30の裏面に付着したPZTを洗浄して除去する。
【0264】
続いて、図23(b)に示すように、第2の導電膜66の上にスパッタ法で窒化チタン膜を形成し、その窒化チタン膜を第1のハードマスク膜71とする。
【0265】
第1のハードマスク71は窒化チタン膜に限定されない。窒化チタンアルミニウム膜、窒化タンタルアルミニウム膜、窒化タンタル膜のいずれかの単層膜或いはこれらの積層膜を第1のハードマスク71として形成してもよい。
【0266】
そして、TEOSガスを使用するプラズマCVD法により、第1のハードマスク71の上に第2のハードマスク72として酸化シリコン膜を形成する。
【0267】
その後、図24(a)に示すように、第1及び第2のハードマスク71、72をパターニングし、これらのマスクの平面形状を島状とする。
【0268】
次いで、図24(b)に示すように、HBr、O2、Ar、及びC4F8の混合ガスをエッチングガスとするプラズマエッチングにより、第1及び第2のハードマスク71、72で覆われていない部分の各膜64〜66をドライエッチングする。
【0269】
これにより、第1の導電膜64と第2の導電膜66がそれぞれ下部電極64a及び上部電極66aとなり、強誘電体膜65がキャパシタ誘電体膜65aとなる。
【0270】
ここまでの工程により、シリコン基板10のセル領域に、下部電極64a、キャパシタ誘電体膜65a、及び上部電極66aを備えた強誘電体キャパシタQが形成されたことになる。
【0271】
次いで、図25(a)に示す断面構造を得るまでの工程について説明する。
【0272】
まず、ドライエッチング又はウエットエッチングにより第2のハードマスク72を除去する。
【0273】
そして、CF4ガスとO2ガスとの混合ガスをエッチングガスとして使用し、キャパシタQで覆われていない部分の下地導電膜61、結晶性導電膜62、及び導電性酸素バリア膜63をドライエッチングして除去する。
【0274】
なお、このドライエッチングにより、キャパシタQの上に残存していた第1のハードマスク71も除去される。
【0275】
次に、図25(b)に示すように、キャパシタQと絶縁性密着膜59のそれぞれの上にRFマグネトロンスパッタ法でアモルファス状態のアルミナ膜を10nm〜30nm以下の厚さ、例えば20nmに形成し、そのアルミナ膜を第1の保護絶縁膜75とする。
【0276】
そのアルミナ膜の成膜条件は特に限定されない。本実施形態では、スパッタガスとしてアルゴンガスを用い、投入電力を2.0kW、成膜圧力を1.0Paとする。この条件で約40秒間成膜を行うと、約20nmの厚さに第2の保護絶縁膜43を形成することができる。
【0277】
また、このようにスパッタガスとしてアルゴンの単一ガスを使用すると、アルゴンガスと酸素ガスとの混合ガスを使用する場合と比較して、アルミナ膜の成長速度を速めることができるという利点が得られる。
【0278】
なお、アルミナ膜の成膜温度が350℃を越えるとアルミナ膜が柱状に結晶化するおそれがある。
【0279】
このように結晶化すると、後の工程でキャパシタ誘電体膜65aに対して回復アニール等の熱処理を行う際、キャパシタ誘電体膜65aに含まれる鉛等の材料が結晶粒界に沿って外部に逃げ、キャパシタ誘電体膜65aの強誘電体特性が低下する。
【0280】
また、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜65aに侵入し、キャパシタ誘電体膜65aが還元して劣化するおそれもある。
【0281】
そのため、このスパッタ法における基板温度を20℃〜50℃程度の低温、例えば室温にすることで、結晶化していないアモルファス状態の緻密なアルミナ膜を形成するのが好ましい。更に、このように低温でアルミナ膜を形成すると、高温で成膜する場合のようにスパッタチャンバ内にパーティクルが発生するのを抑制できるという効果も得られる。
【0282】
しかも、第1実施形態で説明したように、このようにスパッタ法でアルミナ膜を形成することで、ALD法でアルミナ膜を形成する場合と比較して、キャパシタ誘電体膜65aにアルミナが侵入し難くなる。これにより、キャパシタ誘電体膜65aの組成変動が抑制され、キャパシタ誘電体膜65aのスイッチング電荷量等の強誘電体特性の劣化を防止できる。
【0283】
なお、スパッタ法に代えてCVD法で第1の保護絶縁膜75を形成してもよい。その場合、第1の保護絶縁膜75の膜厚は1nm〜3nm、例えば2nmとするのが好ましい。
【0284】
第1の保護絶縁膜75はアルミナ膜に限定されない。第1の保護絶縁膜75としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0285】
続いて、図26(a)に示すように、第1の保護絶縁膜75の成膜時にキャパシタ誘電体膜65aが受けたダメージを回復させるため、酸化性ガスの雰囲気中においてキャパシタ誘電体膜65aに対して回復アニールを行う。
【0286】
本実施形態では、酸化性ガスとして酸素を用い、基板温度を500℃〜700℃、例えば600℃とする。また、アニール時間は30分〜120分、例えば60分とする。
【0287】
なお、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0288】
また、このアニールで使用される酸化性ガスとしては、酸素の他に、オゾンと亜酸化窒素もある。
【0289】
次に、図26(b)に示すように、第1の保護絶縁膜75の上に第2の保護絶縁膜76としてALD法によりアルミナ膜を形成する。
【0290】
ALD法で形成された第2の保護絶縁膜76はカバレッジが良好となる。そのため、キャパシタQの側方において十分な厚さの第2の保護絶縁膜76を形成することができ、キャパシタQの側面で不足しがちな第1の保護絶縁膜75の膜厚を補うことが可能となる。
【0291】
また、第1実施形態で説明したように、スパッタ法で形成された第1の保護絶縁膜75におけるアルミナの密度は、ALD法で形成された第2の保護絶縁膜76におけるアルミナの密度よりも小さくなる。
【0292】
ALD法による成膜条件は特に限定されない。本実施形態では、不図示のチャンバ内にTMAを供給する堆積ステップと、チャンバ内に酸素とオゾンとを供給する酸化ステップとを、各ステップ間で真空パージを行いつつ交互に切り替え、これを210サイクル程度繰り返して第2の保護絶縁膜76を形成する。
【0293】
上記の堆積ステップは、基板温度300℃、ガス圧力40Pa、TMAのガス流量100sccm、堆積時間5秒の条件で行う。TMAは、40℃に加熱して気化してチャンバ内に供給する。
【0294】
また、酸化ステップは、基板温度300℃、ガス圧力133Pa、酸化時間15秒の条件で行う。なお、酸素とオゾンとを合わせたガス流量は10slm、オゾン濃度は200g/Nm3とする。
【0295】
このような条件を採用し、本実施形態では第2の保護絶縁膜76を10nm〜100nmの厚さに形成する。膜厚の下限を10nmとしたのは、これよりも薄いと還元性物質の阻止能力が低下するからである。また、膜厚の上限を100nmとしたのは、後で第2の保護絶縁膜76にホールを形成するのが困難になるからである。
【0296】
また、上記では堆積ステップと酸化ステップの各々の基板温度を300℃としたが、200℃〜350℃の基板温度でこれらのステップを行ってもよい。
【0297】
基板温度の下限を200℃としたのは、これよりも低い温度だとアルミナ膜の緻密性が低下し、第2の保護絶縁膜76が有する還元性物質の阻止能力が低下するためである。また、基板温度の上限を350℃としたのは、これよりも高い温度だとアルミナ膜が結晶化してしまい、その結晶粒界に沿って外部雰囲気中の水素等の還元性物質がキャパシタ誘電体膜65aに侵入するおそれがあるからである。
【0298】
更に、第2の保護絶縁膜76はアルミナ膜に限定されない。第2の保護絶縁膜76としては、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかを形成し得る。
【0299】
次に、図27(a)に示すように、上記の第2の保護絶縁膜76を形成したのと同じチャンバを引き続き用いて、シリコン基板10を大気に曝すことなしに、第2の保護絶縁膜76に対して酸化性ガスを含む雰囲気中でアニールを行う。
【0300】
このアニールにより、第2の保護絶縁膜76として形成されたアルミナ膜の酸素欠損が補われる。その結果、アルミナ膜の組成が化学量論的組成であるAl2O3に近づいて第2の保護絶縁膜76が緻密になると共に、酸素欠損に伴うアルミナ膜の不安定さが解消される。
【0301】
更に、ALD法で形成された第2の保護絶縁膜76に残存するOH基がこのアニールによって蒸散し、そのOH基に由来する水分によってキャパシタ誘電体膜65aが劣化するのを抑制することも可能となる。
【0302】
また、上記のように第2の保護絶縁膜76を形成してから大気にシリコン基板10を曝さずにこのアニールを行うことで、第2の保護絶縁膜76に大気中の水分が吸着する機会が無くなり、その水分が原因のキャパシタ誘電体膜65aの劣化を防止できる。
【0303】
アニール条件は特に限定されないが、本実施形態では酸素とオゾンとの混合雰囲気中でこのアニールを行う。そして、酸素とオゾンとを合わせた流量を10slm、オゾン濃度を200g/Nm3とする。また、昇温速度は10℃/分程度とし、基板温度は400℃〜700℃とする。
【0304】
ここで、基板温度の下限を400℃としたのは、これよりも低い温度だと第3の保護絶縁膜44の緻密化の効果が低減するからである。また、基板温度の上限を700℃としたのは、これよりも高温にすると各保護絶縁膜75、76中のアルミナが結晶化し、その結晶粒界に沿って外部から還元性物質が侵入する危険性が高まるからである。
【0305】
また、第1実施形態で説明したように、酸素とオゾンのいずれか一方のみを酸化性ガスとして使用してもよい。
【0306】
次いで、図27(b)に示すように、第2の保護絶縁膜76中の不純物を蒸散させてその緻密性を更に向上させるために、酸素含有雰囲気中でアニールを行う。そのアニールは、例えば、基板温度を500℃〜600℃、処理時間を30分〜90分として行われる。
【0307】
また、アニール雰囲気中の酸素濃度は、例えば1%〜100%程度である。
【0308】
第1実施形態において図17、図18を参照して説明したように、このアニールを600℃以下の温度で行うことで、アニールが原因で強誘電体キャパシタのインプリント特性や疲労損失が劣化するのを防止できる。
【0309】
次に、図28(a)に示す断面構造を得るまでの工程について説明する。
【0310】
まず、第2の保護絶縁膜76の上にプラズマCVD法により酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2の層間絶縁膜77とする。そのプラズマCVD法では、例えば、TEOSガスと酸素ガスとヘリウムガスとの混合ガスが成膜ガスとして使用される。
【0311】
その後に、この第2の層間絶縁膜77の上面をCMP法により研磨して平坦化する。
【0312】
次いで、N2Oプラズマ又はN2プラズマの雰囲気において第2の層間絶縁膜77をアニールすることにより、第2の層間絶縁膜77を脱水すると共に、その上面を窒化して水分の再吸着を防止する。
【0313】
次に、水素等の還元性物質からキャパシタ誘電体膜65aを保護するために、第2の層間絶縁膜77の上にスパッタ法又はMOCVD法により第4の保護絶縁膜78としてアルミナ膜を厚さ約20〜100nmに形成する。
【0314】
更に、TEOSガスを使用するプラズマCVD法により、この第4の保護絶縁膜78の上に酸化シリコン膜を厚さ約800〜1000nmに形成し、この酸化シリコン膜をキャップ絶縁膜79とする。
【0315】
なお、酸化シリコン膜に代えて、酸窒化シリコン膜又は窒化シリコン膜をキャップ絶縁膜79として形成してもよい。
【0316】
次いで、図28(b)に示すように、各絶縁膜75〜79をパターニングし、上部電極66aの上方のこれらの絶縁膜に第2のホール77aを形成する。
【0317】
その第2のホール77aを形成した後、ここまでの工程でキャパシタ誘電体膜65aが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を約450℃として回復アニールを行う。
【0318】
そして、第2のコンタクトプラグ23bの上の各絶縁膜25、59、75〜79をパターニングし、これらの絶縁膜に第3のホール77bを形成した後、アニールにより第2の層間絶縁膜77等を脱水する。
【0319】
その後に、各ホール77a、77b内に第2の導電性プラグ81と第3の導電性プラグ82を形成する。
【0320】
各導電性プラグ81、82の形成にあたっては、各ホール77a、77bの内面とキャップ絶縁膜79の上面にスパッタ法で窒化チタン膜を形成した後、その窒化チタン膜の上にCVD法でタングステン膜を形成して各ホール77a、77bを完全に埋め込む。そして、キャップ絶縁膜79の上の余分な窒化チタン膜とタングステン膜をCMP法で除去し、これらの膜を各ホール77a、77b内に導電性プラグ81、82として残す。
【0321】
なお、導電性プラグ81、82の形成前に、アルゴンプラズマを用いるRFエッチングで各ホール77a、77bから露出している上部電極66aと第2のコンタクトプラグ23bの上面の自然酸化膜を除去してもよい。これにより、各導電性プラグ81、82のコンタクト不良を防止することができる。
【0322】
次に、図29に示すように、各導電性プラグ81、82とキャップ絶縁膜79のそれぞれの上にスパッタ法で金属積層膜を形成し、それをパターニングして金属配線84を形成する。
【0323】
その金属積層膜として、例えば、厚さ約50nmの窒化チタン膜、厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約50nmの窒化チタン膜をこの順に形成する。
【0324】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【0325】
上記した本実施形態によれば、図25(b)に示したように、キャパシタ誘電体膜65aの結晶粒界にアルミナが侵入し難いスパッタ法で第1の保護絶縁膜75を形成するので、キャパシタ誘電体膜65aの組成が変動するのを抑制できる。
【0326】
更に、スパッタ法では薄くなりがちなキャパシタ誘電体膜65aの側面での第1の保護絶縁膜75の膜厚を補うために、図26(b)のように第1の保護絶縁膜75の上にALD法により第2の保護絶縁膜76を形成する。これにより、キャパシタ誘電体膜65aの側方から外部雰囲気中の水素等の還元性物質が侵入するのを防止でき、還元性物質が原因でキャパシタ誘電体膜65aの強誘電体特性が劣化するのを抑制できる。
【0327】
(付記1) 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、
前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0328】
(付記2) 前記第1の保護絶縁膜を形成する工程において、アモルファス状態の第1の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0329】
(付記3) 前記第1の保護絶縁膜を形成する工程において、基板温度を20℃以上50℃以下にすることを特徴とする付記2に記載の半導体装置の製造方法。
【0330】
(付記4) 前記第2の保護絶縁膜を形成する工程において、アモルファス状態の第2の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0331】
(付記5) 前記第2の保護絶縁膜を形成する工程において、基板温度を200℃以上350℃以下にすることを特徴とする付記4に記載の半導体装置の製造方法。
【0332】
(付記6) 前記第2の保護絶縁膜を形成した後に、酸化性ガスを含む雰囲気中で前記第2の保護絶縁膜に対して第1のアニールを行う工程を更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0333】
(付記7) 前記第2の保護絶縁膜を形成する工程と前記第1のアニールを行う工程とを、工程間で前記半導体基板を大気に曝すことなしに、同一のチャンバ内で行うことを特徴とする付記6に記載の半導体装置の製造方法。
【0334】
(付記8) 前記酸化性ガスはオゾン又は酸素であることを特徴とする付記6に記載の半導体装置の製造方法。
【0335】
(付記9) 前記第1のアニールは、400℃以上700℃以下の基板温度で行われることを特徴とする付記6に記載の半導体装置の製造方法。
【0336】
(付記10) 前記第1のアニールの後、酸素含有雰囲気中で前記第2の保護絶縁膜に対して第2のアニールを行う工程を有することを特徴とする付記6に記載の半導体装置の製造方法。
【0337】
(付記11) 前記第2のアニールは、500℃以上600℃以下の基板温度で行われることを特徴とする付記10に記載の半導体装置の製造方法。
【0338】
(付記12) 前記第1の保護絶縁膜を形成する工程の後、前記第2の保護絶縁膜を形成する工程の前に、酸化性ガスを含む雰囲気中で前記第1の保護絶縁膜に対して第3のアニールを行う工程を更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0339】
(付記13) 前記第3のアニールは、500℃以上700℃以下の基板温度で行われることを特徴とする付記12に記載の半導体装置の製造方法。
【0340】
(付記14) 前記酸化性ガスは、オゾン、酸素、及び亜酸化窒素のいずれかであることを特徴とする付記12に記載の半導体装置の製造方法。
【0341】
(付記15) 前記第1の保護絶縁膜と前記第2の保護絶縁膜の少なくとも一方は、アルミナ膜、酸化チタン膜、酸化タンタル膜、酸化ジルコニウム膜、窒化アルミニウム膜、及び酸窒化アルミニウム膜のいずれかであることを特徴とする付記1に記載の半導体装置の製造方法。
【0342】
(付記16) 前記第1の保護絶縁膜を形成する前に、前記キャパシタ誘電体膜と前記上部電極とを覆う第3の保護絶縁膜を形成する工程を更に有し、
前記第1の保護絶縁膜を形成する工程において、前記第3の保護絶縁膜の上に前記第1の保護絶縁膜を形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0343】
(付記17) 前記第2の保護絶縁膜の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上面を平坦化する工程と、
前記平坦化の後、前記層間絶縁膜の上に第4の保護絶縁膜を形成する工程とを更に有することを特徴とする付記1に記載の半導体装置の製造方法。
【0344】
(付記18) 半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、
前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、
前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、
前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さいことを特徴とする半導体装置。
【0345】
(付記19) 前記第1の保護絶縁膜はアモルファス状態であることを特徴とする付記18に記載の半導体装置。
【0346】
(付記20) 前記第2の保護絶縁膜はアモルファス状態であることを特徴とする付記18に記載の半導体装置。
【符号の説明】
【0347】
1…絶縁膜、2…下部電極、3…PZT膜、3a…PZT結晶粒、4…上部電極、5…アルミナ膜、6…層間絶縁膜、6a…ホール、7…導電性プラグ、10…シリコン基板、11…素子分離絶縁膜、12…pウェル、14…ゲート絶縁膜、15…ゲート電極、16a〜16…第1〜第3ソースドレインエクステンション、17…絶縁性サイドウォール、18a〜18c…第1〜第3ソースドレイン領域、19…高融点金属シリサイド層、21…カバー絶縁膜、22…第1の層間絶縁膜、23a〜23c…第1〜第3のコンタクトプラグ、25…酸化防止絶縁膜、26…第1の絶縁性密着膜、27…第2の絶縁性密着膜、31、64…第1の導電膜、31a、64a…下部電極、32、65…強誘電体膜、32a、65a…キャパシタ誘電体膜、33、66…第2の導電膜、33a、66a…上部電極、35…ハードマスク、36…第1のレジストパターン、38…第2のレジストパターン、40…第1の保護絶縁膜、42…第3のレジストパターン、43…第2の保護絶縁膜、44…第3の保護絶縁膜、47…第2の層間絶縁膜、47a〜47e…第1〜第5のホール、48…第4の保護絶縁膜、49…キャップ絶縁膜、50…第4のレジストパターン、50a、50b…第1及び第2の窓、52…第5のレジストパターン、52a…第3の窓、54a〜54e…第1〜第5の導電性プラグ、55…金属配線、59…絶縁性密着膜、59a…第1のホール、60…第1の導電性プラグ、61…下地導電膜、62…結晶性導電膜、63…導電性酸素バリア膜、71…第1のハードマスク膜、72…第2のハードマスク、75…第1の保護絶縁膜、76…第2の保護絶縁膜、77…第2の層間絶縁膜、77a…第2のホール、77b…第3のホール、78…第4の保護絶縁膜、79…キャップ絶縁膜、81…第2の導電性プラグ、82…第3の導電性プラグ、84…金属配線、Q…強誘電体キャパシタ、TR…MOSトランジスタ。
【特許請求の範囲】
【請求項1】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、
前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第1の保護絶縁膜を形成する工程において、アモルファス状態の第1の保護絶縁膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第1の保護絶縁膜を形成する工程において、基板温度を20℃以上50℃以下にすることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第2の保護絶縁膜を形成する工程において、アモルファス状態の第2の保護絶縁膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第2の保護絶縁膜を形成した後に、酸化性ガスを含む雰囲気中で前記第2の保護絶縁膜に対して第1のアニールを行う工程を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記第2の保護絶縁膜を形成する工程と前記第1のアニールを行う工程とを、工程間で前記半導体基板を大気に曝すことなしに、同一のチャンバ内で行うことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第1のアニールの後、酸素含有雰囲気中で前記第2の保護絶縁膜に対して第2のアニールを行う工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項8】
前記第2のアニールは、500℃以上600℃以下の基板温度で行われることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第1の保護絶縁膜を形成する工程の後、前記第2の保護絶縁膜を形成する工程の前に、酸化性ガスを含む雰囲気中で前記第1の保護絶縁膜に対して第3のアニールを行う工程を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、
前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、
前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、
前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さいことを特徴とする半導体装置。
【請求項1】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタを形成する工程と、
前記キャパシタの側面と上面に、スパッタ法で第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜の上に、原子層堆積法により第2の保護絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第1の保護絶縁膜を形成する工程において、アモルファス状態の第1の保護絶縁膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第1の保護絶縁膜を形成する工程において、基板温度を20℃以上50℃以下にすることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第2の保護絶縁膜を形成する工程において、アモルファス状態の第2の保護絶縁膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第2の保護絶縁膜を形成した後に、酸化性ガスを含む雰囲気中で前記第2の保護絶縁膜に対して第1のアニールを行う工程を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記第2の保護絶縁膜を形成する工程と前記第1のアニールを行う工程とを、工程間で前記半導体基板を大気に曝すことなしに、同一のチャンバ内で行うことを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第1のアニールの後、酸素含有雰囲気中で前記第2の保護絶縁膜に対して第2のアニールを行う工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項8】
前記第2のアニールは、500℃以上600℃以下の基板温度で行われることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第1の保護絶縁膜を形成する工程の後、前記第2の保護絶縁膜を形成する工程の前に、酸化性ガスを含む雰囲気中で前記第1の保護絶縁膜に対して第3のアニールを行う工程を更に有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項10】
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され、下部電極、強誘電体材料を含むキャパシタ誘電体膜、及び上部電極を備えたキャパシタと、
前記キャパシタの側面と上面に形成されたアルミナからなる第1の保護絶縁膜と、
前記第1の保護絶縁膜の上に形成されたアルミナからなる第2の保護絶縁膜とを有し、
前記第1の保護絶縁膜における前記アルミナの密度は、前記第2の保護絶縁膜における前記アルミナの密度よりも小さいことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【公開番号】特開2012−38906(P2012−38906A)
【公開日】平成24年2月23日(2012.2.23)
【国際特許分類】
【出願番号】特願2010−177464(P2010−177464)
【出願日】平成22年8月6日(2010.8.6)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成24年2月23日(2012.2.23)
【国際特許分類】
【出願日】平成22年8月6日(2010.8.6)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]