半導体装置の製造方法
【課題】シリサイド層表面の酸化物形成を抑える。
【解決手段】半導体装置は、半導体基板上にシリサイド層を形成する工程（Ｓ１００）と、シリサイド層上に絶縁膜を形成する工程（Ｓ１０２およびＳ１０４）と、絶縁膜をドライエッチングにより選択的に除去して、シリサイド層に到達する開口部を形成し、シリサイド層表面を露出させる工程（Ｓ１０６〜Ｓ１１０）と、開口部内を酸性薬液で洗浄してシリサイド層表面を清浄化する工程（Ｓ１１２）と、シリサイド層表面を清浄化する工程の後に、開口部内で露出したシリサイド層表面をアルカリ薬液で洗浄する工程（Ｓ１１４）と、により製造される。
【解決手段】半導体装置は、半導体基板上にシリサイド層を形成する工程（Ｓ１００）と、シリサイド層上に絶縁膜を形成する工程（Ｓ１０２およびＳ１０４）と、絶縁膜をドライエッチングにより選択的に除去して、シリサイド層に到達する開口部を形成し、シリサイド層表面を露出させる工程（Ｓ１０６〜Ｓ１１０）と、開口部内を酸性薬液で洗浄してシリサイド層表面を清浄化する工程（Ｓ１１２）と、シリサイド層表面を清浄化する工程の後に、開口部内で露出したシリサイド層表面をアルカリ薬液で洗浄する工程（Ｓ１１４）と、により製造される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、デバイスの高集積化に伴いトランジスタ等の素子が微細化し、配線断面積が縮小しているため、ゲート電極上やソースドレイン上に形成されるシリサイドにはより低抵抗（層抵抗および接触抵抗）な材料が要求されている。たとえば、ゲート長が６０ｎｍ程度以下の世代ではＮｉＳｉが適用されている。
【０００３】
特許文献１（特開２０００−９１２９０号公報）には、シリサイドを含むゲート電極に達するコンタクトホールを開口する工程と、シリサイドを構成する金属と錯体を形成するキレート剤を添加したアンモニア−過酸化水素混合液（ＡＰＭ）を洗浄液として、ゲート電極の表面を洗浄する工程と、を含む半導体装置の製造方法が開示されている。洗浄液で洗浄した後、希フッ酸で洗浄する工程も開示されている。ＡＰＭにキレート剤を添加することにより、ウェハ表面のＣｏ付着量を大幅に抑制することができる、とされている。
【特許文献１】特開２０００−９１２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＮｉＳｉ層と接続するコンタクトは、以下の手順で形成される。まず、ＮｉＳｉ層を形成し、その上に絶縁膜を形成する。つづいて、当該絶縁膜を選択的に除去してＮｉＳｉ層に達するコンタクトホールを形成する。その後、コンタクトホール内に導電性材料を埋め込みコンタクトが形成される。
【０００５】
しかし、特許文献１に記載されたように、ＮｉＳｉ表面をＡＰＭで洗浄した後に、希フッ酸で洗浄すると、ＮｉＳｉ層表面が剥き出しになってしまう。ＮｉＳｉ層表面が剥き出しの状態では、ＮｉＳｉ層表面に酸化層が形成されるという問題があった。ＮｉＳｉ層表面に酸化層が形成されていると、ＮｉＳｉ層−コンタクト間の抵抗が上昇したり、場合によってはオープンになってしまうという問題がある。そのため、コンタクトホール内に導電性材料を埋め込む前に、ＮｉＳｉ層表面の酸化物を除去しておく必要がある。
【課題を解決するための手段】
【０００６】
本発明によれば、
半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄する工程と、
を含む半導体装置の製造方法が提供される。
【０００７】
アルカリ薬液は、ＡＰＭ等のアンモニアを含む水溶液、またはコリンを含む水溶液とすることができる。酸性薬液は、フッ酸または臭酸とすることができる。ここで、清浄化するとは、ドライエッチングで生じた堆積物を除去することである。また、絶縁膜は、シリサイド層上に形成されたＳｉＮ膜等のエッチング阻止膜と、その上に形成されたＳｉＯ２膜等の絶縁膜との積層構造とすることができる。
【０００８】
本発明の半導体装置の製造方法によれば、シリサイド層上に形成された絶縁膜にドライエッチングで開口部を形成し、シリサイド層を露出させた後に、シリサイド層表面の酸化物やデポ物を酸性薬液により短時間で除去することができる。さらに、連続してシリサイド層表面をアルカリ薬液で洗浄することにより、シリサイド層表面をＯＨ基で終端することができ、保護することができる。これにより、次の工程で開口部内に金属膜を埋め込んでコンタクトを形成するために、半導体基板を成膜チャンバに移動する間に、シリサイド層表面が酸化されるのを防ぐことができる。なお、成膜チャンバ内でシリサイド層上に金属膜を形成する際、シリサイド層表面を保護しているＯＨ基を除去するために、シリサイド層表面をＲＦエッチングにより除去することができる。この処理は、成膜チャンバ内で行うことができるため、シリサイド層表面に酸化層が形成されることなく金属膜を形成することができ、コンタクト抵抗を低減することができる。また、シリサイド層表面が保護された状態で成膜チャンバへ移動されるため、移動中等にシリサイド層表面に酸化物が形成されるのを防ぐことができ、ＲＦエッチングの量を減らすことができる。これにより、半導体装置を精度よく製造することができる。
【０００９】
以上のように、本発明の半導体装置の製造方法において、酸性薬液でシリサイド層表面を清浄化した後に、アルカリ性薬液でシリサイド層表面を保護することが重要である。たとえば、アルカリ性薬液でシリサイド層表面を保護した後に、再度酸性薬液でシリサイド層表面を洗浄すると、シリサイド層表面のＯＨ基の保護がはずれてしまい、次工程までの大気放置（半導体装置製造のための一般的なクリーンルーム雰囲気内での放置）の許容時間が著しく制限される。
【００１０】
なお、シリサイド層表面を酸性薬液で洗浄する工程と、シリサイド層表面をアルカリ性薬液で洗浄する工程との間に、シリサイド層表面を酸化しないような条件で、たとえば純水等によりシリサイド層表面をリンスしてもよい。また、シリサイド層表面をアルカリ性薬液で洗浄する工程の後に、シリサイド層表面のＯＨ基が外れないような条件で、たとえば純水等によりシリサイド層表面をリンスしてもよい。
【００１１】
以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、シリサイド層表面の酸化物形成を抑えることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。
本実施の形態において、まず、半導体基板上にシリサイド層を形成する（Ｓ１００）。つづいて、シリサイド層上にエッチング阻止膜を形成する（Ｓ１０２）。次いで、エッチング阻止膜上に絶縁膜を形成する（Ｓ１０４）。その後、絶縁膜上に所定パターンのレジスト層を形成し、レジスト層をマスクとして絶縁膜をエッチングしてコンタクトホール（開口部）を形成する（Ｓ１０６）。つづいて、アッシングによりレジスト層を除去する（Ｓ１０８）。
【００１５】
次いで、絶縁膜をマスクとしてドライエッチングにより、エッチング阻止膜を除去する（Ｓ１１０）。これにより、コンタクトホールの底面にシリサイド層が露出する。つづいて、半導体基板全面を酸性薬液で洗浄する（Ｓ１１２）。これにより、コンタクトホール内に堆積したデポ物およびシリサイド層表面に形成された酸化膜が除去され、シリサイド層表面が清浄化される。その後、半導体基板全面をアルカリ性薬液で洗浄する（Ｓ１１４）。これにより、シリサイド層表面がＯＨ基で終端され、保護された状態となる。
【００１６】
本実施の形態において、このようにシリサイド層表面を保護した状態で、半導体基板を成膜チャンバに移動する（Ｓ１１６）。つづいて、成膜チャンバ内でＲＦエッチングによりシリサイド層表面の保護膜を除去する（Ｓ１１８）。これにより、シリサイド層が剥き出しとなる。次いで、成膜チャンバ内でコンタクトホール内に導電膜を成膜し、コンタクトを形成する（Ｓ１２０）。以上のように、本実施の形態において、シリサイド層表面をＯＨ基で終端して保護した状態で、半導体基板を成膜チャンバに移動するので、移動中にシリサイド層表面が酸化されるのを防ぐことができる。
【００１７】
次に、以上の処理を詳細に説明する。図において、本発明に直接関係しないゲート絶縁膜やゲート電極などの記載は省略し、ソース・ドレイン上のシリサイド部分のみを記載している。
図２〜図４は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず、図１のステップＳ１００〜Ｓ１０４を実行する。シリサイド層１０４は、Ｎｉ、Ｃｏ、またはＰｔ等を含む構成とすることができる。シリサイド層１０４は、たとえばＮｉシリサイド層、Ｃｏシリサイド層、Ｐｔシリサイド層、またはＮｉＰｔシリサイド層等とすることができる。
【００１８】
シリサイド層１０４は、以下のようにして製造することができる。ここでは、ＮｉＳｉ層を形成する例を説明する。まず、シリコン基板である半導体基板１０２上全面に、Ｎｉ層である金属層（膜厚約５０〜２００Å）をスパッタ法により形成する。つづいて、たとえば２５０〜３５０℃で、第１の熱処理（シンター）を行う。これにより、Ｎｉ２Ｓｉ層が形成される。その後、未反応の金属層をＳＰＭ（硫酸過水、Salfaric Acid / Hydrogen Peroxide (/ Water) Mixture）等を用いたエッチングにより除去する。つづいて、たとえば３５０〜４００℃で、第２の熱処理（シンター）を行う。これにより、ＮｉＳｉ層が形成される。
【００１９】
エッチング阻止膜１０６は、たとえばＳｉＮ膜により構成することができる。エッチング阻止膜１０６は、たとえばＡＬＤ法により形成することができる。絶縁膜１０８は、たとえばシリコン酸化膜（Ｐ−ＳｉＯ２）により構成することができる。
【００２０】
つづいて、絶縁膜１０８上に、コンタクトホールを形成するための開口を含む所定パターンのレジスト層１１０を形成する（図２（ａ））。つづいて、レジスト層１１０をマスクとして、ドライエッチングにより絶縁膜１０８を選択的に除去する（図２（ｂ）、図１のステップＳ１０６）。つづいて、アッシングまたはＳＰＭやＡＰＭを用いたウェットエッチングにより、レジスト層１１０およびデポ物１１２を除去する（図２（ｃ）、図１のステップＳ１０８）。次いで、絶縁膜１０８をマスクとして、ドライエッチングによりエッチング阻止膜１０６を選択的に除去する（図３（ａ）、図１のステップＳ１１０）。これにより、シリサイド層１０４に達するコンタクトホールが形成される。
【００２１】
しかし、このとき、シリサイド層１０４の表面には、酸化膜１１４が形成されてしまう。酸化膜１１４は、シリサイド層１０４を形成したときに形成されることがある。たとえば、シリサイド層１０４形成時に未反応のシリサイド層や金属層が残っていることがある。このようなシリサイド層や金属層が酸素含有雰囲気下に置かれて酸化されて酸化膜１１４となることがある。また、酸化膜１１４は、コンタクトホール形成時のエッチングガスによりＮｉＳｉ表面がダメージを受けた結果、表面にＳｉが形成され、これが酸化して形成されることもある。また、コンタクトホールの側壁には、ドライエッチングによるデポ物１１２が形成される。本実施の形態において、このような酸化膜１１４およびデポ物１１２を酸性薬液で洗浄除去する（図３（ａ）、図１のステップＳ１１２）。酸性薬液としては、ＤＨＦ（希フッ酸、Diluted Hydrofluoric Acid）やＢＨＦ（Buffered Hydrofluoric Acid）等のフッ酸や臭酸等を用いることができる。酸性薬液としては、たとえば高希釈のＤＨＦを用いることができる。これにより、デポ物１１２および酸化膜１１４が除去されて、シリサイド層１０４が清浄化される。
【００２２】
本実施の形態において、酸性薬液によりシリサイド層１０４表面を清浄化した後、速やかにシリサイド層１０４表面をアルカリ性薬液で洗浄する（図３（ｂ）、図１のステップＳ１１４）。ここで、アルカリ性薬液は、たとえばＡＰＭ等のアンモニア含有水溶液またはコリン含有水溶液とすることができる。本実施の形態において、アルカリ性薬液高希釈のＮＨ４ＯＨまたはコリン等の水溶液とすることができる。これにより、シリサイド層１０４表面がＯＨ基で終端され、保護表面１１６が形成される（図３（ｃ））。アルカリ性薬液で洗浄することにより、コンタクトホール内に残っているデポ物１１２を除去することができるとともに、シリサイド層１０４表面を保護することができる。これにより、シリサイド層１０４表面が再酸化されるのを防ぐことができる。
【００２３】
つづいて、半導体基板１０２を成膜チャンバに移動する（図１のステップＳ１１６）。次いで、成膜チャンバ内で、ＲＦエッチングにより、保護表面１１６を除去する（図４（ａ）、図１のステップＳ１１８）。これにより、シリサイド層１０４表面が剥き出しとなる（図４（ｂ））。つづいて、コンタクトホール内に導電膜を成膜してコンタクト１１８を形成する（図４（ｃ）、図１のステップＳ１２０）。コンタクト１１８は、Ｔｉ／ＴｉＮ＋Ｗの積層構造とすることができる。
【００２４】
本実施の形態においては、導電膜を形成する成膜チャンバ内でＲＦエッチングを行い、シリサイド層１０４表面を剥き出しとする。つまり、ＲＦエッチングとコンタクト１１８形成を同じ場所（ｉｎ−ｓｉｔｕ）で行うため、シリサイド層１０４の表面に酸化膜が形成されないようにすることができる。これにより、シリサイド層１０４とコンタクト１１８のコンタクトを良好にすることができる。また、ＲＦエッチングを行う前に、シリサイド層１０４表面の酸化物を除去して保護表面１１６を形成した状態で移動するので、シリサイド層１０４をＲＦエッチングする量を低減することができる。これにより、半導体装置１００を精度よく製造することができる。
【００２５】
本発明の半導体装置の製造方法によれば、シリサイド層１０４上に形成されたエッチング阻止膜１０６にドライエッチングで開口部を形成し、シリサイド層１０４を露出させた後に、シリサイド層１０４表面の酸化物やデポ物１１２を酸性薬液により短時間で除去することができる。さらに、連続してシリサイド層１０４表面をアルカリ薬液で洗浄することにより、シリサイド層１０４表面をＯＨ基で終端することができ、保護することができる。これにより、次の工程で開口部内に金属膜を埋め込んでコンタクト１１８を形成するために、半導体基板１０２を成膜チャンバに移動する間に、シリサイド層１０４表面が酸化されるのを防ぐことができる。
【００２６】
なお、成膜チャンバ内でシリサイド層１０４上に金属膜を形成する際、シリサイド層１０４表面を保護しているＯＨ基を除去するために、シリサイド層１０４表面をＲＦエッチングにより除去することができる。この処理は、成膜チャンバ内で行うことができるため、シリサイド層１０４表面に酸化層が形成されることなく金属膜を形成することができ、コンタクト抵抗を低減することができる。また、シリサイド層１０４表面が保護された状態で成膜チャンバへ移動されるため、移動中等にシリサイド層１０４表面に酸化物が形成されるのを防ぐことができ、ＲＦエッチングの量を減らすことができる。これにより、設計通りの所望の半導体装置１００を精度よく製造することができる。
【実施例】
【００２７】
図５は、図２〜図４を参照して説明した手順で半導体装置１００を製造した際の、コンタクト抵抗（Ω）を測定した結果を示す図である。いずれも、各薬液処理から次工程の成膜チャンバでのＲＦエッチまでのクリーンルーム雰囲気内放置時間を２４時間とした場合の例である。ここでは、ウェハ面内の５０チップの測定の平均値を示す。以下に条件を示す。
【００２８】
（１）ＢＨＦ／コリン：図３（ａ）の工程において高希釈ＢＨＦを用いて洗浄を行うとともに、図３（ｂ）の工程において４％コリン水溶液（トリメチル−２ヒドロキシエチルアンモニウムハイドロオキサイド４％水溶液）を用いて洗浄を行った。
（２）ＢＨＦのみ：図３（ａ）の工程において高希釈ＢＨＦを用いて洗浄を行ったが、図３（ｂ）の工程の洗浄は行わなかった。
（３）アッシングのみ：図３（ａ）の工程および図３（ｂ）の工程のいずれの洗浄も行わなかった。
【００２９】
（１）の条件で製造した半導体装置については、ビア抵抗が２０〜３０Ωだった。また、この条件で製造した半導体装置について、図３（ｂ）の工程終了後にＦＴ−ＩＲにより、ＯＨ基の存在が確認された。（２）の条件で製造した半導体装置については、ビア抵抗が２００Ω程度に上昇していた。（３）の条件で製造した半導体装置は、すべて測定不能（∞）だった。
【００３０】
以上のように、酸性薬液での洗浄後にアルカリ薬液で洗浄することによって、２４時間クリーンルーム雰囲気に放置しても、コンタクト抵抗の上昇をなくすことができる。
【００３１】
また、ここでは図示していないが、酸性薬液としてＤＨＦ（希フッ酸）を用いて同様の処理を行った。この際、各薬液処理から次工程の成膜チャンバでのＲＦエッチまでのクリーンルーム雰囲気内放置時間を０時間、１２時間、２４時間、および４８時間とした場合それぞれについて検討した。
【００３２】
この場合も、酸性薬液で洗浄した後にアルカリ薬液（４％コリン水溶液）を用いて洗浄したサンプルは、クリーンルーム雰囲気内放置時間を０時間、１２時間、２４時間および４８時間の場合のいずれもコンタクト抵抗は２０〜３０Ωであった。
【００３３】
一方、酸性薬液で洗浄した後にその後のアルカリ薬液での洗浄を行わなかったサンプルは、クリーンルーム雰囲気内放置時間が０時間、１２時間の場合は、コンタクト抵抗は２０〜３０Ωであった。一方、クリーンルーム雰囲気内放置時間が２４時間の場合、コンタクト抵抗が２００Ω以上に上昇した。
【００３４】
また、酸性薬液での洗浄およびアルカリ薬液での洗浄のいずれも行わなかったサンプルは、クリーンルーム雰囲気内放置時間が０時間の場合でもコンタクト抵抗が測定不能な程度に上昇していた。
【００３５】
以上のように、酸性薬液での洗浄後にアルカリ薬液で洗浄することにより、クリーンルーム雰囲気内放置時間が長い場合でも、コンタクト抵抗の上昇が抑制されることが示された。また、クリーンルーム雰囲気内放置時間が短い場合は、酸性薬液の洗浄のみでも、コンタクト抵抗の上昇を抑制することは可能であった。
【００３６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、本発明は、ゲート電極上に形成されたシリサイド層に適用することもできる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】半導体装置のコンタクト抵抗（Ω）を測定した結果を示す図である。
【符号の説明】
【００３８】
１００ 半導体装置
１０２ 半導体基板
１０４ シリサイド層
１０６ エッチング阻止膜
１０８ 絶縁膜
１１０ レジスト層
１１２ デポ物
１１４ 酸化膜
１１６ 保護表面
１１８ コンタクト
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、デバイスの高集積化に伴いトランジスタ等の素子が微細化し、配線断面積が縮小しているため、ゲート電極上やソースドレイン上に形成されるシリサイドにはより低抵抗（層抵抗および接触抵抗）な材料が要求されている。たとえば、ゲート長が６０ｎｍ程度以下の世代ではＮｉＳｉが適用されている。
【０００３】
特許文献１（特開２０００−９１２９０号公報）には、シリサイドを含むゲート電極に達するコンタクトホールを開口する工程と、シリサイドを構成する金属と錯体を形成するキレート剤を添加したアンモニア−過酸化水素混合液（ＡＰＭ）を洗浄液として、ゲート電極の表面を洗浄する工程と、を含む半導体装置の製造方法が開示されている。洗浄液で洗浄した後、希フッ酸で洗浄する工程も開示されている。ＡＰＭにキレート剤を添加することにより、ウェハ表面のＣｏ付着量を大幅に抑制することができる、とされている。
【特許文献１】特開２０００−９１２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＮｉＳｉ層と接続するコンタクトは、以下の手順で形成される。まず、ＮｉＳｉ層を形成し、その上に絶縁膜を形成する。つづいて、当該絶縁膜を選択的に除去してＮｉＳｉ層に達するコンタクトホールを形成する。その後、コンタクトホール内に導電性材料を埋め込みコンタクトが形成される。
【０００５】
しかし、特許文献１に記載されたように、ＮｉＳｉ表面をＡＰＭで洗浄した後に、希フッ酸で洗浄すると、ＮｉＳｉ層表面が剥き出しになってしまう。ＮｉＳｉ層表面が剥き出しの状態では、ＮｉＳｉ層表面に酸化層が形成されるという問題があった。ＮｉＳｉ層表面に酸化層が形成されていると、ＮｉＳｉ層−コンタクト間の抵抗が上昇したり、場合によってはオープンになってしまうという問題がある。そのため、コンタクトホール内に導電性材料を埋め込む前に、ＮｉＳｉ層表面の酸化物を除去しておく必要がある。
【課題を解決するための手段】
【０００６】
本発明によれば、
半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄する工程と、
を含む半導体装置の製造方法が提供される。
【０００７】
アルカリ薬液は、ＡＰＭ等のアンモニアを含む水溶液、またはコリンを含む水溶液とすることができる。酸性薬液は、フッ酸または臭酸とすることができる。ここで、清浄化するとは、ドライエッチングで生じた堆積物を除去することである。また、絶縁膜は、シリサイド層上に形成されたＳｉＮ膜等のエッチング阻止膜と、その上に形成されたＳｉＯ２膜等の絶縁膜との積層構造とすることができる。
【０００８】
本発明の半導体装置の製造方法によれば、シリサイド層上に形成された絶縁膜にドライエッチングで開口部を形成し、シリサイド層を露出させた後に、シリサイド層表面の酸化物やデポ物を酸性薬液により短時間で除去することができる。さらに、連続してシリサイド層表面をアルカリ薬液で洗浄することにより、シリサイド層表面をＯＨ基で終端することができ、保護することができる。これにより、次の工程で開口部内に金属膜を埋め込んでコンタクトを形成するために、半導体基板を成膜チャンバに移動する間に、シリサイド層表面が酸化されるのを防ぐことができる。なお、成膜チャンバ内でシリサイド層上に金属膜を形成する際、シリサイド層表面を保護しているＯＨ基を除去するために、シリサイド層表面をＲＦエッチングにより除去することができる。この処理は、成膜チャンバ内で行うことができるため、シリサイド層表面に酸化層が形成されることなく金属膜を形成することができ、コンタクト抵抗を低減することができる。また、シリサイド層表面が保護された状態で成膜チャンバへ移動されるため、移動中等にシリサイド層表面に酸化物が形成されるのを防ぐことができ、ＲＦエッチングの量を減らすことができる。これにより、半導体装置を精度よく製造することができる。
【０００９】
以上のように、本発明の半導体装置の製造方法において、酸性薬液でシリサイド層表面を清浄化した後に、アルカリ性薬液でシリサイド層表面を保護することが重要である。たとえば、アルカリ性薬液でシリサイド層表面を保護した後に、再度酸性薬液でシリサイド層表面を洗浄すると、シリサイド層表面のＯＨ基の保護がはずれてしまい、次工程までの大気放置（半導体装置製造のための一般的なクリーンルーム雰囲気内での放置）の許容時間が著しく制限される。
【００１０】
なお、シリサイド層表面を酸性薬液で洗浄する工程と、シリサイド層表面をアルカリ性薬液で洗浄する工程との間に、シリサイド層表面を酸化しないような条件で、たとえば純水等によりシリサイド層表面をリンスしてもよい。また、シリサイド層表面をアルカリ性薬液で洗浄する工程の後に、シリサイド層表面のＯＨ基が外れないような条件で、たとえば純水等によりシリサイド層表面をリンスしてもよい。
【００１１】
以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、シリサイド層表面の酸化物形成を抑えることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。
本実施の形態において、まず、半導体基板上にシリサイド層を形成する（Ｓ１００）。つづいて、シリサイド層上にエッチング阻止膜を形成する（Ｓ１０２）。次いで、エッチング阻止膜上に絶縁膜を形成する（Ｓ１０４）。その後、絶縁膜上に所定パターンのレジスト層を形成し、レジスト層をマスクとして絶縁膜をエッチングしてコンタクトホール（開口部）を形成する（Ｓ１０６）。つづいて、アッシングによりレジスト層を除去する（Ｓ１０８）。
【００１５】
次いで、絶縁膜をマスクとしてドライエッチングにより、エッチング阻止膜を除去する（Ｓ１１０）。これにより、コンタクトホールの底面にシリサイド層が露出する。つづいて、半導体基板全面を酸性薬液で洗浄する（Ｓ１１２）。これにより、コンタクトホール内に堆積したデポ物およびシリサイド層表面に形成された酸化膜が除去され、シリサイド層表面が清浄化される。その後、半導体基板全面をアルカリ性薬液で洗浄する（Ｓ１１４）。これにより、シリサイド層表面がＯＨ基で終端され、保護された状態となる。
【００１６】
本実施の形態において、このようにシリサイド層表面を保護した状態で、半導体基板を成膜チャンバに移動する（Ｓ１１６）。つづいて、成膜チャンバ内でＲＦエッチングによりシリサイド層表面の保護膜を除去する（Ｓ１１８）。これにより、シリサイド層が剥き出しとなる。次いで、成膜チャンバ内でコンタクトホール内に導電膜を成膜し、コンタクトを形成する（Ｓ１２０）。以上のように、本実施の形態において、シリサイド層表面をＯＨ基で終端して保護した状態で、半導体基板を成膜チャンバに移動するので、移動中にシリサイド層表面が酸化されるのを防ぐことができる。
【００１７】
次に、以上の処理を詳細に説明する。図において、本発明に直接関係しないゲート絶縁膜やゲート電極などの記載は省略し、ソース・ドレイン上のシリサイド部分のみを記載している。
図２〜図４は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず、図１のステップＳ１００〜Ｓ１０４を実行する。シリサイド層１０４は、Ｎｉ、Ｃｏ、またはＰｔ等を含む構成とすることができる。シリサイド層１０４は、たとえばＮｉシリサイド層、Ｃｏシリサイド層、Ｐｔシリサイド層、またはＮｉＰｔシリサイド層等とすることができる。
【００１８】
シリサイド層１０４は、以下のようにして製造することができる。ここでは、ＮｉＳｉ層を形成する例を説明する。まず、シリコン基板である半導体基板１０２上全面に、Ｎｉ層である金属層（膜厚約５０〜２００Å）をスパッタ法により形成する。つづいて、たとえば２５０〜３５０℃で、第１の熱処理（シンター）を行う。これにより、Ｎｉ２Ｓｉ層が形成される。その後、未反応の金属層をＳＰＭ（硫酸過水、Salfaric Acid / Hydrogen Peroxide (/ Water) Mixture）等を用いたエッチングにより除去する。つづいて、たとえば３５０〜４００℃で、第２の熱処理（シンター）を行う。これにより、ＮｉＳｉ層が形成される。
【００１９】
エッチング阻止膜１０６は、たとえばＳｉＮ膜により構成することができる。エッチング阻止膜１０６は、たとえばＡＬＤ法により形成することができる。絶縁膜１０８は、たとえばシリコン酸化膜（Ｐ−ＳｉＯ２）により構成することができる。
【００２０】
つづいて、絶縁膜１０８上に、コンタクトホールを形成するための開口を含む所定パターンのレジスト層１１０を形成する（図２（ａ））。つづいて、レジスト層１１０をマスクとして、ドライエッチングにより絶縁膜１０８を選択的に除去する（図２（ｂ）、図１のステップＳ１０６）。つづいて、アッシングまたはＳＰＭやＡＰＭを用いたウェットエッチングにより、レジスト層１１０およびデポ物１１２を除去する（図２（ｃ）、図１のステップＳ１０８）。次いで、絶縁膜１０８をマスクとして、ドライエッチングによりエッチング阻止膜１０６を選択的に除去する（図３（ａ）、図１のステップＳ１１０）。これにより、シリサイド層１０４に達するコンタクトホールが形成される。
【００２１】
しかし、このとき、シリサイド層１０４の表面には、酸化膜１１４が形成されてしまう。酸化膜１１４は、シリサイド層１０４を形成したときに形成されることがある。たとえば、シリサイド層１０４形成時に未反応のシリサイド層や金属層が残っていることがある。このようなシリサイド層や金属層が酸素含有雰囲気下に置かれて酸化されて酸化膜１１４となることがある。また、酸化膜１１４は、コンタクトホール形成時のエッチングガスによりＮｉＳｉ表面がダメージを受けた結果、表面にＳｉが形成され、これが酸化して形成されることもある。また、コンタクトホールの側壁には、ドライエッチングによるデポ物１１２が形成される。本実施の形態において、このような酸化膜１１４およびデポ物１１２を酸性薬液で洗浄除去する（図３（ａ）、図１のステップＳ１１２）。酸性薬液としては、ＤＨＦ（希フッ酸、Diluted Hydrofluoric Acid）やＢＨＦ（Buffered Hydrofluoric Acid）等のフッ酸や臭酸等を用いることができる。酸性薬液としては、たとえば高希釈のＤＨＦを用いることができる。これにより、デポ物１１２および酸化膜１１４が除去されて、シリサイド層１０４が清浄化される。
【００２２】
本実施の形態において、酸性薬液によりシリサイド層１０４表面を清浄化した後、速やかにシリサイド層１０４表面をアルカリ性薬液で洗浄する（図３（ｂ）、図１のステップＳ１１４）。ここで、アルカリ性薬液は、たとえばＡＰＭ等のアンモニア含有水溶液またはコリン含有水溶液とすることができる。本実施の形態において、アルカリ性薬液高希釈のＮＨ４ＯＨまたはコリン等の水溶液とすることができる。これにより、シリサイド層１０４表面がＯＨ基で終端され、保護表面１１６が形成される（図３（ｃ））。アルカリ性薬液で洗浄することにより、コンタクトホール内に残っているデポ物１１２を除去することができるとともに、シリサイド層１０４表面を保護することができる。これにより、シリサイド層１０４表面が再酸化されるのを防ぐことができる。
【００２３】
つづいて、半導体基板１０２を成膜チャンバに移動する（図１のステップＳ１１６）。次いで、成膜チャンバ内で、ＲＦエッチングにより、保護表面１１６を除去する（図４（ａ）、図１のステップＳ１１８）。これにより、シリサイド層１０４表面が剥き出しとなる（図４（ｂ））。つづいて、コンタクトホール内に導電膜を成膜してコンタクト１１８を形成する（図４（ｃ）、図１のステップＳ１２０）。コンタクト１１８は、Ｔｉ／ＴｉＮ＋Ｗの積層構造とすることができる。
【００２４】
本実施の形態においては、導電膜を形成する成膜チャンバ内でＲＦエッチングを行い、シリサイド層１０４表面を剥き出しとする。つまり、ＲＦエッチングとコンタクト１１８形成を同じ場所（ｉｎ−ｓｉｔｕ）で行うため、シリサイド層１０４の表面に酸化膜が形成されないようにすることができる。これにより、シリサイド層１０４とコンタクト１１８のコンタクトを良好にすることができる。また、ＲＦエッチングを行う前に、シリサイド層１０４表面の酸化物を除去して保護表面１１６を形成した状態で移動するので、シリサイド層１０４をＲＦエッチングする量を低減することができる。これにより、半導体装置１００を精度よく製造することができる。
【００２５】
本発明の半導体装置の製造方法によれば、シリサイド層１０４上に形成されたエッチング阻止膜１０６にドライエッチングで開口部を形成し、シリサイド層１０４を露出させた後に、シリサイド層１０４表面の酸化物やデポ物１１２を酸性薬液により短時間で除去することができる。さらに、連続してシリサイド層１０４表面をアルカリ薬液で洗浄することにより、シリサイド層１０４表面をＯＨ基で終端することができ、保護することができる。これにより、次の工程で開口部内に金属膜を埋め込んでコンタクト１１８を形成するために、半導体基板１０２を成膜チャンバに移動する間に、シリサイド層１０４表面が酸化されるのを防ぐことができる。
【００２６】
なお、成膜チャンバ内でシリサイド層１０４上に金属膜を形成する際、シリサイド層１０４表面を保護しているＯＨ基を除去するために、シリサイド層１０４表面をＲＦエッチングにより除去することができる。この処理は、成膜チャンバ内で行うことができるため、シリサイド層１０４表面に酸化層が形成されることなく金属膜を形成することができ、コンタクト抵抗を低減することができる。また、シリサイド層１０４表面が保護された状態で成膜チャンバへ移動されるため、移動中等にシリサイド層１０４表面に酸化物が形成されるのを防ぐことができ、ＲＦエッチングの量を減らすことができる。これにより、設計通りの所望の半導体装置１００を精度よく製造することができる。
【実施例】
【００２７】
図５は、図２〜図４を参照して説明した手順で半導体装置１００を製造した際の、コンタクト抵抗（Ω）を測定した結果を示す図である。いずれも、各薬液処理から次工程の成膜チャンバでのＲＦエッチまでのクリーンルーム雰囲気内放置時間を２４時間とした場合の例である。ここでは、ウェハ面内の５０チップの測定の平均値を示す。以下に条件を示す。
【００２８】
（１）ＢＨＦ／コリン：図３（ａ）の工程において高希釈ＢＨＦを用いて洗浄を行うとともに、図３（ｂ）の工程において４％コリン水溶液（トリメチル−２ヒドロキシエチルアンモニウムハイドロオキサイド４％水溶液）を用いて洗浄を行った。
（２）ＢＨＦのみ：図３（ａ）の工程において高希釈ＢＨＦを用いて洗浄を行ったが、図３（ｂ）の工程の洗浄は行わなかった。
（３）アッシングのみ：図３（ａ）の工程および図３（ｂ）の工程のいずれの洗浄も行わなかった。
【００２９】
（１）の条件で製造した半導体装置については、ビア抵抗が２０〜３０Ωだった。また、この条件で製造した半導体装置について、図３（ｂ）の工程終了後にＦＴ−ＩＲにより、ＯＨ基の存在が確認された。（２）の条件で製造した半導体装置については、ビア抵抗が２００Ω程度に上昇していた。（３）の条件で製造した半導体装置は、すべて測定不能（∞）だった。
【００３０】
以上のように、酸性薬液での洗浄後にアルカリ薬液で洗浄することによって、２４時間クリーンルーム雰囲気に放置しても、コンタクト抵抗の上昇をなくすことができる。
【００３１】
また、ここでは図示していないが、酸性薬液としてＤＨＦ（希フッ酸）を用いて同様の処理を行った。この際、各薬液処理から次工程の成膜チャンバでのＲＦエッチまでのクリーンルーム雰囲気内放置時間を０時間、１２時間、２４時間、および４８時間とした場合それぞれについて検討した。
【００３２】
この場合も、酸性薬液で洗浄した後にアルカリ薬液（４％コリン水溶液）を用いて洗浄したサンプルは、クリーンルーム雰囲気内放置時間を０時間、１２時間、２４時間および４８時間の場合のいずれもコンタクト抵抗は２０〜３０Ωであった。
【００３３】
一方、酸性薬液で洗浄した後にその後のアルカリ薬液での洗浄を行わなかったサンプルは、クリーンルーム雰囲気内放置時間が０時間、１２時間の場合は、コンタクト抵抗は２０〜３０Ωであった。一方、クリーンルーム雰囲気内放置時間が２４時間の場合、コンタクト抵抗が２００Ω以上に上昇した。
【００３４】
また、酸性薬液での洗浄およびアルカリ薬液での洗浄のいずれも行わなかったサンプルは、クリーンルーム雰囲気内放置時間が０時間の場合でもコンタクト抵抗が測定不能な程度に上昇していた。
【００３５】
以上のように、酸性薬液での洗浄後にアルカリ薬液で洗浄することにより、クリーンルーム雰囲気内放置時間が長い場合でも、コンタクト抵抗の上昇が抑制されることが示された。また、クリーンルーム雰囲気内放置時間が短い場合は、酸性薬液の洗浄のみでも、コンタクト抵抗の上昇を抑制することは可能であった。
【００３６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、本発明は、ゲート電極上に形成されたシリサイド層に適用することもできる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】半導体装置のコンタクト抵抗（Ω）を測定した結果を示す図である。
【符号の説明】
【００３８】
１００ 半導体装置
１０２ 半導体基板
１０４ シリサイド層
１０６ エッチング阻止膜
１０８ 絶縁膜
１１０ レジスト層
１１２ デポ物
１１４ 酸化膜
１１６ 保護表面
１１８ コンタクト
【特許請求の範囲】
【請求項１】
半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記アルカリ薬液は、アンモニアまたはコリンを含む水溶液である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記酸性薬液は、フッ酸または臭酸である半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記シリサイド層は、Ｎｉ、Ｃｏ、またはＰｔを含む半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、前記シリサイド層直上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を形成する工程とを含み、
前記シリサイド層表面を露出させる工程は、前記シリコン酸化膜上に前記開口部のパターンが形成されたレジスト膜を形成する工程と、当該レジスト膜をマスクとして、前記シリコン酸化膜を除去する工程と、前記シリコン窒化膜を前記シリサイド層上に残した状態で、前記レジスト膜を除去する工程と、前記シリコン酸化膜をマスクとして、ドライエッチングにより前記シリコン窒化膜を除去する工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記シリサイド層表面をアルカリ薬液で洗浄する工程の後、成膜チャンバ内でプラズマエッチングにより、前記シリサイド層の表面を部分的に除去する工程と、
前記成膜チャンバ内で、前記シリサイド層表面上に金属膜を成膜する工程と、
をさらに含む半導体装置の製造方法。
【請求項１】
半導体基板上にシリサイド層を形成する工程と、
前記シリサイド層上に絶縁膜を形成する工程と、
前記絶縁膜をドライエッチングにより選択的に除去して、前記シリサイド層に到達する開口部を形成し、前記シリサイド層表面を露出させる工程と、
前記開口部内を酸性薬液で洗浄して前記シリサイド層表面を清浄化する工程と、
前記シリサイド層表面を清浄化する工程の後に、前記開口部内で露出した前記シリサイド層表面をアルカリ薬液で洗浄する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記アルカリ薬液は、アンモニアまたはコリンを含む水溶液である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記酸性薬液は、フッ酸または臭酸である半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記シリサイド層は、Ｎｉ、Ｃｏ、またはＰｔを含む半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、前記シリサイド層直上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にシリコン酸化膜を形成する工程とを含み、
前記シリサイド層表面を露出させる工程は、前記シリコン酸化膜上に前記開口部のパターンが形成されたレジスト膜を形成する工程と、当該レジスト膜をマスクとして、前記シリコン酸化膜を除去する工程と、前記シリコン窒化膜を前記シリサイド層上に残した状態で、前記レジスト膜を除去する工程と、前記シリコン酸化膜をマスクとして、ドライエッチングにより前記シリコン窒化膜を除去する工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記シリサイド層表面をアルカリ薬液で洗浄する工程の後、成膜チャンバ内でプラズマエッチングにより、前記シリサイド層の表面を部分的に除去する工程と、
前記成膜チャンバ内で、前記シリサイド層表面上に金属膜を成膜する工程と、
をさらに含む半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−２３４７６０（Ｐ２００７−２３４７６０Ａ）
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願番号】特願２００６−５２７１８（Ｐ２００６−５２７１８）
【出願日】平成１８年２月２８日（２００６．２．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願日】平成１８年２月２８日（２００６．２．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]