半導体装置の製造方法
【課題】本発明は、ゲート絶縁膜の一方の側のみに、容易に、かつ精度良く、バーズビークを形成可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】斜めイオン注入により、マスク膜にイオンを注入することで、シリコン酸化膜及びシリコン窒化膜を介して、ゲート絶縁膜の第１の側面と第１の不純物拡散領域の上面とで構成される角部に形成されたマスク膜のエッチング速度を、他の部分に形成されたマスク膜よりも速くし、次いで、ウエットエッチングにより、角部に形成されたマスク膜を選択的に除去して、シリコン窒化膜の表面の一部を露出させ、次いで、ウエットエッチングにより、マスク膜から露出されたシリコン窒化膜を選択的に除去して、シリコン酸化膜の表面の一部を露出させ、その後、熱酸化法により、ゲート絶縁膜の第１の側面側にバーズビークを形成する。
【解決手段】斜めイオン注入により、マスク膜にイオンを注入することで、シリコン酸化膜及びシリコン窒化膜を介して、ゲート絶縁膜の第１の側面と第１の不純物拡散領域の上面とで構成される角部に形成されたマスク膜のエッチング速度を、他の部分に形成されたマスク膜よりも速くし、次いで、ウエットエッチングにより、角部に形成されたマスク膜を選択的に除去して、シリコン窒化膜の表面の一部を露出させ、次いで、ウエットエッチングにより、マスク膜から露出されたシリコン窒化膜を選択的に除去して、シリコン酸化膜の表面の一部を露出させ、その後、熱酸化法により、ゲート絶縁膜の第１の側面側にバーズビークを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置（例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））に設けられたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタには、ドレイン近傍の電界緩和を目的として、ゲート電極と高濃度不純物拡散領域（ソース／ドレイン領域）との間に、低濃度不純物拡散領域（ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）領域）を備えたものがある（例えば、特許文献１参照。）。
しかしながら、上記ＬＤＤ構造では、ホットキャリアの注入により上記ＭＯＳトランジスタを備えた素子が劣化しやすいという問題があった。
【０００３】
そこで、ホットキャリアの問題を解決可能な１つの手段として、ソース領域側及びドレイン領域側のゲート絶縁膜の厚さを厚くすることで、ソース領域側及びドレイン領域側にバーズビークを形成することが行なわれている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−３２９６号公報
【特許文献２】特開平６−２８３６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ソース領域側及びドレイン領域側にバーズビークを形成した場合、しきい値電圧が上昇して、ソース／ドレイン領域の抵抗が高くなるため、ＭＯＳトランジスタの電流駆動能力が低下してしまう。
【０００６】
ところで、ＭＯＳトランジスタの電流駆動能力の低下を抑制する手段として、ソース領域側、ドレイン領域側のいずれか一方のみにバーズビークを形成することが考えられる。
この場合、液状のホトレジストを塗布し、その後、液状のホトレジストを露光・現像処理するとことで、微細化されたゲート電極の一方の側壁のみを覆うホトレジストを形成し、その後、ホトレジストから露出された側を酸化させることで、ドレイン領域側のみにバーズビークを形成する。
【０００７】
しかしながら、微細化されたゲート電極に対して、ゲート電極の一方の側壁のみを覆うホトレジストをパターニングすることは、露光装置の位置精度の観点から、実現することは非常に困難である。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体基板上に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、前記ゲート絶縁膜の第１の側面側に位置する前記半導体基板に、第１の不純物拡散領域を形成すると共に、前記第１の側面の反対側の面である前記ゲート絶縁膜の第２の側面側に位置する前記半導体基板に、第２の不純物拡散領域を形成する工程と、前記ゲート絶縁膜の前記第１及び第２の側面、前記第１及び第２の不純物拡散領域の上面、及び前記ゲート電極を覆うシリコン酸化膜と、該シリコン酸化膜の表面を覆うシリコン窒化膜と、該シリコン窒化膜の表面を覆うマスク膜と、を順次形成する工程と、斜めイオン注入により、前記マスク膜にイオンを注入することで、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記ゲート絶縁膜の第１の側面と前記第１の不純物拡散領域の上面とで構成される角部に形成された前記マスク膜のエッチング速度を、他の部分に形成された前記マスク膜よりも速くする工程と、第１のウエットエッチングにより、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記角部に形成された前記マスク膜を選択的に除去することで、前記シリコン窒化膜の表面の一部を露出させる工程と、第２のウエットエッチングにより、前記マスク膜から露出された前記シリコン窒化膜を選択的に除去して、前記シリコン酸化膜の表面の一部を露出させる工程と、熱酸化法により、前記ゲート絶縁膜の前記第１の側面側にバーズビークを形成する工程と、前記バーズビークを形成後に、前記マスク膜、及び前記シリコン窒化膜を順次除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、ゲート絶縁膜の第１及び第２の側面、第１及び第２の不純物拡散領域の上面、及びゲート電極を覆うシリコン酸化膜と、シリコン酸化膜の表面を覆うシリコン窒化膜と、シリコン窒化膜の表面を覆うマスク膜と、を順次形成し、次いで、斜めイオン注入により、マスク膜にイオンを注入することで、シリコン酸化膜及びシリコン窒化膜を介して、ゲート絶縁膜の第１の側面と第１の不純物拡散領域の上面とで構成される角部に形成されたマスク膜のエッチング速度を、他の部分に形成されたマスク膜のエッチング速度よりも速くし、次いで、角部に形成されたマスク膜を選択的に除去することで、シリコン窒化膜の表面の一部を露出させ、次いで、第２のウエットエッチングにより、マスク膜から露出されたシリコン窒化膜を選択的に除去して、シリコン酸化膜の表面の一部を露出させることにより、ホトレジストを用いることなく、かつ角部に形成されたシリコン酸化膜を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜の第１の側面側（言い換えれば、一方の側）にのみ、容易に、かつ精度良く、バーズビークを形成できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図１５】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図１６】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１９】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１２】
（第１の実施の形態）
図１〜図８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。図１〜図８において、同一構成部分には同一符号を付す。
【００１３】
図１〜図８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。
始めに、図１に示す工程では、半導体基板１１としてｐ型のシリコン基板を準備し、次いで、半導体基板１１に素子分離領域１２を形成する。素子分離領域１２は、半導体基板１１の表面１１ａ側から素子分離用の溝（図示せず）を形成し、該溝に絶縁膜（例えば、シリコン酸化膜（ＳｉＯ２膜））を埋め込むことで形成する。
【００１４】
次いで、半導体基板１１の表面１１ａに、絶縁膜１３（例えば、シリコン酸化膜（ＳｉＯ２膜））と、導電膜１４（例えば、ポリシリコン膜や金属膜）とを順次積層させ、その後、導電膜１４上に、図示していないパターニングされたホトレジストを形成する。絶縁膜１３の厚さは、例えば、３ｎｍ前後とすることができる。
次いで、該ホトレジストをマスクとする異方性エッチング（具体的には、ドライエッチング）により、絶縁膜１３及び導電膜１４をパターニングすることで、絶縁膜１３よりなるゲート絶縁膜１５と、導電膜１４よりなり、ゲート絶縁膜１５上に配置されたゲート電極１６とを形成する。その後、ホトレジスト（図示せず）を除去する。
【００１５】
次いで、ゲート絶縁膜１５の第１の側面１５Ａ側に位置する半導体基板１１に、第１の不純物拡散領域１７を形成すると共に、第１の側面１５Ａの反対側の面であるゲート絶縁膜１５の第２の側面１５Ｂ側に位置する半導体基板１１に、第２の不純物拡散領域１８を形成する。
具体的には、イオン注入法により、ｎ型不純物（例えば、ヒ素（Ａｓ））を半導体基板１１にイオン注入し、その後、ｎ型不純物を熱拡散させることで、第１及び第２の不純物拡散領域１７，１８を一括形成する。
【００１６】
次いで、図２に示す工程では、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３と、を順次形成する。
【００１７】
具体的には、シリコン酸化膜２１は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法或いはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。シリコン酸化膜２１は、例えば、５ｎｍとすることができる。
シリコン酸化膜２１は、半導体基板１１の表面１１ａ、ゲート絶縁膜１５、及びゲート電極１６を保護するための絶縁膜である。シリコン窒化膜２２の厚さは、例えば、１０ｎｍとすることができる。
マスク膜２３としては、比誘電率が３．９よりも高い絶縁膜である高誘電率絶縁膜２４を形成する。高誘電率絶縁膜２４としては、ＨｆＯ膜或いはＨｆＳｉＯ膜等を用いることができる。マスク膜２３としてＨｆＯ膜或いはＨｆＳｉＯ膜を用いる場合、マスク膜２３の厚さは、例えば、５〜１０ｎｍとすることができる。
【００１８】
次いで、図３に示す工程では、斜めイオン注入により、マスク膜２３にイオンを注入することで、シリコン酸化膜２１及びシリコン窒化膜２２を介して、ゲート絶縁膜１５の第１の側面１５Ａと第１の不純物拡散領域１７の上面１７ａとで構成される角部Ａに形成されたマスク膜２３（以下、「角部Ａに形成されたマスク膜２３」という）のエッチング速度を、他の部分に形成されたマスク膜２３のエッチング速度よりも速くする。
【００１９】
具体的には、図３において、右斜め下方側にイオンが照射されるように、斜めイオン注入法により、イオン（例えば、ＣｌイオンやＡｒイオン等）を注入する。このとき、角部Ａに形成されたマスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３にダメージを与える。また、ゲート絶縁膜１５の第２の側面１５Ｂと第２の不純物拡散領域１８の上面１８ａとで構成される角部Ｂには、イオンが注入されないようにする。
【００２０】
これにより、角部Ａに形成され、かつダメージを受けたマスク膜２３のエッチング速度を、シリコン酸化膜２１及びシリコン窒化膜２２を介して、角部Ｂに形成されたマスク膜２３（以下、「角部Ｂに形成されたマスク膜２３」という）のエッチング速度よりも速くすることができる。
イオン種としてＣｌイオン或いはＡｒイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができ、また、注入角度αは４０〜５０度の範囲内で適宜選択することができる。
なお、図３の場合、図３に示す領域Ｃ（角部Ｂを含む領域）に形成されたマスク膜２３に、イオンが注入されない。つまり、領域Ｃに形成されたマスク膜２３のエッチング速度は、イオン注入されたマスク膜２３のエッチング速度よりも遅くなる。
【００２１】
次いで、図４に示す工程では、第１のウエットエッチングにより、シリコン酸化膜２１及びシリコン窒化膜２２を介して、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、ＨＦ系のエッチング液を用いたウエットエッチングにより、イオンが注入されたマスク膜２３（ダメージを受けたマスク膜２３）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂを覆うようにマスク膜２３を残存させる。図４では、領域Ｃに形成されたマスク膜２３が残存した場合を模式的に示している。
【００２２】
次いで、図５に示す工程では、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図５に示すように、領域Ｃには、シリコン窒化膜２２が残存する。
【００２３】
次いで、図６に示す工程では、熱酸化法により、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
具体的には、ファーネス酸化により、半導体基板１１及びゲート電極１６を酸化させることで、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
ファーネス酸化の条件は、例えば、加熱温度が７５０℃、処理時間（酸化時間）を３０分とすることができる。ゲート絶縁膜１５の厚さが３ｎｍ前後の場合、バーズビーク２６の厚さは、例えば、６ｎｍとすることができる。
【００２４】
なお、ファーネス酸化を用いる場合、半導体基板１１だけでなく、ゲート電極１６も酸化されるため、バーズビーク２６の厚さを厚くする観点から、ゲート電極１６の材料としては、金属膜よりもポリシリコン膜が好ましい。また、ファーネス酸化以外の熱酸化により、上記バーズビーク２６を形成してもよい。
【００２５】
次いで、図７に示す工程では、斜めイオン注入により、残存するマスク膜２３にイオンを注入することで、残存するマスク膜２３にダメージを与える。
【００２６】
具体的には、図７において左斜め下方側にイオンが照射されるように、斜めイオン注入法により、残存するマスク膜２３にイオン（例えば、ＣｌイオンやＡｒイオン等）を注入して、ダメージを与える。イオン種としてＣｌイオン或いはＡｒイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができ、また、注入角度βは４０〜５０度の範囲内で適宜選択することができる。
【００２７】
このように、イオンを注入により、残存するマスク膜２３にダメージを与えることで、後述する図８に示す工程において、残存するマスク膜２３を容易に除去することが可能となる。これにより、図８に示す工程において、マスク膜２３のエッチング時間が短くなるため、残存するマスク膜２３をウエットエッチングする際に酸化シリコン膜２１のエッチング量を少なくすることができる。
言い換えれば、酸化シリコン膜２１からゲート絶縁膜１５、ゲート電極１６、第１及び第２の不純物拡散領域１７，１８、及びバーズビーク２６が露出されることを防止できる。
【００２８】
次いで、図８に示す工程では、残存するマスク膜２３及びシリコン窒化膜２２を順次除去する。具体的には、ＨＦ系のエッチング液により、ダメージを受けたマスク膜２３を除去し、その後、熱燐酸により、シリコン窒化膜２２を除去する。
これにより、第１の実施の形態の半導体装置１０が製造される。なお、実際には、図８に示す工程後、図８に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００２９】
第１の実施の形態の半導体装置によれば、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３と、を順次形成した後、斜めイオン注入により、マスク膜２３にイオンを注入することで、ゲート絶縁膜１５の第１の側面１５Ａと第１の不純物拡散領域１７の上面１７ａとで構成される角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、次いで、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００３０】
（第２の実施の形態）
図９〜図１４は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。図９〜図１４において、第１の実施の形態で説明した図１〜図８に示す構造体と同一構成部分には同一符号を付し、その説明を省略する。
【００３１】
図９〜図１４を参照して、第２の実施の形態の半導体装置３０の製造方法について説明する。
始めに、図９に示す工程では、半導体基板１１に素子分離領域１２を形成した後、第１の実施の形態の図１で説明した方法と同様な手法により、第２の側面１５Ｂが対向する一対のゲート絶縁膜１５、及び一対のゲート絶縁膜１５上にそれぞれ配置されるゲート電極１６を形成する。このとき、後述する図１０に示す工程において、斜めイオン注入法によりイオンを注入する際、一対の角部Ｂに形成されたマスク膜２３にイオンが注入されないように、一対のゲート絶縁膜１５の間隔を狭く形成する。
【００３２】
次いで、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第２の不純物拡散領域１８を形成すると共に、ゲート絶縁膜１５と素子分離領域１２との間に位置する半導体基板１１に、第１の不純物拡散領域１７を形成する。つまり、一対のゲート電極１５に対して共通となる第２の不純物拡散領域１８、及びそれぞれのゲート電極１５に対して設けられる第１の不純物拡散領域１７を一括形成する。第１及び第２の不純物拡散領域１７，１８は、第１の実施の形態の図１で説明した方法と同様な手法により形成する。
【００３３】
次いで、第１の実施の形態の図２で説明した方法と同様な手法により、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３（高誘電率絶縁膜２４）と、を順次形成する。
【００３４】
シリコン窒化膜２２の厚さは、例えば、１０ｎｍとすることができる。また、マスク膜２３となる高誘電率絶縁膜２４として、ＨｆＯ膜或いはＨｆＳｉＯ膜等を形成した場合、マスク膜２３の厚さは、例えば、５〜１０ｎｍとすることができる。
【００３５】
次いで、図１０に示す工程では、斜めイオン注入により、マスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３（例えば、角部Ｂに形成されたマスク膜２３）のエッチング速度よりも速くする。
【００３６】
具体的には、図１０において、右斜め下方側、及び左斜め下方側にイオンが照射されるように、斜めイオン注入法により、イオン（例えば、ＣｌイオンやＡｒイオン等）を注入する。このとき、角部Ａに形成されたマスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３にダメージを与える。このとき、ゲート絶縁膜１５の第２の側面１５Ｂと第２の不純物拡散領域１８の上面１８ａとで構成される角部Ｂには、イオンが注入されないようにする。
【００３７】
これにより、角部Ａに形成され、かつダメージを受けたマスク膜２３のエッチング速度を、角部Ｂに形成されたマスク膜２３のエッチング速度よりも速くすることができる。
イオン種としてＣｌイオン或いはＡｒイオンを用いる場合、イオン注入する際のエネルギーは５ＫｅＶとすることができる。また、右斜め下方側からの注入角度α、及び左斜め下方側からの注入角度βは、４０〜５０度の範囲内で適宜選択することができる。
なお、図１０の場合、図１０に示す領域Ｄ（一対の角部Ｂを含む）に形成されたマスク膜２３には、イオンが注入されない。つまり、領域Ｄに形成されたマスク膜２３のエッチング速度は、イオン注入されたマスク膜２３のエッチング速度よりも遅くなる。
【００３８】
次いで、図１１に示す工程では、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３（ダメージを受けたマスク膜２３）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、ＨＦ系のエッチング液を用いたウエットエッチングにより、イオンが注入されたマスク膜２３を除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂに形成されたマスク膜２３を残存させる。
なお、図１１では、領域Ｄに形成されたマスク膜２３（言い換えれば、一対のゲート絶縁膜１５間に形成されたマスク膜２３）が残存した場合を模式的に示している。
【００３９】
次いで、図１２に示す工程では、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図１２に示すように、領域Ｄに形成されたシリコン窒化膜２２のみが残存する。
【００４０】
次いで、図１３に示す工程では、第１の実施の形態で説明した図６に示す工程と同様な手法により、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
【００４１】
次いで、図１４に示す工程では、ＨＦ系のエッチング液により、Ｄ領域に残存するマスク膜２３を除去し、その後、熱燐酸により、Ｄ領域に残存するシリコン窒化膜２２を除去することで、第２の実施の形態の半導体装置３０が製造される。
図１４に示す工程において、通常のイオン注入により、Ｄ領域に残存するマスク膜２３にダメージを与えた後、ＨＦ系のエッチング液により、Ｄ領域に残存するマスク膜２３を除去してもよい。
なお、実際には、図１４に示す工程後、図１４に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００４２】
第２の実施の形態の半導体装置によれば、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第２の不純物拡散領域１８を形成し、次いで、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３（高誘電率絶縁膜２４）と、を順次形成し、その後、斜めイオン注入により、マスク膜２３にイオンを注入することで、角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、その後、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００４３】
（第３の実施の形態）
図１５〜図２０は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。図１５〜図２０において、第２の実施の形態で説明した図９〜図１４に示す構造体と同一構成部分には同一符号を付し、その説明を省略する。
【００４４】
図１５〜図２０を参照して、第３の実施の形態の半導体装置３５の製造方法について説明する。
始めに、図１５に示す工程では、半導体基板１１に素子分離領域１２を形成した後、第１の実施の形態の図１で説明した方法と同様な手法により、第１の側面１５Ａが対向する一対のゲート絶縁膜１５、及び一対のゲート絶縁膜１５上にそれぞれ配置されるゲート電極１６を形成する。このとき、後述する図１６に示す工程において、一対の角部Ａに形成されたマスク膜２３にイオンが注入されないように、一対のゲート絶縁膜１５の間隔を狭く形成する。
【００４５】
次いで、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第１の不純物拡散領域１７を形成すると共に、ゲート絶縁膜１５と素子分離領域１２との間に位置する半導体基板１１に、第２の不純物拡散領域１８を形成する。つまり、一対のゲート電極１５に対して共通となる第１の不純物拡散領域１７、及びそれぞれのゲート電極１５に対して設けられる第２の不純物拡散領域１８を一括形成する。第１及び第２の不純物拡散領域１７，１８は、第１の実施の形態の図１で説明した方法と同様な手法により形成する。
【００４６】
次いで、第１の実施の形態の図２で説明した方法と同様な手法により、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）とを順次形成する。
【００４７】
その後、シリコン窒化膜２２の表面２２ａを覆うマスク膜３６を形成する。具体的には、マスク膜３６として、ポリシリコン膜３７（厚さは、例えば、５〜１０ｎｍ）を形成する。ポリシリコン膜３７は、イオン注入されることで、ウエットエッチングの速度が遅くなる特性を有する。
【００４８】
次いで、図１６に示す工程では、斜めイオン注入により、角部Ｂに形成されたマスク膜２３にイオンを注入することで、角部Ｂに形成されたマスク膜２３のエッチング速度を、角部Ａに形成されたマスク膜２３のエッチング速度よりも遅くする。
【００４９】
具体的には、図１６において、右斜め下方側、及び左斜め下方側にイオン（例えば、Ｂ（ボロン）イオン）が照射されるように、斜めイオン注入法により、マスク膜３６のうち、一対の角部Ａを含む領域Ｅ（一対のゲート電極１６間に位置する領域）に形成された部分以外にイオンを注入することで、イオンが注入されたマスク膜３６のエッチング速度を、領域Ｅに形成されたマスク膜３６のエッチング速度よりも遅くする。
イオン注入量（濃度）に依存するが、イオンが注入されていないマスク膜３６のエッチング速度は、イオンが注入されたマスク膜３６のエッチング速度の５倍程度速くなる。
【００５０】
イオン種としてＢイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができる。右斜め下方側からの注入角度α、及び左斜め下方側からの注入角度βは、４０〜５０度の範囲内で適宜選択することができる。
【００５１】
次いで、図１７に示す工程では、第１のウエットエッチングにより、角部Ａに形成されたマスク膜３６（ポリシリコン膜３７）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、アンモニア系のエッチング液、或いはフッ硝酸液（具体的には、フッ化水素酸ＨＦ，硝酸ＨＮＯ３との混合溶液）を用いたウエットエッチングにより、イオンが注入されていないマスク膜３６（ポリシリコン膜３７）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂに対応するマスク膜３６を残存させる。
なお、図１７では、マスク膜３６のうち、領域Ｅに形成されたマスク膜３６以外の部分が残存した場合を模式的に示している。
【００５２】
次いで、図１８に示す工程では、第２のウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図１８に示すように、領域Ｅに形成されたシリコン窒化膜２２のみが除去される。
【００５３】
次いで、図１９に示す工程では、第１の実施の形態の図６で説明した方法と同様な手法により、一対のゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
【００５４】
次いで、図２０に示す工程では、アンモニア系のエッチング液、或いはフッ硝酸液（具体的には、フッ化水素酸ＨＦ，硝酸ＨＮＯ３との混合溶液）を用いて、残存するマスク膜３６（図１９に示すマスク膜３６）を除去し、その後、熱燐酸により、残存するシリコン窒化膜２２（図１９に示すシリコン窒化膜２２）を除去することで、第３の実施の形態の半導体装置３５が製造される。
なお、実際には、図２０に示す工程後、図２０に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００５５】
第３の実施の形態の半導体装置の製造方法によれば、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第１の不純物拡散領域１７を形成し、その後、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜３６（ポリシリコン膜３７）と、を順次形成し、次いで、斜めイオン注入により、マスク膜３６にイオンを注入することで、角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜３６のエッチング速度を、角部Ｂに形成されたマスク膜２３のエッチング速度よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜３６を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、その後、第２のウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ一対の角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、一対のゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００５６】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００５７】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【００５８】
１０，３０，３５…半導体装置、１１…半導体基板、１１ａ，２１ａ，２２ａ…表面、１２…素子分離領域、１２ａ，１７ａ，１８a…上面、１３…絶縁膜、１４…導電膜１５…ゲート絶縁膜、１５Ａ…第１の側面、１５Ｂ…第２の側面、１６…ゲート電極、１７…第１の不純物拡散領域、１８…第２の不純物拡散領域、２１…シリコン酸化膜、２２…シリコン窒化膜、２３，３６…マスク膜、２４…高誘電率絶縁膜、３７…ポリシリコン膜、Ａ，Ｂ…角部、Ｃ，Ｄ，Ｅ…領域、α，β…注入角度
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置（例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））に設けられたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタには、ドレイン近傍の電界緩和を目的として、ゲート電極と高濃度不純物拡散領域（ソース／ドレイン領域）との間に、低濃度不純物拡散領域（ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）領域）を備えたものがある（例えば、特許文献１参照。）。
しかしながら、上記ＬＤＤ構造では、ホットキャリアの注入により上記ＭＯＳトランジスタを備えた素子が劣化しやすいという問題があった。
【０００３】
そこで、ホットキャリアの問題を解決可能な１つの手段として、ソース領域側及びドレイン領域側のゲート絶縁膜の厚さを厚くすることで、ソース領域側及びドレイン領域側にバーズビークを形成することが行なわれている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−３２９６号公報
【特許文献２】特開平６−２８３６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ソース領域側及びドレイン領域側にバーズビークを形成した場合、しきい値電圧が上昇して、ソース／ドレイン領域の抵抗が高くなるため、ＭＯＳトランジスタの電流駆動能力が低下してしまう。
【０００６】
ところで、ＭＯＳトランジスタの電流駆動能力の低下を抑制する手段として、ソース領域側、ドレイン領域側のいずれか一方のみにバーズビークを形成することが考えられる。
この場合、液状のホトレジストを塗布し、その後、液状のホトレジストを露光・現像処理するとことで、微細化されたゲート電極の一方の側壁のみを覆うホトレジストを形成し、その後、ホトレジストから露出された側を酸化させることで、ドレイン領域側のみにバーズビークを形成する。
【０００７】
しかしながら、微細化されたゲート電極に対して、ゲート電極の一方の側壁のみを覆うホトレジストをパターニングすることは、露光装置の位置精度の観点から、実現することは非常に困難である。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体基板上に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、前記ゲート絶縁膜の第１の側面側に位置する前記半導体基板に、第１の不純物拡散領域を形成すると共に、前記第１の側面の反対側の面である前記ゲート絶縁膜の第２の側面側に位置する前記半導体基板に、第２の不純物拡散領域を形成する工程と、前記ゲート絶縁膜の前記第１及び第２の側面、前記第１及び第２の不純物拡散領域の上面、及び前記ゲート電極を覆うシリコン酸化膜と、該シリコン酸化膜の表面を覆うシリコン窒化膜と、該シリコン窒化膜の表面を覆うマスク膜と、を順次形成する工程と、斜めイオン注入により、前記マスク膜にイオンを注入することで、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記ゲート絶縁膜の第１の側面と前記第１の不純物拡散領域の上面とで構成される角部に形成された前記マスク膜のエッチング速度を、他の部分に形成された前記マスク膜よりも速くする工程と、第１のウエットエッチングにより、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記角部に形成された前記マスク膜を選択的に除去することで、前記シリコン窒化膜の表面の一部を露出させる工程と、第２のウエットエッチングにより、前記マスク膜から露出された前記シリコン窒化膜を選択的に除去して、前記シリコン酸化膜の表面の一部を露出させる工程と、熱酸化法により、前記ゲート絶縁膜の前記第１の側面側にバーズビークを形成する工程と、前記バーズビークを形成後に、前記マスク膜、及び前記シリコン窒化膜を順次除去する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、ゲート絶縁膜の第１及び第２の側面、第１及び第２の不純物拡散領域の上面、及びゲート電極を覆うシリコン酸化膜と、シリコン酸化膜の表面を覆うシリコン窒化膜と、シリコン窒化膜の表面を覆うマスク膜と、を順次形成し、次いで、斜めイオン注入により、マスク膜にイオンを注入することで、シリコン酸化膜及びシリコン窒化膜を介して、ゲート絶縁膜の第１の側面と第１の不純物拡散領域の上面とで構成される角部に形成されたマスク膜のエッチング速度を、他の部分に形成されたマスク膜のエッチング速度よりも速くし、次いで、角部に形成されたマスク膜を選択的に除去することで、シリコン窒化膜の表面の一部を露出させ、次いで、第２のウエットエッチングにより、マスク膜から露出されたシリコン窒化膜を選択的に除去して、シリコン酸化膜の表面の一部を露出させることにより、ホトレジストを用いることなく、かつ角部に形成されたシリコン酸化膜を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜の第１の側面側（言い換えれば、一方の側）にのみ、容易に、かつ精度良く、バーズビークを形成できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その７）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その８）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【図１５】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図１６】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１９】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その５）である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図（その６）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１２】
（第１の実施の形態）
図１〜図８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。図１〜図８において、同一構成部分には同一符号を付す。
【００１３】
図１〜図８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。
始めに、図１に示す工程では、半導体基板１１としてｐ型のシリコン基板を準備し、次いで、半導体基板１１に素子分離領域１２を形成する。素子分離領域１２は、半導体基板１１の表面１１ａ側から素子分離用の溝（図示せず）を形成し、該溝に絶縁膜（例えば、シリコン酸化膜（ＳｉＯ２膜））を埋め込むことで形成する。
【００１４】
次いで、半導体基板１１の表面１１ａに、絶縁膜１３（例えば、シリコン酸化膜（ＳｉＯ２膜））と、導電膜１４（例えば、ポリシリコン膜や金属膜）とを順次積層させ、その後、導電膜１４上に、図示していないパターニングされたホトレジストを形成する。絶縁膜１３の厚さは、例えば、３ｎｍ前後とすることができる。
次いで、該ホトレジストをマスクとする異方性エッチング（具体的には、ドライエッチング）により、絶縁膜１３及び導電膜１４をパターニングすることで、絶縁膜１３よりなるゲート絶縁膜１５と、導電膜１４よりなり、ゲート絶縁膜１５上に配置されたゲート電極１６とを形成する。その後、ホトレジスト（図示せず）を除去する。
【００１５】
次いで、ゲート絶縁膜１５の第１の側面１５Ａ側に位置する半導体基板１１に、第１の不純物拡散領域１７を形成すると共に、第１の側面１５Ａの反対側の面であるゲート絶縁膜１５の第２の側面１５Ｂ側に位置する半導体基板１１に、第２の不純物拡散領域１８を形成する。
具体的には、イオン注入法により、ｎ型不純物（例えば、ヒ素（Ａｓ））を半導体基板１１にイオン注入し、その後、ｎ型不純物を熱拡散させることで、第１及び第２の不純物拡散領域１７，１８を一括形成する。
【００１６】
次いで、図２に示す工程では、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３と、を順次形成する。
【００１７】
具体的には、シリコン酸化膜２１は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法或いはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。シリコン酸化膜２１は、例えば、５ｎｍとすることができる。
シリコン酸化膜２１は、半導体基板１１の表面１１ａ、ゲート絶縁膜１５、及びゲート電極１６を保護するための絶縁膜である。シリコン窒化膜２２の厚さは、例えば、１０ｎｍとすることができる。
マスク膜２３としては、比誘電率が３．９よりも高い絶縁膜である高誘電率絶縁膜２４を形成する。高誘電率絶縁膜２４としては、ＨｆＯ膜或いはＨｆＳｉＯ膜等を用いることができる。マスク膜２３としてＨｆＯ膜或いはＨｆＳｉＯ膜を用いる場合、マスク膜２３の厚さは、例えば、５〜１０ｎｍとすることができる。
【００１８】
次いで、図３に示す工程では、斜めイオン注入により、マスク膜２３にイオンを注入することで、シリコン酸化膜２１及びシリコン窒化膜２２を介して、ゲート絶縁膜１５の第１の側面１５Ａと第１の不純物拡散領域１７の上面１７ａとで構成される角部Ａに形成されたマスク膜２３（以下、「角部Ａに形成されたマスク膜２３」という）のエッチング速度を、他の部分に形成されたマスク膜２３のエッチング速度よりも速くする。
【００１９】
具体的には、図３において、右斜め下方側にイオンが照射されるように、斜めイオン注入法により、イオン（例えば、ＣｌイオンやＡｒイオン等）を注入する。このとき、角部Ａに形成されたマスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３にダメージを与える。また、ゲート絶縁膜１５の第２の側面１５Ｂと第２の不純物拡散領域１８の上面１８ａとで構成される角部Ｂには、イオンが注入されないようにする。
【００２０】
これにより、角部Ａに形成され、かつダメージを受けたマスク膜２３のエッチング速度を、シリコン酸化膜２１及びシリコン窒化膜２２を介して、角部Ｂに形成されたマスク膜２３（以下、「角部Ｂに形成されたマスク膜２３」という）のエッチング速度よりも速くすることができる。
イオン種としてＣｌイオン或いはＡｒイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができ、また、注入角度αは４０〜５０度の範囲内で適宜選択することができる。
なお、図３の場合、図３に示す領域Ｃ（角部Ｂを含む領域）に形成されたマスク膜２３に、イオンが注入されない。つまり、領域Ｃに形成されたマスク膜２３のエッチング速度は、イオン注入されたマスク膜２３のエッチング速度よりも遅くなる。
【００２１】
次いで、図４に示す工程では、第１のウエットエッチングにより、シリコン酸化膜２１及びシリコン窒化膜２２を介して、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、ＨＦ系のエッチング液を用いたウエットエッチングにより、イオンが注入されたマスク膜２３（ダメージを受けたマスク膜２３）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂを覆うようにマスク膜２３を残存させる。図４では、領域Ｃに形成されたマスク膜２３が残存した場合を模式的に示している。
【００２２】
次いで、図５に示す工程では、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図５に示すように、領域Ｃには、シリコン窒化膜２２が残存する。
【００２３】
次いで、図６に示す工程では、熱酸化法により、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
具体的には、ファーネス酸化により、半導体基板１１及びゲート電極１６を酸化させることで、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
ファーネス酸化の条件は、例えば、加熱温度が７５０℃、処理時間（酸化時間）を３０分とすることができる。ゲート絶縁膜１５の厚さが３ｎｍ前後の場合、バーズビーク２６の厚さは、例えば、６ｎｍとすることができる。
【００２４】
なお、ファーネス酸化を用いる場合、半導体基板１１だけでなく、ゲート電極１６も酸化されるため、バーズビーク２６の厚さを厚くする観点から、ゲート電極１６の材料としては、金属膜よりもポリシリコン膜が好ましい。また、ファーネス酸化以外の熱酸化により、上記バーズビーク２６を形成してもよい。
【００２５】
次いで、図７に示す工程では、斜めイオン注入により、残存するマスク膜２３にイオンを注入することで、残存するマスク膜２３にダメージを与える。
【００２６】
具体的には、図７において左斜め下方側にイオンが照射されるように、斜めイオン注入法により、残存するマスク膜２３にイオン（例えば、ＣｌイオンやＡｒイオン等）を注入して、ダメージを与える。イオン種としてＣｌイオン或いはＡｒイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができ、また、注入角度βは４０〜５０度の範囲内で適宜選択することができる。
【００２７】
このように、イオンを注入により、残存するマスク膜２３にダメージを与えることで、後述する図８に示す工程において、残存するマスク膜２３を容易に除去することが可能となる。これにより、図８に示す工程において、マスク膜２３のエッチング時間が短くなるため、残存するマスク膜２３をウエットエッチングする際に酸化シリコン膜２１のエッチング量を少なくすることができる。
言い換えれば、酸化シリコン膜２１からゲート絶縁膜１５、ゲート電極１６、第１及び第２の不純物拡散領域１７，１８、及びバーズビーク２６が露出されることを防止できる。
【００２８】
次いで、図８に示す工程では、残存するマスク膜２３及びシリコン窒化膜２２を順次除去する。具体的には、ＨＦ系のエッチング液により、ダメージを受けたマスク膜２３を除去し、その後、熱燐酸により、シリコン窒化膜２２を除去する。
これにより、第１の実施の形態の半導体装置１０が製造される。なお、実際には、図８に示す工程後、図８に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００２９】
第１の実施の形態の半導体装置によれば、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３と、を順次形成した後、斜めイオン注入により、マスク膜２３にイオンを注入することで、ゲート絶縁膜１５の第１の側面１５Ａと第１の不純物拡散領域１７の上面１７ａとで構成される角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、次いで、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００３０】
（第２の実施の形態）
図９〜図１４は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。図９〜図１４において、第１の実施の形態で説明した図１〜図８に示す構造体と同一構成部分には同一符号を付し、その説明を省略する。
【００３１】
図９〜図１４を参照して、第２の実施の形態の半導体装置３０の製造方法について説明する。
始めに、図９に示す工程では、半導体基板１１に素子分離領域１２を形成した後、第１の実施の形態の図１で説明した方法と同様な手法により、第２の側面１５Ｂが対向する一対のゲート絶縁膜１５、及び一対のゲート絶縁膜１５上にそれぞれ配置されるゲート電極１６を形成する。このとき、後述する図１０に示す工程において、斜めイオン注入法によりイオンを注入する際、一対の角部Ｂに形成されたマスク膜２３にイオンが注入されないように、一対のゲート絶縁膜１５の間隔を狭く形成する。
【００３２】
次いで、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第２の不純物拡散領域１８を形成すると共に、ゲート絶縁膜１５と素子分離領域１２との間に位置する半導体基板１１に、第１の不純物拡散領域１７を形成する。つまり、一対のゲート電極１５に対して共通となる第２の不純物拡散領域１８、及びそれぞれのゲート電極１５に対して設けられる第１の不純物拡散領域１７を一括形成する。第１及び第２の不純物拡散領域１７，１８は、第１の実施の形態の図１で説明した方法と同様な手法により形成する。
【００３３】
次いで、第１の実施の形態の図２で説明した方法と同様な手法により、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３（高誘電率絶縁膜２４）と、を順次形成する。
【００３４】
シリコン窒化膜２２の厚さは、例えば、１０ｎｍとすることができる。また、マスク膜２３となる高誘電率絶縁膜２４として、ＨｆＯ膜或いはＨｆＳｉＯ膜等を形成した場合、マスク膜２３の厚さは、例えば、５〜１０ｎｍとすることができる。
【００３５】
次いで、図１０に示す工程では、斜めイオン注入により、マスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３（例えば、角部Ｂに形成されたマスク膜２３）のエッチング速度よりも速くする。
【００３６】
具体的には、図１０において、右斜め下方側、及び左斜め下方側にイオンが照射されるように、斜めイオン注入法により、イオン（例えば、ＣｌイオンやＡｒイオン等）を注入する。このとき、角部Ａに形成されたマスク膜２３にイオンを注入することで、角部Ａに形成されたマスク膜２３にダメージを与える。このとき、ゲート絶縁膜１５の第２の側面１５Ｂと第２の不純物拡散領域１８の上面１８ａとで構成される角部Ｂには、イオンが注入されないようにする。
【００３７】
これにより、角部Ａに形成され、かつダメージを受けたマスク膜２３のエッチング速度を、角部Ｂに形成されたマスク膜２３のエッチング速度よりも速くすることができる。
イオン種としてＣｌイオン或いはＡｒイオンを用いる場合、イオン注入する際のエネルギーは５ＫｅＶとすることができる。また、右斜め下方側からの注入角度α、及び左斜め下方側からの注入角度βは、４０〜５０度の範囲内で適宜選択することができる。
なお、図１０の場合、図１０に示す領域Ｄ（一対の角部Ｂを含む）に形成されたマスク膜２３には、イオンが注入されない。つまり、領域Ｄに形成されたマスク膜２３のエッチング速度は、イオン注入されたマスク膜２３のエッチング速度よりも遅くなる。
【００３８】
次いで、図１１に示す工程では、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３（ダメージを受けたマスク膜２３）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、ＨＦ系のエッチング液を用いたウエットエッチングにより、イオンが注入されたマスク膜２３を除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂに形成されたマスク膜２３を残存させる。
なお、図１１では、領域Ｄに形成されたマスク膜２３（言い換えれば、一対のゲート絶縁膜１５間に形成されたマスク膜２３）が残存した場合を模式的に示している。
【００３９】
次いで、図１２に示す工程では、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図１２に示すように、領域Ｄに形成されたシリコン窒化膜２２のみが残存する。
【００４０】
次いで、図１３に示す工程では、第１の実施の形態で説明した図６に示す工程と同様な手法により、ゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
【００４１】
次いで、図１４に示す工程では、ＨＦ系のエッチング液により、Ｄ領域に残存するマスク膜２３を除去し、その後、熱燐酸により、Ｄ領域に残存するシリコン窒化膜２２を除去することで、第２の実施の形態の半導体装置３０が製造される。
図１４に示す工程において、通常のイオン注入により、Ｄ領域に残存するマスク膜２３にダメージを与えた後、ＨＦ系のエッチング液により、Ｄ領域に残存するマスク膜２３を除去してもよい。
なお、実際には、図１４に示す工程後、図１４に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００４２】
第２の実施の形態の半導体装置によれば、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第２の不純物拡散領域１８を形成し、次いで、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２と、シリコン窒化膜２２の表面２２ａを覆うマスク膜２３（高誘電率絶縁膜２４）と、を順次形成し、その後、斜めイオン注入により、マスク膜２３にイオンを注入することで、角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜２３のエッチング速度を、他の部分に形成されたマスク膜２３よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜２３を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、その後、第２のウエットエッチングにより、マスク膜２３から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、ゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００４３】
（第３の実施の形態）
図１５〜図２０は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。図１５〜図２０において、第２の実施の形態で説明した図９〜図１４に示す構造体と同一構成部分には同一符号を付し、その説明を省略する。
【００４４】
図１５〜図２０を参照して、第３の実施の形態の半導体装置３５の製造方法について説明する。
始めに、図１５に示す工程では、半導体基板１１に素子分離領域１２を形成した後、第１の実施の形態の図１で説明した方法と同様な手法により、第１の側面１５Ａが対向する一対のゲート絶縁膜１５、及び一対のゲート絶縁膜１５上にそれぞれ配置されるゲート電極１６を形成する。このとき、後述する図１６に示す工程において、一対の角部Ａに形成されたマスク膜２３にイオンが注入されないように、一対のゲート絶縁膜１５の間隔を狭く形成する。
【００４５】
次いで、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第１の不純物拡散領域１７を形成すると共に、ゲート絶縁膜１５と素子分離領域１２との間に位置する半導体基板１１に、第２の不純物拡散領域１８を形成する。つまり、一対のゲート電極１５に対して共通となる第１の不純物拡散領域１７、及びそれぞれのゲート電極１５に対して設けられる第２の不純物拡散領域１８を一括形成する。第１及び第２の不純物拡散領域１７，１８は、第１の実施の形態の図１で説明した方法と同様な手法により形成する。
【００４６】
次いで、第１の実施の形態の図２で説明した方法と同様な手法により、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）とを順次形成する。
【００４７】
その後、シリコン窒化膜２２の表面２２ａを覆うマスク膜３６を形成する。具体的には、マスク膜３６として、ポリシリコン膜３７（厚さは、例えば、５〜１０ｎｍ）を形成する。ポリシリコン膜３７は、イオン注入されることで、ウエットエッチングの速度が遅くなる特性を有する。
【００４８】
次いで、図１６に示す工程では、斜めイオン注入により、角部Ｂに形成されたマスク膜２３にイオンを注入することで、角部Ｂに形成されたマスク膜２３のエッチング速度を、角部Ａに形成されたマスク膜２３のエッチング速度よりも遅くする。
【００４９】
具体的には、図１６において、右斜め下方側、及び左斜め下方側にイオン（例えば、Ｂ（ボロン）イオン）が照射されるように、斜めイオン注入法により、マスク膜３６のうち、一対の角部Ａを含む領域Ｅ（一対のゲート電極１６間に位置する領域）に形成された部分以外にイオンを注入することで、イオンが注入されたマスク膜３６のエッチング速度を、領域Ｅに形成されたマスク膜３６のエッチング速度よりも遅くする。
イオン注入量（濃度）に依存するが、イオンが注入されていないマスク膜３６のエッチング速度は、イオンが注入されたマスク膜３６のエッチング速度の５倍程度速くなる。
【００５０】
イオン種としてＢイオンを用いた場合、イオン注入する際のエネルギーは５ＫｅＶとすることができる。右斜め下方側からの注入角度α、及び左斜め下方側からの注入角度βは、４０〜５０度の範囲内で適宜選択することができる。
【００５１】
次いで、図１７に示す工程では、第１のウエットエッチングにより、角部Ａに形成されたマスク膜３６（ポリシリコン膜３７）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させる。
具体的には、アンモニア系のエッチング液、或いはフッ硝酸液（具体的には、フッ化水素酸ＨＦ，硝酸ＨＮＯ３との混合溶液）を用いたウエットエッチングにより、イオンが注入されていないマスク膜３６（ポリシリコン膜３７）を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させると共に、角部Ｂに対応するマスク膜３６を残存させる。
なお、図１７では、マスク膜３６のうち、領域Ｅに形成されたマスク膜３６以外の部分が残存した場合を模式的に示している。
【００５２】
次いで、図１８に示す工程では、第２のウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。
具体的には、熱燐酸をエッチング液として用いたウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させる。これにより、図１８に示すように、領域Ｅに形成されたシリコン窒化膜２２のみが除去される。
【００５３】
次いで、図１９に示す工程では、第１の実施の形態の図６で説明した方法と同様な手法により、一対のゲート絶縁膜１５の第１の側面１５Ａ側（ドレイン領域側）にバーズビーク２６を形成する。
【００５４】
次いで、図２０に示す工程では、アンモニア系のエッチング液、或いはフッ硝酸液（具体的には、フッ化水素酸ＨＦ，硝酸ＨＮＯ３との混合溶液）を用いて、残存するマスク膜３６（図１９に示すマスク膜３６）を除去し、その後、熱燐酸により、残存するシリコン窒化膜２２（図１９に示すシリコン窒化膜２２）を除去することで、第３の実施の形態の半導体装置３５が製造される。
なお、実際には、図２０に示す工程後、図２０に示す構造体上には、層間絶縁膜、コンタクトプラグ、及び配線（いずれも図示せず）が形成される。
【００５５】
第３の実施の形態の半導体装置の製造方法によれば、一対のゲート絶縁膜１５間に位置する半導体基板１１に、一対のゲート電極１６に対して共通となる第１の不純物拡散領域１７を形成し、その後、素子分離領域１２の上面１２ａ、ゲート絶縁膜１５の第１及び第２の側面１５Ａ，１５Ｂ、第１及び第２の不純物拡散領域１７，１８の上面１７ａ，１８ａ、及びゲート電極１６を覆うシリコン酸化膜２１（ＳｉＯ２膜）と、シリコン酸化膜２１の表面２１ａを覆うシリコン窒化膜２２（ＳｉＮ膜）と、シリコン窒化膜２２の表面２２ａを覆うマスク膜３６（ポリシリコン膜３７）と、を順次形成し、次いで、斜めイオン注入により、マスク膜３６にイオンを注入することで、角部Ａ（ドレイン領域側に形成される角部）に形成されたマスク膜３６のエッチング速度を、角部Ｂに形成されたマスク膜２３のエッチング速度よりも速くし、次いで、第１のウエットエッチングにより、角部Ａに形成されたマスク膜３６を選択的に除去することで、シリコン窒化膜２２の表面２２ａの一部を露出させ、その後、第２のウエットエッチングにより、マスク膜３６から露出されたシリコン窒化膜２２を選択的に除去して、シリコン酸化膜２１の表面２１ａの一部を露出させることにより、ホトレジストを用いることなく、かつ一対の角部Ａに形成されたシリコン酸化膜２１を精度良く露出させることが可能となる。
これにより、一対のゲート絶縁膜１５の第１の側面１５Ａ側（言い換えれば、ドレイン領域側）に、容易に、かつ精度良く、バーズビーク２６を形成できる。
【００５６】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００５７】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【００５８】
１０，３０，３５…半導体装置、１１…半導体基板、１１ａ，２１ａ，２２ａ…表面、１２…素子分離領域、１２ａ，１７ａ，１８a…上面、１３…絶縁膜、１４…導電膜１５…ゲート絶縁膜、１５Ａ…第１の側面、１５Ｂ…第２の側面、１６…ゲート電極、１７…第１の不純物拡散領域、１８…第２の不純物拡散領域、２１…シリコン酸化膜、２２…シリコン窒化膜、２３，３６…マスク膜、２４…高誘電率絶縁膜、３７…ポリシリコン膜、Ａ，Ｂ…角部、Ｃ，Ｄ，Ｅ…領域、α，β…注入角度
【特許請求の範囲】
【請求項１】
半導体基板上に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、
前記ゲート絶縁膜の第１の側面側に位置する前記半導体基板に、第１の不純物拡散領域を形成すると共に、前記第１の側面の反対側の面である前記ゲート絶縁膜の第２の側面側に位置する前記半導体基板に、第２の不純物拡散領域を形成する工程と、
前記ゲート絶縁膜の前記第１及び第２の側面、前記第１及び第２の不純物拡散領域の上面、及び前記ゲート電極を覆うシリコン酸化膜と、該シリコン酸化膜の表面を覆うシリコン窒化膜と、該シリコン窒化膜の表面を覆うマスク膜と、を順次形成する工程と、
斜めイオン注入により、前記マスク膜にイオンを注入することで、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記ゲート絶縁膜の第１の側面と前記第１の不純物拡散領域の上面とで構成される角部に形成された前記マスク膜のエッチング速度を、他の部分に形成された前記マスク膜よりも速くする工程と、
第１のウエットエッチングにより、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記角部に形成された前記マスク膜を選択的に除去することで、前記シリコン窒化膜の表面の一部を露出させる工程と、
第２のウエットエッチングにより、前記マスク膜から露出された前記シリコン窒化膜を選択的に除去して、前記シリコン酸化膜の表面の一部を露出させる工程と、
熱酸化法により、前記ゲート絶縁膜の前記第１の側面側にバーズビークを形成する工程と、
前記バーズビークを形成後に、前記マスク膜、及び前記シリコン窒化膜を順次除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜の第２の側面が対向するように、一対の前記ゲート絶縁膜を形成すると共に、一対の前記ゲート絶縁膜上にそれぞれ前記ゲート電極を形成し、
一対の前記ゲート絶縁膜間に位置する前記半導体基板に、一対の前記ゲート電極に対して共通となる前記第２の不純物拡散領域を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜の第１の側面が対向するように、一対の前記ゲート絶縁膜を形成すると共に、一対の前記ゲート絶縁膜上にそれぞれ前記ゲート電極を形成し、
一対の前記ゲート絶縁膜間に位置する前記半導体基板に、一対の前記ゲート電極に対して共通となる前記第１の不純物拡散領域を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記マスク膜として、高誘電率絶縁膜を形成し、
前記斜めイオン注入の工程では、前記シリコン酸化膜及び前記シリコン窒素膜を介して、前記角部に形成された前記マスク膜に前記イオンを注入することで、該マスク膜にダメージを与えて、前記イオンが注入された前記マスク膜のエッチング速度を速くし、
前記第１のウエットエッチングの工程では、前記ダメージを受けた前記マスク膜を選択的に除去することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記高誘電率絶縁膜の比誘電率は、３．９よりも高いことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記高誘電率絶縁膜として、ＨｆＯ膜或いはＨｆＳｉＯ膜を用いることを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項７】
前記ダメージを受けた前記マスク膜の除去には、ＨＦ（フッ化水素）系のエッチング液を用いることを特徴とする請求項４ないし６のうち、いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記マスク膜として、ポリシリコン膜を形成し、
前記斜めイオン注入の工程では、前記シリコン酸化膜及び前記シリコン窒素膜を介して、前記角部に形成された前記マスク膜に前記イオンを注入しないことで、前記イオンが注入された前記マスク膜よりもエッチング速度を遅くし、
前記第１のウエットエッチングの工程では、前記イオンが注入されていない前記マスク膜を選択的に除去することを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項９】
前記第１の不純物拡散領域は、ドレイン領域であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記バーズビークは、ファーネス酸化により形成することを特徴とする請求項１ないし９のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１】
半導体基板上に、ゲート絶縁膜を介して、ゲート電極を形成する工程と、
前記ゲート絶縁膜の第１の側面側に位置する前記半導体基板に、第１の不純物拡散領域を形成すると共に、前記第１の側面の反対側の面である前記ゲート絶縁膜の第２の側面側に位置する前記半導体基板に、第２の不純物拡散領域を形成する工程と、
前記ゲート絶縁膜の前記第１及び第２の側面、前記第１及び第２の不純物拡散領域の上面、及び前記ゲート電極を覆うシリコン酸化膜と、該シリコン酸化膜の表面を覆うシリコン窒化膜と、該シリコン窒化膜の表面を覆うマスク膜と、を順次形成する工程と、
斜めイオン注入により、前記マスク膜にイオンを注入することで、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記ゲート絶縁膜の第１の側面と前記第１の不純物拡散領域の上面とで構成される角部に形成された前記マスク膜のエッチング速度を、他の部分に形成された前記マスク膜よりも速くする工程と、
第１のウエットエッチングにより、前記シリコン酸化膜及び前記シリコン窒化膜を介して、前記角部に形成された前記マスク膜を選択的に除去することで、前記シリコン窒化膜の表面の一部を露出させる工程と、
第２のウエットエッチングにより、前記マスク膜から露出された前記シリコン窒化膜を選択的に除去して、前記シリコン酸化膜の表面の一部を露出させる工程と、
熱酸化法により、前記ゲート絶縁膜の前記第１の側面側にバーズビークを形成する工程と、
前記バーズビークを形成後に、前記マスク膜、及び前記シリコン窒化膜を順次除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜の第２の側面が対向するように、一対の前記ゲート絶縁膜を形成すると共に、一対の前記ゲート絶縁膜上にそれぞれ前記ゲート電極を形成し、
一対の前記ゲート絶縁膜間に位置する前記半導体基板に、一対の前記ゲート電極に対して共通となる前記第２の不純物拡散領域を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜の第１の側面が対向するように、一対の前記ゲート絶縁膜を形成すると共に、一対の前記ゲート絶縁膜上にそれぞれ前記ゲート電極を形成し、
一対の前記ゲート絶縁膜間に位置する前記半導体基板に、一対の前記ゲート電極に対して共通となる前記第１の不純物拡散領域を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記マスク膜として、高誘電率絶縁膜を形成し、
前記斜めイオン注入の工程では、前記シリコン酸化膜及び前記シリコン窒素膜を介して、前記角部に形成された前記マスク膜に前記イオンを注入することで、該マスク膜にダメージを与えて、前記イオンが注入された前記マスク膜のエッチング速度を速くし、
前記第１のウエットエッチングの工程では、前記ダメージを受けた前記マスク膜を選択的に除去することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記高誘電率絶縁膜の比誘電率は、３．９よりも高いことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記高誘電率絶縁膜として、ＨｆＯ膜或いはＨｆＳｉＯ膜を用いることを特徴とする請求項４または５記載の半導体装置の製造方法。
【請求項７】
前記ダメージを受けた前記マスク膜の除去には、ＨＦ（フッ化水素）系のエッチング液を用いることを特徴とする請求項４ないし６のうち、いずれか１項記載の半導体装置の製造方法。
【請求項８】
前記マスク膜として、ポリシリコン膜を形成し、
前記斜めイオン注入の工程では、前記シリコン酸化膜及び前記シリコン窒素膜を介して、前記角部に形成された前記マスク膜に前記イオンを注入しないことで、前記イオンが注入された前記マスク膜よりもエッチング速度を遅くし、
前記第１のウエットエッチングの工程では、前記イオンが注入されていない前記マスク膜を選択的に除去することを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項９】
前記第１の不純物拡散領域は、ドレイン領域であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記バーズビークは、ファーネス酸化により形成することを特徴とする請求項１ないし９のうち、いずれか１項記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−５９８２８（Ｐ２０１２−５９８２８Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２００００５（Ｐ２０１０−２００００５）
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]