半導体装置及びその製造方法
【課題】プローブとパッドとを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる方法の提供。
【解決手段】半導体装置は、電気的特性の検査を行う検査装置のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されている。この構造により、パッド９上でオーバードライブされるプローブ８の先端部８ａとパッド９の表面との摩擦を大きくすることができる。オーバードライブの際に、パッド９の表面に元々生成されている絶縁物をプローブ８の先端部８ａで掻き取るようにして十分に剥がすことができる。こうすることで、プローブ８とパッド９とを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。
【解決手段】半導体装置は、電気的特性の検査を行う検査装置のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されている。この構造により、パッド９上でオーバードライブされるプローブ８の先端部８ａとパッド９の表面との摩擦を大きくすることができる。オーバードライブの際に、パッド９の表面に元々生成されている絶縁物をプローブ８の先端部８ａで掻き取るようにして十分に剥がすことができる。こうすることで、プローブ８とパッド９とを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の電気的特性検査の際には、検査装置のプローブを半導体装置のパッドへ低接触抵抗で電気的に接続することが好ましい。特に、アナログ信号を扱う場合、接触抵抗の大きさによっては、検査結果が非常に不安定となるという課題がある。
【０００３】
ところで、パッドは一般的にアルミなどの金属膜により構成されているため、パッドの表面には、アルミナ等の絶縁物が自然に生成される。このため、この絶縁物がパッドとプローブとの電気的接続を阻害することがある。
【０００４】
しかしながら、一般的な半導体装置では、パッドが平坦に形成されているため、プローブをパッドへ接触させて該パッド上でオーバードライブする際に、プローブの先端がパッド上を滑り易い。従って、パッドの表面に生成されているアルミナ等の絶縁物を十分に剥がすことができないままで測定を行うこととなり、すなわち、プローブをパッドへ低接触抵抗で接続できずに測定を行うこととなり、測定が不安定となるという課題がある。
【０００５】
特許文献１には、プローブの先端部よりも大径に設定された複数の穴をパッドに形成し、この穴内にプローブの先端部を入り込ませる技術が開示されている。特許文献１には、穴内にプローブの先端部を入り込ませることによって、プローブとパッドとの接触面積を増加させ、プローブとパッドとの接触性を高めることができる旨の記載がある。
【０００６】
特許文献２には、パッドの表面に凹凸を形成し、該表面にプローブの先端を垂直に突き当てることにより、該表面における凸部をプローブにより押しつぶす技術が開示されている。特許文献２には、この押しつぶしによって、凸部の表面に存在した金属酸化膜を破壊し、その金属酸化膜の下に隠れていたパッドの表面を露出させ、この表面とプローブとを低抵抗で接触させることができる旨の記載がある。なお、特許文献２では、パッドを構成する金属膜をエッチングするに際し、エッチングスピードがグレイン方向により異なることを利用して、パッドに凹凸形状を形成する。
【０００７】
特許文献３には、下地層の凹凸形状を表層のパッドへ反映させることにより、パッドの表面も凹凸形状に形成する技術が開示されている。特許文献３には、凹凸形状とされているパッドの表面上でプローブをオーバードライブすることにより、該プローブの先端によってパッド表面の絶縁物を剥がし、プローブとパッドとの接触性を高めることができる旨の記載がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−６４１２３号公報
【特許文献２】特開２００１−１７４５１４号公報
【特許文献３】特開平１０−１８９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１の技術では、パッドにはプローブの先端部よりも大径の穴が形成されている。このため、特許文献１の技術において、例えば特許文献３のようにプローブをパッドに対して斜めに配置し、該プローブをパッド上でオーバードライブさせる場合、パッドの穴に対してプローブの先端部が引っ掛かるため、オーバードライブ動作を好適に実施できないばかりか、プローブによりパッドを損傷してしまうことがあるという課題がある。
【００１０】
特許文献２では、エッチングスピードがグレイン方向により異なることを利用して、パッドの表面に凹凸形状を形成するため、凹凸の高低差が小さい上、凹凸の表面が丸みを帯びている。このため、仮に、特許文献２の構造のパッド上で、プローブをオーバードライブさせたとしても、プローブによってパッド表面の絶縁物を十分に剥がしてプローブとパッドとの接触性を高めることは、困難である。なお、特許文献２の技術は、プローブをパッド上でオーバードライブさせるのではなく、プローブをパッドに垂直に突き当てて、パッド表面の凸部の表層部を破壊し、その下に隠れていたパッドの表面を露出させ、この表面にプローブの先端を接触させることを目的としている。このため、特許文献２では、そもそも、パッド表面の凸部の表面は、平坦であるよりも、むしろ、丸みを帯びていることが好ましいと考えられる。
【００１１】
特許文献３では、下地層（層間絶縁膜）の凹凸形状を表層のパッドへ反映させることにより、パッドの表面も凹凸形状に形成しているため、凹凸の高低差が小さい上、凹凸の表面が丸みを帯びている。このため、プローブの先端で絶縁物を掻き取るようにして剥がす動作を好適に実施しにくいばかりか、検査を繰り返すことにより凹凸形状が摩耗する結果、パッド表面を平坦に形成した場合と実質的に相違無い状態となってしまうという課題がある。
【００１２】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことは困難だった。
【課題を解決するための手段】
【００１３】
本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを備え、前記パッドの少なくとも表層部には、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状が形成されていることを特徴とする半導体装置を提供する。
【００１４】
この半導体装置によれば、パッドの少なくとも表層部を凹凸形状としたことにより、パッド上でオーバードライブされるプローブの先端とパッドの表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッドの表面に元々生成されている絶縁物をプローブの先端で掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッドの表面にプローブの先端を低抵抗で接触させることができる。更に、凸部の頂部が平坦であるため、凸部が丸まっている場合と比べて、より容易且つ確実に、プローブによって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合と比べて、凸部が丸まりにくいため、パッドの耐用回数を増加させることができる。また、凹部の内径がプローブの先端部よりも小径であるため、プローブの先端部が凹部内に入り込まないようにでき、好適にプローブをパッドの表面上でオーバードライブさせることができる。
【００１５】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。よって、プローブとパッドとを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【００１６】
また、本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状を形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【００１７】
また、本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【００１８】
この半導体装置の製造方法によれば、パッドの少なくとも表層部に凹凸形状を形成するので、パッド上でオーバードライブされるプローブの先端とパッドの表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッドの表面に生成されている絶縁物をプローブの先端で掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッドの表面にプローブの先端を低抵抗で接触させることができる。更に、凹凸形状を、フォトリソグラフィを用いたパターニングにより形成するので、凹凸形状における凸部の頂部を平坦（少なくとも、特許文献２、３の場合よりも平坦）にできる。よって、凸部が丸まっている場合と比べて、より容易且つ確実に、プローブによって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合と比べて、凸部が丸まりにくいため、パッドの耐用回数を増加させることができる。また、凹部の内径をプローブの先端部よりも小径にするため、プローブの先端部が凹部内に入り込まないようにでき、好適にプローブをパッドの表面上でオーバードライブさせることができる。ところで、特許文献２の技術では、凹凸形状がパッドの材質となる金属グレインに依存するため、凹凸形状の自由度が低く、プローブに最適な凹凸の形成が困難となる可能性がある。また、特許文献３の技術では、層間絶縁膜を島状に残留させ、この層間絶縁膜の間隔を介して最上層配線を下層配線に接触させている構造であるため、層間絶縁膜の間隔が密になると、最上層配線と下層配線との密着性が低下し、これら両配線との電気的接続が十分でなくなる可能性がある。このため、層間の絶縁膜の間隔に制約が発生する可能性がある。これに対し、本発明では、パッドの凹凸形状をフォトリソグラフィを用いたパターニングにより形成するため、その凹凸形状の寸法（凹部の内径、凸部の幅等）の自由度が高く、プロービングに最適な凹凸形状を容易に形成することができる。
【００１９】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。よって、プローブとパッドとを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【発明の効果】
【００２０】
本発明によれば、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る半導体装置の層構造の要部を示す断面図である。
【図２】第１の実施形態に係る半導体装置のパッドを示す平面図である。
【図３】プローブを凹凸形状のパッド上でオーバードライブさせる状態を示す要部断面図である。
【図４】第１の実施形態に係る半導体装置の変形例におけるパッドを示す平面図である。
【図５】第２の実施形態に係る半導体装置の層構造の要部を示す断面図である。
【図６】パッドの凹凸形状における凸部の断面形状の変形例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００２３】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置１００の層構造の要部を示す断面図、図２は半導体装置１００のパッド９を示す平面図、図３はプローブ８をパッド９上でオーバードライブさせる状態を示す要部断面図である。
【００２４】
本実施形態に係る半導体装置１００は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されている。また、本実施形態に係る半導体装置の製造方法は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を形成する工程を備え、その工程は、パッド９の少なくとも表層部に、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状を形成する工程を含む。また、本実施形態に係る半導体装置の製造方法は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を形成する工程を備え、その工程は、パッド９の少なくとも表層部に、凹部２１の内径がプローブ８の先端部８ａよりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含む。以下、詳細に説明する。
【００２５】
先ず、半導体装置１００の構成を説明する。
【００２６】
図１に示すように、本実施形態に係る半導体装置１００は、第１配線層間膜１と、第２配線層間膜２と、下層配線４と、最上層配線５と、プラグ６と、第１バリアメタル層１１と、第２バリアメタル層１２と、第３バリアメタル層１３と、第４バリアメタル層１４と、パッシベーション膜７と、を備えて構成されている。この半導体装置１００の一部分は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８（図３）が接触されるパッド９を構成している。
【００２７】
第１配線層間膜１上には、所定のパターン形状の第１バリアメタル層１１が形成されている。この第１バリアメタル層１１上には、該第１バリアメタル層１１と同様のパターン形状の下層配線４が形成されている。下層配線４上には、第２バリアメタル層１２が形成されている。第２バリアメタル層１２は、例えば、下層配線４の表側（図１の上側）の面と第２配線層間膜２との間に介在している。
【００２８】
第２配線層間膜２は、第１配線層間膜１、下層配線４及び第２バリアメタル層１２を覆うように形成されている。第２配線層間膜２には、ビアホール６ａと、開口２ａと、が形成されている。ビアホール６ａには、第３バリアメタル層１３を介してプラグ６が埋め込まれている。半導体装置１００の表側（図１の上側）の部分のうち、第２配線層間膜２の開口２ａの内側の部分がパッド９を構成している。
【００２９】
第３バリアメタル層１３は、例えば、パッド９の部分における最上層配線５と下層配線４との間の部分と、第２配線層間膜２の表側（図１の上側）の面と最上層配線５の裏側（図１の下側）の面と、第２配線層間膜２の開口２ａの内周壁と最上層配線５との間に、それぞれ介在している。第３バリアメタル層１３のパターンの平面形状は、最上層配線５と同様である。
【００３０】
最上層配線５は、パッド９の部分と、パッド９以外の部分とで、それぞれ所定のパターン形状に形成されている。最上層配線５は、パッド９の部分では、例えば、図１及び図２に示すような凹凸形状とされている。具体的には、本実施形態の場合、例えば、図２に示すように、パッド９の部分に位置する最上層配線５は、格子状のパターン形状に形成されている。
【００３１】
ここで、パッド９の部分に位置する最上層配線５の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。
【００３２】
また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」とは、必ずしも完全に平坦であることを意味するわけではない。例えば、少なくとも、特許文献２のようにエッチングスピードがグレイン方向により異なることを利用して凹凸形状を形成した場合における凸部の頂部よりも平坦であること、或いは、特許文献３のように下地層の凹凸形状を表層に反映させた場合における凸部の頂部よりも平坦であること、を意味する。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。なお、フォトリソグラフィを用いたパターニングとは、フォトリソグラフィによってフォトレジストをパターン形成し、そのフォトレジストを介してエッチングを行うことによって、パターニングを行うこと（厳密には、更にそのフォトレジストを除去すること）を意味する。
【００３３】
第４バリアメタル層１４は、最上層配線５の表側（図１の上側）の面とパッシベーション膜７との間に介在している。
【００３４】
パッシベーション膜７は、パッド９以外の部分に形成されている最上層配線５どうしの間隔に位置する第２配線層間膜２と、第４バリアメタル層１４と、を覆うように形成されている。パッシベーション膜７には、第２配線層間膜２の開口２ａに連なるような開口７ａが形成されている。これら開口７ａ及び開口２ａを介して、パッド９は半導体装置１００の表側に臨まされている。
【００３５】
ここで、パッド９は、例えば、下層配線４、最上層配線５、第１バリアメタル層１１及び第３バリアメタル層１３により構成されている。そして、上述のように、パッド９の表層部には、凹凸形状が形成されている。この凹凸形状は、本実施形態の場合、例えば、最上層配線５及び第３バリアメタル層１３の２層構造となっている。この層構造のうち、配線層は、最上層配線５の１層となっている。すなわち、本実施形態の場合、パッド９を構成する配線としては、下層配線４と最上層配線５との２層の配線を備えるが、このうち最上層の配線である最上層配線５のみにより凹凸形状が構成されている。このように、パッド９は複数層の配線（例えば、最上層配線５と下層配線４との２層の配線）からなる積層構造をなし、複数層の配線のうちの最上層の配線（最上層配線５）により凹凸形状が構成されている。なお、凹凸形状を構成する最上層配線５は、下層配線４上に、（該下層配線４との間に）絶縁層を介さずに、島状に配置されている。
【００３６】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３７】
先ず、第１配線層間膜１上に、第１バリアメタル層１１を構成する金属膜（例えば、チタン、又は窒化チタンからなる）と、下層配線４を構成する金属膜（例えば、アルミからなる）と、第２バリアメタル層１２を構成する金属膜（例えば、チタン、又は窒化チタンからなる）と、をこの順に成膜する。
【００３８】
次に、これら３層の金属膜に対し、一括して、フォトリソグラフィを用いたパターニングを行う。このパターニングは、パッド９が形成される範囲と、後に形成されるビアホール６ａの下側及びその周囲とに、第１バリアメタル層１１、下層配線４及び第２バリアメタル層１２が残留するように行う。
【００３９】
次に、第２配線層間膜２を成膜する。これにより、第２配線層間膜２が、第２バリアメタル層１２、下層配線４及び第１バリアメタル層１１のパターンと、このパターンから露出している第１配線層間膜１と、を覆った状態となる。
【００４０】
次に、フォトリソグラフィを用いたパターニングによって、この第２配線層間膜２にビアホール（ｖｉａ ｈｏｌｅ）６ａと開口２ａとを一括して形成する。なお、このパターニングにおけるエッチングでは、例えば、パッド９の部分、並びに、プラグ６の直下における第２バリアメタル層１２の除去も併せて行う。
【００４１】
次に、第３バリアメタル層１３を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を成膜する。これにより、第３バリアメタル層１３が、第２配線層間膜２と、開口２ａ及びビアホール６ａを介して露出していた第２バリアメタル層１２と、を覆った状態となる。
【００４２】
次に、ビアホール６ａ内が埋まるように金属膜を成膜することにより、該ビアホール６ａ内にプラグ６を形成する。なお、この金属膜の成膜後、全面エッチバックを行うことにより、該金属膜においてプラグ６を構成する部分以外は除去される。つまり、ビアホール６ａは狭い開口であるため、該ビアホール６ａ内のプラグ６のみが残留し、広く開口した開口２ａ内の金属膜は除去される。
【００４３】
次に、最上層配線５を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、最上層配線５が第２配線層間膜２、プラグ６及び第３バリアメタル層１３を覆った状態となる。次に、第４バリアメタル層１４を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を最上層配線５上に成膜する。
【００４４】
次に、最上層配線５に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の最上層配線５と、パッド９の部分に位置する最上層配線５と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の最上層配線５のパターニングと、パッド９の部分に位置する最上層配線５のパターニングと、を一括して行う。なお、ここでのパターニングでは、最上層配線５だけでなく、その下層に位置する第３バリアメタル層１３と、最上層配線５の上層に位置する第４バリアメタル層１４についても、一括してパターニングする。なお、後述するように、パッド９の部分の第２バリアメタル層１２を残留させる構造でも良く、その場合、ここでは、第２バリアメタル層１２についても一括してパターニングする。
【００４５】
ここで、パッド９の部分に位置する最上層配線５のパターン形状は、例えば、図１及び図２に示すように、凹凸形状とする。具体的には、本実施形態の場合、例えば、図２に示すように、パッド９の部分に位置する最上層配線５を格子状のパターン形状に形成する。
【００４６】
ここで、パッド９の部分に位置する最上層配線５の凹凸形状における凹部２１の内径は、プローブ８の先端部８ａよりも小径に設定する。また、凹凸形状における凸部２２の頂部がなるべく平坦となるように、フォトリソグラフィ条件を適宜に設定する。ここで言う「平坦」の定義は上述した通りである。フォトリソグラフィ条件を適宜に設定することにより、平坦性の高い凸部２２を形成することができる。
【００４７】
次に、パッシベーション膜７を成膜する。これにより、パッシベーション膜７が、第４バリアメタル層１４、最上層配線５及び第３バリアメタル層１３からなるパターン（パッド９以外の部分）と、第４バリアメタル層１４、最上層配線５、第３バリアメタル層１３及び第２バリアメタル層１２からなるパターン（パッド９の部分）と、これらのパターンから露出している下層配線４と、を覆った状態となる。
【００４８】
次に、フォトリソグラフィを用いたパターニングにより、パッシベーション膜７に開口７ａを形成する。次に、この開口７ａを介したエッチングにより、該開口７ａ内に位置する第４バリアメタル層１４を除去する。
【００４９】
これにより、図１に示す半導体装置１００が得られる。
【００５０】
次に、動作を説明する。
【００５１】
半導体装置１００の電気的特性の検査を行うには、例えば、先ず、半導体装置１００と、検査装置（全体図示略）のプローブ８（図３）と、の位置合わせを行う。具体的には、例えば、先ず、半導体装置１００を水平に配置し、この半導体装置１００のパッド９の上方にプローブ８の先端部８ａを配置する。なお、プローブ８は、例えば、図３に示すように、パッド９に対して斜めに配置する。この状態で、プローブ８を半導体装置１００に対して相対的に下降させる（半導体装置１００をプローブ８に対して相対的に上昇させる、とも言える）。その結果、図３に示すように、プローブ８の先端部８ａが半導体装置１００のパッド９に接触した状態となる。
【００５２】
このように接触した状態で、プローブ８をオーバードライブさせる。すなわち、このように接触した状態から、プローブ８を半導体装置１００に対して相対的に、更に僅かだけ下降させることにより、プローブ８の先端部８ａを、パッド９の表面に沿って、図３の矢印Ａ方向へと滑動させる。
【００５３】
ここで、パッド９の表層部は、上述のように凹凸形状とされている。このため、パッド９の表面とプローブ８の先端部８ａとの摩擦力は、パッドの表面が平坦に形成されている場合よりも大きい。このため、パッド９の表面にアルミナ等の絶縁物が自然に成膜されている場合には、プローブ８の先端部８ａがパッド９の表面に沿って滑動する際に、該先端部８ａでこの絶縁物を掻き取るようにして剥がすことができる。
【００５４】
よって、プローブ８の先端部８ａを、絶縁物が剥がされた後のパッド９の表面（最上層配線５の表面）に接触させることができるため、プローブ８とパッド９とを低抵抗で電気的に接続させることが可能となる。つまり、プローブ８とパッド９との電気的導通を確実に行うことができるので、半導体装置１００の電気的特性の検査を適切に行うことができる。
【００５５】
パッド９の凹凸形状における凹部２１の内径は、プローブ８の先端部８ａの外径よりも小径に設定されているので、該先端部８ａが凹部２１内に入り込まないようにできる。よって、先端部８ａを好適に、パッド９の表面に沿って滑動させることができる。
【００５６】
また、パッド９の凹凸形状における凸部２２の頂部は平坦であるので、凸部の頂部が元々丸みを帯びている場合（特許文献２、３）と比べると、検査を繰り返し行っても（プローブ８のオーバードライブを繰り返し行っても）、凸部２２が丸まった状態となりにくい。よって、パッド９とプローブ８の先端部８ａとの摩擦力の大きさを好適に維持することができる（パッド９の耐用回数を増加させることができる）。
【００５７】
なお、例えば、図２に示す矢印Ａのように、パッド９の表層部を構成する格子状の凹凸形状における格子に対して交差する方向（例えば、矢印Ａのように、格子に対して直交する方向）へプローブ８（図３）がオーバードライブされるように、パッド９に対するプローブ８の傾斜方向と、パッド９の向きと、を設定することが好ましい。
【００５８】
なお、念のために言及すると、図１では、主にパッド９の層構造を説明できるような示し方をしており、パッド９の表層部における凹凸の数を極端に少なくしている。実際には、例えば、図３に示すように、パッド９には十分な数の凹凸が形成されており、このパッド９上でプローブ８を不都合無くオーバードライブできるようになっている。
【００５９】
以上のような第１の実施形態によれば、半導体装置１００は、電気的特性の検査を行う検査装置のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されているので、パッド９上でオーバードライブされるプローブ８の先端部８ａとパッド９の表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッド９の表面に生成されている絶縁物をプローブ８の先端部８ａで掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッド９の表面（最上層配線５の表面）にプローブ８の先端を低抵抗で接触させることができる。更に、凸部２２の頂部が平坦であるため、凸部が丸まっている場合（特許文献２、３）と比べて、より容易且つ確実に、プローブ８によって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合（特許文献２、３）と比べて、凸部２２が丸まりにくいため、パッド９の耐用回数を増加させることができる。また、凹部２１の内径がプローブ８の先端部８ａよりも小径であるため、プローブの先端部８ａが凹部２１内に入り込まないようにでき、好適にプローブ８をパッド９の表面上でオーバードライブさせることができる。
【００６０】
このように、プローブ８をパッド９上でオーバードライブすることによって、パッド９上の絶縁物を十分に剥がすことができるので、プローブ８とパッド９とを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【００６１】
また、第１の実施形態によれば、パッド９の凹凸形状を、フォトリソグラフィを用いたパターニングにより形成するので、凹凸形状における凸部２２の頂部を平坦（少なくとも、特許文献２、３の場合よりも平坦）にできる。よって、上述したような効果を奏することができる。しかも、凹凸形状の寸法（凹部２１の内径、凸部２２の幅等）の設計の自由度が高く、オーバードライブによるプロービングに最適な凹凸形状を容易に形成することができる。
【００６２】
また、複数層の配線には、凹凸形状を構成する最上層配線５と、その下層に位置する下層配線４と、が含まれ、凹凸形状を構成する最上層配線５は、下層配線４上に、絶縁層を介さずに、島状に配置されているので、例えば特許文献３のように下層配線上に絶縁層を介して最上層配線を配置した場合と比べて、凹凸形状の高低差を十分に確保することができる。よって、オーバードライブによって絶縁物を剥がす動作を好適に行うことができる。また、特許文献３では、最上層配線と下層配線との間の層間絶縁膜を島状に残留させ、この層間絶縁膜の間隔を介して、最上層配線を下層配線に接触させている構造であるため、層間絶縁膜の間隔が密になると、最上層配線と下層配線との密着性が低下し、これら両配線の電気的接続が十分でなくなる可能性がある。このため、層間絶縁膜の間隔を密にはできないので、その間隔の広さに制約が発生する可能性がある。よって、パッドの凹凸形状をプロービングのための最適な間隔で形成できない可能性がある。これに対し、本実施形態では、このように、最上層配線５は、下層配線４上に、絶縁層を介さずに、島状に配置されているので、最上層配線５と下層配線４との密着性を高め、これら両配線の電気的接続をより確実に行うことができる。よって、このことからも、凸部２２の間隔を高い自由度で設計することが可能となり、パッド９の凹凸形状をプロービングのための最適な間隔に設定することが可能となる。
【００６３】
＜第１の実施形態の変形例＞
図４は第１の実施形態に係る半導体装置１００の変形例におけるパッド９を示す平面図である。上述の第１の実施形態では、パッド９の表層部を格子状に形成することによって、該表層部を凹凸形状とした例を説明したが、この変形例では、図４に示すように、パッド９の表層部を、互いに平行な複数の列構造により構成する。
【００６４】
すなわち、例えば、図１に示す最上層配線５、第２バリアメタル層１２及び第３バリアメタル層１３からなる層構造部分に、溝状の凹部２１と、リブ状の凸部２２と、が交互に形成されるようにパターニングする。
【００６５】
この変形例の場合も、上記の第１の実施形態と同様の効果が得られる。
【００６６】
なお、この変形例の場合、例えば、図４に示す矢印Ｂのように、パッド９の表層部を構成する列構造の列方向に対して交差する方向（例えば、矢印Ｂのように、この列方向に対して直交する方向）へプローブ８（図３）がオーバードライブされるように、パッド９に対するプローブ８の傾斜方向と、パッド９の向きと、を設定することが好ましい。
【００６７】
〔第２の実施形態〕
図５は第２の実施形態に係る半導体装置２００の層構造の要部を示す断面図である。
【００６８】
上述の第１の実施形態では、パッド９を構成する複数層の配線のうち、最上層の配線である最上層配線５により凹凸形状を構成した例を説明した。ここで、最上層配線５の膜厚は、半導体装置１００の使用時（検査装置による検査時ではなく）に、該最上層配線５に流す電流の大きさに応じて、適宜に設定されている。このため、上記の第１の実施形態のように（配線層のうち）最上層配線５の一層のみにより凹凸形状を形成したのでは、凹凸形状の高低差が不足し、オーバードライブによって絶縁物を剥がす動作を好適に行うことが困難となる場合も有り得る。
【００６９】
そこで、第２の実施形態では、以下に説明するようにして、凹凸形状の高低差を十分に確保できるようにする。
【００７０】
図５に示すように、本実施形態に係る半導体装置２００は、第１配線層間膜１と、第２配線層間膜２と、第３配線層間膜３と、第１下層配線３１と、第２下層配線３２と、最上層配線３３と、プラグ６と、プラグ４１と、第１バリアメタル層１１と、第２バリアメタル層１２と、第３バリアメタル層１３と、第４バリアメタル層１４と、第５バリアメタル層１５と、第６バリアメタル層１６と、パッシベーション膜７と、を備えて構成されている。この半導体装置２００の一部分は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８（図３参照）が接触されるパッド９を構成している。
【００７１】
第１配線層間膜１上には、所定のパターン形状の第１バリアメタル層１１が形成されている。この第１バリアメタル層１１上には、該第１バリアメタル層１１と同様のパターン形状の第１下層配線３１が形成されている。なお、第１下層配線３１は、上記の第１の実施形態における下層配線４に相当する。この第１下層配線３１上には、第２バリアメタル層１２が形成されている。第２バリアメタル層１２は、例えば、第１下層配線３１の表側（図５の上側）の面と第２配線層間膜２との間に介在している。
【００７２】
第２配線層間膜２は、第１配線層間膜１、第１下層配線３１及び第２バリアメタル層１２を覆うように形成されている。第２配線層間膜２には、ビアホール６ａと、開口２ａと、が形成されている。ビアホール６ａには、第３バリアメタル層１３を介してプラグ６が埋め込まれている。半導体装置２００の表側（図５の上側）の部分のうち、第２配線層間膜２の開口２ａ及び第３配線層間膜３の開口３ａ（後述）の内側の部分がパッド９を構成している。
【００７３】
第３バリアメタル層１３は、例えば、第２配線層間膜２の一部分と、第１下層配線３２においてプラグ６の直下に位置する部分と、を覆うように形成されている。第３バリアメタル層１３のパターンの平面形状は、第２下層配線３２と同様である。
【００７４】
第２下層配線３２は、パッド９の部分と、パッド９以外の部分とで、それぞれ所定のパターン形状に形成されている。第２下層配線３２は、パッド９の部分では、図５に示すような凹凸形状とされている。なお、本実施形態の場合、第２下層配線３２の凹凸形状は、上記の第１の実施形態における最上層配線５の凹凸形状と同様に、例えば、格子状の構造であっても良いし、或いは、溝とリブ状部とが交互に並んだような列構造であっても良い。
【００７５】
ここで、パッド９の部分に位置する第２下層配線３２の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」の定義は、上記の第１の実施形態と同様である。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。
【００７６】
第４バリアメタル層１４は、第２下層配線３２の表側（図５の上側）の面と第３配線層間膜３との間に介在している。
【００７７】
第３配線層間膜３は、パッド９以外の部分に形成されている第２下層配線３２どうしの間隔に位置する第２配線層間膜２と、第４バリアメタル層１４と、を覆うように形成されている。第３配線層間膜３には、第２配線層間膜２の開口２ａに連なるような開口３ａと、ビアホール４１ａと、が形成されている。ビアホール４１ａには、第５バリアメタル層１５を介してプラグ４１が埋め込まれている。
【００７８】
本実施形態の場合、最上層配線３３は、パッド９に位置する部分と、その周囲に位置する部分と、からなる。最上層配線３３においてパッド９に位置する部分は、第２下層配線３２においてパッド９に位置する部分に載るようにパターニングされている。なお、最上層配線３３においてパッド９に位置する部分は、例えば、第２下層配線３２においてパッド９に位置する部分よりも平面寸法が小さく設定されている。
【００７９】
ここで、パッド９の部分に位置する最上層配線３３の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」の定義は、上記の第１の実施形態と同様である。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。
【００８０】
パッシベーション膜７は、第３配線層間膜３と、パッド９の周囲に位置する最上層配線３３の表側の面の一部と、を覆うように形成されている。パッシベーション膜７には、第３配線層間膜３の開口３ａに連なるような開口７ａが形成されている。これら開口７ａ及び開口３ａと、開口２ａと、を介して、パッド９は半導体装置１００の表側に臨まされている。
【００８１】
第５バリアメタル層１５は、パッド９に位置する最上層配線３３と第２下層配線３２との間、第３配線層間膜３の表側（図５の上側）の面と最上層配線３３の裏側（図５の下側）の面との間、並びに、第３配線層間膜３の開口３ａの内周壁と最上層配線３３との間に、それぞれ介在している。
【００８２】
更に、パッド９の周囲に位置する最上層配線３３の表側（図５の上側）の面と、パッシベーション膜７との間には、第６バリアメタル層１６が介在している。
【００８３】
ここで、パッド９は、第１下層配線３１、第２下層配線３２、最上層配線３３、第１バリアメタル層１１、第３バリアメタル層１３及び第５バリアメタル層１５により構成されている。そして、本実施形態の場合、パッド９の表層部及び中層部には、凹凸形状が形成されている。この凹凸形状は、本実施形態の場合、例えば、最上層配線３３、第５バリアメタル層１５、第２下層配線３２及び第３バリアメタル層１３の４層構造となっている。本実施形態の場合、パッド９を構成する配線としては、第１下層配線３１、第２下層配線３２及び最上層配線３３の３層の配線を備えるが、このうち最上層の配線から数えて２番目までの配線により凹凸形状が構成されている。すなわち、パッド９が複数層の配線（例えば、最上層配線３３、第２下層配線３２及び第１下層配線３１の３層の配線）からなる積層構造をなし、この複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）まで（本実施形態の場合、例えば、２番目まで）の配線により凹凸形状が構成されている。これにより、凹凸形状の高低差を十分に確保できるようになっている。
【００８４】
なお、本実施形態の場合、凹凸形状を構成する最上層配線５及び第２下層配線３２は、第１下層配線３１上に、絶縁層を介さずに、島状に配置され、このことによっても、凹凸形状の高低差を十分に確保することができるとともに、第２下層配線３２と第１下層配線３１との密着性を高め、これら両配線の電気的接続をより確実に行うことができる。よって、凸部２２の間隔を高い自由度で設計することが可能となり、パッド９の凹凸形状をプロービングのための最適な間隔に設定することが可能となる。
【００８５】
次に、本実施形態に係る半導体装置の製造方法を説明する。なお、上記の第１の実施形態と重複する記載は適宜に省略する。
【００８６】
先ず、第１配線層間膜１上に、第１バリアメタル層１１を構成する金属膜と、第１下層配線３１を構成する金属膜と、第２バリアメタル層１２を構成する金属膜と、をこの順に成膜する。
【００８７】
次に、これら３層の金属膜に対し、一括して、フォトリソグラフィを用いたパターニングを行う。このパターニングは、パッド９が形成される範囲と、後に形成されるビアホール６ａの下側及びその周囲とに、第１バリアメタル層１１、第１下層配線３１及び第２バリアメタル層１２が残留するように行う。
【００８８】
次に、第２配線層間膜２を成膜する。これにより、第２配線層間膜２が、第２バリアメタル層１２、第１下層配線３１及び第１バリアメタル層１１のパターンと、このパターンから露出している第１配線層間膜１と、を覆った状態となる。
【００８９】
次に、フォトリソグラフィを用いたパターニングによって、この第２配線層間膜２にビアホール６ａと開口２ａとを一括して形成する。なお、このパターニングにおけるエッチングでは、例えば、パッド９の部分、並びに、プラグ６の直下における第２バリアメタル層１２の除去も併せて行う。
【００９０】
次に、第３バリアメタル層１３を構成する金属膜を成膜する。
【００９１】
次に、ビアホール６ａ内が埋まるように金属膜を成膜することにより、該ビアホール６ａ内にプラグ６を形成し、全面エッチバックを行うことにより、この金属膜のうちプラグ６のみを残留させ、残りは除去する。
【００９２】
次に、第２下層配線３２を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、第２下層配線３２が第２配線層間膜２、プラグ６及び第３バリアメタル層１３を覆った状態となる。次に、第４バリアメタル層１４を構成する金属膜を第２下層配線３２上に成膜する。
【００９３】
次に、第２下層配線３２に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の第２下層配線３２と、パッド９の部分に位置する第２下層配線３２と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の第２下層配線３２のパターニングと、パッド９の部分に位置する第２下層配線３２のパターニングと、を一括して行う。なお、ここでのパターニングでは、第２下層配線３２だけでなく、その下層に位置する第３バリアメタル層１３と、第２下層配線３２の上層に位置する第４バリアメタル層１４についても、一括してパターニングする。なお、後述するように、パッド９の部分の第２バリアメタル層１２を残留させる構造でも良く、その場合、ここでは、第２バリアメタル層１２についても一括してパターニングする。
【００９４】
ここで、パッド９の部分に位置する第２下層配線３２のパターン形状は、最上層配線３３のパターン形状（後述）と同様にする。ただし、具体的には、例えば、図５に示すように、第２下層配線３２のパターン上に最上層配線３３のパターンが確実に載るように、第２下層配線３２のパターン形状は、最上層配線３３のパターン形状よりも太く（平面寸法を大きく）する。換言すれば、第２下層配線３２のパターン形状は、最上層配線３３のパターン形状よりも、凸部が広く、凹部が狭くなるようにする。第２下層配線３２のパターンの頂部がなるべく平坦となるように、フォトリソグラフィ条件を適宜に設定する。ここで言う「平坦」の定義も、上記の第１の実施形態と同様である。
【００９５】
次に、第３配線層間膜３を成膜する。これにより、第３配線層間膜３が、第４バリアメタル層１４、第２下層配線３２及び第３バリアメタル層１３からなるパターン（パッド９以外の部分）と、第４バリアメタル層１４、第２下層配線３２、第３バリアメタル層１３及び第２バリアメタル層１２からなるパターン（パッド９の部分）と、これらのパターンから露出している第１下層配線３１と、を覆った状態となる。
【００９６】
次に、フォトリソグラフィを用いたパターニングによってこの第３配線層間膜３にビアホール４１ａ及び開口３ａを形成する。
【００９７】
次に、第５バリアメタル層１５を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を成膜する。
【００９８】
次に、ビアホール４１ａ内が埋まるように金属膜を成膜することにより、該ビアホール４１ａ内にプラグ４１を形成し、全面エッチバックを行うことにより、この金属膜のうちプラグ４１となる部分のみを残留させ、残りは除去する。
【００９９】
次に、最上層配線３３を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、最上層配線３３が第３配線層間膜３、プラグ４１及び第５バリアメタル層１５を覆った状態となる。次に、第６バリアメタル層１６を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を最上層配線３３上に成膜する。
【０１００】
次に、最上層配線３３に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の最上層配線３３と、パッド９の部分に位置する最上層配線３３と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の最上層配線３３のパターニングと、パッド９の部分に位置する最上層配線３３のパターニングと、を一括して行う。なお、ここでのパターニングでは、最上層配線３３だけでなく、その下層に位置する第５バリアメタル層１５と、最上層配線３３の上層に位置する第６バリアメタル層１６についても、一括してパターニングする。
【０１０１】
ここで、パッド９の部分に位置する最上層配線３３のパターン形状は、例えば図５に示すように、上記の第１の実施形態の場合においてパッド９の部分に位置する最上層配線５のパターン形状と同様となるようにする。
【０１０２】
次に、パッシベーション膜７を成膜する。次に、フォトリソグラフィを用いたパターニングにより、パッド９の部分に位置するパッシベーション膜７に開口７ａを形成する。
【０１０３】
次に、この開口７ａを介してエッチングすることにより、該開口７ａ内に位置する第６バリアメタル層１６を除去する。
【０１０４】
これにより、図５に示す半導体装置２００が得られる。
【０１０５】
次に、動作を説明する。
【０１０６】
半導体装置２００の電気的特性の検査を、上記の第１の実施形態と同様に行う。すなわち、例えば、先ず、半導体装置２００と、検査装置（全体図示略）のプローブ８（図３）と、の位置合わせを行った後、プローブ８を半導体装置２００に対して相対的に下降させる。その結果、プローブ８の先端部８ａが半導体装置２００のパッド９に接触した状態となる。このように接触した状態で、プローブ８をオーバードライブさせる。
【０１０７】
これにより、上記の第１の実施形態と同様に、プローブ８の先端部８ａがパッド９の表面に沿って滑動する際に、該先端部８ａでこの絶縁物を掻き取るようにして剥がすことができる。よって、プローブ８とのパッド９とを低抵抗で電気的に接続させることが可能となり、半導体装置２００の電気的特性の検査を適切に行うことができる。
【０１０８】
また、本実施形態の場合、パッド９の凹凸形状は、複数層の配線（例えば、最上層配線３３及び第２下層配線３２の２層の配線）からなるので、凹凸形状の高低差を十分に確保することができる。すなわち、第２下層配線３２の膜厚は、半導体装置２００の使用時（検査装置による検査時ではなく）に該第２下層配線３２に流す電流の大きさに応じて適宜に設定されているが、この第２下層配線３２の膜厚では凹凸形状の高低差が不足する場合に、この第２下層配線３２上に更に最上層配線３３を設けることにより、凹凸形状の高低差を十分に確保することができる。
【０１０９】
なお、念のために言及すると、図５では、主にパッド９の層構造を説明できるような示し方をしており、パッド９の表層部における凹凸の数を極端に少なくしている。実際には、パッド９には、例えば多数の凹凸が形成されており、このパッド９上でプローブ８を不都合無くオーバードライブできるようになっている。
【０１１０】
以上のような第２の実施形態によれば、上述の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
【０１１１】
すなわち、第２の実施形態によれば、パッド９は複数層の配線（本実施形態の場合、例えば、最上層配線３３、第２下層配線３２及び第１下層配線３１の３層の配線）からなる積層構造をなし、複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線（本実施形態の場合、例えば、最上層配線３３及び第２下層配線３２の２層の配線）により凹凸形状が構成されているので、１層の配線では凹凸形状の高低差が不足する場合に、その高低差を十分に確保することができる。
【０１１２】
なお、第２の実施形態では、凹凸形状を２層の配線により構成する例を説明したが、３層以上の配線により構成しても良い。
【０１１３】
また、第２の実施形態では、パッドが複数層の配線からなる積層構造をなし、これら複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線により凹凸形状を構成するようにしたが、パッドがｍ層（ｍは３以上の整数）の配線からなる積層構造をなし、これらｍ層の配線のうちの最上層の配線からｎ番目（ｎは２以上、且つ、ｍ−１以下の整数）までの配線により凹凸形状を構成するようにしても良い。
【０１１４】
上記の各実施形態では、フォトリソグラフィを用いたパターニングによって、凹凸形状を形成する例を説明したが、凸部の頂部を平坦にできれば、その他の方法によって凹凸形状を形成しても良い。
【０１１５】
また、凹凸形状における凸部２２の断面形状は、頂部が平坦であればよく、例えば、図６（ａ）に示すような台形状であっても良いし、或いは、図６（ｂ）に示すように、凸部２２の側面が曲線的なテーパー状になっていても良い。ただし、図６（ａ）、図１及び図５に示すように、頂部と側面との境界に角がある方が、より確実に絶縁物を剥がすことができるため好ましい。
【０１１６】
また、パッド９の部分及びプラグ６の直下における第２バリアメタル層１２を除去する例を説明したが、これらの部分の第２バリアメタル層１２を残留させても良い。また、第１の実施形態では、プラグ６と最上層配線５との間にバリアメタル層が存在していても良い。また、第２の実施形態では、第２下層配線３２とプラグ４１との間、プラグ４１と最上層配線３３との間にも、それぞれバリアメタル層が存在していても良い。
【符号の説明】
【０１１７】
１ 第１配線層間膜
２ 第２配線層間膜
２ａ 開口
３ 第３配線層間膜
３ａ 開口
４ 下層配線（配線）
５ 最上層配線（配線）
６ プラグ
６ａ ビアホール
７ パッシベーション膜
７ａ 開口
８ プローブ
８ａ 先端部
９ パッド
１１ 第１バリアメタル層
１２ 第２バリアメタル層
１３ 第３バリアメタル層
１４ 第４バリアメタル層
１５ 第５バリアメタル層
１６ 第６バリアメタル層
２１ 凹部
２２ 凸部
３１ 第１下層配線（配線）
３２ 第２下層配線（配線）
３３ 最上層配線
４１ プラグ
４１ａ ビアホール
１００ 半導体装置
２００ 半導体装置
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の電気的特性検査の際には、検査装置のプローブを半導体装置のパッドへ低接触抵抗で電気的に接続することが好ましい。特に、アナログ信号を扱う場合、接触抵抗の大きさによっては、検査結果が非常に不安定となるという課題がある。
【０００３】
ところで、パッドは一般的にアルミなどの金属膜により構成されているため、パッドの表面には、アルミナ等の絶縁物が自然に生成される。このため、この絶縁物がパッドとプローブとの電気的接続を阻害することがある。
【０００４】
しかしながら、一般的な半導体装置では、パッドが平坦に形成されているため、プローブをパッドへ接触させて該パッド上でオーバードライブする際に、プローブの先端がパッド上を滑り易い。従って、パッドの表面に生成されているアルミナ等の絶縁物を十分に剥がすことができないままで測定を行うこととなり、すなわち、プローブをパッドへ低接触抵抗で接続できずに測定を行うこととなり、測定が不安定となるという課題がある。
【０００５】
特許文献１には、プローブの先端部よりも大径に設定された複数の穴をパッドに形成し、この穴内にプローブの先端部を入り込ませる技術が開示されている。特許文献１には、穴内にプローブの先端部を入り込ませることによって、プローブとパッドとの接触面積を増加させ、プローブとパッドとの接触性を高めることができる旨の記載がある。
【０００６】
特許文献２には、パッドの表面に凹凸を形成し、該表面にプローブの先端を垂直に突き当てることにより、該表面における凸部をプローブにより押しつぶす技術が開示されている。特許文献２には、この押しつぶしによって、凸部の表面に存在した金属酸化膜を破壊し、その金属酸化膜の下に隠れていたパッドの表面を露出させ、この表面とプローブとを低抵抗で接触させることができる旨の記載がある。なお、特許文献２では、パッドを構成する金属膜をエッチングするに際し、エッチングスピードがグレイン方向により異なることを利用して、パッドに凹凸形状を形成する。
【０００７】
特許文献３には、下地層の凹凸形状を表層のパッドへ反映させることにより、パッドの表面も凹凸形状に形成する技術が開示されている。特許文献３には、凹凸形状とされているパッドの表面上でプローブをオーバードライブすることにより、該プローブの先端によってパッド表面の絶縁物を剥がし、プローブとパッドとの接触性を高めることができる旨の記載がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−６４１２３号公報
【特許文献２】特開２００１−１７４５１４号公報
【特許文献３】特開平１０−１８９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１の技術では、パッドにはプローブの先端部よりも大径の穴が形成されている。このため、特許文献１の技術において、例えば特許文献３のようにプローブをパッドに対して斜めに配置し、該プローブをパッド上でオーバードライブさせる場合、パッドの穴に対してプローブの先端部が引っ掛かるため、オーバードライブ動作を好適に実施できないばかりか、プローブによりパッドを損傷してしまうことがあるという課題がある。
【００１０】
特許文献２では、エッチングスピードがグレイン方向により異なることを利用して、パッドの表面に凹凸形状を形成するため、凹凸の高低差が小さい上、凹凸の表面が丸みを帯びている。このため、仮に、特許文献２の構造のパッド上で、プローブをオーバードライブさせたとしても、プローブによってパッド表面の絶縁物を十分に剥がしてプローブとパッドとの接触性を高めることは、困難である。なお、特許文献２の技術は、プローブをパッド上でオーバードライブさせるのではなく、プローブをパッドに垂直に突き当てて、パッド表面の凸部の表層部を破壊し、その下に隠れていたパッドの表面を露出させ、この表面にプローブの先端を接触させることを目的としている。このため、特許文献２では、そもそも、パッド表面の凸部の表面は、平坦であるよりも、むしろ、丸みを帯びていることが好ましいと考えられる。
【００１１】
特許文献３では、下地層（層間絶縁膜）の凹凸形状を表層のパッドへ反映させることにより、パッドの表面も凹凸形状に形成しているため、凹凸の高低差が小さい上、凹凸の表面が丸みを帯びている。このため、プローブの先端で絶縁物を掻き取るようにして剥がす動作を好適に実施しにくいばかりか、検査を繰り返すことにより凹凸形状が摩耗する結果、パッド表面を平坦に形成した場合と実質的に相違無い状態となってしまうという課題がある。
【００１２】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことは困難だった。
【課題を解決するための手段】
【００１３】
本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを備え、前記パッドの少なくとも表層部には、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状が形成されていることを特徴とする半導体装置を提供する。
【００１４】
この半導体装置によれば、パッドの少なくとも表層部を凹凸形状としたことにより、パッド上でオーバードライブされるプローブの先端とパッドの表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッドの表面に元々生成されている絶縁物をプローブの先端で掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッドの表面にプローブの先端を低抵抗で接触させることができる。更に、凸部の頂部が平坦であるため、凸部が丸まっている場合と比べて、より容易且つ確実に、プローブによって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合と比べて、凸部が丸まりにくいため、パッドの耐用回数を増加させることができる。また、凹部の内径がプローブの先端部よりも小径であるため、プローブの先端部が凹部内に入り込まないようにでき、好適にプローブをパッドの表面上でオーバードライブさせることができる。
【００１５】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。よって、プローブとパッドとを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【００１６】
また、本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状を形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【００１７】
また、本発明は、電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【００１８】
この半導体装置の製造方法によれば、パッドの少なくとも表層部に凹凸形状を形成するので、パッド上でオーバードライブされるプローブの先端とパッドの表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッドの表面に生成されている絶縁物をプローブの先端で掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッドの表面にプローブの先端を低抵抗で接触させることができる。更に、凹凸形状を、フォトリソグラフィを用いたパターニングにより形成するので、凹凸形状における凸部の頂部を平坦（少なくとも、特許文献２、３の場合よりも平坦）にできる。よって、凸部が丸まっている場合と比べて、より容易且つ確実に、プローブによって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合と比べて、凸部が丸まりにくいため、パッドの耐用回数を増加させることができる。また、凹部の内径をプローブの先端部よりも小径にするため、プローブの先端部が凹部内に入り込まないようにでき、好適にプローブをパッドの表面上でオーバードライブさせることができる。ところで、特許文献２の技術では、凹凸形状がパッドの材質となる金属グレインに依存するため、凹凸形状の自由度が低く、プローブに最適な凹凸の形成が困難となる可能性がある。また、特許文献３の技術では、層間絶縁膜を島状に残留させ、この層間絶縁膜の間隔を介して最上層配線を下層配線に接触させている構造であるため、層間絶縁膜の間隔が密になると、最上層配線と下層配線との密着性が低下し、これら両配線との電気的接続が十分でなくなる可能性がある。このため、層間の絶縁膜の間隔に制約が発生する可能性がある。これに対し、本発明では、パッドの凹凸形状をフォトリソグラフィを用いたパターニングにより形成するため、その凹凸形状の寸法（凹部の内径、凸部の幅等）の自由度が高く、プロービングに最適な凹凸形状を容易に形成することができる。
【００１９】
このように、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。よって、プローブとパッドとを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【発明の効果】
【００２０】
本発明によれば、プローブをパッド上でオーバードライブすることによって、パッド上の絶縁物を十分に剥がすことができる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る半導体装置の層構造の要部を示す断面図である。
【図２】第１の実施形態に係る半導体装置のパッドを示す平面図である。
【図３】プローブを凹凸形状のパッド上でオーバードライブさせる状態を示す要部断面図である。
【図４】第１の実施形態に係る半導体装置の変形例におけるパッドを示す平面図である。
【図５】第２の実施形態に係る半導体装置の層構造の要部を示す断面図である。
【図６】パッドの凹凸形状における凸部の断面形状の変形例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００２３】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置１００の層構造の要部を示す断面図、図２は半導体装置１００のパッド９を示す平面図、図３はプローブ８をパッド９上でオーバードライブさせる状態を示す要部断面図である。
【００２４】
本実施形態に係る半導体装置１００は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されている。また、本実施形態に係る半導体装置の製造方法は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を形成する工程を備え、その工程は、パッド９の少なくとも表層部に、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状を形成する工程を含む。また、本実施形態に係る半導体装置の製造方法は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８が接触されるパッド９を形成する工程を備え、その工程は、パッド９の少なくとも表層部に、凹部２１の内径がプローブ８の先端部８ａよりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含む。以下、詳細に説明する。
【００２５】
先ず、半導体装置１００の構成を説明する。
【００２６】
図１に示すように、本実施形態に係る半導体装置１００は、第１配線層間膜１と、第２配線層間膜２と、下層配線４と、最上層配線５と、プラグ６と、第１バリアメタル層１１と、第２バリアメタル層１２と、第３バリアメタル層１３と、第４バリアメタル層１４と、パッシベーション膜７と、を備えて構成されている。この半導体装置１００の一部分は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８（図３）が接触されるパッド９を構成している。
【００２７】
第１配線層間膜１上には、所定のパターン形状の第１バリアメタル層１１が形成されている。この第１バリアメタル層１１上には、該第１バリアメタル層１１と同様のパターン形状の下層配線４が形成されている。下層配線４上には、第２バリアメタル層１２が形成されている。第２バリアメタル層１２は、例えば、下層配線４の表側（図１の上側）の面と第２配線層間膜２との間に介在している。
【００２８】
第２配線層間膜２は、第１配線層間膜１、下層配線４及び第２バリアメタル層１２を覆うように形成されている。第２配線層間膜２には、ビアホール６ａと、開口２ａと、が形成されている。ビアホール６ａには、第３バリアメタル層１３を介してプラグ６が埋め込まれている。半導体装置１００の表側（図１の上側）の部分のうち、第２配線層間膜２の開口２ａの内側の部分がパッド９を構成している。
【００２９】
第３バリアメタル層１３は、例えば、パッド９の部分における最上層配線５と下層配線４との間の部分と、第２配線層間膜２の表側（図１の上側）の面と最上層配線５の裏側（図１の下側）の面と、第２配線層間膜２の開口２ａの内周壁と最上層配線５との間に、それぞれ介在している。第３バリアメタル層１３のパターンの平面形状は、最上層配線５と同様である。
【００３０】
最上層配線５は、パッド９の部分と、パッド９以外の部分とで、それぞれ所定のパターン形状に形成されている。最上層配線５は、パッド９の部分では、例えば、図１及び図２に示すような凹凸形状とされている。具体的には、本実施形態の場合、例えば、図２に示すように、パッド９の部分に位置する最上層配線５は、格子状のパターン形状に形成されている。
【００３１】
ここで、パッド９の部分に位置する最上層配線５の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。
【００３２】
また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」とは、必ずしも完全に平坦であることを意味するわけではない。例えば、少なくとも、特許文献２のようにエッチングスピードがグレイン方向により異なることを利用して凹凸形状を形成した場合における凸部の頂部よりも平坦であること、或いは、特許文献３のように下地層の凹凸形状を表層に反映させた場合における凸部の頂部よりも平坦であること、を意味する。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。なお、フォトリソグラフィを用いたパターニングとは、フォトリソグラフィによってフォトレジストをパターン形成し、そのフォトレジストを介してエッチングを行うことによって、パターニングを行うこと（厳密には、更にそのフォトレジストを除去すること）を意味する。
【００３３】
第４バリアメタル層１４は、最上層配線５の表側（図１の上側）の面とパッシベーション膜７との間に介在している。
【００３４】
パッシベーション膜７は、パッド９以外の部分に形成されている最上層配線５どうしの間隔に位置する第２配線層間膜２と、第４バリアメタル層１４と、を覆うように形成されている。パッシベーション膜７には、第２配線層間膜２の開口２ａに連なるような開口７ａが形成されている。これら開口７ａ及び開口２ａを介して、パッド９は半導体装置１００の表側に臨まされている。
【００３５】
ここで、パッド９は、例えば、下層配線４、最上層配線５、第１バリアメタル層１１及び第３バリアメタル層１３により構成されている。そして、上述のように、パッド９の表層部には、凹凸形状が形成されている。この凹凸形状は、本実施形態の場合、例えば、最上層配線５及び第３バリアメタル層１３の２層構造となっている。この層構造のうち、配線層は、最上層配線５の１層となっている。すなわち、本実施形態の場合、パッド９を構成する配線としては、下層配線４と最上層配線５との２層の配線を備えるが、このうち最上層の配線である最上層配線５のみにより凹凸形状が構成されている。このように、パッド９は複数層の配線（例えば、最上層配線５と下層配線４との２層の配線）からなる積層構造をなし、複数層の配線のうちの最上層の配線（最上層配線５）により凹凸形状が構成されている。なお、凹凸形状を構成する最上層配線５は、下層配線４上に、（該下層配線４との間に）絶縁層を介さずに、島状に配置されている。
【００３６】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３７】
先ず、第１配線層間膜１上に、第１バリアメタル層１１を構成する金属膜（例えば、チタン、又は窒化チタンからなる）と、下層配線４を構成する金属膜（例えば、アルミからなる）と、第２バリアメタル層１２を構成する金属膜（例えば、チタン、又は窒化チタンからなる）と、をこの順に成膜する。
【００３８】
次に、これら３層の金属膜に対し、一括して、フォトリソグラフィを用いたパターニングを行う。このパターニングは、パッド９が形成される範囲と、後に形成されるビアホール６ａの下側及びその周囲とに、第１バリアメタル層１１、下層配線４及び第２バリアメタル層１２が残留するように行う。
【００３９】
次に、第２配線層間膜２を成膜する。これにより、第２配線層間膜２が、第２バリアメタル層１２、下層配線４及び第１バリアメタル層１１のパターンと、このパターンから露出している第１配線層間膜１と、を覆った状態となる。
【００４０】
次に、フォトリソグラフィを用いたパターニングによって、この第２配線層間膜２にビアホール（ｖｉａ ｈｏｌｅ）６ａと開口２ａとを一括して形成する。なお、このパターニングにおけるエッチングでは、例えば、パッド９の部分、並びに、プラグ６の直下における第２バリアメタル層１２の除去も併せて行う。
【００４１】
次に、第３バリアメタル層１３を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を成膜する。これにより、第３バリアメタル層１３が、第２配線層間膜２と、開口２ａ及びビアホール６ａを介して露出していた第２バリアメタル層１２と、を覆った状態となる。
【００４２】
次に、ビアホール６ａ内が埋まるように金属膜を成膜することにより、該ビアホール６ａ内にプラグ６を形成する。なお、この金属膜の成膜後、全面エッチバックを行うことにより、該金属膜においてプラグ６を構成する部分以外は除去される。つまり、ビアホール６ａは狭い開口であるため、該ビアホール６ａ内のプラグ６のみが残留し、広く開口した開口２ａ内の金属膜は除去される。
【００４３】
次に、最上層配線５を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、最上層配線５が第２配線層間膜２、プラグ６及び第３バリアメタル層１３を覆った状態となる。次に、第４バリアメタル層１４を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を最上層配線５上に成膜する。
【００４４】
次に、最上層配線５に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の最上層配線５と、パッド９の部分に位置する最上層配線５と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の最上層配線５のパターニングと、パッド９の部分に位置する最上層配線５のパターニングと、を一括して行う。なお、ここでのパターニングでは、最上層配線５だけでなく、その下層に位置する第３バリアメタル層１３と、最上層配線５の上層に位置する第４バリアメタル層１４についても、一括してパターニングする。なお、後述するように、パッド９の部分の第２バリアメタル層１２を残留させる構造でも良く、その場合、ここでは、第２バリアメタル層１２についても一括してパターニングする。
【００４５】
ここで、パッド９の部分に位置する最上層配線５のパターン形状は、例えば、図１及び図２に示すように、凹凸形状とする。具体的には、本実施形態の場合、例えば、図２に示すように、パッド９の部分に位置する最上層配線５を格子状のパターン形状に形成する。
【００４６】
ここで、パッド９の部分に位置する最上層配線５の凹凸形状における凹部２１の内径は、プローブ８の先端部８ａよりも小径に設定する。また、凹凸形状における凸部２２の頂部がなるべく平坦となるように、フォトリソグラフィ条件を適宜に設定する。ここで言う「平坦」の定義は上述した通りである。フォトリソグラフィ条件を適宜に設定することにより、平坦性の高い凸部２２を形成することができる。
【００４７】
次に、パッシベーション膜７を成膜する。これにより、パッシベーション膜７が、第４バリアメタル層１４、最上層配線５及び第３バリアメタル層１３からなるパターン（パッド９以外の部分）と、第４バリアメタル層１４、最上層配線５、第３バリアメタル層１３及び第２バリアメタル層１２からなるパターン（パッド９の部分）と、これらのパターンから露出している下層配線４と、を覆った状態となる。
【００４８】
次に、フォトリソグラフィを用いたパターニングにより、パッシベーション膜７に開口７ａを形成する。次に、この開口７ａを介したエッチングにより、該開口７ａ内に位置する第４バリアメタル層１４を除去する。
【００４９】
これにより、図１に示す半導体装置１００が得られる。
【００５０】
次に、動作を説明する。
【００５１】
半導体装置１００の電気的特性の検査を行うには、例えば、先ず、半導体装置１００と、検査装置（全体図示略）のプローブ８（図３）と、の位置合わせを行う。具体的には、例えば、先ず、半導体装置１００を水平に配置し、この半導体装置１００のパッド９の上方にプローブ８の先端部８ａを配置する。なお、プローブ８は、例えば、図３に示すように、パッド９に対して斜めに配置する。この状態で、プローブ８を半導体装置１００に対して相対的に下降させる（半導体装置１００をプローブ８に対して相対的に上昇させる、とも言える）。その結果、図３に示すように、プローブ８の先端部８ａが半導体装置１００のパッド９に接触した状態となる。
【００５２】
このように接触した状態で、プローブ８をオーバードライブさせる。すなわち、このように接触した状態から、プローブ８を半導体装置１００に対して相対的に、更に僅かだけ下降させることにより、プローブ８の先端部８ａを、パッド９の表面に沿って、図３の矢印Ａ方向へと滑動させる。
【００５３】
ここで、パッド９の表層部は、上述のように凹凸形状とされている。このため、パッド９の表面とプローブ８の先端部８ａとの摩擦力は、パッドの表面が平坦に形成されている場合よりも大きい。このため、パッド９の表面にアルミナ等の絶縁物が自然に成膜されている場合には、プローブ８の先端部８ａがパッド９の表面に沿って滑動する際に、該先端部８ａでこの絶縁物を掻き取るようにして剥がすことができる。
【００５４】
よって、プローブ８の先端部８ａを、絶縁物が剥がされた後のパッド９の表面（最上層配線５の表面）に接触させることができるため、プローブ８とパッド９とを低抵抗で電気的に接続させることが可能となる。つまり、プローブ８とパッド９との電気的導通を確実に行うことができるので、半導体装置１００の電気的特性の検査を適切に行うことができる。
【００５５】
パッド９の凹凸形状における凹部２１の内径は、プローブ８の先端部８ａの外径よりも小径に設定されているので、該先端部８ａが凹部２１内に入り込まないようにできる。よって、先端部８ａを好適に、パッド９の表面に沿って滑動させることができる。
【００５６】
また、パッド９の凹凸形状における凸部２２の頂部は平坦であるので、凸部の頂部が元々丸みを帯びている場合（特許文献２、３）と比べると、検査を繰り返し行っても（プローブ８のオーバードライブを繰り返し行っても）、凸部２２が丸まった状態となりにくい。よって、パッド９とプローブ８の先端部８ａとの摩擦力の大きさを好適に維持することができる（パッド９の耐用回数を増加させることができる）。
【００５７】
なお、例えば、図２に示す矢印Ａのように、パッド９の表層部を構成する格子状の凹凸形状における格子に対して交差する方向（例えば、矢印Ａのように、格子に対して直交する方向）へプローブ８（図３）がオーバードライブされるように、パッド９に対するプローブ８の傾斜方向と、パッド９の向きと、を設定することが好ましい。
【００５８】
なお、念のために言及すると、図１では、主にパッド９の層構造を説明できるような示し方をしており、パッド９の表層部における凹凸の数を極端に少なくしている。実際には、例えば、図３に示すように、パッド９には十分な数の凹凸が形成されており、このパッド９上でプローブ８を不都合無くオーバードライブできるようになっている。
【００５９】
以上のような第１の実施形態によれば、半導体装置１００は、電気的特性の検査を行う検査装置のプローブ８が接触されるパッド９を備え、パッド９の少なくとも表層部には、凹部２１の内径がプローブ８の先端部８ａよりも小径であり、凸部２２の頂部が平坦である凹凸形状が形成されているので、パッド９上でオーバードライブされるプローブ８の先端部８ａとパッド９の表面との摩擦を大きくすることができる。よって、オーバードライブの際に、パッド９の表面に生成されている絶縁物をプローブ８の先端部８ａで掻き取るようにして十分に剥がすことができる。よって、その絶縁物の下に隠れているパッド９の表面（最上層配線５の表面）にプローブ８の先端を低抵抗で接触させることができる。更に、凸部２２の頂部が平坦であるため、凸部が丸まっている場合（特許文献２、３）と比べて、より容易且つ確実に、プローブ８によって絶縁物を掻き取ることができる。更に、凸部が元々丸まっている場合（特許文献２、３）と比べて、凸部２２が丸まりにくいため、パッド９の耐用回数を増加させることができる。また、凹部２１の内径がプローブ８の先端部８ａよりも小径であるため、プローブの先端部８ａが凹部２１内に入り込まないようにでき、好適にプローブ８をパッド９の表面上でオーバードライブさせることができる。
【００６０】
このように、プローブ８をパッド９上でオーバードライブすることによって、パッド９上の絶縁物を十分に剥がすことができるので、プローブ８とパッド９とを低接触抵抗で相互に電気的に接続させ、安定した特性検査を行うことができる。特に、アナログ信号を扱う場合であっても、信頼性の高い検査結果を得ることができる。
【００６１】
また、第１の実施形態によれば、パッド９の凹凸形状を、フォトリソグラフィを用いたパターニングにより形成するので、凹凸形状における凸部２２の頂部を平坦（少なくとも、特許文献２、３の場合よりも平坦）にできる。よって、上述したような効果を奏することができる。しかも、凹凸形状の寸法（凹部２１の内径、凸部２２の幅等）の設計の自由度が高く、オーバードライブによるプロービングに最適な凹凸形状を容易に形成することができる。
【００６２】
また、複数層の配線には、凹凸形状を構成する最上層配線５と、その下層に位置する下層配線４と、が含まれ、凹凸形状を構成する最上層配線５は、下層配線４上に、絶縁層を介さずに、島状に配置されているので、例えば特許文献３のように下層配線上に絶縁層を介して最上層配線を配置した場合と比べて、凹凸形状の高低差を十分に確保することができる。よって、オーバードライブによって絶縁物を剥がす動作を好適に行うことができる。また、特許文献３では、最上層配線と下層配線との間の層間絶縁膜を島状に残留させ、この層間絶縁膜の間隔を介して、最上層配線を下層配線に接触させている構造であるため、層間絶縁膜の間隔が密になると、最上層配線と下層配線との密着性が低下し、これら両配線の電気的接続が十分でなくなる可能性がある。このため、層間絶縁膜の間隔を密にはできないので、その間隔の広さに制約が発生する可能性がある。よって、パッドの凹凸形状をプロービングのための最適な間隔で形成できない可能性がある。これに対し、本実施形態では、このように、最上層配線５は、下層配線４上に、絶縁層を介さずに、島状に配置されているので、最上層配線５と下層配線４との密着性を高め、これら両配線の電気的接続をより確実に行うことができる。よって、このことからも、凸部２２の間隔を高い自由度で設計することが可能となり、パッド９の凹凸形状をプロービングのための最適な間隔に設定することが可能となる。
【００６３】
＜第１の実施形態の変形例＞
図４は第１の実施形態に係る半導体装置１００の変形例におけるパッド９を示す平面図である。上述の第１の実施形態では、パッド９の表層部を格子状に形成することによって、該表層部を凹凸形状とした例を説明したが、この変形例では、図４に示すように、パッド９の表層部を、互いに平行な複数の列構造により構成する。
【００６４】
すなわち、例えば、図１に示す最上層配線５、第２バリアメタル層１２及び第３バリアメタル層１３からなる層構造部分に、溝状の凹部２１と、リブ状の凸部２２と、が交互に形成されるようにパターニングする。
【００６５】
この変形例の場合も、上記の第１の実施形態と同様の効果が得られる。
【００６６】
なお、この変形例の場合、例えば、図４に示す矢印Ｂのように、パッド９の表層部を構成する列構造の列方向に対して交差する方向（例えば、矢印Ｂのように、この列方向に対して直交する方向）へプローブ８（図３）がオーバードライブされるように、パッド９に対するプローブ８の傾斜方向と、パッド９の向きと、を設定することが好ましい。
【００６７】
〔第２の実施形態〕
図５は第２の実施形態に係る半導体装置２００の層構造の要部を示す断面図である。
【００６８】
上述の第１の実施形態では、パッド９を構成する複数層の配線のうち、最上層の配線である最上層配線５により凹凸形状を構成した例を説明した。ここで、最上層配線５の膜厚は、半導体装置１００の使用時（検査装置による検査時ではなく）に、該最上層配線５に流す電流の大きさに応じて、適宜に設定されている。このため、上記の第１の実施形態のように（配線層のうち）最上層配線５の一層のみにより凹凸形状を形成したのでは、凹凸形状の高低差が不足し、オーバードライブによって絶縁物を剥がす動作を好適に行うことが困難となる場合も有り得る。
【００６９】
そこで、第２の実施形態では、以下に説明するようにして、凹凸形状の高低差を十分に確保できるようにする。
【００７０】
図５に示すように、本実施形態に係る半導体装置２００は、第１配線層間膜１と、第２配線層間膜２と、第３配線層間膜３と、第１下層配線３１と、第２下層配線３２と、最上層配線３３と、プラグ６と、プラグ４１と、第１バリアメタル層１１と、第２バリアメタル層１２と、第３バリアメタル層１３と、第４バリアメタル層１４と、第５バリアメタル層１５と、第６バリアメタル層１６と、パッシベーション膜７と、を備えて構成されている。この半導体装置２００の一部分は、電気的特性の検査を行う検査装置（全体図示略）のプローブ８（図３参照）が接触されるパッド９を構成している。
【００７１】
第１配線層間膜１上には、所定のパターン形状の第１バリアメタル層１１が形成されている。この第１バリアメタル層１１上には、該第１バリアメタル層１１と同様のパターン形状の第１下層配線３１が形成されている。なお、第１下層配線３１は、上記の第１の実施形態における下層配線４に相当する。この第１下層配線３１上には、第２バリアメタル層１２が形成されている。第２バリアメタル層１２は、例えば、第１下層配線３１の表側（図５の上側）の面と第２配線層間膜２との間に介在している。
【００７２】
第２配線層間膜２は、第１配線層間膜１、第１下層配線３１及び第２バリアメタル層１２を覆うように形成されている。第２配線層間膜２には、ビアホール６ａと、開口２ａと、が形成されている。ビアホール６ａには、第３バリアメタル層１３を介してプラグ６が埋め込まれている。半導体装置２００の表側（図５の上側）の部分のうち、第２配線層間膜２の開口２ａ及び第３配線層間膜３の開口３ａ（後述）の内側の部分がパッド９を構成している。
【００７３】
第３バリアメタル層１３は、例えば、第２配線層間膜２の一部分と、第１下層配線３２においてプラグ６の直下に位置する部分と、を覆うように形成されている。第３バリアメタル層１３のパターンの平面形状は、第２下層配線３２と同様である。
【００７４】
第２下層配線３２は、パッド９の部分と、パッド９以外の部分とで、それぞれ所定のパターン形状に形成されている。第２下層配線３２は、パッド９の部分では、図５に示すような凹凸形状とされている。なお、本実施形態の場合、第２下層配線３２の凹凸形状は、上記の第１の実施形態における最上層配線５の凹凸形状と同様に、例えば、格子状の構造であっても良いし、或いは、溝とリブ状部とが交互に並んだような列構造であっても良い。
【００７５】
ここで、パッド９の部分に位置する第２下層配線３２の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」の定義は、上記の第１の実施形態と同様である。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。
【００７６】
第４バリアメタル層１４は、第２下層配線３２の表側（図５の上側）の面と第３配線層間膜３との間に介在している。
【００７７】
第３配線層間膜３は、パッド９以外の部分に形成されている第２下層配線３２どうしの間隔に位置する第２配線層間膜２と、第４バリアメタル層１４と、を覆うように形成されている。第３配線層間膜３には、第２配線層間膜２の開口２ａに連なるような開口３ａと、ビアホール４１ａと、が形成されている。ビアホール４１ａには、第５バリアメタル層１５を介してプラグ４１が埋め込まれている。
【００７８】
本実施形態の場合、最上層配線３３は、パッド９に位置する部分と、その周囲に位置する部分と、からなる。最上層配線３３においてパッド９に位置する部分は、第２下層配線３２においてパッド９に位置する部分に載るようにパターニングされている。なお、最上層配線３３においてパッド９に位置する部分は、例えば、第２下層配線３２においてパッド９に位置する部分よりも平面寸法が小さく設定されている。
【００７９】
ここで、パッド９の部分に位置する最上層配線３３の凹凸形状における凹部２１の内径は、プローブ８（図３）の先端部８ａよりも小径に設定されている。また、凹凸形状における凸部２２の頂部は、平坦とされている。ここで言う「平坦」の定義は、上記の第１の実施形態と同様である。このように平坦な凹凸形状は、例えば、フォトリソグラフィを用いたパターニングにより、好適に形成することができる（詳細後述）。
【００８０】
パッシベーション膜７は、第３配線層間膜３と、パッド９の周囲に位置する最上層配線３３の表側の面の一部と、を覆うように形成されている。パッシベーション膜７には、第３配線層間膜３の開口３ａに連なるような開口７ａが形成されている。これら開口７ａ及び開口３ａと、開口２ａと、を介して、パッド９は半導体装置１００の表側に臨まされている。
【００８１】
第５バリアメタル層１５は、パッド９に位置する最上層配線３３と第２下層配線３２との間、第３配線層間膜３の表側（図５の上側）の面と最上層配線３３の裏側（図５の下側）の面との間、並びに、第３配線層間膜３の開口３ａの内周壁と最上層配線３３との間に、それぞれ介在している。
【００８２】
更に、パッド９の周囲に位置する最上層配線３３の表側（図５の上側）の面と、パッシベーション膜７との間には、第６バリアメタル層１６が介在している。
【００８３】
ここで、パッド９は、第１下層配線３１、第２下層配線３２、最上層配線３３、第１バリアメタル層１１、第３バリアメタル層１３及び第５バリアメタル層１５により構成されている。そして、本実施形態の場合、パッド９の表層部及び中層部には、凹凸形状が形成されている。この凹凸形状は、本実施形態の場合、例えば、最上層配線３３、第５バリアメタル層１５、第２下層配線３２及び第３バリアメタル層１３の４層構造となっている。本実施形態の場合、パッド９を構成する配線としては、第１下層配線３１、第２下層配線３２及び最上層配線３３の３層の配線を備えるが、このうち最上層の配線から数えて２番目までの配線により凹凸形状が構成されている。すなわち、パッド９が複数層の配線（例えば、最上層配線３３、第２下層配線３２及び第１下層配線３１の３層の配線）からなる積層構造をなし、この複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）まで（本実施形態の場合、例えば、２番目まで）の配線により凹凸形状が構成されている。これにより、凹凸形状の高低差を十分に確保できるようになっている。
【００８４】
なお、本実施形態の場合、凹凸形状を構成する最上層配線５及び第２下層配線３２は、第１下層配線３１上に、絶縁層を介さずに、島状に配置され、このことによっても、凹凸形状の高低差を十分に確保することができるとともに、第２下層配線３２と第１下層配線３１との密着性を高め、これら両配線の電気的接続をより確実に行うことができる。よって、凸部２２の間隔を高い自由度で設計することが可能となり、パッド９の凹凸形状をプロービングのための最適な間隔に設定することが可能となる。
【００８５】
次に、本実施形態に係る半導体装置の製造方法を説明する。なお、上記の第１の実施形態と重複する記載は適宜に省略する。
【００８６】
先ず、第１配線層間膜１上に、第１バリアメタル層１１を構成する金属膜と、第１下層配線３１を構成する金属膜と、第２バリアメタル層１２を構成する金属膜と、をこの順に成膜する。
【００８７】
次に、これら３層の金属膜に対し、一括して、フォトリソグラフィを用いたパターニングを行う。このパターニングは、パッド９が形成される範囲と、後に形成されるビアホール６ａの下側及びその周囲とに、第１バリアメタル層１１、第１下層配線３１及び第２バリアメタル層１２が残留するように行う。
【００８８】
次に、第２配線層間膜２を成膜する。これにより、第２配線層間膜２が、第２バリアメタル層１２、第１下層配線３１及び第１バリアメタル層１１のパターンと、このパターンから露出している第１配線層間膜１と、を覆った状態となる。
【００８９】
次に、フォトリソグラフィを用いたパターニングによって、この第２配線層間膜２にビアホール６ａと開口２ａとを一括して形成する。なお、このパターニングにおけるエッチングでは、例えば、パッド９の部分、並びに、プラグ６の直下における第２バリアメタル層１２の除去も併せて行う。
【００９０】
次に、第３バリアメタル層１３を構成する金属膜を成膜する。
【００９１】
次に、ビアホール６ａ内が埋まるように金属膜を成膜することにより、該ビアホール６ａ内にプラグ６を形成し、全面エッチバックを行うことにより、この金属膜のうちプラグ６のみを残留させ、残りは除去する。
【００９２】
次に、第２下層配線３２を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、第２下層配線３２が第２配線層間膜２、プラグ６及び第３バリアメタル層１３を覆った状態となる。次に、第４バリアメタル層１４を構成する金属膜を第２下層配線３２上に成膜する。
【００９３】
次に、第２下層配線３２に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の第２下層配線３２と、パッド９の部分に位置する第２下層配線３２と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の第２下層配線３２のパターニングと、パッド９の部分に位置する第２下層配線３２のパターニングと、を一括して行う。なお、ここでのパターニングでは、第２下層配線３２だけでなく、その下層に位置する第３バリアメタル層１３と、第２下層配線３２の上層に位置する第４バリアメタル層１４についても、一括してパターニングする。なお、後述するように、パッド９の部分の第２バリアメタル層１２を残留させる構造でも良く、その場合、ここでは、第２バリアメタル層１２についても一括してパターニングする。
【００９４】
ここで、パッド９の部分に位置する第２下層配線３２のパターン形状は、最上層配線３３のパターン形状（後述）と同様にする。ただし、具体的には、例えば、図５に示すように、第２下層配線３２のパターン上に最上層配線３３のパターンが確実に載るように、第２下層配線３２のパターン形状は、最上層配線３３のパターン形状よりも太く（平面寸法を大きく）する。換言すれば、第２下層配線３２のパターン形状は、最上層配線３３のパターン形状よりも、凸部が広く、凹部が狭くなるようにする。第２下層配線３２のパターンの頂部がなるべく平坦となるように、フォトリソグラフィ条件を適宜に設定する。ここで言う「平坦」の定義も、上記の第１の実施形態と同様である。
【００９５】
次に、第３配線層間膜３を成膜する。これにより、第３配線層間膜３が、第４バリアメタル層１４、第２下層配線３２及び第３バリアメタル層１３からなるパターン（パッド９以外の部分）と、第４バリアメタル層１４、第２下層配線３２、第３バリアメタル層１３及び第２バリアメタル層１２からなるパターン（パッド９の部分）と、これらのパターンから露出している第１下層配線３１と、を覆った状態となる。
【００９６】
次に、フォトリソグラフィを用いたパターニングによってこの第３配線層間膜３にビアホール４１ａ及び開口３ａを形成する。
【００９７】
次に、第５バリアメタル層１５を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を成膜する。
【００９８】
次に、ビアホール４１ａ内が埋まるように金属膜を成膜することにより、該ビアホール４１ａ内にプラグ４１を形成し、全面エッチバックを行うことにより、この金属膜のうちプラグ４１となる部分のみを残留させ、残りは除去する。
【００９９】
次に、最上層配線３３を構成する金属膜（例えば、アルミ膜）を成膜する。これにより、最上層配線３３が第３配線層間膜３、プラグ４１及び第５バリアメタル層１５を覆った状態となる。次に、第６バリアメタル層１６を構成する金属膜（例えば、チタン、又は窒化チタンからなる）を最上層配線３３上に成膜する。
【０１００】
次に、最上層配線３３に対し、フォトリソグラフィを用いたパターニングを行う。このパターニングでは、パッド９以外の部分の最上層配線３３と、パッド９の部分に位置する最上層配線３３と、をそれぞれ所定のパターン形状に加工する。つまり、パッド９以外の部分の最上層配線３３のパターニングと、パッド９の部分に位置する最上層配線３３のパターニングと、を一括して行う。なお、ここでのパターニングでは、最上層配線３３だけでなく、その下層に位置する第５バリアメタル層１５と、最上層配線３３の上層に位置する第６バリアメタル層１６についても、一括してパターニングする。
【０１０１】
ここで、パッド９の部分に位置する最上層配線３３のパターン形状は、例えば図５に示すように、上記の第１の実施形態の場合においてパッド９の部分に位置する最上層配線５のパターン形状と同様となるようにする。
【０１０２】
次に、パッシベーション膜７を成膜する。次に、フォトリソグラフィを用いたパターニングにより、パッド９の部分に位置するパッシベーション膜７に開口７ａを形成する。
【０１０３】
次に、この開口７ａを介してエッチングすることにより、該開口７ａ内に位置する第６バリアメタル層１６を除去する。
【０１０４】
これにより、図５に示す半導体装置２００が得られる。
【０１０５】
次に、動作を説明する。
【０１０６】
半導体装置２００の電気的特性の検査を、上記の第１の実施形態と同様に行う。すなわち、例えば、先ず、半導体装置２００と、検査装置（全体図示略）のプローブ８（図３）と、の位置合わせを行った後、プローブ８を半導体装置２００に対して相対的に下降させる。その結果、プローブ８の先端部８ａが半導体装置２００のパッド９に接触した状態となる。このように接触した状態で、プローブ８をオーバードライブさせる。
【０１０７】
これにより、上記の第１の実施形態と同様に、プローブ８の先端部８ａがパッド９の表面に沿って滑動する際に、該先端部８ａでこの絶縁物を掻き取るようにして剥がすことができる。よって、プローブ８とのパッド９とを低抵抗で電気的に接続させることが可能となり、半導体装置２００の電気的特性の検査を適切に行うことができる。
【０１０８】
また、本実施形態の場合、パッド９の凹凸形状は、複数層の配線（例えば、最上層配線３３及び第２下層配線３２の２層の配線）からなるので、凹凸形状の高低差を十分に確保することができる。すなわち、第２下層配線３２の膜厚は、半導体装置２００の使用時（検査装置による検査時ではなく）に該第２下層配線３２に流す電流の大きさに応じて適宜に設定されているが、この第２下層配線３２の膜厚では凹凸形状の高低差が不足する場合に、この第２下層配線３２上に更に最上層配線３３を設けることにより、凹凸形状の高低差を十分に確保することができる。
【０１０９】
なお、念のために言及すると、図５では、主にパッド９の層構造を説明できるような示し方をしており、パッド９の表層部における凹凸の数を極端に少なくしている。実際には、パッド９には、例えば多数の凹凸が形成されており、このパッド９上でプローブ８を不都合無くオーバードライブできるようになっている。
【０１１０】
以上のような第２の実施形態によれば、上述の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
【０１１１】
すなわち、第２の実施形態によれば、パッド９は複数層の配線（本実施形態の場合、例えば、最上層配線３３、第２下層配線３２及び第１下層配線３１の３層の配線）からなる積層構造をなし、複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線（本実施形態の場合、例えば、最上層配線３３及び第２下層配線３２の２層の配線）により凹凸形状が構成されているので、１層の配線では凹凸形状の高低差が不足する場合に、その高低差を十分に確保することができる。
【０１１２】
なお、第２の実施形態では、凹凸形状を２層の配線により構成する例を説明したが、３層以上の配線により構成しても良い。
【０１１３】
また、第２の実施形態では、パッドが複数層の配線からなる積層構造をなし、これら複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線により凹凸形状を構成するようにしたが、パッドがｍ層（ｍは３以上の整数）の配線からなる積層構造をなし、これらｍ層の配線のうちの最上層の配線からｎ番目（ｎは２以上、且つ、ｍ−１以下の整数）までの配線により凹凸形状を構成するようにしても良い。
【０１１４】
上記の各実施形態では、フォトリソグラフィを用いたパターニングによって、凹凸形状を形成する例を説明したが、凸部の頂部を平坦にできれば、その他の方法によって凹凸形状を形成しても良い。
【０１１５】
また、凹凸形状における凸部２２の断面形状は、頂部が平坦であればよく、例えば、図６（ａ）に示すような台形状であっても良いし、或いは、図６（ｂ）に示すように、凸部２２の側面が曲線的なテーパー状になっていても良い。ただし、図６（ａ）、図１及び図５に示すように、頂部と側面との境界に角がある方が、より確実に絶縁物を剥がすことができるため好ましい。
【０１１６】
また、パッド９の部分及びプラグ６の直下における第２バリアメタル層１２を除去する例を説明したが、これらの部分の第２バリアメタル層１２を残留させても良い。また、第１の実施形態では、プラグ６と最上層配線５との間にバリアメタル層が存在していても良い。また、第２の実施形態では、第２下層配線３２とプラグ４１との間、プラグ４１と最上層配線３３との間にも、それぞれバリアメタル層が存在していても良い。
【符号の説明】
【０１１７】
１ 第１配線層間膜
２ 第２配線層間膜
２ａ 開口
３ 第３配線層間膜
３ａ 開口
４ 下層配線（配線）
５ 最上層配線（配線）
６ プラグ
６ａ ビアホール
７ パッシベーション膜
７ａ 開口
８ プローブ
８ａ 先端部
９ パッド
１１ 第１バリアメタル層
１２ 第２バリアメタル層
１３ 第３バリアメタル層
１４ 第４バリアメタル層
１５ 第５バリアメタル層
１６ 第６バリアメタル層
２１ 凹部
２２ 凸部
３１ 第１下層配線（配線）
３２ 第２下層配線（配線）
３３ 最上層配線
４１ プラグ
４１ａ ビアホール
１００ 半導体装置
２００ 半導体装置
【特許請求の範囲】
【請求項１】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを備え、
前記パッドの少なくとも表層部には、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状が形成されていることを特徴とする半導体装置。
【請求項２】
前記パッドの前記凹凸形状は、フォトリソグラフィを用いたパターニングにより形成されたものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記パッドは複数層の配線からなる積層構造をなし、前記複数層の配線のうちの最上層の配線により前記凹凸形状が構成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッドは複数層の配線からなる積層構造をなし、前記複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線により前記凹凸形状が構成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記複数層の配線には、前記凹凸形状を構成する配線と、その下層の配線と、が含まれ、
前記凹凸形状を構成する配線は、前記下層の配線上に、絶縁層を介さずに、島状に配置されていることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、
前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、
前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを備え、
前記パッドの少なくとも表層部には、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状が形成されていることを特徴とする半導体装置。
【請求項２】
前記パッドの前記凹凸形状は、フォトリソグラフィを用いたパターニングにより形成されたものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記パッドは複数層の配線からなる積層構造をなし、前記複数層の配線のうちの最上層の配線により前記凹凸形状が構成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッドは複数層の配線からなる積層構造をなし、前記複数層の配線のうちの最上層の配線からｎ番目（ｎは２以上の整数）までの配線により前記凹凸形状が構成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記複数層の配線には、前記凹凸形状を構成する配線と、その下層の配線と、が含まれ、
前記凹凸形状を構成する配線は、前記下層の配線上に、絶縁層を介さずに、島状に配置されていることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、
前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径であり、凸部の頂部が平坦である凹凸形状を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
電気的特性の検査を行う検査装置のプローブが接触されるパッドを形成する工程を備え、
前記工程は、前記パッドの少なくとも表層部に、凹部の内径が前記プローブの先端部よりも小径である凹凸形状を、フォトリソグラフィを用いたパターニングにより形成する工程を含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１９２６１８（Ｐ２０１０−１９２６１８Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３４４４８（Ｐ２００９−３４４４８）
【出願日】平成２１年２月１７日（２００９．２．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１７日（２００９．２．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]