半導体装置及び半導体装置の作製方法
【課題】リセット側電源線から光電変換素子の方へ漏れる電流の影響を小さくすることが出来る半導体装置およびその駆動方法を提供する。
【解決手段】光電変換素子と、リセット側電源線と、ダイオード側電源線と、増幅側電源線と、増幅用トランジスタと、を有する半導体装置において、増幅側電源線の電位は一定であり、光電変換素子がリセット動作時は、リセット側電源線の電位は、第１の電位であり、光電変換素子がリセット動作時以外のときには、リセット側電源線の電位が、第１の電位よりも低い第２の電位であるときが含まれる。
【解決手段】光電変換素子と、リセット側電源線と、ダイオード側電源線と、増幅側電源線と、増幅用トランジスタと、を有する半導体装置において、増幅側電源線の電位は一定であり、光電変換素子がリセット動作時は、リセット側電源線の電位は、第１の電位であり、光電変換素子がリセット動作時以外のときには、リセット側電源線の電位が、第１の電位よりも低い第２の電位であるときが含まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体装置およびその駆動方法に関する。より詳細には、イメージセンサ機能を有するＭＯＳ型センサ装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、パソコン等の情報機器が広く普及し、様々な情報を電子情報としてパソコンなどに読み込みたいという要求が高くなっている。そのため、従来の銀塩カメラに代わるものとしてデジタルスチルカメラが、また、紙などに印刷されたものを読み取るための手段としてスキャナが、大きく注目されている。
【０００３】
デジタルスチルカメラでは、画素が２次元に配列されたエリアセンサが用いられている。スキャナやコピー機などでは、画素が１次元に配列されたラインセンサが用いられている。ラインセンサを用いて２次元の画像を読み取る場合は、ラインセンサを移動させながら信号を読み取っている。
【０００４】
これらの画像読み取り機器では、イメージセンサとしてCCD型センサが主に使われている。CCD型センサでは、各画素のフォトダイオードで光電変換を行い、その信号を、CCDを用いて読み出している。しかしながら、近年、周辺回路を内蔵できることや、ワンチップ化できること、リアルタイム信号処理に適していること、消費電力が低いことなどを武器に、単結晶シリコン基板を用いて作成されたＭＯＳ型センサが一部で普及の兆しを見せている。また、研究レベルでは、ガラス基板上にＴＦＴを用いて作成したＭＯＳ型センサも開発されている。MOS型センサでは、各画素のフォトダイオードで光電変換を行い、MOSトランジスタによって形成されたスイッチを用いて、各画素の信号を読み出している。
【０００５】
MOS型センサの画素構成としては、様々なタイプのものが開発されている。それらは、２つの種類、つまり、パッシブセンサとアクティブセンサとに、大まかには分類できる。パッシブセンサは、各画素に信号増幅素子を搭載しないセンサであり、アクティブセンサは、各画素に信号増幅素子を搭載するセンサである。
アクティブセンサでは、各画素内で信号が増幅されるため、パッシブセンサよりも雑音に強いというメリットがある。
【０００６】
図3に、パッシブセンサにおける画素の回路例を示す。画素305は、スイッチ用トランジスタ301とフォトダイオード304で構成されている。フォトダイオード304は、電源基準線306とスイッチ用トランジスタ301のソース端子に接続されている。スイッチ用トランジスタ301のゲート端子には、ゲート信号線302が接続され、ドレイン端子には、信号出力線303が接続されている。フォトダイオード304では、光電変換が行われる。つまり、入射した光に応じて電荷を生成し、電荷をそこに蓄積する。そして、ゲート信号線302を制御して、スイッチ用トランジスタ301を導通状態にして、フォトダイオード304の電荷を信号出力線303を通して読み出している。
【０００７】
アクティブセンサの画素の構成としては、様々なタイプがある。IEDM95：p17：CMOS Image Sensors, Electronic Camera On a Chip、あるいはIEDM97：p201：CMOS Image Sensors - Recent Advances and Device Scaling Considerationsでは、フォトダイオード型、フォトゲート型などの画素構成と動作を紹介している。ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Active Pixel Image Sensorでは、画素の選択方法という観点で画素構成を分類している。つまり、選択する素子として、トランジスタを使う場合や、容量を使う場合などについて、述べている。このように、１画素を構成するトランジスタ数に関して、様々なものがある。JIECセミナ：CMOSカメラの開発展望：平成10年2月20日には、CMOS型センサの全般について広く紹介しており、リセット用トランジスタのゲート電極とドレイン電極を接続することにより、光強度の対数の信号を出力する対数変換型などについても、述べている。
【０００８】
最もよく採用されているアクティブセンサの画素構成は、図4に示すように、３つのNチャネル型トランジスタと１つのフォトダイオードで１つの画素408を構成するタイプである。フォトダイオード404のＰチャネル側端子は電源基準線412に接続され、Ｎチャネル側端子は、増幅用トランジスタ406のゲート端子と接続されている。増幅用トランジスタ406のドレイン端子とソース端子は、電源線409とスイッチ用トランジスタ401のドレイン端子に接続されている。スイッチ用トランジスタ401のゲート端子には、ゲート信号線402が接続され、ソース端子には、信号出力線403が接続されている。リセット用トランジスタ407のゲート端子は、リセット信号線405に接続されている。リセット用トランジスタ407のソース端子とドレイン端子は、電源線409と増幅用トランジスタ406のゲート端子に接続されている。
【０００９】
エリアセンサの場合、一本の信号出力線403には、１個の画素408だけでなく、多くの画素が接続されている。ただし、バイアス用トランジスタ411は、１本の信号出力線403につき、１個だけ配置されている。バイアス用トランジスタ411のゲート端子には、バイアス信号線410が接続されている。バイアス用トランジスタ411のソース端子とドレイン端子は、信号出力線403とバイアス用電源線413に接続されている。
【００１０】
次に、画素408の基本的な動作について述べる。
【００１１】
まず、リセット用トランジスタ407を導通状態する。フォトダイオード404のＰチャネル側端子が電源基準線412に接続され、Ｎチャネル側端子が電源線409と電気的につながる状態になり、電源基準線412の電位は基準電位０Vであり、電源線409の電位は電源電位Vddであるため、フォトダイオード404には、逆バイアス電圧が加わることになる。以後、フォトダイオード404のＮチャネル側端子の電位が電源線409の電位にまで充電される動作を、リセットと呼ぶことにする。その後、リセット用トランジスタ407を非導通状態にする。すると、フォトダイオード404に光が照射されている場合、光電変換により、電荷が発生する。そのため、時間が経過するにしたがって、電源線409の電位にまで充電されていたフォトダイオード404のＮチャネル側端子の電位が、光によって発生した電荷が原因となって、徐々に小さくなってくる。そして、ある一定時間経過した後、スイッチ用トランジスタ401を導通状態にする。すると、増幅用トランジスタ406を通って、信号出力線403へ信号が出力される。
【００１２】
ただし、信号が出力されている時、バイアス信号線410には、電位が加えられており、バイアス用トランジスタ411には、電流が流れるようになっている。よって、増幅用トランジスタ406とバイアス用トランジスタ411は、いわゆる、ソースフォロワ回路として動作することになる。
【００１３】
図4では、フォトダイオード404のPチャネル側端子が接続されている配線、つまり、電源基準線412は、ダイオード側電源線と呼んでも良い。ダイオード側電源線の電位は、フォトダイオード404の向きによって変わる。図4では、ダイオード側電源線には、フォトダイオード404のPチャネル側端子が接続されており、その電位は基準電位０Vである。そのため、図4では、ダイオード側電源線を電源基準線と呼んでいる。
【００１４】
同様に、図4では、リセット用トランジスタ407が接続されている配線、つまり、電源線409は、リセット側電源線と呼んでも良い。リセット側電源線の電位は、フォトダイオード404の向きによって変わる。図4では、リセット側電源線には、リセット用トランジスタ407を介して、フォトダイオード404のNチャネル側端子が接続されており、その電位は電源電位Vddである。そのため、図4では、リセット側電源線を電源線と呼んでいる。
【００１５】
フォトダイオード404をリセットするということは、フォトダイオード404に逆バイアス電圧を加えるということと同じである。よって、フォトダイオード404の向きによって、ダイオード側電源線とリセット側電源線の電位の大小関係は変わる。
【００１６】
次に、図5に最も基本的なソースフォロワ回路の例を示す。図5では、Nチャネル型トランジスタを用いた場合について示す。Pチャネル型トランジスタを用いてソースフォロワ回路を構成することも出来る。増幅側電源線503には、電源電位Vddが加えられている。バイアス側電源線504には、基準電位０Vが加えられている。増幅用トランジスタ501のドレイン端子は増幅側電源線503に接続され、ソース端子はバイアス用トランジスタ502のドレイン端子に接続されている。バイアス用トランジスタ502のソース端子は、バイアス側電源線504に接続されている。バイアス用トランジスタ502のゲート端子には、バイアス電位Vbが加えられている。よって、バイアス用トランジスタ502には、バイアス電流Ibが流れることになる。バイアス用トランジスタ502は、基本的には、定電流源として動作する。増幅用トランジスタ501のゲート端子が、入力端子506になる。よって、増幅用トランジスタ501のゲート端子には、入力電位Vinが加えられる。増幅用トランジスタ501のソース端子が出力端子507になる。よって、増幅用トランジスタ501のソース端子の電位が、出力電位Voutとなる。このときのソースフォロワ回路の入出力関係は、Vout=Vin-Vbとなる。
【００１７】
図4と図5を比較させた場合、増幅用トランジスタ406は、増幅用トランジスタ501に対応する。バイアス用トランジスタ411は、バイアス用トランジスタ502に対応する。スイッチ用トランジスタ401は、導通状態であることを想定しているため、図5では、省略されていると考えることが出来る。フォトダイオード404のＮチャネル側端子の電位は、入力電位Vin（増幅用トランジスタ501のゲート電位、つまり入力端子506の電位）に対応する。信号出力線403の電位は、出力電位Vout（増幅用トランジスタ501のソース電位、つまり出力端子507の電位）に対応する。電源線409は、増幅側電源線503に対応する。
【００１８】
従って、図4において、フォトダイオード404のＮチャネル側端子の電位をVpdとし、バイアス信号線410の電位、つまり、バイアス電位をVbとし、信号出力線403の電位をVoutとし、電源基準線412とバイアス側電源線413の電位を0Vとすると、Vout=Vpd-Vbとなる。よって、フォトダイオード404のＮチャネル側端子の電位Vpdが変化すると、Voutも変化することになり、Vpdの変化を信号として出力し、光強度を読みとることが出来る。
【００１９】
次に、画素409での信号タイミングチャートを図6に示す。まず、リセット信号線405を制御することにより、リセット用トランジスタ407を導通状態にする。すると、フォトダイオード404のＮチャネル側端子の電位は、電源線409の電位である電源電位Vddにまで充電される。すなわち、画素がリセットされる。それから、リセット信号線405を制御することにより、リセット用トランジスタ407を非導通状態にする。その後、フォトダイオード404に光が照射されていると、光強度に応じた電荷が生成される。そのため、リセット動作により充電された電荷が、徐々に放電されていく。つまり、フォトダイオード404のＮチャネル側端子の電位が下がってくる。暗い光が照射されている場合は、放電される量も少ないため、フォトダイオード404のＮチャネル側端子の電位もあまり下がらない。そして、ある時点において、スイッチ用トランジスタ401を導通状態にして、フォトダイオード404のＮチャネル側端子の電位を信号として読み出す。この信号は、光の強度に比例している。そして再び、リセット用トランジスタ407を導通状態にしてフォトダイオード404をリセットし、同様の動作を繰り返していく。
【００２０】
次に、画素408でのトランジスタについて述べる。極性については、全てNチャネル型であることが多い。まれに、リセット用トランジスタをPチャネル型にしている場合がある（JIECセミナ：CMOSカメラの開発展望：平成10年2月20日：p9,図11参照）。また、増幅用トランジスタと選択用トランジスタの並び方については、両トランジスタともNチャネル型を用いて、図4のように、電源線409と増幅用トランジスタ406を接続し、増幅用トランジスタ406とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と信号出力線403を接続していることが多い。まれに、両トランジスタともNチャネル型を用いて、電源線409とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と増幅用トランジスタ406を接続し、増幅用トランジスタ406と信号出力線403を接続している場合もある（ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Active Pixel Image Sensor）。
【００２１】
次に、光電変換などを行うセンサ部について、述べる。通常は、PN型のフォトダイオードを用いて、光を電気に変換する。その他に、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショットキー型ダイオードなどがある。その他には、X線用にフォトコンダクタや、赤外線用のセンサなどもある。これについては、固体撮像素子の基礎ー電子の目のしくみ：安藤隆男、菰淵寛仁著：日本理工出版界、に述べられている。
【００２２】
次に、センサの適用製品について、述べる。通常のデジタルスチルカメラや、スキャナなどの他に、Ｘ線用カメラにも用いられている。その場合、X線を直接電気信号に変換するフォトコンダクタを用いる場合や、蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとる場合などがある。Euro Display 99:p203:X-ray Detectors based on Amorphous Silicon Active Matrixでは、シンチレータにより、 X線を光に変換した後、その光を読みとる場合について述べている。IEDM 98:p21:amorphous silicon tft x-ray image sensorsでは、アモルファスシリコンを用いて読みとっており、AM-LCD99:p45:real-time imaging flat panal x-ray detectorでは、フォトコンダクタを用いて読みとる場合について、報告されている。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
従来の電源線409の電位は、一定である。一方、リセット用トランジスタ407が非導通状態の時、光が照射されていると、フォトダイオード404には、電荷が生成される。その電荷が要因となって、リセット動作によって充電された電荷が、放電されていく。その結果、フォトダイオード404のＮチャネル側端子の電位が下がってくる。この時の状況をリセット用トランジスタ407の立場で考えてみる。
【００２４】
フォトダイオード404のＮチャネル側端子の電位が下がるということは、リセット用トランジスタ407のソース・ドレイン間電圧Vdsが大きくなることに等しい。ここで、この時の一般的なトランジスタの電流特性を図7に示す。横軸にゲート・ソース間電圧Vgsをとり、縦軸にはドレイン・ソース間電流Idsの対数をとっている。そして、ソース・ドレイン間電圧Vdsをパラメータとして、複数本のグラフを示している。図7から分かるように、非導通状態（ゲート・ソース間電圧Vgs<0）の領域において、ソース・ドレイン間電圧Vdsが大きくなると、つまりフォトダイオード404のＮチャネル側端子の電位が下がってくると、もれ電流が大きくなる（本来、非導通状態においては、ドレイン・ソース間電流Idsは流れないことが理想である。そのため、非導通状態において流れてしまうドレイン・ソース間電流Idsのことを、もれ電流とよぶことがある）。そのため、図8に示すように、リセット用トランジスタ807を通って、フォトダイオード804に、もれ電流814が流れてしまう。このもれ電流814は、電源線809からフォトダイオード804の方に流れ、フォトダイオード804のＮチャネル側端子の電位を電源線809の電位に近づけるように作用する。その結果、図9に示すように、フォトダイオード804のＮチャネル側端子の電位が下がりにくくなる。
【００２５】
以上のことを考えると、リセット用トランジスタ807のもれ電流に関して、次のような問題点が考えられる。
【００２６】
まず、フォトダイオード804において光によって生成される単位時間当たりの電荷量をIphotoとすると、フォトダイオード804に照射される光が弱い場合、Iphotoがもれ電流814よりも小さいことが考えられる。そのような場合は、どれだけ時間が経過しても、フォトダイオード804の電位が下がらない。そのため、弱い光の場合は、全く信号を得られなくなってしまうと考えられる。
【００２７】
また、図7から分かるように、もれ電流814はフォトダイオード804のＮチャネル側端子の電位（つまり、リセット用トランジスタ807のソース・ドレイン間電圧）によって異なる。よって、フォトダイオード804のＮチャネル側端子の電位と蓄積時間の関係は非線形になってしまう。ここで、蓄積時間とは、フォトダイオード804をリセットした後から、スイッチ用トランジスタ801を導通状態にして信号を出力する時までの時間のことであり、すなわち、フォトダイオード804に、光によって生成される電荷を蓄積しておく期間のことである。もし、もれ電流814が無かった場合は、フォトダイオード804のＮチャネル側端子の電位は時間とともに小さくなるため、フォトダイオード804のＮチャネル側端子の電位と蓄積時間との関係は線形になる。しかし、もれ電流814がある場合は、フォトダイオード804のＮチャネル側端子の電位は時間とともに小さくなるが、フォトダイオード804のＮチャネル側端子の電位が小さくなると、リセット用トランジスタ807のもれ電流が大きくなる。よって、フォトダイオード804のＮチャネル側端子の電位が小さくなりにくくなってくる。そのため、フォトダイオード804のＮチャネル側端子の電位と蓄積時間との関係は線形にならない。その結果、フォトダイオード804の電位と光強度の関係も非線形になってしまうため、イメージセンサのガンマ特性が悪化してしまう。
【００２８】
より詳細に考えてみると、図10に示したように、光によってフォトダイオード804のＮチャネル側端子の電位が下がった結果、つまり、リセット用トランジスタ807のソース・ドレイン間電圧Vdsが大きくなった結果、もれ電流814と光によって生成される単位時間当たりの電荷Iphotoとが等しくなる場合が考えられる。
その様な状態になると、もうそれ以上、フォトダイオード804のＮチャネル側端子の電位は下がらなくなってしまう。もれ電流814が無い場合では、たとえ光が弱くても、光によって生成される電荷を蓄積する時間を長くすれば、フォトダイオード804のＮチャネル側端子の電位を下げることが出来た。つまり、信号値を大きくすることが出来た。しかし、もれ電流814と光によって生成される単位時間当たりの電荷Iphotoとが等しい場合、光によって生成される電荷を蓄積する時間を長くしても、フォトダイオード804のＮチャネル側端子の電位は変化しない。よって、蓄積時間を長くすることによって信号値を大きくすることが出来なくなる。
【００２９】
本願発明は、上記従来技術の問題点を解決することを目的とする。
【課題を解決するための手段】
【００３０】
従来であれば、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線、つまり、電源線（リセット側電源線）の電位は、一定であった。本発明においては、リセット動作時以外の時、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線の電位値、つまり、電源線（リセット側電源線）の電位を、フォトダイオードのPチャネル側端子の電位、つまり、電源基準線（ダイオード側電源線）の電位に近づける。その結果、電源線（リセット側電源線）の方からフォトダイオードの方へ漏れ電流が流れにくくなる。
【００３１】
フォトダイオードのNチャネル側端子の電位が、電源線の電位よりも高い場合は、フォトダイオードから電源線の方へ漏れ電流が流れる。そのため、フォトダイオードのNチャネル側端子の電位が下がりやすくなる。フォトダイオードのNチャネル側端子の電位が、電源線の電位よりも低い場合でも、従来よりも、リセット用トランジスタのソース・ドレイン間電圧が小さいため、もれ電流は小さい。
そのため、フォトダイオードのNチャネル側端子の電位が下がりにくくなることを抑えることが出来る。
【００３２】
ただし、フォトダイオードをリセットしている時は、充電するための電位が必要である。よって、リセット動作時では、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線の電位、つまり、電源線（リセット側電源線）の電位値は、従来と同様にしておく。
【００３３】
また、図11に示すように、電源線1109（リセット側電源線）には、リセット用トランジスタ1107だけでなく、増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続されていることが多い。その場合、増幅用トランジスタ1106に電流を流して動作させている時には、電源線1109（リセット側電源線）の電位が低いと問題である。よって、電源線1109（リセット側電源線）に増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続されている場合は、増幅用トランジスタ1106を動作させている間、電源線1109（リセット側電源線）の電位値は、従来と同様にしておく。
【００３４】
このように、電源線1109（リセット側電源線）の電位を電源基準線1112（ダイオード側電源線）の電位に近づけることにより、リセット用トランジスタ1107のもれ電流による問題を改善する事が出来る。よって、フォトダイオード1104に照射される光が弱い場合にも、リセット用トランジスタ1107のもれ電流は、フォトダイオード1104において光によって生成される単位時間当たりの電荷量Iphotoを打ち消さない。そのため、弱い光の場合でも、フォトダイオード1104が放電されて、その電位が下がるので、画素から信号を読み取ることが可能になる。それによって、ダイナミックレンジが広がり、画質が向上する。また、リセット用トランジスタのソース・ドレイン間電圧が小さくなることにより、もれ電流が減るため、フォトダイオード1104の電位と蓄積時間との非線形な関係が改善される。その結果、ガンマ特性が良くなる。
【００３５】
以下に、本願発明の構成を示す。
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有する半導体装置であって、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されており、 前記リセット側電源線と前記リセット信号線とが平行に配置されていることを特徴とする半導体装置が提供される。
【００３６】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタと信号発生装置とを有する半導体装置であって、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されており、 前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけるように動作する信号発生装置が前記リセット側電源線に接続されていることを特徴とする半導体装置が提供される。
【００３７】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線とを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけることを特徴とする半導体装置の駆動方法が提供される。
【００３８】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線とを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を、前記リセット用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位の中間の電位にすることを特徴とする半導体装置の駆動方法が提供される。
【００３９】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけることを特徴とする半導体装置の駆動方法が提供される。
【００４０】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を、前記リセット用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位の中間の電位にすることを特徴とする半導体装置の駆動方法が提供される。
【００４１】
前記光電変換素子が、X線センサまたは赤外線センサであることを特徴としていても良い。
【００４２】
前記光電変換素子が、フォトダイオード、ショットキーダイオード、アバランシェダイオード、またはフォトコンダクタのいずれか１つであることを特徴としていても良い。
【００４３】
前記フォトダイオードが、PN型、PIN型、またはNPN埋め込み型のいずれか１つであることを特徴としていても良い。
【発明の効果】
【００４４】
本願発明は、リセット用トランジスタのもれ電流が光電変換素子に与える悪影響を小さくすることが出来る。そのため、高い画質をもつセンサが実現される。
【図面の簡単な説明】
【００４５】
【図１】本願発明の画素の回路の回路図
【図２】本願発明の画素の回路のタイミングチャート
【図３】従来のパッシブセンサの画素の回路図
【図４】従来のアクティブセンサの画素の回路図
【図５】従来のソースフォロワ回路の回路図
【図６】アクティブセンサでのタイミングチャート
【図７】トランジスタの電流特性図
【図８】従来のアクティブセンサの画素の回路図ともれ電流を表す図
【図９】従来のアクティブセンサでのタイミングチャート
【図１０】従来のアクティブセンサでのタイミングチャート
【図１１】本願発明の画素の回路の回路図
【図１２】本願発明のアクティブセンサでのタイミングチャート
【図１３】本願発明の画素の回路の回路図
【図１４】本願発明のアクティブセンサでのタイミングチャート
【図１５】本願発明のアクティブセンサでのタイミングチャート
【図１６】本願発明のエリアセンサのブロック図
【図１７】本願発明のアクティブセンサの画素の回路図
【図１８】本願発明のアクティブセンサの画素の回路図
【図１９】本願発明の信号処理回路の回路図
【図２０】本願発明の最終出力増幅用回路の回路図
【図２１】本願発明の最終出力増幅用回路の回路図
【図２２】本願発明のエリアセンサのタイミングチャート
【図２３】本願発明のエリアセンサのタイミングチャート
【図２４】本願発明のエリアセンサのタイミングチャート
【図２５】本願発明のエリアセンサのタイミングチャート
【図２６】本願発明のエリアセンサのタイミングチャート
【図２７】本願発明のイメージセンサの作製行程を示す図
【図２８】本願発明のイメージセンサの作製行程を示す図
【図２９】本願発明のイメージセンサの作製行程を示す図
【図３０】本願発明のイメージセンサの作製行程を示す図
【図３１】本願発明のイメージセンサを用いた電子機器の図
【図３２】本願発明のイメージセンサを用いた電子機器の図
【図３３】本願発明のイメージセンサを用いた電子機器の図
【図３４】本願発明のイメージセンサを用いた電子機器の図
【発明を実施するための形態】
【００４６】
[実施の形態１] 以下に、本願発明の代表的な実施の形態を示す。まず、アクティブセンサを用いた場合に、本願発明を実施した形態について、回路図を図1に、タイミングチャートを図2に示す。
【００４７】
回路図は、従来と同様である。ただし、リセット側電源線109と増幅側電源線108は、従来では、接続されていることが多かった。本実施の形態では、接続されていても、接続されていなくても、どちらでもよい。まず、接続されていない場合について、そのタイミングチャートを述べる。
【００４８】
まず、リセット信号線105を制御して、リセット用トランジスタ107を導通状態にし、フォトダイオード104をリセットする。その後、リセット用トランジスタ107を非導通状態にし、蓄積時間に入る。その時、リセット側電源線109の電位を下げて、ダイオード側電源線110の電位に近づける。その時に、最も望ましいリセット側電源線109の電位は、リセット時のリセット側電源線109の電位と、ダイオード側電源線110の電位の中間の電位である。
【００４９】
すると、暗い場合、フォトダイオード104のNチャネル側端子の電位は、リセット側電源線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット側電源線109の方へ流れる。そのため、暗くても、フォトダイオード104のNチャネル側端子の電位は下がりやすくなる。
【００５０】
明るい場合は、フォトダイオード104のNチャネル側端子の電位は、時間が経過するにしたがって、下がってくる。当初は、フォトダイオード104のNチャネル側端子の電位がリセット側電源線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット側電源線109の方へ流れる。その後、フォトダイオード104のNチャネル側端子の電位よりもリセット側電源線109の電位の方が高くなり、もれ電流は、リセット側電源線109からフォトダイオード104の方へ流れる。
このように、もれ電流の流れる向きが反転するため、もれ電流の悪影響を相殺することができる。また、リセット用トランジスタ107のソース・ドレイン間電圧が小さいため、従来よりも、もれ電流自体が少なくなる。
【００５１】
そして、再びフォトダイオード104をリセットする前に、ゲート信号線102を制御し、スイッチ用トランジスタ101を導通状態にして、信号出力線103に信号を出力する。その後、再びフォトダイオード104をリセットする。その時には、リセット側電源線109の電位は、もとに戻しておく。
【００５２】
ただし、リセット側電源線109と増幅側電源線108が、接続されている場合は、信号出力線103に信号を出力するときに、リセット側電源線109の電位が下がっていると、正しい信号を出力できない。よって、リセット側電源線109と増幅側電源線108が、接続されている場合は、信号を出力するときにも、リセット側電源線109の電位を、もとに戻しておく。
【００５３】
なお、図2では、蓄積時間中の増幅側電源線108の電位は、中間くらいであったが、図12に示すように、ダイオード側電源線110の電位と、ほぼ等しくなるくらいにまで下げてもよい。
【００５４】
図1では、フォトダイオード104のPチャネル側端子がダイオード側電源線110と接続されていた。しかしながら、図13に示すように、フォトダイオード1304のNチャネル側端子がダイオード側電源線1310と接続されていてもよい。ただし、その場合、電位の大小関係が逆になる。図1では、リセット側電源線109の電位の方が、ダイオード側電源線110の電位よりも高い。一方、図13では、リセット側電源線1309の電位の方が、ダイオード側電源線1310の電位よりも低い。これは、フォトダイオード1304をリセットするときに、逆バイアス電圧が加わるようにするためである。図2に対応する図を図14に、図12に対応する図を図15に示す。
【００５５】
なお、図13においても、リセット側電源線1309と増幅側電源線1308は、接続されていても、接続されていなくても、どちらでもよい。
【００５６】
なお、図1、図13において、増幅用トランジスタ、リセット用トランジスタ、スイッチ用トランジスタは、Nチャネル型でもPチャネル型でもよい。
【００５７】
なお、図1、図13において、スイッチ用トランジスタは、増幅側電源線と増幅用トランジスタの間に配置されていてもよいし、増幅用トランジスタと信号出力線の間に配置されていてもよい。
【実施例１】
【００５８】
次に、周辺に駆動回路を搭載し、画素を２次元に配置したエリアセンサに、本願発明を適用した実施例について述べる。全体の回路図を図16に示す。まず、画素が２次元に配列された画素配列部1605がある。そして、各々の画素のゲート信号線やリセット信号線や電源線を駆動するための駆動回路が、画素配列部1605の左右に配置されている。図16では、ゲート信号線リセット信号線用駆動回路1606が左側に、電源線用駆動回路1607が右側に配置されている。
【００５９】
そして、画素配列部1605の上側には、信号処理用の回路などが配置されている。図16では、画素配列部1605の上に、バイアス用回路1603が配置されている。このバイアス用回路1603は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成する。バイアス用回路1603の上には、サンプルホールド＆信号処理用回路1602が配置されている。ここでは、信号をいったん保存しておいたり、アナログ・デジタル変換を行ったり、雑音を低減したりするための回路などが配置されている。サンプルホールド＆信号処理用回路1602の上には、信号出力線用駆動回路1601が配置されている。信号出力線用駆動回路1601は、一時的に保存されていた信号を、順に出力していくための信号を出力している。そして、外に信号を出す前に、最終出力増幅用回路1604が配置されている。ここでは、サンプルホールド＆信号処理用回路1602と信号出力線用駆動回路1601とにより、順に出力されてくる信号を、外に出す前に、増幅している。よって、信号を増幅しない場合は必要ないが、現実的には、配置されることが多い。
【００６０】
次に、各部分の回路図を示す。まず、２次元に配列されている画素配列部1605の中から、例として、i行j列目画素部回路1608の回路図を、図17に示す。図17では、Ｐチャネル型リセット用トランジスタ1707、Pチャネル型スイッチ用トランジスタ1701、Nチャネル型増幅用トランジスタ1706、光電変換素子（ここでは、最も代表的なフォトダイオード1704）から構成されている。フォトダイオード1704では、Pチャネル側端子は電源基準線1712に、Nチャネル側端子は、増幅用トランジスタ1706のゲート端子に接続されている。リセット用トランジスタ1707のゲート端子には、i行目リセット信号線1705が接続され、ソース端子とドレイン端子は、i行目電源線1709と増幅用トランジスタ1706のゲート端子に接続されている。スイッチ用トランジスタ1701のゲート端子は、i行目ゲート信号線1702に接続され、ソース端子とドレイン端子は、 i行目電源線1709と増幅用トランジスタ1706に接続されている。増幅用トランジスタ1706のソース端子とドレイン端子は、j列目信号出力線1703とスイッチ用トランジスタ1701に接続されている。 j列目信号出力線1703とi行目ゲート信号線1702は、従来通り、交差して配置されており、 j列目信号出力線1703は縦方向に配線が伸びている。i行目ゲート信号線1702とi行目リセット信号線1705は、従来通り、横方向に配線が伸びており、平行に配置されている。図16および図17では、i行目電源線1709も、横方向に伸びており、 i行目リセット信号線1705と平行に配置されている。従来は、縦方向に伸びていた。これは、１行ごとに画素のフォトダイオードを選択していくため、同様に、１行ごとに電源線の電圧を変えることが出来るようにするためである。
【００６１】
図17では、リセット用トランジスタ1707は、Pチャネル型を用いている。しかし、リセット用トランジスタは、Nチャネル型でもよい。ただし、Nチャネル型の場合、リセット動作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが飽和領域で動作することになり、フォトダイオード1704を十分に充電できない。したがって、リセット用トランジスタは、Nチャネル型でも動作するが、Pチャネル型の方が望ましい。
【００６２】
スイッチ用トランジスタ1701については、i行目電源線1709と増幅用トランジスタ1706の間に配置し、かつ、Pチャネル型を用いるのが望ましい。しかし、従来と同様、Nチャネル型でも動作するため、Nチャネル型でも構わないし、j列目信号出力線1703と増幅用トランジスタ1706の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイッチ用トランジスタ1701は、i行目電源線1709と増幅用トランジスタ1706の間に配置し、かつ、Pチャネル型を用いるのが望ましい。
【００６３】
増幅用トランジスタ1706については、図17では、Nチャネル型を用いている。
しかし、Pチャネル型を用いることも可能である。ただしその場合、バイアス用トランジスタと組み合わせてソースフォロワ回路として動作させるためには、回路の接続方法を変える必要がある。つまり、単純に、図17の回路図において、増幅用トランジスタ1706の極性を変えるだけでは、動作しない。
【００６４】
そこで、 Pチャネル型の増幅用トランジスタを用いた時の回路構成の一例を図18に示す。図17との違いは、増幅用トランジスタ1806の極性がPチャネル型であることと、フォトダイオードの向きが逆になっていることと、電源線と電源基準線とが入れ替わっていることである。増幅用トランジスタにPチャネル型を用いる場合は、バイアス用トランジスタもPチャネル型を用いる必要がある。なぜなら、バイアス用トランジスタは、定電流源として動作させる必要があるからである。よって、図18では、参考のため、バイアス用トランジスタ1811も記述している。図18に示すi行j列画素部回路1608は、Nチャネル型リセット用トランジスタ1807、Nチャネル型スイッチ用トランジスタ1801、Pチャネル型増幅用トランジスタ1806、光電変換素子（ここでは、最も代表的なフォトダイオード1804）から構成されている。フォトダイオード1804は、Nチャネル側端子は電源線1809に、Pチャネル側端子は、増幅用トランジスタ1806のゲート端子に接続されている。リセット用トランジスタ1807のゲート端子には、i行目リセット信号線1805が接続され、ソース端子とドレイン端子は、i行目電源基準線1812と増幅用トランジスタ1806のゲート端子に接続されている。スイッチ用トランジスタ1801のゲート端子は、i行目ゲート信号線1802に接続され、ソース端子とドレイン端子は、i行目電源基準線1812と増幅用トランジスタ1806に接続されている。増幅用トランジスタ1806のソース端子とドレイン端子は、j列目信号出力線1803とスイッチ用トランジスタ1801に接続されている。バイアス用トランジスタ1811のゲート端子には、バイアス信号線1810が接続され、ソース端子とドレイン端子は、j列目信号出力線1803と電源線1809に接続されている。
【００６５】
図18では、リセット用トランジスタ1807は、Nチャネル型を用いている。しかし、リセット用トランジスタは、Pチャネル型でもよい。ただし、Pチャネル型の場合、リセット動作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが飽和領域で動作することになり、フォトダイオード1804を十分に充電できない。したがって、リセット用トランジスタは、Pチャネル型でも動作するが、Nチャネル型の方が望ましい。
【００６６】
図18では、スイッチ用トランジスタ1801については、 j列目電源基準線1812と増幅用トランジスタ1806の間に配置し、かつ、Nチャネル型を用いるのが望ましい。しかし、Pチャネル型でも動作するため、Pチャネル型でも構わないし、j列目信号出力線1803と増幅用トランジスタ1806の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイッチ用トランジスタ1801は、 j列目電源基準線1809と増幅用トランジスタ1806の間に配置し、かつ、Nチャネル型を用いるのが望ましい。
【００６７】
このように、図17と図18を比較すると分かるように、増幅用トランジスタの極性が異なると、最適なトランジスタの構成、フォトダイオードの向きなども異なってくる。
【００６８】
図17では、スイッチ用トランジスタ1701とリセット用トランジスタ1707の両方に、１本の電源線から電流を供給している。図18では、スイッチ用トランジスタ1801とリセット用トランジスタ1807の両方に、１本の電源基準線から電流を供給している。このように、フォトダイオードの向きと増幅用トランジスタの極性を合わせることにより、配線を共有出来る。
【００６９】
しかし、電流を供給する配線を１本増やして、それぞれ別々に電流を供給しても構わない。その場合、スイッチ用トランジスタに電流を供給する配線の電位は、定電位でよい。また、フォトダイオードの向きと増幅用トランジスタの極性を合わせる必要もない。
【００７０】
次に、バイアス用回路1603とサンプルホールド＆信号処理用回路1602の中から、１列分の回路として、j列目周辺部回路1609の回路図を、図19に示す。バイアス用回路1603には、バイアス用トランジスタ1911が配置されている。その極性は、各画素の増幅用トランジスタの極性と同じものである。よって、画素の増幅用トランジスタがNチャネル型の場合は、バイアス用トランジスタもNチャネル型になる。図19では、バイアス用バイアス用トランジスタ1911は、Nチャネル型である。バイアス用トランジスタ1911のゲート端子には、バイアス信号線1910が接続され、ソース端子とドレイン端子は、j列目信号出力線1903と電源基準線1912に接続されている（バイアス用トランジスタがPチャネル型の場合は、電源基準線の代わりに、電源線を用いる）。バイアス用トランジスタは1911は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路として動作する。転送用トランジスタ1913のゲート端子には、転送信号線1914が接続され、ソース端子とドレイン端子は、j列目信号出力線1903と負荷容量1915に接続されている。転送用トランジスタは、信号出力線1903の電位を負荷容量1915に転送するときに、動作させる。よって、Pチャネル型の転送用トランジスタを追加して、Nチャネル型転送用トランジスタ1914と並列に接続してもよい。負荷容量1915は、転送用トランジスタ1913と電源基準線1912に接続されている。負荷容量1915の役割は、信号出力線1903から出力される信号を一時的に蓄積することである。放電用トランジスタ1916のゲート端子は、プリ放電信号線1917に接続され、ソース端子とドレイン端子は、負荷容量1915と電源基準線1912に接続されている。放電用トランジスタ1916は、信号出力線1903の電位を負荷容量1915に入力する前に、いったん、負荷容量1915にたまっている電荷を放電するように動作する。
【００７１】
なお、アナログ・デジタル信号変換回路や雑音低減回路などを配置することも可能である。
【００７２】
そして、負荷容量1915と最終出力線1920の間に、最終選択用トランジスタ1919が接続される。最終選択用トランジスタ1919のソース端子とドレイン端子は、負荷容量1915と最終出力線1920に接続され、ゲート端子は、j列目最終選択線1918に接続される。最終選択線は、１列目から順にスキャンされる。そして、j列目最終選択線1918が選択され、最終選択用トランジスタ1919が導通状態になると、負荷容量1915の電位と最終出力線1920の電位が等しくなる。その結果、負荷容量1915に蓄積していた信号を最終出力線1920に出力することが出来る。ただし、最終出力線1920に信号を出力する前に、最終出力線1920に電荷が蓄積されていると、その電荷により、最終出力線1920に信号を出力したときの電位が影響を受けてしまう。そこで、最終出力線1920に信号を出力するまえに、最終出力線1920の電位を、ある電位値に初期化しなければならない。図19では、最終出力線1920と電源基準線1912の間に、最終リセット用トランジスタ1922を配置している。そして、最終リセット用トランジスタ1922のゲート端子には、j列目最終リセット線1921が接続されている。そして、j列目最終選択線1918を選択する前に、j列目最終リセット線1921を選択し、最終出力線1920の電位を電源基準線1912の電位に初期化する。その後、j列目最終選択線1918を選択し、最終出力線1920に、負荷容量1915に蓄積していた信号を出力する。
【００７３】
最終出力線1920に出力される信号は、そのまま外に取り出しても良い。しかしながら、信号が微弱であるため、外に取り出す前に、信号を増幅しておく場合が多い。そのための回路として、図20に、最終部回路1610の回路を示す。信号を増幅する回路としては、演算増幅器など、様々なものがある。信号を増幅する回路であれば、どのような回路でもよいが、ここでは、最も簡単な回路構成として、ソースフォロワ回路を示す。図20では、Nチャネル型の場合を示す。最終出力増幅用回路1604への入力は、最終出力線2002となる。最終出力線2002には、１列目から順に、信号が出力される。その信号を、最終出力増幅用回路1604によって、増幅し、外に出力する。最終出力線2002は、最終出力増幅向け増幅用トランジスタ2004のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2004のドレイン端子は、電源線2006に接続され、ソース端子は、出力端子となる。最終出力増幅向けバイアス用トランジスタ2003のゲート端子は、最終出力増幅用バイアス信号線2005と接続される。ソース端子とドレイン端子は、電源基準線2007と最終出力増幅向け増幅用トランジスタ2004のソース端子とに接続される。
【００７４】
図21に、Pチャネル型の場合のソースフォロワ回路を用いた場合の回路図を示す。図20との違いは、電源線と電源基準線を逆にしていることである。最終出力線2102は、最終出力増幅向け増幅用トランジスタ2104のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2104のドレイン端子は、電源基準線2107に接続され、ソース端子は、出力端子となる。最終出力増幅向けバイアス用トランジスタ2103のゲート端子は、最終出力増幅用バイアス信号線2105と接続される。ソース端子とドレイン端子は、電源線2106と最終出力増幅向け増幅用トランジスタ2104のソース端子とに接続される。最終出力増幅用バイアス信号線2105の電位は、Nチャネル型を用いた場合の最終出力増幅用バイアス信号線2005とは、値が異なる。
【００７５】
図20と図21では、ソースフォロワ回路を１段のみで構成していた。しかしながら、複数段で構成しても良い。例えば、２段で構成する場合は、１段目の出力端子を２段目の入力端子に接続すればよい。また、各々の段において、Nチャネル型を用いても、Pチャネル型を用いても、どちらでも良い。
【００７６】
ゲート信号線リセット信号線用駆動回路1606や電源線用駆動回路1607や信号出力線用駆動回路1601は、単に、パルス信号を出力しているだけの回路である。よって、公知の技術を用いて実施出来る。
【００７７】
次に、信号のタイミングチャートについて述べる。まず、図16と図17の回路におけるタイミングチャートについて、図22と図23に示す。リセット信号線は、１行目から順にスキャンしていく。例えば、(i-1)行目を選択し、その次に、i行目を選択し、次に、(i+1)行目を選択していく。再び同じ行を選択するまでの期間がフレーム期間に相当する。ゲート信号線も、同様に、１行目から順にスキャンしていく。ただし、リセット信号線をスキャンし始めるタイミングよりも、ゲート信号線をスキャンし始めるタイミングの方が遅い。例えば、i行目の画素に着目すると、i行目リセット信号線が選択されて、その後、i行目ゲート信号線が選択される。i行目ゲート信号線が選択されると、i行目の画素から信号が出力される。画素がリセットされてから、信号を出力する時までの期間が、蓄積時間になる。蓄積時間の間、フォトダイオードにおいて、光によって生成される電荷を蓄積している。各行で、リセットされるタイミングと信号を出力するタイミングは、異なる。よって、蓄積時間は全行の画素で等しいが、蓄積している時刻は異なる。
【００７８】
電源線1709については、リセット用トランジスタ1707を非導通状態にした後、電源線1709の電圧も順に下げていく。電源線1709の電圧を下げるタイミングを遅くしている理由は、フォトダイオード1704の電圧が電源線1709の影響を受けないようにするためには、リセット用トランジスタ1707が完全に非導通状態になった後で、電源線1709の電圧を下げなければならないからである。このときの電源線1709の電圧は、図22では、完全に下まで下げず、半分程度だけ下げている。図23では、完全に下まで下げている。その後、フォトダイオード1704に光が照射されている場合、光強度に応じた電荷がフォトダイオード1704に生成され、その結果、光強度に応じてフォトダイオード1704の電圧が下がってくる。光強度が強い方が、より多くの電荷が生成されるため、フォトダイオード1704の電圧の下がり方も大きい。
【００７９】
図22では、電源線1709の電圧は、半分程度だけ下がっている。よって、リセット用トランジスタ1707のもれ電流の流れる方向は、フォトダイオード1704の電圧の値によって変化する。まず、光が弱い場合、フォトダイオード1704の電圧は、あまり下がらない。よって、リセット用トランジスタ1707のもれ電流はフォトダイオード1704から電源線1709の方へ流れる。従って、光によって生成される単位時間当たりの電荷量Iphotoが小さくても、フォトダイオード1704の電圧の変化に寄与するので、信号を得ることが出来る。次に、光が強い場合、フォトダイオード1704の電圧は、十分に下がる。よって、リセット用トランジスタ1707のもれ電流は電源線1709からフォトダイオード1704の方へ流れる。ただし、リセット用トランジスタ1707のソース・ドレイン間電圧が小さいため、従来よりもリセット用トランジスタ1707のもれ電流は小さい。また、最初は、フォトダイオード1704から電源線1709の方へ流れ、フォトダイオード1704の電圧が電源線1709の電圧よりも下がると、もれ電流は、電源線1709からフォトダイオード1704の方へ流れる。
つまり、リセット用トランジスタ1707のもれ電流の向きが変わる。従って、互いに打ち消し合うため、リセット用トランジスタ1707のもれ電流の影響が小さくなる。以上のことから、フォトダイオード1704の電圧と蓄積時間との非線形な関係が改善される。その結果、ガンマ特性が良くなる。
【００８０】
図23では、電源線1709の電圧は、完全に低くなっている。よって、電源線1709からフォトダイオード1704の方へ、リセット用トランジスタ1707のもれ電流が流れることを防ぐことが出来る。よって、暗い光がフォトダイオード1704に照射されている時に、フォトダイオード1704の電圧が下がりにくくなるという問題が改善されている。
【００８１】
それから、ゲート信号線1702を制御して、信号を出力する。図17では、スイッチ用トランジスタ1701とリセット用トランジスタ1707の両方に、１本の電源線から電流を供給している。その場合は、信号を出力する時にも、電源線1709の電位をもとに戻しておく必要がある。もし、別々の配線を用いて電流を供給する場合は、スイッチ用トランジスタ1701に電流を供給する配線の電位は、時間的に変化させず、定電位でよい。その時、電源線1709の電位をもとに戻しておく必要もない。
【００８２】
次に、図16と図18の回路におけるタイミングチャートについて、図24と図25に示す。トランジスタの極性やフォトダイオードの向きが異なるため、電位の大小関係がことなるが、動作自体は、図22、図23と同じである。
【００８３】
次に、図19における信号のタイミングチャートを図26に示す。繰り返しの動作になるため、例として、i行目のゲート信号線が選択されている時を考える。まず、i行目のゲート信号線1702が選択された後、プリ放電信号線1917を選択し、放電用トランジスタ1916を導通状態にする。その後、転送信号線1914を選択する。すると、i行目の画素から、各列の信号が各列の負荷容量1915に出力される。
【００８４】
i行目の全ての画素の信号を、各列の負荷容量1915に蓄積した後、最終出力線1920に各列の信号を順に出力していく。転送信号線1914が非選択になってから、ゲート信号線が選択されているまでの間、信号出力線用駆動回路1601により、全列をスキャンしていく。まず、１列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、１列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、１列目の負荷容量1915の信号を最終出力線1920に出力する。つぎに、２列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、２列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、２列目の負荷容量1915の信号を最終出力線1920に出力する。その後も、同様の動作を繰り返していく。j列目の場合も、j列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、j列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、j列目の負荷容量1915の信号を最終出力線1920に出力する。つぎに、(j+1)列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、(j+1)列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、(j+1)列目の負荷容量1915の信号を最終出力線1920に出力する。その後も、同様の動作を繰り返し、全列の信号を最終出力線に、順次、出力していく。そのあいだ、バイアス信号線1910は、一定のままである。最終出力線1920に出力された信号は、最終出力増幅用回路1604で増幅され、外へ出力されていく。
【００８５】
次に、i+1行目ゲート信号線が選択される。すろと、i行目ゲート信号線が選択されたのと同様に、動作させる。そして、さらに、次の行のゲート信号線が選択され、同様の動作を繰り返していく。
【００８６】
なお、光電変換などを行うセンサ部については、通常のPN型のフォトダイオードの他に、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショットキー型ダイオード、X線用のフォトコンダクタ、赤外線用のセンサなどでもよい。また、蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとってもよい。
【００８７】
これまで述べてきたように、光電変換素子は、ソースフォロワ回路の入力端子に接続されることが多い。しかし、フォトゲート型のように、スイッチを間に挟んでもよい。あるいは、対数変換型のように、光強度の対数値なるように処理した後の信号を入力端子に入力してもよい。
【００８８】
なお、本実施例では、画素が２次元に配置されたエリアセンサについて述べたが、画素が１次元に配置されたラインセンサを実現することも出来る。
【実施例２】
【００８９】
本願発明のセンサを、 ＴＦＴを用いてガラス上に作製する場合の作製方法について、図２７〜図３０を用いて説明する。
【００９０】
まず、図２７（Ａ）に示すように、ガラス基板２００上に下地膜２０１を３００ｎｍの厚さに形成する。本実施例では下地膜２０１として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。また、下地膜２０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライクカーボン）膜を設けても良い。
【００９１】
次に下地膜２０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００９２】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）２０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【００９３】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【００９４】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用いることも可能である。
【００９５】
なお、オフ電流を低減する必要のあるリセット用トランジスタの活性層を非晶質珪素膜で形成し、増幅用トランジスタの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【００９６】
次に、図２７（Ｂ）に示すように、結晶質珪素膜２０２上に酸化珪素膜でなる保護膜２０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜２０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００９７】
そして、その上にレジストマスク２０４a、２０４ｂ、２０４ｃを形成し、保護膜２０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００９８】
この工程により形成されるｎ型不純物領域（ｂ）２０５ａ、２０５ｂには、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００９９】
次に、図２７（Ｃ）に示すように、保護膜２０３、レジストマスク２０４ａ、２０４ｂ、２０４ｃを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜２０３をつけたままレーザー光を照射しても良い。
【０１００】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニール）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０１０１】
この工程によりｎ型不純物領域（ｂ）２０５ａ、２０５ｂの端部、即ち、ｎ型不純物領域（ｂ）２０５ａ、２０５ｂの周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１０２】
次に、図２７（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）２０６〜２１０を形成する。
【０１０３】
次に、図２８（Ａ）に示すように、活性層２０６〜２１０を覆ってゲート絶縁膜２１１を形成する。ゲート絶縁膜２１１としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０１０４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極２１２〜２１６を形成する。なお本実施例では、ゲート電極とゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを同一材料で形成している。勿論、ゲート電極と、ゲート配線とを別の材料で形成しても良い。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いても良い。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きいセンサ部を形成することができる。即ち、画面の大きさが対角１０インチ以上（さらには３０インチ以上）のセンサ部を有するエリアセンサを実現する上で、上記の画素構造は極めて有効である。
【０１０５】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極２１２〜２１６の材料としては公知のあらゆる導電膜を用いることができる。
【０１０６】
代表的には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１０７】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０１０８】
またこの時、ゲート電極２１３、２１６はそれぞれｎ型不純物領域（ｂ）２０５ａ、２０５ｂの一部とゲート絶縁膜２１１を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。
【０１０９】
次に、図２８（Ｂ）に示すように、ゲート電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領域（ｃ）２１７〜２２４にはｎ型不純物領域（ｂ）２０５ａ、２０５ｂの１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１１０】
次に、図２８（Ｃ）に示すように、ゲート電極２１２、２１４、２１５を覆う形でレジストマスク２２５ａ〜２２５ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含むｎ型不純物領域（ａ）２２６〜２３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１１１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される。そしてｎチャネル型ＴＦＴでは、図２８（Ｂ）の工程で形成したｎ型不純物領域２１７、２１８、２２２、２２３の一部を残す。この残された領域がＬＤＤ領域となる。
【０１１２】
次に、図２８（Ｄ）に示すように、レジストマスク２２５ａ〜２２５ｃを除去し、新たにレジストマスク２３４ａ、２３４ｂを形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含むｐ型不純物領域２３５、２３６を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０１１３】
なお、不純物領域２３５、２３６には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０１１４】
次に、レジストマスク２３４ａ、２３４ｂを除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１１５】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
【０１１６】
次に、図２９（Ａ）に示すように、第１層間絶縁膜２３７を形成する。第１層間絶縁膜２３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１１７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１８】
なお、水素化処理は第１層間絶縁膜２３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１１９】
次に、ゲート絶縁膜２１１及び第１層間絶縁膜２３７に対してコンタクトホールを形成し、ソース配線２３８〜２４２と、ドレイン配線２４３〜２４７を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０１２０】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜２４８を形成する。本実施例では第１パッシベーション膜２４８として３００ｎｍ厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜２３７に供給され、熱処理を行うことで、第１パッシベーション膜２４８の膜質が改善される。それと同時に、第１層間絶縁膜２３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１２１】
次に、図２９（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜２４９を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜２４９は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０１２２】
次に、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４５に達するコンタクトホールを形成し、ドレイン配線２４５に接するようにフォトダイオードのカソード電極２５０を形成する。本実施例では、カソード電極２５０としてスパッタ法によって形成したアルミニウム膜を用いたが、その他の金属、例えばチタン、タンタル、タングステン、銅を用いることができる。
また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０１２３】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変換層２５１を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、アノード電極２５２を形成する。（図２９（Ｃ））
【０１２４】
次に、図３０（Ａ）に示すように第３層間絶縁膜２５３を形成する。第３層間絶縁膜２５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜２５３として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０１２５】
次に、第３層間絶縁膜２５３に、アノード電極２５２に達するコンタクトホールを形成し、センサ用配線２５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を３００ｎｍの厚さに形成する。
【０１２６】
こうして図３０（Ｂ）に示すような構造のセンサ基板が完成する。
【０１２７】
２７０は増幅用ＴＦＴ、２７１はスイッチ用ＴＦＴ、２７２はリセット用ＴＦＴ、２７３はバイアス用ＴＦＴ、２７４は放電用ＴＦＴである。
【０１２８】
本実施例では、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３がｎチャネル型ＴＦＴであり、それぞれソース領域側とドレイン領域側の両方にそれぞれＬＤＤ領域２８１〜２８４を有している。なおこのＬＤＤ領域２８１〜２８４はゲート絶縁膜２１１を間に介してゲート電極２１２、２１５と重なっていない。上記構成により、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３は、極力ホットキャリア注入を低減させることができる。
【０１２９】
また本実施例では、スイッチ用ＴＦＴ２７１及び放電用ＴＦＴ２７４がｎチャネル型ＴＦＴであり、それぞれドレイン領域側にのみそれぞれＬＤＤ領域２８３、２８６を有している。なおこのＬＤＤ領域２８３、２８６はゲート絶縁膜２１１を間に介してゲート電極２１３、２１６と重なっている。
【０１３０】
ドレイン領域側のみにＬＤＤ領域２８３、２８６を形成しているのは、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないための配慮である。また、このスイッチ用２７１及び放電用ＴＦＴ２７４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域２８３、２８６は完全にゲート電極２１３、２１６と重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
特に、ソース信号線駆動回路又はゲート信号線駆動回路を１５Ｖ〜２０Ｖで駆動させる場合、本実施例の放電用ＴＦＴ２７４の上記構成は、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないのに有効である。
【０１３１】
また本実施例では、リセット用ＴＦＴ２７２はｐチャネル型ＴＦＴであり、ＬＤＤ領域を有していない。ｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。また、リセット用ＴＦＴ２７２がｎチャネル型ＴＦＴであっても良い。
【０１３２】
また、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
【０１３３】
なお、本実施例では、ガラス上のＴＦＴやフォトダイオードを用いて、センサを作製しているが、単結晶シリコン基板上のトランジスタを用いて、センサを作製することも可能である。
【実施例３】
【０１３４】
本願発明を実施して形成されたセンサは、様々な電子機器に用いることが出来る。その様な本願発明の電子機器としては、スキャナ、デジタルスチルカメラ、X線カメラ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機）、ノート型パーソナルコンピュータ、ゲーム機器、テレビ電話、等が挙げられる。
【０１３５】
図31(A)は、スキャナであり、読みとり領域3102、センサ部3101、読みとり開始スイッチ3103等を含む。本願発明は、センサ部3101に用いることが出来る。
【０１３６】
図31(B)は、デジタルスチルカメラであり、ファインダ3105、センサ部3104、シャッターボタン3106等を含む。本願発明は、センサ部3104に用いることが出来る。
【０１３７】
図32は、X線カメラであり、X線発生器3201、センサ部3203、信号処理用コンピュータ3204等を含む。 X線発生器3201とセンサ部3203の間に、人間3202が入って、X線写真を取る。本願発明は、センサ部3203に用いることが出来る。
【０１３８】
図33はパーソナルコンピュータであり、本体33０１、筐体33０２、表示装置33０３、キーボード33０４、センサ部33０５等を含む。本願発明はセンサ部33０５に用いることができる。
【０１３９】
ここで図34は携帯電話であり、本体34０１、音声出力部34０２、音声入力部34０３、表示装置34０４、操作スイッチ34０５、アンテナ34０６、センサ部34０７を含む。本願発明はセンサ部34０７に用いることができる。
【０１４０】
なお、実施例１〜実施例３は、各々の実施例と自由に組み合わせることが可能である。
【符号の説明】
【０１４１】
101 スイッチ用トランジスタ
102 ゲート信号線
103 信号出力線
104 フォトダイオード
105 リセット信号線
106 増幅用トランジスタ
107 リセット用トランジスタ
108 増幅側電源線
109 リセット側電源線
110 ダイオード側電源線
【技術分野】
【０００１】
本願発明は、半導体装置およびその駆動方法に関する。より詳細には、イメージセンサ機能を有するＭＯＳ型センサ装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、パソコン等の情報機器が広く普及し、様々な情報を電子情報としてパソコンなどに読み込みたいという要求が高くなっている。そのため、従来の銀塩カメラに代わるものとしてデジタルスチルカメラが、また、紙などに印刷されたものを読み取るための手段としてスキャナが、大きく注目されている。
【０００３】
デジタルスチルカメラでは、画素が２次元に配列されたエリアセンサが用いられている。スキャナやコピー機などでは、画素が１次元に配列されたラインセンサが用いられている。ラインセンサを用いて２次元の画像を読み取る場合は、ラインセンサを移動させながら信号を読み取っている。
【０００４】
これらの画像読み取り機器では、イメージセンサとしてCCD型センサが主に使われている。CCD型センサでは、各画素のフォトダイオードで光電変換を行い、その信号を、CCDを用いて読み出している。しかしながら、近年、周辺回路を内蔵できることや、ワンチップ化できること、リアルタイム信号処理に適していること、消費電力が低いことなどを武器に、単結晶シリコン基板を用いて作成されたＭＯＳ型センサが一部で普及の兆しを見せている。また、研究レベルでは、ガラス基板上にＴＦＴを用いて作成したＭＯＳ型センサも開発されている。MOS型センサでは、各画素のフォトダイオードで光電変換を行い、MOSトランジスタによって形成されたスイッチを用いて、各画素の信号を読み出している。
【０００５】
MOS型センサの画素構成としては、様々なタイプのものが開発されている。それらは、２つの種類、つまり、パッシブセンサとアクティブセンサとに、大まかには分類できる。パッシブセンサは、各画素に信号増幅素子を搭載しないセンサであり、アクティブセンサは、各画素に信号増幅素子を搭載するセンサである。
アクティブセンサでは、各画素内で信号が増幅されるため、パッシブセンサよりも雑音に強いというメリットがある。
【０００６】
図3に、パッシブセンサにおける画素の回路例を示す。画素305は、スイッチ用トランジスタ301とフォトダイオード304で構成されている。フォトダイオード304は、電源基準線306とスイッチ用トランジスタ301のソース端子に接続されている。スイッチ用トランジスタ301のゲート端子には、ゲート信号線302が接続され、ドレイン端子には、信号出力線303が接続されている。フォトダイオード304では、光電変換が行われる。つまり、入射した光に応じて電荷を生成し、電荷をそこに蓄積する。そして、ゲート信号線302を制御して、スイッチ用トランジスタ301を導通状態にして、フォトダイオード304の電荷を信号出力線303を通して読み出している。
【０００７】
アクティブセンサの画素の構成としては、様々なタイプがある。IEDM95：p17：CMOS Image Sensors, Electronic Camera On a Chip、あるいはIEDM97：p201：CMOS Image Sensors - Recent Advances and Device Scaling Considerationsでは、フォトダイオード型、フォトゲート型などの画素構成と動作を紹介している。ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Active Pixel Image Sensorでは、画素の選択方法という観点で画素構成を分類している。つまり、選択する素子として、トランジスタを使う場合や、容量を使う場合などについて、述べている。このように、１画素を構成するトランジスタ数に関して、様々なものがある。JIECセミナ：CMOSカメラの開発展望：平成10年2月20日には、CMOS型センサの全般について広く紹介しており、リセット用トランジスタのゲート電極とドレイン電極を接続することにより、光強度の対数の信号を出力する対数変換型などについても、述べている。
【０００８】
最もよく採用されているアクティブセンサの画素構成は、図4に示すように、３つのNチャネル型トランジスタと１つのフォトダイオードで１つの画素408を構成するタイプである。フォトダイオード404のＰチャネル側端子は電源基準線412に接続され、Ｎチャネル側端子は、増幅用トランジスタ406のゲート端子と接続されている。増幅用トランジスタ406のドレイン端子とソース端子は、電源線409とスイッチ用トランジスタ401のドレイン端子に接続されている。スイッチ用トランジスタ401のゲート端子には、ゲート信号線402が接続され、ソース端子には、信号出力線403が接続されている。リセット用トランジスタ407のゲート端子は、リセット信号線405に接続されている。リセット用トランジスタ407のソース端子とドレイン端子は、電源線409と増幅用トランジスタ406のゲート端子に接続されている。
【０００９】
エリアセンサの場合、一本の信号出力線403には、１個の画素408だけでなく、多くの画素が接続されている。ただし、バイアス用トランジスタ411は、１本の信号出力線403につき、１個だけ配置されている。バイアス用トランジスタ411のゲート端子には、バイアス信号線410が接続されている。バイアス用トランジスタ411のソース端子とドレイン端子は、信号出力線403とバイアス用電源線413に接続されている。
【００１０】
次に、画素408の基本的な動作について述べる。
【００１１】
まず、リセット用トランジスタ407を導通状態する。フォトダイオード404のＰチャネル側端子が電源基準線412に接続され、Ｎチャネル側端子が電源線409と電気的につながる状態になり、電源基準線412の電位は基準電位０Vであり、電源線409の電位は電源電位Vddであるため、フォトダイオード404には、逆バイアス電圧が加わることになる。以後、フォトダイオード404のＮチャネル側端子の電位が電源線409の電位にまで充電される動作を、リセットと呼ぶことにする。その後、リセット用トランジスタ407を非導通状態にする。すると、フォトダイオード404に光が照射されている場合、光電変換により、電荷が発生する。そのため、時間が経過するにしたがって、電源線409の電位にまで充電されていたフォトダイオード404のＮチャネル側端子の電位が、光によって発生した電荷が原因となって、徐々に小さくなってくる。そして、ある一定時間経過した後、スイッチ用トランジスタ401を導通状態にする。すると、増幅用トランジスタ406を通って、信号出力線403へ信号が出力される。
【００１２】
ただし、信号が出力されている時、バイアス信号線410には、電位が加えられており、バイアス用トランジスタ411には、電流が流れるようになっている。よって、増幅用トランジスタ406とバイアス用トランジスタ411は、いわゆる、ソースフォロワ回路として動作することになる。
【００１３】
図4では、フォトダイオード404のPチャネル側端子が接続されている配線、つまり、電源基準線412は、ダイオード側電源線と呼んでも良い。ダイオード側電源線の電位は、フォトダイオード404の向きによって変わる。図4では、ダイオード側電源線には、フォトダイオード404のPチャネル側端子が接続されており、その電位は基準電位０Vである。そのため、図4では、ダイオード側電源線を電源基準線と呼んでいる。
【００１４】
同様に、図4では、リセット用トランジスタ407が接続されている配線、つまり、電源線409は、リセット側電源線と呼んでも良い。リセット側電源線の電位は、フォトダイオード404の向きによって変わる。図4では、リセット側電源線には、リセット用トランジスタ407を介して、フォトダイオード404のNチャネル側端子が接続されており、その電位は電源電位Vddである。そのため、図4では、リセット側電源線を電源線と呼んでいる。
【００１５】
フォトダイオード404をリセットするということは、フォトダイオード404に逆バイアス電圧を加えるということと同じである。よって、フォトダイオード404の向きによって、ダイオード側電源線とリセット側電源線の電位の大小関係は変わる。
【００１６】
次に、図5に最も基本的なソースフォロワ回路の例を示す。図5では、Nチャネル型トランジスタを用いた場合について示す。Pチャネル型トランジスタを用いてソースフォロワ回路を構成することも出来る。増幅側電源線503には、電源電位Vddが加えられている。バイアス側電源線504には、基準電位０Vが加えられている。増幅用トランジスタ501のドレイン端子は増幅側電源線503に接続され、ソース端子はバイアス用トランジスタ502のドレイン端子に接続されている。バイアス用トランジスタ502のソース端子は、バイアス側電源線504に接続されている。バイアス用トランジスタ502のゲート端子には、バイアス電位Vbが加えられている。よって、バイアス用トランジスタ502には、バイアス電流Ibが流れることになる。バイアス用トランジスタ502は、基本的には、定電流源として動作する。増幅用トランジスタ501のゲート端子が、入力端子506になる。よって、増幅用トランジスタ501のゲート端子には、入力電位Vinが加えられる。増幅用トランジスタ501のソース端子が出力端子507になる。よって、増幅用トランジスタ501のソース端子の電位が、出力電位Voutとなる。このときのソースフォロワ回路の入出力関係は、Vout=Vin-Vbとなる。
【００１７】
図4と図5を比較させた場合、増幅用トランジスタ406は、増幅用トランジスタ501に対応する。バイアス用トランジスタ411は、バイアス用トランジスタ502に対応する。スイッチ用トランジスタ401は、導通状態であることを想定しているため、図5では、省略されていると考えることが出来る。フォトダイオード404のＮチャネル側端子の電位は、入力電位Vin（増幅用トランジスタ501のゲート電位、つまり入力端子506の電位）に対応する。信号出力線403の電位は、出力電位Vout（増幅用トランジスタ501のソース電位、つまり出力端子507の電位）に対応する。電源線409は、増幅側電源線503に対応する。
【００１８】
従って、図4において、フォトダイオード404のＮチャネル側端子の電位をVpdとし、バイアス信号線410の電位、つまり、バイアス電位をVbとし、信号出力線403の電位をVoutとし、電源基準線412とバイアス側電源線413の電位を0Vとすると、Vout=Vpd-Vbとなる。よって、フォトダイオード404のＮチャネル側端子の電位Vpdが変化すると、Voutも変化することになり、Vpdの変化を信号として出力し、光強度を読みとることが出来る。
【００１９】
次に、画素409での信号タイミングチャートを図6に示す。まず、リセット信号線405を制御することにより、リセット用トランジスタ407を導通状態にする。すると、フォトダイオード404のＮチャネル側端子の電位は、電源線409の電位である電源電位Vddにまで充電される。すなわち、画素がリセットされる。それから、リセット信号線405を制御することにより、リセット用トランジスタ407を非導通状態にする。その後、フォトダイオード404に光が照射されていると、光強度に応じた電荷が生成される。そのため、リセット動作により充電された電荷が、徐々に放電されていく。つまり、フォトダイオード404のＮチャネル側端子の電位が下がってくる。暗い光が照射されている場合は、放電される量も少ないため、フォトダイオード404のＮチャネル側端子の電位もあまり下がらない。そして、ある時点において、スイッチ用トランジスタ401を導通状態にして、フォトダイオード404のＮチャネル側端子の電位を信号として読み出す。この信号は、光の強度に比例している。そして再び、リセット用トランジスタ407を導通状態にしてフォトダイオード404をリセットし、同様の動作を繰り返していく。
【００２０】
次に、画素408でのトランジスタについて述べる。極性については、全てNチャネル型であることが多い。まれに、リセット用トランジスタをPチャネル型にしている場合がある（JIECセミナ：CMOSカメラの開発展望：平成10年2月20日：p9,図11参照）。また、増幅用トランジスタと選択用トランジスタの並び方については、両トランジスタともNチャネル型を用いて、図4のように、電源線409と増幅用トランジスタ406を接続し、増幅用トランジスタ406とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と信号出力線403を接続していることが多い。まれに、両トランジスタともNチャネル型を用いて、電源線409とスイッチ用トランジスタ401を接続し、スイッチ用トランジスタ401と増幅用トランジスタ406を接続し、増幅用トランジスタ406と信号出力線403を接続している場合もある（ISSCC97：p180： A 1/4 Inch 330k Square Pixel Progressive Scan CMOS Active Pixel Image Sensor）。
【００２１】
次に、光電変換などを行うセンサ部について、述べる。通常は、PN型のフォトダイオードを用いて、光を電気に変換する。その他に、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショットキー型ダイオードなどがある。その他には、X線用にフォトコンダクタや、赤外線用のセンサなどもある。これについては、固体撮像素子の基礎ー電子の目のしくみ：安藤隆男、菰淵寛仁著：日本理工出版界、に述べられている。
【００２２】
次に、センサの適用製品について、述べる。通常のデジタルスチルカメラや、スキャナなどの他に、Ｘ線用カメラにも用いられている。その場合、X線を直接電気信号に変換するフォトコンダクタを用いる場合や、蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとる場合などがある。Euro Display 99:p203:X-ray Detectors based on Amorphous Silicon Active Matrixでは、シンチレータにより、 X線を光に変換した後、その光を読みとる場合について述べている。IEDM 98:p21:amorphous silicon tft x-ray image sensorsでは、アモルファスシリコンを用いて読みとっており、AM-LCD99:p45:real-time imaging flat panal x-ray detectorでは、フォトコンダクタを用いて読みとる場合について、報告されている。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
従来の電源線409の電位は、一定である。一方、リセット用トランジスタ407が非導通状態の時、光が照射されていると、フォトダイオード404には、電荷が生成される。その電荷が要因となって、リセット動作によって充電された電荷が、放電されていく。その結果、フォトダイオード404のＮチャネル側端子の電位が下がってくる。この時の状況をリセット用トランジスタ407の立場で考えてみる。
【００２４】
フォトダイオード404のＮチャネル側端子の電位が下がるということは、リセット用トランジスタ407のソース・ドレイン間電圧Vdsが大きくなることに等しい。ここで、この時の一般的なトランジスタの電流特性を図7に示す。横軸にゲート・ソース間電圧Vgsをとり、縦軸にはドレイン・ソース間電流Idsの対数をとっている。そして、ソース・ドレイン間電圧Vdsをパラメータとして、複数本のグラフを示している。図7から分かるように、非導通状態（ゲート・ソース間電圧Vgs<0）の領域において、ソース・ドレイン間電圧Vdsが大きくなると、つまりフォトダイオード404のＮチャネル側端子の電位が下がってくると、もれ電流が大きくなる（本来、非導通状態においては、ドレイン・ソース間電流Idsは流れないことが理想である。そのため、非導通状態において流れてしまうドレイン・ソース間電流Idsのことを、もれ電流とよぶことがある）。そのため、図8に示すように、リセット用トランジスタ807を通って、フォトダイオード804に、もれ電流814が流れてしまう。このもれ電流814は、電源線809からフォトダイオード804の方に流れ、フォトダイオード804のＮチャネル側端子の電位を電源線809の電位に近づけるように作用する。その結果、図9に示すように、フォトダイオード804のＮチャネル側端子の電位が下がりにくくなる。
【００２５】
以上のことを考えると、リセット用トランジスタ807のもれ電流に関して、次のような問題点が考えられる。
【００２６】
まず、フォトダイオード804において光によって生成される単位時間当たりの電荷量をIphotoとすると、フォトダイオード804に照射される光が弱い場合、Iphotoがもれ電流814よりも小さいことが考えられる。そのような場合は、どれだけ時間が経過しても、フォトダイオード804の電位が下がらない。そのため、弱い光の場合は、全く信号を得られなくなってしまうと考えられる。
【００２７】
また、図7から分かるように、もれ電流814はフォトダイオード804のＮチャネル側端子の電位（つまり、リセット用トランジスタ807のソース・ドレイン間電圧）によって異なる。よって、フォトダイオード804のＮチャネル側端子の電位と蓄積時間の関係は非線形になってしまう。ここで、蓄積時間とは、フォトダイオード804をリセットした後から、スイッチ用トランジスタ801を導通状態にして信号を出力する時までの時間のことであり、すなわち、フォトダイオード804に、光によって生成される電荷を蓄積しておく期間のことである。もし、もれ電流814が無かった場合は、フォトダイオード804のＮチャネル側端子の電位は時間とともに小さくなるため、フォトダイオード804のＮチャネル側端子の電位と蓄積時間との関係は線形になる。しかし、もれ電流814がある場合は、フォトダイオード804のＮチャネル側端子の電位は時間とともに小さくなるが、フォトダイオード804のＮチャネル側端子の電位が小さくなると、リセット用トランジスタ807のもれ電流が大きくなる。よって、フォトダイオード804のＮチャネル側端子の電位が小さくなりにくくなってくる。そのため、フォトダイオード804のＮチャネル側端子の電位と蓄積時間との関係は線形にならない。その結果、フォトダイオード804の電位と光強度の関係も非線形になってしまうため、イメージセンサのガンマ特性が悪化してしまう。
【００２８】
より詳細に考えてみると、図10に示したように、光によってフォトダイオード804のＮチャネル側端子の電位が下がった結果、つまり、リセット用トランジスタ807のソース・ドレイン間電圧Vdsが大きくなった結果、もれ電流814と光によって生成される単位時間当たりの電荷Iphotoとが等しくなる場合が考えられる。
その様な状態になると、もうそれ以上、フォトダイオード804のＮチャネル側端子の電位は下がらなくなってしまう。もれ電流814が無い場合では、たとえ光が弱くても、光によって生成される電荷を蓄積する時間を長くすれば、フォトダイオード804のＮチャネル側端子の電位を下げることが出来た。つまり、信号値を大きくすることが出来た。しかし、もれ電流814と光によって生成される単位時間当たりの電荷Iphotoとが等しい場合、光によって生成される電荷を蓄積する時間を長くしても、フォトダイオード804のＮチャネル側端子の電位は変化しない。よって、蓄積時間を長くすることによって信号値を大きくすることが出来なくなる。
【００２９】
本願発明は、上記従来技術の問題点を解決することを目的とする。
【課題を解決するための手段】
【００３０】
従来であれば、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線、つまり、電源線（リセット側電源線）の電位は、一定であった。本発明においては、リセット動作時以外の時、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線の電位値、つまり、電源線（リセット側電源線）の電位を、フォトダイオードのPチャネル側端子の電位、つまり、電源基準線（ダイオード側電源線）の電位に近づける。その結果、電源線（リセット側電源線）の方からフォトダイオードの方へ漏れ電流が流れにくくなる。
【００３１】
フォトダイオードのNチャネル側端子の電位が、電源線の電位よりも高い場合は、フォトダイオードから電源線の方へ漏れ電流が流れる。そのため、フォトダイオードのNチャネル側端子の電位が下がりやすくなる。フォトダイオードのNチャネル側端子の電位が、電源線の電位よりも低い場合でも、従来よりも、リセット用トランジスタのソース・ドレイン間電圧が小さいため、もれ電流は小さい。
そのため、フォトダイオードのNチャネル側端子の電位が下がりにくくなることを抑えることが出来る。
【００３２】
ただし、フォトダイオードをリセットしている時は、充電するための電位が必要である。よって、リセット動作時では、リセット用トランジスタのソース端子、あるいはドレイン端子に関して、フォトダイオードと接続されていない側の端子が接続されている配線の電位、つまり、電源線（リセット側電源線）の電位値は、従来と同様にしておく。
【００３３】
また、図11に示すように、電源線1109（リセット側電源線）には、リセット用トランジスタ1107だけでなく、増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続されていることが多い。その場合、増幅用トランジスタ1106に電流を流して動作させている時には、電源線1109（リセット側電源線）の電位が低いと問題である。よって、電源線1109（リセット側電源線）に増幅用トランジスタ1106やスイッチ用トランジスタ1101も接続されている場合は、増幅用トランジスタ1106を動作させている間、電源線1109（リセット側電源線）の電位値は、従来と同様にしておく。
【００３４】
このように、電源線1109（リセット側電源線）の電位を電源基準線1112（ダイオード側電源線）の電位に近づけることにより、リセット用トランジスタ1107のもれ電流による問題を改善する事が出来る。よって、フォトダイオード1104に照射される光が弱い場合にも、リセット用トランジスタ1107のもれ電流は、フォトダイオード1104において光によって生成される単位時間当たりの電荷量Iphotoを打ち消さない。そのため、弱い光の場合でも、フォトダイオード1104が放電されて、その電位が下がるので、画素から信号を読み取ることが可能になる。それによって、ダイナミックレンジが広がり、画質が向上する。また、リセット用トランジスタのソース・ドレイン間電圧が小さくなることにより、もれ電流が減るため、フォトダイオード1104の電位と蓄積時間との非線形な関係が改善される。その結果、ガンマ特性が良くなる。
【００３５】
以下に、本願発明の構成を示す。
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有する半導体装置であって、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されており、 前記リセット側電源線と前記リセット信号線とが平行に配置されていることを特徴とする半導体装置が提供される。
【００３６】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタと信号発生装置とを有する半導体装置であって、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されており、 前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけるように動作する信号発生装置が前記リセット側電源線に接続されていることを特徴とする半導体装置が提供される。
【００３７】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線とを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけることを特徴とする半導体装置の駆動方法が提供される。
【００３８】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線とを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を、前記リセット用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位の中間の電位にすることを特徴とする半導体装置の駆動方法が提供される。
【００３９】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を前記ダイオード側電源線の電位に近づけることを特徴とする半導体装置の駆動方法が提供される。
【００４０】
本願発明は上記構成によって、 リセット用トランジスタと光電変換素子とリセット側電源線とダイオード側電源線とリセット信号線と増幅用トランジスタとを有し、 前記リセット用トランジスタのゲート端子は前記リセット信号線に接続されており、 前記リセット用トランジスタのドレイン端子またはソース端子の一方は、前記リセット側電源線に接続されており、他方は前記光電変換素子に接続されており、 前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続されており、他方の端子は、前記リセット用トランジスタのソース端子もしくはドレイン端子とに接続されており、 前記リセット用トランジスタのソース端子もしくはドレイン端子と前記光電変換素子とに接続されている端子に、前記増幅用トランジスタのゲート端子が接続されている半導体装置の駆動方法において、 前記リセット用トランジスタが非導通状態の時に、前記リセット側電源線の電位を、前記リセット用トランジスタが導通状態の時の電位と前記ダイオード側電源線の電位の中間の電位にすることを特徴とする半導体装置の駆動方法が提供される。
【００４１】
前記光電変換素子が、X線センサまたは赤外線センサであることを特徴としていても良い。
【００４２】
前記光電変換素子が、フォトダイオード、ショットキーダイオード、アバランシェダイオード、またはフォトコンダクタのいずれか１つであることを特徴としていても良い。
【００４３】
前記フォトダイオードが、PN型、PIN型、またはNPN埋め込み型のいずれか１つであることを特徴としていても良い。
【発明の効果】
【００４４】
本願発明は、リセット用トランジスタのもれ電流が光電変換素子に与える悪影響を小さくすることが出来る。そのため、高い画質をもつセンサが実現される。
【図面の簡単な説明】
【００４５】
【図１】本願発明の画素の回路の回路図
【図２】本願発明の画素の回路のタイミングチャート
【図３】従来のパッシブセンサの画素の回路図
【図４】従来のアクティブセンサの画素の回路図
【図５】従来のソースフォロワ回路の回路図
【図６】アクティブセンサでのタイミングチャート
【図７】トランジスタの電流特性図
【図８】従来のアクティブセンサの画素の回路図ともれ電流を表す図
【図９】従来のアクティブセンサでのタイミングチャート
【図１０】従来のアクティブセンサでのタイミングチャート
【図１１】本願発明の画素の回路の回路図
【図１２】本願発明のアクティブセンサでのタイミングチャート
【図１３】本願発明の画素の回路の回路図
【図１４】本願発明のアクティブセンサでのタイミングチャート
【図１５】本願発明のアクティブセンサでのタイミングチャート
【図１６】本願発明のエリアセンサのブロック図
【図１７】本願発明のアクティブセンサの画素の回路図
【図１８】本願発明のアクティブセンサの画素の回路図
【図１９】本願発明の信号処理回路の回路図
【図２０】本願発明の最終出力増幅用回路の回路図
【図２１】本願発明の最終出力増幅用回路の回路図
【図２２】本願発明のエリアセンサのタイミングチャート
【図２３】本願発明のエリアセンサのタイミングチャート
【図２４】本願発明のエリアセンサのタイミングチャート
【図２５】本願発明のエリアセンサのタイミングチャート
【図２６】本願発明のエリアセンサのタイミングチャート
【図２７】本願発明のイメージセンサの作製行程を示す図
【図２８】本願発明のイメージセンサの作製行程を示す図
【図２９】本願発明のイメージセンサの作製行程を示す図
【図３０】本願発明のイメージセンサの作製行程を示す図
【図３１】本願発明のイメージセンサを用いた電子機器の図
【図３２】本願発明のイメージセンサを用いた電子機器の図
【図３３】本願発明のイメージセンサを用いた電子機器の図
【図３４】本願発明のイメージセンサを用いた電子機器の図
【発明を実施するための形態】
【００４６】
[実施の形態１] 以下に、本願発明の代表的な実施の形態を示す。まず、アクティブセンサを用いた場合に、本願発明を実施した形態について、回路図を図1に、タイミングチャートを図2に示す。
【００４７】
回路図は、従来と同様である。ただし、リセット側電源線109と増幅側電源線108は、従来では、接続されていることが多かった。本実施の形態では、接続されていても、接続されていなくても、どちらでもよい。まず、接続されていない場合について、そのタイミングチャートを述べる。
【００４８】
まず、リセット信号線105を制御して、リセット用トランジスタ107を導通状態にし、フォトダイオード104をリセットする。その後、リセット用トランジスタ107を非導通状態にし、蓄積時間に入る。その時、リセット側電源線109の電位を下げて、ダイオード側電源線110の電位に近づける。その時に、最も望ましいリセット側電源線109の電位は、リセット時のリセット側電源線109の電位と、ダイオード側電源線110の電位の中間の電位である。
【００４９】
すると、暗い場合、フォトダイオード104のNチャネル側端子の電位は、リセット側電源線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット側電源線109の方へ流れる。そのため、暗くても、フォトダイオード104のNチャネル側端子の電位は下がりやすくなる。
【００５０】
明るい場合は、フォトダイオード104のNチャネル側端子の電位は、時間が経過するにしたがって、下がってくる。当初は、フォトダイオード104のNチャネル側端子の電位がリセット側電源線109の電位よりも高いため、もれ電流は、フォトダイオード104からリセット側電源線109の方へ流れる。その後、フォトダイオード104のNチャネル側端子の電位よりもリセット側電源線109の電位の方が高くなり、もれ電流は、リセット側電源線109からフォトダイオード104の方へ流れる。
このように、もれ電流の流れる向きが反転するため、もれ電流の悪影響を相殺することができる。また、リセット用トランジスタ107のソース・ドレイン間電圧が小さいため、従来よりも、もれ電流自体が少なくなる。
【００５１】
そして、再びフォトダイオード104をリセットする前に、ゲート信号線102を制御し、スイッチ用トランジスタ101を導通状態にして、信号出力線103に信号を出力する。その後、再びフォトダイオード104をリセットする。その時には、リセット側電源線109の電位は、もとに戻しておく。
【００５２】
ただし、リセット側電源線109と増幅側電源線108が、接続されている場合は、信号出力線103に信号を出力するときに、リセット側電源線109の電位が下がっていると、正しい信号を出力できない。よって、リセット側電源線109と増幅側電源線108が、接続されている場合は、信号を出力するときにも、リセット側電源線109の電位を、もとに戻しておく。
【００５３】
なお、図2では、蓄積時間中の増幅側電源線108の電位は、中間くらいであったが、図12に示すように、ダイオード側電源線110の電位と、ほぼ等しくなるくらいにまで下げてもよい。
【００５４】
図1では、フォトダイオード104のPチャネル側端子がダイオード側電源線110と接続されていた。しかしながら、図13に示すように、フォトダイオード1304のNチャネル側端子がダイオード側電源線1310と接続されていてもよい。ただし、その場合、電位の大小関係が逆になる。図1では、リセット側電源線109の電位の方が、ダイオード側電源線110の電位よりも高い。一方、図13では、リセット側電源線1309の電位の方が、ダイオード側電源線1310の電位よりも低い。これは、フォトダイオード1304をリセットするときに、逆バイアス電圧が加わるようにするためである。図2に対応する図を図14に、図12に対応する図を図15に示す。
【００５５】
なお、図13においても、リセット側電源線1309と増幅側電源線1308は、接続されていても、接続されていなくても、どちらでもよい。
【００５６】
なお、図1、図13において、増幅用トランジスタ、リセット用トランジスタ、スイッチ用トランジスタは、Nチャネル型でもPチャネル型でもよい。
【００５７】
なお、図1、図13において、スイッチ用トランジスタは、増幅側電源線と増幅用トランジスタの間に配置されていてもよいし、増幅用トランジスタと信号出力線の間に配置されていてもよい。
【実施例１】
【００５８】
次に、周辺に駆動回路を搭載し、画素を２次元に配置したエリアセンサに、本願発明を適用した実施例について述べる。全体の回路図を図16に示す。まず、画素が２次元に配列された画素配列部1605がある。そして、各々の画素のゲート信号線やリセット信号線や電源線を駆動するための駆動回路が、画素配列部1605の左右に配置されている。図16では、ゲート信号線リセット信号線用駆動回路1606が左側に、電源線用駆動回路1607が右側に配置されている。
【００５９】
そして、画素配列部1605の上側には、信号処理用の回路などが配置されている。図16では、画素配列部1605の上に、バイアス用回路1603が配置されている。このバイアス用回路1603は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成する。バイアス用回路1603の上には、サンプルホールド＆信号処理用回路1602が配置されている。ここでは、信号をいったん保存しておいたり、アナログ・デジタル変換を行ったり、雑音を低減したりするための回路などが配置されている。サンプルホールド＆信号処理用回路1602の上には、信号出力線用駆動回路1601が配置されている。信号出力線用駆動回路1601は、一時的に保存されていた信号を、順に出力していくための信号を出力している。そして、外に信号を出す前に、最終出力増幅用回路1604が配置されている。ここでは、サンプルホールド＆信号処理用回路1602と信号出力線用駆動回路1601とにより、順に出力されてくる信号を、外に出す前に、増幅している。よって、信号を増幅しない場合は必要ないが、現実的には、配置されることが多い。
【００６０】
次に、各部分の回路図を示す。まず、２次元に配列されている画素配列部1605の中から、例として、i行j列目画素部回路1608の回路図を、図17に示す。図17では、Ｐチャネル型リセット用トランジスタ1707、Pチャネル型スイッチ用トランジスタ1701、Nチャネル型増幅用トランジスタ1706、光電変換素子（ここでは、最も代表的なフォトダイオード1704）から構成されている。フォトダイオード1704では、Pチャネル側端子は電源基準線1712に、Nチャネル側端子は、増幅用トランジスタ1706のゲート端子に接続されている。リセット用トランジスタ1707のゲート端子には、i行目リセット信号線1705が接続され、ソース端子とドレイン端子は、i行目電源線1709と増幅用トランジスタ1706のゲート端子に接続されている。スイッチ用トランジスタ1701のゲート端子は、i行目ゲート信号線1702に接続され、ソース端子とドレイン端子は、 i行目電源線1709と増幅用トランジスタ1706に接続されている。増幅用トランジスタ1706のソース端子とドレイン端子は、j列目信号出力線1703とスイッチ用トランジスタ1701に接続されている。 j列目信号出力線1703とi行目ゲート信号線1702は、従来通り、交差して配置されており、 j列目信号出力線1703は縦方向に配線が伸びている。i行目ゲート信号線1702とi行目リセット信号線1705は、従来通り、横方向に配線が伸びており、平行に配置されている。図16および図17では、i行目電源線1709も、横方向に伸びており、 i行目リセット信号線1705と平行に配置されている。従来は、縦方向に伸びていた。これは、１行ごとに画素のフォトダイオードを選択していくため、同様に、１行ごとに電源線の電圧を変えることが出来るようにするためである。
【００６１】
図17では、リセット用トランジスタ1707は、Pチャネル型を用いている。しかし、リセット用トランジスタは、Nチャネル型でもよい。ただし、Nチャネル型の場合、リセット動作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが飽和領域で動作することになり、フォトダイオード1704を十分に充電できない。したがって、リセット用トランジスタは、Nチャネル型でも動作するが、Pチャネル型の方が望ましい。
【００６２】
スイッチ用トランジスタ1701については、i行目電源線1709と増幅用トランジスタ1706の間に配置し、かつ、Pチャネル型を用いるのが望ましい。しかし、従来と同様、Nチャネル型でも動作するため、Nチャネル型でも構わないし、j列目信号出力線1703と増幅用トランジスタ1706の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイッチ用トランジスタ1701は、i行目電源線1709と増幅用トランジスタ1706の間に配置し、かつ、Pチャネル型を用いるのが望ましい。
【００６３】
増幅用トランジスタ1706については、図17では、Nチャネル型を用いている。
しかし、Pチャネル型を用いることも可能である。ただしその場合、バイアス用トランジスタと組み合わせてソースフォロワ回路として動作させるためには、回路の接続方法を変える必要がある。つまり、単純に、図17の回路図において、増幅用トランジスタ1706の極性を変えるだけでは、動作しない。
【００６４】
そこで、 Pチャネル型の増幅用トランジスタを用いた時の回路構成の一例を図18に示す。図17との違いは、増幅用トランジスタ1806の極性がPチャネル型であることと、フォトダイオードの向きが逆になっていることと、電源線と電源基準線とが入れ替わっていることである。増幅用トランジスタにPチャネル型を用いる場合は、バイアス用トランジスタもPチャネル型を用いる必要がある。なぜなら、バイアス用トランジスタは、定電流源として動作させる必要があるからである。よって、図18では、参考のため、バイアス用トランジスタ1811も記述している。図18に示すi行j列画素部回路1608は、Nチャネル型リセット用トランジスタ1807、Nチャネル型スイッチ用トランジスタ1801、Pチャネル型増幅用トランジスタ1806、光電変換素子（ここでは、最も代表的なフォトダイオード1804）から構成されている。フォトダイオード1804は、Nチャネル側端子は電源線1809に、Pチャネル側端子は、増幅用トランジスタ1806のゲート端子に接続されている。リセット用トランジスタ1807のゲート端子には、i行目リセット信号線1805が接続され、ソース端子とドレイン端子は、i行目電源基準線1812と増幅用トランジスタ1806のゲート端子に接続されている。スイッチ用トランジスタ1801のゲート端子は、i行目ゲート信号線1802に接続され、ソース端子とドレイン端子は、i行目電源基準線1812と増幅用トランジスタ1806に接続されている。増幅用トランジスタ1806のソース端子とドレイン端子は、j列目信号出力線1803とスイッチ用トランジスタ1801に接続されている。バイアス用トランジスタ1811のゲート端子には、バイアス信号線1810が接続され、ソース端子とドレイン端子は、j列目信号出力線1803と電源線1809に接続されている。
【００６５】
図18では、リセット用トランジスタ1807は、Nチャネル型を用いている。しかし、リセット用トランジスタは、Pチャネル型でもよい。ただし、Pチャネル型の場合、リセット動作のとき、ゲート・ソース間電圧が大きくとれない。よって、リセット用トランジスタが飽和領域で動作することになり、フォトダイオード1804を十分に充電できない。したがって、リセット用トランジスタは、Pチャネル型でも動作するが、Nチャネル型の方が望ましい。
【００６６】
図18では、スイッチ用トランジスタ1801については、 j列目電源基準線1812と増幅用トランジスタ1806の間に配置し、かつ、Nチャネル型を用いるのが望ましい。しかし、Pチャネル型でも動作するため、Pチャネル型でも構わないし、j列目信号出力線1803と増幅用トランジスタ1806の間に配置しても構わない。ただし、正しく信号を出力しにくいため、スイッチ用トランジスタ1801は、 j列目電源基準線1809と増幅用トランジスタ1806の間に配置し、かつ、Nチャネル型を用いるのが望ましい。
【００６７】
このように、図17と図18を比較すると分かるように、増幅用トランジスタの極性が異なると、最適なトランジスタの構成、フォトダイオードの向きなども異なってくる。
【００６８】
図17では、スイッチ用トランジスタ1701とリセット用トランジスタ1707の両方に、１本の電源線から電流を供給している。図18では、スイッチ用トランジスタ1801とリセット用トランジスタ1807の両方に、１本の電源基準線から電流を供給している。このように、フォトダイオードの向きと増幅用トランジスタの極性を合わせることにより、配線を共有出来る。
【００６９】
しかし、電流を供給する配線を１本増やして、それぞれ別々に電流を供給しても構わない。その場合、スイッチ用トランジスタに電流を供給する配線の電位は、定電位でよい。また、フォトダイオードの向きと増幅用トランジスタの極性を合わせる必要もない。
【００７０】
次に、バイアス用回路1603とサンプルホールド＆信号処理用回路1602の中から、１列分の回路として、j列目周辺部回路1609の回路図を、図19に示す。バイアス用回路1603には、バイアス用トランジスタ1911が配置されている。その極性は、各画素の増幅用トランジスタの極性と同じものである。よって、画素の増幅用トランジスタがNチャネル型の場合は、バイアス用トランジスタもNチャネル型になる。図19では、バイアス用バイアス用トランジスタ1911は、Nチャネル型である。バイアス用トランジスタ1911のゲート端子には、バイアス信号線1910が接続され、ソース端子とドレイン端子は、j列目信号出力線1903と電源基準線1912に接続されている（バイアス用トランジスタがPチャネル型の場合は、電源基準線の代わりに、電源線を用いる）。バイアス用トランジスタは1911は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路として動作する。転送用トランジスタ1913のゲート端子には、転送信号線1914が接続され、ソース端子とドレイン端子は、j列目信号出力線1903と負荷容量1915に接続されている。転送用トランジスタは、信号出力線1903の電位を負荷容量1915に転送するときに、動作させる。よって、Pチャネル型の転送用トランジスタを追加して、Nチャネル型転送用トランジスタ1914と並列に接続してもよい。負荷容量1915は、転送用トランジスタ1913と電源基準線1912に接続されている。負荷容量1915の役割は、信号出力線1903から出力される信号を一時的に蓄積することである。放電用トランジスタ1916のゲート端子は、プリ放電信号線1917に接続され、ソース端子とドレイン端子は、負荷容量1915と電源基準線1912に接続されている。放電用トランジスタ1916は、信号出力線1903の電位を負荷容量1915に入力する前に、いったん、負荷容量1915にたまっている電荷を放電するように動作する。
【００７１】
なお、アナログ・デジタル信号変換回路や雑音低減回路などを配置することも可能である。
【００７２】
そして、負荷容量1915と最終出力線1920の間に、最終選択用トランジスタ1919が接続される。最終選択用トランジスタ1919のソース端子とドレイン端子は、負荷容量1915と最終出力線1920に接続され、ゲート端子は、j列目最終選択線1918に接続される。最終選択線は、１列目から順にスキャンされる。そして、j列目最終選択線1918が選択され、最終選択用トランジスタ1919が導通状態になると、負荷容量1915の電位と最終出力線1920の電位が等しくなる。その結果、負荷容量1915に蓄積していた信号を最終出力線1920に出力することが出来る。ただし、最終出力線1920に信号を出力する前に、最終出力線1920に電荷が蓄積されていると、その電荷により、最終出力線1920に信号を出力したときの電位が影響を受けてしまう。そこで、最終出力線1920に信号を出力するまえに、最終出力線1920の電位を、ある電位値に初期化しなければならない。図19では、最終出力線1920と電源基準線1912の間に、最終リセット用トランジスタ1922を配置している。そして、最終リセット用トランジスタ1922のゲート端子には、j列目最終リセット線1921が接続されている。そして、j列目最終選択線1918を選択する前に、j列目最終リセット線1921を選択し、最終出力線1920の電位を電源基準線1912の電位に初期化する。その後、j列目最終選択線1918を選択し、最終出力線1920に、負荷容量1915に蓄積していた信号を出力する。
【００７３】
最終出力線1920に出力される信号は、そのまま外に取り出しても良い。しかしながら、信号が微弱であるため、外に取り出す前に、信号を増幅しておく場合が多い。そのための回路として、図20に、最終部回路1610の回路を示す。信号を増幅する回路としては、演算増幅器など、様々なものがある。信号を増幅する回路であれば、どのような回路でもよいが、ここでは、最も簡単な回路構成として、ソースフォロワ回路を示す。図20では、Nチャネル型の場合を示す。最終出力増幅用回路1604への入力は、最終出力線2002となる。最終出力線2002には、１列目から順に、信号が出力される。その信号を、最終出力増幅用回路1604によって、増幅し、外に出力する。最終出力線2002は、最終出力増幅向け増幅用トランジスタ2004のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2004のドレイン端子は、電源線2006に接続され、ソース端子は、出力端子となる。最終出力増幅向けバイアス用トランジスタ2003のゲート端子は、最終出力増幅用バイアス信号線2005と接続される。ソース端子とドレイン端子は、電源基準線2007と最終出力増幅向け増幅用トランジスタ2004のソース端子とに接続される。
【００７４】
図21に、Pチャネル型の場合のソースフォロワ回路を用いた場合の回路図を示す。図20との違いは、電源線と電源基準線を逆にしていることである。最終出力線2102は、最終出力増幅向け増幅用トランジスタ2104のゲート端子に接続される。最終出力増幅向け増幅用トランジスタ2104のドレイン端子は、電源基準線2107に接続され、ソース端子は、出力端子となる。最終出力増幅向けバイアス用トランジスタ2103のゲート端子は、最終出力増幅用バイアス信号線2105と接続される。ソース端子とドレイン端子は、電源線2106と最終出力増幅向け増幅用トランジスタ2104のソース端子とに接続される。最終出力増幅用バイアス信号線2105の電位は、Nチャネル型を用いた場合の最終出力増幅用バイアス信号線2005とは、値が異なる。
【００７５】
図20と図21では、ソースフォロワ回路を１段のみで構成していた。しかしながら、複数段で構成しても良い。例えば、２段で構成する場合は、１段目の出力端子を２段目の入力端子に接続すればよい。また、各々の段において、Nチャネル型を用いても、Pチャネル型を用いても、どちらでも良い。
【００７６】
ゲート信号線リセット信号線用駆動回路1606や電源線用駆動回路1607や信号出力線用駆動回路1601は、単に、パルス信号を出力しているだけの回路である。よって、公知の技術を用いて実施出来る。
【００７７】
次に、信号のタイミングチャートについて述べる。まず、図16と図17の回路におけるタイミングチャートについて、図22と図23に示す。リセット信号線は、１行目から順にスキャンしていく。例えば、(i-1)行目を選択し、その次に、i行目を選択し、次に、(i+1)行目を選択していく。再び同じ行を選択するまでの期間がフレーム期間に相当する。ゲート信号線も、同様に、１行目から順にスキャンしていく。ただし、リセット信号線をスキャンし始めるタイミングよりも、ゲート信号線をスキャンし始めるタイミングの方が遅い。例えば、i行目の画素に着目すると、i行目リセット信号線が選択されて、その後、i行目ゲート信号線が選択される。i行目ゲート信号線が選択されると、i行目の画素から信号が出力される。画素がリセットされてから、信号を出力する時までの期間が、蓄積時間になる。蓄積時間の間、フォトダイオードにおいて、光によって生成される電荷を蓄積している。各行で、リセットされるタイミングと信号を出力するタイミングは、異なる。よって、蓄積時間は全行の画素で等しいが、蓄積している時刻は異なる。
【００７８】
電源線1709については、リセット用トランジスタ1707を非導通状態にした後、電源線1709の電圧も順に下げていく。電源線1709の電圧を下げるタイミングを遅くしている理由は、フォトダイオード1704の電圧が電源線1709の影響を受けないようにするためには、リセット用トランジスタ1707が完全に非導通状態になった後で、電源線1709の電圧を下げなければならないからである。このときの電源線1709の電圧は、図22では、完全に下まで下げず、半分程度だけ下げている。図23では、完全に下まで下げている。その後、フォトダイオード1704に光が照射されている場合、光強度に応じた電荷がフォトダイオード1704に生成され、その結果、光強度に応じてフォトダイオード1704の電圧が下がってくる。光強度が強い方が、より多くの電荷が生成されるため、フォトダイオード1704の電圧の下がり方も大きい。
【００７９】
図22では、電源線1709の電圧は、半分程度だけ下がっている。よって、リセット用トランジスタ1707のもれ電流の流れる方向は、フォトダイオード1704の電圧の値によって変化する。まず、光が弱い場合、フォトダイオード1704の電圧は、あまり下がらない。よって、リセット用トランジスタ1707のもれ電流はフォトダイオード1704から電源線1709の方へ流れる。従って、光によって生成される単位時間当たりの電荷量Iphotoが小さくても、フォトダイオード1704の電圧の変化に寄与するので、信号を得ることが出来る。次に、光が強い場合、フォトダイオード1704の電圧は、十分に下がる。よって、リセット用トランジスタ1707のもれ電流は電源線1709からフォトダイオード1704の方へ流れる。ただし、リセット用トランジスタ1707のソース・ドレイン間電圧が小さいため、従来よりもリセット用トランジスタ1707のもれ電流は小さい。また、最初は、フォトダイオード1704から電源線1709の方へ流れ、フォトダイオード1704の電圧が電源線1709の電圧よりも下がると、もれ電流は、電源線1709からフォトダイオード1704の方へ流れる。
つまり、リセット用トランジスタ1707のもれ電流の向きが変わる。従って、互いに打ち消し合うため、リセット用トランジスタ1707のもれ電流の影響が小さくなる。以上のことから、フォトダイオード1704の電圧と蓄積時間との非線形な関係が改善される。その結果、ガンマ特性が良くなる。
【００８０】
図23では、電源線1709の電圧は、完全に低くなっている。よって、電源線1709からフォトダイオード1704の方へ、リセット用トランジスタ1707のもれ電流が流れることを防ぐことが出来る。よって、暗い光がフォトダイオード1704に照射されている時に、フォトダイオード1704の電圧が下がりにくくなるという問題が改善されている。
【００８１】
それから、ゲート信号線1702を制御して、信号を出力する。図17では、スイッチ用トランジスタ1701とリセット用トランジスタ1707の両方に、１本の電源線から電流を供給している。その場合は、信号を出力する時にも、電源線1709の電位をもとに戻しておく必要がある。もし、別々の配線を用いて電流を供給する場合は、スイッチ用トランジスタ1701に電流を供給する配線の電位は、時間的に変化させず、定電位でよい。その時、電源線1709の電位をもとに戻しておく必要もない。
【００８２】
次に、図16と図18の回路におけるタイミングチャートについて、図24と図25に示す。トランジスタの極性やフォトダイオードの向きが異なるため、電位の大小関係がことなるが、動作自体は、図22、図23と同じである。
【００８３】
次に、図19における信号のタイミングチャートを図26に示す。繰り返しの動作になるため、例として、i行目のゲート信号線が選択されている時を考える。まず、i行目のゲート信号線1702が選択された後、プリ放電信号線1917を選択し、放電用トランジスタ1916を導通状態にする。その後、転送信号線1914を選択する。すると、i行目の画素から、各列の信号が各列の負荷容量1915に出力される。
【００８４】
i行目の全ての画素の信号を、各列の負荷容量1915に蓄積した後、最終出力線1920に各列の信号を順に出力していく。転送信号線1914が非選択になってから、ゲート信号線が選択されているまでの間、信号出力線用駆動回路1601により、全列をスキャンしていく。まず、１列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、１列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、１列目の負荷容量1915の信号を最終出力線1920に出力する。つぎに、２列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、２列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、２列目の負荷容量1915の信号を最終出力線1920に出力する。その後も、同様の動作を繰り返していく。j列目の場合も、j列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、j列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、j列目の負荷容量1915の信号を最終出力線1920に出力する。つぎに、(j+1)列目の最終リセット線を選択し、最終リセット用トランジスタ1922を導通状態にし、最終出力線1920を電源基準線1912の電位に初期化する。その後、(j+1)列目の最終選択線1918を選択し、最終選択用トランジスタ1919を導通状態にし、(j+1)列目の負荷容量1915の信号を最終出力線1920に出力する。その後も、同様の動作を繰り返し、全列の信号を最終出力線に、順次、出力していく。そのあいだ、バイアス信号線1910は、一定のままである。最終出力線1920に出力された信号は、最終出力増幅用回路1604で増幅され、外へ出力されていく。
【００８５】
次に、i+1行目ゲート信号線が選択される。すろと、i行目ゲート信号線が選択されたのと同様に、動作させる。そして、さらに、次の行のゲート信号線が選択され、同様の動作を繰り返していく。
【００８６】
なお、光電変換などを行うセンサ部については、通常のPN型のフォトダイオードの他に、PIN型のダイオード、アバランシェ型ダイオード、npn埋め込み型ダイオード、ショットキー型ダイオード、X線用のフォトコンダクタ、赤外線用のセンサなどでもよい。また、蛍光材やシンチレータにより、X線を光に変換した後、その光を読みとってもよい。
【００８７】
これまで述べてきたように、光電変換素子は、ソースフォロワ回路の入力端子に接続されることが多い。しかし、フォトゲート型のように、スイッチを間に挟んでもよい。あるいは、対数変換型のように、光強度の対数値なるように処理した後の信号を入力端子に入力してもよい。
【００８８】
なお、本実施例では、画素が２次元に配置されたエリアセンサについて述べたが、画素が１次元に配置されたラインセンサを実現することも出来る。
【実施例２】
【００８９】
本願発明のセンサを、 ＴＦＴを用いてガラス上に作製する場合の作製方法について、図２７〜図３０を用いて説明する。
【００９０】
まず、図２７（Ａ）に示すように、ガラス基板２００上に下地膜２０１を３００ｎｍの厚さに形成する。本実施例では下地膜２０１として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。また、下地膜２０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライクカーボン）膜を設けても良い。
【００９１】
次に下地膜２０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００９２】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）２０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【００９３】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【００９４】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用いることも可能である。
【００９５】
なお、オフ電流を低減する必要のあるリセット用トランジスタの活性層を非晶質珪素膜で形成し、増幅用トランジスタの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【００９６】
次に、図２７（Ｂ）に示すように、結晶質珪素膜２０２上に酸化珪素膜でなる保護膜２０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜２０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００９７】
そして、その上にレジストマスク２０４a、２０４ｂ、２０４ｃを形成し、保護膜２０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００９８】
この工程により形成されるｎ型不純物領域（ｂ）２０５ａ、２０５ｂには、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００９９】
次に、図２７（Ｃ）に示すように、保護膜２０３、レジストマスク２０４ａ、２０４ｂ、２０４ｃを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜２０３をつけたままレーザー光を照射しても良い。
【０１００】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニール）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０１０１】
この工程によりｎ型不純物領域（ｂ）２０５ａ、２０５ｂの端部、即ち、ｎ型不純物領域（ｂ）２０５ａ、２０５ｂの周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１０２】
次に、図２７（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）２０６〜２１０を形成する。
【０１０３】
次に、図２８（Ａ）に示すように、活性層２０６〜２１０を覆ってゲート絶縁膜２１１を形成する。ゲート絶縁膜２１１としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０１０４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極２１２〜２１６を形成する。なお本実施例では、ゲート電極とゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを同一材料で形成している。勿論、ゲート電極と、ゲート配線とを別の材料で形成しても良い。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いても良い。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きいセンサ部を形成することができる。即ち、画面の大きさが対角１０インチ以上（さらには３０インチ以上）のセンサ部を有するエリアセンサを実現する上で、上記の画素構造は極めて有効である。
【０１０５】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極２１２〜２１６の材料としては公知のあらゆる導電膜を用いることができる。
【０１０６】
代表的には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１０７】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０１０８】
またこの時、ゲート電極２１３、２１６はそれぞれｎ型不純物領域（ｂ）２０５ａ、２０５ｂの一部とゲート絶縁膜２１１を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。
【０１０９】
次に、図２８（Ｂ）に示すように、ゲート電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領域（ｃ）２１７〜２２４にはｎ型不純物領域（ｂ）２０５ａ、２０５ｂの１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１１０】
次に、図２８（Ｃ）に示すように、ゲート電極２１２、２１４、２１５を覆う形でレジストマスク２２５ａ〜２２５ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含むｎ型不純物領域（ａ）２２６〜２３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１１１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される。そしてｎチャネル型ＴＦＴでは、図２８（Ｂ）の工程で形成したｎ型不純物領域２１７、２１８、２２２、２２３の一部を残す。この残された領域がＬＤＤ領域となる。
【０１１２】
次に、図２８（Ｄ）に示すように、レジストマスク２２５ａ〜２２５ｃを除去し、新たにレジストマスク２３４ａ、２３４ｂを形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含むｐ型不純物領域２３５、２３６を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０１１３】
なお、不純物領域２３５、２３６には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０１１４】
次に、レジストマスク２３４ａ、２３４ｂを除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１１５】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
【０１１６】
次に、図２９（Ａ）に示すように、第１層間絶縁膜２３７を形成する。第１層間絶縁膜２３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１１７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１８】
なお、水素化処理は第１層間絶縁膜２３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１１９】
次に、ゲート絶縁膜２１１及び第１層間絶縁膜２３７に対してコンタクトホールを形成し、ソース配線２３８〜２４２と、ドレイン配線２４３〜２４７を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０１２０】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜２４８を形成する。本実施例では第１パッシベーション膜２４８として３００ｎｍ厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜２３７に供給され、熱処理を行うことで、第１パッシベーション膜２４８の膜質が改善される。それと同時に、第１層間絶縁膜２３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１２１】
次に、図２９（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜２４９を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜２４９は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【０１２２】
次に、第２層間絶縁膜２４９及び第１パッシベーション膜２４８にドレイン配線２４５に達するコンタクトホールを形成し、ドレイン配線２４５に接するようにフォトダイオードのカソード電極２５０を形成する。本実施例では、カソード電極２５０としてスパッタ法によって形成したアルミニウム膜を用いたが、その他の金属、例えばチタン、タンタル、タングステン、銅を用いることができる。
また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０１２３】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変換層２５１を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、アノード電極２５２を形成する。（図２９（Ｃ））
【０１２４】
次に、図３０（Ａ）に示すように第３層間絶縁膜２５３を形成する。第３層間絶縁膜２５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜２５３として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０１２５】
次に、第３層間絶縁膜２５３に、アノード電極２５２に達するコンタクトホールを形成し、センサ用配線２５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を３００ｎｍの厚さに形成する。
【０１２６】
こうして図３０（Ｂ）に示すような構造のセンサ基板が完成する。
【０１２７】
２７０は増幅用ＴＦＴ、２７１はスイッチ用ＴＦＴ、２７２はリセット用ＴＦＴ、２７３はバイアス用ＴＦＴ、２７４は放電用ＴＦＴである。
【０１２８】
本実施例では、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３がｎチャネル型ＴＦＴであり、それぞれソース領域側とドレイン領域側の両方にそれぞれＬＤＤ領域２８１〜２８４を有している。なおこのＬＤＤ領域２８１〜２８４はゲート絶縁膜２１１を間に介してゲート電極２１２、２１５と重なっていない。上記構成により、増幅用ＴＦＴ２７０及びバイアス用ＴＦＴ２７３は、極力ホットキャリア注入を低減させることができる。
【０１２９】
また本実施例では、スイッチ用ＴＦＴ２７１及び放電用ＴＦＴ２７４がｎチャネル型ＴＦＴであり、それぞれドレイン領域側にのみそれぞれＬＤＤ領域２８３、２８６を有している。なおこのＬＤＤ領域２８３、２８６はゲート絶縁膜２１１を間に介してゲート電極２１３、２１６と重なっている。
【０１３０】
ドレイン領域側のみにＬＤＤ領域２８３、２８６を形成しているのは、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないための配慮である。また、このスイッチ用２７１及び放電用ＴＦＴ２７４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域２８３、２８６は完全にゲート電極２１３、２１６と重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
特に、ソース信号線駆動回路又はゲート信号線駆動回路を１５Ｖ〜２０Ｖで駆動させる場合、本実施例の放電用ＴＦＴ２７４の上記構成は、ホットキャリア注入を低減させ、なおかつ動作速度を落とさないのに有効である。
【０１３１】
また本実施例では、リセット用ＴＦＴ２７２はｐチャネル型ＴＦＴであり、ＬＤＤ領域を有していない。ｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。また、リセット用ＴＦＴ２７２がｎチャネル型ＴＦＴであっても良い。
【０１３２】
また、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
【０１３３】
なお、本実施例では、ガラス上のＴＦＴやフォトダイオードを用いて、センサを作製しているが、単結晶シリコン基板上のトランジスタを用いて、センサを作製することも可能である。
【実施例３】
【０１３４】
本願発明を実施して形成されたセンサは、様々な電子機器に用いることが出来る。その様な本願発明の電子機器としては、スキャナ、デジタルスチルカメラ、X線カメラ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機）、ノート型パーソナルコンピュータ、ゲーム機器、テレビ電話、等が挙げられる。
【０１３５】
図31(A)は、スキャナであり、読みとり領域3102、センサ部3101、読みとり開始スイッチ3103等を含む。本願発明は、センサ部3101に用いることが出来る。
【０１３６】
図31(B)は、デジタルスチルカメラであり、ファインダ3105、センサ部3104、シャッターボタン3106等を含む。本願発明は、センサ部3104に用いることが出来る。
【０１３７】
図32は、X線カメラであり、X線発生器3201、センサ部3203、信号処理用コンピュータ3204等を含む。 X線発生器3201とセンサ部3203の間に、人間3202が入って、X線写真を取る。本願発明は、センサ部3203に用いることが出来る。
【０１３８】
図33はパーソナルコンピュータであり、本体33０１、筐体33０２、表示装置33０３、キーボード33０４、センサ部33０５等を含む。本願発明はセンサ部33０５に用いることができる。
【０１３９】
ここで図34は携帯電話であり、本体34０１、音声出力部34０２、音声入力部34０３、表示装置34０４、操作スイッチ34０５、アンテナ34０６、センサ部34０７を含む。本願発明はセンサ部34０７に用いることができる。
【０１４０】
なお、実施例１〜実施例３は、各々の実施例と自由に組み合わせることが可能である。
【符号の説明】
【０１４１】
101 スイッチ用トランジスタ
102 ゲート信号線
103 信号出力線
104 フォトダイオード
105 リセット信号線
106 増幅用トランジスタ
107 リセット用トランジスタ
108 増幅側電源線
109 リセット側電源線
110 ダイオード側電源線
【特許請求の範囲】
【請求項１】
光電変換素子と、
リセット側電源線と、
ダイオード側電源線と、
増幅側電源線と、
増幅用トランジスタと、を有し、
前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続され、
前記光電変換素子の他方の端子は、前記リセット側電源線と接続され、
前記光電変換素子の他方の端子は、前記増幅用トランジスタのゲート端子と接続され、
前記増幅用トランジスタのソース端子またはドレイン端子の一方は、前記増幅側電源線と接続されており、
前記増幅側電源線の電位は一定であり、
前記光電変換素子がリセット動作時は、前記リセット側電源線の電位は、第１の電位であり、
前記光電変換素子がリセット動作時以外のときには、前記リセット側電源線の電位が、前記第１の電位よりも低い第２の電位であるときが含まれることを特徴とする半導体装置。
【請求項１】
光電変換素子と、
リセット側電源線と、
ダイオード側電源線と、
増幅側電源線と、
増幅用トランジスタと、を有し、
前記光電変換素子の一方の端子は、前記ダイオード側電源線と接続され、
前記光電変換素子の他方の端子は、前記リセット側電源線と接続され、
前記光電変換素子の他方の端子は、前記増幅用トランジスタのゲート端子と接続され、
前記増幅用トランジスタのソース端子またはドレイン端子の一方は、前記増幅側電源線と接続されており、
前記増幅側電源線の電位は一定であり、
前記光電変換素子がリセット動作時は、前記リセット側電源線の電位は、第１の電位であり、
前記光電変換素子がリセット動作時以外のときには、前記リセット側電源線の電位が、前記第１の電位よりも低い第２の電位であるときが含まれることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２０１０−２００３２８（Ｐ２０１０−２００３２８Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２０１０−５９１３２（Ｐ２０１０−５９１３２）
【出願日】平成２２年３月１６日（２０１０．３．１６）
【分割の表示】特願２０００−１２０９２０（Ｐ２０００−１２０９２０）の分割
【原出願日】平成１２年４月２１日（２０００．４．２１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２２年３月１６日（２０１０．３．１６）
【分割の表示】特願２０００−１２０９２０（Ｐ２０００−１２０９２０）の分割
【原出願日】平成１２年４月２１日（２０００．４．２１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]