単方向金属酸化膜半導体電界効果トランジスターとその応用
【課題】単方向金属酸化膜半導体電界効果トランジスターとその応用を提供する。
【解決手段】本発明は、金属酸化膜半導体電界効果トランジスター（MOS）、電流検出回路、および、快速ターンオフ回路、からなる単方向金属酸化膜半導体電界効果トランジスター(UMOS)を提供する。電流検出回路は、MOSを流れる電流の方向を検出する。順方向電流が検出される時、快速ターンオフ回路は機能せず、MOSのチャネルが形成される。逆電流が検出される時、快速ターンオフ回路は有効で、MOSのチャネルは形成されない。このUMOSは、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSのチャネルをオフにすることができる。
【解決手段】本発明は、金属酸化膜半導体電界効果トランジスター（MOS）、電流検出回路、および、快速ターンオフ回路、からなる単方向金属酸化膜半導体電界効果トランジスター(UMOS)を提供する。電流検出回路は、MOSを流れる電流の方向を検出する。順方向電流が検出される時、快速ターンオフ回路は機能せず、MOSのチャネルが形成される。逆電流が検出される時、快速ターンオフ回路は有効で、MOSのチャネルは形成されない。このUMOSは、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSのチャネルをオフにすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単方向金属酸化膜半導体電界効果トランジスターとその応用に関するものである。
【背景技術】
【０００２】
Nチャネル金属酸化膜半導体電界効果トランジスター（NMOS）は、自己駆動型同期整流器（synchronous rectifier）として用いられ、高効率、低コストの電力コンバーター（power converters）を実現する。電源スイッチ（power switch）として用いられる時、NMOSは二種の操作モードがある。
（１）カットオフモード（cut-off mode）
ｖＧＳ（ｔ）＜ＶＧＳ（ｔｈ）の時、チャネルは形成されない；ｉＤ（ｔ）はチャネルを流れることができない。
（２）飽和モード（saturation mode）
ｖＧＳ（ｔ）≧ＶＧＳ（ｔｈ）の時、チャネルが形成される；ｉＤ（ｔ）はドレインからソースに、又は、ソースからドレインにチャネルを流れる。ｖＧＳ（ｔ）はゲートーソース電圧である；ＶＧＳ（ｔｈ）はゲートーソーススレショルド電圧（gate-source threshold voltage）で、且つ、ｉＤ（ｔ）はドレイン電流である。
【０００３】
飽和モード下の両方向性伝導（bidirectional conduction）特性により、NMOSで実現される同期整流器は、通常、軽負荷時の逆電流（reverse current）、又は、重負荷時のシュートスル−電流（shoot-through current）に苦しんでいる。逆電流は、コンバーター効率を低下させ、シュートスルー電流は、同期整流器を損壊させる可能性がある。自己駆動型の同期整流器（self-driven synchronous rectifier）を有するフライバックコンバーターを例として、シュートスルー電流の因果関係（cause and effect）を説明する。フライバックコンバーターが連続導通モード（continuous conduction mode、 CCM）で操作され、且つ、一次側電力スイッチと二次側自己駆動型同期整流器の間に、クロス導通（cross conduction）が存在する場合、ドレインーソースの電圧を微小チャネル抵抗（channel resistance）で割ると、巨大なシュートスルー電流になって、同期整流器を損壊する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の問題を解決するため、本発明は、単方向金属酸化膜半導体電界効果トランジスター(UMOS)を提供し、同期整流器に応用して、逆電流、又は、シュートスルー電流を検出することと、快速的に金属酸化膜半導体電界効果トランジスターのチャネルをオフにすることとを目的とする。
【課題を解決するための手段】
【０００５】
本発明の単方向金属酸化膜半導体電界効果トランジスターは、金属酸化膜半導体電界効果トランジスター（MOSFET）、電流検出回路、および、快速ターンオフ回路、からなる。MOSFETは、NチャネルMOSFET、又は、PチャネルMOSFETである。電流検出回路は、MOSFETに流れる電流の方向を検出する。順方向電流が検出される時、快速ターンオフ回路は機能せず、MOSFETのチャネルが形成される。逆電流が検出される時、快速ターンオフ回路は有効で、MOSFETのチャネルは形成されない。この単方向金属酸化膜半導体電界効果トランジスター（unidirectional MOSFET,UMOS）は、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFETのチャネルをオフにすることができる。
【発明の効果】
【０００６】
本発明の単方向金属酸化膜半導体電界効果トランジスター(unidirectional MOSFET,UMOS)は、同期整流器に応用して、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFETのチャネルをオフにすることができる。
【図面の簡単な説明】
【０００７】
【図１Ａ】単方向金属酸化膜半導体電界効果トランジスターを示すブロック図である。
【図１Ｂ】単方向金属酸化膜半導体電界効果トランジスターを示すブロック図である。
【図２Ａ】図１Ａに対応する実際の回路図である。
【図２Ｂ】図１Ｂに対応する実際の回路図である。
【図３】単方向金属酸化膜半導体電界効果トランジスターの等価回路符号を示す図である。
【図４Ａ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するフライバックコンバーターの回路図である。
【図４Ｂ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するフライバックコンバーターの回路図である。
【図５Ａ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型フォワード同期整流器を有するフォワードコンバーターの回路図である。
【図５Ｂ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型フリーホイーリング（freewheeling）同期整流器を有するフォワードコンバーターの回路図である。
【図６】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターの回路図である。
【図７】不連続モード時の一次側スイッチトランジスターのゲートーソース電圧、一次側電流、二次側電流と二次側自己駆動型同期整流器のゲートーソース電圧のタイミング図である。
【図８】連続モード時の一次側スイッチトランジスターのゲートーソース電圧、一次側電流、二次側電流と二次側自己駆動型同期整流器のゲートーソース電圧のタイミング図である。
【発明を実施するための形態】
【０００８】
図１Aと図１Bで示されるように、単方向金属酸化膜半導体電界効果トランジスター（unidirectional MOSFET、UMOS）は、パンゲートG、パンドレインD、パンソースS、金属酸化膜半導体電界効果トランジスター（MOSFET）M、電流検出回路（current detection circuit）２００、および、快速ターンオフ回路（fast turn-off circuit）１００、からなる。MOSFET Mは、ゲート、ドレイン、ソースを含む。電流検出回路２００は、第一入力端、第二入力端、出力端を有する。快速ターンオフ回路１００は、第一入力端、第二入力端、第一出力端、第二出力端を有する。
【０００９】
MOSFET Mは、NチャネルMOSFET（NMOS）、又は、PチャネルMOSFET（PMOS）である。説明を便利にするため、本文では、MOSFET MをNMOSとしているが、本発明中で、MOSFET Mは、NMOSに限定されない。
【００１０】
電流検出回路２００は、MOSFET Mを流れる電流の方向を検出するのに用いられる。検出方式は、パンソース検出（図１A）、又は、パンドレイン検出（図１B）である。図１A中、電流検出回路２００の第一入力端と第二入力端は、それぞれ、パンソース SとMOSFET Mのソースとに接続される。図１B中、電流検出回路２００の第一入力端と第二入力端は、それぞれ、MOSFET Mのドレインとパンドレイン Dとに接続される。
【００１１】
快速ターンオフ回路１００は、電流検出回路２００からの出力信号と外部駆動回路からの制御信号を受信して、MOSFET Mのチャネルを導通する、又はオフにする。快速ターンオフ回路１００の第一入力端、第二入力端、第一出力端、第二出力端は、それぞれ、電流検出回路２００の出力端、パンゲートG、MOSFET Mのゲート、MOSFET Mのソースに接続される。
【００１２】
MOSFET Mのドレインとソース間のチャネルは、パンゲート Gとパンソース S間の電圧差と電流検出回路２００の出力信号と快速ターンオフ回路１００の出力信号とによって決定する。順方向（パンソース Sからパンドレイン Dまで）電流が検出される時、快速ターンオフ回路１００は機能しない（disabled）；MOSFET Mのチャネルが形成される。逆電流（パンドレイン Dからパンソース Sまで）が検出される時、快速ターンオフ回路１００は有効（enabled）である；MOSFET Mのチャネルは形成されない。
【００１３】
且つ、強化型単方向金属酸化膜半導体電界効果トランジスター(enhanced UMOS、 e-UMOS)は、UMOSとより低い順電圧降下（forward voltage drop）のダイオードD*Uを有し、ダイオードD*Uの陽極と陰極は、それぞれ、パンソースSとパンドレインD（NMOSの場合）、又は、パンドレインDとパンソースS（PMOSの場合）に接続され、特定の応用中で、更に、MOSFET Mのボディダイオードの導電損失（body diode conduction loss）を減少させる。
【００１４】
図２Aと図２Bは、それぞれ、図１Aと図１Bに対応する実施例の回路図である。本実施例中、MOSFET MはNMOSにより実現される。
【００１５】
電流検出装置２００は、変流器 (current transformer) CTとダイオードDCTにより実現される。変流器CTは、一次側巻き線（primary winding）NPと二次側巻き線(secondary winding)NSを含む；黒点は黒点がある端子が同じ極性(polarity)であることを示す。説明を便利にするため、黒点端子ともう一端は、それぞれ、正極(positive pole)と負極(negative pole)と称する。電流検出回路２００の第一入力端、第二入力端、出力端は、それぞれ、一次側巻き線NPの正極、一次側巻き線NPの負極、二次側巻き線NSの負極である。一次側巻き線NPとMOSFET Mは直列されて、MOSFET Mを流れる電流の方向を検出する。図２A中、一次側巻き線NPの正極と負極は、それぞれ、パンソースSとMOSFET Mのソースに接続される。図２B中、一次側巻き線NPの正極と負極は、それぞれ、MOSFET MのドレインとパンドレインDに接続される。二次側巻き線NSとダイオードDCTは並列されて、快速ターンオフ回路１００を機能しないこと、又は、快速ターンオフ回路１００を有効にすることができる。二次側巻き線NSの正極と負極は、それぞれ、ダイオードDCTの陽極と陰極に接続される。
【００１６】
快速ターンオフ回路１００は、ダーリントントランジスター（Darlington transistor）DLと、ベース抵抗RBとコレクター抵抗RCとを含む。ダーリントントランジスターDLは、二個のNPNバイポーラ接合トランジスター（NPN bipolar junction transistor、npn-BJT）の縦列（in cascade）に相当する。ダーリントントランジスターDLのベースBがベース抵抗RBの一端に接続される。ダーリントントランジスターDLのコレクターCはコレクター抵抗RCの一端とMOSFET Mのゲートとに連接される。ダーリントントランジスターDLのエミッターEはダイオードDCTの陽極と、二次側巻き線NSの正極とMOSFET Mのソースとに接続される。ベース抵抗RBのもう一端はダイオードDCTの陰極と二次側巻き線NSの負極とに接続される。コレクター抵抗RCのもう一端はパンゲートGに接続される。快速ターンオフ回路１００の第一入力端、第二入力端、第一出力端と第二出力端は、それぞれ、ベース抵抗RBのもう一端、コレクター抵抗RCのもう一端、ダーリントントランジスターDLのコレクターCとダーリントントランジスターDLのエミッターEに接続される。
【００１７】
変流器CTの検出電流がｉＤ（ｔ）の場合、ダーリントントランジスターDLの放電電流はｈＦＥｉＤ（ｔ）／ｎで、ｈＦＥ＝β２はダーリントントランジスターDLの電流増幅率（current gain）であり、βが別個のNPNバイポーラ接合トランジスターの電流増幅率である。ｎ＝Ｎｓ／Ｎｐは変流器CTの二次側対一次側の巻き数比（secondary-to-primary turns ratio）である。ｎ＝５０、ｉＢ（ｓａｔ）＝０．１ｍＡ、且つ、ｈＦＥ＝１００００と仮定すると、最大許容（maximum allowable）の逆電流、又は、シュートスルー電流はｉＤ（ｓｔ），ｍａｘ＝０．５μＡである。つまり、極小逆電流は十分大きいのでダーリントントランジスターDLを飽和させ、MOSFET Mのチャネルが形成されない。
【００１８】
順方向電流ｉＤ（ｔ）が一次側巻き線NPの正極に流れ込む時、二次側巻き線NSの感応電流ｉＤ（ｔ）／ｎが二次側巻き線NSの正極に流れ出し、ダイオードDCTを導通させる；ダーリントントランジスターDLは逆バイアスを受けてオフになる；MOSFET Mのチャネルは、ｖＧＳ（ｔ）≧ＶＧＳ（ｔｈ）により形成される；ｉＤ（ｔ）はソースからドレインに、MOSFET Mのチャネルを流れる。
【００１９】
逆電流ｉＤ（ｔ）が一次側巻き線NPの正極に流れ出す時、二次側巻き線NSの感応電流ｉＤ（ｔ）／ｎが二次側巻き線NSの正極に流れ込み、ダーリントントランジスターDLを飽和する；ダイオードDCTは逆バイアスを受けてオフになる；MOSFET Mのゲートーソース電圧はダーリントントランジスターDLのコレクター-エミッター飽和電圧に等しく、且つ、MOSFET Mのゲートーソーススレショルド電圧より小さい、即ち、ｖＧＳ（ｔ）＝ＶＣＥ（ｓａｔ）＜ＶＧＳ（ｔｈ）；MOSFET Mのチャネルは形成されない；ｉＤ（ｔ）はドレインからソースに、MOSFET Mのチャネルを流れることができない。
【００２０】
後続の回路図を簡潔にするため、UMOSは、図３の等価回路符号（equivalent circuit symbol）により代替する。等価回路符号は、MOSFET Mとバーチャルダイオード（virtual diode）VDとの符号を含む。MOSFET Mの符号は、UMOSのチャネルが、パンゲートGとパンソースS間の電圧差に制御されることを示す。バーチャルダイオードVDの符号は、ドレイン電流の方向がバーチャルダイオードVDの極性に制限されることを象徴する。即ち、UMOSは単方向性伝導（unidirectional conduction）の特性を有する。このUMOSは、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFET Mのチャネルをオフにすることができる。
【００２１】
以下では、公知の電力コンバーターを例として、UMOSを用いる同期整流器への応用を説明する。
【００２２】
図４Aと図４Bは、UMOSにより実現される自己駆動型同期整流器URを有するフライバックコンバーター（flyback converter）の回路図である。
【００２３】
図５Aと図５Bは、それぞれ、UMOSにより実現される自己駆動型同期整流器Ufを有するフォワードコンバーター（forward converter）とUMOSにより実現される自己駆動型フリーホイーリング(freewheeling)同期整流器Uwを有するフォワードコンバーターの回路図である。
【００２４】
図６は、UMOSにより実現される自己駆動型同期整流器UuとUdを有するハーフブリッジLLC共振コンバーター（half-bridge LLC resonant converter）の回路図である。UMOSは、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFET Mのチャネルをオフにすることができるので、UMOSにより実現される自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターは、切り換え周波数が共振周波数より大きくなければならないという制限（constraint）、即ち、ｆｓ＞ｆｒを排除することができ、つまり、切り換え周波数は、共振周波数より小さくても、大きくても、等しくてもよい。
【００２５】
説明を簡潔にするため、UMOSが自己駆動型同期整流器に対する効能は図４Bに詳しく説明され、フライバックコンバーターが不連続導通モード(Discontinuous Conduction Mode、DCM)又は連続導通モード(continuous conduction mode、CCM)で作動する。
【００２６】
一．不連続導通モード(discontinuous conduction mode、 DCM)：タイミング図（timing diagram）が図７で示され、一個の切り換え周期（switching period)が三個の期間（interval）、導通期間（on-interval）０≦ｔ＜Ｔｏｎ、リセット期間（reset-interval）Ｔｏｎ≦ｔ＜Ｔｏｎ＋Ｔｒｅｓｅｔ、無効期間（dead-interval）Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ＜Ｔｓに分割される；ＶＧＳＭＰ（ｔ）とＶＧＳＵＲ（ｔ）は、それぞれ、一次側スイッチトランジスター（primary switch transistor）と二次側同期整流器(secondary synchronous rectifier)とのゲートーソース電圧である；ｉｐ（ｔ）とｉｓ（ｔ）はそれぞれ、一次側と二次側電流である。
【００２７】
表一は、一次側スイッチトランジスターMp、ダイオードD1とD2、PNPバイポーラ接合トランジスター Q1、および、二次側同期整流器URの導通（on）とオフ（off）の状況を示す。
【表１】
【００２８】
表一の第二列データは、ｔ＝Ｔｏｎ時間、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する可能性があることを示す；更に精査する必要がある。一次側スイッチトランジスターMpが導通からオフになる時、二次側同期整流器URはまだオフになっている。二次側電流ｉｓ（ｔ）が二次側同期整流器URのボディダイオード(body diode)を流れた後、ダイオードD1、D2と二次側同期整流器URが導通し始める。二次側同期整流器URは、一次側スイッチトランジスターMpがオフ後、オフから導通に変わるので、ｔ＝Ｔｏｎ時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在しない。
【００２９】
二、連続導通モード(continuous conduction mode、 CCM)：タイミング図が図８で示され、一個の切り換え周期が二個の期間に分割される：導通期間（on-interval）０≦ｔ＜Ｔｏｎとオフ期間（off-interval）Ｔｏｎ≦ｔ＜Ｔｏｎ＋Ｔｓ。
【００３０】
表二は、一次側スイッチトランジスターMp、ダイオードD1、D2、PNPバイポーラ接合トランジスターQ1と二次側同期整流器URの導通とオフの情況を示す。
【表２】
【００３１】
表二の第二列データは、表一の第二列データに類似しているので、ｔ＝Ｔｏｎ時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在しない。しかし、表二の第一列データは、ｔ＝０時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する可能性があることを示す；よって、更に精査する必要がある。一次側スイッチトランジスターMpがオフから導通になる時、二次側同期整流器URはまだ導通になっている。ダイオードD1とD2のオフ後、二次側同期整流器URは導通からオフに変わる。二次側同期整流器URは、一次側スイッチトランジスターMpが導通後、導通からオフになるので、ｔ＝０時間に、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する。公知のNMOSが自己駆動型同期整流器として用いられる場合、巨大なシュートスルー電流
【数１】
（Ｖｉは入力電圧；Ｎｐは変圧器の一次側の巻き数；Ｎｓは変圧器の二次側の巻き数；Ｖｏは出力電圧；ＲＤＳ（ｏｎ）は微小チャネル抵抗）が、ドレインからソースに、チャネルを流れ、シュートスルー消費電力（shoot-through power dissipation）
【数２】
【００３２】
（TCCはクロス導通期間（cross conduction interval）；TSは切り換え周期）がNMOSを損壊する可能性がある。本発明は、UMOSが自己駆動型同期整流器として用いられる。UMOSの電流検出回路は、微小のシュートスルー電流を即時に検出し、チャネルをオフにするより、シュートスルー電流を止めることができるので、UMOSが巨大なシュートスルー電流に損壊されことを免除する。
【００３３】
一次側スイッチトランジスターMPが導通からオフになる期間と、二次側同期整流器URがオフから導通になる期間との間の遅延期間（delay interval）Tdelayにおいて、二次側電流ｉｓ（ｔ）がMOSFET Mのボディダイオードを流れる。ボディダイオードは、より高い順電圧降下を有し、且つ、二次側電流ｉｓ（ｔ）はピーク値に近いので、UMOSは、この特定の応用中、大きいボディダイオードの導通損失を有する。UMOSがe-UMOSにより代替される場合、ダイオードD*Uはボディダイオードを迂回（bypass）し、ボディダイオードの導通損失を低下させる。
【００３４】
注意すべきことは、UMOS/e-UMOSに対して同期整流器への応用は、フライバックコンバーター、フォワードコンバーターとハーフブリッジLLC共振コンバーターに限定されないことである。
【００３５】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００３６】
100 快速ターンオフ回路
200 電流検出回路
M トランジスター
Mp 一次側スイッチトランジスター
Q1 PNPバイポーラ接合トランジスター
Np、Ns 巻き線
GND 接地端
D パンドレイン
S パンソース
G パンゲート
E エミッター
C コレクター
B ベース
DL ダーリントントランジスター
RC コレクター抵抗
RB ベース抵抗
D*U、DCT、D1、D2 ダイオード
CT 変流器
VD バーチャルダイオード
UMOS、UR、Uf、Uw、Uu、Ud 単方向金属酸化膜半導体電界効果トランジスター
Ip 一次側電流
Is 二次側電流
Ｖｉ 一次側入力電圧
Ｖｏ 二次側出力電圧
Ton 一次側スイッチ導通期間
Tdelay 一次側オフと二次側導通間の遅延期間
Treset 変圧器コアのリセット期間
TS 切り換え週期
TCC クロス導通期間
【技術分野】
【０００１】
本発明は、単方向金属酸化膜半導体電界効果トランジスターとその応用に関するものである。
【背景技術】
【０００２】
Nチャネル金属酸化膜半導体電界効果トランジスター（NMOS）は、自己駆動型同期整流器（synchronous rectifier）として用いられ、高効率、低コストの電力コンバーター（power converters）を実現する。電源スイッチ（power switch）として用いられる時、NMOSは二種の操作モードがある。
（１）カットオフモード（cut-off mode）
ｖＧＳ（ｔ）＜ＶＧＳ（ｔｈ）の時、チャネルは形成されない；ｉＤ（ｔ）はチャネルを流れることができない。
（２）飽和モード（saturation mode）
ｖＧＳ（ｔ）≧ＶＧＳ（ｔｈ）の時、チャネルが形成される；ｉＤ（ｔ）はドレインからソースに、又は、ソースからドレインにチャネルを流れる。ｖＧＳ（ｔ）はゲートーソース電圧である；ＶＧＳ（ｔｈ）はゲートーソーススレショルド電圧（gate-source threshold voltage）で、且つ、ｉＤ（ｔ）はドレイン電流である。
【０００３】
飽和モード下の両方向性伝導（bidirectional conduction）特性により、NMOSで実現される同期整流器は、通常、軽負荷時の逆電流（reverse current）、又は、重負荷時のシュートスル−電流（shoot-through current）に苦しんでいる。逆電流は、コンバーター効率を低下させ、シュートスルー電流は、同期整流器を損壊させる可能性がある。自己駆動型の同期整流器（self-driven synchronous rectifier）を有するフライバックコンバーターを例として、シュートスルー電流の因果関係（cause and effect）を説明する。フライバックコンバーターが連続導通モード（continuous conduction mode、 CCM）で操作され、且つ、一次側電力スイッチと二次側自己駆動型同期整流器の間に、クロス導通（cross conduction）が存在する場合、ドレインーソースの電圧を微小チャネル抵抗（channel resistance）で割ると、巨大なシュートスルー電流になって、同期整流器を損壊する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の問題を解決するため、本発明は、単方向金属酸化膜半導体電界効果トランジスター(UMOS)を提供し、同期整流器に応用して、逆電流、又は、シュートスルー電流を検出することと、快速的に金属酸化膜半導体電界効果トランジスターのチャネルをオフにすることとを目的とする。
【課題を解決するための手段】
【０００５】
本発明の単方向金属酸化膜半導体電界効果トランジスターは、金属酸化膜半導体電界効果トランジスター（MOSFET）、電流検出回路、および、快速ターンオフ回路、からなる。MOSFETは、NチャネルMOSFET、又は、PチャネルMOSFETである。電流検出回路は、MOSFETに流れる電流の方向を検出する。順方向電流が検出される時、快速ターンオフ回路は機能せず、MOSFETのチャネルが形成される。逆電流が検出される時、快速ターンオフ回路は有効で、MOSFETのチャネルは形成されない。この単方向金属酸化膜半導体電界効果トランジスター（unidirectional MOSFET,UMOS）は、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFETのチャネルをオフにすることができる。
【発明の効果】
【０００６】
本発明の単方向金属酸化膜半導体電界効果トランジスター(unidirectional MOSFET,UMOS)は、同期整流器に応用して、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFETのチャネルをオフにすることができる。
【図面の簡単な説明】
【０００７】
【図１Ａ】単方向金属酸化膜半導体電界効果トランジスターを示すブロック図である。
【図１Ｂ】単方向金属酸化膜半導体電界効果トランジスターを示すブロック図である。
【図２Ａ】図１Ａに対応する実際の回路図である。
【図２Ｂ】図１Ｂに対応する実際の回路図である。
【図３】単方向金属酸化膜半導体電界効果トランジスターの等価回路符号を示す図である。
【図４Ａ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するフライバックコンバーターの回路図である。
【図４Ｂ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するフライバックコンバーターの回路図である。
【図５Ａ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型フォワード同期整流器を有するフォワードコンバーターの回路図である。
【図５Ｂ】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型フリーホイーリング（freewheeling）同期整流器を有するフォワードコンバーターの回路図である。
【図６】単方向金属酸化膜半導体電界効果トランジスターにより実現される自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターの回路図である。
【図７】不連続モード時の一次側スイッチトランジスターのゲートーソース電圧、一次側電流、二次側電流と二次側自己駆動型同期整流器のゲートーソース電圧のタイミング図である。
【図８】連続モード時の一次側スイッチトランジスターのゲートーソース電圧、一次側電流、二次側電流と二次側自己駆動型同期整流器のゲートーソース電圧のタイミング図である。
【発明を実施するための形態】
【０００８】
図１Aと図１Bで示されるように、単方向金属酸化膜半導体電界効果トランジスター（unidirectional MOSFET、UMOS）は、パンゲートG、パンドレインD、パンソースS、金属酸化膜半導体電界効果トランジスター（MOSFET）M、電流検出回路（current detection circuit）２００、および、快速ターンオフ回路（fast turn-off circuit）１００、からなる。MOSFET Mは、ゲート、ドレイン、ソースを含む。電流検出回路２００は、第一入力端、第二入力端、出力端を有する。快速ターンオフ回路１００は、第一入力端、第二入力端、第一出力端、第二出力端を有する。
【０００９】
MOSFET Mは、NチャネルMOSFET（NMOS）、又は、PチャネルMOSFET（PMOS）である。説明を便利にするため、本文では、MOSFET MをNMOSとしているが、本発明中で、MOSFET Mは、NMOSに限定されない。
【００１０】
電流検出回路２００は、MOSFET Mを流れる電流の方向を検出するのに用いられる。検出方式は、パンソース検出（図１A）、又は、パンドレイン検出（図１B）である。図１A中、電流検出回路２００の第一入力端と第二入力端は、それぞれ、パンソース SとMOSFET Mのソースとに接続される。図１B中、電流検出回路２００の第一入力端と第二入力端は、それぞれ、MOSFET Mのドレインとパンドレイン Dとに接続される。
【００１１】
快速ターンオフ回路１００は、電流検出回路２００からの出力信号と外部駆動回路からの制御信号を受信して、MOSFET Mのチャネルを導通する、又はオフにする。快速ターンオフ回路１００の第一入力端、第二入力端、第一出力端、第二出力端は、それぞれ、電流検出回路２００の出力端、パンゲートG、MOSFET Mのゲート、MOSFET Mのソースに接続される。
【００１２】
MOSFET Mのドレインとソース間のチャネルは、パンゲート Gとパンソース S間の電圧差と電流検出回路２００の出力信号と快速ターンオフ回路１００の出力信号とによって決定する。順方向（パンソース Sからパンドレイン Dまで）電流が検出される時、快速ターンオフ回路１００は機能しない（disabled）；MOSFET Mのチャネルが形成される。逆電流（パンドレイン Dからパンソース Sまで）が検出される時、快速ターンオフ回路１００は有効（enabled）である；MOSFET Mのチャネルは形成されない。
【００１３】
且つ、強化型単方向金属酸化膜半導体電界効果トランジスター(enhanced UMOS、 e-UMOS)は、UMOSとより低い順電圧降下（forward voltage drop）のダイオードD*Uを有し、ダイオードD*Uの陽極と陰極は、それぞれ、パンソースSとパンドレインD（NMOSの場合）、又は、パンドレインDとパンソースS（PMOSの場合）に接続され、特定の応用中で、更に、MOSFET Mのボディダイオードの導電損失（body diode conduction loss）を減少させる。
【００１４】
図２Aと図２Bは、それぞれ、図１Aと図１Bに対応する実施例の回路図である。本実施例中、MOSFET MはNMOSにより実現される。
【００１５】
電流検出装置２００は、変流器 (current transformer) CTとダイオードDCTにより実現される。変流器CTは、一次側巻き線（primary winding）NPと二次側巻き線(secondary winding)NSを含む；黒点は黒点がある端子が同じ極性(polarity)であることを示す。説明を便利にするため、黒点端子ともう一端は、それぞれ、正極(positive pole)と負極(negative pole)と称する。電流検出回路２００の第一入力端、第二入力端、出力端は、それぞれ、一次側巻き線NPの正極、一次側巻き線NPの負極、二次側巻き線NSの負極である。一次側巻き線NPとMOSFET Mは直列されて、MOSFET Mを流れる電流の方向を検出する。図２A中、一次側巻き線NPの正極と負極は、それぞれ、パンソースSとMOSFET Mのソースに接続される。図２B中、一次側巻き線NPの正極と負極は、それぞれ、MOSFET MのドレインとパンドレインDに接続される。二次側巻き線NSとダイオードDCTは並列されて、快速ターンオフ回路１００を機能しないこと、又は、快速ターンオフ回路１００を有効にすることができる。二次側巻き線NSの正極と負極は、それぞれ、ダイオードDCTの陽極と陰極に接続される。
【００１６】
快速ターンオフ回路１００は、ダーリントントランジスター（Darlington transistor）DLと、ベース抵抗RBとコレクター抵抗RCとを含む。ダーリントントランジスターDLは、二個のNPNバイポーラ接合トランジスター（NPN bipolar junction transistor、npn-BJT）の縦列（in cascade）に相当する。ダーリントントランジスターDLのベースBがベース抵抗RBの一端に接続される。ダーリントントランジスターDLのコレクターCはコレクター抵抗RCの一端とMOSFET Mのゲートとに連接される。ダーリントントランジスターDLのエミッターEはダイオードDCTの陽極と、二次側巻き線NSの正極とMOSFET Mのソースとに接続される。ベース抵抗RBのもう一端はダイオードDCTの陰極と二次側巻き線NSの負極とに接続される。コレクター抵抗RCのもう一端はパンゲートGに接続される。快速ターンオフ回路１００の第一入力端、第二入力端、第一出力端と第二出力端は、それぞれ、ベース抵抗RBのもう一端、コレクター抵抗RCのもう一端、ダーリントントランジスターDLのコレクターCとダーリントントランジスターDLのエミッターEに接続される。
【００１７】
変流器CTの検出電流がｉＤ（ｔ）の場合、ダーリントントランジスターDLの放電電流はｈＦＥｉＤ（ｔ）／ｎで、ｈＦＥ＝β２はダーリントントランジスターDLの電流増幅率（current gain）であり、βが別個のNPNバイポーラ接合トランジスターの電流増幅率である。ｎ＝Ｎｓ／Ｎｐは変流器CTの二次側対一次側の巻き数比（secondary-to-primary turns ratio）である。ｎ＝５０、ｉＢ（ｓａｔ）＝０．１ｍＡ、且つ、ｈＦＥ＝１００００と仮定すると、最大許容（maximum allowable）の逆電流、又は、シュートスルー電流はｉＤ（ｓｔ），ｍａｘ＝０．５μＡである。つまり、極小逆電流は十分大きいのでダーリントントランジスターDLを飽和させ、MOSFET Mのチャネルが形成されない。
【００１８】
順方向電流ｉＤ（ｔ）が一次側巻き線NPの正極に流れ込む時、二次側巻き線NSの感応電流ｉＤ（ｔ）／ｎが二次側巻き線NSの正極に流れ出し、ダイオードDCTを導通させる；ダーリントントランジスターDLは逆バイアスを受けてオフになる；MOSFET Mのチャネルは、ｖＧＳ（ｔ）≧ＶＧＳ（ｔｈ）により形成される；ｉＤ（ｔ）はソースからドレインに、MOSFET Mのチャネルを流れる。
【００１９】
逆電流ｉＤ（ｔ）が一次側巻き線NPの正極に流れ出す時、二次側巻き線NSの感応電流ｉＤ（ｔ）／ｎが二次側巻き線NSの正極に流れ込み、ダーリントントランジスターDLを飽和する；ダイオードDCTは逆バイアスを受けてオフになる；MOSFET Mのゲートーソース電圧はダーリントントランジスターDLのコレクター-エミッター飽和電圧に等しく、且つ、MOSFET Mのゲートーソーススレショルド電圧より小さい、即ち、ｖＧＳ（ｔ）＝ＶＣＥ（ｓａｔ）＜ＶＧＳ（ｔｈ）；MOSFET Mのチャネルは形成されない；ｉＤ（ｔ）はドレインからソースに、MOSFET Mのチャネルを流れることができない。
【００２０】
後続の回路図を簡潔にするため、UMOSは、図３の等価回路符号（equivalent circuit symbol）により代替する。等価回路符号は、MOSFET Mとバーチャルダイオード（virtual diode）VDとの符号を含む。MOSFET Mの符号は、UMOSのチャネルが、パンゲートGとパンソースS間の電圧差に制御されることを示す。バーチャルダイオードVDの符号は、ドレイン電流の方向がバーチャルダイオードVDの極性に制限されることを象徴する。即ち、UMOSは単方向性伝導（unidirectional conduction）の特性を有する。このUMOSは、同期整流器に応用されて（これに限定されるものではない）、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFET Mのチャネルをオフにすることができる。
【００２１】
以下では、公知の電力コンバーターを例として、UMOSを用いる同期整流器への応用を説明する。
【００２２】
図４Aと図４Bは、UMOSにより実現される自己駆動型同期整流器URを有するフライバックコンバーター（flyback converter）の回路図である。
【００２３】
図５Aと図５Bは、それぞれ、UMOSにより実現される自己駆動型同期整流器Ufを有するフォワードコンバーター（forward converter）とUMOSにより実現される自己駆動型フリーホイーリング(freewheeling)同期整流器Uwを有するフォワードコンバーターの回路図である。
【００２４】
図６は、UMOSにより実現される自己駆動型同期整流器UuとUdを有するハーフブリッジLLC共振コンバーター（half-bridge LLC resonant converter）の回路図である。UMOSは、逆電流、又は、シュートスルー電流を検出することができ、快速的にMOSFET Mのチャネルをオフにすることができるので、UMOSにより実現される自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターは、切り換え周波数が共振周波数より大きくなければならないという制限（constraint）、即ち、ｆｓ＞ｆｒを排除することができ、つまり、切り換え周波数は、共振周波数より小さくても、大きくても、等しくてもよい。
【００２５】
説明を簡潔にするため、UMOSが自己駆動型同期整流器に対する効能は図４Bに詳しく説明され、フライバックコンバーターが不連続導通モード(Discontinuous Conduction Mode、DCM)又は連続導通モード(continuous conduction mode、CCM)で作動する。
【００２６】
一．不連続導通モード(discontinuous conduction mode、 DCM)：タイミング図（timing diagram）が図７で示され、一個の切り換え周期（switching period)が三個の期間（interval）、導通期間（on-interval）０≦ｔ＜Ｔｏｎ、リセット期間（reset-interval）Ｔｏｎ≦ｔ＜Ｔｏｎ＋Ｔｒｅｓｅｔ、無効期間（dead-interval）Ｔｏｎ＋Ｔｒｅｓｅｔ≦ｔ＜Ｔｓに分割される；ＶＧＳＭＰ（ｔ）とＶＧＳＵＲ（ｔ）は、それぞれ、一次側スイッチトランジスター（primary switch transistor）と二次側同期整流器(secondary synchronous rectifier)とのゲートーソース電圧である；ｉｐ（ｔ）とｉｓ（ｔ）はそれぞれ、一次側と二次側電流である。
【００２７】
表一は、一次側スイッチトランジスターMp、ダイオードD1とD2、PNPバイポーラ接合トランジスター Q1、および、二次側同期整流器URの導通（on）とオフ（off）の状況を示す。
【表１】
【００２８】
表一の第二列データは、ｔ＝Ｔｏｎ時間、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する可能性があることを示す；更に精査する必要がある。一次側スイッチトランジスターMpが導通からオフになる時、二次側同期整流器URはまだオフになっている。二次側電流ｉｓ（ｔ）が二次側同期整流器URのボディダイオード(body diode)を流れた後、ダイオードD1、D2と二次側同期整流器URが導通し始める。二次側同期整流器URは、一次側スイッチトランジスターMpがオフ後、オフから導通に変わるので、ｔ＝Ｔｏｎ時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在しない。
【００２９】
二、連続導通モード(continuous conduction mode、 CCM)：タイミング図が図８で示され、一個の切り換え周期が二個の期間に分割される：導通期間（on-interval）０≦ｔ＜Ｔｏｎとオフ期間（off-interval）Ｔｏｎ≦ｔ＜Ｔｏｎ＋Ｔｓ。
【００３０】
表二は、一次側スイッチトランジスターMp、ダイオードD1、D2、PNPバイポーラ接合トランジスターQ1と二次側同期整流器URの導通とオフの情況を示す。
【表２】
【００３１】
表二の第二列データは、表一の第二列データに類似しているので、ｔ＝Ｔｏｎ時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在しない。しかし、表二の第一列データは、ｔ＝０時間で、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する可能性があることを示す；よって、更に精査する必要がある。一次側スイッチトランジスターMpがオフから導通になる時、二次側同期整流器URはまだ導通になっている。ダイオードD1とD2のオフ後、二次側同期整流器URは導通からオフに変わる。二次側同期整流器URは、一次側スイッチトランジスターMpが導通後、導通からオフになるので、ｔ＝０時間に、一次側スイッチトランジスターMpと二次側同期整流器URの間にクロス導通が存在する。公知のNMOSが自己駆動型同期整流器として用いられる場合、巨大なシュートスルー電流
【数１】
（Ｖｉは入力電圧；Ｎｐは変圧器の一次側の巻き数；Ｎｓは変圧器の二次側の巻き数；Ｖｏは出力電圧；ＲＤＳ（ｏｎ）は微小チャネル抵抗）が、ドレインからソースに、チャネルを流れ、シュートスルー消費電力（shoot-through power dissipation）
【数２】
【００３２】
（TCCはクロス導通期間（cross conduction interval）；TSは切り換え周期）がNMOSを損壊する可能性がある。本発明は、UMOSが自己駆動型同期整流器として用いられる。UMOSの電流検出回路は、微小のシュートスルー電流を即時に検出し、チャネルをオフにするより、シュートスルー電流を止めることができるので、UMOSが巨大なシュートスルー電流に損壊されことを免除する。
【００３３】
一次側スイッチトランジスターMPが導通からオフになる期間と、二次側同期整流器URがオフから導通になる期間との間の遅延期間（delay interval）Tdelayにおいて、二次側電流ｉｓ（ｔ）がMOSFET Mのボディダイオードを流れる。ボディダイオードは、より高い順電圧降下を有し、且つ、二次側電流ｉｓ（ｔ）はピーク値に近いので、UMOSは、この特定の応用中、大きいボディダイオードの導通損失を有する。UMOSがe-UMOSにより代替される場合、ダイオードD*Uはボディダイオードを迂回（bypass）し、ボディダイオードの導通損失を低下させる。
【００３４】
注意すべきことは、UMOS/e-UMOSに対して同期整流器への応用は、フライバックコンバーター、フォワードコンバーターとハーフブリッジLLC共振コンバーターに限定されないことである。
【００３５】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００３６】
100 快速ターンオフ回路
200 電流検出回路
M トランジスター
Mp 一次側スイッチトランジスター
Q1 PNPバイポーラ接合トランジスター
Np、Ns 巻き線
GND 接地端
D パンドレイン
S パンソース
G パンゲート
E エミッター
C コレクター
B ベース
DL ダーリントントランジスター
RC コレクター抵抗
RB ベース抵抗
D*U、DCT、D1、D2 ダイオード
CT 変流器
VD バーチャルダイオード
UMOS、UR、Uf、Uw、Uu、Ud 単方向金属酸化膜半導体電界効果トランジスター
Ip 一次側電流
Is 二次側電流
Ｖｉ 一次側入力電圧
Ｖｏ 二次側出力電圧
Ton 一次側スイッチ導通期間
Tdelay 一次側オフと二次側導通間の遅延期間
Treset 変圧器コアのリセット期間
TS 切り換え週期
TCC クロス導通期間
【特許請求の範囲】
【請求項１】
単方向金属酸化膜半導体電界効果トランジスターであって、
パンゲート、パンドレイン、およびパンソースと、
ゲート、ドレイン、およびソースを有する金属酸化膜半導体電界効果トランジスター（MOSFET）と、
第一入力端、第二入力端、および出力端を有する電流検出回路と、
第一入力端、第二入力端、第一出力端、および第二出力端を有する快速ターンオフ回路と、
を備え、
前記MOSFETと前記電流検出回路は、前記パンドレインと前記パンソース間に直列され、パンソース検出、又は、パンドレイン検出を提供し、
前記パンソース検出の場合、前記MOSFETが前記パンドレインと前記電流検出回路の前記第二入力端とに接続され、前記電流検出回路の前記第一入力端が前記パンソースに接続され、
前記パンドレイン検出の場合、前記パンドレインが前記電流検出回路の前記第二入力端に接続され、前記MOSFETが前記電流検出回路の前記第一入力端と前記パンソースに接続され、
前記快速ターンオフ回路の前記第一入力端、前記第二入力端、前記第一出力端および前記第二出力端は、それぞれ、前記電流検出回路の前記出力端、前記パンゲート、前記MOSFETの前記ゲートおよび前記MOSFETの前記ソースに接続されることを特徴とする単方向金属酸化膜半導体電界効果トランジスター。
【請求項２】
更に、ダイオードを含み、前記ダイオードの陽極と陰極はそれぞれ前記パンドレインと前記パンソースに接続され、強化型単方向金属酸化膜半導体電界効果トランジスターと称されることを特徴とする請求項１に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項３】
前記金属酸化膜半導体電界効果トランジスターは、Nチャネル金属酸化膜半導体電界効果トランジスターであることを特徴とする請求項１または２に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項４】
前記金属酸化膜半導体電界効果トランジスターは、Pチャネル金属酸化膜半導体電界効果トランジスターであることを特徴とする請求項１または２に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項５】
前記電流検出回路は、変流器とダイオードを有し、
前記変流器の一次側巻き線の正極と負極は、それぞれ、前記電流検出回路の前記第一入力端と前記第二入力端として用いられ、前記変流器の二次側巻き線の正極と負極は、それぞれ、前記ダイオードの陽極と陰極に接続され、
前記ダイオードの前記陰極は前記電流検出回路の前記出力端として用いられ、前記ダイオードの前記陽極は前記金属酸化膜半導体電界効果トランジスターの前記ソースに接続されることを特徴とする請求項１から４の何れか１項に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項６】
前記快速ターンオフ回路は、ダーリントントランジスターと、ベース抵抗とコレクター抵抗とを有し、
前記ダーリントントランジスターのベースは、前記ベース抵抗の一端に接続され、前記ベース抵抗のもう一端は前記快速ターンオフ回路の前記第一入力端に接続され、
前記ダーリントントランジスターのコレクターは前記コレクター抵抗の一端に接続され、前記コレクター抵抗のもう一端は前記快速ターンオフ回路の前記第二入力端に接続され、
前記ダーリントントランジスターの前記コレクターとエミッターは、それぞれ、前記快速ターンオフ回路の前記第一出力端と前記第二出力端として用いられることを特徴とする請求項１から５の何れか１項に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項７】
自己駆動型同期整流器を有するフライバックコンバーターであって、前記自己駆動型同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型同期整流器を有するフライバックコンバーター。
【請求項８】
自己駆動型フォワード同期整流器と自己駆動型フリーホイーリング同期整流器を有するフォワードコンバーターであって、
前記自己駆動型フォワード同期整流器と前記自己駆動型フリーホイーリング同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型フォワード同期整流器と自己駆動型フリーホイーリング同期整流器を有するフォワードコンバーター。
【請求項９】
自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターであって、
前記自己駆動型同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーター。
【請求項１】
単方向金属酸化膜半導体電界効果トランジスターであって、
パンゲート、パンドレイン、およびパンソースと、
ゲート、ドレイン、およびソースを有する金属酸化膜半導体電界効果トランジスター（MOSFET）と、
第一入力端、第二入力端、および出力端を有する電流検出回路と、
第一入力端、第二入力端、第一出力端、および第二出力端を有する快速ターンオフ回路と、
を備え、
前記MOSFETと前記電流検出回路は、前記パンドレインと前記パンソース間に直列され、パンソース検出、又は、パンドレイン検出を提供し、
前記パンソース検出の場合、前記MOSFETが前記パンドレインと前記電流検出回路の前記第二入力端とに接続され、前記電流検出回路の前記第一入力端が前記パンソースに接続され、
前記パンドレイン検出の場合、前記パンドレインが前記電流検出回路の前記第二入力端に接続され、前記MOSFETが前記電流検出回路の前記第一入力端と前記パンソースに接続され、
前記快速ターンオフ回路の前記第一入力端、前記第二入力端、前記第一出力端および前記第二出力端は、それぞれ、前記電流検出回路の前記出力端、前記パンゲート、前記MOSFETの前記ゲートおよび前記MOSFETの前記ソースに接続されることを特徴とする単方向金属酸化膜半導体電界効果トランジスター。
【請求項２】
更に、ダイオードを含み、前記ダイオードの陽極と陰極はそれぞれ前記パンドレインと前記パンソースに接続され、強化型単方向金属酸化膜半導体電界効果トランジスターと称されることを特徴とする請求項１に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項３】
前記金属酸化膜半導体電界効果トランジスターは、Nチャネル金属酸化膜半導体電界効果トランジスターであることを特徴とする請求項１または２に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項４】
前記金属酸化膜半導体電界効果トランジスターは、Pチャネル金属酸化膜半導体電界効果トランジスターであることを特徴とする請求項１または２に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項５】
前記電流検出回路は、変流器とダイオードを有し、
前記変流器の一次側巻き線の正極と負極は、それぞれ、前記電流検出回路の前記第一入力端と前記第二入力端として用いられ、前記変流器の二次側巻き線の正極と負極は、それぞれ、前記ダイオードの陽極と陰極に接続され、
前記ダイオードの前記陰極は前記電流検出回路の前記出力端として用いられ、前記ダイオードの前記陽極は前記金属酸化膜半導体電界効果トランジスターの前記ソースに接続されることを特徴とする請求項１から４の何れか１項に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項６】
前記快速ターンオフ回路は、ダーリントントランジスターと、ベース抵抗とコレクター抵抗とを有し、
前記ダーリントントランジスターのベースは、前記ベース抵抗の一端に接続され、前記ベース抵抗のもう一端は前記快速ターンオフ回路の前記第一入力端に接続され、
前記ダーリントントランジスターのコレクターは前記コレクター抵抗の一端に接続され、前記コレクター抵抗のもう一端は前記快速ターンオフ回路の前記第二入力端に接続され、
前記ダーリントントランジスターの前記コレクターとエミッターは、それぞれ、前記快速ターンオフ回路の前記第一出力端と前記第二出力端として用いられることを特徴とする請求項１から５の何れか１項に記載の単方向金属酸化膜半導体電界効果トランジスター。
【請求項７】
自己駆動型同期整流器を有するフライバックコンバーターであって、前記自己駆動型同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型同期整流器を有するフライバックコンバーター。
【請求項８】
自己駆動型フォワード同期整流器と自己駆動型フリーホイーリング同期整流器を有するフォワードコンバーターであって、
前記自己駆動型フォワード同期整流器と前記自己駆動型フリーホイーリング同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型フォワード同期整流器と自己駆動型フリーホイーリング同期整流器を有するフォワードコンバーター。
【請求項９】
自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーターであって、
前記自己駆動型同期整流器は単方向金属酸化膜半導体電界効果トランジスター又は強化型単方向金属酸化膜半導体電界効果トランジスターであることを特徴とする自己駆動型同期整流器を有するハーフブリッジLLC共振コンバーター。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−６７９８５（Ｐ２０１０−６７９８５Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００９−２１０４２１（Ｐ２００９−２１０４２１）
【出願日】平成２１年９月１１日（２００９．９．１１）
【出願人】（５０１２９８０３０）洋▲きん▼科技股▲ふん▼有限公司 (6)
【出願人】（５０８２６７８２０）
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２１年９月１１日（２００９．９．１１）
【出願人】（５０１２９８０３０）洋▲きん▼科技股▲ふん▼有限公司 (6)
【出願人】（５０８２６７８２０）
【Ｆターム（参考）】
[ Back to top ]