回路アセンブリ及びその製造方法
本発明は、電子アセンブリ４００及びその製造方法８００、９００、１０００、１２００、１４００、１５００、１７００に関する。アセンブリ４００は、はんだを使用しない。Ｉ／Ｏリード４１２を有する構成要素４０６又は構成要素パッケージ４０２、８０２、８０４、８０６が、平面基板８０８上に配置８００される。このアセンブリは、電気絶縁材料９０８を用いてカプセル化９００され、基板８０８を貫通して構成要素のリード４１２まで、バイア４２０、１００２が形成され又はドリルで開けられる１０００。次いで、アセンブリはめっき１２００され、カプセル化及びドリル工程１５００が繰り返されて、所望の層４２２、１５０２、１７０２を構築する。平面基板８０８を可撓性基板２０１６として、アセンブリ２０００を曲げて、様々な筐体に適合させることが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路アセンブリ（ｃｉｒｃｕｉｔ ａｓｓｅｍｂｌｙ）及びその製造方法に関し、より詳細には、無はんだ電子アセンブリ（ｅｌｅｃｔｒｏｎｉｃ ａｓｓｅｍｂｌｙ）及びその製造方法、はんだを使用しない電子製品（ｅｌｅｃｔｒｏｎｉｃ ｐｒｏｄｕｃｔ）の製造及び組立てに関する。
【０００２】
（関連出願の相互参照）
本願は、２００８年６月２７日出願の米国特許仮出願第１２／１６３８７０号明細書の継続出願である。米国特許仮出願第１２／１６３８７０号明細書は、「ELECTRONIC ASSEMBLY WITHOUT SOLDER」という名称の２００７年５月８日出願の米国特許仮出願第６０／９２８４６７号明細書、「ELECTRONIC ASSEMBLY WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年５月２９日出願の米国特許仮出願第６０／９３２２００号明細書、「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月５日出願の米国特許仮出願第６０／９５８３８５号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月１０日出願の米国特許仮出願第６０／９５９１４８号明細書、「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」という名称の２００７年７月３１日出願の米国特許仮出願第６０／９６２６２６号明細書、「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」という名称の２００７年８月６日出願の米国特許仮出願第６０／９６３８２２号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年８月２８日出願の米国特許仮出願第６０／９６６６４３号明細書、「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年３月２１日出願の米国特許仮出願第６１／０３８５６４号明細書、及び「THE OCCAM（商標）PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」という名称の２００８年３月２４日出願の米国特許仮出願第６１／０３９０５９号明細書に対する優先権を主張した２００８年５月８日出願のＰＣＴ出願第ＰＣＴ／ＵＳ０８／６３１２３号明細書の一部継続出願であり、その利益を主張する。これらの出願の全体を、参照により本明細書に組み込む。
【０００３】
本出願はさらに、「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月５日出願の米国特許仮出願第６０／９５８３８５号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月１０日出願の米国特許仮出願第６０／９５９１４８号明細書、「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」という名称の２００７年７月３１日出願の米国特許仮出願第６０／９６２６２６号明細書、「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」という名称の２００７年８月６日出願の米国特許仮出願第６０／９６３８２２号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年８月２８日出願の米国特許仮出願第６０／９６６６４３号明細書、「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年３月２１日出願の米国特許仮出願第６１／０３８５６４号明細書、「THE OCCAM（商標）PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」という名称の２００８年３月２４日出願の米国特許仮出願第６１／０３９０５９号明細書、及び「ELECTRONIC ASSEMBLIES WITHOUT SOLDER ON TEMPORARY SUBSTRATES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年６月２４日出願の米国特許仮出願第６１／０７５２３８号明細書に対する優先権を主張する。これらの出願の全体を、参照により本明細書に組み込む。
【０００４】
（著作権通知／許可）
本特許文書の開示の一部には、著作権保護の対象となる資料が含まれる。著作権所有者は、この特許文書又は特許開示を、特許商標庁の特許ファイル又は記録にある通りに複製することに対して異議を唱えないが、そうでない場合、すべてのあらゆる著作権を留保する。
【背景技術】
【０００５】
電子機器業界の初期の頃から、電子製品の組立て、より詳細には、プリント回路基板への電子構成要素の恒久的な組立ては、何らかの形の比較的低温のはんだ合金（例えば、スズ／鉛又はＳｎ６３／Ｐｂ３７）の使用を伴うものであった。その理由は多岐にわたるが、最も重要な理由は、プリント回路と多くの電子構成要素のリードとの間の何千もの電子機器相互接続の大量の接合が容易になることである。
【０００６】
鉛は毒性の高い物質であり、鉛にさらされると、健康に対して広い範囲の周知の悪影響を及ぼす恐れがある。この文脈では、はんだ付け作業から発生したガスが作業者にとって危険であることが重要である。この処理では、酸化鉛（鉛系はんだから）とコロホニ（はんだフラックスから）を組み合わせたガスを生成することがある。これらの成分はそれぞれ、潜在的に有害であることがわかっている。さらに、電子機器内の鉛の量を減らした場合、鉛を採掘して製錬することを求める圧力も減るはずである。鉛を採掘すると、地域の地下水供給を汚染する恐れがある。製錬は、工場、作業者、及び環境の汚染を招く恐れがある。
【０００７】
鉛の流れを減らすと、廃棄される電子デバイス内の鉛の量も減って、ごみ埋立地内及び他のあまり安全でない場所内の鉛のレベルを低下させるはずである。使用済み電子機器の資源回収が困難でありかつコストが高く、ならびに廃棄物の輸出に関する法律の施行が緩いため、大量の使用済み電子機器が、中国、インド、及びケニアなどの環境基準がより低くまた労働条件がより劣悪な国へ送られる。
【０００８】
したがって、スズ／鉛はんだを減らすことを求める市場からの圧力及び法律上の圧力が存在する。具体的には、２００３年２月、欧州連合によって、電気電子機器における特定有害物質使用制限指令（Ｄｉｒｅｃｔｉｖｅ ｏｎ ｔｈｅ Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ ｔｈｅ Ｕｓｅ ｏｆ Ｃｅｒｔａｉｎ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ ｉｎ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｑｕｉｐｍｅｎｔ）（一般に、有害物質制限指令（Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ Ｄｉｒｅｃｔｉｖｅ）又はＲｏＨＳと呼ばれる）が採択された。ＲｏＨＳ指令は、２００６年７月１日に発効しており、各加盟国で法制化して施行することが義務付けられている。この指令は、様々なタイプの電子及び電気機器の製造において、鉛を含む６つの有害な材料の使用を制限する。この指令は、電気製品の収集、資源回収、及び再生利用の目標を設定する、大量の有毒な電子デバイス廃棄物の問題を解決するための法律上の取組みの一部である廃電気電子機器指令（Ｗａｓｔｅ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｑｕｉｐｍｅｎｔ Ｄｉｒｅｃｔｉｖｅ）（ＷＥＥＥ）２００２／９６／ＥＣと密接に関連する。
【０００９】
ＲｏＨＳは、すべての電子デバイス内の鉛の使用をなくすわけではない。医療用デバイスなどの高い信頼性を必要とする特定のデバイスでは、鉛合金を引き続き使用することが許可されている。したがって、電子機器内の鉛は、引き続き問題となる。電子機器業界は、スズ／鉛はんだの実用的な代替品を求めてきた。現在使用されている最も一般的な代替品は、スズ（Ｓｎ）、銀（Ａｇ）、及び銅（Ｃｕ）を含む合金であるＳＡＣの種類である。
【００１０】
ＳＡＣはんだもまた、環境に対して重大な結果をもたらす。例えば、スズの採掘は、地域規模でも世界規模でも災害を引き起こす。アマゾンの雨林で大きなスズ鉱床が発見されている。ブラジルでは、この発見が、道路の導入、森林の皆伐、先住民の強制立ち退き、土壌劣化、ならびにダム、尾鉱池、及び盛り土と製錬事業の形成を招いた。おそらく、ブラジルでのスズの採掘の最も深刻な環境への影響は、河川が沈泥で浅くなることである。この劣化は、動植物の生態のプロファイルを永遠に改変し、遺伝子バンクを破壊し、土壌構造を変え、害虫及び病気をもたらし、また回復不能な生態上の損失を引き起こす。
【００１１】
ブラジルの環境の誤った管理に由来する世界的な生態上の問題はよく知られている。これらの問題は、雨林の破壊からの地球温暖化への圧力から、動植物の生物多様性の破壊による製薬業界への長期的な損害にまで及ぶ。ブラジルでの採掘は、スズ業界の破壊的な影響の一例にすぎない。大きな鉱床及び採掘事業は、インドネシア、マレーシア、及び中国にも存在する。これらは、経済発展に対する態度が生態系保護への関心を圧倒する開発途上国である。
【００１２】
ＳＡＣはんだには、さらなる問題がある。ＳＡＣはんだは、高温を必要としてエネルギーを浪費し、堅くてもろく、また信頼性の問題を引き起こす。その融解温度は、構成要素及び回路基板が損傷する可能性がある温度である。個々の合金成分化合物の正確な量は依然として研究中であり、長期的な安定性は不明である。さらに、ＳＡＣはんだ処理は、短絡（例えば、「スズウィスカ（ｔｉｎ ｗｉｓｋｅｒｓ）」）を発生させやすく、表面が正しく処理されなかった場合は開く。スズ／鉛はんだが使用されようと、ＳＡＣの一種が使用されようと、高濃度の金属は、回路アセンブリの重量も高さも増加させる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第６１６０７１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
したがって、はんだ付け処理、ならびにそれに付随する環境上及び実用上の欠点に対する代替品が必要とされている。
【００１５】
はんだ合金は最も一般的であるが、伝導性接着剤の形のいわゆる「ポリマーはんだ（ｐｏｌｙｍｅｒ ｓｏｌｄｅｒｓ）」などの他の接合材料も、提案及び／又は使用されてきた。さらに、構成要素に対するソケットを提供することによって、接続を分離可能にするための努力がなされてきた。また、様々な弾性の接触構造で説明される電力及び信号を搬送する導体を接続するための電気及び電子コネクタも開発されてきた。これらにはすべて、一定の力又は圧力が加えられる必要がある。
【００１６】
同時に、より多くの電子機器をさらに小さな体積の中に入れるための絶え間ない努力がなされてきた。その結果、過去数年間、電子機器業界内では、パッケージ内の集積回路（ＩＣ）チップの積層及びＩＣパッケージ自体の積層のための様々な方法に関心が寄せられてきた。これらはすべて、アセンブリの寸法をＺ又は垂直軸方向に減らすためのものである。また、特定の構成要素、主として受動デバイスを回路基板内に埋め込むことによって、プリント回路基板（ＰＣＢ）上の表面実装構成要素の数を減らすための進行中の努力もなされている。
【００１７】
ＩＣパッケージの作製では、パッケージされていないＩＣデバイスを基板内に直接配置すること、そしてドリルで穴を開けてチップコンタクトに直接めっきすることによってこれらのＩＣデバイスを相互接続することによって、能動デバイスを埋め込むための努力もなされてきた。そのような解決策は、特定の適用分野で利益を提供するが、チップの入出力（Ｉ／Ｏ）端子は非常に小さく、そのような接続を精密に行うのは非常に難しいことがある。さらに、製造後のデバイスがバーンイン（ｂｕｒｎ ｉｎ）試験に合格しない可能性があり、それにより完成後にすべての努力が無駄になることがある。
【００１８】
別の懸念される領域は熱の管理である。高密度にパッケージされたＩＣではエネルギー密度が高くなることがあり、それによって電子製品の信頼性を低下させる恐れがあるためである。
【００１９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、無はんだ回路アセンブリ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
本発明は、電子アセンブリ及びその製造方法を提供する。外部Ｉ／Ｏコンタクトを有する電気、電子、電気光学、電気機械、及びユーザインターフェースデバイスを含む事前にバーンイン試験された構成要素が、平面の基部上に配置される。このアセンブリは、はんだマスク、誘電体、又は電気絶縁材料（特許請求の範囲を含めて本出願では集合的に「絶縁材料（ｉｎｓｕｌａｔｉｎｇ ｍａｔｅｒｉａｌ）」という）でカプセル化され、構成要素のリード、導体、及び端子（特許請求の範囲を含めて本出願では集合的に「リード（ｌｅａｄ）」という）を貫通して、バイア（ｖｉａ）と呼ぶ孔が形成され又はドリルで開けられる。次いで、このアセンブリはめっきされ、カプセル化及びドリル処理が繰り返されて、所望の層を構築する。バイアは、構成要素のリードの領域のうちのわずかな部分を露出させるだけでよいので、トレースを高密度に配置することができる。これらの構成要素が取り付けられる基板は、可撓性基板とすることができ、電子デバイス内でこのアセンブリを様々な形状に適合させることができる。
【００２１】
新規な逆相互接続処理（ｒｅｖｅｒｓｅ−ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｐｒｏｃｅｓｓ）（ＲＩＰ）で構築されるアセンブリは、はんだを使用せず、したがって鉛の使用、スズ、及び熱に関連する問題を回避する。「逆（ｒｅｖｅｒｓｅ）」という用語は、組立ての順序が逆であることを指し、まずＰＣＢを作製し、次いで構成要素を取り付けるのではなく、まず構成要素が配置され、次いで回路層が製造される。従来のＰＣＢは必要とされず（任意選択で組み込むこともできる）、それによって製造サイクル時間を短縮し、コスト及び複雑さを低減させ、またＰＣＢの信頼性の問題を緩和させる。
【００２２】
ＲＩＰ製品は、機械的衝撃及び熱サイクル疲労による故障に対して頑丈である。ＰＣＢ基板上に配置される従来の製品と比較して、ＲＩＰ製品内に組み込まれる構成要素は、表面からの隔離を必要とせず、したがって高さがより低くなり、またより高密度に配置することができる。さらに、はんだ付け可能な仕上げを必要とせず、また必要とされる材料及び処理ステップがより少ないので、ＲＩＰ製品はより低コストである。さらに、ＲＩＰ製品は、一体化された電磁干渉（ＥＭＩ）遮蔽を提供することもできるインプレース（ｉｎ−ｐｌａｃｅ）熱促進（改善された熱放散材料及び方法を含む）に適している。さらに、この構造は、埋込み式の電気及び光学構成要素と組み立てることができる。
【００２３】
本発明は、
回路基板の必要性の回避、
はんだ付けの必要性の回避、
「スズウィスカ」の問題の回避、
微細なピッチの構成要素リード間の困難な清浄の必要性の回避、
適合したリード又は適合したはんだ接続の必要性の回避、
多くの異なる製造レベル及び寿命末期における電子廃棄物に関連する多くの問題の回避 、ならびに
脆弱な構成要素上で高温の無鉛はんだを使用することに関係する熱の問題の回避
によって、従来技術の多数の欠点を克服する。
【００２４】
本発明の効果（利益）には、
構造はほぼ完全に付加的であるため、製造廃棄物が少ないこと、
構築における材料の使用量がより少ないこと、
潜在的に有毒な金属を必要としないため、環境に優しいこと、
処理ステップがより少ないこと、
試験要件が低減されること、
低温で処理し、したがってエネルギーを節約すること、
コストがより低いこと、
アセンブリの高さがより低いこと、
信頼性が高いこと、
潜在的に性能がより高く、又は電池寿命がより長いこと、
機械的衝撃、振動、及び物理的損傷からＩＣをより良好に保護すること、
使用されるデバイスを直接見ることができないので、設計上のセキュリティが改善され ること、
最終金属被覆を塗布することができるので、電子機器を完全に遮蔽すること、
熱性能が改善されること、
一体化されたエッジカードコネクタが可能であること、
メモリモジュールの設計が改善されること、
電話モジュールの設計が改善されること、
コンピュータカードモジュールの設計が改善されること、
スマートカード及びＲＦＩＤカードの設計が改善されること、ならびに
照明モジュールが改善されること
が含まれる。
【００２５】
本発明の構造及び動作に関する詳細、ならびに本発明に付随する利点の多くは、添付の図面と併せて以下の詳細な説明を参照すると、最もよく理解することができる。図面では、別段の指定がない限り、様々な図全体にわたって、同じ参照番号が同じ部分を指す。
【図面の簡単な説明】
【００２６】
【図１】ＰＣＢ上でガルウィング（ｇｕｌｌ ｗｉｎｇ）型の構成要素を使用する従来のはんだアセンブリの横断面図である。
【図２】ＰＣＢ上でボールグリッドアレイ（ＢＧＡ）構成要素又はランドグリッドアレイ（ＬＧＡ）構成要素のいずれかを使用する従来のはんだアセンブリの横断面図である。
【図３】電気構成要素を使用する従来の無はんだアセンブリの横断面図である。
【図４】ＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図５】任意選択のヒートスプレッダ及びヒートシンクを有するＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図６】取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す２層ＲＩＰアセンブリの横断面図である。
【図７】１対の嵌め合わせた２層ＲＩＰサブアセンブリの横断面図である。
【図８】代表的なＲＩＰアセンブリの製造の一段階（ｓｔａｇｅ）の横断面図である。
【図９】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１０】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１１】ＲＩＰサブアセンブリの斜視図である。
【図１２】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１３】ＲＩＰサブアセンブリの斜視図である。
【図１４】ＲＩＰサブアセンブリの側面の横断面図である。
【図１５】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１６】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１７】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１８】２つのＲＩＰサブアセンブリの位置合わせ及び接合の横断面図である。
【図１９】嵌め合わせて完成した１対の２つのＲＩＰサブアセンブリの横断面図である。
【図２０】可撓性基板上に取り付けられたＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図２１】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２２】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２３】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２４】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２５】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２６】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２７】可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す代表的なＲＩＰアセンブリの横断面図である。
【図２８】可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示し、またアセンブリの曲げを示す代表的なＲＩＰアセンブリの横断面図である。
【図２９】トレース接続を示す１層のＲＩＰサブアセンブリの斜視図である。
【図３０】１層の非ＲＩＰサブアセンブリの上面図である。
【図３１】ＲＩＰサブアセンブリの図である。
【図３２】１層のＲＩＰサブアセンブリの上面図である。
【図３３】ＲＩＰサブアセンブリの上面の写真を示す図である。
【図３４】ＲＩＰサブアセンブリを斜視した写真を示す図である。
【発明を実施するための形態】
【００２７】
以下の説明及び添付の図面では、本発明を完全に理解するために、特定の術語及び図面記号を示す。場合によっては、これらの術語及び記号は、本発明を実施するのに必須ではない特定の詳細を示唆することがある。例えば、構成要素の導体要素（すなわち、構成要素Ｉ／Ｏリード）間の相互接続は、デバイス内又はデバイス間で複数の構成要素コンタクトに接続された単一のリード又は単一の導体信号線路に相互接続する複数の導体を有するものとして図示又は説明することがある。したがって、別法として、複数導体の相互接続はそれぞれ、単一導体の信号伝達、制御、電力、又は接地線路とすることができ、逆も同様である。シングルエンドとして図示又は説明する回路経路は差動式であってもよく、逆も同様である。相互接続されたアセンブリは、標準的な相互接続から構成することができ、このアセンブリのマイクロストリップ又はストリップ線路の相互接続及びすべての信号線路は、遮蔽してもしなくてもよい。
【００２８】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、ＰＣＢ上でガルウィング（ｇｕｌｌ ｗｉｎｇ）型の構成要素を使用する従来のはんだアセンブリの横断面図で、ＰＣＢ１０２上にはんだ付けされたガルウィング型の構成要素パッケージ１０４の、はんだ接合部１１０を有する従来の完成したアセンブリ１００を示している。
【００２９】
構成要素パッケージ１０４は、電気構成要素１０６を含んでいる。構成要素１０６は、ＩＣであっても、別のディスクリート構成要素であってもよい。ガルウィング型のリード１０８が、パッケージ１０４からフローはんだ１１０まで延び、フローはんだ１１０は、リード１０８をＰＣＢ１０２上のパッド１１２に接続させる。絶縁材料１１４は、フローはんだ１１０が構成要素１０６まで流れて構成要素１０６をＰＣＢ１０２上の他の構成要素（図示せず）と短絡させるのを防止する。パッド１１２はスルーホール１１８に接続し、スルーホール１１８は、１１６で示すものなどの適切なトレースに接続する。はんだ接合部に関する前述の問題に加えて、ＰＣＢ１０２の内部構造を含めて、このタイプのアセンブリは複雑であり、高さ空間を必要とする。本発明では、この高さ空間を低減させる。
【００３０】
図２は、ＰＣＢ上でボールグリッドアレイ（ＢＧＡ）構成要素又はランドグリッドアレイ（ＬＧＡ）構成要素のいずれかを使用する従来のはんだアセンブリの横断面図で、ＰＣＢ２１４上のＢＧＡ ＩＣ又はＬＧＡ ＩＣパッケージ２０４の、はんだ接合部２０２を有する従来の完成したアセンブリ２００を示している。図１との主な違いは、フローはんだ１１０ではなくボールはんだ２０２を使用することである。
【００３１】
構成要素パッケージ２０４は、構成要素２０６を含んでいる。リード２０８が、パッケージ２０４から支持体２１０（通常、補強された有機又はセラミック材料からから構成される）を貫通してボールはんだ２０２まで延び、ボールはんだ２０２は、リード２０８をＰＣＢ２１４上のパッド２１２に接続させる。絶縁材料２１６は、ボールはんだ２０２がパッケージ２０４内に含まれる他のリード（図示せず）を短絡させるのを防止する。絶縁材料２１８は、ボールはんだ２０２が構成要素２０６まで流れて構成要素２０６をＰＣＢ２１４上の他の構成要素（図示せず）と短絡させるのを防止する。パッド２１２はスルーホール２２０に接続し、スルーホール２２０は、２２２で示すものなどの適切なトレースに接続する。この構成でも、図１に示すアセンブリと同じ問題が発生し、はんだ接合部に関する前述の問題に加えて、このタイプのアセンブリは、特にＰＣＢ２１４のために複雑であり、高さ空間を必要とする。本発明では、この高さ空間を低減させる。
【００３２】
図３は、電気構成要素を使用する従来の無はんだアセンブリの横断面図で、従来の無はんだ接続装置３００を示している。特許文献１（Ｇｒｅｅｎ）を参照されたい。この構成では、基板３０２がパッケージ３０４を支持する。パッケージ３０４は、ＩＣ又は他のディスクリート構成要素などの電気構成要素（図示せず）を含む。基板３０２の上に、絶縁材料３０６が位置する。基板３０２の反対側には、伝導性のポリマー厚膜インク３０８が位置する。伝導性を改善するために、ポリマー厚膜３０８上に薄い銅膜３１０がめっきされる。パッケージ３０４から基板３０２を貫通してバイアが延びる。このバイアは、伝導性接着剤３１４で充填される。パッケージ３０４を接着剤３１４に取り付ける点３１６は、可溶性のポリマー厚膜インク、銀ポリマー厚膜伝導性インク、又は 市販のはんだペーストで作製することができる。本発明に対するこの従来技術アセンブリの１つの欠点は、隆起３１８で示すように、接着剤３１４によって追加の厚さが加えられることである。
【００３３】
＜ＲＩＰアセンブリ＞
図４は、ＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図で、アセンブリ４００は、基板４１６上に取り付けられたＬＧＡ構成要素パッケージ（４０２、４０６、４０８、４１０、４１２、４１４）を示している。基板４１６は、ＰＣＢである必要はない。ＢＧＡ、ガルウィング型、もしくは他のＩＣパッケージ構造、又は任意のタイプのディスクリート構成要素を、ＬＧＡ構成要素の代わりに使用できることが、当業者には明らかであろう。図１乃至図３に示すアセンブリに比べて、接続はより簡単であり、はんだを用いず、また高さがより低い。
【００３４】
パッケージ４０２には、電気絶縁材料４０４が付着する。電気絶縁材料４０４は、パッケージ４０２の１面に取り付けたものとして示す。しかし、電気絶縁材料４０４は、パッケージ４０２の２面、パッケージ４０２の３面以上に取り付けても、実際にパッケージ４０２を包んでもよい。電気絶縁材料４０４が塗布されると、このアセンブリに、強度、安定性、構造上の完全性、靭性（すなわち、もろくない）、及び寸法上の安定性を与えることができる。電気絶縁材料４０４は、スクリーン（図３３及び３４参照）又はガラスクロスなどの適切な材料を含めることによって補強することができる。
【００３５】
構成要素パッケージ４０２は、電気構成要素４０６（特許請求の範囲を含めて本出願では集合的に「構成要素」と呼ぶＩＣ、ディスクリート、又はアナログデバイスなど）と、支持体４０８及び４１０（補強された有機又はセラミック材料から構成されることが好ましい）と、リード４１２と、絶縁材料４１４とを含む。多くの場合製造されて出荷される構成要素パッケージ４０２は、絶縁材料４１４を組み込むが、この従来の特徴は潜在的に、将来除去することができ、したがってアセンブリ４００の高さを低減させることができる。支持体４０８及び４１０、又は存在する場合、絶縁材料４１４のいずれかが、基板４１６上に位置する。基板４１６は、絶縁材料から作製されることが好ましい。パッケージ４０２から延びるリード（例えば、４１２）を短絡させることが望ましい場合、基板４１６の一部分又はすべてを電気伝導性材料から作製することができる。
【００３６】
絶縁材料４１４及び基板４１６へのリード４１２の取付けは、接着剤ドットによって、ならびに他の周知の技法によって実現することができる。
【００３７】
第１の組のバイアが、基板４１６を貫通して延び、絶縁材料４１４が存在する場合は絶縁材料４１４を貫通して延び、そしてリード４１２などのリードに到達してこれらを露出させる。第１の組のバイアの一例は、バイア４２０である。第１の組のバイアは、電気伝導性材料（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）でめっき又は充填される。このめっき又は充填材は、リード４１２と溶解して、電気的かつ機械的結合を形成する。
【００３８】
基板４１６は、めっきされたパターンマスク（図示せず）を含むことができ、又は第１の組のバイア（例えば、バイア４２０）内に導入されるめっきもしくは充填材が基板４１６の下へ延びて、必要な第１の組のトレースを提供することもできる。他のトレースを作ることもできる。基板４１６及び第１のトレースの下には、同じく絶縁材料からなる層４２２を置くことができる。層４２２の目的は、第２の組のトレース（必要な場合）に対するプラットフォームを提供すること、そして第１の組のトレースを第２の組のトレースから電気的に絶縁することである。
【００３９】
第２の組のバイアは、層４２２を貫通して延び、基板４１６の下のトレース及び／又はリード（例えば、リード４２８）に到達してこれらを露出させる。第２の組のバイアの一例は、バイア４２６である。第１の組のバイア（例えば、バイア４２０）に関連して上述した通り、第２の組のバイアにめっき又は充填することができ、その結果、第２の組のバイアは、基板４１６の下で所望のリード（例えば、リード４２８）と溶解する。上述した通り、層４２２の下には、１つ又は複数のトレース４３０が延びることができる。
【００４０】
この多層化は、必要に応じて継続する。上記の構造を繰り返すことによって、複数の層（図示せず）、ならびに追加のトレース及びバイアを構築することができる。最後の層には、表面絶縁材料４３２で下地被覆を施す。この表面絶縁材料４３２は、より気密性のアセンブリを作って追加のＥＭＩ保護を提供するために、電気的機能に干渉しない金属仕上げで選択的に被覆することができる。リード又は電気コネクタ（例えば、リード４３４）は、表面絶縁材料４３２を越えて延びることができる。これにより、他の電気構成要素又は回路基板との接続を可能にするためのコンタクト表面（例えば、表面４３６）を提供する。
【００４１】
図５は、任意選択のヒートスプレッダ及びヒートシンクを有するＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図で、アセンブリ５００は、任意選択の熱放散特徴を示している。図４で上述したサブアセンブリ４００は、パッケージ４０２及び材料４０４上に、構成要素４０６によって生成される熱を放散するためのヒートスプレッダ５０６及び／又はヒートシンク５０８を有することができる。ヒートシンクをヒートスプレッダと接合させるために、熱界面材料（図示せず）を使用することができる。任意選択で、材料４０４は、パッケージ４０２からの熱流を高めるために、その組成内に、二酸化ケイ素（ＳｉＯ2）又は二酸化アルミニウム（ＡｌＯ2）などの熱伝導性（ただし電気的に絶縁性である）材料を含むことができる。ヒートスプレッダ５０６及びヒートシンク５０８は、当技術分野では周知の１つ又は複数の物質から作製される場合、サブアセンブリ４００に電磁干渉（ＥＭＩ）保護を提供して、静電気の放電から保護するのに役立つことができる。
【００４２】
図６は、取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す２層ＲＩＰアセンブリの横断面図である。その断面を図５に示す２層ＲＩＰアセンブリによって、図６は、ディスクリートのガルウィング型の構成要素６０２、アナログ構成要素６０４、及びＬＧＡ ＩＣ６０６を含む１組の見本用の構成要素が取り付けられたアセンブリ６００を示している。
【００４３】
ＲＩＰアセンブリは、はんだ付けされた構成要素を含むＰＣＢほど複雑ではないことが、当業者には明らかであろう。すなわち、ＰＣＢ自体だけが、数十の製造ステップを必要とする複雑なデバイスである。このＲＩＰアセンブリは、ＰＣＢ基板を必要としないことによってより簡単であり、完全な電子アセンブリを製造するのに必要なステップはより少ない。
【００４４】
図７は、１対の嵌め合わせた２層ＲＩＰサブアセンブリの横断面図で、任意選択で、図７のアセンブリ７００は、めっき及び／もしくは充填されたバイア（例えば、７０６ａ、７０６ｂ）で、あるいは／又はリード（例えば、７０８ａ、７０８ｂ）でともに接合させた、２つのＲＩＰサブアセンブリ７０２及び７０４を示している。
【００４５】
＜ＲＩＰ製造方法＞
図８乃至図１７は、ＲＩＰアセンブリの製造方法を示している。ステップの順序は、本発明の範囲及び趣旨から逸脱することなく変更できることが、当業者には明らかであろう。
【００４６】
図８に示す段階（ｓｔａｇｅ）８００は、パッケージされた構成要素８０２、８０４、及び８０６を基板８０８上に最初に取り付けるステップを示している。これらの構成要素は、スポットもしくは非伝導性接着剤を塗布すること、又は構成要素リードの粘着性膜を基板８０８に結合させることを含む当技術分野では周知の複数の異なる技法及び／又は物質によって、定位置に保持することができる。塗布又は結合するための材料は、構成要素を保持し、後に解放するのに適したものとすることができる。
【００４７】
図９に示す段階９００は、ＲＩＰ製造方法の別のステップを示している。この段階で、図８の部分的アセンブリを裏返しにする。最初に取り付けたパッケージされた構成要素８０２、８０４、及び８０６は、電気絶縁材料９０８内に入れられる。電気絶縁材料９０８は、パッケージされた構成要素８０２、８０４、及び８０６を支持し、ならびに互いに電気的に絶縁する。電気絶縁材料９０８が、ＡｌＯ2又はＳｉＯ2などの熱伝導性であるが電気的に絶縁性の物質を含む場合、電気絶縁材料９０８は熱を放散するのにも役立つ。
【００４８】
図１０に示す段階１０００は、ＲＩＰ製造方法の別のステップを示している。基板８０８を貫通してバイア（例えば、１００２）が作られ、パッケージされた構成要素８０２、８０４、及び８０６のリードに到達してこれらを露出させる。レーザドリルを含む任意の数の周知の技法によって、バイア（例えば、１００２）を形成し又はドリルで開ける（特許請求の範囲を含めて本出願では集合的に「形成」という）ことができる。
【００４９】
図１１は、ＲＩＰサブアセンブリの斜視図である。段階１０００の完成時を示す図１１の部分的アセンブリ１１００は、基板８０８の上面の斜視図であり、バイア（例えば、１１０２）を示している。
【００５０】
図１２に示す段階１２００は、どのようにして回路の直接印刷を実現できるかを示している。装置１２０６によって、バイア（例えば、１２０２）を電気伝導性材料でめっき又は充填することができ、また基板８０８上にトレース及びリード（例えば、１２０８）を作ることができる。当技術分野では周知の任意の数の技法を使用して、装置１２０６は、バイア１２０２を充填し、リード及びトレース１２０８を印刷し、ならびに／又はリード及びトレース１２０８を基板８０８上にめっきすることができる。
【００５１】
図１３は、ＲＩＰサブアセンブリの斜視図である。段階１２００によって基板８０８上に作られるトレース（例えば、１３０２）及びリード（例えば、１３０４）を、図１３の部分的アセンブリ１３００の斜視図に示している。
【００５２】
図１４は、ＲＩＰサブアセンブリの側面の横断面図である。段階１２００によって作られる部分的アセンブリ１４００を、図１４の側面図に示している。充填されたバイア（例えば、バイア１４０２）は、基板８０８を貫通して構成要素リード（例えば、リード１４０６）まで延びるものとして示している。
【００５３】
図１５は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。段階１５００を示す図１５では、基板８０８上に、絶縁材料層１５０２及び第２の組のバイア（例えば、バイア１５０４）が形成される。これらのバイアは、基板８０８上のリード（例えば、１５０６）まで延びてこれらを露出させる。
【００５４】
図１６は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。図１６のサブアセンブリ１６００の作製を示す段階では、層１５０２上で、バイア（例えば、１６０２）のめっき及び／又は充填、ならびにトレース（例えば、１６０４）の作製が完成されている。
【００５５】
図１７は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。このようにして、追加の層を構築することができる。最終的に、図１７の段階１７００に示すように、サブアセンブリ１６００の上層の上に、絶縁材料１７０２が配置される。さらに、材料９０８の下に、ヒートスプレッダ１７０６及びヒートシンク１７０８を取り付けることができる。
【００５６】
図１８は、２つのＲＩＰサブアセンブリの位置合わせ及び接合の横断面図である。絶縁材料１７０２をサブアセンブリ１７０４上に置くことに代わる手段を、図１８の段階１８００及び図１９の段階１９００に示している。図１８では、サブアセンブリ１６００のリード、充填材、及びトレースは、互いに位置合わせされ、次いで接合される。
【００５７】
図１９は、嵌め合わせて完成した１対の２つのＲＩＰサブアセンブリの横断面図で、任意の適切な工程及び材料を使用して（例えば、異方性の伝導性膜を塗布する）結合剤１９０８を添加し、サブアセンブリ１６００をともに接合するステップを示している。図１９には図示しないが、１つのサブアセンブリについて前述して図１７に図示したように、支持体材料１９０４の下及び支持体材料１９０６の上に、ヒートスプレッダ及びヒートシンクを加えることができる。
【００５８】
＜可撓性基板＞
図２０は、可撓性基板上に取り付けられたＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。図４に類似しているが、いくつかの注目に値する違いがあり、部分的に示したアセンブリ２０００は可撓性基板２０１６の取付けを有し（可撓性基板２０１６は第１の平面２０２２及び第２の平面２０２４を有する）、電気絶縁材料２００４は基板全体にわたって延びず、またバイア（例えば、バイア２０２０）及びトレース（例えば、トレース２０２８）の層は１層しか存在しない。
【００５９】
本発明の可撓性の変形形態を図示する図２０のアセンブリ２０００は、当技術分野では周知のタイプの電気絶縁材料から作製された可撓性基板２０１６上に取り付けられたＬＧＡ構成要素パッケージ２００２（下位構成要素２００６、２００８、２０１０、２０１２、２０１４を含む）を示している。ＢＧＡ、ガルウィング型、もしくは他のＩＣパッケージ構造、又は任意のタイプのディスクリート構成要素を、ＬＧＡ構成要素の代わりに使用できることが、当業者には明らかであろう。図４に示すアセンブリと同様に、図１乃至図３に示すアセンブリに比べて、接続はより簡単であり、はんだを用いず、また高さがより低い。
【００６０】
パッケージ２００２には、電気絶縁材料２００４が付着する。電気絶縁材料２００４は、パッケージ２００２の２面に取り付けたものとして示す。しかし、電気絶縁材料２００４は、パッケージ２００２の１面、パッケージ２００２の３面以上に取り付けても、実際にパッケージ２００２を包んでもよい。電気絶縁材料２００４が塗布されると、このアセンブリの該当する部分に、強度、安定性、構造上の完全性、靭性（すなわち、もろくない）、及び寸法上の安定性を与えることができる。電気絶縁材料２００４は、ガラスクロス又は金属スクリーンなどの適切な材料を含めることによって補強することができる（ある程度のＥＭＩ保護も提供する）。
【００６１】
構成要素パッケージ２００２は、電気構成要素２００６（特許請求の範囲を含めて本出願では集合的に「構成要素」というＩＣ、ディスクリート、又はアナログデバイスなど）と、支持体２００８及び２０１０（有機又はセラミック材料から構成されることが好ましい）と、リード２０１２と、絶縁材料２０１４とを含む。多くの場合製造されて出荷される構成要素パッケージ２００２は、電気絶縁材料２０１４を組み込むが、この従来の特徴は潜在的に、将来除去することができ、したがって、アセンブリ２０００の高さを低減させることができる。支持体２００８及び２０１０、又は存在する場合絶縁材料２０１４のいずれかが、可撓性基板２０１６上に位置する。可撓性基板２０１６は、電気絶縁材料から作製されることが好ましい。パッケージ２００２から延びるリード（例えば、２０１２）を短絡させることが望ましい場合、基板２０１６の一部分又はすべてを電気伝導性材料から作製することができる。
【００６２】
基板２０１６へのリード２０１２及び絶縁材料２０１４の取付けは、接着剤ドットによって、ならびに他の周知の技法によって実現することができる。
【００６３】
１組のバイアが、基板２０１６を貫通して延び、絶縁材料２０１４が存在する場合は絶縁材料２０１４を貫通して延び、そしてリード２０１２などのリードに到達してこれらを露出させる。１組のバイアの一例は、バイア２０２０である。バイア２０２０は、電気伝導性材料（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）でめっき又は充填される。このめっき又は充填材は、リード２０１２と溶解して、電気的かつ機械的結合を形成する。
【００６４】
基板２０１６は、めっきされたパターンマスク（図示せず）を含むことができ、又はこの１組のバイア（例えば、バイア２０２０）内に導入されるめっきもしくは充填材が基板２０１６の下へ延びて、必要な１組のトレースを提供することもできる。他のトレースを作ることもできる。
【００６５】
トレース（例えば、トレース２０２８）及び可撓性基板２０１６には、表面電気絶縁材料２０３２で下地被覆を施す。リード又は電気コネクタは、表面絶縁材料２０３２を越えて延びることができる。これにより、他の電気構成要素又は回路基板との接続を可能にするためのコンタクト表面（図示せず）を提供する。
【００６６】
図には示さないが、図２０を図５と比較すると、アセンブリ２０００は、任意選択の熱放散特徴を含むことができることが明らかである。アセンブリ２０００は、パッケージ２００２及び／又は電気絶縁材料２００４上に、構成要素２００６によって生成される熱を放散するためのヒートスプレッダ５０６及び／又はヒートシンク５０８（どちらも図５に示す）を有することができる。ヒートシンクをヒートスプレッダと接合させるために、熱界面材料（図示せず）を使用することができる。任意選択で、電気絶縁材料２００４は、パッケージ２００２からの熱流を高めるために、その組成内に、二酸化ケイ素（ＳｉＯ2）又は二酸化アルミニウム（ＡｌＯ2）などの熱伝導性（ただし電気的に絶縁性である）材料を含むことができる。図５に示す通り、ヒートスプレッダ５０６及びヒートシンク５０８は、当技術分野では周知の１つ又は複数の物質から作製される場合、アセンブリ２０００に電磁干渉（ＥＭＩ）保護を提供して、静電気の放電から保護するのに役立つことができる。
【００６７】
電気絶縁材料２００４は、アセンブリ２０００が曲げられたときに歪み緩和（すなわち、剛性領域から屈曲領域への遷移）をもたらす先細りした縁部２００５を有することができる。
【００６８】
図２１乃至図２６は、可撓性ＲＩＰアセンブリの製造方法を示す図である。ステップの順序は、本発明の範囲及び趣旨から逸脱することなく変更できることが、当業者には明らかであろう。
【００６９】
再び図８を参照すると、段階８００は、パッケージされた構成要素８０２、８０４、及び８０６を基板８０８上に最初に取り付けるステップを示す。この段階は、類似の構成要素を可撓性基板上に取り付ける際にも同じままである（例えば、図２１の構成要素２１０２、２００２、及び２１０４ならびに可撓性基板２０１６）。これらの構成要素は、スポットもしくは非伝導性接着剤を塗布すること、又は構成要素リードの粘着性膜を可撓性基板２０１６に結合させることを含む当技術分野では周知の複数の異なる技法及び／又は物質によって、定位置に保持することができる。塗布又は結合するための材料は、構成要素を恒久的に保持するのに適したものとすることができる。
【００７０】
図２１に示す段階２１００は、可撓性基板２０１６上に取り付けられた典型的な１組のパッケージされた構成要素（例えば、ガルウィング型の構成要素２１０２、ＬＧＡ構成要素２００２、及びアナログ構成要素２１０４）を包むステップを示す。この段階で、可撓性基板２０１６を、一時的な基部（図示せず）上又はエアクッション上に置くことができる。典型的な構成要素２１０２、２００２、及び２１０４上に、電気絶縁材料２００４及び電気絶縁材料２００４ａが塗布又は外側被覆される。材料２００４及び２００４ａは、可撓性基板２０１６に付着する。材料２００４及び２００４ａは、２１０２などの単一の構成要素、２００２及び２１０４などの２つ以上の構成要素、又は複数の構成要素に取り付け又はこれらを包むことができることに留意されたい。段階２１００の結果、サブアセンブリ２１０６が完成する。
【００７１】
図２２に示す段階２２００は、サブアセンブリ２１０６上に位置合わせされかつ位置決めされた支持要素及び／又は成型デバイス２２０８を示している。
【００７２】
図２３に示すように、段階２３００は、支持要素及び／又は成型デバイス２２０８を加えるステップである。デバイス２２０８は、起伏２３０２及び２３０４それぞれで材料２００４ａ及び２００４に接触する。デバイス２２０８は、材料２００４ａ及び材料２００４を支持及び／又は成型する。材料２００４ａ及び材料２００４が事前に形成されていようと、この段階で成型されようと、デバイス２２０８は、その後の製造段階でサブアセンブリ２１０６を支持する（図２１及び２２参照）。
【００７３】
必要に応じて、段階２３００に続いて、一時的な基部を取り除き、又はエアクッションを停止させることができる。そして再び、必要に応じて、図２４の段階２４００に示すように、サブアセンブリの位置を変えることができる。この段階で、可撓性基板２０１６を貫通してドリルで穴を開ける（バイア２４０２などのバイアを形成する）ことで、リード（リード２０１２など）を露出させる。しかし、バイアを形成する順序及び工程は異なってもよく、例えば、図２１の段階２１００の前に、ドリル又は成型によってバイアを事前に形成することもできる。実際には、一時的な基部又はエアクッションを貫通してドリルで穴を開けることによって、バイアを形成することができる。
【００７４】
図２５に示す段階２５００で、例えば、電気伝導性材料２５０２を用いてバイアのめっき又は充填が行われる。電気伝導性材料２５０２（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）が、当技術分野では周知の任意の工程によって塗布される。めっき又は充填材は、構成要素リードと溶解して、電気的かつ機械的結合を形成する。このめっき又は充填材は、リードを形成することができる。またこの段階で、通常、実際にはめっきすることによって、トレース２５０４などのトレースを形成することができる。
【００７５】
図２６に示す次の段階２６００で、表面電気絶縁又は誘電材料２６０２を塗布することで、めっき又は充填されたバイア（例えば、充填されたバイア材料２５０２）、トレース（例えば、トレース２５０４）、及び可撓性基板２０１６を上塗りする。ある点でリード２６０４ａでありまた別の点でリード２６０４ｂであるリード又は電気コネクタは、表面絶縁材料２６０２を越えて延びることができる。リード２６０４ａ及び２６０４ｂにより、他の電気構成要素又は回路基板との接続が可能になる。この段階では、デバイス２２０８が物理的支持を提供している。デバイス２２０８の代わりに、エアクッションが支持を提供することもできる。段階２６００の終了時点で、デバイス２２０８は取り除かれる。
【００７６】
図２７は、可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す代表的なＲＩＰアセンブリの横断面図で、完成したアセンブリ２７００を示している。構成要素２１０２、２００２、及び２１０４は絶縁され、材料２００４ａ及び２００４によって可撓性基板２０１６に取り付けられる。絶縁材料２０３２が、可撓性基板２０１６を支持する。
【００７７】
図２８は、可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示し、またアセンブリの曲げを示す代表的なＲＩＰアセンブリの横断面図で、符号２８０２及び２８０４付近に屈曲点を有する位置にあるアセンブリ２７００を示している。アセンブリ２７００を曲げることで、「スペース（ｒｅａｌ ｅｓｔａｔｅ）」が非常に高価なデバイス（例えば、携帯電話及び手持ち式デバイス）内でアセンブリ２７００を配置することができ、したがって他の種々雑多なデバイス要素の周りに回路を挿入することができる。
【００７８】
＜トレース密度＞
図１０を参照すると、ＲＩＰサブアセンブリは、バイア１００２などのバイアを含んでいる（斜視図は図１１参照）。
【００７９】
図２９は、トレース接続を示す１層のＲＩＰサブアセンブリの斜視図である。ＲＩＰサブアセンブリ２９００の基板２９０６の表面に、充填されたバイアがリード（例えば、リード２９０４）及びトレース（例えば、トレース２９０２）を形成する。
【００８０】
図３０は、１層の非ＲＩＰサブアセンブリの上面図で、はんだ付けした接続を使用する非ＲＩＰサブアセンブリ３０００を示している。プリント回路基板（ＰＣＢ）３００２上で、はんだがリード（例えば、３００４）を覆う。リード間にトレース（例えば、３００６）が形成されるが、ランド縁部間の空間が低減されることによって、その数は制限される。一般に、はんだマスク（図示せず）を使用して、はんだ終端を構成する。
【００８１】
図３１は、ＲＩＰサブアセンブリの図で、電気絶縁材料３１０２が構成要素パッケージ３１０４を包んで構成要素パッケージ３１０４を基板３１１２に取り付けるＲＩＰサブアセンブリ３１００を示している。基板３１１２を貫通して構成要素リード（例えば、リード３１０６）まで延びるバイアが形成されている。バイアは充填又はめっきされ（例えば、充填されたバイア３１１０）、またトレース（例えば、トレース３１０８）が形成されて充填又はめっきされたバイアを接続し、したがって適当な電気経路を形成する。充填されたバイア３１１０は、リード３１０６の領域のうちのわずかな部分だけを覆って、図３０と比較すると、ランド間により多くのトレースを引き回すことを可能にする。はんだが必要とされないためランドの寸法を低減させ、したがって、パッケージ上の引回しの可能性を高め、またしたがって潜在的にパッケージ層の数及び複雑さを低減できるはずであることにも留意されたい。
【００８２】
図３２は、１層のＲＩＰサブアセンブリの上面図で、図３１のサブアセンブリ３１００に類似しているＲＩＰサブアセンブリ３２００の上面図である。基板３２０２は、構成要素パッケージ（図示せず）を覆う。図３０の非ＲＩＰサブアセンブリ３０００とは対照的に、構成要素パッケージリード（例えば、３２０４）は、充填又はめっきされたバイア（例えば、充填されたバイア３２０６）によって部分的に覆われる。トレース（例えば、トレース３２０８ａ及びトレース３２０８ｂ）が、充填又はめっきされたバイアから延びて、適当な電気経路を形成する。下にあるリードの領域のうちの一部だけを覆うことによって、ＲＩＰサブアセンブリでは、非ＲＩＰサブアセンブリよりトレースを高密度に配置することが可能である。これは、図３２のサブアセンブリ３２００を、図３０のサブアセンブリ３０００と比較することによって明らかである。
【００８３】
＜スクリーン含有＞
図４に関して前述の通り、材料４０４は、強度及び安定性を改善するために、金属スクリーン、ガラスクロス、又は他の補強材料を組み込むことができる。
【００８４】
図３３は、ＲＩＰサブアセンブリの上面の写真を示す図で、アセンブリ３３００は、電気絶縁材料３３０２内にスクリーン３３０４を含めるステップを示している。電気絶縁材料３３０２は、構成要素パッケージ（例えば、パッケージ３３０６）を包む。スクリーン３３０４は、強度及び安定性を高める働きをするだけでなく、ヒートスプレッダとして働き、またＥＭＩ保護を提供することもできる。
【００８５】
図３４は、ＲＩＰサブアセンブリを斜視した写真を示す図で、スクリーン３３０４を含めるステップを示すアセンブリ３３００の斜視図である。図３３に示す通り、構成要素パッケージ３３０６は電気絶縁材料３３０２で包まれ、スクリーン３３０４は電気絶縁材料３３０２内に埋め込まれる。
【００８６】
本明細書に詳細に図示及び説明した無はんだ電子アセンブリのための特定のシステム、アセンブリ、及び方法は、本発明の前述の目的を完全に達成することができるが、これは本発明の現在好ましい実施形態であり、したがって本発明によって広く企図される主題を表わしているということ、本発明の範囲は、当業者には明らかになりうる他の実施形態を完全に包含するということ、そして本発明の範囲はしたがって、添付の特許請求の範囲以外の何ものにも限定されず、この特許請求の範囲では、単数の要素への言及は「少なくとも１つ」を意味するということを理解されたい。当業者に知られた又は後に知られることとなる前述の好ましい実施形態要素に対する構造上及び機能上の等価物はすべて、参照により明白に本明細書に組み込まれ、また本特許請求の範囲によって包含されるものとする。さらに、デバイス又は方法は、本特許請求の範囲によって包含されるために、本発明による解決が求められる各問題すべてに対処する必要はない。さらに、本開示内の要素、構成要素、又は方法ステップは、その要素、構成要素、又は方法ステップが特許請求の範囲内に明示的に記載されているかどうかにかかわらず、公衆に供されるものではない。
【技術分野】
【０００１】
本発明は、回路アセンブリ（ｃｉｒｃｕｉｔ ａｓｓｅｍｂｌｙ）及びその製造方法に関し、より詳細には、無はんだ電子アセンブリ（ｅｌｅｃｔｒｏｎｉｃ ａｓｓｅｍｂｌｙ）及びその製造方法、はんだを使用しない電子製品（ｅｌｅｃｔｒｏｎｉｃ ｐｒｏｄｕｃｔ）の製造及び組立てに関する。
【０００２】
（関連出願の相互参照）
本願は、２００８年６月２７日出願の米国特許仮出願第１２／１６３８７０号明細書の継続出願である。米国特許仮出願第１２／１６３８７０号明細書は、「ELECTRONIC ASSEMBLY WITHOUT SOLDER」という名称の２００７年５月８日出願の米国特許仮出願第６０／９２８４６７号明細書、「ELECTRONIC ASSEMBLY WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年５月２９日出願の米国特許仮出願第６０／９３２２００号明細書、「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月５日出願の米国特許仮出願第６０／９５８３８５号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月１０日出願の米国特許仮出願第６０／９５９１４８号明細書、「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」という名称の２００７年７月３１日出願の米国特許仮出願第６０／９６２６２６号明細書、「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」という名称の２００７年８月６日出願の米国特許仮出願第６０／９６３８２２号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年８月２８日出願の米国特許仮出願第６０／９６６６４３号明細書、「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年３月２１日出願の米国特許仮出願第６１／０３８５６４号明細書、及び「THE OCCAM（商標）PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」という名称の２００８年３月２４日出願の米国特許仮出願第６１／０３９０５９号明細書に対する優先権を主張した２００８年５月８日出願のＰＣＴ出願第ＰＣＴ／ＵＳ０８／６３１２３号明細書の一部継続出願であり、その利益を主張する。これらの出願の全体を、参照により本明細書に組み込む。
【０００３】
本出願はさらに、「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月５日出願の米国特許仮出願第６０／９５８３８５号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年７月１０日出願の米国特許仮出願第６０／９５９１４８号明細書、「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」という名称の２００７年７月３１日出願の米国特許仮出願第６０／９６２６２６号明細書、「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」という名称の２００７年８月６日出願の米国特許仮出願第６０／９６３８２２号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」という名称の２００７年８月２８日出願の米国特許仮出願第６０／９６６６４３号明細書、「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年３月２１日出願の米国特許仮出願第６１／０３８５６４号明細書、「THE OCCAM（商標）PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」という名称の２００８年３月２４日出願の米国特許仮出願第６１／０３９０５９号明細書、及び「ELECTRONIC ASSEMBLIES WITHOUT SOLDER ON TEMPORARY SUBSTRATES AND METHODS FOR THEIR MANUFACTURE」という名称の２００８年６月２４日出願の米国特許仮出願第６１／０７５２３８号明細書に対する優先権を主張する。これらの出願の全体を、参照により本明細書に組み込む。
【０００４】
（著作権通知／許可）
本特許文書の開示の一部には、著作権保護の対象となる資料が含まれる。著作権所有者は、この特許文書又は特許開示を、特許商標庁の特許ファイル又は記録にある通りに複製することに対して異議を唱えないが、そうでない場合、すべてのあらゆる著作権を留保する。
【背景技術】
【０００５】
電子機器業界の初期の頃から、電子製品の組立て、より詳細には、プリント回路基板への電子構成要素の恒久的な組立ては、何らかの形の比較的低温のはんだ合金（例えば、スズ／鉛又はＳｎ６３／Ｐｂ３７）の使用を伴うものであった。その理由は多岐にわたるが、最も重要な理由は、プリント回路と多くの電子構成要素のリードとの間の何千もの電子機器相互接続の大量の接合が容易になることである。
【０００６】
鉛は毒性の高い物質であり、鉛にさらされると、健康に対して広い範囲の周知の悪影響を及ぼす恐れがある。この文脈では、はんだ付け作業から発生したガスが作業者にとって危険であることが重要である。この処理では、酸化鉛（鉛系はんだから）とコロホニ（はんだフラックスから）を組み合わせたガスを生成することがある。これらの成分はそれぞれ、潜在的に有害であることがわかっている。さらに、電子機器内の鉛の量を減らした場合、鉛を採掘して製錬することを求める圧力も減るはずである。鉛を採掘すると、地域の地下水供給を汚染する恐れがある。製錬は、工場、作業者、及び環境の汚染を招く恐れがある。
【０００７】
鉛の流れを減らすと、廃棄される電子デバイス内の鉛の量も減って、ごみ埋立地内及び他のあまり安全でない場所内の鉛のレベルを低下させるはずである。使用済み電子機器の資源回収が困難でありかつコストが高く、ならびに廃棄物の輸出に関する法律の施行が緩いため、大量の使用済み電子機器が、中国、インド、及びケニアなどの環境基準がより低くまた労働条件がより劣悪な国へ送られる。
【０００８】
したがって、スズ／鉛はんだを減らすことを求める市場からの圧力及び法律上の圧力が存在する。具体的には、２００３年２月、欧州連合によって、電気電子機器における特定有害物質使用制限指令（Ｄｉｒｅｃｔｉｖｅ ｏｎ ｔｈｅ Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ ｔｈｅ Ｕｓｅ ｏｆ Ｃｅｒｔａｉｎ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ ｉｎ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｑｕｉｐｍｅｎｔ）（一般に、有害物質制限指令（Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ Ｄｉｒｅｃｔｉｖｅ）又はＲｏＨＳと呼ばれる）が採択された。ＲｏＨＳ指令は、２００６年７月１日に発効しており、各加盟国で法制化して施行することが義務付けられている。この指令は、様々なタイプの電子及び電気機器の製造において、鉛を含む６つの有害な材料の使用を制限する。この指令は、電気製品の収集、資源回収、及び再生利用の目標を設定する、大量の有毒な電子デバイス廃棄物の問題を解決するための法律上の取組みの一部である廃電気電子機器指令（Ｗａｓｔｅ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｑｕｉｐｍｅｎｔ Ｄｉｒｅｃｔｉｖｅ）（ＷＥＥＥ）２００２／９６／ＥＣと密接に関連する。
【０００９】
ＲｏＨＳは、すべての電子デバイス内の鉛の使用をなくすわけではない。医療用デバイスなどの高い信頼性を必要とする特定のデバイスでは、鉛合金を引き続き使用することが許可されている。したがって、電子機器内の鉛は、引き続き問題となる。電子機器業界は、スズ／鉛はんだの実用的な代替品を求めてきた。現在使用されている最も一般的な代替品は、スズ（Ｓｎ）、銀（Ａｇ）、及び銅（Ｃｕ）を含む合金であるＳＡＣの種類である。
【００１０】
ＳＡＣはんだもまた、環境に対して重大な結果をもたらす。例えば、スズの採掘は、地域規模でも世界規模でも災害を引き起こす。アマゾンの雨林で大きなスズ鉱床が発見されている。ブラジルでは、この発見が、道路の導入、森林の皆伐、先住民の強制立ち退き、土壌劣化、ならびにダム、尾鉱池、及び盛り土と製錬事業の形成を招いた。おそらく、ブラジルでのスズの採掘の最も深刻な環境への影響は、河川が沈泥で浅くなることである。この劣化は、動植物の生態のプロファイルを永遠に改変し、遺伝子バンクを破壊し、土壌構造を変え、害虫及び病気をもたらし、また回復不能な生態上の損失を引き起こす。
【００１１】
ブラジルの環境の誤った管理に由来する世界的な生態上の問題はよく知られている。これらの問題は、雨林の破壊からの地球温暖化への圧力から、動植物の生物多様性の破壊による製薬業界への長期的な損害にまで及ぶ。ブラジルでの採掘は、スズ業界の破壊的な影響の一例にすぎない。大きな鉱床及び採掘事業は、インドネシア、マレーシア、及び中国にも存在する。これらは、経済発展に対する態度が生態系保護への関心を圧倒する開発途上国である。
【００１２】
ＳＡＣはんだには、さらなる問題がある。ＳＡＣはんだは、高温を必要としてエネルギーを浪費し、堅くてもろく、また信頼性の問題を引き起こす。その融解温度は、構成要素及び回路基板が損傷する可能性がある温度である。個々の合金成分化合物の正確な量は依然として研究中であり、長期的な安定性は不明である。さらに、ＳＡＣはんだ処理は、短絡（例えば、「スズウィスカ（ｔｉｎ ｗｉｓｋｅｒｓ）」）を発生させやすく、表面が正しく処理されなかった場合は開く。スズ／鉛はんだが使用されようと、ＳＡＣの一種が使用されようと、高濃度の金属は、回路アセンブリの重量も高さも増加させる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第６１６０７１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
したがって、はんだ付け処理、ならびにそれに付随する環境上及び実用上の欠点に対する代替品が必要とされている。
【００１５】
はんだ合金は最も一般的であるが、伝導性接着剤の形のいわゆる「ポリマーはんだ（ｐｏｌｙｍｅｒ ｓｏｌｄｅｒｓ）」などの他の接合材料も、提案及び／又は使用されてきた。さらに、構成要素に対するソケットを提供することによって、接続を分離可能にするための努力がなされてきた。また、様々な弾性の接触構造で説明される電力及び信号を搬送する導体を接続するための電気及び電子コネクタも開発されてきた。これらにはすべて、一定の力又は圧力が加えられる必要がある。
【００１６】
同時に、より多くの電子機器をさらに小さな体積の中に入れるための絶え間ない努力がなされてきた。その結果、過去数年間、電子機器業界内では、パッケージ内の集積回路（ＩＣ）チップの積層及びＩＣパッケージ自体の積層のための様々な方法に関心が寄せられてきた。これらはすべて、アセンブリの寸法をＺ又は垂直軸方向に減らすためのものである。また、特定の構成要素、主として受動デバイスを回路基板内に埋め込むことによって、プリント回路基板（ＰＣＢ）上の表面実装構成要素の数を減らすための進行中の努力もなされている。
【００１７】
ＩＣパッケージの作製では、パッケージされていないＩＣデバイスを基板内に直接配置すること、そしてドリルで穴を開けてチップコンタクトに直接めっきすることによってこれらのＩＣデバイスを相互接続することによって、能動デバイスを埋め込むための努力もなされてきた。そのような解決策は、特定の適用分野で利益を提供するが、チップの入出力（Ｉ／Ｏ）端子は非常に小さく、そのような接続を精密に行うのは非常に難しいことがある。さらに、製造後のデバイスがバーンイン（ｂｕｒｎ ｉｎ）試験に合格しない可能性があり、それにより完成後にすべての努力が無駄になることがある。
【００１８】
別の懸念される領域は熱の管理である。高密度にパッケージされたＩＣではエネルギー密度が高くなることがあり、それによって電子製品の信頼性を低下させる恐れがあるためである。
【００１９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、無はんだ回路アセンブリ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
本発明は、電子アセンブリ及びその製造方法を提供する。外部Ｉ／Ｏコンタクトを有する電気、電子、電気光学、電気機械、及びユーザインターフェースデバイスを含む事前にバーンイン試験された構成要素が、平面の基部上に配置される。このアセンブリは、はんだマスク、誘電体、又は電気絶縁材料（特許請求の範囲を含めて本出願では集合的に「絶縁材料（ｉｎｓｕｌａｔｉｎｇ ｍａｔｅｒｉａｌ）」という）でカプセル化され、構成要素のリード、導体、及び端子（特許請求の範囲を含めて本出願では集合的に「リード（ｌｅａｄ）」という）を貫通して、バイア（ｖｉａ）と呼ぶ孔が形成され又はドリルで開けられる。次いで、このアセンブリはめっきされ、カプセル化及びドリル処理が繰り返されて、所望の層を構築する。バイアは、構成要素のリードの領域のうちのわずかな部分を露出させるだけでよいので、トレースを高密度に配置することができる。これらの構成要素が取り付けられる基板は、可撓性基板とすることができ、電子デバイス内でこのアセンブリを様々な形状に適合させることができる。
【００２１】
新規な逆相互接続処理（ｒｅｖｅｒｓｅ−ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｐｒｏｃｅｓｓ）（ＲＩＰ）で構築されるアセンブリは、はんだを使用せず、したがって鉛の使用、スズ、及び熱に関連する問題を回避する。「逆（ｒｅｖｅｒｓｅ）」という用語は、組立ての順序が逆であることを指し、まずＰＣＢを作製し、次いで構成要素を取り付けるのではなく、まず構成要素が配置され、次いで回路層が製造される。従来のＰＣＢは必要とされず（任意選択で組み込むこともできる）、それによって製造サイクル時間を短縮し、コスト及び複雑さを低減させ、またＰＣＢの信頼性の問題を緩和させる。
【００２２】
ＲＩＰ製品は、機械的衝撃及び熱サイクル疲労による故障に対して頑丈である。ＰＣＢ基板上に配置される従来の製品と比較して、ＲＩＰ製品内に組み込まれる構成要素は、表面からの隔離を必要とせず、したがって高さがより低くなり、またより高密度に配置することができる。さらに、はんだ付け可能な仕上げを必要とせず、また必要とされる材料及び処理ステップがより少ないので、ＲＩＰ製品はより低コストである。さらに、ＲＩＰ製品は、一体化された電磁干渉（ＥＭＩ）遮蔽を提供することもできるインプレース（ｉｎ−ｐｌａｃｅ）熱促進（改善された熱放散材料及び方法を含む）に適している。さらに、この構造は、埋込み式の電気及び光学構成要素と組み立てることができる。
【００２３】
本発明は、
回路基板の必要性の回避、
はんだ付けの必要性の回避、
「スズウィスカ」の問題の回避、
微細なピッチの構成要素リード間の困難な清浄の必要性の回避、
適合したリード又は適合したはんだ接続の必要性の回避、
多くの異なる製造レベル及び寿命末期における電子廃棄物に関連する多くの問題の回避 、ならびに
脆弱な構成要素上で高温の無鉛はんだを使用することに関係する熱の問題の回避
によって、従来技術の多数の欠点を克服する。
【００２４】
本発明の効果（利益）には、
構造はほぼ完全に付加的であるため、製造廃棄物が少ないこと、
構築における材料の使用量がより少ないこと、
潜在的に有毒な金属を必要としないため、環境に優しいこと、
処理ステップがより少ないこと、
試験要件が低減されること、
低温で処理し、したがってエネルギーを節約すること、
コストがより低いこと、
アセンブリの高さがより低いこと、
信頼性が高いこと、
潜在的に性能がより高く、又は電池寿命がより長いこと、
機械的衝撃、振動、及び物理的損傷からＩＣをより良好に保護すること、
使用されるデバイスを直接見ることができないので、設計上のセキュリティが改善され ること、
最終金属被覆を塗布することができるので、電子機器を完全に遮蔽すること、
熱性能が改善されること、
一体化されたエッジカードコネクタが可能であること、
メモリモジュールの設計が改善されること、
電話モジュールの設計が改善されること、
コンピュータカードモジュールの設計が改善されること、
スマートカード及びＲＦＩＤカードの設計が改善されること、ならびに
照明モジュールが改善されること
が含まれる。
【００２５】
本発明の構造及び動作に関する詳細、ならびに本発明に付随する利点の多くは、添付の図面と併せて以下の詳細な説明を参照すると、最もよく理解することができる。図面では、別段の指定がない限り、様々な図全体にわたって、同じ参照番号が同じ部分を指す。
【図面の簡単な説明】
【００２６】
【図１】ＰＣＢ上でガルウィング（ｇｕｌｌ ｗｉｎｇ）型の構成要素を使用する従来のはんだアセンブリの横断面図である。
【図２】ＰＣＢ上でボールグリッドアレイ（ＢＧＡ）構成要素又はランドグリッドアレイ（ＬＧＡ）構成要素のいずれかを使用する従来のはんだアセンブリの横断面図である。
【図３】電気構成要素を使用する従来の無はんだアセンブリの横断面図である。
【図４】ＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図５】任意選択のヒートスプレッダ及びヒートシンクを有するＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図６】取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す２層ＲＩＰアセンブリの横断面図である。
【図７】１対の嵌め合わせた２層ＲＩＰサブアセンブリの横断面図である。
【図８】代表的なＲＩＰアセンブリの製造の一段階（ｓｔａｇｅ）の横断面図である。
【図９】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１０】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１１】ＲＩＰサブアセンブリの斜視図である。
【図１２】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１３】ＲＩＰサブアセンブリの斜視図である。
【図１４】ＲＩＰサブアセンブリの側面の横断面図である。
【図１５】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１６】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１７】代表的なＲＩＰアセンブリの製造の一段階の横断面図である。
【図１８】２つのＲＩＰサブアセンブリの位置合わせ及び接合の横断面図である。
【図１９】嵌め合わせて完成した１対の２つのＲＩＰサブアセンブリの横断面図である。
【図２０】可撓性基板上に取り付けられたＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。
【図２１】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２２】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２３】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２４】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２５】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２６】代表的な可撓性基板ＲＩＰアセンブリの製造の一段階の横断面図である。
【図２７】可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す代表的なＲＩＰアセンブリの横断面図である。
【図２８】可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示し、またアセンブリの曲げを示す代表的なＲＩＰアセンブリの横断面図である。
【図２９】トレース接続を示す１層のＲＩＰサブアセンブリの斜視図である。
【図３０】１層の非ＲＩＰサブアセンブリの上面図である。
【図３１】ＲＩＰサブアセンブリの図である。
【図３２】１層のＲＩＰサブアセンブリの上面図である。
【図３３】ＲＩＰサブアセンブリの上面の写真を示す図である。
【図３４】ＲＩＰサブアセンブリを斜視した写真を示す図である。
【発明を実施するための形態】
【００２７】
以下の説明及び添付の図面では、本発明を完全に理解するために、特定の術語及び図面記号を示す。場合によっては、これらの術語及び記号は、本発明を実施するのに必須ではない特定の詳細を示唆することがある。例えば、構成要素の導体要素（すなわち、構成要素Ｉ／Ｏリード）間の相互接続は、デバイス内又はデバイス間で複数の構成要素コンタクトに接続された単一のリード又は単一の導体信号線路に相互接続する複数の導体を有するものとして図示又は説明することがある。したがって、別法として、複数導体の相互接続はそれぞれ、単一導体の信号伝達、制御、電力、又は接地線路とすることができ、逆も同様である。シングルエンドとして図示又は説明する回路経路は差動式であってもよく、逆も同様である。相互接続されたアセンブリは、標準的な相互接続から構成することができ、このアセンブリのマイクロストリップ又はストリップ線路の相互接続及びすべての信号線路は、遮蔽してもしなくてもよい。
【００２８】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、ＰＣＢ上でガルウィング（ｇｕｌｌ ｗｉｎｇ）型の構成要素を使用する従来のはんだアセンブリの横断面図で、ＰＣＢ１０２上にはんだ付けされたガルウィング型の構成要素パッケージ１０４の、はんだ接合部１１０を有する従来の完成したアセンブリ１００を示している。
【００２９】
構成要素パッケージ１０４は、電気構成要素１０６を含んでいる。構成要素１０６は、ＩＣであっても、別のディスクリート構成要素であってもよい。ガルウィング型のリード１０８が、パッケージ１０４からフローはんだ１１０まで延び、フローはんだ１１０は、リード１０８をＰＣＢ１０２上のパッド１１２に接続させる。絶縁材料１１４は、フローはんだ１１０が構成要素１０６まで流れて構成要素１０６をＰＣＢ１０２上の他の構成要素（図示せず）と短絡させるのを防止する。パッド１１２はスルーホール１１８に接続し、スルーホール１１８は、１１６で示すものなどの適切なトレースに接続する。はんだ接合部に関する前述の問題に加えて、ＰＣＢ１０２の内部構造を含めて、このタイプのアセンブリは複雑であり、高さ空間を必要とする。本発明では、この高さ空間を低減させる。
【００３０】
図２は、ＰＣＢ上でボールグリッドアレイ（ＢＧＡ）構成要素又はランドグリッドアレイ（ＬＧＡ）構成要素のいずれかを使用する従来のはんだアセンブリの横断面図で、ＰＣＢ２１４上のＢＧＡ ＩＣ又はＬＧＡ ＩＣパッケージ２０４の、はんだ接合部２０２を有する従来の完成したアセンブリ２００を示している。図１との主な違いは、フローはんだ１１０ではなくボールはんだ２０２を使用することである。
【００３１】
構成要素パッケージ２０４は、構成要素２０６を含んでいる。リード２０８が、パッケージ２０４から支持体２１０（通常、補強された有機又はセラミック材料からから構成される）を貫通してボールはんだ２０２まで延び、ボールはんだ２０２は、リード２０８をＰＣＢ２１４上のパッド２１２に接続させる。絶縁材料２１６は、ボールはんだ２０２がパッケージ２０４内に含まれる他のリード（図示せず）を短絡させるのを防止する。絶縁材料２１８は、ボールはんだ２０２が構成要素２０６まで流れて構成要素２０６をＰＣＢ２１４上の他の構成要素（図示せず）と短絡させるのを防止する。パッド２１２はスルーホール２２０に接続し、スルーホール２２０は、２２２で示すものなどの適切なトレースに接続する。この構成でも、図１に示すアセンブリと同じ問題が発生し、はんだ接合部に関する前述の問題に加えて、このタイプのアセンブリは、特にＰＣＢ２１４のために複雑であり、高さ空間を必要とする。本発明では、この高さ空間を低減させる。
【００３２】
図３は、電気構成要素を使用する従来の無はんだアセンブリの横断面図で、従来の無はんだ接続装置３００を示している。特許文献１（Ｇｒｅｅｎ）を参照されたい。この構成では、基板３０２がパッケージ３０４を支持する。パッケージ３０４は、ＩＣ又は他のディスクリート構成要素などの電気構成要素（図示せず）を含む。基板３０２の上に、絶縁材料３０６が位置する。基板３０２の反対側には、伝導性のポリマー厚膜インク３０８が位置する。伝導性を改善するために、ポリマー厚膜３０８上に薄い銅膜３１０がめっきされる。パッケージ３０４から基板３０２を貫通してバイアが延びる。このバイアは、伝導性接着剤３１４で充填される。パッケージ３０４を接着剤３１４に取り付ける点３１６は、可溶性のポリマー厚膜インク、銀ポリマー厚膜伝導性インク、又は 市販のはんだペーストで作製することができる。本発明に対するこの従来技術アセンブリの１つの欠点は、隆起３１８で示すように、接着剤３１４によって追加の厚さが加えられることである。
【００３３】
＜ＲＩＰアセンブリ＞
図４は、ＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図で、アセンブリ４００は、基板４１６上に取り付けられたＬＧＡ構成要素パッケージ（４０２、４０６、４０８、４１０、４１２、４１４）を示している。基板４１６は、ＰＣＢである必要はない。ＢＧＡ、ガルウィング型、もしくは他のＩＣパッケージ構造、又は任意のタイプのディスクリート構成要素を、ＬＧＡ構成要素の代わりに使用できることが、当業者には明らかであろう。図１乃至図３に示すアセンブリに比べて、接続はより簡単であり、はんだを用いず、また高さがより低い。
【００３４】
パッケージ４０２には、電気絶縁材料４０４が付着する。電気絶縁材料４０４は、パッケージ４０２の１面に取り付けたものとして示す。しかし、電気絶縁材料４０４は、パッケージ４０２の２面、パッケージ４０２の３面以上に取り付けても、実際にパッケージ４０２を包んでもよい。電気絶縁材料４０４が塗布されると、このアセンブリに、強度、安定性、構造上の完全性、靭性（すなわち、もろくない）、及び寸法上の安定性を与えることができる。電気絶縁材料４０４は、スクリーン（図３３及び３４参照）又はガラスクロスなどの適切な材料を含めることによって補強することができる。
【００３５】
構成要素パッケージ４０２は、電気構成要素４０６（特許請求の範囲を含めて本出願では集合的に「構成要素」と呼ぶＩＣ、ディスクリート、又はアナログデバイスなど）と、支持体４０８及び４１０（補強された有機又はセラミック材料から構成されることが好ましい）と、リード４１２と、絶縁材料４１４とを含む。多くの場合製造されて出荷される構成要素パッケージ４０２は、絶縁材料４１４を組み込むが、この従来の特徴は潜在的に、将来除去することができ、したがってアセンブリ４００の高さを低減させることができる。支持体４０８及び４１０、又は存在する場合、絶縁材料４１４のいずれかが、基板４１６上に位置する。基板４１６は、絶縁材料から作製されることが好ましい。パッケージ４０２から延びるリード（例えば、４１２）を短絡させることが望ましい場合、基板４１６の一部分又はすべてを電気伝導性材料から作製することができる。
【００３６】
絶縁材料４１４及び基板４１６へのリード４１２の取付けは、接着剤ドットによって、ならびに他の周知の技法によって実現することができる。
【００３７】
第１の組のバイアが、基板４１６を貫通して延び、絶縁材料４１４が存在する場合は絶縁材料４１４を貫通して延び、そしてリード４１２などのリードに到達してこれらを露出させる。第１の組のバイアの一例は、バイア４２０である。第１の組のバイアは、電気伝導性材料（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）でめっき又は充填される。このめっき又は充填材は、リード４１２と溶解して、電気的かつ機械的結合を形成する。
【００３８】
基板４１６は、めっきされたパターンマスク（図示せず）を含むことができ、又は第１の組のバイア（例えば、バイア４２０）内に導入されるめっきもしくは充填材が基板４１６の下へ延びて、必要な第１の組のトレースを提供することもできる。他のトレースを作ることもできる。基板４１６及び第１のトレースの下には、同じく絶縁材料からなる層４２２を置くことができる。層４２２の目的は、第２の組のトレース（必要な場合）に対するプラットフォームを提供すること、そして第１の組のトレースを第２の組のトレースから電気的に絶縁することである。
【００３９】
第２の組のバイアは、層４２２を貫通して延び、基板４１６の下のトレース及び／又はリード（例えば、リード４２８）に到達してこれらを露出させる。第２の組のバイアの一例は、バイア４２６である。第１の組のバイア（例えば、バイア４２０）に関連して上述した通り、第２の組のバイアにめっき又は充填することができ、その結果、第２の組のバイアは、基板４１６の下で所望のリード（例えば、リード４２８）と溶解する。上述した通り、層４２２の下には、１つ又は複数のトレース４３０が延びることができる。
【００４０】
この多層化は、必要に応じて継続する。上記の構造を繰り返すことによって、複数の層（図示せず）、ならびに追加のトレース及びバイアを構築することができる。最後の層には、表面絶縁材料４３２で下地被覆を施す。この表面絶縁材料４３２は、より気密性のアセンブリを作って追加のＥＭＩ保護を提供するために、電気的機能に干渉しない金属仕上げで選択的に被覆することができる。リード又は電気コネクタ（例えば、リード４３４）は、表面絶縁材料４３２を越えて延びることができる。これにより、他の電気構成要素又は回路基板との接続を可能にするためのコンタクト表面（例えば、表面４３６）を提供する。
【００４１】
図５は、任意選択のヒートスプレッダ及びヒートシンクを有するＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図で、アセンブリ５００は、任意選択の熱放散特徴を示している。図４で上述したサブアセンブリ４００は、パッケージ４０２及び材料４０４上に、構成要素４０６によって生成される熱を放散するためのヒートスプレッダ５０６及び／又はヒートシンク５０８を有することができる。ヒートシンクをヒートスプレッダと接合させるために、熱界面材料（図示せず）を使用することができる。任意選択で、材料４０４は、パッケージ４０２からの熱流を高めるために、その組成内に、二酸化ケイ素（ＳｉＯ2）又は二酸化アルミニウム（ＡｌＯ2）などの熱伝導性（ただし電気的に絶縁性である）材料を含むことができる。ヒートスプレッダ５０６及びヒートシンク５０８は、当技術分野では周知の１つ又は複数の物質から作製される場合、サブアセンブリ４００に電磁干渉（ＥＭＩ）保護を提供して、静電気の放電から保護するのに役立つことができる。
【００４２】
図６は、取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す２層ＲＩＰアセンブリの横断面図である。その断面を図５に示す２層ＲＩＰアセンブリによって、図６は、ディスクリートのガルウィング型の構成要素６０２、アナログ構成要素６０４、及びＬＧＡ ＩＣ６０６を含む１組の見本用の構成要素が取り付けられたアセンブリ６００を示している。
【００４３】
ＲＩＰアセンブリは、はんだ付けされた構成要素を含むＰＣＢほど複雑ではないことが、当業者には明らかであろう。すなわち、ＰＣＢ自体だけが、数十の製造ステップを必要とする複雑なデバイスである。このＲＩＰアセンブリは、ＰＣＢ基板を必要としないことによってより簡単であり、完全な電子アセンブリを製造するのに必要なステップはより少ない。
【００４４】
図７は、１対の嵌め合わせた２層ＲＩＰサブアセンブリの横断面図で、任意選択で、図７のアセンブリ７００は、めっき及び／もしくは充填されたバイア（例えば、７０６ａ、７０６ｂ）で、あるいは／又はリード（例えば、７０８ａ、７０８ｂ）でともに接合させた、２つのＲＩＰサブアセンブリ７０２及び７０４を示している。
【００４５】
＜ＲＩＰ製造方法＞
図８乃至図１７は、ＲＩＰアセンブリの製造方法を示している。ステップの順序は、本発明の範囲及び趣旨から逸脱することなく変更できることが、当業者には明らかであろう。
【００４６】
図８に示す段階（ｓｔａｇｅ）８００は、パッケージされた構成要素８０２、８０４、及び８０６を基板８０８上に最初に取り付けるステップを示している。これらの構成要素は、スポットもしくは非伝導性接着剤を塗布すること、又は構成要素リードの粘着性膜を基板８０８に結合させることを含む当技術分野では周知の複数の異なる技法及び／又は物質によって、定位置に保持することができる。塗布又は結合するための材料は、構成要素を保持し、後に解放するのに適したものとすることができる。
【００４７】
図９に示す段階９００は、ＲＩＰ製造方法の別のステップを示している。この段階で、図８の部分的アセンブリを裏返しにする。最初に取り付けたパッケージされた構成要素８０２、８０４、及び８０６は、電気絶縁材料９０８内に入れられる。電気絶縁材料９０８は、パッケージされた構成要素８０２、８０４、及び８０６を支持し、ならびに互いに電気的に絶縁する。電気絶縁材料９０８が、ＡｌＯ2又はＳｉＯ2などの熱伝導性であるが電気的に絶縁性の物質を含む場合、電気絶縁材料９０８は熱を放散するのにも役立つ。
【００４８】
図１０に示す段階１０００は、ＲＩＰ製造方法の別のステップを示している。基板８０８を貫通してバイア（例えば、１００２）が作られ、パッケージされた構成要素８０２、８０４、及び８０６のリードに到達してこれらを露出させる。レーザドリルを含む任意の数の周知の技法によって、バイア（例えば、１００２）を形成し又はドリルで開ける（特許請求の範囲を含めて本出願では集合的に「形成」という）ことができる。
【００４９】
図１１は、ＲＩＰサブアセンブリの斜視図である。段階１０００の完成時を示す図１１の部分的アセンブリ１１００は、基板８０８の上面の斜視図であり、バイア（例えば、１１０２）を示している。
【００５０】
図１２に示す段階１２００は、どのようにして回路の直接印刷を実現できるかを示している。装置１２０６によって、バイア（例えば、１２０２）を電気伝導性材料でめっき又は充填することができ、また基板８０８上にトレース及びリード（例えば、１２０８）を作ることができる。当技術分野では周知の任意の数の技法を使用して、装置１２０６は、バイア１２０２を充填し、リード及びトレース１２０８を印刷し、ならびに／又はリード及びトレース１２０８を基板８０８上にめっきすることができる。
【００５１】
図１３は、ＲＩＰサブアセンブリの斜視図である。段階１２００によって基板８０８上に作られるトレース（例えば、１３０２）及びリード（例えば、１３０４）を、図１３の部分的アセンブリ１３００の斜視図に示している。
【００５２】
図１４は、ＲＩＰサブアセンブリの側面の横断面図である。段階１２００によって作られる部分的アセンブリ１４００を、図１４の側面図に示している。充填されたバイア（例えば、バイア１４０２）は、基板８０８を貫通して構成要素リード（例えば、リード１４０６）まで延びるものとして示している。
【００５３】
図１５は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。段階１５００を示す図１５では、基板８０８上に、絶縁材料層１５０２及び第２の組のバイア（例えば、バイア１５０４）が形成される。これらのバイアは、基板８０８上のリード（例えば、１５０６）まで延びてこれらを露出させる。
【００５４】
図１６は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。図１６のサブアセンブリ１６００の作製を示す段階では、層１５０２上で、バイア（例えば、１６０２）のめっき及び／又は充填、ならびにトレース（例えば、１６０４）の作製が完成されている。
【００５５】
図１７は、代表的なＲＩＰアセンブリの製造の一段階の横断面図である。このようにして、追加の層を構築することができる。最終的に、図１７の段階１７００に示すように、サブアセンブリ１６００の上層の上に、絶縁材料１７０２が配置される。さらに、材料９０８の下に、ヒートスプレッダ１７０６及びヒートシンク１７０８を取り付けることができる。
【００５６】
図１８は、２つのＲＩＰサブアセンブリの位置合わせ及び接合の横断面図である。絶縁材料１７０２をサブアセンブリ１７０４上に置くことに代わる手段を、図１８の段階１８００及び図１９の段階１９００に示している。図１８では、サブアセンブリ１６００のリード、充填材、及びトレースは、互いに位置合わせされ、次いで接合される。
【００５７】
図１９は、嵌め合わせて完成した１対の２つのＲＩＰサブアセンブリの横断面図で、任意の適切な工程及び材料を使用して（例えば、異方性の伝導性膜を塗布する）結合剤１９０８を添加し、サブアセンブリ１６００をともに接合するステップを示している。図１９には図示しないが、１つのサブアセンブリについて前述して図１７に図示したように、支持体材料１９０４の下及び支持体材料１９０６の上に、ヒートスプレッダ及びヒートシンクを加えることができる。
【００５８】
＜可撓性基板＞
図２０は、可撓性基板上に取り付けられたＬＧＡ構成要素を使用するＲＩＰアセンブリの一部分の横断面図である。図４に類似しているが、いくつかの注目に値する違いがあり、部分的に示したアセンブリ２０００は可撓性基板２０１６の取付けを有し（可撓性基板２０１６は第１の平面２０２２及び第２の平面２０２４を有する）、電気絶縁材料２００４は基板全体にわたって延びず、またバイア（例えば、バイア２０２０）及びトレース（例えば、トレース２０２８）の層は１層しか存在しない。
【００５９】
本発明の可撓性の変形形態を図示する図２０のアセンブリ２０００は、当技術分野では周知のタイプの電気絶縁材料から作製された可撓性基板２０１６上に取り付けられたＬＧＡ構成要素パッケージ２００２（下位構成要素２００６、２００８、２０１０、２０１２、２０１４を含む）を示している。ＢＧＡ、ガルウィング型、もしくは他のＩＣパッケージ構造、又は任意のタイプのディスクリート構成要素を、ＬＧＡ構成要素の代わりに使用できることが、当業者には明らかであろう。図４に示すアセンブリと同様に、図１乃至図３に示すアセンブリに比べて、接続はより簡単であり、はんだを用いず、また高さがより低い。
【００６０】
パッケージ２００２には、電気絶縁材料２００４が付着する。電気絶縁材料２００４は、パッケージ２００２の２面に取り付けたものとして示す。しかし、電気絶縁材料２００４は、パッケージ２００２の１面、パッケージ２００２の３面以上に取り付けても、実際にパッケージ２００２を包んでもよい。電気絶縁材料２００４が塗布されると、このアセンブリの該当する部分に、強度、安定性、構造上の完全性、靭性（すなわち、もろくない）、及び寸法上の安定性を与えることができる。電気絶縁材料２００４は、ガラスクロス又は金属スクリーンなどの適切な材料を含めることによって補強することができる（ある程度のＥＭＩ保護も提供する）。
【００６１】
構成要素パッケージ２００２は、電気構成要素２００６（特許請求の範囲を含めて本出願では集合的に「構成要素」というＩＣ、ディスクリート、又はアナログデバイスなど）と、支持体２００８及び２０１０（有機又はセラミック材料から構成されることが好ましい）と、リード２０１２と、絶縁材料２０１４とを含む。多くの場合製造されて出荷される構成要素パッケージ２００２は、電気絶縁材料２０１４を組み込むが、この従来の特徴は潜在的に、将来除去することができ、したがって、アセンブリ２０００の高さを低減させることができる。支持体２００８及び２０１０、又は存在する場合絶縁材料２０１４のいずれかが、可撓性基板２０１６上に位置する。可撓性基板２０１６は、電気絶縁材料から作製されることが好ましい。パッケージ２００２から延びるリード（例えば、２０１２）を短絡させることが望ましい場合、基板２０１６の一部分又はすべてを電気伝導性材料から作製することができる。
【００６２】
基板２０１６へのリード２０１２及び絶縁材料２０１４の取付けは、接着剤ドットによって、ならびに他の周知の技法によって実現することができる。
【００６３】
１組のバイアが、基板２０１６を貫通して延び、絶縁材料２０１４が存在する場合は絶縁材料２０１４を貫通して延び、そしてリード２０１２などのリードに到達してこれらを露出させる。１組のバイアの一例は、バイア２０２０である。バイア２０２０は、電気伝導性材料（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）でめっき又は充填される。このめっき又は充填材は、リード２０１２と溶解して、電気的かつ機械的結合を形成する。
【００６４】
基板２０１６は、めっきされたパターンマスク（図示せず）を含むことができ、又はこの１組のバイア（例えば、バイア２０２０）内に導入されるめっきもしくは充填材が基板２０１６の下へ延びて、必要な１組のトレースを提供することもできる。他のトレースを作ることもできる。
【００６５】
トレース（例えば、トレース２０２８）及び可撓性基板２０１６には、表面電気絶縁材料２０３２で下地被覆を施す。リード又は電気コネクタは、表面絶縁材料２０３２を越えて延びることができる。これにより、他の電気構成要素又は回路基板との接続を可能にするためのコンタクト表面（図示せず）を提供する。
【００６６】
図には示さないが、図２０を図５と比較すると、アセンブリ２０００は、任意選択の熱放散特徴を含むことができることが明らかである。アセンブリ２０００は、パッケージ２００２及び／又は電気絶縁材料２００４上に、構成要素２００６によって生成される熱を放散するためのヒートスプレッダ５０６及び／又はヒートシンク５０８（どちらも図５に示す）を有することができる。ヒートシンクをヒートスプレッダと接合させるために、熱界面材料（図示せず）を使用することができる。任意選択で、電気絶縁材料２００４は、パッケージ２００２からの熱流を高めるために、その組成内に、二酸化ケイ素（ＳｉＯ2）又は二酸化アルミニウム（ＡｌＯ2）などの熱伝導性（ただし電気的に絶縁性である）材料を含むことができる。図５に示す通り、ヒートスプレッダ５０６及びヒートシンク５０８は、当技術分野では周知の１つ又は複数の物質から作製される場合、アセンブリ２０００に電磁干渉（ＥＭＩ）保護を提供して、静電気の放電から保護するのに役立つことができる。
【００６７】
電気絶縁材料２００４は、アセンブリ２０００が曲げられたときに歪み緩和（すなわち、剛性領域から屈曲領域への遷移）をもたらす先細りした縁部２００５を有することができる。
【００６８】
図２１乃至図２６は、可撓性ＲＩＰアセンブリの製造方法を示す図である。ステップの順序は、本発明の範囲及び趣旨から逸脱することなく変更できることが、当業者には明らかであろう。
【００６９】
再び図８を参照すると、段階８００は、パッケージされた構成要素８０２、８０４、及び８０６を基板８０８上に最初に取り付けるステップを示す。この段階は、類似の構成要素を可撓性基板上に取り付ける際にも同じままである（例えば、図２１の構成要素２１０２、２００２、及び２１０４ならびに可撓性基板２０１６）。これらの構成要素は、スポットもしくは非伝導性接着剤を塗布すること、又は構成要素リードの粘着性膜を可撓性基板２０１６に結合させることを含む当技術分野では周知の複数の異なる技法及び／又は物質によって、定位置に保持することができる。塗布又は結合するための材料は、構成要素を恒久的に保持するのに適したものとすることができる。
【００７０】
図２１に示す段階２１００は、可撓性基板２０１６上に取り付けられた典型的な１組のパッケージされた構成要素（例えば、ガルウィング型の構成要素２１０２、ＬＧＡ構成要素２００２、及びアナログ構成要素２１０４）を包むステップを示す。この段階で、可撓性基板２０１６を、一時的な基部（図示せず）上又はエアクッション上に置くことができる。典型的な構成要素２１０２、２００２、及び２１０４上に、電気絶縁材料２００４及び電気絶縁材料２００４ａが塗布又は外側被覆される。材料２００４及び２００４ａは、可撓性基板２０１６に付着する。材料２００４及び２００４ａは、２１０２などの単一の構成要素、２００２及び２１０４などの２つ以上の構成要素、又は複数の構成要素に取り付け又はこれらを包むことができることに留意されたい。段階２１００の結果、サブアセンブリ２１０６が完成する。
【００７１】
図２２に示す段階２２００は、サブアセンブリ２１０６上に位置合わせされかつ位置決めされた支持要素及び／又は成型デバイス２２０８を示している。
【００７２】
図２３に示すように、段階２３００は、支持要素及び／又は成型デバイス２２０８を加えるステップである。デバイス２２０８は、起伏２３０２及び２３０４それぞれで材料２００４ａ及び２００４に接触する。デバイス２２０８は、材料２００４ａ及び材料２００４を支持及び／又は成型する。材料２００４ａ及び材料２００４が事前に形成されていようと、この段階で成型されようと、デバイス２２０８は、その後の製造段階でサブアセンブリ２１０６を支持する（図２１及び２２参照）。
【００７３】
必要に応じて、段階２３００に続いて、一時的な基部を取り除き、又はエアクッションを停止させることができる。そして再び、必要に応じて、図２４の段階２４００に示すように、サブアセンブリの位置を変えることができる。この段階で、可撓性基板２０１６を貫通してドリルで穴を開ける（バイア２４０２などのバイアを形成する）ことで、リード（リード２０１２など）を露出させる。しかし、バイアを形成する順序及び工程は異なってもよく、例えば、図２１の段階２１００の前に、ドリル又は成型によってバイアを事前に形成することもできる。実際には、一時的な基部又はエアクッションを貫通してドリルで穴を開けることによって、バイアを形成することができる。
【００７４】
図２５に示す段階２５００で、例えば、電気伝導性材料２５０２を用いてバイアのめっき又は充填が行われる。電気伝導性材料２５０２（多くの場合銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）、ならびに他の適切な材料を代わりに使用してもよい）が、当技術分野では周知の任意の工程によって塗布される。めっき又は充填材は、構成要素リードと溶解して、電気的かつ機械的結合を形成する。このめっき又は充填材は、リードを形成することができる。またこの段階で、通常、実際にはめっきすることによって、トレース２５０４などのトレースを形成することができる。
【００７５】
図２６に示す次の段階２６００で、表面電気絶縁又は誘電材料２６０２を塗布することで、めっき又は充填されたバイア（例えば、充填されたバイア材料２５０２）、トレース（例えば、トレース２５０４）、及び可撓性基板２０１６を上塗りする。ある点でリード２６０４ａでありまた別の点でリード２６０４ｂであるリード又は電気コネクタは、表面絶縁材料２６０２を越えて延びることができる。リード２６０４ａ及び２６０４ｂにより、他の電気構成要素又は回路基板との接続が可能になる。この段階では、デバイス２２０８が物理的支持を提供している。デバイス２２０８の代わりに、エアクッションが支持を提供することもできる。段階２６００の終了時点で、デバイス２２０８は取り除かれる。
【００７６】
図２７は、可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示す代表的なＲＩＰアセンブリの横断面図で、完成したアセンブリ２７００を示している。構成要素２１０２、２００２、及び２１０４は絶縁され、材料２００４ａ及び２００４によって可撓性基板２０１６に取り付けられる。絶縁材料２０３２が、可撓性基板２０１６を支持する。
【００７７】
図２８は、可撓性基板上に取り付けられたディスクリート、アナログ、及びＬＧＡ構成要素を示し、またアセンブリの曲げを示す代表的なＲＩＰアセンブリの横断面図で、符号２８０２及び２８０４付近に屈曲点を有する位置にあるアセンブリ２７００を示している。アセンブリ２７００を曲げることで、「スペース（ｒｅａｌ ｅｓｔａｔｅ）」が非常に高価なデバイス（例えば、携帯電話及び手持ち式デバイス）内でアセンブリ２７００を配置することができ、したがって他の種々雑多なデバイス要素の周りに回路を挿入することができる。
【００７８】
＜トレース密度＞
図１０を参照すると、ＲＩＰサブアセンブリは、バイア１００２などのバイアを含んでいる（斜視図は図１１参照）。
【００７９】
図２９は、トレース接続を示す１層のＲＩＰサブアセンブリの斜視図である。ＲＩＰサブアセンブリ２９００の基板２９０６の表面に、充填されたバイアがリード（例えば、リード２９０４）及びトレース（例えば、トレース２９０２）を形成する。
【００８０】
図３０は、１層の非ＲＩＰサブアセンブリの上面図で、はんだ付けした接続を使用する非ＲＩＰサブアセンブリ３０００を示している。プリント回路基板（ＰＣＢ）３００２上で、はんだがリード（例えば、３００４）を覆う。リード間にトレース（例えば、３００６）が形成されるが、ランド縁部間の空間が低減されることによって、その数は制限される。一般に、はんだマスク（図示せず）を使用して、はんだ終端を構成する。
【００８１】
図３１は、ＲＩＰサブアセンブリの図で、電気絶縁材料３１０２が構成要素パッケージ３１０４を包んで構成要素パッケージ３１０４を基板３１１２に取り付けるＲＩＰサブアセンブリ３１００を示している。基板３１１２を貫通して構成要素リード（例えば、リード３１０６）まで延びるバイアが形成されている。バイアは充填又はめっきされ（例えば、充填されたバイア３１１０）、またトレース（例えば、トレース３１０８）が形成されて充填又はめっきされたバイアを接続し、したがって適当な電気経路を形成する。充填されたバイア３１１０は、リード３１０６の領域のうちのわずかな部分だけを覆って、図３０と比較すると、ランド間により多くのトレースを引き回すことを可能にする。はんだが必要とされないためランドの寸法を低減させ、したがって、パッケージ上の引回しの可能性を高め、またしたがって潜在的にパッケージ層の数及び複雑さを低減できるはずであることにも留意されたい。
【００８２】
図３２は、１層のＲＩＰサブアセンブリの上面図で、図３１のサブアセンブリ３１００に類似しているＲＩＰサブアセンブリ３２００の上面図である。基板３２０２は、構成要素パッケージ（図示せず）を覆う。図３０の非ＲＩＰサブアセンブリ３０００とは対照的に、構成要素パッケージリード（例えば、３２０４）は、充填又はめっきされたバイア（例えば、充填されたバイア３２０６）によって部分的に覆われる。トレース（例えば、トレース３２０８ａ及びトレース３２０８ｂ）が、充填又はめっきされたバイアから延びて、適当な電気経路を形成する。下にあるリードの領域のうちの一部だけを覆うことによって、ＲＩＰサブアセンブリでは、非ＲＩＰサブアセンブリよりトレースを高密度に配置することが可能である。これは、図３２のサブアセンブリ３２００を、図３０のサブアセンブリ３０００と比較することによって明らかである。
【００８３】
＜スクリーン含有＞
図４に関して前述の通り、材料４０４は、強度及び安定性を改善するために、金属スクリーン、ガラスクロス、又は他の補強材料を組み込むことができる。
【００８４】
図３３は、ＲＩＰサブアセンブリの上面の写真を示す図で、アセンブリ３３００は、電気絶縁材料３３０２内にスクリーン３３０４を含めるステップを示している。電気絶縁材料３３０２は、構成要素パッケージ（例えば、パッケージ３３０６）を包む。スクリーン３３０４は、強度及び安定性を高める働きをするだけでなく、ヒートスプレッダとして働き、またＥＭＩ保護を提供することもできる。
【００８５】
図３４は、ＲＩＰサブアセンブリを斜視した写真を示す図で、スクリーン３３０４を含めるステップを示すアセンブリ３３００の斜視図である。図３３に示す通り、構成要素パッケージ３３０６は電気絶縁材料３３０２で包まれ、スクリーン３３０４は電気絶縁材料３３０２内に埋め込まれる。
【００８６】
本明細書に詳細に図示及び説明した無はんだ電子アセンブリのための特定のシステム、アセンブリ、及び方法は、本発明の前述の目的を完全に達成することができるが、これは本発明の現在好ましい実施形態であり、したがって本発明によって広く企図される主題を表わしているということ、本発明の範囲は、当業者には明らかになりうる他の実施形態を完全に包含するということ、そして本発明の範囲はしたがって、添付の特許請求の範囲以外の何ものにも限定されず、この特許請求の範囲では、単数の要素への言及は「少なくとも１つ」を意味するということを理解されたい。当業者に知られた又は後に知られることとなる前述の好ましい実施形態要素に対する構造上及び機能上の等価物はすべて、参照により明白に本明細書に組み込まれ、また本特許請求の範囲によって包含されるものとする。さらに、デバイス又は方法は、本特許請求の範囲によって包含されるために、本発明による解決が求められる各問題すべてに対処する必要はない。さらに、本開示内の要素、構成要素、又は方法ステップは、その要素、構成要素、又は方法ステップが特許請求の範囲内に明示的に記載されているかどうかにかかわらず、公衆に供されるものではない。
【特許請求の範囲】
【請求項１】
可撓性基板２０１６と、
少なくとも１つのリード２０１２を有する構成要素パッケージ２００２と、
該構成要素パッケージ２００２を前記可撓性基板２０１６に取り付ける電気絶縁材料２００４と、
前記可撓性基板２０１６を貫通して、前記少なくとも１つのリード２０１２まで延びる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項２】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６と、
第１の組の１つ又は複数のリード２０１２を備え、少なくとも１つの表面を有する少なくとも１つの構成要素２００６と、
該構成要素２００６の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４と、
前記第２の平面２０２４から延びて、前記第１の組の１つ又は複数のリード２０１２を露出させる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項３】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６と、
第１の組の１つ又は複数のリード２０１２を備え、少なくとも１つの表面を有する少なくとも１つの構成要素パッケージ２００２と、
前記少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４と、
前記第２の平面２０２４から延びて、前記第１の組の１つ又は複数のリード２０１２を露出させる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項４】
前記可撓性基板２０１６は、電気的に絶縁性であることを特徴とする請求項３に記載の回路アセンブリ。
【請求項５】
前記第１の電気絶縁材料２００４は、前記構成要素パッケージ２００２を包むことを特徴とする請求項３に記載の回路アセンブリ。
【請求項６】
前記第１の電気絶縁材料２００４は、先細りした縁部２００５を有することを特徴とする請求項３に記載の回路アセンブリ。
【請求項７】
前記第１の電気絶縁材料２００４は、熱伝導性であることを特徴とする請求項３に記載の回路アセンブリ。
【請求項８】
前記アセンブリは、ヒートスプレッダをさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項９】
前記アセンブリは、ヒートシンクをさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項１０】
前記第１の組の１つ又は複数のリード２０１２に電気的に接続する電気伝導性材料で充填された前記少なくとも１つのバイア２０２０をさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項１１】
前記伝導性材料は、銅、銀、アルミニウム、金、スズ、金属合金、電気伝導性膜、電気伝導性接着剤、及び電気伝導性インクからなる群から選択されることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１２】
前記伝導性材料は、前記可撓性基板２０１６にメッキされることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１３】
前記伝導性材料は、前記可撓性基板２０１６上に印刷されることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１４】
前記伝導性材料は、前記可撓性基板２０１６上に第２の組の１つ又は複数のリードを形成することを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１５】
前記伝導性材料は、前記可撓性基板２０１６上に１組の１つ又は複数のトレース２０２８を形成することを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１６】
前記第２の平面２０２４上に、前記少なくとも１つのバイア２０２０のうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１７】
前記第２の平面２０２４上に、前記第２の組の少なくとも１つのリードのうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１４に記載の回路アセンブリ。
【請求項１８】
前記第２の平面２０２４上に、前記少なくとも１つのトレース２０２８のうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１５に記載の回路アセンブリ。
【請求項１９】
可撓性基板２０１６上に、少なくとも１つの構成要素パッケージ２００２を配置するステップ８００であって、前記構成要素パッケージ２００２が少なくとも１つの表面を有し、前記可撓性基板２０１６が第１の平面２０２２及び第２の平面２０２４を有し、また前記少なくとも１つの構成要素パッケージ２００２が前記第１の平面２０２２と接触する、ステップ８００と、
前記少なくとも１つの構成要素パッケージ２００２の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４を塗布するステップ２１００であって、前記第１の電気絶縁材料２００４が前記第１の平面２０２２上で先細り縁部２００５を形成して、前記第１の平面２０２２のうちの少なくとも１つの区分を露出させる、ステップ２１００と、
前記可撓性基板２０１６の前記第２の平面２０２４を貫通して第１の組の少なくとも１つのバイア２４０２を形成し、前記少なくとも１つの構成要素パッケージ２００２の１組の少なくとも１つのリード２０１２を露出させるステップ２４００と
を有することを特徴とする回路アセンブリの製造方法。
【請求項２０】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６を、一時的な支持体上に配置するステップであって、前記第２の平面２０２４が前記一時的な支持体と接触する、ステップと、
少なくとも１つの表面を有する少なくとも１つの構成要素パッケージ２００２を、前記第１の平面２０２２と接触するように配置するステップ８００と、
前記少なくとも１つの構成要素パッケージ２００２の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４を塗布するステップ２１００であって、前記第１の電気絶縁材料２００４が前記第１の平面２０２２上で先細り縁部２００５を形成する、ステップ２１００と、
１つ又は複数の構成要素支持体２２０８を、第１の電気絶縁材料２００４上及び前記少なくとも１つの構成要素パッケージ上に配置するステップ２３００であって、前記１つ又は複数の構成要素支持体２２０８が、前記第１の電気絶縁材料２００４を一時的に支持して前記第１の平面２０２２に一時的に接続する、ステップ２３００と、
前記一時的な支持体を取り除くステップと、
前記第２の平面２０２４を貫通して第１の組の少なくとも１つのバイア２４０２を形成し、前記少なくとも１つの構成要素パッケージ２００２の１組の少なくとも１つのリード２０１２を露出させるステップ２４００と、
前記１つ又は複数の構成要素支持体２２０８を取り除くステップと
を有することを特徴とする回路アセンブリの製造方法。
【請求項２１】
前記少なくとも１つのバイア２４０２を電気伝導性材料２５０２で充填するステップ２５００をさらに有することを特徴とする請求項２０に記載の回路アセンブリの製造方法。
【請求項２２】
前記第２の平面２０２４上に、前記電気伝導性材料２５０２を覆う第２の電気絶縁材料２０３２を配置するステップ２６００をさらに有することを特徴とする請求項２１に記載の回路アセンブリの製造方法。
【請求項２３】
前記第１の電気絶縁材料２００４を前記１つ又は複数の構成要素支持体２２０８を用いて成型するステップをさらに有することを特徴とする請求項２０に記載の回路アセンブリの製造方法。
【請求項２４】
前記第１の組の少なくとも１つのバイア２４０２を電気伝導性材料２５０２で充填するステップ２５００をさらに有することを特徴とする請求項１９に記載の回路アセンブリの製造方法。
【請求項２５】
前記伝導性材料は、銅、銀、アルミニウム、金、スズ、金属合金、電気伝導性膜、電気伝導性接着剤、及び電気伝導性インクからなる群から選択されることを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２６】
前記電気伝導性材料は、第２の組の少なくとも１つのリードを形成することを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２７】
前記電気伝導性材料は、１組の少なくとも１つのトレース２５０４を形成することを特徴とする請求項２６に記載の回路アセンブリの製造方法。
【請求項２８】
前記第２の平面２０２４上に、前記電気伝導性材料２５０２を覆う第２の電気絶縁材料２６０２の層を形成するステップ２６００をさらに有することを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２９】
請求項１９に記載の工程によって製造されることを特徴とする電子製品。
【請求項３０】
前記第１の平面２０２２の前記少なくとも１つの区分で、前記回路アセンブリを曲げるステップをさらに有することを特徴とする請求項１９に記載の回路アセンブリの製造方法。
【請求項３１】
少なくとも１つの構成要素パッケージ３１０４の少なくとも１つのバイア及び少なくとも１つのリード３１０６を備えるＲＩＰサブアセンブリであって、前記少なくとも１つのバイアは、基板３１１２を貫通して延び、前記少なくとも１つの構成要素パッケージ３１０４の前記少なくとも１つのリード３１０６の領域全体より小さな部分を露出させることを特徴とするＲＩＰサブアセンブリ。
【請求項３２】
包むための電気絶縁材料３３０２は、少なくとも１つの金属スクリーン３３０４を組み込むことを特徴とするＲＩＰサブアセンブリ。
【請求項１】
可撓性基板２０１６と、
少なくとも１つのリード２０１２を有する構成要素パッケージ２００２と、
該構成要素パッケージ２００２を前記可撓性基板２０１６に取り付ける電気絶縁材料２００４と、
前記可撓性基板２０１６を貫通して、前記少なくとも１つのリード２０１２まで延びる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項２】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６と、
第１の組の１つ又は複数のリード２０１２を備え、少なくとも１つの表面を有する少なくとも１つの構成要素２００６と、
該構成要素２００６の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４と、
前記第２の平面２０２４から延びて、前記第１の組の１つ又は複数のリード２０１２を露出させる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項３】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６と、
第１の組の１つ又は複数のリード２０１２を備え、少なくとも１つの表面を有する少なくとも１つの構成要素パッケージ２００２と、
前記少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４と、
前記第２の平面２０２４から延びて、前記第１の組の１つ又は複数のリード２０１２を露出させる少なくとも１つのバイア２０２０と
を備えることを特徴とする回路アセンブリ２０００。
【請求項４】
前記可撓性基板２０１６は、電気的に絶縁性であることを特徴とする請求項３に記載の回路アセンブリ。
【請求項５】
前記第１の電気絶縁材料２００４は、前記構成要素パッケージ２００２を包むことを特徴とする請求項３に記載の回路アセンブリ。
【請求項６】
前記第１の電気絶縁材料２００４は、先細りした縁部２００５を有することを特徴とする請求項３に記載の回路アセンブリ。
【請求項７】
前記第１の電気絶縁材料２００４は、熱伝導性であることを特徴とする請求項３に記載の回路アセンブリ。
【請求項８】
前記アセンブリは、ヒートスプレッダをさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項９】
前記アセンブリは、ヒートシンクをさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項１０】
前記第１の組の１つ又は複数のリード２０１２に電気的に接続する電気伝導性材料で充填された前記少なくとも１つのバイア２０２０をさらに備えることを特徴とする請求項３に記載の回路アセンブリ。
【請求項１１】
前記伝導性材料は、銅、銀、アルミニウム、金、スズ、金属合金、電気伝導性膜、電気伝導性接着剤、及び電気伝導性インクからなる群から選択されることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１２】
前記伝導性材料は、前記可撓性基板２０１６にメッキされることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１３】
前記伝導性材料は、前記可撓性基板２０１６上に印刷されることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１４】
前記伝導性材料は、前記可撓性基板２０１６上に第２の組の１つ又は複数のリードを形成することを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１５】
前記伝導性材料は、前記可撓性基板２０１６上に１組の１つ又は複数のトレース２０２８を形成することを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１６】
前記第２の平面２０２４上に、前記少なくとも１つのバイア２０２０のうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１０に記載の回路アセンブリ。
【請求項１７】
前記第２の平面２０２４上に、前記第２の組の少なくとも１つのリードのうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１４に記載の回路アセンブリ。
【請求項１８】
前記第２の平面２０２４上に、前記少なくとも１つのトレース２０２８のうちの少なくとも１つを覆う第２の電気絶縁材料２０３２をさらに備えることを特徴とする請求項１５に記載の回路アセンブリ。
【請求項１９】
可撓性基板２０１６上に、少なくとも１つの構成要素パッケージ２００２を配置するステップ８００であって、前記構成要素パッケージ２００２が少なくとも１つの表面を有し、前記可撓性基板２０１６が第１の平面２０２２及び第２の平面２０２４を有し、また前記少なくとも１つの構成要素パッケージ２００２が前記第１の平面２０２２と接触する、ステップ８００と、
前記少なくとも１つの構成要素パッケージ２００２の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４を塗布するステップ２１００であって、前記第１の電気絶縁材料２００４が前記第１の平面２０２２上で先細り縁部２００５を形成して、前記第１の平面２０２２のうちの少なくとも１つの区分を露出させる、ステップ２１００と、
前記可撓性基板２０１６の前記第２の平面２０２４を貫通して第１の組の少なくとも１つのバイア２４０２を形成し、前記少なくとも１つの構成要素パッケージ２００２の１組の少なくとも１つのリード２０１２を露出させるステップ２４００と
を有することを特徴とする回路アセンブリの製造方法。
【請求項２０】
第１の平面２０２２及び第２の平面２０２４を有する可撓性基板２０１６を、一時的な支持体上に配置するステップであって、前記第２の平面２０２４が前記一時的な支持体と接触する、ステップと、
少なくとも１つの表面を有する少なくとも１つの構成要素パッケージ２００２を、前記第１の平面２０２２と接触するように配置するステップ８００と、
前記少なくとも１つの構成要素パッケージ２００２の少なくとも１つの表面を前記第１の平面２０２２に取り付ける第１の電気絶縁材料２００４を塗布するステップ２１００であって、前記第１の電気絶縁材料２００４が前記第１の平面２０２２上で先細り縁部２００５を形成する、ステップ２１００と、
１つ又は複数の構成要素支持体２２０８を、第１の電気絶縁材料２００４上及び前記少なくとも１つの構成要素パッケージ上に配置するステップ２３００であって、前記１つ又は複数の構成要素支持体２２０８が、前記第１の電気絶縁材料２００４を一時的に支持して前記第１の平面２０２２に一時的に接続する、ステップ２３００と、
前記一時的な支持体を取り除くステップと、
前記第２の平面２０２４を貫通して第１の組の少なくとも１つのバイア２４０２を形成し、前記少なくとも１つの構成要素パッケージ２００２の１組の少なくとも１つのリード２０１２を露出させるステップ２４００と、
前記１つ又は複数の構成要素支持体２２０８を取り除くステップと
を有することを特徴とする回路アセンブリの製造方法。
【請求項２１】
前記少なくとも１つのバイア２４０２を電気伝導性材料２５０２で充填するステップ２５００をさらに有することを特徴とする請求項２０に記載の回路アセンブリの製造方法。
【請求項２２】
前記第２の平面２０２４上に、前記電気伝導性材料２５０２を覆う第２の電気絶縁材料２０３２を配置するステップ２６００をさらに有することを特徴とする請求項２１に記載の回路アセンブリの製造方法。
【請求項２３】
前記第１の電気絶縁材料２００４を前記１つ又は複数の構成要素支持体２２０８を用いて成型するステップをさらに有することを特徴とする請求項２０に記載の回路アセンブリの製造方法。
【請求項２４】
前記第１の組の少なくとも１つのバイア２４０２を電気伝導性材料２５０２で充填するステップ２５００をさらに有することを特徴とする請求項１９に記載の回路アセンブリの製造方法。
【請求項２５】
前記伝導性材料は、銅、銀、アルミニウム、金、スズ、金属合金、電気伝導性膜、電気伝導性接着剤、及び電気伝導性インクからなる群から選択されることを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２６】
前記電気伝導性材料は、第２の組の少なくとも１つのリードを形成することを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２７】
前記電気伝導性材料は、１組の少なくとも１つのトレース２５０４を形成することを特徴とする請求項２６に記載の回路アセンブリの製造方法。
【請求項２８】
前記第２の平面２０２４上に、前記電気伝導性材料２５０２を覆う第２の電気絶縁材料２６０２の層を形成するステップ２６００をさらに有することを特徴とする請求項２４に記載の回路アセンブリの製造方法。
【請求項２９】
請求項１９に記載の工程によって製造されることを特徴とする電子製品。
【請求項３０】
前記第１の平面２０２２の前記少なくとも１つの区分で、前記回路アセンブリを曲げるステップをさらに有することを特徴とする請求項１９に記載の回路アセンブリの製造方法。
【請求項３１】
少なくとも１つの構成要素パッケージ３１０４の少なくとも１つのバイア及び少なくとも１つのリード３１０６を備えるＲＩＰサブアセンブリであって、前記少なくとも１つのバイアは、基板３１１２を貫通して延び、前記少なくとも１つの構成要素パッケージ３１０４の前記少なくとも１つのリード３１０６の領域全体より小さな部分を露出させることを特徴とするＲＩＰサブアセンブリ。
【請求項３２】
包むための電気絶縁材料３３０２は、少なくとも１つの金属スクリーン３３０４を組み込むことを特徴とするＲＩＰサブアセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公表番号】特表２０１２−５０３３０１（Ｐ２０１２−５０３３０１Ａ）
【公表日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１０−５１９２８５（Ｐ２０１０−５１９２８５）
【出願日】平成２０年９月１５日（２００８．９．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７６４３６
【国際公開番号】ＷＯ２００９／０１８５８６
【国際公開日】平成２１年２月５日（２００９．２．５）
【出願人】（３１００１８８６９）
【Ｆターム（参考）】
【公表日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２０年９月１５日（２００８．９．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７６４３６
【国際公開番号】ＷＯ２００９／０１８５８６
【国際公開日】平成２１年２月５日（２００９．２．５）
【出願人】（３１００１８８６９）
【Ｆターム（参考）】
[ Back to top ]