液晶パネル、液晶表示装置、及びその製造方法

【課題】最上層に共通電極が形成された横電界方式の液晶パネルの製造工程において、露光の回数を低減する。
【解決手段】ゲート配線４０は、画素電極７０と同じ材料で形成され且つ画素電極７０と同じ層に位置する下ゲート配線４０ａと、当該下ゲート配線４０ｂに積層され、透明導電材料よりも導電率の高い材料で形成された上ゲート配線４０ｂと、を含む２層構造を有している。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶パネルに関し、特に、その製造過程での露光の回数を抑える技術に関する。
【背景技術】
【０００２】
横電界方式の液晶パネルでは、薄膜トランジスタが形成された一方の基板に、画素電極と共通電極（対向電極）の双方が形成されている。下記特許文献１に開示されるように、この種の液晶パネルには、配向膜を除く最上層に共通電極が形成され、共通電極よりも下層に画素電極や信号線などの他の導体層が形成されたタイプがある。このタイプによれば、映像信号線（ドレイン配線）に印加される電圧によって生じる電界を共通電極で遮蔽できる。その結果、電界の影響を隠すブラックマトリックスを細くでき、画素の開口率を向上できるなどのメリットが得られる。
【０００３】
液晶パネルの基板は一般的にフォトリソグラフィー法によって製造される。フォトリソグラフィー法においては、絶縁膜や導体膜上に露光工程によってレジスト膜がパターニングされ、そのレジスト膜をマスクとして絶縁膜等がエッチングされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第ＷＯ０１／０１８５９７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、露光工程は、フォトマスクが高価であることに起因して、多くのコストを要する。そのため、液晶パネルの製造過程においては、露光の回数が少ない方が望ましい。
【０００６】
本発明は上記課題に鑑みてなされたものであって、一方の基板に画素電極及び共通電極が形成されるとともに、共通電極より低い層に画素電極や信号線などが形成された液晶パネル、液晶表示装置、及びその製造方法において、製造において必要とされる露光の回数を低減することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決する本発明に係る液晶パネルは、液晶を挟む２つの基板を有している。一方の基板には、薄膜トランジスタと、透明導電材料で形成された画素電極と、透明導電材料で形成された共通電極とが形成されている。前記画素電極、前記薄膜トランジスタ、及び前記薄膜トランジスタに接続される配線は、前記共通電極よりも低い層に位置している。そして、前記薄膜トランジスタに接続されるゲート配線は、前記画素電極と同じ材料で形成され且つ前記画素電極と同じ層に位置する下配線と、当該下配線に積層され、前記透明導電材料よりも導電率の高い材料で形成された上配線とを含む２層構造を有している。
【０００８】
また、上記課題を解決するために、本発明に係る液晶表示装置は上記液晶パネルを備えている。
【０００９】
本発明によれば、ゲート配線と画素電極とを形成する工程において、多階調マスクを利用した露光をレジスト膜に対して行うことができるようになる。その結果、１回の露光工程でゲート配線と画素電極の双方を形成できるようになり、露光工程の回数を低減することが可能となる。
【００１０】
また、本発明の一態様では、前記薄膜トランジスタは、前記ゲート配線と前記画素電極とを被覆する第１絶縁膜の上側に形成された電極を含み、前記共通電極は前記第１絶縁膜上に形成された第２絶縁膜上に形成されてもよい。そして、前記共通電極と同じ層には、当該共通電極と同じ材料で形成され、且つ前記薄膜トランジスタの前記電極と前記画素電極とにコンタクトホールを介して接続される連結導体が形成されてもよい。この形態によれば、露光工程の回数を増すことなく、連結導体を形成できるようになる。この態様では、前記薄膜トランジスタの前記電極の一部は前記画素電極の上方に位置し、前記コンタクトホールの内側には前記電極の前記一部と前記画素電極の一部とが位置し、前記連結導体は前記コンタクトホールにおいて前記電極の前記一部と前記画素電極の前記一部とに接続されてもよい。こうすることによって連結導体を小さくできるので、画素の開口率を向上できる。
【００１１】
また、本発明の一態様では、前記共通電極よりも低い層には、当該共通電極にコンタクトホールを介して接続される補助共通配線が形成されてもよい。そして、前記補助共通配線は、前記画素電極及び前記下配線と同じ層に位置し且つ前記画素電極と同じ材料で形成された下補助配線と、前記上配線と同じ材料で形成され、前記下補助配線に積層された上補助配線とを含む２層構造を有してもよい。この態様によれば、補助共通配線によって共通電極の抵抗を下げることができる。また、露光工程の回数を増やすことなく補助共通配線を形成できる。
【００１２】
また、本発明の一態様では、前記共通電極上には、当該共通電極の材料よりも高い導電率を有する材料で形成された補助共通配線が形成されてもよい。この態様によれば、補助共通配線によって共通電極の抵抗を下げることができる。また、露光工程の回数を増やすことなく補助共通配線を形成できる。
【００１３】
また、本発明の一態様では、前記共通電極よりも低い層に、前記薄膜トランジスタに接続され且つ映像信号が印加されるドレイン配線が形成されもよい。そして、前記ドレイン配線と同じ層に、前記共通電極よりも高い導電率を有する材料で形成され、且つ、前記共通電極とコンタクトホールを介して接続される補助共通配線が形成されてもよい。この態様によれば、共通電極の抵抗を下げることができる。
【００１４】
また、この態様においては、前記薄膜トランジスタは半導体層で形成されたチャネル部を含み、前記ドレイン配線及び前記補助共通配線は、前記半導体層と、前記半導体層に積層された導体層とを含む２層構造を有してもよい。こうすることにより、チャネル部とドレイン配線と補助共通配線とを形成する工程において、多階調マスクを利用した露光をレジスト膜に対して行うことができるようになる。その結果、１回の露光工程でチャネル部とドレイン配線と補助共通配線とを形成できるようになり、露光工程の回数を低減できる。
【００１５】
また、本発明の一態様では、前記共通電極は、その一部が前記薄膜トランジスタに接続され且つ映像信号が印加されるドレイン配線の上方に位置するように形成されてもよい。この形態によれば、ドレイン配線によって生じる電界を共通電極で遮蔽できる。
【００１６】
また、この態様では、前記共通電極の前記一部と前記ドレイン配線との間には、第２絶縁膜と、前記第２絶縁膜よりも誘電率の低い材料で形成された付加絶縁部とが形成されてもよい。こうすることで、ドレイン配線と共通電極との間の容量を低減できる。
【００１７】
この態様では、さらに、前記付加絶縁部は前記第２絶縁膜に対するエッチング処理でレジスト膜として機能し得る材料で形成されてもよい。こうすることで、露光工程の回数を増やすことなく付加絶縁部を形成できる。
【００１８】
上記課題を解決するために、本発明に係る液晶パネルの製造方法は、前記画素電極を形成するための透明導電膜に、前記透明導電膜よりも導電率の高い導体膜を積層する工程と、前記導体膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングする工程であって、前記画素電極に対応してパターニングされた第１レジスト膜と、前記薄膜トランジスタに接続されたゲート配線に対応してパターニングされ、前記第１レジスト膜よりも厚い第２レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、前記第１レジスト膜と前記第２レジスト膜とを用いて、前記透明導電膜から前記画素電極を形成するとともに、前記透明導電膜と前記導体膜とから前記ゲート配線を形成する工程と、を含む。
【００１９】
本発明によれば、１回の露光工程でゲート配線と画素電極の双方を形成できるようになり、露光工程の回数を低減することが可能となる。
【００２０】
また、本発明の一態様では、前記画素電極と前記ゲート配線とを被覆する第１絶縁膜を形成する工程と、前記薄膜トランジスタを構成する電極を前記第１絶縁膜の上側に形成する工程と、前記薄膜トランジスタの前記電極を被覆するように前記第１絶縁膜の上側に第２絶縁膜を積層する工程と、前記第２絶縁膜上に透明導電膜を形成する工程と、前記画素電極と前記薄膜トランジスタの前記電極とにコンタクトホールを介して接続する連結導体と、前記共通電極とを、前記透明導電膜から形成する工程と、をさらに含んでもよい。この態様によれば、露光工程の回数を増やすことなく、連結導体を形成できる。
【００２１】
また、本発明の一態様では、前記第２レジスト膜は、前記ゲート配線に加えて、前記共通電極と接続するための補助共通配線に対応してパターニングされてもよい。この態様によれば、露光工程の回数を増やすことなく、補助共通配線を形成できる。
【００２２】
また、本発明の一態様では、前記共通電極を形成するための透明導電膜に、当該透明導電膜よりも導電率の高い導体膜を積層する工程と、前記導体膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングする工程であって、前記共通電極に対応してパターニングされた第３レジスト膜と、前記共通電極上に形成される補助共通配線に対応してパターニングされ、前記第３レジスト膜よりも厚い第４レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、前記第３レジスト膜と前記第４レジスト膜とを用いて、前記透明導電膜から前記共通電極を形成するとともに、前記導体膜から前記補助共通配線を形成する工程と、をさらに含んでもよい。この態様によれば、露光工程の回数を増やすことなく、補助共通配線を形成できる。
【００２３】
また、本発明の一態様では、前記薄膜トランジスタのチャネル部を形成するための半導体層に導体膜を積層する工程と、前記導体膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングする工程であって、前記チャネル部に対応してパターニングされた第５レジスト膜と、前記薄膜トランジスタに接続されるドレイン配線と前記ドレイン配線に沿って形成される補助共通配線に対応してパターニングされ、前記第５レジスト膜よりも厚い第６レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、前記第５レジスト膜と前記第６レジスト膜とを利用して、前記半導体層から前記チャネル部を形成するとともに、前記半導体層と前記導体膜から前記ドレイン配線と前記補助共通配線とを形成する工程と、をさらに含んでもよい。この態様によれば、この態様によれば、露光工程の回数を増やすことなく、補助共通配線を形成できる。
【００２４】
本発明の一態様では、前記薄膜トランジスタに接続されるドレイン配線を被覆する第１絶縁膜を形成する工程と、前記第１絶縁膜の上側に第２絶縁膜を形成する工程と、前記第２絶縁膜よりも低い誘電率を有するレジスト膜を前記第２絶縁膜上に形成する工程と、前記レジスト膜をパターニングする工程であって、前記ドレイン配線の上方に他の部分に比べて厚い部分を有するレジスト膜を、多階調マスクを用いた露光によって形成する工程と、前記レジスト膜の前記厚い部分を除いて、当該レジスト膜を除去する工程と、前記レジスト膜の前記厚い部分と前記第２絶縁膜とに前記共通電極を形成する工程と、をさらに含んでもよい。この態様によれば、露光工程の回数を増やすことなく、共通電極とドレイン配線との間に誘電率の低い絶縁部を形成できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る液晶パネルの分解斜視図である。
【図２】上記液晶パネルを構成する一方の透明基板に形成された画素の平面図である。
【図３】図２に示すＩＩＩ−ＩＩＩ線を切断面とする、上記液晶パネルの断面図である。
【図４】図２に示すＩＶ−ＩＶ線を切断面とする、上記液晶パネルの断面図である。
【図５】第１基板の製造工程における第1の露光工程を説明する為の図である。
【図６】上記第１基板の製造工程における第２の露光工程を説明する為の図である。
【図７】上記第１基板の製造工程における第３の露光工程を説明する為の図である。
【図８】上記第３の露光工程を説明する為の図である。
【図９】上記第３の露光工程を説明する為の図である。
【図１０】上記第１基板の製造工程における第４の露光工程を説明する為の図である。
【図１１】図３で示されるソース電極と画素電極との連結構造の他の例である。
【図１２】本発明の第２の実施形態に係る液晶パネルが備える第１基板の平面図である。
【図１３】図１２に示す第1基板の断面図である。同図は図１２のＸＩＩＩ−ＸＩＩＩ線で示される面を切断面としている。
【図１４】図１２に示す第1基板の断面図である。同図は図１２のＸＩＶ−ＸＩＶ線で示される面を切断面としている。
【図１５】本発明の第３の実施形態に係る液晶パネルが備える第１基板の平面図である。
【図１６】図１５に示す第1基板の断面図である。同図は図１５のＸＶＩ−ＸＶＩ線で示される面を切断面としている。
【図１７】図１５に示す第1基板の断面図である。同図は図１５のＸＶＩＩ−ＸＶＩＩ線で示される面を切断面としている。
【図１８Ａ】第３の実施形態に係る第1基板の製造工程を示す図である。
【図１８Ｂ】第３の実施形態に係る第1基板の製造工程を示す図である。
【図１８Ｃ】第３の実施形態に係る第1基板の製造工程を示す図である。
【図１８Ｄ】第３の実施形態に係る第1基板の製造工程を示す図である。
【図１９】本発明の第４の実施形態に係る液晶パネルが備える第１基板の平面図である。
【図２０】図１９に示す第1基板の断面図であり、同図は図１９のＸＸ−ＸＸ線で示される線を切断面としている。
【図２１】図１９に示す第1基板の断面図であり、同図は図１９のＸＸＩ−ＸＸＩ線で示される線を切断面としている。
【図２２】本発明の第５の実施形態に係る液晶パネルの断面図である。同図は図２のＩＩＩ−ＩＩＩ線で示される切断面と同じ面を切断面としている。
【図２３】上記第５の実施形態に係る液晶パネルの断面図である。同図は図２のＩＶ−ＩＶ線で示される切断面と同じ面を切断面としている。
【図２４】上記第５の実施形態において、付加絶縁部を形成する工程を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の一実施形態について図面を参照しながら説明する。図１は発明の実施形態に係る液晶表示装置の分解斜視図である。
【００２７】
図１に示すように、液晶表示装置は液晶パネル１０を有している。また、液晶表示装置は、液晶パネル１０の外周縁を挟む上フレーム１２と下フレーム１４と、を有している。液晶パネル１０はこれらフレーム１２，１４によって支持される。また、液晶表示装置はバックライトユニット（不図示）を備えている。バックライトユニットは液晶パネル１０の裏面側に配置され、当該液晶パネル１０の裏面に光を照射する。
【００２８】
図２は液晶パネル１０を構成する一方の透明基板１６に形成された画素の平面図である。図３と図４は液晶パネル１０の断面図である。図３は図２に示すＩＩＩ−ＩＩＩ線を切断面とする断面図であり、図４は図２に示すＩＶ−ＩＶ線を切断面とする断面図である。
【００２９】
図３及び図４に示すように、液晶パネル１０は互いに向き合う第１基板１６と第２基板１８とを有している。これら２つの基板は透明基板（例えば、ガラス基板）である。第１基板１６と第２基板１８は液晶２０を挟むように配置されている。第１基板１６の液晶２０とは反対側の面と、第２基板１８の液晶２０とは反対側の面とには、偏光板２２がクロスニコル状態で貼り付けられている。
【００３０】
第２基板１８の液晶２０側の面にブラックマトリックス１３０が形成されている。ブラックマトリックス１３０は、例えば、黒顔料やカーボンを含む樹脂や、金属クロム、ニッケルなど遮光性の高い材料で形成される。ブラックマトリックス１３０は、第１基板１６に形成された後述する薄膜トランジスタ５０のチャネル部５３への光の進行を防ぐ機能を有している。また、ここで説明する例では、図４に示すように、ブラックマトリックス１３０は第１基板１６に形成された後述するドレイン配線５２の上方に位置し、当該ドレイン配線５２に沿って形成されている。
【００３１】
第２基板１８の液晶２０側の面にはさらにカラーフィルタ１００が形成されている。カラーフィルタ１００は複数色（例えば、赤、緑、青の３色）の着色膜で形成されている。
【００３２】
また、第２基板１８の液晶２０側にはカラーフィルタ１００を被覆するオーバーコート膜１２０が形成されている。第２基板１８の液晶２０側の表面はオーバーコート膜１２０によって保護されている。
【００３３】
第1基板１６について説明する。なお、以下の説明では、液晶２０に向いた方向を上方向とする。
【００３４】
第１基板１６の液晶２０側の面（上側の面）には、図２及び図３に示すように、液晶２０の駆動を制御するスイッチとして機能する複数の薄膜トランジスタ（以下、ＴＦＴ）５０が形成されている。ＴＦＴ５０は、非晶質シリコンや微結晶シリコンなどの半導体層で形成されるチャネル部５３と、チャネル部５３を挟んで互いに反対側に位置するドレイン電極５２とソース電極５４とを有している。なお、本実施形態では、チャネル部５３が間に配置される２つの電極５２，５４のうち後述する画素電極７０に接続される電極を、ソース電極５４とし、他方の電極５４をドレイン電極とする。
【００３５】
第１基板１６には、図２に示すように、ＴＦＴ５０に接続された複数のゲート配線４０が形成されている。この例では、ゲート配線４０の上方に、ドレイン電極５２、ソース電極５４、チャネル部５３が位置している。そのため、ゲート配線４０の一部が、ＴＦＴ５０のゲート電極として機能している。ゲート配線４０にはＴＦＴ５０をオン／オフするための走査信号（ゲート電圧）が印加される。
【００３６】
図４に示すように、第１基板１６にはドレイン電極５２に接続される複数のドレイン配線５６が形成されている。ドレイン配線５６には映像信号（各画素の階調値を表す電圧信号）が印加される。複数のゲート配線４０と複数のドレイン配線５６は格子状に形成されている。すなわち、複数のゲート配線４０は各ドレイン配線５６と概ね直交するように形成されている。隣接する２つのゲート配線４０と隣接する２つのドレイン配線５６とによって囲まれる領域が１つの画素を構成し、各画素にＴＦＴ５０が設けられている。
【００３７】
液晶パネル１０は横電界方式（より具体的には、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式）で液晶２０を駆動するパネルであり、第１基板１６に画素電極７０と画素電極７０に対向する共通電極８０の双方が形成されている。これら画素電極７０と共通電極８０はいずれも透明導電材料（例えば、酸化インジウム錫（ＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ））や、酸化インジウム亜鉛で形成されている。
【００３８】
画素電極７０には、ドレイン配線５６とＴＦＴ５０とを介して映像信号が印加される。画素電極７０は平面視で略矩形であり、その大きさは１つの画素の大きさに対応している。
【００３９】
図２に示すように、共通電極８０は共通配線８２を含んでいる。ここで説明する例では、図４に示すように、共通配線８２はドレイン配線５６の上方に位置し、且つ、ドレイン配線５６に沿って形成されている。共通配線８２は、共通電極８０の、画素電極７０に対向する部分を接続している。これにより、共通電極８０の全体が概ね同電位となっている。
【００４０】
共通電極８０の画素電極７０と対向する部分には、複数のスリットが形成されている。図２に示す例では、各スリットはドレイン配線５６に沿った方向に細長い。また、各スリットは、その中途部で屈曲しており、中途部に対して一方側（図２において上側）の部分と他方側（図２において下側）の部分はラビング方向に対する角度が異なっている。
【００４１】
画素電極７０と、ＴＦＴ５０、及び、ＴＦＴ５０に接続される配線（具体的には、ゲート配線４０及びドレイン配線５６）は、共通電極８０よりも下層（第１基板１６に近い層）に位置している。ここで説明する例では、図３に示すように、共通電極８０が、配向膜（不図示）を除く最も上の層（最も液晶２０に近い層）に形成されている。
【００４２】
図３に示すように、ゲート配線４０は２層構造を有している。すなわち、ゲート配線４０は下ゲート配線４０ａと上ゲート配線４０ｂとを有している。下ゲート配線４０ａは画素電極７０と同じ透明導電材料で形成され、且つ、画素電極７０と同じ層に位置している。すなわち、画素電極７０と下ゲート配線４０ａは、いずれも第１基板１６上に位置している。上ゲート配線４０ｂは下ゲート配線４０ａに積層されている。下ゲート配線４０ａは上ゲート配線４０ｂに相応した形状にパターニングされている。そして、上ゲート配線４０ｂの全体が下ゲート配線４０ａ上に位置し、下ゲート配線４０ａに接触している。このようなゲート配線４０の２層構造によって、後述する製造方法が可能となっている。
【００４３】
上ゲート配線４０ｂは下ゲート配線４０ａや画素電極７０の材料とは異なる材料で形成されている。具体的には、上ゲート配線４０ｂは、画素電極７０等を形成する透明導電材料よりも高い導電率を有する金属で形成されている。例えば、上ゲート配線４０ｂは銅や、モリブデン、アルミニウムなどで形成されている。そのため、ゲート配線４０全体の抵抗を小さくできている。
【００４４】
図３に示すように、ゲート配線４０と画素電極７０の上側には、これらを被覆するゲート絶縁膜４２が形成されている。ゲート絶縁膜４２は、半導体酸化物（酸化シリコン（ＳｉＯ２））や、半導体窒化物（窒化シリコン（ＳｉＮｘ））などの無機材料で形成されている。
【００４５】
図３に示すように、ＴＦＴ５０のチャネル部５３、ソース電極５４及びドレイン電極５２は、ゲート絶縁膜４２の上側に形成されている。この例では、これらチャネル部５３等はゲート絶縁膜４２上に形成されている。
【００４６】
図４に示すように、ドレイン電極５２に接続されるドレイン配線５６もゲート絶縁膜４２の上側に形成されている。ここでは、ドレイン配線５６は電極５２，５４と同じ層に位置し、ゲート絶縁膜４２上に形成されている。
【００４７】
図３及び図４に示すように、ソース電極５４、ドレイン電極５２、及びドレイン配線５６は、チャネル部５３を形成するための半導体層６０と、半導体層６０に積層された導体層（例えば、銅や、モリブデン、アルミニウムなどの金属層）とからなる２層構造を有している。すなわち、半導体層６０は、ソース電極５４、ドレイン電極５２及びドレイン配線５６に対応した形状にパターニングされている。そして、ソース電極５４、ドレイン電極５２及びドレイン配線５６を形成する導体層の全体が半導体層６０上に位置し、半導体層６０に接触している。
【００４８】
図３及び図４に示すように、チャネル部５３、ソース電極５４、ドレイン電極５２及びドレイン配線５６の上側には、これらを被覆する保護絶縁膜４４が形成されている。保護絶縁膜４４は、半導体酸化物（酸化シリコン（ＳｉＯ２））や、半導体窒化物（窒化シリコン（ＳｉＮｘ））などの無機材料で形成されている。この保護絶縁膜４４は半導体層６０の湿度汚染を防止している。
【００４９】
図４に示すように、保護絶縁膜４４上に共通電極８０が形成されている。共通電極８０は、その一部がドレイン配線５６の上方に位置するように（すなわちドレイン配線５６を覆うように）形成されている。この例では、共通電極８０は共通配線８２を含んでいる。共通配線８２はドレイン配線５６の上方に位置し、平面視においては、ドレイン配線５６と重なっている。特にこの例では、共通配線８２の幅はドレイン配線５６の幅よりも大きくなっている。上述したように、ドレイン配線５６には各画素の階調値に応じた映像信号が印加される。共通配線８２は、この映像信号の変化に起因するノイズ電界を遮蔽する機能を有している。その結果、ノイズ電界による光の透過を防止するためのブラックマトリックスの幅を小さくできる。
【００５０】
図３に示すように、共通電極８０と同じ層には、ソース電極５４と画素電極７０とを繋ぐための連結導体（連結線）８４が形成されている。この例では、連結導体８４は保護絶縁膜４４上に形成され、画素電極７０とソース電極５４とにコンタクトホール９２，９４を介して接続されている。詳細には、ソース電極５４の上側には保護絶縁膜４４を貫通するコンタクトホール９２が形成されている。また、画素電極７０の上側にはゲート絶縁膜４２と保護絶縁膜４４とを貫通するコンタクトホール９４が形成されている。２つのコンタクトホール９２，９４は離れて位置している。連結導体８４は、このコンタクトホール９２，９４に掛け渡され、コンタクトホール９２，９４を介して画素電極７０とソース電極５４とに接続されている。その結果、ソース電極５４と画素電極７０とが電気的に繋がっている。連結導体８４は共通電極８０と同じ透明導電材料で形成されている。
【００５１】
図２又は図３に示すように、画素電極７０上には接続パッド３２が形成されている。接続パッド３２はコンタクトホール９４の下端に位置し、且つ、画素電極７０に接触している。そのため、連結導体８４は、コンタクトホール９４と接続パッド３２とを介して画素電極７０に接続されている。接続パッド３２は、画素電極７０や下ゲート配線４０ａを形成する透明導電材料よりも高い導電率を有する材料で形成されている。この例では、接続パッド３２は上ゲート配線４０ｂと同じ材料（すなわち、銅やモリブデンなどの金属）で形成されている。これにより、コンタクトホール９４の下端と画素電極７０との電気的な接続の安定性が向上している。また、接続パッド３２は上ゲート配線４０ｂと同じ層に位置している。そのため、接続パッド３２は、後述するように、上ゲート配線４０ｂと同じ工程において形成できる。なお、接続パッド３２の大きさは、コンタクトホール９４の大きさよりも僅かに大きくなっている。
【００５２】
ここで第１基板１６の製造方法について説明する。図５乃至図１０は第１基板１６の製造工程を示す図である。なお、本実施形態では、第１基板１６は４回の露光工程を経て製造される。図５は第１の露光工程を説明するための図であり、図６は第２の露光工程を説明するための図であり、図７乃至図９は第３の露光工程を説明するための図であり、図１０は第４の露光工程を説明するための図である。
【００５３】
図５の５Ａに示すように、まず、画素電極７０を形成するための透明導電膜（例えば、酸化インジウム錫や、酸化インジウム亜鉛などの膜）７９と、上述した上ゲート配線４０ｂや接続パッド３２を形成するための導体膜４９とを、第１基板１６上に積層させる。例えば、第１基板１６上にスパッタリング法や真空蒸着法により透明導電膜７９を形成し、透明導電膜７９上に透明導電膜７９よりも高い導電率を有する導体膜４９（例えば、銅、モリブデン、アルミニウムなどの金属膜）を形成する。その後、導体膜４９上にレジスト膜９９を形成する。
【００５４】
次に、５Ｂに示すように、フォトマスクを用いた露光工程及び現像工程を経てレジスト膜９９をパターニングし、導体膜４９上にレジスト９９Ａ,９９Ｂを形成する。ここでは、フォトマスクとして、ハーフトーンマスクやグレイトーンマスクなど、３つのレベルの光透過率を有する多階調マスクを用いる。そして、厚さの異なる２つのレジスト膜を形成する。具体的には、画素電極７０の形状に対応したパターンの薄レジスト膜９９Ａと、ゲート配線４０と接続パッド３２の形状に対応した、薄レジスト膜９９Ａよりも厚い厚レジスト膜９９Ｂと、を形成する。
【００５５】
その後、薄レジスト膜９９Ａを用いて画素電極７０を形成し、厚レジスト膜９９Ｂを用いてゲート配線４０と接続パッド３２とを形成する。具体的には、まず、薄レジスト膜９９Ａと厚レジスト膜９９Ｂの双方をマスクとして、導体膜４９と透明導電膜７９とをエッチングする。その結果、図５の５Ｃに示すように、薄レジスト膜９９Ａと厚レジスト膜９９Ｂのいずれもが存在しない領域で、導体膜４９と透明導電膜７９とが除去される。その後、５Ｄに示すように、薄レジスト膜９９Ａを剥離する。このとき、厚レジスト膜９９Ｂは、薄レジスト膜９９Ａに比べて厚いので、薄くなった状態で残る。次に、残った厚レジスト膜９９Ｂをマスクとして導体膜４９をエッチングし、その後、厚レジスト膜９９Ｂを完全に剥離する。その結果、図５の５Ｅに示すように、上述したゲート配線４０と、接続パッド３２と、画素電極７０とが得られる。すなわち、画素電極７０と下ゲート配線４０ａとが透明導電膜７９から形成され、上ゲート配線４０ｂと接続パッド３２とが導体膜４９から形成される。
【００５６】
次に、図６に示すように、ゲート配線４０、画素電極７０、及び接続パッド３２上に、これらを被覆するゲート絶縁膜４２を形成する。ゲート絶縁膜４２は、例えば、プラズマ化学気相成長法で形成できる。
【００５７】
その後、ゲート絶縁膜４２上にＴＦＴ５０のチャネル部５３や、ソース電極５４、ドレイン電極５２、及びドレイン配線５６を形成する。本実施形態では、これらを１回の露光工程で形成するために、これらの形成にあたっても多階調マスクを利用する。
【００５８】
具体的には、ゲート絶縁膜４２上に、プラズマ化学気相成長法やスパッタリング方により、半導体層６０と、オーミック層（不図示）と、ソース電極５４等を形成するための導体膜と、を積層させる。次に、その導体膜上にレジスト膜を形成する。そして、図５の５Ｃで示した方法と同様にして、多階調マスクを利用し、レジスト膜をパターニングする。すなわち、導体膜上にチャネル部に対応した薄レジスト膜と、ソース電極５４、ドレイン電極５２及びドレイン配線５６に対応した厚レジスト膜とを形成する。そして、これら厚さの異なる２つのレジストパターンを用いて、チャネル部５３、ソース電極５４、ドレイン電極５２及びドレイン配線５６を形成する。
【００５９】
次に、図７の７Ａに示すように、ＴＦＴ５０を被覆するようにしてゲート絶縁膜４２上に保護絶縁膜４４を形成する。その後、保護絶縁膜４４上にレジスト膜９８を積層する。保護絶縁膜４４の形成には、ゲート絶縁膜４２の形成と同様に、例えばプラズマ化学気相成長法を用いることができる。
【００６０】
次に、７Ｂ及び７Ｃに示すように、保護絶縁膜４４を貫通するコンタクトホール９２と、ゲート絶縁膜４２と保護絶縁膜４４とを貫通するコンタクトホール９４とを形成する。具体的には、露光工程及び現像工程を経てレジスト膜９８をパターニングする。すなわち、レジスト膜９８に、コンタクトホール９２及びコンタクトホール９４に対応するパターン（穴９８ａ，９８ｂ）を形成する（７Ｂ参照）。次に、このパターニングされたレジスト膜９８をマスクとして、保護絶縁膜４４及びゲート絶縁膜４２をエッチングし、その後、レジスト膜９８を剥離する。これにより、コンタクトホール９２，９４が得られる（７Ｃ参照）。
【００６１】
上述したゲート配線４０の端子部とドレイン配線５６の端子部は、第１基板１６の外周部に設けられている。第1基板１６の外周部においてはゲート絶縁膜４２及び保護絶縁膜４４に開口が形成され、ゲート配線４０の端子部は、この開口を通して、当該ゲート配線４０に走査信号を印加する駆動回路に接続されている。また、ドレイン配線５６の端子部は、この開口を通して、当該ドレイン配線５６に映像信号を印加する駆動回路に接続されている。ゲート配線４０の端子部と駆動回路との接続に供される開口と、ドレイン配線５６の端子部と駆動回路との接続に供される開口は、図７に示すコンタクトホール９２，９４の形成と同時に、形成される。
【００６２】
図８はゲート配線４０の端子部での断面図である。図８の８Ａ，８Ｂ，８Ｃで示す断面は、図７の７Ａ，７Ｂ，７Ｃの段階にそれぞれ対応している。また、図９はドレイン配線５６の端子部での断面図である。図９の９Ａ，９Ｂ，９Ｃで示す断面は、図７の７Ａ，７Ｂ，７Ｃの段階にそれぞれ対応している。
【００６３】
図８の８Ａに示すように、ゲート配線４０の端子部上に、ゲート絶縁膜４２と、保護絶縁膜４４と、レジスト膜９８とが積層されている。また、図９の９Ａに示すように、ドレイン配線５６はゲート絶縁膜４２上に形成され、ドレイン配線５６の端子部も、保護絶縁膜４４とレジスト膜９８とによって覆われている。
【００６４】
次に、図８の８Ｂ及び図９の９Ｂに示すように、露光工程及び現像工程を経て、レジスト膜９８をパターニングする。すなわち、ゲート配線４０の端子部及びドレイン配線５６の端子部の上方に、レジスト膜９８の開口９８ｃ，９８ｄを形成する。そして、そのパターニングされたレジスト膜９８をマスクとして保護絶縁膜４４及びゲート絶縁膜４２をエッチングする。その結果、８Ｃ及び９Ｃに示すように、ゲート配線４０の端子部上とドレイン配線５６の端子部上とに、開口４３ａ，４３ｂが形成される。これら端子部は、このようにして形成された開口４３ａ，４３ｂを通して、駆動回路に接続される。具体的には、後述の工程において、共通電極８０を形成するための透明導電膜が、これらの開口４３ａ，４３ｂにも供給される。その結果、各配線４０，５６の端子部は、これら開口４３ａ，４３ｂに供給された透明導電膜を介して、駆動回路に接続される。
【００６５】
保護絶縁膜４４及びゲート絶縁膜４２をエッチングした後、共通電極８０と連結導体８４とを保護絶縁膜４４上に形成する。具体的には、図１０の１０Ａに示すように、保護絶縁膜４４上に透明導電膜８９を形成する。透明導電膜８９の形成は、例えば、スパッタリング法により行われる。そして、透明導電膜８９上にレジスト膜９７を塗布し、露光工程及び現像工程を経て、レジスト膜９７をパターニングする。すなわち、レジスト膜９７を、共通電極８０及び連結導体８４に対応したパターンに形成する。そして、パターニングされたレジスト膜９７をマスクとして、透明導電膜８９をエッチングする。その結果、１０Ｂに示すように、保護絶縁膜４４上に共通電極８０と連結導体８４とが形成される。なお、この過程において、上述した開口４３ａ，４３ｂにも、透明導電膜が供給され、エッチング処理等を経て、開口４３ａ，４３ｂの部分にのみ透明導電膜が残される。以上が第1基板１６の製造方法の例である。
【００６６】
以上説明した液晶パネル１０では、ゲート配線４０は、画素電極７０と同じ材料で形成され且つ画素電極７０と同じ層に位置する下ゲート配線４０ａと、下ゲート配線４０ａに積層され、画素電極７０の透明導電材料よりも導電率の高い材料で形成された上ゲート配線４０ｂとを含む２層構造を有している。そのため、１回の露光工程で、ゲート配線４０と画素電極７０の双方を形成することができる。
【００６７】
特に液晶パネル１０では、共通電極８０と同じ層に、当該共通電極８０と同じ材料で形成され、且つＴＦＴ５０のソース電極５４と画素電極７０とにコンタクトホール９２，９４を介して接続される連結導体８４が形成されている。これにより、共通電極８０を形成するのと同じ工程で連結導体８４を形成できる。その結果、連結導体８４のために製造工程が増えることを抑えることができている。
【００６８】
なお、以上の例では、連結導体８４は保護絶縁膜４４上に形成され、離れて位置する２つのコンタクトホール９２，９４を介してソース電極５４と画素電極７０とを接続していた。しかしながら、連結導体８４は１つのコンタクトホールにおいてソース電極５４と画素電極７０とを接続してもよい。図１１はソース電極５４と画素電極７０との接続構造の他の例を示す断面図であり、その切断面は図３と同様である。なお、図１１では、これまで説明した箇所と同一部分には同一符合を付している。
【００６９】
この例では、ソース電極５４はゲート配線４０上の領域を越えて、画素電極７０に向かって伸びている。ソース電極５４の端部５４’は画素電極７０の上方（この例では、接続パッド３２の上方）に位置し、接続パッド３２の一部と平面視で重なっている。保護絶縁膜４４及びゲート絶縁膜４２にはこれらを貫通するコンタクトホール９４’が形成されている。１つのコンタクトホール９４’はソース電極５４の端部５４’と接続パッド３２の一部とを露出させるように形成されている。すなわち、コンタクトホール９４’の内側には、ソース電極５４の端部５４’と接続パッド３２の一部とが位置している。連結導体（連結電極）８４’はコンタクトホール９４’においてソース電極５４の端部５４’と画素電極７０（この例では、接続パッド３２）とに接続されている。このような連結導体８４’は、上述の連結導体８４に比べて、長さが短いので、各画素の開口率を向上できる。なお、連結導体８４’も、連結導体８４と同様に、共通電極８０と同じ材料で形成されている。連結導体８４’は、図１０に示す工程によって、共通電極８０と同時に形成することができる。また、ソース電極５４’は、図６を参照して説明した工程によって、ソース電極５４と同様に形成できる。
【００７０】
［第２の実施形態］
図１２は本発明の第２の実施形態に係る液晶パネル１１０が備える第１基板の平面図である。図１３及び図１４は本実施形態の液晶パネル１１０の断面図であり、それぞれ図１２のＸＩＩＩ−ＸＩＩＩ線及びＸＩＶ−ＸＩＶ線で示される面を切断面としている。なお、これらの図において、以上説明した箇所と同一箇所には同一符合を付している。
【００７１】
この形態では、透明導電材料によって形成された共通電極１８０が、保護絶縁膜４４上に形成されている。この例においても共通電極１８０にはスリットが形成されているものの、その形状は上述した共通電極８０とは異なっている。すなわち、共通電極１８０に形成されたスリットは、一方の共通配線１８２から他方の共通配線１８２に向かって斜めに伸びるよう形成されている。複数のスリットは各画素の中心線Ｃを挟んで対称となるように形成されている。
【００７２】
また、この例の共通配線１８２は、図１３に示すように、ドレイン配線５６に沿って形成されているものの、ドレイン配線５６を覆うようには形成されていない。こうすることにより、ドレイン配線５６と共通電極８０とによって形成される容量を低減できる。その結果、ドレイン配線５６による映像信号の伝送が遅延するのを抑えることができる。
【００７３】
図１４に示すように、共通電極１８０よりも低い層に補助共通配線１８３が形成されている。補助共通配線１８３は上述したゲート配線４０及び画素電極７０と同じ層に形成されている。すなわち、補助共通配線１８３は第１基板１６上に形成されている。また、補助共通配線１８３はゲート配線４０に沿って形成されている。換言すると、補助共通配線１８３はゲート配線４０と平行に形成されている。また、補助共通配線１８３は、隣接する２つのゲート配線４０のうち、一方のゲート配線４０に寄っている。
【００７４】
補助共通配線１８３は、上述したゲート配線４０と同様に、２層構造を有している。具体的には、補助共通配線１８３は、画素電極７０や下ゲート配線４０ａと同じ透明導電材料で形成された下補助配線１８３ａと、下補助配線１８３ａに積層され、上ゲート配線４０ｂと同じ材料で形成された上補助配線１８３ｂとを含んでいる。すなわち、上補助配線１８３ｂは透明導電材料よりも導電率の高い材料によって形成されている。
【００７５】
補助共通配線１８３は共通電極１８０と電気的に接続されている。これにより、共通電極１８０の抵抗を下げることができている。この例では、図１４に示すように、ゲート絶縁膜４２と保護絶縁膜４４にコンタクトホール１９５が形成されている。補助共通配線１８３はこのコンタクトホール１９５を介して共通電極１８０と電気的に繋がっている。
【００７６】
このような補助共通配線１８３は、図５で示した、画素電極７０とゲート配線４０と同じ工程において形成できる。すなわち、透明導電膜７９と導体膜４９とレジスト膜９９とを第1基板１６上で積層させた後（図５における５Ａ）、多階調マスクを利用して、ゲート配線４０と補助共通配線１８３の形状に対応したパターンを有する薄レジスト膜９９Ａと、画素電極７０の形状に対応したパターンを有する厚レジスト膜９９Ｂとを形成する。こうすることにより、露光工程の回数を増やすことなく、補助共通配線１８３を形成できる。
【００７７】
また、コンタクトホール１９５は図７に示すコンタクトホール９２，９４を形成する工程において形成される。すなわち、コンタクトホール９２，９４、１９５に対応するパターンを有するレジスト膜を保護絶縁膜４４上に形成する（図７における７Ｂ参照）。そして、保護絶縁膜４４及びゲート絶縁膜４２をエッチングした後、そのレジスト膜を剥離する。これにより、コンタクトホール９２，９４，１９５が得られる。その他の工程は第１の実施形態と同様である。
【００７８】
［第３の実施形態］
図１５は本発明の第３の実施形態に係る液晶パネル２１０が備える第１基板の平面図である。図１６及び図１７は本実施形態の液晶パネル２１０の断面図であり、それぞれ図１５のＸＶＩ−ＸＶＩ線及びＸＶＩＩ−ＸＶＩＩ線で示される面を切断面としている。なお、これらの図において以上説明した箇所と同一箇所には同一符合を付している。
【００７９】
図１５及び図１６に示すように、共通電極８０上には補助共通配線２８３が形成されている。補助共通配線２８３は、共通電極８０を形成する透明導電材料よりも高い導電率を有する材料で形成されている。具体的には、補助共通配線２８３は、銅や、モリブデン、アルミニウムなどの金属によって形成されている。これにより、共通電極８０の抵抗を低減することが可能となっている。
【００８０】
また、この例では、補助共通配線２８３は共通配線８２に沿って形成され、当該共通配線８２に積層されている。共通配線８２は、上述したように、銅などの金属によって形成されたドレイン配線５６の上方に形成されている。そのため、補助共通配線２８３を形成することによって画素の開口率が下がることを抑えることができている。
【００８１】
図１７に示すように、連結導体８４には補助連結導体２８４が積層されている。補助連結導体２８４は、共通電極８０や連結導体８４を形成する透明導電材料よりも高い導電率を有する材料で形成されている。具体的には、補助連結導体２８４は、補助共通配線２８３と同様に、銅や、モリブデン、アルミニウムなどの金属によって形成されている。これにより、連結導体８４の抵抗を低減することが可能となっている。
【００８２】
第３の実施形態に係る第１基板の製造方法を説明する。この形態の第１基板１６の製造方法は、第１の実施形態に係る液晶パネル１０の第１基板１６を形成する工程と概ね同様で、異なる点は図１０に示す第４の露光工程にある。図１８Ａ乃至図１８Ｄは第３の実施形態に係る第1基板の製造における第４の露光工程を示す図である。図１８Ａ乃至図１８Ｄにおいて（ａ）は、図１５のＸＶＩ−ＸＶＩ線で示される面を切断面とする断面図であり、（ｂ）は、図１５に示すＸＶＩＩ−ＸＶＩＩ線で示される面を切断面とする断面図である。
【００８３】
この形態では、共通電極８０や連結導体８４の形成する際においても、多階調マスクを利用する。それにより、露光工程の回数を増すことなく、補助連結導体２８４及び補助共通配線２８３を形成できる。具体的には、図１８Ａに示すように、透明導電膜８９と、補助共通配線２８３及び補助連結導体２８４を形成するための導体膜２８９とを保護絶縁膜４４上で積層させ、さらに導体膜２８９上にレジスト膜９７を形成する。
【００８４】
次に、図１８Ｂに示すように、多階調マスクを利用した露光工程、及び現像工程を経てレジスト膜９７をパターニングし、導体膜２８９上に厚さの異なるレジスト膜９７Ａ，９７Ｂを形成する。すなわち、共通電極８０の形状に対応したパターンを有する薄レジスト膜９７Ａと、補助共通配線２８３と補助連結導体２８４の形状に対応したパターンを有する厚レジスト膜９７Ｂとを形成する。ここで、厚レジスト膜９７Ｂは薄レジスト膜９７Ａよりも厚い。
【００８５】
次に、図１８Ｃに示すように、薄レジスト膜９７Ａと厚レジスト膜９７Ｂの双方をマスクとして、導体膜２８９と透明導電膜８９とをエッチングする。その後、図１８Ｄに示すように、薄レジスト膜９７Ａを剥離する。このとき、厚レジスト膜９７Ｂは薄くなった状態で残る。次に、残った厚レジスト膜９７Ｂをマスクとして導体膜２８９をエッチングし、その後、厚レジスト膜９７Ｂを完全に剥離する。これにより、図１５及び図１６に示される補助共通配線２８３と補助連結導体２８４とが得られる。その他の工程は第１の実施形態と同様である。
【００８６】
［第４の実施形態］
図１９は本発明の第４の実施形態に係る液晶パネル３１０が備える第１基板の平面図である。図２０及び図２１は本実施形態の液晶パネル３１０の断面図であり、それぞれ図１９のＸＸ−ＸＸ線及びＸＸＩ−ＸＸＩ線で示される面を切断面としている。
【００８７】
図１９及び図２０に示すように、この形態では、ドレイン配線５６と同じ層に補助共通配線３８３が形成されている。補助共通配線３８３はドレイン配線５６に沿って形成されている。具体的には、補助共通配線３８３はドレイン配線５６と平行に形成され、且つ、隣接する２つのドレイン配線５６のうち、一方のドレイン配線５６に近接している。
【００８８】
図２０に示すように、共通配線３８２は補助共通配線３８３とドレイン配線５６の上方に位置し、これらを被覆している。すなわち、共通配線３８２は補助共通配線３８３とドレイン配線５６とに沿って形成され、平面視においてこれらの配線と重なるように形成されている。
【００８９】
図２１に示すように、補助共通配線３８３は、保護絶縁膜４４に形成されたコンタクトホール３９５を介して、共通電極３８０に接続している。補助共通配線３８３には接続部３８３ａが設けられており、コンタクトホール３９５は接続部３８３ａ上に形成されている。この例では、接続部３８３ａは、補助共通配線３８３からゲート配線４０に沿った方向に突出し、ゲート配線４０の上方に位置している。これにより、接続部３８３ａに起因して画素の開口率が低下することを、抑えることができている。なお、補助共通配線３８３から突出するこのような接続部３８３ａは設けられなくてもよい。すなわち、コンタクトホール３９５は補助共通配線３８３上に形成されてもよい。
【００９０】
補助共通配線３８３も、ドレイン配線５６と同様に、半導体層６０と、半導体層６０に積層された導体層とからなる２層構造を有している。すなわち、この形態においては、半導体層６０は、ソース電極５４、ドレイン電極５２、ドレイン配線５６、及び補助共通配線３８３に対応した形状にパターニングされている。
【００９１】
このような補助共通配線３８３は、露光工程の回数を増すことなく、ドレイン配線５６を形成する工程において形成できる。具体的には、まず、図６を参照して説明した工程において、半導体層６０と、ドレイン配線５６や補助共通配線３８３などを形成するための導体膜とをゲート絶縁膜４２上に積層させる。次に、その導体膜上にレジスト膜を形成する。そして、多階調マスクを用いた露光工程、及び現像工程を経て、レジスト膜をパターニングする。すなわち、チャネル部５３に対応したパターンの薄レジスト膜と、ドレイン配線５６や補助共通配線３８３など２層構造を有する部分に対応したパターンを有する厚レジスト膜とを、導体膜上に形成する。そして、これら薄レジスト膜と厚レジスト膜とを用いて、チャネル部５３、ソース電極５４、ドレイン電極５２、ドレイン配線５６及び補助共通配線３８３を形成する。
【００９２】
また、コンタクトホール３９５は、図７に示すコンタクトホール９２，９４を形成する工程において、形成される。すなわち、保護絶縁膜４４上に、コンタクトホール９２，９４、３９５に対応するパターンを有するレジスト膜を形成する（図７の７Ｂ参照）。そして、保護絶縁膜４４及びゲート絶縁膜４２をエッチングした後、そのパターニングされたレジスト膜を剥離する。これにより、コンタクトホール９２，９４，３９５が得られる。その他の工程は第１の実施形態と同様である。
【００９３】
［第５の実施形態］
図２２及び図２３は本発明の第５の実施形態に係る液晶パネル４１０の断面図である。図２２は図２のＩＩＩ−ＩＩＩ線で示される切断面と同じ面と切断面としている。図２３は、図２のＩＶ−ＩＶ線で示される切断面と同じ面と切断面としている。
【００９４】
この形態においても、第１の実施形態と同様に、共通電極８０は、その一部がドレイン配線５６の上方に位置するように形成されている。具体的には、共通電極８０と一体的に形成されている共通配線８２がドレイン配線５６の上方に位置している。この形態では、共通配線８２とドレイン配線５６との間に付加絶縁部４４５が形成されている。付加絶縁部４４５は、共通配線８２やドレイン配線５６に沿って、保護絶縁膜４４上に形成されている。すなわち、付加絶縁部４４５は共通配線８２とドレイン配線５６との間にのみ形成され、それ以外の領域には形成されていない。これにより、付加絶縁部４４５に起因して光の透過率が低下することを、抑えることができている。
【００９５】
付加絶縁部４４５は保護絶縁膜４４よりも誘電率の低い材料で形成されている。例えば、保護絶縁膜４４としてＳｉＯ２やＳｉＮｘが用いられた場合には、付加絶縁部４４５には比誘電率が４以下の有機材料が使用される。
【００９６】
特に本実施形態では付加絶縁部４４５は保護絶縁膜４４に対するエッチング処理でレジスト膜として機能し得る材料（例えば、感光性アクリル樹脂）で形成されている。これにより、露光工程の回数を増すことなく、保護絶縁膜４４上に付加絶縁部４４５を形成することができている。
【００９７】
図２４は、付加絶縁部４４５を形成する工程を示す図である。なお、この図における２４Ａ，２４Ｂ，２４Ｃで示される工程は、図７の７Ａ，７Ｂ，７Ｃで示す工程にそれぞれ対応している。ここでは、第１の実施形態に係る製造工程と異なる工程を中心に説明する。
【００９８】
まず、ＴＦＴ５０を被覆するように、ゲート絶縁膜４２上に保護絶縁膜４４と、付加絶縁部４４５を形成するためのレジスト膜４４９とを積層させる。次に、図２４の２４Ａで示すように、露光工程及び現像工程を経てレジスト膜４４９をパターニングする。この露光工程では、多階調マスクを用いてパターニングされた厚さの異なる２つのレジスト膜を、保護絶縁膜４４上に形成する。すなわち、コンタクトホール９２，９４とゲート配線４０，５６の端子部上に形成された開口４３ａ，４３ｂ（図８乃至図９参照）とを有する薄レジスト膜４４９Ａと、付加絶縁部４４５に対応する形状の厚レジスト膜４４９Ｂとを形成する。この厚レジスト膜４４９Ｂは既に形成されているドレイン配線５６の上方に位置し、且つドレイン配線５６に沿って形成される。
【００９９】
次に、２４Ｂで示すように、保護絶縁膜４４とゲート絶縁膜４２とをエッチングして、コンタクトホール９２,９４、及び端子部の開口４３ａ，４３ｂを形成する。次に、２４Ｃで示すように、薄レジスト膜４４９Ａを剥離する。この時、厚レジスト膜４４９Ｂは、剥離液に触れることなどに起因して、薄くなる。そして、残った厚レジスト膜４４９Ｂが付加絶縁部４４５となる。その後、図１０で示した工程を経ることで、付加絶縁部４４５上に共通配線８２が形成される。
【符号の説明】
【０１００】
１０，１１０，２１０，３１０，４１０液晶パネル、１６第１基板、１８第２基板、２２偏光板、３２接続パッド、４０ゲート配線（走査線）、４０ａ下ゲート配線、４０ｂ下ゲート配線、４２ゲート絶縁膜、４４保護絶縁膜、４９導体膜、５０薄膜トランジスタ、５２ドレイン配線、５３チャネル部、５４ソース電極、５６ドレイン配線（映像信号線）、６０半導体層、７０画素電極、７９透明導電膜、８０１８０共通電極、８２，１８２共通配線、８４連結導体、８９透明導電膜、９２，９４コンタクトホール、９７レジスト膜、９７Ａ薄レジスト膜、９７Ｂ厚レジスト膜、９８レジスト膜、９９レジスト膜、９９Ａ薄レジスト膜、９９Ｂ厚レジスト膜、１００カラーフィルタ、１２０オーバーコート膜、１３０ブラックマトリックス、１８０共通電極、１８２共通配線１８３補助共通配線、１９５コンタクトホール、２８３補助共通配線、２８４補助連結導体、２８９導体膜、３８０共通電極、３８２共通配線、３８３補助共通配線、３８３ａ接続部、３９５コンタクトホール、４１０液晶パネル、４４５付加絶縁部、４４９レジスト膜、４４９Ａ薄レジスト膜、４４９Ｂ厚レジスト膜。

【特許請求の範囲】
【請求項１】
液晶を挟む２つの基板を有し、
一方の基板に、薄膜トランジスタと、透明導電材料で形成された画素電極と、透明導電材料で形成された共通電極とが形成され、
前記画素電極、前記薄膜トランジスタ、及び前記薄膜トランジスタに接続される配線が前記共通電極よりも低い層に位置する液晶パネルにおいて、
前記薄膜トランジスタに接続されるゲート配線は、前記画素電極と同じ材料で形成され且つ前記画素電極と同じ層に位置する下配線と、当該下配線に積層され、前記透明導電材料よりも導電率の高い材料で形成された上配線とを含む２層構造を有している、
ことを特徴とする液晶パネル。
【請求項２】
請求項１に記載の液晶パネルにおいて、
前記薄膜トランジスタは、前記ゲート配線と前記画素電極とを被覆する第１絶縁膜の上側に形成された電極を含み、
前記共通電極は前記第１絶縁膜の上側に形成された第２絶縁膜上に形成され、
前記共通電極と同じ層に、当該共通電極と同じ材料で形成され且つ前記薄膜トランジスタの前記電極と前記画素電極とにコンタクトホールを介して接続される連結導体が形成されている、
ことを特徴とする液晶パネル。
【請求項３】
請求項２に記載の液晶パネルにおいて、
前記薄膜トランジスタの前記電極の一部は前記画素電極の上方に位置し、
前記コンタクトホールの内側には、前記電極の前記一部と前記画素電極の一部とが位置し、
前記連結導体は前記コンタクトホールにおいて前記電極の前記一部と前記画素電極の前記一部とに接続されている、
ことを特徴とする液晶パネル。
【請求項４】
請求項１に記載の液晶パネルにおいて、
前記共通電極よりも低い層には、当該共通電極にコンタクトホールを介して接続される補助共通配線が形成されており、
前記補助共通配線は、前記画素電極及び前記ゲート配線の前記下配線と同じ層に位置し且つ前記画素電極と同じ材料で形成された下補助配線と、前記ゲート配線の前記上配線と同じ材料で形成され、前記下補助配線に積層された上補助配線とを含む２層構造を有する、
ことを特徴とする液晶パネル。
【請求項５】
請求項１に記載の液晶パネルにおいて、
前記共通電極上には、当該共通電極の材料よりも高い導電率を有する材料で形成された補助共通配線が形成されている、
ことを特徴とする液晶パネル。
【請求項６】
請求項１に記載の液晶パネルにおいて、
前記共通電極よりも低い層に、前記薄膜トランジスタに接続され且つ映像信号が印加されるドレイン配線が形成され、
前記ドレイン配線と同じ層に、前記共通電極よりも高い導電率を有する材料で形成され、且つ、前記共通電極とコンタクトホールを介して接続される補助共通配線が形成されている、
ことを特徴とする液晶パネル。
【請求項７】
請求項６に記載の液晶パネルにおいて、
前記薄膜トランジスタは半導体層で形成されたチャネル部を含み、
前記ドレイン配線及び前記補助共通配線は、前記半導体層と、前記半導体層に積層された導体層とを含む２層構造を有している、
ことを特徴とする液晶パネル。
【請求項８】
請求項１に記載の液晶パネルにおいて、
前記共通電極は、その一部が前記薄膜トランジスタに接続され且つ映像信号が印加されるドレイン配線の上方に位置するように形成されている、
ことを特徴とする液晶パネル。
【請求項９】
請求項８に記載の液晶パネルにおいて、
前記共通電極の前記一部と前記ドレイン配線との間には、第２絶縁膜と、前記第２絶縁膜よりも誘電率の低い材料で形成された付加絶縁部とが形成されている、
ことを特徴とする液晶パネル。
【請求項１０】
請求項９に記載の液晶パネルにおいて、
前記付加絶縁部は前記第２絶縁膜に対するエッチング処理でレジスト膜として機能し得る材料で形成されている、
ことを特徴とする液晶パネル。
【請求項１１】
請求項１に記載の液晶パネルを含む液晶表示装置。
【請求項１２】
液晶を挟む２つの基板を有し、
一方の基板に、薄膜トランジスタと、透明導電材料で形成された画素電極と、透明導電材料で形成された共通電極とが形成され、
前記画素電極、前記薄膜トランジスタ及び前記薄膜トランジスタに接続される配線が前記共通電極よりも低い層に位置する液晶パネルの製造方法において、
前記画素電極を形成するための透明導電膜に、前記透明導電膜よりも導電率の高い導体膜を積層する工程と、
前記導体膜上にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程であって、前記画素電極に対応してパターニングされた第１レジスト膜と、前記薄膜トランジスタに接続されたゲート配線に対応してパターニングされ、前記第１レジスト膜よりも厚い第２レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、
前記第１レジスト膜と前記第２レジスト膜とを用いて、前記透明導電膜から前記画素電極を形成するとともに、前記透明導電膜と前記導体膜とから前記ゲート配線を形成する工程と、
を含むことを特徴とする液晶パネルの製造方法。
【請求項１３】
請求項１２に記載の液晶パネルの製造方法において、
前記画素電極と前記ゲート配線とを被覆する第１絶縁膜を形成する工程と、
前記薄膜トランジスタを構成する電極を前記第１絶縁膜の上側に形成する工程と、
前記薄膜トランジスタの前記電極を被覆するように前記第１絶縁膜の上側に第２絶縁膜を積層する工程と、
前記第２絶縁膜上に透明導電膜を形成する工程と、
前記画素電極と前記薄膜トランジスタの前記電極とにコンタクトホールを介して接続する連結導体と、前記共通電極とを、前記透明導電膜から形成する工程と、をさらに含む、
ことを特徴とする製造方法。
【請求項１４】
請求項１２に記載の液晶パネルの製造方法において、
前記第２レジスト膜は、前記ゲート配線に加えて、前記共通電極と接続するための補助共通配線に対応してパターニングされている、
ことを特徴とする液晶パネルの製造方法。
【請求項１５】
請求項１２に記載の液晶パネルの製造方法において、
前記共通電極を形成するための透明導電膜に、当該透明導電膜よりも導電率の高い導体膜を積層する工程と、
前記導体膜上にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程であって、前記共通電極に対応してパターニングされた第３レジスト膜と、前記共通電極上に形成される補助共通配線に対応してパターニングされ、前記第３レジスト膜よりも厚い第４レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、
前記第３レジスト膜と前記第４レジスト膜とを用いて、前記透明導電膜から前記共通電極を形成するとともに、前記導体膜から前記補助共通配線を形成する工程と、
を含むことを特徴とする液晶パネルの製造方法。
【請求項１６】
請求項１２に記載の液晶パネルの製造方法において、
前記薄膜トランジスタのチャネル部を形成するための半導体層に導体膜を積層する工程と、
前記導体膜上にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程であって、前記チャネル部に対応してパターニングされた第５レジスト膜と、前記薄膜トランジスタに接続されるドレイン配線と前記ドレイン配線に沿って形成される補助共通配線に対応してパターニングされ、前記第５レジスト膜よりも厚い第６レジスト膜とを、多階調マスクを用いた露光によって形成する工程と、
前記第５レジスト膜と前記第６レジスト膜とを利用して、前記半導体層から前記チャネル部を形成するとともに、前記半導体層と前記導体膜から前記ドレイン配線と前記補助共通配線とを形成する工程と、をさらに含む、
ことを特徴とする製造方法。
【請求項１７】
請求項１２に記載の液晶パネルの製造方法において、
前記薄膜トランジスタに接続されるドレイン配線を被覆する第１絶縁膜を形成する工程と、
前記第１絶縁膜の上側に第２絶縁膜を形成する工程と、
前記第２絶縁膜よりも低い誘電率を有するレジスト膜を前記第２絶縁膜上に形成する工程と、
前記レジスト膜をパターニングする工程であって、前記ドレイン配線の上方に他の部分に比べて厚い部分を有するレジスト膜を、多階調マスクを用いた露光によって形成する工程と、
前記レジスト膜の前記厚い部分を除いて、当該レジスト膜を除去する工程と、
前記レジスト膜の前記厚い部分と前記第２絶縁膜とに前記共通電極を形成する工程と、をさらに含む、
ことを特徴とする製造方法。

【図１】