炭化ケイ素半導体デバイス
【課題】航空機の配電システムでの使用に際しても、十分に信頼できる炭化シリコンを使用したＭＯＳＦＥＴを提供する。
【解決手段】炭化シリコンＭＯＳＦＥＴのゲート絶縁膜１６を、シリコンからなる第１の層と炭化シリコンからなる第２の層１５に貼着することによって、第１の層と第２の層との間に境界面を形成した後、シリコンからなる第１の層の一部又は全部を酸化することにより境界面に炭素クラスターの存在しないゲート絶縁膜１６を形成する。
【解決手段】炭化シリコンＭＯＳＦＥＴのゲート絶縁膜１６を、シリコンからなる第１の層と炭化シリコンからなる第２の層１５に貼着することによって、第１の層と第２の層との間に境界面を形成した後、シリコンからなる第１の層の一部又は全部を酸化することにより境界面に炭素クラスターの存在しないゲート絶縁膜１６を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素で製造される半導体デバイス、及びこのデバイスの製造方法に関する。本発明の１つの特定用途は、炭化ケイ素を使用したＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）の製造にある。本発明は更に、このようなＭＯＳＦＥＴを利用する航空機の配電システムに関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの製造に炭化ケイ素、ＳｉＣを使用することにより、従来のシリコン基板よりも幾つかの利点が得られる。例えば、ＳｉＣの強度は極めて高く、既知のどの圧力でも溶解せず、化学的な安定性が高い。更に、ＳｉＣによって、シリコンデバイスよりもオン状態抵抗が低いデバイスの製造が可能になる。従って、ＳｉＣは高出力ＭＯＳＦＥＴでの使用に向いている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＳｉＣを使用するＭＯＳＦＥＴの製造に関するある問題点は、実際の使用に際して十分に信頼できる可変デバイスを製造するために、これまでは十分に高品質のＭＯＳＦＥＴチャネル領域を製造することができなかったことである。ＭＯＳＦＥＴでは、チャネル領域はＭＯＳＦＥＴのゲートにある酸化膜層の下に位置し、ＭＯＳＦＥＴがスイッチオンされると、チャネル領域は電流がデバイスを通って流れることを可能にする。ＳｉＣ ＭＯＳＦＥＴを製造する従来の試みは、境界面で炭素ゲッタリングの問題に直面し、そのため境界面に炭素不純物が形成されてデバイスの電気的挙動に悪影響を及ぼすことがあった。
【０００４】
米国特許第５，７４４，８２６号明細書は、ＳｉＣ層の熱酸化によってＳｉＣ半導体層の表面にゲート絶縁膜が形成される構成の、ＭＯＳＦＥＴなどの炭化シリコン半導体デバイスの製造工程を開示している。
【課題を解決するための手段】
【０００５】
チャネル領域に必要な電気的特性を備えるには、酸化膜とその下のＳｉＣとの間に良質な境界面が画成されることが重要である。本発明は、シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、第１の層と第２の層との間に境界面が画成されるステップと、第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法を提供する。
【０００６】
シリコンからなる第１の層をＳｉＣからなる第２の層に貼着することによって、第１及び第２の層の各々の表面の品質を個別に保証することができ、それによって各々の表面の品質、特に層間の境界面の品質が高まる。更に、この工程はＳｉＣを酸化させることがないので、境界面での炭素ゲッタリングに関連する問題は解消される。従って、本発明により提供される境界面は高品質である。勿論、高レベルの清浄度と平坦さが求められるので、ＳｉＣ層の作製には入念な注意が必要である。
【０００７】
第１の層と第２の層とを互いに固着させるためウェーハ接合を使用することができる。ウェーハ接合では、単結晶シリコンの薄層がキャリアウェーハから別のターゲットウェーハ、この場合はＳｉＣ層の表面へと転写される。転写された層は高品質であるため、酸化させて対応する高品質の酸化膜を形成することができる。
【０００８】
更に、本発明は、炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を設ける上記の方法により製造された半導体デバイスを提供する。また、本発明は、このような半導体デバイスを含む航空機の配電システムを提供する。
【０００９】
以下、添付図面を参照して本発明の実施形態を例示のみを目的として詳細に説明する。
【図面の簡単な説明】
【００１０】
【図１】ＭＯＳＦＥＴなどの電界効果トランジスタの簡略図である。
【図２】炭素ゲッタリングの問題を示す断面図である。
【図３】本発明の実施形態による層配置を示す図である。
【図４Ａ】本発明の実施形態による工程の段階を示す図である。
【図４Ｂ】本発明の実施形態による工程の段階を示す図である。
【図４Ｃ】本発明の実施形態による工程の段階を示す図である。
【図４Ｄ】本発明の実施形態による工程の段階を示す図である。
【図５】本発明の実施形態による工程の更なる段階を示す図である。
【発明を実施するための形態】
【００１１】
図１は、各々が導電接点を含むソース２、ドレン４及びゲート３を設けるＭＯＳＦＥＴなどの従来型の電界効果トランジスタ１の基本構造を示す。酸化物、例えば二酸化シリコンなどの電気絶縁体層９がソース２、ドレン４、ゲート３と基板５との間に配設される。ゲート３に電位を印加することによってＭＯＳＦＥＴがスイッチオンされると、層９の近傍で導電性チャネル１０が基板５内に形成され、ソース２とドレン４との間に電流が流れることが可能になる。ｎチャネルＭＯＳＦＥＴの場合は、基板５はｐ型材料からなり、ソース２はｎ型材料の第１の領域７を含み、一方、ドレン４はｎ型材料の第２の領域８を含む。ｎチャネルＭＯＳＦＥＴをスイッチオンするために、正電位がゲート３に印加され、それによって負の電荷キャリアを非導電層９の方向に引きつけ、印加された電位がデバイスをスイッチオンする閾値を超えると、本質的にｎ型材料のチャネル１０が形成される。それによってソース２とドレン４との間にｎ型材料の連続的な導通経路が形成されて電流が両者の間を流れることが可能になる。ゲート３での電位が除去されると、基板５内の電荷キャリア分布が通常の状態に戻り、それによって導電性チャネル１０を除去し、デバイスをスイッチオフする。本発明は、ｐ型材料とｎ型材料とが前述の構成とは逆の構成で配置するｐチャネルＭＯＳＦＥＴにも応用できる。一般に、本発明はどの種類のＭＯＳＦＥＴにも、又は半導体層と絶縁層との間に境界面が必要なその他の半導体デバイスにも応用できる。
【００１２】
図２は、酸化するＳｉＣの問題を直接示す断面図である。反応条件に応じて、ＳｉＣが酸化すると一般に、酸化されたＳｉＣ層１１の上部にＳｉＯ2層１２が生成される。ＳｉＯ2層１２内に別の不定比酸化物が存在することがある。ＳｉＣ層１１とＳｉＯ2層１２との間の境界面１４に炭素クラスタ１３が形成され、これが配置構成の電気的特性を損なう。
【００１３】
図３は、ＳｉＣの第２の層１５上に配置されたＳｉＯ2の第１の層１６を設ける、本発明を実施した半導体デバイスの部分断面図である。このデバイスは本発明の方法により製造されたため、境界面１７に炭素クラスタは存在しない。
【００１４】
図４Ａ、４Ｂ、４Ｃ及び４Ｄは、本発明を実施した方法の段階を示す断面図である。図４Ａに示すように、開始点はＳｉＣ層１５である。図４Ｂでは、Ｓｉ層１８がＳｉＣ層１５にウェーハ接合される。図４Ｃでは、ウェーハ接合されたＳｉ層１８が酸化される。酸素はＳｉ層１８の外表面２０から内側にＳｉ層１８と反応し、少なくとも部分的に酸化したＳｉ層１８が形成される。層１８の酸化の程度は、例えば既知の酸化率で所定時間だけ酸化を施すことによって制御できる。その代替として、又はそれに加えて、Ｓｉを酸化させるには十分に高いが、ＳｉＣを酸化させるには不十分である温度で酸化を実行することができる。それによって確実に、ＳｉＣ層１５の酸化は生じない。酸化はＳｉ層が完全に酸化するまで継続することができる。あるいは、Ｓｉ層が完全に酸化する前に酸化工程を終了することによって、ＳｉＣと酸化したＳｉ層との間に酸化されないＳｉ層を残してもよい。これは、処理工程中に確実にＳｉＣ層が酸化しないようにする別の方法である。図４Ｄは、酸化工程が完了した後の層配置を示し、ＳｉＣ層１５上にＳｉＯ2層１６が設けられている。
【００１５】
酸化工程が完了した後、図５に示す領域２６、２７でＳｉＯ2層１６がエッチング除去されて、ＳｉＣ層１５内の高濃度ドープされたｎ型ＳｉＣ層の第１及び第２の領域２３、２５と、ドープされたｐ型ＳｉＣの第１及び第２の領域２２、２４とが露出される。簡略にするため、領域２２〜２５は図４Ａ〜４Ｄには図示していない。残りのＳｉＣ層１５は、中程度にドープされたｎ型ＳｉＣからなり、特に、ＳｉＣの単結晶からなる。ソース接点（図示せず）が領域２６及び２７に設けられ、一方、ドレン接点２３がデバイスの反対側に設けられる。高濃度にドープされたｎ型ＳｉＣ層２２がＳｉ層１５とドレン接点２３との間に設けられる。ゲート電極２１がＳｉＯ2層１６上に設けられる。接点は、例えばニッケルなどの任意の高伝導率の導体から製造することができる。
【００１６】
本発明を実施したＳｉＣ ＭＯＳＦＥＴは航空機の配電システムで使用するのに特に適している。航空機の配線の安全性の課題は、近年広い関心を呼んできた。それには「コックピット内の煙」及びアーク放電の事象が関連しており、このようなシステムの安全性を高めるための努力がなされてきた。航空機の電力システムは、このような事象を誘発することがある広範囲の擾乱にさらされる。擾乱には、例えば装置の故障及び落雷から生ずる電流や電圧の過渡状態及び短絡状態などがある。従来はこのような障害から保護するために電気機械式回路遮断器が使用されてきた。しかし、障害の多くは、電力システムを保護するように設計された時間−保護曲線の閾値未満の値で生ずる。
【００１７】
電気機械式コントローラの代わりにＳＳＰＣ（ソリッドステート電力コントローラ）を使用でき、極めて迅速な応答時間、故障電流の安全限度内への制限、及び長い多機能寿命など、性能の向上をもたらしている。それらによって更に、柔軟な構成及び制御方式が可能になり、電流を制限及び遮断する両方の機能を完全に制御できる。ＳＳＰＣは更に、低コストで最小限の保守しか必要としない。
【００１８】
一般に、ＭＯＳＦＥＴのオン状態抵抗は極めて低く、電圧降下を低くすることができるので、動作中の（熱などの）パワー散逸が少ない。しかし、指定時間の間に短絡又は故障電流に耐えることができるためには、複数のＭＯＳＦＥＴを並列に配置して、デバイスが関連するエネルギ損失に耐えられるようにする必要があろう。作用時には２つの基本的な制約がある。（１）定常状態の冷却要件、すなわちサイズ、質量及び熱伝導が通常動作によって規定され、且つ（２）並列のデバイスの数が故障状態によって規定される。この場合、高い電力散逸レベルはデバイスへの外部接点（すなわちケース）を過熱させるほど十分に長くは作用しない。それは作用時間が短く、半導体デバイス自体からケースへの熱が拡散するからである。言い換えると、十分なＳＳＰＣがシステム内に設けられないと、故障状態の間に過熱が発生する可能性がある。並列のＭＯＳＦＥＴの数を減らしてサイズ及び質量を改良することは通常動作では受け入れられよう。しかし、それでは故障状態を安全に封じ込めることはできないであろう。
【００１９】
本発明により提供されるＳｉＣを使用して製造したＭＯＳＦＥＴデバイスは、そのオン状態抵抗が対応するＳｉデバイスよりも大幅に低いので、上記の問題を解決する。それによって故障電流に対する感度を高めることができると共に、Ｉ2Ｒ（ジュール熱）による加熱が低減する。炭化シリコンは更に、Ｓｉよりも大幅に優れた導電体であり、溶解／昇華温度が高いので、より高温で動作することができ、重いヒートシンクを配置する必要性が低下する。総合して、炭化シリコンの材料上の利点により、大幅に優れた電力密度を達成できる。
【技術分野】
【０００１】
本発明は、炭化ケイ素で製造される半導体デバイス、及びこのデバイスの製造方法に関する。本発明の１つの特定用途は、炭化ケイ素を使用したＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）の製造にある。本発明は更に、このようなＭＯＳＦＥＴを利用する航空機の配電システムに関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの製造に炭化ケイ素、ＳｉＣを使用することにより、従来のシリコン基板よりも幾つかの利点が得られる。例えば、ＳｉＣの強度は極めて高く、既知のどの圧力でも溶解せず、化学的な安定性が高い。更に、ＳｉＣによって、シリコンデバイスよりもオン状態抵抗が低いデバイスの製造が可能になる。従って、ＳｉＣは高出力ＭＯＳＦＥＴでの使用に向いている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＳｉＣを使用するＭＯＳＦＥＴの製造に関するある問題点は、実際の使用に際して十分に信頼できる可変デバイスを製造するために、これまでは十分に高品質のＭＯＳＦＥＴチャネル領域を製造することができなかったことである。ＭＯＳＦＥＴでは、チャネル領域はＭＯＳＦＥＴのゲートにある酸化膜層の下に位置し、ＭＯＳＦＥＴがスイッチオンされると、チャネル領域は電流がデバイスを通って流れることを可能にする。ＳｉＣ ＭＯＳＦＥＴを製造する従来の試みは、境界面で炭素ゲッタリングの問題に直面し、そのため境界面に炭素不純物が形成されてデバイスの電気的挙動に悪影響を及ぼすことがあった。
【０００４】
米国特許第５，７４４，８２６号明細書は、ＳｉＣ層の熱酸化によってＳｉＣ半導体層の表面にゲート絶縁膜が形成される構成の、ＭＯＳＦＥＴなどの炭化シリコン半導体デバイスの製造工程を開示している。
【課題を解決するための手段】
【０００５】
チャネル領域に必要な電気的特性を備えるには、酸化膜とその下のＳｉＣとの間に良質な境界面が画成されることが重要である。本発明は、シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、第１の層と第２の層との間に境界面が画成されるステップと、第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法を提供する。
【０００６】
シリコンからなる第１の層をＳｉＣからなる第２の層に貼着することによって、第１及び第２の層の各々の表面の品質を個別に保証することができ、それによって各々の表面の品質、特に層間の境界面の品質が高まる。更に、この工程はＳｉＣを酸化させることがないので、境界面での炭素ゲッタリングに関連する問題は解消される。従って、本発明により提供される境界面は高品質である。勿論、高レベルの清浄度と平坦さが求められるので、ＳｉＣ層の作製には入念な注意が必要である。
【０００７】
第１の層と第２の層とを互いに固着させるためウェーハ接合を使用することができる。ウェーハ接合では、単結晶シリコンの薄層がキャリアウェーハから別のターゲットウェーハ、この場合はＳｉＣ層の表面へと転写される。転写された層は高品質であるため、酸化させて対応する高品質の酸化膜を形成することができる。
【０００８】
更に、本発明は、炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を設ける上記の方法により製造された半導体デバイスを提供する。また、本発明は、このような半導体デバイスを含む航空機の配電システムを提供する。
【０００９】
以下、添付図面を参照して本発明の実施形態を例示のみを目的として詳細に説明する。
【図面の簡単な説明】
【００１０】
【図１】ＭＯＳＦＥＴなどの電界効果トランジスタの簡略図である。
【図２】炭素ゲッタリングの問題を示す断面図である。
【図３】本発明の実施形態による層配置を示す図である。
【図４Ａ】本発明の実施形態による工程の段階を示す図である。
【図４Ｂ】本発明の実施形態による工程の段階を示す図である。
【図４Ｃ】本発明の実施形態による工程の段階を示す図である。
【図４Ｄ】本発明の実施形態による工程の段階を示す図である。
【図５】本発明の実施形態による工程の更なる段階を示す図である。
【発明を実施するための形態】
【００１１】
図１は、各々が導電接点を含むソース２、ドレン４及びゲート３を設けるＭＯＳＦＥＴなどの従来型の電界効果トランジスタ１の基本構造を示す。酸化物、例えば二酸化シリコンなどの電気絶縁体層９がソース２、ドレン４、ゲート３と基板５との間に配設される。ゲート３に電位を印加することによってＭＯＳＦＥＴがスイッチオンされると、層９の近傍で導電性チャネル１０が基板５内に形成され、ソース２とドレン４との間に電流が流れることが可能になる。ｎチャネルＭＯＳＦＥＴの場合は、基板５はｐ型材料からなり、ソース２はｎ型材料の第１の領域７を含み、一方、ドレン４はｎ型材料の第２の領域８を含む。ｎチャネルＭＯＳＦＥＴをスイッチオンするために、正電位がゲート３に印加され、それによって負の電荷キャリアを非導電層９の方向に引きつけ、印加された電位がデバイスをスイッチオンする閾値を超えると、本質的にｎ型材料のチャネル１０が形成される。それによってソース２とドレン４との間にｎ型材料の連続的な導通経路が形成されて電流が両者の間を流れることが可能になる。ゲート３での電位が除去されると、基板５内の電荷キャリア分布が通常の状態に戻り、それによって導電性チャネル１０を除去し、デバイスをスイッチオフする。本発明は、ｐ型材料とｎ型材料とが前述の構成とは逆の構成で配置するｐチャネルＭＯＳＦＥＴにも応用できる。一般に、本発明はどの種類のＭＯＳＦＥＴにも、又は半導体層と絶縁層との間に境界面が必要なその他の半導体デバイスにも応用できる。
【００１２】
図２は、酸化するＳｉＣの問題を直接示す断面図である。反応条件に応じて、ＳｉＣが酸化すると一般に、酸化されたＳｉＣ層１１の上部にＳｉＯ2層１２が生成される。ＳｉＯ2層１２内に別の不定比酸化物が存在することがある。ＳｉＣ層１１とＳｉＯ2層１２との間の境界面１４に炭素クラスタ１３が形成され、これが配置構成の電気的特性を損なう。
【００１３】
図３は、ＳｉＣの第２の層１５上に配置されたＳｉＯ2の第１の層１６を設ける、本発明を実施した半導体デバイスの部分断面図である。このデバイスは本発明の方法により製造されたため、境界面１７に炭素クラスタは存在しない。
【００１４】
図４Ａ、４Ｂ、４Ｃ及び４Ｄは、本発明を実施した方法の段階を示す断面図である。図４Ａに示すように、開始点はＳｉＣ層１５である。図４Ｂでは、Ｓｉ層１８がＳｉＣ層１５にウェーハ接合される。図４Ｃでは、ウェーハ接合されたＳｉ層１８が酸化される。酸素はＳｉ層１８の外表面２０から内側にＳｉ層１８と反応し、少なくとも部分的に酸化したＳｉ層１８が形成される。層１８の酸化の程度は、例えば既知の酸化率で所定時間だけ酸化を施すことによって制御できる。その代替として、又はそれに加えて、Ｓｉを酸化させるには十分に高いが、ＳｉＣを酸化させるには不十分である温度で酸化を実行することができる。それによって確実に、ＳｉＣ層１５の酸化は生じない。酸化はＳｉ層が完全に酸化するまで継続することができる。あるいは、Ｓｉ層が完全に酸化する前に酸化工程を終了することによって、ＳｉＣと酸化したＳｉ層との間に酸化されないＳｉ層を残してもよい。これは、処理工程中に確実にＳｉＣ層が酸化しないようにする別の方法である。図４Ｄは、酸化工程が完了した後の層配置を示し、ＳｉＣ層１５上にＳｉＯ2層１６が設けられている。
【００１５】
酸化工程が完了した後、図５に示す領域２６、２７でＳｉＯ2層１６がエッチング除去されて、ＳｉＣ層１５内の高濃度ドープされたｎ型ＳｉＣ層の第１及び第２の領域２３、２５と、ドープされたｐ型ＳｉＣの第１及び第２の領域２２、２４とが露出される。簡略にするため、領域２２〜２５は図４Ａ〜４Ｄには図示していない。残りのＳｉＣ層１５は、中程度にドープされたｎ型ＳｉＣからなり、特に、ＳｉＣの単結晶からなる。ソース接点（図示せず）が領域２６及び２７に設けられ、一方、ドレン接点２３がデバイスの反対側に設けられる。高濃度にドープされたｎ型ＳｉＣ層２２がＳｉ層１５とドレン接点２３との間に設けられる。ゲート電極２１がＳｉＯ2層１６上に設けられる。接点は、例えばニッケルなどの任意の高伝導率の導体から製造することができる。
【００１６】
本発明を実施したＳｉＣ ＭＯＳＦＥＴは航空機の配電システムで使用するのに特に適している。航空機の配線の安全性の課題は、近年広い関心を呼んできた。それには「コックピット内の煙」及びアーク放電の事象が関連しており、このようなシステムの安全性を高めるための努力がなされてきた。航空機の電力システムは、このような事象を誘発することがある広範囲の擾乱にさらされる。擾乱には、例えば装置の故障及び落雷から生ずる電流や電圧の過渡状態及び短絡状態などがある。従来はこのような障害から保護するために電気機械式回路遮断器が使用されてきた。しかし、障害の多くは、電力システムを保護するように設計された時間−保護曲線の閾値未満の値で生ずる。
【００１７】
電気機械式コントローラの代わりにＳＳＰＣ（ソリッドステート電力コントローラ）を使用でき、極めて迅速な応答時間、故障電流の安全限度内への制限、及び長い多機能寿命など、性能の向上をもたらしている。それらによって更に、柔軟な構成及び制御方式が可能になり、電流を制限及び遮断する両方の機能を完全に制御できる。ＳＳＰＣは更に、低コストで最小限の保守しか必要としない。
【００１８】
一般に、ＭＯＳＦＥＴのオン状態抵抗は極めて低く、電圧降下を低くすることができるので、動作中の（熱などの）パワー散逸が少ない。しかし、指定時間の間に短絡又は故障電流に耐えることができるためには、複数のＭＯＳＦＥＴを並列に配置して、デバイスが関連するエネルギ損失に耐えられるようにする必要があろう。作用時には２つの基本的な制約がある。（１）定常状態の冷却要件、すなわちサイズ、質量及び熱伝導が通常動作によって規定され、且つ（２）並列のデバイスの数が故障状態によって規定される。この場合、高い電力散逸レベルはデバイスへの外部接点（すなわちケース）を過熱させるほど十分に長くは作用しない。それは作用時間が短く、半導体デバイス自体からケースへの熱が拡散するからである。言い換えると、十分なＳＳＰＣがシステム内に設けられないと、故障状態の間に過熱が発生する可能性がある。並列のＭＯＳＦＥＴの数を減らしてサイズ及び質量を改良することは通常動作では受け入れられよう。しかし、それでは故障状態を安全に封じ込めることはできないであろう。
【００１９】
本発明により提供されるＳｉＣを使用して製造したＭＯＳＦＥＴデバイスは、そのオン状態抵抗が対応するＳｉデバイスよりも大幅に低いので、上記の問題を解決する。それによって故障電流に対する感度を高めることができると共に、Ｉ2Ｒ（ジュール熱）による加熱が低減する。炭化シリコンは更に、Ｓｉよりも大幅に優れた導電体であり、溶解／昇華温度が高いので、より高温で動作することができ、重いヒートシンクを配置する必要性が低下する。総合して、炭化シリコンの材料上の利点により、大幅に優れた電力密度を達成できる。
【特許請求の範囲】
【請求項１】
シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、前記第１の層と前記第２の層との間に境界面が画成されるステップと、前記第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法。
【請求項２】
前記第１の層が前記第２の層にウェーハ接合される、請求項１に記載の方法。
【請求項３】
前記第２の層が単結晶ＳｉＣからなる、請求項１又は２に記載の方法。
【請求項４】
前記第１の層が単結晶Ｓｉからなる、請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着された後に実行される、請求項１から４のいずれかに記載の方法。
【請求項６】
前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着される前、又は貼着中に実行される、請求項１から４のいずれかに記載の方法。
【請求項７】
炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を備える、請求項１から６のいずれかに記載の方法により製造された半導体デバイス。
【請求項８】
ＭＯＳＦＥＴからなる、請求項７に記載の半導体デバイス。
【請求項９】
請求項７又は８に記載の半導体デバイスを備える、航空機の配電システム。
【請求項１】
シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、前記第１の層と前記第２の層との間に境界面が画成されるステップと、前記第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法。
【請求項２】
前記第１の層が前記第２の層にウェーハ接合される、請求項１に記載の方法。
【請求項３】
前記第２の層が単結晶ＳｉＣからなる、請求項１又は２に記載の方法。
【請求項４】
前記第１の層が単結晶Ｓｉからなる、請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着された後に実行される、請求項１から４のいずれかに記載の方法。
【請求項６】
前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着される前、又は貼着中に実行される、請求項１から４のいずれかに記載の方法。
【請求項７】
炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を備える、請求項１から６のいずれかに記載の方法により製造された半導体デバイス。
【請求項８】
ＭＯＳＦＥＴからなる、請求項７に記載の半導体デバイス。
【請求項９】
請求項７又は８に記載の半導体デバイスを備える、航空機の配電システム。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【公開番号】特開２０１２−７４６９６（Ｐ２０１２−７４６９６Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１１−２０２６８６（Ｐ２０１１−２０２６８６）
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（５０９１３３３００）ジーイー・アビエイション・システムズ・リミテッド (28)
【氏名又は名称原語表記】ＧＥ ＡＶＩＡＴＩＯＮ ＳＹＳＴＥＭＳ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（５０９１３３３００）ジーイー・アビエイション・システムズ・リミテッド (28)
【氏名又は名称原語表記】ＧＥ ＡＶＩＡＴＩＯＮ ＳＹＳＴＥＭＳ ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
[ Back to top ]