炭化珪素半導体装置及びその製造方法
【課題】炭化珪素半導体装置のpベースオーミックコンタクトは、高濃度イオン注入により形成されるp++層と金属電極とで構成される。高濃度イオン注入を室温で行うと、p++層の結晶が著しく劣化しプロセス不良の原因となるため、高温中で注入を行う方法が用いられる。デバイスのスイッチング損失等の観点から、pベースオーミックコンタクト抵抗率はより低いことが望ましい。公知技術では、イオン注入温度と、オーミックコンタクト抵抗率及びプロセス不良に関する、詳細な関係については言及されていない。
【解決手段】上記イオン注入工程に於いて、炭化珪素ウェハの温度を175〜300℃、望ましくは175〜200℃に保持しておく。175〜300℃でのイオン注入により形成されるp++領域を用いたpベースオーミックコンタクト抵抗率は、300℃を超える温度でイオン注入した場合よりも低くなる。又、プロセス不良も発生しない。
【解決手段】上記イオン注入工程に於いて、炭化珪素ウェハの温度を175〜300℃、望ましくは175〜200℃に保持しておく。175〜300℃でのイオン注入により形成されるp++領域を用いたpベースオーミックコンタクト抵抗率は、300℃を超える温度でイオン注入した場合よりも低くなる。又、プロセス不良も発生しない。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、炭化珪素半導体装置の製造技術に関する。
【背景技術】
【0002】
珪素を用いたパワーデバイスの物性限界を打破するために、炭化珪素を用いたパワーデバイスの開発が行われている。特に、低抵抗率のp型オーミックコンタクトは、炭化珪素半導体デバイスにとって必要不可欠であり、それを実現するための高濃度p++層形成技術の確立は極めて重要である。
【0003】
特許文献1に示されるp型ベースオーミックコンタクト形成法に於いては、コンタクト用のp++層を形成する際に、イオン注入(Al、B、Ga)を400℃以上の温度の雰囲気下で行うことにより、炭化珪素MOSFET作製時に於けるプロセス不良を回避出来ることが、開示されている。
【0004】
又、特許文献2に於いては、高濃度イオン注入時に炭化珪素を150℃〜400℃に加熱しておくことで、イオン注入による結晶劣化を抑制出来ることが、開示されている。
【0005】
【特許文献1】特開2007−66959号公報
【特許文献2】特開2007−227655号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
炭化珪素は珪素と比べて優れた物性値を有しており、次世代のパワーデバイス用半導体材料として期待されている。炭化珪素を用いたMOSFETのp型ベースオーミックコンタクトは、濃度が1e19cm−3〜1e21cm−3である高濃度イオン(Al、B、Ga)注入により形成されるp++層と、金属電極とで構成される。この様な高濃度イオン注入を室温で行うときには、p++層の結晶が著しく劣化するため、これがデバイス作製時に於けるプロセス不良の原因となる。そのため、高温中で高濃度イオン注入を行うことにより、結晶劣化を抑制する方法が用いられる。
【0007】
他方、デバイスのスイッチング損失及びアバランシェ耐量等の観点から、p型ベースオーミックコンタクトの抵抗率は、より低いことが望ましい。
【0008】
しかしながら、これまでの公知技術に於いては、高濃度イオン注入時の温度と、p型ベースオーミックコンタクトの抵抗率と、デバイス作製時のプロセス不良とに関する、詳細な関係については何等言及されていないのが現実である。
【0009】
本発明は斯かる現状認識に基づいて成されたものであり、その目的とするところは、デバイス作製時のプロセス不良の発生が無く、且つ、低抵抗のp型ベースオーミックコンタクトを有する炭化珪素半導体装置の製造技術を確立することにある。
【課題を解決するための手段】
【0010】
本発明の主題は、炭化珪素層を備える炭化珪素半導体装置の製造方法であって、前記炭化珪素層の温度を175℃以上に保持しつつ、前記炭化珪素層の主面から前記炭化珪素層の内部に向けて、その注入濃度が1E19cm−3以上、1E21cm−3以内の範囲内にある、Alイオン、Bイオン及びGaイオンの内の何れかのイオンを注入して、p型の不純物層を形成する工程と、その裏面が前記p型の不純物層の表面とオーミックコンタクトする、コンタクト電極を前記p型の不純物層の前記表面上に形成する工程とを備えることを特徴とする。
【発明の効果】
【0011】
本発明の主題によれば、デバイス作製時のプロセス不良の発生が無く、且つ、低抵抗のp型ベースオーミックコンタクトを有する炭化珪素半導体装置の製造技術を確立することができる。
【0012】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明を実施するための最良の形態】
【0013】
(実施の形態1)
本実施の形態に係る炭化珪素半導体装置の製造方法によって製造される、炭化珪素p型ベースオーミックコンタクト用p++領域に対する高温プロセスの影響について、以下に詳述する。
【0014】
先ず、図1は、炭化珪素p型ベースオーミックコンタクト用p++領域に対するプロセスの影響を評価するための半導体装置の構成を示す縦断面図である。図1に於いて、1は炭化珪素基板であり、2は炭化珪素基板1の表面上に成長された炭化珪素エピタキシャル層であり、3は炭化珪素エピタキシャル層2の段差状溝部の表面上に形成されたp++領域である。
【0015】
次に、本実施の形態に於ける、炭化珪素p型ベースオーミックコンタクト用p++領域3に対するプロセスの影響の評価手順を、図2〜図12の各図面に基づいて、記載する。尚、図11に於ける参照符号4は、熱酸化膜を示す。
【0016】
先ず、オフ角を有する炭化珪素基板1の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種がH2から成り、生成ガス種がSiH4(シラン)及びC3H8(プロパン)から成る上記の条件の下で、膜厚1.0μm〜100μmの炭化珪素エピタキシャル層2を積層する(図2参照)。
【0017】
次に、炭化珪素エピタキシャル層2の上面上に選択イオン注入用マスク6を形成した上で(図3参照)、濃度1e19cm−3〜1e21cm−3のAlイオン、Bイオン、又はGaイオンの何れかのイオンを、炭化珪素エピタキシャル層2の上面から深さxμmまでに亘る領域内に注入して、p++層3Pを形成する(図4参照)。このイオン注入は、炭化珪素体(1+2)を室温〜500℃の範囲内の温度(以下、注入温度ないしは保持温度とも言う。)に保持して行われる。
【0018】
選択イオン注入用マスク6を除去した後(図5参照)、温度1400℃〜2100℃の範囲内で、p++層3Pを有する炭化珪素体(1+2)の活性化アニールを行い、p++領域3を形成する(図6参照)。p++領域3は、高温中での炭化珪素の昇華により、未注入領域よりも更に深くエッチングされ、結果として、図6に示す様に、炭化珪素エピタキシャル層2の未注入の上面とエッチング後のp++領域3の上面との間に、深さy1の段差が形成される。
【0019】
活性化アニール後のp++領域3の表面モフォロジーを、図7〜図9に示す。ここでは、注入深さxを約0.25μmとし、活性化アニール温度を約1700℃に設定した。又、像観察は、光学顕微鏡及びAFM(Atomic Force Microscopy)により行った。室温及び115℃の各々の注入温度の下でイオン注入したサンプルのp++領域3の表面にはランダムな表面荒れが見られ、AFM評価で得られたrms(root mean square)は20nm〜40nmであった。これは、高濃度のイオン注入により著しく劣化した炭化珪素結晶が活性化アニールプロセスにより他のポリタイプ多結晶に変質してしまったことによる。注入温度が150℃の下でイオン注入したサンプルでは、更に大きな表面荒れがp++領域3の表面にランダムに発生し、rmsは300nm〜500nmであった。これは、活性化アニールにより粒径の大きな多結晶が成長したことによる。他方、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルのp++領域3には、炭化珪素基板1のオフ角に対応したステップバンチング(そのrmsは約50nmである。)が確認され、この結果は、イオン注入前の結晶構造への回復が進んだことを示している。特に、175℃以上、300℃以内の範囲内の注入温度の下でイオン注入したサンプルでは、p++領域3の表面は、上記オフ角に対応したステップバンチングの表面荒れに加えて、その他の表面荒れをも含むことが、確認される。他方、注入温度が400℃又は500℃の下でのサンプルでは、p++領域3の表面は上記オフ角に対応したステップバンチングの表面荒れのみを含むことが、観察される。
【0020】
活性化アニール後の注入/未注入領域間段差プロファイルを、図10に示す。図10に於いて、横軸xは段差計のスキャン方向を示しており、縦軸は相対的な深さを示している(注入温度が150℃での未注入領域の深さを基準値0と設定して、相対的に段差計の測定結果を示している。)。以下に示す他の注入/未注入領域間段差プロファイルに於いても、その横軸及び縦軸の定義は、上記と同様である。
【0021】
図10より、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルでは、領域間段差が確認されていないことから、活性化アニールによるエッチング或いは昇華に関しては、注入/未注入領域間には差はないと言える。それに対して、室温又は115℃の保持温度の下でイオン注入したサンプルでは、20nm〜30nm程度の段差が確認され、これらの結果は、室温又は115℃の注入温度の下ではp++領域3のエッチング或いは昇華が未注入領域と比べて僅かに促進されたことを示している。一方、150℃の注入温度の下でイオン注入した場合の結果は、サンプルのp++領域3が未注入領域に比べて盛り上がった様な形状を有することを示しており、これは、粒径の大きな多結晶の成長によるものと考えられる。
【0022】
p++領域3を適切に形成するためには、(1)p++領域3が未注入領域に比べて盛り上がった場合と、(2)未注入領域と注入領域との間に段差が生じる場合とがあり、後者(2)の場合に於いては、Alイオン等を注入したときの最初の深さをxとし、活性化アニール後の段差の深さをy1(y1<0)とすると、図6に於いて、│x│>│y1│の関係を満たす必要性がある。
【0023】
この点に関しては、図10の測定結果より、活性化アニールプロセスのみを適用するデバイス作製に於いては、何れの注入温度(保持温度)の条件下に於いても、p++領域3を適切に形成することが出来ることが、認識される。
【0024】
次に、熱酸化によって、p++領域3及びSiCエピタキシャル層2の上面に熱酸化膜(SiO2膜)4を形成する(図11)。この場合、p++領域3の結晶はイオン注入工程によって既に著しく劣化しているため、熱酸化によるp++領域3の酸化速度は、未注入領域の酸化速度よりも速い。よって、図11に示される様に、p++領域3は、未注入領域よりも、その内部深くまで酸化される。その後、弗化水素酸により熱酸化膜4を除去すると、図12に示す様な段差(深さは│y1│+│y2│)が形成される。
【0025】
熱酸化処理後(犠牲酸化後)及び熱酸化膜除去後(酸化膜エッチング後)の注入/未注入領域間段差プロファイルを、既述した活性化アニール後の注入/未注入領域間段差プロファイルと共に、図13(注入温度が室温又は115℃の場合)、図14(注入温度が150℃の場合)、及び図15(注入温度が175℃〜500℃の範囲内の場合)に示す。何れのサンプルに於いても、犠牲酸化後のp++領域3が未注入領域よりも約50nm高くなっていることから、p++領域3に於いて、より厚膜の熱酸化膜が形成されたと、言える。他方、酸化膜除去後の各注入/未注入領域間段差プロファイルは、注入温度が室温又は115℃の条件下でイオン注入したサンプルのp++領域3が未注入領域に比べて深い位置まで熱酸化されたのに対して、注入温度が150℃〜500℃の範囲内の温度下でイオン注入したサンプルでは、その様な領域間の差が生じていないことを、示している。ここで、p++領域3を適切に形成するためには、│x│>(│y1│+│y2│)の関係を満たす必要性がある。この点で、図13の結果は、115℃以下の注入温度でのイオン注入によるp++領域3の形成プロセスが、実際の工程では3回以上の熱酸化処理を必要とするデバイスプロセスには適用出来ないことを、示唆している。
【0026】
次に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種がH2、生成ガス種がSiH4及びC3H8、の条件下で、膜厚0.05μm〜2.0μmの炭化珪素エピタキシャル追成長層5を、両層2,3の上面上に積層する(図16)。p++領域3の結晶はイオン注入により著しく劣化しているので、熱CVD法での成長中に於けるキャリアガス種H2による高温水素エッチングが強く作用するために、p++領域3上の成長速度は未注入領域上の成長速度よりも低い。よって、図16に示す様に、p++領域3上の炭化珪素エピタキシャル追成長層5は、未注入領域上の炭化珪素エピタキシャル追成長層5よりも薄くなる。その後、RIE(Reactive Ion Etching)法により、炭化珪素エピタキシャル追成長層5を除去すると、図17に示す様に、深さ(│y│=│y1│+│y2│+│y3│)の段差が形成される。
【0027】
ここで、熱CVD法の工程中に於いて、生成ガス種SiH4及びC3H8をキャリアガス種H2に加える前の段階に於ける高温水素アニール処理後での注入/未注入領域間段差プロファイルを、図18(注入温度が室温又は115℃の場合)、図19(注入温度が150℃の場合)、及び図20(注入温度が175℃〜500℃の範囲内にある場合)に示す。ここでは、高温水素アニール温度を約1500℃に設定した。高温水素アニール後の各プロファイルは、室温又は115℃の注入温度の下でイオン注入したサンプルのp++領域3が未注入領域に比べて格段に深い位置までエッチングされたのに対して、150℃〜500℃以上の注入温度下でイオン注入したサンプルでは、その様な差異が見られないことを示している。これらの測定結果は、115℃以下の注入温度下でのイオン注入によるp++領域3の形成プロセスが、炭化珪素エピタキシャル追成長等の高温水素プロセスを経る必要性があるデバイス作製には適用出来ないことを、示唆している。
【0028】
更に、炭化珪素エピタキシャル追成長層形成後の注入/未注入領域間段差プロファイルを、酸化膜エッチング後の注入/未注入領域間段差プロファイルと共に、図21(注入温度が室温又は115℃の場合)、図22(注入温度が150℃の場合)、及び図23(注入温度が175℃〜500℃の範囲内の場合)に示すと共に、p++領域3上の表面モフォロジー(光学顕微鏡像とAFM像)を図24〜図26に示す。ここでは、炭化珪素エピタキシャル追成長層5の膜厚を約0.45μmに設定した。図21より、室温又は115℃の注入温度下でイオン注入したサンプルのp++領域3のrmsは炭化珪素エピタキシャル追成長層5の形成により約100nmに拡大し、領域間段差も部分的に大きくなった。これは、図18で示した様な高温水素中でのエッチング又はステップフロー成長の不良によるものと考えられる。これに対して、注入温度150℃でイオン注入したサンプルのp++領域3のrmsは約100nmに縮小し、領域間の高さ位置関係に関しては、未注入領域に比べて、p++領域3の方が150nm低くなった。このことは、p++領域3が高温水素アニールにより殆どエッチングされなかったことから、p++領域3上へのステップフロー成長が殆ど進まなかったことを示唆している。他方、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルの領域間段差は何れの注入温度に於いても約20nm程度であり、p++領域3上への炭化珪素エピタキシャル追成長速度は、未注入領域上と比べて、殆ど差が無いと、言える。ここで、p++領域3を適切に形成するためには、│x│>(│y1│+│y2│+│y3│)の関係を満たす必要性がある。図21〜図23の測定結果は、p++領域3の形成後に炭化珪素エピタキシャル追成長層5の形成を経る必要性のあるデバイス作製に於いては、p++領域3の形成プロセス時に175℃以上の注入温度でのイオン注入が必須であることを、示している。
【0029】
(実施の形態2)
本実施の形態に係る炭化珪素半導体装置の製造方法によって製造される、炭化珪素p型ベースオーミックコンタクト用p++領域の電気的特性及びpベースオーミックコンタクト抵抗率について、記載する。
【0030】
一方で、図27は、炭化珪素pベースオーミックコンタクト用p++領域のホールキャリア密度及びホール移動度を、Hall測定により評価するための半導体装置の構成を示す縦断面図である。図27に於いて、炭化珪素基板11上には、炭化珪素エピタキシャル層12が成長形成されており、炭化珪素エピタキシャル層12の上面から同層12の内部に向けてp++領域13が形成されている。そして、オーミック電極15がp++領域13の上面上に形成されている。更に、オーミック電極15との接触領域を除くp++領域13の上面上及び炭化珪素エピタキシャル層12の上面上に、熱酸化膜14が形成されている。
【0031】
他方で、図37は、炭化珪素pベースオーミックコンタクト抵抗率を、TLM(Transfer Length Method)測定により評価するための半導体装置の構成を示す縦断面図である。図37に於いて、炭化珪素基板21上には、炭化珪素エピタキシャル層22が成長形成されており、炭化珪素エピタキシャル層22の上面から同層22の内部に向けてp++領域23が形成されている。そして、複数のオーミック電極25がp++領域23の上面上に形成されている。更に、オーミック電極25との接触領域を除くp++領域23の上面上及び炭化珪素エピタキシャル層22の上面上に、熱酸化膜24が形成されている。
【0032】
次に、実施の形態2に係るHall測定用半導体装置の製造方法を、図28〜図33に基づき、記載する。
【0033】
先ず、オフ角を有する炭化珪素基板11の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8の条件の下で、膜厚0.3μm以上の炭化珪素エピタキシャル層12を積層する(図28)。
【0034】
次に、炭化珪素エピタキシャル層12の上面上に選択イオン注入用マスク16を形成し(図29)、選択イオン注入用マスク16を用いて、濃度が約2e20cm−3のAlイオン、Bイオン、及びGaイオンの内で何れかのイオンを、炭化珪素エピタキシャル層12内に注入して、p++領域13Aを形成する(図30)。尚、上記のイオン注入は、炭化珪素(11+12)を室温〜500℃の範囲内の各注入温度に保持して行われる。その後は、選択イオン注入用マスク16を除去した上で、1400℃〜2000℃の範囲内の温度で以ってp++領域13Aの活性化アニール処理を行い、これにより、p++領域13が形成される(図31)。
【0035】
次に、熱酸化により、炭化珪素エピタキシャル層12の露出面上に、全面的に、熱酸化膜14を形成する(図32)。
【0036】
次に、熱酸化膜14の内でオーミック電極15を形成すべき領域のみを除去した上で、当該被除去領域上にNiを積層し、p++領域13の端部の表面上にNiオーミック電極15を形成する(図33)。尚、オーミック電極15用の材料としては、Niの他に、Ti、Al、Mo、Cr、Pt、W、Si、TiC、或いは、これらの合金を用いても良い。
【0037】
次に、Niオーミック電極15を、当該電極15と接触している炭化珪素と合金化させるために、炭化珪素(11+12)に対して、温度950℃〜1000℃、処理時間20秒間〜60秒間、昇温速度10℃/秒〜25℃/秒の条件下で熱処理を行う。これにより、図27に示す炭化珪素半導体装置が完成される。
【0038】
ここで、図34は、Hall測定から得られた、p++領域13に於けるホールキャリア密度(プロット:白丸)及びホール移動度(プロット:黒の三角形)の注入温度依存性を示す。但し、図34の測定例は、p++領域13Aの活性化アニール温度が1700℃であり、更に、既述した実施の形態1での評価結果を踏まえて、注入温度が175℃以上の場合に関するデータのみを、図示している。図34より、ホールキャリア密度は、注入温度が250℃〜500℃の範囲内では殆ど注入温度に対する依存性を示さないが、注入温度が250℃以下、175℃以上の範囲内に於いては、ホールキャリア密度は急激に増大している。又、ホールキャリア密度の当該増大に対応して、ホール移動度も急激に低下している。この現象は、注入時の炭化珪素(11+12)の保持温度が250℃以下、175℃以上の範囲内では、イオン注入したp++領域13内に、アクセプタ型のエネルギー準位を有する結晶欠陥がより高密度に分布していることを示している。
【0039】
又、図35は、Hall測定から得られた、p++領域13に於けるホールキャリア密度の活性化アニール温度及び注入温度の依存性示しており、図36は、Hall測定から得られた、p++領域13に於けるホール移動度の活性化アニール温度及び注入温度依存性を示している。尚、注入温度が400℃及び500℃の場合についても本願発明者らは同様に測定を行ったが、その測定結果は、注入温度が300℃の場合のそれと殆ど変わらなかったため、注入温度が400℃及び500℃の場合の測定データは、何れも、図35及び図36には図示されてはいない。両図35,36より、イオン注入時の炭化珪素(11+12)の保持温度(注入温度)が250℃及び300℃の各々では、Alイオンを注入したサンプルに関して、活性化アニール温度が高くなるにつれてホールキャリア密度は増大し、逆にホール移動度は活性化アニール温度が高くなるにつれて低下している。この現象は、注入されたAlイオンが炭化珪素格子サイトに配置されて電気的に活性化したことにより、ホールキャリア密度が増大すると共に、イオン化不純物散乱因子密度が増大してホール移動度が低下したことを示している。他方、注入温度が175℃及び200℃の各々では、Alイオンを注入したサンプルに関しては、ホールキャリア密度は活性化アニール温度が高くなる程に増大するが、ホール移動度は、アニール温度如何に関わらず、約3cm2/Vs程度の低い値を示している。この現象は、注入されたAlイオンの活性化により増大するイオン化不純物散乱とは別の散乱機構に、ホール移動度が強く依存していることを示唆している。何れの活性化アニール温度条件下に於いても、注入温度が175℃及び200℃の各々である場合に於いてAlイオンを注入したときのサンプルのホールキャリア密度は、注入温度が250℃及び300℃の各々である注入サンプルよりも高い値を示しており、特に活性化アニール温度が低い程に、その比は顕著に大きくなっている。これらの結果から、測定されたホールキャリアの起源として、活性化アニールの高温化により増大するAlアクセプタと、Alイオン注入温度の低温化により増大するアクセプタ型結晶欠陥とが存在すると、考えられる。
【0040】
次に、実施の形態2に係るTLM測定用半導体装置の製造方法を、図38〜図43に基づき、記載する。
【0041】
先ず、炭化珪素基板21の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8、の条件の下で、膜厚0.3μm以上の炭化珪素エピタキシャル層22を積層する(図38)。
【0042】
次に、炭化珪素エピタキシャル層22の上面上に選択イオン注入用マスク26を形成した上で(図39)、濃度が約2e20cm−3のAlイオン、Bイオン、又はGaイオンの内の何れかのイオンを炭化珪素エピタキシャル層22内に注入して、活性化アニール前のp++領域23Aを形成する(図40)。このときのイオン注入は、炭化珪素(21+22)を、室温〜500℃の範囲内の各温度に保持して行われる。その後、選択イオン注入用マスク26を除去した上で、温度1400℃〜2000℃の範囲内で活性化アニールを行い、p++領域23を形成する(図41)。
【0043】
次に、熱酸化により、炭化珪素エピタキシャル層22の露出面上に、全面的に熱酸化膜24を形成する(図42)。
【0044】
次に、熱酸化膜24の内でオーミック電極25を形成すべき各領域のみを除去した上で、各被除去領域上にオーミック電極25を形成する(図43)。これにより、図37に示すTLM測定用半導体装置が完成される。
【0045】
ここで、図44は、TLM測定から得られた、p型ベースオーミックコンタクト抵抗率(プロット:黒の四角形)の注入温度依存性を、ホールキャリア密度の注入温度依存性と共に、示す。但し、図44に於いても、実施の形態1の評価結果を踏まえて、イオン注入温度の下限値は175℃とされている。図44より明らかな通り、注入温度が250℃以下、175℃以上の温度範囲内に於いては、注入温度が下がる程に、ホールキャリア密度が増大すると共に、コンタクト抵抗率が低下している。尚、コンタクト抵抗率は、注入温度が300℃以下、175℃以上の範囲内に於いて、注入温度が下がる程に、低下している。半導体/金属間のオーミックコンタクト抵抗率は、界面の欠陥密度又は半導体のドーピング濃度に依存することが知られており、今回得られたコンタクト抵抗率の注入温度依存性の原因としては、上記既知の原因の何れの可能性も考えられる。
【0046】
次に、図45は、TLM測定から得られた、各注入温度に於けるp型オーミックコンタクト抵抗率のアニール温度依存性を示す。図45より、何れの注入温度のサンプルに於いても、活性化アニール温度を高くすることによりp型オーミックコンタクト抵抗率は概ね低下している。この現象の要因の一つとして、活性化Alアクセプタ密度の増大が考えられる。又、図45より、活性化アニール温度が低い程、コンタクト抵抗率はAl注入温度に強く依存しており、この現象は、イオン注入により誘起されるアクセプタ型結晶欠陥又は界面欠陥の密度が大きく影響している可能性がある。注入温度が175℃〜200℃の範囲内では、活性化アニール温度を1600℃〜2000℃の範囲内の値に設定することにより、その注入温度条件に関わらず、オーミックコンタクト抵抗率を約1e−3Ωcm2以下にすることが出来る。
【0047】
既述した本実施の形態により製造される炭化珪素p型ベースオーミックコンタクトでは、イオン注入時の炭化珪素の保持温度(注入温度)を175℃以上、300℃以下の範囲内の値に設定した場合には、更に望ましくは175℃以上、200℃以下の範囲内の値に設定した場合には、300℃を超える注入温度でイオン注入を行った場合よりも、オーミックコンタクト抵抗率が低くなる。しかも、本実施の形態の条件の下では、実施の形態1で示した様に、室温下でイオン注入する場合に見られる様なプロセス不良が発生しない。
【0048】
(実施の形態3)
本実施の形態は、実施の形態1及び2に於いて明らかとなった既述の評価結果を反映させた、炭化珪素半導体装置の製造方法に関している。
【0049】
ここで、図46は、炭化珪素エピタキシャルチャネルMOSFETの構成を示す縦断面図であり、各参照符号は次の構成要素を示す。即ち、31は炭化珪素基板、32は炭化珪素エピタキシャル層(炭化珪素層に該当)、33はpベース領域、34はnソース領域、35はp型ベースコンタクト用p++領域、36はチャネル用炭化珪素エピタキシャル追成長層、37は例えばゲート酸化膜から成るゲート絶縁膜、38はゲート電極、39は層間絶縁膜、40はソース電極、41はドレイン電極である。
【0050】
次に、実施の形態3に係る炭化珪素半導体装置の製造方法を、図47〜図55に基づき、記載する。
【0051】
先ず、オフ角を有する炭化珪素基板31の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8、の条件下で、膜厚が1.0μm〜100μmの範囲内にある炭化珪素エピタキシャル層32を積層する(図47)。
【0052】
次に、炭化珪素エピタキシャル層32の上面上に選択イオン注入用マスク(図示せず。)を形成し、同マスクを用いて、炭化珪素エピタキシャル層32の上面より同層32の内部に向けて、深さが0.5μm〜3.0μmの範囲内となる様に、濃度が1e17cm−3〜1e19cm−3の範囲内にあるAlイオン、Bイオン、又はGaイオンの何れかのイオンを注入して、一対の対向し合うpベース領域33を形成する(図48)。その後、上記選択イオン注入用マスクを除去した上で、新たな選択イオン注入用マスク(図示せず。)を炭化珪素エピタキシャル層32の上面上に形成し、当該新たなマスクを用いて、各pベース領域33の表面から同領域33の内部に向けて、深さが0.1μm〜2.0μmの範囲内となる様に、濃度が1e18cm−3〜1e20cm−3の範囲内にあるNイオン、Asイオン、又はPイオンの何れかのイオンを注入して、nソース領域34を形成する。その後、上記の選択イオン注入用マスクを除去する(図48)。
【0053】
次に、炭化珪素エピタキシャル層32の上面上に選択イオン注入用マスク(図示せず。)を形成し、当該マスクを用いて、各pベース領域33の表面(主面)の内でnソース領域34の表面端部に隣接する外側領域から当該pベース領域33の内部に向けて、深さが0.1μm〜2.0μmとなる様に、濃度が1e19cm−3〜1e21cm−3の範囲内にあるAlイオン、Bイオン、又はGaイオンの何れかのイオンを注入して、各pベース領域33よりもp型不純物濃度が遥かに高いp型ベースコンタクト用p++領域(p型炭化珪素領域に該当。)35と成るべき領域を形成する。このときのイオン注入工程は、炭化珪素(31+32)を175℃以上、300℃以内の範囲の注入温度に、更に望ましくは175℃以上、200℃以内の範囲内の注入温度に保持して、行われる。上記のイオン注入工程終了後は、上記の選択イオン注入用マスクを除去した上で、温度が1400℃〜2100℃の範囲内の値に於いて活性化アニール処理を行い、これにより、pベース領域33、nソース領域34、及びpベースコンタクト用p++領域35が完成される(図49)。尚、実施の形態2の図45に於いて既述した様に、特にオーミックコンタクト抵抗率を約1e−3Ωcm2以下の低い値に設定する場合には、175℃以上、200℃以内の範囲内の注入温度に於いて、活性化アニール温度を1600℃〜2000℃の範囲内の値に設定する必要性がある。
【0054】
次に、炭化珪素エピタキシャル層32の上にチャネル用炭化珪素エピタキシャル追成長層36を積層した上で、フォトリソグラフィ及びRIE(Reactive Ion Etching)技術により、一対のpベース領域33の間に露出した炭化珪素エピタキシャル層32の主面32Sがその下面の中央部に位置し、且つ、それぞれのpベース領域33の端部表面33S及びnソース領域34の端部表面34Sがその下面の両端部に位置する形状の下面を有するチャネル用炭化珪素エピタキシャル追成長層36を、形成する(図50)。
【0055】
或いは、チャネル用炭化珪素エピタキシャル追成長層36を形成せずに、次の工程に進んでも良い。
【0056】
次に、素子基板の全面上に、ゲート絶縁膜37を形成する(図51)。
【0057】
次に、フォトリソグラフィ及びエッチング技術により、一対のpベース領域33の間に露出した炭化珪素エピタキシャル層32の表面32Sがその中央部に位置し、且つ、それぞれのpベース領域33の端部表面33S及びnソース領域34の端部表面34Sがその両端部の直下に位置する様な形状を有するゲート電極38を、ゲート絶縁膜37の表面上に形成する(図52)。
【0058】
次に、ソース・ゲート間を電気的に絶縁するための層間絶縁膜39を、素子全面上に積層する(図53)。
【0059】
次に、各nソース領域34の表面上及び各pベースコンタクト用p++領域35の表面上のゲート絶縁膜37及び層間絶縁膜39の部分をフォトリソグラフィ及びエッチング技術によって除去する(図54)。その後、各nソース領域34及び各pベースコンタクト用p++領域35の表面の内で露出した部位上にNi層を積層することで、ソース・ベース共通のNiコンタクト電極40を形成する(図54)。コンタクト電極40用の材料としては、Niの他に、Ti、Al、Mo、Cr、Pt、W、Si、TiC、或いは、これらの合金を用いても良い。
【0060】
次に、炭化珪素基板31の裏面上に、全面的にドレイン電極41を形成する。この後、ソース・ベース共通のコンタクト電極40及びドレイン電極41の各々を、当該電極と接触している炭化珪素と合金化させるために、温度が950℃〜1000℃の範囲内で、処理時間が20秒間〜60秒間の範囲内で、昇温速度が10℃/秒〜25℃/秒の範囲内の条件下で、炭化珪素(31+32)に対して熱処理を行う。これにより、図55に示す様な素子構造の主要部が完成される。
【0061】
本実施の形態によれば、MOSFETの耐圧低下及びオン抵抗の増大を招くこと無く、且つプロセス不良を招くこと無く(歩留まりの向上)、十分に低抵抗なpベースオーミックコンタクトを有する炭化珪素-エピタキシャルチャネルMOSFETを作製することが出来る。しかも、十分に低抵抗なオーミックコンタクト抵抗率を有するpベースコンタクト用p++領域35が完成されるので、MOSFET素子のスイッチングがスムーズに行われることとなり、電力消費量の削減化を図ることが出来る。加えて、炭化珪素半導体装置にサージ電圧等の高電圧が印加されてアバランシェ現象等が発生しても、低抵抗なp型ベースコンタクト用p++領域35と当該領域35とオーミックコンタクトするコンタクト電極40とが蓄積されるホールを逃がすための通路領域として機能するので、炭化珪素半導体装置の電気的特性の破壊を効果的に回避して炭化珪素半導体装置の長寿命化を図ることも可能である。
【0062】
又、本炭化珪素半導体装置では、p型の炭化珪素領域35のホールキャリア濃度は当該領域の不純物濃度の5%以上であり、p型の炭化珪素領域35のホール移動度は4cm2/Vs以下であり、しかも、p型の炭化珪素領域35のオーミックコンタクト抵抗率は8E−4Ωcm2以下であるので、300℃を越える注入温度で以ってイオン注入してp型の炭化珪素領域を作成した場合よりも、格段にオーミックコンタクト抵抗率を低減化することが出来る。
【0063】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0064】
この発明は、例えばパワー半導体デバイスに適用して好適である。
【図面の簡単な説明】
【0065】
【図1】実施の形態1の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト用p++領域に対するプロセスの影響を評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図2】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図3】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図4】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図5】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図6】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図7】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図8】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図9】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図10】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後の注入/未注入領域間段差プロファイルを示す図である。
【図11】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図12】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図13】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図14】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図15】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図16】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図17】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図18】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図19】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図20】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図21】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図22】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図23】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図24】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図25】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図26】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図27】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト用p++領域のホールキャリア密度とホール移動度とを、Hall測定により評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図28】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図29】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図30】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図31】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図32】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図33】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図34】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホールキャリア密度(プロット:○)とホール移動度(プロット:黒三角形)の注入温度依存性を示す図である。
【図35】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホールキャリア密度の活性化アニール温度及び注入温度依存性を示す図である。
【図36】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホール移動度の活性化アニール温度及び注入温度依存性を示す図である。
【図37】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト抵抗率を、TLM法により評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図38】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図39】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図40】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図41】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図42】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図43】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図44】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、pベースオーミックコンタクト抵抗率(プロット:黒の四角形)の注入温度依存性を示す図である。
【図45】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、pベースオーミックコンタクト抵抗率の活性化アニール温度及び注入温度依存性を示す図である。
【図46】実施の形態3の炭化珪素半導体装置の製造方法によって製造される、炭化珪素MOSFETの構成を示す縦断面図である。
【図47】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図48】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図49】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図50】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図51】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図52】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図53】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図54】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図55】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【符号の説明】
【0066】
1 炭化珪素基板、2 炭化珪素エピタキシャル層、3 p++領域、4 熱酸化膜、5 炭化珪素エピタキシャル追成長層、6 選択イオン注入用マスク、11 炭化珪素基板、12 炭化珪素エピタキシャル層、13 p++領域、14 熱酸化膜、15 オーミック電極、16 選択イオン注入用マスク、21 炭化珪素基板、22 炭化珪素エピタキシャル層、23 p++領域、24 熱酸化膜、25 オーミック電極、26 選択イオン注入用マスク、31 炭化珪素基板、32 炭化珪素エピタキシャル層、33 pベース領域、34 nソース領域、35 p++領域、36 炭化珪素エピタキシャル追成長層、37 ゲート絶縁膜、38 ゲート電極、39 層間絶縁膜、40 ソース・ベース共通電極、41 ドレイン電極。
【技術分野】
【0001】
この発明は、炭化珪素半導体装置の製造技術に関する。
【背景技術】
【0002】
珪素を用いたパワーデバイスの物性限界を打破するために、炭化珪素を用いたパワーデバイスの開発が行われている。特に、低抵抗率のp型オーミックコンタクトは、炭化珪素半導体デバイスにとって必要不可欠であり、それを実現するための高濃度p++層形成技術の確立は極めて重要である。
【0003】
特許文献1に示されるp型ベースオーミックコンタクト形成法に於いては、コンタクト用のp++層を形成する際に、イオン注入(Al、B、Ga)を400℃以上の温度の雰囲気下で行うことにより、炭化珪素MOSFET作製時に於けるプロセス不良を回避出来ることが、開示されている。
【0004】
又、特許文献2に於いては、高濃度イオン注入時に炭化珪素を150℃〜400℃に加熱しておくことで、イオン注入による結晶劣化を抑制出来ることが、開示されている。
【0005】
【特許文献1】特開2007−66959号公報
【特許文献2】特開2007−227655号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
炭化珪素は珪素と比べて優れた物性値を有しており、次世代のパワーデバイス用半導体材料として期待されている。炭化珪素を用いたMOSFETのp型ベースオーミックコンタクトは、濃度が1e19cm−3〜1e21cm−3である高濃度イオン(Al、B、Ga)注入により形成されるp++層と、金属電極とで構成される。この様な高濃度イオン注入を室温で行うときには、p++層の結晶が著しく劣化するため、これがデバイス作製時に於けるプロセス不良の原因となる。そのため、高温中で高濃度イオン注入を行うことにより、結晶劣化を抑制する方法が用いられる。
【0007】
他方、デバイスのスイッチング損失及びアバランシェ耐量等の観点から、p型ベースオーミックコンタクトの抵抗率は、より低いことが望ましい。
【0008】
しかしながら、これまでの公知技術に於いては、高濃度イオン注入時の温度と、p型ベースオーミックコンタクトの抵抗率と、デバイス作製時のプロセス不良とに関する、詳細な関係については何等言及されていないのが現実である。
【0009】
本発明は斯かる現状認識に基づいて成されたものであり、その目的とするところは、デバイス作製時のプロセス不良の発生が無く、且つ、低抵抗のp型ベースオーミックコンタクトを有する炭化珪素半導体装置の製造技術を確立することにある。
【課題を解決するための手段】
【0010】
本発明の主題は、炭化珪素層を備える炭化珪素半導体装置の製造方法であって、前記炭化珪素層の温度を175℃以上に保持しつつ、前記炭化珪素層の主面から前記炭化珪素層の内部に向けて、その注入濃度が1E19cm−3以上、1E21cm−3以内の範囲内にある、Alイオン、Bイオン及びGaイオンの内の何れかのイオンを注入して、p型の不純物層を形成する工程と、その裏面が前記p型の不純物層の表面とオーミックコンタクトする、コンタクト電極を前記p型の不純物層の前記表面上に形成する工程とを備えることを特徴とする。
【発明の効果】
【0011】
本発明の主題によれば、デバイス作製時のプロセス不良の発生が無く、且つ、低抵抗のp型ベースオーミックコンタクトを有する炭化珪素半導体装置の製造技術を確立することができる。
【0012】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明を実施するための最良の形態】
【0013】
(実施の形態1)
本実施の形態に係る炭化珪素半導体装置の製造方法によって製造される、炭化珪素p型ベースオーミックコンタクト用p++領域に対する高温プロセスの影響について、以下に詳述する。
【0014】
先ず、図1は、炭化珪素p型ベースオーミックコンタクト用p++領域に対するプロセスの影響を評価するための半導体装置の構成を示す縦断面図である。図1に於いて、1は炭化珪素基板であり、2は炭化珪素基板1の表面上に成長された炭化珪素エピタキシャル層であり、3は炭化珪素エピタキシャル層2の段差状溝部の表面上に形成されたp++領域である。
【0015】
次に、本実施の形態に於ける、炭化珪素p型ベースオーミックコンタクト用p++領域3に対するプロセスの影響の評価手順を、図2〜図12の各図面に基づいて、記載する。尚、図11に於ける参照符号4は、熱酸化膜を示す。
【0016】
先ず、オフ角を有する炭化珪素基板1の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種がH2から成り、生成ガス種がSiH4(シラン)及びC3H8(プロパン)から成る上記の条件の下で、膜厚1.0μm〜100μmの炭化珪素エピタキシャル層2を積層する(図2参照)。
【0017】
次に、炭化珪素エピタキシャル層2の上面上に選択イオン注入用マスク6を形成した上で(図3参照)、濃度1e19cm−3〜1e21cm−3のAlイオン、Bイオン、又はGaイオンの何れかのイオンを、炭化珪素エピタキシャル層2の上面から深さxμmまでに亘る領域内に注入して、p++層3Pを形成する(図4参照)。このイオン注入は、炭化珪素体(1+2)を室温〜500℃の範囲内の温度(以下、注入温度ないしは保持温度とも言う。)に保持して行われる。
【0018】
選択イオン注入用マスク6を除去した後(図5参照)、温度1400℃〜2100℃の範囲内で、p++層3Pを有する炭化珪素体(1+2)の活性化アニールを行い、p++領域3を形成する(図6参照)。p++領域3は、高温中での炭化珪素の昇華により、未注入領域よりも更に深くエッチングされ、結果として、図6に示す様に、炭化珪素エピタキシャル層2の未注入の上面とエッチング後のp++領域3の上面との間に、深さy1の段差が形成される。
【0019】
活性化アニール後のp++領域3の表面モフォロジーを、図7〜図9に示す。ここでは、注入深さxを約0.25μmとし、活性化アニール温度を約1700℃に設定した。又、像観察は、光学顕微鏡及びAFM(Atomic Force Microscopy)により行った。室温及び115℃の各々の注入温度の下でイオン注入したサンプルのp++領域3の表面にはランダムな表面荒れが見られ、AFM評価で得られたrms(root mean square)は20nm〜40nmであった。これは、高濃度のイオン注入により著しく劣化した炭化珪素結晶が活性化アニールプロセスにより他のポリタイプ多結晶に変質してしまったことによる。注入温度が150℃の下でイオン注入したサンプルでは、更に大きな表面荒れがp++領域3の表面にランダムに発生し、rmsは300nm〜500nmであった。これは、活性化アニールにより粒径の大きな多結晶が成長したことによる。他方、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルのp++領域3には、炭化珪素基板1のオフ角に対応したステップバンチング(そのrmsは約50nmである。)が確認され、この結果は、イオン注入前の結晶構造への回復が進んだことを示している。特に、175℃以上、300℃以内の範囲内の注入温度の下でイオン注入したサンプルでは、p++領域3の表面は、上記オフ角に対応したステップバンチングの表面荒れに加えて、その他の表面荒れをも含むことが、確認される。他方、注入温度が400℃又は500℃の下でのサンプルでは、p++領域3の表面は上記オフ角に対応したステップバンチングの表面荒れのみを含むことが、観察される。
【0020】
活性化アニール後の注入/未注入領域間段差プロファイルを、図10に示す。図10に於いて、横軸xは段差計のスキャン方向を示しており、縦軸は相対的な深さを示している(注入温度が150℃での未注入領域の深さを基準値0と設定して、相対的に段差計の測定結果を示している。)。以下に示す他の注入/未注入領域間段差プロファイルに於いても、その横軸及び縦軸の定義は、上記と同様である。
【0021】
図10より、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルでは、領域間段差が確認されていないことから、活性化アニールによるエッチング或いは昇華に関しては、注入/未注入領域間には差はないと言える。それに対して、室温又は115℃の保持温度の下でイオン注入したサンプルでは、20nm〜30nm程度の段差が確認され、これらの結果は、室温又は115℃の注入温度の下ではp++領域3のエッチング或いは昇華が未注入領域と比べて僅かに促進されたことを示している。一方、150℃の注入温度の下でイオン注入した場合の結果は、サンプルのp++領域3が未注入領域に比べて盛り上がった様な形状を有することを示しており、これは、粒径の大きな多結晶の成長によるものと考えられる。
【0022】
p++領域3を適切に形成するためには、(1)p++領域3が未注入領域に比べて盛り上がった場合と、(2)未注入領域と注入領域との間に段差が生じる場合とがあり、後者(2)の場合に於いては、Alイオン等を注入したときの最初の深さをxとし、活性化アニール後の段差の深さをy1(y1<0)とすると、図6に於いて、│x│>│y1│の関係を満たす必要性がある。
【0023】
この点に関しては、図10の測定結果より、活性化アニールプロセスのみを適用するデバイス作製に於いては、何れの注入温度(保持温度)の条件下に於いても、p++領域3を適切に形成することが出来ることが、認識される。
【0024】
次に、熱酸化によって、p++領域3及びSiCエピタキシャル層2の上面に熱酸化膜(SiO2膜)4を形成する(図11)。この場合、p++領域3の結晶はイオン注入工程によって既に著しく劣化しているため、熱酸化によるp++領域3の酸化速度は、未注入領域の酸化速度よりも速い。よって、図11に示される様に、p++領域3は、未注入領域よりも、その内部深くまで酸化される。その後、弗化水素酸により熱酸化膜4を除去すると、図12に示す様な段差(深さは│y1│+│y2│)が形成される。
【0025】
熱酸化処理後(犠牲酸化後)及び熱酸化膜除去後(酸化膜エッチング後)の注入/未注入領域間段差プロファイルを、既述した活性化アニール後の注入/未注入領域間段差プロファイルと共に、図13(注入温度が室温又は115℃の場合)、図14(注入温度が150℃の場合)、及び図15(注入温度が175℃〜500℃の範囲内の場合)に示す。何れのサンプルに於いても、犠牲酸化後のp++領域3が未注入領域よりも約50nm高くなっていることから、p++領域3に於いて、より厚膜の熱酸化膜が形成されたと、言える。他方、酸化膜除去後の各注入/未注入領域間段差プロファイルは、注入温度が室温又は115℃の条件下でイオン注入したサンプルのp++領域3が未注入領域に比べて深い位置まで熱酸化されたのに対して、注入温度が150℃〜500℃の範囲内の温度下でイオン注入したサンプルでは、その様な領域間の差が生じていないことを、示している。ここで、p++領域3を適切に形成するためには、│x│>(│y1│+│y2│)の関係を満たす必要性がある。この点で、図13の結果は、115℃以下の注入温度でのイオン注入によるp++領域3の形成プロセスが、実際の工程では3回以上の熱酸化処理を必要とするデバイスプロセスには適用出来ないことを、示唆している。
【0026】
次に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種がH2、生成ガス種がSiH4及びC3H8、の条件下で、膜厚0.05μm〜2.0μmの炭化珪素エピタキシャル追成長層5を、両層2,3の上面上に積層する(図16)。p++領域3の結晶はイオン注入により著しく劣化しているので、熱CVD法での成長中に於けるキャリアガス種H2による高温水素エッチングが強く作用するために、p++領域3上の成長速度は未注入領域上の成長速度よりも低い。よって、図16に示す様に、p++領域3上の炭化珪素エピタキシャル追成長層5は、未注入領域上の炭化珪素エピタキシャル追成長層5よりも薄くなる。その後、RIE(Reactive Ion Etching)法により、炭化珪素エピタキシャル追成長層5を除去すると、図17に示す様に、深さ(│y│=│y1│+│y2│+│y3│)の段差が形成される。
【0027】
ここで、熱CVD法の工程中に於いて、生成ガス種SiH4及びC3H8をキャリアガス種H2に加える前の段階に於ける高温水素アニール処理後での注入/未注入領域間段差プロファイルを、図18(注入温度が室温又は115℃の場合)、図19(注入温度が150℃の場合)、及び図20(注入温度が175℃〜500℃の範囲内にある場合)に示す。ここでは、高温水素アニール温度を約1500℃に設定した。高温水素アニール後の各プロファイルは、室温又は115℃の注入温度の下でイオン注入したサンプルのp++領域3が未注入領域に比べて格段に深い位置までエッチングされたのに対して、150℃〜500℃以上の注入温度下でイオン注入したサンプルでは、その様な差異が見られないことを示している。これらの測定結果は、115℃以下の注入温度下でのイオン注入によるp++領域3の形成プロセスが、炭化珪素エピタキシャル追成長等の高温水素プロセスを経る必要性があるデバイス作製には適用出来ないことを、示唆している。
【0028】
更に、炭化珪素エピタキシャル追成長層形成後の注入/未注入領域間段差プロファイルを、酸化膜エッチング後の注入/未注入領域間段差プロファイルと共に、図21(注入温度が室温又は115℃の場合)、図22(注入温度が150℃の場合)、及び図23(注入温度が175℃〜500℃の範囲内の場合)に示すと共に、p++領域3上の表面モフォロジー(光学顕微鏡像とAFM像)を図24〜図26に示す。ここでは、炭化珪素エピタキシャル追成長層5の膜厚を約0.45μmに設定した。図21より、室温又は115℃の注入温度下でイオン注入したサンプルのp++領域3のrmsは炭化珪素エピタキシャル追成長層5の形成により約100nmに拡大し、領域間段差も部分的に大きくなった。これは、図18で示した様な高温水素中でのエッチング又はステップフロー成長の不良によるものと考えられる。これに対して、注入温度150℃でイオン注入したサンプルのp++領域3のrmsは約100nmに縮小し、領域間の高さ位置関係に関しては、未注入領域に比べて、p++領域3の方が150nm低くなった。このことは、p++領域3が高温水素アニールにより殆どエッチングされなかったことから、p++領域3上へのステップフロー成長が殆ど進まなかったことを示唆している。他方、175℃〜500℃の範囲内の注入温度の下でイオン注入したサンプルの領域間段差は何れの注入温度に於いても約20nm程度であり、p++領域3上への炭化珪素エピタキシャル追成長速度は、未注入領域上と比べて、殆ど差が無いと、言える。ここで、p++領域3を適切に形成するためには、│x│>(│y1│+│y2│+│y3│)の関係を満たす必要性がある。図21〜図23の測定結果は、p++領域3の形成後に炭化珪素エピタキシャル追成長層5の形成を経る必要性のあるデバイス作製に於いては、p++領域3の形成プロセス時に175℃以上の注入温度でのイオン注入が必須であることを、示している。
【0029】
(実施の形態2)
本実施の形態に係る炭化珪素半導体装置の製造方法によって製造される、炭化珪素p型ベースオーミックコンタクト用p++領域の電気的特性及びpベースオーミックコンタクト抵抗率について、記載する。
【0030】
一方で、図27は、炭化珪素pベースオーミックコンタクト用p++領域のホールキャリア密度及びホール移動度を、Hall測定により評価するための半導体装置の構成を示す縦断面図である。図27に於いて、炭化珪素基板11上には、炭化珪素エピタキシャル層12が成長形成されており、炭化珪素エピタキシャル層12の上面から同層12の内部に向けてp++領域13が形成されている。そして、オーミック電極15がp++領域13の上面上に形成されている。更に、オーミック電極15との接触領域を除くp++領域13の上面上及び炭化珪素エピタキシャル層12の上面上に、熱酸化膜14が形成されている。
【0031】
他方で、図37は、炭化珪素pベースオーミックコンタクト抵抗率を、TLM(Transfer Length Method)測定により評価するための半導体装置の構成を示す縦断面図である。図37に於いて、炭化珪素基板21上には、炭化珪素エピタキシャル層22が成長形成されており、炭化珪素エピタキシャル層22の上面から同層22の内部に向けてp++領域23が形成されている。そして、複数のオーミック電極25がp++領域23の上面上に形成されている。更に、オーミック電極25との接触領域を除くp++領域23の上面上及び炭化珪素エピタキシャル層22の上面上に、熱酸化膜24が形成されている。
【0032】
次に、実施の形態2に係るHall測定用半導体装置の製造方法を、図28〜図33に基づき、記載する。
【0033】
先ず、オフ角を有する炭化珪素基板11の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8の条件の下で、膜厚0.3μm以上の炭化珪素エピタキシャル層12を積層する(図28)。
【0034】
次に、炭化珪素エピタキシャル層12の上面上に選択イオン注入用マスク16を形成し(図29)、選択イオン注入用マスク16を用いて、濃度が約2e20cm−3のAlイオン、Bイオン、及びGaイオンの内で何れかのイオンを、炭化珪素エピタキシャル層12内に注入して、p++領域13Aを形成する(図30)。尚、上記のイオン注入は、炭化珪素(11+12)を室温〜500℃の範囲内の各注入温度に保持して行われる。その後は、選択イオン注入用マスク16を除去した上で、1400℃〜2000℃の範囲内の温度で以ってp++領域13Aの活性化アニール処理を行い、これにより、p++領域13が形成される(図31)。
【0035】
次に、熱酸化により、炭化珪素エピタキシャル層12の露出面上に、全面的に、熱酸化膜14を形成する(図32)。
【0036】
次に、熱酸化膜14の内でオーミック電極15を形成すべき領域のみを除去した上で、当該被除去領域上にNiを積層し、p++領域13の端部の表面上にNiオーミック電極15を形成する(図33)。尚、オーミック電極15用の材料としては、Niの他に、Ti、Al、Mo、Cr、Pt、W、Si、TiC、或いは、これらの合金を用いても良い。
【0037】
次に、Niオーミック電極15を、当該電極15と接触している炭化珪素と合金化させるために、炭化珪素(11+12)に対して、温度950℃〜1000℃、処理時間20秒間〜60秒間、昇温速度10℃/秒〜25℃/秒の条件下で熱処理を行う。これにより、図27に示す炭化珪素半導体装置が完成される。
【0038】
ここで、図34は、Hall測定から得られた、p++領域13に於けるホールキャリア密度(プロット:白丸)及びホール移動度(プロット:黒の三角形)の注入温度依存性を示す。但し、図34の測定例は、p++領域13Aの活性化アニール温度が1700℃であり、更に、既述した実施の形態1での評価結果を踏まえて、注入温度が175℃以上の場合に関するデータのみを、図示している。図34より、ホールキャリア密度は、注入温度が250℃〜500℃の範囲内では殆ど注入温度に対する依存性を示さないが、注入温度が250℃以下、175℃以上の範囲内に於いては、ホールキャリア密度は急激に増大している。又、ホールキャリア密度の当該増大に対応して、ホール移動度も急激に低下している。この現象は、注入時の炭化珪素(11+12)の保持温度が250℃以下、175℃以上の範囲内では、イオン注入したp++領域13内に、アクセプタ型のエネルギー準位を有する結晶欠陥がより高密度に分布していることを示している。
【0039】
又、図35は、Hall測定から得られた、p++領域13に於けるホールキャリア密度の活性化アニール温度及び注入温度の依存性示しており、図36は、Hall測定から得られた、p++領域13に於けるホール移動度の活性化アニール温度及び注入温度依存性を示している。尚、注入温度が400℃及び500℃の場合についても本願発明者らは同様に測定を行ったが、その測定結果は、注入温度が300℃の場合のそれと殆ど変わらなかったため、注入温度が400℃及び500℃の場合の測定データは、何れも、図35及び図36には図示されてはいない。両図35,36より、イオン注入時の炭化珪素(11+12)の保持温度(注入温度)が250℃及び300℃の各々では、Alイオンを注入したサンプルに関して、活性化アニール温度が高くなるにつれてホールキャリア密度は増大し、逆にホール移動度は活性化アニール温度が高くなるにつれて低下している。この現象は、注入されたAlイオンが炭化珪素格子サイトに配置されて電気的に活性化したことにより、ホールキャリア密度が増大すると共に、イオン化不純物散乱因子密度が増大してホール移動度が低下したことを示している。他方、注入温度が175℃及び200℃の各々では、Alイオンを注入したサンプルに関しては、ホールキャリア密度は活性化アニール温度が高くなる程に増大するが、ホール移動度は、アニール温度如何に関わらず、約3cm2/Vs程度の低い値を示している。この現象は、注入されたAlイオンの活性化により増大するイオン化不純物散乱とは別の散乱機構に、ホール移動度が強く依存していることを示唆している。何れの活性化アニール温度条件下に於いても、注入温度が175℃及び200℃の各々である場合に於いてAlイオンを注入したときのサンプルのホールキャリア密度は、注入温度が250℃及び300℃の各々である注入サンプルよりも高い値を示しており、特に活性化アニール温度が低い程に、その比は顕著に大きくなっている。これらの結果から、測定されたホールキャリアの起源として、活性化アニールの高温化により増大するAlアクセプタと、Alイオン注入温度の低温化により増大するアクセプタ型結晶欠陥とが存在すると、考えられる。
【0040】
次に、実施の形態2に係るTLM測定用半導体装置の製造方法を、図38〜図43に基づき、記載する。
【0041】
先ず、炭化珪素基板21の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8、の条件の下で、膜厚0.3μm以上の炭化珪素エピタキシャル層22を積層する(図38)。
【0042】
次に、炭化珪素エピタキシャル層22の上面上に選択イオン注入用マスク26を形成した上で(図39)、濃度が約2e20cm−3のAlイオン、Bイオン、又はGaイオンの内の何れかのイオンを炭化珪素エピタキシャル層22内に注入して、活性化アニール前のp++領域23Aを形成する(図40)。このときのイオン注入は、炭化珪素(21+22)を、室温〜500℃の範囲内の各温度に保持して行われる。その後、選択イオン注入用マスク26を除去した上で、温度1400℃〜2000℃の範囲内で活性化アニールを行い、p++領域23を形成する(図41)。
【0043】
次に、熱酸化により、炭化珪素エピタキシャル層22の露出面上に、全面的に熱酸化膜24を形成する(図42)。
【0044】
次に、熱酸化膜24の内でオーミック電極25を形成すべき各領域のみを除去した上で、各被除去領域上にオーミック電極25を形成する(図43)。これにより、図37に示すTLM測定用半導体装置が完成される。
【0045】
ここで、図44は、TLM測定から得られた、p型ベースオーミックコンタクト抵抗率(プロット:黒の四角形)の注入温度依存性を、ホールキャリア密度の注入温度依存性と共に、示す。但し、図44に於いても、実施の形態1の評価結果を踏まえて、イオン注入温度の下限値は175℃とされている。図44より明らかな通り、注入温度が250℃以下、175℃以上の温度範囲内に於いては、注入温度が下がる程に、ホールキャリア密度が増大すると共に、コンタクト抵抗率が低下している。尚、コンタクト抵抗率は、注入温度が300℃以下、175℃以上の範囲内に於いて、注入温度が下がる程に、低下している。半導体/金属間のオーミックコンタクト抵抗率は、界面の欠陥密度又は半導体のドーピング濃度に依存することが知られており、今回得られたコンタクト抵抗率の注入温度依存性の原因としては、上記既知の原因の何れの可能性も考えられる。
【0046】
次に、図45は、TLM測定から得られた、各注入温度に於けるp型オーミックコンタクト抵抗率のアニール温度依存性を示す。図45より、何れの注入温度のサンプルに於いても、活性化アニール温度を高くすることによりp型オーミックコンタクト抵抗率は概ね低下している。この現象の要因の一つとして、活性化Alアクセプタ密度の増大が考えられる。又、図45より、活性化アニール温度が低い程、コンタクト抵抗率はAl注入温度に強く依存しており、この現象は、イオン注入により誘起されるアクセプタ型結晶欠陥又は界面欠陥の密度が大きく影響している可能性がある。注入温度が175℃〜200℃の範囲内では、活性化アニール温度を1600℃〜2000℃の範囲内の値に設定することにより、その注入温度条件に関わらず、オーミックコンタクト抵抗率を約1e−3Ωcm2以下にすることが出来る。
【0047】
既述した本実施の形態により製造される炭化珪素p型ベースオーミックコンタクトでは、イオン注入時の炭化珪素の保持温度(注入温度)を175℃以上、300℃以下の範囲内の値に設定した場合には、更に望ましくは175℃以上、200℃以下の範囲内の値に設定した場合には、300℃を超える注入温度でイオン注入を行った場合よりも、オーミックコンタクト抵抗率が低くなる。しかも、本実施の形態の条件の下では、実施の形態1で示した様に、室温下でイオン注入する場合に見られる様なプロセス不良が発生しない。
【0048】
(実施の形態3)
本実施の形態は、実施の形態1及び2に於いて明らかとなった既述の評価結果を反映させた、炭化珪素半導体装置の製造方法に関している。
【0049】
ここで、図46は、炭化珪素エピタキシャルチャネルMOSFETの構成を示す縦断面図であり、各参照符号は次の構成要素を示す。即ち、31は炭化珪素基板、32は炭化珪素エピタキシャル層(炭化珪素層に該当)、33はpベース領域、34はnソース領域、35はp型ベースコンタクト用p++領域、36はチャネル用炭化珪素エピタキシャル追成長層、37は例えばゲート酸化膜から成るゲート絶縁膜、38はゲート電極、39は層間絶縁膜、40はソース電極、41はドレイン電極である。
【0050】
次に、実施の形態3に係る炭化珪素半導体装置の製造方法を、図47〜図55に基づき、記載する。
【0051】
先ず、オフ角を有する炭化珪素基板31の上面上に、熱CVD(Chemical Vapor Deposition)法により、温度1500℃〜1600℃、気圧250mbar、キャリアガス種はH2、生成ガス種はSiH4及びC3H8、の条件下で、膜厚が1.0μm〜100μmの範囲内にある炭化珪素エピタキシャル層32を積層する(図47)。
【0052】
次に、炭化珪素エピタキシャル層32の上面上に選択イオン注入用マスク(図示せず。)を形成し、同マスクを用いて、炭化珪素エピタキシャル層32の上面より同層32の内部に向けて、深さが0.5μm〜3.0μmの範囲内となる様に、濃度が1e17cm−3〜1e19cm−3の範囲内にあるAlイオン、Bイオン、又はGaイオンの何れかのイオンを注入して、一対の対向し合うpベース領域33を形成する(図48)。その後、上記選択イオン注入用マスクを除去した上で、新たな選択イオン注入用マスク(図示せず。)を炭化珪素エピタキシャル層32の上面上に形成し、当該新たなマスクを用いて、各pベース領域33の表面から同領域33の内部に向けて、深さが0.1μm〜2.0μmの範囲内となる様に、濃度が1e18cm−3〜1e20cm−3の範囲内にあるNイオン、Asイオン、又はPイオンの何れかのイオンを注入して、nソース領域34を形成する。その後、上記の選択イオン注入用マスクを除去する(図48)。
【0053】
次に、炭化珪素エピタキシャル層32の上面上に選択イオン注入用マスク(図示せず。)を形成し、当該マスクを用いて、各pベース領域33の表面(主面)の内でnソース領域34の表面端部に隣接する外側領域から当該pベース領域33の内部に向けて、深さが0.1μm〜2.0μmとなる様に、濃度が1e19cm−3〜1e21cm−3の範囲内にあるAlイオン、Bイオン、又はGaイオンの何れかのイオンを注入して、各pベース領域33よりもp型不純物濃度が遥かに高いp型ベースコンタクト用p++領域(p型炭化珪素領域に該当。)35と成るべき領域を形成する。このときのイオン注入工程は、炭化珪素(31+32)を175℃以上、300℃以内の範囲の注入温度に、更に望ましくは175℃以上、200℃以内の範囲内の注入温度に保持して、行われる。上記のイオン注入工程終了後は、上記の選択イオン注入用マスクを除去した上で、温度が1400℃〜2100℃の範囲内の値に於いて活性化アニール処理を行い、これにより、pベース領域33、nソース領域34、及びpベースコンタクト用p++領域35が完成される(図49)。尚、実施の形態2の図45に於いて既述した様に、特にオーミックコンタクト抵抗率を約1e−3Ωcm2以下の低い値に設定する場合には、175℃以上、200℃以内の範囲内の注入温度に於いて、活性化アニール温度を1600℃〜2000℃の範囲内の値に設定する必要性がある。
【0054】
次に、炭化珪素エピタキシャル層32の上にチャネル用炭化珪素エピタキシャル追成長層36を積層した上で、フォトリソグラフィ及びRIE(Reactive Ion Etching)技術により、一対のpベース領域33の間に露出した炭化珪素エピタキシャル層32の主面32Sがその下面の中央部に位置し、且つ、それぞれのpベース領域33の端部表面33S及びnソース領域34の端部表面34Sがその下面の両端部に位置する形状の下面を有するチャネル用炭化珪素エピタキシャル追成長層36を、形成する(図50)。
【0055】
或いは、チャネル用炭化珪素エピタキシャル追成長層36を形成せずに、次の工程に進んでも良い。
【0056】
次に、素子基板の全面上に、ゲート絶縁膜37を形成する(図51)。
【0057】
次に、フォトリソグラフィ及びエッチング技術により、一対のpベース領域33の間に露出した炭化珪素エピタキシャル層32の表面32Sがその中央部に位置し、且つ、それぞれのpベース領域33の端部表面33S及びnソース領域34の端部表面34Sがその両端部の直下に位置する様な形状を有するゲート電極38を、ゲート絶縁膜37の表面上に形成する(図52)。
【0058】
次に、ソース・ゲート間を電気的に絶縁するための層間絶縁膜39を、素子全面上に積層する(図53)。
【0059】
次に、各nソース領域34の表面上及び各pベースコンタクト用p++領域35の表面上のゲート絶縁膜37及び層間絶縁膜39の部分をフォトリソグラフィ及びエッチング技術によって除去する(図54)。その後、各nソース領域34及び各pベースコンタクト用p++領域35の表面の内で露出した部位上にNi層を積層することで、ソース・ベース共通のNiコンタクト電極40を形成する(図54)。コンタクト電極40用の材料としては、Niの他に、Ti、Al、Mo、Cr、Pt、W、Si、TiC、或いは、これらの合金を用いても良い。
【0060】
次に、炭化珪素基板31の裏面上に、全面的にドレイン電極41を形成する。この後、ソース・ベース共通のコンタクト電極40及びドレイン電極41の各々を、当該電極と接触している炭化珪素と合金化させるために、温度が950℃〜1000℃の範囲内で、処理時間が20秒間〜60秒間の範囲内で、昇温速度が10℃/秒〜25℃/秒の範囲内の条件下で、炭化珪素(31+32)に対して熱処理を行う。これにより、図55に示す様な素子構造の主要部が完成される。
【0061】
本実施の形態によれば、MOSFETの耐圧低下及びオン抵抗の増大を招くこと無く、且つプロセス不良を招くこと無く(歩留まりの向上)、十分に低抵抗なpベースオーミックコンタクトを有する炭化珪素-エピタキシャルチャネルMOSFETを作製することが出来る。しかも、十分に低抵抗なオーミックコンタクト抵抗率を有するpベースコンタクト用p++領域35が完成されるので、MOSFET素子のスイッチングがスムーズに行われることとなり、電力消費量の削減化を図ることが出来る。加えて、炭化珪素半導体装置にサージ電圧等の高電圧が印加されてアバランシェ現象等が発生しても、低抵抗なp型ベースコンタクト用p++領域35と当該領域35とオーミックコンタクトするコンタクト電極40とが蓄積されるホールを逃がすための通路領域として機能するので、炭化珪素半導体装置の電気的特性の破壊を効果的に回避して炭化珪素半導体装置の長寿命化を図ることも可能である。
【0062】
又、本炭化珪素半導体装置では、p型の炭化珪素領域35のホールキャリア濃度は当該領域の不純物濃度の5%以上であり、p型の炭化珪素領域35のホール移動度は4cm2/Vs以下であり、しかも、p型の炭化珪素領域35のオーミックコンタクト抵抗率は8E−4Ωcm2以下であるので、300℃を越える注入温度で以ってイオン注入してp型の炭化珪素領域を作成した場合よりも、格段にオーミックコンタクト抵抗率を低減化することが出来る。
【0063】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0064】
この発明は、例えばパワー半導体デバイスに適用して好適である。
【図面の簡単な説明】
【0065】
【図1】実施の形態1の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト用p++領域に対するプロセスの影響を評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図2】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図3】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図4】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図5】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図6】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図7】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図8】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図9】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後のp++領域の表面モフォロジーを示す図である。
【図10】実施の形態1の炭化珪素半導体装置に於いて、活性化アニール後の注入/未注入領域間段差プロファイルを示す図である。
【図11】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図12】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図13】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図14】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図15】実施の形態1の炭化珪素半導体装置に於いて、熱酸化及び熱酸化膜除去後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図16】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図17】実施の形態1の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図18】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図19】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図20】実施の形態1の炭化珪素半導体装置に於いて、高温水素アニール後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図21】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:室温又は115℃)を示す図である。
【図22】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:150℃)を示す図である。
【図23】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後の注入/未注入領域間段差プロファイル(注入温度:175℃〜500℃)を示す図である。
【図24】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図25】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図26】実施の形態1の炭化珪素半導体装置に於いて、炭化珪素エピタキシャル追成長後のp++領域上の表面モフォロジーを示す図である。
【図27】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト用p++領域のホールキャリア密度とホール移動度とを、Hall測定により評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図28】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図29】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図30】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図31】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図32】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図33】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図34】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホールキャリア密度(プロット:○)とホール移動度(プロット:黒三角形)の注入温度依存性を示す図である。
【図35】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホールキャリア密度の活性化アニール温度及び注入温度依存性を示す図である。
【図36】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、p++領域に於けるホール移動度の活性化アニール温度及び注入温度依存性を示す図である。
【図37】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、炭化珪素pベースオーミックコンタクト抵抗率を、TLM法により評価するための炭化珪素半導体装置の構成を示す縦断面図である。
【図38】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図39】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図40】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図41】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図42】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図43】実施の形態2の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図44】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、pベースオーミックコンタクト抵抗率(プロット:黒の四角形)の注入温度依存性を示す図である。
【図45】実施の形態2の炭化珪素半導体装置の製造方法によって製造される、pベースオーミックコンタクト抵抗率の活性化アニール温度及び注入温度依存性を示す図である。
【図46】実施の形態3の炭化珪素半導体装置の製造方法によって製造される、炭化珪素MOSFETの構成を示す縦断面図である。
【図47】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図48】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図49】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図50】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図51】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図52】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図53】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図54】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【図55】実施の形態3の炭化珪素半導体装置の製造方法の一部を示す縦断面図である。
【符号の説明】
【0066】
1 炭化珪素基板、2 炭化珪素エピタキシャル層、3 p++領域、4 熱酸化膜、5 炭化珪素エピタキシャル追成長層、6 選択イオン注入用マスク、11 炭化珪素基板、12 炭化珪素エピタキシャル層、13 p++領域、14 熱酸化膜、15 オーミック電極、16 選択イオン注入用マスク、21 炭化珪素基板、22 炭化珪素エピタキシャル層、23 p++領域、24 熱酸化膜、25 オーミック電極、26 選択イオン注入用マスク、31 炭化珪素基板、32 炭化珪素エピタキシャル層、33 pベース領域、34 nソース領域、35 p++領域、36 炭化珪素エピタキシャル追成長層、37 ゲート絶縁膜、38 ゲート電極、39 層間絶縁膜、40 ソース・ベース共通電極、41 ドレイン電極。
【特許請求の範囲】
【請求項1】
炭化珪素層を備える炭化珪素半導体装置の製造方法であって、
前記炭化珪素層の温度を175℃以上に保持しつつ、前記炭化珪素層の主面から前記炭化珪素層の内部に向けて、その注入濃度が1E19cm-3以上、1E21cm-3以内の範囲内にある、Alイオン、Bイオン及びGaイオンの内の何れかのイオンを注入して、p型の不純物層を形成する工程と、
その裏面が前記p型の不純物層の表面とオーミックコンタクトする、コンタクト電極を前記p型の不純物層の前記表面上に形成する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項2】
請求項1記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程に於いて、前記炭化珪素層の温度を175℃以上、300℃以内の範囲内の値に保持しておくことを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項3】
請求項2記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程に於いて、前記炭化珪素層の温度を175℃以上、200℃以内の範囲内の値に保持しておくことを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項4】
請求項3記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程は、
前記炭化珪素層の温度を175℃以上、200℃以内の範囲内の値に保持して前記イオンの注入を行う工程と、
前記イオンの注入後に、前記炭化珪素層を1600℃以上、2000℃以内の範囲内の温度でアニールする工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項5】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のホールキャリア濃度が前記不純物濃度の5%以上であることを特徴とする、
炭化珪素半導体装置。
【請求項6】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のホール移動度が4cm2/Vs以下であることを特徴とする、
炭化珪素半導体装置。
【請求項7】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のオーミックコンタクト抵抗率が8E−4Ωcm2以下であることを特徴とする、
炭化珪素半導体装置。
【請求項8】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域の表面は、バンチングステップの表面荒れ及びその他の表面荒れの両方を有することを特徴とする、
炭化珪素半導体装置。
【請求項1】
炭化珪素層を備える炭化珪素半導体装置の製造方法であって、
前記炭化珪素層の温度を175℃以上に保持しつつ、前記炭化珪素層の主面から前記炭化珪素層の内部に向けて、その注入濃度が1E19cm-3以上、1E21cm-3以内の範囲内にある、Alイオン、Bイオン及びGaイオンの内の何れかのイオンを注入して、p型の不純物層を形成する工程と、
その裏面が前記p型の不純物層の表面とオーミックコンタクトする、コンタクト電極を前記p型の不純物層の前記表面上に形成する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項2】
請求項1記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程に於いて、前記炭化珪素層の温度を175℃以上、300℃以内の範囲内の値に保持しておくことを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項3】
請求項2記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程に於いて、前記炭化珪素層の温度を175℃以上、200℃以内の範囲内の値に保持しておくことを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項4】
請求項3記載の炭化珪素半導体装置の製造方法であって、
前記イオン注入工程は、
前記炭化珪素層の温度を175℃以上、200℃以内の範囲内の値に保持して前記イオンの注入を行う工程と、
前記イオンの注入後に、前記炭化珪素層を1600℃以上、2000℃以内の範囲内の温度でアニールする工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項5】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のホールキャリア濃度が前記不純物濃度の5%以上であることを特徴とする、
炭化珪素半導体装置。
【請求項6】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のホール移動度が4cm2/Vs以下であることを特徴とする、
炭化珪素半導体装置。
【請求項7】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域のオーミックコンタクト抵抗率が8E−4Ωcm2以下であることを特徴とする、
炭化珪素半導体装置。
【請求項8】
炭化珪素層と、
前記炭化珪素層の主面から前記炭化珪素層の内部に向けて位置しており、不純物濃度が1E19cm-3以上、1E21cm-3以内の範囲内にあるp型の不純物を有するp型の炭化珪素領域と、
その裏面が前記p型の炭化珪素領域の表面とオーミックコンタクトするコンタクト電極とを備えており、
前記p型の炭化珪素領域の表面は、バンチングステップの表面荒れ及びその他の表面荒れの両方を有することを特徴とする、
炭化珪素半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図7】
【図8】
【図9】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図7】
【図8】
【図9】
【図24】
【図25】
【図26】
【公開番号】特開2009−252811(P2009−252811A)
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願番号】特願2008−95693(P2008−95693)
【出願日】平成20年4月2日(2008.4.2)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願日】平成20年4月2日(2008.4.2)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]