画像表示装置
【課題】選択信号供給部の出力回路に要求される高い電流供給能力及び高速動作を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子及び選択信号供給部の出力回路に要求される電流の低減とを実現することができる画像表示装置を提供する。
【解決手段】アクティブマトリックス回路１０１の複数の選択線１２１に選択信号を所定のタイミングで順次供給する選択信号供給部１０２と、同回路１０１の複数の画素信号線１２２に画素信号を選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部１０４とを備える。選択信号供給部の出力回路１０３は、有機半導体のｐチャネルＦＥＴが用いられ、そのＦＥＴが選択信号の供給されない非選択期間中にオフになるように構成されている。アクティブマトリックス回路の複数のアクティブ素子１２３は、有機半導体のｎチャネルＦＥＴで構成されている。
【解決手段】アクティブマトリックス回路１０１の複数の選択線１２１に選択信号を所定のタイミングで順次供給する選択信号供給部１０２と、同回路１０１の複数の画素信号線１２２に画素信号を選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部１０４とを備える。選択信号供給部の出力回路１０３は、有機半導体のｐチャネルＦＥＴが用いられ、そのＦＥＴが選択信号の供給されない非選択期間中にオフになるように構成されている。アクティブマトリックス回路の複数のアクティブ素子１２３は、有機半導体のｎチャネルＦＥＴで構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画面を構成する各画素の表示状態を制御するためのアクティブマトリクス回路を備えた、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、電子ペーパー、フレキシブル表示装置、電子本、可搬型表示装置などの画像表示装置に関するものである。
【背景技術】
【０００２】
従来、この種の画像表示装置として、アクティブマトリクス回路のアクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使用したものが知られている。このアクティブマトリクス回路では、ＦＥＴからなるアクティブ素子のゲート端子（選択信号入力端子）に入力される選択信号が所定のタイミングで順次供給される複数の選択線が、表示画面の複数の走査線それぞれに沿って配置されている。各選択線には、対応する走査線に沿って配置されている複数のアクティブ素子のゲート端子が接続され、互いに異なるタイミングで、アクティブ素子をアクティブ状態（オン状態）にするための選択信号が所定の選択期間だけ供給される。また、アクティブ素子の例えばソース端子（画素信号入力端子）に入力される信号が所定のタイミングで供給される複数の画素信号線が、上記複数の選択線に交差するように配置されている。各画素信号線には、その画素信号線に沿って位置する複数の画素に対応する複数のアクティブ素子のソース端子（画素信号入力端子）が接続され、画像データに基づいて、上記選択期間にオンされているアクティブ素子から画素構成部材に駆動信号を出力するための画素信号が供給される。このように選択期間にオンされているアクティブ素子の画素信号入力端子に画素信号が入力されると、当該アクティブ素子の駆動信号出力端子から、対応する画素構成部材に駆動信号が出力され、この駆動信号により画素の表示状態が変化する。
【０００３】
また、上記画像表示装置は、上記複数の選択線それぞれに選択信号を所定のタイミングで順次供給する選択信号供給部と、上記複数の画素信号線それぞれに画素信号を所定のタイミングで供給する画素信号供給部とを更に備える。選択信号供給部は、上記複数の選択線それぞれが直接接続された複数の出力回路を有し、各出力回路から対応する選択線に選択信号が出力される。また、画素信号供給部も同様に、上記複数の画素信号線それぞれが直接接続された複数の出力回路を有し、各出力回路から対応する画素信号線に画素信号が出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記画像表示装置において、特に、上記選択信号供給部の複数の出力回路はそれぞれ、選択対象の選択線に選択信号を供給する選択期間に、その選択線にゲート端子（選択信号入力端子）が接続されている複数のアクティブ素子を同時に且つ速やかにアクティブ状態（オン状態）にするように電流を出力する必要がある。そのため、上記選択信号供給部の出力回路は、高い電流供給能力と高速動作が要求される。
【０００５】
また、上記複数の選択線には選択信号が順次供給されるため、個々の選択線については選択信号が供給されない非選択期間が、上記選択信号が供給される選択期間に比較してかなり長い期間となっている。そのため、上記画像表示装置における消費電力を抑えるには、かかる比較的長い非選択期間の選択線に接続されている各アクティブ素子に不要な電流が流れないようにするとともに、上記選択信号供給部の上記非選択期間の選択線に接続されている出力回路についても、不要な電流が流れないように構成することが要求される。
【０００６】
本発明は、以上の問題に鑑みなされたものであり、その目的とするところは、アクティブマトリックス回路の選択線に選択信号を供給する選択信号供給部の出力回路に要求される高い電流供給能力及び高速動作を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子及び選択信号供給部の出力回路に要求される電流の低減とを実現することができる画像表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１の発明は、表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動信号によって各画素の表示状態が変化する表示部と、該複数の画素ごとに該画素構成部材へ印加する駆動信号を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択信号が入力される選択信号入力端子と、該画素構成部材に印加する該駆動信号を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動信号を該画素構成部材に出力する駆動信号出力端子とを有する画像表示装置において、該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の選択信号入力端子に入力するための該選択信号を、所定のタイミングで順次供給する選択信号供給部と、該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部とを更に備え、該選択信号供給部を構成する回路のうち該選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、該キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタが用いられ、その電界効果トランジスタが該選択信号の供給されない非選択期間中にオフになるように構成され、該複数のアクティブ素子は、該２種類の電界効果トランジスタのうち他方のキャリア極性の電界効果トランジスタで構成されていることを特徴とするものである。
また、請求項２の発明は、請求項１の画像表示装置において、上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであり、上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであることを特徴とするものである。
また、請求項３の発明は、請求項２の画像表示装置において、上記ｐチャネル電界効果トランジスタ及び上記ｎチャネル電界効果トランジスタは、有機半導体からなる電界効果トランジスタであることを特徴とするものである。
また、請求項４の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項５の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項６の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項７の発明は、請求項１の画像表示装置において、上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであり、上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであることを特徴とするものである。
また、請求項８の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項９の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項１０の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項１１の発明は、請求項１乃至１０のいずれかのの画像表示装置において、上記選択信号供給部の上記出力回路は、上記一方の電界効果トランジスタのゲート端子に入力端子が設定され、該電界効果トランジスタのソース端子が接地され、該電界効果トランジスタのドレイン端子が負荷を介して電源回路に接続され該ドレイン端子が出力端子に設定された反転回路であることを特徴とするものである。
また、請求項１２の発明は、請求項１乃至１１のいずれかの画像表示装置において、上記反転回路における上記負荷は、上記一方の電界効果トランジスタと同じ種類の電界効果トランジスタが用いられ、該電界効果トランジスタのゲート端子とソース端子又はドレイン端子とを短絡させて構成したものであることを特徴とするものである。
また、請求項１３の発明は、請求項１乃至１２のいずれかの画像表示装置において、上記電界効果トランジスタは薄膜トランジスタであることを特徴とするものである。
【０００８】
本発明において、アクティブマトリックス回路の複数の選択線に選択信号を順次供給する選択信号供給部を構成する回路のうち選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタで構成された回路である。このキャリア移動度がより高い電界効果トランジスタで構成された回路により、比較的短い各選択期間において、複数のアクティブ素子の選択信号入力端子が接続されている選択線に、その複数のアクティブ素子の動作状態を上記駆動電圧が出力可能な状態にするために必要とされる十分な電流量の選択信号を速やかに供給することができる。一方、選択線に選択信号が供給されない比較的長い非選択期間中には、上記出力回路の電界効果トランジスタがオフになり、電界効果トランジスタを流れる貫通電流がほとんどゼロになるので、非選択期間の選択線に接続されている出力回路に流れる電流を低減することができる。
しかも、本発明において、上記選択信号供給部の出力回路から選択線を介して選択信号が供給される複数のアクティブ素子は、上記２種類の電界効果トランジスタのうち、キャリア移動度がより低い他方のキャリア極性の電界効果トランジスタで構成されている。すなわち、選択信号供給部の出力回路の電界効果トランジスタと、その出力回路に選択線を介して接続される各アクティブ素子の電界効果トランジスタは、チャネルのキャリア極性が異なる。そのため、上記非選択期間において、選択信号供給部の出力回路から出力される出力電圧は、その出力回路の電界効果トランジスタのキャリア極性と同じ極性の電源電圧とアース電位（ゼロ電位）との間の電圧になる。この出力電圧は、その出力電圧が印加される各アクティブ素子を構成するキャリア極性が逆極性の電界効果トランジスタがオフになる電圧である。従って、上記非選択期間では、各アクティブ素子の電界効果トランジスタを流れる貫通電流がほとんどゼロになるので、非選択期間の選択線に接続されている各アクティブ素子に流れる電流も低減することができる。
【０００９】
なお、本発明における「画像構成部材」とは、駆動信号が印加されることで各表示画素の表示状態（色や明るさ等）を変化させる部材を意味する。よって、駆動信号の印加によって移動することで各表示画素の色や明るさを変化させる移動材や、駆動信号の印加によって自らの発光量を変化させて各表示画素の色や明るさを変化させる有機ＥＬ素子等の自己発光するものも含まれる。また、ここでいう「移動材」は、移動材そのものの色で画素の色を表現する着色材のようなものに限らず、画素の濃度（明るさ）を調整するための移動材（画素の色自体は他の手段により表現する）なども含まれる。また、ここでいう「移動材」は、駆動信号を制御することで移動をコントロールできるものであればよく、駆動信号に応じて変化する電界の作用を受けて移動する移動材や、駆動信号に応じて変化する磁界の作用を受けて移動する移動材などが含まれる。
【発明の効果】
【００１０】
本発明によれば、アクティブマトリックス回路の選択線に選択信号を供給する選択信号供給部の出力回路に要求される高い電流供給能力及び高速動作を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子及び選択信号供給部の出力回路に流れる電流の低減を実現することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を、画像表示装置である電気泳動表示装置としての電子ペーパーに適用した一実施形態について説明する。
図１は、本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む電装部の概略構成を示す説明図である。図１において、電装部１００は、アクティブマトリクス回路１０１と、選択信号供給部（選択線駆動回路）１０２と、画素信号供給部（信号線駆動回路）１０４とを備える。図中縦方向に延びる信号ラインが画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎであり、図中横方向に延びる信号ラインが選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍである。
【００１２】
上記選択信号供給部１０２は、表示部の表示画面の複数の走査線それぞれに沿って配置された複数の選択線１２１を駆動する。この選択信号供給部１０２は、シフトレジスタとラッチ回路を含む論理回路１１８と、複数の選択線１２１それぞれに所定の選択信号を出力する複数の出力回路１１１〜１１４からなる選択線ドライバー群１０３とを備える。論理回路１１８は、図示しないコントローラからの制御信号に基づいて、並列化された出力信号（走査線制御信号）１２０を出力する。各出力回路１１１〜１１４はそれぞれ対応する選択線に接続され、論理回路１１８からの出力信号１２０に基づいて、アクティブマトリクス回路１０１を構成する各アクティブ素子１２３の選択信号入力端子（ゲート端子）に入力するための選択信号を、所定のタイミングで順次出力する。
【００１３】
上記画素信号供給部１０４は、表示部の表示画面の複数の走査線と交差するように配置された複数の画素信号線１２２を駆動する。この画素信号供給部１０４は、上記選択信号供給部１０２と同様に、シフトレジスタとラッチ回路を含む論理回路１１９と、複数の画素信号線１２２それぞれに所定の画素信号を出力する複数の出力回路１１５〜１１７とを備える。論理回路１１９は、図示しないコントローラからの制御信号に基づいて、並列化された出力信号（信号線制御信号）を出力する。各出力回路１１５〜１１７はそれぞれ対応する画素信号線に接続され、論理回路１１９からの出力信号に基づいて、アクティブマトリクス回路１０１を構成する各アクティブ素子１２３の画素信号入力端子（ソース端子）に入力するための画素信号を、上記選択信号が供給されている選択期間中の所定のタイミングで供給する。
【００１４】
上記アクティブマトリクス回路１０１における一つの画素では、図１中の画素（１，１）で代表されるように、選択線１２１にはアクティブ素子（ＦＥＴ：電界効果トランジスタ）１２３のゲート端子が接続され、画素信号線１２２には、アクティブ素子（ＦＥＴ）１２３のソース端子が接続される。アクティブ素子（ＦＥＴ）１２３のドレイン端子には、表示部の画素構成部材１２４の画素電極１２６が接続されている。また、画素構成部材１２４の観察側には透明な対向電極１２５が設けられている。各画素構成部材１２４の対向電極１２５は共通電極１３０に接続されている。この共通電極１３０は、上記選択線ドライバー群１０３における所定の電位（０〜Ｖｄｄ間の電位）に接続されている。また、各画素構成部材１２４の画素電極１２６には、対向電極１２５（共通電極１３０）の電位に対して、画素構成部材１２４内の電界が正負切り替えできる駆動信号を印加できるようになっている。
【００１５】
本実施形態の表示部の画像表示面は、例えば透明基板の一方の面で構成され、その透明基板１の他方の面上には、ＩＴＯ（酸化インジウムスズ）などの透明電極が対向電極１２５として形成されている。この透明電極からなる対向電極１２５と、これに対向して配置される画素電極１２６との間に、画素構成部材１２４が配置されている。画素構成部材１２４は、例えば電気泳動材としての白と黒の２色の着色粒子を内包した複数のカプセルで構成される。このカプセルの寸法は表示画素よりも大きいものであってもよいし、カプセルの寸法が表示画素と同じであったり小さいものであったりしてもよい。互いに逆極性に帯電した各色の着色粒子を電界の作用により移動させることで、画像表示面側の各表示画素の色や濃度（明るさ）などを調整して、画像を表示する。
【００１６】
上記アクティブマトリクス回路１０１の複数の画素ごとに設けられた複数のアクティブ素子１２３はそれぞれ、有機半導体からなる電界効果トランジスタ（ＦＥＴ）で構成されている。また、本実施形態におけるアクティブ素子１２３は薄膜トランジスタ（ＴＦＴ）の構造をしている。なお、以下の説明では、必要に応じて、薄膜トランジスタの構造をした有機半導体からなる電界効果トランジスタ（ＦＥＴ）を「有機ＴＦＴ」という。
【００１７】
ここで、現在開発が進んでいる有機半導体によるＦＥＴの多くは、チャネルのキャリア極性がプラスであるｐチャネルＦＥＴである。チャネルのキャリア極性がマイナスであるｎチャネルＦＥＴを有機半導体で作製できるが、一般に、有機半導体によるｎチャネルＦＥＴにおけるキャリア移動度は、有機半導体によるｐチャネルＦＥＴより極めて低い。
従来から多くの有機半導体が見出されているが、代表的なペンタセンの他に、ポルフィリン系、さらにアリルアミン系あるいはそのポリマー、ルブレンなどは、いずれもｐチャネルＦＥＴが作製される。これらのキャリア移動度は、ペンタセンでは、１０−１〜１００［ｃｍ２／Ｖｓ］、ポルフィリン系で１００［ｃｍ２／Ｖｓ］、アリルアミン系で１０−１［ｃｍ２／Ｖｓ］、ルブレンのような結晶性のものであれば、１０１［ｃｍ２／Ｖｓ］に達し、またアリルアニン系はポリマーであっても１０−２［ｃｍ２／Ｖｓ］台のものもある。一方、ｎチャネルＦＥＴについては、例えば、Ｃ６０ＭＣ１２のようにトップクラスの移動度をもつとされるでも、１０−２［ｃｍ２／Ｖｓ］台、さらに多くは、１０−４［ｃｍ２／Ｖｓ］以下である。
【００１８】
図１において、アクティブマトリクス回路１０１の各アクティブ素子１２３に用いる有機ＴＦＴは、すべて、上記２種類の有機ＴＦＴのうち、キャリア移動度が相対的に小さなｎチャネル有機ＴＦＴである。アクティブマトリクス回路１０１のアクティブ素子１２３は、１回のフレームでの選択時間内に画素電極１２６を十分に充電できなくても、画素構成部材１２４として用いる電気泳動材による表示状態の変化はさらに応答が遅く、しかもいわゆるメモリー性があるため、フレーム間で同じ駆動を数回〜十数回繰り返すことで、徐々に書き込みを行うことができる。したがって、応答速度がＴＦＴに比べ非常に遅い電気泳動材の表示速度にあわせた駆動方法をとることができる。従って、前述のように、各アクティブ素子１２３には、キャリア移動度が相対的に小さなｎチャネル有機ＴＦＴを使用することができる。
【００１９】
一方、選択信号供給部（選択線駆動回路）１０２内で、少なくとも、論理値に基づいて駆動能力（電流供給能力）を大きくとるためのドライバー群１０３の基幹をなす出力回路１１１〜１１４は、すべて、キャリア移動度が相対的に大きなｐチャネル有機ＴＦＴで構成される。この選択信号供給部１０２の出力回路１１１〜１１４は、選択線１２１を駆動するため、１回の選択時間内で十分に、アクティブマトリクス回路１０１のアクティブ素子（ＴＦＴ）１２３のゲート端子を、当該アクティブ素子（ＴＦＴ）１２３をＯＮにできる電圧まで充電可能にするだけの駆動速度と駆動能力が必要である。従って、前述のように、選択信号供給部１０２の出力回路１１１〜１１４は、すべて、キャリア移動度が相対的に大きなｐチャネル有機ＴＦＴで構成される。
【００２０】
図２（ａ）及び（ｂ）はそれぞれ選択信号供給部（選択線駆動回路）１０２の出力回路１１１〜１１４の回路構成例を示している。これらの出力回路は、通常のＰＭＯＳ回路（ｐチャネル型ＭＯＳＦＥＴを用いた回路）による反転回路の基本構成と同じである。但し、画素構成部材の電気泳動による画素表示に必要な電圧を得るために、通常、白黒反転に必要な電圧、又はその電圧に有機ＴＦＴによる損失分を上乗せした電圧を、電源電圧Ｖｄｄとして与える。例えば、論理部１１８の電源電圧を０〜−５Ｖに設定し、これに対し、出力回路１１１〜１１４の電源電圧は、必要があれば電圧シフタを経て、アース電位を０Ｖとして、Ｖｄｄ＝−３０Ｖに設定する。さらに、アクティブ素子がオン／オフできるようにアクティブ素子１２３の有機ＴＦＴ（ＦＥＴ）の閾値との整合をとるために、図１の共通電極１３０には適切な電圧が印加される。
【００２１】
図２（ａ）及び（ｂ）のＰＭＯＳ回路２００、２０１において、上側の有機ＴＦＴ（Ｑ２）２２０、２２１は負荷インピーダンス素子（負荷抵抗）として機能する。そして、電源電圧Ｖｄｄをアース２３１の電位に対し負の電圧（例えば、−１５Ｖ）に設定したとき、下側の有機ＴＦＴ（Ｑ１）２１０、２１１のゲート入力電圧Ｖｇ１が０〜負電位（例えば、−５Ｖ）に対し、有機ＴＦＴ（Ｑ１）２１０、２１１がＯＮ／ＯＦＦし、出力電圧Ｖｏｕｔが決定される。ゲート入力電圧Ｖｇ１が負電位になると、有機ＴＦＴ（Ｑ１）はＯＮになるため、出力電圧Ｖｏｕｔはアース２３１の電位に近づく。このとき、図２（ａ）及び（ｂ）のいずれの回路においても、有機ＴＦＴ（Ｑ２）２２０、２２１を通して、図３に示すようないわゆる貫通電流Ｉｄ２が流れることになる。しかしながら、図２（ａ）及び（ｂ）の回路を構成する有機ＴＦＴはいずれもｐチャネル有機ＦＥＴで構成され、アクティブマトリクス回路１０１のｎチャネル有機ＴＦＴで構成される複数のアクティブ素子１２３のゲート端子が接続された選択線を駆動する場合、貫通電流Ｉｄ２が流れる時間は比較的短い選択時間であるため、フレーム期間中における一つの選択線が消費する貫通電流Ｉｄ２は極めて僅かである。
【００２２】
また、図３は、上記図２（ａ）及び（ｂ）で例示した出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖｏｕｔ及び貫通電流Ｉｄ２それぞれとの関係を示す説明図である。なお、図３中のＶ２は閾値電圧（＜０［Ｖ］）である。図３に示すように、図２（ａ）及び（ｂ）の出力回路１１１〜１１４は、いずれも、無負荷であっても、入力電圧Ｖｇ１が閾値電圧Ｖ２より低いとき、出力電圧Ｖｏｕｔはアース２３１電位付近（３０１）の電圧になり、ゲート入力電圧Ｖｇ１が０［Ｖ］付近のとき、出力電圧Ｖｏｕｔは電源電圧Ｖｄｄ（２３２）付近のマイナス側に低い電圧（３０２）となる。このときに、負荷側の有機ＴＦＴ（Ｑ２）２２０、２２１を流れる電流Ｉｄ２は、ゲート入力電圧Ｖｇ１が低い電圧のとき貫通電流が定常的に流れる。この貫通電流の大きさは、無負荷なので有機ＴＦＴ（Ｑ１）２１０、２１１を流れる電流Ｉｄ１とほぼ同じなる。そして、ゲート入力電圧Ｖｇ１が閾値電圧Ｖ２より高いとき、負荷側の有機ＴＦＴ（Ｑ２）には電流Ｉｄ２がほとんど流れず、貫通電流は流れない（３０４）。このような特性を持つ図２（ａ）又は（ｂ）のｐチャネル型の電界効果トランジスタによる回路からなる出力回路１１１〜１１４により、二つの論理状態のうち、電位が高い方の論理出力で貫通電流が流れない論理状態のときが選択になるためには、ｎチャネル型の電界効果トランジスタが適しているため、選択線１２１を通して、アクティブマトリクス回路１０１内の複数のアクティブ素子１２３それぞれを構成する複数のｎチャネル型有機ＴＦＴを駆動している。
【００２３】
図４は、アクティブマトリクス回路１０１のアクティブ素子１２３を駆動しているときの波形の様子を示すタイムチャートである。この図４の波形例は、上記ｐチャネル有機ＴＦＴで構成された出力回路１１１〜１１４それぞれにより、選択線１２１を介してアクティブ素子１２３を走査駆動している様子を示したものである。なお、図４の出力信号Ｖａは選択期間及び非選択期間における電圧を相対的大小で表したものであり、アクティブ素子１２３をオン／オフできるようにするためには、図１の共通端子１３０の電圧を選択信号供給部１０２のアース電位に対して適切な電圧にする。
このようにすることによって、出力回路１１１〜１１４のゲート入力信号Ｖｇ１（図１中の信号１２０）は、図４中の高い電位区間（非選択期間）５０１において、非選択のための電圧になっている。このゲート入力信号Ｖｇ１は、アクティブマトリクス回路１０１のｎチャネル有機ＴＦＴからなるアクティブ素子１２３のゲート端子群に送られる出力電圧Ｖｏｕｔ（図４中ではＶａ）において相対的に低い電圧に対応し、ｎチャネル有機ＴＦＴかなるアクティブ素子１２３をＯＦＦにして非アクティブ状態にする。
一方、図４中の低い電位区間（選択期間）５０２では、ゲート入力信号Ｖｇ１を低い電位にすることで、出力電圧Ｖｏｕｔ（図４中ではＶａ）を相対的に高い電圧とし、ｎチャネル有機ＴＦＴかなるアクティブ素子１２３をＯＮにしてアクティブ状態にすることができる。
【００２４】
ここで、上記出力回路１１１〜１１４として図２（ａ）又は（ｂ）のｐチャネル有機ＴＦＴで構成された反転回路を用いた場合は、次のような動作になる。この場合、アクティブ素子１２３としては、閾値電圧がマイナス側にあってゲート端子の電圧が０Ｖでもオンになるディプレッション型のＦＥＴからなるｎチャネル有機ＴＦＴが用いられる。また、出力回路１１１〜１１４のｐチャネル有機ＴＦＴには、エンハンスメント型のＦＥＴが用いられる。
上記出力回路１１１〜１１４において、選択期間５０２では、出力回路１１１〜１１４のゲート入力信号Ｖｇ１が相対的に低い電位になり、図２に例示するＰＭＯＳ回路２００、２０１のスイッチング素子を構成する下側の有機ＴＦＴ（Ｑ１）がＯＮになり、出力電圧Ｖｏｕｔ（図４ではＶａ）はアース２３１の電位（ゼロ電位）になる。この電位は、ｐチャネル有機ＴＦＴからなる回路では電源電圧がマイナス（Ｖｄｄ＜０）であるため、相対的に高い方の電位になる。従って、アクティブマトリクス回路１０１の選択線１２１に沿ったアクティブ素子１２３をｎチャネル有機ＴＦＴで構成していれば、この選択線１２１に接続されているアクティブ素子１２３のｎチャネル有機ＴＦＴはすべてＯＮになり、アクティブ素子１２３がアクティブ状態になる。このとき、図２に例示するＰＭＯＳ回路２００、２０１の下側の有機ＴＦＴ（Ｑ１）を流れる電流および上側の有機ＴＦＴ（Ｑ２）を流れる貫通電流はそれぞれ、図４のＩｄ１（５０４）、Ｉｄ２（５０７）のようになる。これらの貫通電流Ｉｄ１、Ｉｄ２は、選択時間のときのみ流れる。
一方、非選択期間５０１では、出力回路１１１〜１１４のゲート入力信号Ｖｇ１が相対的に高い電位（例えばゼロ電位）になり、スイッチング素子を構成する下側の有機ＴＦＴ（Ｑ１）は直ちにＯＦＦとなる。一方、上側の有機ＴＦＴ（Ｑ２）は、負荷に充電されている電位と反対の電位に充電するための貫通電流Ｉｄ２が一瞬だけ流れる（５０７）。その後、出力回路の負荷である複数の有機ＴＦＴからなるアクティブ素子１２３のゲート端子の電位がマイナスの電源電圧Ｖｄｄ（２３１）の電位に近づくにしたがって、有機ＴＦＴ（Ｑ２）ドレイン−ソース間の電位差Ｖｄｓがほぼ０［Ｖ］となるため、貫通電流Ｉｄ２は急速にほとんど流れなくなる。
以上のように、アクティブマトリクス回路１０１の各アクティブ素子１２３をｎチャネル有機ＴＦＴで構成し、上記出力回路１１１〜１１４をｐチャネル有機ＴＦＴで構成することにより、貫通電流を大幅に減らすことができる。
【００２５】
なお、上記アクティブ素子１２３を構成するｎチャネルの電界効果トランジスタは、デプレション型（すなわち閾値電圧が負電位）でなくエンハンスメント型の電界効果トランジスタであってもよい。アクティブ素子１２３をエンハンスメント型の電界効果トランジスタで構成する場合、選択信号供給部１０２のアース電位に対し、適切な電圧を共通電極１３０に印加して電位を下げることにより、表示部で所定の表示がなされるように最適な動作を行わせることができる。もちろん、アクティブ素子１２３をデプレション型の電界効果トランジスタで構成した場合も、共通電極１３０に適切な電圧を印加することにより、表示部で所定の表示がなされるように最適な動作を行わせることができる。
【００２６】
本実施形態において、上記共通電極１３０を介して各画素構成部材１２４の対向電極１２５に印加される共通電圧Ｖ共通は、次のように設定される。例えば、選択信号供給部１０２の出力回路１１１〜１１４をｐチャンネルＦＥＴで構成し、アクティブ素子１２３をｎチャンネルＦＥＴで構成した場合、選択信号供給部１０２の出力回路１１１〜１１４から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、アクティブ素子１２３のｎチャンネルＦＥＴの閾値をＶ(N)ｔｈとしたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(N)ｔｈ＜Ｖｏｕｔ２−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ共通＜Ｖ(N)ｔｈ
従って、この場合は、（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフすることができる。
【００２７】
また、画素構成部材１２４で黒表示する場合の表示電圧をＶ黒（＞０）とし、画素構成部材１２４で白表示する場合の表示電圧をＶ白（＜０）としたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(N)ｔｈ＜Ｖｏｕｔ２−Ｖ黒−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ白−Ｖ共通＜Ｖ(N)ｔｈ
従って、この場合は、（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフするとともに、各画素構成部材１２４における表示電圧を確実にＶ黒及びＶ白にして表示部に所定の表示を行うことができる。
なお、黒表示の表示電圧Ｖ黒が負電圧であり白表示の表示電圧Ｖ白が正電圧である場合、上記共通電圧Ｖ共通の条件は、（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）となる。
【００２８】
また、本実施形態での組み合わせとは異なり、選択信号供給部１０２の出力回路１１１〜１１４をｎチャンネルＦＥＴで構成し、アクティブ素子１２３をｐチャンネルＦＥＴで構成した場合、選択信号供給部１０２の出力回路１１１〜１１４から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、アクティブ素子１２３のｐチャンネルＦＥＴの閾値をＶ(Ｐ)ｔｈとしたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(Ｐ)ｔｈ＞Ｖｏｕｔ２−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ共通＞Ｖ(Ｐ)ｔｈ
従って、この場合は、（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフすることができる。
【００２９】
また、画素構成部材１２４で黒表示する場合の表示電圧をＶ黒（＞０）とし、画素構成部材１２４で白表示する場合の表示電圧をＶ白（＜０）としたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(Ｐ)ｔｈ＞Ｖｏｕｔ２−Ｖ黒−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ白−Ｖ共通＞Ｖ(Ｐ)ｔｈ
従って、この場合は、（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフするとともに、各画素構成部材１２４における表示電圧を確実にＶ黒及びＶ白にして表示部に所定の表示を行うことができる。
なお、黒表示の表示電圧Ｖ黒が負電圧であり白表示の表示電圧Ｖ白が正電圧である場合、上記共通電圧Ｖ共通の条件は、（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）となる。
【００３０】
以上、本実施形態では、アクティブマトリックス回路１０１の複数の選択線１２１に選択信号を順次供給する選択信号供給部１０２の出力回路１１１〜１１４は、ｎチャネル型有機ＴＦＴよりもキャリア移動度が高いｐチャネル型有機ＴＦＴで構成された回路である。このキャリア移動度がより高いｐチャネル型有機ＴＦＴで構成された回路により、比較的短い各選択期間において、複数のアクティブ素子１２３のゲート端子（選択信号入力端子）が接続されている選択線１２１に、その複数のアクティブ素子１２３の動作状態を駆動電圧が出力可能な状態にするために必要とされる十分な電流量の選択信号を速やかに供給することができる。一方、選択線１２１に選択信号が供給されない比較的長い非選択期間中には、上記出力回路１１１〜１１４のｐチャネル型有機ＴＦＴからなる回路がオフになり、そのｐチャネル型有機ＴＦＴからなる回路を流れる貫通電流がほとんどゼロになる。従って、選択信号供給部１０２の出力回路１１１〜１１４のうち、常に一つの選択線に対応する出力回路のみが貫通電流を流すだけなので、選択信号供給部１０２の出力回路１１１〜１１４に流れる電流を低減することができる。
また、上記選択信号供給部１０２の各出力回路１１１〜１１４から選択線１２１を介して選択信号が供給される複数のアクティブ素子１２３は、ｎチャネル有機ＴＦＴで構成されている。すなわち、選択信号供給部１０２の出力回路１１１〜１１４の有機ＴＦＴと、その出力回路１１１〜１１４に接続される各アクティブ素子１２３の有機ＴＦＴは、チャネルのキャリア極性が異なる。そのため、上記非選択期間において、選択信号供給部１０２の出力回路１１１〜１１４から出力される出力電圧は、その出力回路１１１〜１１４のｐチャネル型有機ＴＦＴのキャリア極性と同じ極性の電源電圧とアース電位（ゼロ電位）との間の電圧になる。この出力電圧は、その出力電圧が印加される各アクティブ素子を構成するｎチャネル型有機ＴＦＴをオフにする電圧である。従って、上記非選択期間では、各アクティブ素子１２３のｎチャネル型有機ＴＦＴを流れる貫通電流がほとんどゼロになるので、各アクティブ素子１２３に流れる電流も低減することができる。
よって、本実施形態によれば、アクティブマトリックス回路１０１の選択線１２１に選択信号を供給する選択信号供給部１０２の出力回路１１１〜１１４に要求される高い電流供給能力及び高速動作速度を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子１２３及び出力回路１１１〜１１４に要求される電流の低減を実現することができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４及びアクティブ素子１２３を構成するＦＥＴは、有機半導体からなるＦＥＴである。かかる有機半導体からなるＦＥＴを用いることにより、無機半導体からなるＦＥＴを用いる場合に比して画像表示装置の低コスト化を図ることができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４は、ｐチャネル有機ＴＦＴのゲート端子に入力端子が設定され、同有機ＴＦＴのソース端子が接地され、同有機ＴＦＴのドレイン端子が負荷を介して電源回路に接続されドレイン端子が出力端子に設定された反転回路である。かかるｐチャネル有機ＴＦＴからなる反転回路により、比較的短い選択期間において、同有機ＴＦＴのゲート端子（入力端子）に負電位のゲート入力信号を入力することで、同有機ＴＦＴがオンになり、同有機ＴＦＴのドレイン端子（出力端子）に、ｎチャネル有機ＴＦＴからなるアクティブ素子１２３をアクティブ状態（オン状態）にすることができる接地電位（相対的に高い電位）を出力することができる。一方、比較的長い非選択期間においては、同有機ＴＦＴのゲート端子（入力端子）に接地電位のゲート入力信号を入力することで、同有機ＴＦＴがオフになり、同有機ＴＦＴのドレイン端子（出力端子）に、ｎチャネル有機ＴＦＴからなるアクティブ素子１２３を非アクティブ状態（オフ状態）にすることができる負電位（相対的に低い電位）を出力することができる。このように比較的簡易に構成できる反転回路により、アクティブ素子１２３のアクティブ状態（オン状態）及び非アクティブ状態（オフ状態）を制御できる。
また、本実施形態において、上記反転回路における負荷インピーダンス（負荷抵抗）を、ｐチャネル有機ＴＦＴのゲート端子とソース端子又はドレイン端子とを短絡させて構成している。これにより、有機ＴＦＴを集積回路で構成する場合に、負荷インピーダンス（負荷抵抗）として抵抗素子を形成する場合に比してより集積度を高めることができ、小型化を図ることができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４及びアクティブ素子１２３を構成するＦＥＴは薄膜トランジスタ（ＴＦＴ）である。かかる薄膜トランジスタ（ＴＦＴ）を用いることにより、画像表示装置の小型化、軽量化、低消費電力化を図ることができる。
【００３１】
また、有機半導体のようにｐチャネル、ｎチャネルの移動度が２桁以上も異なるＦＥＴを組み合わせてＣＭＯＳ回路を構成する場合は、移動度の不足分を補うためにｎチャネル有機ＦＥＴに対してはチャネル幅Ｗの巨大なＦＥＴを作製しなければならい。そのため、ｎチャネル有機ＦＥＴとの間で電流駆動能力を揃えるために行うチャネル幅Ｗでの調整は事実上不可能であり、有機半導体からなるＣＭＯＳ回路を選択信号供給部１０２の出力回路１１１〜１１４に用いることによる消費電流の低減は、事実上不可能である。本実施形態では、かかるＣＭＯＳ回路を用いることなく、選択信号供給部１０２の出力回路１１１〜１１４を、ｐチャネル型有機ＴＦＴを用いた回路で構成することにより、前述のように選択信号供給部１０２の出力回路１１１〜１１４に流れる電流を低減することができる。
【００３２】
なお、上記実施形態において、図２（ａ）及び（ｂ）に示すような選択信号供給部（選択線駆動回路）１０２の出力回路１１１〜１１４で用いるｐチャネル有機ＴＦＴや、図１に示すアクティブマトリクス回路１０１の各アクティブ素子１２３で用いるｎチャネル有機ＴＦＴは、特性や構造に若干のばらつきがあってもよい。例えば、上記出力回路１１１〜１１４で用いるｐチャネル有機ＴＦＴでは、図３に示すような類型的な入出力特性を有するものであれば、特性や構造に若干のばらつきがあってもよい。
【００３３】
また、上記実施形態では、有機半導体からなるＦＥＴを用いているが、本発明は無機半導体からなるＦＥＴを用いた場合にも同様な効果を奏する。無機半導体からなるＦＥＴでは、一般的に、ｎチャネル型ＦＥＴのキャリア移動度がｐチャネル型ＦＥＴよりも大きい。従って、この場合は、選択信号供給部１０２の出力回路１１１〜１１４にはｎチャネル型ＦＥＴを用い、複数のアクティブ素子１２３それぞれにはｐチャネル型ＦＥＴを用いる。
【００３４】
また、上記実施形態では、選択信号供給部１０２の論理回路１１８に複数の出力回路１１１〜１１４が直接接続された構成になっているが、本発明は、論理回路１１８と各出力回路１１１〜１１４との間に、論理回路１１８と各出力回路１１１〜１１４との整合性を図る回路等の他の回路が設けられている場合にも同様に適用できる。
【図面の簡単な説明】
【００３５】
【図１】本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む電装部の概略構成を示す説明図である。
【図２】（ａ）及び（ｂ）はそれぞれ選択信号供給部の出力回路の構成例を示す回路図である。
【図３】同出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖｏｕｔ及び貫通電流Ｉｄ２それぞれとの関係を示す説明図である。
【図４】選択期間及び非選択期間における出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖａと貫通電流Ｉｄ１，Ｉｄ２との関係を示す説明図である。
【符号の説明】
【００３６】
１００ 電装部
１０１ アクティブマトリックス回路
１０２ 選択信号供給部（選択線駆動回路）
１０３ 選択線ドライバー群
１０４ 画素信号供給部（信号線駆動回路）
１１１〜１１４ 出力回路
１１８ 論理回路
１２１ 選択線
１２２ 画素信号線
１２３ アクティブ素子
１２４ 画素構成部材
１２５ 対向電極
１２６ 画素電極
１３０ 共通電極
【技術分野】
【０００１】
本発明は、表示画面を構成する各画素の表示状態を制御するためのアクティブマトリクス回路を備えた、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、電子ペーパー、フレキシブル表示装置、電子本、可搬型表示装置などの画像表示装置に関するものである。
【背景技術】
【０００２】
従来、この種の画像表示装置として、アクティブマトリクス回路のアクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使用したものが知られている。このアクティブマトリクス回路では、ＦＥＴからなるアクティブ素子のゲート端子（選択信号入力端子）に入力される選択信号が所定のタイミングで順次供給される複数の選択線が、表示画面の複数の走査線それぞれに沿って配置されている。各選択線には、対応する走査線に沿って配置されている複数のアクティブ素子のゲート端子が接続され、互いに異なるタイミングで、アクティブ素子をアクティブ状態（オン状態）にするための選択信号が所定の選択期間だけ供給される。また、アクティブ素子の例えばソース端子（画素信号入力端子）に入力される信号が所定のタイミングで供給される複数の画素信号線が、上記複数の選択線に交差するように配置されている。各画素信号線には、その画素信号線に沿って位置する複数の画素に対応する複数のアクティブ素子のソース端子（画素信号入力端子）が接続され、画像データに基づいて、上記選択期間にオンされているアクティブ素子から画素構成部材に駆動信号を出力するための画素信号が供給される。このように選択期間にオンされているアクティブ素子の画素信号入力端子に画素信号が入力されると、当該アクティブ素子の駆動信号出力端子から、対応する画素構成部材に駆動信号が出力され、この駆動信号により画素の表示状態が変化する。
【０００３】
また、上記画像表示装置は、上記複数の選択線それぞれに選択信号を所定のタイミングで順次供給する選択信号供給部と、上記複数の画素信号線それぞれに画素信号を所定のタイミングで供給する画素信号供給部とを更に備える。選択信号供給部は、上記複数の選択線それぞれが直接接続された複数の出力回路を有し、各出力回路から対応する選択線に選択信号が出力される。また、画素信号供給部も同様に、上記複数の画素信号線それぞれが直接接続された複数の出力回路を有し、各出力回路から対応する画素信号線に画素信号が出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記画像表示装置において、特に、上記選択信号供給部の複数の出力回路はそれぞれ、選択対象の選択線に選択信号を供給する選択期間に、その選択線にゲート端子（選択信号入力端子）が接続されている複数のアクティブ素子を同時に且つ速やかにアクティブ状態（オン状態）にするように電流を出力する必要がある。そのため、上記選択信号供給部の出力回路は、高い電流供給能力と高速動作が要求される。
【０００５】
また、上記複数の選択線には選択信号が順次供給されるため、個々の選択線については選択信号が供給されない非選択期間が、上記選択信号が供給される選択期間に比較してかなり長い期間となっている。そのため、上記画像表示装置における消費電力を抑えるには、かかる比較的長い非選択期間の選択線に接続されている各アクティブ素子に不要な電流が流れないようにするとともに、上記選択信号供給部の上記非選択期間の選択線に接続されている出力回路についても、不要な電流が流れないように構成することが要求される。
【０００６】
本発明は、以上の問題に鑑みなされたものであり、その目的とするところは、アクティブマトリックス回路の選択線に選択信号を供給する選択信号供給部の出力回路に要求される高い電流供給能力及び高速動作を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子及び選択信号供給部の出力回路に要求される電流の低減とを実現することができる画像表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１の発明は、表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動信号によって各画素の表示状態が変化する表示部と、該複数の画素ごとに該画素構成部材へ印加する駆動信号を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択信号が入力される選択信号入力端子と、該画素構成部材に印加する該駆動信号を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動信号を該画素構成部材に出力する駆動信号出力端子とを有する画像表示装置において、該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の選択信号入力端子に入力するための該選択信号を、所定のタイミングで順次供給する選択信号供給部と、該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部とを更に備え、該選択信号供給部を構成する回路のうち該選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、該キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタが用いられ、その電界効果トランジスタが該選択信号の供給されない非選択期間中にオフになるように構成され、該複数のアクティブ素子は、該２種類の電界効果トランジスタのうち他方のキャリア極性の電界効果トランジスタで構成されていることを特徴とするものである。
また、請求項２の発明は、請求項１の画像表示装置において、上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであり、上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであることを特徴とするものである。
また、請求項３の発明は、請求項２の画像表示装置において、上記ｐチャネル電界効果トランジスタ及び上記ｎチャネル電界効果トランジスタは、有機半導体からなる電界効果トランジスタであることを特徴とするものである。
また、請求項４の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項５の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項６の発明は、請求項２又は３の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項７の発明は、請求項１の画像表示装置において、上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであり、上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであることを特徴とするものである。
また、請求項８の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項９の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項１０の発明は、請求項７の画像表示装置において、上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）の条件を満たすことを特徴とするものである。
また、請求項１１の発明は、請求項１乃至１０のいずれかのの画像表示装置において、上記選択信号供給部の上記出力回路は、上記一方の電界効果トランジスタのゲート端子に入力端子が設定され、該電界効果トランジスタのソース端子が接地され、該電界効果トランジスタのドレイン端子が負荷を介して電源回路に接続され該ドレイン端子が出力端子に設定された反転回路であることを特徴とするものである。
また、請求項１２の発明は、請求項１乃至１１のいずれかの画像表示装置において、上記反転回路における上記負荷は、上記一方の電界効果トランジスタと同じ種類の電界効果トランジスタが用いられ、該電界効果トランジスタのゲート端子とソース端子又はドレイン端子とを短絡させて構成したものであることを特徴とするものである。
また、請求項１３の発明は、請求項１乃至１２のいずれかの画像表示装置において、上記電界効果トランジスタは薄膜トランジスタであることを特徴とするものである。
【０００８】
本発明において、アクティブマトリックス回路の複数の選択線に選択信号を順次供給する選択信号供給部を構成する回路のうち選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタで構成された回路である。このキャリア移動度がより高い電界効果トランジスタで構成された回路により、比較的短い各選択期間において、複数のアクティブ素子の選択信号入力端子が接続されている選択線に、その複数のアクティブ素子の動作状態を上記駆動電圧が出力可能な状態にするために必要とされる十分な電流量の選択信号を速やかに供給することができる。一方、選択線に選択信号が供給されない比較的長い非選択期間中には、上記出力回路の電界効果トランジスタがオフになり、電界効果トランジスタを流れる貫通電流がほとんどゼロになるので、非選択期間の選択線に接続されている出力回路に流れる電流を低減することができる。
しかも、本発明において、上記選択信号供給部の出力回路から選択線を介して選択信号が供給される複数のアクティブ素子は、上記２種類の電界効果トランジスタのうち、キャリア移動度がより低い他方のキャリア極性の電界効果トランジスタで構成されている。すなわち、選択信号供給部の出力回路の電界効果トランジスタと、その出力回路に選択線を介して接続される各アクティブ素子の電界効果トランジスタは、チャネルのキャリア極性が異なる。そのため、上記非選択期間において、選択信号供給部の出力回路から出力される出力電圧は、その出力回路の電界効果トランジスタのキャリア極性と同じ極性の電源電圧とアース電位（ゼロ電位）との間の電圧になる。この出力電圧は、その出力電圧が印加される各アクティブ素子を構成するキャリア極性が逆極性の電界効果トランジスタがオフになる電圧である。従って、上記非選択期間では、各アクティブ素子の電界効果トランジスタを流れる貫通電流がほとんどゼロになるので、非選択期間の選択線に接続されている各アクティブ素子に流れる電流も低減することができる。
【０００９】
なお、本発明における「画像構成部材」とは、駆動信号が印加されることで各表示画素の表示状態（色や明るさ等）を変化させる部材を意味する。よって、駆動信号の印加によって移動することで各表示画素の色や明るさを変化させる移動材や、駆動信号の印加によって自らの発光量を変化させて各表示画素の色や明るさを変化させる有機ＥＬ素子等の自己発光するものも含まれる。また、ここでいう「移動材」は、移動材そのものの色で画素の色を表現する着色材のようなものに限らず、画素の濃度（明るさ）を調整するための移動材（画素の色自体は他の手段により表現する）なども含まれる。また、ここでいう「移動材」は、駆動信号を制御することで移動をコントロールできるものであればよく、駆動信号に応じて変化する電界の作用を受けて移動する移動材や、駆動信号に応じて変化する磁界の作用を受けて移動する移動材などが含まれる。
【発明の効果】
【００１０】
本発明によれば、アクティブマトリックス回路の選択線に選択信号を供給する選択信号供給部の出力回路に要求される高い電流供給能力及び高速動作を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子及び選択信号供給部の出力回路に流れる電流の低減を実現することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を、画像表示装置である電気泳動表示装置としての電子ペーパーに適用した一実施形態について説明する。
図１は、本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む電装部の概略構成を示す説明図である。図１において、電装部１００は、アクティブマトリクス回路１０１と、選択信号供給部（選択線駆動回路）１０２と、画素信号供給部（信号線駆動回路）１０４とを備える。図中縦方向に延びる信号ラインが画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎであり、図中横方向に延びる信号ラインが選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍである。
【００１２】
上記選択信号供給部１０２は、表示部の表示画面の複数の走査線それぞれに沿って配置された複数の選択線１２１を駆動する。この選択信号供給部１０２は、シフトレジスタとラッチ回路を含む論理回路１１８と、複数の選択線１２１それぞれに所定の選択信号を出力する複数の出力回路１１１〜１１４からなる選択線ドライバー群１０３とを備える。論理回路１１８は、図示しないコントローラからの制御信号に基づいて、並列化された出力信号（走査線制御信号）１２０を出力する。各出力回路１１１〜１１４はそれぞれ対応する選択線に接続され、論理回路１１８からの出力信号１２０に基づいて、アクティブマトリクス回路１０１を構成する各アクティブ素子１２３の選択信号入力端子（ゲート端子）に入力するための選択信号を、所定のタイミングで順次出力する。
【００１３】
上記画素信号供給部１０４は、表示部の表示画面の複数の走査線と交差するように配置された複数の画素信号線１２２を駆動する。この画素信号供給部１０４は、上記選択信号供給部１０２と同様に、シフトレジスタとラッチ回路を含む論理回路１１９と、複数の画素信号線１２２それぞれに所定の画素信号を出力する複数の出力回路１１５〜１１７とを備える。論理回路１１９は、図示しないコントローラからの制御信号に基づいて、並列化された出力信号（信号線制御信号）を出力する。各出力回路１１５〜１１７はそれぞれ対応する画素信号線に接続され、論理回路１１９からの出力信号に基づいて、アクティブマトリクス回路１０１を構成する各アクティブ素子１２３の画素信号入力端子（ソース端子）に入力するための画素信号を、上記選択信号が供給されている選択期間中の所定のタイミングで供給する。
【００１４】
上記アクティブマトリクス回路１０１における一つの画素では、図１中の画素（１，１）で代表されるように、選択線１２１にはアクティブ素子（ＦＥＴ：電界効果トランジスタ）１２３のゲート端子が接続され、画素信号線１２２には、アクティブ素子（ＦＥＴ）１２３のソース端子が接続される。アクティブ素子（ＦＥＴ）１２３のドレイン端子には、表示部の画素構成部材１２４の画素電極１２６が接続されている。また、画素構成部材１２４の観察側には透明な対向電極１２５が設けられている。各画素構成部材１２４の対向電極１２５は共通電極１３０に接続されている。この共通電極１３０は、上記選択線ドライバー群１０３における所定の電位（０〜Ｖｄｄ間の電位）に接続されている。また、各画素構成部材１２４の画素電極１２６には、対向電極１２５（共通電極１３０）の電位に対して、画素構成部材１２４内の電界が正負切り替えできる駆動信号を印加できるようになっている。
【００１５】
本実施形態の表示部の画像表示面は、例えば透明基板の一方の面で構成され、その透明基板１の他方の面上には、ＩＴＯ（酸化インジウムスズ）などの透明電極が対向電極１２５として形成されている。この透明電極からなる対向電極１２５と、これに対向して配置される画素電極１２６との間に、画素構成部材１２４が配置されている。画素構成部材１２４は、例えば電気泳動材としての白と黒の２色の着色粒子を内包した複数のカプセルで構成される。このカプセルの寸法は表示画素よりも大きいものであってもよいし、カプセルの寸法が表示画素と同じであったり小さいものであったりしてもよい。互いに逆極性に帯電した各色の着色粒子を電界の作用により移動させることで、画像表示面側の各表示画素の色や濃度（明るさ）などを調整して、画像を表示する。
【００１６】
上記アクティブマトリクス回路１０１の複数の画素ごとに設けられた複数のアクティブ素子１２３はそれぞれ、有機半導体からなる電界効果トランジスタ（ＦＥＴ）で構成されている。また、本実施形態におけるアクティブ素子１２３は薄膜トランジスタ（ＴＦＴ）の構造をしている。なお、以下の説明では、必要に応じて、薄膜トランジスタの構造をした有機半導体からなる電界効果トランジスタ（ＦＥＴ）を「有機ＴＦＴ」という。
【００１７】
ここで、現在開発が進んでいる有機半導体によるＦＥＴの多くは、チャネルのキャリア極性がプラスであるｐチャネルＦＥＴである。チャネルのキャリア極性がマイナスであるｎチャネルＦＥＴを有機半導体で作製できるが、一般に、有機半導体によるｎチャネルＦＥＴにおけるキャリア移動度は、有機半導体によるｐチャネルＦＥＴより極めて低い。
従来から多くの有機半導体が見出されているが、代表的なペンタセンの他に、ポルフィリン系、さらにアリルアミン系あるいはそのポリマー、ルブレンなどは、いずれもｐチャネルＦＥＴが作製される。これらのキャリア移動度は、ペンタセンでは、１０−１〜１００［ｃｍ２／Ｖｓ］、ポルフィリン系で１００［ｃｍ２／Ｖｓ］、アリルアミン系で１０−１［ｃｍ２／Ｖｓ］、ルブレンのような結晶性のものであれば、１０１［ｃｍ２／Ｖｓ］に達し、またアリルアニン系はポリマーであっても１０−２［ｃｍ２／Ｖｓ］台のものもある。一方、ｎチャネルＦＥＴについては、例えば、Ｃ６０ＭＣ１２のようにトップクラスの移動度をもつとされるでも、１０−２［ｃｍ２／Ｖｓ］台、さらに多くは、１０−４［ｃｍ２／Ｖｓ］以下である。
【００１８】
図１において、アクティブマトリクス回路１０１の各アクティブ素子１２３に用いる有機ＴＦＴは、すべて、上記２種類の有機ＴＦＴのうち、キャリア移動度が相対的に小さなｎチャネル有機ＴＦＴである。アクティブマトリクス回路１０１のアクティブ素子１２３は、１回のフレームでの選択時間内に画素電極１２６を十分に充電できなくても、画素構成部材１２４として用いる電気泳動材による表示状態の変化はさらに応答が遅く、しかもいわゆるメモリー性があるため、フレーム間で同じ駆動を数回〜十数回繰り返すことで、徐々に書き込みを行うことができる。したがって、応答速度がＴＦＴに比べ非常に遅い電気泳動材の表示速度にあわせた駆動方法をとることができる。従って、前述のように、各アクティブ素子１２３には、キャリア移動度が相対的に小さなｎチャネル有機ＴＦＴを使用することができる。
【００１９】
一方、選択信号供給部（選択線駆動回路）１０２内で、少なくとも、論理値に基づいて駆動能力（電流供給能力）を大きくとるためのドライバー群１０３の基幹をなす出力回路１１１〜１１４は、すべて、キャリア移動度が相対的に大きなｐチャネル有機ＴＦＴで構成される。この選択信号供給部１０２の出力回路１１１〜１１４は、選択線１２１を駆動するため、１回の選択時間内で十分に、アクティブマトリクス回路１０１のアクティブ素子（ＴＦＴ）１２３のゲート端子を、当該アクティブ素子（ＴＦＴ）１２３をＯＮにできる電圧まで充電可能にするだけの駆動速度と駆動能力が必要である。従って、前述のように、選択信号供給部１０２の出力回路１１１〜１１４は、すべて、キャリア移動度が相対的に大きなｐチャネル有機ＴＦＴで構成される。
【００２０】
図２（ａ）及び（ｂ）はそれぞれ選択信号供給部（選択線駆動回路）１０２の出力回路１１１〜１１４の回路構成例を示している。これらの出力回路は、通常のＰＭＯＳ回路（ｐチャネル型ＭＯＳＦＥＴを用いた回路）による反転回路の基本構成と同じである。但し、画素構成部材の電気泳動による画素表示に必要な電圧を得るために、通常、白黒反転に必要な電圧、又はその電圧に有機ＴＦＴによる損失分を上乗せした電圧を、電源電圧Ｖｄｄとして与える。例えば、論理部１１８の電源電圧を０〜−５Ｖに設定し、これに対し、出力回路１１１〜１１４の電源電圧は、必要があれば電圧シフタを経て、アース電位を０Ｖとして、Ｖｄｄ＝−３０Ｖに設定する。さらに、アクティブ素子がオン／オフできるようにアクティブ素子１２３の有機ＴＦＴ（ＦＥＴ）の閾値との整合をとるために、図１の共通電極１３０には適切な電圧が印加される。
【００２１】
図２（ａ）及び（ｂ）のＰＭＯＳ回路２００、２０１において、上側の有機ＴＦＴ（Ｑ２）２２０、２２１は負荷インピーダンス素子（負荷抵抗）として機能する。そして、電源電圧Ｖｄｄをアース２３１の電位に対し負の電圧（例えば、−１５Ｖ）に設定したとき、下側の有機ＴＦＴ（Ｑ１）２１０、２１１のゲート入力電圧Ｖｇ１が０〜負電位（例えば、−５Ｖ）に対し、有機ＴＦＴ（Ｑ１）２１０、２１１がＯＮ／ＯＦＦし、出力電圧Ｖｏｕｔが決定される。ゲート入力電圧Ｖｇ１が負電位になると、有機ＴＦＴ（Ｑ１）はＯＮになるため、出力電圧Ｖｏｕｔはアース２３１の電位に近づく。このとき、図２（ａ）及び（ｂ）のいずれの回路においても、有機ＴＦＴ（Ｑ２）２２０、２２１を通して、図３に示すようないわゆる貫通電流Ｉｄ２が流れることになる。しかしながら、図２（ａ）及び（ｂ）の回路を構成する有機ＴＦＴはいずれもｐチャネル有機ＦＥＴで構成され、アクティブマトリクス回路１０１のｎチャネル有機ＴＦＴで構成される複数のアクティブ素子１２３のゲート端子が接続された選択線を駆動する場合、貫通電流Ｉｄ２が流れる時間は比較的短い選択時間であるため、フレーム期間中における一つの選択線が消費する貫通電流Ｉｄ２は極めて僅かである。
【００２２】
また、図３は、上記図２（ａ）及び（ｂ）で例示した出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖｏｕｔ及び貫通電流Ｉｄ２それぞれとの関係を示す説明図である。なお、図３中のＶ２は閾値電圧（＜０［Ｖ］）である。図３に示すように、図２（ａ）及び（ｂ）の出力回路１１１〜１１４は、いずれも、無負荷であっても、入力電圧Ｖｇ１が閾値電圧Ｖ２より低いとき、出力電圧Ｖｏｕｔはアース２３１電位付近（３０１）の電圧になり、ゲート入力電圧Ｖｇ１が０［Ｖ］付近のとき、出力電圧Ｖｏｕｔは電源電圧Ｖｄｄ（２３２）付近のマイナス側に低い電圧（３０２）となる。このときに、負荷側の有機ＴＦＴ（Ｑ２）２２０、２２１を流れる電流Ｉｄ２は、ゲート入力電圧Ｖｇ１が低い電圧のとき貫通電流が定常的に流れる。この貫通電流の大きさは、無負荷なので有機ＴＦＴ（Ｑ１）２１０、２１１を流れる電流Ｉｄ１とほぼ同じなる。そして、ゲート入力電圧Ｖｇ１が閾値電圧Ｖ２より高いとき、負荷側の有機ＴＦＴ（Ｑ２）には電流Ｉｄ２がほとんど流れず、貫通電流は流れない（３０４）。このような特性を持つ図２（ａ）又は（ｂ）のｐチャネル型の電界効果トランジスタによる回路からなる出力回路１１１〜１１４により、二つの論理状態のうち、電位が高い方の論理出力で貫通電流が流れない論理状態のときが選択になるためには、ｎチャネル型の電界効果トランジスタが適しているため、選択線１２１を通して、アクティブマトリクス回路１０１内の複数のアクティブ素子１２３それぞれを構成する複数のｎチャネル型有機ＴＦＴを駆動している。
【００２３】
図４は、アクティブマトリクス回路１０１のアクティブ素子１２３を駆動しているときの波形の様子を示すタイムチャートである。この図４の波形例は、上記ｐチャネル有機ＴＦＴで構成された出力回路１１１〜１１４それぞれにより、選択線１２１を介してアクティブ素子１２３を走査駆動している様子を示したものである。なお、図４の出力信号Ｖａは選択期間及び非選択期間における電圧を相対的大小で表したものであり、アクティブ素子１２３をオン／オフできるようにするためには、図１の共通端子１３０の電圧を選択信号供給部１０２のアース電位に対して適切な電圧にする。
このようにすることによって、出力回路１１１〜１１４のゲート入力信号Ｖｇ１（図１中の信号１２０）は、図４中の高い電位区間（非選択期間）５０１において、非選択のための電圧になっている。このゲート入力信号Ｖｇ１は、アクティブマトリクス回路１０１のｎチャネル有機ＴＦＴからなるアクティブ素子１２３のゲート端子群に送られる出力電圧Ｖｏｕｔ（図４中ではＶａ）において相対的に低い電圧に対応し、ｎチャネル有機ＴＦＴかなるアクティブ素子１２３をＯＦＦにして非アクティブ状態にする。
一方、図４中の低い電位区間（選択期間）５０２では、ゲート入力信号Ｖｇ１を低い電位にすることで、出力電圧Ｖｏｕｔ（図４中ではＶａ）を相対的に高い電圧とし、ｎチャネル有機ＴＦＴかなるアクティブ素子１２３をＯＮにしてアクティブ状態にすることができる。
【００２４】
ここで、上記出力回路１１１〜１１４として図２（ａ）又は（ｂ）のｐチャネル有機ＴＦＴで構成された反転回路を用いた場合は、次のような動作になる。この場合、アクティブ素子１２３としては、閾値電圧がマイナス側にあってゲート端子の電圧が０Ｖでもオンになるディプレッション型のＦＥＴからなるｎチャネル有機ＴＦＴが用いられる。また、出力回路１１１〜１１４のｐチャネル有機ＴＦＴには、エンハンスメント型のＦＥＴが用いられる。
上記出力回路１１１〜１１４において、選択期間５０２では、出力回路１１１〜１１４のゲート入力信号Ｖｇ１が相対的に低い電位になり、図２に例示するＰＭＯＳ回路２００、２０１のスイッチング素子を構成する下側の有機ＴＦＴ（Ｑ１）がＯＮになり、出力電圧Ｖｏｕｔ（図４ではＶａ）はアース２３１の電位（ゼロ電位）になる。この電位は、ｐチャネル有機ＴＦＴからなる回路では電源電圧がマイナス（Ｖｄｄ＜０）であるため、相対的に高い方の電位になる。従って、アクティブマトリクス回路１０１の選択線１２１に沿ったアクティブ素子１２３をｎチャネル有機ＴＦＴで構成していれば、この選択線１２１に接続されているアクティブ素子１２３のｎチャネル有機ＴＦＴはすべてＯＮになり、アクティブ素子１２３がアクティブ状態になる。このとき、図２に例示するＰＭＯＳ回路２００、２０１の下側の有機ＴＦＴ（Ｑ１）を流れる電流および上側の有機ＴＦＴ（Ｑ２）を流れる貫通電流はそれぞれ、図４のＩｄ１（５０４）、Ｉｄ２（５０７）のようになる。これらの貫通電流Ｉｄ１、Ｉｄ２は、選択時間のときのみ流れる。
一方、非選択期間５０１では、出力回路１１１〜１１４のゲート入力信号Ｖｇ１が相対的に高い電位（例えばゼロ電位）になり、スイッチング素子を構成する下側の有機ＴＦＴ（Ｑ１）は直ちにＯＦＦとなる。一方、上側の有機ＴＦＴ（Ｑ２）は、負荷に充電されている電位と反対の電位に充電するための貫通電流Ｉｄ２が一瞬だけ流れる（５０７）。その後、出力回路の負荷である複数の有機ＴＦＴからなるアクティブ素子１２３のゲート端子の電位がマイナスの電源電圧Ｖｄｄ（２３１）の電位に近づくにしたがって、有機ＴＦＴ（Ｑ２）ドレイン−ソース間の電位差Ｖｄｓがほぼ０［Ｖ］となるため、貫通電流Ｉｄ２は急速にほとんど流れなくなる。
以上のように、アクティブマトリクス回路１０１の各アクティブ素子１２３をｎチャネル有機ＴＦＴで構成し、上記出力回路１１１〜１１４をｐチャネル有機ＴＦＴで構成することにより、貫通電流を大幅に減らすことができる。
【００２５】
なお、上記アクティブ素子１２３を構成するｎチャネルの電界効果トランジスタは、デプレション型（すなわち閾値電圧が負電位）でなくエンハンスメント型の電界効果トランジスタであってもよい。アクティブ素子１２３をエンハンスメント型の電界効果トランジスタで構成する場合、選択信号供給部１０２のアース電位に対し、適切な電圧を共通電極１３０に印加して電位を下げることにより、表示部で所定の表示がなされるように最適な動作を行わせることができる。もちろん、アクティブ素子１２３をデプレション型の電界効果トランジスタで構成した場合も、共通電極１３０に適切な電圧を印加することにより、表示部で所定の表示がなされるように最適な動作を行わせることができる。
【００２６】
本実施形態において、上記共通電極１３０を介して各画素構成部材１２４の対向電極１２５に印加される共通電圧Ｖ共通は、次のように設定される。例えば、選択信号供給部１０２の出力回路１１１〜１１４をｐチャンネルＦＥＴで構成し、アクティブ素子１２３をｎチャンネルＦＥＴで構成した場合、選択信号供給部１０２の出力回路１１１〜１１４から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、アクティブ素子１２３のｎチャンネルＦＥＴの閾値をＶ(N)ｔｈとしたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(N)ｔｈ＜Ｖｏｕｔ２−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ共通＜Ｖ(N)ｔｈ
従って、この場合は、（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフすることができる。
【００２７】
また、画素構成部材１２４で黒表示する場合の表示電圧をＶ黒（＞０）とし、画素構成部材１２４で白表示する場合の表示電圧をＶ白（＜０）としたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(N)ｔｈ＜Ｖｏｕｔ２−Ｖ黒−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ白−Ｖ共通＜Ｖ(N)ｔｈ
従って、この場合は、（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフするとともに、各画素構成部材１２４における表示電圧を確実にＶ黒及びＶ白にして表示部に所定の表示を行うことができる。
なお、黒表示の表示電圧Ｖ黒が負電圧であり白表示の表示電圧Ｖ白が正電圧である場合、上記共通電圧Ｖ共通の条件は、（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）となる。
【００２８】
また、本実施形態での組み合わせとは異なり、選択信号供給部１０２の出力回路１１１〜１１４をｎチャンネルＦＥＴで構成し、アクティブ素子１２３をｐチャンネルＦＥＴで構成した場合、選択信号供給部１０２の出力回路１１１〜１１４から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、アクティブ素子１２３のｐチャンネルＦＥＴの閾値をＶ(Ｐ)ｔｈとしたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(Ｐ)ｔｈ＞Ｖｏｕｔ２−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ共通＞Ｖ(Ｐ)ｔｈ
従って、この場合は、（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフすることができる。
【００２９】
また、画素構成部材１２４で黒表示する場合の表示電圧をＶ黒（＞０）とし、画素構成部材１２４で白表示する場合の表示電圧をＶ白（＜０）としたとき、アクティブ素子１２３のオン条件及びオフ条件は次のようになる。
オン条件：Ｖ(Ｐ)ｔｈ＞Ｖｏｕｔ２−Ｖ黒−Ｖ共通
オフ条件：Ｖｏｕｔ１−Ｖ白−Ｖ共通＞Ｖ(Ｐ)ｔｈ
従って、この場合は、（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）の条件を満たすように共通電圧Ｖ共通を印加することにより、各アクティブ素子１２３を確実にオン／オフするとともに、各画素構成部材１２４における表示電圧を確実にＶ黒及びＶ白にして表示部に所定の表示を行うことができる。
なお、黒表示の表示電圧Ｖ黒が負電圧であり白表示の表示電圧Ｖ白が正電圧である場合、上記共通電圧Ｖ共通の条件は、（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）となる。
【００３０】
以上、本実施形態では、アクティブマトリックス回路１０１の複数の選択線１２１に選択信号を順次供給する選択信号供給部１０２の出力回路１１１〜１１４は、ｎチャネル型有機ＴＦＴよりもキャリア移動度が高いｐチャネル型有機ＴＦＴで構成された回路である。このキャリア移動度がより高いｐチャネル型有機ＴＦＴで構成された回路により、比較的短い各選択期間において、複数のアクティブ素子１２３のゲート端子（選択信号入力端子）が接続されている選択線１２１に、その複数のアクティブ素子１２３の動作状態を駆動電圧が出力可能な状態にするために必要とされる十分な電流量の選択信号を速やかに供給することができる。一方、選択線１２１に選択信号が供給されない比較的長い非選択期間中には、上記出力回路１１１〜１１４のｐチャネル型有機ＴＦＴからなる回路がオフになり、そのｐチャネル型有機ＴＦＴからなる回路を流れる貫通電流がほとんどゼロになる。従って、選択信号供給部１０２の出力回路１１１〜１１４のうち、常に一つの選択線に対応する出力回路のみが貫通電流を流すだけなので、選択信号供給部１０２の出力回路１１１〜１１４に流れる電流を低減することができる。
また、上記選択信号供給部１０２の各出力回路１１１〜１１４から選択線１２１を介して選択信号が供給される複数のアクティブ素子１２３は、ｎチャネル有機ＴＦＴで構成されている。すなわち、選択信号供給部１０２の出力回路１１１〜１１４の有機ＴＦＴと、その出力回路１１１〜１１４に接続される各アクティブ素子１２３の有機ＴＦＴは、チャネルのキャリア極性が異なる。そのため、上記非選択期間において、選択信号供給部１０２の出力回路１１１〜１１４から出力される出力電圧は、その出力回路１１１〜１１４のｐチャネル型有機ＴＦＴのキャリア極性と同じ極性の電源電圧とアース電位（ゼロ電位）との間の電圧になる。この出力電圧は、その出力電圧が印加される各アクティブ素子を構成するｎチャネル型有機ＴＦＴをオフにする電圧である。従って、上記非選択期間では、各アクティブ素子１２３のｎチャネル型有機ＴＦＴを流れる貫通電流がほとんどゼロになるので、各アクティブ素子１２３に流れる電流も低減することができる。
よって、本実施形態によれば、アクティブマトリックス回路１０１の選択線１２１に選択信号を供給する選択信号供給部１０２の出力回路１１１〜１１４に要求される高い電流供給能力及び高速動作速度を実現しつつ、非選択期間の選択線にそれぞれ接続されている各アクティブ素子１２３及び出力回路１１１〜１１４に要求される電流の低減を実現することができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４及びアクティブ素子１２３を構成するＦＥＴは、有機半導体からなるＦＥＴである。かかる有機半導体からなるＦＥＴを用いることにより、無機半導体からなるＦＥＴを用いる場合に比して画像表示装置の低コスト化を図ることができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４は、ｐチャネル有機ＴＦＴのゲート端子に入力端子が設定され、同有機ＴＦＴのソース端子が接地され、同有機ＴＦＴのドレイン端子が負荷を介して電源回路に接続されドレイン端子が出力端子に設定された反転回路である。かかるｐチャネル有機ＴＦＴからなる反転回路により、比較的短い選択期間において、同有機ＴＦＴのゲート端子（入力端子）に負電位のゲート入力信号を入力することで、同有機ＴＦＴがオンになり、同有機ＴＦＴのドレイン端子（出力端子）に、ｎチャネル有機ＴＦＴからなるアクティブ素子１２３をアクティブ状態（オン状態）にすることができる接地電位（相対的に高い電位）を出力することができる。一方、比較的長い非選択期間においては、同有機ＴＦＴのゲート端子（入力端子）に接地電位のゲート入力信号を入力することで、同有機ＴＦＴがオフになり、同有機ＴＦＴのドレイン端子（出力端子）に、ｎチャネル有機ＴＦＴからなるアクティブ素子１２３を非アクティブ状態（オフ状態）にすることができる負電位（相対的に低い電位）を出力することができる。このように比較的簡易に構成できる反転回路により、アクティブ素子１２３のアクティブ状態（オン状態）及び非アクティブ状態（オフ状態）を制御できる。
また、本実施形態において、上記反転回路における負荷インピーダンス（負荷抵抗）を、ｐチャネル有機ＴＦＴのゲート端子とソース端子又はドレイン端子とを短絡させて構成している。これにより、有機ＴＦＴを集積回路で構成する場合に、負荷インピーダンス（負荷抵抗）として抵抗素子を形成する場合に比してより集積度を高めることができ、小型化を図ることができる。
また、本実施形態において、上記選択信号供給部１０２の出力回路１１１〜１１４及びアクティブ素子１２３を構成するＦＥＴは薄膜トランジスタ（ＴＦＴ）である。かかる薄膜トランジスタ（ＴＦＴ）を用いることにより、画像表示装置の小型化、軽量化、低消費電力化を図ることができる。
【００３１】
また、有機半導体のようにｐチャネル、ｎチャネルの移動度が２桁以上も異なるＦＥＴを組み合わせてＣＭＯＳ回路を構成する場合は、移動度の不足分を補うためにｎチャネル有機ＦＥＴに対してはチャネル幅Ｗの巨大なＦＥＴを作製しなければならい。そのため、ｎチャネル有機ＦＥＴとの間で電流駆動能力を揃えるために行うチャネル幅Ｗでの調整は事実上不可能であり、有機半導体からなるＣＭＯＳ回路を選択信号供給部１０２の出力回路１１１〜１１４に用いることによる消費電流の低減は、事実上不可能である。本実施形態では、かかるＣＭＯＳ回路を用いることなく、選択信号供給部１０２の出力回路１１１〜１１４を、ｐチャネル型有機ＴＦＴを用いた回路で構成することにより、前述のように選択信号供給部１０２の出力回路１１１〜１１４に流れる電流を低減することができる。
【００３２】
なお、上記実施形態において、図２（ａ）及び（ｂ）に示すような選択信号供給部（選択線駆動回路）１０２の出力回路１１１〜１１４で用いるｐチャネル有機ＴＦＴや、図１に示すアクティブマトリクス回路１０１の各アクティブ素子１２３で用いるｎチャネル有機ＴＦＴは、特性や構造に若干のばらつきがあってもよい。例えば、上記出力回路１１１〜１１４で用いるｐチャネル有機ＴＦＴでは、図３に示すような類型的な入出力特性を有するものであれば、特性や構造に若干のばらつきがあってもよい。
【００３３】
また、上記実施形態では、有機半導体からなるＦＥＴを用いているが、本発明は無機半導体からなるＦＥＴを用いた場合にも同様な効果を奏する。無機半導体からなるＦＥＴでは、一般的に、ｎチャネル型ＦＥＴのキャリア移動度がｐチャネル型ＦＥＴよりも大きい。従って、この場合は、選択信号供給部１０２の出力回路１１１〜１１４にはｎチャネル型ＦＥＴを用い、複数のアクティブ素子１２３それぞれにはｐチャネル型ＦＥＴを用いる。
【００３４】
また、上記実施形態では、選択信号供給部１０２の論理回路１１８に複数の出力回路１１１〜１１４が直接接続された構成になっているが、本発明は、論理回路１１８と各出力回路１１１〜１１４との間に、論理回路１１８と各出力回路１１１〜１１４との整合性を図る回路等の他の回路が設けられている場合にも同様に適用できる。
【図面の簡単な説明】
【００３５】
【図１】本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む電装部の概略構成を示す説明図である。
【図２】（ａ）及び（ｂ）はそれぞれ選択信号供給部の出力回路の構成例を示す回路図である。
【図３】同出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖｏｕｔ及び貫通電流Ｉｄ２それぞれとの関係を示す説明図である。
【図４】選択期間及び非選択期間における出力回路のゲート入力電圧Ｖｇ１と出力電圧Ｖａと貫通電流Ｉｄ１，Ｉｄ２との関係を示す説明図である。
【符号の説明】
【００３６】
１００ 電装部
１０１ アクティブマトリックス回路
１０２ 選択信号供給部（選択線駆動回路）
１０３ 選択線ドライバー群
１０４ 画素信号供給部（信号線駆動回路）
１１１〜１１４ 出力回路
１１８ 論理回路
１２１ 選択線
１２２ 画素信号線
１２３ アクティブ素子
１２４ 画素構成部材
１２５ 対向電極
１２６ 画素電極
１３０ 共通電極
【特許請求の範囲】
【請求項１】
表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動信号によって各画素の表示状態が変化する表示部と、
該複数の画素ごとに該画素構成部材へ印加する駆動信号を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、
該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択信号が入力される選択信号入力端子と、該画素構成部材に印加する該駆動信号を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動信号を該画素構成部材に出力する駆動信号出力端子とを有する画像表示装置において、
該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の選択信号入力端子に入力するための該選択信号を、所定のタイミングで順次供給する選択信号供給部と、
該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部とを更に備え、
該選択信号供給部を構成する回路のうち該選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、該キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタが用いられ、その電界効果トランジスタが該選択信号の供給されない非選択期間中にオフになるように構成され、
該複数のアクティブ素子は、該２種類の電界効果トランジスタのうち他方のキャリア極性の電界効果トランジスタで構成されていることを特徴とする画像表示装置。
【請求項２】
請求項１の画像表示装置において、
上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであり、
上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであることを特徴とする画像表示装置。
【請求項３】
請求項２の画像表示装置において、
上記ｐチャネル電界効果トランジスタ及び上記ｎチャネル電界効果トランジスタは、有機半導体からなる電界効果トランジスタであることを特徴とする画像表示装置。
【請求項４】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項５】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項６】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項７】
請求項１の画像表示装置において、
上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであり、
上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであることを特徴とする画像表示装置。
【請求項８】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項９】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項１０】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項１１】
請求項１乃至１０のいずれかの画像表示装置において、
上記選択信号供給部の上記出力回路は、上記一方の電界効果トランジスタのゲート端子に入力端子が設定され、該電界効果トランジスタのソース端子が接地され、該電界効果トランジスタのドレイン端子が負荷を介して電源回路に接続され該ドレイン端子が出力端子に設定された反転回路であることを特徴とする画像表示装置。
【請求項１２】
請求項１乃至１１のいずれかの画像表示装置において、
上記反転回路における上記負荷は、上記一方の電界効果トランジスタと同じ種類の電界効果トランジスタが用いられ、該電界効果トランジスタのゲート端子とソース端子又はドレイン端子とを短絡させて構成したものであることを特徴とする画像表示装置。
【請求項１３】
請求項１乃至１２のいずれかの画像表示装置において、
上記電界効果トランジスタは薄膜トランジスタであることを特徴とする画像表示装置。
【請求項１】
表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動信号によって各画素の表示状態が変化する表示部と、
該複数の画素ごとに該画素構成部材へ印加する駆動信号を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、
該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択信号が入力される選択信号入力端子と、該画素構成部材に印加する該駆動信号を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動信号を該画素構成部材に出力する駆動信号出力端子とを有する画像表示装置において、
該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の選択信号入力端子に入力するための該選択信号を、所定のタイミングで順次供給する選択信号供給部と、
該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択信号が供給されている選択期間中の所定のタイミングで供給する画素信号供給部とを更に備え、
該選択信号供給部を構成する回路のうち該選択線が直接接続されている出力回路は、チャネルのキャリア移動度及びキャリア極性が互いに異なる２種類の電界効果トランジスタのうち、該キャリア移動度がより高い一方のキャリア極性の電界効果トランジスタが用いられ、その電界効果トランジスタが該選択信号の供給されない非選択期間中にオフになるように構成され、
該複数のアクティブ素子は、該２種類の電界効果トランジスタのうち他方のキャリア極性の電界効果トランジスタで構成されていることを特徴とする画像表示装置。
【請求項２】
請求項１の画像表示装置において、
上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであり、
上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであることを特徴とする画像表示装置。
【請求項３】
請求項２の画像表示装置において、
上記ｐチャネル電界効果トランジスタ及び上記ｎチャネル電界効果トランジスタは、有機半導体からなる電界効果トランジスタであることを特徴とする画像表示装置。
【請求項４】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項５】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ白−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ黒−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項６】
請求項２又は３の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｎチャネル電界効果トランジスタの閾値をＶ(N)ｔｈとし、上記選択信号供給部の出力回路から出力される負極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ１≦Ｖｏｕｔ≦Ｖｏｕｔ２とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ１−Ｖ黒−Ｖ(N)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ２−Ｖ白−Ｖ(N)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項７】
請求項１の画像表示装置において、
上記選択信号供給部の上記出力回路を構成する上記一方の電界効果トランジスタは、ｎチャネル電界効果トランジスタであり、
上記アクティブ素子を構成する上記他方の電界効果トランジスタは、ｐチャネル電界効果トランジスタであることを特徴とする画像表示装置。
【請求項８】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項９】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＞０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＜０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ黒−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ白−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項１０】
請求項７の画像表示装置において、
上記アクティブ素子の駆動信号出力端子から上記画素構成部材の画素電極に上記駆動信号が印加され、該画素構成部材の該画素電極に対向する対向電極に各画素構成部材に共通の電圧が印加されるように構成され、
上記アクティブ素子を構成するｐチャネル電界効果トランジスタの閾値をＶ(Ｐ)ｔｈとし、上記選択信号供給部の出力回路から出力される正極性の電圧Ｖｏｕｔの出力範囲をＶｏｕｔ２≦Ｖｏｕｔ≦Ｖｏｕｔ１とし、該画素構成部材で黒表示する場合の該対向電極に対する該画素電極の電位をＶ黒（＜０）とし、該画素構成部材で白表示する場合の該対向電極に対する該画素電極の電位をＶ白（＞０）としたとき、上記各画素構成部材の対向電極に共通に印加される電圧Ｖ共通は、
（Ｖｏｕｔ２−Ｖ白−Ｖ(Ｐ)ｔｈ）＜Ｖ共通＜（Ｖｏｕｔ１−Ｖ黒−Ｖ(Ｐ)ｔｈ）
の条件を満たすことを特徴とする画像表示装置。
【請求項１１】
請求項１乃至１０のいずれかの画像表示装置において、
上記選択信号供給部の上記出力回路は、上記一方の電界効果トランジスタのゲート端子に入力端子が設定され、該電界効果トランジスタのソース端子が接地され、該電界効果トランジスタのドレイン端子が負荷を介して電源回路に接続され該ドレイン端子が出力端子に設定された反転回路であることを特徴とする画像表示装置。
【請求項１２】
請求項１乃至１１のいずれかの画像表示装置において、
上記反転回路における上記負荷は、上記一方の電界効果トランジスタと同じ種類の電界効果トランジスタが用いられ、該電界効果トランジスタのゲート端子とソース端子又はドレイン端子とを短絡させて構成したものであることを特徴とする画像表示装置。
【請求項１３】
請求項１乃至１２のいずれかの画像表示装置において、
上記電界効果トランジスタは薄膜トランジスタであることを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１９９４４（Ｐ２０１０−１９９４４Ａ）
【公開日】平成２２年１月２８日（２０１０．１．２８）
【国際特許分類】
【出願番号】特願２００８−１７８６０１（Ｐ２００８−１７８６０１）
【出願日】平成２０年７月９日（２００８．７．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２２年１月２８日（２０１０．１．２８）
【国際特許分類】
【出願日】平成２０年７月９日（２００８．７．９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]