積層型電子部品及びその製造方法
【課題】 積層体の端面と側面とで外部端子の大きさが異なるので、ツームストーン現象が発生する。また、小型のものは素子の上面でマイグレーションが発生しやすい。
【解決手段】 絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続される。複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。
【効果】 ツームストーン現象を防止できると共に、形状が小型化した積層型電子部品においても上面での端子間のマイグレーションを低減できる。
【解決手段】 絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続される。複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。
【効果】 ツームストーン現象を防止できると共に、形状が小型化した積層型電子部品においても上面での端子間のマイグレーションを低減できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品及びその製造方法に関するものである。
【背景技術】
【０００２】
従来の積層型電子部品に、図１０に示す様に、絶縁体層１０１と導体パターン１０２を積層し、これらの積層体内にコイルとコンデンサが形成され、このコイルとコンデンサが積層体の外表面に形成された外部端子間に接続されたものがある。図１１（Ａ）はこの様な従来の積層型電子部品の外観を示しており、外部端子１１１、１１２は、導体ペーストを積層体１１０の端面と側面に、浸漬、転写、印刷等により塗布し、これらを一体に焼成し、これにメッキを施すことにより形成される。
【０００３】
この様な従来の積層型電子部品は、積層体の端面に形成された外部端子１１１と積層体の側面に形成された外部端子１１２の大きさが異なるため、外部端子によってメッキの厚さが異なり、この積層型電子部品を実装基板に実装し、はんだで接続する際に、チップ立ち（ツームストーン現象）が発生するという問題があった。また、この様な従来の積層型電子部品は、形状の小型化により、素子に分割した後に治具等で保持することが難しい上、導体ペーストのダレや滲みにより外部端子の寸法がバラツキ易かった。
【０００４】
このチップ立ち（ツームストーン現象）を防止するために、図１１（Ｂ）に示す様に、積層体１１０の端面に形成される外部端子１１１と積層体１１０の側面に形成される外部端子１１２の大きさが同じになる様に、積層体の端面と側面に導体ペーストを塗布し、これにメッキを施すことが行われている。
しかし、この様な従来の積層型電子部品は、上面にも外部端子が形成されているため、形状が小型化したものでは上面における外部端子間の間隔が狭くなり、湿度等の影響を受けて上面の外部端子間でマイグレーションが発生し易かった。また、この様な従来の積層型電子部品は、形状の小型化により、素子に分割した後に治具等で保持することが難しいという課題が解決できなかった。
【０００５】
素子を治具等で保持することの困難性を改善するために、図１１（Ｃ）に示す様に、積層体を形成した後、積層体の外部端子を形成する部分に貫通孔を設け、貫通孔内に導体ペーストを充填し、各素子１１０に分割して貫通孔内の導体ペーストによって外部端子１１１、１１２を形成したり、図１１（Ｄ）に示す様に、積層体を形成した後、積層体の外部端子を形成する部分に貫通孔を設け、貫通孔の内面に導体を形成し、各素子１１０に分割して貫通孔の内面に形成された導体によって外部端子１１１、１１２を形成したりすることが行われている（例えば、特許文献１を参照。）。
しかし、この様な従来の積層型電子部品は、各素子に分割する前に、加工機で積層体に１〜数箇所ずつ貫通孔を外部端子分形成する必要があり、加工機での加工時間が長く、その分コストが増大するという問題があった。また、貫通孔の形成にドリルやパンチを用いた場合、現在の加工機では直径２００〜１００μｍが限界であり、それよりも小さな貫通孔を形成できず、０６０３サイズ（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）や０４０２サイズ（０．４ｍｍ×０．２ｍｍ×０．２ｍｍ）といったように小型化が進んでいる積層型電子部品では外部端子間の距離を十分に確保することができなかった。さらに、貫通孔の形成にレーザを用いた場合、素子の厚み分を貫通するためには複数回照射する必要があり、その分コストが増大すると共に、焦点深度の差異から貫通孔の上径と下径に差が生じ、高精度の外部端子を形成できなかった。
【０００６】
この様な問題を解決するために、セラミックシートに貫通孔を形成し、この貫通孔内に端子電極を形成し、この端子電極が形成されたセラミックシートを複数枚積層して積層体を形成し、この積層体を各素子に分割して素子に外部端子を形成したり、セラミック層に貫通孔を形成し、この貫通孔内に導体ペーストを印刷して端子電極を形成し、これらを積み重ねて積層体を形成し、この積層体を各素子に分割して素子に外部端子を形成したりすることが行われている（例えば、特許文献２、特許文献３を参照。）。
【０００７】
【特許文献１】特開平7-297080号公報
【特許文献２】特開平6-181141号公報
【特許文献３】特開平11-214235号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、この様な従来の積層型電子部品は、ドリル、パンチ、レーザ等の加工機を用いて、１層毎にセラミックシートに貫通孔を形成するため、製造時間が長くなり、その分コストが増大するという問題があった。また、貫通孔の形成にレーザを用いた場合、焦点深度の差異から各セラミックシートの貫通孔の上径と下径に差が生じ、さらに、セラミックシートを積層する際のズレによって、外部端子に層数分の凹凸が生じて鋸歯状となり、高精度の外部端子を形成できなかった。さらに、特許文献３の様に外部端子が形成された積層型電子部品は、セラミック層を印刷する際に貫通孔を形成しているため、セラミックペーストのダレや滲みにより、貫通孔の形状がバラツキ易く、また、０６０３サイズや０４０２サイズといった小型のものにおいては貫通孔を形成することができなかった。
【０００９】
本発明は、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる積層型電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品において、複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。この外部端子は、その幅が１００μｍ以下に形成される。
また、本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返すか又は、感光性導体ペーストを用いて感光性導体膜を形成し、感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に導体を有する絶縁体層を形成する工程を繰り返すことにより、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨って外部端子が形成される。
【発明の効果】
【００１１】
本発明の積層型電子部品は、複数の外部端子が、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成されるので、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる。
また、本発明の積層型電子部品の製造方法は、感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返すか又は、感光性導体ペーストを用いて感光性導体膜を形成し、感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に導体を有する絶縁体層を形成する工程を繰り返すことにより、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨って外部端子が形成されるので、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続される。この複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。この時、外部端子の幅は、１００μｍ以下に形成される。
この様な本発明の積層型電子部品は、積層体の側面に形成された外部端子のめっきの厚さと積層体の端面に形成された外部端子のめっきの厚さが等しくなるので、実装時の素子の安定性が良くなる。また、本発明の積層型電子部品は、積層体の上面に外部端子が存在しないので、積層体の上面における外部端子間の距離を考慮する必要がなくなると共に、上面を平坦にできる。さらに、本発明の積層型電子部品は、形状が小型のものや、外部端子の数が多いものでも、外部端子の形状のバラツキを少なくできるので、高精度の外部端子を形成することができる。
【実施例】
【００１３】
以下、本発明の積層型電子部品及びその製造方法を図１乃至図９を参照して説明する。
図１は本発明の積層型電子部品の第１の実施例を示す分解斜視図、図２は本発明の積層型電子部品の実施例の説明図である。
図１において、１１Ａ〜１１Ｈは絶縁体層、１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、１３Ｂは導体パターンである。
絶縁体層１１Ａ〜１１Ｈは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層１１Ａは、対向する端面の外部端子を形成すべき位置と対向する側面の外部端子を形成すべき位置にそれぞれ貫通孔（図１では４つ）が形成される。貫通孔内には、絶縁体層１１Ａと同じ厚みの導体１４Ａ１、１４Ａ２、１４Ａ３、１４Ａ４が形成される。導体１４Ａ１と導体１４Ａ３は、その端面が絶縁体層１１Ａの端面にそれぞれ露出する様に形成される。また、導体１４Ａ２と導体１４Ａ４は、その端面が絶縁体層１１Ａの側面にそれぞれ露出する様に形成される。導体１４Ａ１、導体１４Ａ２、導体１４Ａ３、導体１４Ａ４は、絶縁体層１１Ａの端面又は側面に露出している幅が同じになる様に形成される。
絶縁体層１１Ｂは、絶縁体層１１Ａの貫通孔と対応する位置（すなわち、対向する端面の外部端子を形成すべき位置と対向する側面の外部端子を形成すべき位置）にそれぞれ貫通孔が形成される。これらの貫通孔は、絶縁体層１１Ｂの端面又は側面から先端までの距離が絶縁体層１１Ａに形成された貫通孔よりも短くなる様に形成される。貫通孔内には、絶縁体層１１Ｂと同じ厚みの導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が形成される。導体１４Ｂ１と導体１４Ｂ３は、その端面が絶縁体層１１Ｂの端面に露出する様に形成される。また、導体１４Ｂ２と導体１４Ｂ４は、その端面が絶縁体層１１Ｂの側面に露出する様に形成される。導体１４Ｂ１乃至導体１４Ｂ４は、絶縁体層１１Ｂの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｂ１〜１４Ｂ４の幅は、導体１４Ａ１〜１４Ａ４の幅と同じに形成される。
絶縁体層１１Ｃは、絶縁体層１１Ｂの貫通孔と対応する位置にそれぞれ貫通孔が形成される。これらの貫通孔は、絶縁体層１１Ｃの端面又は側面から先端までの距離が絶縁体層１１Ｂに形成された貫通孔と等しくなる様に形成される。貫通孔内には、導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４が形成される。導体１４Ｃ１と導体１４Ｃ３は、その端面が絶縁体層１１Ｃの端面に露出する様に形成される。導体１４Ｃ２と導体１４Ｃ４は、その端面が絶縁体層１１Ｃの側面に露出する様に形成される。導体１４Ｃ１乃至導体１４Ｃ４は、絶縁体層１１Ｃの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｃ１〜１４Ｃ４の幅は、導体１４Ｂ１〜１４Ｂ４の幅と同じに形成される。この様に導体１４Ｃ１〜１４Ｃ４が形成された絶縁体層１１Ｃの表面には、コンデンサ用導体パターン１２Ａが形成される。このコンデンサ用導体パターン１２Ａは、導体１４Ｃ２と導体１４Ｃ４に連なって形成される。
絶縁体層１１Ｄは、絶縁体層１１Ｃの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｄ１、１４Ｄ２、１４Ｄ３、１４Ｄ４が形成される。導体１４Ｄ１と導体１４Ｄ３は、その端面が絶縁体層１１Ｄの端面に露出する様に形成される。導体１４Ｄ２と導体１４Ｄ４は、その端面が絶縁体層１１Ｄの側面に露出する様に形成される。導体１４Ｄ１乃至導体１４Ｄ４は、絶縁体層１１Ｄの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｄ１〜１４Ｄ４の幅は、導体１４Ｃ１〜１４Ｃ４の幅と同じに形成される。この様に導体１４Ｄ１〜１４Ｄ４が形成された絶縁体層１１Ｄの表面には、コンデンサ用導体パターン１２Ｂとコンデンサ用導体パターン１２Ｃが形成される。コンデンサ用導体パターン１２Ｂとコンデンサ用導体パターン１２Ｃは、コンデンサ用導体パターン１２Ａと対向する位置に形成される。コンデンサ用導体パターン１２Ｂは導体１４Ｄ１に連なって形成される。また、コンデンサ用導体パターン１２Ｃは導体１４Ｄ３に連なって形成される。
絶縁体層１１Ｅは、絶縁体層１１Ｄの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｅ１、１４Ｅ２、１４Ｅ３、１４Ｅ４が形成される。導体１４Ｅ１と導体１４Ｅ３は、その端面が絶縁体層１１Ｅの端面に露出する様に形成される。導体１４Ｅ２と導体１４Ｅ４は、その端面が絶縁体層１１Ｅの側面に露出する様に形成される。導体１４Ｅ１乃至導体１４Ｅ４は、絶縁体層１１Ｅの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｅ１〜１４Ｅ４の幅は、導体１４Ｄ１〜１４Ｄ４の幅と同じに形成される。
絶縁体層１１Ｆは、絶縁体層１１Ｅの端面に形成された貫通孔と対応する位置（すなわち、対向する端面の外部端子を形成すべき位置）にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｆ１、１４Ｆ２が形成される。導体１４Ｆ１と導体１４Ｆ２は、その端面が絶縁体層１１Ｆの端面に露出する様に形成される。導体１４Ｆ１、導体１４Ｆ２は、絶縁体層１１Ｆの端面に露出している幅が同じに形成される。この時、導体１４Ｆ１、１４Ｆ２の幅は、導体１４Ｅ１、１４Ｅ３の幅と同じに形成される。この様に導体１４Ｆ１、１４Ｆ２が形成された絶縁体層１１Ｆの表面には、コイル用導体パターン１３Ａが形成される。コイル用導体パターン１３Ａは、一端が導体１４Ｆ１に連なって形成される。
絶縁体層１１Ｇは、絶縁体層１１Ｆの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｇ１、１４Ｇ２が形成される。導体１４Ｇ１と導体１４Ｇ２は、その端面が絶縁体層１１Ｇの端面に露出する様に形成される。導体１４Ｇ１、導体１４Ｇ２は、絶縁体層１１Ｇの端面に露出している幅が同じに形成される。この時、導体１４Ｇ１、１４Ｇ２の幅は、導体１４Ｆ１、１４Ｆ２の幅と同じに形成される。この様に導体１４Ｇ１、１４Ｇ２が形成された絶縁体層１１Ｇの表面には、コイル用導体パターン１３Ｂが形成される。コイル用導体パターン１３Ｂは、一端がコイル用導体パターン１３Ａの他端に接続され、他端が導体１４Ｇ２に連なって形成される。このコイル用導体パターン１３Ａとコイル用導体パターン１３Ｂが接続されることによりコイルが形成される。
絶縁体層１１Ｇの上面には、絶縁体層１１Ｈが積層される。
これらの積層体内に導体パターンによってコイルとコンデンサが形成され、図２（Ａ）に示す様に、積層体２０の対向する端面に外部端子２１が、積層体２０の対向する側面に外部端子２２が形成される。外部端子２１は、積層体の一方の端面に露出した導体１４Ａ１、１４Ｂ１、１４Ｃ１、１４Ｄ１、１４Ｅ１、１４Ｆ１、１４Ｇ１又は、積層体の他方の端面に露出した導体１４Ａ３、１４Ｂ３、１４Ｃ３、１４Ｄ３、１４Ｅ３、１４Ｆ３、１４Ｇ３によって形成される。外部端子２２は、積層体の一方の側面に露出した導体１４Ａ２、１４Ｂ２、１４Ｃ２、１４Ｄ２、１４Ｅ２又は、積層体の他方の側面に露出した導体１４Ａ４、１４Ｂ４、１４Ｃ４、１４Ｄ４、１４Ｅ４によって形成される。外部端子２１と外部端子２２は、図２（Ｂ）と図２（Ｃ）に示す様に、その幅Ｗが等しく、外部端子２１の長さＨ１と外部端子２２の長さＨ２が積層体の厚みＨよりも小さく形成される。また、コンデンサよりも上層に配置されたコイルと接続される外部端子２１の長さＨ１が、コンデンサと接続される外部端子２２の長さＨ２よりも長くなる様に形成される。この積層体２０の底面には、図２（Ｄ）に示す様に、導体１４Ａ１、導体１４Ａ２、導体１４Ａ３、導体１４Ａ４が露出することにより外部端子２１と外部端子２２が形成される。外部端子２１の積層体の端面から先端間の距離と外部端子２２の積層体の側面から先端間の距離は、等しくなる様に形成される。
この積層体に形成された外部端子２１と外部端子２２には、めっきが施される。
この様に形成された積層型電子部品は、積層体の上面に外部端子が形成されることがなくなると共に、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも小さくなる。
【００１４】
この様な積層型電子部品は、次の様にして製造される。まず、図３（Ａ）に示す様に、ＰＥＴフィルム等の支持体（図示を省略）の表面全体に感光性絶縁体ペーストを塗布し、乾燥させて、支持体上に感光性絶縁体膜３１が形成される。感光性絶縁体ペーストは、磁性体や誘電体等の絶縁性セラミックスに感光剤が混入されてペースト状に形成され、スクリーン印刷、スピンコート、ドクターブレード等の方法を用いて厚みが一様になる様に支持体上に塗布される。
次に、この感光性絶縁体膜３１に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図３（Ｂ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ａが形成される。
続いて、図３（Ｃ）に示す様に、この絶縁体層１１Ａの表面及び貫通孔内に感光性導体ペーストを塗布し、乾燥させて、絶縁体層１１Ａの貫通孔内に感光性導体３４が充填される。感光性導体ペーストは、銀、銀とパラジウムの合金、銅、ニッケル等の導電材料に感光剤が混入されてペースト状に形成され、スクリーン印刷、スピンコート、ドクターブレード等の方法を用いて絶縁体層１１Ａの表面に塗布することにより、貫通孔Ｈ内に充填される。
さらに、この感光性導体３４に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図３（Ｄ）に示す様に、絶縁体層１１Ａの貫通孔内に導体１４Ａ１、１４Ａ２、１４Ａ３、１４Ａ４が形成される。
次に、図３（Ａ）〜図３（Ｄ）の工程を所定の回数繰り返して、この導体１４Ａ１〜１４Ａ４が形成された絶縁体層１１Ａ上に、導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４を有する絶縁体層１１Ｂが所定の層数形成される（図３では１層）。この時、絶縁体層１１Ｂの貫通孔は下層の導体が露出する様に形成され、この貫通孔内に形成された導体が下層の導体と接続される。
続いて、この導体１４Ｂ１〜１４Ｂ４を有する絶縁体層１１Ｂの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ａ）に示す様に、絶縁体層１１Ｂ上に感光性絶縁体膜３１Ｃが形成される。
さらに、この感光性絶縁体膜３１Ｃに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｂ）に示す様に、絶縁体層１１Ｂ上に各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｃが形成される。この絶縁体層１１Ｃの貫通孔Ｈの底面には導体１４Ｂ１〜１４Ｂ４が露出している。
次に、この絶縁体層１１Ｃの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｃ）に示す様に、絶縁体層１１Ｃの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｃの表面に感光性導体膜３２が形成される。
続いて、この感光性導体膜３２に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｄ）に示す様に、絶縁体層１１Ｃの貫通孔内に導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４が形成されると共に、絶縁体層１１Ｃの表面にこの導体１４Ｃ２、１４Ｃ４に連なって接続されたコンデンサ用導体パターン１２Ａが形成される。導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４は、絶縁体層１１Ｃの貫通孔の底面にそれぞれ露出していた導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４と接続される。
さらに、このコンデンサ用導体パターン１２Ａが形成された絶縁体層１１Ｃの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｅ）に示す様に、絶縁体層１１Ｃ上に感光性絶縁体膜３１Ｄが形成される。
さらに続いて、この感光性絶縁体膜３１Ｄに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｆ）に示す様に、絶縁体層１１Ｃ上に各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｄが形成される。この絶縁体層１１Ｄの貫通孔Ｈの底面には導体１４Ｃ１〜１４Ｃ４が露出している。
次に、この絶縁体層１１Ｄの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｇ）に示す様に、絶縁体層１１Ｄの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｄの表面に感光性導体膜３２が形成される。
続いて、この感光性導体膜３２に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｈ）に示す様に、絶縁体層１１Ｄの貫通孔内に導体１４Ｄ１、１４Ｄ２、１４Ｄ３、１４Ｄ４が形成されると共に、絶縁体層１１Ｄの表面に導体１４Ｄ１に接続されたコンデンサ用導体パターン１２Ｂと、導体１４Ｄ３に接続されたコンデンサ用導体パターン１２Ｃが形成される。導体１４Ｄ１〜１４Ｄ４は、絶縁体層１１Ｄの貫通孔の底面にそれぞれ露出していた導体１４Ｃ１〜１４Ｃ４と接続される。
さらに、このコンデンサ用導体パターン１２Ｂ、１２Ｃが形成された絶縁体層１１Ｄの表面全体に感光性絶縁体ペーストを塗布し、乾燥させた後、露光、現像し、これを乾燥させることにより、図４（Ｉ）に示す様に、絶縁体層１１Ｄ上に貫通孔Ｈを有する絶縁体層１１Ｅが形成される。
さらに続いて、図４（Ｊ）に示す様に、この絶縁体層１１Ｅの表面及び貫通孔内に感光性導体ペーストを塗布し、乾燥させて、絶縁体層１１Ｅの貫通孔内に感光性導体３４Ｅが充填される。
次に、この感光性導体３４Ｅに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｋ）に示す様に、絶縁体層１１Ｅの貫通孔内に導体１４Ｅ１、１４Ｅ２、１４Ｅ３、１４Ｅ４が形成される。
さらに、この導体１４Ｅ１〜１４Ｅ４が形成された絶縁体層１１Ｅの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ａ）に示す様に、絶縁体層１１Ｅ上に感光性絶縁体膜３１Ｆが形成される。
続いて、この感光性絶縁体膜３１Ｆに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｂ）に示す様に、絶縁体層１１Ｅ上に各素子の端面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｆが形成される。この絶縁体層１１Ｆの貫通孔Ｈの底面には導体１４Ｅ１、１４Ｅ３が露出している。
次に、この絶縁体層１１Ｆの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ｃ）に示す様に、絶縁体層１１Ｆの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｆの表面に感光性導体膜３３が形成される。
続いて、この感光性導体膜３３に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｄ）に示す様に、絶縁体層１１Ｆの貫通孔内に導体１４Ｆ１、１４Ｆ２が形成されると共に、絶縁体層１１Ｆの表面に導体１４Ｆ１に接続されたコイル用導体パターン１３Ａが形成される。導体１４Ｆ１、１４Ｆ２は、絶縁体層１１Ｆの貫通孔の底面にそれぞれ露出していた導体１４Ｅ１、１４Ｅ３と接続される。
さらに続いて、このコイル用導体パターン１３Ａが形成された絶縁体層１１Ｆの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図５（Ｅ）に示す様に、絶縁体層１１Ｆ上に感光性絶縁体膜３１Ｇが形成される。
次に、この感光性絶縁体膜３１Ｇに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｆ）に示す様に、絶縁体層１１Ｆ上に各素子の端面の外部端子を形成すべき位置に貫通孔Ｈを、コイル用導体パターン１３Ａの一端と対向する位置にスルーホールＳを有する絶縁体層１１Ｇが形成される。この貫通孔Ｈの底面には導体１４Ｆ１、１４Ｆ２が、スルーホールＳの底面にはコイル用導体パターン１３Ａがそれぞれ露出している。
続いて、この絶縁体層１１Ｇの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ｇ）に示す様に、絶縁体層１１Ｇの貫通孔内とスルーホール内に感光性導体が充填されると共に、絶縁体層１１Ｇの表面に感光性導体膜３３が形成される。
さらに続いて、この感光性導体膜３３に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｈ）に示す様に、絶縁体層１１Ｇの貫通孔内に導体１４Ｇ１、１４Ｇ２が形成されると共に、絶縁体層１１Ｇの表面に導体１４Ｇ２に接続されたコイル用導体パターン１３Ｂが形成される。導体１４Ｇ１、１４Ｇ２は、絶縁体層１１Ｇの貫通孔の底面にそれぞれ露出していた導体１４Ｆ１、１４Ｆ２と接続される。
このコイル用導体パターン１３Ｂが形成された絶縁体層１１Ｇの表面には、絶縁体層１１Ｈが形成される。この様に積層された積層体は、図５（Ｉ）に示す様に、一点鎖線で示す部分で切断し各素子に分割される。分割された各素子は、図１、図２に示す様に積層体の対向する端面に外部端子２１が、積層体の対向する側面に外部端子２２がそれぞれ形成される。この外部端子２１、２２には、めっきが施される。
この様に形成された本発明の積層型電子部品は、貫通孔の上下で径の大きさを等しくできるので、外部端子に層数分の凹凸が生じて鋸歯状となることもなく、かつ、外部端子を構成する下層の導体へのダメージもなく、高精度の外部端子を形成できる。
【００１５】
図６は本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
絶縁体層６１Ａには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ａと同じ厚みの導体６４Ａが形成される。４つの導体６４Ａは、絶縁体層６１Ａの端面又は側面に露出している幅が同じになる様に形成される。
絶縁体層１１Ｂには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｂと同じ厚みの導体６４Ｂが形成される。４つの導体６４Ｂは、絶縁体層６１Ｂの端面又は側面に露出している幅が導体６４Ａと同じになる様に形成されると共に、端面から先端までの距離が導体６４Ａよりも短く形成される。
絶縁体層６１Ｃには、外部端子を形成すべき位置に４つの貫通孔が形成されると共に、中央部分にコンデンサ用導体パターンと同じ大きさの貫通孔Ｈが形成される。４つの貫通孔内には、その端面が絶縁体層６１Ｃの端面又は側面に露出する導体６４Ｃが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｃの側面に露出する２つの導体６４Ｃに接続されたコンデンサ用導体パターン６２Ａが形成される。導体６４Ｃとコンデンサ用導体パターン６２Ａは、絶縁体層６１Ｃの厚みと同じ厚みになる様に形成される。
絶縁体層６１Ｄには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｄと同じ厚みの導体６４Ｄが形成される。導体６４Ｄは、端面が絶縁体層６１Ｄの端面又は側面に露出する様に形成される。
絶縁体層６１Ｅには、外部端子を形成すべき位置に４つの貫通孔が形成されると共に、中央部にコンデンサ用導体パターンと同じ大きさの２つの貫通孔Ｈが形成される。４つの貫通孔内には、その端面が絶縁体層６１Ｅの端面又は側面に露出する導体６４Ｅが形成される。また、２つの貫通孔Ｈ内には、絶縁体層６１Ｅの端面にそれぞれ露出する導体６４Ｅにそれぞれ接続されたコンデンサ用導体パターン６２Ｂ、６２Ｃが形成される。導体６４Ｅとコンデンサ用導体パターン６２Ｂ、６２Ｃは、絶縁体層６１Ｅの厚みと同じ厚みになる様に形成される。
絶縁体層６１Ｆには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｆと同じ厚みの導体６４Ｆが形成される。導体６４Ｆは、端面が絶縁体層６１Ｆの端面又は側面に露出する様に形成される。
絶縁体層６１Ｇには、外部端子を形成すべき位置に２つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｇと同じ厚みの導体６４Ｇが形成される。導体６４Ｇは、端面が絶縁体層６１Ｇの端面に露出する様に形成される。
絶縁体層６１Ｈには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、中央部にコイル用導体パターンと同じ大きさの貫通孔Ｈが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｈの端面に露出する導体６４Ｈが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｈの一方の端面に露出する導体６４Ｈにその一端が接続されたコイル用導体パターン６３Ａが形成される。導体６４Ｈとコイル用導体パターン６３Ａは、絶縁体層６１Ｈの厚みと同じ厚みになる様に形成する。
絶縁体層６１Ｉには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、コイル用導体パターンの他端と対応する位置にスルーホールが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｉの端面に露出する、絶縁体層６１Ｉと同じ厚みの導体６４Ｉが形成される。また、スルーホール内には、導体Ｓが形成される。
絶縁体層６１Ｊには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、中央部にコイル用導体パターンと同じ大きさの貫通孔Ｈが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｊの端面に露出する導体６４Ｊが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｊの他方の端面に露出する導体６４Ｊにその一端が接続されたコイル用導体パターン６３Ｂが形成される。導体６４Ｊとコイル用導体パターン６３Ｂは、絶縁体層６１Ｊの厚みと同じ厚みになる様に形成する。コイル用導体パターン６３Ｂの他端は導体Ｓを介してコイル用導体パターン６３Ａの他端と接続される。このコイル用導体パターン６３Ａとコイル用導体パターン６３Ｂが接続されることによりコイルが形成される。
この絶縁体層６１Ｊの上面には、絶縁体層６１Ｋが積層される。
これらの積層体内に導体パターンによってコイルとコンデンサが形成され、図２（Ａ）に示す様に、積層体２０の対向する端面に外部端子２１が、積層体２０の対向する側面に外部端子２２が形成される。外部端子２１と外部端子２２は、図２（Ｂ）と図２（Ｃ）に示す様に、その幅Ｗが等しく、外部端子２１の長さＨ１と外部端子２２の長さＨ２が積層体の厚みＨよりも小さく形成される。また、コンデンサよりも上層に配置されたコイルと接続される外部端子２１の長さＨ１が、コンデンサと接続される外部端子２２の長さＨ２よりも長くなる様に形成される。
【００１６】
この様な積層型電子部品は、次の様にして製造される。まず、図７（Ａ）に示す様に、ＰＥＴフィルム等の支持体（図示を省略）上に、感光性絶縁体ペーストを塗布し、露光、現像することにより形成された各素子の端面と側面の外部端子を形成すべき位置に貫通孔を有する絶縁体層６１Ａ、６１Ｂと、感光性導体ペーストを塗布し、露光、現像することにより絶縁体層６１Ａ、６１Ｂの貫通孔内に形成された導体とを積層した後、絶縁体層６１Ｂの表面全体に感光性絶縁体ペーストを塗布し、乾燥させることにより、絶縁体層６１Ｂ上に感光性絶縁体膜７１Ｃが形成される。
次に、この感光性絶縁体膜７１Ｃに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図７（Ｂ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔と、各素子の中央部のコンデンサ用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｃが形成される。貫通孔Ｈは、各素子の対向する側面の外部端子を形成すべき位置に形成された２つの貫通孔と連なる様に形成される。４つの貫通孔の底面には絶縁体層６１Ｂに形成された導体が露出している。
続いて、この絶縁体層６１Ｃの表面、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｃ）に示す様に、絶縁体層６１Ｃの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内と、各素子の中央部の貫通孔Ｈ内に感光性導体７２が充填された後、感光性導体７２を露光、現像し、これを乾燥させて、図７（Ｄ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｃが、各素子の中央部の貫通孔内にコンデンサ用導体パターン６２Ａがそれぞれ形成される。コンデンサ用導体パターン６２Ａは、各素子の対向する側面に露出する導体６４Ｃに連なって形成される。また、導体６４Ｃは、絶縁体層６１Ｃの４つの貫通孔の底面にそれぞれ露出していた導体と接続される。
さらに、このコンデンサ用導体パターン６２Ａと導体６４Ｃを備えた絶縁体層６１Ｃの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図７（Ｅ）に示す様に、絶縁体層６１Ｃ上に感光性絶縁体膜７１Ｄを形成した後、感光性絶縁体膜７１Ｄを露光、現像し、これを乾燥させて、図７（Ｆ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に４つの貫通孔が形成された絶縁体層６１Ｄが形成される。４つの貫通孔の底面には導体６４Ｃが露出している。
次に、この絶縁体層６１Ｄの表面及び、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｇ）に示す様に、絶縁体層６１Ｄの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図７（Ｈ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｄが形成される。導体６４Ｄは、絶縁体層６１Ｄの４つの貫通孔の底面に露出していた導体６４Ｃと接続される。
続いて、この導体６４Ｄを備えた絶縁体層６１Ｄの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図７（Ｉ）に示す様に、絶縁体層６１Ｄ上に感光性絶縁体膜７１Ｅを形成した後、感光性絶縁体膜７１Ｅを露光、現像し、これを乾燥させて、図７（Ｊ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔と、各素子の中央部のコンデンサ用導体パターンと同じ形状の貫通孔Ｈ１、Ｈ２を有する絶縁体層６１Ｅが形成される。貫通孔Ｈ１、Ｈ２は、各素子の対向する端面の外部端子を形成すべき位置に形成された２つの貫通孔と連なる様に形成される。４つの貫通孔の底面には導体６４Ｄが露出している。
さらに、この絶縁体層６１Ｅの表面、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内及び、各素子の中央部の貫通孔Ｈ１、Ｈ２内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｋ）に示す様に、絶縁体層６１Ｅの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内と、各素子の中央部の貫通孔Ｈ１、Ｈ２内に感光性導体７２を充填した後、感光性導体７２を露光、現像し、これを乾燥させて、図７（Ｌ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｅが、各素子の中央部の貫通孔内にコンデンサ用導体パターン６２Ｂ、６２Ｃがそれぞれ形成される。コンデンサ用導体パターン６２Ｂ、６２Ｃは、各素子の対向する端面に露出する導体６４Ｅにそれぞれ連なって形成される。また、導体６４Ｅは、絶縁体層６１Ｅの４つの貫通孔の底面に露出していた導体６４Ｄと接続される。
次に、導体６４Ｅとコンデンサ用導体パターン６２Ｂ、６２Ｃを備えた絶縁体層６１Ｅの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図７（Ｍ）に示す様に、絶縁体層６１Ｅ上に感光性絶縁体膜７１Ｆが形成される。
続いて、この感光性絶縁体膜７１Ｆを露光、現像し、これを乾燥させて各素子の端面と側面の外部端子を形成すべき位置に４つの貫通孔を備えた絶縁体層を形成した後、この絶縁体層の表面及び、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体ペーストを塗布し、露光、現像し、乾燥させることにより、図７（Ｎ）に示す様に、絶縁体層６１Ｆの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｆが形成される。導体６４Ｆは、絶縁体層６１Ｆの４つの貫通孔の底面に露出していた導体６４Ｅと接続される。
さらに、導体６４Ｆを備えた絶縁体層６１Ｆの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ａ）に示す様に、絶縁体層６１Ｆ上に感光性絶縁体膜７１Ｇを形成した後、この感光性絶縁体膜７１Ｇを露光、現像し、これを乾燥させて、図８（Ｂ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔を有する絶縁体層６１Ｇが形成される。２つの貫通孔の底面には、それぞれ導体６４Ｆが露出している。
さらに続いて、絶縁体層６１Ｇの表面及び、各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｃ）に示す様に、絶縁体層６１Ｇの貫通孔内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図８（Ｄ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｇが形成される。導体６４Ｇは、絶縁体層６１Ｇの貫通孔の底面に露出していた導体６４Ｆと接続される。
次に、導体６４Ｇを備えた絶縁体層６１Ｇの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｅ）に示す様に、絶縁体層６１Ｇ上に感光性絶縁体膜７１Ｈを形成した後、感光性絶縁体膜７１Ｈを露光、現像し、これを乾燥させて、図８（Ｆ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に２つの貫通孔と、各素子の中央部のコイル用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｈが形成される。２つの貫通孔の底面には、それぞれ導体６４Ｇが露出している。
続いて、絶縁体層６１Ｈの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｇ）に示す様に、絶縁体層６１Ｇの各素子の端面の外部端子を形成すべき位置の２つの貫通孔と各素子の中央部の貫通孔Ｈ内に感光性導体７３を充填した後、感光性導体７３を露光、現像し、これを乾燥させて、図８（Ｈ）に示す様に、絶縁体層６１Ｈの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｈが、絶縁体層６１Ｈの各素子の中央部の貫通孔内にコイル用導体パターン６３Ａが形成される。コイル用導体パターン６３Ａは、その一端が各素子の一方の端面に露出する導体６４Ｈに連なって形成される。
さらに、導体６４Ｈとコイル用導体パターン６３Ａを備えた絶縁体層６１Ｈの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｉ）に示す様に、絶縁体層６１Ｈ上に感光性絶縁体膜７１Ｉを形成した後、感光性絶縁体膜７１Ｉを露光、現像し、これを乾燥させて、図８（Ｊ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の２つの貫通孔と、コイル用導体パターンの他端と対応する位置のスルーホールを有する絶縁体層６１Ｉが形成される。
さらに続いて、この絶縁体層６１Ｉの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、コイル用導体パターンの他端と対応する位置のスルーホール内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｋ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔とコイル用導体パターンの他端と対応する位置のスルーホール内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図８（Ｌ）に示す様に、絶縁体層６１Ｉの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｉが、絶縁体層６１Ｉのスルーホール内に導体Ｓが形成される。
次に、この導体６４Ｉと導体Ｓを備えた絶縁体層６１Ｉの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｍ）に示す様に、感光性絶縁体膜７１Ｊを形成した後、この絶縁体膜７１Ｊを露光、現像し、これを乾燥させて図８（Ｎ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に２つの貫通孔と、各素子の中央部のコイル用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｊが形成される。
続いて、この絶縁体層６１Ｊの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、露光、現像することにより、図８（Ｏ）に示す様に、絶縁体層６１Ｊの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｊが、絶縁体層６１Ｊの各素子の中央部の貫通孔Ｈ内にコイル用導体パターン６３Ｂが形成される。
この導体６４Ｊとコイル用導体パターン６３Ｂを備えた絶縁体層６１Ｊの上面に絶縁体層６１Ｋが形成された後、図５（Ｉ）と同様に、積層体が一点鎖線で示す部分で切断し各素子に分割される。分割された各素子は、図１、図２に示す様に積層体の対向する端面に外部端子２１が、積層体の対向する側面に外部端子２２がそれぞれ形成される。この外部端子２１、２２には、めっきが施される。
【００１７】
以上、本発明の積層型電子部品及びその製造方法の実施例を述べたが、本発明はこの実施例に限られるものではない。例えば、導体、導体パターン及び、絶縁体層は、図９（Ａ）に示す様に支持体上に感光性導体ペーストを塗布して感光性導体膜を形成し、この感光性導体膜を露光、現像して、図９（Ｂ）に示す様に支持体導体上に導体１４を形成し、この導体１４の周囲に感光性絶縁体ペーストを塗布し、露光、現像して図９（Ｃ）に示す様に導体１４を備えた絶縁体層１１を形成し、図９（Ｄ）に示す様にこの絶縁体層１１表面全体に感光性導体ペーストを塗布し、この感光性導体ペーストを露光、現像して、図９（Ｅ）に示す様に絶縁体層１１上に導体１４を形成し、この絶縁体層１１上の導体１４の周囲に感光性絶縁体ペーストを塗布し、露光、現像して図９（Ｆ）に示す様に導体１４を備えた絶縁体層１１を形成し、これらの工程を所定回数繰り返すことにより、積み重ねられてもよい。
【図面の簡単な説明】
【００１８】
【図１】本発明の積層型電子部品の第１の実施例を示す分解斜視図である。
【図２】図２は本発明の積層型電子部品の実施例の説明図である。
【図３】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図４】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図５】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図６】本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
【図７】本発明の積層型電子部品の第２の実施例の製造方法を説明する図である。
【図８】本発明の積層型電子部品の第２の実施例の製造方法を説明する図である。
【図９】本発明の積層型電子部品の別の製造方法を説明する図である。
【図１０】従来の積層型電子部品の分解斜視図である。
【図１１】従来の積層型電子部品の製造方法を説明する図である。
【符号の説明】
【００１９】
１１Ａ〜１１Ｈ 絶縁体層
１２Ａ〜１２Ｃ コンデンサ用導体パターン
１３Ａ、１３Ｂ コイル用導体パターン
【技術分野】
【０００１】
本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品及びその製造方法に関するものである。
【背景技術】
【０００２】
従来の積層型電子部品に、図１０に示す様に、絶縁体層１０１と導体パターン１０２を積層し、これらの積層体内にコイルとコンデンサが形成され、このコイルとコンデンサが積層体の外表面に形成された外部端子間に接続されたものがある。図１１（Ａ）はこの様な従来の積層型電子部品の外観を示しており、外部端子１１１、１１２は、導体ペーストを積層体１１０の端面と側面に、浸漬、転写、印刷等により塗布し、これらを一体に焼成し、これにメッキを施すことにより形成される。
【０００３】
この様な従来の積層型電子部品は、積層体の端面に形成された外部端子１１１と積層体の側面に形成された外部端子１１２の大きさが異なるため、外部端子によってメッキの厚さが異なり、この積層型電子部品を実装基板に実装し、はんだで接続する際に、チップ立ち（ツームストーン現象）が発生するという問題があった。また、この様な従来の積層型電子部品は、形状の小型化により、素子に分割した後に治具等で保持することが難しい上、導体ペーストのダレや滲みにより外部端子の寸法がバラツキ易かった。
【０００４】
このチップ立ち（ツームストーン現象）を防止するために、図１１（Ｂ）に示す様に、積層体１１０の端面に形成される外部端子１１１と積層体１１０の側面に形成される外部端子１１２の大きさが同じになる様に、積層体の端面と側面に導体ペーストを塗布し、これにメッキを施すことが行われている。
しかし、この様な従来の積層型電子部品は、上面にも外部端子が形成されているため、形状が小型化したものでは上面における外部端子間の間隔が狭くなり、湿度等の影響を受けて上面の外部端子間でマイグレーションが発生し易かった。また、この様な従来の積層型電子部品は、形状の小型化により、素子に分割した後に治具等で保持することが難しいという課題が解決できなかった。
【０００５】
素子を治具等で保持することの困難性を改善するために、図１１（Ｃ）に示す様に、積層体を形成した後、積層体の外部端子を形成する部分に貫通孔を設け、貫通孔内に導体ペーストを充填し、各素子１１０に分割して貫通孔内の導体ペーストによって外部端子１１１、１１２を形成したり、図１１（Ｄ）に示す様に、積層体を形成した後、積層体の外部端子を形成する部分に貫通孔を設け、貫通孔の内面に導体を形成し、各素子１１０に分割して貫通孔の内面に形成された導体によって外部端子１１１、１１２を形成したりすることが行われている（例えば、特許文献１を参照。）。
しかし、この様な従来の積層型電子部品は、各素子に分割する前に、加工機で積層体に１〜数箇所ずつ貫通孔を外部端子分形成する必要があり、加工機での加工時間が長く、その分コストが増大するという問題があった。また、貫通孔の形成にドリルやパンチを用いた場合、現在の加工機では直径２００〜１００μｍが限界であり、それよりも小さな貫通孔を形成できず、０６０３サイズ（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）や０４０２サイズ（０．４ｍｍ×０．２ｍｍ×０．２ｍｍ）といったように小型化が進んでいる積層型電子部品では外部端子間の距離を十分に確保することができなかった。さらに、貫通孔の形成にレーザを用いた場合、素子の厚み分を貫通するためには複数回照射する必要があり、その分コストが増大すると共に、焦点深度の差異から貫通孔の上径と下径に差が生じ、高精度の外部端子を形成できなかった。
【０００６】
この様な問題を解決するために、セラミックシートに貫通孔を形成し、この貫通孔内に端子電極を形成し、この端子電極が形成されたセラミックシートを複数枚積層して積層体を形成し、この積層体を各素子に分割して素子に外部端子を形成したり、セラミック層に貫通孔を形成し、この貫通孔内に導体ペーストを印刷して端子電極を形成し、これらを積み重ねて積層体を形成し、この積層体を各素子に分割して素子に外部端子を形成したりすることが行われている（例えば、特許文献２、特許文献３を参照。）。
【０００７】
【特許文献１】特開平7-297080号公報
【特許文献２】特開平6-181141号公報
【特許文献３】特開平11-214235号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、この様な従来の積層型電子部品は、ドリル、パンチ、レーザ等の加工機を用いて、１層毎にセラミックシートに貫通孔を形成するため、製造時間が長くなり、その分コストが増大するという問題があった。また、貫通孔の形成にレーザを用いた場合、焦点深度の差異から各セラミックシートの貫通孔の上径と下径に差が生じ、さらに、セラミックシートを積層する際のズレによって、外部端子に層数分の凹凸が生じて鋸歯状となり、高精度の外部端子を形成できなかった。さらに、特許文献３の様に外部端子が形成された積層型電子部品は、セラミック層を印刷する際に貫通孔を形成しているため、セラミックペーストのダレや滲みにより、貫通孔の形状がバラツキ易く、また、０６０３サイズや０４０２サイズといった小型のものにおいては貫通孔を形成することができなかった。
【０００９】
本発明は、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる積層型電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品において、複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。この外部端子は、その幅が１００μｍ以下に形成される。
また、本発明は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返すか又は、感光性導体ペーストを用いて感光性導体膜を形成し、感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に導体を有する絶縁体層を形成する工程を繰り返すことにより、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨って外部端子が形成される。
【発明の効果】
【００１１】
本発明の積層型電子部品は、複数の外部端子が、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成されるので、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる。
また、本発明の積層型電子部品の製造方法は、感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返すか又は、感光性導体ペーストを用いて感光性導体膜を形成し、感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に導体を有する絶縁体層を形成する工程を繰り返すことにより、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨って外部端子が形成されるので、チップ立ち（ツームストーン現象）を防止できると共に、形状が小型化した積層型電子部品においても上面での外部端子間のマイグレーションを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、回路素子が積層体の外表面に形成された複数の外部端子間に接続される。この複数の外部端子は、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成される。この時、外部端子の幅は、１００μｍ以下に形成される。
この様な本発明の積層型電子部品は、積層体の側面に形成された外部端子のめっきの厚さと積層体の端面に形成された外部端子のめっきの厚さが等しくなるので、実装時の素子の安定性が良くなる。また、本発明の積層型電子部品は、積層体の上面に外部端子が存在しないので、積層体の上面における外部端子間の距離を考慮する必要がなくなると共に、上面を平坦にできる。さらに、本発明の積層型電子部品は、形状が小型のものや、外部端子の数が多いものでも、外部端子の形状のバラツキを少なくできるので、高精度の外部端子を形成することができる。
【実施例】
【００１３】
以下、本発明の積層型電子部品及びその製造方法を図１乃至図９を参照して説明する。
図１は本発明の積層型電子部品の第１の実施例を示す分解斜視図、図２は本発明の積層型電子部品の実施例の説明図である。
図１において、１１Ａ〜１１Ｈは絶縁体層、１２Ａ、１２Ｂ、１２Ｃ、１３Ａ、１３Ｂは導体パターンである。
絶縁体層１１Ａ〜１１Ｈは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層１１Ａは、対向する端面の外部端子を形成すべき位置と対向する側面の外部端子を形成すべき位置にそれぞれ貫通孔（図１では４つ）が形成される。貫通孔内には、絶縁体層１１Ａと同じ厚みの導体１４Ａ１、１４Ａ２、１４Ａ３、１４Ａ４が形成される。導体１４Ａ１と導体１４Ａ３は、その端面が絶縁体層１１Ａの端面にそれぞれ露出する様に形成される。また、導体１４Ａ２と導体１４Ａ４は、その端面が絶縁体層１１Ａの側面にそれぞれ露出する様に形成される。導体１４Ａ１、導体１４Ａ２、導体１４Ａ３、導体１４Ａ４は、絶縁体層１１Ａの端面又は側面に露出している幅が同じになる様に形成される。
絶縁体層１１Ｂは、絶縁体層１１Ａの貫通孔と対応する位置（すなわち、対向する端面の外部端子を形成すべき位置と対向する側面の外部端子を形成すべき位置）にそれぞれ貫通孔が形成される。これらの貫通孔は、絶縁体層１１Ｂの端面又は側面から先端までの距離が絶縁体層１１Ａに形成された貫通孔よりも短くなる様に形成される。貫通孔内には、絶縁体層１１Ｂと同じ厚みの導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が形成される。導体１４Ｂ１と導体１４Ｂ３は、その端面が絶縁体層１１Ｂの端面に露出する様に形成される。また、導体１４Ｂ２と導体１４Ｂ４は、その端面が絶縁体層１１Ｂの側面に露出する様に形成される。導体１４Ｂ１乃至導体１４Ｂ４は、絶縁体層１１Ｂの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｂ１〜１４Ｂ４の幅は、導体１４Ａ１〜１４Ａ４の幅と同じに形成される。
絶縁体層１１Ｃは、絶縁体層１１Ｂの貫通孔と対応する位置にそれぞれ貫通孔が形成される。これらの貫通孔は、絶縁体層１１Ｃの端面又は側面から先端までの距離が絶縁体層１１Ｂに形成された貫通孔と等しくなる様に形成される。貫通孔内には、導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４が形成される。導体１４Ｃ１と導体１４Ｃ３は、その端面が絶縁体層１１Ｃの端面に露出する様に形成される。導体１４Ｃ２と導体１４Ｃ４は、その端面が絶縁体層１１Ｃの側面に露出する様に形成される。導体１４Ｃ１乃至導体１４Ｃ４は、絶縁体層１１Ｃの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｃ１〜１４Ｃ４の幅は、導体１４Ｂ１〜１４Ｂ４の幅と同じに形成される。この様に導体１４Ｃ１〜１４Ｃ４が形成された絶縁体層１１Ｃの表面には、コンデンサ用導体パターン１２Ａが形成される。このコンデンサ用導体パターン１２Ａは、導体１４Ｃ２と導体１４Ｃ４に連なって形成される。
絶縁体層１１Ｄは、絶縁体層１１Ｃの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｄ１、１４Ｄ２、１４Ｄ３、１４Ｄ４が形成される。導体１４Ｄ１と導体１４Ｄ３は、その端面が絶縁体層１１Ｄの端面に露出する様に形成される。導体１４Ｄ２と導体１４Ｄ４は、その端面が絶縁体層１１Ｄの側面に露出する様に形成される。導体１４Ｄ１乃至導体１４Ｄ４は、絶縁体層１１Ｄの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｄ１〜１４Ｄ４の幅は、導体１４Ｃ１〜１４Ｃ４の幅と同じに形成される。この様に導体１４Ｄ１〜１４Ｄ４が形成された絶縁体層１１Ｄの表面には、コンデンサ用導体パターン１２Ｂとコンデンサ用導体パターン１２Ｃが形成される。コンデンサ用導体パターン１２Ｂとコンデンサ用導体パターン１２Ｃは、コンデンサ用導体パターン１２Ａと対向する位置に形成される。コンデンサ用導体パターン１２Ｂは導体１４Ｄ１に連なって形成される。また、コンデンサ用導体パターン１２Ｃは導体１４Ｄ３に連なって形成される。
絶縁体層１１Ｅは、絶縁体層１１Ｄの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｅ１、１４Ｅ２、１４Ｅ３、１４Ｅ４が形成される。導体１４Ｅ１と導体１４Ｅ３は、その端面が絶縁体層１１Ｅの端面に露出する様に形成される。導体１４Ｅ２と導体１４Ｅ４は、その端面が絶縁体層１１Ｅの側面に露出する様に形成される。導体１４Ｅ１乃至導体１４Ｅ４は、絶縁体層１１Ｅの端面又は側面に露出している幅が同じに形成される。この時、導体１４Ｅ１〜１４Ｅ４の幅は、導体１４Ｄ１〜１４Ｄ４の幅と同じに形成される。
絶縁体層１１Ｆは、絶縁体層１１Ｅの端面に形成された貫通孔と対応する位置（すなわち、対向する端面の外部端子を形成すべき位置）にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｆ１、１４Ｆ２が形成される。導体１４Ｆ１と導体１４Ｆ２は、その端面が絶縁体層１１Ｆの端面に露出する様に形成される。導体１４Ｆ１、導体１４Ｆ２は、絶縁体層１１Ｆの端面に露出している幅が同じに形成される。この時、導体１４Ｆ１、１４Ｆ２の幅は、導体１４Ｅ１、１４Ｅ３の幅と同じに形成される。この様に導体１４Ｆ１、１４Ｆ２が形成された絶縁体層１１Ｆの表面には、コイル用導体パターン１３Ａが形成される。コイル用導体パターン１３Ａは、一端が導体１４Ｆ１に連なって形成される。
絶縁体層１１Ｇは、絶縁体層１１Ｆの貫通孔と対応する位置にそれぞれ貫通孔が形成される。貫通孔内には、導体１４Ｇ１、１４Ｇ２が形成される。導体１４Ｇ１と導体１４Ｇ２は、その端面が絶縁体層１１Ｇの端面に露出する様に形成される。導体１４Ｇ１、導体１４Ｇ２は、絶縁体層１１Ｇの端面に露出している幅が同じに形成される。この時、導体１４Ｇ１、１４Ｇ２の幅は、導体１４Ｆ１、１４Ｆ２の幅と同じに形成される。この様に導体１４Ｇ１、１４Ｇ２が形成された絶縁体層１１Ｇの表面には、コイル用導体パターン１３Ｂが形成される。コイル用導体パターン１３Ｂは、一端がコイル用導体パターン１３Ａの他端に接続され、他端が導体１４Ｇ２に連なって形成される。このコイル用導体パターン１３Ａとコイル用導体パターン１３Ｂが接続されることによりコイルが形成される。
絶縁体層１１Ｇの上面には、絶縁体層１１Ｈが積層される。
これらの積層体内に導体パターンによってコイルとコンデンサが形成され、図２（Ａ）に示す様に、積層体２０の対向する端面に外部端子２１が、積層体２０の対向する側面に外部端子２２が形成される。外部端子２１は、積層体の一方の端面に露出した導体１４Ａ１、１４Ｂ１、１４Ｃ１、１４Ｄ１、１４Ｅ１、１４Ｆ１、１４Ｇ１又は、積層体の他方の端面に露出した導体１４Ａ３、１４Ｂ３、１４Ｃ３、１４Ｄ３、１４Ｅ３、１４Ｆ３、１４Ｇ３によって形成される。外部端子２２は、積層体の一方の側面に露出した導体１４Ａ２、１４Ｂ２、１４Ｃ２、１４Ｄ２、１４Ｅ２又は、積層体の他方の側面に露出した導体１４Ａ４、１４Ｂ４、１４Ｃ４、１４Ｄ４、１４Ｅ４によって形成される。外部端子２１と外部端子２２は、図２（Ｂ）と図２（Ｃ）に示す様に、その幅Ｗが等しく、外部端子２１の長さＨ１と外部端子２２の長さＨ２が積層体の厚みＨよりも小さく形成される。また、コンデンサよりも上層に配置されたコイルと接続される外部端子２１の長さＨ１が、コンデンサと接続される外部端子２２の長さＨ２よりも長くなる様に形成される。この積層体２０の底面には、図２（Ｄ）に示す様に、導体１４Ａ１、導体１４Ａ２、導体１４Ａ３、導体１４Ａ４が露出することにより外部端子２１と外部端子２２が形成される。外部端子２１の積層体の端面から先端間の距離と外部端子２２の積層体の側面から先端間の距離は、等しくなる様に形成される。
この積層体に形成された外部端子２１と外部端子２２には、めっきが施される。
この様に形成された積層型電子部品は、積層体の上面に外部端子が形成されることがなくなると共に、積層体の側面に形成された外部端子の幅と積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも小さくなる。
【００１４】
この様な積層型電子部品は、次の様にして製造される。まず、図３（Ａ）に示す様に、ＰＥＴフィルム等の支持体（図示を省略）の表面全体に感光性絶縁体ペーストを塗布し、乾燥させて、支持体上に感光性絶縁体膜３１が形成される。感光性絶縁体ペーストは、磁性体や誘電体等の絶縁性セラミックスに感光剤が混入されてペースト状に形成され、スクリーン印刷、スピンコート、ドクターブレード等の方法を用いて厚みが一様になる様に支持体上に塗布される。
次に、この感光性絶縁体膜３１に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図３（Ｂ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ａが形成される。
続いて、図３（Ｃ）に示す様に、この絶縁体層１１Ａの表面及び貫通孔内に感光性導体ペーストを塗布し、乾燥させて、絶縁体層１１Ａの貫通孔内に感光性導体３４が充填される。感光性導体ペーストは、銀、銀とパラジウムの合金、銅、ニッケル等の導電材料に感光剤が混入されてペースト状に形成され、スクリーン印刷、スピンコート、ドクターブレード等の方法を用いて絶縁体層１１Ａの表面に塗布することにより、貫通孔Ｈ内に充填される。
さらに、この感光性導体３４に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図３（Ｄ）に示す様に、絶縁体層１１Ａの貫通孔内に導体１４Ａ１、１４Ａ２、１４Ａ３、１４Ａ４が形成される。
次に、図３（Ａ）〜図３（Ｄ）の工程を所定の回数繰り返して、この導体１４Ａ１〜１４Ａ４が形成された絶縁体層１１Ａ上に、導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４を有する絶縁体層１１Ｂが所定の層数形成される（図３では１層）。この時、絶縁体層１１Ｂの貫通孔は下層の導体が露出する様に形成され、この貫通孔内に形成された導体が下層の導体と接続される。
続いて、この導体１４Ｂ１〜１４Ｂ４を有する絶縁体層１１Ｂの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ａ）に示す様に、絶縁体層１１Ｂ上に感光性絶縁体膜３１Ｃが形成される。
さらに、この感光性絶縁体膜３１Ｃに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｂ）に示す様に、絶縁体層１１Ｂ上に各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｃが形成される。この絶縁体層１１Ｃの貫通孔Ｈの底面には導体１４Ｂ１〜１４Ｂ４が露出している。
次に、この絶縁体層１１Ｃの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｃ）に示す様に、絶縁体層１１Ｃの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｃの表面に感光性導体膜３２が形成される。
続いて、この感光性導体膜３２に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｄ）に示す様に、絶縁体層１１Ｃの貫通孔内に導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４が形成されると共に、絶縁体層１１Ｃの表面にこの導体１４Ｃ２、１４Ｃ４に連なって接続されたコンデンサ用導体パターン１２Ａが形成される。導体１４Ｃ１、１４Ｃ２、１４Ｃ３、１４Ｃ４は、絶縁体層１１Ｃの貫通孔の底面にそれぞれ露出していた導体１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４と接続される。
さらに、このコンデンサ用導体パターン１２Ａが形成された絶縁体層１１Ｃの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｅ）に示す様に、絶縁体層１１Ｃ上に感光性絶縁体膜３１Ｄが形成される。
さらに続いて、この感光性絶縁体膜３１Ｄに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｆ）に示す様に、絶縁体層１１Ｃ上に各素子の端面と側面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｄが形成される。この絶縁体層１１Ｄの貫通孔Ｈの底面には導体１４Ｃ１〜１４Ｃ４が露出している。
次に、この絶縁体層１１Ｄの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図４（Ｇ）に示す様に、絶縁体層１１Ｄの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｄの表面に感光性導体膜３２が形成される。
続いて、この感光性導体膜３２に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｈ）に示す様に、絶縁体層１１Ｄの貫通孔内に導体１４Ｄ１、１４Ｄ２、１４Ｄ３、１４Ｄ４が形成されると共に、絶縁体層１１Ｄの表面に導体１４Ｄ１に接続されたコンデンサ用導体パターン１２Ｂと、導体１４Ｄ３に接続されたコンデンサ用導体パターン１２Ｃが形成される。導体１４Ｄ１〜１４Ｄ４は、絶縁体層１１Ｄの貫通孔の底面にそれぞれ露出していた導体１４Ｃ１〜１４Ｃ４と接続される。
さらに、このコンデンサ用導体パターン１２Ｂ、１２Ｃが形成された絶縁体層１１Ｄの表面全体に感光性絶縁体ペーストを塗布し、乾燥させた後、露光、現像し、これを乾燥させることにより、図４（Ｉ）に示す様に、絶縁体層１１Ｄ上に貫通孔Ｈを有する絶縁体層１１Ｅが形成される。
さらに続いて、図４（Ｊ）に示す様に、この絶縁体層１１Ｅの表面及び貫通孔内に感光性導体ペーストを塗布し、乾燥させて、絶縁体層１１Ｅの貫通孔内に感光性導体３４Ｅが充填される。
次に、この感光性導体３４Ｅに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図４（Ｋ）に示す様に、絶縁体層１１Ｅの貫通孔内に導体１４Ｅ１、１４Ｅ２、１４Ｅ３、１４Ｅ４が形成される。
さらに、この導体１４Ｅ１〜１４Ｅ４が形成された絶縁体層１１Ｅの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ａ）に示す様に、絶縁体層１１Ｅ上に感光性絶縁体膜３１Ｆが形成される。
続いて、この感光性絶縁体膜３１Ｆに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｂ）に示す様に、絶縁体層１１Ｅ上に各素子の端面の外部端子を形成すべき位置に貫通孔Ｈを有する絶縁体層１１Ｆが形成される。この絶縁体層１１Ｆの貫通孔Ｈの底面には導体１４Ｅ１、１４Ｅ３が露出している。
次に、この絶縁体層１１Ｆの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ｃ）に示す様に、絶縁体層１１Ｆの貫通孔内に感光性導体が充填されると共に、絶縁体層１１Ｆの表面に感光性導体膜３３が形成される。
続いて、この感光性導体膜３３に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｄ）に示す様に、絶縁体層１１Ｆの貫通孔内に導体１４Ｆ１、１４Ｆ２が形成されると共に、絶縁体層１１Ｆの表面に導体１４Ｆ１に接続されたコイル用導体パターン１３Ａが形成される。導体１４Ｆ１、１４Ｆ２は、絶縁体層１１Ｆの貫通孔の底面にそれぞれ露出していた導体１４Ｅ１、１４Ｅ３と接続される。
さらに続いて、このコイル用導体パターン１３Ａが形成された絶縁体層１１Ｆの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図５（Ｅ）に示す様に、絶縁体層１１Ｆ上に感光性絶縁体膜３１Ｇが形成される。
次に、この感光性絶縁体膜３１Ｇに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｆ）に示す様に、絶縁体層１１Ｆ上に各素子の端面の外部端子を形成すべき位置に貫通孔Ｈを、コイル用導体パターン１３Ａの一端と対向する位置にスルーホールＳを有する絶縁体層１１Ｇが形成される。この貫通孔Ｈの底面には導体１４Ｆ１、１４Ｆ２が、スルーホールＳの底面にはコイル用導体パターン１３Ａがそれぞれ露出している。
続いて、この絶縁体層１１Ｇの表面全体に感光性導体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図５（Ｇ）に示す様に、絶縁体層１１Ｇの貫通孔内とスルーホール内に感光性導体が充填されると共に、絶縁体層１１Ｇの表面に感光性導体膜３３が形成される。
さらに続いて、この感光性導体膜３３に光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図５（Ｈ）に示す様に、絶縁体層１１Ｇの貫通孔内に導体１４Ｇ１、１４Ｇ２が形成されると共に、絶縁体層１１Ｇの表面に導体１４Ｇ２に接続されたコイル用導体パターン１３Ｂが形成される。導体１４Ｇ１、１４Ｇ２は、絶縁体層１１Ｇの貫通孔の底面にそれぞれ露出していた導体１４Ｆ１、１４Ｆ２と接続される。
このコイル用導体パターン１３Ｂが形成された絶縁体層１１Ｇの表面には、絶縁体層１１Ｈが形成される。この様に積層された積層体は、図５（Ｉ）に示す様に、一点鎖線で示す部分で切断し各素子に分割される。分割された各素子は、図１、図２に示す様に積層体の対向する端面に外部端子２１が、積層体の対向する側面に外部端子２２がそれぞれ形成される。この外部端子２１、２２には、めっきが施される。
この様に形成された本発明の積層型電子部品は、貫通孔の上下で径の大きさを等しくできるので、外部端子に層数分の凹凸が生じて鋸歯状となることもなく、かつ、外部端子を構成する下層の導体へのダメージもなく、高精度の外部端子を形成できる。
【００１５】
図６は本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
絶縁体層６１Ａには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ａと同じ厚みの導体６４Ａが形成される。４つの導体６４Ａは、絶縁体層６１Ａの端面又は側面に露出している幅が同じになる様に形成される。
絶縁体層１１Ｂには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｂと同じ厚みの導体６４Ｂが形成される。４つの導体６４Ｂは、絶縁体層６１Ｂの端面又は側面に露出している幅が導体６４Ａと同じになる様に形成されると共に、端面から先端までの距離が導体６４Ａよりも短く形成される。
絶縁体層６１Ｃには、外部端子を形成すべき位置に４つの貫通孔が形成されると共に、中央部分にコンデンサ用導体パターンと同じ大きさの貫通孔Ｈが形成される。４つの貫通孔内には、その端面が絶縁体層６１Ｃの端面又は側面に露出する導体６４Ｃが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｃの側面に露出する２つの導体６４Ｃに接続されたコンデンサ用導体パターン６２Ａが形成される。導体６４Ｃとコンデンサ用導体パターン６２Ａは、絶縁体層６１Ｃの厚みと同じ厚みになる様に形成される。
絶縁体層６１Ｄには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｄと同じ厚みの導体６４Ｄが形成される。導体６４Ｄは、端面が絶縁体層６１Ｄの端面又は側面に露出する様に形成される。
絶縁体層６１Ｅには、外部端子を形成すべき位置に４つの貫通孔が形成されると共に、中央部にコンデンサ用導体パターンと同じ大きさの２つの貫通孔Ｈが形成される。４つの貫通孔内には、その端面が絶縁体層６１Ｅの端面又は側面に露出する導体６４Ｅが形成される。また、２つの貫通孔Ｈ内には、絶縁体層６１Ｅの端面にそれぞれ露出する導体６４Ｅにそれぞれ接続されたコンデンサ用導体パターン６２Ｂ、６２Ｃが形成される。導体６４Ｅとコンデンサ用導体パターン６２Ｂ、６２Ｃは、絶縁体層６１Ｅの厚みと同じ厚みになる様に形成される。
絶縁体層６１Ｆには、外部端子を形成すべき位置に４つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｆと同じ厚みの導体６４Ｆが形成される。導体６４Ｆは、端面が絶縁体層６１Ｆの端面又は側面に露出する様に形成される。
絶縁体層６１Ｇには、外部端子を形成すべき位置に２つの貫通孔が形成され、各貫通孔内に絶縁体層６１Ｇと同じ厚みの導体６４Ｇが形成される。導体６４Ｇは、端面が絶縁体層６１Ｇの端面に露出する様に形成される。
絶縁体層６１Ｈには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、中央部にコイル用導体パターンと同じ大きさの貫通孔Ｈが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｈの端面に露出する導体６４Ｈが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｈの一方の端面に露出する導体６４Ｈにその一端が接続されたコイル用導体パターン６３Ａが形成される。導体６４Ｈとコイル用導体パターン６３Ａは、絶縁体層６１Ｈの厚みと同じ厚みになる様に形成する。
絶縁体層６１Ｉには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、コイル用導体パターンの他端と対応する位置にスルーホールが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｉの端面に露出する、絶縁体層６１Ｉと同じ厚みの導体６４Ｉが形成される。また、スルーホール内には、導体Ｓが形成される。
絶縁体層６１Ｊには、外部端子を形成すべき位置に２つの貫通孔が形成されると共に、中央部にコイル用導体パターンと同じ大きさの貫通孔Ｈが形成される。２つの貫通孔内には、その端面が絶縁体層６１Ｊの端面に露出する導体６４Ｊが形成される。また、貫通孔Ｈ内には、絶縁体層６１Ｊの他方の端面に露出する導体６４Ｊにその一端が接続されたコイル用導体パターン６３Ｂが形成される。導体６４Ｊとコイル用導体パターン６３Ｂは、絶縁体層６１Ｊの厚みと同じ厚みになる様に形成する。コイル用導体パターン６３Ｂの他端は導体Ｓを介してコイル用導体パターン６３Ａの他端と接続される。このコイル用導体パターン６３Ａとコイル用導体パターン６３Ｂが接続されることによりコイルが形成される。
この絶縁体層６１Ｊの上面には、絶縁体層６１Ｋが積層される。
これらの積層体内に導体パターンによってコイルとコンデンサが形成され、図２（Ａ）に示す様に、積層体２０の対向する端面に外部端子２１が、積層体２０の対向する側面に外部端子２２が形成される。外部端子２１と外部端子２２は、図２（Ｂ）と図２（Ｃ）に示す様に、その幅Ｗが等しく、外部端子２１の長さＨ１と外部端子２２の長さＨ２が積層体の厚みＨよりも小さく形成される。また、コンデンサよりも上層に配置されたコイルと接続される外部端子２１の長さＨ１が、コンデンサと接続される外部端子２２の長さＨ２よりも長くなる様に形成される。
【００１６】
この様な積層型電子部品は、次の様にして製造される。まず、図７（Ａ）に示す様に、ＰＥＴフィルム等の支持体（図示を省略）上に、感光性絶縁体ペーストを塗布し、露光、現像することにより形成された各素子の端面と側面の外部端子を形成すべき位置に貫通孔を有する絶縁体層６１Ａ、６１Ｂと、感光性導体ペーストを塗布し、露光、現像することにより絶縁体層６１Ａ、６１Ｂの貫通孔内に形成された導体とを積層した後、絶縁体層６１Ｂの表面全体に感光性絶縁体ペーストを塗布し、乾燥させることにより、絶縁体層６１Ｂ上に感光性絶縁体膜７１Ｃが形成される。
次に、この感光性絶縁体膜７１Ｃに光線を照射して露光した後、現像液で現像し、これを乾燥させることにより、図７（Ｂ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔と、各素子の中央部のコンデンサ用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｃが形成される。貫通孔Ｈは、各素子の対向する側面の外部端子を形成すべき位置に形成された２つの貫通孔と連なる様に形成される。４つの貫通孔の底面には絶縁体層６１Ｂに形成された導体が露出している。
続いて、この絶縁体層６１Ｃの表面、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｃ）に示す様に、絶縁体層６１Ｃの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内と、各素子の中央部の貫通孔Ｈ内に感光性導体７２が充填された後、感光性導体７２を露光、現像し、これを乾燥させて、図７（Ｄ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｃが、各素子の中央部の貫通孔内にコンデンサ用導体パターン６２Ａがそれぞれ形成される。コンデンサ用導体パターン６２Ａは、各素子の対向する側面に露出する導体６４Ｃに連なって形成される。また、導体６４Ｃは、絶縁体層６１Ｃの４つの貫通孔の底面にそれぞれ露出していた導体と接続される。
さらに、このコンデンサ用導体パターン６２Ａと導体６４Ｃを備えた絶縁体層６１Ｃの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図７（Ｅ）に示す様に、絶縁体層６１Ｃ上に感光性絶縁体膜７１Ｄを形成した後、感光性絶縁体膜７１Ｄを露光、現像し、これを乾燥させて、図７（Ｆ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に４つの貫通孔が形成された絶縁体層６１Ｄが形成される。４つの貫通孔の底面には導体６４Ｃが露出している。
次に、この絶縁体層６１Ｄの表面及び、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｇ）に示す様に、絶縁体層６１Ｄの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図７（Ｈ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｄが形成される。導体６４Ｄは、絶縁体層６１Ｄの４つの貫通孔の底面に露出していた導体６４Ｃと接続される。
続いて、この導体６４Ｄを備えた絶縁体層６１Ｄの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図７（Ｉ）に示す様に、絶縁体層６１Ｄ上に感光性絶縁体膜７１Ｅを形成した後、感光性絶縁体膜７１Ｅを露光、現像し、これを乾燥させて、図７（Ｊ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔と、各素子の中央部のコンデンサ用導体パターンと同じ形状の貫通孔Ｈ１、Ｈ２を有する絶縁体層６１Ｅが形成される。貫通孔Ｈ１、Ｈ２は、各素子の対向する端面の外部端子を形成すべき位置に形成された２つの貫通孔と連なる様に形成される。４つの貫通孔の底面には導体６４Ｄが露出している。
さらに、この絶縁体層６１Ｅの表面、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内及び、各素子の中央部の貫通孔Ｈ１、Ｈ２内に感光性導体ペーストを塗布し、乾燥させて、図７（Ｋ）に示す様に、絶縁体層６１Ｅの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内と、各素子の中央部の貫通孔Ｈ１、Ｈ２内に感光性導体７２を充填した後、感光性導体７２を露光、現像し、これを乾燥させて、図７（Ｌ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｅが、各素子の中央部の貫通孔内にコンデンサ用導体パターン６２Ｂ、６２Ｃがそれぞれ形成される。コンデンサ用導体パターン６２Ｂ、６２Ｃは、各素子の対向する端面に露出する導体６４Ｅにそれぞれ連なって形成される。また、導体６４Ｅは、絶縁体層６１Ｅの４つの貫通孔の底面に露出していた導体６４Ｄと接続される。
次に、導体６４Ｅとコンデンサ用導体パターン６２Ｂ、６２Ｃを備えた絶縁体層６１Ｅの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させることにより、図７（Ｍ）に示す様に、絶縁体層６１Ｅ上に感光性絶縁体膜７１Ｆが形成される。
続いて、この感光性絶縁体膜７１Ｆを露光、現像し、これを乾燥させて各素子の端面と側面の外部端子を形成すべき位置に４つの貫通孔を備えた絶縁体層を形成した後、この絶縁体層の表面及び、各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に感光性導体ペーストを塗布し、露光、現像し、乾燥させることにより、図７（Ｎ）に示す様に、絶縁体層６１Ｆの各素子の端面と側面の外部端子を形成すべき位置の４つの貫通孔内に導体６４Ｆが形成される。導体６４Ｆは、絶縁体層６１Ｆの４つの貫通孔の底面に露出していた導体６４Ｅと接続される。
さらに、導体６４Ｆを備えた絶縁体層６１Ｆの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ａ）に示す様に、絶縁体層６１Ｆ上に感光性絶縁体膜７１Ｇを形成した後、この感光性絶縁体膜７１Ｇを露光、現像し、これを乾燥させて、図８（Ｂ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔を有する絶縁体層６１Ｇが形成される。２つの貫通孔の底面には、それぞれ導体６４Ｆが露出している。
さらに続いて、絶縁体層６１Ｇの表面及び、各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｃ）に示す様に、絶縁体層６１Ｇの貫通孔内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図８（Ｄ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｇが形成される。導体６４Ｇは、絶縁体層６１Ｇの貫通孔の底面に露出していた導体６４Ｆと接続される。
次に、導体６４Ｇを備えた絶縁体層６１Ｇの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｅ）に示す様に、絶縁体層６１Ｇ上に感光性絶縁体膜７１Ｈを形成した後、感光性絶縁体膜７１Ｈを露光、現像し、これを乾燥させて、図８（Ｆ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に２つの貫通孔と、各素子の中央部のコイル用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｈが形成される。２つの貫通孔の底面には、それぞれ導体６４Ｇが露出している。
続いて、絶縁体層６１Ｈの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｇ）に示す様に、絶縁体層６１Ｇの各素子の端面の外部端子を形成すべき位置の２つの貫通孔と各素子の中央部の貫通孔Ｈ内に感光性導体７３を充填した後、感光性導体７３を露光、現像し、これを乾燥させて、図８（Ｈ）に示す様に、絶縁体層６１Ｈの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｈが、絶縁体層６１Ｈの各素子の中央部の貫通孔内にコイル用導体パターン６３Ａが形成される。コイル用導体パターン６３Ａは、その一端が各素子の一方の端面に露出する導体６４Ｈに連なって形成される。
さらに、導体６４Ｈとコイル用導体パターン６３Ａを備えた絶縁体層６１Ｈの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｉ）に示す様に、絶縁体層６１Ｈ上に感光性絶縁体膜７１Ｉを形成した後、感光性絶縁体膜７１Ｉを露光、現像し、これを乾燥させて、図８（Ｊ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置の２つの貫通孔と、コイル用導体パターンの他端と対応する位置のスルーホールを有する絶縁体層６１Ｉが形成される。
さらに続いて、この絶縁体層６１Ｉの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、コイル用導体パターンの他端と対応する位置のスルーホール内に感光性導体ペーストを塗布し、乾燥させて、図８（Ｋ）に示す様に、各素子の端面の外部端子を形成すべき位置の２つの貫通孔とコイル用導体パターンの他端と対応する位置のスルーホール内に感光性導体７４を充填した後、感光性導体７４を露光、現像し、これを乾燥させて、図８（Ｌ）に示す様に、絶縁体層６１Ｉの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｉが、絶縁体層６１Ｉのスルーホール内に導体Ｓが形成される。
次に、この導体６４Ｉと導体Ｓを備えた絶縁体層６１Ｉの表面全体に感光性絶縁体ペーストを厚みが一様になる様に塗布し、乾燥させて、図８（Ｍ）に示す様に、感光性絶縁体膜７１Ｊを形成した後、この絶縁体膜７１Ｊを露光、現像し、これを乾燥させて図８（Ｎ）に示す様に、各素子の端面と側面の外部端子を形成すべき位置に２つの貫通孔と、各素子の中央部のコイル用導体パターンと同じ形状の貫通孔Ｈを有する絶縁体層６１Ｊが形成される。
続いて、この絶縁体層６１Ｊの表面、各素子の端面の外部端子を形成すべき位置の２つの貫通孔及び、各素子の中央部の貫通孔Ｈ内に感光性導体ペーストを塗布し、露光、現像することにより、図８（Ｏ）に示す様に、絶縁体層６１Ｊの各素子の端面の外部端子を形成すべき位置の２つの貫通孔内に導体６４Ｊが、絶縁体層６１Ｊの各素子の中央部の貫通孔Ｈ内にコイル用導体パターン６３Ｂが形成される。
この導体６４Ｊとコイル用導体パターン６３Ｂを備えた絶縁体層６１Ｊの上面に絶縁体層６１Ｋが形成された後、図５（Ｉ）と同様に、積層体が一点鎖線で示す部分で切断し各素子に分割される。分割された各素子は、図１、図２に示す様に積層体の対向する端面に外部端子２１が、積層体の対向する側面に外部端子２２がそれぞれ形成される。この外部端子２１、２２には、めっきが施される。
【００１７】
以上、本発明の積層型電子部品及びその製造方法の実施例を述べたが、本発明はこの実施例に限られるものではない。例えば、導体、導体パターン及び、絶縁体層は、図９（Ａ）に示す様に支持体上に感光性導体ペーストを塗布して感光性導体膜を形成し、この感光性導体膜を露光、現像して、図９（Ｂ）に示す様に支持体導体上に導体１４を形成し、この導体１４の周囲に感光性絶縁体ペーストを塗布し、露光、現像して図９（Ｃ）に示す様に導体１４を備えた絶縁体層１１を形成し、図９（Ｄ）に示す様にこの絶縁体層１１表面全体に感光性導体ペーストを塗布し、この感光性導体ペーストを露光、現像して、図９（Ｅ）に示す様に絶縁体層１１上に導体１４を形成し、この絶縁体層１１上の導体１４の周囲に感光性絶縁体ペーストを塗布し、露光、現像して図９（Ｆ）に示す様に導体１４を備えた絶縁体層１１を形成し、これらの工程を所定回数繰り返すことにより、積み重ねられてもよい。
【図面の簡単な説明】
【００１８】
【図１】本発明の積層型電子部品の第１の実施例を示す分解斜視図である。
【図２】図２は本発明の積層型電子部品の実施例の説明図である。
【図３】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図４】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図５】本発明の積層型電子部品の第１の実施例の製造方法を説明する図である。
【図６】本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
【図７】本発明の積層型電子部品の第２の実施例の製造方法を説明する図である。
【図８】本発明の積層型電子部品の第２の実施例の製造方法を説明する図である。
【図９】本発明の積層型電子部品の別の製造方法を説明する図である。
【図１０】従来の積層型電子部品の分解斜視図である。
【図１１】従来の積層型電子部品の製造方法を説明する図である。
【符号の説明】
【００１９】
１１Ａ〜１１Ｈ 絶縁体層
１２Ａ〜１２Ｃ コンデンサ用導体パターン
１３Ａ、１３Ｂ コイル用導体パターン
【特許請求の範囲】
【請求項１】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品において、
該複数の外部端子は、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成されることを特徴とする積層型電子部品。
【請求項２】
前記外部端子の幅が１００μｍ以下である請求項１に記載の積層型電子部品。
【請求項３】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、
感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、該感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、該絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返して、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨って外部端子が形成されることを特徴とする積層型電子部品の製造方法。
【請求項４】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、
感光性導体ペーストを用いて感光性導体膜を形成し、該感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、該導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、該感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に該導体を有する絶縁体層を形成する工程を繰り返して、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨って外部端子が形成されることを特徴とする積層型電子部品の製造方法。
【請求項１】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品において、
該複数の外部端子は、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨ってフォトリソ技術を用いて導体を形成することにより形成されることを特徴とする積層型電子部品。
【請求項２】
前記外部端子の幅が１００μｍ以下である請求項１に記載の積層型電子部品。
【請求項３】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、
感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、該感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に絶縁体層を貫通する貫通孔を形成する工程と、該絶縁体層の貫通孔内に感光性導体ペーストを用いて感光性導体を形成し、乾燥、露光、現像して外部端子を構成する導体を形成する工程を繰り返して、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨って外部端子が形成されることを特徴とする積層型電子部品の製造方法。
【請求項４】
絶縁体層と導体パターンを積層して、積層体内に導体パターンによって回路素子が形成され、該回路素子が該積層体の外表面に形成された複数の外部端子間に接続された積層型電子部品の製造方法において、
感光性導体ペーストを用いて感光性導体膜を形成し、該感光性導体膜を乾燥、露光、現像して外部端子を構成する導体を形成する工程と、該導体の周囲に感光性絶縁体ペーストを用いて感光性絶縁体膜を形成し、該感光性絶縁体膜を乾燥、露光、現像して外部端子となる部分に該導体を有する絶縁体層を形成する工程を繰り返して、該積層体の側面に形成された外部端子の幅と該積層体の端面に形成された外部端子の幅が同じで、かつ、全ての外部端子の長さが積層体の厚みよりも薄くなる様に、該積層体の底面から側面及び底面から端面に跨って外部端子が形成されることを特徴とする積層型電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−５０３１６（Ｐ２０１０−５０３１６Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００８−２１３７９８（Ｐ２００８−２１３７９８）
【出願日】平成２０年８月２２日（２００８．８．２２）
【出願人】（０００００３０８９）東光株式会社 (243)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成２０年８月２２日（２００８．８．２２）
【出願人】（０００００３０８９）東光株式会社 (243)
【Ｆターム（参考）】
[ Back to top ]