表示装置
【課題】各画素に表示素子を備える表示装置において検査精度を向上する。
【解決手段】各画素には、表示素子と、この表示素子の動作を制御する画素トランジスタと、表示データに応じた電荷を一定期間保持する保持容量を備える。通常動作時には各保持容量に接続された容量ラインに出力する容量信号を所定周期で交流駆動することで、表示品質等の向上を図る。一方で、画素の欠陥検査などにおいては、容量ラインに出力する容量信号を固定レベルとする構成を画素回路などと同時に基板上に形成しておく。これにより、検査時に、各画素の欠陥検査を各画素における容量値データなどから検出する場合に、検査精度を向上させることを可能とする。なお、検査時において、固定レベルを検査に適した任意の検査用電圧に設定可能としてもよい。
【解決手段】各画素には、表示素子と、この表示素子の動作を制御する画素トランジスタと、表示データに応じた電荷を一定期間保持する保持容量を備える。通常動作時には各保持容量に接続された容量ラインに出力する容量信号を所定周期で交流駆動することで、表示品質等の向上を図る。一方で、画素の欠陥検査などにおいては、容量ラインに出力する容量信号を固定レベルとする構成を画素回路などと同時に基板上に形成しておく。これにより、検査時に、各画素の欠陥検査を各画素における容量値データなどから検出する場合に、検査精度を向上させることを可能とする。なお、検査時において、固定レベルを検査に適した任意の検査用電圧に設定可能としてもよい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、各画素の表示素子として、例えば有機EL素子などを用いた表示装置の検査に関する。
【背景技術】
【0002】
各画素の表示素子として、電流駆動型の発光素子である有機EL素子を用いた表示装置が知られており、特に各画素に設けられた有機EL素子を画素毎に個別に駆動するためのトランジスタ(薄膜トランジスタ:TFT)を各画素に備えるいわゆるアクティブマトリクス型表示装置の開発が進んでいる。
【0003】
このようなアクティブマトリクス型表示装置において、水平走査方向(行方向)にゲートラインGL、垂直走査方向(列方向)はデータラインDLおよび電源ラインPLが設けられ、これらによって画素が定義される。各画素の等価回路としては、図12に示すようなものが知られており、各画素は、nチャネル型TFTからなる選択トランジスタTs、保持容量Cs、pチャネル型TFTからなる素子駆動トランジスタTd、有機EL素子ELを有する。選択トランジスタTsは、そのドレインが垂直走査方向に並んだ各画素に対してデータ電圧を供給するデータラインDLに接続され、そのゲートは水平走査方向に並んだ画素を選択するゲートラインGL接続され、そのソースは、素子駆動トランジスタTdのゲートに接続されている。
【0004】
また、素子駆動トランジスタTdは、そのソースが電源ラインPLに接続され、ドレインは有機EL素子ELのアノードに接続されている。なお、この有機EL素子ELのカソードは、各画素共通に形成され、カソード電源CVに接続されている。また、素子駆動トランジスタTdのゲート及び選択トランジスタTsのソースとの間には、保持容量Csの一方の電極が接続され、この保持容量Csの他方の電極は、例えばグランドなどの一定電圧の電源に接続されている。
【0005】
このような回路において、ゲートラインGLがHレベルになると、選択トランジスタTsがオンになりデータラインDLのデータ電圧が、選択トランジスタTsを介して素子駆動トランジスタTdのゲートに供給され、保持容量Csにデータ電圧に応じた電圧が保持される。これによって、素子駆動トランジスタTdがそのゲート電圧(保持容量Csに保持された電圧)に応じた駆動電流を流し、ゲートラインGLがLレベルになっても、保持容量Csに保持された電圧に応じて、素子駆動トランジスタTdは有機EL素子ELに駆動電源PVDDに接続された電源ラインPLからの駆動電流を供給し、有機EL素子ELは、この駆動電流に応じた強度で発光する。
【0006】
なお、本発明に関連する文献としては、下記特許文献1及び特許文献2が挙げられる。
【0007】
【特許文献1】特開平11−24604号
【特許文献2】特開2003−150127号
【発明の開示】
【発明が解決しようとする課題】
【0008】
上記有機EL素子は、電流の供給・停止に対する応答性が非常に良く、本質的には残像が発生し難いにも拘わらず、上述のような画素回路を用いる表示装置において、残像が発生し、表示品質が劣化するという問題がある。これは、pチャネル型の素子駆動トランジスタのヒステリシスに起因していると考えられる。すなわち、素子駆動トランジスタは、保持容量に保持されゲートに供給されるデータ電圧に応じ、電源Pvddからの駆動電流をほぼ1フレーム期間にわたって流し、次のデータ電圧が保持容量Csに書き込まれることで、次のフレーム期間、新たなデータ電圧に応じた駆動電流を流す。このように1フレーム期間中素子駆動トランジスタTdは、同一の電流を流し続けるため、その状態が記憶され、次のデータ電圧が供給された場合にも、前に書き込まれたデータ電圧の影響が残ってしまう。この現象は、データ電圧が中間レベルの場合に顕著となり、また、データ電圧の変化の大きい動画を表示する場合に特に問題となる。
【0009】
そこで、本発明では、このような残像の発生の改善を図る。
【0010】
また、本発明では、交流駆動される容量ラインを制御することで表示領域における検査精度を維持し、又は精度向上を図る。
【課題を解決するための手段】
【0011】
本発明は、マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、前記第2電極は、容量ラインに接続される。前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、前記垂直方向駆動部は、前記容量ラインに対し、所定の交流信号を容量信号として出力する容量信号作成部を備え、前記容量信号固定部は、前記容量信号作成部から出力される前記容量信号を選択的に、直流レベルに固定する。
【0012】
また本発明の他の態様では、マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、第2電極は、容量ラインに接続され、前記表示領域の水平走査方向には、対応する画素の画素トランジスタを選択するための選択ラインと、前記保持容量の前記第2電極の電位を制御する容量ラインとが延在形成され、前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、前記垂直方向駆動部は、1垂直走査期間の開始タイミングを示す垂直スタート信号に基づき、対応する行の前記画素トランジスタを選択するため前記選択ラインに順次出力する選択信号と、前記垂直スタート信号に基づき1水平走査期間中に第1電圧レベル期間と第2電圧レベル期間が設定され、前記容量ラインに順次出力される容量信号と、を作成し、前記容量信号固定部は、前記垂直方向駆動部から出力される前記容量信号を選択的に直流レベルに固定する。
【0013】
本発明の他の態様では、上記表示装置において、前記容量信号作成部は、前記容量ラインに前記容量信号を出力するための論理回路を有し、前記論理回路の1つの入力端には、前記容量信号固定部からの所定レベルの固定制御信号が供給され、該固定制御信号に応じて前記論理回路からの前記容量信号の出力レベルが固定される。
【0014】
本発明の他の態様では、上記表示装置において、さらに、前記容量信号作成部から出力される前記容量信号の前記電圧レベルを設定するレベル設定部を備える。
【0015】
本発明の他の態様では、このレベル設定部は、前記容量信号固定部から固定制御信号が出力されることを検出して、前記容量信号作成部の容量信号出力部で該容量信号の電圧値を決定するための出力部電源電圧のレベルを設定することができる。
【0016】
また、上記前記レベル設定部は、レベル設定用端子を有し、該レベル設定用端子に接続される設定用電源に応じて前記容量信号の前記電圧レベルを設定することができる。
【0017】
本発明の他の態様では、前記容量信号固定部は、固定制御用端子を有し、該固定制御用端子に接続される電源電圧に応じて前記容量信号の直流レベルへの固定制御を行う。
【0018】
また、本発明の他の態様では、前記容量信号固定部は、前記表示領域における動作検査モードに際し、前記容量信号のレベルを固定することができる。
【発明の効果】
【0019】
以上のように本発明によれば、各画素に設けられた保持容量に接続された容量ラインに出力され、交流駆動される容量信号を、選択的に固定できる。すなわち、製品の工場出荷前等において、画素の形成された表示パネルに対して欠陥検査を行う場合など、必要に応じて容量信号を固定することができる。上記検査時には各画素の非常に小さい容量値のバラツキなどを検査する。従って、検査時に容量信号のレベルが大きく変動してしまうと、測定対象である各画素の容量値の変動が大きく、精度良く微小な容量変化を測定することができないが、本発明では、要求に応じて容量信号の変化を停止できるため、通常動作時の表示品質の向上と、欠陥検査の精度向上の両立を図ることができる。
【0020】
また、容量信号固定部によって、容量ラインに出力する電圧レベルを所定レベルに設定可能とすることで、欠陥検査において、測定条件を広範囲に設定でき、より高精度の検査をすることが可能となる。また、欠陥検査で得られる検出信号のS/N比の向上が可能であるため、測定時間の短縮、処理能力の向上を図ることもできる。
【0021】
また、通常表示動作時などは、容量信号を交流駆動することが可能であるため、対応する画素の画素トランジスタを強制的にオフ制御することで表示素子を動作をオフ制御し、残像の発生を抑制したり、表示素子の交流駆動して焼き付きを防止したりすることができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
(実施形態1)
本実施形態において、表示装置は、ここでは、アクティブマトリクス型のEL表示装置を例に説明する。このEL表示装置は、複数の画素が、ガラスなどのパネル基板上110にマトリクス状に配置されている。図1は、この実施形態に係るアクティブマトリクス型表示装置の等価回路構成を示す図である。また、図2は、図1のVドライバ及び容量固定制御部のより具体的な回路構成を示している。パネル基板110のマトリクスの水平走査(行)方向には、順次選択信号が出力されるゲートライン(選択ライン)10(GL)が形成されており、垂直走査(列)方向には、データ信号が出力されるデータライン14(DL)と、被駆動素子である有機EL素子に動作電源(PVDD)を供給するための電源ライン16(PL)が設けられている。
【0024】
各画素は、概ねこれらのラインによって定義される領域に設けられており、各画素の回路構成は、被駆動素子として有機EL素子を有し、画素トランジスタとして、nチャネルのTFTより構成された選択トランジスタTr1及びpチャネルのTFTより構成された素子駆動トランジスタTr2を有し、さらに保持容量Csを有する。
【0025】
選択トランジスタTr1は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧を供給するデータライン14に接続され、ゲートが1水平走査ライン上に並ぶ画素を選択するためのゲートライン10に接続され、そのソースは素子駆動トランジスタTr2のゲートに接続されている。
【0026】
素子駆動トランジスタTr2は、そのソースが電源ライン16に接続され、ドレインが有機EL素子ELのアノード(陽極)に接続されている。また、有機EL素子ELのカソード(陰極)は各画素共通で形成されておりカソード電源CVに接続されている。
【0027】
また、素子駆動トランジスタTr2のゲート及び選択トランジスタTr1のソースには、保持容量Csの第1電極が接続され、この保持容量Csの第2電極は容量ライン12(SC)に接続されている。容量ライン12は、選択ライン10と平行して行方向に延在形成されており、後述するように各画素における残像を改善するために、周期的に電圧が変動する容量信号が供給される。
【0028】
なお、上記選択トランジスタTr1及び素子駆動トランジスタTr2は、いずれも、能動層として半導体材料が用いられ、例えばレーザアニールなどによって多結晶化された多結晶シリコンなど、結晶性シリコンが用いられ、かつ不純物としてそれぞれn導電型と、p導電型がドープされたnチャネル型、pチャンネル型の薄膜トランジスタ(TFT)で構成することができる。なお、TFTの能動層としては、多結晶シリコンに限らず、いわゆるアモルファスシリコンを採用することもできる。
【0029】
画素回路のトランジスタとして、上記のように結晶性シリコンを能動層に用いたTFTを採用した場合、この結晶性シリコンTFTは、各画素回路だけでなく、各画素を順次選択、制御するための周辺駆動回路の回路素子としても用いることができる。そこで、本実施形態では、表示部100が形成されるパネル基板110において、画素回路用トランジスタの製造と同時に、更に表示部100の外側に、画素回路と同様の結晶性シリコンTFTを形成し、周辺駆動回路200を内蔵する。なお、表示部100は、上述のような構成の複数の画素がマトリクス状に配置されている。
【0030】
駆動部(ドライバ)200は、表示部100の各画素を駆動するための各種制御信号を出力する。具体的には、駆動部200は、Hドライバ(水平方向駆動回路)210と、Vドライバ(垂直方向駆動回路)220を有し、Hドライバ210は、マトリクスの列方向に延びる複数のデータライン14に対して対応するデータ信号を出力する。
【0031】
Vドライバ220は、マトリクスの行方向に延びる複数の選択ライン10に対し、1水平走査(1H)期間毎に第1TFTr1をオンさせるための選択信号を作成して順次出力する選択信号作成部(選択信号出力部)と、周期的に容量ライン12の電位を変動させる保持容量信号を作成して出力する容量信号作成部(容量信号出力部)を備える。
【0032】
さらに、本実施形態では、上記容量信号出力部からの保持容量信号を選択的に固定する容量信号固定部300を内蔵する。この容量信号固定部300は、表示装置の通常表示時には容量信号の出力を制限せず(交流の容量信号の出力を許可)、一方、工場出荷時など、表示パネルの欠陥検査を行う際には、容量信号の電圧レベルを固定して直流信号とする。
【0033】
本実施形態において、上記容量信号作成部の少なくとも信号出力部は、後述するように各行毎に設けられた論理回路(ここではNOR回路)240で構成しており、言い換えるとデジタル的な信号処理構成を備える。このため、容量信号固定部300は、少なくとも所定の外部電源に接続可能なセレクタ端子(容固定制御用端子)Tscを備えればよく、このセレクタ端子Tscから容量信号作成部の論理回路240に所定レベルの容量固定制御信号(固定制御信号)を出力することにより、論理回路240の他の入力端に供給される信号に拘わらずに、この論理回路240の出力レベルを固定することができる。特に、本実施形態の構成では、セレクタ端子Tscに、固定制御用電源として、VVDDを外部から接続・供給することにより、容量信号出力部(NOR回路240)の1入力をHレベルに固定でき、自動的にNOR回路240の出力をここではLレベルに固定している。
【0034】
また、本実施形態において容量信号固定部300は、図2に示すように、上記セレクタ端子Tscに加え、スイッチ素子310を備える。このスイッチ素子310は、画素回路、周辺駆動部200と同一構造の薄膜トランジスタ、より具体的には、例えばnチャネル型TFTによって構成することができる。nチャネル型TFTの場合、ゲートは高圧電源(VVDD)に接続され、ドレイン(又はソース)はGNDに接続(接地)されている。なお低圧側電源VVSSに接続されている場合もある。ソース(又はドレイン)には、セレクタ端子Tscに接続され、かつ、レベルシフタ320、バッファ330を介して容量信号出力部に接続されている。
【0035】
nチャネル型TFT310は、常時オン状態であるが、画素回路の欠陥検査等、所定の検査モードでは、セレクタ端子TscにVVDD電源が選択的に接続されることで、容量信号出力部には、セレクタ端子TscのVVDDに応じたHレベル信号が供給される。逆に、所定の欠陥検査以外の検査時や、検査終了後の工場出荷時(ユーザ使用時:通常動作時)には、セレクタ端子Tscは例えば低圧側電源であるVVSSやGNDに接続され、或いはフローティングに設定される。上述のようにTFT310は常時オンしているため、セレクタ端子Tscがフローティングに設定されると、TFT310のドレイン(又はソース)に接続されている電源(GND又はVVSS)の電圧に応じたLレベル信号がTFT310を介して容量信号作成部(出力部)に供給される。また、ここで、常時オン状態のTFT310における電力消費を低減する観点から、TFT310の上記ドレイン(又はソース)がGNDに接続されている場合、通常動作時又は他の検査時にセレクタ端子Tscに接続されるLレベル電源としてはGNDが好適であり、VVSSが接続されている場合にはセレクタ端子Tscに接続されるLレベル電源はVVSSとすることが好適である。
【0036】
次に、図1に示す回路構成において、通常動作モードの際の動作・駆動方法について説明する。各画素回路において、選択ライン10に出力される選択信号がHレベルになると、選択トランジスタTr1がオンし、データライン14のデータ信号に応じたデータ電圧が選択トランジスタTr1のドレインソースドレイン間を介し、素子駆動トランジスタTr2のゲート及び保持容量Csの第1電極に印加される。
【0037】
保持容量Csは、その第1電極に印加されたデータ電圧と、第2電極に接続された容量ライン12から供給される容量制御電圧の電位差に応じた電圧を保持する。本実施形態において、データ電圧の書き込み時には、容量ライン12の容量信号の電圧は、第1電圧レベルVsc1として例えばグランドレベル(0V)等の低い一定電圧に維持されており、保持容量Csの第1電極に印加されるデータ電圧が、素子駆動トランジスタTr2のゲート電圧として保持される。より正確には、該データ電圧が、容量ライン12に印加される第1電圧レベルとの電位差として保持容量Csに保持される。素子駆動トランジスタTr2がpチャネル型であるため、データ電圧は、電源電圧PVDDに対してどの程度低いかによって素子駆動トランジスタTr2が流す駆動電流を決定しており、データ電圧が電源電圧に対して低いほど駆動電流が大きく、即ち、有機EL素子の発光輝度が大きくなる。
【0038】
選択ライン10の選択信号がLレベルになって、選択トランジスタTr1がオフしても、保持容量Csがデータ信号に応じた電圧を保持する。よって、素子駆動トランジスタTr2は有機EL素子ELへの駆動電流の供給を維持し、データ電圧に応じて有機EL素子ELが発光する。
【0039】
本実施形態では、対応する画素が次の垂直走査(1フレーム)期間に選択されて新たなデータ信号が書き込まれるまで、前のデータ信号に応じて有機EL素子を発光させ続けるのではなく、データ電圧に応じて所定期間有機EL素子を発光させた後、次のフレーム期間までの間に、素子駆動トランジスタTr2をオフ制御し、有機EL素子を消灯させる。
【0040】
具体的には、容量ライン12に出力する容量信号の第1電圧レベルVsc1を所定期間経過後、素子駆動トランジスタTr2をオフ制御するために十分高い第2電圧レベルVsc2(例えば10V)に昇圧させる。この保持容量Csの第1電極は、上述のように素子駆動トランジスタTr2のゲート及び選択トランジスタTr1のソースに接続されており、この保持容量Csの第2電極の電位が容量ライン(容量制御ライン)SCによって第2電圧Vsc2に昇圧されると、昇圧分ΔV(Vsc2−Vsc1)に応じて保持容量Csの第1電極電位が上昇する。また、電源電圧PVDDは、例えば8Vに設定されている。従って、容量信号が第2電位レベルVsc2に上昇すると、素子駆動トランジスタTr2のゲート電圧Vgは、ソース電位である電源電圧PVDDよりも高くなり(低い場合でも、該トランジスタTr2の動作閾値Vthpより小さい電位差となる)、素子駆動トランジスタTr2はオフする。
【0041】
このため、ある画素について着目した場合に、この着目画素が次のフレーム期間に再び選択され新たなデータ信号に応じて有機EL素子が発光する前に、素子駆動トランジスタTr2がオフ制御され、有機EL素子が強制的に消灯されることとなる。このように一旦素子駆動トランジスタTr2がオフ制御されて有機EL素子が消灯され、残像の改善効果が得られる。
【0042】
本実施形態では、さらに、素子駆動トランジスタTr2のゲート絶縁膜にキャリア(正孔)がトラップされていた場合にも、次のフレーム期間の表示が開始される前に、素子駆動トランジスタTr2のゲート電圧Vgが保持容量Csの第1電極の昇圧ΔVに応じて昇圧されるため、上記トラップされていたキャリアが、ゲートより低電位のソースへとトンネル電流となって引き抜かれる。従って、素子駆動トランジスタTr2の電気的特性が一旦初期化され、確実に有機EL素子への駆動電流の供給を一旦完全に停止することができる。
【0043】
本実施形態では、この容量電圧(容量制御電圧)切換のための構成をパネル基板上に内蔵させている。外付けICによって容量ライン12の電圧を制御することも可能であるが、その場合、外付け回路からの信号を受けるパネル接続端子数には制限があるため、全容量ライン12を一括して制御することが望ましく、帰線期間中に一括して容量信号の電位を昇圧することとなる。しかし、内蔵ドライバ中に容量制御電圧切換のための構成を設けることにより、行毎に制御することが容易となり、そのため、昇圧期間も任意に設定することが可能となる。また行毎に容量ライン12の電位を制御することで、どの画面上のどの行位置の画素に対しても等しい期間、素子駆動トランジスタTr2のオフ制御をすることが可能となる。外付けICで帰線期間中に一括して全容量ライン12の電位を昇圧する場合、垂直帰線期間直前に選択される画素についてみると、データ信号を保持容量に書き込んだ後、直ぐに容量ラインから該保持容量に高電圧が印加されることとなるため、選択トランジスタのリーク電流が大きくなって表示すべきであったデータが失われやすくなり、表示品位が低下する可能性がある。しかし、内蔵することにより表示品位の低下を防止できる。
【0044】
さらに、外部ICから容量ライン12の電圧を第1及び第2電圧レベルの間で制御すると、実際の素子駆動トランジスタのゲート到達電圧は、配線抵抗や配線に対する寄生容量などの影響で低下し、外部ICからの出力電圧の振幅を大きくするなど外部ICの駆動能力が要求され、或いは外部ICにおける消費電力が大きくなる。パネルに内蔵されるドライバ内にこのような容量ライン12に出力する容量信号を作成する回路を設ければ、上述のようにその振幅は選択信号等と大差ないので、選択信号作成回路の電源などを共通利用することなどにより、ドライバの消費電力の上昇を最小限としつつ必要な振幅の容量信号を簡易な構成により作成することができる。また、内蔵ドライバで作成した容量信号を容量ラインに出力するため、第2電圧レベルVsc2を出力した際の素子駆動トランジスタのゲート電圧Vgの目標到達電位が、外部ICによる制御と比較して例えば10%〜20%程度、又はそれ以上高くなり、また到達時間の短縮を図ることも容易となる。
【0045】
以上のように容量制御電圧切換のための構成をパネル内に内蔵することで、表示品質を高めることがより確実となる。一方で、駆動回路が内蔵されている場合、その回路動作は、パネルの工場出荷前における各画素回路の欠陥検査に際しても、決められたとおり、つまり一般的に通常使用時と同様にしか動作しない。つまり、本実施形態の場合であれば、容量信号のレベルが大きく変動する。しかし、各画素回路の欠陥検査に際しては、画素回路の微細な容量を測定し、保持容量Csや駆動トランジスタ等における欠陥などを判定するため、測定時に、容量ラインの電位が大きく変動すると、各画素の容量値の変動が大きく、精度良く微小な容量変化を測定することができない。
【0046】
これに対し、本実施形態では、容量電圧(容量制御電圧)切換の構成を内蔵すると共に、容量信号固定部300を内蔵し、容量電圧レベルを要求に応じて固定することができる。具体的には、画素回路の欠陥検査モードや、残像検査モードの時は、制御端子TscにVVDDなどの高電圧電源を供給し、この電源電圧をHレベル信号として、容量信号作成部に入力する。これにより、図2等に示すようにNOR回路から構成される論理回路240の出力は、他方の入力信号に拘わらず、Lレベルに固定される。よって、容量制御ラインSCの電位変動のない状態で、順次各画素を選択し検査用データ信号を書き込むことで、画素回路の欠陥検出を実行することができる。画素回路の欠陥検出は、例えば、各画素に検査用データを書き込んだ後、データラインの電位変動を測定したり、或いは容量制御ラインの電位変動を測定するなどにより実行できる。
【0047】
また、上記画素回路の欠陥検査や残像検査以外の検査、具体的には、例えば、表示装置、電圧マージン検査など実動作を伴う検査の場合、通常動作時と同様、少なくともセレクタ端子Tscは、高電圧レベルには固定しない。つまり、その際、容量信号作成部に出力される固定制御信号のレベルは、セレクタ端子Tscに接続される低圧電源や、TFT310を介して供給される低圧電源に応じた低電圧レベルとなる。このため、論理回路240からの容量信号のレベルは固定されず、論理回路240の第2入力に供給されるレジスタ出力タイミング差に応じた信号G(k-1)-kに応じて変化する。つまり、容量信号は通常表示動作時と同様に所定タイミングでそのレベルが変化する(交流駆動される)。
【0048】
以下、本実施形態に係る容量ライン12の制御回路及び容量信号固定部300をパネル内に内蔵した場合のより具体的なドライバ構成及び動作例について、図2〜図4を参照して説明する。
【0049】
まず、Hドライバ210及びVドライバ220の基本構成を説明する。Hドライバ210は、図には具体的には示していないが、表示部100の列数mに応じた段数のレジスタを有する水平転送レジスタ、サンプリング回路などを備える。水平転送レジスタは、1水平走査期間の開始を指示するHスタート信号STHを1水平走査方向の画素数に応じた周波数の水平クロックCKHに応じて順次、次段(隣列)のレジスタに転送する。また、サンプリング回路は、例えば、R,G,B,W(ホワイト)それぞれの表示信号Vdataを、水平転送レジスタの各段のレジスタから順次出力されるSTHに応じた選択信号によってサンプリングし、これをデータ信号DLとして対応するデータライン14に出力する。
【0050】
Vドライバ220は、図2に示すように、表示部100の行数nに応じた段数k(図2ではk=n+2)のレジスタを有する垂直転送レジスタ222、レジスタVSRのデータ転送方向を制御する転送制御ゲート224、及び選択信号と容量信号を作成する信号作成部230(信号発生論理部)を有する。信号発生論理部230は、レジスタVSRが転送するVスタート信号STVに基づいて、各容量ライン12に出力する容量信号SC1〜SCkを作成する論理部と、各選択ライン10に順次出力する選択信号GL1〜GLkを作成する論理部と、を有する。また、上記レジスタVSRのデータ転送方向の制御と同様に、信号作成論理部230内で論理演算すべき隣接行を切り替える論理制御ゲート228を有する。
【0051】
各レジスタVSR1〜VSRkは、1垂直走査期間の開始を指示するV(垂直)スタート信号STVを、1水平走査期間の2分の1の周波数の垂直クロックCKVに応じて順次、隣(隣行)レジスタVSR1〜VSRkに転送する。転送制御ゲート回路224は、転送方向制御信号CSVに応じて各レジスタVSR1〜VSRkのVスタート信号STVの転送方向を制御する。図2の例では、CSVがHレベルのとき、CSVがゲートに入力されるnチャネル型TFTが全てオンし、逆にCSVがゲートに入力されているpチャネルTFTは全てオフすることで、レジスタVSR1の入力端子inにVスタート信号STVが供給され、このレジスタVSR1の出力端子outがレジスタVSR2の入力端子inに接続され、同様に、レジスタVSR2の出力端子outがレジスタVSR3の入力端子inに接続されるように、レジスタへの入出力が切り替え制御される。このため、CSVがHレベルの時は、図4のタイミングチャートに示すように、垂直転送レジスタ222のデータ転送方向は、VSR1、VSR2、・・・、VSRkへと順次に進む。逆にCSVがLレベルの時は、Vスタート信号STVがVSRkの入力端子inに供給され、VSRk、・・・VSR1へと順にこのVスタート信号STVに応じたデータが転送される。
【0052】
ここで、図4に示すように、Vスタート信号STVは、1垂直走査(1フレーム)期間の初めにスタートを意味するHレベルになって1フレーム内の所定の期間、そのHレベルを保ち、残余の期間がLレベルとなる。このVスタート信号STVのHレベル期間は、通常は1水平走査期間程度の長さであるが、本実施形態では、例えば200水平走査期間分程度と長く設定されており、このHレベル期間の長さが、後述するように各容量ライン12へ出力する保持制御信号の点灯期間の長さを決定するよう論理回路が設けられている。なお、図4では、図示の都合上、上記Hレベル期間の長さは4水平走査期間程度で表している。もちろん図4に示すとおり4水平走査期間程度のHレベル期間に設定される場合もある。
【0053】
以下、CSV信号がHレベルで、順方向にデータを転送する場合を例に、具体的に、各部の動作を説明する。まず、Vスタート信号STVは、垂直転送クロックCKVの立ち上がりで、最初のレジスタVSR1に取り込まれ、同時にレジスタVSR1の出力SR1はHレベルとなる。この出力SR1のHレベル期間は、レジスタVSR1に供給されるVスタート信号がLレベルとなってから最初のCKVの立ち上がりタイミングでLレベルとなるまで継続する。つまり、このレジスタ出力SR1のHレベル期間は、Vスタート信号STVのHレベル継続期間(パルス幅)に応じた長さとなる。
【0054】
各レジスタのデータ取り込みタイミングは、互いに垂直クロック信号CKVの半周期毎ずれており、したがって、図4に示すように、CSVの次の立ち下がりタイミング(CSV反転信号(CSV2)の立ち上がり)で、2番目のレジスタVSR2がレジスタVSR1の出力SR1を取り込み、これに応じてその出力SR2がHレベルとなる。このようにして、順次、後ろの行のレジスタVSR3,VSRk-1,VSRkが前段レジスタの出力を取り込んでこれを転送していく。従って、各レジスタVSR1〜VSRkの出力SR1〜SRkは、図4に示すように、順次、Vスタート信号に応じた期間Hレベルを維持する波形となる。
【0055】
垂直転送レジスタ222の出力側には、信号発生論理部230の論理積回路232が設けられている。この論理積回路232は、隣接段のレジスタ出力SRk-1とSRk、のNAND演算するNAND回路と、その出力側に設けられた反転機能付きレベルシフタ(L/S)により構成されている。
【0056】
ここで、図2に示す中段のレジスタVSR7〜VSR9の出力SR7〜SR9から6行目の画素へ供給する選択信号GL7、容量信号SC7を作成する構成を拡大して表した図3を更に参照し、この中段のレジスタ出力に基づく選択信号GL7と、容量信号SC7の作成手順を説明する。レジスタVSR7とVSR8の出力が、対応する論理積回路232−7のNAND回路でNAND演算され、かつ反転機能付L/SによりそのNAND出力のレベルがシフトされ、またH,Lレベルを反転して出力する。得られた反転出力は図4にG7−8として示されており、論理積回路232−7で、レジスタVSR7とVSR8の出力のタイミングの違いに応じて論理積信号(G7−8)が得られる。また、レジスタVSR8とVSR9の出力が、対応する論理積回路232−8のNAND回路でNAND演算され、さらに、反転機能付L/SによりそのNAND出力のレベルがシフトされ、かつレベル反転されて出力される。得られるこの反転出力は、図4にG8−9で示されており、論理積回路232−8で、レジスタVSR8とVSR9の出力のタイミングの違いに応じて論理積信号(G8−9)が得られる。
【0057】
上記反転機能付きレベルシフタL/Sは、後段のNOR回路を経て選択ライン10に出力される選択信号のレベルが、対応する行の選択トランジスタTr1を確実にオンオフさせるために必要なレベルとなるように設けられている。具体的には、論理積回路232のNAND回路の出力のLレベルが0V、Hレベルが10Vであった場合に、Hレベルが−2V、Lレベルが10Vとなるようにシフト・レベル反転している。以上のようにして、論理積回路232−7及び232−8からは、図4のG7−8、G8−9のようなタイミングで論理積信号が出力される。
【0058】
論理積信号G7−8、G8−9は、論理制御ゲート228を経てNOR回路234,240にそれぞれ供給される。論理制御ゲート228は、CSV信号がHレベルであるから、論理積回路232−7からの出力G7−8と、論理積回路232−8からの出力G8−9が6行目の画素用のNOR回路234−7,240−7のそれぞれに供給されるように切り替え制御されている。
【0059】
6行目の画素に対して選択信号GL7を出力する選択信号用NOR回路234−7には、インバータ236−7で反転された論理積出力G7−8の反転信号と、8番目の論理積出力G8−9と、1水平走査(1H)期間の切り替わりタイミングでの選択信号の出力を禁止するためのイネーブル信号ENB(本実施形態の回路構成では実際には図4に示すような反転イネーブル信号XENB)とが供給される。
【0060】
したがって、この7番目のNOR回路234−7からは、3つの入力信号の全てがLレベルになるときだけ、Hレベル(10V)となるNOR演算信号が出力される。ここで、7番目の論理積回路232−7の出力G7−8の反転信号と、8番目の論理積回路232−8の出力G8−9のいずれもがLとなるのは、図4において出力G7−8がHレベルになってから、次に出力G8−9がHレベルとなるまでのCKVの半周期(1H期間)であり、さらに、XENB信号の1Hの最初と最後の期間以外の期間である。よって、XENB信号がLレベルとなったタイミングからHレベルに立ち上がるまでの期間、NOR回路234−7から、図4にGL7として示すようにHレベルの選択信号GL7が出力される。なお、XENB信号及びENB信号は、いずれも外部駆動ICから例えば0V、3Vの振幅で供給されるが、各NOR回路234に供給される前に、例えばレベルシフタL/Sによって、−2V、10Vの振幅の信号にシフトされている。
【0061】
容量信号を出力する7番目のNOR回路240−7には、容量信号固定部300からの全行に対して共通の出力と、論理積回路232−7の出力G7−8とが入力されている。上述のように、欠陥検査モードでは、欠陥検査用の外部ICから容量信号固定部300のセレクタ端子TscにVVDD電源が供給され、容量信号固定部300の出力はHレベルに固定される。
【0062】
このため、NOR回路240−7から出力される容量信号SC7は、Lレベルに固定され、6行目の画素の保持容量第2電極電位は、一定のLレベルに維持される。このため、対応する容量ライン12の保持容量SCは、データラインDLからスイッチングトランジスタTr1を介して供給されるデータ信号を、容量信号SC7との電位差として保持する。
【0063】
一方、通常動作モード(所定の欠陥検査以外の検査でも同様)において、セレクタ端子Tscは、GNDに接続されるため(又はフローティング)、容量信号固定部300からの出力は、Lレベルとなる。このため、NOR回路240−7の出力は、論理積回路232−7の出力G7−8がHレベルとなる期間、Lレベルとなる容量信号SC7を出力する(論理積回路232−7の出力の反転回路と同様に機能する)。
【0064】
通常動作モードにおいては、このように、容量信号SCが、LレベルからHレベルに変化することで、pチャネル型の素子駆動トランジスタTr2のゲート電位を上昇させ、この素子駆動トランジスタTr2をオフ制御する。容量信号SCは、そのLレベル(第1電圧レベルVsc1)期間が、各論理積回路232から出力のHレベル期間に等しく、1垂直走査期間の内の残りの期間がHレベル(第2電圧レベルVsc2)、即ち、素子駆動トランジスタTr2のオフ制御期間(EL素子の消灯期間)となる。つまり、各行のEL素子の消灯期間は、Vスタート信号STVのLレベル期間に対応しており、STVのLレベル期間(パルス幅)を調整することで消灯期間を調整することが可能となる。
【0065】
また、図4に示すように、次行の画素のための選択信号GL8は、GL7がHレベルとなった次の1水平走査期間にHレベルとなる。欠陥検査モードであれば容量信号SC8は、6行目の容量信号SC7と同様、常時Hレベルに固定される。通常動作モードであれば、論理積出力G8−9がHレベルの期間、次行の容量信号SC8は、Lレベルを維持し、論理積出力G8−9がLレベルとなったタイミングでHレベルとなり、8行目の各画素のEL素子を消灯させる。
【0066】
このように、セレクタ端子Tscが所定Lレベル(GND又はVVSS)又はフローティングに設定された時のみ、各行の容量ライン12には、行毎に1水平走査期間ずれ、かつ、それぞれ同じ期間、EL素子を消灯させるHレベルとなる容量信号(容量ライン制御信号)が出力される。このEL消灯期間(容量信号の昇圧期間)は、上記のようにVスタート信号STVによって可変であり、例えば2ms程度の長さとでき、EL素子の発光にちらつき(フリッカ)が生じない範囲で更に長くすることもでき、1垂直走査期間(1フレーム)中の16msの中で、人の目にフリッカとして認識される最長の時間である4ms程度まで延長可能である。外付ICによって、垂直帰線期間に全容量ライン12に対して消灯レベルとなるよう制御する場合、消灯期間として確保できる期間は900μs程度である。これに対し、内蔵ドライバによって容量ライン12に容量信号を作成することにより、行毎に各画素の素子駆動トランジスタTr2及びEL素子をオフ制御することが可能となり、長期間このオフ制御期間を設定することができ確実に残像を解消することが可能となる。
【0067】
以上説明したように、図2に示すようなVドライバの構成により、選択信号は、
GLs=Gs−(s+1) AND XG(s+1)−(s+2)
で表される論理演算により得られる。なお、ここでsは、画素の行数で1〜nの範囲となり、XGは、対応するG信号の反転信号を意味する。
容量信号は、通常動作モードの場合、
SCs=Gs−(s+1)の反転により得られる。
【0068】
また、図2の回路構成において、PVDD=8V、GND=0V、VVDD=10V、VVSS=−2V、CV=−2V等の電圧を用意し、容量ライン12及びゲートライン10に出力する容量信号SC、選択信号GLのいずれも、Hレベル=VVDD、Lレベル=VVSSに設定することができる。このような電圧関係とすることで、各画素の選択トランジスタTr1のオンオフ、素子駆動トランジスタTr2のオンオフ、EL素子の点灯、消灯を確実かつ正確に制御することが可能となる。
【0069】
なお、図2において、レジスタは、画素の行数n+2に等しいk段設けられている。また、1行目の画素の前行のダミー画素と、n行目の画素の次行のダミー画素に選択信号GL1、GLk−1、容量信号SC1、SCk−1が出力されている。このダミー画素は現実にパネル上に形成されていなくとも良い。レジスタがk段設けられているのは、図2の回路構成では上述のように、s−1〜s+1までの合計3段のレジスタ出力を用いてs番目の出力(s−1行画素用出力)を作成するためである。
【0070】
(実施形態2)
次に、実施形態2として、容量信号を制御するための他の態様について、さらに図5を参照して説明する。実施形態1との差異は、実施形態2では、容量信号固定部300の他に、容量信号の出力電圧を決定する容量信号出力部の電源電圧をモードに応じて設定可能としたことである。具体的には、レベル設定部302を備えることでレベル設定を実現している。
【0071】
レベル設定部302は、レベル設定用端子Tv3pにより構成できる。このレベル設定用端子Tv3pは、容量信号出力部(論理回路240)の低圧側電源配線に保護回路を介して接続されている。所定の欠陥検査時には、この電源制御端子Tv3pを任意のレベル設定用電源(外部検査用電源)V3Pに接続することで、論理回路240にはその低圧側電源として、この検査用電源V3Pが供給される。なお、欠陥検査時において、容量信号固定部300は、上記実施形態1と同様、通常時は交流駆動される容量信号の電圧レベルをHレベル,Lレベルの一方(ここではLレベル)に固定し、かつ、レベル設定部302が、この容量信号の固定電圧レベルを上記電源制御端子Tv3pに供給する検査用電源に応じたレベルに制御する。
【0072】
検査用電源V3Pは、画素回路内の容量の微少なばらつき等についてもこれを検査回路が精度良く検出することが可能な任意の電圧に設定でき、画素回路構成数と、検査不良レベルに応じて最適化を行う。例えば、一般に入力ビデオ信号と同電位か、PVDDと同電位とすることができる。
【0073】
また、図5に示す構成では、電源制御端子Tv3pの他に、パネル110上に内蔵されるH,Vドライバ210、220等の回路と共通の下側電源VEEと、電源制御端子Tv3pとの間に、更にスイッチ素子340が設けられている。スイッチ素子340は、例えば、スイッチ素子320と同様、nチャネル型薄膜トランジスタ(TFT)によって構成され、画素回路などと同時に形成可能である。このTFT340のゲート電極は、セレクタ端子Tscから容量信号作成部への信号配線経路に接続されている。具体的には、このゲート電極は、セレクタ端子Tscに保護回路を介して接続されたレベルシフタ320の出力側に設けられたインバータ330に接続されており、図5では、2つ直列接続されたインバータの内の最初のインバータの出力に接続されている。また、スイッチ素子340のソース又はドレインの一方は、電源VEEに接続され、他方は、容量信号作成部の出力部(ここではNOR回路240からなる論理回路)の低圧側電源ラインと、電源制御端子Tvp3とに接続されている。
【0074】
実施形態1において説明したように、所定の欠陥検査モードの場合、セレクタ端子TscにはVVDDが接続される。このため、スイッチ素子340のゲートには、インバータで反転され、所定基準に対してVVDDと逆極性のいわゆるLレベルの電圧が印加される。上記の通りスイッチ素子340は、nチャネル型TFTから構成されているので、Lレベル電圧がゲート電極に印加されることでオフする。すなわち、所定の欠陥検査モードとなって、セレクタ端子Tscに高レベルの電源VVDDが接続されるときのみ、スイッチ素子340がオフし、容量信号出力部(論理回路240)の低圧側電源ラインは、通常動作時にはスイッチ素子340を介して接続される電源VEEから切り離される。そして、このとき、保護回路を介して電流制御端子Tvp3に供給される検査用電源V3Pが、論理回路240の下側電源として供給される。
【0075】
また、通常動作時など、容量制御ラインを交流駆動する場合には、レベルシフタ320への入力電圧は、VVSS又はGNDに応じたLレベルであり、スイッチ素子340のゲートに印加される電圧はHレベルとなり、スイッチ素子340はオン状態を維持する。よって、特別な切り替え信号を作成することなく、通常動作時などは、スイッチ素子340を介し、論理回路240の下側電源として、他の論理回路の下側電源と同じ電源VEEを供給することが可能となっている。
【0076】
ここで、画素回路の欠陥検査に際し、各画素回路の特性ばらつきは、画素の容量値を検出することで測定することができる。一例として、図1に示す選択トランジスタTr1をオンさせ、検査用データをデータライン14に出力し、そのときの容量値をデータライン14を介して外部回路で読み出す。この際、論理回路240の出力、すなわち容量制御ライン12の電圧を検査装置の特性に応じて十分低い検査用電圧V3Pとしておくことで、画素の保持容量Csに十分な量の電荷を充電できる。特にpチャネルTFTで構成されている素子駆動トランジスタTr2をオンさせるに十分な低いレベルの検査用データを選択トランジスタTr1を介して素子駆動トランジスタTr2のゲートに印加する場合にも、容量制御ライン12を検査用データよりも十分低い電圧に維持することで、保持容量Csに正確に検査用データを書き込むことができる。さらに、十分な電荷量を保持容量Csに供給できるため、例えば上記のようにデータライン14を介して保持電荷量に応じた電圧を検出する際の精度を高めることが可能となる。
【0077】
固定される容量信号の設定しうる電圧は、容量信号出力部が動作可能であって、かつ検査用電圧V3Pとして供給可能な範囲内に任意に設定でき、欠陥検査の条件設定の自由度が向上する。また、この検査用電圧V3Pを複数種類設定して、電圧を変更して検査をすれば、測定条件を広範囲に設定することができ、画素回路の構成に伴う寄生容量の影響を低減して、高精度の(欠陥検査の一環として)容量値測定を実行できる。
【0078】
なお、本実施形態2においても、上記実施形態1と同様に、通常動作時及び上記所定検査以外の検査の際には、容量信号固定部300による容量信号の固定制御は解除し、容量ラインは交流駆動される。また、その際の出力電圧レベルの低圧側(Lレベル)は、その際に容量信号出力部に供給される下側電源となり、これは、他の内蔵回路における低圧側電源の電圧レベル(VEE)とすることができる。
【0079】
(実施形態3)
次に、実施形態3について説明する。実施形態3では、垂直転送レジスタ222の各レジスタからの出力に基づいて実施形態1と同様な選択信号GL及び容量信号SCを作成するためのより簡易な回路構成を備え、かつ、所定検査時には容量信号SCの交流駆動を停止し、さらにこの容量信号SCを実施形態2と同様に任意の設定電圧に固定する構成を備える。
【0080】
具体的には図6に示すように以下の構成を備える。入力される垂直スタート信号STVを垂直転送レジスタ222の各レジスタVSRが転送し、かつ各レジスタVSRのデータ入出力方向が、転送制御ゲート224によって制御される点は、上記図2の構成と共通する。相違する点は、図2の論理制御ゲート228、論理積回路232が省略されている点、そして、容量ライン12に出力する容量信号の作成部がNOR回路250に簡略化(通常動作時にはインバータとして動作)されている点、選択信号作成部の構成(論理)である。また、図2では、ダミー画素が、パネルの最上行及び最下行に設けられており、これらの行に対しても選択信号GL、容量信号SCを作成して出力しているが、図6の構成例では、このようなダミー画素が上下2行ずつ設けられている。このため、1行目の画素用のレジスタVSR1の前段には、ダミー用レジスタVSRd1、VSRd2が設けられている。
【0081】
また、本実施形態3では、容量信号の作成部を構成するNOR回路250において、その一方の入力端に対応する1つ前のレジスタからの非反転出力が供給され、他方の入力端には、容量信号固定部300からの容量固定制御信号が供給されている。実施形態1,2と同様、画素回路の欠陥検査モードや、残像検査モードの時は、制御端子TscにVVDDなどの高電圧電源が供給され、この電源電圧がHレベル信号として、容量制御用の論理回路であるNOR回路250に入力される。よって、この場合、NOR回路250からの出力は、Lレベルに固定される。さらに、レベル設定部302を備える。つまり、外部電源に接続可能なレベル設定用端子Tv3pを備え、この端子Tv3pは、容量信号出力部であるNOR回路250の下側電源に接続されている。従って、残像検査などにおいて、NOR回路250の出力が固定される際、その出力の固定Lレベルが、そのとき端子Tv3pに接続される検査用の電源電圧に応じた電圧レベルに制御される。
【0082】
図6の回路の全体構成及びその動作は以下の通りである。転送方向制御信号CSVがHレベルのとき、1番目のダミー用レジスタVSRd1の入力端子inにVスタート信号STVが供給され、レジスタVSRd1は、これを垂直クロックCKV1の立ち上がりで取り込んで出力端子outから出力する。レジスタVSRd1からの出力SRd1は、2番目のダミー用レジスタVSRd2に入力され、レジスタVSRd2は、CKV1の次の立ち下がりタイミング(CKV2の立ち上がりタイミング)で、この出力SRd1を取り込んで、出力端子outからSRd2を出力する。レジスタVSR1の入力端子inには、上記レジスタVSRd2の出力SRd2が供給され、レジスタVSR1は、CKV1の次の立ち上がりタイミングで出力SRd2を取り込み、出力端子outからSR1を出力する。レジスタVSR1〜VSRnは、実際の画素に選択信号GL1〜GLn及び容量信号SC1〜SCnを出力するためのレジスタであり、レジスタVSRnの後段には、ダミー画素に対応するVSRd3及びVSRd4が設けられているが、いずれも、順次、CKV1の立ち上がり又は立ち下がりに従って前段のレジスタの出力を取り込んで後段レジスタへ出力する。
【0083】
n段目のレジスタVSRnへの入力ラインとn行目の容量ラインSCnとの間には容量信号作成部として、上述のようにNOR回路250が設けられている。NOR回路250の第1入力には上記レジスタVSRn-1の出力信号が供給され、第2入力に容量信号固定部300からの制御信号が供給されている。
【0084】
通常表示動作時には、端子Tscに供給される電源VVSS又はGNDに応じて、容量信号固定部300から、NOR回路250の第2入力には、Lレベルの制御信号が供給される。よって、NOR回路250は、実質的には、その第1入力に供給されるレジスタVSRn-1の出力信号SRn-1を反転するインバータとして機能し、NOR回路250から対応する容量ラインSCnには、レジスタ出力信号SRn−1の反転信号が、n行目の画素の容量信号SCnとして出力される。
【0085】
ここで、本実施形態において、容量信号の電圧レベルを決定する出力部に相当するNOR回路250では、Hレベル用電源としてVVDDが供給されている。また、Lレベル用電源(低圧側電源)として、通常動作時にはスイッチ素子340を介して電源VEEが供給され、所定の検査時には、電源制御端子Tv3pに接続される検査用電源V3Pが供給される。よって、通常動作時において、NOR回路250から出力される容量信号SCのLレベル(第1電圧レベルVsc1)は、VEEと等しい電圧レベル(例えば−2V)となり、Hレベル(第2電位Vsc2)は、VVDDと同じ、例えば10Vとなる。また、所定検査時には、容量信号SCは所定電圧に固定され、かつその電圧値は、検査用電源の電圧V3Pとなる。電圧V3Pは、対象回路構成に対し、事前に最適化された値を用いることが望ましい。
【0086】
次に、選択信号作成部260について説明する。本実施形態では、選択信号作成部260は、レジスタVSRn(その出力)と選択ライン10nとの間に設けられ、論理回路によって構成されている。
【0087】
具体的には、この選択信号作成部260は、インバータ261、NOR回路262、インバータ264及び266を有する。NOR回路262の第1入力端には、レジスタVSRnの出力SRnが供給され、第2入力端にはインバータ261を介してレジスタVSRnへの入力信号の反転信号(XSRn−1)が供給され、第3入力端には、イネーブル信号の反転信号XENBが供給されている。よって、NOR回路262は、レジスタ出力SRnと、XSRn−1、反転イネーブル信号XENBのNOR演算を行う。インバータ264は、NOR回路262の出力を反転し、インバータ266が、このインバータ264の出力をさらに反転し、これをn行目の画素の選択ライン10に供給する。NOR回路262、インバータ264及び266は、全体として、出力SRn−1と出力SRnのNOR演算をするNORゲートを構成し、NOR演算結果をn行目の選択ライン10に選択信号GLnとして出力する。なお、インバータ264は、図2において論理積回路232の出力側に設けられている反転機能付きのレベルシフタを採用し、出力の極性を反転すると共に信号の電圧レベルを必要に応じて電圧レベルへとシフトし、これをインバータ266に出力してもよい。
【0088】
1行目のレジスタVSR1の入力は、前段レジスタであるダミー用のレジスタVSRd2の出力SRd2であり、この出力SRd2は、NOR回路250で反転され(通常動作時)、1行目の画素の容量信号SC1として容量ライン12に出力されている。また、1行目の選択信号用論理回路260は、レジスタVSR1の出力SRd2の反転信号XSRd2と、レジスタVSR1の出力SR1とのNOR演算の結果を1行目の選択ライン10に選択信号GL1として出力している。
【0089】
以上のように、図6のようなVドライバの回路構成によっても、Vスタート信号STVのLレベル期間に応じた期間が、容量信号SCnのHレベル、即ち対応する行の画素のEL素子の消灯期間となる。よって、実施形態2の回路構成でも、Vスタート信号STVの調整により、行毎に、EL素子の消灯及び素子駆動トランジスタTr2のオフ制御を実行することが可能となる。また、上述のように、図2の回路構成に比べて転送ゲートや論理回路の省略が可能となっており、Vドライバ220を最小限の回路素子数で構成でき、Vドライバの面積を小さくすることが可能となっている。パネル上における回路面積低減が強く求められる小型表示装置、例えば電子ビューファインダー(EVF)等では、パネル上に内蔵される回路素子面積を削減する必要がある。したがって、実施形態2に説明したような構成は、このEVFなどの表示装置用として有利であり、またこの構成を採用することにより消費電力の低減を図ることも可能となる。
【0090】
図8は、上記図6において具体的に説明した回路構成をより一般化した場合の論理回路構成を示し、図9は、図8に示す構成でのタイミングチャートである。ここで、図8の回路構成においても、図2の転送制御ゲート224と同様の転送制御ゲートは存在するが、転送方向制御信号CSVがHレベルであって、レジスタVSRn−1からVSRnに向かってデータ(Vスタート信号STV)が転送される場合を例に挙げ、図8では図示を省略している。なお、容量信号作成部(NOR回路250)、容量信号固定部300、固定容量信号のレベル制御のための構成、動作はいずれも図6及び図7と同様である。
【0091】
図8では、Vドライバの中間段部分として、レジスタVSR6〜VSR8とその出力を用いて選択信号GL7〜GL9及び容量信号SC7〜SC9を作成する信号作成部を示している。スタート信号STVは、垂直クロックCKVに従って順次レジスタに転送される。前段レジスタVSR5の出力SR5が、レジスタVSR6に入力されると、レジスタVSR6は、CKVに応じてこの出力SR5を取り込み、SR6を出力する。出力SR6は、7行目の選択ライン用の論理積回路280に供給され、またNOR回路250の第1入力に供給される。通常動作時、容量信号固定部300からLレベル信号がNOR回路250の第2入力に供給されている。よって、第1入力に供給される上記出力SR6に対するインバータとして機能し出力SR6のH,Lレベルを反転する。また、例えばこの出力SR6のHレベルを10V(VVDD)、Lレベルが−2V(VEE)となるようレベルシフトし、得られた信号を容量信号SC7として、7行目の画素の容量ラインに出力する。
【0092】
7行目の選択信号作成回路(選択信号用論理積回路)280は、インバータ281、NAND回路282及びインバータ284を有する。NAND回路282の第1入力には、レジスタVSR6の出力SR6が供給され、第2入力には、インバータ281を介して次段のシフトレジスタVSR7の出力SR7の反転出力XSR8が供給され、第3入力にはイネーブル信号が供給される。NAND回路282は、この3つの入力のNAND演算を行い、演算出力をインバータ284が極性反転する。従って、出力SR6と、反転出力XSR7のいずれもがHレベルとなり、かつENBが立ち上がって各選択ラインへの選択信号の許可された期間にHレベルとなる選択信号GL7が、7行目の画素の選択ラインに出力される。なお、論理積回路280から出力される選択信号GLのレベルが各画素の選択トランジスタを十分駆動できるようにするため、レジスタVSRnから対応する論理積回路280の経路、又は回路280内には、レジスタ出力SRnのHレベル、Lレベルを、それぞれ10V、−2Vとするためのレベルシフタが設けられていることが必要である。
【0093】
以上のように、図8のような論理回路構成によって、上記図6に示す具体的な回路構成と同様、通常動作時には、各行の容量ラインに、Vスタート信号STVのHレベル期間に応じた期間Hレベルとなる容量信号SCnを出力することができる。また、各選択ライン10には、1水平走査期間毎に選択信号を出力し、対応する画素に表示内容に応じたデータ信号を書き込むと共に、容量ライン12に対し上記のように容量信号SCを出力し、EL素子の消灯制御及び素子駆動トランジスタTr2のオフ制御を実行することができる。
【0094】
(実施形態4)
上記実施形態では、EL素子を各画素の表示画素として用いたEL表示装置の場合における容量ラインの制御構成を例に説明したが、本発明は液晶表示装置についても適用することができる。以下、実施形態4として、液晶表示装置への適用例を図10を参照して説明する。
【0095】
各画素の表示素子として、EL素子を用い場合、特に有機EL素子は、電流駆動型素子であってダイオード構造であるため、陽極から陰極に向けて一方向に表示データに応じた電流を流すことで発光表示が行われる。上記実施形態1〜実施形態3において、容量ライン512を交流駆動するのは、保持容量Csを介してこの容量ライン12に接続された素子駆動トランジスタTr2を周期的にオフさせるためである。そして、画素の欠陥検査の際に、この容量ライン12への交流信号出力を停止して出力電圧を固定電圧に維持する。
【0096】
一方、本実施形態4に係る液晶表示装置(以下LCD)では、表示素子として、電圧駆動型の液晶素子(Clc)が採用される。このLCDでは、液晶の焼き付き防止のために液晶を交流駆動することが知られている。LCDの内、画素毎の高精度な制御が可能なアクティブマトリクス型LCDでは、各画素で液晶を個別に制御するための画素トランジスタTr11と、このトランジスタTr11に対して液晶素子と並列接続され、所定期間、液晶に印加する電圧を保持するための保持容量Csと、を備える。そして、このアクティブマトリクス型LCDにおいて、焼き付き防止のために液晶を交流駆動を交流駆動する場合には、各画素の保持容量Csに接続された容量ライン512に出力される容量信号を周期的に交流駆動する方法が存在する。この方法が採用されている場合に、各画素の欠陥検査を実行すると、検査中に容量ライン512に出力される容量信号が変動し、上記実施形態と同様、各画素の容量値を正確に測定することが困難となる。したがって、高精度な欠陥検査を実現するため、検査時には、選択的に容量信号を所定レベルに固定できることが望まれる。さらに、各画素回路を駆動するためのHドライバ410及びVドライバ420を表示部400の各画素TFTと同じ基板に内蔵形成する場合、検査時に容量ライン512に出力する容量信号の電圧レベルを固定するための構成を組み込むことが必要となる。
【0097】
そこで、本実施形態4では、ドライバ内蔵型のアクティブマトリクス型LCDにおいて、例えば実施形態1と同様の構成の容量信号固定部600を設け、さらに図10には示していないが図4と同様なレベル設定部を基板上に備けることで、画素の欠陥検査時に容量ライン514に出力する容量信号の電圧レベルを固定することを可能としている。
【0098】
以下、詳しく説明する。まず、LCDでは、一対の基板間に封入された液晶層の配向状態を、各基板の液晶側にそれぞれ形成された第1電極と第2電極とに印加する電圧を、制御することで表示を行う。液晶分子は、印加される電圧の極性と関係なく、その絶対値に応じて配向状態が決まり、いわゆる表示の焼き付きを防止する観点から、印加電圧を周期的に極性反転しても、絶対値が等しければ同一の表示を維持できる。そこで、LCDでは、液晶層への印加電圧極性を周期的に反転する極性反転駆動、いわゆる交流駆動が採用される。この液晶の交流駆動方法としては、各画素の液晶に印加する電圧の極性を、フレーム又はフィールド期間毎に反転するフレーム又はフィールド反転駆動方法、1ライン毎(1水平走査期間毎に)に反転するライン反転駆動方法、1画素毎に反転させるドット反転駆動方法が存在する。
【0099】
上記アクティブマトリクス型LCDでは、第1基板側に、画素毎に液晶を駆動するための第1電極として、画素毎に個別パターンの画素電極が形成され、第1基板と間に液晶層を挟んで対向配置される第2基板側には、各画素に対して共通の共通電極(対向電極)が形成される。
【0100】
第1基板には、上記画素電極に接続される画素トランジスタTr11及び保持容量Csが形成されている。さらに、第1基板にはこれらの画素に表示データ信号を供給するためのデータライン514、各画素トランジスタTr11を選択する選択ライン(ゲートライン)510、各画素の保持容量Csの一方の電極に接続された容量ライン512(保持容量Cs他方の電極は、画素電極に接続されている)が形成されている。
【0101】
また、本実施形態では、同じ第1基板上の表示部400の周辺領域に、画素回路を制御駆動するためのHドライバ410及びVドライバ420が形成されている。
【0102】
画素トランジスタTr11は、TFTで構成され、ここでは、図10に示すようにnチャネル型TFTが用いられている。また、内蔵ドライバ(Hドライバ410、Vドライバ420)は、上記画素トランジスタTr11と基本的に同一工程で製造可能なTFTによって構成されており、より具体的には、nチャネル型TFTと、pチャネル型TFTと、が用いられ、多くの回路ブロックがCMOS構造で設けられている。
【0103】
アクティブマトリクス型LCDにおいて、上述のような様々な周期で行われる液晶の極性反転駆動は、基本的には、各画素にデータライン514から供給する表示データ信号の極性を所定周期で反転させることで実行する。さらにこの表示データ信号Vdataの極性反転駆動と併せ、共通電極電圧及び容量電極電圧(容量ライン電圧)の一方又は両方を表示データ信号の基準に対する極性と逆極性に反転駆動が行われる。このように共通電極(Vcom)又は容量電極(Vsc)の両方又は一方を交流駆動することで、表示データ信号の極性反転後の振幅を小さくしつつ、画素の液晶容量Clcを確実に交流駆動し、かつ一定期間、確実に保持容量Csに表示データに応じた電荷を保持することができる。なお、大面積でかつITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの導電性透明金属酸化物が用いられる共通電極は、多くの金属導電層に用いられるAlやCu等と比較して高抵抗である。従って、共通電極の電圧の極性反転周期が短くなると(交流駆動の周波数が高くなると)、消費電力が高まる。そこで、一層の低消費電力化のために表示データ信号と容量信号のみ交流駆動することもできる。
【0104】
本実施形態4では、共通電極電圧を交流駆動するか否かにかかわらず、容量信号を交流する場合に適用することができる。完成したLCDに対して工場出荷前に表示欠陥検査を行う場合、各画素を選択して検査用データを書き込み、そのときの各画素での容量値の変化を電圧信号としてデータラインなどから読み出す。よって、容量ラインに印加される容量信号の電圧が、検査時に交流駆動によって変動すると、保持容量Csの電極電圧が変動してしまい、十分な検査精度が得られない。そこで、欠陥検査時には、容量信号の交流駆動を停止し、容量ラインに出力される容量信号電圧を固定することが望ましい。特に、内蔵ドライバを組み込んだ場合には、表示部は常に内蔵ドライバの制御に従ってしか動作せず、上述の実施形態のように、LCDのTFTが形成されるTFTアレイ基板(ここでは第1基板)に容量信号固定部600を形成することが必要である。
【0105】
LCDのHドライバ410、Vドライバ420の回路構成は、上述のEL表示装置のドライバと基本的な機能は共通する。すなわち、Hドライバ410は、水平スタート信号STHに基づいて、列毎に設けられたデータライン514に、対応する画素の表示内容に応じた表示データ信号Vdataを出力する。
【0106】
Vドライバ420は、垂直スタート信号STVに基づいて表示部400でマトリクス配置されている各画素を行毎に選択するための選択信号を作成して行毎に設けられた選択ライン(ゲートライン)510に順次出力し、各画素の保持容量Csに接続された容量ライン512に容量信号Vscを出力する。
【0107】
Vドライバ420は、図2、図6,図8等に示すように、垂直スタート信号STVを順次転送するVシフトレジスタ(VSR)と、レジスタ出力SRに基づいて選択信号を作成し、また容量信号を作成する信号作成部を備える。選択信号の波形及び出力タイミングは、例えば図4,図7,図9などに示す選択信号GLと同様でよく、選択信号作成部の論理構成は、上記図2,図6,図8等と同様の構成を採用できる。一方、容量信号作成部は、例えば、容量信号を行毎に極性反転する場合には、反転周期が1H(1水平走査期間)となる論理構成を用いる。
【0108】
なお、画素毎に極性反転するドット反転駆動を採用した場合において、容量信号も画素毎(行方向に隣接する画素毎)に異なる極性とすることが効果的である。一方で、表示データ信号を保持容量に書き込んだ後、次に新しい表示データ信号を書き込むまでの期間には、できるだけ保持したデータ信号を失わないようにする観点から、保持容量電極電圧は変動しないことが好ましい。そこで、ドット反転の場合、容量ライン512は、1行当たり2本設け、その内の一方の容量ライン(512o)は、奇数列の画素の保持容量Csに接続し、他方の容量ライン(512e)は、奇数列の画素と逆極性の表示データ信号が供給される偶数列の画素の保持容量Csに接続する。そして、Vドライバ420のこの容量信号作成部の論理部は、奇数列用容量ラインと、偶数列用容量ラインに対して、それぞれ行毎に極性反転タイミングの設定された容量信号を作成する。
【0109】
図11は、容量ラインを交流駆動する場合の通常表示動作時における1画素について着目した場合の各信号の波形の一例を示している。各行に出力される選択信号は、1水平走査期間毎に対応する行の画素トランジスタTr11をオンさせるレベル(ここではHレベル)となる。このとき対応するデータライン514には、図11の例では、同一画素について1フィールド毎に極性の反転された表示データ信号Vdataが出力されている。
【0110】
選択信号がLレベルからHレベル(選択レベル)に変化して画素トランジスタTr11がオンし、表示データ信号がトランジスタTr11のドレインソース間を介して画素電極と、保持容量の一方の電極に印加される。次に、選択信号がHレベルからLレベルに立ち下がると、画素トランジスタTr11は、オフし、保持容量Csへの充電は停止し、画素電極に印加される電圧Vpが決定する。容量信号は、画素電極電圧が決定するまでは、一定電圧に維持され、決定後(トランジスタTr11のオフ後)、基準電圧(ここでは中心電圧Vc)に対する極性が反転する。この例では、表示データ信号のVcに対する極性がHレベルの時、トランジスタTr11がオフした後に、容量信号VscがLレベルからHレベルに変化する。逆に、データ信号の極性がLレベルの時は逆にトランジスタTr11がオフした後に、HレベルからLレベルに変化する。書き込んだ表示データ信号と同じ極性となるように容量信号Vscを変化させることで、図11のように、容量信号Vscの変化に応じて保持容量Csに保持された表示データ電圧Vpをレベルシフトさせることが可能となっている。従って、表示データ信号Vdataの振幅を最小限に抑えつつも、最終的に各画素において液晶容量Clcに印加される表示データ電圧Vpを大きくすることが可能となっている。
【0111】
このような構成において、表示欠陥の検査を行う場合、通常通りに各画素を駆動すると、画素トランジスタTr11をオンさせて、検査用データを保持容量Csに書き込んだ後に、容量信号Vscのレベルが変化する。つまり、書き込んだ検査データをデータラインを介して読み出している際に、画素電極電圧が大きく変動することとなり、検査精度の低下を招きやすい。従って、検査時には、この容量信号のレベル変化(交流駆動)を停止し、また、画素電極電圧を容量ライン512を介して検査精度をより高めることの可能な電圧に設定できることが好適である。
【0112】
このように容量ラインが交流駆動される場合において、容量信号作成部は、図11のような波形の容量信号は、Vシフトレジスタ等からの出力を論理演算をすることで作成できる。単純に所定レジスタ出力の反転することで容量信号を作成できる場合もある。そこで、本実施形態においても、容量信号の出力段に論理回路を設け、また、図2等と同様の構成の容量信号固定部600を設け、容量信号の出力回路(図2の論理回路240等)に対し、その出力レベルを要求に応じて固定するための容量固定制御信号を供給する。これにより、表示装置の通常表示時には容量信号の交流出力を制限せず、一方、工場出荷時など、表示パネルの欠陥検査を行う際には、容量信号の電圧レベルを所定レベルに固定することができる。なお、最終論理回路の入力に容量固定制御信号を入力する構成に限らず、別途出力電圧切り替え専用のTFTをドライバと同時に基板上に形成し、これを容量ライン512に接続し、検査時など要求に応じてTFTを動作させ、容量信号の電圧レベルを一定電圧の電源に接続する構成を採用しても良い。
【0113】
また、図2と同様な構成のレベル設定部を設け、容量信号固定時の容量信号の電圧レベルを設定用端子Tv3pに接続する電源V3Pによって任意のレベルに設定することができる。
【0114】
以上各実施形態において、固定制御用端子Tsc及びレベル設定用端子Tv3pがそれぞれ保護回路を介して容量信号作成部の対応する回路に接続されているのは、主として、これらの端子から静電気ノイズなどが侵入し、パネル上の回路を静電破壊させることを防止するためである。
【図面の簡単な説明】
【0115】
【図1】本発明の実施形態に係る発光表示装置の概略等価回路を示す説明図である。
【図2】実施形態1に係るVドライバの回路構成の一例を示す図である。
【図3】図2の構成の一部を拡大した図である。
【図4】図2の回路構成の動作を示すタイミングチャートである。
【図5】実施形態2に係るVドライバの回路構成の一例を示す図である。
【図6】実施形態3に係るVドライバの回路構成の一例を示す図である。
【図7】図6の回路構成の動作を示すタイミングチャートである。
【図8】図6の回路構成を一般化した論理回路構成を説明する図である。
【図9】図8の回路構成の動作を示すタイミングチャートである。
【図10】本発明の実施形態に係る液晶表示装置の概略等価回路を示す説明図である。
【図11】図10の回路構成の通常表示動作時の駆動波形を示す図である。
【図12】従来の発光表示装置の1画素についての等価回路を示す図である。
【符号の説明】
【0116】
10 選択ライン、12 容量ライン、14 データライン、16 電源ライン、100 表示部、110 パネル基板、200 ドライバ(周辺駆動回路)、210 Hドライバ、220 Vドライバ、222 垂直転送レジスタ、224 転送制御ゲート、228 論理制御ゲート、230 信号発生論理部、232 論理積回路、234 選択ライン用NOR回路、240,250 容量ライン用NOR回路、260,280 選択信号作成部(選択信号用論理積回路)、300,600 容量信号固定部、302 レベル設定部。
【技術分野】
【0001】
本発明は、各画素の表示素子として、例えば有機EL素子などを用いた表示装置の検査に関する。
【背景技術】
【0002】
各画素の表示素子として、電流駆動型の発光素子である有機EL素子を用いた表示装置が知られており、特に各画素に設けられた有機EL素子を画素毎に個別に駆動するためのトランジスタ(薄膜トランジスタ:TFT)を各画素に備えるいわゆるアクティブマトリクス型表示装置の開発が進んでいる。
【0003】
このようなアクティブマトリクス型表示装置において、水平走査方向(行方向)にゲートラインGL、垂直走査方向(列方向)はデータラインDLおよび電源ラインPLが設けられ、これらによって画素が定義される。各画素の等価回路としては、図12に示すようなものが知られており、各画素は、nチャネル型TFTからなる選択トランジスタTs、保持容量Cs、pチャネル型TFTからなる素子駆動トランジスタTd、有機EL素子ELを有する。選択トランジスタTsは、そのドレインが垂直走査方向に並んだ各画素に対してデータ電圧を供給するデータラインDLに接続され、そのゲートは水平走査方向に並んだ画素を選択するゲートラインGL接続され、そのソースは、素子駆動トランジスタTdのゲートに接続されている。
【0004】
また、素子駆動トランジスタTdは、そのソースが電源ラインPLに接続され、ドレインは有機EL素子ELのアノードに接続されている。なお、この有機EL素子ELのカソードは、各画素共通に形成され、カソード電源CVに接続されている。また、素子駆動トランジスタTdのゲート及び選択トランジスタTsのソースとの間には、保持容量Csの一方の電極が接続され、この保持容量Csの他方の電極は、例えばグランドなどの一定電圧の電源に接続されている。
【0005】
このような回路において、ゲートラインGLがHレベルになると、選択トランジスタTsがオンになりデータラインDLのデータ電圧が、選択トランジスタTsを介して素子駆動トランジスタTdのゲートに供給され、保持容量Csにデータ電圧に応じた電圧が保持される。これによって、素子駆動トランジスタTdがそのゲート電圧(保持容量Csに保持された電圧)に応じた駆動電流を流し、ゲートラインGLがLレベルになっても、保持容量Csに保持された電圧に応じて、素子駆動トランジスタTdは有機EL素子ELに駆動電源PVDDに接続された電源ラインPLからの駆動電流を供給し、有機EL素子ELは、この駆動電流に応じた強度で発光する。
【0006】
なお、本発明に関連する文献としては、下記特許文献1及び特許文献2が挙げられる。
【0007】
【特許文献1】特開平11−24604号
【特許文献2】特開2003−150127号
【発明の開示】
【発明が解決しようとする課題】
【0008】
上記有機EL素子は、電流の供給・停止に対する応答性が非常に良く、本質的には残像が発生し難いにも拘わらず、上述のような画素回路を用いる表示装置において、残像が発生し、表示品質が劣化するという問題がある。これは、pチャネル型の素子駆動トランジスタのヒステリシスに起因していると考えられる。すなわち、素子駆動トランジスタは、保持容量に保持されゲートに供給されるデータ電圧に応じ、電源Pvddからの駆動電流をほぼ1フレーム期間にわたって流し、次のデータ電圧が保持容量Csに書き込まれることで、次のフレーム期間、新たなデータ電圧に応じた駆動電流を流す。このように1フレーム期間中素子駆動トランジスタTdは、同一の電流を流し続けるため、その状態が記憶され、次のデータ電圧が供給された場合にも、前に書き込まれたデータ電圧の影響が残ってしまう。この現象は、データ電圧が中間レベルの場合に顕著となり、また、データ電圧の変化の大きい動画を表示する場合に特に問題となる。
【0009】
そこで、本発明では、このような残像の発生の改善を図る。
【0010】
また、本発明では、交流駆動される容量ラインを制御することで表示領域における検査精度を維持し、又は精度向上を図る。
【課題を解決するための手段】
【0011】
本発明は、マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、前記第2電極は、容量ラインに接続される。前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、前記垂直方向駆動部は、前記容量ラインに対し、所定の交流信号を容量信号として出力する容量信号作成部を備え、前記容量信号固定部は、前記容量信号作成部から出力される前記容量信号を選択的に、直流レベルに固定する。
【0012】
また本発明の他の態様では、マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、第2電極は、容量ラインに接続され、前記表示領域の水平走査方向には、対応する画素の画素トランジスタを選択するための選択ラインと、前記保持容量の前記第2電極の電位を制御する容量ラインとが延在形成され、前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、前記垂直方向駆動部は、1垂直走査期間の開始タイミングを示す垂直スタート信号に基づき、対応する行の前記画素トランジスタを選択するため前記選択ラインに順次出力する選択信号と、前記垂直スタート信号に基づき1水平走査期間中に第1電圧レベル期間と第2電圧レベル期間が設定され、前記容量ラインに順次出力される容量信号と、を作成し、前記容量信号固定部は、前記垂直方向駆動部から出力される前記容量信号を選択的に直流レベルに固定する。
【0013】
本発明の他の態様では、上記表示装置において、前記容量信号作成部は、前記容量ラインに前記容量信号を出力するための論理回路を有し、前記論理回路の1つの入力端には、前記容量信号固定部からの所定レベルの固定制御信号が供給され、該固定制御信号に応じて前記論理回路からの前記容量信号の出力レベルが固定される。
【0014】
本発明の他の態様では、上記表示装置において、さらに、前記容量信号作成部から出力される前記容量信号の前記電圧レベルを設定するレベル設定部を備える。
【0015】
本発明の他の態様では、このレベル設定部は、前記容量信号固定部から固定制御信号が出力されることを検出して、前記容量信号作成部の容量信号出力部で該容量信号の電圧値を決定するための出力部電源電圧のレベルを設定することができる。
【0016】
また、上記前記レベル設定部は、レベル設定用端子を有し、該レベル設定用端子に接続される設定用電源に応じて前記容量信号の前記電圧レベルを設定することができる。
【0017】
本発明の他の態様では、前記容量信号固定部は、固定制御用端子を有し、該固定制御用端子に接続される電源電圧に応じて前記容量信号の直流レベルへの固定制御を行う。
【0018】
また、本発明の他の態様では、前記容量信号固定部は、前記表示領域における動作検査モードに際し、前記容量信号のレベルを固定することができる。
【発明の効果】
【0019】
以上のように本発明によれば、各画素に設けられた保持容量に接続された容量ラインに出力され、交流駆動される容量信号を、選択的に固定できる。すなわち、製品の工場出荷前等において、画素の形成された表示パネルに対して欠陥検査を行う場合など、必要に応じて容量信号を固定することができる。上記検査時には各画素の非常に小さい容量値のバラツキなどを検査する。従って、検査時に容量信号のレベルが大きく変動してしまうと、測定対象である各画素の容量値の変動が大きく、精度良く微小な容量変化を測定することができないが、本発明では、要求に応じて容量信号の変化を停止できるため、通常動作時の表示品質の向上と、欠陥検査の精度向上の両立を図ることができる。
【0020】
また、容量信号固定部によって、容量ラインに出力する電圧レベルを所定レベルに設定可能とすることで、欠陥検査において、測定条件を広範囲に設定でき、より高精度の検査をすることが可能となる。また、欠陥検査で得られる検出信号のS/N比の向上が可能であるため、測定時間の短縮、処理能力の向上を図ることもできる。
【0021】
また、通常表示動作時などは、容量信号を交流駆動することが可能であるため、対応する画素の画素トランジスタを強制的にオフ制御することで表示素子を動作をオフ制御し、残像の発生を抑制したり、表示素子の交流駆動して焼き付きを防止したりすることができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
(実施形態1)
本実施形態において、表示装置は、ここでは、アクティブマトリクス型のEL表示装置を例に説明する。このEL表示装置は、複数の画素が、ガラスなどのパネル基板上110にマトリクス状に配置されている。図1は、この実施形態に係るアクティブマトリクス型表示装置の等価回路構成を示す図である。また、図2は、図1のVドライバ及び容量固定制御部のより具体的な回路構成を示している。パネル基板110のマトリクスの水平走査(行)方向には、順次選択信号が出力されるゲートライン(選択ライン)10(GL)が形成されており、垂直走査(列)方向には、データ信号が出力されるデータライン14(DL)と、被駆動素子である有機EL素子に動作電源(PVDD)を供給するための電源ライン16(PL)が設けられている。
【0024】
各画素は、概ねこれらのラインによって定義される領域に設けられており、各画素の回路構成は、被駆動素子として有機EL素子を有し、画素トランジスタとして、nチャネルのTFTより構成された選択トランジスタTr1及びpチャネルのTFTより構成された素子駆動トランジスタTr2を有し、さらに保持容量Csを有する。
【0025】
選択トランジスタTr1は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧を供給するデータライン14に接続され、ゲートが1水平走査ライン上に並ぶ画素を選択するためのゲートライン10に接続され、そのソースは素子駆動トランジスタTr2のゲートに接続されている。
【0026】
素子駆動トランジスタTr2は、そのソースが電源ライン16に接続され、ドレインが有機EL素子ELのアノード(陽極)に接続されている。また、有機EL素子ELのカソード(陰極)は各画素共通で形成されておりカソード電源CVに接続されている。
【0027】
また、素子駆動トランジスタTr2のゲート及び選択トランジスタTr1のソースには、保持容量Csの第1電極が接続され、この保持容量Csの第2電極は容量ライン12(SC)に接続されている。容量ライン12は、選択ライン10と平行して行方向に延在形成されており、後述するように各画素における残像を改善するために、周期的に電圧が変動する容量信号が供給される。
【0028】
なお、上記選択トランジスタTr1及び素子駆動トランジスタTr2は、いずれも、能動層として半導体材料が用いられ、例えばレーザアニールなどによって多結晶化された多結晶シリコンなど、結晶性シリコンが用いられ、かつ不純物としてそれぞれn導電型と、p導電型がドープされたnチャネル型、pチャンネル型の薄膜トランジスタ(TFT)で構成することができる。なお、TFTの能動層としては、多結晶シリコンに限らず、いわゆるアモルファスシリコンを採用することもできる。
【0029】
画素回路のトランジスタとして、上記のように結晶性シリコンを能動層に用いたTFTを採用した場合、この結晶性シリコンTFTは、各画素回路だけでなく、各画素を順次選択、制御するための周辺駆動回路の回路素子としても用いることができる。そこで、本実施形態では、表示部100が形成されるパネル基板110において、画素回路用トランジスタの製造と同時に、更に表示部100の外側に、画素回路と同様の結晶性シリコンTFTを形成し、周辺駆動回路200を内蔵する。なお、表示部100は、上述のような構成の複数の画素がマトリクス状に配置されている。
【0030】
駆動部(ドライバ)200は、表示部100の各画素を駆動するための各種制御信号を出力する。具体的には、駆動部200は、Hドライバ(水平方向駆動回路)210と、Vドライバ(垂直方向駆動回路)220を有し、Hドライバ210は、マトリクスの列方向に延びる複数のデータライン14に対して対応するデータ信号を出力する。
【0031】
Vドライバ220は、マトリクスの行方向に延びる複数の選択ライン10に対し、1水平走査(1H)期間毎に第1TFTr1をオンさせるための選択信号を作成して順次出力する選択信号作成部(選択信号出力部)と、周期的に容量ライン12の電位を変動させる保持容量信号を作成して出力する容量信号作成部(容量信号出力部)を備える。
【0032】
さらに、本実施形態では、上記容量信号出力部からの保持容量信号を選択的に固定する容量信号固定部300を内蔵する。この容量信号固定部300は、表示装置の通常表示時には容量信号の出力を制限せず(交流の容量信号の出力を許可)、一方、工場出荷時など、表示パネルの欠陥検査を行う際には、容量信号の電圧レベルを固定して直流信号とする。
【0033】
本実施形態において、上記容量信号作成部の少なくとも信号出力部は、後述するように各行毎に設けられた論理回路(ここではNOR回路)240で構成しており、言い換えるとデジタル的な信号処理構成を備える。このため、容量信号固定部300は、少なくとも所定の外部電源に接続可能なセレクタ端子(容固定制御用端子)Tscを備えればよく、このセレクタ端子Tscから容量信号作成部の論理回路240に所定レベルの容量固定制御信号(固定制御信号)を出力することにより、論理回路240の他の入力端に供給される信号に拘わらずに、この論理回路240の出力レベルを固定することができる。特に、本実施形態の構成では、セレクタ端子Tscに、固定制御用電源として、VVDDを外部から接続・供給することにより、容量信号出力部(NOR回路240)の1入力をHレベルに固定でき、自動的にNOR回路240の出力をここではLレベルに固定している。
【0034】
また、本実施形態において容量信号固定部300は、図2に示すように、上記セレクタ端子Tscに加え、スイッチ素子310を備える。このスイッチ素子310は、画素回路、周辺駆動部200と同一構造の薄膜トランジスタ、より具体的には、例えばnチャネル型TFTによって構成することができる。nチャネル型TFTの場合、ゲートは高圧電源(VVDD)に接続され、ドレイン(又はソース)はGNDに接続(接地)されている。なお低圧側電源VVSSに接続されている場合もある。ソース(又はドレイン)には、セレクタ端子Tscに接続され、かつ、レベルシフタ320、バッファ330を介して容量信号出力部に接続されている。
【0035】
nチャネル型TFT310は、常時オン状態であるが、画素回路の欠陥検査等、所定の検査モードでは、セレクタ端子TscにVVDD電源が選択的に接続されることで、容量信号出力部には、セレクタ端子TscのVVDDに応じたHレベル信号が供給される。逆に、所定の欠陥検査以外の検査時や、検査終了後の工場出荷時(ユーザ使用時:通常動作時)には、セレクタ端子Tscは例えば低圧側電源であるVVSSやGNDに接続され、或いはフローティングに設定される。上述のようにTFT310は常時オンしているため、セレクタ端子Tscがフローティングに設定されると、TFT310のドレイン(又はソース)に接続されている電源(GND又はVVSS)の電圧に応じたLレベル信号がTFT310を介して容量信号作成部(出力部)に供給される。また、ここで、常時オン状態のTFT310における電力消費を低減する観点から、TFT310の上記ドレイン(又はソース)がGNDに接続されている場合、通常動作時又は他の検査時にセレクタ端子Tscに接続されるLレベル電源としてはGNDが好適であり、VVSSが接続されている場合にはセレクタ端子Tscに接続されるLレベル電源はVVSSとすることが好適である。
【0036】
次に、図1に示す回路構成において、通常動作モードの際の動作・駆動方法について説明する。各画素回路において、選択ライン10に出力される選択信号がHレベルになると、選択トランジスタTr1がオンし、データライン14のデータ信号に応じたデータ電圧が選択トランジスタTr1のドレインソースドレイン間を介し、素子駆動トランジスタTr2のゲート及び保持容量Csの第1電極に印加される。
【0037】
保持容量Csは、その第1電極に印加されたデータ電圧と、第2電極に接続された容量ライン12から供給される容量制御電圧の電位差に応じた電圧を保持する。本実施形態において、データ電圧の書き込み時には、容量ライン12の容量信号の電圧は、第1電圧レベルVsc1として例えばグランドレベル(0V)等の低い一定電圧に維持されており、保持容量Csの第1電極に印加されるデータ電圧が、素子駆動トランジスタTr2のゲート電圧として保持される。より正確には、該データ電圧が、容量ライン12に印加される第1電圧レベルとの電位差として保持容量Csに保持される。素子駆動トランジスタTr2がpチャネル型であるため、データ電圧は、電源電圧PVDDに対してどの程度低いかによって素子駆動トランジスタTr2が流す駆動電流を決定しており、データ電圧が電源電圧に対して低いほど駆動電流が大きく、即ち、有機EL素子の発光輝度が大きくなる。
【0038】
選択ライン10の選択信号がLレベルになって、選択トランジスタTr1がオフしても、保持容量Csがデータ信号に応じた電圧を保持する。よって、素子駆動トランジスタTr2は有機EL素子ELへの駆動電流の供給を維持し、データ電圧に応じて有機EL素子ELが発光する。
【0039】
本実施形態では、対応する画素が次の垂直走査(1フレーム)期間に選択されて新たなデータ信号が書き込まれるまで、前のデータ信号に応じて有機EL素子を発光させ続けるのではなく、データ電圧に応じて所定期間有機EL素子を発光させた後、次のフレーム期間までの間に、素子駆動トランジスタTr2をオフ制御し、有機EL素子を消灯させる。
【0040】
具体的には、容量ライン12に出力する容量信号の第1電圧レベルVsc1を所定期間経過後、素子駆動トランジスタTr2をオフ制御するために十分高い第2電圧レベルVsc2(例えば10V)に昇圧させる。この保持容量Csの第1電極は、上述のように素子駆動トランジスタTr2のゲート及び選択トランジスタTr1のソースに接続されており、この保持容量Csの第2電極の電位が容量ライン(容量制御ライン)SCによって第2電圧Vsc2に昇圧されると、昇圧分ΔV(Vsc2−Vsc1)に応じて保持容量Csの第1電極電位が上昇する。また、電源電圧PVDDは、例えば8Vに設定されている。従って、容量信号が第2電位レベルVsc2に上昇すると、素子駆動トランジスタTr2のゲート電圧Vgは、ソース電位である電源電圧PVDDよりも高くなり(低い場合でも、該トランジスタTr2の動作閾値Vthpより小さい電位差となる)、素子駆動トランジスタTr2はオフする。
【0041】
このため、ある画素について着目した場合に、この着目画素が次のフレーム期間に再び選択され新たなデータ信号に応じて有機EL素子が発光する前に、素子駆動トランジスタTr2がオフ制御され、有機EL素子が強制的に消灯されることとなる。このように一旦素子駆動トランジスタTr2がオフ制御されて有機EL素子が消灯され、残像の改善効果が得られる。
【0042】
本実施形態では、さらに、素子駆動トランジスタTr2のゲート絶縁膜にキャリア(正孔)がトラップされていた場合にも、次のフレーム期間の表示が開始される前に、素子駆動トランジスタTr2のゲート電圧Vgが保持容量Csの第1電極の昇圧ΔVに応じて昇圧されるため、上記トラップされていたキャリアが、ゲートより低電位のソースへとトンネル電流となって引き抜かれる。従って、素子駆動トランジスタTr2の電気的特性が一旦初期化され、確実に有機EL素子への駆動電流の供給を一旦完全に停止することができる。
【0043】
本実施形態では、この容量電圧(容量制御電圧)切換のための構成をパネル基板上に内蔵させている。外付けICによって容量ライン12の電圧を制御することも可能であるが、その場合、外付け回路からの信号を受けるパネル接続端子数には制限があるため、全容量ライン12を一括して制御することが望ましく、帰線期間中に一括して容量信号の電位を昇圧することとなる。しかし、内蔵ドライバ中に容量制御電圧切換のための構成を設けることにより、行毎に制御することが容易となり、そのため、昇圧期間も任意に設定することが可能となる。また行毎に容量ライン12の電位を制御することで、どの画面上のどの行位置の画素に対しても等しい期間、素子駆動トランジスタTr2のオフ制御をすることが可能となる。外付けICで帰線期間中に一括して全容量ライン12の電位を昇圧する場合、垂直帰線期間直前に選択される画素についてみると、データ信号を保持容量に書き込んだ後、直ぐに容量ラインから該保持容量に高電圧が印加されることとなるため、選択トランジスタのリーク電流が大きくなって表示すべきであったデータが失われやすくなり、表示品位が低下する可能性がある。しかし、内蔵することにより表示品位の低下を防止できる。
【0044】
さらに、外部ICから容量ライン12の電圧を第1及び第2電圧レベルの間で制御すると、実際の素子駆動トランジスタのゲート到達電圧は、配線抵抗や配線に対する寄生容量などの影響で低下し、外部ICからの出力電圧の振幅を大きくするなど外部ICの駆動能力が要求され、或いは外部ICにおける消費電力が大きくなる。パネルに内蔵されるドライバ内にこのような容量ライン12に出力する容量信号を作成する回路を設ければ、上述のようにその振幅は選択信号等と大差ないので、選択信号作成回路の電源などを共通利用することなどにより、ドライバの消費電力の上昇を最小限としつつ必要な振幅の容量信号を簡易な構成により作成することができる。また、内蔵ドライバで作成した容量信号を容量ラインに出力するため、第2電圧レベルVsc2を出力した際の素子駆動トランジスタのゲート電圧Vgの目標到達電位が、外部ICによる制御と比較して例えば10%〜20%程度、又はそれ以上高くなり、また到達時間の短縮を図ることも容易となる。
【0045】
以上のように容量制御電圧切換のための構成をパネル内に内蔵することで、表示品質を高めることがより確実となる。一方で、駆動回路が内蔵されている場合、その回路動作は、パネルの工場出荷前における各画素回路の欠陥検査に際しても、決められたとおり、つまり一般的に通常使用時と同様にしか動作しない。つまり、本実施形態の場合であれば、容量信号のレベルが大きく変動する。しかし、各画素回路の欠陥検査に際しては、画素回路の微細な容量を測定し、保持容量Csや駆動トランジスタ等における欠陥などを判定するため、測定時に、容量ラインの電位が大きく変動すると、各画素の容量値の変動が大きく、精度良く微小な容量変化を測定することができない。
【0046】
これに対し、本実施形態では、容量電圧(容量制御電圧)切換の構成を内蔵すると共に、容量信号固定部300を内蔵し、容量電圧レベルを要求に応じて固定することができる。具体的には、画素回路の欠陥検査モードや、残像検査モードの時は、制御端子TscにVVDDなどの高電圧電源を供給し、この電源電圧をHレベル信号として、容量信号作成部に入力する。これにより、図2等に示すようにNOR回路から構成される論理回路240の出力は、他方の入力信号に拘わらず、Lレベルに固定される。よって、容量制御ラインSCの電位変動のない状態で、順次各画素を選択し検査用データ信号を書き込むことで、画素回路の欠陥検出を実行することができる。画素回路の欠陥検出は、例えば、各画素に検査用データを書き込んだ後、データラインの電位変動を測定したり、或いは容量制御ラインの電位変動を測定するなどにより実行できる。
【0047】
また、上記画素回路の欠陥検査や残像検査以外の検査、具体的には、例えば、表示装置、電圧マージン検査など実動作を伴う検査の場合、通常動作時と同様、少なくともセレクタ端子Tscは、高電圧レベルには固定しない。つまり、その際、容量信号作成部に出力される固定制御信号のレベルは、セレクタ端子Tscに接続される低圧電源や、TFT310を介して供給される低圧電源に応じた低電圧レベルとなる。このため、論理回路240からの容量信号のレベルは固定されず、論理回路240の第2入力に供給されるレジスタ出力タイミング差に応じた信号G(k-1)-kに応じて変化する。つまり、容量信号は通常表示動作時と同様に所定タイミングでそのレベルが変化する(交流駆動される)。
【0048】
以下、本実施形態に係る容量ライン12の制御回路及び容量信号固定部300をパネル内に内蔵した場合のより具体的なドライバ構成及び動作例について、図2〜図4を参照して説明する。
【0049】
まず、Hドライバ210及びVドライバ220の基本構成を説明する。Hドライバ210は、図には具体的には示していないが、表示部100の列数mに応じた段数のレジスタを有する水平転送レジスタ、サンプリング回路などを備える。水平転送レジスタは、1水平走査期間の開始を指示するHスタート信号STHを1水平走査方向の画素数に応じた周波数の水平クロックCKHに応じて順次、次段(隣列)のレジスタに転送する。また、サンプリング回路は、例えば、R,G,B,W(ホワイト)それぞれの表示信号Vdataを、水平転送レジスタの各段のレジスタから順次出力されるSTHに応じた選択信号によってサンプリングし、これをデータ信号DLとして対応するデータライン14に出力する。
【0050】
Vドライバ220は、図2に示すように、表示部100の行数nに応じた段数k(図2ではk=n+2)のレジスタを有する垂直転送レジスタ222、レジスタVSRのデータ転送方向を制御する転送制御ゲート224、及び選択信号と容量信号を作成する信号作成部230(信号発生論理部)を有する。信号発生論理部230は、レジスタVSRが転送するVスタート信号STVに基づいて、各容量ライン12に出力する容量信号SC1〜SCkを作成する論理部と、各選択ライン10に順次出力する選択信号GL1〜GLkを作成する論理部と、を有する。また、上記レジスタVSRのデータ転送方向の制御と同様に、信号作成論理部230内で論理演算すべき隣接行を切り替える論理制御ゲート228を有する。
【0051】
各レジスタVSR1〜VSRkは、1垂直走査期間の開始を指示するV(垂直)スタート信号STVを、1水平走査期間の2分の1の周波数の垂直クロックCKVに応じて順次、隣(隣行)レジスタVSR1〜VSRkに転送する。転送制御ゲート回路224は、転送方向制御信号CSVに応じて各レジスタVSR1〜VSRkのVスタート信号STVの転送方向を制御する。図2の例では、CSVがHレベルのとき、CSVがゲートに入力されるnチャネル型TFTが全てオンし、逆にCSVがゲートに入力されているpチャネルTFTは全てオフすることで、レジスタVSR1の入力端子inにVスタート信号STVが供給され、このレジスタVSR1の出力端子outがレジスタVSR2の入力端子inに接続され、同様に、レジスタVSR2の出力端子outがレジスタVSR3の入力端子inに接続されるように、レジスタへの入出力が切り替え制御される。このため、CSVがHレベルの時は、図4のタイミングチャートに示すように、垂直転送レジスタ222のデータ転送方向は、VSR1、VSR2、・・・、VSRkへと順次に進む。逆にCSVがLレベルの時は、Vスタート信号STVがVSRkの入力端子inに供給され、VSRk、・・・VSR1へと順にこのVスタート信号STVに応じたデータが転送される。
【0052】
ここで、図4に示すように、Vスタート信号STVは、1垂直走査(1フレーム)期間の初めにスタートを意味するHレベルになって1フレーム内の所定の期間、そのHレベルを保ち、残余の期間がLレベルとなる。このVスタート信号STVのHレベル期間は、通常は1水平走査期間程度の長さであるが、本実施形態では、例えば200水平走査期間分程度と長く設定されており、このHレベル期間の長さが、後述するように各容量ライン12へ出力する保持制御信号の点灯期間の長さを決定するよう論理回路が設けられている。なお、図4では、図示の都合上、上記Hレベル期間の長さは4水平走査期間程度で表している。もちろん図4に示すとおり4水平走査期間程度のHレベル期間に設定される場合もある。
【0053】
以下、CSV信号がHレベルで、順方向にデータを転送する場合を例に、具体的に、各部の動作を説明する。まず、Vスタート信号STVは、垂直転送クロックCKVの立ち上がりで、最初のレジスタVSR1に取り込まれ、同時にレジスタVSR1の出力SR1はHレベルとなる。この出力SR1のHレベル期間は、レジスタVSR1に供給されるVスタート信号がLレベルとなってから最初のCKVの立ち上がりタイミングでLレベルとなるまで継続する。つまり、このレジスタ出力SR1のHレベル期間は、Vスタート信号STVのHレベル継続期間(パルス幅)に応じた長さとなる。
【0054】
各レジスタのデータ取り込みタイミングは、互いに垂直クロック信号CKVの半周期毎ずれており、したがって、図4に示すように、CSVの次の立ち下がりタイミング(CSV反転信号(CSV2)の立ち上がり)で、2番目のレジスタVSR2がレジスタVSR1の出力SR1を取り込み、これに応じてその出力SR2がHレベルとなる。このようにして、順次、後ろの行のレジスタVSR3,VSRk-1,VSRkが前段レジスタの出力を取り込んでこれを転送していく。従って、各レジスタVSR1〜VSRkの出力SR1〜SRkは、図4に示すように、順次、Vスタート信号に応じた期間Hレベルを維持する波形となる。
【0055】
垂直転送レジスタ222の出力側には、信号発生論理部230の論理積回路232が設けられている。この論理積回路232は、隣接段のレジスタ出力SRk-1とSRk、のNAND演算するNAND回路と、その出力側に設けられた反転機能付きレベルシフタ(L/S)により構成されている。
【0056】
ここで、図2に示す中段のレジスタVSR7〜VSR9の出力SR7〜SR9から6行目の画素へ供給する選択信号GL7、容量信号SC7を作成する構成を拡大して表した図3を更に参照し、この中段のレジスタ出力に基づく選択信号GL7と、容量信号SC7の作成手順を説明する。レジスタVSR7とVSR8の出力が、対応する論理積回路232−7のNAND回路でNAND演算され、かつ反転機能付L/SによりそのNAND出力のレベルがシフトされ、またH,Lレベルを反転して出力する。得られた反転出力は図4にG7−8として示されており、論理積回路232−7で、レジスタVSR7とVSR8の出力のタイミングの違いに応じて論理積信号(G7−8)が得られる。また、レジスタVSR8とVSR9の出力が、対応する論理積回路232−8のNAND回路でNAND演算され、さらに、反転機能付L/SによりそのNAND出力のレベルがシフトされ、かつレベル反転されて出力される。得られるこの反転出力は、図4にG8−9で示されており、論理積回路232−8で、レジスタVSR8とVSR9の出力のタイミングの違いに応じて論理積信号(G8−9)が得られる。
【0057】
上記反転機能付きレベルシフタL/Sは、後段のNOR回路を経て選択ライン10に出力される選択信号のレベルが、対応する行の選択トランジスタTr1を確実にオンオフさせるために必要なレベルとなるように設けられている。具体的には、論理積回路232のNAND回路の出力のLレベルが0V、Hレベルが10Vであった場合に、Hレベルが−2V、Lレベルが10Vとなるようにシフト・レベル反転している。以上のようにして、論理積回路232−7及び232−8からは、図4のG7−8、G8−9のようなタイミングで論理積信号が出力される。
【0058】
論理積信号G7−8、G8−9は、論理制御ゲート228を経てNOR回路234,240にそれぞれ供給される。論理制御ゲート228は、CSV信号がHレベルであるから、論理積回路232−7からの出力G7−8と、論理積回路232−8からの出力G8−9が6行目の画素用のNOR回路234−7,240−7のそれぞれに供給されるように切り替え制御されている。
【0059】
6行目の画素に対して選択信号GL7を出力する選択信号用NOR回路234−7には、インバータ236−7で反転された論理積出力G7−8の反転信号と、8番目の論理積出力G8−9と、1水平走査(1H)期間の切り替わりタイミングでの選択信号の出力を禁止するためのイネーブル信号ENB(本実施形態の回路構成では実際には図4に示すような反転イネーブル信号XENB)とが供給される。
【0060】
したがって、この7番目のNOR回路234−7からは、3つの入力信号の全てがLレベルになるときだけ、Hレベル(10V)となるNOR演算信号が出力される。ここで、7番目の論理積回路232−7の出力G7−8の反転信号と、8番目の論理積回路232−8の出力G8−9のいずれもがLとなるのは、図4において出力G7−8がHレベルになってから、次に出力G8−9がHレベルとなるまでのCKVの半周期(1H期間)であり、さらに、XENB信号の1Hの最初と最後の期間以外の期間である。よって、XENB信号がLレベルとなったタイミングからHレベルに立ち上がるまでの期間、NOR回路234−7から、図4にGL7として示すようにHレベルの選択信号GL7が出力される。なお、XENB信号及びENB信号は、いずれも外部駆動ICから例えば0V、3Vの振幅で供給されるが、各NOR回路234に供給される前に、例えばレベルシフタL/Sによって、−2V、10Vの振幅の信号にシフトされている。
【0061】
容量信号を出力する7番目のNOR回路240−7には、容量信号固定部300からの全行に対して共通の出力と、論理積回路232−7の出力G7−8とが入力されている。上述のように、欠陥検査モードでは、欠陥検査用の外部ICから容量信号固定部300のセレクタ端子TscにVVDD電源が供給され、容量信号固定部300の出力はHレベルに固定される。
【0062】
このため、NOR回路240−7から出力される容量信号SC7は、Lレベルに固定され、6行目の画素の保持容量第2電極電位は、一定のLレベルに維持される。このため、対応する容量ライン12の保持容量SCは、データラインDLからスイッチングトランジスタTr1を介して供給されるデータ信号を、容量信号SC7との電位差として保持する。
【0063】
一方、通常動作モード(所定の欠陥検査以外の検査でも同様)において、セレクタ端子Tscは、GNDに接続されるため(又はフローティング)、容量信号固定部300からの出力は、Lレベルとなる。このため、NOR回路240−7の出力は、論理積回路232−7の出力G7−8がHレベルとなる期間、Lレベルとなる容量信号SC7を出力する(論理積回路232−7の出力の反転回路と同様に機能する)。
【0064】
通常動作モードにおいては、このように、容量信号SCが、LレベルからHレベルに変化することで、pチャネル型の素子駆動トランジスタTr2のゲート電位を上昇させ、この素子駆動トランジスタTr2をオフ制御する。容量信号SCは、そのLレベル(第1電圧レベルVsc1)期間が、各論理積回路232から出力のHレベル期間に等しく、1垂直走査期間の内の残りの期間がHレベル(第2電圧レベルVsc2)、即ち、素子駆動トランジスタTr2のオフ制御期間(EL素子の消灯期間)となる。つまり、各行のEL素子の消灯期間は、Vスタート信号STVのLレベル期間に対応しており、STVのLレベル期間(パルス幅)を調整することで消灯期間を調整することが可能となる。
【0065】
また、図4に示すように、次行の画素のための選択信号GL8は、GL7がHレベルとなった次の1水平走査期間にHレベルとなる。欠陥検査モードであれば容量信号SC8は、6行目の容量信号SC7と同様、常時Hレベルに固定される。通常動作モードであれば、論理積出力G8−9がHレベルの期間、次行の容量信号SC8は、Lレベルを維持し、論理積出力G8−9がLレベルとなったタイミングでHレベルとなり、8行目の各画素のEL素子を消灯させる。
【0066】
このように、セレクタ端子Tscが所定Lレベル(GND又はVVSS)又はフローティングに設定された時のみ、各行の容量ライン12には、行毎に1水平走査期間ずれ、かつ、それぞれ同じ期間、EL素子を消灯させるHレベルとなる容量信号(容量ライン制御信号)が出力される。このEL消灯期間(容量信号の昇圧期間)は、上記のようにVスタート信号STVによって可変であり、例えば2ms程度の長さとでき、EL素子の発光にちらつき(フリッカ)が生じない範囲で更に長くすることもでき、1垂直走査期間(1フレーム)中の16msの中で、人の目にフリッカとして認識される最長の時間である4ms程度まで延長可能である。外付ICによって、垂直帰線期間に全容量ライン12に対して消灯レベルとなるよう制御する場合、消灯期間として確保できる期間は900μs程度である。これに対し、内蔵ドライバによって容量ライン12に容量信号を作成することにより、行毎に各画素の素子駆動トランジスタTr2及びEL素子をオフ制御することが可能となり、長期間このオフ制御期間を設定することができ確実に残像を解消することが可能となる。
【0067】
以上説明したように、図2に示すようなVドライバの構成により、選択信号は、
GLs=Gs−(s+1) AND XG(s+1)−(s+2)
で表される論理演算により得られる。なお、ここでsは、画素の行数で1〜nの範囲となり、XGは、対応するG信号の反転信号を意味する。
容量信号は、通常動作モードの場合、
SCs=Gs−(s+1)の反転により得られる。
【0068】
また、図2の回路構成において、PVDD=8V、GND=0V、VVDD=10V、VVSS=−2V、CV=−2V等の電圧を用意し、容量ライン12及びゲートライン10に出力する容量信号SC、選択信号GLのいずれも、Hレベル=VVDD、Lレベル=VVSSに設定することができる。このような電圧関係とすることで、各画素の選択トランジスタTr1のオンオフ、素子駆動トランジスタTr2のオンオフ、EL素子の点灯、消灯を確実かつ正確に制御することが可能となる。
【0069】
なお、図2において、レジスタは、画素の行数n+2に等しいk段設けられている。また、1行目の画素の前行のダミー画素と、n行目の画素の次行のダミー画素に選択信号GL1、GLk−1、容量信号SC1、SCk−1が出力されている。このダミー画素は現実にパネル上に形成されていなくとも良い。レジスタがk段設けられているのは、図2の回路構成では上述のように、s−1〜s+1までの合計3段のレジスタ出力を用いてs番目の出力(s−1行画素用出力)を作成するためである。
【0070】
(実施形態2)
次に、実施形態2として、容量信号を制御するための他の態様について、さらに図5を参照して説明する。実施形態1との差異は、実施形態2では、容量信号固定部300の他に、容量信号の出力電圧を決定する容量信号出力部の電源電圧をモードに応じて設定可能としたことである。具体的には、レベル設定部302を備えることでレベル設定を実現している。
【0071】
レベル設定部302は、レベル設定用端子Tv3pにより構成できる。このレベル設定用端子Tv3pは、容量信号出力部(論理回路240)の低圧側電源配線に保護回路を介して接続されている。所定の欠陥検査時には、この電源制御端子Tv3pを任意のレベル設定用電源(外部検査用電源)V3Pに接続することで、論理回路240にはその低圧側電源として、この検査用電源V3Pが供給される。なお、欠陥検査時において、容量信号固定部300は、上記実施形態1と同様、通常時は交流駆動される容量信号の電圧レベルをHレベル,Lレベルの一方(ここではLレベル)に固定し、かつ、レベル設定部302が、この容量信号の固定電圧レベルを上記電源制御端子Tv3pに供給する検査用電源に応じたレベルに制御する。
【0072】
検査用電源V3Pは、画素回路内の容量の微少なばらつき等についてもこれを検査回路が精度良く検出することが可能な任意の電圧に設定でき、画素回路構成数と、検査不良レベルに応じて最適化を行う。例えば、一般に入力ビデオ信号と同電位か、PVDDと同電位とすることができる。
【0073】
また、図5に示す構成では、電源制御端子Tv3pの他に、パネル110上に内蔵されるH,Vドライバ210、220等の回路と共通の下側電源VEEと、電源制御端子Tv3pとの間に、更にスイッチ素子340が設けられている。スイッチ素子340は、例えば、スイッチ素子320と同様、nチャネル型薄膜トランジスタ(TFT)によって構成され、画素回路などと同時に形成可能である。このTFT340のゲート電極は、セレクタ端子Tscから容量信号作成部への信号配線経路に接続されている。具体的には、このゲート電極は、セレクタ端子Tscに保護回路を介して接続されたレベルシフタ320の出力側に設けられたインバータ330に接続されており、図5では、2つ直列接続されたインバータの内の最初のインバータの出力に接続されている。また、スイッチ素子340のソース又はドレインの一方は、電源VEEに接続され、他方は、容量信号作成部の出力部(ここではNOR回路240からなる論理回路)の低圧側電源ラインと、電源制御端子Tvp3とに接続されている。
【0074】
実施形態1において説明したように、所定の欠陥検査モードの場合、セレクタ端子TscにはVVDDが接続される。このため、スイッチ素子340のゲートには、インバータで反転され、所定基準に対してVVDDと逆極性のいわゆるLレベルの電圧が印加される。上記の通りスイッチ素子340は、nチャネル型TFTから構成されているので、Lレベル電圧がゲート電極に印加されることでオフする。すなわち、所定の欠陥検査モードとなって、セレクタ端子Tscに高レベルの電源VVDDが接続されるときのみ、スイッチ素子340がオフし、容量信号出力部(論理回路240)の低圧側電源ラインは、通常動作時にはスイッチ素子340を介して接続される電源VEEから切り離される。そして、このとき、保護回路を介して電流制御端子Tvp3に供給される検査用電源V3Pが、論理回路240の下側電源として供給される。
【0075】
また、通常動作時など、容量制御ラインを交流駆動する場合には、レベルシフタ320への入力電圧は、VVSS又はGNDに応じたLレベルであり、スイッチ素子340のゲートに印加される電圧はHレベルとなり、スイッチ素子340はオン状態を維持する。よって、特別な切り替え信号を作成することなく、通常動作時などは、スイッチ素子340を介し、論理回路240の下側電源として、他の論理回路の下側電源と同じ電源VEEを供給することが可能となっている。
【0076】
ここで、画素回路の欠陥検査に際し、各画素回路の特性ばらつきは、画素の容量値を検出することで測定することができる。一例として、図1に示す選択トランジスタTr1をオンさせ、検査用データをデータライン14に出力し、そのときの容量値をデータライン14を介して外部回路で読み出す。この際、論理回路240の出力、すなわち容量制御ライン12の電圧を検査装置の特性に応じて十分低い検査用電圧V3Pとしておくことで、画素の保持容量Csに十分な量の電荷を充電できる。特にpチャネルTFTで構成されている素子駆動トランジスタTr2をオンさせるに十分な低いレベルの検査用データを選択トランジスタTr1を介して素子駆動トランジスタTr2のゲートに印加する場合にも、容量制御ライン12を検査用データよりも十分低い電圧に維持することで、保持容量Csに正確に検査用データを書き込むことができる。さらに、十分な電荷量を保持容量Csに供給できるため、例えば上記のようにデータライン14を介して保持電荷量に応じた電圧を検出する際の精度を高めることが可能となる。
【0077】
固定される容量信号の設定しうる電圧は、容量信号出力部が動作可能であって、かつ検査用電圧V3Pとして供給可能な範囲内に任意に設定でき、欠陥検査の条件設定の自由度が向上する。また、この検査用電圧V3Pを複数種類設定して、電圧を変更して検査をすれば、測定条件を広範囲に設定することができ、画素回路の構成に伴う寄生容量の影響を低減して、高精度の(欠陥検査の一環として)容量値測定を実行できる。
【0078】
なお、本実施形態2においても、上記実施形態1と同様に、通常動作時及び上記所定検査以外の検査の際には、容量信号固定部300による容量信号の固定制御は解除し、容量ラインは交流駆動される。また、その際の出力電圧レベルの低圧側(Lレベル)は、その際に容量信号出力部に供給される下側電源となり、これは、他の内蔵回路における低圧側電源の電圧レベル(VEE)とすることができる。
【0079】
(実施形態3)
次に、実施形態3について説明する。実施形態3では、垂直転送レジスタ222の各レジスタからの出力に基づいて実施形態1と同様な選択信号GL及び容量信号SCを作成するためのより簡易な回路構成を備え、かつ、所定検査時には容量信号SCの交流駆動を停止し、さらにこの容量信号SCを実施形態2と同様に任意の設定電圧に固定する構成を備える。
【0080】
具体的には図6に示すように以下の構成を備える。入力される垂直スタート信号STVを垂直転送レジスタ222の各レジスタVSRが転送し、かつ各レジスタVSRのデータ入出力方向が、転送制御ゲート224によって制御される点は、上記図2の構成と共通する。相違する点は、図2の論理制御ゲート228、論理積回路232が省略されている点、そして、容量ライン12に出力する容量信号の作成部がNOR回路250に簡略化(通常動作時にはインバータとして動作)されている点、選択信号作成部の構成(論理)である。また、図2では、ダミー画素が、パネルの最上行及び最下行に設けられており、これらの行に対しても選択信号GL、容量信号SCを作成して出力しているが、図6の構成例では、このようなダミー画素が上下2行ずつ設けられている。このため、1行目の画素用のレジスタVSR1の前段には、ダミー用レジスタVSRd1、VSRd2が設けられている。
【0081】
また、本実施形態3では、容量信号の作成部を構成するNOR回路250において、その一方の入力端に対応する1つ前のレジスタからの非反転出力が供給され、他方の入力端には、容量信号固定部300からの容量固定制御信号が供給されている。実施形態1,2と同様、画素回路の欠陥検査モードや、残像検査モードの時は、制御端子TscにVVDDなどの高電圧電源が供給され、この電源電圧がHレベル信号として、容量制御用の論理回路であるNOR回路250に入力される。よって、この場合、NOR回路250からの出力は、Lレベルに固定される。さらに、レベル設定部302を備える。つまり、外部電源に接続可能なレベル設定用端子Tv3pを備え、この端子Tv3pは、容量信号出力部であるNOR回路250の下側電源に接続されている。従って、残像検査などにおいて、NOR回路250の出力が固定される際、その出力の固定Lレベルが、そのとき端子Tv3pに接続される検査用の電源電圧に応じた電圧レベルに制御される。
【0082】
図6の回路の全体構成及びその動作は以下の通りである。転送方向制御信号CSVがHレベルのとき、1番目のダミー用レジスタVSRd1の入力端子inにVスタート信号STVが供給され、レジスタVSRd1は、これを垂直クロックCKV1の立ち上がりで取り込んで出力端子outから出力する。レジスタVSRd1からの出力SRd1は、2番目のダミー用レジスタVSRd2に入力され、レジスタVSRd2は、CKV1の次の立ち下がりタイミング(CKV2の立ち上がりタイミング)で、この出力SRd1を取り込んで、出力端子outからSRd2を出力する。レジスタVSR1の入力端子inには、上記レジスタVSRd2の出力SRd2が供給され、レジスタVSR1は、CKV1の次の立ち上がりタイミングで出力SRd2を取り込み、出力端子outからSR1を出力する。レジスタVSR1〜VSRnは、実際の画素に選択信号GL1〜GLn及び容量信号SC1〜SCnを出力するためのレジスタであり、レジスタVSRnの後段には、ダミー画素に対応するVSRd3及びVSRd4が設けられているが、いずれも、順次、CKV1の立ち上がり又は立ち下がりに従って前段のレジスタの出力を取り込んで後段レジスタへ出力する。
【0083】
n段目のレジスタVSRnへの入力ラインとn行目の容量ラインSCnとの間には容量信号作成部として、上述のようにNOR回路250が設けられている。NOR回路250の第1入力には上記レジスタVSRn-1の出力信号が供給され、第2入力に容量信号固定部300からの制御信号が供給されている。
【0084】
通常表示動作時には、端子Tscに供給される電源VVSS又はGNDに応じて、容量信号固定部300から、NOR回路250の第2入力には、Lレベルの制御信号が供給される。よって、NOR回路250は、実質的には、その第1入力に供給されるレジスタVSRn-1の出力信号SRn-1を反転するインバータとして機能し、NOR回路250から対応する容量ラインSCnには、レジスタ出力信号SRn−1の反転信号が、n行目の画素の容量信号SCnとして出力される。
【0085】
ここで、本実施形態において、容量信号の電圧レベルを決定する出力部に相当するNOR回路250では、Hレベル用電源としてVVDDが供給されている。また、Lレベル用電源(低圧側電源)として、通常動作時にはスイッチ素子340を介して電源VEEが供給され、所定の検査時には、電源制御端子Tv3pに接続される検査用電源V3Pが供給される。よって、通常動作時において、NOR回路250から出力される容量信号SCのLレベル(第1電圧レベルVsc1)は、VEEと等しい電圧レベル(例えば−2V)となり、Hレベル(第2電位Vsc2)は、VVDDと同じ、例えば10Vとなる。また、所定検査時には、容量信号SCは所定電圧に固定され、かつその電圧値は、検査用電源の電圧V3Pとなる。電圧V3Pは、対象回路構成に対し、事前に最適化された値を用いることが望ましい。
【0086】
次に、選択信号作成部260について説明する。本実施形態では、選択信号作成部260は、レジスタVSRn(その出力)と選択ライン10nとの間に設けられ、論理回路によって構成されている。
【0087】
具体的には、この選択信号作成部260は、インバータ261、NOR回路262、インバータ264及び266を有する。NOR回路262の第1入力端には、レジスタVSRnの出力SRnが供給され、第2入力端にはインバータ261を介してレジスタVSRnへの入力信号の反転信号(XSRn−1)が供給され、第3入力端には、イネーブル信号の反転信号XENBが供給されている。よって、NOR回路262は、レジスタ出力SRnと、XSRn−1、反転イネーブル信号XENBのNOR演算を行う。インバータ264は、NOR回路262の出力を反転し、インバータ266が、このインバータ264の出力をさらに反転し、これをn行目の画素の選択ライン10に供給する。NOR回路262、インバータ264及び266は、全体として、出力SRn−1と出力SRnのNOR演算をするNORゲートを構成し、NOR演算結果をn行目の選択ライン10に選択信号GLnとして出力する。なお、インバータ264は、図2において論理積回路232の出力側に設けられている反転機能付きのレベルシフタを採用し、出力の極性を反転すると共に信号の電圧レベルを必要に応じて電圧レベルへとシフトし、これをインバータ266に出力してもよい。
【0088】
1行目のレジスタVSR1の入力は、前段レジスタであるダミー用のレジスタVSRd2の出力SRd2であり、この出力SRd2は、NOR回路250で反転され(通常動作時)、1行目の画素の容量信号SC1として容量ライン12に出力されている。また、1行目の選択信号用論理回路260は、レジスタVSR1の出力SRd2の反転信号XSRd2と、レジスタVSR1の出力SR1とのNOR演算の結果を1行目の選択ライン10に選択信号GL1として出力している。
【0089】
以上のように、図6のようなVドライバの回路構成によっても、Vスタート信号STVのLレベル期間に応じた期間が、容量信号SCnのHレベル、即ち対応する行の画素のEL素子の消灯期間となる。よって、実施形態2の回路構成でも、Vスタート信号STVの調整により、行毎に、EL素子の消灯及び素子駆動トランジスタTr2のオフ制御を実行することが可能となる。また、上述のように、図2の回路構成に比べて転送ゲートや論理回路の省略が可能となっており、Vドライバ220を最小限の回路素子数で構成でき、Vドライバの面積を小さくすることが可能となっている。パネル上における回路面積低減が強く求められる小型表示装置、例えば電子ビューファインダー(EVF)等では、パネル上に内蔵される回路素子面積を削減する必要がある。したがって、実施形態2に説明したような構成は、このEVFなどの表示装置用として有利であり、またこの構成を採用することにより消費電力の低減を図ることも可能となる。
【0090】
図8は、上記図6において具体的に説明した回路構成をより一般化した場合の論理回路構成を示し、図9は、図8に示す構成でのタイミングチャートである。ここで、図8の回路構成においても、図2の転送制御ゲート224と同様の転送制御ゲートは存在するが、転送方向制御信号CSVがHレベルであって、レジスタVSRn−1からVSRnに向かってデータ(Vスタート信号STV)が転送される場合を例に挙げ、図8では図示を省略している。なお、容量信号作成部(NOR回路250)、容量信号固定部300、固定容量信号のレベル制御のための構成、動作はいずれも図6及び図7と同様である。
【0091】
図8では、Vドライバの中間段部分として、レジスタVSR6〜VSR8とその出力を用いて選択信号GL7〜GL9及び容量信号SC7〜SC9を作成する信号作成部を示している。スタート信号STVは、垂直クロックCKVに従って順次レジスタに転送される。前段レジスタVSR5の出力SR5が、レジスタVSR6に入力されると、レジスタVSR6は、CKVに応じてこの出力SR5を取り込み、SR6を出力する。出力SR6は、7行目の選択ライン用の論理積回路280に供給され、またNOR回路250の第1入力に供給される。通常動作時、容量信号固定部300からLレベル信号がNOR回路250の第2入力に供給されている。よって、第1入力に供給される上記出力SR6に対するインバータとして機能し出力SR6のH,Lレベルを反転する。また、例えばこの出力SR6のHレベルを10V(VVDD)、Lレベルが−2V(VEE)となるようレベルシフトし、得られた信号を容量信号SC7として、7行目の画素の容量ラインに出力する。
【0092】
7行目の選択信号作成回路(選択信号用論理積回路)280は、インバータ281、NAND回路282及びインバータ284を有する。NAND回路282の第1入力には、レジスタVSR6の出力SR6が供給され、第2入力には、インバータ281を介して次段のシフトレジスタVSR7の出力SR7の反転出力XSR8が供給され、第3入力にはイネーブル信号が供給される。NAND回路282は、この3つの入力のNAND演算を行い、演算出力をインバータ284が極性反転する。従って、出力SR6と、反転出力XSR7のいずれもがHレベルとなり、かつENBが立ち上がって各選択ラインへの選択信号の許可された期間にHレベルとなる選択信号GL7が、7行目の画素の選択ラインに出力される。なお、論理積回路280から出力される選択信号GLのレベルが各画素の選択トランジスタを十分駆動できるようにするため、レジスタVSRnから対応する論理積回路280の経路、又は回路280内には、レジスタ出力SRnのHレベル、Lレベルを、それぞれ10V、−2Vとするためのレベルシフタが設けられていることが必要である。
【0093】
以上のように、図8のような論理回路構成によって、上記図6に示す具体的な回路構成と同様、通常動作時には、各行の容量ラインに、Vスタート信号STVのHレベル期間に応じた期間Hレベルとなる容量信号SCnを出力することができる。また、各選択ライン10には、1水平走査期間毎に選択信号を出力し、対応する画素に表示内容に応じたデータ信号を書き込むと共に、容量ライン12に対し上記のように容量信号SCを出力し、EL素子の消灯制御及び素子駆動トランジスタTr2のオフ制御を実行することができる。
【0094】
(実施形態4)
上記実施形態では、EL素子を各画素の表示画素として用いたEL表示装置の場合における容量ラインの制御構成を例に説明したが、本発明は液晶表示装置についても適用することができる。以下、実施形態4として、液晶表示装置への適用例を図10を参照して説明する。
【0095】
各画素の表示素子として、EL素子を用い場合、特に有機EL素子は、電流駆動型素子であってダイオード構造であるため、陽極から陰極に向けて一方向に表示データに応じた電流を流すことで発光表示が行われる。上記実施形態1〜実施形態3において、容量ライン512を交流駆動するのは、保持容量Csを介してこの容量ライン12に接続された素子駆動トランジスタTr2を周期的にオフさせるためである。そして、画素の欠陥検査の際に、この容量ライン12への交流信号出力を停止して出力電圧を固定電圧に維持する。
【0096】
一方、本実施形態4に係る液晶表示装置(以下LCD)では、表示素子として、電圧駆動型の液晶素子(Clc)が採用される。このLCDでは、液晶の焼き付き防止のために液晶を交流駆動することが知られている。LCDの内、画素毎の高精度な制御が可能なアクティブマトリクス型LCDでは、各画素で液晶を個別に制御するための画素トランジスタTr11と、このトランジスタTr11に対して液晶素子と並列接続され、所定期間、液晶に印加する電圧を保持するための保持容量Csと、を備える。そして、このアクティブマトリクス型LCDにおいて、焼き付き防止のために液晶を交流駆動を交流駆動する場合には、各画素の保持容量Csに接続された容量ライン512に出力される容量信号を周期的に交流駆動する方法が存在する。この方法が採用されている場合に、各画素の欠陥検査を実行すると、検査中に容量ライン512に出力される容量信号が変動し、上記実施形態と同様、各画素の容量値を正確に測定することが困難となる。したがって、高精度な欠陥検査を実現するため、検査時には、選択的に容量信号を所定レベルに固定できることが望まれる。さらに、各画素回路を駆動するためのHドライバ410及びVドライバ420を表示部400の各画素TFTと同じ基板に内蔵形成する場合、検査時に容量ライン512に出力する容量信号の電圧レベルを固定するための構成を組み込むことが必要となる。
【0097】
そこで、本実施形態4では、ドライバ内蔵型のアクティブマトリクス型LCDにおいて、例えば実施形態1と同様の構成の容量信号固定部600を設け、さらに図10には示していないが図4と同様なレベル設定部を基板上に備けることで、画素の欠陥検査時に容量ライン514に出力する容量信号の電圧レベルを固定することを可能としている。
【0098】
以下、詳しく説明する。まず、LCDでは、一対の基板間に封入された液晶層の配向状態を、各基板の液晶側にそれぞれ形成された第1電極と第2電極とに印加する電圧を、制御することで表示を行う。液晶分子は、印加される電圧の極性と関係なく、その絶対値に応じて配向状態が決まり、いわゆる表示の焼き付きを防止する観点から、印加電圧を周期的に極性反転しても、絶対値が等しければ同一の表示を維持できる。そこで、LCDでは、液晶層への印加電圧極性を周期的に反転する極性反転駆動、いわゆる交流駆動が採用される。この液晶の交流駆動方法としては、各画素の液晶に印加する電圧の極性を、フレーム又はフィールド期間毎に反転するフレーム又はフィールド反転駆動方法、1ライン毎(1水平走査期間毎に)に反転するライン反転駆動方法、1画素毎に反転させるドット反転駆動方法が存在する。
【0099】
上記アクティブマトリクス型LCDでは、第1基板側に、画素毎に液晶を駆動するための第1電極として、画素毎に個別パターンの画素電極が形成され、第1基板と間に液晶層を挟んで対向配置される第2基板側には、各画素に対して共通の共通電極(対向電極)が形成される。
【0100】
第1基板には、上記画素電極に接続される画素トランジスタTr11及び保持容量Csが形成されている。さらに、第1基板にはこれらの画素に表示データ信号を供給するためのデータライン514、各画素トランジスタTr11を選択する選択ライン(ゲートライン)510、各画素の保持容量Csの一方の電極に接続された容量ライン512(保持容量Cs他方の電極は、画素電極に接続されている)が形成されている。
【0101】
また、本実施形態では、同じ第1基板上の表示部400の周辺領域に、画素回路を制御駆動するためのHドライバ410及びVドライバ420が形成されている。
【0102】
画素トランジスタTr11は、TFTで構成され、ここでは、図10に示すようにnチャネル型TFTが用いられている。また、内蔵ドライバ(Hドライバ410、Vドライバ420)は、上記画素トランジスタTr11と基本的に同一工程で製造可能なTFTによって構成されており、より具体的には、nチャネル型TFTと、pチャネル型TFTと、が用いられ、多くの回路ブロックがCMOS構造で設けられている。
【0103】
アクティブマトリクス型LCDにおいて、上述のような様々な周期で行われる液晶の極性反転駆動は、基本的には、各画素にデータライン514から供給する表示データ信号の極性を所定周期で反転させることで実行する。さらにこの表示データ信号Vdataの極性反転駆動と併せ、共通電極電圧及び容量電極電圧(容量ライン電圧)の一方又は両方を表示データ信号の基準に対する極性と逆極性に反転駆動が行われる。このように共通電極(Vcom)又は容量電極(Vsc)の両方又は一方を交流駆動することで、表示データ信号の極性反転後の振幅を小さくしつつ、画素の液晶容量Clcを確実に交流駆動し、かつ一定期間、確実に保持容量Csに表示データに応じた電荷を保持することができる。なお、大面積でかつITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの導電性透明金属酸化物が用いられる共通電極は、多くの金属導電層に用いられるAlやCu等と比較して高抵抗である。従って、共通電極の電圧の極性反転周期が短くなると(交流駆動の周波数が高くなると)、消費電力が高まる。そこで、一層の低消費電力化のために表示データ信号と容量信号のみ交流駆動することもできる。
【0104】
本実施形態4では、共通電極電圧を交流駆動するか否かにかかわらず、容量信号を交流する場合に適用することができる。完成したLCDに対して工場出荷前に表示欠陥検査を行う場合、各画素を選択して検査用データを書き込み、そのときの各画素での容量値の変化を電圧信号としてデータラインなどから読み出す。よって、容量ラインに印加される容量信号の電圧が、検査時に交流駆動によって変動すると、保持容量Csの電極電圧が変動してしまい、十分な検査精度が得られない。そこで、欠陥検査時には、容量信号の交流駆動を停止し、容量ラインに出力される容量信号電圧を固定することが望ましい。特に、内蔵ドライバを組み込んだ場合には、表示部は常に内蔵ドライバの制御に従ってしか動作せず、上述の実施形態のように、LCDのTFTが形成されるTFTアレイ基板(ここでは第1基板)に容量信号固定部600を形成することが必要である。
【0105】
LCDのHドライバ410、Vドライバ420の回路構成は、上述のEL表示装置のドライバと基本的な機能は共通する。すなわち、Hドライバ410は、水平スタート信号STHに基づいて、列毎に設けられたデータライン514に、対応する画素の表示内容に応じた表示データ信号Vdataを出力する。
【0106】
Vドライバ420は、垂直スタート信号STVに基づいて表示部400でマトリクス配置されている各画素を行毎に選択するための選択信号を作成して行毎に設けられた選択ライン(ゲートライン)510に順次出力し、各画素の保持容量Csに接続された容量ライン512に容量信号Vscを出力する。
【0107】
Vドライバ420は、図2、図6,図8等に示すように、垂直スタート信号STVを順次転送するVシフトレジスタ(VSR)と、レジスタ出力SRに基づいて選択信号を作成し、また容量信号を作成する信号作成部を備える。選択信号の波形及び出力タイミングは、例えば図4,図7,図9などに示す選択信号GLと同様でよく、選択信号作成部の論理構成は、上記図2,図6,図8等と同様の構成を採用できる。一方、容量信号作成部は、例えば、容量信号を行毎に極性反転する場合には、反転周期が1H(1水平走査期間)となる論理構成を用いる。
【0108】
なお、画素毎に極性反転するドット反転駆動を採用した場合において、容量信号も画素毎(行方向に隣接する画素毎)に異なる極性とすることが効果的である。一方で、表示データ信号を保持容量に書き込んだ後、次に新しい表示データ信号を書き込むまでの期間には、できるだけ保持したデータ信号を失わないようにする観点から、保持容量電極電圧は変動しないことが好ましい。そこで、ドット反転の場合、容量ライン512は、1行当たり2本設け、その内の一方の容量ライン(512o)は、奇数列の画素の保持容量Csに接続し、他方の容量ライン(512e)は、奇数列の画素と逆極性の表示データ信号が供給される偶数列の画素の保持容量Csに接続する。そして、Vドライバ420のこの容量信号作成部の論理部は、奇数列用容量ラインと、偶数列用容量ラインに対して、それぞれ行毎に極性反転タイミングの設定された容量信号を作成する。
【0109】
図11は、容量ラインを交流駆動する場合の通常表示動作時における1画素について着目した場合の各信号の波形の一例を示している。各行に出力される選択信号は、1水平走査期間毎に対応する行の画素トランジスタTr11をオンさせるレベル(ここではHレベル)となる。このとき対応するデータライン514には、図11の例では、同一画素について1フィールド毎に極性の反転された表示データ信号Vdataが出力されている。
【0110】
選択信号がLレベルからHレベル(選択レベル)に変化して画素トランジスタTr11がオンし、表示データ信号がトランジスタTr11のドレインソース間を介して画素電極と、保持容量の一方の電極に印加される。次に、選択信号がHレベルからLレベルに立ち下がると、画素トランジスタTr11は、オフし、保持容量Csへの充電は停止し、画素電極に印加される電圧Vpが決定する。容量信号は、画素電極電圧が決定するまでは、一定電圧に維持され、決定後(トランジスタTr11のオフ後)、基準電圧(ここでは中心電圧Vc)に対する極性が反転する。この例では、表示データ信号のVcに対する極性がHレベルの時、トランジスタTr11がオフした後に、容量信号VscがLレベルからHレベルに変化する。逆に、データ信号の極性がLレベルの時は逆にトランジスタTr11がオフした後に、HレベルからLレベルに変化する。書き込んだ表示データ信号と同じ極性となるように容量信号Vscを変化させることで、図11のように、容量信号Vscの変化に応じて保持容量Csに保持された表示データ電圧Vpをレベルシフトさせることが可能となっている。従って、表示データ信号Vdataの振幅を最小限に抑えつつも、最終的に各画素において液晶容量Clcに印加される表示データ電圧Vpを大きくすることが可能となっている。
【0111】
このような構成において、表示欠陥の検査を行う場合、通常通りに各画素を駆動すると、画素トランジスタTr11をオンさせて、検査用データを保持容量Csに書き込んだ後に、容量信号Vscのレベルが変化する。つまり、書き込んだ検査データをデータラインを介して読み出している際に、画素電極電圧が大きく変動することとなり、検査精度の低下を招きやすい。従って、検査時には、この容量信号のレベル変化(交流駆動)を停止し、また、画素電極電圧を容量ライン512を介して検査精度をより高めることの可能な電圧に設定できることが好適である。
【0112】
このように容量ラインが交流駆動される場合において、容量信号作成部は、図11のような波形の容量信号は、Vシフトレジスタ等からの出力を論理演算をすることで作成できる。単純に所定レジスタ出力の反転することで容量信号を作成できる場合もある。そこで、本実施形態においても、容量信号の出力段に論理回路を設け、また、図2等と同様の構成の容量信号固定部600を設け、容量信号の出力回路(図2の論理回路240等)に対し、その出力レベルを要求に応じて固定するための容量固定制御信号を供給する。これにより、表示装置の通常表示時には容量信号の交流出力を制限せず、一方、工場出荷時など、表示パネルの欠陥検査を行う際には、容量信号の電圧レベルを所定レベルに固定することができる。なお、最終論理回路の入力に容量固定制御信号を入力する構成に限らず、別途出力電圧切り替え専用のTFTをドライバと同時に基板上に形成し、これを容量ライン512に接続し、検査時など要求に応じてTFTを動作させ、容量信号の電圧レベルを一定電圧の電源に接続する構成を採用しても良い。
【0113】
また、図2と同様な構成のレベル設定部を設け、容量信号固定時の容量信号の電圧レベルを設定用端子Tv3pに接続する電源V3Pによって任意のレベルに設定することができる。
【0114】
以上各実施形態において、固定制御用端子Tsc及びレベル設定用端子Tv3pがそれぞれ保護回路を介して容量信号作成部の対応する回路に接続されているのは、主として、これらの端子から静電気ノイズなどが侵入し、パネル上の回路を静電破壊させることを防止するためである。
【図面の簡単な説明】
【0115】
【図1】本発明の実施形態に係る発光表示装置の概略等価回路を示す説明図である。
【図2】実施形態1に係るVドライバの回路構成の一例を示す図である。
【図3】図2の構成の一部を拡大した図である。
【図4】図2の回路構成の動作を示すタイミングチャートである。
【図5】実施形態2に係るVドライバの回路構成の一例を示す図である。
【図6】実施形態3に係るVドライバの回路構成の一例を示す図である。
【図7】図6の回路構成の動作を示すタイミングチャートである。
【図8】図6の回路構成を一般化した論理回路構成を説明する図である。
【図9】図8の回路構成の動作を示すタイミングチャートである。
【図10】本発明の実施形態に係る液晶表示装置の概略等価回路を示す説明図である。
【図11】図10の回路構成の通常表示動作時の駆動波形を示す図である。
【図12】従来の発光表示装置の1画素についての等価回路を示す図である。
【符号の説明】
【0116】
10 選択ライン、12 容量ライン、14 データライン、16 電源ライン、100 表示部、110 パネル基板、200 ドライバ(周辺駆動回路)、210 Hドライバ、220 Vドライバ、222 垂直転送レジスタ、224 転送制御ゲート、228 論理制御ゲート、230 信号発生論理部、232 論理積回路、234 選択ライン用NOR回路、240,250 容量ライン用NOR回路、260,280 選択信号作成部(選択信号用論理積回路)、300,600 容量信号固定部、302 レベル設定部。
【特許請求の範囲】
【請求項1】
マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、
前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、前記第2電極は、容量ラインに接続され、
前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、
前記垂直方向駆動部は、前記容量ラインに対し、所定の交流信号を容量信号として出力する容量信号作成部を備え、
前記容量信号固定部は、前記容量信号作成部から出力される前記容量信号を選択的に、直流レベルに固定することを特徴とする表示装置。
【請求項2】
マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、
前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、第2電極は、容量ラインに接続され、
前記表示領域の水平走査方向には、対応する画素の画素トランジスタを選択するための選択ラインと、前記保持容量の前記第2電極の電位を制御する容量ラインとが延在形成され、
前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、
前記垂直方向駆動部は、1垂直走査期間の開始タイミングを示す垂直スタート信号に基づき、対応する行の前記画素トランジスタを選択するため前記選択ラインに順次出力する選択信号と、前記垂直スタート信号に基づき1水平走査期間中に第1電圧レベル期間と第2電圧レベル期間が設定され、前記容量ラインに順次出力される容量信号と、を作成し、
前記容量信号固定部は、前記垂直方向駆動部から出力される前記容量信号を選択的に直流レベルに固定することを特徴とする表示装置。
【請求項3】
請求項2に記載の表示装置において、
前記垂直方向駆動部は、
前記垂直スタート信号を取り込んで順次転送する複数段のレジスタを有する垂直転送レジスタと、
前記垂直転送レジスタの出力に基づいて前記選択ラインに供給される前記選択信号を作成する選択信号作成部と、
前記垂直転送レジスタの出力に基づいて前記容量信号を作成する容量信号作成部と、を有することを特徴とする表示装置。
【請求項4】
請求項3に記載の表示装置において、
前記容量信号作成部は、前記容量ラインに前記容量信号を出力するための論理回路を有し、
前記論理回路の1つの入力端には、前記容量信号固定部からの所定レベルの固定制御信号が供給され、該固定制御信号に応じて前記論理回路からの前記容量信号の出力レベルが固定されることを特徴とする表示装置。
【請求項5】
請求項1〜請求項4のいずれかに記載の表示装置において、
さらに、前記容量信号作成部から出力される前記容量信号の前記電圧レベルを設定するレベル設定部を備えることを特徴とする表示装置。
【請求項6】
請求項5に記載の表示装置において、
前記レベル設定部は、前記容量信号固定部から固定制御信号が出力されることを検出して、前記容量信号作成部の容量信号出力部で該容量信号の電圧値を決定するための出力部電源電圧のレベルを設定することを特徴とする表示装置。
【請求項7】
請求項5又は請求項6に記載の表示装置において、
前記レベル設定部は、レベル設定用端子を有し、該レベル設定用端子に接続される設定用電源に応じて前記容量信号の前記電圧レベルが設定されることを特徴とする表示装置。
【請求項8】
請求項1〜請求項7のいずれか1項に記載の表示装置において、
前記容量信号固定部は、固定制御用端子を有し、該固定制御用端子に接続される電源電圧に応じて前記容量信号の直流レベルへの固定制御を行うことを特徴とする表示装置。
【請求項9】
請求項1〜請求項8のいずれか1項に記載の表示装置において、
前記容量信号固定部は、前記表示領域における動作検査モードに際し、前記容量信号のレベルを固定することを特徴とする表示装置。
【請求項1】
マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、
前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、前記第2電極は、容量ラインに接続され、
前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、
前記垂直方向駆動部は、前記容量ラインに対し、所定の交流信号を容量信号として出力する容量信号作成部を備え、
前記容量信号固定部は、前記容量信号作成部から出力される前記容量信号を選択的に、直流レベルに固定することを特徴とする表示装置。
【請求項2】
マトリクス状に配置された複数の画素を備える表示領域と、前記表示領域内の前記複数の画素を駆動するための駆動回路とを備える表示装置であって、
前記表示領域において、前記複数の画素のそれぞれは、表示素子と、前記表示素子を表示データに応じて制御する画素トランジスタと、前記表示データを所定期間保持するための保持容量と、を備え、
前記保持容量は、第1電極及び第2電極を備え、前記第1電極は、前記画素トランジスタと前記表示素子との間に接続され、第2電極は、容量ラインに接続され、
前記表示領域の水平走査方向には、対応する画素の画素トランジスタを選択するための選択ラインと、前記保持容量の前記第2電極の電位を制御する容量ラインとが延在形成され、
前記駆動回路は、少なくとも垂直方向駆動部及び容量信号固定部を有し、
前記垂直方向駆動部は、1垂直走査期間の開始タイミングを示す垂直スタート信号に基づき、対応する行の前記画素トランジスタを選択するため前記選択ラインに順次出力する選択信号と、前記垂直スタート信号に基づき1水平走査期間中に第1電圧レベル期間と第2電圧レベル期間が設定され、前記容量ラインに順次出力される容量信号と、を作成し、
前記容量信号固定部は、前記垂直方向駆動部から出力される前記容量信号を選択的に直流レベルに固定することを特徴とする表示装置。
【請求項3】
請求項2に記載の表示装置において、
前記垂直方向駆動部は、
前記垂直スタート信号を取り込んで順次転送する複数段のレジスタを有する垂直転送レジスタと、
前記垂直転送レジスタの出力に基づいて前記選択ラインに供給される前記選択信号を作成する選択信号作成部と、
前記垂直転送レジスタの出力に基づいて前記容量信号を作成する容量信号作成部と、を有することを特徴とする表示装置。
【請求項4】
請求項3に記載の表示装置において、
前記容量信号作成部は、前記容量ラインに前記容量信号を出力するための論理回路を有し、
前記論理回路の1つの入力端には、前記容量信号固定部からの所定レベルの固定制御信号が供給され、該固定制御信号に応じて前記論理回路からの前記容量信号の出力レベルが固定されることを特徴とする表示装置。
【請求項5】
請求項1〜請求項4のいずれかに記載の表示装置において、
さらに、前記容量信号作成部から出力される前記容量信号の前記電圧レベルを設定するレベル設定部を備えることを特徴とする表示装置。
【請求項6】
請求項5に記載の表示装置において、
前記レベル設定部は、前記容量信号固定部から固定制御信号が出力されることを検出して、前記容量信号作成部の容量信号出力部で該容量信号の電圧値を決定するための出力部電源電圧のレベルを設定することを特徴とする表示装置。
【請求項7】
請求項5又は請求項6に記載の表示装置において、
前記レベル設定部は、レベル設定用端子を有し、該レベル設定用端子に接続される設定用電源に応じて前記容量信号の前記電圧レベルが設定されることを特徴とする表示装置。
【請求項8】
請求項1〜請求項7のいずれか1項に記載の表示装置において、
前記容量信号固定部は、固定制御用端子を有し、該固定制御用端子に接続される電源電圧に応じて前記容量信号の直流レベルへの固定制御を行うことを特徴とする表示装置。
【請求項9】
請求項1〜請求項8のいずれか1項に記載の表示装置において、
前記容量信号固定部は、前記表示領域における動作検査モードに際し、前記容量信号のレベルを固定することを特徴とする表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−101900(P2007−101900A)
【公開日】平成19年4月19日(2007.4.19)
【国際特許分類】
【出願番号】特願2005−291643(P2005−291643)
【出願日】平成17年10月4日(2005.10.4)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
【公開日】平成19年4月19日(2007.4.19)
【国際特許分類】
【出願日】平成17年10月4日(2005.10.4)
【出願人】(000001889)三洋電機株式会社 (18,308)
【Fターム(参考)】
[ Back to top ]