誘電体薄膜キャパシタの製造方法
【課題】 短絡を防ぎ、歩留まりの高い誘電体薄膜キャパシタの製造方法を提供する。
【解決手段】 基板１０上に下部電極２０を形成する工程と、下部電極２０上に誘電体薄膜３０を形成する工程と、誘電体薄膜３０中の短絡要因４０の位置を特定する工程と、短絡要因４０上を除く前記誘電体薄膜３０上に上部電極５０を形成する工程と、によって誘電体薄膜キャパシタを製造する。
【解決手段】 基板１０上に下部電極２０を形成する工程と、下部電極２０上に誘電体薄膜３０を形成する工程と、誘電体薄膜３０中の短絡要因４０の位置を特定する工程と、短絡要因４０上を除く前記誘電体薄膜３０上に上部電極５０を形成する工程と、によって誘電体薄膜キャパシタを製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜を用いた誘電体薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
近年、集積回路技術の飛躍的な発達にともない電子回路が急速に高密度化、高性能化しており、それに対応して電子回路を構成するキャパシタなどの電子部品の小型化、大容量化が求められている。そこで、比誘電率が大きい誘電体薄膜の利用が注目を集めている。
【０００３】
ところが、これら誘電体薄膜を用いて形成した誘電体薄膜キャパシタは、成膜不良により膜に生じるクラックやピンホールなどに起因し、リーク電流が大きくなって短絡するものが多いという問題がある。そして、誘電体薄膜キャパシタにおいては、誘電体薄膜の膜厚が数百ｎｍ程度と極めて薄いため、これらクラックやピンホールを防止することは困難であり、クラックやピンホールが発生したものを不良品として除外すると製造の歩留まりが著しく悪化してしまう。
【０００４】
そこで、この問題を解決するため、誘電体層を多層構造として、クラックやピンホールなどの空洞部を補修する方法が特許文献１に開示されている。図５に示すように、特許文献１に記載の誘電体薄膜キャパシタは、基板８１上に順に密着層８２、下部電極８３、第１の誘電体薄膜８４、第２の誘電体薄膜８５を備えている。ここで、第２の誘電体薄膜８５は第１の誘電体薄膜８４より非常に薄く、第１の誘電体薄膜の空洞部を埋め込むことによりリーク電流を低く抑えている。
【特許文献１】特開平８−３１９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された誘電体薄膜キャパシタにおいては、第２の誘電体薄膜８５を設けるので、誘電体層の膜厚が増加し、静電容量が低下してしまう。エッチング除去により、第２の誘電体薄膜８５を空洞部にのみ残すことも記載されているが、数十ｎｍをエッチングするのは極めて困難である。また、エッチングにより第１の誘電体薄膜８４が損傷するため、静電容量は低下してしまうし、誘電体層が薄い場合にはリーク電流の増加を防ぐことができない。
【０００６】
さらに、誘電体薄膜キャパシタは成膜時に導電性のダストが混入して短絡することがあるが、上記の方法ではこの問題を解決することは困難である。
【０００７】
そこで、本発明の目的は、誘電体薄膜の膜厚を増加させずに短絡を防ぎ、歩留まりの高い誘電体薄膜キャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記問題点を解決するために、本発明に係る誘電体薄膜キャパシタの製造方法は、（ａ）基板上に下部電極を形成する工程と、（ｂ）前記下部電極上に誘電体薄膜を形成する工程と、（ｃ）前記誘電体薄膜中の短絡要因の位置を特定する工程と、（ｄ）前記短絡要因上を除く前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴としている。
【０００９】
誘電体薄膜中の短絡要因の位置を特定して短絡要因上に上部電極を形成しないことにより、短絡要因に上部電極から電子が注入されず、短絡を防ぐことができる。
【００１０】
また、本発明に係る誘電体薄膜キャパシタの製造方法は、（ａ）基板上に下部電極を形成する工程と、（ｂ）前記下部電極上に誘電体薄膜を形成する工程と、（ｃ）前記誘電体薄膜中の短絡要因の位置を特定する工程と、（ｄ）前記短絡要因を絶縁物で覆う工程と、（ｅ）前記誘電体膜上に上部電極を形成する工程と、を含むことを特徴としている。
【００１１】
誘電体薄膜中の短絡要因の位置を特定して短絡要因を絶縁物で覆うことにより、誘電体薄膜上に形成される上部電極から短絡要因への電子の注入を防止でき、短絡を防ぐことができる。
【００１２】
そしてより具体的には、前記絶縁物が酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることを特徴としている。
【００１３】
酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることにより、誘電体薄膜キャパシタの特性に影響を与えることなく短絡を防ぐことができる。
【発明の効果】
【００１４】
以上のように、本発明に係る誘電体薄膜キャパシタの製造方法によれば、短絡要因上を除いて上部電極を形成することにより、短絡を防ぎ、歩留まりを高くすることができる。あるいは、短絡要因を絶縁物で覆うことにより、短絡を防ぎ、歩留まりを高くすることができる。
【発明を実施するための最良の形態】
【００１５】
【実施例１】
【００１６】
以下、本発明の実施の形態について図面を用いて説明する。図１は本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、ガラスやＳｉなどの基板１０上にスパッタ法や蒸着法などにより下部電極２０を形成する。下部電極２０としては、例えばＰｔなど高温での熱処理でも酸化しにくい材料を用いることが好ましい。
【００１８】
なお、基板１０と下部電極２０との間に例えばＴｉなどの密着層を形成し、基板１０と下部電極２０が密着層を介して接合されるようにしてもよい。基板１０がＳｉであり、下部電極２０がＰｔである場合、通常Ｓｉ基板の表面に形成されているＳｉＯ2とＰｔとの格子定数の差が大きく密着性がよくないため、適当な密着層を介在させるようにすれば基板１０と下部電極２０との密着性を高めることができる。
【００１９】
次に、図１（ｂ）に示すように、下部電極２０上に誘電体薄膜３０を形成する。誘電体薄膜３０は例えば以下の手順で形成する。まず、有機金属化合物を溶解した原料溶液を下部電極２０上にスピンコートなどによって塗布し、乾燥させて誘電体前駆体膜を得る。誘電体前駆体膜が所望の膜厚となるまで、原料溶液の塗布および乾燥の工程を複数回繰り返してもよい。
【００２０】
そして、熱処理を行って誘電体前駆体膜を結晶化させ、誘電体薄膜３０を形成する。誘電体薄膜３０としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなど誘電率の高い材料を用いることができる。なお、これらの材料を用いた場合、誘電体薄膜３０はＣＶＤ法、スパッタ法などにより形成することも可能である。
【００２１】
その後、誘電体薄膜３０を形成した基板１０の表面を観察して、誘電体薄膜３０中の短絡要因４０の位置を特定する。短絡要因４０としては、ダストなどの異物、およびクラックやピンホールなどによる空洞が考えられる。これらの短絡要因４０を、例えばＣＣＤカメラやレーザによる光学的な手法やＳＥＭなどの電子像により検出する。１μｍ以上の短絡要因を認識するためには、これらの１画素の認識サイズは３μｍ以内であることが望ましい。短絡要因４０は良品素子との比較あるいは周辺との輝度の違いなどから検出することができる。また、位置特定は例えばステージもしくはカメラの基準位置をもとに短絡要因の相対位置を知ることで行う。
【００２２】
そして、図１（ｃ）に示すように、短絡要因４０を除く誘電体薄膜３０上に例えば以下の方法により上部電極５０を形成する。
【００２３】
まず、図２（ａ）に示すように、誘電体薄膜３０上にネガ型レジスト４５を塗布し、短絡要因４０の位置を特定する工程において得られた位置データをもとにして、短絡要因４０上に露光を行う。これを現像することにより、図２（ｂ）に示すように、短絡要因４０上にレジスト４５が溶け残る。その状態で、図２（ｃ）に示すように、誘電体薄膜３０上に例えばＰｔなどの上部電極５０をスパッタ法や蒸着法などにより形成する。その後レジスト４５およびレジスト４５上に形成された電極を除去することで、短絡要因４０上を除く誘電体薄膜３０上に上部電極５０を形成できる。こうして、図１（ｃ）に示す誘電体薄膜キャパシタが完成する。
【００２４】
このように本実施例にかかる誘電体薄膜キャパシタの製造方法によれば、短絡要因を特定して短絡要因上に上部電極を形成しないようにすることにより、短絡を防ぎ、歩留まりを高くすることができる。
【実施例２】
【００２５】
図３は本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法を示す断面図である。なお、図３においては図１と共通あるいは対応する部分に同一の符号を付し、適宜説明を省略する。
【００２６】
まず、図３（ａ）に示すように、基板１０上に下部電極２０を形成する。次に、図３（ｂ）に示すように、下部電極２０上に誘電体薄膜３０を形成する。その後、誘電体薄膜３０中の短絡要因４０の位置を、上記実施例１に記載した方法と同様の方法で特定する。
【００２７】
そして、図３（ｃ）に示すように、短絡要因４０を絶縁物６０で覆う。具体的には、絶縁物６０を例えば以下の方法により短絡要因４０上にのみ形成することにより、短絡要因４０を絶縁物６０で被覆する。まず、図４（ａ）に示すように、誘電体薄膜３０上にポジ型レジスト４６を塗布し、位置特定をした短絡要因４０上に露光を行う。現像することにより、図４（ｂ）に示すように、短絡要因４０上のみレジスト４６が溶け、短絡要因４０上を除く誘電体薄膜上にはレジスト４６が溶け残る。その状態で、図４（ｃ）に示すように、低誘電率絶縁体である酸化アルミニウムからなる絶縁物６０を蒸着などにより形成する。その後レジスト４６およびレジスト４６上に形成された絶縁物６０を除去すれば、図３（ｃ）に示すように短絡要因４０上にのみ絶縁物６０を形成できる。
【００２８】
なお、絶縁物６０は、酸化アルミニウムに限定されず、絶縁体であればよく、低誘電率の絶縁体であることが好ましい。特に、酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とする絶縁物６０を用いれば、誘電体薄膜キャパシタの特性に影響を与えることなく、短絡要因４０を覆うことができる。
【００２９】
そして、図３（ｄ）に示すように、誘電体薄膜３０上にＰｔなどの上部電極５０をスパッタ法や蒸着法などにより形成する。こうして、誘電体薄膜キャパシタが完成する。
【００３０】
このように本実施例にかかる誘電体薄膜キャパシタの製造方法によれば、短絡要因を特定して短絡要因を絶縁物で覆うことにより、短絡を防ぎ、歩留まりを高くすることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法を示す図である。
【図２】本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法の中間工程を説明する図である。
【図３】本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法を示す図である。
【図４】本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法の中間工程を説明する図である。
【図５】従来の誘電体薄膜キャパシタを示す図である。
【符号の説明】
【００３２】
１０ 基板
２０ 下部電極
３０ 誘電体薄膜
４０ 短絡要因
４５、４６ レジスト
５０ 上部電極
６０ 絶縁物
８１ 基板
８２ 密着層
８３ 下部電極
８４ 第１の誘電体薄膜
８５ 第２の誘電体薄膜
【技術分野】
【０００１】
本発明は、誘電体薄膜を用いた誘電体薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
近年、集積回路技術の飛躍的な発達にともない電子回路が急速に高密度化、高性能化しており、それに対応して電子回路を構成するキャパシタなどの電子部品の小型化、大容量化が求められている。そこで、比誘電率が大きい誘電体薄膜の利用が注目を集めている。
【０００３】
ところが、これら誘電体薄膜を用いて形成した誘電体薄膜キャパシタは、成膜不良により膜に生じるクラックやピンホールなどに起因し、リーク電流が大きくなって短絡するものが多いという問題がある。そして、誘電体薄膜キャパシタにおいては、誘電体薄膜の膜厚が数百ｎｍ程度と極めて薄いため、これらクラックやピンホールを防止することは困難であり、クラックやピンホールが発生したものを不良品として除外すると製造の歩留まりが著しく悪化してしまう。
【０００４】
そこで、この問題を解決するため、誘電体層を多層構造として、クラックやピンホールなどの空洞部を補修する方法が特許文献１に開示されている。図５に示すように、特許文献１に記載の誘電体薄膜キャパシタは、基板８１上に順に密着層８２、下部電極８３、第１の誘電体薄膜８４、第２の誘電体薄膜８５を備えている。ここで、第２の誘電体薄膜８５は第１の誘電体薄膜８４より非常に薄く、第１の誘電体薄膜の空洞部を埋め込むことによりリーク電流を低く抑えている。
【特許文献１】特開平８−３１９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された誘電体薄膜キャパシタにおいては、第２の誘電体薄膜８５を設けるので、誘電体層の膜厚が増加し、静電容量が低下してしまう。エッチング除去により、第２の誘電体薄膜８５を空洞部にのみ残すことも記載されているが、数十ｎｍをエッチングするのは極めて困難である。また、エッチングにより第１の誘電体薄膜８４が損傷するため、静電容量は低下してしまうし、誘電体層が薄い場合にはリーク電流の増加を防ぐことができない。
【０００６】
さらに、誘電体薄膜キャパシタは成膜時に導電性のダストが混入して短絡することがあるが、上記の方法ではこの問題を解決することは困難である。
【０００７】
そこで、本発明の目的は、誘電体薄膜の膜厚を増加させずに短絡を防ぎ、歩留まりの高い誘電体薄膜キャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記問題点を解決するために、本発明に係る誘電体薄膜キャパシタの製造方法は、（ａ）基板上に下部電極を形成する工程と、（ｂ）前記下部電極上に誘電体薄膜を形成する工程と、（ｃ）前記誘電体薄膜中の短絡要因の位置を特定する工程と、（ｄ）前記短絡要因上を除く前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴としている。
【０００９】
誘電体薄膜中の短絡要因の位置を特定して短絡要因上に上部電極を形成しないことにより、短絡要因に上部電極から電子が注入されず、短絡を防ぐことができる。
【００１０】
また、本発明に係る誘電体薄膜キャパシタの製造方法は、（ａ）基板上に下部電極を形成する工程と、（ｂ）前記下部電極上に誘電体薄膜を形成する工程と、（ｃ）前記誘電体薄膜中の短絡要因の位置を特定する工程と、（ｄ）前記短絡要因を絶縁物で覆う工程と、（ｅ）前記誘電体膜上に上部電極を形成する工程と、を含むことを特徴としている。
【００１１】
誘電体薄膜中の短絡要因の位置を特定して短絡要因を絶縁物で覆うことにより、誘電体薄膜上に形成される上部電極から短絡要因への電子の注入を防止でき、短絡を防ぐことができる。
【００１２】
そしてより具体的には、前記絶縁物が酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることを特徴としている。
【００１３】
酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることにより、誘電体薄膜キャパシタの特性に影響を与えることなく短絡を防ぐことができる。
【発明の効果】
【００１４】
以上のように、本発明に係る誘電体薄膜キャパシタの製造方法によれば、短絡要因上を除いて上部電極を形成することにより、短絡を防ぎ、歩留まりを高くすることができる。あるいは、短絡要因を絶縁物で覆うことにより、短絡を防ぎ、歩留まりを高くすることができる。
【発明を実施するための最良の形態】
【００１５】
【実施例１】
【００１６】
以下、本発明の実施の形態について図面を用いて説明する。図１は本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法を示す断面図である。
【００１７】
まず、図１（ａ）に示すように、ガラスやＳｉなどの基板１０上にスパッタ法や蒸着法などにより下部電極２０を形成する。下部電極２０としては、例えばＰｔなど高温での熱処理でも酸化しにくい材料を用いることが好ましい。
【００１８】
なお、基板１０と下部電極２０との間に例えばＴｉなどの密着層を形成し、基板１０と下部電極２０が密着層を介して接合されるようにしてもよい。基板１０がＳｉであり、下部電極２０がＰｔである場合、通常Ｓｉ基板の表面に形成されているＳｉＯ2とＰｔとの格子定数の差が大きく密着性がよくないため、適当な密着層を介在させるようにすれば基板１０と下部電極２０との密着性を高めることができる。
【００１９】
次に、図１（ｂ）に示すように、下部電極２０上に誘電体薄膜３０を形成する。誘電体薄膜３０は例えば以下の手順で形成する。まず、有機金属化合物を溶解した原料溶液を下部電極２０上にスピンコートなどによって塗布し、乾燥させて誘電体前駆体膜を得る。誘電体前駆体膜が所望の膜厚となるまで、原料溶液の塗布および乾燥の工程を複数回繰り返してもよい。
【００２０】
そして、熱処理を行って誘電体前駆体膜を結晶化させ、誘電体薄膜３０を形成する。誘電体薄膜３０としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウムなど誘電率の高い材料を用いることができる。なお、これらの材料を用いた場合、誘電体薄膜３０はＣＶＤ法、スパッタ法などにより形成することも可能である。
【００２１】
その後、誘電体薄膜３０を形成した基板１０の表面を観察して、誘電体薄膜３０中の短絡要因４０の位置を特定する。短絡要因４０としては、ダストなどの異物、およびクラックやピンホールなどによる空洞が考えられる。これらの短絡要因４０を、例えばＣＣＤカメラやレーザによる光学的な手法やＳＥＭなどの電子像により検出する。１μｍ以上の短絡要因を認識するためには、これらの１画素の認識サイズは３μｍ以内であることが望ましい。短絡要因４０は良品素子との比較あるいは周辺との輝度の違いなどから検出することができる。また、位置特定は例えばステージもしくはカメラの基準位置をもとに短絡要因の相対位置を知ることで行う。
【００２２】
そして、図１（ｃ）に示すように、短絡要因４０を除く誘電体薄膜３０上に例えば以下の方法により上部電極５０を形成する。
【００２３】
まず、図２（ａ）に示すように、誘電体薄膜３０上にネガ型レジスト４５を塗布し、短絡要因４０の位置を特定する工程において得られた位置データをもとにして、短絡要因４０上に露光を行う。これを現像することにより、図２（ｂ）に示すように、短絡要因４０上にレジスト４５が溶け残る。その状態で、図２（ｃ）に示すように、誘電体薄膜３０上に例えばＰｔなどの上部電極５０をスパッタ法や蒸着法などにより形成する。その後レジスト４５およびレジスト４５上に形成された電極を除去することで、短絡要因４０上を除く誘電体薄膜３０上に上部電極５０を形成できる。こうして、図１（ｃ）に示す誘電体薄膜キャパシタが完成する。
【００２４】
このように本実施例にかかる誘電体薄膜キャパシタの製造方法によれば、短絡要因を特定して短絡要因上に上部電極を形成しないようにすることにより、短絡を防ぎ、歩留まりを高くすることができる。
【実施例２】
【００２５】
図３は本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法を示す断面図である。なお、図３においては図１と共通あるいは対応する部分に同一の符号を付し、適宜説明を省略する。
【００２６】
まず、図３（ａ）に示すように、基板１０上に下部電極２０を形成する。次に、図３（ｂ）に示すように、下部電極２０上に誘電体薄膜３０を形成する。その後、誘電体薄膜３０中の短絡要因４０の位置を、上記実施例１に記載した方法と同様の方法で特定する。
【００２７】
そして、図３（ｃ）に示すように、短絡要因４０を絶縁物６０で覆う。具体的には、絶縁物６０を例えば以下の方法により短絡要因４０上にのみ形成することにより、短絡要因４０を絶縁物６０で被覆する。まず、図４（ａ）に示すように、誘電体薄膜３０上にポジ型レジスト４６を塗布し、位置特定をした短絡要因４０上に露光を行う。現像することにより、図４（ｂ）に示すように、短絡要因４０上のみレジスト４６が溶け、短絡要因４０上を除く誘電体薄膜上にはレジスト４６が溶け残る。その状態で、図４（ｃ）に示すように、低誘電率絶縁体である酸化アルミニウムからなる絶縁物６０を蒸着などにより形成する。その後レジスト４６およびレジスト４６上に形成された絶縁物６０を除去すれば、図３（ｃ）に示すように短絡要因４０上にのみ絶縁物６０を形成できる。
【００２８】
なお、絶縁物６０は、酸化アルミニウムに限定されず、絶縁体であればよく、低誘電率の絶縁体であることが好ましい。特に、酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とする絶縁物６０を用いれば、誘電体薄膜キャパシタの特性に影響を与えることなく、短絡要因４０を覆うことができる。
【００２９】
そして、図３（ｄ）に示すように、誘電体薄膜３０上にＰｔなどの上部電極５０をスパッタ法や蒸着法などにより形成する。こうして、誘電体薄膜キャパシタが完成する。
【００３０】
このように本実施例にかかる誘電体薄膜キャパシタの製造方法によれば、短絡要因を特定して短絡要因を絶縁物で覆うことにより、短絡を防ぎ、歩留まりを高くすることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法を示す図である。
【図２】本発明の第１の実施例に係る誘電体薄膜キャパシタの製造方法の中間工程を説明する図である。
【図３】本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法を示す図である。
【図４】本発明の第２の実施例に係る誘電体薄膜キャパシタの製造方法の中間工程を説明する図である。
【図５】従来の誘電体薄膜キャパシタを示す図である。
【符号の説明】
【００３２】
１０ 基板
２０ 下部電極
３０ 誘電体薄膜
４０ 短絡要因
４５、４６ レジスト
５０ 上部電極
６０ 絶縁物
８１ 基板
８２ 密着層
８３ 下部電極
８４ 第１の誘電体薄膜
８５ 第２の誘電体薄膜
【特許請求の範囲】
【請求項１】
基板上に下部電極を形成する工程と、
前記下部電極上に誘電体薄膜を形成する工程と、
前記誘電体薄膜中の短絡要因の位置を特定する工程と、
前記短絡要因上を除く前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項２】
基板上に下部電極を形成する工程と、
前記下部電極上に誘電体薄膜を形成する工程と、
前記誘電体薄膜中の短絡要因の位置を特定する工程と、
前記短絡要因を絶縁物で覆う工程と、
前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項３】
前記絶縁物が酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることを特徴とする請求項２に記載の誘電体薄膜キャパシタの製造方法。
【請求項１】
基板上に下部電極を形成する工程と、
前記下部電極上に誘電体薄膜を形成する工程と、
前記誘電体薄膜中の短絡要因の位置を特定する工程と、
前記短絡要因上を除く前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項２】
基板上に下部電極を形成する工程と、
前記下部電極上に誘電体薄膜を形成する工程と、
前記誘電体薄膜中の短絡要因の位置を特定する工程と、
前記短絡要因を絶縁物で覆う工程と、
前記誘電体薄膜上に上部電極を形成する工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項３】
前記絶縁物が酸化アルミニウム、酸化シリコン、窒素シリコンのいずれかを主成分とすることを特徴とする請求項２に記載の誘電体薄膜キャパシタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−３２４５２３（Ｐ２００６−３２４５２３Ａ）
【公開日】平成１８年１１月３０日（２００６．１１．３０）
【国際特許分類】
【出願番号】特願２００５−１４７１８５（Ｐ２００５−１４７１８５）
【出願日】平成１７年５月１９日（２００５．５．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成１８年１１月３０日（２００６．１１．３０）
【国際特許分類】
【出願日】平成１７年５月１９日（２００５．５．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]