電力増幅器およびそれを用いた送信機
【課題】 ドハーティ型電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高電力付加効率を図る。
【解決手段】 キャリアアンプAmp1とピークアンプAmp2との入力側に、90度位相遅延電力分配部PSPDを接続し、出力側に可変電気長電力合成部VTL2を接続する。搬送波信号RFsの搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部VTL2の電気長がほぼ90度になるように、可変電気長電力合成部VTL2の制御端子Ctrlから制御信号Sigを印加することにより調整する。
【解決手段】 キャリアアンプAmp1とピークアンプAmp2との入力側に、90度位相遅延電力分配部PSPDを接続し、出力側に可変電気長電力合成部VTL2を接続する。搬送波信号RFsの搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部VTL2の電気長がほぼ90度になるように、可変電気長電力合成部VTL2の制御端子Ctrlから制御信号Sigを印加することにより調整する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力増幅器、とりわけドハーティ(Doherty)型増幅器、および、それを用いた送信機に係り、高効率線形電力増幅をおこなう電力増幅器に関するもので、特に、マルチチャネル変調方式、OFDM方式などエンベロープ振幅変動が大きく、高度な線形性を要求する無線機方式、さらに、広い周波数帯域または複数周波数帯域(マルチバンド)無線機に用いて好適な広帯域高効率電力増幅を実行可能な電力増幅器に関する。
【背景技術】
【0002】
マルチチャネル変調方式、OFDM方式などエンベロープ振幅変動が大きい通信方式では最大出力対平均出力比(PAPR)が大きいため、従来の電力増幅器では高効率が実現しにくい。この問題を解決する方法として、以下の非特許文献1に記載されたような動作点の異なる増幅器を組み合わせるドハーティ型増幅器が従来から知られている。
【0003】
【非特許文献1】W.H.Doherty, "new high efficiency power amplifier for modulated waves", Proceeding of the IRE, vol.24, no.9, pp.1163-1182, 1936.
【発明の開示】
【発明が解決しようとする課題】
【0004】
先ず、図14ないし図18を用いて従来技術に係るドハーティ型増幅器について説明する。
【0005】
図14は、従来技術に係るドハーティ型増幅器の構成図である。
【0006】
図15は、ドハーティ型増幅器の信号波形図である。
【0007】
図16は、ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率(PAE)の関係を示すグラフである。
【0008】
図17は、ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率(PAE)の関係を示すグラフである。
【0009】
図18は、ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【0010】
ドハーティ型増幅器の基本構成は、図14に示されるように、入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプ(キャリアアンプ)と、入力信号の振幅がある閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプ(ピークアンプ)とを並列に接続したものである。入力信号振幅が小さい場合、キャリアアンプは線形領域で動作する。入力信号振幅が中ぐらいの場合、キャリアアンプは飽和電力まで動作し、高電力効率を実現する。この動作領域の最大入力信号振幅を前記閾値として設定する。そして、入力信号振幅が大きい場合、キャリアアンプの出力電圧がクリップされ、出力波形が歪んでしまうが、ピークアンプが動作してクリップされた部分を補うように負荷に電流を供給し、ひずみが緩和すると同時に高電力効率を維持する。図15は、その場合の信号波形の振幅の様子を示したものであり、図16に示されるように、ドハーティ型増幅器は、広い出力電力範囲に対して高電力効率を実現することができる。
【0011】
以下、ドハーティ型増幅器の動作原理をより詳しく説明する。一般にピークアンプとキャリアアンプを並列に接続したときには、ピークアンプから供給される電流で負荷電圧が上昇するため、キャリアアンプから見れば見かけ上負荷抵抗が大きくなり、電力効率が低減してしまう。ドハーティ型増幅器では、キャリアアンプの出力とピークアンプの出力の間に1/4波長の伝送線路を接続する。ピークアンプの出力側に接続した負荷Rは1/4波長の伝送線路によってZ02/R(ただし、Z0は伝送線路の特徴インピーダンスとする)、に見えるため、ピークアンプから供給される電流で負荷電圧が上昇するが、キャリアアンプから見れば見かけ上負荷抵抗が小さくなる。したがって、キャリアアンプの効率が増加する。ここで、出力側の1/4波長伝送線路によってキャリアアンプの位相が90度遅れるため、入力側でピークアンプの位相を90度遅らせる必要がある。
【0012】
図14に示す回路がドハーティ増幅器として動作するようにするために、Amp1(キャリアアンプ)には、B級増幅器として動作するようにバイアス電圧または電流を設定し、Amp2(ピークアンプ)には、C級増幅器に動作するようにバイアス電圧または電流を設定する。図18は、Amp1及びAmp2の動作電圧バイアス条件を示したものであり、Amp2には、Amp1が飽和する直前の入力電圧振幅と同じ大きさのオフセット電圧バイアスを加えることになる。
【0013】
上記従来技術に係るドハーティ型増幅器は、入力の電力分配をおこない、90度の位相遅延をおこなう。そして、キャリアアンプとピークアンプのインピーダンス変換をおこない、出力合成に1/4波長伝送線路を用いる。このとき、アンプの中心周波数に対して、大きく異なる周波数では90度の位相遅延、インピーダンス変換ができなくなるため、1/4波長に対応する周波数を中心とする狭い周波数帯域だけ高効率効果を発揮できる。周波数に対する12dBバックオフの電力付加効率(PAE)をグラフにプロットすると図17のように山形になっており、ある周波数で最大になり、その周波数から離れるほどPAEが低下する。
【0014】
本発明は、上記問題点を解決するためになされたもので、その目的は、ドハーティ型電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることにある。
【課題を解決するための手段】
【0015】
本発明のドハーティ型増幅器の特徴の一つは、出力合成を実現する回路として、広い帯域、または、複数の帯域に合わせて電気長が90度になるように調整できる可変電気長電力合成部VTL2を用いることにある。
【0016】
この可変電気長電力合成部VTL2として、合計電気長が高い搬送周波数帯域バンドAの中心周波数において電気長が90度になるよう、それぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bを接続した第1直列回路、スイッチSw1とコンデンサCs1からなる第2直列回路、スイッチSw2とコンデンサCs2からなり、一方がスイッチSw1とコンデンサCs1の接点に接続され、他の一方を接地させた第3直列回路を設けて、第2直列回路と伝送線路TL2aを並列に、スイッチSw1がキャリアアンプAmp1と伝送線路TL2aの接点に接続し構成する回路が考えられる。
【0017】
そして、搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加してSw1、Sw2をオフにし、バンドAの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、バンドAより低い周波数の搬送波周波数帯域バンドBの場合には、制御端子Ctrlから制御信号Sig2を印加してSw1、Sw2をオンにし、バンドBの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、それぞれの場合の電力付加効率を最適化する。
【0018】
また、ドハーティ型増幅器の構成として、キャリアアンプAmp1は、FET素子Mcと直流遮断コンデンサCc1とからなり、FET素子Mcのドレイン端子を電源電圧端子Vdcに、ソース端子をグラウンドに、ゲート端子を、バイアス電圧端子Vgcに接続し、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとFET素子Mcのゲート端子の間に接続する。一方、ピークアンプAmp2は、FET素子Mpと直流遮断コンデンサCp1とからなり、FET素子Mpのドレイン端子を電源電圧端子Vdpに、ソース端子をグラウンドに、ゲート端子をバイアス電圧端子Vgpに接続し、直流遮断コンデンサCp1は、90度位相遅延電力分配部PSPDとFET素子Mpのゲート端子の間に接続する。
【0019】
そして、可変電気長電力合成部VTL2の構成として、それぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bを接続した第1直列回路、FET素子Ms1とそのソース端子に接続したコンデンサCs1とからなる第2直列回路、 FET素子Ms2と前記FET素子Ms2のソース端子に接続したコンデンサCs2とからなり、一方を前記FET素子Ms1のソース端子に接続させ、他の一方を接地させた第3直列回路を設け、FET素子Ms1のドレイン端子をキャリアアンプAmp1と伝送線路TL2aとの接点に接続する。
【0020】
また、FET素子Mpのドレイン端子にコンデンサCp2を接続し、出力端子OUTとコンデンサCp2の間にコンデンサCbを設ける。
【0021】
そして、FET素子Ms1のゲート端子とFET素子Ms2のゲート端子に接続した制御電圧端子Ctrlから、搬送周波数帯域がバンドAの場合、FET素子Ms1およびFET素子Ms2がオフになるように制御信号Sig1を印加し、搬送周波数帯域がバンドBの場合、FET素子Ms1およびFET素子Ms2がオンになるように制御信号Sig2を印加することによって、前記可変電気長電力合成部VTL2の電気長がそれぞれ前記バンドA、前記バンドBでほぼ90度になるように切り換って動作させる。
【0022】
また、上記キャリアアンプ、ピークアンプにはFET素子の代わりにBipolar素子を使っても差しつかえない。
【0023】
可変電気長電力合成部VTL2としては、以下の実現方法も考えられる。すなわち、並列に接続した2個以上の伝送線路TL21、TL22、…を切り替えスイッチSw1、Sw2を介してキャリアアンプAmp1と伝送線路TL2bの間に直列に接続し、TL21とTL2bの合計長さが搬送周波数帯域バンドAの中心周波数に対応する波長の1/4長さ、伝送線路TL22と伝送線路TL2bの合計長さが搬送周波数帯域バンドBの中心周波数に対応する波長の1/4長さ、…であるようにする。そして、バンドA、バンドB、…の搬送周波数帯域で送信するときは、電気長が最も90度に近いようにスイッチSw1、Sw2を切り換えて伝送線路TL21、TL22、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【0024】
また、可変電気長電力合成部VTL2として以下の実現方法も考えられる。すなわち、長さ比が2のk乗、k=1、2、…である、直列に接続した2つ以上の伝送線路TL21、TL22、…と、それぞれシャントFET素子Ms21、Ms22、…とを並列に接続し、キャリアアンプAmp1と伝送線路TL2bの間に直列に接続する。
【0025】
そして、シャントFET素子Ms21、Ms22、…のゲート端子にそれぞれ制御端子Ctrl1、Ctrl2、…より制御信号を印加し、シャントFET素子Ms21、Ms22、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。
【0026】
上記電力増幅器を利用し、複数の周波数帯域に対して高電力付加効率を実現できる送信機として、複数サブチャネル信号Dを振幅信号A及び位相信号Pに変調する変調部Modと、振幅信号A及び位相信号Pを90度位相差の時間軸信号X、Yに変換する時間信号変換部FTCと、搬送波周波数に変換するX信号パス、Y信号パスから構成される90度位相遅延電力分配部PSPDが考えられる。前記90度位相遅延電力分配部PSPDを介して、増幅に際し、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させ、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【0027】
さらに、次のように複数の周波数帯域に対して高電力付加効率を実現できる送信機が考えられる。キャリアアンプAmp1の入力側に、通信前処理ブロックPSと、デジタル信号から0度位相遅延の第1変調信号を生じる変調回路Mod1と、第1変調信号をアナログ信号に変換するDAC1と、不要高周波成分を抑圧する低周波通過フィルタLPF1と、周波数変換をおこなうミキサMix1と、必要出力レベルに増幅する可変ゲイン増幅器PGA1とを、直列に接続したX信号パスを設け、ピークアンプAmp2の入力側に、通信前処理ブロックPSと、デジタル信号から90度位相遅延の第2変調信号を生じる変調回路Mod2と、第2変調信号をアナログ信号に変換するDAC2と、不要高周波成分を抑圧する低周波通過フィルタLPF2と、周波数変換をおこなうミキサMix2と、必要出力レベルに増幅する可変ゲイン増幅器PGA2とを、直列に接続したY信号パスを設け、90度位相遅延電力分配部PSPDを構成する。
【0028】
そして、ミキサMix1、ミキサMix2を駆動する局部信号源SGを設定し、90度位相遅延電力分配部PSPDは、前記X信号パス、前記Y信号パスを介して90度位相差信号を生成し、増幅に際し、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させるために局部信号源SGの周波数を変えて、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように、送信機を調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【0029】
以上のように、本発明は、広い搬送波帯域または複数の搬送波帯域に適用できる、簡素な構成で実現する広帯域ドハーティ型増幅器技術及び送信機を提供する。また、高い周波数帯域では伝送線路だけ、低い周波数帯域では伝送線路を一部容量でシャントされる方式では複数のドハーティ型増幅器より6割以上小型にすることができる。
【発明の効果】
【0030】
本発明によれば電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることができる。
【発明を実施するための最良の形態】
【0031】
先ず、図1および図2を用いて本発明に係るドハーティ型電力増幅器の概要について説明する。
【0032】
図1は、本発明に係るドハーティ型電力増幅器の概要図である。
【0033】
図2は、ドハーティ型増幅器の周波数帯域がバンドAとバンドBにおける場合の周波数帯域とPAEの関係を示すグラフである。
【0034】
本発明のドハーティ型増幅器は、図1に示されるように、キャリアアンプAmp1とピークアンプAmp2が入出力の間に対して並列に接続され、それらの入力側に90度位相遅延電力分配部PSPDが接続されており、出力側に可変電気長電力合成部VTL2が接続されている。そして、入力端子INより送信信号を入力して、90度位相遅延電力分配部PSPDを介して搬送波信号RFsと90度位相遅延搬送波信号RFsqがそれぞれキャリアアンプAmp1とピークアンプAmp2を介して増幅され、可変電気長電力合成部VTL2によって合成された出力信号が出力端子OUTより出力される。搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加しバンドAの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、搬送波周波数帯域がバンドAと離れているバンドBの場合には制御端子Ctrlから制御信号Sig2を印加しバンドBの中心周波数に対してVTL2の電気長がほぼ90度になるように調整して、それぞれの場合のPAEを最適化にする。
【0035】
このとき、図2は、周波数帯域バンドAおよびバンドBのそれぞれのほぼ中心周波数で12dBバックオフのPAEが最大になるシミュレーション結果を示したものである。
【0036】
そして、図1の回路がドハーティ増幅器として動作するためにキャリアアンプAmp1がB級増幅器動作として、ピークアンプAmp2がC級増幅器動作をするように図18に示されたバイアス電圧・電流条件を設定する。なお、以下の各実施例でもドハーティ増幅器として動作する条件の設定は同様である。
【実施例1】
【0037】
次に、本発明に係る第一の実施例を、図3ないし図6を用いて説明する。
【0038】
図3は、本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【0039】
図4は、本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【0040】
図5は、伝送線路の等価回路図である。
【0041】
図6は、本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【0042】
この実施例1は、図1の可変電気長電力合成部VTL2を実現するより具体的な回路を示すものである。キャリアアンプAmp1、ピークアンプAmp2と90度位相遅延電力分配部PSPDは、図1の上記の概要の説明と同様である。
【0043】
ここで、バンドAが高い周波数帯域、バンドBが低い周波数帯域とする。伝送線路TL2aおよび伝送線路TL2bがそれぞれ長さL1aとL1bを有しており、その合計電気長がバンドA中心周波数において90度である。伝送線路TL2aと伝送線路TL2bからなる直列回路は、伝送線路TL2a側端子がキャリアアンプAmp1に伝送線路TL2b側端子がピークアンプAmp2に接続されている。
【0044】
そして、スイッチSw1とコンデンサCs1からなる直列回路は、スイッチSw1側端子がキャリアアンプAmp1と伝送線路TL2aの接点に、コンデンサCs1側端子が伝送線路TL2aと伝送線路TL2bの接点に接続されている。接地されているコンデンサCs2は、スイッチSw2を介してスイッチSw1とコンデンサCs1の接点に接続されている。このとき、出力搬送波周波数がバンドAの場合には、スイッチSw1、スイッチSw2がオフになるように制御端子Ctrlから制御信号Sig1を印加し、出力搬送波周波数がバンドBの場合には、スイッチSw1、スイッチSw2がオンになるようにCtrlから制御信号Sig2を印加する。したがって、可変電気長電力合成部VTL2の電気長がそれぞれバンドA、バンドBでほぼ90度になるように切り換る。図4は、可変電気長電力合成部VTL2による位相回転を示したものである。
【0045】
以下、伝送線路と可変電気長電力合成部の等価回路図を用いて、回路の動作原理を簡単に説明する。
【0046】
伝送線路が波長より十分短い場合、図5に示した等価回路で近似できる。コンデンサの単位長さの容量をCu、コイルの単位長さのインダクタンスをLu、線路長をs2aとすれば、図5の接地したコンデンサの容量がCu*s2a、直列インダクタンスがLu*s2aに等しくなり、線路の電気長は以下の(式1)から求められる。
【0047】
【数1】
【0048】
図3のスイッチSw1、スイッチSw2がオンになった場合、図6の等価回路で近似でき、周波数に対して電気長が以下(式2)の示すように変化する。
【0049】
【数2】
【0050】
これは、等価的に容量およびインダクタンスが大きくなったということである。別の観点から見れば、スイッチSw1、スイッチSw2がオフになったときと同じ電気長になるためには周波数を下げる必要がある。しかしながら、電気長が等しいだけではドハーティ動作条件を満足していない。スイッチSw1、スイッチSw2がオンのときでも見かけ上、スイッチSw1、スイッチSw2がオフと同じ特徴インピーダンスを維持し、以下の(式3)の条件が成り立つ必要がある。
【0051】
【数3】
【0052】
本実施例によれば、図1の可変電気長電力合成部VTL2を、図3に示すように、合計電気長がバンドAの中心周波数において90度である伝送線路TL2aおよびTL2bと、TL2aおよびTL2bとの合計電気長がバンドBの中心周波数において90度となるようなコンデンサCs1およびCs2とによって構成したことによって、可変電気長電力合成部VTL2の電気長がバンドA、バンドBの両方でほぼ90度になるように、かつ、特徴インピーダンスがバンドA、バンドBの両方でほぼ等しくなるように切り換ることが可能となり、以て、キャリアアンプAmp1およびピークアンプAmp2を含んでなる電力増幅器の出力電力合成回路の電気長および特徴インピーダンスを2つの異なる周波数帯域の送信信号に対してほぼ一定にして、マルチバンド送信信号の増幅または広帯域送信信号の増幅を高効率化することができる。また、バンドBに対する電気長をその中心周波数においてほぼ90度にする構成として、伝送線路TL2aおよびTL2b以外の新たな伝送線路を設けるのではなく、その代わりにスイッチで接続/非接続を切り替え可能なコンデンサを設けることによって、伝送線路の設置による可変電気長電力合成部VTL2構成方法の回路面積の増大を抑制できるという効果がある。
【実施例2】
【0053】
次に、本発明に係る第二の実施例を、図7を用いて説明する。
【0054】
図7は、本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【0055】
本実施例は、第一の実施例のスイッチを、FET素子に置き換えたものである。
【0056】
本発明に係る第二の実施例のドハーティ型増幅器のキャリアアンプAmp1は、図3に示されるように、FET素子Mcと直流遮断コンデンサCc1とから構成され、FET素子Mcのドレイン端子は電源電圧端子Vdcに、ソース端子はグラウンドに、ゲート端子は、バイアス電圧端子Vgcに接続され、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとFET素子Mcのゲート端子の間に接続されている。
【0057】
一方、ピークアンプAmp2は、FET素子Mpと直流遮断コンデンサCp1とから構成され、FET素子Mpのドレイン端子は電源電圧端子Vdpに、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子Vgpに接続され、直流遮断コンデンサCp1は、前記90度位相遅延電力分配部PSPDと前記FET素子Mpのゲート端子の間に接続されている。
【0058】
可変電気長電力合成部VTL2としては、第1直列回路としてそれぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bからなることは、第1の実施例と同様である。本実施例では、第2直列回路は、FET素子Ms1とそのソース端子に接続したコンデンサCs1からなり、第3直列回路は、FET素子Ms2と、前記FET素子Ms2のソース端子に接続したコンデンサCs2とからなり、一方が前記FET素子Ms1のソース端子に接続され、他の一方が接地されている。
【0059】
そして、この可変電気長電力合成部VTL2は、FET素子Ms1のドレイン端子がキャリアアンプAmp1と伝送線路TL2aとの接点に接続された構成である。
【0060】
また、FET素子Mpのドレイン端子にコンデンサCp2を接続し、出力端子OUTとコンデンサCp2の間にコンデンサCbを設ける。
【0061】
そして、FET素子Ms1のゲート端子とFET素子Ms2のゲート端子に接続した制御電圧端子Ctrlから、搬送周波数帯域がバンドAの場合、FET素子Ms1およびFET素子Ms2がオフになるように制御信号Sig1を印加し、搬送周波数帯域がバンドBの場合、FET素子Ms1およびFET素子Ms2がオンになるように制御信号Sig2を印加することによって、可変電気長電力合成部VTL2の電気長がそれぞれバンドA、バンドBでほぼ90度になるように切り換って動作させる。ここでも、第一の実施例と同様、バンドAがバンドBより周波数が高いとする。また、FET素子Ms1、FET素子Ms2はオフのとき上記第2直列回路に電流がほとんど流れない大きなインピーダンスになり、オンのときドレイン端子とソース端子間の高周波インピーダンスが十分小さくなるようにゲート長およびゲート幅を有する。図7に示した回路では、FET素子Mcがキャリアアンプ、FET素子Mpがピークアンプとして機能するようにバイアス条件を設定する必要があり、その詳細は、図18による上記説明と同様である。
【0062】
尚、本実施例におけるスイッチFET素子Ms1およびMs2は、それぞれ単一のFET素子で構成する場合に限定されない。すなわち、Ms1およびMs2をそれぞれ単一のFET素子で構成してもよいし、あるいは、Ms1およびMs2のいずれか一方または両方を複数のFET素子の縦列接続でまたはT型接続スイッチ回路で構成してもよい。複数のFET素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する1つ1つのFET素子に要求される耐圧特性の緩和とが期待され得る。
【0063】
本実施例によれば、図3のスイッチSw1およびSw2をスイッチFET素子Ms1およびMs2で構成したことによって、バンドAとバンドBとの間での可変電気長電力合成部VTL2の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドAとバンドBとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプAmp1およびピークアンプAmp2をそれぞれFET素子McおよびMpで構成したことによって、可変電気長電力合成部VTL2とキャリアアンプAmp1およびピークアンプAmp2との間にそれぞれ設けられる出力整合回路(図示せず)に多少の不整合が生じていた場合でも、熱暴走が比較的少ないというFETが持つ特性から電力増幅素子の破壊を回避することができる。換言すれば、出力整合回路に要求される精度を緩和して歩留りを向上させることが可能となる。
【実施例3】
【0064】
次に、本発明に係る第三の実施例を、図8を用いて説明する。
【0065】
図8は、本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【0066】
本実施例は、第二の実施例のキャリアアンプとピークアンプを構成するときに、FET素子の代わりに、Bipolar素子を用いたものである。
【0067】
本実施例のキャリアアンプAmp1は、図8に示されるように、Bipolar素子Bcと直流遮断コンデンサCc1とから構成され、Bipolar素子Bcのコレクタ端子は電源電圧端子Vdcに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Vgcに接続され、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとBipolar素子Bcのベース端子の間に接続されている。
【0068】
一方、ピークアンプAmp2は、Bipolar素子Bpと直流遮断コンデンサCp1とから構成され、Bipolar素子Bpのコレクタ端子は電源電圧端子Vdpに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Vgcに接続され、直流遮断コンデンサCp1は、90度位相遅延電力分配部PSPDとBipolar素子Bpのベース端子の間に接続されている。
【0069】
キャリアアンプAmp1とピークアンプAmp2の出力側の構成と動作は、第二の実施例と場合と同様である。また、図7に示された回路ではBipolar素子Bcがキャリアアンプ、 Bipolar素子Bpがピークアンプとして機能するようにバイアス条件を設定するが、その詳細は、図18による上記説明と同様である。
【0070】
尚、本実施例におけるスイッチFET素子Ms1およびMs2は、それぞれ単一のFET素子で構成する場合に限定されない。すなわち、Ms1およびMs2をそれぞれ単一のFET素子で構成してもよいし、あるいは、Ms1およびMs2のいずれか一方または両方を複数のFET素子の縦列接続でまたはT型接続スイッチ回路で構成してもよい。複数のFET素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する1つ1つのFET素子に要求される耐圧特性の緩和とが期待され得る。
【0071】
本実施例によれば、図3のスイッチSw1およびSw2をスイッチFET素子Ms1およびMs2で構成したことによって、バンドAとバンドBとの間での可変電気長電力合成部VTL2の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドAとバンドBとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプAmp1およびピークアンプAmp2をそれぞれBipolar素子BcおよびBpで構成したことによって、90度位相遅延電力分配部PSPDとキャリアアンプAmp1およびピークアンプAmp2との間にそれぞれ設けられる入力整合回路(図示せず)を簡素化できるので、電力増幅器全体の回路面積を縮小化することができる。
【実施例4】
【0072】
次に、本発明に係る第四の実施例を、図9を用いて説明する。
【0073】
図9は、本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【0074】
本実施例は、可変電気長電力合成部VTL2を二つ以上の伝送線路を切換えることにより実現するものである。キャリアアンプAmp1、ピークアンプAmp2と90度位相遅延電力分配部PSPDは、図1の概要と同じである。
【0075】
本実施例の可変電気長電力合成部VTL2としては、図9に示されるように、並列に接続した2個以上の伝送線路TL21、TL22、…を切り替えスイッチSw1、Sw2を介してキャリアアンプAmp1と伝送線路TL2bの間に直列に接続し、TL21とTL2bの合計長さが搬送周波数帯域バンドAの中心周波数に対応する波長の1/4長さ、伝送線路TL22と伝送線路TL2bの合計長さが搬送周波数帯域バンドBの中心周波数に対応する波長の1/4長さ、…であるようにする。そして、バンドA、バンドB、…の搬送周波数帯域で送信するときは、電気長が最も90度に近いようにスイッチSw1、Sw2を切り換えて伝送線路TL21、TL22、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【0076】
本実施例によれば、2以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例5】
【0077】
次に、本発明に係る第五の実施例を、図10を用いて説明する。
【0078】
図10は、本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【0079】
本実施例も、可変電気長電力合成部VTL2を二つ以上の伝送線路を切換えることにより実現するものであるが、第四の実施例とは接続方法が異なっている。
【0080】
本実施例の可変電気長電力合成部VTL2は、図10に示されるように、長さ比が2のk乗、k=1、2、…である、直列に接続した2つ以上の伝送線路TL21、TL22、…と、それぞれシャントFET素子Ms21、Ms22、…とを並列に接続し、キャリアアンプAmp1と伝送線路TL2bの間に直列に接続された構成である。
【0081】
そして、シャントFET素子Ms21、Ms22、…のゲート端子にそれぞれ制御端子Ctrl1、Ctrl2、…より制御信号を印加し、シャントFET素子Ms21、Ms22、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。例えば、伝送線路TL21、TL22、TL23の長さ比が1:2:4である。そして、制御端子Ctrl1、Ctrl2、Ctrl3に制御信号を印加し、シャントFET素子Ms21、Ms22、Ms23のオン・オフを切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変える。
【0082】
本実施例によれば、2以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例6】
【0083】
次に、本発明に係る第六の実施例を、図11を用いて説明する。
【0084】
図11は、本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【0085】
本実施例は、図7に示した実施例1と同様、アンプ部とスイッチにFET素子を用いるものであるが、スイッチのための制御端子を二つ有するところが異なっている。
【0086】
本実施例は、キャリアアンプAmp1とピークアンプAmp2は、実施例2と同様の構造である。
【0087】
本実施例のドハーティ型増幅器の可変電気長電力合成部VTL2は、図11に示されるように、伝送線路TL2aと伝送線路TL2bを接続した第1直列回路と第1切換え回路と第2切換え回路とを有し、第1切換え回路と第2切換え回路は、それぞれが伝送線路TL2aの両端に並列に接続された構成である。
【0088】
そして、第1切換え回路は、FET素子Ms11とそのソース端子に接続したコンデンサCs11とからなる第2a直列回路と、FET素子Ms12とコンデンサCs12とからなり、一方が前記FET素子Ms11と前記コンデンサCs11の接点に接続され、他の一方が接地された第3a直列回路とを有し、第2直列回路と伝送線路TL2aとを並列に、FET素子Ms11のドレイン端子が前記キャリアアンプAmp1と前記TL2aとの接点に接続された構成である。
【0089】
第2切換え回路は、FET素子Ms21とそのソース端子に接続したコンデンサCs21とからなる第2b直列回路と、FET素子Ms22とコンデンサCs22とからなり、一方が前記FET素子Ms21と前記コンデンサCs21の接点に接続され、他の一方が接地された第3b直列回路とを有している。
【0090】
そして、FET素子Ms11のゲート端子およびFET素子Ms12のゲート端子に接続した制御電圧端子Ctrl1と、FET素子Ms21のゲート端子およびFET素子Ms22のゲート端子に接続した制御電圧端子Ctrl2とから別々の制御信号を印加することによって、搬送波周波数に対してVTL2の電気長が最も90度に近いように切り換って動作するものである。
【0091】
図11に示した回路は、FET素子Mcがキャリアアンプ、FET素子Mpがピークアンプとして機能するようにバイアス条件を設定し、その詳細は実施例2と同様である。
【0092】
本実施例によれば、スイッチのON/OFF制御のための互いに独立な2つの制御端子Ctrl1およびCtrl2を有するため、Ctrl1で2通りの回路構成を実現し、その各々について更に2通りの回路構成を実現して、合計4通りの回路構成を実現することができる。よって、4種類の異なる周波数帯域(バンド)の送信信号に対して可変電気長電力合成部VTL2の電気長および特徴インピーダンスをほぼ一定にして、マルチバンドの中でも特にクワッドバンドの送信信号の増幅を高効率化することができる。
【実施例7】
【0093】
次に、本発明に係る第七の実施例を、図12を用いて説明する。
【0094】
図12は、本発明に係る第七の実施例である送信機の回路図である。
【0095】
本実施例は、90度位相遅延電力分配部PSPDを出力電力増幅器より前段の送信機回路に組み込んで実現する送信機の具体例を詳細に示したものである。
【0096】
本実施例では、並列に接地されたキャリアアンプAmp1とピークアンプAmp2の入力側に、複数サブチャネルの送信信号Dを振幅信号A及び位相信号Pに変調する変調部Modと、振幅信号A及び位相信号Pを90度位相差の時間軸信号X、Yに変換する時間信号変換部FTCと、時間軸信号X、Yの中心周波数を搬送波周波数に変換するX信号パス、Y信号パスを備える。X信号パスは、周波数変換を行うミキサMix1、不要周波数成分を抑圧する帯域周波通過フィルタBPF1、必要出力レベルに増幅する可変ゲイン増幅器PGA1の直列回路から構成され、Y信号パスは、周波数変換を行うミキサMix2、不要周波数成分を抑圧する帯域周波通過フィルタBPF2、必要出力レベルに増幅する可変ゲイン増幅器PGA2の直列回路から構成される。前記キャリアアンプAmp1とピークアンプAmp2の入力側にある回路は90度位相遅延電力分配部PSPDと同等の機能を実現する。増幅に際し、変調部Mod、時間信号変換部FTC、X信号パス及びY信号パスを介して、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させ、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化する。
【0097】
本実施例によれば、送信機は変調及び周波数変換の一般的な機能で90度位相差送信信号を生成し、キャリアアンプAmp1とピークアンプAmp2に入力すれば、90度位相遅延電力分配部PSPDと同等の機能を実現でき、90度位相遅延電力分配部PSPDの占める面積を省略することができることと同時に、広い帯域において電力付加効率を最適化することができる。
【実施例8】
【0098】
次に、本発明に係る第八の実施例を、図13を用いて説明する。
【0099】
図13は、本発明に係る第八の実施例である送信機の回路図である。
【0100】
本実施例は、キャリアアンプAmp1、ピークアンプAmp2の入力側の90度位相遅延電力分配部PSPDを送信機の出力電力増幅器より前段の回路で実現するものである。
【0101】
本実施例では、並列に設置されたキャリアアンプAmp1とピークアンプAmp2の入力側に、通信前処理ブロックPS、デジタル信号から0度位相遅延の第1変調中間信号を生じる変調回路Mod1、第1変調中間信号をアナログ信号に変換するDAC1、不要高周波成分を抑圧する低周波通過フィルタLPF1、周波数変換をおこなうミキサMix1、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタBPF1、必要出力レベルに増幅する可変ゲイン増幅器PGA1の直列回路から構成するX信号パスと、デジタル信号から90度位相遅延の第2変調中間信号を生じる変調回路Mod2、第2変調中間信号をアナログ信号に変換するDAC2、不要高周波成分を抑圧する低周波通過フィルタLPF2、周波数変換を行うミキサMix2、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタBPF2、必要出力レベルに増幅する可変ゲイン増幅器PGA2の直列回路から構成するY信号パスの二つのパスを備える。そして、ミキサMix1、ミキサMix2を駆動する局部信号源SGを有する90度位相遅延電力分配部PSPDが配置されている。
【0102】
このとき、入力端子INから送信信号が入力され、90度位相遅延電力分配部PSPDを介して搬送波信号RFsと90度位相遅延搬送波信号RFsqがそれぞれキャリアアンプAmp1とピークアンプAmp2を介して増幅され、可変電気長電力合成部VTL2によって合成された出力信号が出力端子OUTより出力される。搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加しバンドAの中心周波数に対してVTL2の電気長が1/4波長になるように調整する。また、搬送波周波数帯域がバンドAと離れているバンドBの場合には、制御端子Ctrlから制御信号Sig2を印加しバンドBの中心周波数に対してVTL2の電気長が90度になるように調整し、それぞれの場合のPAEを最大にする。
【0103】
本実施例によれば、前記変調回路Mod1、Mod2で正確な90度位相遅延信号を発生し、ミキサMix1、Mix2で広く離れた搬送波周波数に変換することができるため、より広い帯域に電力付加効率が最適化できる。また、Mod1、Mod2はデジタル信号処理を行うため、多種類の変調方式に対して適応し、電力付加効率が最適化できる。
【図面の簡単な説明】
【0104】
【図1】本発明に係るドハーティ型電力増幅器の概要図である。
【図2】ドハーティ型増幅器の周波数帯域がバンドAとバンドBにおける場合の周波数帯域とPAEの関係を示すグラフである。
【図3】本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【図4】本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【図5】伝送線路の等価回路図である。
【図6】本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【図7】本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【図8】本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【図9】本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【図10】本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【図11】本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【図12】本発明に係る第七の実施例であり、送信機の回路図である。
【図13】本発明に係る第八の実施例であり、送信機の回路図である。
【図14】従来技術に係るドハーティ型増幅器の構成図である。
【図15】ドハーティ型増幅器の信号波形図である。
【図16】ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率(PAE)の関係を示すグラフである。
【図17】ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率(PAE)の関係を示すグラフである。
【図18】ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【符号の説明】
【0105】
Amp1…電力増幅器(キャリアアンプ)、
Amp2…電力増幅器(ピークアンプ)、
Bc、Bp…Bipolar素子、
BPF1、BPF2、LPF1、LPF2…フィルタ、
Cb、Cc1、Cp1、Cp2、Cs1、Cs2…コンデンサ、
DAC1、DAC2…デジタル・アナログ変換器、
FTC…時間軸信号変換部、
Mc、Mp、Ms1、Ms2…FET素子、
Mix1、Mix2…ミキサ(混合器)、
Mod1、Mod2…変調器、
PGA1、PGA2…可変ゲイン増幅器、
PSPD…90度位相遅延電力分配部、
SP…送信前信号処理ブロック、
Sw1、Sw2…スイッチ、
TL1、TL2、TL2a、TL2b…伝送線路、
Vdc、Vdp…電源電圧、
Vgc、Vgp…ゲート電圧、
VTL2…可変電気長電力合成部。
【技術分野】
【0001】
本発明は、電力増幅器、とりわけドハーティ(Doherty)型増幅器、および、それを用いた送信機に係り、高効率線形電力増幅をおこなう電力増幅器に関するもので、特に、マルチチャネル変調方式、OFDM方式などエンベロープ振幅変動が大きく、高度な線形性を要求する無線機方式、さらに、広い周波数帯域または複数周波数帯域(マルチバンド)無線機に用いて好適な広帯域高効率電力増幅を実行可能な電力増幅器に関する。
【背景技術】
【0002】
マルチチャネル変調方式、OFDM方式などエンベロープ振幅変動が大きい通信方式では最大出力対平均出力比(PAPR)が大きいため、従来の電力増幅器では高効率が実現しにくい。この問題を解決する方法として、以下の非特許文献1に記載されたような動作点の異なる増幅器を組み合わせるドハーティ型増幅器が従来から知られている。
【0003】
【非特許文献1】W.H.Doherty, "new high efficiency power amplifier for modulated waves", Proceeding of the IRE, vol.24, no.9, pp.1163-1182, 1936.
【発明の開示】
【発明が解決しようとする課題】
【0004】
先ず、図14ないし図18を用いて従来技術に係るドハーティ型増幅器について説明する。
【0005】
図14は、従来技術に係るドハーティ型増幅器の構成図である。
【0006】
図15は、ドハーティ型増幅器の信号波形図である。
【0007】
図16は、ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率(PAE)の関係を示すグラフである。
【0008】
図17は、ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率(PAE)の関係を示すグラフである。
【0009】
図18は、ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【0010】
ドハーティ型増幅器の基本構成は、図14に示されるように、入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプ(キャリアアンプ)と、入力信号の振幅がある閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプ(ピークアンプ)とを並列に接続したものである。入力信号振幅が小さい場合、キャリアアンプは線形領域で動作する。入力信号振幅が中ぐらいの場合、キャリアアンプは飽和電力まで動作し、高電力効率を実現する。この動作領域の最大入力信号振幅を前記閾値として設定する。そして、入力信号振幅が大きい場合、キャリアアンプの出力電圧がクリップされ、出力波形が歪んでしまうが、ピークアンプが動作してクリップされた部分を補うように負荷に電流を供給し、ひずみが緩和すると同時に高電力効率を維持する。図15は、その場合の信号波形の振幅の様子を示したものであり、図16に示されるように、ドハーティ型増幅器は、広い出力電力範囲に対して高電力効率を実現することができる。
【0011】
以下、ドハーティ型増幅器の動作原理をより詳しく説明する。一般にピークアンプとキャリアアンプを並列に接続したときには、ピークアンプから供給される電流で負荷電圧が上昇するため、キャリアアンプから見れば見かけ上負荷抵抗が大きくなり、電力効率が低減してしまう。ドハーティ型増幅器では、キャリアアンプの出力とピークアンプの出力の間に1/4波長の伝送線路を接続する。ピークアンプの出力側に接続した負荷Rは1/4波長の伝送線路によってZ02/R(ただし、Z0は伝送線路の特徴インピーダンスとする)、に見えるため、ピークアンプから供給される電流で負荷電圧が上昇するが、キャリアアンプから見れば見かけ上負荷抵抗が小さくなる。したがって、キャリアアンプの効率が増加する。ここで、出力側の1/4波長伝送線路によってキャリアアンプの位相が90度遅れるため、入力側でピークアンプの位相を90度遅らせる必要がある。
【0012】
図14に示す回路がドハーティ増幅器として動作するようにするために、Amp1(キャリアアンプ)には、B級増幅器として動作するようにバイアス電圧または電流を設定し、Amp2(ピークアンプ)には、C級増幅器に動作するようにバイアス電圧または電流を設定する。図18は、Amp1及びAmp2の動作電圧バイアス条件を示したものであり、Amp2には、Amp1が飽和する直前の入力電圧振幅と同じ大きさのオフセット電圧バイアスを加えることになる。
【0013】
上記従来技術に係るドハーティ型増幅器は、入力の電力分配をおこない、90度の位相遅延をおこなう。そして、キャリアアンプとピークアンプのインピーダンス変換をおこない、出力合成に1/4波長伝送線路を用いる。このとき、アンプの中心周波数に対して、大きく異なる周波数では90度の位相遅延、インピーダンス変換ができなくなるため、1/4波長に対応する周波数を中心とする狭い周波数帯域だけ高効率効果を発揮できる。周波数に対する12dBバックオフの電力付加効率(PAE)をグラフにプロットすると図17のように山形になっており、ある周波数で最大になり、その周波数から離れるほどPAEが低下する。
【0014】
本発明は、上記問題点を解決するためになされたもので、その目的は、ドハーティ型電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることにある。
【課題を解決するための手段】
【0015】
本発明のドハーティ型増幅器の特徴の一つは、出力合成を実現する回路として、広い帯域、または、複数の帯域に合わせて電気長が90度になるように調整できる可変電気長電力合成部VTL2を用いることにある。
【0016】
この可変電気長電力合成部VTL2として、合計電気長が高い搬送周波数帯域バンドAの中心周波数において電気長が90度になるよう、それぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bを接続した第1直列回路、スイッチSw1とコンデンサCs1からなる第2直列回路、スイッチSw2とコンデンサCs2からなり、一方がスイッチSw1とコンデンサCs1の接点に接続され、他の一方を接地させた第3直列回路を設けて、第2直列回路と伝送線路TL2aを並列に、スイッチSw1がキャリアアンプAmp1と伝送線路TL2aの接点に接続し構成する回路が考えられる。
【0017】
そして、搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加してSw1、Sw2をオフにし、バンドAの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、バンドAより低い周波数の搬送波周波数帯域バンドBの場合には、制御端子Ctrlから制御信号Sig2を印加してSw1、Sw2をオンにし、バンドBの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、それぞれの場合の電力付加効率を最適化する。
【0018】
また、ドハーティ型増幅器の構成として、キャリアアンプAmp1は、FET素子Mcと直流遮断コンデンサCc1とからなり、FET素子Mcのドレイン端子を電源電圧端子Vdcに、ソース端子をグラウンドに、ゲート端子を、バイアス電圧端子Vgcに接続し、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとFET素子Mcのゲート端子の間に接続する。一方、ピークアンプAmp2は、FET素子Mpと直流遮断コンデンサCp1とからなり、FET素子Mpのドレイン端子を電源電圧端子Vdpに、ソース端子をグラウンドに、ゲート端子をバイアス電圧端子Vgpに接続し、直流遮断コンデンサCp1は、90度位相遅延電力分配部PSPDとFET素子Mpのゲート端子の間に接続する。
【0019】
そして、可変電気長電力合成部VTL2の構成として、それぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bを接続した第1直列回路、FET素子Ms1とそのソース端子に接続したコンデンサCs1とからなる第2直列回路、 FET素子Ms2と前記FET素子Ms2のソース端子に接続したコンデンサCs2とからなり、一方を前記FET素子Ms1のソース端子に接続させ、他の一方を接地させた第3直列回路を設け、FET素子Ms1のドレイン端子をキャリアアンプAmp1と伝送線路TL2aとの接点に接続する。
【0020】
また、FET素子Mpのドレイン端子にコンデンサCp2を接続し、出力端子OUTとコンデンサCp2の間にコンデンサCbを設ける。
【0021】
そして、FET素子Ms1のゲート端子とFET素子Ms2のゲート端子に接続した制御電圧端子Ctrlから、搬送周波数帯域がバンドAの場合、FET素子Ms1およびFET素子Ms2がオフになるように制御信号Sig1を印加し、搬送周波数帯域がバンドBの場合、FET素子Ms1およびFET素子Ms2がオンになるように制御信号Sig2を印加することによって、前記可変電気長電力合成部VTL2の電気長がそれぞれ前記バンドA、前記バンドBでほぼ90度になるように切り換って動作させる。
【0022】
また、上記キャリアアンプ、ピークアンプにはFET素子の代わりにBipolar素子を使っても差しつかえない。
【0023】
可変電気長電力合成部VTL2としては、以下の実現方法も考えられる。すなわち、並列に接続した2個以上の伝送線路TL21、TL22、…を切り替えスイッチSw1、Sw2を介してキャリアアンプAmp1と伝送線路TL2bの間に直列に接続し、TL21とTL2bの合計長さが搬送周波数帯域バンドAの中心周波数に対応する波長の1/4長さ、伝送線路TL22と伝送線路TL2bの合計長さが搬送周波数帯域バンドBの中心周波数に対応する波長の1/4長さ、…であるようにする。そして、バンドA、バンドB、…の搬送周波数帯域で送信するときは、電気長が最も90度に近いようにスイッチSw1、Sw2を切り換えて伝送線路TL21、TL22、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【0024】
また、可変電気長電力合成部VTL2として以下の実現方法も考えられる。すなわち、長さ比が2のk乗、k=1、2、…である、直列に接続した2つ以上の伝送線路TL21、TL22、…と、それぞれシャントFET素子Ms21、Ms22、…とを並列に接続し、キャリアアンプAmp1と伝送線路TL2bの間に直列に接続する。
【0025】
そして、シャントFET素子Ms21、Ms22、…のゲート端子にそれぞれ制御端子Ctrl1、Ctrl2、…より制御信号を印加し、シャントFET素子Ms21、Ms22、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。
【0026】
上記電力増幅器を利用し、複数の周波数帯域に対して高電力付加効率を実現できる送信機として、複数サブチャネル信号Dを振幅信号A及び位相信号Pに変調する変調部Modと、振幅信号A及び位相信号Pを90度位相差の時間軸信号X、Yに変換する時間信号変換部FTCと、搬送波周波数に変換するX信号パス、Y信号パスから構成される90度位相遅延電力分配部PSPDが考えられる。前記90度位相遅延電力分配部PSPDを介して、増幅に際し、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させ、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【0027】
さらに、次のように複数の周波数帯域に対して高電力付加効率を実現できる送信機が考えられる。キャリアアンプAmp1の入力側に、通信前処理ブロックPSと、デジタル信号から0度位相遅延の第1変調信号を生じる変調回路Mod1と、第1変調信号をアナログ信号に変換するDAC1と、不要高周波成分を抑圧する低周波通過フィルタLPF1と、周波数変換をおこなうミキサMix1と、必要出力レベルに増幅する可変ゲイン増幅器PGA1とを、直列に接続したX信号パスを設け、ピークアンプAmp2の入力側に、通信前処理ブロックPSと、デジタル信号から90度位相遅延の第2変調信号を生じる変調回路Mod2と、第2変調信号をアナログ信号に変換するDAC2と、不要高周波成分を抑圧する低周波通過フィルタLPF2と、周波数変換をおこなうミキサMix2と、必要出力レベルに増幅する可変ゲイン増幅器PGA2とを、直列に接続したY信号パスを設け、90度位相遅延電力分配部PSPDを構成する。
【0028】
そして、ミキサMix1、ミキサMix2を駆動する局部信号源SGを設定し、90度位相遅延電力分配部PSPDは、前記X信号パス、前記Y信号パスを介して90度位相差信号を生成し、増幅に際し、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させるために局部信号源SGの周波数を変えて、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように、送信機を調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【0029】
以上のように、本発明は、広い搬送波帯域または複数の搬送波帯域に適用できる、簡素な構成で実現する広帯域ドハーティ型増幅器技術及び送信機を提供する。また、高い周波数帯域では伝送線路だけ、低い周波数帯域では伝送線路を一部容量でシャントされる方式では複数のドハーティ型増幅器より6割以上小型にすることができる。
【発明の効果】
【0030】
本発明によれば電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることができる。
【発明を実施するための最良の形態】
【0031】
先ず、図1および図2を用いて本発明に係るドハーティ型電力増幅器の概要について説明する。
【0032】
図1は、本発明に係るドハーティ型電力増幅器の概要図である。
【0033】
図2は、ドハーティ型増幅器の周波数帯域がバンドAとバンドBにおける場合の周波数帯域とPAEの関係を示すグラフである。
【0034】
本発明のドハーティ型増幅器は、図1に示されるように、キャリアアンプAmp1とピークアンプAmp2が入出力の間に対して並列に接続され、それらの入力側に90度位相遅延電力分配部PSPDが接続されており、出力側に可変電気長電力合成部VTL2が接続されている。そして、入力端子INより送信信号を入力して、90度位相遅延電力分配部PSPDを介して搬送波信号RFsと90度位相遅延搬送波信号RFsqがそれぞれキャリアアンプAmp1とピークアンプAmp2を介して増幅され、可変電気長電力合成部VTL2によって合成された出力信号が出力端子OUTより出力される。搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加しバンドAの中心周波数に対してVTL2の電気長がほぼ90度になるように調整し、搬送波周波数帯域がバンドAと離れているバンドBの場合には制御端子Ctrlから制御信号Sig2を印加しバンドBの中心周波数に対してVTL2の電気長がほぼ90度になるように調整して、それぞれの場合のPAEを最適化にする。
【0035】
このとき、図2は、周波数帯域バンドAおよびバンドBのそれぞれのほぼ中心周波数で12dBバックオフのPAEが最大になるシミュレーション結果を示したものである。
【0036】
そして、図1の回路がドハーティ増幅器として動作するためにキャリアアンプAmp1がB級増幅器動作として、ピークアンプAmp2がC級増幅器動作をするように図18に示されたバイアス電圧・電流条件を設定する。なお、以下の各実施例でもドハーティ増幅器として動作する条件の設定は同様である。
【実施例1】
【0037】
次に、本発明に係る第一の実施例を、図3ないし図6を用いて説明する。
【0038】
図3は、本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【0039】
図4は、本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【0040】
図5は、伝送線路の等価回路図である。
【0041】
図6は、本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【0042】
この実施例1は、図1の可変電気長電力合成部VTL2を実現するより具体的な回路を示すものである。キャリアアンプAmp1、ピークアンプAmp2と90度位相遅延電力分配部PSPDは、図1の上記の概要の説明と同様である。
【0043】
ここで、バンドAが高い周波数帯域、バンドBが低い周波数帯域とする。伝送線路TL2aおよび伝送線路TL2bがそれぞれ長さL1aとL1bを有しており、その合計電気長がバンドA中心周波数において90度である。伝送線路TL2aと伝送線路TL2bからなる直列回路は、伝送線路TL2a側端子がキャリアアンプAmp1に伝送線路TL2b側端子がピークアンプAmp2に接続されている。
【0044】
そして、スイッチSw1とコンデンサCs1からなる直列回路は、スイッチSw1側端子がキャリアアンプAmp1と伝送線路TL2aの接点に、コンデンサCs1側端子が伝送線路TL2aと伝送線路TL2bの接点に接続されている。接地されているコンデンサCs2は、スイッチSw2を介してスイッチSw1とコンデンサCs1の接点に接続されている。このとき、出力搬送波周波数がバンドAの場合には、スイッチSw1、スイッチSw2がオフになるように制御端子Ctrlから制御信号Sig1を印加し、出力搬送波周波数がバンドBの場合には、スイッチSw1、スイッチSw2がオンになるようにCtrlから制御信号Sig2を印加する。したがって、可変電気長電力合成部VTL2の電気長がそれぞれバンドA、バンドBでほぼ90度になるように切り換る。図4は、可変電気長電力合成部VTL2による位相回転を示したものである。
【0045】
以下、伝送線路と可変電気長電力合成部の等価回路図を用いて、回路の動作原理を簡単に説明する。
【0046】
伝送線路が波長より十分短い場合、図5に示した等価回路で近似できる。コンデンサの単位長さの容量をCu、コイルの単位長さのインダクタンスをLu、線路長をs2aとすれば、図5の接地したコンデンサの容量がCu*s2a、直列インダクタンスがLu*s2aに等しくなり、線路の電気長は以下の(式1)から求められる。
【0047】
【数1】
【0048】
図3のスイッチSw1、スイッチSw2がオンになった場合、図6の等価回路で近似でき、周波数に対して電気長が以下(式2)の示すように変化する。
【0049】
【数2】
【0050】
これは、等価的に容量およびインダクタンスが大きくなったということである。別の観点から見れば、スイッチSw1、スイッチSw2がオフになったときと同じ電気長になるためには周波数を下げる必要がある。しかしながら、電気長が等しいだけではドハーティ動作条件を満足していない。スイッチSw1、スイッチSw2がオンのときでも見かけ上、スイッチSw1、スイッチSw2がオフと同じ特徴インピーダンスを維持し、以下の(式3)の条件が成り立つ必要がある。
【0051】
【数3】
【0052】
本実施例によれば、図1の可変電気長電力合成部VTL2を、図3に示すように、合計電気長がバンドAの中心周波数において90度である伝送線路TL2aおよびTL2bと、TL2aおよびTL2bとの合計電気長がバンドBの中心周波数において90度となるようなコンデンサCs1およびCs2とによって構成したことによって、可変電気長電力合成部VTL2の電気長がバンドA、バンドBの両方でほぼ90度になるように、かつ、特徴インピーダンスがバンドA、バンドBの両方でほぼ等しくなるように切り換ることが可能となり、以て、キャリアアンプAmp1およびピークアンプAmp2を含んでなる電力増幅器の出力電力合成回路の電気長および特徴インピーダンスを2つの異なる周波数帯域の送信信号に対してほぼ一定にして、マルチバンド送信信号の増幅または広帯域送信信号の増幅を高効率化することができる。また、バンドBに対する電気長をその中心周波数においてほぼ90度にする構成として、伝送線路TL2aおよびTL2b以外の新たな伝送線路を設けるのではなく、その代わりにスイッチで接続/非接続を切り替え可能なコンデンサを設けることによって、伝送線路の設置による可変電気長電力合成部VTL2構成方法の回路面積の増大を抑制できるという効果がある。
【実施例2】
【0053】
次に、本発明に係る第二の実施例を、図7を用いて説明する。
【0054】
図7は、本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【0055】
本実施例は、第一の実施例のスイッチを、FET素子に置き換えたものである。
【0056】
本発明に係る第二の実施例のドハーティ型増幅器のキャリアアンプAmp1は、図3に示されるように、FET素子Mcと直流遮断コンデンサCc1とから構成され、FET素子Mcのドレイン端子は電源電圧端子Vdcに、ソース端子はグラウンドに、ゲート端子は、バイアス電圧端子Vgcに接続され、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとFET素子Mcのゲート端子の間に接続されている。
【0057】
一方、ピークアンプAmp2は、FET素子Mpと直流遮断コンデンサCp1とから構成され、FET素子Mpのドレイン端子は電源電圧端子Vdpに、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子Vgpに接続され、直流遮断コンデンサCp1は、前記90度位相遅延電力分配部PSPDと前記FET素子Mpのゲート端子の間に接続されている。
【0058】
可変電気長電力合成部VTL2としては、第1直列回路としてそれぞれ長さL1aとL1bの伝送線路TL2aおよび伝送線路TL2bからなることは、第1の実施例と同様である。本実施例では、第2直列回路は、FET素子Ms1とそのソース端子に接続したコンデンサCs1からなり、第3直列回路は、FET素子Ms2と、前記FET素子Ms2のソース端子に接続したコンデンサCs2とからなり、一方が前記FET素子Ms1のソース端子に接続され、他の一方が接地されている。
【0059】
そして、この可変電気長電力合成部VTL2は、FET素子Ms1のドレイン端子がキャリアアンプAmp1と伝送線路TL2aとの接点に接続された構成である。
【0060】
また、FET素子Mpのドレイン端子にコンデンサCp2を接続し、出力端子OUTとコンデンサCp2の間にコンデンサCbを設ける。
【0061】
そして、FET素子Ms1のゲート端子とFET素子Ms2のゲート端子に接続した制御電圧端子Ctrlから、搬送周波数帯域がバンドAの場合、FET素子Ms1およびFET素子Ms2がオフになるように制御信号Sig1を印加し、搬送周波数帯域がバンドBの場合、FET素子Ms1およびFET素子Ms2がオンになるように制御信号Sig2を印加することによって、可変電気長電力合成部VTL2の電気長がそれぞれバンドA、バンドBでほぼ90度になるように切り換って動作させる。ここでも、第一の実施例と同様、バンドAがバンドBより周波数が高いとする。また、FET素子Ms1、FET素子Ms2はオフのとき上記第2直列回路に電流がほとんど流れない大きなインピーダンスになり、オンのときドレイン端子とソース端子間の高周波インピーダンスが十分小さくなるようにゲート長およびゲート幅を有する。図7に示した回路では、FET素子Mcがキャリアアンプ、FET素子Mpがピークアンプとして機能するようにバイアス条件を設定する必要があり、その詳細は、図18による上記説明と同様である。
【0062】
尚、本実施例におけるスイッチFET素子Ms1およびMs2は、それぞれ単一のFET素子で構成する場合に限定されない。すなわち、Ms1およびMs2をそれぞれ単一のFET素子で構成してもよいし、あるいは、Ms1およびMs2のいずれか一方または両方を複数のFET素子の縦列接続でまたはT型接続スイッチ回路で構成してもよい。複数のFET素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する1つ1つのFET素子に要求される耐圧特性の緩和とが期待され得る。
【0063】
本実施例によれば、図3のスイッチSw1およびSw2をスイッチFET素子Ms1およびMs2で構成したことによって、バンドAとバンドBとの間での可変電気長電力合成部VTL2の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドAとバンドBとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプAmp1およびピークアンプAmp2をそれぞれFET素子McおよびMpで構成したことによって、可変電気長電力合成部VTL2とキャリアアンプAmp1およびピークアンプAmp2との間にそれぞれ設けられる出力整合回路(図示せず)に多少の不整合が生じていた場合でも、熱暴走が比較的少ないというFETが持つ特性から電力増幅素子の破壊を回避することができる。換言すれば、出力整合回路に要求される精度を緩和して歩留りを向上させることが可能となる。
【実施例3】
【0064】
次に、本発明に係る第三の実施例を、図8を用いて説明する。
【0065】
図8は、本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【0066】
本実施例は、第二の実施例のキャリアアンプとピークアンプを構成するときに、FET素子の代わりに、Bipolar素子を用いたものである。
【0067】
本実施例のキャリアアンプAmp1は、図8に示されるように、Bipolar素子Bcと直流遮断コンデンサCc1とから構成され、Bipolar素子Bcのコレクタ端子は電源電圧端子Vdcに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Vgcに接続され、直流遮断コンデンサCc1は、90度位相遅延電力分配部PSPDとBipolar素子Bcのベース端子の間に接続されている。
【0068】
一方、ピークアンプAmp2は、Bipolar素子Bpと直流遮断コンデンサCp1とから構成され、Bipolar素子Bpのコレクタ端子は電源電圧端子Vdpに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Vgcに接続され、直流遮断コンデンサCp1は、90度位相遅延電力分配部PSPDとBipolar素子Bpのベース端子の間に接続されている。
【0069】
キャリアアンプAmp1とピークアンプAmp2の出力側の構成と動作は、第二の実施例と場合と同様である。また、図7に示された回路ではBipolar素子Bcがキャリアアンプ、 Bipolar素子Bpがピークアンプとして機能するようにバイアス条件を設定するが、その詳細は、図18による上記説明と同様である。
【0070】
尚、本実施例におけるスイッチFET素子Ms1およびMs2は、それぞれ単一のFET素子で構成する場合に限定されない。すなわち、Ms1およびMs2をそれぞれ単一のFET素子で構成してもよいし、あるいは、Ms1およびMs2のいずれか一方または両方を複数のFET素子の縦列接続でまたはT型接続スイッチ回路で構成してもよい。複数のFET素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する1つ1つのFET素子に要求される耐圧特性の緩和とが期待され得る。
【0071】
本実施例によれば、図3のスイッチSw1およびSw2をスイッチFET素子Ms1およびMs2で構成したことによって、バンドAとバンドBとの間での可変電気長電力合成部VTL2の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドAとバンドBとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプAmp1およびピークアンプAmp2をそれぞれBipolar素子BcおよびBpで構成したことによって、90度位相遅延電力分配部PSPDとキャリアアンプAmp1およびピークアンプAmp2との間にそれぞれ設けられる入力整合回路(図示せず)を簡素化できるので、電力増幅器全体の回路面積を縮小化することができる。
【実施例4】
【0072】
次に、本発明に係る第四の実施例を、図9を用いて説明する。
【0073】
図9は、本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【0074】
本実施例は、可変電気長電力合成部VTL2を二つ以上の伝送線路を切換えることにより実現するものである。キャリアアンプAmp1、ピークアンプAmp2と90度位相遅延電力分配部PSPDは、図1の概要と同じである。
【0075】
本実施例の可変電気長電力合成部VTL2としては、図9に示されるように、並列に接続した2個以上の伝送線路TL21、TL22、…を切り替えスイッチSw1、Sw2を介してキャリアアンプAmp1と伝送線路TL2bの間に直列に接続し、TL21とTL2bの合計長さが搬送周波数帯域バンドAの中心周波数に対応する波長の1/4長さ、伝送線路TL22と伝送線路TL2bの合計長さが搬送周波数帯域バンドBの中心周波数に対応する波長の1/4長さ、…であるようにする。そして、バンドA、バンドB、…の搬送周波数帯域で送信するときは、電気長が最も90度に近いようにスイッチSw1、Sw2を切り換えて伝送線路TL21、TL22、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【0076】
本実施例によれば、2以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例5】
【0077】
次に、本発明に係る第五の実施例を、図10を用いて説明する。
【0078】
図10は、本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【0079】
本実施例も、可変電気長電力合成部VTL2を二つ以上の伝送線路を切換えることにより実現するものであるが、第四の実施例とは接続方法が異なっている。
【0080】
本実施例の可変電気長電力合成部VTL2は、図10に示されるように、長さ比が2のk乗、k=1、2、…である、直列に接続した2つ以上の伝送線路TL21、TL22、…と、それぞれシャントFET素子Ms21、Ms22、…とを並列に接続し、キャリアアンプAmp1と伝送線路TL2bの間に直列に接続された構成である。
【0081】
そして、シャントFET素子Ms21、Ms22、…のゲート端子にそれぞれ制御端子Ctrl1、Ctrl2、…より制御信号を印加し、シャントFET素子Ms21、Ms22、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。例えば、伝送線路TL21、TL22、TL23の長さ比が1:2:4である。そして、制御端子Ctrl1、Ctrl2、Ctrl3に制御信号を印加し、シャントFET素子Ms21、Ms22、Ms23のオン・オフを切換えることによって、搬送波周波数に対応してキャリアアンプAmp1とピークアンプAmp2の出力間の電気長を90度に最も近い値に変える。
【0082】
本実施例によれば、2以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例6】
【0083】
次に、本発明に係る第六の実施例を、図11を用いて説明する。
【0084】
図11は、本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【0085】
本実施例は、図7に示した実施例1と同様、アンプ部とスイッチにFET素子を用いるものであるが、スイッチのための制御端子を二つ有するところが異なっている。
【0086】
本実施例は、キャリアアンプAmp1とピークアンプAmp2は、実施例2と同様の構造である。
【0087】
本実施例のドハーティ型増幅器の可変電気長電力合成部VTL2は、図11に示されるように、伝送線路TL2aと伝送線路TL2bを接続した第1直列回路と第1切換え回路と第2切換え回路とを有し、第1切換え回路と第2切換え回路は、それぞれが伝送線路TL2aの両端に並列に接続された構成である。
【0088】
そして、第1切換え回路は、FET素子Ms11とそのソース端子に接続したコンデンサCs11とからなる第2a直列回路と、FET素子Ms12とコンデンサCs12とからなり、一方が前記FET素子Ms11と前記コンデンサCs11の接点に接続され、他の一方が接地された第3a直列回路とを有し、第2直列回路と伝送線路TL2aとを並列に、FET素子Ms11のドレイン端子が前記キャリアアンプAmp1と前記TL2aとの接点に接続された構成である。
【0089】
第2切換え回路は、FET素子Ms21とそのソース端子に接続したコンデンサCs21とからなる第2b直列回路と、FET素子Ms22とコンデンサCs22とからなり、一方が前記FET素子Ms21と前記コンデンサCs21の接点に接続され、他の一方が接地された第3b直列回路とを有している。
【0090】
そして、FET素子Ms11のゲート端子およびFET素子Ms12のゲート端子に接続した制御電圧端子Ctrl1と、FET素子Ms21のゲート端子およびFET素子Ms22のゲート端子に接続した制御電圧端子Ctrl2とから別々の制御信号を印加することによって、搬送波周波数に対してVTL2の電気長が最も90度に近いように切り換って動作するものである。
【0091】
図11に示した回路は、FET素子Mcがキャリアアンプ、FET素子Mpがピークアンプとして機能するようにバイアス条件を設定し、その詳細は実施例2と同様である。
【0092】
本実施例によれば、スイッチのON/OFF制御のための互いに独立な2つの制御端子Ctrl1およびCtrl2を有するため、Ctrl1で2通りの回路構成を実現し、その各々について更に2通りの回路構成を実現して、合計4通りの回路構成を実現することができる。よって、4種類の異なる周波数帯域(バンド)の送信信号に対して可変電気長電力合成部VTL2の電気長および特徴インピーダンスをほぼ一定にして、マルチバンドの中でも特にクワッドバンドの送信信号の増幅を高効率化することができる。
【実施例7】
【0093】
次に、本発明に係る第七の実施例を、図12を用いて説明する。
【0094】
図12は、本発明に係る第七の実施例である送信機の回路図である。
【0095】
本実施例は、90度位相遅延電力分配部PSPDを出力電力増幅器より前段の送信機回路に組み込んで実現する送信機の具体例を詳細に示したものである。
【0096】
本実施例では、並列に接地されたキャリアアンプAmp1とピークアンプAmp2の入力側に、複数サブチャネルの送信信号Dを振幅信号A及び位相信号Pに変調する変調部Modと、振幅信号A及び位相信号Pを90度位相差の時間軸信号X、Yに変換する時間信号変換部FTCと、時間軸信号X、Yの中心周波数を搬送波周波数に変換するX信号パス、Y信号パスを備える。X信号パスは、周波数変換を行うミキサMix1、不要周波数成分を抑圧する帯域周波通過フィルタBPF1、必要出力レベルに増幅する可変ゲイン増幅器PGA1の直列回路から構成され、Y信号パスは、周波数変換を行うミキサMix2、不要周波数成分を抑圧する帯域周波通過フィルタBPF2、必要出力レベルに増幅する可変ゲイン増幅器PGA2の直列回路から構成される。前記キャリアアンプAmp1とピークアンプAmp2の入力側にある回路は90度位相遅延電力分配部PSPDと同等の機能を実現する。増幅に際し、変調部Mod、時間信号変換部FTC、X信号パス及びY信号パスを介して、希望搬送周波数中心に90度位相差送信信号を生成してキャリアアンプAmp1およびピークアンプAmp2に入力させ、希望搬送周波数に対して可変電気長電力合成部VTL2の電気長が最も90度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化する。
【0097】
本実施例によれば、送信機は変調及び周波数変換の一般的な機能で90度位相差送信信号を生成し、キャリアアンプAmp1とピークアンプAmp2に入力すれば、90度位相遅延電力分配部PSPDと同等の機能を実現でき、90度位相遅延電力分配部PSPDの占める面積を省略することができることと同時に、広い帯域において電力付加効率を最適化することができる。
【実施例8】
【0098】
次に、本発明に係る第八の実施例を、図13を用いて説明する。
【0099】
図13は、本発明に係る第八の実施例である送信機の回路図である。
【0100】
本実施例は、キャリアアンプAmp1、ピークアンプAmp2の入力側の90度位相遅延電力分配部PSPDを送信機の出力電力増幅器より前段の回路で実現するものである。
【0101】
本実施例では、並列に設置されたキャリアアンプAmp1とピークアンプAmp2の入力側に、通信前処理ブロックPS、デジタル信号から0度位相遅延の第1変調中間信号を生じる変調回路Mod1、第1変調中間信号をアナログ信号に変換するDAC1、不要高周波成分を抑圧する低周波通過フィルタLPF1、周波数変換をおこなうミキサMix1、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタBPF1、必要出力レベルに増幅する可変ゲイン増幅器PGA1の直列回路から構成するX信号パスと、デジタル信号から90度位相遅延の第2変調中間信号を生じる変調回路Mod2、第2変調中間信号をアナログ信号に変換するDAC2、不要高周波成分を抑圧する低周波通過フィルタLPF2、周波数変換を行うミキサMix2、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタBPF2、必要出力レベルに増幅する可変ゲイン増幅器PGA2の直列回路から構成するY信号パスの二つのパスを備える。そして、ミキサMix1、ミキサMix2を駆動する局部信号源SGを有する90度位相遅延電力分配部PSPDが配置されている。
【0102】
このとき、入力端子INから送信信号が入力され、90度位相遅延電力分配部PSPDを介して搬送波信号RFsと90度位相遅延搬送波信号RFsqがそれぞれキャリアアンプAmp1とピークアンプAmp2を介して増幅され、可変電気長電力合成部VTL2によって合成された出力信号が出力端子OUTより出力される。搬送波周波数帯域がバンドAの場合には、制御端子Ctrlから制御信号Sig1を印加しバンドAの中心周波数に対してVTL2の電気長が1/4波長になるように調整する。また、搬送波周波数帯域がバンドAと離れているバンドBの場合には、制御端子Ctrlから制御信号Sig2を印加しバンドBの中心周波数に対してVTL2の電気長が90度になるように調整し、それぞれの場合のPAEを最大にする。
【0103】
本実施例によれば、前記変調回路Mod1、Mod2で正確な90度位相遅延信号を発生し、ミキサMix1、Mix2で広く離れた搬送波周波数に変換することができるため、より広い帯域に電力付加効率が最適化できる。また、Mod1、Mod2はデジタル信号処理を行うため、多種類の変調方式に対して適応し、電力付加効率が最適化できる。
【図面の簡単な説明】
【0104】
【図1】本発明に係るドハーティ型電力増幅器の概要図である。
【図2】ドハーティ型増幅器の周波数帯域がバンドAとバンドBにおける場合の周波数帯域とPAEの関係を示すグラフである。
【図3】本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【図4】本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【図5】伝送線路の等価回路図である。
【図6】本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【図7】本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【図8】本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【図9】本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【図10】本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【図11】本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【図12】本発明に係る第七の実施例であり、送信機の回路図である。
【図13】本発明に係る第八の実施例であり、送信機の回路図である。
【図14】従来技術に係るドハーティ型増幅器の構成図である。
【図15】ドハーティ型増幅器の信号波形図である。
【図16】ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率(PAE)の関係を示すグラフである。
【図17】ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率(PAE)の関係を示すグラフである。
【図18】ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【符号の説明】
【0105】
Amp1…電力増幅器(キャリアアンプ)、
Amp2…電力増幅器(ピークアンプ)、
Bc、Bp…Bipolar素子、
BPF1、BPF2、LPF1、LPF2…フィルタ、
Cb、Cc1、Cp1、Cp2、Cs1、Cs2…コンデンサ、
DAC1、DAC2…デジタル・アナログ変換器、
FTC…時間軸信号変換部、
Mc、Mp、Ms1、Ms2…FET素子、
Mix1、Mix2…ミキサ(混合器)、
Mod1、Mod2…変調器、
PGA1、PGA2…可変ゲイン増幅器、
PSPD…90度位相遅延電力分配部、
SP…送信前信号処理ブロック、
Sw1、Sw2…スイッチ、
TL1、TL2、TL2a、TL2b…伝送線路、
Vdc、Vdp…電源電圧、
Vgc、Vgp…ゲート電圧、
VTL2…可変電気長電力合成部。
【特許請求の範囲】
【請求項1】
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第1のアンプと前記第2のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力する電力増幅器であって、
前記第1のアンプと前記第2のアンプとの入力側に、90度位相遅延電力分配部が接続され、前記第1のアンプと前記第2のアンプとの出力側に可変電気長電力合成部が接続され、
前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して、第1の搬送波信号と前記第1の搬送波信号に対して90度位相が遅延した搬送波信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとに入力され、前記第1および第2のアンプにて前記第1および第2の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第1の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ90度になるように、前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項2】
請求項1において、
前記第1の搬送波信号の搬送波周波数帯域がバンドAの場合は、前記バンドAの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ90度になるように前記可変電気長電力合成部が制御され、前記第1の搬送波信号の搬送波周波数帯域が前記バンドAと異なるバンドBの場合は、前記バンドBの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ90度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項3】
請求項2において、
前記バンドAが前記バンドBより中心周波数が高い周波数帯域であって、
前記可変電気長電力合成部は、
第1の伝送線路と第2の伝送線路とが接続された第1の直列回路と、第1のスイッチと第1のコンデンサとを具備してなる第2の直列回路と、第2のスイッチと第2のコンデンサとを具備してなり、一方が前記第1のスイッチと前記第1のコンデンサとの接点に接続し、他方が接地した第3の直列回路とを有し、
前記第2の直列回路と前記第1の伝送線路とが並列に接続され、前記第1のスイッチと前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第1の搬送波信号の搬送波周波数帯域が前記バンドAの場合は、制御端子からの制御信号に基づき前記第1のスイッチおよび前記第2のスイッチがオフにされ、前記バンドAの中心周波数に対して前記可変電気長電力合成部電気長がほぼ90度になるように前記可変電気長電力合成部が制御され、
前記第1の搬送波信号の搬送波周波数帯域が前記バンドBの場合は、前記制御端子からの制御信号に基づき前記第1のスイッチおよび前記第2のスイッチがオンにされ、前記バンドBの中心周波数に対して可変電気長電力合成部電気長がほぼ90度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項4】
請求項3において、
前記第1のアンプは、
第1のFET素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のFET素子のゲート端子との間に接続され、
前記第2のアンプは、
第2のFET素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のFET素子のゲート端子との間に接続され、
前記第2の直列回路は、第1のスイッチFET素子とそのソース端子に接続された第1のコンデンサとを具備してなり、
前記第3の直列回路は、第2のスイッチFET素子と前記第2のスイッチFET素子のソース端子に接続された第2のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第1のスイッチFET素子のドレイン端子と前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第2のFET素子のドレイン端子に第3のコンデンサが接続され、
前記出力端子と前記第3のコンデンサとの間に接続された第4のコンデンサを含み、
前記第1のスイッチFET素子のゲート端子と前記第2のスイッチFET素子のゲート端子とに接続された制御電圧端子から、
前記バンドAの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオフになるように第1の制御信号が印加され、
前記バンドBの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオンになるように前記第1の制御信号と異なる第2の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドAおよび前記バンドBのそれぞれでほぼ90度になるように切り換って動作することを特徴とする電力増幅器。
【請求項5】
請求項3において、
前記第1のアンプは、
第1のBipolar素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のBipolar素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のBipolar素子のベース端子との間に接続され、
前記第2のアンプは、
第2のBipolar素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のBipolar素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のBipolar素子のベース端子との間に接続され、
前記第2の直列回路は、第1のスイッチFET素子とそのソース端子に接続された第1のコンデンサとを具備してなり、
前記第3の直列回路は、第2のスイッチFET素子と前記第2のスイッチFET素子のソース端子に接続された第2のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第1のスイッチFET素子のドレイン端子と前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第2のBipolar素子のコレクタ端子に第3のコンデンサが接続され、
前記出力端子と前記第3のコンデンサとの間に接続された第4のコンデンサを含み、
前記第1のスイッチFET素子のゲート端子と前記第2のスイッチFET素子のゲート端子とに接続された制御電圧端子から、
前記バンドAの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオフになるように第1の制御信号が印加され、
前記バンドBの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオンになるように前記第1の制御信号と異なる第2の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドAおよび前記バンドBのそれぞれでほぼ90度になるように切り換って動作することを特徴とする電力増幅器。
【請求項6】
請求項2において、
前記第1のスイッチと前記第2のスイッチとの間に並列に接続された複数の第1の伝送線路と、前記第1のアンプと前記第2の伝送線路とが直列に接続され、
前記複数の第1の伝送線路のうちの第1の伝送線路と前記第2の伝送線路との合計長さが前記バンドAの中心周波数に対応する波長の1/4の長さであり、
前記複数の第1の伝送線路のうちの第2の伝送線路と前記第2の伝送線路との合計長さが前記バンドBの中心周波数に対応する波長の1/4の長さであり、
前記バンドAおよび前記バンドB、それぞれの搬送周波数帯域で送信するときは、出力信号がそれぞれ前記第1の伝送線路のうちの第1の伝送線路および前記第1の伝送線路のうちの第2の伝送線路に流れるよう、前記第1のスイッチおよび前記第2のスイッチが切り換わって動作することを特徴とする電力増幅器。
【請求項7】
請求項2において、
kを1以上の整数とした場合の長さ比が2のk乗であり、かつ、互いに直列に接続された複数の第1の伝送線路がそれぞれ前記kによって前記複数の第1の伝送線路と対応付けられた複数のシャントFET素子のソース端子およびドレイン端子を接続点として並列に接続され、
前記複数の第1の伝送線路は、前記第1のアンプの出力ノードと前記第2の伝送線路との間に直列に接続され、
前記複数のシャントFET素子のゲート端子にそれぞれ制御信号が印加され、
前記複数のシャントFET素子がオンまたはオフに切り換えられることによって、搬送波周波数に対応して前記第1のアンプと前記第2のアンプとの出力間の電気長を90度に最も近い値に変えるよう動作することを特徴とする電力増幅器。
【請求項8】
請求項3において、
前記第1のアンプは、
第1のFET素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のFET素子のゲート端子との間に接続され、
前記第2のアンプは、
第2のFET素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のFET素子のゲート端子との間に接続され、
前記第2のFET素子のドレイン端子に第1のコンデンサが接続され、
前記出力端子と前記第1のコンデンサとの間に接続された第2のコンデンサを含み、
前記可変電気長電力合成部は、
第1の伝送線路と第2の伝送線路とが接続されて成る第1の直列回路と第1の切換え回路と第2の切換え回路とを具備してなり、
前記第1の切換え回路と前記第2の切換え回路とは、それぞれが前記第1の伝送線路の両端に並列に接続された構成であって、
前記第1の切換え回路は、
第1のスイッチFET素子とそのソース端子に接続された第3のコンデンサとを具備してなる第2の直列回路と、
第2のスイッチFET素子と第4のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子と前記第3のコンデンサとの接点に接続され、他方が接地された第3の直列回路とを有し、
前記第2の直列回路と前記第1の伝送線路とを並列に、前記第1のスイッチFET素子のドレイン端子が前記第1のアンプと前記第1の伝送線路との接点に接続された構成であって、
前記第2の切換え回路は、
第3のスイッチFET素子とそのソース端子に接続した第5のコンデンサとを具備してなる第4の直列回路と、第4のスイッチFET素子と第6のコンデンサとを具備してなり、一方が前記第3のスイッチFET素子と前記第5のコンデンサの接点に接続され、他方が接地された第5の直列回路とを有し、
前記第1のスイッチFET素子のゲート端子および前記第2のスイッチFET素子のゲート端子に接続された第1の制御電圧端子と、前記第3のスイッチFET素子のゲート端子および前記第4のスイッチFET素子のゲート端子に接続された第2の制御電圧端子とから別々の制御信号が印加されることによって、搬送波周波数に対して前記可変電気長電力合成部の電気長が最も90度に近くなるように切り換って動作することを特徴とする電力増幅器。
【請求項9】
複数サブチャネルの送信信号を振幅信号および位相信号に変調する変調部と、
前記変調部の出力側に接続され、前記振幅信号および前記位相信号をそれぞれ互いに90度の位相差を有する時間軸信号Xおよび時間軸信号Yに変換する時間信号変換部と、
前記時間軸信号Xおよび時間軸信号Yの中心周波数をそれぞれの搬送波周波数に変換するX信号パスおよびY信号パスと、
前記X信号パスおよび前記Y信号パスの前記時間信号変換部とは反対側の端部に接続された90度位相遅延電力分配部と、
前記90度位相遅延電力分配部の出力側に接続された電力増幅器と、
前記電力増幅器の出力側に接続された可変電気長電力合成部と
を備えて成る送信機であって、
前記電力増幅器は、
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第1のアンプと前記第2のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力するよう構成され、
前記第1のアンプと前記第2のアンプとの入力側に、前記90度位相遅延電力分配部が接続され、前記第1のアンプと前記第2のアンプとの出力側に前記可変電気長電力合成部が接続され、前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して、第1の搬送波信号と前記第1の搬送波信号に対して90度位相が遅延した搬送波信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとに入力され、前記第1および第2のアンプにて前記第1および第2の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第1の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ90度になるように、前記可変電気長電力合成部が制御されることを特徴とする送信機。
【請求項10】
請求項9において、
前記90度位相遅延電力分配部は、
前記第1のアンプの入力側に、
通信前処理ブロックと、デジタル信号から0度位相遅延の第1の変調信号を発生させる第1の変調回路と、前記第1の変調信号をアナログ信号に変換する第1のDA変換器と、不要高周波成分を抑圧する第1の低周波通過フィルタと、周波数変換をおこなう第1のミキサと、必要出力レベルに増幅する第1の可変ゲイン増幅器とが直列に接続されて成る第1の信号パスを具備し、
前記第2のアンプの入力側に、
前記通信前処理ブロックと、デジタル信号から90度位相遅延の第2の変調信号を発生させる第2の変調回路と、前記第2の変調信号をアナログ信号に変換する第2のDA変換器と、不要高周波成分を抑圧する第2の低周波通過フィルタと、周波数変換をおこなう第2のミキサと、必要出力レベルに増幅する第2の可変ゲイン増幅器とが直列に接続されて成る第2の信号パスを具備してなり、
前記第1のミキサおよび前記第2のミキサを駆動する局部信号源を含む構成であって、
前記90度位相遅延電力分配部により、前記第1の信号パスおよび前記第2の信号パスを介して90度位相差信号が生成され、
前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して第1の搬送波信号と前記第1の搬送波信号より90度位相が遅延した搬送波の信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとを介して増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力されるよう構成され、
希望搬送周波数中心に90度位相差送信信号が生成されて前記第1のアンプおよび前記第2のアンプに入力させるために前記局部信号源の周波数を変えて、前記希望搬送周波数に対して前記可変電気長電力合成部の電気長が最も90度に近くなるように、前記電力増幅器を制御して動作することを特徴とする送信機。
【請求項1】
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第1のアンプと前記第2のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力する電力増幅器であって、
前記第1のアンプと前記第2のアンプとの入力側に、90度位相遅延電力分配部が接続され、前記第1のアンプと前記第2のアンプとの出力側に可変電気長電力合成部が接続され、
前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して、第1の搬送波信号と前記第1の搬送波信号に対して90度位相が遅延した搬送波信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとに入力され、前記第1および第2のアンプにて前記第1および第2の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第1の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ90度になるように、前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項2】
請求項1において、
前記第1の搬送波信号の搬送波周波数帯域がバンドAの場合は、前記バンドAの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ90度になるように前記可変電気長電力合成部が制御され、前記第1の搬送波信号の搬送波周波数帯域が前記バンドAと異なるバンドBの場合は、前記バンドBの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ90度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項3】
請求項2において、
前記バンドAが前記バンドBより中心周波数が高い周波数帯域であって、
前記可変電気長電力合成部は、
第1の伝送線路と第2の伝送線路とが接続された第1の直列回路と、第1のスイッチと第1のコンデンサとを具備してなる第2の直列回路と、第2のスイッチと第2のコンデンサとを具備してなり、一方が前記第1のスイッチと前記第1のコンデンサとの接点に接続し、他方が接地した第3の直列回路とを有し、
前記第2の直列回路と前記第1の伝送線路とが並列に接続され、前記第1のスイッチと前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第1の搬送波信号の搬送波周波数帯域が前記バンドAの場合は、制御端子からの制御信号に基づき前記第1のスイッチおよび前記第2のスイッチがオフにされ、前記バンドAの中心周波数に対して前記可変電気長電力合成部電気長がほぼ90度になるように前記可変電気長電力合成部が制御され、
前記第1の搬送波信号の搬送波周波数帯域が前記バンドBの場合は、前記制御端子からの制御信号に基づき前記第1のスイッチおよび前記第2のスイッチがオンにされ、前記バンドBの中心周波数に対して可変電気長電力合成部電気長がほぼ90度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項4】
請求項3において、
前記第1のアンプは、
第1のFET素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のFET素子のゲート端子との間に接続され、
前記第2のアンプは、
第2のFET素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のFET素子のゲート端子との間に接続され、
前記第2の直列回路は、第1のスイッチFET素子とそのソース端子に接続された第1のコンデンサとを具備してなり、
前記第3の直列回路は、第2のスイッチFET素子と前記第2のスイッチFET素子のソース端子に接続された第2のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第1のスイッチFET素子のドレイン端子と前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第2のFET素子のドレイン端子に第3のコンデンサが接続され、
前記出力端子と前記第3のコンデンサとの間に接続された第4のコンデンサを含み、
前記第1のスイッチFET素子のゲート端子と前記第2のスイッチFET素子のゲート端子とに接続された制御電圧端子から、
前記バンドAの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオフになるように第1の制御信号が印加され、
前記バンドBの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオンになるように前記第1の制御信号と異なる第2の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドAおよび前記バンドBのそれぞれでほぼ90度になるように切り換って動作することを特徴とする電力増幅器。
【請求項5】
請求項3において、
前記第1のアンプは、
第1のBipolar素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のBipolar素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のBipolar素子のベース端子との間に接続され、
前記第2のアンプは、
第2のBipolar素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のBipolar素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のBipolar素子のベース端子との間に接続され、
前記第2の直列回路は、第1のスイッチFET素子とそのソース端子に接続された第1のコンデンサとを具備してなり、
前記第3の直列回路は、第2のスイッチFET素子と前記第2のスイッチFET素子のソース端子に接続された第2のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第1のスイッチFET素子のドレイン端子と前記第1の伝送線路とが共通に前記第1のアンプの出力ノードに接続されて成り、
前記第2のBipolar素子のコレクタ端子に第3のコンデンサが接続され、
前記出力端子と前記第3のコンデンサとの間に接続された第4のコンデンサを含み、
前記第1のスイッチFET素子のゲート端子と前記第2のスイッチFET素子のゲート端子とに接続された制御電圧端子から、
前記バンドAの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオフになるように第1の制御信号が印加され、
前記バンドBの場合、前記第1のスイッチFET素子および前記第2のスイッチFET素子がオンになるように前記第1の制御信号と異なる第2の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドAおよび前記バンドBのそれぞれでほぼ90度になるように切り換って動作することを特徴とする電力増幅器。
【請求項6】
請求項2において、
前記第1のスイッチと前記第2のスイッチとの間に並列に接続された複数の第1の伝送線路と、前記第1のアンプと前記第2の伝送線路とが直列に接続され、
前記複数の第1の伝送線路のうちの第1の伝送線路と前記第2の伝送線路との合計長さが前記バンドAの中心周波数に対応する波長の1/4の長さであり、
前記複数の第1の伝送線路のうちの第2の伝送線路と前記第2の伝送線路との合計長さが前記バンドBの中心周波数に対応する波長の1/4の長さであり、
前記バンドAおよび前記バンドB、それぞれの搬送周波数帯域で送信するときは、出力信号がそれぞれ前記第1の伝送線路のうちの第1の伝送線路および前記第1の伝送線路のうちの第2の伝送線路に流れるよう、前記第1のスイッチおよび前記第2のスイッチが切り換わって動作することを特徴とする電力増幅器。
【請求項7】
請求項2において、
kを1以上の整数とした場合の長さ比が2のk乗であり、かつ、互いに直列に接続された複数の第1の伝送線路がそれぞれ前記kによって前記複数の第1の伝送線路と対応付けられた複数のシャントFET素子のソース端子およびドレイン端子を接続点として並列に接続され、
前記複数の第1の伝送線路は、前記第1のアンプの出力ノードと前記第2の伝送線路との間に直列に接続され、
前記複数のシャントFET素子のゲート端子にそれぞれ制御信号が印加され、
前記複数のシャントFET素子がオンまたはオフに切り換えられることによって、搬送波周波数に対応して前記第1のアンプと前記第2のアンプとの出力間の電気長を90度に最も近い値に変えるよう動作することを特徴とする電力増幅器。
【請求項8】
請求項3において、
前記第1のアンプは、
第1のFET素子と第1の直流遮断コンデンサとを具備してなり、
前記第1のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第1の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第1のFET素子のゲート端子との間に接続され、
前記第2のアンプは、
第2のFET素子と第2の直流遮断コンデンサとを具備してなり、
前記第2のFET素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第2の直流遮断コンデンサは、前記90度位相遅延電力分配部と前記第2のFET素子のゲート端子との間に接続され、
前記第2のFET素子のドレイン端子に第1のコンデンサが接続され、
前記出力端子と前記第1のコンデンサとの間に接続された第2のコンデンサを含み、
前記可変電気長電力合成部は、
第1の伝送線路と第2の伝送線路とが接続されて成る第1の直列回路と第1の切換え回路と第2の切換え回路とを具備してなり、
前記第1の切換え回路と前記第2の切換え回路とは、それぞれが前記第1の伝送線路の両端に並列に接続された構成であって、
前記第1の切換え回路は、
第1のスイッチFET素子とそのソース端子に接続された第3のコンデンサとを具備してなる第2の直列回路と、
第2のスイッチFET素子と第4のコンデンサとを具備してなり、一方が前記第1のスイッチFET素子と前記第3のコンデンサとの接点に接続され、他方が接地された第3の直列回路とを有し、
前記第2の直列回路と前記第1の伝送線路とを並列に、前記第1のスイッチFET素子のドレイン端子が前記第1のアンプと前記第1の伝送線路との接点に接続された構成であって、
前記第2の切換え回路は、
第3のスイッチFET素子とそのソース端子に接続した第5のコンデンサとを具備してなる第4の直列回路と、第4のスイッチFET素子と第6のコンデンサとを具備してなり、一方が前記第3のスイッチFET素子と前記第5のコンデンサの接点に接続され、他方が接地された第5の直列回路とを有し、
前記第1のスイッチFET素子のゲート端子および前記第2のスイッチFET素子のゲート端子に接続された第1の制御電圧端子と、前記第3のスイッチFET素子のゲート端子および前記第4のスイッチFET素子のゲート端子に接続された第2の制御電圧端子とから別々の制御信号が印加されることによって、搬送波周波数に対して前記可変電気長電力合成部の電気長が最も90度に近くなるように切り換って動作することを特徴とする電力増幅器。
【請求項9】
複数サブチャネルの送信信号を振幅信号および位相信号に変調する変調部と、
前記変調部の出力側に接続され、前記振幅信号および前記位相信号をそれぞれ互いに90度の位相差を有する時間軸信号Xおよび時間軸信号Yに変換する時間信号変換部と、
前記時間軸信号Xおよび時間軸信号Yの中心周波数をそれぞれの搬送波周波数に変換するX信号パスおよびY信号パスと、
前記X信号パスおよび前記Y信号パスの前記時間信号変換部とは反対側の端部に接続された90度位相遅延電力分配部と、
前記90度位相遅延電力分配部の出力側に接続された電力増幅器と、
前記電力増幅器の出力側に接続された可変電気長電力合成部と
を備えて成る送信機であって、
前記電力増幅器は、
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第1のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第2のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第1のアンプと前記第2のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力するよう構成され、
前記第1のアンプと前記第2のアンプとの入力側に、前記90度位相遅延電力分配部が接続され、前記第1のアンプと前記第2のアンプとの出力側に前記可変電気長電力合成部が接続され、前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して、第1の搬送波信号と前記第1の搬送波信号に対して90度位相が遅延した搬送波信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとに入力され、前記第1および第2のアンプにて前記第1および第2の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第1の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ90度になるように、前記可変電気長電力合成部が制御されることを特徴とする送信機。
【請求項10】
請求項9において、
前記90度位相遅延電力分配部は、
前記第1のアンプの入力側に、
通信前処理ブロックと、デジタル信号から0度位相遅延の第1の変調信号を発生させる第1の変調回路と、前記第1の変調信号をアナログ信号に変換する第1のDA変換器と、不要高周波成分を抑圧する第1の低周波通過フィルタと、周波数変換をおこなう第1のミキサと、必要出力レベルに増幅する第1の可変ゲイン増幅器とが直列に接続されて成る第1の信号パスを具備し、
前記第2のアンプの入力側に、
前記通信前処理ブロックと、デジタル信号から90度位相遅延の第2の変調信号を発生させる第2の変調回路と、前記第2の変調信号をアナログ信号に変換する第2のDA変換器と、不要高周波成分を抑圧する第2の低周波通過フィルタと、周波数変換をおこなう第2のミキサと、必要出力レベルに増幅する第2の可変ゲイン増幅器とが直列に接続されて成る第2の信号パスを具備してなり、
前記第1のミキサおよび前記第2のミキサを駆動する局部信号源を含む構成であって、
前記90度位相遅延電力分配部により、前記第1の信号パスおよび前記第2の信号パスを介して90度位相差信号が生成され、
前記入力端子から入力信号が入力され、前記90度位相遅延電力分配部を介して第1の搬送波信号と前記第1の搬送波信号より90度位相が遅延した搬送波の信号である第2の搬送波信号とがそれぞれ前記第1のアンプと前記第2のアンプとを介して増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力されるよう構成され、
希望搬送周波数中心に90度位相差送信信号が生成されて前記第1のアンプおよび前記第2のアンプに入力させるために前記局部信号源の周波数を変えて、前記希望搬送周波数に対して前記可変電気長電力合成部の電気長が最も90度に近くなるように、前記電力増幅器を制御して動作することを特徴とする送信機。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2007−19578(P2007−19578A)
【公開日】平成19年1月25日(2007.1.25)
【国際特許分類】
【出願番号】特願2005−195822(P2005−195822)
【出願日】平成17年7月5日(2005.7.5)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
【公開日】平成19年1月25日(2007.1.25)
【国際特許分類】
【出願日】平成17年7月5日(2005.7.5)
【出願人】(000005108)株式会社日立製作所 (27,607)
【Fターム(参考)】
[ Back to top ]