電圧制御発振回路、およびその調整方法
【課題】 簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供すること。
【解決手段】 低域通過フィルタ15、高域通過フィルタ16は、電圧制御発振回路11を構成する素子と同一構造の素子で構成され、所定の相関関係が形成される。補正素子14は、電圧制御発振回路11において発振周波数制御信号VTが入力される主素子と並列に接続される。目標ゲイン値TGにおいて、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性は互いに逆の傾きを有して交差する。容量値が低くばらつく場合、基準周波数fREFにおいて、出力信号SL2がSH2よりも出力レベルが大きくなり、出力レベル差LD2が発生し、LD2に応じた調整信号VCNT2が出力され、発振周波数fVCOが低くされる。
【解決手段】 低域通過フィルタ15、高域通過フィルタ16は、電圧制御発振回路11を構成する素子と同一構造の素子で構成され、所定の相関関係が形成される。補正素子14は、電圧制御発振回路11において発振周波数制御信号VTが入力される主素子と並列に接続される。目標ゲイン値TGにおいて、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性は互いに逆の傾きを有して交差する。容量値が低くばらつく場合、基準周波数fREFにおいて、出力信号SL2がSH2よりも出力レベルが大きくなり、出力レベル差LD2が発生し、LD2に応じた調整信号VCNT2が出力され、発振周波数fVCOが低くされる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧制御発振回路、およびその調整方法に関するものであり、特に、IC化した際、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法に関するものである。
【背景技術】
【0002】
近年、携帯電話等の移動体通信機器に代表されるように、多くの電子機器分野で、部品数の減少が求められている。例えば上述の移動体通信機器では、発振回路をICに内蔵させれば、部品数の減少に寄与できる。このような発振回路の一例として、電圧制御発振回路(以下、「VCO回路」という)を図12に示す。図12のVCO回路は、インダクタ部101と容量部102とによる共振回路を含んでいる。その発振周波数fは、インダクタ部101のインダクタンスLと、容量部102の容量Cとにより、次式(10)で与えられる。
f=1/(2π×(L×C)1/2)・・・(10)式
【0003】
制御電圧VTにより、容量部102中のバリキャップの容量を変化させることができる。このため、制御電圧VTによって発振周波数fを調節することができる。そして、このようなVCO回路により位相ロックループ(以下、「PLL」という)を構成する。これにより、VCO回路の発振周波数fをPLLの設定周波数に一致させて使用するのである。
【0004】
ここで、特許文献1に開示されている周波数シンセサイザでは、バラツキを補正しVCO回路から出力される発振周波数の可変範囲を調整する方策が試みられている。すなわち、図13に示すように、VCO110の出力信号は分周された上で、位相比較器163により、基準発振器162からの基準信号と位相比較され、比較結果をLPF150により直流電圧に変換してVCO110の可変容量ダイオード等の可変共振回路に印加する。一方、調整回路170は、内部の基準電圧とLPF150の出力制御電圧とを比較してVCO110の出力周波数が希望する可変範囲になるようにVCO110内の共振回路を調整する。
【0005】
尚、上記の関連技術として、他に特許文献2が開示されている。
【0006】
【特許文献1】特開2000−332606号公報
【特許文献2】特開平10−256904号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記のようなVCO回路をICに内蔵すると、次のような問題が生じる。すなわち、ICの製造プロセス上不可避的に、内蔵される素子の特性値がばらついてしまう。このため、VCO回路の発振特性もばらついてしまうのである。このことを、図14のグラフにより説明する。図14は、容量部102を構成するバリキャップについて、制御電圧VTに対する容量値Cの変化特性(図14中、(A))、およびVCO回路において容量値Cに対する発振特性に基づいて得られる、制御電圧VTに対する発振周波数fの変化特性(図14中、(B))を示している。
【0008】
図14の特性を有するVCO回路をPLLに用いる場合、製造バラツキによる容量部102の容量値Cのバラツキがあると、PLLは、制御電圧VTを変化させることにより、出力信号の設定周波数へのロックを実現することとなる。製造バラツキによる発振特性のバラツキは、PLLロック時の制御電圧VTのバラツキとして現れるのである。
【0009】
容量部102の容量値Cがさらに大きくばらついた場合には、VCO回路の発振周波数帯域がPLLのロックレンジから完全に外れてしまうおそれがある。PLLのロック不良となり、設定周波数にロックされた出力信号が得られない。また、ロックレンジに入っていたとしても、制御電圧VTが正常値より極端に高い場合や低い場合には、PLLのループ特性が通常の特性と異なるものとなる。このため、フェーズノイズ特性が劣化したり、設定周波数にロックされるまでのロックアップタイムが長くかかったりしてしまう。
【0010】
ここで、特許文献1によれば、調整回路170により、内部の基準電圧とLPF150の出力制御電圧とを比較してVCO110の出力周波数が希望する可変範囲になるようにVCO110内の共振回路が調整される。
【0011】
しかしながら、VCO回路の発振特性を調整するに当たり、VCO回路を含んでPLL回路を構成する必要がある。調整対象のVCO回路の他に、基準発振器162、位相比較器163、およびLPF150を備えなければならず、回路構成が大規模で且つ複雑となるおそれがあり問題である。
【0012】
特に、携帯機器等に搭載するためには省スペース化が求められ、機能を1チップ化することが必要である。そしてVCO回路を1チップ化するにあたっては、補正するための制御信号を必要とせず、チップ内部で自動調整が可能であること、すなわち発振特性をVCO回路の1チップ単独で調整できることが要求される。よってVCO回路を含む他の回路を構成した上で発振特性を調整する構成をとると、回路構成が大規模で且つ複雑となるおそれがあるため問題である。
【0013】
本発明は前記背景技術の課題の少なくとも1つを解消するためになされたものであり、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することを目的とする。
【課題を解決するための手段】
【0014】
前記目的を達成するために、本発明に係る電圧制御発振回路では、基準周波数が入力され、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【0015】
また本発明に係る電圧制御発振回路の調整方法では、発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【0016】
電圧制御発振回路は、低域通過フィルタまたは/および高域通過フィルタを備える。低域通過フィルタ、高域通過フィルタには基準周波数が入力される。また低域通過フィルタ、高域通過フィルタは、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定されている。電圧制御発振回路における発振周波数を特定する素子と、低域通過フィルタまたは/および高域通過フィルタの素子とは、所定の相関関係を有する。
【0017】
ここで所定の相関関係とは、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係である。そして基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分、または、低域通過フィルタまたは高域通過フィルタのゲイン値と目標ゲイン値との差分に応じて、電圧制御発振回路の発振周波数が調整される。
【0018】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分を検出することで、電圧制御発振回路の発振周波数特性が、所定の特性からどれだけずれているかを把握することができる。ここで発振周波数特性のずれは、製造バラツキ等により存在する容量値変動等に起因して発生する。そしてゲイン値の差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは/および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。また、ゲイン値の差分量に応じた調整を行うことで、PLL回路を構成するなどの大規模なフィードバックループを構成することなく、発振周波数特性を常に所定の特性値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避できる。また、チップ内部で発振特性を自動調整できるため、電圧制御発振回路を1チップ化することが可能となる。よって、携帯機器等に搭載する際に省スペース化を図ることが可能となる。
【発明の効果】
【0019】
本発明によれば、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは/および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなくなる。よって、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することが可能となる。
【発明を実施するための最良の形態】
【0020】
以下、本発明の電圧制御発振回路、およびその調整方法について具体化した実施形態を図1乃至図10に基づき図面を参照しつつ詳細に説明する。
【0021】
図1は、本発明の電圧制御発振回路を説明する原理図である。発振周波数制御信号VTを入力して、発振周波数fVCOを出力する電圧制御発振回路1の発振周波数特性を調整するためにフィルタ2を備えている。フィルタ2は、低域通過フィルタ(LPF)または高域通過フィルタ(HPF)の少なくとも一方を備える。フィルタ2には、基準周波数fREFの基準信号FREFが入力される。基準信号FREFは、電圧制御発振回路11の動作周波数信号とは別の安定した基準信号である。フィルタ2の出力端子は、電圧制御発振回路1に接続される。電圧制御発振回路1における発振周波数を特定する素子のパラメータ値が、フィルタ2の出力信号に応じて可変に調整されることで、電圧制御発振回路1の発振周波数特性が調整される。
【0022】
低域通過フィルタ(LPF)、高域通過フィルタ(HPF)は、素子バラツキのない理想状態時において、各フィルタの周波数−ゲイン特性における減衰帯域の基準周波数fREFで得られるゲイン値が、目標ゲイン値となるように設定されている。この場合、低域通過フィルタ(LPF)または高域通過フィルタ(HPF)の少なくとも一方と、電圧制御発振回路1との間で、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有するという相関関係が成立している。そしてフィルタ2を構成する素子にバラツキがない場合には、基準周波数fREFの基準信号FREFがフィルタ2に入力されると、基準周波数fREFで得られるゲイン値と目標ゲイン値とのゲイン差がゼロとされる。この場合、低域通過フィルタ(LPF)および高域通過フィルタ(HPF)との間で、所定の相関関係を有して備えられている電圧制御発振回路1は、目的となる発振特性を備えていることが分かる。
【0023】
製造バラツキ等により、低域通過フィルタ、高域通過フィルタのフィルタ特性が設定からずれた場合、低域通過フィルタおよび高域通過フィルタの基準周波数fREFで得られるゲイン値は、目標ゲイン値からずれることとなる。この状態で基準周波数fREFの基準信号FREFが入力されると、低域通過フィルタのゲイン値と目標ゲイン値、および高域通過フィルタのゲイン値と目標ゲイン値との出力信号間でゲイン差が生ずることとなる。この場合には、所定の相関関係を有するように、ゲイン差に応じて電圧制御発振回路1の発振周波数特性が調整される。そして調整により、電圧制御発振回路1の発振周波数特性は、素子バラツキがない状態の発振周波数特性と同等とされる。
【0024】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そしてゲイン値の差分に応じて調整を行うことで、PLL回路を構成するなどの大規模なフィードバックループを構成しなくとも、電圧制御発振回路単独で、発振周波数特性を常に狙い値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となることを回避することができる。
【0025】
図2は、本実施形態の電圧制御発振回路を示す回路ブロック図である。本実施形態を説明するにあたり発振周波数制御信号VTを入力して発振周波数fVCOを出力する電圧制御発振回路11を備える半導体装置10場合を例にとり、説明をする。
【0026】
半導体装置10には、電圧制御発振回路11、フィルタ12、検知回路13、補正素子14が備えられる。フィルタ12、検知回路13、補正素子14により、補正回路Hが構成される。
電圧制御発振回路11は、発振周波数制御信号VTが入力され、出力信号として発振周波数fVCOを出力する回路である。その発振周波数fVCOは、後述するインダクタ部20のインダクタンスLと、容量部21および補正素子14の合成容量Cとにより、次式で与えられる。
fVCO=1/(2π×(L×C)1/2)・・・(1)式
フィルタ12は、低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16を備える。検知回路13は、DC変換回路17および18、コンパレータ回路19を備える。低域通過フィルタ15および高域通過フィルタ16の出力信号SL、SHは、各々に備えられているDC変換回路17、18を介して直流電圧信号VL、VHに平滑された後、コンパレータ回路19において直流電圧レベル比較が行われる。コンパレータ回路19からは調整信号VCNTが出力され、補正素子14に入力される。補正素子14は可変容量素子である。補正素子14は、電圧制御発振回路11において発振周波数制御信号VTが入力される主素子と並列に接続される。
【0027】
図3、図4に、低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16、を、可変容量素子を備えて構成する場合の具体例を示す。低域通過フィルタ15、高域通過フィルタ16は、電圧制御発振回路11を構成する素子と同一構造の素子で構成される。同一構造であれば、素子値は異なっていてもかまわず、所定の相関関係が形成される。ここで所定の相関関係とは、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係を言う。よって低域通過フィルタ15、高域通過フィルタ16を構成する素子の素子バラツキを知ることにより、電圧制御発振回路11における素子バラツキを知ることができるものである。具体的には、基準周波数における、目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路11の発振周波数の狙い周波数からの差分を知ることができる。
【0028】
図3は低域通過フィルタ(LPF)15の具体例である。入力端子(IN)と出力端子(OUT)との間にコイル素子L1を備え、出力端子(OUT)と接地電位との間に可変容量素子C1を備えて構成される。コイル素子L1および可変容量素子C1は、電圧制御発振回路1を構成する素子と同一構造の素子で構成される。コイル素子L1のインダクタンス値をL1とし、可変容量素子C1の容量値をC1とすると、図3に示す低域通過フィルタ(LPF)におけるフィルタ特性の一つである遮断周波数fCUTLは、下式(2)となる。
fCUTL=1/(2π×(L1×C1)1/2)・・・(2)式
(2)式は、電圧制御発振回路11の発振周波数fVCOを表す(1)式と同じとなる。入力端子(IN)に基準周波数fREFの基準信号FREFが入力されることにより、出力端子(OUT)から出力信号SLが出力されるところ、基準信号FREFの周波数が、遮断周波数fCUTLを越える周波数である場合、所定の傾きに沿って減衰した出力信号SLが出力される。
【0029】
図4は、高域通過フィルタ(HPF)16の具体例である。入力端子(IN)と出力端子(OUT)との間に可変容量素子C2を備え、出力端子(OUT)と接地電位との間にコイル素子L2を備えて構成される。コイル素子L2および可変容量素子C2は、電圧制御発振回路1を構成する素子と同一構造の素子で構成される。またコイル素子L2および可変容量素子C2の素子値は、コイル素子L1および可変容量素子C1と同じとされる。コイル素子L2のインダクタンス値をL2とし、可変容量素子C2の容量値をC2とすると、図4に示す高域通過フィルタ(HPF)におけるフィルタ特性の一つである遮断周波数は、下式(3)となる。
fCUTH=1/(2π×(L2×C2)1/2)・・・(3)式
(3)式は、電圧制御発振回路11の発振周波数fVCOを表す(1)式、遮断周波数fCUTLを表す式(2)と同じとなる。入力端子(IN)に基準周波数fREFの基準信号FREFが入力されることにより、出力端子(OUT)から出力信号SHが出力されるところ、基準信号FREFの周波数が、遮断周波数fCUTHより低周波数である場合、所定の傾きに沿って減衰した出力信号SHが出力される。
【0030】
図5には、DC変換回路17、18の具体例を示す。 DC変換回路17、18は、周波数信号として出力される、低域通過フィルタ15の出力信号SLおよび高域通過フィルタ16の出力信号SHを、直流電圧信号に平滑する回路である。DC変換回路17、18は、半波整流回路30とローパスフィルタ31とを備える。低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16から出力される出力信号SL、SHは、それぞれDC変換回路17、18の半波整流回路30に入力される。半波整流回路30の出力信号RSL、RSHはローパスフィルタ31に入力される。ローパスフィルタ31からは、直流電圧信号VL、VHが出力され、コンパレータ回路19に入力される。
【0031】
DC変換回路17、18の作用を、図6の動作波形を用いて説明する。半波整流回路30には、図6(A)に示すような出力信号SL、SHが入力される。半波整流回路30では、出力信号SL、SHを受けて、正信号のみをゲイン1倍で半波整流が行われる。そして図6(B)に示すように、半波整流後の出力信号RSL、RSHが半波整流回路30から出力され、ローパスフィルタ31に入力される。ローパスフィルタ31では、出力信号RSL、RSHの半波整流電圧の交流成分をフィルタ除去して、直流成分のみをコンパレータ回路19へ出力する動作が行われる。そして図6(C)に示すように、直流電圧信号に平滑化された直流電圧信号VL、VHが半波整流回路30から出力され、コンパレータ回路19に入力される。
【0032】
図7には、半導体装置10におけるコンパレータ回路19、補正素子14、電圧制御発振回路11の具体例を示す。(図2中、領域25)。コンパレータ回路19は、DC変換回路17、18で平滑されて出力される直流電圧信号VL、VHが入力され、直流電圧レベルを比較し、調整信号VCNTを出力する回路である。補正素子14は可変容量素子であり、入力される調整信号VCNTに応じて容量値が可変に調整される素子である。電圧制御発振回路11は、入力される発振周波数制御信号VTに応じて、出力信号fOUTとして発振周波数fVCOを出力すると共に、補正素子14の容量値の調整に応じて、発振周波数特性が調整される回路である。
【0033】
コンパレータ回路19(図7)の構成を説明する。直流電圧信号VL、VHが入力される、差動入力対の反転入力端子(VINM)、非反転入力端子(VINP)は、エミッタ端子が共通接続されているトランジスタQ10、Q11のベース端子に各々接続される。トランジスタQ10、Q11のコレクタ端子は、それぞれ抵抗素子R10、R11を介して電源電位VCCに接続される。またエミッタ端子は、交流電流源B1を介して接地電位に接続される。トランジスタQ10のコレクタ端子は補正素子14に接続される。そしてトランジスタQ10のコレクタ端子電位が、調整信号VCNTとして出力される。
【0034】
補正素子14は可変容量素子C5、C6を備える。可変容量素子C5、C6は、NMOSトランジスタのソース端子とドレイン端子とが短絡された上で、トランジスタQ10のコレクタ端子に接続される、いわゆるバラクタ構成を備える。可変容量素子C5、C6のゲートは共に、電圧制御発振回路11の可変容量素子C3、C4のゲートに対して並列に接続される。よって電圧制御発振回路11の容量値は、可変容量素子C3とC5の合計値、および可変容量素子C4とC6の合計値とされる。
【0035】
電圧制御発振回路11の構成を説明する。電圧制御発振回路11は、インダクタ部20と容量部21と補正素子14とによる共振回路を含んでいる。その発振周波数fVCOは、インダクタ部20のインダクタンスLと、容量部21および補正素子14の合成容量Cとにより、前述した式(1)で与えられる。そして発振周波数制御信号VTにより、容量部21中のバリキャップの容量を変化させることができ、発振周波数fVCOを制御することができる。また、調整信号VCNTにより、補正素子14中のバリキャップの容量を変化させることができ、素子バラツキに応じて発振周波数fVCOの調整をすることができる。
【0036】
電圧制御発振回路11の作用を、図8を用いて説明する。まず、電圧制御発振回路11の素子の製造バラツキがなく、容量値変動のない理想状態時について説明する(図8中段)。低域通過フィルタ15および高域通過フィルタ16は、素子バラツキがない理想状態において、基準周波数fREFを入力した際に得られるゲイン値(目標ゲイン値TG)が一致するように設定されている。よって素子バラツキがない場合には、低域通過フィルタ15と高域通過フィルタ16との基準周波数fREFにおけるゲイン値は、共に目標ゲイン値TGとなり一致する。そのため目標ゲイン値TGにおいて、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性は互いに逆の傾きを有して交差する(図8中段)。すると出力信号SLとSHとの出力レベル差はゼロとなるため、DC変換回路17、18でDC変換された直流電圧信号VLとVHとの出力レベル差もゼロとなる。そして同一レベルの直流電圧信号VL、VHがコンパレータ回路19に入力される。
【0037】
コンパレータ回路19での作用を説明する。図7において、交流電流源B1に流れる電流をIとする。そして互いに等しいレベルの直流電圧信号VLとVHとが入力されると、抵抗素子R10、R11に流れる電流は均等に分流され、それぞれI/2とされる。よって素子バラツキがない場合における調整信号VCNT1の値は、下式とされる。
VCNT1=VCC−R×(I/2)・・・式(4)
調整信号VCNT1が補正素子14に入力されると、可変容量素子C5、C6の容量値は、調整信号VCNT1に応じた容量値とされる。電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、可変容量素子C5、C6の容量値が決まると、電圧制御発振回路11の発振周波数特性FC1(図8中段)が定められる。すなわち発振周波数特性FC1は、素子バラツキがない理想状態での電圧制御発振回路11の発振周波数特性であり、補正の基準となる発振周波数特性である。
【0038】
次に、製造バラツキにより、電圧制御発振回路11の容量部21における可変容量素子C3、C4の容量値が低くなるように変動している状態について説明する。(図8上段)。まず、調整信号VCNTによる補正がなく、補正素子14には、発振周波数制御信号VTと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子C3、C4の容量値が低くなる場合には、同じ割合で可変容量素子C1、C2、C5、C6の容量値も低くなっている。すると電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、(1)式より、電圧制御発振回路11の発振周波数特性は高周波側に移動し、発振周波数特性FC2となっている(図8上段)。
【0039】
そして可変容量素子C1、C2が低くなっている場合には、(2)(3)式より、低域通過フィルタ15の遮断周波数fCUTL、および高域通過フィルタ16の遮断周波数fCUTHは、高周波側に変動している。ここで容量値C1、C2は、所定の相関関係を有しながら変動している。よって遮断周波数fCUTLと遮断周波数fCUTHとは、所定の相関関係を有して変動する。そのため、図8上段に示すように、目標ゲイン値TGにおいて周波数−ゲイン特性が交差する状態を維持するように、周波数−ゲイン特性が高周波側に平行移動する。
【0040】
図8上段の周波数−ゲイン特性において、基準周波数fREFにおける低域通過フィルタ15の出力信号SL2は目標ゲイン値TGに対して高くなり、また基準周波数fREFにおける高域通過フィルタ16の出力信号SH2は目標ゲイン値TGに対して低くなる。すなわち基準周波数fREFにおいて、出力信号SL2がSH2よりも出力レベルが大きくなり、出力レベル差LD2が発生する。
【0041】
出力信号SL2、SH2は、DC変換回路17、18でDC変換されるが、DC変換後においても、直流電圧信号VLがVHよりも高くなる。これらの直流電圧信号VL、VHがコンパレータ回路19に入力されると、直流電圧信号VLの方が高いため、抵抗素子R10に流れる電流の方が抵抗素子R11に流れる電流よりも大きくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、R10を流れる電流はI/2+α、R11を流れる電流はI/2−αとされる。よって容量値が低くばらつく場合における調整信号VCNT2は下式(5)とされる。
VCNT2=VCC−R×(I/2+α)・・・式(5)
すなわち容量値が低くばらつく場合における調整信号VCNT2は、容量値バラツキがない場合の調整信号VCNT1(式(4))よりも低くなる。
【0042】
調整信号VCNT2は補正素子14の可変容量素子C5、C6に印加される。ここで可変容量素子C5、C6の容量値は、図9に示す制御電圧特性を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号VCNT1からVCNT2への低下量に応じて、可変容量素子C5、C6の容量値は大きくされる。そして可変容量素子C5、C6が大きくされることで、電圧制御発振回路11の合成容量値が大きくなり、式(1)より発振周波数fVCOは低周波側に推移する。すなわち調整信号VCNTと発振周波数fVCOとは図10に示す相関を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、発振周波数fVCOが低くされる特性を有する。
【0043】
よって調整信号VCNTによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性FC1となるように設定することにより、図8上段の矢印Y2に示すように、発振周波数特性FC2をFC1に補正することが可能となる。
【0044】
次に、製造バラツキにより、電圧制御発振回路11の容量部21における可変容量素子C3、C4の容量値が高くなるように変動している状態について説明する。(図8下段)。調整信号VCNTによる補正がなく、補正素子14には、発振周波数制御信号VTと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子C3、C4の容量値が高くなる場合には、同じ割合で可変容量素子C1、C2、C5、C6の容量値も高くなっている。すると電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、(1)式より、電圧制御発振回路11の発振周波数特性は低周波側に移動し、発振周波数特性FC3となっている(図8下段)。また(2)(3)式より、低域通過フィルタ15の遮断周波数fCUTL、高域通過フィルタ16の遮断周波数fCUTHは、低周波側に変動している。よって図8下段に示すように、基準周波数fREFにおける低域通過フィルタ15の出力信号SL3は目標ゲイン値TGに対して低くなり、また基準周波数fREFにおける高域通過フィルタ16の出力信号SH3は目標ゲイン値TGに対して高くなる。すなわち基準周波数fREFにおいて、出力信号SL3がSH3よりも出力レベルが低くなり、出力レベル差LD3が発生する。
【0045】
出力信号SL3、SH3は、DC変換回路17、18でDC変換されるが、DC変換後においても、直流電圧信号VLがVHよりも低くなる。これらの直流電圧信号VL、VHがコンパレータ回路19に入力されると、直流電圧信号VLの方が低いため、抵抗素子R10に流れる電流の方が抵抗素子R11に流れる電流よりも小さくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、R10を流れる電流はI/2−α、R11を流れる電流はI/2+αとされる。よって容量値が高くばらつく場合における調整信号VCNT3は下式(6)とされる。
VCNT3=VCC−R×(I/2−α)・・・式(6)
すなわち容量値が高くばらつく場合における調整信号VCNT3は、容量値バラツキがない場合の調整信号VCNT1(式(4))よりも高くなる。
【0046】
調整信号VCNT3は補正素子14の可変容量素子C5、C6に印加される。ここで可変容量素子C5、C6の容量値は、図9に示す制御電圧特性を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号VCNT1からVCNT3への変化量に応じて、可変容量素子C5、C6の容量値は小さくされる。そして可変容量素子C5、C6が小さくされることで、電圧制御発振回路11の合成容量値が小さくなり、式(1)より発振周波数fVCOは高周波側に推移する。すなわち調整信号VCNTと発振周波数fVCOとは図10に示す相関を有しており、調整信号VCNTの電圧レベルが低くなることに応じて、発振周波数fVCOが高くされる特性を有する。
【0047】
よって調整信号VCNTによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性FC1となるように設定することにより、図8下段の矢印Y3に示すように、発振周波数特性FC3をFC1に補正することが可能となる。
【0048】
以上詳細に説明したとおり、本実施形態に係る電圧制御発振回路によれば、低域通過フィルタまたは/および高域通過フィルタの周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そして差分に応じて電圧制御発振回路の発振周波数が調整されることで、当該電圧制御発振回路を備える半導体集積回路単独で発振特性を調整することができる。よって集積化の際に、補正するための制御信号を必要としないため、電圧制御発振回路機能を1チップ化することが可能となる。特に、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【0049】
また差分に応じて発振周波数の調整を行うことができるため、当該電圧制御発振回路を含むPLL回路等の他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避することができる。これによっても、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【0050】
また、低域通過フィルタと高域通過フィルタとの減衰帯域において、周波数−ゲイン特性は互いに逆の傾きを有して交差する。このため、低域通過フィルタおよび高域通過フィルタの遮断周波数の基準周波数に対する遷移量が僅少な場合でも、ゲイン特性が互いに反対向きであることから、大きなゲイン差として検出することができる。よって素子バラツキの検出感度を高くすることができるため、精度良く発振周波数特性を調整することが可能となる。
【0051】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態では、電圧制御発振回路11と補正回路Hとを備えることによって、自身で発振周波数を調整することが可能な半導体装置10について説明したが、半導体装置10の用途は、単独での使用に限られない。半導体装置10を用いてPLL回路を構成してもよいことは言うまでもない。この場合、補正回路Hに入力される基準周波数fREFには、PLL回路の基準信号を用いることができるため、基準周波数fREFを発生させるための回路を別途備える必要がない。
【0052】
また補正回路Hに入力される基準周波数fREFは、PLL回路の基準信号に限られず、その他の安定した基準信号があれば、当該信号を用いて構成してもよいことは言うまでもない。これにより、半導体装置10をPLL回路以外の用途に用いる場合においても、基準周波数fREFを発生させるための回路を別途備える必要がなく、回路構成を簡略化することが可能となる。
【0053】
また本実施形態ではフィルタ12は、低域通過フィルタ15および高域通過フィルタ16の両方を備えるとしたが、この形態に限られず、何れか一方のみを備えるとしてもよい。低域通過フィルタ15のみを備える場合には、フィルタ12からは出力信号SLと目標ゲイン値TGが出力される形態とすればよい。出力信号SLおよび目標ゲイン値TGは、DC変換回路を介して、それぞれ直流電圧信号VL、直流電圧信号VTGとされた上で、コンパレータ回路19に入力される。コンパレータ回路19は、直流電圧信号VLの方が直流電圧信号VTGよりも高い場合には、信号レベル差に応じて補正素子14の容量値を大きくするように調整信号VCNTを出力し、また直流電圧信号VLの方が直流電圧信号VTGよりも低い場合には、信号レベル差に応じて補正素子14の容量値を小さくするように調整信号VCNTを出力する。
【0054】
一方、高域通過フィルタ16のみを備える場合には、フィルタ12からは出力信号SHと目標ゲイン値TGが出力される形態とすればよい。この場合には、前述したように、DC変換回路からは直流電圧信号VHおよび直流電圧信号VTGが出力される。コンパレータ回路19は、直流電圧信号VTGの方が直流電圧信号VHよりも高い場合には、信号レベル差に応じて補正素子14の容量値を大きくするように調整信号VCNTを出力し、また直流電圧信号VTGの方が直流電圧信号VHよりも低い場合には、信号レベル差に応じて補正素子14の容量値を小さくするように調整信号VCNTを出力する。
【0055】
これにより、低域通過フィルタ15または高域通過フィルタ16の一方を備えることで、電圧制御発振回路の発振周波数を調整することが可能となるため、さらに回路構成を縮小化することが可能となる。
【0056】
また本実施形態では、基準周波数fREFを入力した際に得られるゲイン値を目標ゲイン値TGと設定し、低域通過フィルタ15と高域通過フィルタ16とにおける当該目標ゲイン値TGを一致させるとしたが、この形態に限られない。低域通過フィルタ15または/および高域通過フィルタ16の遮断周波数fCUTH、fCUTLが基準周波数fREFに一致するように設定してもよいことは言うまでもない。ここで、遮断周波数が、入力信号が3(dB)分減衰した部分(減衰帯域の肩部分)の周波数であるとすると、低域通過フィルタ15および高域通過フィルタ16の周波数−ゲイン特性は互いに肩の部分で交差することになる。この場合には、電圧制御発振回路11の容量成分が低くばらつき、遮断周波数が高周波側にずれた場合には、低域通過フィルタ15からは減衰のない出力信号SLが出力され、高域通過フィルタ16からは減衰した出力信号SHが出力され、信号差が発生する。また遮断周波数が低周波側にずれた場合には、高域通過フィルタ16からは減衰のない出力信号SHが出力され、低域通過フィルタ15からは減衰した出力信号SLが出力され、信号差が発生する。これにより、当該信号差に応じて電圧制御発振回路の発振周波数を調整することが可能となる。
【0057】
また、目標ゲイン値TGは、周波数−ゲイン特性において1/2減衰したゲイン値であることが好ましい。この場合、減衰帯域のちょうど中間点において、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性が交差することになる。すると、基準周波数fREFからみて、高周波側および低周波側のいずれの方向にも等しいだけの減衰帯域が存在するため、高周波側および低周波側の測定レンジが同等とされる。これにより、測定レンジの最適化を図ることができ、遮断周波数fCUTH、fCUTLの変動をより的確に検知することが可能となる。
【0058】
また本実施形態では、図7において、可変容量素子C3、C4には発振周波数制御信号VTが入力され、補正素子14である可変容量素子C5、C6には調整信号VCNTが入力され、可変容量素子C3、C4には可変容量素子C5、C6が接続されるとしている。すなわち可変容量素子を複数組備え、また可変容量素子に入力される信号も複数種類ある形態について説明しているが、この形態に限られない。フィルタ12における目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路の容量値を可変に制御することができる形態であればよいことはいうまでもない。
【0059】
例えば図2の半導体装置10に代えて、図11の半導体装置10aに示すような形態としてもよい。半導体装置10aは、補正素子14に代えて、発振周波数制御信号調整回路40を備えている。発振周波数制御信号調整回路40には、発振周波数制御信号VTおよび調整信号VCNTが入力される。発振周波数制御信号調整回路40では、発振周波数fVCOが素子バラツキのない理想状態での発振周波数特性となるように、調整信号VCNTに応じて、発振周波数制御信号VTが調整される。そして発振周波数制御信号調整回路40からは、調整後発振周波数制御信号VT2が出力される。調整後発振周波数制御信号VT2は、電圧制御発振回路11における容量部21の可変容量素子C3、C4(図7)に入力される。よって可変容量素子C3、C4の容量値は、フィルタ12におけるゲイン値の差分に応じて調整され、その結果、電圧制御発振回路11の発振特性が調整される。これにより、補正素子14を備えることなく、電圧制御発振回路11の発振特性を理想状態の特性へと調整することができる。なお、発振周波数制御信号調整回路40には、例えば一般的なPLL回路で用いられるような電圧加算器を用いてもよい。
【0060】
また図3、図4において、低域通過フィルタ(LPF)15および高域通過フィルタ(HPF)16は、コイル素子L1、L2を備えるとしたが、コイル素子L1、L2に代えて抵抗素子を用いても同等の作用を得られることは言うまでもない。
【0061】
また図5において、DC変換回路17、18は半波整流回路30を備えるとしたが、半波整流回路に代えて全波整流回路を用いても同等の作用を得られることは言うまでもない。
【0062】
なお、製造バラツキによる同様の問題は、容量素子の容量に限られず、他の種類の素子にも存在することは言うまでもない。また本実施形態では、容量値を可変にして制御するとしたが、この形態に限られず、たとえば相互コンダクタンス値を制御するとしても、本実施形態と同様の効果が得られることは言うまでもない。
【0063】
なお、コンパレータ回路19は比較部の一例である。
【0064】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
(付記1) 基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、
該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
(付記2) 前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする付記1に記載の電圧制御発振回路。
(付記3) 前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする付記2に記載の電圧制御発振回路。
(付記4) 前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする付記3に記載の電圧制御発振回路。
(付記5) 前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記6) 前記低域通過フィルタまたは/および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記7) 前記目標ゲイン値は、前記周波数−ゲイン特性において、ゲイン値が1/2に減衰したときの値に設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記8) 前記低域通過フィルタまたは/および前記高域通過フィルタの出力信号を平滑化するDC変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする付記3に記載の電圧制御発振回路。
(付記9) 前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする付記8に記載の電圧制御発振回路。
(付記10) 発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
(付記11) 前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする付記10に記載の電圧制御発振回路の調整方法。
【図面の簡単な説明】
【0065】
【図1】本発明の電圧制御発振回路を説明する原理図である。
【図2】電圧制御発振回路を示す回路ブロック図(その1)である。
【図3】低域通過フィルタ(LPF)15の具体例である。
【図4】高域通過フィルタ(HPF)16の具体例である。
【図5】DC変換回路17、18の具体例である。
【図6】DC変換回路17、18の動作波形図である。
【図7】コンパレータ回路19、補正素子14、電圧制御発振回路11の具体例を示す図である。
【図8】電圧制御発振回路11の作用を説明する図である。
【図9】調整信号VCNTに対する可変容量素子の容量特性を示す図である。
【図10】調整信号VCNTと発振周波数fVCOとの相関を示す図である。
【図11】電圧制御発振回路を示す回路ブロック図(その2)である。
【図12】従来のVCO回路の回路図である。
【図13】従来の周波数シンセサイザのブロック図である。
【図14】素子の特性値とVCO回路の発振特性との相関を示す図である。
【符号の説明】
【0066】
10 半導体装置
11 電圧制御発振回路
12 フィルタ
13 検知回路
14 補正素子
15 低域通過フィルタ(LPF)
16 高域通過フィルタ(HPF)
17、18 DC変換回路
19 コンパレータ回路
20 インダクタ部
21 容量部
C1、C2、C5、C6 可変容量素子
FREF 基準信号
H 補正回路
TG 目標ゲイン値
VCNT 調整信号
VT 発振周波数制御信号
fCUTH、fCUTL 遮断周波数
fVCO 発振周波数
【技術分野】
【0001】
本発明は、電圧制御発振回路、およびその調整方法に関するものであり、特に、IC化した際、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法に関するものである。
【背景技術】
【0002】
近年、携帯電話等の移動体通信機器に代表されるように、多くの電子機器分野で、部品数の減少が求められている。例えば上述の移動体通信機器では、発振回路をICに内蔵させれば、部品数の減少に寄与できる。このような発振回路の一例として、電圧制御発振回路(以下、「VCO回路」という)を図12に示す。図12のVCO回路は、インダクタ部101と容量部102とによる共振回路を含んでいる。その発振周波数fは、インダクタ部101のインダクタンスLと、容量部102の容量Cとにより、次式(10)で与えられる。
f=1/(2π×(L×C)1/2)・・・(10)式
【0003】
制御電圧VTにより、容量部102中のバリキャップの容量を変化させることができる。このため、制御電圧VTによって発振周波数fを調節することができる。そして、このようなVCO回路により位相ロックループ(以下、「PLL」という)を構成する。これにより、VCO回路の発振周波数fをPLLの設定周波数に一致させて使用するのである。
【0004】
ここで、特許文献1に開示されている周波数シンセサイザでは、バラツキを補正しVCO回路から出力される発振周波数の可変範囲を調整する方策が試みられている。すなわち、図13に示すように、VCO110の出力信号は分周された上で、位相比較器163により、基準発振器162からの基準信号と位相比較され、比較結果をLPF150により直流電圧に変換してVCO110の可変容量ダイオード等の可変共振回路に印加する。一方、調整回路170は、内部の基準電圧とLPF150の出力制御電圧とを比較してVCO110の出力周波数が希望する可変範囲になるようにVCO110内の共振回路を調整する。
【0005】
尚、上記の関連技術として、他に特許文献2が開示されている。
【0006】
【特許文献1】特開2000−332606号公報
【特許文献2】特開平10−256904号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、上記のようなVCO回路をICに内蔵すると、次のような問題が生じる。すなわち、ICの製造プロセス上不可避的に、内蔵される素子の特性値がばらついてしまう。このため、VCO回路の発振特性もばらついてしまうのである。このことを、図14のグラフにより説明する。図14は、容量部102を構成するバリキャップについて、制御電圧VTに対する容量値Cの変化特性(図14中、(A))、およびVCO回路において容量値Cに対する発振特性に基づいて得られる、制御電圧VTに対する発振周波数fの変化特性(図14中、(B))を示している。
【0008】
図14の特性を有するVCO回路をPLLに用いる場合、製造バラツキによる容量部102の容量値Cのバラツキがあると、PLLは、制御電圧VTを変化させることにより、出力信号の設定周波数へのロックを実現することとなる。製造バラツキによる発振特性のバラツキは、PLLロック時の制御電圧VTのバラツキとして現れるのである。
【0009】
容量部102の容量値Cがさらに大きくばらついた場合には、VCO回路の発振周波数帯域がPLLのロックレンジから完全に外れてしまうおそれがある。PLLのロック不良となり、設定周波数にロックされた出力信号が得られない。また、ロックレンジに入っていたとしても、制御電圧VTが正常値より極端に高い場合や低い場合には、PLLのループ特性が通常の特性と異なるものとなる。このため、フェーズノイズ特性が劣化したり、設定周波数にロックされるまでのロックアップタイムが長くかかったりしてしまう。
【0010】
ここで、特許文献1によれば、調整回路170により、内部の基準電圧とLPF150の出力制御電圧とを比較してVCO110の出力周波数が希望する可変範囲になるようにVCO110内の共振回路が調整される。
【0011】
しかしながら、VCO回路の発振特性を調整するに当たり、VCO回路を含んでPLL回路を構成する必要がある。調整対象のVCO回路の他に、基準発振器162、位相比較器163、およびLPF150を備えなければならず、回路構成が大規模で且つ複雑となるおそれがあり問題である。
【0012】
特に、携帯機器等に搭載するためには省スペース化が求められ、機能を1チップ化することが必要である。そしてVCO回路を1チップ化するにあたっては、補正するための制御信号を必要とせず、チップ内部で自動調整が可能であること、すなわち発振特性をVCO回路の1チップ単独で調整できることが要求される。よってVCO回路を含む他の回路を構成した上で発振特性を調整する構成をとると、回路構成が大規模で且つ複雑となるおそれがあるため問題である。
【0013】
本発明は前記背景技術の課題の少なくとも1つを解消するためになされたものであり、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することを目的とする。
【課題を解決するための手段】
【0014】
前記目的を達成するために、本発明に係る電圧制御発振回路では、基準周波数が入力され、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【0015】
また本発明に係る電圧制御発振回路の調整方法では、発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分に応じて、または、低域通過フィルタまたは高域通過フィルタのうちの一方のゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数が調整されることを特徴とする。
【0016】
電圧制御発振回路は、低域通過フィルタまたは/および高域通過フィルタを備える。低域通過フィルタ、高域通過フィルタには基準周波数が入力される。また低域通過フィルタ、高域通過フィルタは、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定されている。電圧制御発振回路における発振周波数を特定する素子と、低域通過フィルタまたは/および高域通過フィルタの素子とは、所定の相関関係を有する。
【0017】
ここで所定の相関関係とは、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係である。そして基準周波数における低域通過フィルタのゲイン値と高域通過フィルタのゲイン値との差分、または、低域通過フィルタまたは高域通過フィルタのゲイン値と目標ゲイン値との差分に応じて、電圧制御発振回路の発振周波数が調整される。
【0018】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分を検出することで、電圧制御発振回路の発振周波数特性が、所定の特性からどれだけずれているかを把握することができる。ここで発振周波数特性のずれは、製造バラツキ等により存在する容量値変動等に起因して発生する。そしてゲイン値の差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは/および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。また、ゲイン値の差分量に応じた調整を行うことで、PLL回路を構成するなどの大規模なフィードバックループを構成することなく、発振周波数特性を常に所定の特性値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避できる。また、チップ内部で発振特性を自動調整できるため、電圧制御発振回路を1チップ化することが可能となる。よって、携帯機器等に搭載する際に省スペース化を図ることが可能となる。
【発明の効果】
【0019】
本発明によれば、周波数−ゲイン特性における減衰帯域の基準周波数において、基準周波数を入力した際に得られるゲイン値と目標ゲイン値との差分に応じて電圧制御発振回路の発振周波数を調整することで、発振特性を低域通過フィルタまたは/および高域通過フィルタを備える電圧制御発振回路単独で調整することが可能となる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなくなる。よって、簡易な回路構成により、構成素子の特性の製造バラツキにかかわらず、出力特性のバラツキを抑制する調整が可能な、電圧制御発振回路、およびその調整方法を提供することが可能となる。
【発明を実施するための最良の形態】
【0020】
以下、本発明の電圧制御発振回路、およびその調整方法について具体化した実施形態を図1乃至図10に基づき図面を参照しつつ詳細に説明する。
【0021】
図1は、本発明の電圧制御発振回路を説明する原理図である。発振周波数制御信号VTを入力して、発振周波数fVCOを出力する電圧制御発振回路1の発振周波数特性を調整するためにフィルタ2を備えている。フィルタ2は、低域通過フィルタ(LPF)または高域通過フィルタ(HPF)の少なくとも一方を備える。フィルタ2には、基準周波数fREFの基準信号FREFが入力される。基準信号FREFは、電圧制御発振回路11の動作周波数信号とは別の安定した基準信号である。フィルタ2の出力端子は、電圧制御発振回路1に接続される。電圧制御発振回路1における発振周波数を特定する素子のパラメータ値が、フィルタ2の出力信号に応じて可変に調整されることで、電圧制御発振回路1の発振周波数特性が調整される。
【0022】
低域通過フィルタ(LPF)、高域通過フィルタ(HPF)は、素子バラツキのない理想状態時において、各フィルタの周波数−ゲイン特性における減衰帯域の基準周波数fREFで得られるゲイン値が、目標ゲイン値となるように設定されている。この場合、低域通過フィルタ(LPF)または高域通過フィルタ(HPF)の少なくとも一方と、電圧制御発振回路1との間で、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有するという相関関係が成立している。そしてフィルタ2を構成する素子にバラツキがない場合には、基準周波数fREFの基準信号FREFがフィルタ2に入力されると、基準周波数fREFで得られるゲイン値と目標ゲイン値とのゲイン差がゼロとされる。この場合、低域通過フィルタ(LPF)および高域通過フィルタ(HPF)との間で、所定の相関関係を有して備えられている電圧制御発振回路1は、目的となる発振特性を備えていることが分かる。
【0023】
製造バラツキ等により、低域通過フィルタ、高域通過フィルタのフィルタ特性が設定からずれた場合、低域通過フィルタおよび高域通過フィルタの基準周波数fREFで得られるゲイン値は、目標ゲイン値からずれることとなる。この状態で基準周波数fREFの基準信号FREFが入力されると、低域通過フィルタのゲイン値と目標ゲイン値、および高域通過フィルタのゲイン値と目標ゲイン値との出力信号間でゲイン差が生ずることとなる。この場合には、所定の相関関係を有するように、ゲイン差に応じて電圧制御発振回路1の発振周波数特性が調整される。そして調整により、電圧制御発振回路1の発振周波数特性は、素子バラツキがない状態の発振周波数特性と同等とされる。
【0024】
これにより、周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そしてゲイン値の差分に応じて調整を行うことで、PLL回路を構成するなどの大規模なフィードバックループを構成しなくとも、電圧制御発振回路単独で、発振周波数特性を常に狙い値へ修正することが可能とされる。よって、電圧制御発振回路を含む他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となることを回避することができる。
【0025】
図2は、本実施形態の電圧制御発振回路を示す回路ブロック図である。本実施形態を説明するにあたり発振周波数制御信号VTを入力して発振周波数fVCOを出力する電圧制御発振回路11を備える半導体装置10場合を例にとり、説明をする。
【0026】
半導体装置10には、電圧制御発振回路11、フィルタ12、検知回路13、補正素子14が備えられる。フィルタ12、検知回路13、補正素子14により、補正回路Hが構成される。
電圧制御発振回路11は、発振周波数制御信号VTが入力され、出力信号として発振周波数fVCOを出力する回路である。その発振周波数fVCOは、後述するインダクタ部20のインダクタンスLと、容量部21および補正素子14の合成容量Cとにより、次式で与えられる。
fVCO=1/(2π×(L×C)1/2)・・・(1)式
フィルタ12は、低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16を備える。検知回路13は、DC変換回路17および18、コンパレータ回路19を備える。低域通過フィルタ15および高域通過フィルタ16の出力信号SL、SHは、各々に備えられているDC変換回路17、18を介して直流電圧信号VL、VHに平滑された後、コンパレータ回路19において直流電圧レベル比較が行われる。コンパレータ回路19からは調整信号VCNTが出力され、補正素子14に入力される。補正素子14は可変容量素子である。補正素子14は、電圧制御発振回路11において発振周波数制御信号VTが入力される主素子と並列に接続される。
【0027】
図3、図4に、低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16、を、可変容量素子を備えて構成する場合の具体例を示す。低域通過フィルタ15、高域通過フィルタ16は、電圧制御発振回路11を構成する素子と同一構造の素子で構成される。同一構造であれば、素子値は異なっていてもかまわず、所定の相関関係が形成される。ここで所定の相関関係とは、同一の素子構造、素子特性、または/および同一の回路構成、回路特性を有し、容量値等に代表される素子パラメータが同一の関数で表現され同一の依存性を有している関係を言う。よって低域通過フィルタ15、高域通過フィルタ16を構成する素子の素子バラツキを知ることにより、電圧制御発振回路11における素子バラツキを知ることができるものである。具体的には、基準周波数における、目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路11の発振周波数の狙い周波数からの差分を知ることができる。
【0028】
図3は低域通過フィルタ(LPF)15の具体例である。入力端子(IN)と出力端子(OUT)との間にコイル素子L1を備え、出力端子(OUT)と接地電位との間に可変容量素子C1を備えて構成される。コイル素子L1および可変容量素子C1は、電圧制御発振回路1を構成する素子と同一構造の素子で構成される。コイル素子L1のインダクタンス値をL1とし、可変容量素子C1の容量値をC1とすると、図3に示す低域通過フィルタ(LPF)におけるフィルタ特性の一つである遮断周波数fCUTLは、下式(2)となる。
fCUTL=1/(2π×(L1×C1)1/2)・・・(2)式
(2)式は、電圧制御発振回路11の発振周波数fVCOを表す(1)式と同じとなる。入力端子(IN)に基準周波数fREFの基準信号FREFが入力されることにより、出力端子(OUT)から出力信号SLが出力されるところ、基準信号FREFの周波数が、遮断周波数fCUTLを越える周波数である場合、所定の傾きに沿って減衰した出力信号SLが出力される。
【0029】
図4は、高域通過フィルタ(HPF)16の具体例である。入力端子(IN)と出力端子(OUT)との間に可変容量素子C2を備え、出力端子(OUT)と接地電位との間にコイル素子L2を備えて構成される。コイル素子L2および可変容量素子C2は、電圧制御発振回路1を構成する素子と同一構造の素子で構成される。またコイル素子L2および可変容量素子C2の素子値は、コイル素子L1および可変容量素子C1と同じとされる。コイル素子L2のインダクタンス値をL2とし、可変容量素子C2の容量値をC2とすると、図4に示す高域通過フィルタ(HPF)におけるフィルタ特性の一つである遮断周波数は、下式(3)となる。
fCUTH=1/(2π×(L2×C2)1/2)・・・(3)式
(3)式は、電圧制御発振回路11の発振周波数fVCOを表す(1)式、遮断周波数fCUTLを表す式(2)と同じとなる。入力端子(IN)に基準周波数fREFの基準信号FREFが入力されることにより、出力端子(OUT)から出力信号SHが出力されるところ、基準信号FREFの周波数が、遮断周波数fCUTHより低周波数である場合、所定の傾きに沿って減衰した出力信号SHが出力される。
【0030】
図5には、DC変換回路17、18の具体例を示す。 DC変換回路17、18は、周波数信号として出力される、低域通過フィルタ15の出力信号SLおよび高域通過フィルタ16の出力信号SHを、直流電圧信号に平滑する回路である。DC変換回路17、18は、半波整流回路30とローパスフィルタ31とを備える。低域通過フィルタ(LPF)15、高域通過フィルタ(HPF)16から出力される出力信号SL、SHは、それぞれDC変換回路17、18の半波整流回路30に入力される。半波整流回路30の出力信号RSL、RSHはローパスフィルタ31に入力される。ローパスフィルタ31からは、直流電圧信号VL、VHが出力され、コンパレータ回路19に入力される。
【0031】
DC変換回路17、18の作用を、図6の動作波形を用いて説明する。半波整流回路30には、図6(A)に示すような出力信号SL、SHが入力される。半波整流回路30では、出力信号SL、SHを受けて、正信号のみをゲイン1倍で半波整流が行われる。そして図6(B)に示すように、半波整流後の出力信号RSL、RSHが半波整流回路30から出力され、ローパスフィルタ31に入力される。ローパスフィルタ31では、出力信号RSL、RSHの半波整流電圧の交流成分をフィルタ除去して、直流成分のみをコンパレータ回路19へ出力する動作が行われる。そして図6(C)に示すように、直流電圧信号に平滑化された直流電圧信号VL、VHが半波整流回路30から出力され、コンパレータ回路19に入力される。
【0032】
図7には、半導体装置10におけるコンパレータ回路19、補正素子14、電圧制御発振回路11の具体例を示す。(図2中、領域25)。コンパレータ回路19は、DC変換回路17、18で平滑されて出力される直流電圧信号VL、VHが入力され、直流電圧レベルを比較し、調整信号VCNTを出力する回路である。補正素子14は可変容量素子であり、入力される調整信号VCNTに応じて容量値が可変に調整される素子である。電圧制御発振回路11は、入力される発振周波数制御信号VTに応じて、出力信号fOUTとして発振周波数fVCOを出力すると共に、補正素子14の容量値の調整に応じて、発振周波数特性が調整される回路である。
【0033】
コンパレータ回路19(図7)の構成を説明する。直流電圧信号VL、VHが入力される、差動入力対の反転入力端子(VINM)、非反転入力端子(VINP)は、エミッタ端子が共通接続されているトランジスタQ10、Q11のベース端子に各々接続される。トランジスタQ10、Q11のコレクタ端子は、それぞれ抵抗素子R10、R11を介して電源電位VCCに接続される。またエミッタ端子は、交流電流源B1を介して接地電位に接続される。トランジスタQ10のコレクタ端子は補正素子14に接続される。そしてトランジスタQ10のコレクタ端子電位が、調整信号VCNTとして出力される。
【0034】
補正素子14は可変容量素子C5、C6を備える。可変容量素子C5、C6は、NMOSトランジスタのソース端子とドレイン端子とが短絡された上で、トランジスタQ10のコレクタ端子に接続される、いわゆるバラクタ構成を備える。可変容量素子C5、C6のゲートは共に、電圧制御発振回路11の可変容量素子C3、C4のゲートに対して並列に接続される。よって電圧制御発振回路11の容量値は、可変容量素子C3とC5の合計値、および可変容量素子C4とC6の合計値とされる。
【0035】
電圧制御発振回路11の構成を説明する。電圧制御発振回路11は、インダクタ部20と容量部21と補正素子14とによる共振回路を含んでいる。その発振周波数fVCOは、インダクタ部20のインダクタンスLと、容量部21および補正素子14の合成容量Cとにより、前述した式(1)で与えられる。そして発振周波数制御信号VTにより、容量部21中のバリキャップの容量を変化させることができ、発振周波数fVCOを制御することができる。また、調整信号VCNTにより、補正素子14中のバリキャップの容量を変化させることができ、素子バラツキに応じて発振周波数fVCOの調整をすることができる。
【0036】
電圧制御発振回路11の作用を、図8を用いて説明する。まず、電圧制御発振回路11の素子の製造バラツキがなく、容量値変動のない理想状態時について説明する(図8中段)。低域通過フィルタ15および高域通過フィルタ16は、素子バラツキがない理想状態において、基準周波数fREFを入力した際に得られるゲイン値(目標ゲイン値TG)が一致するように設定されている。よって素子バラツキがない場合には、低域通過フィルタ15と高域通過フィルタ16との基準周波数fREFにおけるゲイン値は、共に目標ゲイン値TGとなり一致する。そのため目標ゲイン値TGにおいて、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性は互いに逆の傾きを有して交差する(図8中段)。すると出力信号SLとSHとの出力レベル差はゼロとなるため、DC変換回路17、18でDC変換された直流電圧信号VLとVHとの出力レベル差もゼロとなる。そして同一レベルの直流電圧信号VL、VHがコンパレータ回路19に入力される。
【0037】
コンパレータ回路19での作用を説明する。図7において、交流電流源B1に流れる電流をIとする。そして互いに等しいレベルの直流電圧信号VLとVHとが入力されると、抵抗素子R10、R11に流れる電流は均等に分流され、それぞれI/2とされる。よって素子バラツキがない場合における調整信号VCNT1の値は、下式とされる。
VCNT1=VCC−R×(I/2)・・・式(4)
調整信号VCNT1が補正素子14に入力されると、可変容量素子C5、C6の容量値は、調整信号VCNT1に応じた容量値とされる。電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、可変容量素子C5、C6の容量値が決まると、電圧制御発振回路11の発振周波数特性FC1(図8中段)が定められる。すなわち発振周波数特性FC1は、素子バラツキがない理想状態での電圧制御発振回路11の発振周波数特性であり、補正の基準となる発振周波数特性である。
【0038】
次に、製造バラツキにより、電圧制御発振回路11の容量部21における可変容量素子C3、C4の容量値が低くなるように変動している状態について説明する。(図8上段)。まず、調整信号VCNTによる補正がなく、補正素子14には、発振周波数制御信号VTと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子C3、C4の容量値が低くなる場合には、同じ割合で可変容量素子C1、C2、C5、C6の容量値も低くなっている。すると電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、(1)式より、電圧制御発振回路11の発振周波数特性は高周波側に移動し、発振周波数特性FC2となっている(図8上段)。
【0039】
そして可変容量素子C1、C2が低くなっている場合には、(2)(3)式より、低域通過フィルタ15の遮断周波数fCUTL、および高域通過フィルタ16の遮断周波数fCUTHは、高周波側に変動している。ここで容量値C1、C2は、所定の相関関係を有しながら変動している。よって遮断周波数fCUTLと遮断周波数fCUTHとは、所定の相関関係を有して変動する。そのため、図8上段に示すように、目標ゲイン値TGにおいて周波数−ゲイン特性が交差する状態を維持するように、周波数−ゲイン特性が高周波側に平行移動する。
【0040】
図8上段の周波数−ゲイン特性において、基準周波数fREFにおける低域通過フィルタ15の出力信号SL2は目標ゲイン値TGに対して高くなり、また基準周波数fREFにおける高域通過フィルタ16の出力信号SH2は目標ゲイン値TGに対して低くなる。すなわち基準周波数fREFにおいて、出力信号SL2がSH2よりも出力レベルが大きくなり、出力レベル差LD2が発生する。
【0041】
出力信号SL2、SH2は、DC変換回路17、18でDC変換されるが、DC変換後においても、直流電圧信号VLがVHよりも高くなる。これらの直流電圧信号VL、VHがコンパレータ回路19に入力されると、直流電圧信号VLの方が高いため、抵抗素子R10に流れる電流の方が抵抗素子R11に流れる電流よりも大きくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、R10を流れる電流はI/2+α、R11を流れる電流はI/2−αとされる。よって容量値が低くばらつく場合における調整信号VCNT2は下式(5)とされる。
VCNT2=VCC−R×(I/2+α)・・・式(5)
すなわち容量値が低くばらつく場合における調整信号VCNT2は、容量値バラツキがない場合の調整信号VCNT1(式(4))よりも低くなる。
【0042】
調整信号VCNT2は補正素子14の可変容量素子C5、C6に印加される。ここで可変容量素子C5、C6の容量値は、図9に示す制御電圧特性を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号VCNT1からVCNT2への低下量に応じて、可変容量素子C5、C6の容量値は大きくされる。そして可変容量素子C5、C6が大きくされることで、電圧制御発振回路11の合成容量値が大きくなり、式(1)より発振周波数fVCOは低周波側に推移する。すなわち調整信号VCNTと発振周波数fVCOとは図10に示す相関を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、発振周波数fVCOが低くされる特性を有する。
【0043】
よって調整信号VCNTによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性FC1となるように設定することにより、図8上段の矢印Y2に示すように、発振周波数特性FC2をFC1に補正することが可能となる。
【0044】
次に、製造バラツキにより、電圧制御発振回路11の容量部21における可変容量素子C3、C4の容量値が高くなるように変動している状態について説明する。(図8下段)。調整信号VCNTによる補正がなく、補正素子14には、発振周波数制御信号VTと同じ電圧値が印加される場合を説明する。製造バラツキにより可変容量素子C3、C4の容量値が高くなる場合には、同じ割合で可変容量素子C1、C2、C5、C6の容量値も高くなっている。すると電圧制御発振回路11の発振周波数は、容量部21と補正素子14との容量値を合算した共振回路で決まるため、(1)式より、電圧制御発振回路11の発振周波数特性は低周波側に移動し、発振周波数特性FC3となっている(図8下段)。また(2)(3)式より、低域通過フィルタ15の遮断周波数fCUTL、高域通過フィルタ16の遮断周波数fCUTHは、低周波側に変動している。よって図8下段に示すように、基準周波数fREFにおける低域通過フィルタ15の出力信号SL3は目標ゲイン値TGに対して低くなり、また基準周波数fREFにおける高域通過フィルタ16の出力信号SH3は目標ゲイン値TGに対して高くなる。すなわち基準周波数fREFにおいて、出力信号SL3がSH3よりも出力レベルが低くなり、出力レベル差LD3が発生する。
【0045】
出力信号SL3、SH3は、DC変換回路17、18でDC変換されるが、DC変換後においても、直流電圧信号VLがVHよりも低くなる。これらの直流電圧信号VL、VHがコンパレータ回路19に入力されると、直流電圧信号VLの方が低いため、抵抗素子R10に流れる電流の方が抵抗素子R11に流れる電流よりも小さくされる。ここで、素子バラツキがない場合に比して増減した電流を電流変化量αとすると、R10を流れる電流はI/2−α、R11を流れる電流はI/2+αとされる。よって容量値が高くばらつく場合における調整信号VCNT3は下式(6)とされる。
VCNT3=VCC−R×(I/2−α)・・・式(6)
すなわち容量値が高くばらつく場合における調整信号VCNT3は、容量値バラツキがない場合の調整信号VCNT1(式(4))よりも高くなる。
【0046】
調整信号VCNT3は補正素子14の可変容量素子C5、C6に印加される。ここで可変容量素子C5、C6の容量値は、図9に示す制御電圧特性を有しており、調整信号VCNTの電圧レベルが高くなることに応じて、容量値が減少する特性を有する。よって調整信号VCNT1からVCNT3への変化量に応じて、可変容量素子C5、C6の容量値は小さくされる。そして可変容量素子C5、C6が小さくされることで、電圧制御発振回路11の合成容量値が小さくなり、式(1)より発振周波数fVCOは高周波側に推移する。すなわち調整信号VCNTと発振周波数fVCOとは図10に示す相関を有しており、調整信号VCNTの電圧レベルが低くなることに応じて、発振周波数fVCOが高くされる特性を有する。
【0047】
よって調整信号VCNTによって、出力レベル差に対応して、発振周波数特性の調整を行うことができる。そして、調整後の発振周波数特性が、素子バラツキがない理想状態での発振周波数特性FC1となるように設定することにより、図8下段の矢印Y3に示すように、発振周波数特性FC3をFC1に補正することが可能となる。
【0048】
以上詳細に説明したとおり、本実施形態に係る電圧制御発振回路によれば、低域通過フィルタまたは/および高域通過フィルタの周波数−ゲイン特性における減衰帯域の基準周波数において、目標ゲイン値に対する実ゲイン値の差分を検出することで、製造バラツキ等により、電圧制御発振回路の発振周波数特性がねらい値からずれていることを把握することができる。そして差分に応じて電圧制御発振回路の発振周波数が調整されることで、当該電圧制御発振回路を備える半導体集積回路単独で発振特性を調整することができる。よって集積化の際に、補正するための制御信号を必要としないため、電圧制御発振回路機能を1チップ化することが可能となる。特に、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【0049】
また差分に応じて発振周波数の調整を行うことができるため、当該電圧制御発振回路を含むPLL回路等の他の回路を構成した上で発振特性を調整する必要がなく、回路構成が大規模で且つ複雑となるおそれを回避することができる。これによっても、携帯機器等の省スペース実装の要求に対応することが可能とされる。
【0050】
また、低域通過フィルタと高域通過フィルタとの減衰帯域において、周波数−ゲイン特性は互いに逆の傾きを有して交差する。このため、低域通過フィルタおよび高域通過フィルタの遮断周波数の基準周波数に対する遷移量が僅少な場合でも、ゲイン特性が互いに反対向きであることから、大きなゲイン差として検出することができる。よって素子バラツキの検出感度を高くすることができるため、精度良く発振周波数特性を調整することが可能となる。
【0051】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態では、電圧制御発振回路11と補正回路Hとを備えることによって、自身で発振周波数を調整することが可能な半導体装置10について説明したが、半導体装置10の用途は、単独での使用に限られない。半導体装置10を用いてPLL回路を構成してもよいことは言うまでもない。この場合、補正回路Hに入力される基準周波数fREFには、PLL回路の基準信号を用いることができるため、基準周波数fREFを発生させるための回路を別途備える必要がない。
【0052】
また補正回路Hに入力される基準周波数fREFは、PLL回路の基準信号に限られず、その他の安定した基準信号があれば、当該信号を用いて構成してもよいことは言うまでもない。これにより、半導体装置10をPLL回路以外の用途に用いる場合においても、基準周波数fREFを発生させるための回路を別途備える必要がなく、回路構成を簡略化することが可能となる。
【0053】
また本実施形態ではフィルタ12は、低域通過フィルタ15および高域通過フィルタ16の両方を備えるとしたが、この形態に限られず、何れか一方のみを備えるとしてもよい。低域通過フィルタ15のみを備える場合には、フィルタ12からは出力信号SLと目標ゲイン値TGが出力される形態とすればよい。出力信号SLおよび目標ゲイン値TGは、DC変換回路を介して、それぞれ直流電圧信号VL、直流電圧信号VTGとされた上で、コンパレータ回路19に入力される。コンパレータ回路19は、直流電圧信号VLの方が直流電圧信号VTGよりも高い場合には、信号レベル差に応じて補正素子14の容量値を大きくするように調整信号VCNTを出力し、また直流電圧信号VLの方が直流電圧信号VTGよりも低い場合には、信号レベル差に応じて補正素子14の容量値を小さくするように調整信号VCNTを出力する。
【0054】
一方、高域通過フィルタ16のみを備える場合には、フィルタ12からは出力信号SHと目標ゲイン値TGが出力される形態とすればよい。この場合には、前述したように、DC変換回路からは直流電圧信号VHおよび直流電圧信号VTGが出力される。コンパレータ回路19は、直流電圧信号VTGの方が直流電圧信号VHよりも高い場合には、信号レベル差に応じて補正素子14の容量値を大きくするように調整信号VCNTを出力し、また直流電圧信号VTGの方が直流電圧信号VHよりも低い場合には、信号レベル差に応じて補正素子14の容量値を小さくするように調整信号VCNTを出力する。
【0055】
これにより、低域通過フィルタ15または高域通過フィルタ16の一方を備えることで、電圧制御発振回路の発振周波数を調整することが可能となるため、さらに回路構成を縮小化することが可能となる。
【0056】
また本実施形態では、基準周波数fREFを入力した際に得られるゲイン値を目標ゲイン値TGと設定し、低域通過フィルタ15と高域通過フィルタ16とにおける当該目標ゲイン値TGを一致させるとしたが、この形態に限られない。低域通過フィルタ15または/および高域通過フィルタ16の遮断周波数fCUTH、fCUTLが基準周波数fREFに一致するように設定してもよいことは言うまでもない。ここで、遮断周波数が、入力信号が3(dB)分減衰した部分(減衰帯域の肩部分)の周波数であるとすると、低域通過フィルタ15および高域通過フィルタ16の周波数−ゲイン特性は互いに肩の部分で交差することになる。この場合には、電圧制御発振回路11の容量成分が低くばらつき、遮断周波数が高周波側にずれた場合には、低域通過フィルタ15からは減衰のない出力信号SLが出力され、高域通過フィルタ16からは減衰した出力信号SHが出力され、信号差が発生する。また遮断周波数が低周波側にずれた場合には、高域通過フィルタ16からは減衰のない出力信号SHが出力され、低域通過フィルタ15からは減衰した出力信号SLが出力され、信号差が発生する。これにより、当該信号差に応じて電圧制御発振回路の発振周波数を調整することが可能となる。
【0057】
また、目標ゲイン値TGは、周波数−ゲイン特性において1/2減衰したゲイン値であることが好ましい。この場合、減衰帯域のちょうど中間点において、低域通過フィルタ15と高域通過フィルタ16との周波数−ゲイン特性が交差することになる。すると、基準周波数fREFからみて、高周波側および低周波側のいずれの方向にも等しいだけの減衰帯域が存在するため、高周波側および低周波側の測定レンジが同等とされる。これにより、測定レンジの最適化を図ることができ、遮断周波数fCUTH、fCUTLの変動をより的確に検知することが可能となる。
【0058】
また本実施形態では、図7において、可変容量素子C3、C4には発振周波数制御信号VTが入力され、補正素子14である可変容量素子C5、C6には調整信号VCNTが入力され、可変容量素子C3、C4には可変容量素子C5、C6が接続されるとしている。すなわち可変容量素子を複数組備え、また可変容量素子に入力される信号も複数種類ある形態について説明しているが、この形態に限られない。フィルタ12における目標ゲイン値に対する実ゲイン値の差分に応じて、電圧制御発振回路の容量値を可変に制御することができる形態であればよいことはいうまでもない。
【0059】
例えば図2の半導体装置10に代えて、図11の半導体装置10aに示すような形態としてもよい。半導体装置10aは、補正素子14に代えて、発振周波数制御信号調整回路40を備えている。発振周波数制御信号調整回路40には、発振周波数制御信号VTおよび調整信号VCNTが入力される。発振周波数制御信号調整回路40では、発振周波数fVCOが素子バラツキのない理想状態での発振周波数特性となるように、調整信号VCNTに応じて、発振周波数制御信号VTが調整される。そして発振周波数制御信号調整回路40からは、調整後発振周波数制御信号VT2が出力される。調整後発振周波数制御信号VT2は、電圧制御発振回路11における容量部21の可変容量素子C3、C4(図7)に入力される。よって可変容量素子C3、C4の容量値は、フィルタ12におけるゲイン値の差分に応じて調整され、その結果、電圧制御発振回路11の発振特性が調整される。これにより、補正素子14を備えることなく、電圧制御発振回路11の発振特性を理想状態の特性へと調整することができる。なお、発振周波数制御信号調整回路40には、例えば一般的なPLL回路で用いられるような電圧加算器を用いてもよい。
【0060】
また図3、図4において、低域通過フィルタ(LPF)15および高域通過フィルタ(HPF)16は、コイル素子L1、L2を備えるとしたが、コイル素子L1、L2に代えて抵抗素子を用いても同等の作用を得られることは言うまでもない。
【0061】
また図5において、DC変換回路17、18は半波整流回路30を備えるとしたが、半波整流回路に代えて全波整流回路を用いても同等の作用を得られることは言うまでもない。
【0062】
なお、製造バラツキによる同様の問題は、容量素子の容量に限られず、他の種類の素子にも存在することは言うまでもない。また本実施形態では、容量値を可変にして制御するとしたが、この形態に限られず、たとえば相互コンダクタンス値を制御するとしても、本実施形態と同様の効果が得られることは言うまでもない。
【0063】
なお、コンパレータ回路19は比較部の一例である。
【0064】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
(付記1) 基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、
該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
(付記2) 前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする付記1に記載の電圧制御発振回路。
(付記3) 前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする付記2に記載の電圧制御発振回路。
(付記4) 前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする付記3に記載の電圧制御発振回路。
(付記5) 前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記6) 前記低域通過フィルタまたは/および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記7) 前記目標ゲイン値は、前記周波数−ゲイン特性において、ゲイン値が1/2に減衰したときの値に設定されることを特徴とする付記1に記載の電圧制御発振回路。
(付記8) 前記低域通過フィルタまたは/および前記高域通過フィルタの出力信号を平滑化するDC変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする付記3に記載の電圧制御発振回路。
(付記9) 前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする付記8に記載の電圧制御発振回路。
(付記10) 発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
(付記11) 前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする付記10に記載の電圧制御発振回路の調整方法。
【図面の簡単な説明】
【0065】
【図1】本発明の電圧制御発振回路を説明する原理図である。
【図2】電圧制御発振回路を示す回路ブロック図(その1)である。
【図3】低域通過フィルタ(LPF)15の具体例である。
【図4】高域通過フィルタ(HPF)16の具体例である。
【図5】DC変換回路17、18の具体例である。
【図6】DC変換回路17、18の動作波形図である。
【図7】コンパレータ回路19、補正素子14、電圧制御発振回路11の具体例を示す図である。
【図8】電圧制御発振回路11の作用を説明する図である。
【図9】調整信号VCNTに対する可変容量素子の容量特性を示す図である。
【図10】調整信号VCNTと発振周波数fVCOとの相関を示す図である。
【図11】電圧制御発振回路を示す回路ブロック図(その2)である。
【図12】従来のVCO回路の回路図である。
【図13】従来の周波数シンセサイザのブロック図である。
【図14】素子の特性値とVCO回路の発振特性との相関を示す図である。
【符号の説明】
【0066】
10 半導体装置
11 電圧制御発振回路
12 フィルタ
13 検知回路
14 補正素子
15 低域通過フィルタ(LPF)
16 高域通過フィルタ(HPF)
17、18 DC変換回路
19 コンパレータ回路
20 インダクタ部
21 容量部
C1、C2、C5、C6 可変容量素子
FREF 基準信号
H 補正回路
TG 目標ゲイン値
VCNT 調整信号
VT 発振周波数制御信号
fCUTH、fCUTL 遮断周波数
fVCO 発振周波数
【特許請求の範囲】
【請求項1】
基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、
該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
【請求項2】
前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項3】
前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする請求項2に記載の電圧制御発振回路。
【請求項4】
前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする請求項3に記載の電圧制御発振回路。
【請求項5】
前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項6】
前記低域通過フィルタまたは/および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項7】
前記低域通過フィルタまたは/および前記高域通過フィルタの出力信号を平滑化するDC変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする請求項3に記載の電圧制御発振回路。
【請求項8】
前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする請求項7に記載の電圧制御発振回路。
【請求項9】
発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
【請求項10】
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする請求項9に記載の電圧制御発振回路の調整方法。
【請求項1】
基準周波数が入力され、周波数−ゲイン特性における減衰帯域の前記基準周波数でのゲイン値が予め設定される目標ゲイン値となるように設定される低域通過フィルタまたは/および高域通過フィルタを備え、
該低域通過フィルタまたは/および該高域通過フィルタは、発振周波数を特定する素子と所定の相関関係を有する素子を備え、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路。
【請求項2】
前記発振周波数を特定する素子は可変容量素子であり、
該可変容量素子は、前記差分に応じて可変に調整される容量値を備えることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項3】
前記可変容量素子は、
前記電圧制御発振回路の前記発振周波数を制御する発振周波数制御信号と、
前記容量値を調整する調整信号と
が入力されることを特徴とする請求項2に記載の電圧制御発振回路。
【請求項4】
前記可変容量素子は、
前記発振周波数制御信号が入力される主素子と、
該主素子と並列に接続され、前記調整信号が入力される補正素子と
を備えることを特徴とする請求項3に記載の電圧制御発振回路。
【請求項5】
前記低域通過フィルタと前記高域通過フィルタとを備え、
該低域通過フィルタおよび該高域通過フィルタの前記目標ゲイン値が一致するように設定されることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項6】
前記低域通過フィルタまたは/および前記高域通過フィルタの遮断周波数が前記基準周波数に一致するように設定されることを特徴とする請求項1に記載の電圧制御発振回路。
【請求項7】
前記低域通過フィルタまたは/および前記高域通過フィルタの出力信号を平滑化するDC変換部と、
前記低域通過フィルタの出力信号と前記高域通過フィルタの出力信号との信号レベル差、または前記低域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差、または前記高域通過フィルタの出力信号と前記目標ゲイン値との信号レベル差に応じた前記調整信号を出力する比較部と
を備えることを特徴とする請求項3に記載の電圧制御発振回路。
【請求項8】
前記比較部は、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を大きくするように前記調整信号を出力し、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記可変容量素子の容量値を小さくするように前記調整信号を出力することを特徴とする請求項7に記載の電圧制御発振回路。
【請求項9】
発振周波数を特定する素子と所定の相関関係を有する低域通過フィルタまたは/および該高域通過フィルタの、周波数−ゲイン特性における減衰帯域の基準周波数でのゲイン値が、予め設定される目標ゲイン値となるように設定され、
前記基準周波数における前記低域通過フィルタのゲイン値と前記高域通過フィルタのゲイン値との差分に応じて、または、前記低域通過フィルタまたは前記高域通過フィルタのうちの一方のゲイン値と前記目標ゲイン値との差分に応じて前記電圧制御発振回路の発振周波数が調整されることを特徴とする電圧制御発振回路の調整方法。
【請求項10】
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも高い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも高い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも高い場合には、前記出力信号と前記目標ゲイン値との信号レベル差、または前記出力信号同士の信号レベル差に応じて前記電圧制御発振回路の容量値を大きくし、
前記低域通過フィルタの出力信号の方が前記高域通過フィルタの出力信号よりも低い場合、または前記低域通過フィルタの出力信号の方が前記低域通過フィルタの前記目標ゲイン値よりも低い場合、または前記高域通過フィルタの前記目標ゲイン値の方が前記高域通過フィルタの出力信号よりも低い場合には、前記信号レベル差に応じて前記電圧制御発振回路の容量値を小さくすることを特徴とする請求項9に記載の電圧制御発振回路の調整方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2006−203552(P2006−203552A)
【公開日】平成18年8月3日(2006.8.3)
【国際特許分類】
【出願番号】特願2005−13094(P2005−13094)
【出願日】平成17年1月20日(2005.1.20)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成18年8月3日(2006.8.3)
【国際特許分類】
【出願日】平成17年1月20日(2005.1.20)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]