電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器
【課題】製造過程における静電気対策が強化され、歩留まりよく製造可能な電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】第１基板１２上に設けられたデータ線駆動回路２２及び走査線駆動回路２４と、データ線駆動回路２２及び走査線駆動回路２４における電源配線（信号配線２９、第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）をスクライブライン６５より外側において接続させる短絡配線６６と、を備える。
【解決手段】第１基板１２上に設けられたデータ線駆動回路２２及び走査線駆動回路２４と、データ線駆動回路２２及び走査線駆動回路２４における電源配線（信号配線２９、第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）をスクライブライン６５より外側において接続させる短絡配線６６と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブマトリクス駆動方式の液晶装置がある。この液晶装置の製造方法としては、例えば、上記トランジスターを含む画素回路が形成された素子基板が複数面付けされた素子側マザー基板と、素子基板に対向配置される対向基板が同じく複数面付けされた対向側マザー基板とを液晶層を介して貼り合わせる。その後、上記一対のマザー基板を分断して個々の液晶装置を取り出す方法が挙げられる。
【０００３】
一方、上記液晶装置の製造工程において、配線やコンタクトホールなどを形成する際に静電気が発生し、上記トランジスターが静電破壊する場合がある。そこで、例えば、特許文献１に記載のような、ショートリングを設けて上記トランジスターを静電気から保護する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２４４２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のようなショートリングを用いる方法だけでなく、製造過程における周辺回路を含めた電源系の静電気保護回路の機能を強化したいという要望があった。
【課題を解決するための手段】
【０００６】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置用基板は、複数の電気光学装置が形成される電気光学装置用基板において、前記複数の電気光学装置のうち一の電気光学装置は、データ線駆動回路と、走査線駆動回路と、第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、前記第１定電位配線に電気的に接続された第１静電気保護回路と、前記第２定電位配線に電気的に接続された第２静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を備えたことを特徴とする。
【０００８】
この構成によれば、同じ所定電位が供給される第１端子と第２端子とを短絡配線によって電気的に接続することにより、一方の駆動回路にショートリングを設ける場合に比べて、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。なお、定電位配線とは、一定の電位が与えられる配線であって、基準の電圧が与えられる配線（Ｖｓｓ）やＧＮＤ配線などの異なる電位が与えられる配線を含むものである。
【０００９】
［適用例２］上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、複数の配線層を有し、前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることが好ましい。
【００１０】
この構成によれば、短絡配線を基板に近い配線層で接続する、つまり、製造過程において早い段階で短絡配線を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、第３端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第２所定電位が供給される第３定電位配線と、第４端子と前記走査線駆動回路とを電気的に接続し、前記第２所定電位が供給される第４定電位配線と、前記第３定電位配線に電気的に接続された第３静電気保護回路と、前記第４定電位配線に電気的に接続された第４静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第３端子及び前記第４端子とを電気的に接続する第２短絡配線と、を備えたことが好ましい。
【００１２】
この構成によれば、データ線駆動回路及び走査線駆動回路に静電気保護回路が接続されており、更に短絡配線を形成することによって、静電気保護回路の機能を強化することができる。よって、データ線駆動回路や走査線駆動回路に含まれるトランジスターを静電気から保護することができる。
【００１３】
［適用例４］本適用例に係る電気光学装置は、上記に記載の電気光学装置用基板を用いて形成されることを特徴とする。
【００１４】
この構成によれば、同じ電位である定電位配線同士が短絡配線によって接続されているので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。
【００１５】
［適用例５］本適用例に係る電気光学装置の製造方法は、複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、データ線駆動回路と、走査線駆動回路と、第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、前記第１定電位配線に電気的に接続された第１静電気保護回路と、前記第２定電位配線に電気的に接続された第２静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を形成する工程と、前記短絡配線を切断する工程と、を備えたことを特徴とする。
【００１６】
この方法によれば、同じ所定電位が供給される第１端子と第２端子とを短絡配線によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００１７】
［適用例６］本適用例に係る電子機器において、上記に記載の電気光学装置を備えたことを特徴とする。
【００１８】
この構成によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】マザー基板の構成を示す模式平面図。
【図２】図１に示すマザー基板のＡ部を拡大して示す拡大平面図。
【図３】液晶装置の構造を示す模式平面図。
【図４】図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図。
【図５】液晶装置の電気的な構成を示す等価回路図。
【図６】液晶装置の構造を示す模式断面図。
【図７】図２におけるマザー基板のＢ部を拡大して示す模式平面図。
【図８】静電気保護回路の例を示す等価回路図。
【図９】液晶装置の製造方法を工程順に示すフローチャート。
【図１０】液晶装置の製造方法のうち一部の工程を示す模式平面図。
【図１１】液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２１】
＜マザー基板の構成＞
図１は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図２は、図１に示すマザー基板のＡ部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図１及び図２を参照しながら説明する。
【００２２】
図１に示すように、マザー基板１００は、例えば、液晶装置１１（図３参照）を製造する際に用いられるものであり、液晶装置１１を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリクス状に面付けされる。マザー基板１００の大きさは、例えば、８インチである。マザー基板１００の厚みは、例えば、１．２ｍｍである。マザー基板１００の材質は、例えば、石英である。
【００２３】
なお、マザー基板１００は、平面的に円形であることに限定されず、円周の一部が切り欠かれたオリフラを有する形状であってもよい。
【００２４】
図２に示すように、各液晶装置１１には、表示領域１９の周辺に、周辺回路としてのデータ線駆動回路２２、走査線駆動回路２４、及び外部接続用端子２３が形成されている。データ線駆動回路２２及び走査線駆動回路２４と外部接続用端子２３とは、互いに信号配線２９によって、電気的に接続されている。以下、マザー基板１００に処理を施し、最終的に形成される液晶装置１１の構造について説明する。
【００２５】
＜電気光学装置の構成＞
図３は、電気光学装置としての液晶装置の構造を示す模式平面図である。図４は、図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図である。以下、液晶装置の構造を、図３及び図４を参照しながら説明する。
【００２６】
図３及び図４に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、一対の基板を構成する素子基板２００と対向基板３００とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。
【００２７】
素子基板２００を構成する第１基板１２及び対向基板３００を構成する第２基板１３は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための注入口１６が設けられ、注入口１６は封止材１７により封止されている。
【００２８】
液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が第２基板１３に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。
【００２９】
額縁遮光膜１８は、例えば、遮光性材料であるアルミ（Ａｌ）で形成されており、第２基板１３側の表示領域１９の外周を区画するように設けられている。
【００３０】
表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、データ線駆動回路２２及び外部接続用端子２３が第１基板１２の一辺（図３における下側）に沿って形成されている。
【００３１】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。第２基板１３側に形成された額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（言い換えれば、平面的に重なる位置）に形成されている。
【００３２】
一方、対向基板３００の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板２００と対向基板３００との間の電気的導通をとるための上下導通端子２６が配設されている。
【００３３】
また、図４に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。
【００３４】
一方、第２基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００３５】
液晶装置１１は透過型であって、素子基板２００及び対向基板３００における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。
【００３６】
図５は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図５を参照しながら説明する。
【００３７】
図５に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、ＴＦＴ素子３３が形成されている。
【００３８】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、データ線３４が電気的に接続されている。データ線３４には、例えば、データ線駆動回路２２（図３参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００３９】
また、ＴＦＴ素子３３のゲート電極３５は、走査線４１に電気的に接続されている。走査線４１には、例えば、走査線駆動回路２４（図３参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００４０】
走査線４１から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、データ線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。
【００４１】
画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図４参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７と容量線３６との間に蓄積容量３７が形成されている。
【００４２】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００４３】
図６は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図６は、液晶装置を構成する素子基板及び対向基板のうち素子基板のみを示している。
【００４４】
図６に示すように、液晶装置１１は、素子基板２００と、図示しない対向基板３００とを有する。素子基板２００の第１基板１２上には、Ｔｉ（チタン）やＣｒ（クロム）等からなる走査線（下側遮光膜）４１が形成されており、上記したようにゲート電極３５にコンタクトホールを介して電気的に接続され走査線として機能している。走査線４１は、平面的にストライプ状にパターニングされており、各画素領域２１の開口領域の一部を規定している。第１基板１２及び走査線４１上には、シリコン酸化膜等からなる下地絶縁膜４２が形成されている。
【００４５】
下地絶縁膜４２上には、ＴＦＴ素子３３及びゲート電極３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層４３と、半導体層４３上に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４上に形成されたポリシリコン膜等からなるゲート電極３５とを有する。上記したように、ゲート電極３５は、走査線４１に電気的に接続されている。また、走査線４１と同層には、後述する、外部接続用端子２３間を接続する短絡配線６６が接続されている。
【００４６】
半導体層４３は、チャネル領域４３ａと、低濃度ソース領域４３ｂと、低濃度ドレイン領域４３ｃと、高濃度ソース領域４３ｄと、高濃度ドレイン領域４３ｅとを備えている。チャネル領域４３ａは、ゲート電極３５からの電界によりチャネルが形成される。ゲート絶縁膜４４上には、シリコン酸化膜等からなる第１層間絶縁膜４５が形成されている。
【００４７】
ＴＦＴ素子３３の高濃度ソース領域４３ｄは、第１層間絶縁膜４５上に形成された中継層４６と、コンタクトホール４７を介して電気的に接続されている。一方、高濃度ドレイン領域４３ｅは、中継層４６と同層に形成された中継層５１に、コンタクトホール５２を介して電気的に接続されている。
【００４８】
中継層４６は、第２層間絶縁膜５３上に形成されたデータ線３４と、コンタクトホール５４を介して電気的に接続されている。一方、中継層５１は、データ線３４と同層に形成された中継層５５に、コンタクトホール５６を介して電気的に接続されている。
【００４９】
中継層５５は、更に、コンタクトホール５６を介して、後述する容量電極５７と同層に設けられた中継層５８と電気的に接続されている。また中継層５８は、コンタクトホール５９を介して、画素電極２７と電気的に接続されている。即ち、ＴＦＴ素子３３の高濃度ドレイン領域４３ｅと画素電極２７とは、中継層５１、中継層５５、及び中継層５８を順に介して、電気的に中継接続されている。
【００５０】
データ線３４及び中継層５５の上層側には、第３層間絶縁膜６１を介して蓄積容量６２が形成されている。蓄積容量６２を液晶容量に並列に電気的に接続することで、画素電極２７の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置１１を実現することができる。
【００５１】
容量電極５７は、液晶容量に電気的に並列に接続された蓄積容量６２の片方の電極として機能すると共に、固定電位に保持されている。容量電極５７は、例えばＩＴＯ等の透明電極によって構成されている。このため、容量電極５７を、開口領域を含む表示領域１９に重なるように形成しても、開口領域における光透過率が低下することを抑えることができる。
【００５２】
容量電極５７上には、誘電体膜６３が形成されている。誘電体膜６３は、容量電極５７上を覆うようにベタ状に形成されている。尚、誘電体膜６３は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜６３を、開口領域を含む表示領域１９に広く形成しても、開口領域における光透過率が低下することを抑えることができる。尚、誘電体膜６３の膜厚が薄いほうが、蓄積容量６２の容量値を高めるためにはより好ましい。
【００５３】
また容量電極５７上には、蓄積容量６２を画素間で分離するための容量分離膜６４が形成されている。蓄積容量６２の容量値は、容量分離膜６４の面積を増減させることによって、調整することができる。
【００５４】
容量分離膜６４上には、画素電極２７が形成されている。画素電極２７は、データ線３４及び走査線３５によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極２７上には、液晶層１５（図４参照）に含まれる液晶分子の配向状態を規制するための第１配向膜２８（図４参照）が形成されている。
【００５５】
蓄積容量６２は、各々が透明な容量電極５７、誘電体膜６３及び画素電極２７によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量６２によれば、開口領域に蓄積容量６２を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。
【００５６】
図示しないが、対向基板３００における第２基板１３の液晶層１５に面する側には、アルミニウム等からなるブラックマトリクス（ＢＭ：図示せず）が形成されており、その上には、シリコン酸化膜（ＳｉＯ2）が形成されている。更に、シリコン酸化膜上には、透明な共通電極３１（図４参照）が全面に形成されており、ＩＴＯなどからなる共通電極３１を覆って第２配向膜３２（図４参照）が形成されている。
【００５７】
図７は、図２におけるマザー基板のＢ部（外部接続用端子の周辺）を拡大して示す模式平面図である。図８は、静電気保護回路の例を示す等価回路図である。以下、外部接続用端子の周辺の構造、及び静電気保護回路の構造を、図７及び図８を参照しながら説明する。
【００５８】
図７に示すように、外部接続用端子２３は、複数の外部接続用端子２３を有し、表示領域１９の周辺に設けられた周辺回路（データ線駆動回路２２や走査線駆動回路２４など）と信号配線２９によって、電気的に接続されている。信号配線２９の一部は、一定の電位（所定電位）が与えられる電源配線である。電源配線は、例えば、ＧＮＤレベルのVssx及びVssyと、１５Ｖ電位のVddx及びVddyとに接続されている。以下、ＧＮＤレベルのVssx及びVssyを例に説明する。
【００５９】
複数の外部接続用端子２３は、第１端子としての第１外部接続用端子２３ａ（Vssx）と第２端子としての第２外部接続用端子２３ｂ（Vssy）とを有する。第１外部接続用端子２３ａは、例えば、データ線駆動回路２２の第１定電位配線に接続されている。また、第２外部接続用端子２３ｂは、例えば、走査線駆動回路２４の第２定電位配線に接続されている。
【００６０】
なお、上記したVddxは、データ線駆動回路２２に電気的に接続されている。また、Vddyは、走査線駆動回路２４に電気的に接続されている。
【００６１】
第１外部接続用端子２３ａとデータ線駆動回路２２とを接続する第１定電位配線には、図８に示すような、静電気保護回路７１ａ（第１静電気保護回路）が電気的に接続されている。第２外部接続用端子２３ｂと走査線駆動回路２４とを接続する第２定電位配線には、同じく図８に示すような、静電気保護回路７１ｂ（第２静電気保護回路）が電気的に接続されている。
【００６２】
データ線駆動回路２２に供給される各種信号（シフトレジスターのスタートパルスであるDXやシフトレジスターのシフト方向を制御するDIRXなど）について、VddxとVssxとに接続された静電気保護回路７１ａを備えている。走査線駆動回路２４に供給される各種信号（DYやDIRYなど）について、VddyとVssyとに接続された静電気保護回路７１ｂを備えている。
【００６３】
なお、データ線駆動回路２２に接続される電源配線と走査線駆動回路２４に接続される電源配線とが異なる２つの端子である第１外部接続用端子２３ａと第２外部接続用端子２３ｂとに分かれて設けられているのは、液晶装置１１が動作する際に、同じ電位であっても外部から別々に電源供給されることでデータ線駆動回路２２と走査線駆動回路２４の動作ノイズが相互に影響を及ぼさないようにするためである。
【００６４】
そして、同じ電位である第１外部接続用端子２３ａと第２外部接続用端子２３ｂとは、スクライブライン６５より外側（電気光学装置と電気光学装置との間）において、静電気から保護するための配線として用いられる短絡配線６６によって電気的に接続されている。
【００６５】
具体的には、短絡配線６６は、マザー基板１００から複数の液晶装置１１に切り出す際のスクライブライン６５より外側を跨いで繋がっている。つまり、マザー基板１００を複数の液晶装置１１に分断することにより、短絡配線６６によって接続されている第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが、電気的に遮断されることになる。短絡配線６６は、例えば、アルミニウムやポリシリコンなどの低抵抗配線である。
【００６６】
このように、マザー基板１００を分断する前の液晶装置１１を製造する工程において、同じ電位が印加される第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが、短絡配線６６によって電気的に接続されていることにより、静電気保護回路の機能を強化することが可能となる。すなわち、データ線駆動回路２２に接続される電源配線に設けられた静電気保護回路と、走査線駆動回路２４に接続される電源配線に設けられた静電気保護回路とが合わさることで、より効果的に機能する。よって、配線やコンタクトホールなどを形成する際に静電気が発生したとしても、同電位の配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、静電気が一部分の配線に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４に対する静電気保護回路の機能を強化することができる。
【００６７】
例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたＴＦＴ素子（トランジスター）が静電気によって破壊されることを防ぐことができる。また、同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００６８】
＜電気光学装置の製造方法＞
図９は、電気光学装置としての液晶装置の製造方法を工程順に示すフローチャートである。図１０は、液晶装置の製造方法のうち一部の工程を示す模式平面図である。以下、液晶装置の製造方法を、図９及び図１０を参照しながら説明する。
【００６９】
最初に、素子基板２００側の製造方法を説明する。ステップＳ１１では、石英基板などからなる第１基板１２上にＴＦＴ素子３３等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上にＴＦＴ素子３３などを形成する。
【００７０】
更に、図１０（ａ）、（ｂ）に示すように、上記したＴＦＴ素子３３などの形成と同時に、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとを電気的に接続するために短絡配線６６を形成する。具体的には、短絡配線６６は、例えば、走査線４１と同層に形成する。
【００７１】
これにより、静電気保護回路の機能を強化することが可能となり、この後に配線やコンタクトホール（図６参照）などを形成することによって発生する静電気によって、周辺回路としてのデータ線駆動回路２２や走査線駆動回路２４に含まれるＴＦＴ素子などが静電気破壊することを抑えることができる。
【００７２】
また、短絡配線６６を第１基板１２により近い配線層（好ましくは、最も近い配線層）で接続することが望ましい。このようにすることにより、製造過程において早い段階で短絡配線６６を形成するので、それ以降に形成する配線やコンタクトホールなどに対して静電気から保護することができる。
【００７３】
ステップＳ１２では、画素電極２７を形成する。具体的には、ＴＦＴ素子３３等の形成と同様に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上のＴＦＴ素子３３の上方に画素電極２７を形成する。
【００７４】
ステップＳ１３では、画素電極２７の上方に第１配向膜２８を形成する。第１配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板２００側が完成する。
【００７５】
次に、対向基板３００側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基板１３上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００７６】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。第２配向膜３２の製造方法は、第１配向膜２８と同様であり、例えば、斜方蒸着法を用いる。以上により、対向基板３００側が完成する。次に、素子基板２００と対向基板３００とを貼り合わせる方法を説明する。
【００７７】
ステップＳ３１では、素子基板２００上にシール材１４を塗布する。詳しくは、素子基板２００とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板２００における表示領域１９の周縁部に（表示領域１９を囲むように）シール材１４を塗布する。
【００７８】
ステップＳ３２では、素子基板２００と対向基板３００とを貼り合わせる。具体的には、素子基板２００に塗布されたシール材１４を介して素子基板２００と対向基板３００とを貼り合わせる。より具体的には、互いの基板１２，１３の平面的な縦方向や横方向の位置精度を確保しながら行う。
【００７９】
ステップＳ３３では、注入口１６（図３参照）から構造体の内部に液晶を注入し、その後、注入口１６を封止する。封止には、例えば、樹脂等の封止材１７が用いられる。
【００８０】
ステップＳ３４では、マザー基板１００から複数の液晶装置１１に分断する。具体的には、図１０（ｃ）に示すように、スクライブライン６５に沿って分断することにより、複数の液晶装置１１に切り出されると共に、短絡配線６６が配線６６ａと配線６６ｂとに切断され、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが電気的に遮断される。これにより、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとの間で、一方の端子から他方の端子にノイズがのることを抑えることができる。以上により、液晶装置１１が完成する。
【００８１】
＜電子機器の構成＞
図１１は、上記した液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図である。以下、液晶装置を備えた液晶プロジェクターの構成を、図１１を参照しながら説明する。
【００８２】
図１１に示すように、液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを３つ配置し、それぞれＲＧＢ用のライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂとして用いた構造となっている。
【００８３】
詳しくは、メタルハイドロランプ等の白色光源のランプユニット９１２から投射光が発せられると、３枚のミラー９１３及び２枚のダイクロイックミラー９１４によって、ＲＧＢの三原色に対応する光成分Ｒ，Ｇ，Ｂに分けられ、各色に対応するライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂにそれぞれ導かれる。特に光成分Ｂは、長い光路による光損失を防ぐために、入射レンズ９１５、リレーレンズ９１６、出射レンズ９１７からなるリレーレンズ系９１８を介して導かれる。
【００８４】
ライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂによりそれぞれ変調された三原色に対応する光成分Ｒ，Ｇ，Ｂは、ダイクロイックプリズム９１９により再度合成された後、投射レンズ９２０を介して、スクリーン９２１にカラー画像として投射される。
【００８５】
なお、上記したように、３つの液晶モジュールを配置した液晶プロジェクター９０１に限定されず、例えば、１つの液晶モジュールを配置した液晶プロジェクターに適用するようにしてもよい。
【００８６】
このような構成の液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを介すことによって、かかるコストを抑え、効率よく組み立てることができる。なお、液晶装置１１を備えた電子機器は、上記した液晶プロジェクター９０１の他、高精細ＥＶＦ（Electric View Finder）、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、ディスプレイ、車載機器、オーディオ機器、照明機器などの各種電子機器に用いることができる。
【００８７】
以上詳述したように、本実施形態の液晶装置１１、液晶装置１１の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【００８８】
（１）本実施形態の液晶装置１１によれば、データ線駆動回路２２と走査線駆動回路２４の電源配線（第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）を短絡配線６６によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂによって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００８９】
（２）本実施形態の液晶装置１１によれば、短絡配線６６を第１基板１２に近い配線層（例えば、走査線３５と同層）で接続する、つまり、製造過程において早い段階で短絡配線６６を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。
【００９０】
（３）本実施形態の液晶装置１１の製造方法によれば、電源配線（信号配線２９、第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）を短絡配線６６によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された電源配線（信号配線２９）によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００９１】
（４）本実施形態の電子機器によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な液晶装置１１を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【００９２】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００９３】
（変形例１）
上記したように、短絡配線６６は、データ線駆動回路２２及び走査線駆動回路２４の電源配線の一つであるＧＮＤに接続することに代えて、電源配線のうち所定電位とは異なる第２所定電位（１５Ｖ程度）が与えられる配線（Vddx、Vddy）同士を接続するようにしてもよい。具体的には、データ線駆動回路２２の配線（Vddx、第３定電位配線）と走査線駆動回路２４の配線（Vddy、第４定電位配線）とが、それぞれの外部接続用端子２３（第３端子、第４端子）を介して電気的に接続されている。
【００９４】
第３端子とデータ線駆動回路２２とを接続する第３定電位配線には、第３静電気保護回路が電気的に接続されている。第４端子と走査線駆動回路２４とを接続する第４定電位配線には、第４静電気保護回路が電気的に接続されている。そして、同じ所定電位の第３端子と第４端子とが、第２短絡配線によって電気的に接続されている。これによれば、同じ電位である電源配線同士を接続するので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。
【００９５】
（変形例２）
上記したように、静電気から保護する対象は、データ線駆動回路２２及び走査線駆動回路２４に備えられたＴＦＴ素子（トランジスター）に限定されず、駆動回路内に設けられた半導体素子やダイオードなども含まれる。
【符号の説明】
【００９６】
１１…液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…データ線駆動回路、２３…外部接続用端子、２３ａ…第１端子としての第１外部接続用端子、２３ｂ…第２端子としての第２外部接続用端子、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、２９…信号配線、３１…共通電極、３２…第２配向膜、３３…ＴＦＴ素子、３４…データ線、３５…ゲート電極、３６…容量線、３７…蓄積容量、４１…走査線（下側遮光膜）、４２…下地絶縁膜、４３…半導体層、４３ａ…チャネル領域、４３ｂ…低濃度ソース領域、４３ｃ…低濃度ドレイン領域、４３ｄ…高濃度ソース領域、４３ｅ…高濃度ドレイン領域、４４…ゲート絶縁膜、４５…第１層間絶縁膜、４６，５１，５５，５８…中継層、４７，５２，５４，５６，５９…コンタクトホール、５３…第２層間絶縁膜、５７…容量電極、６１…第３層間絶縁膜、６２…蓄積容量、６３…誘電体膜、６４…容量分離膜、６５…スクライブライン、６６…短絡配線、７１ａ，７１ｂ…静電気保護回路、１００…電気光学装置用基板としてのマザー基板、２００…素子基板、３００…対向基板、９０１…液晶プロジェクター、９１１Ｒ，９１１Ｇ，９１１Ｂ…ライトバルブ、９１２…ランプユニット、９１３…ミラー、９１４…ダイクロイックミラー、９１５…入射レンズ、９１６…リレーレンズ、９１７…出射レンズ、９１８…リレーレンズ系、９１９…ダイクロイックプリズム、９２０…投射レンズ、９２１…スクリーン。
【技術分野】
【０００１】
本発明は、電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブマトリクス駆動方式の液晶装置がある。この液晶装置の製造方法としては、例えば、上記トランジスターを含む画素回路が形成された素子基板が複数面付けされた素子側マザー基板と、素子基板に対向配置される対向基板が同じく複数面付けされた対向側マザー基板とを液晶層を介して貼り合わせる。その後、上記一対のマザー基板を分断して個々の液晶装置を取り出す方法が挙げられる。
【０００３】
一方、上記液晶装置の製造工程において、配線やコンタクトホールなどを形成する際に静電気が発生し、上記トランジスターが静電破壊する場合がある。そこで、例えば、特許文献１に記載のような、ショートリングを設けて上記トランジスターを静電気から保護する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２４４２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のようなショートリングを用いる方法だけでなく、製造過程における周辺回路を含めた電源系の静電気保護回路の機能を強化したいという要望があった。
【課題を解決するための手段】
【０００６】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置用基板は、複数の電気光学装置が形成される電気光学装置用基板において、前記複数の電気光学装置のうち一の電気光学装置は、データ線駆動回路と、走査線駆動回路と、第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、前記第１定電位配線に電気的に接続された第１静電気保護回路と、前記第２定電位配線に電気的に接続された第２静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を備えたことを特徴とする。
【０００８】
この構成によれば、同じ所定電位が供給される第１端子と第２端子とを短絡配線によって電気的に接続することにより、一方の駆動回路にショートリングを設ける場合に比べて、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。なお、定電位配線とは、一定の電位が与えられる配線であって、基準の電圧が与えられる配線（Ｖｓｓ）やＧＮＤ配線などの異なる電位が与えられる配線を含むものである。
【０００９】
［適用例２］上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、複数の配線層を有し、前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることが好ましい。
【００１０】
この構成によれば、短絡配線を基板に近い配線層で接続する、つまり、製造過程において早い段階で短絡配線を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置用基板において、前記一の電気光学装置は、第３端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第２所定電位が供給される第３定電位配線と、第４端子と前記走査線駆動回路とを電気的に接続し、前記第２所定電位が供給される第４定電位配線と、前記第３定電位配線に電気的に接続された第３静電気保護回路と、前記第４定電位配線に電気的に接続された第４静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第３端子及び前記第４端子とを電気的に接続する第２短絡配線と、を備えたことが好ましい。
【００１２】
この構成によれば、データ線駆動回路及び走査線駆動回路に静電気保護回路が接続されており、更に短絡配線を形成することによって、静電気保護回路の機能を強化することができる。よって、データ線駆動回路や走査線駆動回路に含まれるトランジスターを静電気から保護することができる。
【００１３】
［適用例４］本適用例に係る電気光学装置は、上記に記載の電気光学装置用基板を用いて形成されることを特徴とする。
【００１４】
この構成によれば、同じ電位である定電位配線同士が短絡配線によって接続されているので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。
【００１５】
［適用例５］本適用例に係る電気光学装置の製造方法は、複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、データ線駆動回路と、走査線駆動回路と、第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、前記第１定電位配線に電気的に接続された第１静電気保護回路と、前記第２定電位配線に電気的に接続された第２静電気保護回路と、前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を形成する工程と、前記短絡配線を切断する工程と、を備えたことを特徴とする。
【００１６】
この方法によれば、同じ所定電位が供給される第１端子と第２端子とを短絡配線によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いを接続する短絡配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路及び走査線駆動回路を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路及び走査線駆動回路の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、同じ所定電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００１７】
［適用例６］本適用例に係る電子機器において、上記に記載の電気光学装置を備えたことを特徴とする。
【００１８】
この構成によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】マザー基板の構成を示す模式平面図。
【図２】図１に示すマザー基板のＡ部を拡大して示す拡大平面図。
【図３】液晶装置の構造を示す模式平面図。
【図４】図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図。
【図５】液晶装置の電気的な構成を示す等価回路図。
【図６】液晶装置の構造を示す模式断面図。
【図７】図２におけるマザー基板のＢ部を拡大して示す模式平面図。
【図８】静電気保護回路の例を示す等価回路図。
【図９】液晶装置の製造方法を工程順に示すフローチャート。
【図１０】液晶装置の製造方法のうち一部の工程を示す模式平面図。
【図１１】液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２１】
＜マザー基板の構成＞
図１は、電気光学装置用基板としてのマザー基板の構成を示す模式平面図である。図２は、図１に示すマザー基板のＡ部を拡大して示す拡大平面図である。以下、マザー基板の構成を、図１及び図２を参照しながら説明する。
【００２２】
図１に示すように、マザー基板１００は、例えば、液晶装置１１（図３参照）を製造する際に用いられるものであり、液晶装置１１を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリクス状に面付けされる。マザー基板１００の大きさは、例えば、８インチである。マザー基板１００の厚みは、例えば、１．２ｍｍである。マザー基板１００の材質は、例えば、石英である。
【００２３】
なお、マザー基板１００は、平面的に円形であることに限定されず、円周の一部が切り欠かれたオリフラを有する形状であってもよい。
【００２４】
図２に示すように、各液晶装置１１には、表示領域１９の周辺に、周辺回路としてのデータ線駆動回路２２、走査線駆動回路２４、及び外部接続用端子２３が形成されている。データ線駆動回路２２及び走査線駆動回路２４と外部接続用端子２３とは、互いに信号配線２９によって、電気的に接続されている。以下、マザー基板１００に処理を施し、最終的に形成される液晶装置１１の構造について説明する。
【００２５】
＜電気光学装置の構成＞
図３は、電気光学装置としての液晶装置の構造を示す模式平面図である。図４は、図３に示す液晶装置のＣ−Ｃ'線に沿う模式断面図である。以下、液晶装置の構造を、図３及び図４を参照しながら説明する。
【００２６】
図３及び図４に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、一対の基板を構成する素子基板２００と対向基板３００とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。
【００２７】
素子基板２００を構成する第１基板１２及び対向基板３００を構成する第２基板１３は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための注入口１６が設けられ、注入口１６は封止材１７により封止されている。
【００２８】
液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が第２基板１３に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。
【００２９】
額縁遮光膜１８は、例えば、遮光性材料であるアルミ（Ａｌ）で形成されており、第２基板１３側の表示領域１９の外周を区画するように設けられている。
【００３０】
表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、データ線駆動回路２２及び外部接続用端子２３が第１基板１２の一辺（図３における下側）に沿って形成されている。
【００３１】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。第２基板１３側に形成された額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（言い換えれば、平面的に重なる位置）に形成されている。
【００３２】
一方、対向基板３００の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板２００と対向基板３００との間の電気的導通をとるための上下導通端子２６が配設されている。
【００３３】
また、図４に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。
【００３４】
一方、第２基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００３５】
液晶装置１１は透過型であって、素子基板２００及び対向基板３００における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。
【００３６】
図５は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図５を参照しながら説明する。
【００３７】
図５に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、ＴＦＴ素子３３が形成されている。
【００３８】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、データ線３４が電気的に接続されている。データ線３４には、例えば、データ線駆動回路２２（図３参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００３９】
また、ＴＦＴ素子３３のゲート電極３５は、走査線４１に電気的に接続されている。走査線４１には、例えば、走査線駆動回路２４（図３参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００４０】
走査線４１から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、データ線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。
【００４１】
画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図４参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７と容量線３６との間に蓄積容量３７が形成されている。
【００４２】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００４３】
図６は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図６は、液晶装置を構成する素子基板及び対向基板のうち素子基板のみを示している。
【００４４】
図６に示すように、液晶装置１１は、素子基板２００と、図示しない対向基板３００とを有する。素子基板２００の第１基板１２上には、Ｔｉ（チタン）やＣｒ（クロム）等からなる走査線（下側遮光膜）４１が形成されており、上記したようにゲート電極３５にコンタクトホールを介して電気的に接続され走査線として機能している。走査線４１は、平面的にストライプ状にパターニングされており、各画素領域２１の開口領域の一部を規定している。第１基板１２及び走査線４１上には、シリコン酸化膜等からなる下地絶縁膜４２が形成されている。
【００４５】
下地絶縁膜４２上には、ＴＦＴ素子３３及びゲート電極３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層４３と、半導体層４３上に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４上に形成されたポリシリコン膜等からなるゲート電極３５とを有する。上記したように、ゲート電極３５は、走査線４１に電気的に接続されている。また、走査線４１と同層には、後述する、外部接続用端子２３間を接続する短絡配線６６が接続されている。
【００４６】
半導体層４３は、チャネル領域４３ａと、低濃度ソース領域４３ｂと、低濃度ドレイン領域４３ｃと、高濃度ソース領域４３ｄと、高濃度ドレイン領域４３ｅとを備えている。チャネル領域４３ａは、ゲート電極３５からの電界によりチャネルが形成される。ゲート絶縁膜４４上には、シリコン酸化膜等からなる第１層間絶縁膜４５が形成されている。
【００４７】
ＴＦＴ素子３３の高濃度ソース領域４３ｄは、第１層間絶縁膜４５上に形成された中継層４６と、コンタクトホール４７を介して電気的に接続されている。一方、高濃度ドレイン領域４３ｅは、中継層４６と同層に形成された中継層５１に、コンタクトホール５２を介して電気的に接続されている。
【００４８】
中継層４６は、第２層間絶縁膜５３上に形成されたデータ線３４と、コンタクトホール５４を介して電気的に接続されている。一方、中継層５１は、データ線３４と同層に形成された中継層５５に、コンタクトホール５６を介して電気的に接続されている。
【００４９】
中継層５５は、更に、コンタクトホール５６を介して、後述する容量電極５７と同層に設けられた中継層５８と電気的に接続されている。また中継層５８は、コンタクトホール５９を介して、画素電極２７と電気的に接続されている。即ち、ＴＦＴ素子３３の高濃度ドレイン領域４３ｅと画素電極２７とは、中継層５１、中継層５５、及び中継層５８を順に介して、電気的に中継接続されている。
【００５０】
データ線３４及び中継層５５の上層側には、第３層間絶縁膜６１を介して蓄積容量６２が形成されている。蓄積容量６２を液晶容量に並列に電気的に接続することで、画素電極２７の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置１１を実現することができる。
【００５１】
容量電極５７は、液晶容量に電気的に並列に接続された蓄積容量６２の片方の電極として機能すると共に、固定電位に保持されている。容量電極５７は、例えばＩＴＯ等の透明電極によって構成されている。このため、容量電極５７を、開口領域を含む表示領域１９に重なるように形成しても、開口領域における光透過率が低下することを抑えることができる。
【００５２】
容量電極５７上には、誘電体膜６３が形成されている。誘電体膜６３は、容量電極５７上を覆うようにベタ状に形成されている。尚、誘電体膜６３は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜６３を、開口領域を含む表示領域１９に広く形成しても、開口領域における光透過率が低下することを抑えることができる。尚、誘電体膜６３の膜厚が薄いほうが、蓄積容量６２の容量値を高めるためにはより好ましい。
【００５３】
また容量電極５７上には、蓄積容量６２を画素間で分離するための容量分離膜６４が形成されている。蓄積容量６２の容量値は、容量分離膜６４の面積を増減させることによって、調整することができる。
【００５４】
容量分離膜６４上には、画素電極２７が形成されている。画素電極２７は、データ線３４及び走査線３５によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極２７上には、液晶層１５（図４参照）に含まれる液晶分子の配向状態を規制するための第１配向膜２８（図４参照）が形成されている。
【００５５】
蓄積容量６２は、各々が透明な容量電極５７、誘電体膜６３及び画素電極２７によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量６２によれば、開口領域に蓄積容量６２を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。
【００５６】
図示しないが、対向基板３００における第２基板１３の液晶層１５に面する側には、アルミニウム等からなるブラックマトリクス（ＢＭ：図示せず）が形成されており、その上には、シリコン酸化膜（ＳｉＯ2）が形成されている。更に、シリコン酸化膜上には、透明な共通電極３１（図４参照）が全面に形成されており、ＩＴＯなどからなる共通電極３１を覆って第２配向膜３２（図４参照）が形成されている。
【００５７】
図７は、図２におけるマザー基板のＢ部（外部接続用端子の周辺）を拡大して示す模式平面図である。図８は、静電気保護回路の例を示す等価回路図である。以下、外部接続用端子の周辺の構造、及び静電気保護回路の構造を、図７及び図８を参照しながら説明する。
【００５８】
図７に示すように、外部接続用端子２３は、複数の外部接続用端子２３を有し、表示領域１９の周辺に設けられた周辺回路（データ線駆動回路２２や走査線駆動回路２４など）と信号配線２９によって、電気的に接続されている。信号配線２９の一部は、一定の電位（所定電位）が与えられる電源配線である。電源配線は、例えば、ＧＮＤレベルのVssx及びVssyと、１５Ｖ電位のVddx及びVddyとに接続されている。以下、ＧＮＤレベルのVssx及びVssyを例に説明する。
【００５９】
複数の外部接続用端子２３は、第１端子としての第１外部接続用端子２３ａ（Vssx）と第２端子としての第２外部接続用端子２３ｂ（Vssy）とを有する。第１外部接続用端子２３ａは、例えば、データ線駆動回路２２の第１定電位配線に接続されている。また、第２外部接続用端子２３ｂは、例えば、走査線駆動回路２４の第２定電位配線に接続されている。
【００６０】
なお、上記したVddxは、データ線駆動回路２２に電気的に接続されている。また、Vddyは、走査線駆動回路２４に電気的に接続されている。
【００６１】
第１外部接続用端子２３ａとデータ線駆動回路２２とを接続する第１定電位配線には、図８に示すような、静電気保護回路７１ａ（第１静電気保護回路）が電気的に接続されている。第２外部接続用端子２３ｂと走査線駆動回路２４とを接続する第２定電位配線には、同じく図８に示すような、静電気保護回路７１ｂ（第２静電気保護回路）が電気的に接続されている。
【００６２】
データ線駆動回路２２に供給される各種信号（シフトレジスターのスタートパルスであるDXやシフトレジスターのシフト方向を制御するDIRXなど）について、VddxとVssxとに接続された静電気保護回路７１ａを備えている。走査線駆動回路２４に供給される各種信号（DYやDIRYなど）について、VddyとVssyとに接続された静電気保護回路７１ｂを備えている。
【００６３】
なお、データ線駆動回路２２に接続される電源配線と走査線駆動回路２４に接続される電源配線とが異なる２つの端子である第１外部接続用端子２３ａと第２外部接続用端子２３ｂとに分かれて設けられているのは、液晶装置１１が動作する際に、同じ電位であっても外部から別々に電源供給されることでデータ線駆動回路２２と走査線駆動回路２４の動作ノイズが相互に影響を及ぼさないようにするためである。
【００６４】
そして、同じ電位である第１外部接続用端子２３ａと第２外部接続用端子２３ｂとは、スクライブライン６５より外側（電気光学装置と電気光学装置との間）において、静電気から保護するための配線として用いられる短絡配線６６によって電気的に接続されている。
【００６５】
具体的には、短絡配線６６は、マザー基板１００から複数の液晶装置１１に切り出す際のスクライブライン６５より外側を跨いで繋がっている。つまり、マザー基板１００を複数の液晶装置１１に分断することにより、短絡配線６６によって接続されている第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが、電気的に遮断されることになる。短絡配線６６は、例えば、アルミニウムやポリシリコンなどの低抵抗配線である。
【００６６】
このように、マザー基板１００を分断する前の液晶装置１１を製造する工程において、同じ電位が印加される第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが、短絡配線６６によって電気的に接続されていることにより、静電気保護回路の機能を強化することが可能となる。すなわち、データ線駆動回路２２に接続される電源配線に設けられた静電気保護回路と、走査線駆動回路２４に接続される電源配線に設けられた静電気保護回路とが合わさることで、より効果的に機能する。よって、配線やコンタクトホールなどを形成する際に静電気が発生したとしても、同電位の配線によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、静電気が一部分の配線に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４に対する静電気保護回路の機能を強化することができる。
【００６７】
例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたＴＦＴ素子（トランジスター）が静電気によって破壊されることを防ぐことができる。また、同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００６８】
＜電気光学装置の製造方法＞
図９は、電気光学装置としての液晶装置の製造方法を工程順に示すフローチャートである。図１０は、液晶装置の製造方法のうち一部の工程を示す模式平面図である。以下、液晶装置の製造方法を、図９及び図１０を参照しながら説明する。
【００６９】
最初に、素子基板２００側の製造方法を説明する。ステップＳ１１では、石英基板などからなる第１基板１２上にＴＦＴ素子３３等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上にＴＦＴ素子３３などを形成する。
【００７０】
更に、図１０（ａ）、（ｂ）に示すように、上記したＴＦＴ素子３３などの形成と同時に、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとを電気的に接続するために短絡配線６６を形成する。具体的には、短絡配線６６は、例えば、走査線４１と同層に形成する。
【００７１】
これにより、静電気保護回路の機能を強化することが可能となり、この後に配線やコンタクトホール（図６参照）などを形成することによって発生する静電気によって、周辺回路としてのデータ線駆動回路２２や走査線駆動回路２４に含まれるＴＦＴ素子などが静電気破壊することを抑えることができる。
【００７２】
また、短絡配線６６を第１基板１２により近い配線層（好ましくは、最も近い配線層）で接続することが望ましい。このようにすることにより、製造過程において早い段階で短絡配線６６を形成するので、それ以降に形成する配線やコンタクトホールなどに対して静電気から保護することができる。
【００７３】
ステップＳ１２では、画素電極２７を形成する。具体的には、ＴＦＴ素子３３等の形成と同様に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上のＴＦＴ素子３３の上方に画素電極２７を形成する。
【００７４】
ステップＳ１３では、画素電極２７の上方に第１配向膜２８を形成する。第１配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板２００側が完成する。
【００７５】
次に、対向基板３００側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基板１３上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００７６】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。第２配向膜３２の製造方法は、第１配向膜２８と同様であり、例えば、斜方蒸着法を用いる。以上により、対向基板３００側が完成する。次に、素子基板２００と対向基板３００とを貼り合わせる方法を説明する。
【００７７】
ステップＳ３１では、素子基板２００上にシール材１４を塗布する。詳しくは、素子基板２００とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板２００における表示領域１９の周縁部に（表示領域１９を囲むように）シール材１４を塗布する。
【００７８】
ステップＳ３２では、素子基板２００と対向基板３００とを貼り合わせる。具体的には、素子基板２００に塗布されたシール材１４を介して素子基板２００と対向基板３００とを貼り合わせる。より具体的には、互いの基板１２，１３の平面的な縦方向や横方向の位置精度を確保しながら行う。
【００７９】
ステップＳ３３では、注入口１６（図３参照）から構造体の内部に液晶を注入し、その後、注入口１６を封止する。封止には、例えば、樹脂等の封止材１７が用いられる。
【００８０】
ステップＳ３４では、マザー基板１００から複数の液晶装置１１に分断する。具体的には、図１０（ｃ）に示すように、スクライブライン６５に沿って分断することにより、複数の液晶装置１１に切り出されると共に、短絡配線６６が配線６６ａと配線６６ｂとに切断され、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとが電気的に遮断される。これにより、第１外部接続用端子２３ａと第２外部接続用端子２３ｂとの間で、一方の端子から他方の端子にノイズがのることを抑えることができる。以上により、液晶装置１１が完成する。
【００８１】
＜電子機器の構成＞
図１１は、上記した液晶装置を備えた電子機器の一例として液晶プロジェクターの構成を示す模式図である。以下、液晶装置を備えた液晶プロジェクターの構成を、図１１を参照しながら説明する。
【００８２】
図１１に示すように、液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを３つ配置し、それぞれＲＧＢ用のライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂとして用いた構造となっている。
【００８３】
詳しくは、メタルハイドロランプ等の白色光源のランプユニット９１２から投射光が発せられると、３枚のミラー９１３及び２枚のダイクロイックミラー９１４によって、ＲＧＢの三原色に対応する光成分Ｒ，Ｇ，Ｂに分けられ、各色に対応するライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂにそれぞれ導かれる。特に光成分Ｂは、長い光路による光損失を防ぐために、入射レンズ９１５、リレーレンズ９１６、出射レンズ９１７からなるリレーレンズ系９１８を介して導かれる。
【００８４】
ライトバルブ９１１Ｒ，９１１Ｇ，９１１Ｂによりそれぞれ変調された三原色に対応する光成分Ｒ，Ｇ，Ｂは、ダイクロイックプリズム９１９により再度合成された後、投射レンズ９２０を介して、スクリーン９２１にカラー画像として投射される。
【００８５】
なお、上記したように、３つの液晶モジュールを配置した液晶プロジェクター９０１に限定されず、例えば、１つの液晶モジュールを配置した液晶プロジェクターに適用するようにしてもよい。
【００８６】
このような構成の液晶プロジェクター９０１は、上記した液晶装置１１が採用された液晶モジュールを介すことによって、かかるコストを抑え、効率よく組み立てることができる。なお、液晶装置１１を備えた電子機器は、上記した液晶プロジェクター９０１の他、高精細ＥＶＦ（Electric View Finder）、携帯電話機、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、テレビ、ディスプレイ、車載機器、オーディオ機器、照明機器などの各種電子機器に用いることができる。
【００８７】
以上詳述したように、本実施形態の液晶装置１１、液晶装置１１の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【００８８】
（１）本実施形態の液晶装置１１によれば、データ線駆動回路２２と走査線駆動回路２４の電源配線（第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）を短絡配線６６によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂによって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００８９】
（２）本実施形態の液晶装置１１によれば、短絡配線６６を第１基板１２に近い配線層（例えば、走査線３５と同層）で接続する、つまり、製造過程において早い段階で短絡配線６６を形成することになるので、それ以降に形成される配線や回路を静電気から保護することができる。
【００９０】
（３）本実施形態の液晶装置１１の製造方法によれば、電源配線（信号配線２９、第１外部接続用端子２３ａ及び第２外部接続用端子２３ｂ）を短絡配線６６によって電気的に接続することにより、静電気保護回路としての機能を強化することができる。具体的には、互いに接続された電源配線（信号配線２９）によって静電気を分散させることが可能となり、局所的な静電気の帯電を防止することができる。よって、製造過程において発生した静電気が一部分に集中することを防ぐことが可能となり、データ線駆動回路２２及び走査線駆動回路２４を含む周辺回路に対する静電気保護回路の機能を強化することができる。例えば、データ線駆動回路２２及び走査線駆動回路２４の中に備えられたトランジスター、半導体素子、ダイオードが静電気によって破壊されることを防ぐことができる。加えて、電源配線のような同電位の配線が増えるので、電荷量に対する電位の変位を小さくすることができ、静電気保護回路の機能を強化することができる。
【００９１】
（４）本実施形態の電子機器によれば、製造過程における静電気対策が強化され、歩留まりよく製造可能な液晶装置１１を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【００９２】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００９３】
（変形例１）
上記したように、短絡配線６６は、データ線駆動回路２２及び走査線駆動回路２４の電源配線の一つであるＧＮＤに接続することに代えて、電源配線のうち所定電位とは異なる第２所定電位（１５Ｖ程度）が与えられる配線（Vddx、Vddy）同士を接続するようにしてもよい。具体的には、データ線駆動回路２２の配線（Vddx、第３定電位配線）と走査線駆動回路２４の配線（Vddy、第４定電位配線）とが、それぞれの外部接続用端子２３（第３端子、第４端子）を介して電気的に接続されている。
【００９４】
第３端子とデータ線駆動回路２２とを接続する第３定電位配線には、第３静電気保護回路が電気的に接続されている。第４端子と走査線駆動回路２４とを接続する第４定電位配線には、第４静電気保護回路が電気的に接続されている。そして、同じ所定電位の第３端子と第４端子とが、第２短絡配線によって電気的に接続されている。これによれば、同じ電位である電源配線同士を接続するので、電位を固定することができ、同じ電位の配線によって静電気を分散させることが可能となる。よって、一部分に電荷が集中することを防ぐことができ、トランジスターなどが静電気によって破壊されることを防ぐことができる。
【００９５】
（変形例２）
上記したように、静電気から保護する対象は、データ線駆動回路２２及び走査線駆動回路２４に備えられたＴＦＴ素子（トランジスター）に限定されず、駆動回路内に設けられた半導体素子やダイオードなども含まれる。
【符号の説明】
【００９６】
１１…液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…データ線駆動回路、２３…外部接続用端子、２３ａ…第１端子としての第１外部接続用端子、２３ｂ…第２端子としての第２外部接続用端子、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、２９…信号配線、３１…共通電極、３２…第２配向膜、３３…ＴＦＴ素子、３４…データ線、３５…ゲート電極、３６…容量線、３７…蓄積容量、４１…走査線（下側遮光膜）、４２…下地絶縁膜、４３…半導体層、４３ａ…チャネル領域、４３ｂ…低濃度ソース領域、４３ｃ…低濃度ドレイン領域、４３ｄ…高濃度ソース領域、４３ｅ…高濃度ドレイン領域、４４…ゲート絶縁膜、４５…第１層間絶縁膜、４６，５１，５５，５８…中継層、４７，５２，５４，５６，５９…コンタクトホール、５３…第２層間絶縁膜、５７…容量電極、６１…第３層間絶縁膜、６２…蓄積容量、６３…誘電体膜、６４…容量分離膜、６５…スクライブライン、６６…短絡配線、７１ａ，７１ｂ…静電気保護回路、１００…電気光学装置用基板としてのマザー基板、２００…素子基板、３００…対向基板、９０１…液晶プロジェクター、９１１Ｒ，９１１Ｇ，９１１Ｂ…ライトバルブ、９１２…ランプユニット、９１３…ミラー、９１４…ダイクロイックミラー、９１５…入射レンズ、９１６…リレーレンズ、９１７…出射レンズ、９１８…リレーレンズ系、９１９…ダイクロイックプリズム、９２０…投射レンズ、９２１…スクリーン。
【特許請求の範囲】
【請求項１】
複数の電気光学装置が形成される電気光学装置用基板において、
前記複数の電気光学装置のうち一の電気光学装置は、
データ線駆動回路と、
走査線駆動回路と、
第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、
第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、
前記第１定電位配線に電気的に接続された第１静電気保護回路と、
前記第２定電位配線に電気的に接続された第２静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、
を備えたことを特徴とする電気光学装置用基板。
【請求項２】
請求項１に記載の電気光学装置用基板であって、
前記一の電気光学装置は、複数の配線層を有し、
前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることを特徴とする電気光学装置用基板。
【請求項３】
請求項１又は請求項２に記載の電気光学装置用基板であって、
前記一の電気光学装置は、
第３端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第２所定電位が供給される第３定電位配線と、
第４端子と前記走査線駆動回路とを電気的に接続し、前記第２所定電位が供給される第４定電位配線と、
前記第３定電位配線に電気的に接続された第３静電気保護回路と、
前記第４定電位配線に電気的に接続された第４静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第３端子及び前記第４端子とを電気的に接続する第２短絡配線と、
を備えたことを特徴とする電気光学装置用基板。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置用基板を用いて形成されることを特徴とする電気光学装置。
【請求項５】
複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、
前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、
データ線駆動回路と、
走査線駆動回路と、
第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、
第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、
前記第１定電位配線に電気的に接続された第１静電気保護回路と、
前記第２定電位配線に電気的に接続された第２静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を形成する工程と、
前記短絡配線を切断する工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１】
複数の電気光学装置が形成される電気光学装置用基板において、
前記複数の電気光学装置のうち一の電気光学装置は、
データ線駆動回路と、
走査線駆動回路と、
第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、
第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、
前記第１定電位配線に電気的に接続された第１静電気保護回路と、
前記第２定電位配線に電気的に接続された第２静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、
を備えたことを特徴とする電気光学装置用基板。
【請求項２】
請求項１に記載の電気光学装置用基板であって、
前記一の電気光学装置は、複数の配線層を有し、
前記短絡配線は、前記複数の配線層のうち前記基板に最も近い配線層で接続されていることを特徴とする電気光学装置用基板。
【請求項３】
請求項１又は請求項２に記載の電気光学装置用基板であって、
前記一の電気光学装置は、
第３端子と前記データ線駆動回路とを電気的に接続し、前記所定電位とは異なる第２所定電位が供給される第３定電位配線と、
第４端子と前記走査線駆動回路とを電気的に接続し、前記第２所定電位が供給される第４定電位配線と、
前記第３定電位配線に電気的に接続された第３静電気保護回路と、
前記第４定電位配線に電気的に接続された第４静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第３端子及び前記第４端子とを電気的に接続する第２短絡配線と、
を備えたことを特徴とする電気光学装置用基板。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置用基板を用いて形成されることを特徴とする電気光学装置。
【請求項５】
複数の電気光学装置が形成される電気光学装置用基板から電気光学装置を製造する製造方法において、
前記複数の電気光学装置のうち一の電気光学装置に対応する基板上に、
データ線駆動回路と、
走査線駆動回路と、
第１端子と前記データ線駆動回路とを電気的に接続し、所定電位が供給される第１定電位配線と、
第２端子と前記走査線駆動回路とを電気的に接続し、前記所定電位が供給される第２定電位配線と、
前記第１定電位配線に電気的に接続された第１静電気保護回路と、
前記第２定電位配線に電気的に接続された第２静電気保護回路と、
前記一の電気光学装置と隣り合う電気光学装置に跨って配置され、前記第１端子と前記第２端子とを電気的に接続する短絡配線と、を形成する工程と、
前記短絡配線を切断する工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２０８１７８（Ｐ２０１２−２０８１７８Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７１８４２（Ｐ２０１１−７１８４２）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]