トランジスターとその製造方法及び発光表示装置
【課題】 トランジスターの金属層間の静電気を防止できるようにしたトランジスターとその製造方法及び発光表示装置を提供する。
【解決手段】 上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，第１幅Ｗ１で形成される半導体層１５０と，少なくとも一つの第１金属層１５６と，上記第１金属層１５６と交差して第２幅Ｗ２で形成される第２金属層１５８とを有し，少なくとも上記半導体層１５０と上記第２金属層１５８が重畳される位置において，上記半導体層１５０の第１幅Ｗ１が，上記第２金属層１５８の第２幅Ｗ２より広いことを特徴とする。これによりソース／ドレイン金属層が半導体層の内側に位置するようになり，ゲート金属層にチップが発生しても静電気を防止することができる。
【解決手段】 上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，第１幅Ｗ１で形成される半導体層１５０と，少なくとも一つの第１金属層１５６と，上記第１金属層１５６と交差して第２幅Ｗ２で形成される第２金属層１５８とを有し，少なくとも上記半導体層１５０と上記第２金属層１５８が重畳される位置において，上記半導体層１５０の第１幅Ｗ１が，上記第２金属層１５８の第２幅Ｗ２より広いことを特徴とする。これによりソース／ドレイン金属層が半導体層の内側に位置するようになり，ゲート金属層にチップが発生しても静電気を防止することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，トランジスターとその製造方法及び発光表示装置に関し，特に，トランジスターの金属層間の静電気を防止できるようにしたトランジスターとその製造方法及び発光表示装置に関する。
【背景技術】
【０００２】
近年，陰極線管（Cathode Ray Tube）の短所である重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては，液晶表示装置（Liquid
Crystal Display），電界放出表示装置（Field Emission Display），プラズマディスプレーパネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。
【０００３】
平板表示装置のうち，発光表示装置は，電子と正孔の再結合で蛍光物質を発光させる自発光素子であり，材料及び構造によって無機物の発光層を含む無機発光表示装置と，有機物の発光層を含む有機発光表示装置とに大別される。この際，有機発光表示装置は，電界発光表示装置と呼ばれたりすることもある。
【０００４】
このような発光表示装置は，液晶表示装置のように別途の光源を必要とする受動型発光素子に比べて陰極線管のような速い応答速度を持つ長所を持っている。
【０００５】
図１は従来の発光表示装置の画素回路を示す図である。図１を参照すれば，一般の発光表示装置の画素１１は，走査線Ｓに走査信号が印加されるときに選択され，データ線Ｄに供給されるデータ信号に相応する光を発生するようになる。
【０００６】
このために，各画素１１は，データ線Ｄと走査線Ｓの交差領域において，第１電源ＶＤＤを供給する第１電源線ＶＤＤＬと，第１電源ＶＤＤより低い電圧レベルの第２電源ＶＳＳ（接地）との間に配置される有機発光素子ＯＬＥＤと，データ線Ｄと走査線Ｓに接続されて有機発光素子ＯＬＥＤを発光させるための画素回路４０と，を備えている。
【０００７】
有機発光素子ＯＬＥＤのアノード電極は，画素回路４０に接続され，カソード電極は，第２電源ＶＳＳに接続される。そして，有機発光素子ＯＬＥＤは，アノード電極とカソード電極との間に形成された発光層（Emitting Layer：EML），電子輸送層（Electron Transport Layer：ETL）及び正孔輸送層（Hole Transport Layer：HTL）を含む。また，有機発光素子ＯＬＥＤは，電子注入層（Electron Injection Layer：EIL）と正孔注入層（HoleInjection Layer：HIL）をさらに含むことができる。このような有機発光素子ＯＬＥＤでアノード電極とカソード電極との間に電圧を印加すればカソード電極から発生された電子は，電子注入層及び電子輸送層を介して発光層側に移動し，アノード電極から発生された正孔は，正孔注入層及び正孔輸送層を介して発光層側に移動する。これによって発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することによって光が発生するようになる。
【０００８】
画素回路４０は，第１電源ＶＤＤと有機発光素子ＯＬＥＤとの間に配置された駆動トランジスターＱ５と，Ｎ番目（但し，Ｎは正の整数）の走査線Ｓｎとデータ線Ｄに接続された第１トランジスターＱ１と，第１トランジスターＱ１と第１電源ＶＤＤ及び第Ｎ−１走査線Ｓｎ−１に接続された第２トランジスターＱ２と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のゲート電極とドレイン電極との間に接続された第３トランジスターＱ３と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のドレイン電極及び有機発光素子ＯＬＥＤのアノード電極との間に接続された第４トランジスターＱ４と，第１及び第２トランジスターＱ１，Ｑ２のそれぞれのドレイン電極に接続された第１ノードＮ１と第１電源ＶＤＤとの間に接続されたストレージキャパシティＣｓｔと，第１ノードＮ１と駆動トランジスターＱ５のゲート電極との間に接続された補償用キャパシティＣｖｔｈを備える。ここで，第１〜第３トランジスターＱ１，Ｑ２，Ｑ３と駆動トランジスターＱ５は，Ｐ型トランジスターであり，第４トランジスターＱ４はＮ型トランジスターである。
【０００９】
第１トランジスターＱ１のゲート電極は第Ｎ走査線Ｓｎに接続され，ソース電極はデータ線Ｄに接続され，ドレイン電極は第１ノードＮ１に接続される。このような第１トランジスターＱ１は，第Ｎ走査線Ｓｎに供給される走査信号に応答してデータ線Ｄからのデータ信号を第１ノードＮ１に供給する。
【００１０】
第２トランジスターＱ２のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は第１電源ＶＤＤに接続され，ドレイン電極は第２ノードＮ２に接続される。このような第２トランジスターＱ２は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して第１電源ＶＤＤからの電圧を第１ノードＮ１に供給する。
【００１１】
第３トランジスターＱ３のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は駆動トランジスターＱ５のゲート電極に接続され，駆動トランジスターＱ５の出力端であるドレイン電極は第２ノードＮ２に接続される。このような第３トランジスターＱ３は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して駆動トランジスターＱ５のゲート電極を第２ノードＮ２に接続させて駆動トランジスターＱ５をダイオード接続で連結させる。
【００１２】
ストレージキャパシティＣｓｔは，第Ｎ走査線Ｓｎに走査信号が供給されている間に，第１トランジスターＱ１を経由して，第１ノードＮ１上に供給されるデータ信号に対応される電圧を保存する。その後に第１トランジスターＱ１がオフされれば，駆動トランジスターＱ５のオン状態を一フレーム期間の間に維持させることになる。
【００１３】
補償用キャパシティＣｖｔｈは，第Ｎ−１走査線Ｓｎ−１に走査信号が供給されている間に，第１電源ＶＤＤを用いて駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する電圧を保存する。すなわち，補償用キャパシティＣｖｔｈは，第２及び第３トランジスターＱ２，Ｑ３がターンオンされている間に駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するための補償電圧を保存するようになる。
【００１４】
駆動トランジスターＱ５のゲート電極は第３トランジスターＱ３のソース電極と補償用キャパシティＣｖｔｈに接続され，ソース電極は第１電源ＶＤＤに接続され，ドレイン電極は第４トランジスターＱ４に接続される。このような駆動トランジスターＱ５は，自分のゲート電極に供給される電圧によって第１電源ＶＤＤから供給される自分のソース電極とドレイン電極間の電流を調節して第４トランジスターＱ４に供給する。
【００１５】
第４トランジスターＱ４のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は第２ノードＮ２に接続され，ドレイン電極は有機発光素子ＯＬＥＤのアノード電極に接続される。このような第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイレベルの走査信号によって駆動トランジスターＱ５から供給される電流を有機発光素子ＯＬＥＤに供給することによって有機発光素子ＯＬＥＤを発光させるようになる。一方，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１にローレベルの走査信号が供給されている間では，駆動トランジスターＱ５と有機発光素子ＯＬＥＤ間の電流パスを遮断する。
【００１６】
このような画素１１の駆動を，図２を参照して説明すれば，次の通りである。図２は発光素子を発光させるための波形を示す波形図である。
【００１７】
図２において期間Ｔ１では，第Ｎ−１走査線Ｓｎ−１にロー状態の走査信号ＳＳが供給されると同時に，第Ｎ走査線Ｓｎにハイ状態の走査信号ＳＳが供給されている。このとき第２及び第３トランジスターＱ２，Ｑ３がターンオンされ，第１トランジスターＱ１はオフ状態となる。第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるロー状態の走査信号によりターンオフされる。従って駆動トランジスターＱ５は，第３トランジスターＱ３のターンオンによりダイオード機能を行うようになって，駆動トランジスターＱ５のゲート−ソース間電圧は，自分の閾値電圧Ｖｔｈとなるときまで変化するようになる。これによって補償用キャパシティＣｖｔｈは，駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する補償電圧を保存するようになる。
【００１８】
次の期間Ｔ２では，第Ｎ−１走査線Ｓｎ−１にハイ状態の走査信号ＳＳが供給されると同時に，第Ｎ走査線Ｓｎにロー状態の走査信号ＳＳが供給される。このとき第２及び第３トランジスターＱ２，Ｑ３がターンオフされ，第１トランジスターＱ１がターンオンされる。これによって，データ線Ｄに供給されるデータ信号は，第１トランジスターＱ１を経由して第１ノードＮ１に供給される。これによって駆動トランジスターＱ５のゲート電極には，第１ノードＮ１の電圧の変動値（Ｖｄａｔａ−ＶＤＤ）と補償用キャパシティＣｖｔｈに保存された補償電圧が加えた電圧が供給される。この際，ストレージキャパシティＣｓｔは第１ノードＮ１の電圧変動値を保存するようになる。このような期間Ｔ２で駆動トランジスターＱ５のゲート−ソース電圧Ｖｇｓは，次の式１の通りである。
［式１］ Ｖｇｓ＝Ｖｔｈ＋Ｖｄａｔａ−ＶＤＤ
ここで，ＶＤＤは供給電圧，Ｖｄａｔａはデータ信号，Ｖｔｈは駆動ＴＦＴ（ＤＴ）の閾値電圧である。
【００１９】
また期間Ｔ２で，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイ状態の走査信号ＳＳによりターンオンされる。この際，駆動トランジスターＱ５は，第１ノードＮ１の電圧変動値と補償用キャパシティＣｖｔｈに保存された補償電圧が加えた電圧によりターンオンされて，補償されたデータ信号に相応する電流を第４トランジスターＱ４に供給する。したがって，有機発光素子ＯＬＥＤは，第４トランジスターＱ４を経由して駆動トランジスターＱ５から供給される電流により発光して画像を表示するようになる。
【００２０】
次に，第Ｎ走査線Ｓｎにハイ状態の走査信号ＳＳが供給される期間Ｔ２以後では，ストレージキャパシティＣｓｔに保存されたデータ信号に対応される電圧により，駆動トランジスターＱ５のオン（ＯＮ）状態が維持される。これにより，有機発光素子ＯＬＥＤは，１フレーム期間の間に発光して画像を表示するようになる。
【００２１】
このような従来の発光表示装置は，補償用キャパシティＣｖｔｈと第２及び第３トランジスターＱ２，Ｑ３を用いて各画素１１に形成される駆動トランジスターＱ５の閾値電圧Ｖｔｈが互いに異なっても，駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償する。従って有機発光素子ＯＬＥＤに供給される電流は一定となり，画素１１の輝度を均一にすることができる。
【００２２】
一方，一般の発光表示装置は，製造工程のばらつきにより生じるトランジスターの閾値電圧Ｖｔｈの偏差，特に，駆動トランジスターＱ５の閾値電圧Ｖｔｈの偏差による各画素１１間の輝度ばらつき現象が発生するようになる。このため，従来の発光表示装置の各画素１１は，上述のように補償用キャパシティＣｖｔｈ及び第２〜第４トランジスターＱ２，Ｑ３，Ｑ４を用いて，駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するようになる。すると，従来の発光表示装置は，各画素１１ごとに５つのトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５と２つのキャパシティＣｖｔｈ，Ｃｓｔを含むようになるので，開口率が減少するという問題がある。
【００２３】
さらに，図３は画素回路を説明する平面図，図４は図３に示すＡ部分の拡大図，図５は図４に示すＶ−Ｖ′線の切断面をＳＥＭ（Scanning Electron Microscopy）で撮影した写真，図６は半導体層とゲート金属層間の静電気によるゲート絶縁膜の破壊をＳＥＭで撮影した写真である。
【００２４】
図３に示すように，従来の発光表示装置は，各画素１１に形成される走査線Ｓｎ，データ線Ｄ，第１電源線ＶＤＤＬ及びトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５のソース／ドレイン電極の一部を重畳させて形成することによって，各画素１１の開口率を広げている。このような従来の発光表示装置は，信号線等を重畳させて形成して開口率を増加させることができる反面，信号線等が重畳される部分で静電気が発生するという問題点がある。
【００２５】
具体的に説明すれば，図４及び図５に示すように，トランジスターの半導体層５０をポリシリコンで形成する場合に，ポリシリコンはグレーン境界（grain boundary）の構造が不均一であるため，その表面にチップ５２（Ｔｉｐ）が形成される。このため，エッチングの際に，エッジテーパが不均一に形成される。これによって，半導体層５０上に形成されるゲート絶縁膜５４及びゲート金属層５６も，やはり不均一に形成される。特に，半導体層５０のグレーン境界によってエッジ部分に形成されたチップ５２によって，ゲート金属層５６にもチップ（Ｔｉｐ）が形成されるようになる。
【００２６】
また，従来の発光表示装置の各画素１１でゲート金属層５６（第１金属層）は，半導体層５０と重畳される部分でベンディング部５９が形成される。すなわち，半導体層５０とゲート金属層５６の重畳部分でゲート金属層５６の線幅が異なることになる。これによって半導体層５０のエッジ部がソース／ドレイン金属層５８に重畳されるように形成される場合，半導体層５０のチップ５２によってゲート金属層５６にチップが発生し，ゲート金属層５６のエッジ部に電流が集中して，ソース／ドレイン金属層５８の間で静電気が発生するようになる。したがって，従来の発光表示装置ではゲート金属層５６とソース／ドレイン金属層５８の間の静電気によって，図６に示すように，ソース／ドレイン金属層５８とゲート金属層５６間の絶縁膜５７が破壊される現象が発生する場合がある。
【００２７】
従来公知な技術の例としては，下記特許文献１には，活動的マトリックスパネル機器が開示されている。特許文献２には，横電界方式液晶表示装置用アレイ基板とその製造方法が開示されている。特許文献３には，“Method of manufacturing a semiconductor device（半導体素子の製造方法）”が開示されている。
【特許文献１】特開平０７−１８１５１８号公報
【特許文献２】大韓民国特許公開第２００２−００５４４３３号明細書
【特許文献３】米国特許出願公開第２００３／０２１１７１９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明の目的は，トランジスターの金属層間の静電気を防止できるようにしたトランジスターとその製造方法及び発光表示装置を提供することにある。
【課題を解決するための手段】
【００２９】
上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，第１幅で形成される半導体層と，少なくとも一つの第１金属層と，上記第１金属層と交差して第２幅で形成される第２金属層とを有し，発光素子を発光させるための少なくとも一つのトランジスターと；上記第１金属層と上記第２金属層の交差領域に隣接するように形成される発光素子と；を有する画素回路を備えた発光表示装置において：少なくとも上記半導体層と上記第２金属層が重畳される位置において，上記半導体層の第１幅が，上記第２金属層の第２幅より広いことを特徴とする。
【００３０】
上記半導体層と上記第１金属層の重畳部分において，上記第１金属層の線幅が一定に維持されていてもよい。
【００３１】
上記トランジスターは：上記半導体層と上記第１金属層の間に形成される第１絶縁層と；上記第１金属層と上記第２金属層の間に形成される第２絶縁層と；をさらに含むことでよい。
【００３２】
上記第１金属層は，上記ゲート金属層であってもよい。また，上記第２金属層は，上記ソース／ドレイン金属層であってもよい。
【００３３】
上記画素回路は：上記第１金属層で形成された電源線と上記発光素子との間に接続される駆動トランジスターと；第１端子が第１ノードに接続され，第２端子が上記駆動トランジスターのゲート端子に接続された第１キャパシティと；上記第１金属層で形成された第１走査線に供給される第１走査信号により制御され，上記第２金属層で形成されたデータ線と上記第１ノードに接続された第１トランジスターと；上記第１金属層で形成された第２走査線に供給される第２走査信号により制御され，上記第１ノードと上記電源線との間に接続された第２トランジスターと；上記第２走査信号により制御され，上記駆動トランジスターのゲートと上記駆動トランジスターの出力端である第２ノードに接続された第３トランジスターと；上記第２走査信号により制御され，上記第２ノードと上記発光素子のアノード電極に接続された第４トランジスターと；上記第１ノードと上記電源線との間に接続された第２キャパシティと；を含むことができる。
【００３４】
上記第４トランジスターは，上記第３トランジスターとＰ型もしくはＮ型のタイプが異なることでもよい。
【００３５】
本発明に係るトランジスターの代表的な構成は，基板上に第１幅で形成される半導体層と；上記半導体層を覆うように形成される第１絶縁層と；上記第１絶縁層上に上記半導体層と重畳されるように形成されるゲート金属層と；上記ゲート金属層を覆うように形成される第２絶縁層と；上記第２絶縁層上に上記第１幅より狭い第２幅で形成され，上記第１幅内で重畳されるソース／ドレイン金属層と；を備えることを特徴とする。
【００３６】
上記半導体層と上記ゲート金属層の重畳部分において，上記ゲート金属層の線幅が一定に維持されていてもよい。
【００３７】
本発明に係るトランジスターの製造方法の代表的な構成は，基板上に第１幅を持つ半導体層を形成するステップと；上記半導体層を覆うように第１絶縁層を形成するステップと；上記第１絶縁層上に上記半導体層と重畳されるようにゲート金属層を形成するステップと；上記ゲート金属層を覆うように第２絶縁層を形成するステップと；上記第１幅内で重畳されるように上記第２絶縁層上に上記第１幅より狭い第２幅を持つソース／ドレイン金属層を形成するステップと；を含むことを特徴とする。
【００３８】
上記半導体層と上記ゲート金属層の重畳部分において，上記ゲート金属層の線幅が一定に維持されることでよい。
【発明の効果】
【００３９】
本発明の実施形態による発光表示装置は，ソース／ドレイン金属層とゲート金属層の交差領域に形成されるトランジスターの半導体層の幅をソース／ドレイン金属層の幅より広く形成することによって，ソース／ドレイン金属層が半導体層の内側に位置するようになる。これにより，半導体層のグレーンとパターンエッジでのチップによってゲート金属層にチップが発生しても，ソース／ドレイン金属層と重畳する部分が生じないため，ゲート金属層とソース／ドレイン金属層間での静電気を防止することができる。
【発明を実施するための最良の形態】
【００４０】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００４１】
図７は本実施形態に係る発光表示装置を示す平面図，図８は図７のＢ部分の拡大図である。
【００４２】
図７及び図８を参照すれば，本実施形態による発光表示装置は，有機発光素子ＯＬＥＤと，第１金属層で形成された第Ｎ走査線Ｓｎと第２金属層で形成されたデータ線Ｄに接続された第１トランジスターＱ１と，第２金属層で形成され電源線ＶＤＤＬと有機発光素子ＯＬＥＤとの間に接続された駆動トランジスターＱ５と，第１トランジスターＱ１と第２金属層で形成された第１電源線ＶＤＤＬ及び第Ｎ−１走査線Ｓｎ−１に接続された第２トランジスターＱ２と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のゲート電極とドレイン電極との間に接続された第３トランジスターＱ３と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のドレイン電極及び有機発光素子ＯＬＥＤのアノード電極との間に接続された第４トランジスターＱ４と，第１及び第２トランジスターＱ１，Ｑ２それぞれのドレイン電極に接続された第１ノードＮ１と第１電源線ＶＤＤＬとの間に接続されたストレージキャパシティＣｓｔ（第２キャパシティ）と，第１ノードＮ１と駆動トランジスターＱ５のゲート電極との間に接続された補償用キャパシティＣｖｔｈ（第１キャパシティ）と，を備える。ここで，第１〜第３トランジスターＱ１，Ｑ２，Ｑ３と駆動トランジスターＱ５は，Ｐ型トランジスターであり，第４トランジスターＱ４は，Ｎ型トランジスターである。
【００４３】
このような本実施形態による発光表示装置において各トランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５は，第２金属層の幅より広い幅で形成された半導体層１５０を含む。ここで，第１金属層は，トランジスターのゲート電極と同じ材質であり，第２金属層は，トランジスターのソース／ドレイン電極と同じ材質である。
【００４４】
第１トランジスターＱ１のゲート電極は，第Ｎ走査線Ｓｎに接続され，ソース電極は，コンタクトホールを介してデータ線Ｄに接続されるとともに，ドレイン電極は，コンタクトホールを介して第１ノードＮ１に接続される。このような第１トランジスターＱ１は，第Ｎ走査線Ｓｎに供給される走査信号に応答してデータ線Ｄからのデータ信号を第１ノードＮ１に供給する。
【００４５】
第２トランジスターＱ２のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，コンタクトホールを介して第１電源線ＶＤＤＬに接続されるとともにドレイン電極は，コンタクトホールを介して第２ノードＮ２に接続される。このような第２トランジスターＱ２は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して第１電源線ＶＤＤＬからの電圧を第１ノードＮ１に供給する。
【００４６】
第３トランジスターＱ３のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，駆動トランジスターＱ５のゲート電極に接続されるとともにドレイン電極，すなわち駆動トランジスターＱ５の出力端は第２ノードＮ２に接続される。このような第３トランジスターＱ３は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して駆動トランジスターＱ５のゲート電極を第２ノードＮ２に接続させて駆動トランジスターＱ５をダイオード接続で連結させる。
【００４７】
ストレージキャパシティＣｓｔは，第Ｎ走査線Ｓｎに走査信号が供給されている間に第１トランジスターＱ１を経由して第１ノードＮ１に供給されるデータ信号に対応される電圧を保存した後に，第１トランジスターＱ１がオフされれば駆動トランジスターＱ５のオン状態を一フレーム期間の間に維持させるようになる。
【００４８】
補償用キャパシティＣｖｔｈは，第Ｎ−１走査線Ｓｎ−１に走査信号が供給されている間に第１電源線ＶＤＤＬから電圧を用いて駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する電圧を保存する。すなわち，補償用キャパシティＣｖｔｈは，第２及び第３トランジスターＱ２，Ｑ３がターンオンされている間に駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するための補償電圧を保存するようになる。
【００４９】
駆動トランジスターＱ５のゲート電極は，第３トランジスターＱ３のソース電極と補償用キャパシティＣｖｔｈに接続され，ソース電極は，第１電源線ＶＤＤＬに接続されるとともに，ドレイン電極は，第４トランジスターＱ４に接続される。このような駆動トランジスターＱ５は，自分のゲート電極に供給される電圧によって第１電源線ＶＤＤＬから供給される自分のソース電極とドレイン電極間の電流を調節して第４トランジスターＱ４に供給する。
【００５０】
第４トランジスターＱ４のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，第２ノードＮ２に接続されるとともに，ドレイン電極は，有機発光素子ＯＬＥＤのアノード電極に接続される。このような第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイレバルの走査信号によって駆動トランジスターＱ５から供給される電流を有機発光素子ＯＬＥＤに供給することによって有機発光素子ＯＬＥＤを発光させるようになる。また，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１にローレベルの走査信号が供給されている間では駆動トランジスターＱ５と有機発光素子ＯＬＥＤ間の電流パスを遮断する。
【００５１】
有機発光素子ＯＬＥＤのアノード電極は，第４トランジスターＱ４のドレイン電極に接続され，カソード電極は，不図示の第２電源線に接続される。そして有機発光素子ＯＬＥＤは，アノード電極とカソード電極との間に形成された発光層（Emitting Layer：EML），電子輸送層（Electron Transport Layer：ETL）及び正孔輸送層（Hole Transport Layer：HTL）を含む。また，有機発光素子ＯＬＥＤは，電子注入層（Electron Injection Layer：EIL）と正孔注入層（Hole Injection Layer：HIL）をさらに含むことができる。このような有機発光素子ＯＬＥＤでアノード電極とカソード電極間に電圧を印加すればカソード電極から発生された電子は，電子注入層及び電子輸送層を介して発光層側に移動し，アノード電極から発生された正孔は正孔注入層及び正孔輸送層を介して発光層側に移動する。これによって発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することにより光が発生するようになる。
【００５２】
このような本実施形態による発光表示装置は，補償用キャパシティＣｖｔｈと第２及び第３トランジスターＱ２，Ｑ３と，を用いて各画素に形成される駆動トランジスターＱ５の閾値電圧Ｖｔｈが互いに異なっても駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償することによって有機発光素子ＯＬＥＤに供給される電流を一定にして画素の位置による輝度を均一にすることができる。
【００５３】
図９は，図８に示すＩＸ−ＩＸ′線の切断面をＳＥＭで撮影した写真である。図８及び図９を参照すれば，本実施形態による発光表示装置の各画素で第１金属層１５６と第２金属層１５８の交差領域に形成される第１トランジスターＱ１の半導体層１５０は，第２金属層１５８の線幅より広い幅で形成される。また，本実施形態による発光表示装置の各画素で第１金属層１５６は，半導体層１５０と重畳される部分でバンディングされないように形成される。すなわち，半導体層１５０と第１金属層１５６の重畳部分で第１金属層１５６の線幅は，変化せず一定に維持される。
【００５４】
図１０ａ〜図１０ｃを参照してこれを詳細に説明すれば，次の通りである。ここで，図１０ａ〜図１０ｃは，図８に示すＸ−Ｘ′線に沿って切断した断面図であって，トランジスターの製造方法を段階的に示す断面図である。
【００５５】
まず，図１０ａに示すように，基板１００上にバッファー層１０２のような第１絶縁層を形成する。この際，バッファー層１０２は，酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）などが単層で形成されることができ，酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）が二重層で形成されうる。
【００５６】
次に，図１０ｂに示すように，バッファー層１０上に非晶質シリコンを蒸着して結晶化過程を経て半導体層１５０を形成した後に，ゲート絶縁膜１５４のような第２絶縁層を形成する。この際，第２絶縁層は，シリコン窒化物またはシリコン酸化物などが単層で形成されることができ，酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）などが二重層で形成されうる。
【００５７】
次に，図１０ｃに示すように，半導体層１５０上に第１金属層１５６，すなわちゲート金属層を蒸着して形成するようになる。この際，ゲート金属層（第１金属層１５６）は，半導体層１５０に所定領域に重畳されるように形成され，ゲート金属層（第１金属層１５６）は，ＴＦＴ のオン／オフ信号を印加する走査線Ｓと連結する。この際，ゲート金属層（第１金属層１５６）と半導体層１５０の重畳部分でゲート金属層（第１金属層１５６）の線幅は，変化せず一定に維持になるように形成される。
【００５８】
次に，基板１００上にイオンをドーピングして半導体層１５０のソース領域とドレイン領域にイオンをドーピングするようになる。これによって半導体層１５０には，ソース領域とドレイン領域との間にチャンネルが形成される。
【００５９】
次に，基板１００上にゲート金属層（第１金属層１５６）を覆うように層間絶縁膜１５７（inter-insulator）のような第３絶縁層を形成する。そして，第３絶縁層上に半導体層１５０の第１幅Ｗ１より狭い第２幅Ｗ２を持つように第２金属層１５８，すなわちソース／ドレイン金属層（第２金属層１５８）を形成する。この際，ソース／ドレイン金属層（第２金属層１５８）は，第１幅Ｗ１の内で重畳されるように形成される。
【００６０】
そして，基板１００上にソース／ドレイン金属層（第２金属層１５８）を覆うように第４絶縁層１６０を形成するようになる。
【００６１】
これによって本実施形態による発光表示装置は，ゲート金属層（第１金属層１５６）とソース／ドレイン金属層（第２金属層１５８）の交差領域で半導体層１５０の第１幅Ｗ１をソース／ドレイン金属層（第２金属層１５８）の第２幅Ｗ２より広く形成することによって，ソース／ドレイン金属層（第２金属層１５８）が半導体層１５０の内側に位置するようになる。これによって本実施形態においては，半導体層１５０のグレーンとパターンエッジでのチップ（Ｔｉｐ）により発生されるゲート金属層（第１金属層１５６）のチップがソース／ドレイン金属層（第２金属層１５８）との重畳部分にないので，ゲート金属層（第１金属層１５６）とソース／ドレイン金属層（第２金属層１５８）間での静電気を防止できる。
【００６２】
一方，本実施形態による発光表示装置で各画素の有機発光素子ＯＬＥＤを発光させるための画素回路は，少なくとも二つのトランジスターと少なくとも一つのキャパシティを含むようになる。この際，各トランジスターの半導体層の幅は，ソース／ドレイン金属層の幅より広く形成され，ゲート金属層と半導体層の重畳部分でゲート金属層の線幅は，変化せず一定に維持されるように形成される。
【００６３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００６４】
本発明は，トランジスターとその製造方法及び発光表示装置として利用することができる。
【図面の簡単な説明】
【００６５】
【図１】従来の発光表示装置の画素回路を示す図である。
【図２】発光素子を発光させるための波形を示す波形図である。
【図３】画素回路を説明する平面図である。
【図４】図３に示すＡ部分の拡大図である。
【図５】図４に示すＶ−Ｖ′線の切断面をＳＥＭで撮影した写真である。
【図６】半導体層とゲート金属層間の静電気によるゲート絶縁膜の破壊をＳＥＭで撮影した写真である。
【図７】本実施形態に係る発光表示装置を示す平面図である。
【図８】図７のＢ部分の拡大図である。
【図９】図８に示すＩＸ−ＩＸ′線の切断面をＳＥＭで撮影した写真である。
【図１０ａ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【図１０ｂ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【図１０ｃ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【符号の説明】
【００６６】
Ｃｓｔ …ストレージキャパシティ
Ｃｖｔｈ …補償用キャパシティ
Ｄ …データ線
Ｎ１，Ｎ２ …第１，第２ノード
ＯＬＥＤ …有機発光素子
Ｑ１〜Ｑ４ …第１〜第４トランジスター
Ｑ５ …駆動トランジスター
Ｓ …走査線
ＳＳ …走査信号
Ｓｎ …第Ｎ走査線
ＶＤＤ …第１電源
ＶＤＤＬ …電源線
ＶＳＳ …第２電源
Ｖｔｈ …閾値電圧
Ｗ１，Ｗ２ …第１，第２幅
１０ …バッファー層
１１ …画素
４０ …画素回路
５０ …半導体層
５２ …チップ
５４ …ゲート絶縁膜
５６ …ゲート金属層
５７ …絶縁膜
５８ …ソース／ドレイン金属層
５９ …ベンディング部
１００ …基板
１０２ …バッファー層
１５０ …半導体層
１５４ …ゲート絶縁膜
１５６ …第１金属層
１５７ …層間絶縁膜
１５８ …第２金属層
１６０ …第４絶縁層
【技術分野】
【０００１】
本発明は，トランジスターとその製造方法及び発光表示装置に関し，特に，トランジスターの金属層間の静電気を防止できるようにしたトランジスターとその製造方法及び発光表示装置に関する。
【背景技術】
【０００２】
近年，陰極線管（Cathode Ray Tube）の短所である重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては，液晶表示装置（Liquid
Crystal Display），電界放出表示装置（Field Emission Display），プラズマディスプレーパネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。
【０００３】
平板表示装置のうち，発光表示装置は，電子と正孔の再結合で蛍光物質を発光させる自発光素子であり，材料及び構造によって無機物の発光層を含む無機発光表示装置と，有機物の発光層を含む有機発光表示装置とに大別される。この際，有機発光表示装置は，電界発光表示装置と呼ばれたりすることもある。
【０００４】
このような発光表示装置は，液晶表示装置のように別途の光源を必要とする受動型発光素子に比べて陰極線管のような速い応答速度を持つ長所を持っている。
【０００５】
図１は従来の発光表示装置の画素回路を示す図である。図１を参照すれば，一般の発光表示装置の画素１１は，走査線Ｓに走査信号が印加されるときに選択され，データ線Ｄに供給されるデータ信号に相応する光を発生するようになる。
【０００６】
このために，各画素１１は，データ線Ｄと走査線Ｓの交差領域において，第１電源ＶＤＤを供給する第１電源線ＶＤＤＬと，第１電源ＶＤＤより低い電圧レベルの第２電源ＶＳＳ（接地）との間に配置される有機発光素子ＯＬＥＤと，データ線Ｄと走査線Ｓに接続されて有機発光素子ＯＬＥＤを発光させるための画素回路４０と，を備えている。
【０００７】
有機発光素子ＯＬＥＤのアノード電極は，画素回路４０に接続され，カソード電極は，第２電源ＶＳＳに接続される。そして，有機発光素子ＯＬＥＤは，アノード電極とカソード電極との間に形成された発光層（Emitting Layer：EML），電子輸送層（Electron Transport Layer：ETL）及び正孔輸送層（Hole Transport Layer：HTL）を含む。また，有機発光素子ＯＬＥＤは，電子注入層（Electron Injection Layer：EIL）と正孔注入層（HoleInjection Layer：HIL）をさらに含むことができる。このような有機発光素子ＯＬＥＤでアノード電極とカソード電極との間に電圧を印加すればカソード電極から発生された電子は，電子注入層及び電子輸送層を介して発光層側に移動し，アノード電極から発生された正孔は，正孔注入層及び正孔輸送層を介して発光層側に移動する。これによって発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することによって光が発生するようになる。
【０００８】
画素回路４０は，第１電源ＶＤＤと有機発光素子ＯＬＥＤとの間に配置された駆動トランジスターＱ５と，Ｎ番目（但し，Ｎは正の整数）の走査線Ｓｎとデータ線Ｄに接続された第１トランジスターＱ１と，第１トランジスターＱ１と第１電源ＶＤＤ及び第Ｎ−１走査線Ｓｎ−１に接続された第２トランジスターＱ２と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のゲート電極とドレイン電極との間に接続された第３トランジスターＱ３と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のドレイン電極及び有機発光素子ＯＬＥＤのアノード電極との間に接続された第４トランジスターＱ４と，第１及び第２トランジスターＱ１，Ｑ２のそれぞれのドレイン電極に接続された第１ノードＮ１と第１電源ＶＤＤとの間に接続されたストレージキャパシティＣｓｔと，第１ノードＮ１と駆動トランジスターＱ５のゲート電極との間に接続された補償用キャパシティＣｖｔｈを備える。ここで，第１〜第３トランジスターＱ１，Ｑ２，Ｑ３と駆動トランジスターＱ５は，Ｐ型トランジスターであり，第４トランジスターＱ４はＮ型トランジスターである。
【０００９】
第１トランジスターＱ１のゲート電極は第Ｎ走査線Ｓｎに接続され，ソース電極はデータ線Ｄに接続され，ドレイン電極は第１ノードＮ１に接続される。このような第１トランジスターＱ１は，第Ｎ走査線Ｓｎに供給される走査信号に応答してデータ線Ｄからのデータ信号を第１ノードＮ１に供給する。
【００１０】
第２トランジスターＱ２のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は第１電源ＶＤＤに接続され，ドレイン電極は第２ノードＮ２に接続される。このような第２トランジスターＱ２は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して第１電源ＶＤＤからの電圧を第１ノードＮ１に供給する。
【００１１】
第３トランジスターＱ３のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は駆動トランジスターＱ５のゲート電極に接続され，駆動トランジスターＱ５の出力端であるドレイン電極は第２ノードＮ２に接続される。このような第３トランジスターＱ３は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して駆動トランジスターＱ５のゲート電極を第２ノードＮ２に接続させて駆動トランジスターＱ５をダイオード接続で連結させる。
【００１２】
ストレージキャパシティＣｓｔは，第Ｎ走査線Ｓｎに走査信号が供給されている間に，第１トランジスターＱ１を経由して，第１ノードＮ１上に供給されるデータ信号に対応される電圧を保存する。その後に第１トランジスターＱ１がオフされれば，駆動トランジスターＱ５のオン状態を一フレーム期間の間に維持させることになる。
【００１３】
補償用キャパシティＣｖｔｈは，第Ｎ−１走査線Ｓｎ−１に走査信号が供給されている間に，第１電源ＶＤＤを用いて駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する電圧を保存する。すなわち，補償用キャパシティＣｖｔｈは，第２及び第３トランジスターＱ２，Ｑ３がターンオンされている間に駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するための補償電圧を保存するようになる。
【００１４】
駆動トランジスターＱ５のゲート電極は第３トランジスターＱ３のソース電極と補償用キャパシティＣｖｔｈに接続され，ソース電極は第１電源ＶＤＤに接続され，ドレイン電極は第４トランジスターＱ４に接続される。このような駆動トランジスターＱ５は，自分のゲート電極に供給される電圧によって第１電源ＶＤＤから供給される自分のソース電極とドレイン電極間の電流を調節して第４トランジスターＱ４に供給する。
【００１５】
第４トランジスターＱ４のゲート電極は第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は第２ノードＮ２に接続され，ドレイン電極は有機発光素子ＯＬＥＤのアノード電極に接続される。このような第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイレベルの走査信号によって駆動トランジスターＱ５から供給される電流を有機発光素子ＯＬＥＤに供給することによって有機発光素子ＯＬＥＤを発光させるようになる。一方，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１にローレベルの走査信号が供給されている間では，駆動トランジスターＱ５と有機発光素子ＯＬＥＤ間の電流パスを遮断する。
【００１６】
このような画素１１の駆動を，図２を参照して説明すれば，次の通りである。図２は発光素子を発光させるための波形を示す波形図である。
【００１７】
図２において期間Ｔ１では，第Ｎ−１走査線Ｓｎ−１にロー状態の走査信号ＳＳが供給されると同時に，第Ｎ走査線Ｓｎにハイ状態の走査信号ＳＳが供給されている。このとき第２及び第３トランジスターＱ２，Ｑ３がターンオンされ，第１トランジスターＱ１はオフ状態となる。第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるロー状態の走査信号によりターンオフされる。従って駆動トランジスターＱ５は，第３トランジスターＱ３のターンオンによりダイオード機能を行うようになって，駆動トランジスターＱ５のゲート−ソース間電圧は，自分の閾値電圧Ｖｔｈとなるときまで変化するようになる。これによって補償用キャパシティＣｖｔｈは，駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する補償電圧を保存するようになる。
【００１８】
次の期間Ｔ２では，第Ｎ−１走査線Ｓｎ−１にハイ状態の走査信号ＳＳが供給されると同時に，第Ｎ走査線Ｓｎにロー状態の走査信号ＳＳが供給される。このとき第２及び第３トランジスターＱ２，Ｑ３がターンオフされ，第１トランジスターＱ１がターンオンされる。これによって，データ線Ｄに供給されるデータ信号は，第１トランジスターＱ１を経由して第１ノードＮ１に供給される。これによって駆動トランジスターＱ５のゲート電極には，第１ノードＮ１の電圧の変動値（Ｖｄａｔａ−ＶＤＤ）と補償用キャパシティＣｖｔｈに保存された補償電圧が加えた電圧が供給される。この際，ストレージキャパシティＣｓｔは第１ノードＮ１の電圧変動値を保存するようになる。このような期間Ｔ２で駆動トランジスターＱ５のゲート−ソース電圧Ｖｇｓは，次の式１の通りである。
［式１］ Ｖｇｓ＝Ｖｔｈ＋Ｖｄａｔａ−ＶＤＤ
ここで，ＶＤＤは供給電圧，Ｖｄａｔａはデータ信号，Ｖｔｈは駆動ＴＦＴ（ＤＴ）の閾値電圧である。
【００１９】
また期間Ｔ２で，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイ状態の走査信号ＳＳによりターンオンされる。この際，駆動トランジスターＱ５は，第１ノードＮ１の電圧変動値と補償用キャパシティＣｖｔｈに保存された補償電圧が加えた電圧によりターンオンされて，補償されたデータ信号に相応する電流を第４トランジスターＱ４に供給する。したがって，有機発光素子ＯＬＥＤは，第４トランジスターＱ４を経由して駆動トランジスターＱ５から供給される電流により発光して画像を表示するようになる。
【００２０】
次に，第Ｎ走査線Ｓｎにハイ状態の走査信号ＳＳが供給される期間Ｔ２以後では，ストレージキャパシティＣｓｔに保存されたデータ信号に対応される電圧により，駆動トランジスターＱ５のオン（ＯＮ）状態が維持される。これにより，有機発光素子ＯＬＥＤは，１フレーム期間の間に発光して画像を表示するようになる。
【００２１】
このような従来の発光表示装置は，補償用キャパシティＣｖｔｈと第２及び第３トランジスターＱ２，Ｑ３を用いて各画素１１に形成される駆動トランジスターＱ５の閾値電圧Ｖｔｈが互いに異なっても，駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償する。従って有機発光素子ＯＬＥＤに供給される電流は一定となり，画素１１の輝度を均一にすることができる。
【００２２】
一方，一般の発光表示装置は，製造工程のばらつきにより生じるトランジスターの閾値電圧Ｖｔｈの偏差，特に，駆動トランジスターＱ５の閾値電圧Ｖｔｈの偏差による各画素１１間の輝度ばらつき現象が発生するようになる。このため，従来の発光表示装置の各画素１１は，上述のように補償用キャパシティＣｖｔｈ及び第２〜第４トランジスターＱ２，Ｑ３，Ｑ４を用いて，駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するようになる。すると，従来の発光表示装置は，各画素１１ごとに５つのトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５と２つのキャパシティＣｖｔｈ，Ｃｓｔを含むようになるので，開口率が減少するという問題がある。
【００２３】
さらに，図３は画素回路を説明する平面図，図４は図３に示すＡ部分の拡大図，図５は図４に示すＶ−Ｖ′線の切断面をＳＥＭ（Scanning Electron Microscopy）で撮影した写真，図６は半導体層とゲート金属層間の静電気によるゲート絶縁膜の破壊をＳＥＭで撮影した写真である。
【００２４】
図３に示すように，従来の発光表示装置は，各画素１１に形成される走査線Ｓｎ，データ線Ｄ，第１電源線ＶＤＤＬ及びトランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５のソース／ドレイン電極の一部を重畳させて形成することによって，各画素１１の開口率を広げている。このような従来の発光表示装置は，信号線等を重畳させて形成して開口率を増加させることができる反面，信号線等が重畳される部分で静電気が発生するという問題点がある。
【００２５】
具体的に説明すれば，図４及び図５に示すように，トランジスターの半導体層５０をポリシリコンで形成する場合に，ポリシリコンはグレーン境界（grain boundary）の構造が不均一であるため，その表面にチップ５２（Ｔｉｐ）が形成される。このため，エッチングの際に，エッジテーパが不均一に形成される。これによって，半導体層５０上に形成されるゲート絶縁膜５４及びゲート金属層５６も，やはり不均一に形成される。特に，半導体層５０のグレーン境界によってエッジ部分に形成されたチップ５２によって，ゲート金属層５６にもチップ（Ｔｉｐ）が形成されるようになる。
【００２６】
また，従来の発光表示装置の各画素１１でゲート金属層５６（第１金属層）は，半導体層５０と重畳される部分でベンディング部５９が形成される。すなわち，半導体層５０とゲート金属層５６の重畳部分でゲート金属層５６の線幅が異なることになる。これによって半導体層５０のエッジ部がソース／ドレイン金属層５８に重畳されるように形成される場合，半導体層５０のチップ５２によってゲート金属層５６にチップが発生し，ゲート金属層５６のエッジ部に電流が集中して，ソース／ドレイン金属層５８の間で静電気が発生するようになる。したがって，従来の発光表示装置ではゲート金属層５６とソース／ドレイン金属層５８の間の静電気によって，図６に示すように，ソース／ドレイン金属層５８とゲート金属層５６間の絶縁膜５７が破壊される現象が発生する場合がある。
【００２７】
従来公知な技術の例としては，下記特許文献１には，活動的マトリックスパネル機器が開示されている。特許文献２には，横電界方式液晶表示装置用アレイ基板とその製造方法が開示されている。特許文献３には，“Method of manufacturing a semiconductor device（半導体素子の製造方法）”が開示されている。
【特許文献１】特開平０７−１８１５１８号公報
【特許文献２】大韓民国特許公開第２００２−００５４４３３号明細書
【特許文献３】米国特許出願公開第２００３／０２１１７１９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明の目的は，トランジスターの金属層間の静電気を防止できるようにしたトランジスターとその製造方法及び発光表示装置を提供することにある。
【課題を解決するための手段】
【００２９】
上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，第１幅で形成される半導体層と，少なくとも一つの第１金属層と，上記第１金属層と交差して第２幅で形成される第２金属層とを有し，発光素子を発光させるための少なくとも一つのトランジスターと；上記第１金属層と上記第２金属層の交差領域に隣接するように形成される発光素子と；を有する画素回路を備えた発光表示装置において：少なくとも上記半導体層と上記第２金属層が重畳される位置において，上記半導体層の第１幅が，上記第２金属層の第２幅より広いことを特徴とする。
【００３０】
上記半導体層と上記第１金属層の重畳部分において，上記第１金属層の線幅が一定に維持されていてもよい。
【００３１】
上記トランジスターは：上記半導体層と上記第１金属層の間に形成される第１絶縁層と；上記第１金属層と上記第２金属層の間に形成される第２絶縁層と；をさらに含むことでよい。
【００３２】
上記第１金属層は，上記ゲート金属層であってもよい。また，上記第２金属層は，上記ソース／ドレイン金属層であってもよい。
【００３３】
上記画素回路は：上記第１金属層で形成された電源線と上記発光素子との間に接続される駆動トランジスターと；第１端子が第１ノードに接続され，第２端子が上記駆動トランジスターのゲート端子に接続された第１キャパシティと；上記第１金属層で形成された第１走査線に供給される第１走査信号により制御され，上記第２金属層で形成されたデータ線と上記第１ノードに接続された第１トランジスターと；上記第１金属層で形成された第２走査線に供給される第２走査信号により制御され，上記第１ノードと上記電源線との間に接続された第２トランジスターと；上記第２走査信号により制御され，上記駆動トランジスターのゲートと上記駆動トランジスターの出力端である第２ノードに接続された第３トランジスターと；上記第２走査信号により制御され，上記第２ノードと上記発光素子のアノード電極に接続された第４トランジスターと；上記第１ノードと上記電源線との間に接続された第２キャパシティと；を含むことができる。
【００３４】
上記第４トランジスターは，上記第３トランジスターとＰ型もしくはＮ型のタイプが異なることでもよい。
【００３５】
本発明に係るトランジスターの代表的な構成は，基板上に第１幅で形成される半導体層と；上記半導体層を覆うように形成される第１絶縁層と；上記第１絶縁層上に上記半導体層と重畳されるように形成されるゲート金属層と；上記ゲート金属層を覆うように形成される第２絶縁層と；上記第２絶縁層上に上記第１幅より狭い第２幅で形成され，上記第１幅内で重畳されるソース／ドレイン金属層と；を備えることを特徴とする。
【００３６】
上記半導体層と上記ゲート金属層の重畳部分において，上記ゲート金属層の線幅が一定に維持されていてもよい。
【００３７】
本発明に係るトランジスターの製造方法の代表的な構成は，基板上に第１幅を持つ半導体層を形成するステップと；上記半導体層を覆うように第１絶縁層を形成するステップと；上記第１絶縁層上に上記半導体層と重畳されるようにゲート金属層を形成するステップと；上記ゲート金属層を覆うように第２絶縁層を形成するステップと；上記第１幅内で重畳されるように上記第２絶縁層上に上記第１幅より狭い第２幅を持つソース／ドレイン金属層を形成するステップと；を含むことを特徴とする。
【００３８】
上記半導体層と上記ゲート金属層の重畳部分において，上記ゲート金属層の線幅が一定に維持されることでよい。
【発明の効果】
【００３９】
本発明の実施形態による発光表示装置は，ソース／ドレイン金属層とゲート金属層の交差領域に形成されるトランジスターの半導体層の幅をソース／ドレイン金属層の幅より広く形成することによって，ソース／ドレイン金属層が半導体層の内側に位置するようになる。これにより，半導体層のグレーンとパターンエッジでのチップによってゲート金属層にチップが発生しても，ソース／ドレイン金属層と重畳する部分が生じないため，ゲート金属層とソース／ドレイン金属層間での静電気を防止することができる。
【発明を実施するための最良の形態】
【００４０】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００４１】
図７は本実施形態に係る発光表示装置を示す平面図，図８は図７のＢ部分の拡大図である。
【００４２】
図７及び図８を参照すれば，本実施形態による発光表示装置は，有機発光素子ＯＬＥＤと，第１金属層で形成された第Ｎ走査線Ｓｎと第２金属層で形成されたデータ線Ｄに接続された第１トランジスターＱ１と，第２金属層で形成され電源線ＶＤＤＬと有機発光素子ＯＬＥＤとの間に接続された駆動トランジスターＱ５と，第１トランジスターＱ１と第２金属層で形成された第１電源線ＶＤＤＬ及び第Ｎ−１走査線Ｓｎ−１に接続された第２トランジスターＱ２と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のゲート電極とドレイン電極との間に接続された第３トランジスターＱ３と，第Ｎ−１走査線Ｓｎ−１と駆動トランジスターＱ５のドレイン電極及び有機発光素子ＯＬＥＤのアノード電極との間に接続された第４トランジスターＱ４と，第１及び第２トランジスターＱ１，Ｑ２それぞれのドレイン電極に接続された第１ノードＮ１と第１電源線ＶＤＤＬとの間に接続されたストレージキャパシティＣｓｔ（第２キャパシティ）と，第１ノードＮ１と駆動トランジスターＱ５のゲート電極との間に接続された補償用キャパシティＣｖｔｈ（第１キャパシティ）と，を備える。ここで，第１〜第３トランジスターＱ１，Ｑ２，Ｑ３と駆動トランジスターＱ５は，Ｐ型トランジスターであり，第４トランジスターＱ４は，Ｎ型トランジスターである。
【００４３】
このような本実施形態による発光表示装置において各トランジスターＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５は，第２金属層の幅より広い幅で形成された半導体層１５０を含む。ここで，第１金属層は，トランジスターのゲート電極と同じ材質であり，第２金属層は，トランジスターのソース／ドレイン電極と同じ材質である。
【００４４】
第１トランジスターＱ１のゲート電極は，第Ｎ走査線Ｓｎに接続され，ソース電極は，コンタクトホールを介してデータ線Ｄに接続されるとともに，ドレイン電極は，コンタクトホールを介して第１ノードＮ１に接続される。このような第１トランジスターＱ１は，第Ｎ走査線Ｓｎに供給される走査信号に応答してデータ線Ｄからのデータ信号を第１ノードＮ１に供給する。
【００４５】
第２トランジスターＱ２のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，コンタクトホールを介して第１電源線ＶＤＤＬに接続されるとともにドレイン電極は，コンタクトホールを介して第２ノードＮ２に接続される。このような第２トランジスターＱ２は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して第１電源線ＶＤＤＬからの電圧を第１ノードＮ１に供給する。
【００４６】
第３トランジスターＱ３のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，駆動トランジスターＱ５のゲート電極に接続されるとともにドレイン電極，すなわち駆動トランジスターＱ５の出力端は第２ノードＮ２に接続される。このような第３トランジスターＱ３は，第Ｎ−１走査線Ｓｎ−１に供給される走査信号に応答して駆動トランジスターＱ５のゲート電極を第２ノードＮ２に接続させて駆動トランジスターＱ５をダイオード接続で連結させる。
【００４７】
ストレージキャパシティＣｓｔは，第Ｎ走査線Ｓｎに走査信号が供給されている間に第１トランジスターＱ１を経由して第１ノードＮ１に供給されるデータ信号に対応される電圧を保存した後に，第１トランジスターＱ１がオフされれば駆動トランジスターＱ５のオン状態を一フレーム期間の間に維持させるようになる。
【００４８】
補償用キャパシティＣｖｔｈは，第Ｎ−１走査線Ｓｎ−１に走査信号が供給されている間に第１電源線ＶＤＤＬから電圧を用いて駆動トランジスターＱ５の閾値電圧Ｖｔｈに相応する電圧を保存する。すなわち，補償用キャパシティＣｖｔｈは，第２及び第３トランジスターＱ２，Ｑ３がターンオンされている間に駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償するための補償電圧を保存するようになる。
【００４９】
駆動トランジスターＱ５のゲート電極は，第３トランジスターＱ３のソース電極と補償用キャパシティＣｖｔｈに接続され，ソース電極は，第１電源線ＶＤＤＬに接続されるとともに，ドレイン電極は，第４トランジスターＱ４に接続される。このような駆動トランジスターＱ５は，自分のゲート電極に供給される電圧によって第１電源線ＶＤＤＬから供給される自分のソース電極とドレイン電極間の電流を調節して第４トランジスターＱ４に供給する。
【００５０】
第４トランジスターＱ４のゲート電極は，第Ｎ−１走査線Ｓｎ−１に接続され，ソース電極は，第２ノードＮ２に接続されるとともに，ドレイン電極は，有機発光素子ＯＬＥＤのアノード電極に接続される。このような第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１に供給されるハイレバルの走査信号によって駆動トランジスターＱ５から供給される電流を有機発光素子ＯＬＥＤに供給することによって有機発光素子ＯＬＥＤを発光させるようになる。また，第４トランジスターＱ４は，第Ｎ−１走査線Ｓｎ−１にローレベルの走査信号が供給されている間では駆動トランジスターＱ５と有機発光素子ＯＬＥＤ間の電流パスを遮断する。
【００５１】
有機発光素子ＯＬＥＤのアノード電極は，第４トランジスターＱ４のドレイン電極に接続され，カソード電極は，不図示の第２電源線に接続される。そして有機発光素子ＯＬＥＤは，アノード電極とカソード電極との間に形成された発光層（Emitting Layer：EML），電子輸送層（Electron Transport Layer：ETL）及び正孔輸送層（Hole Transport Layer：HTL）を含む。また，有機発光素子ＯＬＥＤは，電子注入層（Electron Injection Layer：EIL）と正孔注入層（Hole Injection Layer：HIL）をさらに含むことができる。このような有機発光素子ＯＬＥＤでアノード電極とカソード電極間に電圧を印加すればカソード電極から発生された電子は，電子注入層及び電子輸送層を介して発光層側に移動し，アノード電極から発生された正孔は正孔注入層及び正孔輸送層を介して発光層側に移動する。これによって発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することにより光が発生するようになる。
【００５２】
このような本実施形態による発光表示装置は，補償用キャパシティＣｖｔｈと第２及び第３トランジスターＱ２，Ｑ３と，を用いて各画素に形成される駆動トランジスターＱ５の閾値電圧Ｖｔｈが互いに異なっても駆動トランジスターＱ５の閾値電圧Ｖｔｈを補償することによって有機発光素子ＯＬＥＤに供給される電流を一定にして画素の位置による輝度を均一にすることができる。
【００５３】
図９は，図８に示すＩＸ−ＩＸ′線の切断面をＳＥＭで撮影した写真である。図８及び図９を参照すれば，本実施形態による発光表示装置の各画素で第１金属層１５６と第２金属層１５８の交差領域に形成される第１トランジスターＱ１の半導体層１５０は，第２金属層１５８の線幅より広い幅で形成される。また，本実施形態による発光表示装置の各画素で第１金属層１５６は，半導体層１５０と重畳される部分でバンディングされないように形成される。すなわち，半導体層１５０と第１金属層１５６の重畳部分で第１金属層１５６の線幅は，変化せず一定に維持される。
【００５４】
図１０ａ〜図１０ｃを参照してこれを詳細に説明すれば，次の通りである。ここで，図１０ａ〜図１０ｃは，図８に示すＸ−Ｘ′線に沿って切断した断面図であって，トランジスターの製造方法を段階的に示す断面図である。
【００５５】
まず，図１０ａに示すように，基板１００上にバッファー層１０２のような第１絶縁層を形成する。この際，バッファー層１０２は，酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）などが単層で形成されることができ，酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）が二重層で形成されうる。
【００５６】
次に，図１０ｂに示すように，バッファー層１０上に非晶質シリコンを蒸着して結晶化過程を経て半導体層１５０を形成した後に，ゲート絶縁膜１５４のような第２絶縁層を形成する。この際，第２絶縁層は，シリコン窒化物またはシリコン酸化物などが単層で形成されることができ，酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）などが二重層で形成されうる。
【００５７】
次に，図１０ｃに示すように，半導体層１５０上に第１金属層１５６，すなわちゲート金属層を蒸着して形成するようになる。この際，ゲート金属層（第１金属層１５６）は，半導体層１５０に所定領域に重畳されるように形成され，ゲート金属層（第１金属層１５６）は，ＴＦＴ のオン／オフ信号を印加する走査線Ｓと連結する。この際，ゲート金属層（第１金属層１５６）と半導体層１５０の重畳部分でゲート金属層（第１金属層１５６）の線幅は，変化せず一定に維持になるように形成される。
【００５８】
次に，基板１００上にイオンをドーピングして半導体層１５０のソース領域とドレイン領域にイオンをドーピングするようになる。これによって半導体層１５０には，ソース領域とドレイン領域との間にチャンネルが形成される。
【００５９】
次に，基板１００上にゲート金属層（第１金属層１５６）を覆うように層間絶縁膜１５７（inter-insulator）のような第３絶縁層を形成する。そして，第３絶縁層上に半導体層１５０の第１幅Ｗ１より狭い第２幅Ｗ２を持つように第２金属層１５８，すなわちソース／ドレイン金属層（第２金属層１５８）を形成する。この際，ソース／ドレイン金属層（第２金属層１５８）は，第１幅Ｗ１の内で重畳されるように形成される。
【００６０】
そして，基板１００上にソース／ドレイン金属層（第２金属層１５８）を覆うように第４絶縁層１６０を形成するようになる。
【００６１】
これによって本実施形態による発光表示装置は，ゲート金属層（第１金属層１５６）とソース／ドレイン金属層（第２金属層１５８）の交差領域で半導体層１５０の第１幅Ｗ１をソース／ドレイン金属層（第２金属層１５８）の第２幅Ｗ２より広く形成することによって，ソース／ドレイン金属層（第２金属層１５８）が半導体層１５０の内側に位置するようになる。これによって本実施形態においては，半導体層１５０のグレーンとパターンエッジでのチップ（Ｔｉｐ）により発生されるゲート金属層（第１金属層１５６）のチップがソース／ドレイン金属層（第２金属層１５８）との重畳部分にないので，ゲート金属層（第１金属層１５６）とソース／ドレイン金属層（第２金属層１５８）間での静電気を防止できる。
【００６２】
一方，本実施形態による発光表示装置で各画素の有機発光素子ＯＬＥＤを発光させるための画素回路は，少なくとも二つのトランジスターと少なくとも一つのキャパシティを含むようになる。この際，各トランジスターの半導体層の幅は，ソース／ドレイン金属層の幅より広く形成され，ゲート金属層と半導体層の重畳部分でゲート金属層の線幅は，変化せず一定に維持されるように形成される。
【００６３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００６４】
本発明は，トランジスターとその製造方法及び発光表示装置として利用することができる。
【図面の簡単な説明】
【００６５】
【図１】従来の発光表示装置の画素回路を示す図である。
【図２】発光素子を発光させるための波形を示す波形図である。
【図３】画素回路を説明する平面図である。
【図４】図３に示すＡ部分の拡大図である。
【図５】図４に示すＶ−Ｖ′線の切断面をＳＥＭで撮影した写真である。
【図６】半導体層とゲート金属層間の静電気によるゲート絶縁膜の破壊をＳＥＭで撮影した写真である。
【図７】本実施形態に係る発光表示装置を示す平面図である。
【図８】図７のＢ部分の拡大図である。
【図９】図８に示すＩＸ−ＩＸ′線の切断面をＳＥＭで撮影した写真である。
【図１０ａ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【図１０ｂ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【図１０ｃ】図８に示すＸ−Ｘ′線に沿って切断したトランジスターの製造方法を段階的に示す断面図である。
【符号の説明】
【００６６】
Ｃｓｔ …ストレージキャパシティ
Ｃｖｔｈ …補償用キャパシティ
Ｄ …データ線
Ｎ１，Ｎ２ …第１，第２ノード
ＯＬＥＤ …有機発光素子
Ｑ１〜Ｑ４ …第１〜第４トランジスター
Ｑ５ …駆動トランジスター
Ｓ …走査線
ＳＳ …走査信号
Ｓｎ …第Ｎ走査線
ＶＤＤ …第１電源
ＶＤＤＬ …電源線
ＶＳＳ …第２電源
Ｖｔｈ …閾値電圧
Ｗ１，Ｗ２ …第１，第２幅
１０ …バッファー層
１１ …画素
４０ …画素回路
５０ …半導体層
５２ …チップ
５４ …ゲート絶縁膜
５６ …ゲート金属層
５７ …絶縁膜
５８ …ソース／ドレイン金属層
５９ …ベンディング部
１００ …基板
１０２ …バッファー層
１５０ …半導体層
１５４ …ゲート絶縁膜
１５６ …第１金属層
１５７ …層間絶縁膜
１５８ …第２金属層
１６０ …第４絶縁層
【特許請求の範囲】
【請求項１】
第１幅で形成される半導体層と，少なくとも一つの第１金属層と，前記第１金属層と交差して第２幅で形成される第２金属層とを有し，発光素子を発光させるための少なくとも一つのトランジスターと；
前記第１金属層と前記第２金属層の交差領域に隣接するように形成される発光素子と；
を有する画素回路を備えた発光表示装置において：
少なくとも前記半導体層と前記第２金属層が重畳される位置において，前記半導体層の第１幅が，前記第２金属層の第２幅より広いことを特徴とする発光表示装置。
【請求項２】
前記半導体層と前記第１金属層の重畳部分において，前記第１金属層の線幅が一定に維持されることを特徴とする請求項１記載の発光表示装置。
【請求項３】
前記トランジスターは：
前記半導体層と前記第１金属層の間に形成される第１絶縁層と；
前記第１金属層と前記第２金属層の間に形成される第２絶縁層と；
をさらに含むことを特徴とする請求項１または請求項２記載の発光表示装置。
【請求項４】
前記第１金属層は，前記ゲート金属層であることを特徴とする請求項１〜請求項３のいずれか１項記載の発光表示装置。
【請求項５】
前記第２金属層は，前記ソース／ドレイン金属層であることを特徴とする請求項１〜請求項３のいずれか１項記載の発光表示装置。
【請求項６】
前記画素回路は：
前記第１金属層で形成された電源線と前記発光素子との間に接続される駆動トランジスターと；
第１端子が第１ノードに接続され，第２端子が前記駆動トランジスターのゲート端子に接続された第１キャパシティと；
前記第１金属層で形成された第１走査線に供給される第１走査信号により制御され，前記第２金属層で形成されたデータ線と前記第１ノードに接続された第１トランジスターと；
前記第１金属層で形成された第２走査線に供給される第２走査信号により制御され，前記第１ノードと前記電源線との間に接続された第２トランジスターと；
前記第２走査信号により制御され，前記駆動トランジスターのゲートと前記駆動トランジスターの出力端である第２ノードに接続された第３トランジスターと；
前記第２走査信号により制御され，前記第２ノードと前記発光素子のアノード電極に接続された第４トランジスターと；
前記第１ノードと前記電源線との間に接続された第２キャパシティと；を含むことを特徴とする請求項１〜請求項５のいずれか１項記載の発光表示装置。
【請求項７】
前記第４トランジスターは，前記第３トランジスターとＰ型もしくはＮ型のタイプが異なることを特徴とする請求項６記載の発光表示装置。
【請求項８】
基板上に第１幅で形成される半導体層と；
前記半導体層を覆うように形成される第１絶縁層と；
前記第１絶縁層上に前記半導体層と重畳されるように形成されるゲート金属層と；
前記ゲート金属層を覆うように形成される第２絶縁層と；
前記第２絶縁層上に前記第１幅より狭い第２幅で形成され，前記第１幅内で重畳されるソース／ドレイン金属層と；を備えることを特徴とするトランジスター。
【請求項９】
前記半導体層と前記ゲート金属層の重畳部分において，前記ゲート金属層の線幅が一定に維持されることを特徴とする請求項８記載のトランジスター。
【請求項１０】
基板上に第１幅を持つ半導体層を形成するステップと；
前記半導体層を覆うように第１絶縁層を形成するステップと；
前記第１絶縁層上に前記半導体層と重畳されるようにゲート金属層を形成するステップと；
前記ゲート金属層を覆うように第２絶縁層を形成するステップと；
前記第１幅内で重畳されるように前記第２絶縁層上に前記第１幅より狭い第２幅を持つソース／ドレイン金属層を形成するステップと；を含むことを特徴とするトランジスターの製造方法。
【請求項１１】
前記半導体層と前記ゲート金属層の重畳部分において，前記ゲー ト金属層の線幅が一定に維持されることを特徴とする請求項１０記載のトランジスターの製造方法。
【請求項１】
第１幅で形成される半導体層と，少なくとも一つの第１金属層と，前記第１金属層と交差して第２幅で形成される第２金属層とを有し，発光素子を発光させるための少なくとも一つのトランジスターと；
前記第１金属層と前記第２金属層の交差領域に隣接するように形成される発光素子と；
を有する画素回路を備えた発光表示装置において：
少なくとも前記半導体層と前記第２金属層が重畳される位置において，前記半導体層の第１幅が，前記第２金属層の第２幅より広いことを特徴とする発光表示装置。
【請求項２】
前記半導体層と前記第１金属層の重畳部分において，前記第１金属層の線幅が一定に維持されることを特徴とする請求項１記載の発光表示装置。
【請求項３】
前記トランジスターは：
前記半導体層と前記第１金属層の間に形成される第１絶縁層と；
前記第１金属層と前記第２金属層の間に形成される第２絶縁層と；
をさらに含むことを特徴とする請求項１または請求項２記載の発光表示装置。
【請求項４】
前記第１金属層は，前記ゲート金属層であることを特徴とする請求項１〜請求項３のいずれか１項記載の発光表示装置。
【請求項５】
前記第２金属層は，前記ソース／ドレイン金属層であることを特徴とする請求項１〜請求項３のいずれか１項記載の発光表示装置。
【請求項６】
前記画素回路は：
前記第１金属層で形成された電源線と前記発光素子との間に接続される駆動トランジスターと；
第１端子が第１ノードに接続され，第２端子が前記駆動トランジスターのゲート端子に接続された第１キャパシティと；
前記第１金属層で形成された第１走査線に供給される第１走査信号により制御され，前記第２金属層で形成されたデータ線と前記第１ノードに接続された第１トランジスターと；
前記第１金属層で形成された第２走査線に供給される第２走査信号により制御され，前記第１ノードと前記電源線との間に接続された第２トランジスターと；
前記第２走査信号により制御され，前記駆動トランジスターのゲートと前記駆動トランジスターの出力端である第２ノードに接続された第３トランジスターと；
前記第２走査信号により制御され，前記第２ノードと前記発光素子のアノード電極に接続された第４トランジスターと；
前記第１ノードと前記電源線との間に接続された第２キャパシティと；を含むことを特徴とする請求項１〜請求項５のいずれか１項記載の発光表示装置。
【請求項７】
前記第４トランジスターは，前記第３トランジスターとＰ型もしくはＮ型のタイプが異なることを特徴とする請求項６記載の発光表示装置。
【請求項８】
基板上に第１幅で形成される半導体層と；
前記半導体層を覆うように形成される第１絶縁層と；
前記第１絶縁層上に前記半導体層と重畳されるように形成されるゲート金属層と；
前記ゲート金属層を覆うように形成される第２絶縁層と；
前記第２絶縁層上に前記第１幅より狭い第２幅で形成され，前記第１幅内で重畳されるソース／ドレイン金属層と；を備えることを特徴とするトランジスター。
【請求項９】
前記半導体層と前記ゲート金属層の重畳部分において，前記ゲート金属層の線幅が一定に維持されることを特徴とする請求項８記載のトランジスター。
【請求項１０】
基板上に第１幅を持つ半導体層を形成するステップと；
前記半導体層を覆うように第１絶縁層を形成するステップと；
前記第１絶縁層上に前記半導体層と重畳されるようにゲート金属層を形成するステップと；
前記ゲート金属層を覆うように第２絶縁層を形成するステップと；
前記第１幅内で重畳されるように前記第２絶縁層上に前記第１幅より狭い第２幅を持つソース／ドレイン金属層を形成するステップと；を含むことを特徴とするトランジスターの製造方法。
【請求項１１】
前記半導体層と前記ゲート金属層の重畳部分において，前記ゲー ト金属層の線幅が一定に維持されることを特徴とする請求項１０記載のトランジスターの製造方法。
【図１】
【図２】
【図３】
【図４】
【図７】
【図８】
【図１０ａ】
【図１０ｂ】
【図１０ｃ】
【図５】
【図６】
【図９】
【図２】
【図３】
【図４】
【図７】
【図８】
【図１０ａ】
【図１０ｂ】
【図１０ｃ】
【図５】
【図６】
【図９】
【公開番号】特開２００６−１１３７６（Ｐ２００６−１１３７６Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００５−１３０２６１（Ｐ２００５−１３０２６１）
【出願日】平成１７年４月２７日（２００５．４．２７）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１７年４月２７日（２００５．４．２７）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]