化合物半導体の形成方法
【課題】高電圧駆動素子の為にＳｉＣやＧａＮの基板の簡素化が重要な課題となっている。
Ｓｉ基板上のシリコン酸化膜の上に単結晶のＳｉＣ膜やＧａＮ膜に形成したＭＯＳＦＥＴなどの素子をアニールする手法を開示する。
【解決手段】光学ランプからの光をレンズで集光する手段、或いはレーザ光など高温度を発生させる手段によりＳｉＣなど化合物半導体の表層部はＳｉ基板の融点を越えるような高温度として、Ｓｉ基板部はその融点よりも十分低い温度となるような冷却部を設けてＳｉ基板を保持するステージを設けたことを特徴とするアニーリング装置。
Ｓｉ基板上のシリコン酸化膜の上に単結晶のＳｉＣ膜やＧａＮ膜に形成したＭＯＳＦＥＴなどの素子をアニールする手法を開示する。
【解決手段】光学ランプからの光をレンズで集光する手段、或いはレーザ光など高温度を発生させる手段によりＳｉＣなど化合物半導体の表層部はＳｉ基板の融点を越えるような高温度として、Ｓｉ基板部はその融点よりも十分低い温度となるような冷却部を設けてＳｉ基板を保持するステージを設けたことを特徴とするアニーリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワー系化合物半導体、とりわけＳｉＣ基板やＧａＮ基板を用いる半導体装置の基板構造と素子構造に関するものである。
【背景技術】
【０００２】
図１において、従来から公表されているＳｉＣ基板の形成方法を示す。図１−ａの様にＳｉ基板１の上にＳｉＣ薄膜２を成長させた後に、図１−ｂの様にＳｉ基板１を除去したＳｉＣ薄膜２の上にさらにＳｉＣ薄膜３を成長させて必要な厚さ得る方法である。
その上に図１−ｃに示すようにソース１１、ドレイン１２、ゲート膜１３、ゲート電極１４などからなるＭＯＳＦＥＴを形成する。しかしながらこの様な基板形成方法では、成長速度が遅いＳｉＣ薄膜を厚く形成するために時間を要する。
【０００３】
また、図２−ａに示すようにＳｉ基板４の上にＳｉＣ薄膜を形成した状態で、図２−ｂの様に素子を形成する構造もあるがＳｉＣ層とＳｉ層が連続であるためにＳｉＣが高電圧に耐えるという特徴がＳｉ層の為に損なわれてしまいＳｉＣの特徴が発揮できない。
【０００４】
従って図２−ｃに示すような、Ｓｉ基板にシリコン酸化膜という絶縁層を介してＳｉＣ薄膜を薄く積層した状態のような簡素な構造であれば、図２−ｄの様な素子を形成してＳｉＣ薄膜の特徴を活かせる。その様な基板構造の実用化が望まれている。
【０００５】
また、ＭＯＳＦＥＴを形成の後に、アニーリングを高温度で行う必要があり、ＭＯＳＦＥＴ部分をＳｉの融点を越えるような高温度でアニーリングしたいということも必要であり、Ｓｉの上に形成したＳｉＣをこの様な高温度アニーリングすることは容易ではない。この様に図２−ｃ、ｄに示すような、Ｓｉ基板にＳｉＣ薄膜を薄く積層した状態のような簡素な構造でありながら、ＳｉＣ薄膜の特徴を活かせる基板構造の実用化が望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。ＳｉＣ基板やＧａＮ基板上に形成するＭＯＳＦＥＴ素子はこのニーズに合ったものである。この素子は数百ボルトの電圧がスイッチング駆動でき、動作速度も数ＭＨｚまで可能な素子である。本発明は、構造的にはこれらの基板に限りなく近く、作りやすさの面で簡素な基板構造の実用化を呈示するものである。以下の事例では、ＳｉＣ基板を例に発明内容を開示するがＧａＮ基板、その他の化合物半導体基板においても同様である。
【０００７】
Ｓｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣを形成する図２−ｃのような構造が可能になればＳｉＣとＳｉが絶縁分離され、ＳｉＣの特徴である高電圧素子をＳｉ基板上に形成することができる。また、その上に図２−ｄのようにＭＯＳＦＥＴ素子を形成することもできる。しながらシリコン酸化膜の上に単結晶のＳｉＣ膜を直接的に形成することはできない為に、この簡素な構造の実用化は出来ていない。
【０００８】
また、Ｓｉ基板上にＳｉＣなどの基板を形成できたとしても、その基板内に形成するＭＯＳＦＥＴをアニーリングとしてＳｉの融点を越えるような高温で行いたいという要求に対しても応えることはできない。
【課題を解決するための手段】
【０００９】
本発明の特徴は、図２−ｃ，図２−ｄに示すような構造を簡素な手法により可能にする点にあり、さらにアニーリング手法を工夫してＳｉＣ部はＳｉの融点を越えるような高温度でアニーリングを可能として、Ｓｉ部分はその融点を越えないような低温度に保つ手法を開示するものである。基板の形成面での特徴は、Ｓｉ基板上には単結晶ＳｉＣ薄膜が形成できるという事実と貼り合わせ技術と基板除去の工程の組み合わせにより、Ｓｉ基板の上のシリコン酸化膜上に単結晶ＳｉＣ薄膜を形成しようとするものである。その上で、ＳｉＣ基板内に設けるＭＯＳＦＥＴのアニーリングを１４００度を越える高温度で行い、Ｓｉ基板部ではその融点を越えない温度行うことを可能にするものである。
【００１０】
その概要は、第１ステップとして第１のＳｉ基板上に形成したシリコン酸化膜の面と第２のＳｉ基板上に形成した単結晶ＳｉＣ膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶ＳｉＣ膜面を一体化するものである。
【００１１】
第２のＳｉ基板上に単結晶ＳｉＣ薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶ＳｉＣ薄膜を形成した第２のＳｉ基板を平坦化ステージに吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第１のＳｉ基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。
【００１２】
貼り合わせ後に、平坦化ステージ２０から分離しても両シリコンウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。その後、単結晶ＳｉＣの母材である第２のＳｉ基板をエッチング除去する。これにより、目的とする第１のＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣ膜が存在するという構造を実現するものである。
【００１３】
別の手法は、第１のＳｉ基板上に形成したシリコン酸化膜の面と第２のＳｉ基板上に形成した薄いＳｉ膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面とＳｉ膜面を一体化するものである。この場合には、両ウエーハの内部応力は小さいため、反りは小さく、平坦化ステージによる平坦化処置は必ずしも必要としない。
第２のＳｉ基板と薄いＳｉ膜は同じＳｉ単結晶であるが、この後に行う第２のＳｉ基板のエッチング工程において第２のＳｉ基板だけをエッチング除去して薄いＳｉ膜を残すために、第２のＳｉ基板と第２のＳｉ薄膜の濃度がけた違いに変えてある。この濃度差によりＳｉ薄膜は殆どエッチングされずに残すことができる。例えばＳｉ基板をＰ型で１０１０の低濃度としてＳｉ薄膜をＰ型で１０２０以上の高濃度とする。ＫＯＨ水溶液により低濃度Ｐ型Ｓｉ基板はエッチングされて、高濃度Ｐ型Ｓｉ薄膜はエッチングされないため、Ｓｉ薄膜だけを残すことができる。また、この目的のために、濃度差を設けるのではなく、第２のＳｉ基板をＰ型半導体として、その上のＳｉ薄膜をＮ型半導体として極性の差によるエッチング速度の違いを利用してＳｉ薄膜を残すこともできる。
【００１４】
この様な特徴を持たせた第２のＳｉ基板だけをエッチング除去してその上に形成してあるＳｉ薄膜はエッチングせずに残す。これにより第１のＳｉ基板上にシリコン酸化膜を介して単結晶Ｓｉ薄膜があるという構造を形成する。この第１のＳｉ基板にシリコン酸化膜があり、その上に単結晶Ｓｉ薄膜がある状態において、ＳｉＣ膜を成長させることにより、単結晶ＳｉＣ膜を形成することができる。この過程において、シリコン酸化膜上の結晶性の良いＳｉ薄膜は、ＳｉＣ形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、ＳｉＣ薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化する。すなわち、ＳｉＣの結晶性を良くするために設けられたＳｉ基板は、ＳｉＣの成長途中にシリコン酸化膜となり消失する。すなわち、電導性のあるＳｉ薄膜は消失して絶縁性のシリコン酸化膜になってしまう。これによりＳｉＣ基板を形成するための母材であったＳｉ層は消失するために、図２−ａ、図２−ｂのような高電圧基板の障害となるＳｉ層がない状態を実現することができる。この様に母材となるＳｉ基板の上に、シリコン酸化膜が存在し、その上にＳｉＣが形成される図２−ｃ、図２−ｄ示す構造を実現することができる。
【００１５】
この様な目的のために第２のＳｉ基板の上に形成した薄いＳｉ薄膜は単結晶ＳｉＣが成長するための基板となるために、最低限の厚さが必要であり、また一方で、ＳｉＣ膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。
その必要な厚さの最適値はＳｉＣの形成温度や形成時間により異なる。
【００１６】
Ｓｉ基板に絶縁膜を介してこの様にして形成したＳｉＣ膜の層に、ＭＯＳＦＥＴを形成するためにイオン注入で形成するソースやドレイン部の活性化の為にはシリコンの融点を越えるような高温度で行うアニーリングをことが有効であることは公知の事実である。然し、シリコン基板の融点を越えるような高温度でアニーリングを行うことは行われていない。本発明ではアニーリングを一定の温度環境下で行うのではなく、温度傾斜をもった環境下で行うことによりＳｉ基板部ではＳｉ基板の融点を下回り、ＳｉＣ部分ではアニーリングに必要な温度を与えるものである。
【００１７】
より具体的には、ＳｉＣの表面は光学パワーランプとレンズによる光路の制御により１６００度を越えるような高温度としてＳｉ基板の温度は、Ｓｉ基板を低温度の保持ステージの装着してＳｉ基板の融点を越えないような温度に保持する手法を用いるものである。また、ＳｉＣの表面を高温度にする為にレーザ光を照射することも有効である。
【発明の効果】
【００１８】
Ｓｉ板に絶縁膜を介して高耐圧な素子を形成できる基板としての単結晶ＳｉＣ膜を簡素に製造出来る工程が実現できる。形成に時間の要するＳｉＣ膜は必要な厚さだけを絶縁膜であるシリコン酸化膜上に形成することにより低価格なＳｉＣ基板を提供しその上で、ＳｉＣ部分のアニーリングをＳｉの融点を越えるような高温で行いつつ、Ｓｉ部においてはその融点を越えない温度に保つ手法を可能にするものである。
【図面の簡単な説明】
【００１９】
【図１】 公知のＳｉＣ基板の構造を示す断面図
【図２】 Ｓｉ基板上のＳｉＣ膜の構成の断面図
【図３】 Ｓｉ基板上のシリコン酸化膜とＳｉＣ膜の構造の形成方法とＭＯＳトランジスタの構造の断面図
【図４】 Ｓｉ基板上のシリコン酸化膜とＳｉＣ膜の構造の形成方法とＭＯＳトランジスタの構造の別の断面図
【図５】 本発明によるアニーリング手法でＭＯＳＦＥＴ部の温度をＳｉの融点を越えるような高温度として、シリコン酸化膜とＳｉ基板の温度をその融点以下に保持してアニーリングする手法の構成図
【図６】 本発明によるアニーリング手法でＭＯＳＦＥＴ部の温度をＳｉの融点を越えるような高温度として、シリコン酸化膜とＳｉ基板の温度をその融点以下に保持してアニーリングする手法におけるＳｉ基板上の温度プロファイルの事例。
【発明を実施するための形態】
【００２０】
図３に本発明の実施例としてＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣを形成する方法を説明する。第一ステップとして図３−ａに示す第１のＳｉ基板５の上に形成したシリコン酸化膜４の面と 図３−ｂに示す第２のＳｉ基板６の上に形成した単結晶ＳｉＣ膜３の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶ＳｉＣ膜面を一体化するものである。図３−ｃが貼り合わせた状態である。
【００２１】
第２のＳｉ基板６上に単結晶ＳｉＣ３薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶ＳｉＣ薄膜３を形成した第２のＳｉ基板６を平坦化ステージ２０に吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第１のＳｉ基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。図３−ｃにおいて平坦化ステージ２０は吸着穴２１により図示はしていないが真空ポンプなどで吸着して反っている図３−ｂのＳｉＣが形成された第２のＳｉ基板を平坦化し、その状態で、シリコン酸化膜が形成性されている第１のＳｉ基板が貼りあわされる。
【００２２】
この貼り合わせは、室温において表面を活性化することにより行われる。近年、進化してきた、ウエーハの貼り合わせのよる手法と同様である。両Ｓｉウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。
【００２３】
その後、単結晶ＳｉＣの母材である第２のＳｉ基板をエッチング除去する。これにより、目的とする第１のＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣ膜が存在するという構造を実現するものである。図３−ｄがその状態を示している。この状態において、単結晶ＳｉＣ膜３の最表面の欠陥の多い層をＣＭＰ（ケミカル・メカニカル・ポリッシング）などの公知の手法により除去して、結晶性の良い表面だけを使用することも可能である。
【００２４】
なおこの状態で単結晶ＳｉＣのヤング率が大きいために、ＳｉＣ膜の厚さによっては基板全体に反りが発生する。その対策として図３−ｄの破線のように第１のＳｉ基板の裏面にＳｉＣ膜９を形成して応力のバランスを取ることも有効である。
【００２５】
図３−ｄの基板の上にゲート膜１３、ゲート電極１４、ソース１１、ドレイン１２を公知の手法で形成したものが図３−ｅである。
【００２６】
図４において別の手法による貼り合わせ、エッチングの事例を示す。図４−ａにおいて示す、第１のＳｉ基板５の上に形成したシリコン酸化膜４の面と、図４−ｂに示す、エッチング速度の速い第２のＳｉ基板７とエッチング速度の遅いのＳｉ膜８の面を貼り合わせるものである。図４−ｃが図４−ａと図４−ｂとを貼り合わせた状態を示している。
この場合には、両ウエーハの内部応力は小さいため、反りは小さく、図３−ｃで示したような平坦化処置は必ずしも必要としない。
【００２７】
第２のＳｉ基板７と薄いＳｉ膜８は同じＳｉ単結晶であるが、この後に行う第２のＳｉ基板７のエッチング工程においてＳｉ基板７だけをエッチング除去して薄いＳｉ膜８を残すために、Ｓｉ基板７とＳｉ薄膜８の濃度が桁違いに変えてある。この濃度差によりＳｉ薄膜は殆どエッチングされずに残すことができる。具体的にはＳｉ基板はＰ型で不純物濃度１０１０程度の低濃度としてあり、薄いＳｉ膜は１０２０以上の高濃度としてある。ＫＯＨ水溶液でＳｉをエッチングする場合に高濃度ではエッチングがされずに低濃度ではエッチングされることは公知の事実であり、第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残すことができる。
【００２８】
また、この目的のために、濃度差を設けるのではなく、第２のＳｉ基板７をＰ型半導体として、その上のＳｉ薄膜８をＮ型半導体として極性の差を利用することもできる。すなわち電界を印加させながらエッチングしてＰＮ接合の境界でエッチングを停止させるという公知の技術を用いることができる。この様に、第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残すことができる。
【００２９】
この様な特徴を持たせた第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残す。この状態が図４−ｄである。これにより第１のＳｉ基板５の上にシリコン酸化膜４を介して単結晶のＳｉ薄膜８があるという構造を形成することができる。
【００３０】
この第１のＳｉ基板にシリコン酸化膜があり、その上に結晶性の良いＳｉ薄膜がある状態において、ＳｉＣ膜を成長させることにより、単結晶ＳｉＣ膜を形成することができる。この状態を図４−ｅにおいて示す。
【００３１】
この過程において、シリコン酸化膜上の結晶性の良いＳｉ薄膜８は、ＳｉＣ形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、ＳｉＣ薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化して、シリコン酸化膜４と同化する。ＳｉＣの結晶性を良くするために設けられた単結晶Ｓｉ薄膜８がＳｉＣの成長途中にシリコン酸化膜となり消失した状態を図４−ｆに示す。この様に電導性のあるＳｉ薄膜は消失して絶縁性のシリコン酸化膜になってしまい、これによりＳｉＣ基板を形成するための母材であったＳｉ層は消失する。この様に母材となるＳｉ基板の上に、シリコン酸化膜が存在し、その上に単結晶のＳｉＣが形成される図２−ｃに示す構造を実現することができる。
【００３２】
この様な目的のために第２のＳｉ基板の上に形成した薄いＳｉ薄膜８は単結晶ＳｉＣが成長するための基板となるために、最低限の厚さが必要であり、また一方で、ＳｉＣ膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。
その必要な厚さの最適値はＳｉＣの形成温度や形成時間により異なる。
【００３３】
図４−ｆの基板の上にゲート膜１３、ゲート電極１４、ソース１１、ドレイン１２を公知の手法で形成した状態が図４−ｇである。
【００３４】
この様にして形成したＳｉ基板上のシリコン酸化膜上に形成したＳｉＣにソース、ドレイン、ゲート膜、ゲート電極を形成してＭＯＳＦＥＴを構成する。この過程において、ソース、ドレインにはＮ型半導体やＰ型半導体となる不純物をイオン注入技術にて注入して、そのイオンの活性化の為に、Ｓｉの融点を越えるような高温度にてアニーリング処理することが必要である。
【００３５】
具体的には、Ｓｉの融点は約１４２０℃であるのに対して、ＳｉＣ部分のアニーリング温度は１６００℃程度必要である。
【００３６】
この基板としてのＳｉに対する温度制限とＭＯＳＦＥＴ素子としてＳｉＣのアニール温度条件を両立させるための手法が図５である。図５においては、Ｓｉ基板上のＳｉＣに対しては光学ランプ３１により発生せしめた光を レンズ３２により集光して、Ｓｉ基板上のＳｉＣ素子３５に照射するものである。Ｓｉ基板上のＳｉＣ素子３５の反対面は定温度ステージに装着されており室温近傍である。具体的には、光学ランプ３１により発せられた熱は光路３３により、レンズ３２のより集光され、光路３４により集光されＳｉ基板上のＳｉＣ素子３５の表面に照射される。これにより、表面温度はＳｉＣの素子のアニーリングとして必要な１６００℃近くとなる。これにより、Ｓｉに対する懸念点は解決される。
【００３７】
光学ランプとレンズを用いる手法以外にもレーザ光を照射してＳｉＣの表面温度を高くする手法も可能である。
【００３８】
具体的なＳｉＣ膜からＳｉ基板にかけての温度の傾斜の事例を図６に示す。図６−ａにおいて、図６−ｂの素子の断面における、温度分布を示す。この様な温度分布を持ち、ＳｉＣ膜の表層のＭＯＳＦＥＴ部分のアニーリングは高温度において行うことができる。
尚、参考までに図６−ｂに示すＭＯＳＦＥＴは横型の素子であるために、その素子が表層だけに存在してこの様な表層だけのアニーリングが有効である。大電力制御のために使用される縦型のＭＯＳＦＥＴの場合には、深い層までのアニーリングが必要であり、ここで言及している温度傾斜を用いるアニーリングの手法は使えない。
【００３９】
図３、４、５，６ではＳｉＣの基板を事例に説明したがＧａＮなど他の化合物半導体においても同様である。
【産業上の利用の可能性】
【００４０】
ＳｉＣ基板やＧａＮ基板などを用いた高電圧駆動素子は、車においてはハイブリッド車普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明によるＳｉ基板上に酸化膜を介して単結晶ＳｉＣ薄膜を形成し、その上に素子を形成するという構成は簡素で構成で大きな効果を創出し、当該分野の素子の普及に大きく貢献するものとなる。ＧａＮなどの他の化合物半導体においても同様な期待がある。
【符号の説明】
【００４１】
１・・・Ｓｉ基板 ２・・・ＳｉＣ膜 ３・・・ＳｉＣ膜
４・・・シリコン酸化膜 ５・・・第１のＳｉ基板 ６・・・第２のＳｉ基板
７・・・エッチング速度の速い第２のＳｉ基板 ８・・・エッチング速度の遅いＳｉ薄膜
９・・・ＳｉＣダミー膜 １１・・・ＭＯＳＦＥＴのソース部
１２・・・ＭＯＳＦＥＴのドレイン部 １３・・・ＭＯＳＦＥＴのゲート絶縁膜
１４・・・ＭＯＳＦＥＴのゲート電極部 ２０・・・平坦化ステージ
２１・・・平坦化ステージの吸気孔 ３１・・・光学ランプ ３２・・・集光レンズ
３３・・・光学ランプからの光路 ３４・・・集光レンズからの光路
３６・・・ステージ ３７・・・ステージ移動方向
【技術分野】
【０００１】
本発明はパワー系化合物半導体、とりわけＳｉＣ基板やＧａＮ基板を用いる半導体装置の基板構造と素子構造に関するものである。
【背景技術】
【０００２】
図１において、従来から公表されているＳｉＣ基板の形成方法を示す。図１−ａの様にＳｉ基板１の上にＳｉＣ薄膜２を成長させた後に、図１−ｂの様にＳｉ基板１を除去したＳｉＣ薄膜２の上にさらにＳｉＣ薄膜３を成長させて必要な厚さ得る方法である。
その上に図１−ｃに示すようにソース１１、ドレイン１２、ゲート膜１３、ゲート電極１４などからなるＭＯＳＦＥＴを形成する。しかしながらこの様な基板形成方法では、成長速度が遅いＳｉＣ薄膜を厚く形成するために時間を要する。
【０００３】
また、図２−ａに示すようにＳｉ基板４の上にＳｉＣ薄膜を形成した状態で、図２−ｂの様に素子を形成する構造もあるがＳｉＣ層とＳｉ層が連続であるためにＳｉＣが高電圧に耐えるという特徴がＳｉ層の為に損なわれてしまいＳｉＣの特徴が発揮できない。
【０００４】
従って図２−ｃに示すような、Ｓｉ基板にシリコン酸化膜という絶縁層を介してＳｉＣ薄膜を薄く積層した状態のような簡素な構造であれば、図２−ｄの様な素子を形成してＳｉＣ薄膜の特徴を活かせる。その様な基板構造の実用化が望まれている。
【０００５】
また、ＭＯＳＦＥＴを形成の後に、アニーリングを高温度で行う必要があり、ＭＯＳＦＥＴ部分をＳｉの融点を越えるような高温度でアニーリングしたいということも必要であり、Ｓｉの上に形成したＳｉＣをこの様な高温度アニーリングすることは容易ではない。この様に図２−ｃ、ｄに示すような、Ｓｉ基板にＳｉＣ薄膜を薄く積層した状態のような簡素な構造でありながら、ＳｉＣ薄膜の特徴を活かせる基板構造の実用化が望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高電圧駆動素子の用途が拡大するにつれてそれらの素子のコストダウン、より性能の高い素子の実用化が重要な課題となってきている。ＳｉＣ基板やＧａＮ基板上に形成するＭＯＳＦＥＴ素子はこのニーズに合ったものである。この素子は数百ボルトの電圧がスイッチング駆動でき、動作速度も数ＭＨｚまで可能な素子である。本発明は、構造的にはこれらの基板に限りなく近く、作りやすさの面で簡素な基板構造の実用化を呈示するものである。以下の事例では、ＳｉＣ基板を例に発明内容を開示するがＧａＮ基板、その他の化合物半導体基板においても同様である。
【０００７】
Ｓｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣを形成する図２−ｃのような構造が可能になればＳｉＣとＳｉが絶縁分離され、ＳｉＣの特徴である高電圧素子をＳｉ基板上に形成することができる。また、その上に図２−ｄのようにＭＯＳＦＥＴ素子を形成することもできる。しながらシリコン酸化膜の上に単結晶のＳｉＣ膜を直接的に形成することはできない為に、この簡素な構造の実用化は出来ていない。
【０００８】
また、Ｓｉ基板上にＳｉＣなどの基板を形成できたとしても、その基板内に形成するＭＯＳＦＥＴをアニーリングとしてＳｉの融点を越えるような高温で行いたいという要求に対しても応えることはできない。
【課題を解決するための手段】
【０００９】
本発明の特徴は、図２−ｃ，図２−ｄに示すような構造を簡素な手法により可能にする点にあり、さらにアニーリング手法を工夫してＳｉＣ部はＳｉの融点を越えるような高温度でアニーリングを可能として、Ｓｉ部分はその融点を越えないような低温度に保つ手法を開示するものである。基板の形成面での特徴は、Ｓｉ基板上には単結晶ＳｉＣ薄膜が形成できるという事実と貼り合わせ技術と基板除去の工程の組み合わせにより、Ｓｉ基板の上のシリコン酸化膜上に単結晶ＳｉＣ薄膜を形成しようとするものである。その上で、ＳｉＣ基板内に設けるＭＯＳＦＥＴのアニーリングを１４００度を越える高温度で行い、Ｓｉ基板部ではその融点を越えない温度行うことを可能にするものである。
【００１０】
その概要は、第１ステップとして第１のＳｉ基板上に形成したシリコン酸化膜の面と第２のＳｉ基板上に形成した単結晶ＳｉＣ膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶ＳｉＣ膜面を一体化するものである。
【００１１】
第２のＳｉ基板上に単結晶ＳｉＣ薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶ＳｉＣ薄膜を形成した第２のＳｉ基板を平坦化ステージに吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第１のＳｉ基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。
【００１２】
貼り合わせ後に、平坦化ステージ２０から分離しても両シリコンウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。その後、単結晶ＳｉＣの母材である第２のＳｉ基板をエッチング除去する。これにより、目的とする第１のＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣ膜が存在するという構造を実現するものである。
【００１３】
別の手法は、第１のＳｉ基板上に形成したシリコン酸化膜の面と第２のＳｉ基板上に形成した薄いＳｉ膜の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面とＳｉ膜面を一体化するものである。この場合には、両ウエーハの内部応力は小さいため、反りは小さく、平坦化ステージによる平坦化処置は必ずしも必要としない。
第２のＳｉ基板と薄いＳｉ膜は同じＳｉ単結晶であるが、この後に行う第２のＳｉ基板のエッチング工程において第２のＳｉ基板だけをエッチング除去して薄いＳｉ膜を残すために、第２のＳｉ基板と第２のＳｉ薄膜の濃度がけた違いに変えてある。この濃度差によりＳｉ薄膜は殆どエッチングされずに残すことができる。例えばＳｉ基板をＰ型で１０１０の低濃度としてＳｉ薄膜をＰ型で１０２０以上の高濃度とする。ＫＯＨ水溶液により低濃度Ｐ型Ｓｉ基板はエッチングされて、高濃度Ｐ型Ｓｉ薄膜はエッチングされないため、Ｓｉ薄膜だけを残すことができる。また、この目的のために、濃度差を設けるのではなく、第２のＳｉ基板をＰ型半導体として、その上のＳｉ薄膜をＮ型半導体として極性の差によるエッチング速度の違いを利用してＳｉ薄膜を残すこともできる。
【００１４】
この様な特徴を持たせた第２のＳｉ基板だけをエッチング除去してその上に形成してあるＳｉ薄膜はエッチングせずに残す。これにより第１のＳｉ基板上にシリコン酸化膜を介して単結晶Ｓｉ薄膜があるという構造を形成する。この第１のＳｉ基板にシリコン酸化膜があり、その上に単結晶Ｓｉ薄膜がある状態において、ＳｉＣ膜を成長させることにより、単結晶ＳｉＣ膜を形成することができる。この過程において、シリコン酸化膜上の結晶性の良いＳｉ薄膜は、ＳｉＣ形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、ＳｉＣ薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化する。すなわち、ＳｉＣの結晶性を良くするために設けられたＳｉ基板は、ＳｉＣの成長途中にシリコン酸化膜となり消失する。すなわち、電導性のあるＳｉ薄膜は消失して絶縁性のシリコン酸化膜になってしまう。これによりＳｉＣ基板を形成するための母材であったＳｉ層は消失するために、図２−ａ、図２−ｂのような高電圧基板の障害となるＳｉ層がない状態を実現することができる。この様に母材となるＳｉ基板の上に、シリコン酸化膜が存在し、その上にＳｉＣが形成される図２−ｃ、図２−ｄ示す構造を実現することができる。
【００１５】
この様な目的のために第２のＳｉ基板の上に形成した薄いＳｉ薄膜は単結晶ＳｉＣが成長するための基板となるために、最低限の厚さが必要であり、また一方で、ＳｉＣ膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。
その必要な厚さの最適値はＳｉＣの形成温度や形成時間により異なる。
【００１６】
Ｓｉ基板に絶縁膜を介してこの様にして形成したＳｉＣ膜の層に、ＭＯＳＦＥＴを形成するためにイオン注入で形成するソースやドレイン部の活性化の為にはシリコンの融点を越えるような高温度で行うアニーリングをことが有効であることは公知の事実である。然し、シリコン基板の融点を越えるような高温度でアニーリングを行うことは行われていない。本発明ではアニーリングを一定の温度環境下で行うのではなく、温度傾斜をもった環境下で行うことによりＳｉ基板部ではＳｉ基板の融点を下回り、ＳｉＣ部分ではアニーリングに必要な温度を与えるものである。
【００１７】
より具体的には、ＳｉＣの表面は光学パワーランプとレンズによる光路の制御により１６００度を越えるような高温度としてＳｉ基板の温度は、Ｓｉ基板を低温度の保持ステージの装着してＳｉ基板の融点を越えないような温度に保持する手法を用いるものである。また、ＳｉＣの表面を高温度にする為にレーザ光を照射することも有効である。
【発明の効果】
【００１８】
Ｓｉ板に絶縁膜を介して高耐圧な素子を形成できる基板としての単結晶ＳｉＣ膜を簡素に製造出来る工程が実現できる。形成に時間の要するＳｉＣ膜は必要な厚さだけを絶縁膜であるシリコン酸化膜上に形成することにより低価格なＳｉＣ基板を提供しその上で、ＳｉＣ部分のアニーリングをＳｉの融点を越えるような高温で行いつつ、Ｓｉ部においてはその融点を越えない温度に保つ手法を可能にするものである。
【図面の簡単な説明】
【００１９】
【図１】 公知のＳｉＣ基板の構造を示す断面図
【図２】 Ｓｉ基板上のＳｉＣ膜の構成の断面図
【図３】 Ｓｉ基板上のシリコン酸化膜とＳｉＣ膜の構造の形成方法とＭＯＳトランジスタの構造の断面図
【図４】 Ｓｉ基板上のシリコン酸化膜とＳｉＣ膜の構造の形成方法とＭＯＳトランジスタの構造の別の断面図
【図５】 本発明によるアニーリング手法でＭＯＳＦＥＴ部の温度をＳｉの融点を越えるような高温度として、シリコン酸化膜とＳｉ基板の温度をその融点以下に保持してアニーリングする手法の構成図
【図６】 本発明によるアニーリング手法でＭＯＳＦＥＴ部の温度をＳｉの融点を越えるような高温度として、シリコン酸化膜とＳｉ基板の温度をその融点以下に保持してアニーリングする手法におけるＳｉ基板上の温度プロファイルの事例。
【発明を実施するための形態】
【００２０】
図３に本発明の実施例としてＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣを形成する方法を説明する。第一ステップとして図３−ａに示す第１のＳｉ基板５の上に形成したシリコン酸化膜４の面と 図３−ｂに示す第２のＳｉ基板６の上に形成した単結晶ＳｉＣ膜３の面とを活性化処理した後に貼り合わせて原子間レベルでシリコン酸化膜面と単結晶ＳｉＣ膜面を一体化するものである。図３−ｃが貼り合わせた状態である。
【００２１】
第２のＳｉ基板６上に単結晶ＳｉＣ３薄膜を形成すると内部応力により基板の反りが発生するために、貼り合わせにあたっては、単結晶ＳｉＣ薄膜３を形成した第２のＳｉ基板６を平坦化ステージ２０に吸着させて平坦度を出す必要がある。この平坦化した状態で、シリコン酸化膜を形成した第１のＳｉ基板を貼り合わせる必要がある。貼り合わせは室温で行うことができる。図３−ｃにおいて平坦化ステージ２０は吸着穴２１により図示はしていないが真空ポンプなどで吸着して反っている図３−ｂのＳｉＣが形成された第２のＳｉ基板を平坦化し、その状態で、シリコン酸化膜が形成性されている第１のＳｉ基板が貼りあわされる。
【００２２】
この貼り合わせは、室温において表面を活性化することにより行われる。近年、進化してきた、ウエーハの貼り合わせのよる手法と同様である。両Ｓｉウエーハの界面は、原子間引力により結合が完全に密着した状態となっている。
【００２３】
その後、単結晶ＳｉＣの母材である第２のＳｉ基板をエッチング除去する。これにより、目的とする第１のＳｉ基板上にシリコン酸化膜を介して単結晶ＳｉＣ膜が存在するという構造を実現するものである。図３−ｄがその状態を示している。この状態において、単結晶ＳｉＣ膜３の最表面の欠陥の多い層をＣＭＰ（ケミカル・メカニカル・ポリッシング）などの公知の手法により除去して、結晶性の良い表面だけを使用することも可能である。
【００２４】
なおこの状態で単結晶ＳｉＣのヤング率が大きいために、ＳｉＣ膜の厚さによっては基板全体に反りが発生する。その対策として図３−ｄの破線のように第１のＳｉ基板の裏面にＳｉＣ膜９を形成して応力のバランスを取ることも有効である。
【００２５】
図３−ｄの基板の上にゲート膜１３、ゲート電極１４、ソース１１、ドレイン１２を公知の手法で形成したものが図３−ｅである。
【００２６】
図４において別の手法による貼り合わせ、エッチングの事例を示す。図４−ａにおいて示す、第１のＳｉ基板５の上に形成したシリコン酸化膜４の面と、図４−ｂに示す、エッチング速度の速い第２のＳｉ基板７とエッチング速度の遅いのＳｉ膜８の面を貼り合わせるものである。図４−ｃが図４−ａと図４−ｂとを貼り合わせた状態を示している。
この場合には、両ウエーハの内部応力は小さいため、反りは小さく、図３−ｃで示したような平坦化処置は必ずしも必要としない。
【００２７】
第２のＳｉ基板７と薄いＳｉ膜８は同じＳｉ単結晶であるが、この後に行う第２のＳｉ基板７のエッチング工程においてＳｉ基板７だけをエッチング除去して薄いＳｉ膜８を残すために、Ｓｉ基板７とＳｉ薄膜８の濃度が桁違いに変えてある。この濃度差によりＳｉ薄膜は殆どエッチングされずに残すことができる。具体的にはＳｉ基板はＰ型で不純物濃度１０１０程度の低濃度としてあり、薄いＳｉ膜は１０２０以上の高濃度としてある。ＫＯＨ水溶液でＳｉをエッチングする場合に高濃度ではエッチングがされずに低濃度ではエッチングされることは公知の事実であり、第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残すことができる。
【００２８】
また、この目的のために、濃度差を設けるのではなく、第２のＳｉ基板７をＰ型半導体として、その上のＳｉ薄膜８をＮ型半導体として極性の差を利用することもできる。すなわち電界を印加させながらエッチングしてＰＮ接合の境界でエッチングを停止させるという公知の技術を用いることができる。この様に、第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残すことができる。
【００２９】
この様な特徴を持たせた第２のＳｉ基板７だけをエッチング除去してその上に形成してあるＳｉ薄膜８はエッチングせずに残す。この状態が図４−ｄである。これにより第１のＳｉ基板５の上にシリコン酸化膜４を介して単結晶のＳｉ薄膜８があるという構造を形成することができる。
【００３０】
この第１のＳｉ基板にシリコン酸化膜があり、その上に結晶性の良いＳｉ薄膜がある状態において、ＳｉＣ膜を成長させることにより、単結晶ＳｉＣ膜を形成することができる。この状態を図４−ｅにおいて示す。
【００３１】
この過程において、シリコン酸化膜上の結晶性の良いＳｉ薄膜８は、ＳｉＣ形成が高温度環境下で行われるために、シリコン酸化膜側の酸素及び、ＳｉＣ薄膜が形成される環境下にある酸素により酸化されて絶縁性の高いシリコン酸化膜に変化して、シリコン酸化膜４と同化する。ＳｉＣの結晶性を良くするために設けられた単結晶Ｓｉ薄膜８がＳｉＣの成長途中にシリコン酸化膜となり消失した状態を図４−ｆに示す。この様に電導性のあるＳｉ薄膜は消失して絶縁性のシリコン酸化膜になってしまい、これによりＳｉＣ基板を形成するための母材であったＳｉ層は消失する。この様に母材となるＳｉ基板の上に、シリコン酸化膜が存在し、その上に単結晶のＳｉＣが形成される図２−ｃに示す構造を実現することができる。
【００３２】
この様な目的のために第２のＳｉ基板の上に形成した薄いＳｉ薄膜８は単結晶ＳｉＣが成長するための基板となるために、最低限の厚さが必要であり、また一方で、ＳｉＣ膜が形成された後にシリコン酸化膜となりきるために、できる限り薄いことが要件である。
その必要な厚さの最適値はＳｉＣの形成温度や形成時間により異なる。
【００３３】
図４−ｆの基板の上にゲート膜１３、ゲート電極１４、ソース１１、ドレイン１２を公知の手法で形成した状態が図４−ｇである。
【００３４】
この様にして形成したＳｉ基板上のシリコン酸化膜上に形成したＳｉＣにソース、ドレイン、ゲート膜、ゲート電極を形成してＭＯＳＦＥＴを構成する。この過程において、ソース、ドレインにはＮ型半導体やＰ型半導体となる不純物をイオン注入技術にて注入して、そのイオンの活性化の為に、Ｓｉの融点を越えるような高温度にてアニーリング処理することが必要である。
【００３５】
具体的には、Ｓｉの融点は約１４２０℃であるのに対して、ＳｉＣ部分のアニーリング温度は１６００℃程度必要である。
【００３６】
この基板としてのＳｉに対する温度制限とＭＯＳＦＥＴ素子としてＳｉＣのアニール温度条件を両立させるための手法が図５である。図５においては、Ｓｉ基板上のＳｉＣに対しては光学ランプ３１により発生せしめた光を レンズ３２により集光して、Ｓｉ基板上のＳｉＣ素子３５に照射するものである。Ｓｉ基板上のＳｉＣ素子３５の反対面は定温度ステージに装着されており室温近傍である。具体的には、光学ランプ３１により発せられた熱は光路３３により、レンズ３２のより集光され、光路３４により集光されＳｉ基板上のＳｉＣ素子３５の表面に照射される。これにより、表面温度はＳｉＣの素子のアニーリングとして必要な１６００℃近くとなる。これにより、Ｓｉに対する懸念点は解決される。
【００３７】
光学ランプとレンズを用いる手法以外にもレーザ光を照射してＳｉＣの表面温度を高くする手法も可能である。
【００３８】
具体的なＳｉＣ膜からＳｉ基板にかけての温度の傾斜の事例を図６に示す。図６−ａにおいて、図６−ｂの素子の断面における、温度分布を示す。この様な温度分布を持ち、ＳｉＣ膜の表層のＭＯＳＦＥＴ部分のアニーリングは高温度において行うことができる。
尚、参考までに図６−ｂに示すＭＯＳＦＥＴは横型の素子であるために、その素子が表層だけに存在してこの様な表層だけのアニーリングが有効である。大電力制御のために使用される縦型のＭＯＳＦＥＴの場合には、深い層までのアニーリングが必要であり、ここで言及している温度傾斜を用いるアニーリングの手法は使えない。
【００３９】
図３、４、５，６ではＳｉＣの基板を事例に説明したがＧａＮなど他の化合物半導体においても同様である。
【産業上の利用の可能性】
【００４０】
ＳｉＣ基板やＧａＮ基板などを用いた高電圧駆動素子は、車においてはハイブリッド車普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明によるＳｉ基板上に酸化膜を介して単結晶ＳｉＣ薄膜を形成し、その上に素子を形成するという構成は簡素で構成で大きな効果を創出し、当該分野の素子の普及に大きく貢献するものとなる。ＧａＮなどの他の化合物半導体においても同様な期待がある。
【符号の説明】
【００４１】
１・・・Ｓｉ基板 ２・・・ＳｉＣ膜 ３・・・ＳｉＣ膜
４・・・シリコン酸化膜 ５・・・第１のＳｉ基板 ６・・・第２のＳｉ基板
７・・・エッチング速度の速い第２のＳｉ基板 ８・・・エッチング速度の遅いＳｉ薄膜
９・・・ＳｉＣダミー膜 １１・・・ＭＯＳＦＥＴのソース部
１２・・・ＭＯＳＦＥＴのドレイン部 １３・・・ＭＯＳＦＥＴのゲート絶縁膜
１４・・・ＭＯＳＦＥＴのゲート電極部 ２０・・・平坦化ステージ
２１・・・平坦化ステージの吸気孔 ３１・・・光学ランプ ３２・・・集光レンズ
３３・・・光学ランプからの光路 ３４・・・集光レンズからの光路
３６・・・ステージ ３７・・・ステージ移動方向
【特許請求の範囲】
【請求項１】
高電圧駆動のパワー素子用の基板を目的とした化合物半導体において、Ｓｉ基板を母材として、シリコン酸化膜を介して単結晶化合物半導体が形成された半導体基板に作りこまれたＭＯＳＦＥＴ、或いはバイポーラ型素子、ＩＧＢＴ型素子などの接合部の活性化のためのアニーリングを、素子を作りこんだ化合物半導体素子の存在する表層は高温度にして、Ｓｉ基板部は低い温度にて行うアニーリングの手法により作成した半導体素子。
【請求項２】
請求項１において、化合物半導体としてＳｉＣを用いてＳｉＣ層に素子を構成している表層の温度はＳｉの融点を越えるような高温度で行い、シリコン酸化膜及びＳｉ基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリング処理を行った半導体素子。
【請求項３】
請求項１において、化合物半導体としてＧａＮを用いてＧａＮ表層の温度はＳｉの融点を越えるような高温度で行い、シリコン酸化膜及びＳｉ基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。
【請求項４】
請求項１から３において、高輝度光学ランプ、或いはレーザ光、或いはその他の局所的に高温度を発生させることができる手段を用いて化合物半導体の表層を高温度にしてＳｉ基板側はステージの温度制御により低温度として、シリコン酸化膜及びＳｉ基板の全体の温度がＳｉの融点を下回るような条件でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。
【請求項１】
高電圧駆動のパワー素子用の基板を目的とした化合物半導体において、Ｓｉ基板を母材として、シリコン酸化膜を介して単結晶化合物半導体が形成された半導体基板に作りこまれたＭＯＳＦＥＴ、或いはバイポーラ型素子、ＩＧＢＴ型素子などの接合部の活性化のためのアニーリングを、素子を作りこんだ化合物半導体素子の存在する表層は高温度にして、Ｓｉ基板部は低い温度にて行うアニーリングの手法により作成した半導体素子。
【請求項２】
請求項１において、化合物半導体としてＳｉＣを用いてＳｉＣ層に素子を構成している表層の温度はＳｉの融点を越えるような高温度で行い、シリコン酸化膜及びＳｉ基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリング処理を行った半導体素子。
【請求項３】
請求項１において、化合物半導体としてＧａＮを用いてＧａＮ表層の温度はＳｉの融点を越えるような高温度で行い、シリコン酸化膜及びＳｉ基板部はシリコンの融点を下回る温度でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。
【請求項４】
請求項１から３において、高輝度光学ランプ、或いはレーザ光、或いはその他の局所的に高温度を発生させることができる手段を用いて化合物半導体の表層を高温度にしてＳｉ基板側はステージの温度制御により低温度として、シリコン酸化膜及びＳｉ基板の全体の温度がＳｉの融点を下回るような条件でアニーリングが行えるように温度傾斜を持たせた手法によりアニーリングを行った半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−５１３８２（Ｐ２０１３−５１３８２Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−２０２３６３（Ｐ２０１１−２０２３６３）
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（５０９０１２５７７）有限会社ＭＴＥＣ (14)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（５０９０１２５７７）有限会社ＭＴＥＣ (14)
【Ｆターム（参考）】
[ Back to top ]